KR20220157370A - 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법 - Google Patents

반도체용 접착제, 및, 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220157370A
KR20220157370A KR1020227027406A KR20227027406A KR20220157370A KR 20220157370 A KR20220157370 A KR 20220157370A KR 1020227027406 A KR1020227027406 A KR 1020227027406A KR 20227027406 A KR20227027406 A KR 20227027406A KR 20220157370 A KR20220157370 A KR 20220157370A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductors
semiconductor
semiconductor chip
connection
Prior art date
Application number
KR1020227027406A
Other languages
English (en)
Inventor
다카히로 나카다
다카히로 구로다
다케노리 오쿠보
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220157370A publication Critical patent/KR20220157370A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • C08K9/06—Ingredients treated with organic substances with silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2227—Oxides; Hydroxides of metals of aluminium
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/002—Physical properties
    • C08K2201/003—Additives being defined by their diameter
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조를 구비하는 반도체 장치에 있어서 접속부의 밀봉에 이용되는 반도체용 접착제로서, 경화성 수지 성분과, 평균 입자경이 15μm 이하인 알루미나 필러를 함유하고, 알루미나 필러의 함유량이, 반도체용 접착제의 전량을 기준으로 하여, 35~75질량%이며, 반도체용 접착제의 경화 후의 열전도율이 0.5~1.5W/mK인, 반도체용 접착제.

Description

반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
본 개시는, 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는 금 와이어 등의 금속 세선(細線)을 이용하는 와이어 본딩 방식이 널리 적용되어 왔지만, 반도체 장치에 대한 고기능·고집적·고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판 사이에서 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확산되고 있다.
플립 칩 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 이용하여 금속 접합시키는 방법, 초음파 진동을 인가하여 금속 접합시키는 방법, 수지의 수축력에 의하여 기계적 접촉을 유지하는 방법 등이 알려져 있지만, 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 이용하여 금속 접합시키는 방법이 일반적이다.
예를 들면, 반도체 칩과 기판 간의 접속에 있어서는, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 플립 칩 접속 방식이다. 또, 플립 칩 접속 방식은, 반도체 칩 상에 범프 또는 배선을 형성하여, 반도체 칩 사이에서 접속하는 COC(Chip On Chip)형의 접속 방식에도 널리 이용되고 있다(예를 들면, 하기 특허문헌 1 참조).
소형화, 박형(薄型)화, 고기능화가 강하게 요구된 패키지에서는, 상술한 접속 방식을 적층·다단화한 칩 스택형 패키지나 POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 평면상이 아닌 입체상으로 배치함으로써 패키지를 작게 할 수 있는 점에서, 이들 기술은 다용되고, 반도체의 성능 향상 및 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효하여, 차세대의 반도체 배선 기술로서 주목받고 있다.
특허문헌 1: 일본 공개특허공보 2008-294382호
그런데, 상술한 플립 칩 접속 방식에 있어서는, 접속부의 금속 접합을 보호하는 등의 목적에서, 반도체용 접착제를 개재하여 플립 칩 접속을 행하는 경우가 있다.
플립 칩 패키지에서는, 최근, 고기능화 및 고집적화가 진행되고 있지만, 고기능화 및 고집적화함에 따라 배선 간의 피치가 좁아지는 점에서, 패키지 발열량이 커진다. 패키지에 열이 가득 차면 반도체 칩이 고온이 되어, 오작동을 일으킬 가능성이 있다. 그 때문에, 반도체용 접착제에 대하여, 종래에 비하여 우수한 방열성이 요구된다.
또, 플립 칩 패키지의 제조에 있어서의 접속 프로세스에서는, 통상, 기판 또는 반도체 칩에 마련된 얼라인먼트 마크를 기준으로 하여 위치 맞춤이 행해진다. 반도체용 접착제를 개재하여 플립 칩 접속을 행하는 경우, 반도체용 접착제가 마련된 반도체 칩 또는 기판을 위치 맞춤하게 된다. 그 때문에, 반도체용 접착제에는, 덮은 얼라인먼트 마크를 시인할 수 있는 시인성이 요구된다.
따라서, 본 개시는, 방열성이 우수함과 함께 충분한 시인성을 갖는 반도체용 접착제를 제공하는 것을 목적으로 한다. 또, 본 개시는, 이와 같은 반도체용 접착제를 이용한 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 개시의 일 측면은, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서 접속부의 밀봉에 이용되는 반도체용 접착제로서, 경화성 수지 성분과, 평균 입자경이 15μm 이하인 알루미나 필러를 함유하고, 알루미나 필러의 함유량이, 반도체용 접착제의 전량을 기준으로 하여, 35~75질량%이며, 반도체용 접착제의 경화 후의 열전도율이 0.5~1.5W/mK인, 반도체용 접착제를 제공한다.
상기 반도체용 접착제는, 플럭스제를 더 함유해도 된다.
상기 플럭스제는, 카복실산이어도 된다.
상기 알루미나 필러는, 알루미나 표면을 실레인 처리한 것이어도 된다.
상기 알루미나 필러의 평균 입자경은, 0.5μm 이하여도 된다.
상기 반도체용 접착제는, 파장 550nm의 광에 대한 광투과율이 0.5% 이상인 반도체용 접착제여도 된다.
상기 경화성 수지 성분은, 열경화성 수지, 경화제, 및 열가소성 수지를 포함하는 것이어도 된다.
본 개시의 다른 측면은, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조를 구비하는 반도체 장치의 제조 방법으로서, 접속부의 적어도 일부를, 상기의 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법을 제공한다.
상기 공정은, 주면(主面) 상에 얼라인먼트 마크를 갖고, 당해 주면 상에 반도체용 접착제가 마련되어 있는 얼라인먼트 마크 부착 반도체 칩과, 다른 반도체 칩을, 반도체용 접착제를 개재하여 압착하는 스텝, 및/또는, 주면 상에 얼라인먼트 마크를 가지며, 당해 주면 상에 반도체용 접착제가 마련되어 있는 얼라인먼트 마크 부착 반도체 칩과, 배선 회로 기판을, 반도체용 접착제를 개재하여 압착하는 스텝을 포함해도 된다.
상기 얼라인먼트 마크 부착 반도체 칩은, 주면 상에 얼라인먼트 마크를 갖는 웨이퍼와, 당해 주면 상에 마련된 반도체용 접착제를 구비하는 반도체용 접착제 부착 웨이퍼가, 개편화함으로써 얻어져도 된다.
본 개시의 다른 측면은, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와, 접속부의 적어도 일부를 밀봉하는 밀봉재를 구비하고, 당해 밀봉재는, 본 개시에 관한 반도체용 접착제의 경화물을 포함하는, 반도체 장치를 제공한다.
본 개시에 의하면, 방열성이 우수함과 함께 충분한 시인성을 갖는 반도체용 접착제를 제공할 수 있다. 또, 본 개시에 의하면, 이와 같은 반도체용 접착제를 이용한 반도체 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 본 개시에 관한 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 2는 본 개시에 관한 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 3은 본 개시에 관한 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 4는 도 3에 나타내는 반도체 장치의 제조 방법의 일례를 나타내는 모식 단면도이다.
도 5는 본 개시에 관한 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 6은 도 5에 나타내는 반도체 장치의 제조 방법의 일례를 나타내는 모식 단면도이다.
이하, 경우에 따라 도면을 참조하면서, 본 개시를 실시하기 위한 형태에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 또한, 본 명세서에 있어서, "(메트)아크릴산"이란, 아크릴산 또는 메타크릴산을 의미하고, "(메트)아크릴레이트"란, 아크릴레이트 또는 그것에 대응하는 메타크릴레이트를 의미한다. "A 또는 B"는, A와 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다.
또, 본 명세서에 있어서, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 또한, 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
<반도체용 접착제>
본 개시의 일 실시형태에 관한 반도체용 접착제는, 경화성 수지 성분과, 평균 입자경이 15μm 이하인 알루미나 필러를 함유하며, 알루미나 필러의 함유량이, 반도체용 접착제의 전량을 기준으로 하여, 35~75질량%이고, 반도체용 접착제의 경화 후의 열전도율이 0.5~1.5W/mK이다.
반도체용 접착제는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서 접속부의 밀봉에 이용할 수 있다.
(경화성 수지 성분)
경화성 수지 성분은, (a) 열경화성 수지, (b) 경화제, 및 (c) 열가소성 수지를 함유해도 된다.
((a) 열경화성 수지)
열경화성 수지로서는, 예를 들면, 에폭시 수지, 요소 수지, 멜라민 수지, 페놀 수지를 들 수 있다. 열경화성 수지는, 양호한 경화성, 접착성이 우수한 관점에서, 에폭시 수지를 포함하고 있어도 된다. 열경화성 수지는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
에폭시 수지는, 예를 들면, 분자 내에 2개 이상의 에폭시기를 갖는 에폭시 수지여도 되고, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 바이페닐형 에폭시 수지, 트라이페닐메테인형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지, 각종 다관능 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
에폭시 수지의 함유량은, 경화제 수지 성분 100질량부에 대하여, 40질량부 이상이어도 되고, 50질량부 이상이어도 된다. 에폭시 수지의 함유량은, 경화제 수지 성분 100질량부에 대하여, 90질량부 이하여도 되고, 80질량부 이하여도 된다.
에폭시 수지의 함유량은, 반도체용 접착제 100질량부에 대하여, 10질량부 이상이어도 되고, 20질량부 이상이어도 된다. 에폭시 수지의 함유량은, 반도체용 접착제 100질량부에 대하여, 50질량부 이하여도 되고, 40질량부 이하여도 된다. 에폭시 수지의 함유량은, 반도체용 접착제 100질량부에 대하여, 10~50질량부여도 된다.
((b) 경화제)
경화제로서는, 예를 들면, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제, 포스핀계 경화제를 들 수 있다. 경화제가 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함함으로써, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내기 쉬워지기 때문에, 접속 신뢰성·절연 신뢰성을 용이하게 향상시킬 수 있다.
페놀 수지계 경화제는, 예를 들면, 분자 내에 2개 이상의 페놀성 수산기를 갖는 경화제여도 되고, 페놀 노볼락, 크레졸 노볼락, 페놀아랄킬 수지, 크레졸나프톨폼알데하이드 중축합물, 트라이페닐메테인형 다관능 페놀, 각종 다관능 페놀 수지 등을 들 수 있다. 페놀 수지계 경화제는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
경화성 수지 성분이 에폭시 수지를 포함하는 경우, 에폭시 수지에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성이 우수한 관점에서, 0.3~1.5, 0.4~1.0, 또는, 0.5~1.0이어도 된다. 당량비가 0.3 이상임으로써, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하임으로써, 미반응의 페놀성 수산기가 과도하게 잔존하지 않으며, 흡수율이 낮게 억제되어, 절연 신뢰성이 더 향상되는 경향이 있다.
산무수물계 경화제로서는, 예를 들면, 메틸사이클로헥세인테트라카복실산 이무수물, 무수 트라이멜리트산, 무수 파이로멜리트산, 벤조페논테트라카복실산 이무수물 및 에틸렌글라이콜비스안하이드로트라이멜리테이트를 들 수 있다. 산무수물계 경화제는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
경화성 수지 성분이 에폭시 수지를 포함하는 경우, 에폭시 수지에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성이 우수한 관점에서, 0.3~1.5, 0.4~1.0, 또는 0.5~1.0이어도 된다. 당량비가 0.3 이상임으로써, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하임으로써, 미반응의 산무수물이 과도하게 잔존하지 않고, 흡수율이 낮게 억제되어, 절연 신뢰성이 더 향상되는 경향이 있다.
아민계 경화제로서는, 예를 들면, 다이사이안다이아마이드를 들 수 있다.
경화성 수지 성분이 에폭시 수지를 포함하는 경우, 에폭시 수지에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성이 우수한 관점에서 0.3~1.5, 0.4~1.0, 또는 0.5~1.0이어도 된다. 당량비가 0.3 이상임으로써, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하임으로써, 미반응의 아민이 과도하게 잔존하지 않고, 절연 신뢰성이 더 향상되는 경향이 있다.
이미다졸계 경화제로서는, 예를 들면, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 및, 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 이들 중에서도, 경화성, 보존 안정성 및 접속 신뢰성이 더 우수한 관점에서, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 또는 2-페닐-4-메틸-5-하이드록시메틸이미다졸이어도 된다. 이미다졸계 경화제는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 또, 이들을 마이크로 캡슐화한 잠재성 경화제로 해도 된다.
이미다졸계 경화제의 함유량은, 경화성 수지 성분 100질량부에 대하여, 0.1~20질량부, 0.1~10질량부, 0.1~5질량부, 또는 0.5~5질량부여도 된다. 이미다졸계 경화제의 함유량이 0.1질량부 이상임으로써, 경화성이 향상되는 경향이 있고, 20질량부 이하임으로써, 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않아, 접속 불량이 발생하기 어려운 경향이 있다.
포스핀계 경화제로서는, 예를 들면, 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, 경화성 수지 성분 100질량부에 대하여, 0.1~10질량부, 또는 0.1~5질량부여도 된다. 포스핀계 경화제의 함유량이 0.1질량부 이상임으로써, 경화성이 향상되는 경향이 있고, 10질량부 이하임으로써, 금속 접합이 형성되기 전에 반도체용 접착제가 경화하지 않아, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는, 각각 단독으로 이용해도 되고, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제 등과 함께 이용해도 된다.
경화제로서는, 경화성이 우수한 관점에서, 페놀 수지계 경화제와 이미다졸계 경화제의 병용, 산무수물계 경화제와 이미다졸계 경화제의 병용, 아민계 경화제와 이미다졸계 경화제의 병용, 또는 이미다졸계 경화제의 단독 사용이어도 된다. 단시간에 접속하면 생산성이 향상되는 관점에서, 속(速)경화성이 우수한 이미다졸계 경화제의 단독 사용이어도 된다. 이 경우, 단시간에 경화하면 저분자 성분 등의 휘발분을 억제할 수 있는 점에서, 보이드의 발생을 용이하게 억제할 수도 있다.
경화제의 함유량은, 경화성 수지 성분 100질량부에 대하여, 0.1~20질량부, 또는 0.1~10질량부여도 된다.
((c) 열가소성 수지)
열가소성 수지로서는, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, (메트)아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지, 아크릴 고무 등을 들 수 있다. 열가소성 수지는, 내열성 및 필름 형성성이 우수한 관점에서, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지, 폴리카보다이이미드 수지 등이어도 되고, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무여도 된다. 열가소성 수지는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
페녹시 수지로서는, 예를 들면, 닛테쓰 케미컬&머티리얼 주식회사제의 ZX1356-2, FX-293을 사용할 수 있다. 유레테인 수지로서는, 예를 들면, 폴리유레테인인 DIC 코베스트로 폴리머 주식회사제의 T-8175N을 사용할 수 있다. (메트)아크릴 수지로서는, 예를 들면, (메트)아크릴산, (메트)아크릴산 메틸 등의 (메트)아크릴산 에스터 등의 (메트)아크릴레이트 화합물의 적어도 1종의 화합물의 블록 공중합인 아크릴계 블록 공중합체를 사용할 수 있다. 아크릴계 블록 공중합체로서는, 예를 들면, 메타크릴산 메틸과 아크릴산 뷰틸의 블록 공중합체인, LA4285, LA2330, LA2140(모두 주식회사 구라레제)을 사용할 수 있다. 열가소성 수지는, 고방열성이 보다 우수한 관점에서, 결정 구조를 취하기 쉬운 구조(방향환이 많은 구조)를 갖는 페녹시 수지여도 된다.
열가소성 수지의 유리 전이 온도(Tg)는, 반도체용 접착제의 기판 및 칩에 대한 첩부성이 우수한 관점에서, 120℃ 이하, 100℃ 이하, 또는 85℃ 이하여도 된다. 반도체용 접착제가, 120℃ 이하의 Tg를 갖는 열가소성 수지를 함유함으로써, 경화 반응을 억제할 수 있기 때문에, 반도체 칩에 형성된 범프, 기판에 형성된 전극, 및 배선 패턴 등의 요철에 매립되기 쉬워지기 때문에, 기포가 잔존하기 어려워져, 보이드의 발생을 억제하기 쉬운 경향이 있다. 또, 반도체용 접착제가 실온(25℃) 이상의 Tg를 갖는 열가소성 수지를 함유함으로써, 반도체용 접착제를 필름상 또는 막상으로 형성하기 쉬워진다.
본 명세서에 있어서 열가소성 수지의 Tg는, 시차 주사 열량 측정(DSC, 퍼킨 엘머사제 DSC-7형)을 이용하여, 샘플량 10mg, 승온 속도 10℃/분, 측정 분위기: 공기의 조건에서 측정했을 때의 Tg를 의미한다.
열가소성 수지의 중량 평균 분자량은, 반도체용 접착제의 필름 형성성이 우수한 관점에서, 10000 이상, 30000 이상, 40000 이상, 또는 50000 이상이어도 된다. 열가소성 수지의 중량 평균 분자량은, 반도체용 접착제의 필름 가공성이 우수한 관점에서, 1000000 이하, 또는 500000 이하여도 된다.
본 명세서에 있어서, 중량 평균 분자량이란, 고속 액체 크로마토그래피(시마즈 제작소제 C-R4A)를 이용하여, 폴리스타이렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.
경화성 수지 성분이, 에폭시 수지와 열가소성 수지를 함유하는 경우, 에폭시 수지의 함유량은, 열가소성 수지 100질량부에 대하여, 1~500질량부, 5~400질량부, 또는 10~300질량부여도 된다. 에폭시 수지의 함유량이, 이들 범위임으로써, 반도체용 접착제가 충분한 경화성을 갖고, 접착력이 우수함과 함께, 반도체용 접착제를 필름상 또는 막상으로 형성하기 쉬워진다.
열가소성 수지의 함유량은, 경화성 수지 성분 100질량부에 대하여, 0.1~50질량부, 1~50질량부, 또는 10~40질량부여도 된다.
경화성 수지 성분의 함유량은, 반도체용 접착제의 전량을 기준으로 하여, 10~70질량%, 10~50질량%, 또는 30~50질량%여도 된다.
(플럭스제)
본 실시형태에 관한 반도체용 접착제는, 플럭스제(즉, 플럭스 활성(산화물, 불순물 등을 제거하는 활성)을 나타내는 플럭스 활성제)를 더 함유해도 된다. 플럭스제로서는, 비공유 전자쌍을 갖는 함질소 화합물(이미다졸류, 아민류 등), 카복실산류, 페놀류 및 알코올류 등을 들 수 있다.
플럭스제는, 에폭시 수지와 반응하는 유기산을 포함해도 된다. 플럭스제는, 알코올류에 비하여 플럭스 활성을 강하게 발현하여, 접속성을 향상시키기 쉬운 관점에서, 유기산이어도 된다.
경화성 수지 성분이 에폭시 수지를 포함하는 경우, 에폭시 수지와 반응하여, 반도체용 접착제의 경화물 중에 유리(遊離)된 상태로 존재하지 않기 때문에, 절연 신뢰성의 저하를 방지할 수 있는 점에서, 플럭스제는, 유기산을 포함하고 있어도 되고, 카복실산을 포함하고 있어도 된다.
카복실산으로서는, 에테인산, 프로페인산, 뷰테인산, 펜테인산, 헥세인산, 헵테인산, 옥테인산, 노네인산, 데케인산, 도데케인산, 테트라데케인산, 헥사데케인산, 헵타데케인산, 옥타데케인산 등의 지방식 포화 카복실산; 올레산, 리놀레산, 리놀렌산, 아라키돈산, 도코사헥사엔산, 에이코사펜타엔산 등의 지방식 불포화 카복실산; 옥살산, 말론산, 석신산, 글루타르산, 아디프산 등의 지방식 다이카복실산; 벤조산, 프탈산, 아이소프탈산, 테레프탈산, 트라이멜리트산, 트라이메스산, 헤미멜리트산, 파이로멜리트산, 펜테인카복실산, 메스산 등의 방향족 카복실산; 말레산 및 푸마르산을 들 수 있다. 또, 하이드록실기를 갖는 카복실산으로서는, 락트산, 사과산, 시트르산, 살리실산 등을 들 수 있다.
카복실산 중에서도, 다이카복실산이어도 된다. 다이카복실산은, 모노카복실산보다 비교적 휘발하기 어려운 점에서, 보이드를 억제할 수 있다. 또, 다이카복실산은, 트라이카복실산보다, 필름 형성, 래미네이팅, 프리 히트 등에 있어서 저온(본딩 이하의 온도, 예를 들면 100℃ 이하)에서 반응하기 어려운 점에서, 점도가 과도하게 커지지 않아, 접속 불량을 억제할 수 있다.
카복실산은, 카복실기로부터 2위 또는 3위의 위치에 알킬기를 하나 이상 갖는 카복실산이어도 된다. 이와 같은 알킬기를 갖는 카복실산으로서는, 2-메틸글루타르산, 3-메틸글루타르산 등을 들 수 있다.
플럭스제의 함유량은, 반도체용 접착제 100질량부에 대하여, 0.5질량부 이상, 1질량부 이상, 또는 1.5질량부 이상이어도 된다. 반도체용 접착제 100질량부에 대하여, 10질량부 이하, 5질량부 이하, 3질량부 이하, 또는 2질량부 이하여도 된다. 플럭스 화합물의 함유량은, 반도체용 접착제량 기준으로, 예를 들면, 0.5~10질량부, 또는 0.5~5질량부여도 된다.
(알루미나 필러)
본 실시형태의 반도체용 접착제는, 평균 입자경이 15μm 이하인 알루미나 필러를 함유한다. 알루미나 필러의 함유량은, 반도체용 접착제의 전량을 기준으로 하여, 35~75질량%이다. 알루미나 필러의 함유량이, 상기의 범위 내이면, 반도체용 접착제에 우수한 방열성 및 충분한 시인성을 부여할 수 있다.
알루미나 필러란, 알루미나(Al2O3)를 포함하는 입자이며, 구체적으로는, α-알루미나 필러를 들 수 있다. 알루미나 필러의 알루미나의 순도는, 반도체용 접착제의 방열성이 우수한 관점에서, 99.0질량% 이상, 99.5질량% 이상, 또는 99.9질량% 이상이어도 된다. 알루미나 필러의 순도는, 실질적으로 알루미나로 이루어지는(알루미나 필러의 100질량%가 실질적으로 알루미나이다) 양태여도 된다.
알루미나 필러의 형상으로서는, 특별히 제한되지 않지만, 예를 들면, 구형, 대략 구형, 다면체, 바늘 형상, 판상 등을 들 수 있다. 이들 중에서도, 반도체용 접착제의 방열성이 우수한 관점에서, 구형, 다면체여도 되고, 반도체용 접착제의 투명성이 우수한 관점에서, 구형이어도 된다. 또한, 본 명세서에 있어서, "다면체"란, 표면의 구성 부분으로서 복수의 평면을 갖는 입체를 말한다. 복수 존재하는 평면은, 각각 곡면을 개재하여 교차하고 있어도 된다(각부(角部)가 둥글게 된 형상이어도 된다). 다면체는, 예를 들면, 표면의 구성 부분으로서 4~100의 평면을 가져도 된다.
알루미나 필러로서 다면체 알루미나를 이용함으로써, 반도체용 접착제의 방열성이 우수한 이유는, 반드시 확실하지는 않지만, 본 발명자들은, 알루미나 필러가 다면체임으로써, 필러끼리가 면에서 접촉하게 되어, 전열(傳熱) 면적이 커짐으로써, 열전달이 향상되고 있다고 생각한다.
알루미나 필러의 평균 입자경은, 반도체용 접착제의 투명성이 우수한 관점, 반도체용 접착제를 필름상으로 했을 때의 성막성을 향상시키는 관점, 및 반도체용 접착제를 필름상으로 할 때에 박막화하기 쉬운 관점에서, 15μm 이하, 10μm 이하, 5μm 이하, 1μm 이하, 0.5μm 이하, 0.25μm 이하, 또는 0.2μm 이하여도 된다. 또, 알루미나 필러의 평균 입자경이 0.25μm 이하인 경우, 범프와 배선 간에 필러가 말려들어감에 의한 도통 불량이 발생하는 것을 적합하게 억제할 수 있다. 알루미나 필러의 평균 입자경은, 반도체용 접착제의 열전도율이 우수한 관점에서, 0.01μm 이상, 또는 0.1μm 이상이어도 된다.
본 명세서에 있어서, "평균 입자경"이란, 입자의 전체 체적을 100%로 하여 입자경에 의한 누적 도수 분포 곡선을 구했을 때, 체적 50%에 상당하는 점의 입자경이며, 레이저 회절 산란법을 이용한 입도 분포 측정 장치 등으로 측정할 수 있다.
알루미나 필러는, 시인성, 분산성, 및 접착력이 보다 향상되는 관점에서, 알루미나 표면을 처리한 것이어도 된다. 표면 처리된 알루미나 필러를 이용함으로써, 알루미나 필러의 분산성이 향상되어, 광투과성이 보다 우수한 경향이 있다. 표면 처리제로서는, 글리시딜계(에폭시계) 화합물, 아민계 화합물, 페닐계 화합물, 페닐아미노계 화합물, (메트)아크릴계 화합물(예를 들면, 하기 일반식 (1)로 나타나는 구조를 갖는 화합물), 하기 일반식 (2)로 나타나는 구조를 갖는 바이닐계 화합물 등을 들 수 있다.
[화학식 1]
Figure pct00001
[R11은, 수소 원자 또는 알킬기를 나타내고, R12는, 알킬렌기를 나타낸다.]
식 (1)로 나타나는 구조를 갖는 화합물에 의하여 표면 처리된 필러로서는, R11이 수소 원자인 아크릴 표면 처리 필러, R11이 메틸기인 메타크릴 표면 처리 필러, R11이 에틸기인 에타크릴 표면 처리 필러 등을 들 수 있다. 반도체용 접착제에 포함되는 수지 및 반도체 기판의 표면과의 반응성, 및 결합 형성의 관점에서, R11은 벌키하지 않은 치환기인 수소 원자 또는 메틸기여도 된다. 표면 처리된 필러는, 아크릴 표면 처리 필러 또는 메타크릴 표면 처리 필러여도 된다. R12의 알킬렌기에는 특별히 제한은 없지만, 휘발 성분이 적어지는 관점에서, 중량 평균 분자량이 높은 것이어도 된다.
[화학식 2]
Figure pct00002
[R21, R22 및 R23은, 각각 독립적으로 수소 원자 또는 알킬기를 나타내고, R24는, 알킬렌기를 나타낸다.]
R21, R22 및 R23은, 반응성이 저하되지 않는 관점에서, 벌키하지 않은 치환기여도 된다. 또, 식 (2) 중의 바이닐기의 반응성이 향상되는 치환기여도 된다. R24는 특별히 제한은 없지만, 휘발하기 어렵게 하여 보이드를 저감시키는 관점에서, 중량 평균 분자량이높은 것이어도 된다. 또, R21, R22, R23 및 R24는, 표면 처리의 용이함으로 선정해도 된다. 예를 들면, R21, R22 및 R23은, 수소 원자, 메틸기여도 된다.
표면 처리제로서는, 표면 처리의 용이함에서, 에폭시계 실레인, 아미노계 실레인, (메트)아크릴계 실레인, 바이닐계 실레인 등의 실레인 화합물이어도 된다. 또, 반도체용 접착제의 투명성이 보다 우수한 관점에서, 알루미나 필러는 알루미나 표면을 실레인 처리한 것이어도 된다. 표면 처리제로서는, 분산성, 유동성, 접착력이 우수한 관점에서, 글리시딜계, 페닐아미노계, (메트)아크릴, 바이닐계의 실레인 화합물이어도 된다. 표면 처리제로서는, 보존 안정성이 우수한 관점에서, 바이닐계, 페닐아미노계, (메트)아크릴계의 실레인 화합물이어도 된다.
알루미나 필러는, 1종 단독으로 또는 형상, 평균 입자경, 및 표면 처리 등이 상이한 2종 이상을 병용하여 이용할 수 있다.
알루미나 필러의 함유량은, 방열성이 보다 우수한 관점에서, 반도체용 접착제의 전량을 기준으로 하여, 45질량% 이상, 50질량% 이상, 또는 55질량% 이상이어도 된다. 알루미나 필러의 함유량은, 시인성이 보다 우수한 관점, 필름의 제막성이 우수한 관점, 알루미나 필러의 분산성이 우수한 관점, 및 수지의 유동성이 저하됨에 의한 수지 잔류의 발생을 억제하여, 접속 신뢰성이 저하되는 것을 방지하는 관점에서, 반도체용 접착제의 전량을 기준으로 하여, 70질량% 이하, 또는 65질량% 이하여도 된다.
(그 외 성분)
본 실시형태의 반도체용 접착제는, 알루미나 필러 이외의 무기 필러를 함유해도 된다. 무기 필러로서는, 예를 들면, 실리카, 산화 마그네슘, 탄화 규소, 질화 붕소, 질화 알루미늄을 들 수 있다. 무기 필러는, 취급성(형상 균일성)의 관점에서, 실리카, 질화 붕소, 질화 알루미늄이어도 된다.
본 실시형태의 반도체용 접착제는, 유기 필러(수지 필러), 산화 방지제, 실레인 커플링제(플럭스제에 해당하는 화합물을 제외한다), 타이타늄 커플링제, 레벨링제 등의 첨가제를 더 함유해도 된다. 이들 첨가제는, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 첨가제의 함유량은, 각 첨가제의 효과가 발현하도록 적절히 조정할 수 있다.
유기 필러의 재질로서는, 폴리유레테인, 폴리이미드 등을 이용할 수 있다. 유기 필러는, 무기 필러에 비하여, 260℃ 등의 고온에서 유연성을 부여할 수 있기 때문에, 필름 형성성을 향상시킬 수 있다.
(열전도율)
본 실시형태에 관한 반도체용 접착제는, 경화 후의 열전도율이 0.5~1.5W/mK이다. 반도체용 접착제의 경화 후의 열전도율이 0.5W/mK 이상임으로써, 방열성이 우수한 반도체용 접착제를 제공할 수 있다.
반도체용 접착제의 경화 후의 열전도율은, 방열성이 보다 우수한 관점에서, 0.7W/mK 이상, 0.9W/mK 이상, 또는 1.0W/mK 이상이어도 된다.
반도체용 접착제의 경화 후의 열전도율은, 레이저 플래시법(Xe-flash법)에 의하여 열확산율을 측정하여, 비열 및 밀도를 열확산율로 승산함으로써 산출할 수 있고, 구체적으로는, 후술하는 실시예에 기재된 방법에 의하여 열전도율을 얻을 수 있다.
반도체용 접착제는, 240℃에서 1시간의 가열에 의하여 경화시킬 수 있고, 구체적으로는, 후술하는 실시예에 기재된 방법에 의하여 경화 후의 반도체용 접착제를 얻을 수 있다.
(광투과율)
본 실시형태에 관한 반도체용 접착제는, 파장 550nm의 광에 대한 광투과율이 0.5% 이상이어도 된다. 반도체용 접착제의 파장 550nm의 광에 대한 광투과율은, 시인성이 보다 우수한 관점에서, 1.0% 이상, 1.5% 이상, 2.0% 이상, 3.0% 이상, 4.0% 이상, 5.0% 이상, 8.0% 이상, 10% 이상, 12% 이상, 15% 이상, 또는 20% 이상이어도 된다. 파장 550nm의 광에 대한 광투과율이 1.0% 이상이면, 화상 처리 시스템에 의하여 얼라인먼트 마크를 자동적으로 식별할 수 있는 경향이 있다. 파장 550nm의 광에 대한 광투과율이 10% 이상이면, 화상 처리 시스템에 의하여 얼라인먼트 마크를 자동적으로 식별할 때에, 위치 어긋남이 발생하는 것을 보다 억제할 수 있다.
본 실시형태의 반도체용 접착제가 필름상 또는 막상인 경우, 반도체용 접착제의 두께 방향에 있어서 측정되는 파장 550nm의 광에 대한 광투과율이, 상기의 조건을 총족시키고 있어도 된다.
반도체용 접착제의 파장 550nm의 광에 대한 광투과율은, 분광 광도계를 이용하여 측정할 수 있고, 구체적으로는, 후술하는 실시예에 기재된 방법과 동일하게 하여 광투과율을 측정할 수 있다.
본 실시형태의 반도체용 접착제는, 20μm 또는 16μm의 막으로 했을 때의 파장 550nm의 광에 대한 광투과율이, 상기의 조건을 충족시키고 있어도 된다. 즉, 본 실시형태의 반도체용 접착제는, 시인성이 보다 우수한 관점에서, 파장 550nm의 광에 대한 두께 20μm당 또는 두께 16μm당 광투과율이, 0.5% 이상, 1.0% 이상, 1.5% 이상, 2.0% 이상, 3.0% 이상, 4.0% 이상, 5.0% 이상, 8.0% 이상, 10% 이상, 12% 이상, 15% 이상, 또는 20% 이상이어도 된다.
본 실시형태의 반도체용 접착제는, 필름상 또는 막상이어도 된다. 필름상 또는 막상의 반도체용 접착제(필름상 접착제)의 두께로서는, 예를 들면, 100μm 이하, 80μm 이하, 50μm 이하, 30μm 이하, 20μm 이하, 16μm 이하, 또는 12μm 이하여도 된다. 필름상 접착제의 두께의 하한에 대해서는 특별히 제한은 없지만, 1μm 이상 또는 5μm 이상이어도 된다.
<반도체용 접착제의 제작 방법>
필름상 또는 막상의 반도체용 접착제는, 이하의 방법에 의하여 얻을 수 있다. 먼저, 상술한 경화성 수지 성분, 알루미나 필러, 및 그 외의 성분을 유기 용매 중에 더한 후에 교반 혼합, 혼련 등에 의하여 용해 또는 분산시켜 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 나이프 코터, 롤 코터, 어플리케이터, 다이 코터, 콤마 코터 등을 이용하여 수지 바니시를 도포한 후, 가열에 의하여 유기 용매를 감소시켜, 기재 필름 상에 반도체용 접착제를 형성한다. 또, 가열에 의하여 유기 용매를 감소시키기 전에, 수지 바니시를 웨이퍼 등에 스핀 코트하여 막을 형성한 후, 용매 건조를 행하는 방법에 의하여 웨이퍼 상에 반도체용 접착제를 형성해도 된다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리에스터 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에터이미드 필름, 폴리에터나프탈레이트 필름, 메틸펜텐 필름 등을 들 수 있다. 기재 필름으로서는, 이들 필름 중의 1종으로 이루어지는 단층인 것에 한정되지 않고, 2종 이상의 필름으로 이루어지는 다층 필름이어도 된다.
도포 후의 수지 바니시로부터 유기 용매를 휘발시킬 때의 조건으로서는, 구체적으로는, 50~200℃, 0.1~90분간의 가열을 행해도 된다. 유기 용매를 휘발시킬 때의 조건은, 실장 후의 보이드, 점도 조정 등에 영향이 없으면, 유기 용매가 1.5% 이하까지 휘발하는 조건이어도 된다.
<반도체 장치>
본 실시형태에 관한 반도체용 접착제를 이용하여 제조되는 반도체 장치에 대하여 설명한다. 본 실시형태에 관한 반도체 장치는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와, 접속부의 적어도 일부를 밀봉하는 밀봉재를 구비하고, 밀봉재는, 본 실시형태에 관한 반도체용 접착제의 경화물을 포함한다. 반도체 장치에 있어서의 접속부는, 범프와 배선의 금속 접합, 및, 범프와 범프의 금속 접합 중 어느 것이어도 된다. 본 실시형태에 관한 반도체 장치에서는, 예를 들면, 반도체용 접착제를 개재하여 전기적인 접속을 얻는 플립 칩 접속을 이용할 수 있다.
도 1은, 반도체 장치의 실시형태(반도체 칩 및 기판의 COB형의 접속 양태)를 나타내는 모식 단면도이다. 도 1의 (a)에 나타내는 바와 같이, 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(회로 배선기판)(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 간의 공극에 간극 없이 충전된 밀봉재(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 밀봉재(40)에 의하여 밀봉되어 있어 외부 환경으로부터 차단되어 있다. 밀봉재(40)는, 본 실시형태에 관한 반도체용 접착제의 경화물을 포함한다.
도 1의 (b)에 나타내는 바와 같이, 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 간의 공극에 간극 없이 충전된 밀봉재(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 밀봉재(40)에 의하여 밀봉되어 있어 외부 환경으로부터 차단되어 있다.
도 2는, 반도체 장치의 다른 실시형태(반도체 칩끼리의 COC형의 접속 양태)를 나타내는 모식 단면도이다. 도 2의 (a)에 나타내는 바와 같이, 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 2의 (b)에 나타내는 바와 같이, 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
반도체 칩(10)으로서는, 특별히 제한은 없고, 실리콘, 저마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨 비소, 인듐 인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.
기판(20)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스터, 세라믹, 에폭시, 비스말레이미드트라이아진, 폴리이미드 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층의 불필요한 개소를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
배선(15), 범프(32) 등의 접속부는, 주성분으로서 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 니켈, 주석, 납 등을 함유하고 있고, 복수의 금속을 함유하고 있어도 된다.
배선(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이 형성되어 있어도 된다. 이 금속층은 단일 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 복수의 금속층이 적층된 구조를 하고 있어도 된다. 저가이며, 일반적으로 사용되고 있는 점에서 금속층은 구리, 땜납이어도 되지만, 산화물이나 불순물이 있기 때문에, 플럭스 활성이 필요하다.
범프라고 불리는 도전성 돌기의 재질로서는, 주된 성분으로서, 금, 은, 구리, 땜납(주성분은 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등이 이용되고, 단일 성분만으로 구성되어 있어도 되며, 복수의 성분으로 구성되어 있어도 된다. 또, 이들 금속이 적층된 구조를 이루도록 형성되어 있어도 된다. 범프는 반도체 칩 또는 기판에 형성되어 있어도 된다. 저가이며, 일반적으로 사용되고 있는 점에서 금속층은 구리, 땜납이어도 되지만, 산화물, 불순물 등이 있기 때문에, 플럭스 활성이 필요하다.
또, 도 1 또는 도 2에 나타내는 바와 같은 반도체 장치(패키지)를 적층하여 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등으로 전기적으로 접속해도 된다. 저가이며, 일반적으로 사용되고 있는 점에서 금속층은 구리, 땜납이어도 되지만, 산화물, 불순물 등이 있기 때문에 플럭스 활성이 필요하다. 예를 들면, TSV 기술에서 보이는 바와 같은, 반도체용 접착제를 반도체 칩 사이에 개재하여, 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여, 패턴면의 전극과 연결해도 된다.
도 3은, 반도체 장치의 다른 실시형태(반도체 칩 적층형의 양태(TSV))를 나타내는 모식 단면도이다. 도 3에 나타내는 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 개재하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50)의 사이의 공극에는 밀봉재(40)가 간극 없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대측의 표면 상에는, 배선(15), 접속 범프(30) 및 밀봉재(40)를 개재하여 반도체 칩(10)이 반복하여 적층되어 있다. 반도체 칩(10)의 표리(表裏)에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다. 또한, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
이와 같은 TSV 기술에 의하여, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득할 수 있다. 또한, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(10) 간, 또는 반도체 칩(10) 및 인터포저(50) 간의 거리를 짧게 하여, 유연한 접속이 가능하다. 본 실시형태에 관한 반도체용 접착제는, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(10) 간, 또는 반도체 칩(10) 및 인터포저(50) 간의 밀봉 재료로서 적용할 수 있다.
또, 에어리어 범프 칩 기술 등의 자유도가 높은 범프 형성 방법에서는, 인터포저를 개재하지 않고 그대로 반도체 칩을 머더 보드에 직접 실장할 수 있다. 본 실시형태에 관한 반도체용 접착제는, 이와 같은 반도체 칩을 머더 보드에 직접 실장하는 경우에도 적용할 수 있다. 또한, 본 실시형태에 관한 반도체용 접착제는, 2개의 배선 회로 기판을 적층하는 경우에, 기판 간의 공극을 밀봉할 때에도 적용할 수 있다.
<반도체 장치의 제조 방법>
본 실시형태에 관한 반도체 장치의 제조 방법은, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조를 구비하는 반도체 장치의 제조 방법이며, 접속부의 적어도 일부를, 본 실시형태에 관한 반도체용 접착제를 이용하여 밀봉하는 공정을 구비한다.
상기 공정은, 본 실시형태에 관한 반도체용 접착제를 이용하여, 반도체 칩 및 배선 회로 기판, 또는, 복수의 반도체 칩끼리를 접속함으로써 행할 수 있다. 이 경우, 본 실시형태에 관한 반도체 장치의 제조 방법은, 예를 들면, 반도체용 접착제를 개재하여 반도체 칩 및 배선 회로 기판을 서로 접속함과 함께 당해 반도체 칩 및 당해 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속하는 스텝, 및/또는, 반도체용 접착제를 개재하여 복수의 반도체 칩을 서로 접속함과 함께 당해 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속하는 스텝을 구비하는 것이어도 된다.
또, 상기 공정은, 주면 상에 얼라인먼트 마크를 갖고, 당해 주면 상에 반도체용 접착제가 마련되어 있는 얼라인먼트 마크 부착 반도체 칩과, 다른 반도체 칩을, 반도체용 접착제를 개재하여 압착하는 스텝, 및/또는, 주면 상에 얼라인먼트 마크를 가지며, 당해 주면 상에 반도체용 접착제가 마련되어 있는 얼라인먼트 마크 부착 반도체 칩과, 배선 회로 기판을, 반도체용 접착제를 개재하여 압착하는 스텝을 포함할 수 있다. 본 실시형태의 반도체용 접착제는 충분한 시인성을 갖는 점에서, 반도체용 접착제가 얼라인먼트 마크를 피복하도록 마련되어 있어도 충분한 정밀도로 위치 맞춤할 수 있다.
상기 얼라인먼트 마크 부착 반도체 칩은, 주면 상에 얼라인먼트 마크를 갖는 웨이퍼와, 당해 주면 상에 마련된 상기 반도체용 접착제를 구비하는 반도체용 접착제 부착 웨이퍼를 개편화함으로써 얻을 수 있다.
본 실시형태에 관한 반도체 장치의 제조 방법에서는, 접속부를 서로 금속 접합에 의하여 접속할 수 있다. 즉, 상기 반도체 칩 및 상기 배선 회로 기판의 각각의 상기 접속부를 서로 금속 접합에 의하여 접속하거나, 또는, 상기 복수의 반도체 칩의 각각의 상기 접속부를 서로 금속 접합에 의하여 접속할 수 있다.
본 실시형태에 관한 반도체 장치의 제조 방법의 일례로서, 도 3에 나타내는 반도체 장치(500)의 제조 방법에 대하여 설명한다. 반도체 장치(500)는, 인터포저(50) 상에 형성된 배선(구리 배선)(15)이 반도체 칩(10)의 배선(구리 필러, 구리 포스트)(15)과 접속 범프(땜납 범프)(30)를 개재하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50)의 사이의 공극에는 밀봉재(40)가 간극 없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대측의 표면 상에는, 배선(15), 접속 범프(30) 및 밀봉재(40)를 개재하여 반도체 칩(10)이 반복하여 적층되어 있다. 반도체 칩(10)의 표리(表裏)에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다.
도 4는, 도 3에 나타내는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다. 도 4의 (a)는, 반도체 칩의 주면 상에 반도체용 접착제가 마련되어 있는 적층 칩과, 다른 반도체 칩을, 반도체용 접착제를 개재하여 압착하는 스텝을 나타낸다. 적층 칩(적층하는 반도체 칩)(700)은, 반도체 칩(10)과, 반도체 칩(10)의 주면 상에 마련된 반도체용 접착제(42)를 구비하고, 반도체 칩(10)에는, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)과, 반도체 칩(10)의 일방의 면 상에 배치된 배선(15)과, 배선(15) 상에 배치된 접속 범프(30)가 마련되어 있다. 반도체용 접착제(42)는, 배선(15) 및 접속 범프(30)를 매립하도록 마련되어 있지만, 반도체 칩(10)의 표면, 배선(15), 및 접속 범프(30)의 적어도 일부를 덮는 것이어도 된다. 반도체용 접착제(42)는, 충분한 시인성을 갖기 때문에, 반도체 칩(10)의 표면에 마련된 얼라인먼트 마크(도시하지 않음)를 덮고 있어도 된다.
적층 칩(700)은, 배선(15), 및 접속 범프(30)를 갖는 반도체 웨이퍼에 반도체용 접착제(42)를 도포한 후, 또는 반도체용 접착제(42)를 필름상으로 하여 첩부한 후에 다이싱하여 반도체 칩(10)을 개편화함으로써 제작할 수 있다. 필름상의 반도체용 접착제의 첩부는, 가열 프레스, 롤 래미네이팅, 진공 래미네이팅 등에 의하여 행할 수 있다.
적층 칩(700)과, 다른 반도체 칩의 압착은, 예를 들면, 적층 칩(700)의 접속 범프(30)를, 다른 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)과 전기적으로 접속하도록 위치 맞춤을 하여, 적층 칩(700)과 반도체 칩(10)을 접속 범프(30)의 융점 이상의 온도로 가열하면서 압착 툴(90)을 이용하여 행할 수 있다. 접속부에 땜납을 이용하는 경우, 땜납 부분에 가하는 온도는, 240℃ 이상이어도 된다. 이로써, 적층 칩(700)과 반도체 칩(10)을 접속함과 함께, 접속부를 반도체용 접착제의 경화물에 의하여 밀봉할 수 있다.
접속 하중은, 범프 수에 의존하지만, 범프의 높이 불균일 흡수, 범프 변형량의 제어 등을 고려하여 설정할 수 있다. 접속 시간은, 생산성 향상의 관점에서, 단시간이어도 된다. 접속 시간은, 땜납을 용융시켜, 산화막, 표면의 불순물 등을 제거하여, 금속 접합을 접속부에 형성할 수 있는 시간이어도 된다. 단시간의 접속 시간(압착 시간)이란, 접속 형성(본 압착) 중에 접속부에 240℃ 이상의 온도가 가해지는 시간(예를 들면, 땜납 사용 시의 시간)이 10초 이하인 것을 말한다. 접속 시간은, 5초 이하 또는 3초 이하여도 된다. 배선(15)을 갖는 인터포저(50)와 적층 칩(700)의 접속에 대해서도, 동일한 방법을 적용할 수 있다.
상기의 스텝을 반복함으로써, 도 4의 (b)에 나타내는 반도체 장치(500)를 제조할 수 있다. 또, 반도체 장치(500)는, 적층 칩(700)과 반도체 칩(10)을 위치 맞춤하여 적층(가고정)하는 것을 반복하여, 가고정된 다단의 적층체를 얻은 후에, 리플로 노(爐)에서 가열 처리함으로써, 땜납 범프를 용융시켜 반도체 칩끼리를 일괄하여 접속함으로써 제조해도 된다. 가고정은, 금속 접합을 형성하는 필요성이 현저하게 요구되지 않기 때문에, 상술한 본 압착에 비하여 저하중, 단시간, 저온도여도 되고, 생산성 향상, 접속부의 열화 방지 등의 메리트가 발생한다. 반도체 칩과 기판을 접속한 후, 오븐 등으로 가열 처리를 행하여, 반도체용 접착제를 경화시켜도 된다. 가열 온도는, 반도체 밀봉용 접착제의 경화가 진행되는 온도여도 되고, 완전히 경화하는 온도여도 된다. 가열 온도 및 가열 시간은 적절히 설정하면 된다.
본 실시형태에 관한 반도체 장치의 제조 방법의 다른 일례로서, 도 5에 나타내는 반도체 장치(600)의 제조 방법에 대하여 설명한다. 반도체 장치(600)는, 배선(구리 배선)(15)을 갖는 기판(유리 에폭시 기판)(60)과, 배선(구리 필러, 구리 포스트)(15)을 갖는 반도체 칩(10)이 밀봉재(40)를 개재하여 서로 접속되어 있다. 반도체 칩(10)의 배선(15)과 기판(60)의 배선(15)은, 접속 범프(땜납 범프)(30)에 의하여 전기적으로 접속되어 있다. 기판(60)에 있어서의 배선(15)이 형성된 표면에는, 접속 범프(30)의 형성 위치를 제외하고 솔더 레지스트(70)가 배치되어 있다.
도 6은, 반도체 장치(600)의 제조 방법의 일례를 나타내는 도이다. 도 6의 (a) 및 (b)는, 반도체 칩의 주면 상에 반도체용 접착제가 마련되어 있는 적층 칩과, 배선 회로 기판을, 반도체용 접착제를 개재하여 압착하는 스텝을 나타낸다. 적층 칩(적층하는 반도체 칩)(800)은, 반도체 칩(10)과, 반도체 칩(10)의 주면 상에 마련된 반도체용 접착제(42)를 구비하고, 반도체 칩(10)에는, 반도체 칩(10)의 일방의 면 상에 배치된 배선(15)과, 배선(15) 상에 배치된 접속 범프(30)와, 배선(15)이 배치된 면과 동일 면 상에 마련된 얼라인먼트 마크(80)가 마련되어 있다. 반도체용 접착제(42)는, 배선(15) 및 접속 범프(30)를 매립하도록 마련되어 있지만, 반도체 칩(10)의 표면, 배선(15), 및 접속 범프(30)의 적어도 일부를 덮는 것이어도 된다.
반도체 칩(10)은, 관통 전극을 갖는 것이어도 된다. 적층 칩(800)은, 적층 칩(700)과 동일한 방법으로 제작할 수 있다.
반도체용 접착제(42)에 의하여 피복된 얼라인먼트 마크(80)는 충분히 인식할 수 있는 점에서, 도 6의 (a)에 나타내는 바와 같이, 얼라인먼트 마크(80)를 촬상 장치(85)로 촬상하여 얻어지는 위치 정보를 화상 처리 시스템에 입력함으로써, 적층 칩(800)의 위치를 보정하여, 위치 맞춤을 할 수 있다.
적층 칩(800)과, 배선 회로 기판의 압착은, 예를 들면, 도 6의 (b)에 나타내는 바와 같이, 적층 칩(800)의 접속 범프(30)를, 기판(60) 상의 솔더 레지스트(70)로 덮여 있지 않은 배선(15)과 전기적으로 접속하도록 위치 맞춤을 하고, 적층 칩(800)과 기판(60) 상의 배선(15)을 접속 범프(30)의 융점 이상의 온도로 가열하면서 압착 툴(90)을 이용하여 행할 수 있다. 접속부에 땜납을 이용하는 경우, 땜납 부분에 가하는 온도는, 240℃ 이상이어도 된다. 이로써, 적층 칩(800)과 기판(60)을 접속함과 함께, 접속부를 반도체용 접착제의 경화물에 의하여 밀봉할 수 있다.
접속 하중은, 범프 수에 의존하지만, 범프의 높이 불균일 흡수, 범프 변형량의 제어 등을 고려하여 설정할 수 있다. 접속 시간은, 생산성 향상의 관점에서, 단시간이어도 된다. 접속 시간은, 땜납을 용융시켜, 산화막, 표면의 불순물 등을 제거하여, 금속 접합을 접속부에 형성할 수 있는 시간이어도 된다. 단시간의 접속 시간(압착 시간)이란, 접속 형성(본 압착) 중에 접속부에 240℃ 이상의 온도가 가해지는 시간(예를 들면, 땜납 사용 시의 시간)이 10초 이하인 것을 말한다. 접속 시간은, 5초 이하 또는 3초 이하여도 된다.
반도체 장치(600)의 제조는, 솔더 레지스트(70)가 형성된 기판(60) 상에 반도체용 접착제(42)를 도포한 후, 또는 반도체용 접착제(42)를 필름상으로 하여 첩부한 후에, 반도체 칩(10)과 접속해도 된다. 반도체 제조(600)의 제조는, 반도체 제조(500)와 동일하게, 리플로 노에서 가열 처리함으로써 제조해도 된다.
실시예
이하, 실시예를 이용하여 본 개시를 설명하지만, 본 개시는 이들에 의하여 제한되는 것은 아니다.
<반도체용 접착제의 제작>
반도체용 접착제의 제작에 사용한 화합물을 이하에 나타낸다.
(경화성 수지 성분)
((a) 에폭시 수지)
·트라이페놀메테인 골격 함유 다관능 고형 에폭시 수지(재팬 에폭시 레진 주식회사제, 제품명 "EP1032H60")
·비스페놀 F형 액상 에폭시 수지(재팬 에폭시 레진 주식회사제, 제품명 "YL983U")
·유연성 에폭시 수지(재팬 에폭시 레진 주식회사제, 제품명 "YL7175")
·유연성 에폭시 수지(재팬 에폭시 레진 주식회사제, 제품명 "YX7110B80")
((b) 경화제)
2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이
아진아이소사이아누르산 부가체(시코쿠 가세이 주식회사제, 제품명 "2MAOK-PW")
((c) 열가소성 수지)
페녹시 수지(닛테쓰 케미컬&머티리얼 주식회사제, 제품명 "ZX1356-2", Tg: 약 71℃, Mw: 약 63000)
(알루미나 필러)
·알루미나 필러 1(스미토모 가가쿠 주식회사제, 제품명 "AA-04", 다면체 알루미나, 평균 입자경: 0.5μ)
·알루미나 필러 2(스미토모 가가쿠 주식회사제, 제품명 "AA-3", 다면체 알루미나, 평균 입자경: 3.2μ)
·알루미나 필러 3(주식회사 아드마텍스제, 제품명 "AO-502", 평균 입자경: 0.2μm)
·알루미나 필러 4(주식회사 아드마텍스제, 제품명 "AC2000-SML", 알루미나 표면을 메타크릴실레인 처리, 평균 입자경: 0.2μm)
·알루미나 필러 5(구형 알루미나, 품명 A2-SX-C8, 알루미나 표면을 페닐아미노실레인 처리, 평균 입자경: 0.2μm)
·알루미나 필러 6(구형 알루미나, 품명 A2-SV-C2, 알루미나 표면을 바이닐실레인 처리, 평균 입자경: 0.2μm)
·알루미나 필러 7(구형 알루미나, 품명 A2-SM-C4, 알루미나 표면을 메타크릴실레인 처리, 평균 입자경: 0.2μm)
·알루미나 필러 8(주식회사 아드마텍스제, 제품명 "AC2050-SI", 구형 알루미나, 평균 입자경: 0.2μm)
(알루미나 이외의 필러)
·무기 실리카 필러(주식회사 아드마텍스제, 제품명 "SE2050", 평균 입자경: 500nm)
·유기 필러(롬 엔드 하스 재팬 주식회사제, 제품명 "EXL-2655", 수지 필러: 코어 쉘 타입 유기 미립자)
(플럭스제)
·글루타르산(와코 준야쿠사제, 와코 독큐, 융점: 약 95℃)
·2-메틸글루타르산
(실시예 1)
표 1에 나타내는 배합량(단위: 질량부)의 열경화성 수지, 경화제, 알루미나 필러, 무기 필러, 유기 필러, 플럭스제를 NV(불휘발분 농도)가 55질량%가 되도록 유기 용매(사이클로헥산온)에 첨가했다. 그 후, Φ1.0mm의 비즈 및 Φ2.0mm의 비즈를 고형분과 동일 질량 더하고, 비즈 밀(프리츠·재팬 주식회사제, 유성형 미분쇄기 P-7)로 30분 교반했다. 그 후, 열가소성 수지로서, 표 1에 나타내는 배합량(단위: 질량부)의 페녹시 수지를 더하고, 재차, 비즈 밀로 30분 교반했다. 교반에 이용한 비즈를 여과에 의하여 제거했다. 제작한 바니시를 소형 정밀 도공 장치(주식회사 야스이 세이키제)로 도공하고, 클린 오븐(ESPEC 주식회사제)으로 건조(100℃/10분)하여, 두께 400μm의 필름상 접착제(반도체용 접착제)를 얻었다.
(실시예 2~10, 비교예 1,2)
사용한 재료를 표 1에 나타내는 바와 같이 변경한 것 이외에는 실시예 1과 동일하게 하여, 필름상 접착제(반도체용 접착제)를 얻었다.
(실시예 11)
표 2에 나타내는 배합량(단위: 질량부)의 열경화성 수지, 경화제, 알루미나 필러, 유기 필러, 플럭스제를 NV(불휘발분 농도)가 55질량%가 되도록 유기 용매(사이클로헥산온)에 첨가했다. 그 후, Φ1.0mm의 비즈를 고형분과 동일 질량 더하고, 비즈 밀(레체 주식회사제, 상품명 "유성 볼 밀 PM400")을 이용하여 30분간 교반했다. 그 후, 열가소성 수지로서, 표 1에 나타내는 배합량(단위: 질량부)의 페녹시 수지를 더하고, 재차, 비즈 밀로 30분 교반했다. 교반에 이용한 비즈와 알루미나 필러의 응집물을 제거하기 위하여, 눈 크기 10μm의 나일론 메시를 이용하여 여과했다. 여과 후에 얻은 바니시를 소형 정밀 도공 장치(주식회사 야스이 세이키제)로 도공하고, 클린 오븐(ESPEC 주식회사제)으로 건조(100℃/10분)하여, 두께 20μm의 필름상 접착제(반도체용 접착제)를 얻었다.
(실시예 12~21)
사용한 재료를 표 2에 나타내는 바와 같이 변경한 것 이외에는 실시예 11과 동일하게 하여, 필름상 접착제(반도체용 접착제)를 얻었다.
<평가>
(1) 열전도율 측정
필름상 접착제(1cm×1cm, 두께 400μm)를 제작하고, 이것을 클린 오븐(ESPEC 주식회사제) 내에서 240℃, 1시간으로 경화시켜 경화물을 얻었다. 얻어진 경화물을, 양면을 그래파이트 스프레이로 흑화 처리하여, 두께 방향의 열확산율을 측정했다. 레이저 플래시법(Xe-flash법)(NETZSCH사제, LFA447 nanoflash)으로 열확산율을 측정했다. 펄스 광 조사는, 펄스 폭 0.1(ms), 인가 전압 236V의 조건에서 행했다. 측정은 분위기 온도 25℃±1℃에서 행했다. 이어서, 하기 식 (I)을 이용하여 비열 및 밀도를 열확산율에 승산함으로써, 열전도율의 값을 얻었다. 결과를 표 1, 2에 나타낸다.
λ=α×Cp×ρ …식 (I)
[식 (I) 중, λ는 열전도율(W/mK), α는 열확산율(m2/s), Cp는 비열(J/kg·K), ρ는 밀도(g/cm3)를 각각 나타낸다.]
또한, 비열(J/kg·K)은, 시차 주사 열량 측정(DSC)을 이용하여, 이하의 수순으로 측정했다. 알루미늄 팬 중에 반도체용 접착제를 칭량하고, 시차 주사 열량계(주식회사 퍼킨 엘머 재팬제, Pyris1)를 이용하여, 10℃/min, 실온(25℃)~60℃까지 측정했다. 레퍼런스로서 사파이어를 이용했다. 사파이어의 이미 알려진 비열을 이용하여 시료의 25℃의 비열을 산출했다.
밀도(g/cm3)는, 전자 비중계(알파 미라주 주식회사제, SD-200L)를 이용하여 수온 25℃에서 측정했다.
(2) 광투과율 측정
상기 실시예 1~10 및 비교예 1, 2에 대해서는, 측정용 샘플로서, PET 세퍼레이터 필름 상에 두께 20μm의 필름상 접착제(반도체용 접착제)를 형성한 시트(필름상 접착제 시트)를 얻었다. 얻어진 필름상 접착제 시트, 및 PET 세퍼레이터 필름 단체(單體)를 각각 30mm×30mm의 사이즈로 잘라낸 후, 분광 광도계(주식회사 히타치 하이테크놀로지즈사제, U-3310)의 샘플 장착부에 필름상 접착제 시트를, 레퍼런스 장착부에 세퍼레이터 필름 단체를 설치하고, 400~800nm의 파장 영역에 있어서, 스캔 속도 300nm/분으로 광투과율을 측정했다. 파장 550nm의 광에 대한 광투과율을 측정값으로 했다. 결과를 표 1에 나타낸다. 또, 실시예 11~21에 대해서는, 측정용 샘플로서, PET 세퍼레이터 필름 상에 두께 16μm의 필름상 접착제(반도체용 접착제)를 형성한 시트(필름상 접착제 시트)를 얻어, 상기와 동일한 방법으로 광투과율을 측정했다. 결과를 표 2에 나타낸다.
(3) 접속 신뢰성 평가
필름상 접착제(7.3mm×7.3mm, 두께 0.045mm)를 제작하여, 땜납 범프 첩부 반도체 칩(칩 사이즈: 7.3mm×7.3mm, 두께 0.15mm, 범프 높이: 구리 필러+땜납 합계 약 45μm, 범프 수 328, 피치 80μm) 상에 첩부했다. 다음으로, 유리 에폭시 기판(유리 에폭시 기재: 두께 420μm, 구리 배선: 두께 9μm)에 플립 칩 본더(파나소닉 주식회사제, FCB3)로 실장하여(실장 조건: 압착 헤드 온도 350℃/5초/0.5MPa), 도 5와 동일한 반도체 장치를 얻었다. 스테이지 온도는 80℃로 했다. 상기 유리 에폭시 기판과 땜납 범프 부착 반도체 칩(데이지체인 접속)을 FCB3으로 실장 후에 멀티 미터(ADVANTEST제, R6871E)를 이용하여 초기 도통의 가부를 측정했다. 초기 접속 저항값이 10.0Ω 이상 13.5Ω 이하인 경우를 "A"로 평가하고, 13.5Ω 초과 20Ω 이하인 경우를 "B"로 평가했다. 결과를 표 1, 2에 나타낸다.
(4) 시인성 평가
상기의 접속 신뢰성 평가에 있어서, 압착할 때에 상기 FCB3을 사용하여, 반도체용 접착제를 개재하여 칩 상의 얼라인먼트 마크의 시인성을 평가했다. 화상 처리 시스템에 의한 얼라인먼트 마크의 자동 인식이 가능한 경우를 "A"로 평가하고, 육안에 의한 얼라인먼트 마크의 확인이 가능한 경우를 "B"로 평가하며, 화상 처리 시스템 및 육안 모두 확인이 불가한 경우를 "C"로 평가했다. 결과를 표 1, 2에 나타낸다.
(5) 필름 성막성 평가
필름상 접착제(200mm×200mm, 두께 20μm)를 제작하여, 건조시켜 얻어진 필름상 접착제의 외관 및 취급성을 확인했다. 육안으로 도공면이 균일한 것, 응집 기인에 의한 줄무늬, 및 열가소성 수지의 부족에 의한 도공면의 불균일성이 확인되지 않는 것, 또한 필름을 절단했을 때에 필름 균열이 발생하지 않는 것을 "A"로 평가하고, "A"로 평가되지 않았던 것을 "B"로 평가했다. 결과를 표 2에 나타낸다.
[표 1]
Figure pct00003
[표 2]
Figure pct00004
실시예에서는, 0.5~1.5W/mK의 열전도율과, 우수한 접속 신뢰성 및 시인성이 얻어지는 것이 확인되었다. 비교예 1에서는 충분한 방열성이 얻어지지 않고, 비교예 2에서는 충분한 접속 신뢰성, 시인성이 얻어지지 않는 것이 확인되었다.
실시예 11~15에서는, 0.7W/mK 이상의 열전도율과, 높은 광투과율과, 우수한 필름 성막성을 양립할 수 있는 것이 확인되었다. 또한, 실시예 17의 필름 성막성에 대해서는, 필름의 균열이 발생하기 쉬운 경향이 있고, 이 결과는 수지의 함유량이 적은 것에 기인하는 것이라고 생각된다. 또, 실시예 18의 필름 성막성에 대해서는, 알루미나 필러의 응집에 기인하는 줄무늬가 발생하기 쉬운 경향이 있었다.
10…반도체 칩
15…배선
20, 60…기판
30…접속 범프
32…범프
34…관통 전극
40…밀봉재
42…반도체용 접착제
50…인터포저
70…솔더 레지스트
80…얼라인먼트 마크
85…촬상 장치
90…압착 툴
100, 200, 300, 400, 500, 600…반도체 장치

Claims (11)

  1. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조를 구비하는 반도체 장치에 있어서 상기 접속부의 밀봉에 이용되는 반도체용 접착제로서,
    경화성 수지 성분과, 평균 입자경이 15μm 이하인 알루미나 필러를 함유하고,
    상기 알루미나 필러의 함유량이, 당해 반도체용 접착제의 전량을 기준으로 하여, 35~75질량%이며,
    당해 반도체용 접착제의 경화 후의 열전도율이 0.5~1.5W/mK인, 반도체용 접착제.
  2. 청구항 1에 있어서,
    플럭스제를 더 함유하는, 반도체용 접착제.
  3. 청구항 2에 있어서,
    상기 플럭스제가 카복실산인, 반도체용 접착제.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 알루미나 필러가 알루미나 표면을 실레인 처리한 것인, 반도체용 접착제.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 알루미나 필러의 평균 입자경이 0.5μm 이하인, 반도체용 접착제.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    파장 550nm의 광에 대한 광투과율이 0.5% 이상인, 반도체용 접착제.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 경화성 수지 성분이, 열경화성 수지, 경화제, 및 열가소성 수지를 포함하는, 반도체용 접착제.
  8. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조를 구비하는 반도체 장치의 제조 방법으로서,
    상기 접속부의 적어도 일부를, 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법.
  9. 청구항 8에 있어서,
    상기 공정이, 주면 상에 얼라인먼트 마크를 갖고, 당해 주면 상에 상기 반도체용 접착제가 마련되어 있는 얼라인먼트 마크 부착 반도체 칩과, 다른 반도체 칩을, 상기 반도체용 접착제를 개재하여 압착하는 스텝, 및/또는, 주면 상에 얼라인먼트 마크를 갖고, 당해 주면 상에 상기 반도체용 접착제가 마련되어 있는 얼라인먼트 마크 부착 반도체 칩과, 배선 회로 기판을, 상기 반도체용 접착제를 개재하여 압착하는 스텝을 포함하는, 반도체 장치의 제조 방법.
  10. 청구항 9에 있어서,
    상기 얼라인먼트 마크 부착 반도체 칩이, 주면 상에 얼라인먼트 마크를 갖는 웨이퍼와, 당해 주면 상에 마련된 상기 반도체용 접착제를 구비하는 반도체용 접착제 부착 웨이퍼를, 개편화함으로써 얻어지는, 반도체 장치의 제조 방법.
  11. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 및/또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와,
    상기 접속부의 적어도 일부를 밀봉하는 밀봉재를 구비하고,
    상기 밀봉재는, 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체용 접착제의 경화물을 포함하는, 반도체 장치.
KR1020227027406A 2020-04-01 2021-03-25 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법 KR20220157370A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020066265 2020-04-01
JPJP-P-2020-066265 2020-04-01
PCT/JP2021/012571 WO2021200553A1 (ja) 2020-04-01 2021-03-25 半導体用接着剤、並びに、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20220157370A true KR20220157370A (ko) 2022-11-29

Family

ID=77930003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227027406A KR20220157370A (ko) 2020-04-01 2021-03-25 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2021200553A1 (ko)
KR (1) KR20220157370A (ko)
CN (1) CN115298281A (ko)
TW (1) TW202138523A (ko)
WO (1) WO2021200553A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5040247B2 (ja) * 2006-10-06 2012-10-03 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP5871428B2 (ja) * 2011-03-16 2016-03-01 古河電気工業株式会社 高熱伝導性フィルム状接着剤用組成物、高熱伝導性フィルム状接着剤、並びに、それを用いた半導体パッケージとその製造方法
JP2015183093A (ja) * 2014-03-24 2015-10-22 三菱化学株式会社 積層型半導体装置用の層間充填材に好適な組成物、積層型半導体装置、および積層型半導体装置の製造方法
JP6331575B2 (ja) * 2013-03-28 2018-05-30 三菱ケミカル株式会社 積層型半導体装置の層間充填材用の組成物、積層型半導体装置、および積層型半導体装置の製造方法
JP2016046299A (ja) * 2014-08-20 2016-04-04 日立化成株式会社 半導体接続部封止用接着剤及びこれを用いた半導体装置、半導体装置の製造方法
JP2017171817A (ja) * 2016-03-25 2017-09-28 日立化成株式会社 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2018138634A (ja) * 2017-02-24 2018-09-06 三菱ケミカル株式会社 樹脂組成物および該樹脂組成物を用いた半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN115298281A (zh) 2022-11-04
TW202138523A (zh) 2021-10-16
WO2021200553A1 (ja) 2021-10-07
JPWO2021200553A1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
JP6047888B2 (ja) 半導体用接着剤及び半導体装置の製造方法
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
WO2013125685A1 (ja) 半導体装置及びその製造方法
WO2017195517A1 (ja) 半導体装置の製造方法
JP7380926B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP5990940B2 (ja) 回路接続構造体の製造方法
JP2016046299A (ja) 半導体接続部封止用接着剤及びこれを用いた半導体装置、半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP6859708B2 (ja) 半導体装置を製造する方法
JP6536281B2 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
KR102629861B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
KR20220157370A (ko) 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
JP2017098463A (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
WO2020090000A1 (ja) 半導体装置及びその製造方法
KR20220158222A (ko) 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
JP2021024963A (ja) 半導体用接着剤、それを用いた半導体用接着剤フィルムの製造方法及び半導体装置の製造方法
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
JP2019220619A (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP6421974B2 (ja) 半導体接続部封止用接着剤及びこれを用いた半導体装置の製造方法、半導体装置
JP2013073955A (ja) 回路接続構造体の製造方法
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination