KR20220150296A - 유연한 상호연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스 - Google Patents

유연한 상호연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스 Download PDF

Info

Publication number
KR20220150296A
KR20220150296A KR1020227029884A KR20227029884A KR20220150296A KR 20220150296 A KR20220150296 A KR 20220150296A KR 1020227029884 A KR1020227029884 A KR 1020227029884A KR 20227029884 A KR20227029884 A KR 20227029884A KR 20220150296 A KR20220150296 A KR 20220150296A
Authority
KR
South Korea
Prior art keywords
substrate
antenna
package
flexible connection
integrated device
Prior art date
Application number
KR1020227029884A
Other languages
English (en)
Inventor
재형 한
라지네쉬 쿠마르
수형 황
재현 연
모하마드 알리 타소우지
데릴 쉘던 제시
아메야 갈린데
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220150296A publication Critical patent/KR20220150296A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

제1 안테나를 포함하는 제1 기판, 제1 기판에 결합된 집적 디바이스, 제1 기판 및 집적 디바이스 위에 위치된 캡슐화 층, 제2 안테나를 포함하는 제2 기판, 및 제1 기판 및 제2 기판에 결합된 유연성 연결부를 포함하는 디바이스. 그 디바이스는 캡슐화 층의 표면 및 제1 기판의 표면 위에 형성된 실드를 포함한다. 그 실드는 전자기 간섭 (EMI) 실드를 포함한다.

Description

유연한 상호연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스
본 특허 출원은 2020년 3월 5일에 출원되고 본원의 양수인에게 양도되었으며 본원에 참조에 의해 명시적으로 통합되는 "DEVICE COMPRISING MULTI-DIRECTIONAL ANTENNAS IN SUBSTRATES COUPLED THROUGH FLEXIBLE INTERCONNECTS" 라는 제목의 미국 정규출원 제 16/810,621 호에 대해 우선권을 주장한다.
다양한 특징은 안테나를 갖는 디바이스와 관련되지만 보다 구체적으로는 유연한 상호 연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스에 관한 것이다.
도 1은 기판(102) 및 다이(103)를 포함하는 패키지(100)를 도시한다. 다이(103)는 기판 (102) 에 커플링된다. 기판 (102) 은 유전체층 (120) 및 복수의 상호연결들 (122) 을 포함한다. 기판 (102) 은 또한 제1 안테나 (150) 및 제 2 안테나 (160) 를 포함한다. 제 1 안테나 (150) 및 제 2 안테나 (160) 양자 모두는 기판 (102) 에 내장된다. 제1 안테나(150)는 제1 복수의 상호연결(152)에 의해 정의되고, 제2 안테나(160)는 제2 복수의 상호연결(162)에 의해 정의된다. 제1 안테나(150) 및 제2 안테나(160)는 모두 동일한 방향을 가리키며, 이는 신호가 상이한 방향들에서 올 수도 있기 때문에 패키지(100)의 전체 성능을 제한할 수 있다. 개선된 송신 및 수신 성능을 갖는 패키지를 제공할 필요가 계속 존재한다.
다양한 특징은 안테나를 갖는 디바이스와 관련되지만 보다 구체적으로는 유연한 상호 연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스에 관한 것이다.
하나의 예는 제1 안테나를 포함하는 제1 기판, 제1 기판에 결합된 집적 디바이스, 제1 기판 및 집적 디바이스 위에 위치된 캡슐화 층, 제2 안테나를 포함하는 제2 기판, 및 제1 기판 및 제2 기판에 결합된 유연성 연결부를 포함하는 디바이스를 제공한다.
다른 예는 제 1 안테나를 포함하는 제 1 기판, 제 1 기판에 결합된 집적 디바이스, 제 1 기판 및 집적 디바이스 위에 위치된 캡슐화를 위한 수단, 제 2 안테나를 포함하는 제 2 기판, 및 제1 기판 및 제2 기판에 결합된 유연성 연결부를 위한 수단을 포함하는 장치를 제공한다.
다른 예는 디바이스를 제조하는 방법을 제공한다. 방법은 제 1 안테나 및 제 2 안테나를 포함하는 기판을 제공한다. 방법은 (i) 제1 안테나를 포함하는 제1 기판, (ii) 제2 안테나를 포함하는 제2 기판, 및 (iii) 제1 기판 및 제2 기판에 결합된 유연성 연결부를 정의하기 위해 기판의 부분들을 제거한다. 방법은 집적 디바이스를 기판에 커플링한다. 방법은 기판과 집적 디바이스 위에 캡슐화 층을 형성한다.
다양한 특징들, 성질 및 이점들은 도면들과 함께 취해질 경우에 하기에 기재된 상세한 설명으로부터 더 명백하게 될 수도 있으며, 도면들에 있어서 동일한 참조 부호들은 전체에 걸쳐 대응하게 식별한다.
도 1은 기판에 내장된 안테나들을 갖는 기판을 포함하는 패키지의 프로파일 뷰를 도시한다.
도 2는 내장 안테나를 각각 갖는 기판들을 포함하는 예시적인 디바이스의 프로파일 뷰를 도시하며, 여기서 기판들은 유연성 연결부를 통해 결합된다.
도 3은 유연성 연결부 및 내장된 안테나를 포함하는 예시적인 제1 기판의 프로파일 뷰를 예시한다.
도 4는 유연성 연결부 및 내장 안테나를 포함하는 예시적인 제2 기판의 프로파일 뷰를 예시한다.
도 5는 내장 안테나를 각각 갖는 기판들을 포함하는 예시적인 디바이스의 프로파일 뷰를 도시하며, 여기서 기판들은 유연성 연결부를 통해 결합된다.
도 6은 내장 안테나를 각각 갖는 기판들을 포함하는 예시적인 디바이스의 프로파일 뷰를 도시하며, 여기서 기판들은 유연성 연결부를 통해 결합된다.
도 7은 내장 안테나를 각각 갖는 기판들을 포함하는 예시적인 디바이스의 프로파일 뷰를 도시하며, 여기서 기판들은 유연성 연결부를 통해 결합된다.
도 8은 내장 안테나를 각각 갖는 기판들을 포함하는 예시적인 디바이스의 프로파일 뷰를 도시하며, 여기서 기판들은 유연성 연결부를 통해 결합된다.
도 9는 내장 안테나를 각각 갖는 기판들을 포함하는 예시적인 디바이스의 프로파일 뷰를 도시하며, 여기서 기판들은 유연성 연결부를 통해 결합된다.
도 10은 유연성 연결부를 통해 제2 기판에 결합된 제1 기판의 예시적인 구성을 도시한 도면이다.
도 11은 유연성 연결부를 통해 제2 기판에 결합된 제1 기판의 예시적인 구성을 도시한 도면이다.
도 12는 유연성 연결부를 통해 제2 기판에 결합된 제1 기판의 예시적인 구성을 도시한 도면이다.
도 13은 유연성 연결부를 통해 제2 기판에 결합된 제1 기판의 예시적인 구성을 도시한 도면이다.
도 14는 유연성 연결부를 통해 제2 기판에 결합된 제1 기판의 예시적인 구성을 도시한 도면이다.
도 15는 유연성 연결부를 통해 제2 기판에 결합된 제1 기판의 예시적인 구성을 도시한 도면이다.
도 16 (도 16a 내지 도16f 를 포함) 은 각각 내장 안테나를 갖는 여러 기판을 포함하는 디바이스를 제조하기 위한 예시적인 시퀀스를 도시한다.
도 17 은 내장된 안테나를 각각 갖는 여러 기판들을 포함하는 디바이스를 제조하는 방법의 예시적인 플로우 다이어그램을 예시한다.
도 18 은 본 명세서에서 설명된 다이, 집적 디바이스, 집적 수동 디바이스 (IPD), 수동 컴포넌트, 패키지, 및/또는 디바이스 패키지를 통합할 수도 있는 다양한 전자 디바이스들을 예시한다.
다음의 설명에 있어서, 특정 상세들은 본 개시의 다양한 양태들의 철저한 이해를 제공하기 위해 주어진다. 하지만, 그 양태들은 이들 특정 상세들없이도 실시될 수도 있음이 당업자에 의해 이해될 것이다. 예를 들어, 회로들은, 그 양태들을 불필요한 상세로 불명료하게 하는 것을 회피하기 위해 블록도들로 도시될 수도 있다. 다른 경우들에 있어서, 널리 공지된 회로들, 구조들 및 기술들은 본 개시의 양태들을 불명료하게 하지 않도록 상세히 나타내지 않을 수도 있다.
본 개시는 제1 안테나를 포함하는 제1 기판, 제1 기판에 결합된 집적 디바이스, 제1 기판 및 집적 디바이스 위에 위치된 캡슐화 층, 제2 안테나를 포함하는 제2 기판, 및 제1 기판 및 제2 기판에 결합된 유연성 연결부를 포함하는 디바이스를 기술한다. 유연성 연결부가 제 1 기판 및 제 2 기판에 내장된다. 제1 안테나는 제1 기판에 내장될 수 있다. 제2 안테나는 제2 기판에 내장될 수 있다. 제1 안테나는 제1 안테나 방향을 향하도록 구성될 수 있다. 제2 안테나는 제1 안테나 방향과 다른 제2 안테나 방향을 향하도록 구성될 수 있다. 디바이스는 캡슐화 층의 표면 및 제1 기판의 표면 위에 형성된 실드를 포함한다. 실드는 제1 기판의 측면에 형성될 수 있다. 실드는 전자기 간섭 (EMI) 실드를 포함한다. 본 개시에서 설명된 디바이스는 더 작은 폼 팩터를 갖고 및/또는 다방향 안테나의 사용 및 디바이스 및/또는 패키지의 다양한 컴포넌트의 차폐를 통해 더 나은 성능(예를 들어, 더 나은 송신 및 수신 성능)을 제공하는 안테나 디바이스 또는 패키지형 안테나(AiP)를 제공할 수 있다. 디바이스 및/또는 AiP는 무선 주파수(RF) 패키지를 포함할 수 있다.
다방향 안테나들 및 유연성 연결부를 갖는 기판들을 포함하는 예시적인 디바이스
도 2는 패키지(202), 패키지(204), 및 유연성 연결부(206)을 포함하는 디바이스(200)의 프로파일 뷰를 예시한다. 아래에서 추가로 설명되는 바와 같이, 디바이스(200)는 디바이스(200)의 성능을 개선하는 데 도움이 되는 다방향 안테나들을 포함한다. 디바이스(200)는 패키지형 안테나(AiP)를 포함할 수 있다. 디바이스(200)는 무선 주파수(RF) 패키지를 포함할 수 있다. 디바이스(200)는 무선 충실도(WiFi) 통신 및/또는 셀룰러 통신(예를 들어, 2G, 3G, 4G, 5G)을 제공하도록 구성될 수 있다. 디바이스(200)는 GSM(Global System for Mobile Communications), UMTS(Universal Mobile Telecommunications System), 및/또는 LTE(Long-Term Evolution)를 지원하도록 구성될 수 있다. 디바이스(200)는 상이한 주파수 및/또는 통신 프로토콜을 갖는 신호를 송수신하도록 구성될 수 있다.
패키지(202)(예를 들어, 제1 패키지)는 기판(220)(예를 들어, 제1 기판), 하나 이상의 집적 디바이스(예를 들어, 222, 224), 하나 이상의 수동 디바이스(예를 들어, 226, 228), 캡슐화 층(210), 및 실드(230)를 포함한다. 기판 (220) 은 하나 이상의 유전체층들 (221) 및 복수의 상호연결들 (223) 을 포함한다. 집적 디바이스는 다이(예를 들어, 프로세서 다이, 메모리 다이)를 포함할 수 있다. 아래에서 추가로 설명되는 바와 같이, 복수의 상호연결(223) 중 일부는 하나 이상의 안테나로서 구성될 수 있다.
패키지(204)(예를 들어, 제2 패키지)는 기판(240)(예를 들어, 제2 기판), 하나 이상의 집적 디바이스(예를 들어, 242), 하나 이상의 수동 디바이스(예를 들어, 246), 캡슐화 층(270), 및 실드(250)를 포함한다. 기판 (240) 은 하나 이상의 유전체층들 (241) 및 복수의 상호연결들 (243) 을 포함한다. 집적 디바이스는 다이(예를 들어, 프로세서 다이, 메모리 다이)를 포함할 수 있다. 아래에서 추가로 설명되는 바와 같이, 복수의 상호연결(243) 중 일부는 하나 이상의 안테나로서 구성될 수 있다 (예를 들어, 복수의 상호연결들(243)로부터의 적어도 하나의 상호연결은 적어도 하나의 안테나를 정의할 수 있다).
패키지 (202) 는 유연성 연결부 (206) 을 통해 패키지 (204) 에 결합된다. 따라서, 유연성 연결부(206)은 패키지(202)(예를 들어, 제1 패키지) 및 패키지(204)(예를 들어, 제2 패키지)에 결합될 수 있다. 유연성 연결부(206)은 패키지(202) 및 패키지(204)에 내장될 수 있다. 유연선 연결 (206) 은 적어도 하나의 유전체층 (260) 및 적어도 하나의 상호연결 (262) 을 포함한다. 적어도 하나의 유전체층(260)은 폴리이미드 또는 액정 폴리머를 포함할 수 있다. 유연성 연결부(206)은 패키지(202) 및 패키지(204)를 전기적으로 결합하도록 구성될 수 있다. 유연성 연결부(206)은 패키지(202)와 패키지(204) 사이에서 상이한 전류들(예를 들어, 신호, 전력, 접지)가 이동하는 것을 허용하도록 구성될 수 있다. 예를 들어, 유연성 연결부(206)은 (i) 신호(예를 들어, 입력/출력 신호)를 위해 구성된 적어도 하나의 제1 상호연결, (ii) 전력을 위해 구성된 적어도 하나의 제2 상호연결, 및 (iii) 접지용으로 구성된 적어도 하나의 제3 상호연결을 포함할 수 있다. 유연성 연결부(206)는 구부릴 수 있어 패키지(204)가 패키지(202)에 대해 비스듬히 위치될 수 있고 그 반대도 마찬가지이다. 유연성 연결부(206)은 유연성 연결부를 위한 수단일 수 있다. 도시되지는 않았지만, 유연성 연결부(206)는 커버 보호 재료를 포함하거나 보호 재료로 커버될 수 있다. 적어도 일부 구현들에서, 유연성 연결부(206)는 파단 없이 180도까지 구부릴 수 있도록 구성될 수 있다. 따라서, 예를 들어, 적어도 하나의 유전체 층(260) 및 적어도 하나의 상호연결(262)와 같은 유연성 연결부(206)의 컴포넌트는 유연성 연결부(206)에 손상, 균열 및/또는 파손을 일으키지 않고 180도까지 구부러질 수 있다. 유연성 연결부(206)의 다양한 구현은 상이한 각도까지 구부릴 수 있다. 예를 들어, 적어도 일부 구현들에서, 유연성 연결부(206)는 파단 및/또는 균열 없이 90도까지 구부릴 수 있도록 구성될 수 있다. 적어도 일부 구현들에서, 유연성 연결부(206)는 파단 및/또는 균열 없이 적어도 10도 (또는 그 이상) 까지 구부릴 수 있도록 구성될 수 있다. "유연한"이라는 용어는 컴포넌트가 (i) 파단 및/또는 균열 없이 적어도 10도(또는 그 이상)까지 구부릴 수 있고/있거나 (ii) 파단 및/또는 균열 없이 180도까지 구부릴 수 있음을 의미할 수 있다.
도 2에 도시된 바와 같이, 패키지(202)는 패키지(202)에 대한 안테나 방향이 (예를 들어, X 방향, Y 방향, Z 방향을 따라) 제1 방향을 향하고, 패키지(204)에 대한 안테나 방향이 제1 방향과 상이한 (예를 들어, Y 방향, Y 방향, Z 방향을 따른) 제2 방향을 향하도록 패키지(204)에 대해 위치된다. 예를 들어, 패키지(202)는 제1 안테나 방향을 포함하는 제1 안테나를 포함할 수 있고, 패키지(204)는 제2 안테나 방향을 포함하는 제2 안테나를 포함할 수 있다. 이러한 구성 및/또는 다른 구성은 다양한 안테나가 단지 한 방향 대신에 다수의 상이한 방향으로 정렬되기 때문에 디바이스(200)가 더 나은 송신 및/또는 수신 성능을 제공하도록 할 수 있다.
도 3은 디바이스(200)의 패키지(202)의 프로파일 클로즈업 뷰를 예시한다. 도 3 에 도시된 바와 같이, 패키지(202)는 기판(220), 집적 디바이스(222), 집적 디바이스(224), 수동 디바이스(226), 수동 디바이스(228), 캡슐화층(210) 및 실드(230)를 포함한다. 기판 (220) 은 하나 이상의 유전체층들 (221) 및 복수의 상호연결들 (223) (예를 들어, 트레이스들, 패드들, 비아들) 을 포함한다. 하나 이상의 유전체층(221)은 프리프레그, ABF(Ajinomoto Build-up Film), 폴리이미드, 및/또는 이들의 조합을 포함할 수 있다. 기판(220)은 제1 표면(예를 들어, 상부 표면) 및 제2 표면(예를 들어, 하부 표면)을 포함한다. 집적 디바이스(222), 집적 디바이스(224), 수동 디바이스(226) 및 수동 디바이스(228)는 기판(220)의 제1 표면에 결합된다. 캡슐화층 (210) 이 집적 디바이스 (222), 집적 디바이스 (224), 수동 디바이스 (226), 및 수동 디바이스 (228) 을 캡슐화하도록 캡슐화층 (210) 이 기판 (220) 의 제 1 표면 위에 위치된다. 캡슐화 층 (210) 은 몰드, 수지 및/또는 에폭시를 포함할 수도 있다. 캡슐화 층(210)은 캡슐화를 위한 수단일 수도 있다. 실드(230)는 캡슐화 층(210)의 외부 표면 및 기판(220)의 하나 이상의 표면 위에 위치되고 형성된다. 예를 들어, 실드(230)는 기판(220)의 제1 표면 및/또는 측면에 형성되어 위치할 수 있다. 실드(230)는 전자기 간섭 (EMI) 실드를 포함한다. 실드(230)는 차폐를 위한 수단(예를 들어, EMI 차폐를 위한 수단)일 수 있다.
위에서 언급한 바와 같이, 기판(220)은 복수의 상호연결(223)를 포함하고, 상호연결의 일부는 하나 이상의 안테나로서 동작하도록 구성될 수 있다. 도 3은 기판(220)에 형성된 안테나들(예를 들어, 350a, 350b, 350c, 350d)을 도시한다. 안테나(예를 들어, 350a, 350b, 350c, 350d)는 복수의 상호연결(223)로부터의 상호연결에 기초하여 형성된 내장 안테나일 수 있다. 안테나(예를 들어, 350a, 350b, 350c, 350d)는 안테나(예를 들어, 350a, 350b, 350c, 350d)가 기판(220)의 제2 표면(예를 들어, 바닥 표면)을 향하도록 기판(220) 내에 위치(예를 들어, 내장)될 수 있다.. 기판(220)의 제2 표면이 향하는 방향은 안테나들(예를 들어, 350a, 350b, 350c, 350d)에 대한 안테나 방향(예를 들어, 제1 안테나 방향)으로 간주될 수 있다. 안테나(예를 들어, 350a, 350b, 350c, 350d)는 복수의 상호연결(223)를 통해 집적 디바이스(예를 들어, 222, 224) 중 하나 이상에 전기적으로 결합될 수 있다.
도 3은 또한 기판(220)에 결합된 유연성 연결부(206)을 도시한다. 유연성 연결부(206)은 기판(220) 에 내장될 수도 있다. 유연성 연결부(206)은 기판 (220) 의 부분으로 간주될 수도 있다. 유연선 연결 (206) 은 적어도 하나의 유전체층 (260) 및 적어도 하나의 상호연결 (262) 을 포함한다. 적어도 하나의 유전체층 (260) 은 기판 (220) 의 적어도 하나의 유전체층 (221) 의 부분일 수도 있다. 적어도 하나의 상호연결들 (262) 은 복수의 상호연결들 (223) 에 결합될 수도 있다. 적어도 하나의 유전체 층(260) 및 적어도 하나의 상호연결(262)는 유연성이고 및/또는 구부릴 수 있다.
도 4는 디바이스(200)의 패키지(204)의 프로파일 클로즈업 뷰를 예시한다. 도 4 에 도시된 바와 같이, 패키지(204)는 기판(240), 집적 디바이스(242), 수동 디바이스(246), 캡슐화층(270) 및 실드(250)를 포함한다. 기판 (240) 은 하나 이상의 유전체층들 (241) 및 복수의 상호연결들 (243) (예를 들어, 트레이스들, 패드들, 비아들) 을 포함한다. 기판(240)은 제1 표면(예를 들어, 상부 표면) 및 제2 표면(예를 들어, 하부 표면)을 포함한다. 집적 디바이스(242) 및 수동 디바이스(246)는 기판(240)의 제1 표면에 결합된다. 캡슐화층 (270) 이 집적 디바이스 (242) 및 수동 디바이스 (246) 를 캡슐화하도록 캡슐화층 (270) 이 기판 (240) 의 제 1 표면 위에 위치된다. 캡슐화 층 (270) 은 몰드, 수지 및/또는 에폭시를 포함할 수도 있다. 캡슐화 층(270)은 캡슐화를 위한 수단일 수도 있다. 실드(250)는 캡슐화 층(270)의 외부 표면 및 기판(240)의 하나 이상의 표면 위에 위치되고 형성된다. 예를 들어, 실드(250)는 기판(240)의 제1 표면 및/또는 측면에 형성되어 위치할 수 있다. 실드(250)는 전자기 간섭 (EMI) 실드를 포함한다. 실드(250)는 차폐를 위한 수단(예를 들어, EMI 차폐를 위한 수단)일 수 있다.
위에서 언급한 바와 같이, 기판(240)은 복수의 상호연결(243)를 포함하고, 상호연결의 일부는 하나 이상의 안테나로서 동작하도록 구성될 수 있다. 도 4은 기판(240)에 형성된 안테나들(예를 들어, 450a, 450b, 450c, 450d)을 도시한다. 안테나(예를 들어, 450a, 450b, 450c, 450d)는 복수의 상호연결(243)로부터의 상호연결에 기초하여 형성된 내장 안테나일 수 있다. 안테나(예를 들어, 450a, 450b, 450c, 450d)는 안테나(예를 들어, 450a, 450b, 450c, 450d)가 기판(240)의 제2 표면(예를 들어, 바닥 표면)을 향하도록 기판(240) 내에 위치(예를 들어, 내장)될 수 있다.. 기판(240)의 제2 표면이 향하는 방향은 안테나들(예를 들어, 450a, 450b, 450c, 450d)에 대한 안테나 방향(예를 들어, 제2 안테나 방향)으로 간주될 수 있다. 안테나(예를 들어, 450a, 450b, 450c, 450d)는 복수의 상호연결(243)를 통해 집적 디바이스(예를 들어, 222, 224, 242) 중 하나 이상에 전기적으로 결합될 수 있다.
도 4은 또한 기판(240)에 결합된 유연성 연결부(206)을 도시한다. 유연성 연결부(206)은 기판(240) 에 내장될 수도 있다. 유연성 연결부(206)은 기판 (240) 의 부분으로 간주될 수도 있다. 유연선 연결 (206) 은 적어도 하나의 유전체층 (260) 및 적어도 하나의 상호연결 (262) 을 포함한다. 적어도 하나의 유전체층 (260) 은 기판 (240) 의 적어도 하나의 유전체층 (241) 의 부분일 수도 있다. 적어도 하나의 상호연결들 (262) 은 복수의 상호연결들 (243) 에 결합될 수도 있다.
아래에서 추가로 설명되는 바와 같이, 기판(220) 및/또는 기판(240)은 외부 입력/출력(I/O) 단자로서 구성되는 상호연결을 포함할 수 있으며, 이는 기판(220) 및/또는 기판(240)이 외부 컴포넌트들에 결합될 수 있게 한다. 더욱이, 아래에서 더 설명되는 바와 같이, 기판(220), 기판(240) 및 유연성 연결부(206)는 동일한 기판의 일부로서 동시에 제조될 수도 있다.
다방향 안테나를 갖는 기판을 포함하는 디바이스의 예를 설명했지만, 다방향 안테나를 갖는 기판을 포함하는 디바이스의 다양한 다른 예가 아래에서 추가로 예시되고 설명된다.
다방향 안테나들 및 유연성 연결부를 갖는 기판들을 포함하는 예시적인 디바이스
도 5는 패키지(202), 패키지(504), 및 유연성 연결부(206)을 포함하는 디바이스(500)의 프로파일 뷰를 예시한다. 디바이스(500)의 패키지(202) 및 유연성 연결부(206)는 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사하고, 따라서 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사한 컴포넌트를 포함할 수 있다. 디바이스(500)의 패키지(202)는 기판(220)에 결합되는 커넥터(550)를 포함한다. 커넥터 (550) 는 복수의 상호연결들 (223) 에 결합될 수도 있다. 커넥터(550)는 패키지(202)에 대한 외부 입/출력(I/O) 단자로 구성될 수 있다.
도 5 는 패키지 (504) 가 유연성 연결부 (206) 을 통해 패키지 (202) 에 결합되는 것을 도시한다. 패키지 (504) 는 디바이스 (200) 의 패키지 (204) 와 유사하며, 따라서, 디바이스 (200) 의 패키지 (204) 와 유사한 컴포넌트들을 포함할 수도 있다. 패키지(504)와 패키지(204) 사이의 한 가지 차이점은 패키지(504)가 집적 디바이스를 포함하지 않는다는 것이다. 패키지(504)는 기판(240) 및 안테나(예를 들어, 450a, 450b, 450c, 450d)를 포함한다. 안테나(예를 들어, 450a, 450b, 450c, 450d)는 유연성 연결부(206)을 통해 패키지(202)에 결합(예를 들어, 전기적으로 결합)될 수 있다.
도 6는 패키지(202), 패키지(604), 및 유연성 연결부(206)을 포함하는 디바이스(600)의 프로파일 뷰를 예시한다. 장치(600)의 패키지(202) 및 유연성 연결부(206)는 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사하고, 따라서 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사한 컴포넌트를 포함할 수 있다.
도 6 는 패키지 (604) 가 유연성 연결부 (206) 을 통해 패키지 (202) 에 결합되는 것을 도시한다. 패키지 (604) 는 디바이스 (200) 의 패키지 (204) 와 유사하며, 따라서, 디바이스 (200) 의 패키지 (204) 와 유사한 컴포넌트들을 포함할 수도 있다. 패키지(604)와 패키지(204) 사이의 한 가지 차이점은 패키지(604)가 집적 디바이스를 포함하지 않는다는 것이다. 패키지(604)는 기판(240) 및 안테나(예를 들어, 450a, 450b, 450c, 450d)를 포함한다. 안테나(예를 들어, 450a, 450b, 450c, 450d)는 유연성 연결부(206)을 통해 패키지(202)에 결합(예를 들어, 전기적으로 결합)될 수 있다. 패키지(604)의 기판(240)은 또한 기판(240)에 대한 외부 입/출력(I/O) 단자로서 구성되는 복수의 상호연결(650)(예를 들어, 랜드 패드 어레이)를 포함한다. 따라서, 일부 구현들에서, 안테나들(예를 들어, 450a, 450b, 450c, 450d)은 복수의 상호연결들(650)을 통해 외부 컴포넌트들(예를 들어, 집적 디바이스들)에 결합될 수 있다. 복수의 상호연결들(650)은 복수의 상호연결들(243)의 일부로 간주될 수도 있다.
도 7는 패키지(202), 패키지(204), 및 유연성 연결부(206)을 포함하는 디바이스(700)의 프로파일 뷰를 예시한다. 장치(700)의 패키지(202) 및 유연성 연결부(206)는 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사하고, 따라서 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사한 컴포넌트를 포함할 수 있다. 패키지 (202) 는 복수의 상호연결들 (223) 에 결합되는 복수의 솔더 상호연결들 (750) 을 포함한다. 복수의 솔더 상호연결(750)는 패키지(202)가 외부 컴포넌트에 결합되는 것을 가능하게 할 수 있다.
도 8는 패키지(202), 패키지(804), 및 유연성 연결부(206)을 포함하는 디바이스(800)의 프로파일 뷰를 예시한다. 장치(800)의 패키지(202) 및 유연성 연결부(206)는 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사하고, 따라서 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사한 컴포넌트를 포함할 수 있다. 패키지 (202) 는 복수의 상호연결들 (223) 에 결합되는 복수의 상호연결들 (850) (예를 들어, 랜딩 패드 어레이) 을 포함한다. 복수의 상호연결(850)는 패키지(202)가 외부 컴포넌트에 결합되는 것을 가능하게 할 수 있다. 복수의 상호연결들(850)은 복수의 상호연결들(223)의 일부로 간주될 수도 있다.
도 8 는 패키지 (804) 가 유연성 연결부 (206) 을 통해 패키지 (202) 에 결합되는 것을 도시한다. 패키지 (804) 는 디바이스 (200) 의 패키지 (204) 와 유사하며, 따라서, 디바이스 (200) 의 패키지 (204) 와 유사한 컴포넌트들을 포함할 수도 있다. 패키지 (804) 는 복수의 상호연결들 (243) 에 결합되는 복수의 상호연결들 (860) (예를 들어, 랜딩 패드 어레이) 을 포함한다. 복수의 상호연결(860)는 패키지(804)가 외부 컴포넌트에 결합되는 것을 가능하게 할 수 있다.
도 9는 패키지(902), 패키지(904), 및 유연성 연결부(206)을 포함하는 디바이스(900)의 프로파일 뷰를 예시한다. 디바이스(900)의 패키지(902) 및 유연성 연결부(206)는 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사하고, 따라서 디바이스(200)의 패키지(202) 및 유연성 연결부(206)와 유사한 컴포넌트를 포함할 수 있다. 패키지(902)는 기판(220)에 결합되는 집적 디바이스(예를 들어, 222, 224, 922) 및 수동 디바이스(예를 들어, 226, 228)를 포함한다. 캡슐화층 (210) 은 실질적으로 기판 (220) 의 제 1 표면 위에 위치될 수도 있다. 캡슐화층(210)은 집적 디바이스(예를 들어, 222, 224, 922) 및 수동 디바이스(예를 들어, 226, 228)를 캡슐화할 수 있다. 실드(230)는 캡슐화 층(210)의 외부 표면 및 기판(220)의 부분들 위에 형성될 수도 있다.
도 9 는 패키지 (904) 가 유연성 연결부 (206) 을 통해 패키지 (902) 에 결합되는 것을 도시한다. 패키지 (904) 는 디바이스 (200) 의 패키지 (204) 와 유사하며, 따라서, 디바이스 (200) 의 패키지 (204) 와 유사한 컴포넌트들을 포함할 수도 있다. 패키지(904)는 기판(240), 기판(940), 집적 디바이스(242), 수동 디바이스(246), 캡슐화층(270) 및 실드(250)를 포함한다. 집적 디바이스(242) 및 수동 디바이스(246)는 기판(940)에 결합된다. 기판 (940) 은 하나 이상의 유전체층들 및 복수의 상호연결들을 포함할 수도 있다. 집적 디바이스(242) 및 수동 디바이스(246)는 기판(940)을 통해 기판(240)에 결합된다. 캡슐화층 (270) 은 집적 디바이스 (242), 수동 디바이스 (246) 및 기판 (940) 을 캡슐화할 수도 있다. 실드 (250) 는 캡슐화층 (270) 의 외부 표면 위에 위치될 수도 있다.
상이한 구현은 유연성 연결부(206)을 통해 기판을 상이하게 결합할 수 있다. 도 10 내지 도 15 는 유연성 연결부부를 통해 결합된 기판의 다양한 구성과 배열을 보여준다. 도 10은 기판(220), 기판(240) 및 유연성 연결부(206)를 포함하는 디바이스(1000)의 예를 도시하며, 여기서 기판(220) 및 기판(240)은 기판(220)의 길이 및 기판(240)의 길이를 따라 유연성 연결부(206)에 결합된다.
도 11은 기판(220), 기판(240) 및 유연성 연결부(206)를 포함하는 디바이스(1100)의 예를 도시하며, 여기서 기판(220) 및 기판(240)은 기판(220)의 폭 및 기판(240)의 폭을 따라 유연성 연결부(206)에 결합된다. 유연성 연결부(206)은 기판 (220) 및 기판 (240) 의 부분으로 간주될 수도 있다.
도 12은 기판(220), 기판(240) 및 유연성 연결부(206)를 포함하는 디바이스(1200)의 예를 도시하며, 여기서 기판(220) 및 기판(240)은 기판(220)의 폭 및 기판(240)의 길이를 따라 유연성 연결부(206)에 결합된다.
도 13은 기판(220), 기판(240) 및 유연성 연결부(206)를 포함하는 디바이스(1300)의 예를 도시하며, 여기서 기판(220) 및 기판(240)은 기판(220)의 폭 및 기판(240)의 길이를 따라 유연성 연결부(206)에 결합되어, 기판(220) 및 기판(240)이 T 자 형상을 형성한다.
일부 구현에서, 2개보다 많은 기판이 여러 유연성 연결부를 통해 함께 결합될 수 있다. 도 14는 기판(220), 기판(240a), 기판(240b), 유연성 연결부(206a) 및 유연성 연결부(206b)를 포함하는 디바이스(1400)의 예를 도시하며, 여기서 기판(220) 및 기판(240a)은 기판(220)의 제 1 측면의 폭 및 기판(240a)의 길이를 따라 유연성 연결부(206)에 결합된다. 또한, 기판(220) 및 기판(240b)은 기판(220)의 제2 측면의 폭 및 기판(240b)의 길이를 따라 유연성 연결부(206b)에 결합된다. 유연성 연결부(206a)은 기판 (220) 및 기판 (240a) 의 부분으로 간주될 수도 있다. 유연성 연결부(206b)은 기판 (220) 및 기판 (240b) 의 부분으로 간주될 수도 있다.
도 15는 기판(220), 기판(240a), 기판(240b), 유연성 연결부(206a) 및 유연성 연결부(206b)를 포함하는 디바이스(1500)의 예를 도시하며, 여기서 기판(220) 및 기판(240a)은 기판(220)의 제 1 측면의 폭 및 기판(240a)의 길이를 따라 유연성 연결부(206)에 결합된다. 또한, 기판(220) 및 기판(240b)은 기판(220)의 제2 측면의 길이 및 기판(240b)의 길이를 따라 유연성 연결부(206b)에 결합된다. 유연성 연결부(206a)은 기판 (220) 및 기판 (240a) 의 부분으로 간주될 수도 있다. 유연성 연결부(206b)은 기판 (220) 및 기판 (240b) 의 부분으로 간주될 수도 있다.
상이한 구현은 상이한 크기 및 형상을 갖는 기판을 사용할 수 있다. 상이한 구현은 상이한 수의 기판, 상이한 수의 유연성 연결부를 포함할 수 있으며, 이들은 기판의 상이한 표면을 따라 결합된다. 상이한 기판들 사이의 상대 각도는 변할 수 있고 수직 각도로 제한되지 않는다. 기판 사이의 상대적 위치 및/또는 각도는 0~360도 범위일 수 있다. 따라서, 도시된 기판의 위치, 형상, 크기, 각도는 단지 예시일 뿐이다. 더욱이, 다양한 컴포넌트(예를 들어, 집적 디바이스, 수동 디바이스), 캡슐화 층(들) 및/또는 실드(들)가 기판에 결합되고/되거나 기판 위에 형성될 수 있다.
다방향 안테나를 포함하는 디바이스의 다양한 구성 및 배열을 설명했지만, 다방향 안테나를 포함하는 디바이스를 제조하는 시퀀스는 아래에서 더 설명될 것이다.
다방향 안테나들 및 유연성 연결부를 갖는 기판들을 포함하는 디바이스를 제조하는 예시적인 시퀀스
도 16 (도 16a 내지 도 16f 를 포함) 은 다방향 안테나들을 갖는 여러 기판들을 포함하는 디바이스를 제공하거나 제조하기 위한 예시적인 시퀀스를 도시한다. 일부 구현들에서, 도 16a 내지 도 16f 의 시퀀스는 도 2의 디바이스(200) 또는 본 개시에 기재된 임의의 디바이스(예를 들어, 500, 600, 700, 800, 900, 1000, 1100, 1200, 1300, 1400, 1500)를 제공하거나 제조하는데 사용될 수 있다.
도 16a 내지 도 16f 의 시퀀스는 디바이스를 제공 또는 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위하여 하나 이상의 스테이지들을 결합할 수도 있음을 유의해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수도 있다. 일부 구현들에서, 프로세스들 중 하나 이상은 본 개시의 사상으로부터 일탈함없이 교체되거나 대체될 수도 있다.
도 16a 에 나타낸 바와 같이, 스테이지 1 은 캐리어 (1600) 가 제공된 이후의 상태를 예시한다. 캐리어 (1600) 는 테이프, 웨이퍼 및/또는 기판일 수도 있다.
스테이지 2 는 여러 유전체층 (1610) 및 복수의 상호연결들 (1612) (예를 들어, 트레이스들, 패드들, 비아들) 이 캐리어 (1600) 위에 형성된 이후의 상태를 예시한다. 유전체 층(1610)을 형성하기 위하여 증착 공정이 사용될 수도 있다. 복수의 상호연결들 (1612) 을 형성하는 것은 시드층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 박리 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 일부 구현들에서, 증착, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스는 반복적으로 수행될 수 있다.
스테이지 3 은 유전체 층(1620)이 유전체 층(1610) 및 복수의 상호연결들(1612) 위에 형성된 후의 상태를 도시한다. 유전체 층(1620)을 형성하기 위하여 증착 공정이 사용될 수도 있다.
스테이지 4 는, 캐비티들 (1621) 이 유전체층 (1620) 에 형성된 이후의 상태를 예시한다. 에칭 프로세스가 캐비티들을 형성하는데 사용될 수도 있다.
도 16b 에 나타낸 바와 같이, 스테이지 5 는 복수의 상호연결들(1622)이 캐비티들 (1621) 및 유전체 층(1620) 위에 형성된 후의 상태를 도시한다. 복수의 상호연결들 (1622) 은 트레이스들, 패드들, 및/또는 비아들을 포함할 수도 있다. 복수의 상호연결들 (1622) 을 형성하는 것은 시드층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 박리 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다.
스테이지 6 은 유전체층 (1630) 및 복수의 상호연결들 (1632) 이 유전체층 (1620) 및 복수의 상호연결들 (1622) 위에 형성된 이후의 상태를 예시한다. 유전체 층(1630)을 형성하기 위하여 증착 공정이 사용될 수도 있다. 복수의 상호연결들 (1632) 을 형성하는 것은 시드층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 박리 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다.
스테이지 7 은 유전체 층 (1640) 이 유전체 층 (1630) 상에 형성된 후의 상태를 예시한다. 유전체 층(1640)을 형성하기 위하여 증착 공정이 사용될 수도 있다.
도 16c 에 나타낸 바와 같이, 스테이지 8 은 복수의 상호연결들 (1642) 이 유전체층 (1640) 위에 형성된 이후의 상태를 예시한다. 복수의 상호연결들 (1642) 을 형성하는 것은 유전체층 (1640) 에 캐비티들을 형성하는 것을 포함할 수도 있다. 복수의 상호연결들 (1642) 을 형성하는 것은 시드층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 박리 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 복수의 상호연결(1642, 1632 및/또는 1622)로부터의 상호연결들 중 일부는 기판용 안테나(예를 들어, 350a, 450a)를 형성하는 데 사용될 수 있다는 점에 유의한다.
스테이지 9 는 유전체 층(1650)이 유전체 층(1640) 및/또는 복수의 상호연결들(1642) 위에 형성된 후의 상태를 도시한다. 유전체 층(1650)을 형성하기 위하여 증착 공정이 사용될 수도 있다.
스테이지 10 은 캐리어 (1600) 가 기판 (1670) 으로부터 디커플링된 이후의 상태를 예시한다. 기판(1670)은 유전체층(예를 들어, 1610, 1620, 1630, 1640, 1650) 및 복수의 상호연결(예를 들어, 1612, 1622, 1632, 1642)를 포함할 수 있다. 기판(1670)을 제조하기 위한 공정의 예는 반 적층 공정(SAP) 및 수정된 반 적층 공정(mSAP)을 포함한다. 그러나, 상이한 구현들은 기판(1670)을 상이하게 제조할 수도 있다.
도 16d 에 나타낸 바와 같이, 스테이지 11 은 기판(1670)의 일부를 제거하기 위해 톱 (saw) 프로세스가 사용된 후의 상태를 예시한다. 에칭 프로세스, 기계적 프로세스, 및/또는 레이저 프로세스가 기판(1670)의 일부를 제거하기 위해 사용될 수 있다. 제거되는 기판(1670)의 부분은 하나 이상의 유전체 층을 포함할 수 있다. 톱 프로세스는 유연성 연결부(206)를 노출 및/또는 정의하는 기판(1670)의 부분을 남길 수 있다. 유연성 연결부 (206) 은 적어도 하나의 유전체층 (260) 및 적어도 하나의 상호연결 (262) 을 포함할 수도 있다. 적어도 하나의 유전체 층(260)은 유전체 층들(예를 들어, 1610, 1620, 1630, 1640, 1650) 중 적어도 하나로부터 형성될 수 있다. 적어도 하나의 상호연결(262)는 상호연결(예를 들어, 1612, 1622, 1632, 1642) 중 적어도 하나로부터 형성될 수 있다. 톱 프로세스는 또한 유연성 연결부(206)을 통해 함께 결합될 수 있는 2개의 기판(예를 들어, 기판(220), 기판(240))을 정의할 수 있다.
스테이지 12 는 컴포넌트들이 기판 (1670) 에 커플링된 후의 상태를 예시한다. 특히, 집적 디바이스(예를 들어, 222, 224, 242) 및 수동 디바이스(예를 들어, 226, 228, 246)는 기판(1670)의 제 1 표면에 결합된다. 일부 구현에서, 집적 디바이스 및/또는 수동 디바이스를 결합하기 위해 픽 앤 플레이스 동작이 사용될 수도 있다. 집적 디바이스 및/또는 수동 디바이스는 솔더 상호연결을 통해 기판(220, 240)에 결합될 수 있다.
도 16e 에 나타낸 바와 같이, 스테이지 13 은 캡슐화층(210) 및 캡슐화층(270)을 집적 디바이스 및 수동 디바이스 위에 형성한 후의 상태를 나타낸다. 일부 구현들에서, 하나의 캡슐화 층 또는 개별 캡슐화 층들이 집적 디바이스들 및/또는 수동 디바이스들 위에 형성될 수 있다. 캡슐화 층들 (210 및 270) 은 압축 및 전사 몰딩 프로세스, 시트 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것에 의해 기판들 (220 및 240) 위에 제공될 수도 있다. 일부 구현예들에서, 캡슐화층(210) 및 캡슈화층(270)은 동일한 캡슐화층의 일부로 간주될 수도 있다.
스테이지 14 는 실드(230) 및 실드(250)가 형성된 후의 상태를 나타낸다. 실드(230)는 기판(220)에 결합된 캡슐화층(210) 위에 형성된다. 실드(250)는 기판(240)에 결합된 캡슐화층(270) 위에 형성된다. 실드(230) 및/또는 실드(250)를 형성하기 위해 스퍼터링 공정이 사용될 수 있다. 실드(230)는 캡슐화 층(210)의 외부 표면 및/또는 기판(220)의 표면 (예를 들어, 측면 표면) 위에 형성 및 위치될 수도 있다. 실드(250)는 캡슐화 층(270)의 외부 표면 및/또는 기판(240)의 표면 (예를 들어, 측면 표면) 위에 형성 및 위치될 수도 있다. 일부 구현에서, 보호 재료는 유연성 연결부(206) 위에 배치되거나 형성될 수 있다.
도 16f 에 나타낸 바와 같이, 스테이지 15 는 기판(220)에 대한 안테나 방향과 기판(220) 내의 안테나(들)가 제1 방향(예를 들어, 제1 안테나 방향)을 향하도록 기판(220)이 정렬되고, 기판(240)에 대한 안테나 방향과 기판(240) 내의 안테나(들)가 제1 방향과 상이한 제2 방향(예를 들어, 제2 안테나 방향)을 향하도록 기판(240)이 정렬되도록 유연성 연결부(206)이 구부러진 상태를 도시한다. 유연성 연결부(206)는 유연성이거나 임의의 수의 각도로 임의의 수의 방식으로 구부러질 수 있음에 유의한다. 스테이지(13, 14 및/또는 15)는 패키지(202), 패키지(204), 및 유연성 연결부(206)을 포함하는 디바이스(200)를 도시할 수도 있다.
다방향 안테나들 및 유연성 연결부를 갖는 기판들을 포함하는 디바이스의 예시적인 흐름도
일부 구현들에서, 다방향 안테나들을 갖는 수개의 기판들을 포함하는 디바이스를 제조하는 것은 수개의 프로세스들을 포함한다. 도 17 은 다방향 안테나들을 갖는 여러 기판들을 포함하는 디바이스를 제공하거나 제조하기 위한 방법(1700)의 예시적인 흐름도를 도시한다. 일부 구현들에 있어서, 도 17 의 방법 (1700) 은 본 개시에 기재된 도 2 의 디바이스(200)를 제공하거나 제조하는데 사용될 수 있다. 그러나, 방법(1700)은 본 개시에 기재된 임의의 디바이스(예를 들어, 300, 500, 600, 700, 800, 900, 1000, 1100, 1200, 1300, 1400, 1500)를 제공하거나 제조하는 데 사용될 수 있다.
도 17 의 시퀀스는 다방향 안테나들을 갖는 여러 기판들을 포함하는 디바이스를 제공 또는 제조하기 위한 방법을 단순화 및/또는 명료화하기 위해 하나 이상의 프로세스들을 결합할 수도 있음에 유의해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수도 있다.
방법은 (1705 에서) 적어도 하나의 유전체층 (예컨대, 221) 및 상호연결들 (예컨대, 223) 을 포함하는 기판 (예컨대, 1670) 을 형성한다. 상호연결들 중 일부는 기판에 하나 이상의 안테나를 형성할 수 있다. 기판의 제조는 적층 공정 및 도금 공정을 포함할 수 있다. 기판을 제조하기 위한 공정의 예는 반 적층 공정(SAP) 및 수정된 반 적층 공정(mSAP)을 포함한다. 그러나, 상이한 구현들은 기판을 상이하게 제조할 수도 있다. 도 16a 내지 도 16c 의 스테이지들 1-10 은 안테나(예를 들어, 내장 안테나)를 포함할 수 있는 기판을 제조하는 예를 도시한다.
방법은 (1710에서) 기판(예를 들어, 1670)의 부분을 제거하여 제1 기판(예를 들어, 220)과 제2 기판(예를 들어, 240) 사이의 유연성 연결부(206)을 노출 및/또는 정의한다. 에칭 프로세스, 기계적 프로세스, 및/또는 레이저 프로세스가 기판(1670)의 일부를 제거하기 위해 사용될 수 있다. 제거되는 기판의 부분은 하나 이상의 유전체 층을 포함한다. 일부 구현들에서, 적어도 하나의 금속 층(예를 들어, 상호연결들)이 제거될 수 있다. 도 16d 의 스테이지 11 은 유연성 연결부(206)를 형성하기 위해 제거된 기판의 부분의 예를 도시한다.
방법은 (1715에서) 집적 디바이스(들)(예를 들어, 222, 224, 242) 및/또는 수동 디바이스(들)(예를 들어, 226, 228, 246)를 적어도 하나의 기판(예를 들어, 220, 240)의 제 1 표면에 결합한다. 솔더 상호연결들이 집적 디바이스(들) 및/또는 수동 디바이스(들)를 기판에 결합하기 위해 사용될 수도 있다. 집적 디바이스들 및 수동 디바이스들을 기판에 결합하기 위해 리플로우 공정이 사용될 수도 있다. 도 16d 의 스테이지 12 는 적어도 하나의 기판에 결합된 집적 디바이스(들) 및/또는 수동 디바이스(들)의 예를 예시한다.
방법은 (1720에서) 집적 디바이스(들) 및 수동 디바이스(들)를 적어도 하나의 캡슐화 층(예를 들어, 210, 270)으로 캡슐화한다. 예를 들어, 캡슐화층(210)은 캡슐화층(210)이 기판 상에 위치하는 집적 디바이스 및/또는 수동 디바이스를 캡슐화하도록 제공될 수 있다. 상이한 구현들은 다양한 프로세스들을 사용함으로써 기판 위에 캡슐화 층(210)을 제공할 수 있다. 예를 들어, 캡슐화 층 (210) 은 압축 및 전사 몰딩 프로세스, 시트 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것에 의해 기판 위에 제공될 수도 있다. 도 16e 의 스테이지 13 은 적어도 하나의 기판 위에 형성된 적어도 하나의 캡슐화 층의 예를 예시한다.
방법은 (1725에서) 캡슐화 층(예를 들어, 210, 270) 위에 그리고 기판(220) 및 기판(240)의 측면 부분 위에 실드(예를 들어, 230, 250)를 형성한다. 실드(212)는 하나 이상의 금속 층(예를 들어, 패터닝된 금속 층(들))을 포함할 수 있다. 실드(212)는 전자기 간섭 (EMI) 실드로서 동작하도록 구성될 수도 있다. 도금 공정, CVD(Chemical Vapor Deposition) 공정, PVD(Physical Vapor Deposition) 공정, 스퍼터링 공정, 및/또는 스프레이 코팅이 실드를 형성하기 위해 사용될 수 있다. 도 16e 의 스테이지 14 는 캡슐화층 및/또는 기판 위에 실드를 형성하는 예를 도시한다.
방법은 (1730에서) 유연성 연결부(예를 들어, 206)을 구부려 기판(220)이 제1 안테나 방향을 향하고 기판(240)이 제 1 안테나 방향과 다른 제2 안테나 방향을 향하도록 기판(220)에 대해 기판(240)을 위치시킨다. 도 16f 의 스테이지 15 는 2개의 기판을 결합하는 유연성 연결부를 구부리는 예를 도시한다. 일부 구현에서, 방법은 유연성 연결부(206) 주위에 보호 재료를 제공할 수 있다.
예시적인 전자 디바이스들
도 18 은 전술한 디바이스, 집적 디바이스, 집적 회로 (IC) 패키지, 집적 회로 (IC) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, 패키지-온-패키지 (PoP), 시스템 인 패키지 (SiP), 또는 시스템 온 칩 (SoC) 중 임의의 것과 통합될 수도 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 폰 디바이스 (1802), 랩탑 컴퓨터 디바이스 (1804), 고정 위치 단말기 디바이스 (1806), 웨어러블 디바이스 (1808), 또는 자동차 차량 (1810) 은 본 명세서에서 설명된 바와 같은 디바이스 (1800) 를 포함할 수도 있다. 디바이스 (1800) 는, 예를 들어, 본 명세서에서 설명된 디바이스들 및/또는 집적 회로 (IC) 패키지들 중 임의의 것일 수도 있다. 도 18 에 예시된 디바이스들 (1802, 1804, 1806 및 1808) 및 차량 (1810) 은 단지 예시적일 뿐이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드헬드 PCS(personal communication systems) 유닛들, 휴대용 데이터 유닛들, 이를테면 개인 휴대 정보 단말기들, GPS(global positioning system) 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 위치 데이터 유닛들 이를테면 검침 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율 차량들)에서 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 취출하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하지만 이에 제한되지 않는 디바이스(1800)를 특징으로 할 수도 있다.
도 2 내지 도 15, 도 16a 내지 도 16f, 및/또는 도 17 내지 도 18 에 도시된 컴포넌트들, 프로세스들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합될 수도 있거나, 수개의 컴포넌트들, 프로세스들, 또는 기능들로 구현될 수도 있다. 추가적인 요소들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한 본 발명으로부터 벗어나지 않고 추가될 수도 있다. 도 2 내지 도 15, 도 16a 내지 도 16f, 및/또는 도 17 내지 도 18 및 본 개시에서의 그의 대응하는 설명은 다이들 및/또는 IC들로 제한되지 않음을 또한 유의해야 한다. In some implementations, FIGS. 일부 구현들에서, 도 2 내지 도 15, 도 16a 내지 도 16f, 및/또는 도 17 내지 도 18 및 그의 대응하는 설명은 디바이스들 및/또는 집적 디바이스들을 제조, 생성, 제공, 및/또는 생산하는데 사용될 수도 있다. 일부 구현들에서, 디바이스는 다이, 집적 디바이스, 집적 수동 디바이스 (IPD), 다이 패키지, 집적 회로 (IC) 디바이스, 디바이스 패키지, 집적 회로 (IC) 패키지, 웨이퍼, 반도체 디바이스, 패키지-온-패키지 (PoP) 디바이스, 열 소산 디바이스 및/또는 인터포저를 포함할 수도 있다.
본 개시에서의 도면들은 다양한 부분들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 집적 디바이스들, 집적 회로들, 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수도 있음을 유의한다. 일부 경우들에서, 도면들은 스케일링되지 않을 수도 있다. 일부 경우들에서, 명확성을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되는 것은 아닐 수도 있다. 일부 경우들에서, 도면들에서 다양한 부분들 및/또는 컴포넌트들의 포지션, 위치, 사이즈들 및/또는 형상들은 예시적일 수도 있다. 일부 구현들에서, 도면들에서의 다양한 컴포넌트들 및/또는 부분들은 선택적일 수도 있다.
"예시적" 이라는 단어는 "예, 실례, 또는 예시의 역할을 하는 것" 을 의미하는 것으로 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 구현 또는 양태는 본 개시의 다른 양태들에 비해 반드시 바람직하다거나 이로운 것으로서 해석되지는 않아야 한다. 유사하게, 용어 "양태들" 은 본 개시의 모든 양태들이 논의된 특징, 이점 또는 동작 모드를 포함해야 함을 요구하지는 않는다. 용어 "결합된 (coupled)" 은 본원에서 2 개의 오브젝트들 간의 직접적인 또는 간접적인 결합을 지칭하도록 사용된다. 예를 들어, 오브젝트 A 가 오브젝트 B 를 물리적으로 접촉하고, 오브젝트 B 가 오브젝트 C 를 접촉한다면, 오브젝트들 A 및 C 은 - 그들이 서로 직접 물리적으로 접촉하지 않는 경우에도 - 서로 결합된 것으로 간주될 수도 있다. 용어 "전기적으로 커플링됨” 은, 전류 (예컨대, 신호, 전력, 접지) 가 2개의 오브젝트들 사이에서 이동할 수 있도록 2개의 오브젝트들이 직접 또는 간접적으로 함께 커플링됨을 의미할 수도 있다. 전기적으로 커플링된 2개의 오브젝트들은 2개의 오브젝트들 사이에서 이동하는 전류를 가질 수도 있거나 갖지 않을 수도 있다. 용어들 "제 1", "제 2", "제 3" 및 "제 4” (및/또는 제 4 이상의 임의의 것) 의 사용은 임의적이다. 설명된 임의의 컴포넌트들은 제 1, 제 2, 제 3 또는 제 4 컴포넌트일 수도 있다. 예를 들어, 제 2 컴포넌트로 지칭되는 컴포넌트는 제 1 컴포넌트, 제 2 컴포넌트, 제 3 컴포넌트 또는 제 4 컴포넌트일 수도 있다. 용어 "캡슐화” 는, 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화할 수도 있음을 의미한다. 다른 컴포넌트 위에 위치된 하나의 컴포넌트의 맥락에서 본 출원에서 사용된 바와 같은 용어 "위 (over)” 는 다른 컴포넌트 상에 및/또는 다른 컴포넌트 내에 (예컨대, 컴포넌트의 표면 상에 또는 컴포넌트에 내장된) 있는 컴포넌트를 의미하는데 사용될 수도 있음을 추가로 유의한다. 따라서, 예를 들어, 제 2 컴포넌트 위에 있는 제 1 컴포넌트는 (1) 제 1 컴포넌트가 제 2 컴포넌트 위에 있지만 제 2 컴포넌트와 직접 접촉하지 않는 것, (2) 제 1 컴포넌트가 제 2 컴포넌트 상에 (예컨대, 그의 표면 상에) 있는 것, 및/또는 (3) 제 1 컴포넌트가 제 2 컴포넌트 내에 있는 것 (예컨대, 그 내에 내장됨) 을 의미할 수도 있다. 본 개시에 사용된 용어 "약 '값 X'", 또는 "대략 값 X"는 '값 X' 의 10 퍼센트 내임을 의미한다. 예를 들어, 약 1 또는대략 1 의 값은 0.9-1.1 의 범위에 있는 값을 의미한다.
일부 구현들에서, 상호연결은 2 개의 포인트들, 엘리먼트들, 및/또는 컴포넌트들 사이의 전기적 접속을 용이하게 하거나 허용하는 디바이스 또는 패키지의 엘리먼트 또는 패키지이다. 일부 구현들에서, 상호연결은 트레이스, 비아, 패드, 필라, 재분배 금속 층 및/또는 언더 범프 금속화 (UBM) 층을 포함할 수도 있다. 일부 구현들에서, 상호연결은 신호(예를 들어, 데이터 신호), 접지 및/또는 전력에 대한 전기 경로를 제공하도록 구성될 수도 있는 전기 전도성 재료이다. 상호연결은 회로의 부분일 수도 있다. 상호연결은 1 초과의 엘리먼트 또는 컴포넌트를 포함할 수도 있다. 상호연결은 하나 이상의 상호연결들에 의해 정의될 수도 있다. 상이한 구현은 상호연결을 형성하기 위해 상이한 프로세스 및/또는 시퀀스를 사용할 수 있다. 일부 구현들에서, CVD(Chemical Vapor Deposition) 공정, PVD(Physical Vapor Deposition) 공정, 스퍼터링 공정, 스프레이 코팅, 및/또는 도금 공정이 상호연결들을 형성하기 위해 사용될 수 있다.
또한, 본 명세서에 포함된 다양한 개시들이 플로우차트, 흐름도, 구조도, 또는 블록도로 묘사되는 프로세스로서 설명될 수도 있다는 것에 유의한다. 비록 플로우차트가 동작들을 순차적인 프로세스로서 기술할 수도 있지만, 동작들 중 다수는 병렬로 또는 동시에 수행될 수 있다. 부가적으로, 동작들의 순서는 재배열될 수도 있다. 프로세스는 그 동작들이 완료될 경우에 종료된다.
본 명세서에서 설명된 본 개시의 다양한 피처들은 본 개시로부터 벗어남 없이 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양태들은 단지 예들일 뿐 본 개시를 한정하는 것으로서 해석되지 않아야 함에 유의한다. 본 개시의 양태들의 설명은 예시적인 것으로 의도되며 청구항들의 범위를 한정하도록 의도되지 않는다. 이와 같이, 본 교시들은 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 다수의 대안들, 수정들, 및 변동들은 당업자에게 명백할 것이다.

Claims (25)

  1. 디바이스로서,
    제 1 안테나를 포함하는 제 1 기판;
    상기 제 1 기판에 결합된 집적 디바이스;
    상기 제 1 기판 및 상기 집적 디바이스 위에 위치된 캡슐화 층;
    제 2 안테나를 포함하는 제 2 기판; 및
    상기 제 1 기판 및 상기 제 2 기판에 결합된 유연성 연결부를 포함하는, 디바이스.
  2. 제 1 항에 있어서,
    상기 캡슐화 층 위에 위치된 실드를 더 포함하는, 디바이스.
  3. 제 2 항에 있어서,
    상기 실드는 또한 상기 제 1 기판의 측면 표면 위에 위치되고,
    상기 실드는 전자기 간섭 (EMI) 실드를 포함하는, 디바이스.
  4. 제 3 항에 있어서,
    상기 캡슐화 층은 상기 집적 디바이스를 캡슐화하는, 디바이스.
  5. 제 1 항에 있어서,
    상기 유연성 연결부는 상기 제 1 기판 및 상기 제 2 기판에 내장되는, 디바이스.
  6. 제 1 항에 있어서,
    상기 제 1 안테나는 상기 제 1 기판에 내장되고,
    상기 제 1 기판은 제 1 안테나 방향을 향하고,
    상기 제 2 안테나는 상기 제 2 기판에 내장되고,
    상기 제 2 기판은 제 2 안테나 방향을 향하는, 디바이스.
  7. 제 1 항에 있어서,
    상기 제 1 기판 및 상기 집적 디바이스는 상기 디바이스에 대한 제 1 패키지를 형성하는, 디바이스.
  8. 제 7 항에 있어서,
    상기 제 1 패키지는 패키지형 안테나 (AiP) 를 포함하는, 디바이스.
  9. 제 1 항에 있어서,
    상기 제 2 기판에 결합된 제 2 집적 디바이스; 및
    상기 제 2 기판 및 상기 제 2 집적 디바이스 위에 위치된 제 2 캡슐화 층을 더 포함하는, 디바이스.
  10. 제 1 항에 있어서,
    상기 디바이스는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 보조기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩탑 컴퓨터, 서버, 및 자동차 차량에서의 디바이스로 이루어진 그룹으로부터 선택된 특정의 디바이스에 통합되는, 디바이스.
  11. 장치로서,
    제 1 안테나를 포함하는 제 1 기판;
    상기 제 1 기판에 커플링된 집적 디바이스;
    상기 제 1 기판 및 상기 집적 디바이스 위에 위치된 캡슐화를 위한 수단;
    제 2 안테나를 포함하는 제 2 기판; 및
    상기 제 1 기판 및 상기 제 2 기판에 결합된 유연성 연결부를 위한 수단을 포함하는, 장치.
  12. 제 11 항에 있어서,
    상기 캡슐화를 위한 수단 위에 위치된 차폐를 위한 수단을 더 포함하는, 장치.
  13. 제 12 항에 있어서,
    상기 차폐를 위한 수단은 또한 상기 제 1 기판의 측면 표면 위에 위치되고,
    상기 차폐를 위한 수단은 전자기 간섭 (EMI) 차폐를 위한 수단을 포함하는, 장치.
  14. 제 13 항에 있어서,
    상기 캡슐화를 위한 수단은 상기 집적 디바이스를 캡슐화하는, 장치.
  15. 제 11 항에 있어서,
    상기 유연성 연결부를 위한 수단은 상기 제 1 기판 및 상기 제 2 기판에 내장되는, 장치.
  16. 제 11 항에 있어서,
    상기 제 1 안테나는 상기 제 1 기판에 내장되고,
    상기 제 1 기판은 제 1 안테나 방향을 향하고,
    상기 제 2 안테나는 상기 제 2 기판에 내장되고,
    상기 제 2 기판은 제 2 안테나 방향을 향하는, 장치.
  17. 제 11 항에 있어서,
    상기 제 1 기판 및 상기 집적 디바이스는 상기 장치에 대한 제 1 패키지를 형성하는, 장치.
  18. 제 17 항에 있어서,
    상기 제 1 패키지는 패키지형 안테나 (AiP) 를 포함하는, 장치.
  19. 제 11 항에 있어서,:
    상기 제 2 기판에 결합된 제 2 집적 디바이스; 및
    상기 제 2 기판 및 상기 제 2 집적 디바이스 위에 위치된 제 2 캡슐화를 위한 수단을 더 포함하는, 장치.
  20. 제 11 항에 있어서,
    상기 장치는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 보조기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩탑 컴퓨터, 서버, 및 자동차 차량에서의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, 장치.
  21. 디바이스를 제조하기 위한 방법으로서,
    제 1 안테나 및 제 2 안테나를 포함하는 기판을 제공하는 단계;
    (i) 상기 제 1 안테나를 포함하는 제 1 기판, (ii) 상기 제 2 안테나를 포함하는 제 2 기판, 및 (iii) 상기 제 1 기판 및 상기 제 2 기판에 결합된 유연성 연결부를 정의하기 위해 상기 기판의 부분들을 제거하는 단계;
    집적 디바이스를 상기 기판에 결합하는 단계; 및
    상기 기판과 상기 집적 디바이스 위에 캡슐화 층을 형성하는 단계를 포함하는, 디바이스를 제조하기 위한 방법.
  22. 제 21 항에 있어서,
    상기 캡슐화 층 위에 위치된 실드를 형성하는 단계를 더 포함하는, 디바이스를 제조하기 위한 방법.
  23. 제 22 항에 있어서,
    상기 실드는 상기 제 1 기판의 측면 표면 위에 형성되고,
    상기 실드는 전자기 간섭 (EMI) 실드를 포함하는, 디바이스를 제조하기 위한 방법.
  24. 제 21 항에 있어서,
    상기 유연성 연결부는 상기 제 1 기판 및 상기 제 2 기판에 내장되는, 디바이스를 제조하기 위한 방법.
  25. 제 21 항에 있어서,
    상기 제 1 안테나는 상기 제 1 기판에 내장되고,
    상기 제 1 기판은 제 1 안테나 방향을 향하고,
    상기 제 2 안테나는 상기 제 2 기판에 내장되고,
    상기 제 2 기판은 제 2 안테나 방향을 향하는, 디바이스를 제조하기 위한 방법.


KR1020227029884A 2020-03-05 2021-02-22 유연한 상호연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스 KR20220150296A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/810,621 US11495873B2 (en) 2020-03-05 2020-03-05 Device comprising multi-directional antennas in substrates coupled through flexible interconnects
US16/810,621 2020-03-05
PCT/US2021/019046 WO2021178156A1 (en) 2020-03-05 2021-02-22 Device comprising multi-directional antennas in substrates coupled through flexible interconnects

Publications (1)

Publication Number Publication Date
KR20220150296A true KR20220150296A (ko) 2022-11-10

Family

ID=74885036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227029884A KR20220150296A (ko) 2020-03-05 2021-02-22 유연한 상호연결들을 통해 결합된 기판들에 다방향 안테나들을 포함하는 디바이스

Country Status (6)

Country Link
US (2) US11495873B2 (ko)
EP (1) EP4115474A1 (ko)
KR (1) KR20220150296A (ko)
CN (1) CN115210956A (ko)
TW (1) TW202207530A (ko)
WO (1) WO2021178156A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594824B2 (en) 2019-10-17 2023-02-28 Qualcomm Incorporated Integrated antenna module
US20210407934A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Components for millimeter-wave communication
US11658391B2 (en) * 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
US11985804B2 (en) * 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making
US20230282959A1 (en) * 2022-03-01 2023-09-07 Qualcomm Incorporated Multi-directional antenna modules employing a surface-mount antenna(s) to support antenna pattern multi-directionality, and related fabrication methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9113551B2 (en) 2012-07-17 2015-08-18 Google Inc. Rigid flex circuit board
JP6408540B2 (ja) 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6868462B2 (ja) * 2017-05-10 2021-05-12 株式会社フジクラ 無線中継装置
US11245175B2 (en) * 2017-09-30 2022-02-08 Qualcomm Incorporated Antenna module configurations
KR102059815B1 (ko) * 2018-07-09 2019-12-27 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR102514474B1 (ko) 2018-07-13 2023-03-28 삼성전자주식회사 안테나 구조체 및 안테나를 포함하는 전자 장치
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈

Also Published As

Publication number Publication date
WO2021178156A1 (en) 2021-09-10
EP4115474A1 (en) 2023-01-11
US20230155273A1 (en) 2023-05-18
US11495873B2 (en) 2022-11-08
TW202207530A (zh) 2022-02-16
US20210280959A1 (en) 2021-09-09
CN115210956A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
KR20220149520A (ko) 더미 인터커넥트들을 포함하는 패키지
US20210091017A1 (en) Package comprising discrete antenna device
US11201127B2 (en) Device comprising contact to contact coupling of packages
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
US11545425B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US11581251B2 (en) Package comprising inter-substrate gradient interconnect structure
CN116057679A (zh) 包括嵌入在阻焊层中的互连件的衬底
CN116075931A (zh) 包括被配置为散热器的导线接合件的封装件
US11658403B2 (en) Device, package and/or substrate comprising curved antenna
US20230369230A1 (en) Package comprising an interconnection die located between metallization portions
US20230163113A1 (en) Package comprising channel interconnects located between solder interconnects
US20230369261A1 (en) Package comprising an interconnection die located between substrates
US20230369234A1 (en) Package comprising a substrate and an interconnection die configured for high density interconnection
US20240063195A1 (en) Package comprising a first substrate, a second substrate and an electrical device coupled to a bottom surface of the second substrate
WO2023141021A1 (en) Package comprising a substrate with post interconnects and a solder resist layer having a cavity
KR20240057411A (ko) 고밀도 상호연결부들을 갖는 기판을 포함하는 패키지
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지
CN116325144A (zh) 具有包括可变厚度阻焊层的衬底的封装件
KR20240053043A (ko) 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지
CN117678067A (zh) 包括具有悬垂的堆叠式集成器件的封装

Legal Events

Date Code Title Description
A201 Request for examination