CN115210956A - 在通过柔性互连耦合的衬底中包括多向天线的器件 - Google Patents

在通过柔性互连耦合的衬底中包括多向天线的器件 Download PDF

Info

Publication number
CN115210956A
CN115210956A CN202180018326.5A CN202180018326A CN115210956A CN 115210956 A CN115210956 A CN 115210956A CN 202180018326 A CN202180018326 A CN 202180018326A CN 115210956 A CN115210956 A CN 115210956A
Authority
CN
China
Prior art keywords
substrate
antenna
flexible connection
coupled
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180018326.5A
Other languages
English (en)
Inventor
J·韩
R·库玛尔
S·黄
J·杨
M·A·塔索吉
D·S·杰西
A·加林德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115210956A publication Critical patent/CN115210956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)

Abstract

一种器件包括：第一衬底，包括第一天线；集成器件，被耦合至所述第一衬底；包封层，位于所述第一衬底和所述集成器件之上；第二衬底，包括第二天线；以及柔性连接，被耦合至所述第一衬底和所述第二衬底。所述器件包括屏蔽件，所述屏蔽件被形成在所述包封层的表面和所述第一衬底的表面之上。所述屏蔽件包括电磁干扰(EMI)屏蔽件。

Description

在通过柔性互连耦合的衬底中包括多向天线的器件
优先权要求
本专利申请要求于2020年3月5日提交的标题为“DEVICE COMPRISING MULTI-DIRECTIONAL ANTENNAS IN SUBSTRATES COUPLED THROUGH FLEXIBLE INTERCONNECTS器件”，转让给本申请的受让人，并且通过引用明确并入本文的美国非专利申请号16/810,621的优先权。
技术领域
各种特征涉及具有天线的器件，但更具体地涉及一种在通过柔性互连耦合的衬底中包括多向天线的器件。
背景技术
图1图示了包括衬底102和管芯103的封装件100。管芯103被耦合至衬底102。衬底102包括介电层120和多个互连122。衬底102还包括第一天线150和第二天线160。第一天线150和第二天线160都被嵌入衬底102中。第一天线150由第一多个互连152限定，并且第二天线160由第二多个互连162限定。第一天线150和第二天线160都指向相同的方向，这可能会限制封装件100的整体性能，因为信号可能来自不同的方向。一直需要提供具有改进的传输和接收性能的封装件。
发明内容
各种特征涉及具有天线的器件，但更具体地涉及一种在通过柔性互连耦合的衬底中包括多向天线的器件。
一个示例提供了一种器件，包括：第一衬底，包括第一天线；集成器件，被耦合至第一衬底；包封层，位于第一衬底和集成器件之上；第二衬底，包括第二天线；以及柔性连接，被耦合至第一衬底和第二衬底。
另一示例提供了一种装置，包括：第一衬底，包括第一天线；集成器件，被耦合至第一衬底；用于包封的部件，位于第一衬底和集成器件之上；第二衬底，包括第二天线；以及用于柔性连接的部件，被耦合至第一衬底和第二衬底。
另一示例提供了一种用于制造器件的方法。该方法提供包括第一天线和第二天线的衬底。该方法去除衬底的部分，以限定(i)包括第一天线的第一衬底，(ii)包括第二天线的第二衬底，以及(iii)被耦合至第一衬底和第二衬底的柔性连接。该方法将集成器件耦合至衬底。该方法在衬底和集成器件之上形成包封层。
附图说明
当结合附图时，各种特征、性质和优点可以通过下面陈述的详细描述变得显而易见，其中相同的附图标记自始至终对应地标识。
图1图示了包括衬底的封装件的剖面图，其中天线被嵌入衬底中。
图2图示了包括衬底的示例性器件的剖面图，每个衬底具有嵌入式天线，其中衬底通过柔性连接耦合。
图3图示了包括柔性连接和嵌入式天线的示例性第一衬底的剖面图。
图4图示了包括柔性连接和嵌入式天线的示例性第二衬底的剖面图。
图5图示了包括衬底的示例性器件的剖面图，每个衬底具有嵌入式天线，其中衬底通过柔性连接耦合。
图6图示了包括衬底的示例性器件的剖面图，每个衬底具有嵌入式天线，其中衬底通过柔性连接耦合。
图7图示了包括衬底的示例性器件的剖面图，每个衬底具有嵌入式天线，其中衬底通过柔性连接耦合。
图8图示了包括衬底的示例性器件的剖面图，每个衬底具有嵌入式天线，其中衬底通过柔性连接耦合。
图9图示了包括衬底的示例性器件的剖面图，每个衬底具有嵌入式天线，其中衬底通过柔性连接耦合。
图10图示了通过柔性连接被耦合至第二衬底的第一衬底的示例性配置的视图。
图11图示了通过柔性连接被耦合至第二衬底的第一衬底的示例性配置的视图。
图12图示了通过柔性连接被耦合至第二衬底的第一衬底的示例性配置的视图。
图13图示了通过柔性连接被耦合至第二衬底的第一衬底的示例性配置的视图。
图14图示了通过柔性连接被耦合至第二衬底的第一衬底的示例性配置的视图。
图15图示了通过柔性连接被耦合至第二衬底的第一衬底的示例性配置的视图。
图16(包括图16A至16F)图示了用于制造器件的示例性序列，该器件包括分别具有嵌入式天线的若干衬底。
图17图示了用于制造器件的方法的示例性流程图，该器件包括分别具有嵌入式天线的若干衬底。
图18图示了可以集成本文描述的管芯、集成器件、集成无源器件(IPD)、无源组件、封装件和/或器件封装件的各种电子器件。
具体实施方式
在以下描述中，具体细节被给出，以提供对本公开的各个方面的透彻理解。然而，本领域的普通技术人员将理解，各个方面可以在没有这些具体细节的情况下实践。例如，电路可以在框图中示出，以避免在不必要的细节中混淆各个方面。在其他实例中，为了不混淆本公开的各个方面，众所周知的电路、结构和技术可能未被详细示出。
本公开描述了一种器件，包括：第一衬底，包括第一天线；集成器件，被耦合至第一衬底；包封层，位于第一衬底和集成器件之上；第二衬底，包括第二天线；以及柔性连接，被耦合至第一衬底和第二衬底。柔性连接被嵌入第一衬底和第二衬底中。第一天线可以被嵌入第一衬底中。第二天线可以被嵌入第二衬底中。第一天线可以被配置为面向第一天线方向。第二天线可以被配置为面向第二天线方向，该第二天线方向不同于第一天线方向。该器件包括屏蔽件，该屏蔽件被形成在包封层的表面和第一衬底的表面之上。屏蔽件可以被形成在第一衬底的侧表面之上。屏蔽件包括电磁干扰(EMI)屏蔽件。通过使用多向天线并且屏蔽器件和/或封装件的各种组件，本公开中描述的器件可以提供具有更小形状因数的天线器件或封装天线(AiP)和/或提供更好的性能(例如更好的传输和接收性能)。该器件和/或AiP可以包括射频(RF)封装件。
包括具有多向天线和柔性连接的衬底的示例性器件
图2图示了包括封装件202、封装件204和柔性连接206的器件200的剖面图。如下面将进一步描述的，器件200包括有助于提高器件200的性能的多向天线。器件200可以包括封装天线(AiP)。器件200可以包括射频(RF)封装件。器件200可以被配置为提供无线保真(WiFi)通信和/或蜂窝通信(例如2G、3G、4G、5G)。器件200可以被配置为支持全球移动通信系统(GSM)、通用移动电信系统(UMTS)和/或长期演进(LTE)。器件200可以被配置为发送和接收具有不同频率和/或通信协议的信号。
封装件202(例如第一封装件)包括衬底220(例如第一衬底)、一个或多个集成器件(例如222、224)、一个或多个无源器件(例如226、228)、包封层210和屏蔽件230。衬底220包括一个或多个介电层221和多个互连223。集成器件可以包括管芯(例如处理器管芯、存储器管芯)。如下面将进一步描述的，多个互连223中的一些可以被配置为一个或多个天线。
封装件204(例如第二封装件)包括衬底240(例如第二衬底)、一个或多个集成器件(例如242)、一个或多个无源器件(例如246)、包封层270和屏蔽件250。衬底240包括一个或多个介电层241和多个互连243。集成器件可以包括管芯(例如处理器管芯、存储器管芯)。如下面将进一步描述的，多个互连243中的一些可以被配置为一个或多个天线(例如来自多个互连243的至少一个互连可以限定至少一个天线)。
封装件202通过柔性连接206被耦合至封装件204。因此，柔性连接206可以被耦合至封装件202(例如第一封装件)和封装件204(例如第二封装件)。柔性连接206可以被嵌入封装件202和封装件204中。柔性连接206包括至少一个介电层260和至少一个互连262。至少一个介电层260可以包括聚酰亚胺或液晶聚合物。柔性连接206可以被配置为将封装件202和封装件204电耦合。柔性连接206可以被配置为允许不同的电流(例如信号、电源、接地)在封装件202与封装件204之间传播。例如，柔性连接206可以包括(i)至少一个第一互连，被配置用于信号(例如输入/输出信号)，(ii)至少一个第二互连，被配置用于电源，以及(iii)至少一个第三互连，被配置用于接地。柔性连接206是可弯曲的，使得封装件204可以与封装件202成一定角度定位，反之亦然。柔性连接206可以是用于柔性连接的部件。尽管未示出，柔性连接206可以包括覆盖保护材料或被保护材料覆盖。在至少一些实施方式中，柔性连接206可以被配置为可弯曲高达180度而不会断裂。因此，例如柔性连接206的组件(诸如至少一个介电层260和至少一个互连262)可以弯曲高达180度，而不会在柔性连接206中造成损坏、裂纹和/或断裂。柔性连接206的各种实施方式可以弯曲到不同程度。例如，在至少一些实施方式中，柔性连接206可以被配置为可弯曲高达90度而不会断裂和/或破裂。在至少一些实施方式中，柔性连接206可以被配置为可弯曲至少10度(或更多)而不会断裂和/或破裂。术语“柔性”可以表示组件(i)可弯曲至少10度(或更多)而不会断裂和/或破裂，和/或(ii)可弯曲高达180度而不会断裂和/或破裂。
如图2所示，封装件202相对于封装件204定位，使得封装件202的天线方向面向第一方向(例如沿着X方向、Y方向、Z方向)，并且封装件204的天线方向面向不同于第一方向的第二方向(例如沿着Y方向、Y方向、Z方向)。例如，封装件202可以包括第一天线，该第一天线包括第一天线方向，并且封装件204可以包括第二天线，该第二天线包括第二天线方向。这种配置和/或其他配置可以允许器件200提供更好的传输和/或接收性能，因为各种天线在多个不同方向上对准，而不是仅在一个方向上对准。
图3图示了器件200的封装件202的特写剖面图。如图3所示，封装件202包括衬底220、集成器件222、集成器件224、无源器件226、无源器件228、包封层210和屏蔽件230。衬底220包括一个或多个介电层221以及多个互连223(例如迹线、焊盘、过孔)。一个或多个介电层221可以包括预浸料(prepreg)、味之素积层膜(ABF)、聚酰亚胺和/或其组合。衬底220包括第一表面(例如顶表面)和第二表面(例如底表面)。集成器件222、集成器件224、无源器件226和无源器件228被耦合至衬底220的第一表面。包封层210位于衬底220的第一表面之上，使得包封层210包封集成器件222、集成器件224、无源器件226和无源器件228。包封层210可以包括模具(mold)、树脂和/或环氧树脂。包封层210可以是用于包封的部件。屏蔽件230形成在并且位于包封层210的外表面和衬底220的一个或多个表面之上。例如，屏蔽件230可以形成在并且位于衬底220的第一表面和/或侧表面之上。屏蔽件230包括电磁干扰(EMI)屏蔽件。屏蔽件230可以是用于屏蔽的部件(例如用于EMI屏蔽的部件)。
如上面提及的，衬底220包括多个互连223，其中一些互连可以被配置为作为一个或多个天线操作。图3图示了被形成在衬底220中的天线(例如350a、350b、350c、350d)。天线(例如350a、350b、350c、350d)可以是基于来自多个互连223的互连而形成的嵌入式天线。天线(例如350a、350b、350c、350d)可以位于(例如被嵌入)衬底220中，使得天线(例如350a、350b、350c、350d)面向衬底220的第二表面(例如底表面)。衬底220的第二表面面向的方向可以被认为是天线(例如350a、350b、350c、350d)的天线方向(例如第一天线方向)。天线(例如350a、350b、350c、350d)可以通过多个互连223被电耦合至集成器件(例如222、224)中的一个或多个。
图3还图示了被耦合至衬底220的柔性连接206。柔性连接206可以被嵌入衬底220中。柔性连接206可以被认为是衬底220的一部分。柔性连接206包括至少一个介电层260和至少一个互连262。至少一个介电层260可以是衬底220的至少一个介电层221的一部分。至少一个互连262可以被耦合至多个互连223。至少一个介电层260和至少一个互连262可以是柔性的和/或可弯曲的。
图4图示了器件200的封装件204的特写剖面图。如图4所示，封装件204包括衬底240、集成器件242、无源器件246、包封层270和屏蔽件250。衬底240包括一个或多个介电层241以及多个互连243(例如迹线、焊盘、过孔)。衬底240包括第一表面(例如顶表面)和第二表面(例如底表面)。集成器件242和无源器件246被耦合至衬底240的第一表面。包封层270位于衬底240的第一表面之上，使得包封层270封装集成器件242和无源器件246。包封层270可以包括模具、树脂和/或环氧树脂。包封层270可以是用于封装的部件。屏蔽件250形成在并且位于包封层270的外表面和衬底240的一个或多个表面之上。例如，屏蔽件250可以形成在并且位于衬底240的第一表面和/或侧表面之上。屏蔽件250包括电磁干扰(EMI)屏蔽件。屏蔽件250可以是用于屏蔽件的部件(例如用于EMI屏蔽件的部件)。
如上面提及的，衬底240包括多个互连243，其中一些互连可以被配置为作为一个或多个天线操作。图4图示了被形成在衬底240中的天线(例如450a、450b、450c、450d)。天线(例如450a、450b、450c、450d)可以是基于来自多个互连243的互连而形成的嵌入式天线。天线(例如450a、450b、450c、450d)可以位于(例如被嵌入)衬底240中，使得天线(例如450a、450b、450c、450d)面向衬底240的第二表面(例如底表面)。衬底240的第二表面面向的方向可以被认为是天线(例如450a、450b、450c、450d)的天线方向(例如第二天线方向)。天线(例如450a、450b、450c、450d)可以通过多个互连243被电耦合至集成器件(例如222、224、242)中的一个或多个。
图4还图示了被耦合至衬底240的柔性连接206。柔性连接206可以被嵌入衬底240中。柔性连接206可以被认为是衬底240的一部分。柔性连接206包括至少一个介电层260和至少一个互连262。至少一个介电层260可以是衬底240的至少一个介电层241的一部分。至少一个互连262可以被耦合至多个互连243。
如下面将进一步描述的，衬底220和/或衬底240可以包括被配置为外部输入/输出(I/O)端子的互连，它允许衬底220和/或衬底240被耦合至外部组件。而且，如下面将进一步描述的，衬底220、衬底240和柔性连接206可以作为同一衬底的一部分同时制造。
已经描述了包括具有多向天线的衬底的器件的示例，包括具有多向天线的衬底的器件的各种其他示例在下面进一步图示和描述。
包括具有多向天线和柔性连接的衬底的示例性器件
图5图示了包括封装件202、封装件504和柔性连接206的器件500的剖面图。器件500的封装件202和柔性连接206类似于器件200的封装件202和柔性连接206，因此可以包括与器件200的封装件202和柔性连接206类似的组件。器件500的封装件202包括被耦合至衬底220的连接器550。连接器550可以被耦合至多个互连223。连接器550可以被配置为封装件202的外部输入/输出(I/O)端子。
图5图示了封装件504通过柔性连接206被耦合至封装件202。封装件504类似于器件200的封装件204，因此可以包括与器件200的封装件204类似的组件。封装件504和封装件204之间的一个差异在于封装件504不包括集成器件。封装件504包括衬底240和天线(例如450a、450b、450c、450d)。天线(例如450a、450b、450c、450d)可以通过柔性连接206被耦合(例如电耦合)至封装件202。
图6图示了包括封装件202、封装件604和柔性连接206的器件600的剖面图。器件600的封装件202和柔性连接206类似于器件200的封装件202和柔性连接206，并且因此可以包括与器件200的封装件202和柔性连接206类似的组件。
图6图示了封装件604通过柔性连接206被耦合至封装件202。封装件604类似于器件200的封装件204，并且因此可以包括与器件200的封装件204类似的组件。封装件604和封装件204之间的一个差异在于封装件604不包括集成器件。封装件604包括衬底240和天线(例如450a、450b、450c、450d)。天线(例如450a、450b、450c、450d)可以通过柔性连接206被耦合(例如电耦合)至封装件202。封装件604的衬底240还包括多个互连650(例如着陆焊盘阵列)被配置为衬底240的外部输入/输出(I/O)端子。因此，在一些实施方式中，天线(例如450a、450b、450c、450d)可以通过多个互连650被耦合至外部组件(例如集成器件)。多个互连650可以被认为是多个互连243的一部分。
图7图示了包括封装件202、封装件204和柔性连接206的器件700的剖面图。器件700的封装件202和柔性连接206类似于器件200的封装件202和柔性连接206，并且因此可以包括与器件200的封装件202和柔性连接206类似的组件。封装件202包括被耦合至多个互连223的多个焊料互连750。多个焊料互连750可以使得封装件202能够被耦合至外部组件。
图8图示了包括封装件202、封装件804和柔性连接206的器件800的剖面图。器件800的封装件202和柔性连接206类似于器件200的封装件202和柔性连接206，因此可以包括与器件200的封装件202和柔性连接206类似的组件。封装件202包括被耦合至多个互连223的多个互连850(例如着陆焊盘阵列)。多个互连850可以使得封装件202能够被耦合至外部组件。多个互连850可以被认为是多个互连223的一部分。
图8图示了封装件804通过柔性连接206被耦合至封装件202。封装件804类似于器件200的封装件204，并且因此可以包括与器件200的封装件204类似的组件。封装件804包括被耦合至多个互连243的多个互连860(例如着陆焊盘阵列)。多个互连860可以使得封装件804能够被耦合至外部组件。
图9图示了包括封装件902、封装件904和柔性连接206的器件900的剖面图。器件900的封装件902和柔性连接206类似于器件200的封装件202和柔性连接206，因此可以包括与器件200的封装件202和柔性连接206类似的组件。封装件902包括被耦合至衬底220的集成器件(例如222、224、922)和无源器件(例如226、228)。包封层210可以基本上位于衬底220的第一表面之上。包封层210可以包封集成器件(例如222、224、922)和无源器件(例如226、228)。屏蔽件230可以被形成在包封层210的外表面和衬底220的部分之上。
图9图示了封装件904通过柔性连接206被耦合至封装件902。封装件904类似于器件200的封装件204，因此可以包括与器件200的封装件204类似的组件。封装件904包括衬底240、衬底940、集成器件242、无源器件246、包封层270和屏蔽件250。集成器件242和无源器件246被耦合至衬底940。衬底940可以包括一个或多个介电层和多个互连。集成器件242和无源器件246通过衬底940被耦合至衬底240。包封层270可以包封集成器件242、无源器件246和衬底940。屏蔽件250可以位于包封层270的外表面之上。
不同的实施方式可以通过柔性连接206以不同方式耦合衬底。图10至15图示了通过柔性连接耦合的衬底的各种配置和布置。图10图示了包括衬底220、衬底240和柔性连接206的器件1000的示例，其中衬底220和衬底240沿着衬底220的长度和衬底240的长度被耦合至柔性连接206。
图11图示了包括衬底220、衬底240和柔性连接206的器件1100的示例，其中衬底220和衬底240沿着衬底220的宽度和衬底240的宽度被耦合至柔性连接206。柔性连接206可以被认为是衬底220和衬底240的一部分。
图12图示了包括衬底220、衬底240和柔性连接206的器件1200的示例，其中衬底220和衬底240沿着衬底220的宽度和衬底240的长度被耦合至柔性连接206。
图13图示了包括衬底220、衬底240和柔性连接206的器件1300的示例，其中衬底220和衬底240沿着衬底220的宽度和衬底240的长度被耦合至柔性连接206，使得衬底220和衬底240形成T形。
在一些实施方式中，多于两个衬底可以通过若干柔性连接被耦合在一起。图14图示了包括衬底220、衬底240a、衬底240b、柔性连接206a和柔性连接206b的器件1400的示例，其中衬底220和衬底240a沿着衬底220的第一侧的宽度和衬底240a的长度被耦合至柔性连接206a。另外，衬底220和衬底240b沿着衬底220的第二侧的宽度和衬底240b的长度被耦合至柔性连接206b。柔性连接206a可以被认为是衬底220和衬底240a的一部分。柔性连接206b可以被认为是衬底220和衬底240b的一部分。
图15图示了包括衬底220、衬底240a、衬底240b、柔性连接206a和柔性连接206b的器件1500的示例，其中衬底220和衬底240a沿着衬底220的第一侧的宽度和衬底240a的长度被耦合至柔性连接206a。另外，衬底220和衬底240b沿着衬底220的第二侧的长度和衬底240b的长度被耦合至柔性连接206b。柔性连接206a可以被认为是衬底220和衬底240a的一部分。柔性连接206b可以被认为是衬底220和衬底240b的一部分。
不同的实施方式可以使用具有不同大小和形状的衬底。不同的实施方式可以包括不同数量的衬底、不同数量的柔性连接，它们沿着衬底的不同表面被耦合。不同衬底之间的相对角度可以变化并且不被限于垂直角度。衬底之间的相对位置和/或角度可以在0至360度的范围内。因此，所示的衬底的位置、形状、大小、角度仅是示例性的。而且，各种组件(例如集成器件、无源器件)、(多个)包封层和/或(多个)屏蔽件可以被耦合至衬底和/或被形成在衬底之上。
已经描述了包括多向天线的器件的各种配置和布置，用于制造包括多向天线的器件的序列将在下面进一步描述。
用于制造包括具有多向天线和柔性连接的衬底的器件的示例性序列
图16(包括图16A至16F)图示了用于提供或制造包括具有多向天线的若干衬底的器件的示例性序列。在一些实施方式中，图16A至16F的序列可以被用于提供或制造图2的器件200或者本公开中描述的任何器件(例如500、600、700、800、900、1000、1100、1200、1300、1400、1500)。
应当注意，图16A至16F的序列可以组合一个或多个阶段，以简化和/或阐明用于提供或制造器件的序列。在一些实施方式中，过程的顺序可以被改变或修改。在一些实施方式中，一个或多个过程可以被更换或替换，而不脱离本公开的精神。
如图16A所示，阶段1图示了载体1600被提供之后的状态。载体1600。载体1600可以包括带、晶片和/或衬底。
阶段2图示了在若干介电层1610和多个互连1612(例如迹线、焊盘、过孔)被形成在载体1600之上之后的状态。沉积过程可以被用于形成介电层1610。形成多个互连1612可以包括形成晶种层，执行光刻过程、电镀过程、剥离过程和/或蚀刻过程。在一些实施方式中，沉积、光刻过程、电镀过程、剥离过程和/或蚀刻过程可以被迭代地执行。
阶段3图示了在介电层1620被形成在介电层1610和多个互连1612之上之后的状态。沉积过程可以被用于形成介电层1620。
阶段4图示了在介电层1620中形成空腔1621之后的状态。蚀刻过程可以被用于形成空腔。
如图16B所示，阶段5图示了多个互连1622被形成在空腔1621和介电层1620之上之后的状态。多个互连1622可以包括迹线、焊盘和/或过孔。形成多个互连1622可以包括形成晶种层，执行光刻过程、电镀过程、剥离过程和/或蚀刻过程。
阶段6图示了在介电层1630和多个互连1632被形成在介电层1620和多个互连1622之上之后的状态。沉积过程可以被用于形成介电层1630。形成多个互连1632可以包括形成晶种层，执行光刻过程、电镀过程、剥离过程和/或蚀刻过程。
阶段7图示了在在介电层1630之上形成介电层1640之后的状态。沉积过程可以被用于形成介电层1640。
如图16C所示，阶段8图示了在多个互连1642被形成在介电层1640之上之后的状态。形成多个互连1642可以包括在介电层1640中形成空腔。形成多个互连1642可以包括形成晶种层，执行光刻过程、电镀过程、剥离过程和/或蚀刻过程。注意，来自多个互连1642、1632和/或1622的一些互连可以被用于形成衬底的天线(例如350a、450a)。
阶段9图示了在介电层1650被形成在介电层1640和/或多个互连1642之上之后的状态。沉积过程可以被用于形成介电层1650。
阶段10图示了在载体1600与衬底1670去耦之后的状态。衬底1670可以包括介电层(例如1610、1620、1630、1640、1650)和多个互连(例如1612、1622、1632、1642)。用于制造衬底1670的过程的示例包括半加成过程(SAP)和修改的半加成过程(mSAP)。然而，不同的实施方式可以不同地制造衬底1670。
如图16D所示，阶段11图示了在锯切过程被用于去除衬底1670的部分之后的状态。蚀刻过程、机械过程和/或激光过程可以被用于去除衬底1670的部分。衬底1670的被去除的部分可以包括一个或多个介电层。锯切过程可以留下衬底1670的一部分，它暴露和/或限定柔性连接206。柔性连接206可以包括至少一个介电层260和至少一个互连262。至少一个介电层260可以由至少一个介电层(例如1610、1620、1630、1640、1650)形成。至少一个互连262可以由互连(例如1612、1622、1632、1642)中的至少一个形成。锯切过程还可以限定两个衬底(例如衬底220、衬底240)，它们可以通过柔性连接206被耦合在一起。
阶段12图示了在组件被耦合至衬底1670之后的状态。具体地，集成器件(例如222、224、242)和无源器件(例如226、228、246)被耦合至衬底1670的第一表面。在一些实施方式中，拾取和放置操作可以被用于耦合集成器件和/或无源器件。集成器件和/或无源器件可以通过焊料互连被耦合至衬底220和240。
如图16E所示，阶段13图示了在包封层210和包封层270被形成在集成器件和无源器件之上后的状态。在一些实施方式中，一个包封层或单独的包封层可以被形成在集成器件和/或无源器件之上。包封层210和包封层270可以通过使用传递模塑过程、片材模塑过程或液体模塑过程被设置在衬底220和240之上。在一些实施方式中，包封层210和包封层270可以被认为是同一包封层的一部分。
阶段14图示了在屏蔽件230和屏蔽件250被形成之后的状态。屏蔽件230被形成在耦合至衬底220的包封层210之上。屏蔽件250被形成在耦合至衬底240的包封层270之上。溅射过程可以被用于形成屏蔽件230和/或屏蔽件250。屏蔽件230可以被形成在并且位于包封层210的外表面和/或衬底220的表面(例如侧表面)之上。屏蔽件250可以被形成在并且位于包封层270的外表面和/或衬底240的表面(例如侧表面)之上。在一些实施方式中，保护材料可以被设置或形成在柔性连接206之上。
如图16F所示，阶段15图示了在柔性连接206被弯曲，使得衬底220以衬底220的天线方向和衬底220中的(多个)天线面向第一方向(例如第一天线方向)的这种方式对准，并且衬底240以衬底240的天线方向和衬底240中的(多个)天线面向不同于第一方向的第二方向(例如第二天线方向)的这种方式对准之后的状态。注意，柔性连接206可以是柔性的或以任何数量的方式、以任何数量的角度弯曲。注意，阶段13、14和/或15可以图示器件200包括封装件202、封装件204和柔性连接206。
包括具有多向天线和柔性连接的衬底的器件的示例性流程图
在一些实施方式中，制造包括具有多向天线的若干衬底的器件包括若干过程。图17图示了用于提供或制造包括具有多向天线的若干衬底的器件的方法1700的示例性流程图。在一些实施方式中，图17的方法1700可以被用于提供或制造本公开中描述的图2的器件200。然而，方法1700可以被用于提供或制造本公开中描述的任何器件(例如300、500、600、700、800、900、1000、1100、1200、1300、1400、1500)。
应当注意，为了简化和/或阐明用于提供或制造包括具有多向天线的若干衬底的器件的方法，图17的序列可以组合一个或多个过程。在一些实施方式中，过程的顺序可以被改变或修改。
该方法形成(在1705中)包括至少一个介电层(例如221)和互连(例如223)的衬底(例如1670)。一些互连可以在衬底中形成一个或多个天线。衬底的制造可以包括层压过程和电镀过程。用于制造衬底的过程的示例包括半加成过程(SAP)和修改的半加成过程(mSAP)。然而，不同的实施方式可能会以不同方式制造衬底。图16A至16C的阶段1至10图示了制造可以包括天线(例如嵌入式天线)的衬底的示例。
该方法去除(在1710中)衬底(例如1670)的部分，以暴露和/或限定第一衬底(例如220)和第二衬底(例如240)之间的柔性连接206。蚀刻过程、机械过程和/或激光过程可以被用于去除衬底1670的部分。衬底的被去除的部分包括至少一个介电层。在一些实施方式中，至少一个金属层(例如互连)可以被去除。图16D的阶段11图示了已经被去除以形成柔性连接206的衬底部分的示例。
该方法将(多个)集成器件(例如222、224、242)和/或(多个)无源器件(例如226、228、246)耦合(在1715中)至至少一个衬底(例如220、240)的第一表面。焊料互连可以被用于将(多个)集成器件和/或(多个)无源器件耦合至衬底。回流过程可以被用于将集成器件和无源器件耦合至衬底。图16D的阶段12图示了被耦合至至少一个衬底的(多个)集成器件和/或(多个)无源器件的示例。
该方法利用至少一个包封层(例如210、270)封装(在1720中)(多个)集成器件和(多个)无源器件。例如，包封层210可以被提供，使得包封层210封装位于衬底之上的集成器件和/或无源器件。不同的实施方式可以通过使用各种过程在衬底之上提供包封层210。例如，包封层210可以通过使用传递模塑过程、片材模塑过程或液体模塑过程被设置在衬底之上。图16E的阶段13图示了被形成在至少一个衬底之上的至少一个包封层的示例。
该方法在包封层(例如210、270)之上和衬底220和衬底240的侧部之上形成(在1725中)屏蔽件(例如230、250)。屏蔽件212可以包括一个或多个金属层(例如(多个)图案化金属层)。屏蔽件212可以被配置为作为电磁干扰(EMI)屏蔽件来操作。电镀过程、化学气相沉积(CVD)过程、物理气相沉积(PVD)过程、溅射过程和/或喷涂可以被用于形成屏蔽件。图16E的阶段14图示了在包封层和/或衬底之上形成屏蔽件的示例。
该方法使柔性连接(例如206)弯曲(在1730中)，以将衬底240相对于衬底220定位，使得衬底220面向第一天线方向，并且衬底240面向不同于第一天线方向的第二天线方向。图16F的阶段15图示了使耦合两个衬底的柔性连接弯曲的示例。在一些实施方式中，该方法可以在柔性连接206周围提供保护材料。
示例性电子器件
图18图示了可以与上述器件、集成器件、集成电路(IC)封装件、集成电路(IC)器件、半导体器件、集成电路、管芯、中介层、封装件、层叠封装(PoP)、系统级封装(SiP)或片上系统(SoC)中的任何一个集成的各种电子设备。例如，移动电话设备1802、膝上型计算机设备1804、固定位置终端设备1806、可穿戴设备1808或汽车1810可以包括本文描述的设备1800。例如，设备1800可以是本文描述的任何设备和/或集成电路(IC)封装。图18所图示的设备1802、1804、1806和1808以及车辆1810仅是示例性的。其他电子设备也可以以设备1800为特征，包括但不限于包括移动设备、手持式个人通信系统(PCS)单元、诸如个人数字助理等便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备等固定位置数据单元、通信设备、智能手机、平板计算机、计算机、可穿戴设备(例如手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动车辆(例如自动驾驶汽车)中实施的电子设备或者存储或取回数据或计算机指令的任何其他设备或其任何组合的一组设备(例如电子设备)。
图2至15、16A至16F和/或17至18所图示的一个或多个组件、过程、特征和/或功能可以被重新布置和/或组合为单个组件、过程、特征或功能，或者被实施在若干组件、过程或功能中。在不脱离本公开的情况下，附加元件、组件、过程和/或功能也可以被添加。还应当注意，图2至15、16A至16F和/或17至18及其在本公开中的对应描述不被限于管芯和/或IC。在一些实施方式中，图2至15、16A至16F和/或17至18及其对应描述可以被用于制造、创建、提供和/或生产器件和/或集成器件。在一些实施方式中，器件可以包括管芯、集成器件、集成无源器件(IPD)、管芯封装件、集成电路(IC)器件、器件封装件、集成电路(IC)封装、晶片、半导体器件、层叠封装(PoP)器件、散热器件和/或中介层。
注意到，本公开中的附图可以表示各种部分、组件、对象、器件、封装件、集成器件、集成电路和/或晶体管的实际表示和/或概念表示。在一些实例中，附图可能未按比例绘制。在一些实例中，为了清晰起见，可能并非所有组件和/或部分被示出。在一些实例中，附图中的各个部分和/或组件的位置、地点、大小和/或形状可以是示例性的。在一些实施方式中，附图中的各种组件和/或部分可以是可选的。
词语“示例性”在本文中被用于表示“充当示例、实例或图示”。本文作为“示例性”描述的任何实施方式或方面不必被解释为比本公开的其他方面更优选或有利。同样地，术语“各个方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指代两个对象之间的直接或间接耦合。例如，如果对象A与对象B物理接触，并且对象B与对象C接触，那么对象A和C仍可以被视为彼此耦合—即使它们没有直接地彼此物理接触。术语“电耦合”可以表示两个物体被直接或间接耦合在一起，使得电流(例如信号、电源、接地)可以在两个对象之间传播。被电耦合的两个对象可能具有或不具有在两个对象之间传播的电流。术语“第一”、“第二”、“第三”和“第四”(和/或高于第四的任何内容)的使用是任意的。所描述的任何组件可以是第一、第二、第三或第四。例如，被称为第二组件的组件可以是第一组件、第二组件、第三组件或第四组件。术语“包封”是指对象可以部分包封或完全包封另一对象。还注意到，本申请中在一个组件位于另一组件之上的上下文中使用的术语“之上”可以被用于表示组件在另一组件上和/或在另一组件中(例如在组件的表面上或被嵌入组件中)。因此，例如在第二组件之上的第一组件可能意味着(1)第一组件在第二组件之上，但不直接接触第二组件，(2)第一组件在第二组件上(例如在其表面上)，和/或(3)第一组件在(例如被嵌入)第二组件中。本公开中使用的术语“大约‘值X’”或“大约值X”表示在‘值X’的10％内。例如，大约1或近似1的值将意味着0.9至1.1范围内的值。
在一些实施方式中，互连是允许或促进两个点、元件和/或组件之间的电连接的器件或封装件的元件或组件。在一些实施方式中，互连可以包括迹线、过孔、焊盘、支柱、再分布金属层和/或凸点下金属化(UBM)层。在一些实施方式中，互连是可以被配置为为信号(例如数据信号)、接地或电源提供电路径的导电材料。互连可以是电路的一部分。互连可以包括多于一个元件或组件。互连可以由一个或多个互连定义。不同的实施方式可以使用不同的过程和/或序列来形成互连。在一些实施方式中，化学气相沉积(CVD)过程、物理气相沉积(PVD)过程、溅射过程、喷涂和/或电镀过程可以被用于形成互连。
而且，注意到，本文包含的各种公开可以被描述为过程，该过程被描绘为流程图、作业图、结构图或框图。尽管流程图可以将操作描述为顺序过程，但是许多操作可以被并行或并发执行。另外，操作的顺序可以被重新布置。过程在其操作被完成时终止。
在不脱离本公开的情况下，本文描述的本公开的各种特征可以被实施在不同的系统中。应当注意，本公开的前述方面仅仅是示例，并且不应被解释为限制本公开。本公开的各个方面的描述旨在是说明性的，而不限制权利要求的范围。因此，本教导可以被容易地应用于其他类型的装置，并且许多替代方案、修改和变化对于本领域技术人员来说将是显而易见的。

Claims (25)

1.一种器件，包括：
第一衬底，包括第一天线；
集成器件，被耦合至所述第一衬底；
包封层，位于所述第一衬底和所述集成器件之上；
第二衬底，包括第二天线；以及
柔性连接，被耦合至所述第一衬底和所述第二衬底。
2.根据权利要求1所述的器件，还包括：位于所述包封层之上的屏蔽件。
3.根据权利要求2所述的器件，
其中所述屏蔽件还位于所述第一衬底的侧表面之上，并且
其中所述屏蔽件包括电磁干扰(EMI)屏蔽件。
4.根据权利要求3所述的器件，其中所述包封层包封所述集成器件。
5.根据权利要求1所述的器件，其中所述柔性连接被嵌入所述第一衬底和所述第二衬底中。
6.根据权利要求1所述的器件，
其中所述第一天线被嵌入所述第一衬底中，
其中所述第一衬底面向第一天线方向，
其中所述第二天线被嵌入所述第二衬底中，并且
其中所述第二衬底面向第二天线方向。
7.根据权利要求1所述的器件，其中所述第一衬底和所述集成器件形成针对所述器件的第一封装件。
8.根据权利要求7所述的器件，其中所述第一封装件包括封装天线(AiP)。
9.根据权利要求1所述的器件，还包括：
第二集成器件，被耦合至所述第二衬底；以及
第二包封层，位于所述第二衬底和所述第二集成器件之上。
10.根据权利要求1所述的器件，其中所述器件被并入到特定器件中，所述特定器件选自由以下各项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器以及机动车辆中的设备。
11.一种装置，包括：
第一衬底，包括第一天线；
集成器件，被耦合至所述第一衬底；
用于包封的部件，位于所述第一衬底和所述集成器件之上；
第二衬底，包括第二天线；以及
用于柔性连接的部件，被耦合至所述第一衬底和所述第二衬底。
12.根据权利要求11所述的装置，还包括：用于屏蔽的部件，所述用于屏蔽的部件位于所述用于包封的部件之上。
13.根据权利要求12所述的装置，
其中所述用于屏蔽的部件还位于所述第一衬底的侧表面之上，并且
其中所述用于屏蔽的部件包括用于电磁干扰(EMI)屏蔽的部件。
14.根据权利要求13所述的装置，其中所述用于包封的部件包封所述集成器件。
15.根据权利要求11所述的装置，其中所述用于柔性连接的部件被嵌入所述第一衬底和所述第二衬底中。
16.根据权利要求11所述的器件，
其中所述第一天线被嵌入所述第一衬底中，
其中所述第一衬底面向第一天线方向，
其中所述第二天线被嵌入所述第二衬底中，并且
其中所述第二衬底面向第二天线方向。
17.根据权利要求11所述的装置，其中所述第一衬底和所述集成器件形成针对所述装置的第一封装件。
18.根据权利要求17所述的装置，其中所述第一封装件包括封装天线(AiP)。
19.根据权利要求11所述的装置，还包括：
第二集成器件，被耦合至所述第二衬底；以及
用于第二包封的部件，位于所述第二衬底和所述第二集成器件之上。
20.根据权利要求11所述的装置，其中所述装置被并入到器件中，所述器件选自由以下各项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器以及机动车辆中的设备。
21.一种用于制造器件的方法，包括：
提供包括第一天线和第二天线的衬底；
去除所述衬底的部分，以限定(i)包括所述第一天线的第一衬底，(ii)包括所述第二天线的第二衬底，以及(iii)被耦合至所述第一衬底和所述第二衬底的柔性连接；
将集成器件耦合至所述衬底；以及
在所述衬底和所述集成器件之上形成包封层。
22.根据权利要求21所述的方法，还包括：在所述包封层之上形成屏蔽件。
23.根据权利要求22所述的方法，
其中所述屏蔽件被形成在所述第一衬底的侧表面之上，并且
其中所述屏蔽件包括电磁干扰(EMI)屏蔽件。
24.根据权利要求21所述的方法，其中所述柔性连接被嵌入在所述第一衬底和所述第二衬底中。
25.根据权利要求21所述的方法，
其中所述第一天线被嵌入所述第一衬底中，
其中所述第一衬底面向第一天线方向，
其中所述第二天线被嵌入所述第二衬底中，并且
其中所述第二衬底面向第二天线方向。
CN202180018326.5A 2020-03-05 2021-02-22 在通过柔性互连耦合的衬底中包括多向天线的器件 Pending CN115210956A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/810,621 2020-03-05
US16/810,621 US11495873B2 (en) 2020-03-05 2020-03-05 Device comprising multi-directional antennas in substrates coupled through flexible interconnects
PCT/US2021/019046 WO2021178156A1 (en) 2020-03-05 2021-02-22 Device comprising multi-directional antennas in substrates coupled through flexible interconnects

Publications (1)

Publication Number Publication Date
CN115210956A true CN115210956A (zh) 2022-10-18

Family

ID=74885036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180018326.5A Pending CN115210956A (zh) 2020-03-05 2021-02-22 在通过柔性互连耦合的衬底中包括多向天线的器件

Country Status (6)

Country Link
US (2) US11495873B2 (zh)
EP (1) EP4115474A1 (zh)
KR (1) KR20220150296A (zh)
CN (1) CN115210956A (zh)
TW (1) TW202207530A (zh)
WO (1) WO2021178156A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594824B2 (en) 2019-10-17 2023-02-28 Qualcomm Incorporated Integrated antenna module
US20210407934A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Components for millimeter-wave communication
US11658391B2 (en) * 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
US11985804B2 (en) * 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making
US20230282959A1 (en) * 2022-03-01 2023-09-07 Qualcomm Incorporated Multi-directional antenna modules employing a surface-mount antenna(s) to support antenna pattern multi-directionality, and related fabrication methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150163937A1 (en) * 2012-07-17 2015-06-11 Google Inc. Rigid flex circuit board
US20180159209A1 (en) * 2016-12-01 2018-06-07 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing wireless module
WO2018207500A1 (ja) * 2017-05-10 2018-11-15 株式会社フジクラ 無線中継装置
US20190103653A1 (en) * 2017-09-30 2019-04-04 Qualcomm Incorporated Antenna module configurations
US20200021015A1 (en) * 2018-07-13 2020-01-16 Samsung Electronics Co., Ltd. Antenna structure and electronic device comprising antenna

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102059815B1 (ko) * 2018-07-09 2019-12-27 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150163937A1 (en) * 2012-07-17 2015-06-11 Google Inc. Rigid flex circuit board
US20180159209A1 (en) * 2016-12-01 2018-06-07 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing wireless module
WO2018207500A1 (ja) * 2017-05-10 2018-11-15 株式会社フジクラ 無線中継装置
US20190103653A1 (en) * 2017-09-30 2019-04-04 Qualcomm Incorporated Antenna module configurations
US20200021015A1 (en) * 2018-07-13 2020-01-16 Samsung Electronics Co., Ltd. Antenna structure and electronic device comprising antenna

Also Published As

Publication number Publication date
US20230155273A1 (en) 2023-05-18
TW202207530A (zh) 2022-02-16
EP4115474A1 (en) 2023-01-11
US20210280959A1 (en) 2021-09-09
US11495873B2 (en) 2022-11-08
WO2021178156A1 (en) 2021-09-10
KR20220150296A (ko) 2022-11-10

Similar Documents

Publication Publication Date Title
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
US10734332B2 (en) High aspect ratio interconnects in air gap of antenna package
US20210091017A1 (en) Package comprising discrete antenna device
KR20220149520A (ko) 더미 인터커넥트들을 포함하는 패키지
EP4118682A1 (en) Device comprising contact to contact coupling of packages
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
US11545425B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US11658403B2 (en) Device, package and/or substrate comprising curved antenna
US11551939B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US11581251B2 (en) Package comprising inter-substrate gradient interconnect structure
CN116075931A (zh) 包括被配置为散热器的导线接合件的封装件
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US20240204039A1 (en) Device having an in-substrate inductor and method for making the inductor
US20240063195A1 (en) Package comprising a first substrate, a second substrate and an electrical device coupled to a bottom surface of the second substrate
US11439008B2 (en) Package with substrate comprising variable thickness solder resist layer
US20230369230A1 (en) Package comprising an interconnection die located between metallization portions
US20230163113A1 (en) Package comprising channel interconnects located between solder interconnects
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지
KR20240057411A (ko) 고밀도 상호연결부들을 갖는 기판을 포함하는 패키지
CN115956290A (zh) 包括通过腔耦合至衬底的集成器件的封装件
CN117678067A (zh) 包括具有悬垂的堆叠式集成器件的封装
CN117941065A (zh) 包括具有背侧金属层的集成器件的封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination