KR20220145786A - 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품 - Google Patents

적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품 Download PDF

Info

Publication number
KR20220145786A
KR20220145786A KR1020220049911A KR20220049911A KR20220145786A KR 20220145786 A KR20220145786 A KR 20220145786A KR 1020220049911 A KR1020220049911 A KR 1020220049911A KR 20220049911 A KR20220049911 A KR 20220049911A KR 20220145786 A KR20220145786 A KR 20220145786A
Authority
KR
South Korea
Prior art keywords
internal electrode
electronic component
ceramic
green sheet
particle diameter
Prior art date
Application number
KR1020220049911A
Other languages
English (en)
Other versions
KR102644765B1 (ko
Inventor
이승철
단성백
박규환
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Publication of KR20220145786A publication Critical patent/KR20220145786A/ko
Application granted granted Critical
Publication of KR102644765B1 publication Critical patent/KR102644765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/04—Drying; Impregnating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

적층세라믹 전자부품 제조방법이 제공된다. 본 발명의 일 실시예에 의한 적층세라믹 전자부품은 (1) 소정의 내부전극 패턴의 역상이 패턴화된 포토레지스트 패턴층이 일면에 형성된 전사기재를 준비하는 단계, (2) 포토레지스트 패턴층을 세라믹 그린시트 일면에 전사시키는 단계, (3) 세라믹 그린시트에 전사된 포토레지스트 패턴층 상에 내부전극 조성물을 전기분사시켜서 내부전극 물질층을 형성시키는 단계, (4) 포토레지스트 패턴층을 세라믹 그린시트 상에서 분리시켜서 패터닝된 내부전극 물질층이 일면에 구비된 세라믹 그린시트를 제조하는 단계, 및 (5) 패터닝된 내부전극 물질층이 일면에 구비된 세라믹 그린시트를 다수 장 적층시킨 뒤 가압 소결시키는 단계를 포함하여 구현된다. 이에 의하면, 대용량화를 위하여 요구되는 내부전극의 초박막화 및 미세패턴화를 보다 용이하고 신뢰성 있게 구현시킬 수 있고, 구비된 내부전극을 초박막화 함에도 우수한 두께 균일도를 가지도록 구현할 수 있으며, 소결 후 내부전극과 세라믹 그린시트 간의 수축특성 차이로 인한 소결체의 형상 변형이나 층간 분리가 방지될 수 있다.

Description

적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품{Method for manufacturing multi-layered ceramic electronic component and multi-layered ceramic electronic component therefrom}
본 발명은 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품에 관한 것이다.
전자기기에 많이 사용되는 전자부품들 중 콘덴서, 커패시터, 바리스터, 서프레서, MLCC 등의 소자들은 전극패턴이 인쇄된 그린시트를 수 개에서 수백 개 적층시킨 뒤 전극과 그린시트를 동시소결하여 단일의 소자를 구현하는 동시소결형 적층세라믹 전자부품에 해당하는데, 최근 전자기기의 소형화, 고성능화에 맞춰서 이들 소자들도 소형화 및 고용량화 되도록 많은 연구가 이루어지고 있다.
이와 같은 동시소결형 적층세라믹 전자부품의 경우 고용량화를 위해서 그린시트를 구성하는 유전체 및 전극의 재질을 개량시키는 것 이외에도 더 많은 개수의 그린시트를 적층시키는 고적층화를 위한 시도가 계속되고 있다. 동시소결형 적층세라믹 전자부품의 고적층화를 위해서는 유전체에 해당하는 그린시트와 전극패턴의 두께 감소가 요구되며, 소형화를 위해서는 전극패턴의 전극 선폭, 전극 간 간격의 미세화가 필수적으로 요구된다.
한편, 종래에 그린시트 상에 전극패턴을 인쇄하는 방법은 스크린 인쇄법이나 그라비아 인쇄법을 이용해왔는데, 스크린 인쇄법이나 그라비아 인쇄법은 비용이 저렴한 이점이 있다. 그러나 이들 방법들은 전극 선폭과 전극 간 간격이 40 ~ 80㎛ 수준으로 밖에 구현할 수 없어서 이 방법들로는 더 작고 정교한 미세한 패턴을 형성하기 곤란하다. 또한, 인쇄 후 전극 두께가 5 ~ 100㎛ 수준으로 1㎛ 이하의 초박막의 전극패턴을 형성하기 어려움에 따라서 고적층화 및 소형화된 동시소결형 적층세라믹 전자부품의 내부 전극을 종래의 스크린 인쇄법이나 그라비아 인쇄법으로는 형성시키기 어려운 문제가 있다. 또한, 초박막의 전극 인쇄를 위해서는 인쇄용 전극조성물의 점도를 크게 낮춰야 하는데, 이로 인해 인쇄번짐, 인쇄 해상도 저하의 문제가 있다.
이에 최근에는 미세 패턴화된 전극을 잉크젯 프린팅 방법으로 구현하는 시도가 계속되고 있는데, 잉크젯 프린팅을 이용해 전극을 형성시킬 경우 두께 1㎛ 이하의 초박막 전극패턴의 구현은 가능하나 생산성이 좋지 않고, 전극 제조용 잉크의 비용이 비싸며, 대면적의 그린시트 상에 전극패턴을 인쇄하기 용이하지 않은 문제가 있다.
이에 따라서 대면적의 그린시트 상에 초박막의 전극패턴을 쉽고, 저렴한 비용으로 형성시켜서 고적층화된 적층세라믹 전자부품을 제조할 수 있는 방법에 대한 개발이 시급한 실정이다.
한국 공개특허공보 제2001-0009879호
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 적층세라믹 전자부품의 대용량화의 구현을 위하여 요구되는 내부전극의 초박막화 및 미세패턴화를 보다 용이하고 신뢰성 있게 구현할 수 있는 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품을 제공하는데 목적이 있다.
또한, 본 발명은 초박막화된 전극이 우수한 두께 균일도를 가지도록 구현하는 동시에 소결 후 내부전극과 세라믹 그린시트 간의 수축특성 차이로 인한 소결체의 형상 변형이나 층간 분리가 방지되는 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품을 제공하는데 다른 목적이 있다.
또한, 본 발명은 초박막화된 전극을 구현 시 소결 전 세라믹 그린시트의 열등한 내화학성에 따라 받을 수 있는 침해를 방지해 초도에 설계한 용량 및 내구성을 온전히 구현할 수 있는 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품을 제공하는데 또 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 (1) 소정의 내부전극 패턴의 역상이 패턴화된 포토레지스트 패턴층이 일면에 형성된 전사기재를 준비하는 단계, (2) 포토레지스트 패턴층을 세라믹 그린시트 일면에 전사시키는 단계, (3) 세라믹 그린시트에 전사된 포토레지스트 패턴층 상에 내부전극 조성물을 전기분사시켜서 내부전극 물질층을 형성시키는 단계, (4) 포토레지스트 패턴층을 세라믹 그린시트 상에서 분리시켜서 패터닝된 내부전극 물질층이 일면에 구비된 세라믹 그린시트를 제조하는 단계, 및 (5) 패터닝된 내부전극 물질층이 일면에 구비된 세라믹 그린시트를 다수 장 적층시킨 뒤 가압 소결시키는 단계를 포함하는 적층세라믹 전자부품 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, (1) 단계에서 준비된 전사기재는, 1-1) 전사기재 일면 상에 포지티브 타입 또는 네거티브 타입의 포토레지스트를 전기분사 시켜서 포토레지스트층을 형성시키는 단계, 1-2) 내부전극 패턴의 역상이 패터닝 되도록 포토레지스트층 상에 마스크 패턴층을 배치시킨 뒤 노광시키는 단계 및 1-3) 현상액을 처리해 노광된 또는 비노광된 포토레지스트층 부분을 제거시켜서 비노광된 또는 노광된 포토레지스트 부분인 포토레지스트 패턴층을 구현하는 단계를 포함하여 준비될 수 있다.
또한, 상기 (3) 단계와 (4) 단계 사이에 내부전극 물질층을 건조시키는 단계를 더 포함할 수 있다.
또한, 상기 (3) 단계에서 내부전극 조성물은 평균두께가 1.5㎛ 이하가 되도록 전기분사되며, 상기 (4) 단계에서 패터닝된 내부전극 물질층은 평균두께가 1.0㎛ 이하이며, 세라믹 그린시트는 평균두께가 5.0㎛ 이하일 수 있다.
또한, 제조된 적층세라믹 전자부품은 MLCC 일 수 있다.
또한, 상기 내부전극 조성물은 건조 시 평균두께가 1.0㎛ 이하인 내부전극 물질층을 구현하기 위한 전기분사용 내부전극 조성물로서, 평균입경이 150㎚ 이하인 도전성 금속분말, 세라믹 분말, 바인더 수지 및 용제를 포함할 수 있다.
또한, 상기 도전성 금속분말은 평균입경이 80㎚ 이하일 수 있다.
또한, 상기 도전성 금속분말은 평균입경의 2배 이상의 입경을 가지는 입자의 수가 전체 도전성 금속분말 개수의 20% 이하이며, 평균입경의 0.5배 이하의 입경을 가지는 입자의 수가 전체 도전성 금속분말 개수의 20% 이하일 수 있다.
또한, 상기 도전성 금속분말은 Ni, Mn, Cr, Al, Ag, Cu, Pd, W, Mo 및 Co로 이루어진 군에서 선택된 1종의 금속, 이들 중 적어도 1종을 포함하는 합금, 및 이들 중 적어도 2종을 포함하는 혼합금속 중 어느 하나 이상을 포함할 수 있다.
또한, 상기 세라믹 분말은 티타니아, 알루미나, 실리카, 코디에라이트, 뮬라이트, 스피넬, 티탄산 바륨, 칼슘지르코니아 및 지르코니아로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 세라믹 분말을 포함할 수 있다.
또한, 상기 세라믹 분말은 도전성 금속분말 평균입경의 0.1 ~ 0.5배의 평균입경을 가질 수 있다.
또한, 상기 도전성 금속분말은 전체 중량 기준 10 ~ 30중량%로 구비될 수 있다.
또한, 상기 세라믹 분말은 도전성 금속분말 100 중량부에 대해서 4 ~ 10 중량부로 포함될 수 있다.
또한, 상기 바인더 수지는 도전성 금속분말 100 중량부에 대해서 2 ~ 13중량부로 포함될 수 있다.
또한, 상기 세라믹 분말은 평균입경이 45㎚ 이하일 수 있다.
또한, 상기 바인더 수지는 폴리비닐부티랄 100 중량부에 대하여 에틸셀룰로오스를 30 ~ 60 중량부로 포함할 수 있다.
또한, 상기 내부전극 조성물은 25℃에서 점도가 50 ~ 150 cps일 수 있다.
또한, 본 발명은 세라믹 몸체 및 상기 몸체 내부에 배치된 다수 개의 내부전극을 포함하는 적층세라믹 전자부품에 있어서, 상기 내부전극의 평균두께가 0.7㎛ 이하이며, 다수 개의 내부전극 중 세라믹 몸체의 두께방향으로 이격하여 인접한 내부전극 간 수직거리의 최소값이 2.0㎛ 이하인 적층세라믹 전자부품을 제공한다.
본 발명에 의한 적층세라믹 전자부품 제조방법은 적층세라믹 전자부품의 대용량화의 구현을 위하여 요구되는 내부전극의 초박막화 및 미세패턴화를 보다 용이하고 신뢰성 있게 구현시킬 수 있다. 또한, 구비된 내부전극을 초박막화 함에도 우수한 두께 균일도를 가지도록 구현할 수 있고, 소결 후 내부전극과 세라믹 그린시트 간의 수축특성 차이로 인한 소결체의 형상 변형이나 층간 분리가 방지될 수 있다. 나아가 초박막화된 전극을 구현 시 소결 전 세라믹 그린시트의 열등한 내화학성에 따라 받을 수 있는 침해를 방지해 초도에 설계한 용량 및 내구성이 온전히 구현된 적층세라믹 전자부품을 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층세라믹 전자부품의 제조방법을 도시한 공정모식도,
도 2는 본 발명의 일 실시예에 따른 적층세라믹 전자부품의 제조방법에 적용되는 포토레지스트 패턴층이 일면에 형성된 전사기재의 제조방법을 도시한 공정모식도,
도 3은 본 발명의 일 실시예에 사용되는 내부전극 조성물에 포함되는 도전성 금속분말로써 평균입경이 75㎚인 니켈 분말의 SEM 사진,
도 4 도 3에 따른 니켈 분말이 습식분급 되기 전 SEM 사진,
도 5는 본 발명의 일 실시예에 사용되는 내부전극 조성물에 포함되는 세라믹 분말로써 티탄산바륨 분말의 SEM 사진,
도 6 및 도 7은 각각 도 3 및 도 4에 따른 니켈 분말을 함유한 내부전극 조성물의 사진으로서, 도 6은 니켈 분말의 침강 없이 세라믹 분말과 균일분산된 사진이고, 도 7은 니켈 분말의 침강에 따라서 세라믹 분말과 상분리가 발생한 사진, 그리고
도 8 및 도 9는 본 발명의 일 실시예에 따라서 내부전극 조성물이 전기분사된 후 건조된 내부전극의 광학현미경 사진으로서, 도 8은 패턴화된 내부전극 물질층이 미형성된 부분이 없는 연속 전극면 형성성이 우수한 내부전극 패턴의 사진이며, 도 9는 내부전극 패턴 내 내부전극이 미형성된 부분(동그라미 표시부분)이 존재해 연속 전극면이 부분적으로 형성되지 못한 내부전극 패턴의 사진이다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 및 도 2를 참조하여 설명하면, 본 발명의 일 실시예 따른 적층세라믹 전자부품의 제조방법은 (1) 세라믹 그린시트(11)와, 세라믹 그린시트(11) 상에 인쇄시키고자 하는 소정의 내부전극 패턴의 역상이 패턴화된 포토레지스트 패턴층(3c)이 일면에 형성된 전사기재(4)를 각각 준비하는 단계(도 1 (a) 및 도 2), (2) 전사기재(4)의 포토레지스트 패턴층(3c)을 세라믹 그린시트(11) 일면에 전사시키는 단계(도 1의 (b) 및 (c)), (3) 포토레지스트 패턴층(3c)이 전사된 세라믹 그린시트(11) 상부 전면에 내부전극 조성물을 전기분사시켜서 내부전극 물질층(12)을 형성시키는 단계(도 1의 (d)), (4) 포토레지스트 패턴층(3c)을 세라믹 그린시트(11) 상에서 제거시켜서 패터닝된 내부전극 물질층(12)이 구비된 세라믹 그린시트(10)를 제조하는 단계(도 1의 (e)), 및 (5) 패터닝된 내부전극 물질층(12)이 구비된 세라믹 그린시트(10,20,30)를 다수 장 적층시킨 뒤 가압 소결시키는 단계(도 1의 (f))를 포함하여 수행된다.
먼저, 본 발명의 (1) 단계로써, (1) 세라믹 그린시트(11)와, 세라믹 그린시트(11) 상에 인쇄하고자 하는 소정의 내부전극 패턴의 역상이 패턴화된 포토레지스트 패턴층(3c)이 일면에 형성된 전사기재(4)를 각각 준비하는 단계에 대해서 설명한다.
상기 세라믹 그린시트(11)는 적층세라믹 전자부품을 제조 시 사용되는 공지의 세라믹 그린시트 또는 공지의 세라믹 그린시트의 조성 등을 적절히 변경한 세라믹 그린시트의 경우 제한 없이 사용될 수 있다. 상기 세라믹 그린시트(11)는 목적하는 적층세라믹 전자부품의 용도에서 요구되는 물성 구현에 적합한 세라믹 재료가 사용될 수 있다. 이를 MLCC를 예시로 설명하면, 세라믹 그린시트는 class Ⅰ 및/또는 class Ⅱ로 통칭되는 유전체 재료를 포함할 수 있다. 다만, 고용량의 MLCC 구현 측면에서 class Ⅱ로 통칭되는 유전체 재료 주성분으로 포함할 수 있으며, 일 예로, BaTiO3, (Ba,Ca)(Ti,Zr)O3, CaTiO3, SrTiO3, CaZrO3 등의 강유전체를 사용할 수 있다.
또한, 상술한 유전체 재료 이외에 부성분으로 유리질 성분, 유전체 재료를 결합시키기 위한 바인더 성분 및 용제를 더 포함할 수 있고, 이외에 통상적인 세라믹 그린시트를 제조 시 포함되는 성분을 더 포함할 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다. 한편, 상기 유리질 성분은 소체의 밀도를 증가시켜 소체의 기계적강도를 담보하기 위한 것으로써, Al, B, Si, Ca 및 Mg로 이루어진 군에서 선택된 1 종 이상의 금속 또는 비금속의 산화물을 포함할 수 있다.
한편, 고적층화된 대용량의 적층세라믹 전자부품을 구현하기 위해서는 세라믹 그린시트(11)의 두께 역시 얇아지는 것이 유리한데, 이를 위해서는 상술한 유전체 재료나 유리질 성분 역시 미립자화 되는 것이 바람직하며, 일 예로, 1.0㎛ 이하, 보다 바람직하게는 800㎚ 이하로 미립자화된 유전체 재료나 유리질 성분을 사용함이 좋다.
상기 세라믹 그린시트(11)는 유전체 재료, 유리질 성분, 바인더 성분, 용제 등을 습식 혼합하여 세라믹 슬러리를 제조한 뒤 이를 캐리어 필름(1) 상에 소정의 두께로 도포하고 건조시켜서 구현될 수 있다. 이때, 세라믹 슬러리의 도포방법은 일 예로 다이 코터, 그라비아 코터, 마이크로 그라비어 코터 등의 공지된 방법, 방법에 따른 공지된 조건 및 장치를 적절히 이용할 수 있으므로 본 발명은 이에 대해 구체적인 설명을 생략한다. 또한, 상기 캐리어 필름(1)은 그린시트 제조 시 사용되는 공지의 필름일 수 있으며, 일 예로 PET 필름일 수 있으며, 상기 PET 필름의 일면에는 이형층이 더 포함될 수 있다. 또한, 캐리어 필름(1) 상에 도포된 세라믹 슬러리는 건조공정을 거칠 수 있는데, 상기 건조공정은 용제의 종류 및 함량, 도포된 세라믹 슬러리의 두께 등을 고려해 공지된 조건을 이용하여 수행될 수 있다.
또한, 제조된 세라믹 그린시트(11)는 평균두께가 일예로 0.1 ~ 5.0㎛일 수 있으며, 고적층화를 위해서 박형화 됨을 고려해 바람직하게는 평균두께가 0.1 ~ 3.0㎛, 보다 바람직하게는 0.1 ~ 1.5㎛, 보다 더 바람직하게는 0.1 ~ 1.0㎛, 더 바람직하게는 0.1 ~ 0.5㎛일 수 있으나 이에 제한되는 것은 아니다.
또한, 내부전극 패턴의 역상을 갖는 포토레지스트 패턴층이 일면에 형성된 전사기재(4)는 1-1) 단계로서 기재(2) 일면 상에 포지티브 타입 또는 네거티브 타입의 포토레지스트를 전기분사(6)시켜서 포토레지스트층(3a)을 형성시키는 단계(도 2의 (b)), 1-2) 단계로서 내부전극 패턴의 역상이 패터닝 되도록 포토레지스트층(3a) 상에 마스크 패턴층(5)을 배치시킨 뒤 노광시키는 단계(도 2의 (c)), 및 1-3) 단계로서 현상액을 처리해 노광 또는 비노광된 포토레지스트층 부분(3b)을 제거시켜서 비노광 또는 노광된 포토레지스트 부분인 포토레지스트 패턴층(3c)을 구현하는 단계(도 2의 (d))를 포함하여 준비될 수 있다.
1-1) 단계에서 사용되는 상기 기재(2)는 도 2의 (a)에 도시된 것과 같이 지지부재(2a) 및 지지부재(2a) 일면에 이형층(2b)이 형성된 것일 수 있다. 상기 지지부재(2a)는 통상적인 전사기재에 사용되는 것일 수 있으며, 일 예로 PET 필름일 수 있다. 또한, 상기 이형층(2b)은 포토레지스트 패턴층(3c)이 기재(2)로부터 쉽게 분리되어 그린시트(11) 상에 원활히 전사되도록 하는 층으로써 실리콘, 테프론 등으로 구현된 공지된 이형층의 경우 제한 없이 사용될 수 있다.
준비된 기재(2) 일면에 포토레지스트층(3a)을 형성시키는데, 이때 포토레지스트층(3a)은 그린시트(11)에 전사된 후 그린시트(11)의 물리, 화학적 침해 없이 쉽게 제거될 수 있도록 얇고 균일한 두께를 갖도록 함이 유리하므로 전기분사(6)를 통해서 형성될 수 있다. 상기 전기분사는 공지된 전기분사장치에 분사용액으로 포토레지스트 조성물을 투입하여 수행될 수 있고, 상기 포토레지스트 조성물은 전기분사에 적합한 전기전도도와 점도를 갖도록 설계될 수 있다. 또한, 상기 포토레지스트 조성물은 공지된 포지티브 타입의 포토레지스트 또는 네거티브 타입의 포토레지스트 및 용제를 구비할 수 있으며, 본 발명은 이에 대해 구체적으로 한정하지 않는다.
한편, 선택되는 포토레지스트 타입에 맞춰서 후술하는 마스크 패턴층(5)의 형상이 달라질 수 있다. 즉, 포지티브 타입의 포토레지스트를 사용할 경우 목적하는 내부전극 패턴의 역상에 해당하는 마스크 패턴층을 이용할 수 있고, 네거티브 타입의 포토레지스트를 사용할 경우 목적하는 내부전극 패턴과 동일한 마스크 패턴층을 이용할 수 있다. 다만, 포지티브 타입의 포토레지스트의 경우 윗면보다 아래면이 더 넓은, 즉 수직단면 상에서 사다리꼴 형상을 갖도록 측벽이 기울어져 형성될 수 있는데, 이 경우 내부전극 물질층이 포토레지스트층 상부면, 기울어진 포토레지스트층 측벽면 및 세라믹 그린시트 상부면 상에 하나의 층으로 연결된 상태로 형성됨에 따라서 포토레지스트층을 제거하더라도 내부전극 물질층이 깨끗하게 패터닝되기 어려울 수 있다. 또한, 포지티브 타입의 포토레지스트의 경우 제거가 용이하지 않을 수 있고, 제거를 위해서 사용되는 용제로 인해 세라믹 그린시트(11)가 침해받을 우려가 있다. 이에 상기 포토레지시트는 네거티브 타입의 포토레지스트일 수 있으며, 네거티브 타입의 포토레지스트의 경우 도 2의 (d)에 도시된 것과 같이 측벽이 언더컷 된 형상으로 구현될 수 있어서 리프트 오프 공정을 통해서 세라믹 그린시트(11) 상에서 쉽게 분리 제거될 수 있는 이점이 있다.
또한, 전기분사를 통해서 기재(2) 상에 도포된 포토레지스트 조성물은 공지된 건조과정을 더 거쳐서 포토레지스트층(3a)으로 구현될 수 있으며, 이때 포토레지스트층(3a)의 평균두께는 3㎛ 이하로 형성될 수 있다. 만일 포토레지스트층(3a)의 평균두께가 3㎛를 초과 시 더욱 미세한 선폭을 가지는 전극패턴을 구현하기 어려울 수 있다.
다음으로 도 2의 (c)에 도시된 것과 같이 1-2) 단계로, 내부전극 패턴의 역상이 패터닝 되도록 포토레지스트층(3a) 상에 마스크 패턴층(5)을 배치시킨 뒤 노광시키는 단계를 수행할 수 있다. 상기 마스크 패턴층(5)은 포토레지스트층(3a)을 노광시키기 위한 자외선이나 전자선에 대한 비투과성 재질로 구현된 공지의 마스크 패턴층 재료를 이용할 수 있다.
한편, 도 2의 (c)는 네거티브 포토레지스트를 이용하고, 구현하고자 하는 전극패턴과 동일한 패턴을 가지는 마스크 패턴층(5)을 이용해서 노광하는 공정을 도시하고 있는데, 이에 제한되는 것은 아니며 상술한 것과 같이 마스크 패턴층(5)에 형성된 패턴의 형상은 사용되는 포토레지스트 타입에 따라서 내부전극 패턴과 동일한 패턴을 갖거나, 또는 이의 역상인 패턴을 가질 수 있다.
또한, 조사되는 자외선 또는 전자선 등의 활성에너지의 세기와 조사시간은 선택되는 포토레지스트의 구제적인 종류, 포토레지스트층의 두께 등을 고려해 적절히 변경할 수 있으므로 본 발명은 이에 특별히 한정하지 않는다.
이후 1-3) 단계로, 현상액을 처리해 포지티브 타입의 포토레지스트를 사용 시 노광된 포토레지스트층 부분을 제거시켜서 비노광된 포토레지스트 부분인 포토레지스트 패턴층을 구현하거나 또는 네거티브 타입의 포토레지스트를 사용 시 비노광된 포토레지스트층 부분(3b)을 제거시켜서 노광된 포토레지스트 부분인 포토레지스트 패턴층(3c)을 구현하는 단계를 수행할 수 있다. 상기 현상액은 사용되는 포토레지스트의 종류에 따라서 공지된 현상액을 사용할 수 있음에 따라서 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 본 발명에 따른 (2) 단계로써, 도 1의 (b) 및 (c)에 도시된 것과 같이 포토레지스트 패턴층(3c)이 구비된 전사기재(4)의 포토레지스트 패턴층(3c)을 세라믹 그린시트(11) 일면에 전사시키는 단계를 수행한다. 구체적으로 포토레지스트 패턴층(3c)이 구비된 전사기재(4)와 세라믹 그린시트(11) 간을 맞접한 후 소정의 압력을 가한 뒤 전사기재(4)에서 기재(2)를 분리시키는 것을 통해서 포토레지스트 패턴층(3c)을 세라믹 그린시트(11)로 전사시킬 수 있다. 이때 압력을 가함과 함께 소정의 열을 가할 수 있으며, 이를 통해서 포토레지스트 패턴층(3c)의 전사성을 향상시킬 수 있다. 한편, 본 발명은 (1) 단계를 통해서 준비된 포토레지스트 패턴층(3c)을 구비한 전사기재(4)를 이용해 세라믹 그린시트(11) 상에 패턴층을 형성시키는데, 이 경우 세라믹 그린시트(11) 상에 직접 포토레지스트 조성물을 처리하고 일정온도에서 건조(또는 베이킹) 후 노광, 현상해 소정의 패턴을 형성시키는 경우에 대비해 세라믹 그린시트(11)의 침해를 최소화할 수 있어서 유리하다. 특히 초박막의 세라믹 그린시트를 이용할 경우 발생하는 침해는 적층 세라믹 부품을 제조하는데 사용되는 통상적인 두께의 세라믹 그린시트에 미치는 영향보다 매우 심각할 수 있다. 따라서 포토레지스트 패턴층(3c)을 구비한 전사기재(4)를 이용할 경우 포토레지스트 조성물 내 용매, 노광 시 가해지는 물리적 영향, 알칼리 등을 띠는 현상액에 의해 세라믹 그린시트가 용해되는 등의 침해를 방지할 수 있는 이점이 있다.
다음으로 본 발명에 따른 (3) 단계로써, 도 1의 (d)에 도시된 것과 같이 세라믹 그린시트(11) 일면에 전사된 포토레지스트 패턴층(3c) 상부 전면에 내부전극 조성물을 평균두께가 1.5㎛ 이하가 되도록 전기분사(6)시켜서 내부전극 물질층(12)을 형성시키는 단계를 수행한다. 초박막 두께를 가지는 내부전극을 구현하기 위해서는 결국 내부전극 조성물의 도포 두께를 매우 얇게 조절하는 것이 중요하다. 종래에 사용되던 스크린 인쇄나 그라비아 인쇄의 경우 인쇄 후 전극의 두께가 통상적으로 5㎛ 이상인데, 이는 전극 페이스트와 같은 전극 조성물의 도포 후 두께를 이보다도 얇고 균일하게 형성하기 어려운 것에 기인한다. 그러나 본 발명은 내부전극 조성물을 전기분사를 통해서 도포시킴에 따라서 보다 얇고 균일한 두께의 내부전극을 구현시킬 수 있다. 만일 도포되는 내부전극 조성물의 평균두께가 1.5㎛를 초과 시 건조된 상태의 내부전극 물질층의 평균두께가 1.0㎛ 이하를 만족하기 어렵고, 결국 고적층화된 적층세라믹 전자부품을 구현하기 어려울 수 있다.
상기 내부전극 조성물은 전기분사됨을 고려 시 통상적인 내부전극을 제조하기 위한 페이스트를 그대로 사용하기는 어렵다. 특히 전극 페이스트의 높은 전기전도도나 점도는 전기분사를 저해해 균일 두께로 전극 조성물이 도포되기 어려울 수 있다. 또한, 종래 전극 페이스트 내 함유된 금속분말의 입경이나 분포 역시 크고 넓어 초박막, 구체적으로 도포 후 1.5㎛이하, 건조 후 1.0㎛ 이하의 평균두께를 가지는 내부전극 물질층을 구현하기 어려울 수 있다. 이에 바람직하게는 상기 내부전극 조성물은 전기분사 방법에 적합하면서도 건조 시 평균두께가 1.0㎛, 바람직하게는 0.6㎛ 이하인 초박막의 내부전극 물질층을 구현할 수 있도록 평균입경이 150㎚ 이하인 도전성 금속분말, 세라믹 분말, 바인더 수지 및 용제를 포함하여 구현된 것을 사용할 수 있다.
상기 도전성 금속분말은 도전성을 부여하고 소결 후 내부전극의 몸체를 형성하는 것으로써, 통상적으로 전자부품용 전극을 제조하는데 사용되는 도전성 금속분말의 경우 제한 없이 사용할 수 있다. 일 예로 상기 도전성 금속분말은 니켈, 망간, 크롬, 알루미늄, 은, 구리, 팔라듐, 텅스텐, 몰리브덴 및 코발트로 이루어진 군에서 선택된 1종의 금속, 이들 중 적어도 1종을 포함하는 합금, 및 이들 중 적어도 2종을 포함하는 혼합금속 중 어느 하나 이상을 포함할 수 있다. 다만, 세라믹 그린시트와 함께 동시소결 시 소결온도를 고려해 팔라듐, 은-팔라듐 합금, 은, 니켈 및 구리로 이루어진 군에서 선택된 1종을 이상의 포함할 수 있고, 내열성, 도전성 및 재료비를 고려해 보다 바람직하게는 니켈을 포함할 수 있다.
또한, 상기 도전성 금속분말은 평균입경이 150㎚ 이하, 바람직하게는 100㎚ 이하, 보다 더 바람직하게는 80㎚ 이하일 수 있고, 만일 도전성 금속분말의 평균입경이 150㎚를 초과 시 전기분사 후 건조된 내부전극 물질층(12)의 평균두께가 1.0㎛를 초과하거나, 건조된 내부전극 물질층(12)이 연속전극면을 형성하기 어렵거나, 평균두께가 1.0㎛ 이하인 건조된 내부전극 물질층을 구현하는 경우에도 두께 균일도가 매우 불균일 할 수 있고, 이로 인해 양품의 고적층화된 적층세라믹 부품을 구현하기 어려울 수 있다.
한편, 도전성 금속분말은 평균입경이 5㎚ 이상, 보다 바람직하게는 10㎚ 이상, 보다 더 바람직하게는 20㎚ 이상일 수 있는데, 만일 평균입경이 5㎚ 미만일 경우 도전성 금속분말 자체의 구현이 용이하지 않으며, 재료비가 상승할 수 있다. 또한, 금속분말이 미립자화되어 분산성 확보가 요구되는데, 분산성 확보를 위해 추가되는 분산제와 같은 유기화합물로 인해서 탈지가 용이하지 않을 수 있고, 이로 인해서 적층세라믹 부품이 소결 시에 그린시트 층 간 분리가 발생할 수 있다. 또한, 별도의 분산제를 포함하지 않은 경우 도전성 금속분말의 평균입경이 과소 시 분산성이 저하되고, 응집되어 조대한 2차 입자를 형성 시 건조된 내부전극 물질층이 연속전극면을 형성하기 어렵거나, 두께 불균일이 심화될 우려가 있어서 바람직하지 못하다.
또한, 상기 도전성 금속분말은 평균입경의 2배 이상의 입경을 가지는 입자의 수가 전체 도전성 금속분말 개수의 20% 이하, 보다 바람직하게는 15%이하, 보다 더 바람직하게는 10% 이하이며, 더 바람직하게는 5% 이하이며, 평균입경의 0.5배 이하의 입경을 가지는 입자의 수가 전체 도전성 금속분말 개수의 20% 이하, 보다 바람직하게는 10% 이하인 입도분포를 가질 수 있으며, 이를 통해 전기분사를 위해 공급되는 내부전극 조성물 내 도전성 금속분말이 응집해 2차 입자를 형성시키는 것을 최소화하고, 전기분사 장치 내 분사용액 챔버 내에서 도전성 금속분말의 침강을 최소화 또는 방지하기에 적합하며, 이를 통해서 건조된 내부전극 물질층 내 부분적으로 전극조성물이 미분사되어 전극이 형성되지 못한 영역이 존재하지 않는 연속 전극면을 형성하기 유리하고, 전기분사로 형성된 전극의 위치별 저항 등의 전기적 특성 불균일이나, 건조된 내부전극 물질층 및/또는 소결된 내부전극의 두께 불균일 등 내부전극 외관품질의 저하를 방지하기에 유리할 수 있다.
또한, 상기 도전성 금속분말은 내부전극 조성물 전체 중량을 기준으로 30중량% 이하, 보다 바람직하게는 10 ~ 30중량%, 보다 더 바람직하게는 20 ~ 30중량%로 구비될 수 있다. 만일 도전성 금속분말이 30중량%를 초과해 포함될 경우 전기분사를 위해 공급되는 내부전극 조성물 내 도전성 금속분말의 침강 또는 침전이 발생할 수 있고, 이로 인해서 전기분사 시 도전성 분말이 불균일하게 분사될 수 있다. 또한, 전기분사로 구현되는 전극의 두께를 조절하기 어려울 수 있다. 또한, 도전성 금속분말이 10 중량% 미만으로 구비 시 건조된 내부전극 물질층 또는 소결된 내부전극이 물방울과 같은 아일랜드를 형성할 수 있고, 이로 인해 전극면의 연속 형성성이 저하되거나 건조 및/또는 소결된 전극 두께가 불균일해지는 등 목적하는 내부전극을 구현하기 어려울 수 있다.
한편, 상술한 도전성 금속분말로 인해 내부전극 조성물은 높은 전기전도도를 띠게 되는데, 높은 전기전도도로 인해서 전기분사가 어려워질 수 있다. 이에 따라서 내부전극 조성물은 세라믹 분말을 포함하며, 이를 통해 전극조성물이 전기분사에 적합한 전기전도도로 조절될 수 있다. 또한, 세라믹 그린시트 상에 내부전극 조성물이 처리된 뒤 동시소결 시 발생하는 건조된 내부전극 물질층과 세라믹 그린시트 간의 소결온도 차이 및 이로 인한 수축특성의 차이로 인해서 소결체가 찌그러지는 등의 형상 변형을 방지할 수 있다. 나아가 소결 후 세라믹 분말 유래 세라믹 성분은 소결된 내부전극의 표면쪽으로 이동하여 소결된 도전성 금속분말 유래 도전성 성분과 층분리될 수 있고 이를 통해 유전율을 높일 수 있어서 MLCC 등의 적층세라믹 부품의 특성 향상에 기여할 수 있다.
또한, 상기 세라믹 분말은 평균입경이 100㎚ 이하, 다른 일예로 70㎚이하, 45㎚ 이하, 또는 1 ~ 30㎚일 수 있다. 또한, 세라믹 분말은 도전성 금속분말의 평균입경을 고려해 적절한 평균입경을 갖는 것을 사용할 수 있는데, 구체적으로 도전성 금속분말 평균입경의 0.5배 이하, 보다 바람직하게는 0.3배 이하로 더 작은 평균입경을 가지는 것을 사용할 수 있고, 이를 통해서 소결 시 건조된 내부전극 물질층이 세라믹 그린시트 보다 더 빠르게 수축되는 것을 지연시키기에 유리하다. 일예로, 평균입경이 80㎚인 도전성 금속분말을 사용 시 세라믹 분말의 평균입경은 20㎚ 이하일 수 있다. 다만, 도전성 금속분말의 평균입경 대비 세라믹 분말의 평균입경이 0.1배 미만으로 더 작아질 경우 입자의 표면적 증가로 인한 수지의 첨가량이 많아져야 할 수 있고, 건조 및/또는 소결된 전극의 두께 불균일을 야기할 우려가 있고, 소결 시 내부전극의 수축율이 커져서 바람직하지 못할 수 있다.
한편, 상기 세라믹 분말 역시 평균입경 대비 2배 이상의 입경을 가지는 조대입자의 비율이 적을수록 균일한 분산상을 유지하기 유리할 수 있다. 이에 따라 상기 세라믹 분말은 평균입경의 2배 이상의 입경을 갖는 입자의 수가 전체 세라믹 분말 입자 수의 20% 이하, 보다 바람직하게는 10%이하, 더욱 바람직하게는 5% 이하일 수 있다.
또한, 상기 세라믹 분말은 공지된 세라믹 분말의 경우 제한 없이 사용될 수 있으나, 일 예로 티타니아, 알루미나, 실리카, 코디에라이트, 뮬라이트, 스피넬, 티탄산 바륨 및 지르코니아로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 세라믹 분말을 포함할 수 있다. 이때, 상기 세라믹 분말은 세라믹 그린시트의 유전체 성분과 공통인 성분으로 선택될 수 있고, 이를 통해서 동시소결 시 세라믹 그린시트와 전극 간 수축특성 제어가 보다 용이할 수 있고, 내부전극 물질층(12)과 세라믹 그린시트(11) 간의 접합 및 밀착특성을 개선하기에 유리할 수 있다. 한편, 세라믹 분말이 티탄산 바륨인 경우 Ca, Zr이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등도 티탄산 바륨의 범주 내 속함을 밝혀둔다.
또한, 상기 세라믹 분말은 도전성 금속분말 100 중량부에 대해서 4 ~ 10 중량부, 보다 바람직하게는 4 ~ 7 중량부로 포함될 수 있는데, 만일 세라믹 분말을 4중량부 미만으로 구비할 경우 구현되는 내부전극의 두께조절이 어려울 수 있다. 또한, 세라믹 그린시트와 동시소결 시 수축특성의 제어가 어렵고, 소결 후 구현된 내부전극의 크랙, 박리가 빈번할 수 있다. 또한, 만일 세라믹 분말을 10중량부 초과하여 함유 시 구현되는 내부전극의 전기전도도가 저하되고, 소결 시 내부전극의 수축 정도가 과대해질 우려가 있다.
한편, 본 발명에서 상술한 도전성 금속분말 및 세라믹 분말의 입경은 동적광산란법에 의한 입도측정에 기초하는 값으로서 체적 기준의 입경이며, 평균입경은 누적체적기준 입도분포에서 D50에 해당하는 입경을 의미한다. 또한, 상기 측정장치는 나노크기의 분말 입경, 계수가 가능한 공지의 측정장치에 의할 수 있고, 일 예로 Zetasizer 시리즈, APS-100 등의 측정장치에 의할 수 있다.
또한, 상술한 도전성 금속분말로써 평균입경이 150㎚ 이하인 도전성 금속분말은 PVD, CVD 등의 건식 플라즈마 분말 합성법을 이용해 구현할 수 있는데, 이를 통해 입자의 표면이 깨끗한 분말을 제조하기에 유리할 수 있다. 또한, 건식 플라즈마 분말 합성법을 이용해 수득된 도전성 금속분말을 공지된 자연낙하법 또는 원심분리 등을 이용한 습식 분급공정을 수행하는 것이 목적하는 입경 및 분포를 가지는 도전성 금속분말을 수득하기에 유리할 수 있다. 이때, 원심분리에 의한 강제 분급을 사용하는 것이 바람직하며 생산의 효율성을 위해 연속식 원심분리기의 사용이 좋다. 상기 연속식 원심분리기는 원심분리기의 회전속도 및 분당 투입량을 조절하여 입경 평균을 조절할 수 있고, 전극조성물 내 도전성 금속분말의 빠른 침강을 유발해 균일 분산을 저해하는 조대입자, 예를 들어 평균입경의 2배 이상의 입경을 가지는 도전성 금속분말의 개수 비율이 적도록 제어할 수 있다. 원심분리기의 회전속도가 너무 높으면 생산 수율이 많이 저하 되며 너무 낮으면 균일분산을 저해하는 조대입자 제거율이 떨어진다. 또한 투입량이 너무 많으면 원심분리기 챔버(chamber)에서 원심력을 받는 시간이 짧아지므로 거대 입자 제거가 용이하지 않으며 너무 적으면 효율은 좋아지지만 생산시간이 길어지므로 바람직하지 않을 수 있다. 또한, 도전성 금속분말의 입경분포를 목적하는 수준으로 세밀하게 제어하기 위한 여과공정을 더 수행할 수 있으며, 이때 여과공정은 공지된 필터여재를 이용해 조대입자를 제거하는 통상적인 공정을 통해서 수행할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 구체적으로 도 3은 실시예 4에서 사용된 도전성 금속분말의 SEM 사진으로 도 4에 도시된 것과 같은 도전성 금속분말을 원심분리법을 통한 습식분급을 통해 조대입자 비율이 낮도록 입도가 조절됨에 따라서 도 6에 도시된 것이 전극조성물의 분산상태가 양호한 것을 알 수 있다. 이에 반해 도전성 금속분말의 조대입자가 많을 경우 도 7에 도시된 것과 같이 도전성 금속분말의 침강이 많이 이루어져 세라믹 분말과 상분리가 된 것을 확인할 수 있다.
또한, 상기 세라믹 분말은 상용화된 세라믹 분말을 이용해 목적하는 입도분포를 가지도록 공지의 분체기술 및 미립자 제어기술을 적절히 활용하여 제조할 수 있으며, 구체적인 수단으로서 공지된 여러 분쇄분급법, 관련 장치 및 이를 이용한 분쇄조건, 분쇄시간 등의 인자 조절을 통해서 제조할 수 있다. 일예로 분쇄기의 경우 브레이드 밀 또는 수퍼로터를 채용한 기계식 분쇄기나 고압공기의 고속기류를 이용해서 입자끼리 벽면에 충돌시켜서 분쇄시키는 기류식 분쇄기 중 어느 하나를 사용하거나 어느 하나를 사용해 분쇄한 분쇄물을 다시 다른 분쇄기에 투입해 분쇄하는 방식으로 분쇄수준을 조절할 수 있다. 또한, 원심풍력분산기 등의 분쇄물을 분급시키는 분급기, 미립자의 응집을 방지하기 위해 고속기류 등의 물리적 분산력을 이용한 분산기, 또는 습식분급법으로 원심분리법을 통해 목적하는 입도분포를 가지도록 세라믹 분말을 분급할 수 있으며, 본 발명은 이에 대한 구체적인 설명은 생략한다.
또한, 내부전극 조성물은 상술한 도전성 금속분말 및 세라믹 분말과 함께 바인더 수지를 포함하며, 이를 통해 전기분사를 통한 전극형성성 및 전기분사된 표면과의 접착특성을 발현할 수 있다. 상기 바인더 수지는 통상적인 내부전극 조성물에 사용되는 바인더 수지의 경우 제한 없이 사용될 수 있는데, 일 예로 폴리비닐부티랄, 폴리비닐부틸알데하이드, 폴리비닐알코올, 아크릴계 수지, 에폭시계 수지, 페놀계 수지, 알키드계 수지, 셀룰로오스계 고분자, 로진계 수지 등이 사용될 수 있다. 다만 전기분사를 통한 전극 인쇄성, 및 전기분사되는 표면, 즉 세라믹 그린시트(11) 표면과의 밀착력과 접착력을 고려해 바인더 수지는 폴리비닐부티랄 및 에틸셀룰로오스를 혼합해서 사용할 수 있다. 이때, 상기 바인더 수지는 폴리비닐부티랄 100 중량부에 대하여 에틸셀룰로오스를 30 ~ 60 중량부로 포함할 수 있으며, 이를 통해서 보다 개선된 인쇄성 및 표면 부착특성을 발현할 수 있다. 만일 에틸셀룰로오스가 60중량부를 초과하여 구비 시 전기분사 시 분사노즐에서 분무된 슬러리 입자의 크기가 미세화 되지 못할 수 있고, 건조된 내부전극 물질층(12)이 과도하게 딱딱해져 세라믹 그린시트(11) 표면과의 밀착성이 저하되고, 소결 시 세라믹 그린시트(11) 표면에서 박리될 우려가 있다. 또한, 만일 에틸셀룰로오스가 30중량부 미만으로 구비 시 전기분사를 통한 전극인쇄성이 저하될 수 있다.
또한, 폴리비닐부티랄 및 에틸셀룰로오스는 중량평균분자량이 10만 이하인 것을 사용하는 것이 바람직한데, 이를 통해 전기분사에 적합한 점도를 구현하기 용이할 수 있다. 만일 중량평균분자량 10만을 초과하는 것을 사용 시 과도한 점도상승으로 전기분사가 어려워질 수 있다.
또한, 상기 바인더 수지는 도전성 금속분말 100 중량부에 대해서 13 중량부 이하, 보다 바람직하게는 10중량부 이하, 더 바람직하게는 2 ~ 10중량부로 포함될 수 있다. 만일 바인더 수지가 13중량부를 초과할 경우 소결 시 내부전극 물질층에 크랙이 발생하거나, 적층된 세라믹 그린시트 층 간의 분리를 초래할 우려가 있다. 또한, 바인더 수지가 2중량부 미만일 경우 내부전극 조성물 내 도전성 금속분말이나 세라믹 분말의 침강이 발생하거나 분산성이 저해될 우려가 있고, 전기분사 후 건조 및/또는 소결 이전에 분사된 세라믹 그린시트 표면에서 내부전극 물질층이 박리될 우려가 있다.
또한, 상기 내부전극 조성물은 용제를 포함하며, 상기 용제는 전기분사 시 분사용액에 채용 가능하면서 전기분사되는 표면인 세라믹 그린시트 및 상술한 도전성 금속분말과 세라믹 분말을 침해하는 등의 영향이 없으면서 바인더 수지를 용해시킬 수 있는, 공지된 내부전극 조성물에 사용되는 용제의 경우 제한 없이 선택할 수 있다. 일 예로 디하이드로테르피네올, 디하이드로테르피네올 아세테이트, 테르피네올, 옥탄올, n-파라핀, 데카놀, 트리데카놀, 디부틸프탈레이트, 초산 부틸, 부틸 카비톨, 부틸카비톨아세테이트, 이소보닐아세테이토, 이소보닐프로피오네이트, 이소보닐부틸레이트, 이소보닐이소부틸레이트, 에틸렌글리콜모노 부틸에테르아세테이트, 디프로필렌 글리콜 메틸에테르아세테이트, 에틸아세테이트, 부틸아세테이트, 헥틸아세테이트 등의 유기용매를 1종 이상 사용할 수 있으며, 바람직하게는 디하이드로테르피네올 및 디하이드로테르피네올 아세테이트의 혼합용제나 디하이드로테르피네올 아세테이트 및 에틸아세테이트의 혼합용제를 사용할 수 있다.
또한, 상술한 내부 전극조성물은 상술한 성분들 이외에도 분산제, 가소제, 레벨링제, 요변성제, 슬립제, 경화촉진제 등의 첨가제를 더 포함할 수 있고, 상기 첨가제는 공지된 전극조성물에 함유되는 첨가제의 경우 제한 없이 사용할 수 있으므로 본 발명은 이에 대해 구체적으로 한정하지 않는다.
일 예로 상기 분산제는 금속분말과 세라믹 분말의 분산안정성을 부여하기 위해 포함되는 것으로, 감광성 전극 조성물에 통상적으로 사용되는 분산제라면 특별히 제한되지 않는다. 상기 분산제는 바람직하게는, 올레산, 폴리에틸렌글리콜 지방산에스테르, 글리세린에스테르, 솔비탄에스테르, 프로필렌글리콜에스테르, 슈가에스테르, 지방산알카놀아미드, 폴리옥시에틸렌지방산아미드, 폴리옥시에틸렌알킬아민, 아민옥사이드 및 폴리 12-히드록시스테아린산으로 이루어진 군에서 선택된 1종 이상이 사용될 수 있다.
한편, 상기 분산제 등을 포함하는 첨가제는 바인더 수지 100 중량부에 대해서 10 ~ 50중량부로 포함될 수 있다. 만일 첨가제가 10 중량부 미만으로 구비 시 첨가제를 통한 목적하는 효과를 달성하기 어려울 수 있다. 또한, 50 중량부를 초과 시 내부전극 조성물의 도전성, 분사 후 구현된 내부전극 물질층 및/또는 소결된 내부전극의 두께 불균일성 등의 물성 저하 우려가 있다.
또한, 상술한 성분들을 함유한 내부전극 조성물은 25℃에서 점도가 50 ~ 150cps, 보다 바람직하게는 70 ~ 100cps일 수 있으며, 이를 통해 전기분사에 적합하고, 전기분사된 후 초박막의 건조된 내부전극 물질층을 구현하기에 유리하다. 만일 점도가 50cps 미만인 경우 분산된 도전성 금속 분말 및 세라믹 분말의 침전이 빠르게 발생할 수 있고, 분산성이 악화될 우려가 있다. 또한, 만일 점도가 150cps를 초과 시 전기분사를 통해 세밀하게 두께를 제어하기 어려울 수 있고, 얇은 두께의 내부전극을 제조하기 어려울 수 있다. 한편, 여기서 점도는 온도 25℃, 상대습도 65%, 10rpm의 조건으로 ISO 554에 의거해 브룩필드 회전형 점도계 LV로 측정한 결과이다.
또한, 상술한 내부전극 조성물은 도전성 금속분말, 세라믹 분말, 바인더 수지 및 용제를 혼합한 뒤 도전성 금속분말과 세라믹 분말을 분산시켜서 구현될 수 있다. 이때 혼합 및 분산 시 미세화된 분말들로 인해서 많은 열이 발생하므로 고압분산장치나 비즈밀 등을 이용하여 혼합 및 분산시키는 것이 더 유리할 수 있다. 또한, 내부전극 조성물은 전기분사장치 내부로 이송되어 노즐을 통해 분사되기 전까지 최대한의 분산 상태를 유지하는 것이 좋으며, 이를 위해 전기분사장치 내 분사용액 탱크 내에는 분산상태를 계속 유지시킬 수 있는 교반장치를 더 포함할 수 있고, 상기 교반장치는 임펠러 등의 공지된 교반장치 일 수 있어서 본 발명은 이에 대해 특별히 한정하지 않는다.
한편, (3) 단계에서 내부전극 조성물을 전기분사 한 후 도포된 내부전극 물질층(12)을 건조시키는 단계를 더 포함할 수 있다. 상기 건조는 공지된 방법에 의할 수 있고, 본 발명은 이에 대해 특별히 한정하지 않는다. 건조된 내부전극 물질층(12)은 평균두께가 1.0㎛, 보다 바람직하게는 0.6㎛ 이하, 보다 더 바람직하게는 0.3 ~ 0.6㎛일 수 있다.
다음으로 본 발명의 (4) 단계로써, (4) 포토레지스트 패턴층(3c)을 세라믹 그린시트(11) 상에서 분리시켜서 패터닝된 내부전극 물질층(12)이 구비된 세라믹 그린시트(10)를 제조하는 단계를 수행한다. 당해 단계에서 포토레지스트 패턴층(3c)을 세라믹 그린시트(11) 상에서 분리시키는 방법은 사용된 포토레지스트의 타입을 고려해 결정할 수 있으며, 일예로 공지된 리프트 오프 방법을 이용할 수 있다. 구체적인 일 예로 포토레지스트 패턴층(3c)에 대한 박리 또는 용해 작용을 하는 용액을 처리해 물리적 충격으로 박리되거나 또는 용해시켜서 제거시키거나, 레이저를 조사해 포토레지스트 패턴층(3c)과 세라믹 그린시트 계면 간을 분리시킬 수 있다.
한편, (4) 단계를 통해 구현된 패터닝된 내부전극 물질층(12)의 전극면은 내부전극 조성물이 미분사된 영역이 존재하지 않은 연속된 전극면을 가질 수 있다. 또한, 대면적화가 가능해 일 예로 20㎝ × 20㎝ 이상의 면적을 가지는 세라믹 그린시트 상에 전기분사를 통해 건조된 연속된 전극면의 면적이 세라믹 그린시트 면적의 70% 이상, 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상의 면적이 되도록 형성시킬 수 있다.
또한, 바람직하게는 패터닝된 건조된 내부전극 물질층(12)에 대하여 두께가 측정된 전극면을 기준으로 중첩되지 않는 서로 다른 5개의 영역으로 나눈 뒤 각 영역에 대해 측정된 5개 영역 각각에서의 내부전극 평균두께에 대한 평균값 및 이의 표준편차를 이용한 아래 식 1에 의거한 내부전극 두께균일도가 10% 이내, 보다 바람직하게는 5% 이내, 보다 더 바람직하게는 3% 이내 일 수 있다. 여기서 내부전극 두께균일도(%)는 각 영역의 평균두께에 대한 편차가 없을수록, 즉 표준편차가 0에 가까울수록 두께균일도가 우수함을 의미한다.
[식 1]
내부전극 두께균일도(%) = [5개 영역의 내부전극 평균두께에 대한 표준편차(㎚)/5개 영역 내부전극 평균두께에 대한 평균값(㎚)]×100
한편, 본 발명에서 정의하는 건조된 내부전극 물질층의 평균두께나 소결된 내부전극의 평균두께는 알파스텝이라고 알려진 두께측정법으로 측정한 것일 수 있고, 당해 방법으로 두께를 측정하는 공지의 측정장치는 두께 측정에 제한없이 사용될 수 있다.
다음으로 본 발명의 (5) 단계로써, 패터닝된 내부전극 물질층(12)이 구비된 세라믹 그린시트(10,20,30)를 다수 장 적층시킨 뒤 가압 소결시키는 단계를 수행한다.
적층되는 세라믹 그린시트(10,20,30)의 개수는 구현하고자 하는 적층형세라믹 전자부품의 종류, 전자부품의 크기를 고려해 결정될 수 있다. 일 예로 MLCC의 경우 적층수는 100층 이상일 수 있고 이를 통해서 대용량의 MLCC를 구현하기에 유리할 수 있다.
또한, 적층된 세라믹 그린시트(10,20,30)는 가압 되면서 소결되는데, 이때 압력은 세라믹 그린시트의 두께, 적층수를 고려해 적절히 조절할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 또한, 소결 조건은 패터닝된 내부전극 물질층(12)이 구비된 세라믹 그린시트(10,20,30)에서 내부전극 물질층과 세라믹 그린시트의 열적특성을 고려해 적절하게 조절될 수 있다.
상술한 본 발명의 일 실시예에 따른 제조방법을 통해 구현되는 적층세라믹 전자부품(100)은 도 1의 (f)에 도시된 것과 같이 세라믹 몸체(110) 및 몸체 내부에 배치된 평균두께가 0.7㎛ 이하, 바람직하게는 0.5㎛ 이하인 다수 개의 내부전극을 포함한다. 또한, 세라믹 몸체(110)의 외부면에 형성되고, 내부전극과 전기적으로 연결되는 외부전극(미도시)을 더 구비할 수 있다.
상기 다수 개의 내부전극 중 일부는 세라믹 그린시트의 적층방향을 세라믹 몸체(110)의 두께방향으로 기준할 때, 상기 두께방향으로 소정의 간격만큼 이격해 배치될 수 있고, 일부의 내부전극은 상기 두께방향에 수직한 면방향으로 소정의 간격을 두고 이격해 배치될 수 있다.
또한, 상기 세라믹 몸체(110)는 한정된 부피 내 세라믹 그린시트가 적어도 100개 이상, 다른 일예로 200개 이상, 300개 이상, 400개 이상, 500개 이상, 600개 이상, 700개 이상, 1000개 이상 적층된 것일 수 있다. 또한, 이와 같이 고적층화를 위하여 내부전극의 평균두께는 0.7㎛ 이하, 바람직하게는 0.5㎛ 이하이며, 세라믹 몸체(110)의 두께방향으로 이격하여 인접한 내부전극 간 수직거리의 최소값은 2.0㎛ 이하를 만족하고, 이와 같은 적층세라믹 전자부품은 일 예로 MLCC일 수 있다.
하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.
<제조예1>
세라믹 그린시트와 전사기재를 각각 준비했다.
상기 세라믹 그린시트는 구체적으로 티탄산바륨인 세라믹 성분 100중량부에 폴리비닐부틸랄 바인더 수지를 10중량부 포함하고 용제로 부틸 카르비톨 아세테이트(butyl carbitol acetate)가 혼합되어 제조된 점도 300cps인 세라믹 슬러리를 통상의 방법을 이용해 제조된 두께가 5㎛가 되도록 처리 후 건조시켜서 다수 장의 세라믹 그린시트를 준비했다.
또한, 전사기재는 구체적으로 두께가 10㎛인 PET 필름 일면에 이형층을 구비한 기재 일면에 네거티브 포토레지스트 조성물을 분사용액으로 하여 건조 후 평균두께가 약 2.0㎛가 되도록 전기분사 했고, 100℃에서 60초간 베이킹 하여 포토레지스트층을 형성시켰다. 이때, 상기 네거티브 포토레지스트 조성물은 네거티브 타입의 포토레지스트 성분 6.0g을 용매로써 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA) 80g에 혼합해 용해시킨 뒤 트리페닐설포늄 트리플루오로메탄설포네이트 0.55g, 1-(tert-부톡시카보닐)-4-히드록시피페리딘 퀀처(quencher) 0.08g 및 계면활성제 0.007g을 혼합한 것을 사용했다. 또한, 네거티브 포토레지스트 조성물의 전기분사 조건은 토출속도가 홀당 3.3ml/분, 노즐과 세라믹 그린시트면 간의 거리인 에어갭이 20㎝, 인가되는 전압이 80kV인 조건으로 전기분사시켰다. 이후 세라믹 그린시트 상에 형성시킨 소정의 내부전극 패턴과 동일한 패턴을 가지는 마스크패턴층을 네거티브 타입의 포토레지스트층 상에 위치시킨 뒤 Nikon i9C 장비를 이용해 노광시키고, 2.38 중량% TMAH 현상액 용액으로 6.0초 동안 현상을 진행해 비노광된 부분을 제거시켜서 소정의 내부전극 패턴의 역상이 패턴화된 포토레지스트 패턴층이 일면에 형성된 전사기재를 준비했다.
이후 상기 전사기재의 포토레지스트 패턴층을 준비된 세라믹 그린시트 일면 상에 맞접한 뒤 가압시켜서 포토레지스트 패턴층을 세라믹 그린시트 일면으로 전사시켰다. 이후 세라믹 그린시트 상에 하기와 같이 준비된 준비예1에 따른 전기분사용 내부전극 조성물을 18℃, 상대습도 30%인 조건에서 전기분사장치를 이용해 토출속도가 홀당 3ml/분, 노즐과 세라믹 그린시트면 간의 거리인 에어갭이 24㎝, 인가되는 전압이 70kV인 조건으로 건조 시 두께가 1.0㎛ 이내, 인접한 전극 간의 거리가 200㎛ 이하가 되도록 전기분사 시킨 뒤 100℃ 10분 동안 건조한 후 건조된 상태의 전극패턴을 구현했다. 이후, 남아 있는 포토레지스트 패턴층을 스트리퍼를 이용해 60℃ 조건에서 초음파를 200W 세기 36.6kHz 주파수로 10분 동안 조사해 리프트 오프를 통해서 제거시켜서 세라믹 그린시트 일면 상에 목적하는 패턴으로 패터닝된 내부전극 물질층을 형성시켰다. 이후 목적하는 패턴으로 패터닝된 내부전극 물질층이 형성된 세라믹 그린시트를 120장 적층시킨 뒤 가압하고 대기 분위기 가열해 탈지 후 1200℃ 온도로 환원 분위기에서 2시간 소성하고, 그 후 1100℃ 온도로 N2 분위기에서 2시간 재산화 처리하여 적층 세라믹 부품을 제조하였다.
제조된 적층 세라믹 부품은 외관의 어느 부분이 움푹 패이도록 형상이 변형되거나 크랙이 발생하는 등의 외관 이상이 없는 양호한 외관을 가졌고, 두께방향으로의 절단면을 관찰한 광학현미경 사진에서도 내부전극의 크랙이나 내부전극의 단락과 같은 전극 손상이나 내부전극과 소결된 몸체 간의 이격된 틈과 같은 전극 박리가 관찰되지 않았다. 또한, 광학현미경에서 관찰 시 단일의 내부전극 들의 두께를 살펴본 결과 두께가 균일했다.
* 준비예1
건식 플라즈마를 통해 평균입경이 438㎚인 니켈분말을 제조했다. 이후 준비된 니켈분말을 원심분리법을 통한 습식분급을 통해서 평균입경이 75.0㎚이며, 평균입경의 2배 이상의 입경을 가지는 입자가 전체 니케분말의 9%, 평균입경의 0.5배 이하의 입경을 가지는 입자가 전체 니켈분말의 7%인 입도분포를 가지는 도전성 금속분말을 준비했다.
또한, 세라믹 분말로 평균입경이 155㎚이고 티탄산바륨(BaTiO3)인 세라믹 분말을 준비한 뒤, 이를 원심분리법을 통한 습식분급을 통해서 평균입경이 21.8㎚이며, 평균입경의 2배 이상의 입경을 가지는 입자가 전체 세라믹 분말의 8.8%, 평균입경의 0.5배 이하의 입경을 가지는 입자가 전체 세라믹 분말의 7.6%인 입도분포를 가지는 세라믹 분말을 준비했다.
이후 용제로써 디하이드로테르피네올 아세테이트 및 에틸아세테이트를 1:1의 중량비로 혼합된 혼합용매에 상술한 입도가 조절된 니켈인 도전성 금속분말, 세라믹 분말, 중량평균분자량이 약 70,000인 폴리비닐부티랄 100 중량부에 대해서 중량평균분자량이 40,000 인 에틸셀룰로오스를 45중량부가 혼합된 바인더 수지를 혼합하였다. 구체적으로 도전성 금속분말 100 중량부에 대해서 세라믹 분말이 6.8 중량부, 바인더 수지가 8 중량부가 되도록 혼합하되 전체 조성물에서 도전성 금속분말의 중량이 25중량%가 되도록 혼합하여 25℃ 온도에서 점도가 80cps인 전기분사용 전극조성물을 제조했다. 이때, 제조된 전기분사용 내부전극 조성물의 점도는 온도 25℃ 상대습도 65% 및 10rpm의 조건으로 ISO 554에 의거해 브룩필드 회전형 점도계 LV로 측정된 결과이다.
본 발명의 일 실시예에 사용되는 전기분사용 내부전극 조성물이 세라믹 그린시트에 전기분사된 후 건조 및 소결되었을 때 구현되는 두께 특성, 연속전극면 형성특성 등을 살펴보기 위하여 아래와 같이 전기분사용 내부전극 조성물의 조성을 변경하여 구현된 건조상태의 내부전극 물질층 및 소결된 내부전극 특성을 살펴보았다.
<실시예1>
제조예1의 제조과정에서 수득된 포토레지스트 패턴층이 일면에 전사된 세라믹 그린시트에 아래와 같이 준비된 전기분사용 내부전극 조성물을 사용한 것을 제외하고 제조예1과 동일한 조건에서 전기분사하고 건조시킨 뒤 남아 있는 포토레지스트 패턴층을 동일한 방법으로 리프트 오프를 통해서 제거시켜서 세라믹 그린시트 일면 상에 목적하는 패턴으로 패터닝된 내부전극 물질층을 형성시켰다. 이후 목적하는 패턴으로 패터닝된 내부전극 물질층이 형성된 세라믹 그린시트를 대기 분위기 가열해 탈지 후 1000℃ 온도로 환원 분위기에서 2시간 소성해 소결된 내부전극이 구현된 세라믹시트를 제조했다.
*준비예2
준비예1과 동일하게 전기분사용 내부전극 조성물을 제조하되, 도전성 금속분말인 니켈분말을 원심분리법을 통한 습식분급을 통해서 평균입경이 147.1㎚이며, 평균입경의 2배 이상의 입경을 가지는 입자가 전체 니케분말의 15%, 평균입경의 0.5배 이하의 입경을 가지는 입자가 전체 니켈분말의 18%인 입도분포를 가지는 도전성 금속분말로 변경하고, 세라믹 분말을 원심분리법을 통한 습식분급을 통해서 평균입경이 65.8㎚이며, 평균입경의 2배 이상의 입경을 가지는 입자가 전체 세라믹 분말의 10%, 평균입경의 0.5배 이하의 입경을 가지는 입자가 전체 세라믹 분말의 9%인 입도분포를 가지는 세라믹 분말로 변경하여 하기 표 1과 같은 전기분사용 내부전극 조성물을 제조했다.
<실시예 2 ~ 15>
실시예1과 동일하게 실시하여 제조하되, 준비되는 전기분사용 내부전극 조성물의 도전성 금속분말의 함량, 평균입경, 입도분포, 세라믹 분말의 함량, 평균입경, 및/또는 전극조성물의 점도를 하기 표 1 또는 표 2와 같이 변경한 전기분사용 전극조성물을 이용해 소결된 내부전극이 구현된 세라믹시트를 제조했다.
이때, 사용된 세라믹 분말은 평균입경의 2배 이상의 입경을 가지는 입자가 전체 세라믹 분말의 10% 이내, 평균입경의 0.5배 이하의 입경을 가지는 입자가 전체 세라믹 분말의 10%이내가 되는 입도분포를 가지도록 습식분급을 통해 입도가 조절된 세라믹 분말을 사용했다. 이때, 실시예 4에서 사용된 전기분사용 내부전극 조성물은 준비예 1에 따른 것을 사용했다.
<실험예>
실시예에 따른 소결된 내부전극이 구현된 세라믹시트의 제조과정 중에서 잔여 포토레지스트 패턴층이 리프트 오프되어 제거된 상태의 패터닝된 내부전극 물질층에 해당하는 건조 전극패턴(이하 '건조전극' 이라고도 함) 또는 소결 전극패턴(이하 '소결전극'이라고도 함)에 대해서 하기의 물성을 측정해 그 결과를 하기 표 1 또는 표 2에 나타내었다.
1. 평균두께 및 두께 균일성
*평균두께는 촉침식 표면 단차 측정기인 알파-스텝(Dektak 150, Bruker)을 이용하여 측정하였다.
또한, 측정된 전극면을 중첩되지 않는 임의의 동일면적의 5개 영역으로 나눈 뒤 5개 영역에 각각에 대한 평균두께를 측정 후 5개 전극영역에 대한 두께 평균값 및 이에 대한 표준편차를 계산해 하기 식 1에 따른 두께균일도를 계산했다.
[식 1]
두께균일도(%) = [5개 영역의 평균두께에 대한 표준편차(㎚)/5개 영역의 평균두께에 대한 평균값(㎚)]×100
2. 연속 전극면 형성성
건조 전극패턴을 광학현미경으로 관찰해 전극물질이 형성되지 않은 부분의 개수를 카운팅하고 면적을 측정했고, 아래의 기준에 따라서 0 ~ 5점으로 평가했다.
- 전극이 형성되지 않은 부분이 존재하지 않는 경우 5점
- 전극이 형성되지 않은 부분의 개수가 1 ~ 2개 및 전극이 형성되지 않은 부분의 면적이 관찰한 전극 전체 면적의 2% 이내: 4점
- 전극이 형성되지 않은 부분의 개수가 2개 초과 5개 이내 및 전극 미형성 면적이 관찰한 전극 전체 면적의 5% 이내: 3점
- 전극이 형성되지 않은 부분의 개수가 5개 초과 10개 이내 및 전극 미형성 면적이 관찰한 전극 전체 면적의 5% 초과 ~ 10% 이내: 2점
- 전극이 형성되지 않은 부분의 개수가 10개 초과 20개 이내 및 전극 미형성 면적이 관찰한 전극 전체 면적의 5%초과 ~ 15% 이내: 1점
전극이 형성되지 않은 부분의 개수가 20개 초과 및 전극 미형성 면적이 관찰한 전극 전체 면적의 15% 초과: 0점
3. 소결 전극의 상대적 수축특성 및 두께균일성
제조된 소결 전극패턴에 대해서 수축율을 측정하고, 실시예4의 수축율 값을 100으로 기준해 다른 실시예의 수축정도를 상대적인 백분율로 나타내었다.
이때 수축율은 건조된 전극의 평균두께와 소결된 전극의 평균두께를 측정하여 하기 식2로 계산한 값을 수축율로 하였다.
[식 2]
수축율(%) = (소결 후 전극 평균두께(㎚)/건조 후 전극 평균두께(㎚)) × 100
또한, 두께 균일성은 두께가 측정된 전극면을 중첩되지 않은 임의의 5개 영역으로 나눈 뒤 5개 영역에 각각에 대한 평균두께를 측정 후 5개 전극영역에 대한 두께 평균값 및 이에 대한 표준편차를 계산해 상술한 식 1에 따라서 두께균일도를 계산했다.
아래 표 1 및 표 2에서 '비율 A' 및 '비율 B'는 각각 도전성 금속분말의 전체 개수 중 도전성 금속분말 평균입경의 2배 이상의 입경을 가지는 입자의 비율 및 평균입경의 0.5배 이하의 입경을 가지는 입자의 비율을 의미한다. 또한, '비율 C'란 세라믹 분말의 평균입경을 도전성 금속분말의 평균입경으로 나눈 값을 의미한다. 또한, 도전성 금속분말의 함량은 전기분사용 전극조성물 전체 중량 기준한 함량비율이며, 세라믹 분말의 함량은 도전성 금속분말 100 중량부에 기준한 함량이다.
실시예15 실시예1 실시예2 실시예3 실시예4 실시예5 실시예6 실시예7
도전성 금속분말 종류/함량
(중량%)		 25 25 25 25 25 25 25 25
평균입경(㎚) 160.3 147.1 142.2 98.0 75.0 75.0 75.0 75.0
비율A(%) 10 15 26 12 9 9 9 9
비율B(%) 8 18 23 9 7 7 7 7
세라믹 분말 종류/함량
(중량부)		 6.8 6.8 6.8 6.8 6.8 6.8 6.8 6.8
평균입경
(㎚)		 75 65.8 65.8 42.2 21.8 31.1 6.5 39.8
비율C 0.47 0.45 0.46 0.43 0.29 0.41 0.087 0.53
점도(cps) 80 80 80 80 80 80 80 80
건조전극 평균두께(nm) 750 755 813 586 440 444 440 463
건조전극 두께균일도(%) 28.40 9.30 15.9 10 9.1 9.9 15.5 10.9
건조전극 내 최대두께(㎛) 1.0
초과		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내
연속 전극면 형성성 3 3 1 4 5 4 4 4
소결전극 상대적 수축특성 미평가 미평가 미평가 122 100 116 120 147
소결전극 두께균일도(%) 미평가 미평가 미평가 14.3 9.6 11.8 22.9 11.2
실시예8 실시예9 실시예10 실시예11 실시예12 실시예13 실시예14
도전성 금속분말 종류/함량(중량%) 35 10 8 25 25 25 25
평균입경(㎚) 75.0 75.0 75.0 75.0 75.0 75.0 75.0
비율A(%) 9 9 9 9 9 9 9
비율B(%) 7 7 7 7 7 7 7
세라믹 분말 종류/
함량(중량부)		 4.2 6.8 6.8 9.7 11.5 4 2.5
평균입경(㎚) 21.8 21.8 21.8 21.8 21.8 21.8 21.8
비율C 0.29 0.29 0.29 0.29 0.29 0.29 0.29
점도(cps) 94 72 71 84 85 79 79
건조전극 평균두께(nm) 445 438 413 445 443 440 426
건조전극 두께균일도(%) 16.9 10 24.5 9.6 9.9 9.7 17.6
건조전극 내 최대두께(㎛) 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내		 1.0
이내
연속 전극면 형성성 3 4 2 4 4 4 2
소결전극 상대적 수축특성 미평가 미평가 미평가 108 120 미평가 미평가
소결전극 두께균일도(%) 미평가 미평가 미평가 미평가 미평가 미평가 미평가
표 1 및 표 2를 통해 알 수 있듯이,
평균입경이 150㎚를 초과하는 도전성 금속분말을 함유한 내부전극 조성물을 사용한 실시예 15 의 경우 건조전극의 평균두께가 1.0㎛ 이내이나, 두께균일도가 28.40%로 매우 나쁨에 따라서 건조전극 두께 중 최대두께가 1.0㎛을 초과하고 소결시켜도 박형화된 내부전극은 구현하기 어렵다는 것을 알 수 있다.
또한, 실시예 중 평균입경이 150㎚ 이내인 도전성 금속분말을 함유한 내부전극 조성물을 사용한 실시예 1 및 실시예2의 경우 건조전극의 최대두께가 1.0㎛ 이하였으나, 실시예2의 경우 평균입경의 2배 이상의 입경을 가지는 입자가 도전성 금속분말의 26%에 달해 조대입자수가 많고, 이로 인한 도전성 금속분말의 침강속도가 빨라 전기분사 시 분사되는 용액에 도전성 금속분말이 불균일하게 분사됨에 따라서 연속 전극면 형성성이 실시예1에 대비해 크게 저하된 것을 알 수 있다.
한편, 도전성 금속분말의 평균입경이 100㎚ 이하가 되도록 구비한 내부전극 조성물을 사용한 실시예 3 및 실시예 4의 경우 동일조건으로 전기분사 시 구현되는 건조전극의 평균두께가 실시예1에 대비 더욱 얇게 구현하면서 건조전극의 두께균일도와 연속 전극면 형성성이 증가하는 것을 알 수 있다.
다만, 실시예3에서 사용된 내부전극 조성물에 대비해 실시예 4에서 사용된 내부전극 조성물은 도전성 금속분말의 평균입경 대비 2배 이상이 되는 입자의 비율이 더욱 줄어들어 전기 분사 시 분사되는 도전성 금속분말의 함량 균일성이 증가하고, 도전성 금속분말의 평균입경 대비 세라믹 분말의 평균입경이 더욱 조절되도록 혼합됨에 따라서 건조전극의 두께균일성, 연속 전극면 형성성 및 소결된 전극의 수축특성과 두께균일성이 매우 우수하게 구현된 것을 알 수 있다.
또한, 도전성 금속분말의 평균입경에 대비해 0.1 배 미만의 평균입경을 가지는 세라믹 분말을 혼합한 내부전극 조성물을 사용한 실시예6은 건조전극의 두께균일성이 실시예4에 대비 저하되며, 소결전극의 수축특성 및 두께균일성이 저하된 것을 알 수 있다. 또한, 도전성 금속분말의 평균입경에 대비해 0.5배를 넘는 평균입경을 갖는 세라믹 분말을 혼합한 내부전극 조성물을 사용한 실시예7의 경우 소결전극의 수축특성 저하가 크게 발생한 것을 알 수 있다.
또한, 도전성 금속분말의 함량이 30중량%를 초과한 내부전극 조성물을 이용한 실시예8은 내부전극 조성물의 높아진 전기전도도가 전기분사에 영향을 미쳐 연속전극면 형성성이 실시예4에 대비해 저하되고, 건조전극의 두께균일성도 낮아진 것을 알 수 있다.
또한, 도전성 금속분말의 함량이 10중량% 미만으로 함유된 내부전극 조성물을 사용한 실시예10의 경우에도 실시예9에 대비해 연속 전극면 형성성 및 건조두께의 균일도가 저하된 것을 알 수 있다.
한편, 세라믹 분말의 함량과 관련하여 바람직한 범위를 초과해 함유한 내부전극 조성물을 사용한 실시예 12는 소결전극의 수축이 실시예4에 대비해 크게 증가했고, 세라믹 분말을 바람직한 범위 미만으로 함유한 내부전극 조성물을 사용한 실시예14는 전기전도도 저하 효과가 미미해 구현된 건조전극의 두께균일도가 저하된 것을 알 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

Claims (15)

  1. (1) 소정의 내부전극 패턴의 역상이 패턴화된 포토레지스트 패턴층이 일면에 형성된 전사기재를 준비하는 단계;
    (2) 포토레지스트 패턴층을 세라믹 그린시트 일면에 전사시키는 단계;
    (3) 세라믹 그린시트에 전사된 포토레지스트 패턴층 상에 내부전극 조성물을 전기분사시켜서 내부전극 물질층을 형성시키는 단계;
    (4) 포토레지스트 패턴층을 세라믹 그린시트 상에서 분리시켜서 패터닝된 내부전극 물질층이 일면에 구비된 세라믹 그린시트를 제조하는 단계; 및
    (5) 패터닝된 내부전극 물질층이 일면에 구비된 세라믹 그린시트를 다수 장 적층시킨 뒤 가압 소결시키는 단계;를 포함하는 적층세라믹 전자부품 제조방법.
  2. 제1항에 있어서, (1) 단계에서 준비된 전사기재는,
    1-1) 전사기재 일면 상에 포지티브 타입 또는 네거티브 타입의 포토레지스트를 전기분사 시켜서 포토레지스트층을 형성시키는 단계;
    1-2) 내부전극 패턴의 역상이 패터닝 되도록 포토레지스트층 상에 마스크 패턴층을 배치시킨 뒤 노광시키는 단계; 및
    1-3) 현상액을 처리해 노광된 또는 비노광된 포토레지스트층 부분을 제거시켜서 비노광된 또는 노광된 포토레지스트 부분인 포토레지스트 패턴층을 구현하는 단계;를 포함하여 준비되는 적층세라믹 전자부품 제조방법.
  3. 제1항에 있어서,
    (3) 단계와 (4) 단계 사이에 내부전극 물질층을 건조시키는 단계를 더 포함하는 적층세라믹 전자부품 제조방법.
  4. 제1항에 있어서,
    상기 세라믹 그린시트는 평균두께가 5.0㎛ 이하이고,
    (3) 단계에서 내부전극 조성물은 평균두께가 1.5㎛ 이하가 되도록 전기분사되며,
    (4) 단계에서 패터닝된 내부전극 물질층은 평균두께가 1.0㎛ 이하인 적층세라믹 전자부품 제조방법.
  5. 제1항에 있어서,
    제조된 적층세라믹 전자부품은 MLCC인 적층세라믹 전자부품 제조방법.
  6. 제1항에 있어서,
    상기 내부전극 조성물은 건조 시 평균두께가 1.0㎛ 이하인 내부전극 물질층을 구현하기 위한 전기분사용 내부전극 조성물로서, 평균입경이 150㎚ 이하인 도전성 금속분말, 세라믹 분말, 바인더 수지 및 용제를 포함하는 적층세라믹 전자부품 제조방법.
  7. 제6항에 있어서,
    상기 도전성 금속분말은 평균입경이 80㎚ 이하인 적층세라믹 전자부품 제조방법.
  8. 제6항에 있어서,
    상기 도전성 금속분말은 평균입경의 2배 이상의 입경을 가지는 입자의 수가 전체 도전성 금속분말 개수의 20% 이하이며, 평균입경의 0.5배 이하의 입경을 가지는 입자의 수가 전체 도전성 금속분말 개수의 20% 이하인 적층세라믹 전자부품 제조방법.
  9. 제6항에 있어서,
    상기 도전성 금속분말은 Ni, Mn, Cr, Al, Ag, Cu, Pd, W, Mo 및 Co로 이루어진 군에서 선택된 1종의 금속, 이들 중 적어도 1종을 포함하는 합금, 및 이들 중 적어도 2종을 포함하는 혼합금속 중 어느 하나 이상을 포함하며,
    상기 세라믹 분말은 티타니아, 알루미나, 실리카, 코디에라이트, 뮬라이트, 스피넬, 티탄산 바륨, 칼슘지르코니아 및 지르코니아로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 세라믹 분말을 포함하는 적층세라믹 전자부품 제조방법.
  10. 제6항에 있어서,
    상기 세라믹 분말은 도전성 금속분말 평균입경의 0.1 ~ 0.5배의 평균입경을 갖는 적층세라믹 전자부품 제조방법.
  11. 제6항에 있어서,
    상기 도전성 금속분말은 전체 중량 기준 10 ~ 30중량%로 구비되는 적층세라믹 전자부품 제조방법.
  12. 제6항에 있어서,
    상기 도전성 금속분말 100 중량부에 대해서 세라믹 분말이 4 ~ 10 중량부, 바인더 수지는 2 ~ 13중량부로 포함되는 적층세라믹 전자부품 제조방법.
  13. 제6항에 있어서,
    상기 바인더 수지는 폴리비닐부티랄 100 중량부에 대하여 에틸셀룰로오스를 30 ~ 60 중량부로 포함하는 적층세라믹 전자부품 제조방법.
  14. 제1항에 있어서,
    상기 내부전극 조성물은 25℃에서 점도가 50 ~ 150 cps인 적층세라믹 전자부품 제조방법.
  15. 세라믹 몸체 및 상기 몸체 내부에 배치된 다수 개의 내부전극을 포함하는 적층세라믹 전자부품에 있어서,
    상기 내부전극의 평균두께가 0.7㎛ 이하이며, 다수 개의 내부전극 중 세라믹 몸체의 평균두께방향으로 이격하여 인접한 내부전극 간 수직거리의 최소값은 2㎛ 이하인 것을 특징으로 하는 적층세라믹 전자부품.
KR1020220049911A 2021-04-22 2022-04-22 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품 KR102644765B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210052235 2021-04-22
KR20210052235 2021-04-22

Publications (2)

Publication Number Publication Date
KR20220145786A true KR20220145786A (ko) 2022-10-31
KR102644765B1 KR102644765B1 (ko) 2024-03-07

Family

ID=83723077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220049911A KR102644765B1 (ko) 2021-04-22 2022-04-22 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품

Country Status (2)

Country Link
KR (1) KR102644765B1 (ko)
WO (1) WO2022225360A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283946A (ja) * 1991-03-12 1992-10-08 Nec Corp セラミックグリーンシート上での微細配線パターンの形成方法
KR20010009879A (ko) 1999-07-14 2001-02-05 이형도 적층칩콘덴서의 제조방법
KR20130040986A (ko) * 2013-03-08 2013-04-24 주식회사 아모그린텍 다성분계 나노 복합산화물 분말을 이용한 전극의 제조방법
KR20140103057A (ko) * 2013-02-15 2014-08-25 주식회사 아모텍 세라믹 소자 제조방법 및 세라믹 소자
KR20210008473A (ko) * 2017-05-23 2021-01-22 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 페이스트, 전자 부품 및 적층 세라믹 콘덴서

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180102712A (ko) * 2017-03-07 2018-09-18 희성전자 주식회사 패턴 구조의 투명전극 제조 방법
JP7420076B2 (ja) * 2018-09-27 2024-01-23 住友金属鉱山株式会社 導電性ペースト、電子部品、及び積層セラミックコンデンサ
KR102558221B1 (ko) * 2018-12-10 2023-07-21 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283946A (ja) * 1991-03-12 1992-10-08 Nec Corp セラミックグリーンシート上での微細配線パターンの形成方法
KR20010009879A (ko) 1999-07-14 2001-02-05 이형도 적층칩콘덴서의 제조방법
KR20140103057A (ko) * 2013-02-15 2014-08-25 주식회사 아모텍 세라믹 소자 제조방법 및 세라믹 소자
KR20130040986A (ko) * 2013-03-08 2013-04-24 주식회사 아모그린텍 다성분계 나노 복합산화물 분말을 이용한 전극의 제조방법
KR20210008473A (ko) * 2017-05-23 2021-01-22 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 페이스트, 전자 부품 및 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
WO2022225360A1 (ko) 2022-10-27
KR102644765B1 (ko) 2024-03-07

Similar Documents

Publication Publication Date Title
JP4299833B2 (ja) 電極段差吸収用印刷ペーストおよび電子部品の製造方法
US7396425B2 (en) Method of production of peeling layer paste and method of production of multilayer type electronic device
KR20010062384A (ko) 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법
JP2006066852A (ja) 積層型電子部品の製造方法
WO2020137290A1 (ja) 導電性ペースト、電子部品、及び積層セラミックコンデンサ
WO2020067363A1 (ja) 導電性ペースト、電子部品、及び積層セラミックコンデンサ
JP2001163675A (ja) セラミックスラリー、セラミックグリーンシート及び積層セラミック電子部品の製造方法
JP3831748B2 (ja) グリーンシート用塗料、グリーンシート、グリーンシート用塗料の製造方法、グリーンシートの製造方法および電子部品の製造方法
JP4354993B2 (ja) 積層型電子部品の製造方法
JP2002313672A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP2024032861A (ja) 導電性ペースト、電子部品、及び積層セラミックコンデンサ
GB2355947A (en) Method of producing ceramic slurry
JP2008227364A (ja) 内部電極形成ペースト、積層型セラミック型電子部品、およびその製造方法
JP4432106B2 (ja) グラビア印刷用インク、及び積層セラミック電子部品の製造方法
KR102644765B1 (ko) 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품
KR20120020916A (ko) 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
JP2004345873A (ja) ペースト、その製造方法、積層型セラミック電子部品およびその製造方法
KR102622934B1 (ko) 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품
JP4720245B2 (ja) 積層セラミック電子部品の製造方法
KR102611513B1 (ko) 전기분사용 감광성 전극조성물
KR20220140441A (ko) 전기분사용 전극조성물
TW202119441A (zh) 積層陶瓷電容器內部電極用的導電膏組成物、其製造方法及導電膏
KR100379205B1 (ko) 도전성 페이스트, 적층 세라믹 커패시터 및 이것의 제조방법
JP2007294886A (ja) 積層型電子部品の製造方法
KR100951319B1 (ko) 유전체 세라믹재료의 제조방법, 이를 이용하여 제조된그린시트, 소결체 및 세라믹 콘덴서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant