KR20220142199A - 반도체 메모리 장치 및 이의 제조 방법 - Google Patents

반도체 메모리 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220142199A
KR20220142199A KR1020210048648A KR20210048648A KR20220142199A KR 20220142199 A KR20220142199 A KR 20220142199A KR 1020210048648 A KR1020210048648 A KR 1020210048648A KR 20210048648 A KR20210048648 A KR 20210048648A KR 20220142199 A KR20220142199 A KR 20220142199A
Authority
KR
South Korea
Prior art keywords
channel
memory
conductive
layer
substrate
Prior art date
Application number
KR1020210048648A
Other languages
English (en)
Inventor
이남재
조명관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210048648A priority Critical patent/KR20220142199A/ko
Priority to US17/497,313 priority patent/US20220336488A1/en
Priority to CN202111676107.4A priority patent/CN115206991A/zh
Publication of KR20220142199A publication Critical patent/KR20220142199A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H01L27/1157—
    • H01L27/11573—
    • H01L27/11575—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 반도체 메모리 장치 및 이의 제조 방법에 관한 것으로, 반도체 메모리 장치는 CMOS(complementary metal oxide semiconductor) 회로를 갖는 기판; 상기 기판 상에 수직방향으로 교대로 적층된 층간절연막들 및 도전패턴들을 포함하는 게이트 적층체; 상기 게이트 적층체를 관통하고 상기 게이트 적층체보다 상부로 돌출된 일단부를 가지는 복수의 채널구조들; 및 상기 게이트 적층체 상부에 배치된 복수의 도전막들을 포함하며, 상기 복수의 도전막들 각각은 상기 복수의 채널구조들 중 적어도 하나 이상의 채널구조의 상기 일단부와 접촉한다.

Description

반도체 메모리 장치 및 이의 제조 방법{SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 수직 채널구조의 반도체 메모리 장치 및 이의 제조 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 반도체 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
반도체 메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 메모리 블록에 포함된 복수의 셀 스트링들 각각을 디스차지 트랜지스터를 통해 소스 라인에 연결할 수 있는 반도체 메모리 장치 및 이의 제조 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 메모리 장치는 CMOS(complementary metal oxide semiconductor) 회로를 갖는 기판; 상기 기판 상에 수직방향으로 교대로 적층된 층간절연막들 및 도전패턴들을 포함하는 게이트 적층체; 상기 게이트 적층체를 관통하고 상기 게이트 적층체보다 상부로 돌출된 일단부를 가지는 복수의 채널구조들; 및 상기 게이트 적층체 상부에 배치된 복수의 도전막들을 포함하며, 상기 복수의 도전막들 각각은 상기 복수의 채널구조들 중 적어도 하나 이상의 채널구조의 상기 일단부와 접촉한다.
본 발명의 일 실시 예에 따른 반도체 메모리 장치는 비트라인; 상기 비트라인에 일단부가 연결된 복수의 셀 스트링들; 및 상기 복수의 셀 스트링들의 타단부와 소스 라인 사이에 연결된 디스차지 유닛을 포함하며, 상기 복수의 셀 스트링들은 상기 비트라인과 상기 디스차지 유닛 사이에 직렬 연결된 적어도 하나의 드레인 셀렉트 트랜지스터 및 복수의 메모리 셀들을 포함하며, 상기 메모리 셀들 중 최외각 메모리 셀은 상기 디스차지 유닛과 전기적으로 연결된다.
본 발명의 일 실시 예에 따른 반도체 메모리 장치의 제조 방법은 제1 기판 상에 메모리 셀 어레이를 형성하되, 상기 메모리 셀 어레이가 수직방향으로 교대로 적층된 층간절연막들 및 도전패턴들을 포함하는 게이트 적층체, 상기 게이트 적층체를 관통하고 상기 제1 기판 내부로 연장된 단부를 갖는 복수의 채널구조 및 상기 복수의 채널구조와 상기 게이트 적층체 사이로부터 상기 복수의 채널구조의 상기 단부와 상기 제1 기판 사이로 연장된 메모리막을 포함하도록 상기 메모리 셀 어레이를 형성하는 단계; 상기 메모리 셀 어레이에 연결된 비트라인을 형성하는 단계; 상기 메모리막이 노출되도록 상기 제1 기판을 제거하는 단계; 상기 복수의 채널구조의 상기 단부가 노출되도록 상기 메모리막의 일부를 제거하는 단계; 및 상기 복수의 채널구조 중 적어도 하나 이상의 채널구조의 단부 각각에 접촉하는 복수의 도전막들을 상기 게이트 적층체 상부에 형성하는 단계를 포함한다.
본 기술에 따르면, 메모리 블록에 포함된 복수의 셀 스트링들 각각의 채널을 디스차지 트랜지스터를 통해 소스 라인과 연결할 수 있다. 이로 인하여 복수의 셀 스트링들은 소스 셀렉트 트랜지스터를 포함하지 않으며, 이에 따라 제조 공정이 단순화될 수 있다. 또한, 각 셀 스트링과 소스 라인을 선택적으로 연결 또는 차단할 수 있어 반도체 메모리 장치의 프로그램 및 리드 동작의 디스터브 현상을 개선할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3은 도 2의 복수의 메모리 블록들 중 어느 하나의 메모리 블록을 설명하기 위한 회로도이다.
도 4는 도 1의 메모리 셀 어레이를 설명하기 위한 단면도이다.
도 5a 내지 도 5f, 도 6, 도 7, 도 8a 내지 8d, 도 9a 및 도 9b는 본 발명의 실시 예에 따른 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도 및 평면도이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템의 구성을 나타내는 블록도이다.
도 11은 본 발명의 실시 예에 따른 컴퓨팅 시스템의 구성을 나타내는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(10)는 주변회로(PC: peripheral circuit) 및 메모리 셀 어레이(20)를 포함한다.
주변회로(PC)는 메모리 셀 어레이(20)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(20)에 저장된 데이터를 출력하기 위한 리드 동작(read operation), 메모리 셀 어레이(20)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 제어하도록 구성될 수 있다.
일 실시 예로서, 주변회로(PC)는 전압생성부(Voltage Generator: 31), 로우디코더(Row decoder: 33), 제어회로(Control circuit: 35), 및 페이지 버퍼 그룹(Page Buffer Group: 37)을 포함할 수 있다.
메모리 셀 어레이(20)는 다수의 메모리 블록들을 포함할 수 있다. 메모리 셀 어레이(20)는 워드라인들(WL)을 통해 로우디코더(33)에 연결될 수 있고, 비트라인들(BL)을 통해 페이지 버퍼 그룹(37)에 연결될 수 있다.
제어회로(35)는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변회로(PC)를 제어할 수 있다.
전압생성부(31)는 제어회로(35)의 제어에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 사용되는 프리 소거전압, 소거전압, 접지전압, 프로그램 전압, 검증전압, 패스전압, 리드전압 등의 다양한 동작 전압들을 생성할 수 있다.
로우디코더(33)는 제어회로(35)의 제어에 응답하여 메모리 블록을 선택할 수 있다. 로우디코더(33)는 선택된 메모리 블록에 연결된 워드라인들(WL)에 동작 전압들을 인가하도록 구성될 수 있다.
페이지 버퍼 그룹(37)은 비트라인들(BL)을 통해 메모리 셀 어레이(20)에 연결될 수 있다. 페이지 버퍼 그룹(37)은 제어회로(35)의 제어에 응답하여 프로그램 동작시 입출력 회로(미도시)로부터 수신되는 데이터를 임시 저장할 수 있다. 페이지 버퍼 그룹(37)은 제어회로(35)의 제어에 응답하여 리드 동작 또는 검증 동작 시, 비트라인들(BL)의 전압 또는 전류를 센싱할 수 있다. 페이지 버퍼 그룹(37)은 제어회로(35)의 제어에 응답하여 비트라인들(BL)을 선택할 수 있다.
구조적으로, 메모리 셀 어레이(20)는 주변회로(PC)의 일부에 중첩될 수 있다.
도 2는 도 1의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2를 참조하면, 메모리 셀 어레이(20)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 3 및 도 4를 참조하여 더 상세히 설명된다.
도 3은 도 2의 복수의 메모리 블록들 중 어느 하나의 메모리 블록을 설명하기 위한 회로도이다.
도 3을 참조하면, 메모리 블록(BLK1)은 복수의 비트라인들(BL)과 연결된 복수의 셀 스트링들(CS1, CS2) 및 복수의 셀 스트링들(CS1, CS2)과 소스 라인(SL) 사이에 연결된 디스차지 유닛(DCU)을 포함할 수 있다.
복수의 셀 스트링들(CS1, CS2)은 다수의 워드라인들(WL1 내지 WLn)에 공통으로 연결될 수 있다. 복수의 셀 스트링들(CS1, CS2) 각각은 디스차지 유닛(DCU)을 통해 소스 라인(SL)에 연결될 수 있다. 예를 들어 복수의 비트라인들(BL) 각각에 연결된 제1 셀 스트링들(CS1)은 디스차지 유닛(DCU)의 제1 트랜지스터(DT1)를 통해 소스 라인(SL)에 연결될 수 있으며, 복수의 비트라인들(BL) 각각에 연결된 제2 셀 스트링들(CS2)은 디스차지 유닛(DCU)의 제2 트랜지스터(DT2)를 통해 소스 라인(SL)에 연결될 수 있다.
복수의 셀 스트링들(CS1, CS2) 각각은 비트라인(BL)에 연결된 적어도 하나의 드레인 셀렉트 트랜지스터(DST), 및 드레인 셀렉트 트랜지스터(DST)와 디스차지 유닛(DCU)의 제1 또는 제2 트랜지스터(DT1 or DT2) 사이에 직렬로 연결된 복수의 메모리 셀들(MC1 내지 MCn)을 포함할 수 있다. 즉, 복수의 메모리 셀들(MC1 내지 MCn) 중 최외각에 배치된 메모리 셀들(MC1)은 스트링 배선(STL)을 통해 제1 또는 제2 트랜지스터(DT1 or DT2)에 연결될 수 있다.
복수의 메모리 셀들(MC1 내지 MCn)의 게이트들은 서로 이격되어 적층된 다수의 워드라인들(WL1 내지 WLn)에 각각 연결될 수 있다. 다수의 워드라인들(WL1 내지 WLn)은 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2) 사이에 배치될 수 있다. 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)은 동일레벨에서 서로 이격될 수 있다.
복수의 셀 스트링들(CS1, CS2)은 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)에 각각 연결된 스트링 그룹들로 구분될 수 있다. 동일한 워드라인 및 동일한 비트라인에 연결된 셀 스트링들은 서로 다른 드레인 셀렉트 라인들에 의해 독립적으로 제어될 수 있다. 또한, 동일한 드레인 셀렉트 라인에 연결된 셀 스트링들은 서로 다른 비트라인들에 의해 독립적으로 제어될 수 있다.
디스차지 유닛(DCU)은 복수의 트랜지스터들(DT1, DT2)을 포함할 수 있으며, 복수의 트랜지스터들(DT1, DT2) 각각은 복수의 디스차지 신호들(DIS1, DIS2) 중 어느 하나에 응답하여 복수의 셀 스트링들(CS1, CS2)과 소스 라인(SL)을 전기적으로 연결하거나 차단할 수 있다.
예를 들어, 트랜지스터(DT1)는 복수의 셀 스트링들(CS1) 각각의 메모리 셀(MC1)과 소스 라인(SL) 사이에 연결되며, 디스차지 신호(DIS1)에 응답하여 메모리 셀(MC1)의 채널과 소스 라인(SL)을 전기적으로 연결하거나 차단할 수 있다. 또한, 트랜지스터(DT2)는 복수의 셀 스트링들(CS2) 각각의 메모리 셀(MC1)과 소스 라인(SL) 사이에 연결되며, 디스차지 신호(DIS2)에 응답하여 메모리 셀(MC1)의 채널과 소스 라인(SL)을 전기적으로 연결하거나 차단할 수 있다.
상술한 실시 예에서는 스트링 그룹 별로 하나의 트랜지스터가 연결되는 것으로 도시 및 설명하였으나, 하나의 셀 스트링이 하나의 트랜지스터를 통해 소스 라인(SL)에 연결될 수 있다. 즉, 복수의 셀 스트링들(CS1, CS2) 각각이 대응되는 하나의 트랜지스터를 통해 소스 라인(SL)에 개별적으로 연결되거나 차단될 수 있다.
상술한 실시 예에서, 복수의 셀 스트링들(CS1, CS2)과 복수의 트랜지스터들(DT1, DT2)을 연결하는 배선을 스트링 배선(STL)으로 정의할 수 있다. 즉, 복수의 셀 스트링들(CS1, CS2)의 채널은 스트링 배선(STL)을 통해 복수의 트랜지스터들(DT1, DT2)과 연결될 수 있다.
도 4는 도 1의 메모리 셀 어레이를 설명하기 위한 단면도이다.
도 4를 참조하면, 메모리 셀 어레이는 하부 구조물(U)과 상부 구조물(T)이 서로 접착되며, 상부 구조물(T)의 상부에 스트링 배선 구조물(STL_S)이 배치될 수 있다.
상부 구조물(T)은 슬릿(SI)에 의해 분리된 게이트 적층체들(GST), 게이트 적층체들(GST)을 관통하는 채널구조들(CH), 및 채널구조들(CH) 각각의 측벽을 따라 연장된 메모리막(ML), 게이트 적층체(GST) 하부에 배치된 비트라인(41) 및 제1 연결 구조물(C1)을 포함할 수 있다.
게이트 적층체(GST)는 수직방향으로 교대로 적층된 층간절연막들(ILD) 및 도전패턴들(CP1 내지 CPn)을 포함할 수 있다. 도전패턴들(CP1 내지 CPn) 각각은 도프트 실리콘막, 금속막, 금속 실리사이드막 및 베리어막등의 다양한 도전물을 포함할 수 있고, 2종 이상의 도전물을 포함할 수 있다. 예를 들어, 도전패턴들(CP1 내지 CPn) 각각은 텅스텐 및 텅스텐의 표면을 감싸는 티타늄 질화막(TiN)을 포함할 수 있다. 텅스텐은 저저항 금속으로서, 도전패턴들(CP1 내지 CPn)의 저항을 낮출 수 있다. 티타늄 질화막(TiN)은 베리어막으로서, 텅스텐과 층간절연막들(ILD) 사이의 직접적인 접촉을 방지할 수 있다.
도전패턴들(CP1 내지 CPn) 중 비트라인(41)에 인접한 제1 도전패턴(CP1)은 드레인 셀렉트 라인(DSL)으로 이용될 수 있다. 다른 실시 예에서, 비트라인(41)에 인접하고 연이어 적층된 2층 이상의 도전패턴들이 드레인 셀렉트 라인들로 이용될 수 있다. 수직방향으로 서로 이웃하며 드레인 셀렉트 라인 상부에 배치된 도전패턴들(예를 들어, CP2 내지 CPn)은 도 3을 참조하여 상술한 워드라인들(WL1~WLn)로 이용될 수 있다.
채널구조(CH)는 게이트 적층체(GST)를 수직 방향으로 관통할 수 있으며, 채널구조(CH)의 일단부는 게이트 적층체(GST)보다 돌출되도록 형성될 수 있다. 채널구조(CH)는 중공형(hollow type)으로 형성될 수 있다. 채널구조(CH)는 중심 영역을 채우는 코어 절연막(11), 코어 절연막(11)의 하단부에 위치한 도프트 반도체막(13), 및 코어 절연막(11)과 도프트 반도체막(13)의 표면을 감싸는 채널막(15)을 포함할 수 있다. 채널막(15)은 그에 대응하는 셀 스트링의 채널영역으로 이용된다. 채널막(15)은 반도체물질로 형성될 수 있다. 일 실시 예로서, 채널막(15)은 실리콘막을 포함할 수 있다.
상술한 구조에 따르면, 채널구조(CH)와 워드라인들로 이용되는 도전패턴들(예를 들어, CP2 내지 CPn)의 교차부들에 메모리 셀들이 정의되고, 채널구조(CH)와 드레인 셀렉트 라인으로 이용되는 도전패턴(예를 들어, CP1)의 교차부에 드레인 셀렉트 트랜지스터가 정의될 수 있다. 메모리 셀들은 채널구조(CH)에 의해 드레인 셀렉트 트랜지스터와 직렬로 연결되어 도 3을 참조하여 상술한 셀 스트링(CS1, CS2)을 구성할 수 있다.
메모리막(ML)은 채널구조(CH)의 표면을 감싸도록 형성될 수 있다. 메모리막(ML)은 채널구조(CH)의 채널막(15)을 감싸는 블로킹 절연막(BI), 블로킹 절연막(BI)을 감싸는 데이터 저장막(DS), 데이터 저장막(DS)을 감싸는 터널 절연막(TI)을 포함할 수 있다. 메모리막(ML)은 채널구조(CH)보다 수직방향으로 짧게 형성될 수 있다.
게이트 적층체(GST)의 하부에는 비트라인(41)이 배치될 수 있다. 비트라인(41)은 복수의 절연막들(21, 25, 27)을 관통하는 콘택 플러그들(27)을 통해 채널구조(CH)와 연결될 수 있다. 비트라인(41)은 제1 절연구조(51) 및 제2 절연구조(81)에 의해 기판(SUB)으로부터 이격될 수 있다.
제1 연결 구조물(1st_CS)은 제1 절연구조(51)과 제1 절연구조(51) 내부에 형성된 제1 연결구조들(C1)을 포함할 수 있다, 제1 연결구조들(C1)은 다양한 도전성패턴들(63, 65, 67)을 포함할 수 있다. 제1 절연구조(51)는 비트라인(41)과 제2 절연구조(81) 사이에 적층된 2 이상의 절연막들(51A 내지 51D)을 포함할 수 있다.
하부 구조물(U)은 기판(SUB) 상에 형성된 복수의 트랜지스터들(TR)을 포함하는 CMOS 회로 구조물(CMOS), CMOS 회로 구조물(CMOS) 상에 형성된 제2 연결 구조물(2nd_CS)을 포함할 수 있다.
제2 연결 구조물(2nd_CS)은 기판(SUB) 상에 형성된 제2 절연구조(81) 및 제2 절연구조(81) 내부에 형성된 제2 연결 구조들(C2)을 포함할 수 있다. 제2 연결구조들(C2) 각각은 제2 절연구조(81) 내부에 매립된 다양한 도전성패턴들(83, 85, 87, 89, 91)을 포함할 수 있다. 제2 절연구조(81)는 순차적으로 적층된 2 이상의 절연막들(81A 내지 81D)을 포함할 수 있다.
상부 구조물(T)과 하부 구조물(U)은 본딩 공정에 의해 서로 접착된 구조를 가질 수 있다. 예를 들어 상부 구조물(T)의 제1 연결 구조물(1nd_CS)의 노출된 도전성패턴들(67)과 하부 구조물(U)의 제2 연결 구조물(2nd_CS)이 노출된 도전성패턴들(91)이 서로 마주하여 배치되고 서로 접착될 수 있다. 도전성패턴들(67) 및 도전성패턴들(91)은 본딩 금속으로 정의될 수 있다.
상부 구조물(T) 상에는 스트링 배선 구조물(STL_S)이 배치될 수 있다. 스트링 배선 구조물(STL_S)은 게이트 적층체(GST) 상부에 배치되며, 게이트 적층체(GST)보다 돌출된 채널구조CH)와 접촉되는 복수의 도전막(93), 복수의 도전막(93) 상부에 배치된 복수의 상부 배선들(99), 및 복수의 도전막(93)과 복수의 상부 배선(99)을 각각 연결하기 위한 콘택 플러그들(CT)을 포함하여 구성될 수 있다. 복수의 도전막(93)은 적어도 2개 이상 배치될 수 있다.
도전막(93)은 적어도 하나 이상의 채널구조(CH)와 접촉하여 전기적으로 연결될 수 있다. 하나의 도전막(93)에 공통으로 연결된 적어도 하나 이상의 채널구조(CH)는 도 3에 도시된 하나의 스트링 배선(STL)에 공통으로 연결될 수 있다.
콘택 플러그들(CT)은 콘택 도전막(95) 및 콘택 도전막의 측벽을 감싸는 확산 방지막(97)을 포함할 수 있다. 콘택 플러그들(CT) 각각은 하나의 도전막(93)과 하나의 상부 배선(99)을 전기적으로 연결한다.
복수의 상부 배선(99)은 동일 층에 평행하게 배치될 수 있으며, 복수의 상부 배선(99) 각각은 도 3의 디스차지 유닛(DCU)의 트랜지스터들(DT1, DT2)에 연결될 수 있다.
상술한 바와 같이 본원 발명의 실시 예에 따른 메모리 셀 어레이의 구조는 게이트 적층체(GST)가 소스 셀렉트 라인을 포함하지 않으며, 셀 스트링에 대응하는 복수의 채널구조(CH)는 게이트 적층체(GST) 상부에 배치되는 스트링 배선과 공통으로 연결되어 디스차지 유닛(DCU)의 트랜지스터들(DT1, DT2)에 연결될 수 있다.
도 5a 내지 도 5f, 도 6, 도 7, 도 8a 내지 8d, 도 9a 및 도 9b는 본 발명의 실시 예에 따른 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도 및 평면도이다.
도 5a 내지 도 5f는 제1 기판 상에 메모리 셀 어레이, 제1 배선 어레이 및 제1 연결 구조들을 형성하는 단계를 설명하기 위한 단면도들이다.
도 5a를 참조하면, 제1 기판(101) 상에 제1 물질막들(111) 및 제2 물질막들(113)을 한층씩 교대로 적층할 수 있다.
제1 기판(101)은 제1 물질막들(111) 및 제2 물질막들(113)과 다른 식각률을 갖는 물질로 형성될 수 있다. 예를 들어, 기판(101)은 실리콘을 포함할 수 있다.
일 실시 예로서, 제1 물질막들(111)은 도 4를 참조하여 상술한 층간절연막들(ILD)을 위한 절연물일 수 있다. 제2 물질막들(113)은 제1 물질막들(111)과 다른 식각률을 갖는 물질일 수 있다. 예를 들어, 제1 물질막들(111)은 실리콘 산화물을 포함하고, 제2 물질막들(113)은 실리콘 질화물을 포함할 수 있다. 이하의 도면은, 제1 물질막들(111)이 절연물로 형성되고, 제2 물질막들(113)이 희생막들로 형성된 실시 예를 나타내나, 본 발명은 이에 제한되지 않는다. 제1 물질막들(111) 및 제2 물질막들(113)의 물성은 다양하게 변경될 수 있다. 예를 들어, 제1 물질막들(111)은 도 4를 참조하여 상술한 층간절연막들(ILD)을 위한 절연물일 수 있고, 제2 물질막들(113)은 도 4를 참조하여 상술한 도전패턴들(CP1 내지 CPn)을 위한 도전물일 수 있다.
도 5b를 참조하면, 제1 물질막들(111) 및 제2 물질막들(113)의 적층구조 상에 제1 개구부(125)를 포함하는 제1 마스크 패턴(121)을 형성할 수 있다. 이 후, 제1 마스크 패턴(121)의 제1 개구부(125)를 통해 제1 물질막들(111) 및 제2 물질막들(113)을 관통하는 채널홀(115)들을 형성할 수 있다. 채널홀(115)들은 제1 기판(101)의 일부 깊이까지 내부로 연장될 수 있다. 채널홀(115)들을 형성하는데 이용되는 식각물질에 따라, 채널홀(115)들은 다양한 형태로 형성될 수 있다.
일 실시 예로서, 채널홀(115)들은 제1 식각물질을 이용하여 형성될 수 있다. 제1 식각물질에 대한 제1 물질막들(111) 및 제2 물질막들(113)의 식각속도가 제1 식각물질에 대한 제1 기판(101)의 식각속도에 비해 빠를 수 있다. 그 결과, 제1 기판(101) 내부로 연장된 채널홀(115)들 단부의 폭은 제1 물질막들(111) 및 제2 물질막들(113)을 관통하는 채널홀(115)의 폭보다 좁게 형성될 수 있다.
도 5c를 참조하면, 채널홀(115)들 내부에 메모리막(137) 및 채널구조(147)를 형성할 수 있다. 채널구조(147)의 측벽 및 제1 기판(101) 내부로 연장된 채널구조(147)의 단부는 메모리막(137)으로 둘러싸일 수 있다.
메모리막(137)을 형성하는 단계는 채널홀(115)들의 표면상에 블로킹 절연막(135), 데이터 저장막(133), 및 터널 절연막(131)을 순차로 적층하는 단계를 포함할 수 있다. 블로킹 절연막(135), 데이터 저장막(133), 및 터널 절연막(131)은 도 4를 참조하여 상술한 블로킹 절연막(BI), 데이터 저장막(DS), 및 터널 절연막(TI)과 동일한 물질들을 포함할 수 있다. 메모리막(137)은 라이너 형태로 형성될 수 있고, 메모리막(137)에 의해 채널홀(115)들의 중심영역이 정의될 수 있다.
이 후, 메모리막(137)의 표면 상에 채널막(141)을 형성하여 채널구조(147)를 형성할 수 있다. 채널막(141)은 채널영역으로 이용되는 반도체막을 포함할 수 있다. 예를 들어, 채널막(141)은 실리콘을 포함할 수 있다.
일 실시 예로서, 채널막(141)은 라이너 형태로 형성될 수 있으며, 채널홀(115)들의 중심영역은 채널막(141)으로 채워지지 않는 부분을 포함할 수 있다. 채널막(141)이 라이너 형태로 형성된 경우, 채널구조(147)를 형성하는 단계는 채널막(141) 상에 채널홀(115)들의 중심영역을 코어절연막(143)으로 채우는 단계, 코어절연막(143)의 일부를 식각하여 채널홀(115)들의 중심영역 일부에 리세스 영역을 정의하는 단계, 및 리세스 영역을 도프트반도체막(145)으로 채우는 단계를 포함할 수 있다. 코어절연막(143)은 산화물을 포함할 수 있고, 도프트반도체막(145)은 도전형 도펀트를 포함할 수 있다. 도전형 도펀트는 정션을 위한 n형 도펀트를 포함할 수 있다. 도전형 도펀트는 카운터 도핑된 p형 도펀트를 포함할 수 있다.
다른 실시 예로서, 채널막(141)은 채널홀(115)들의 중심영역을 채우도록 형성되고, 코어절연막(143) 및 도프트반도체막(145)은 생략될 수 있다. 코어절연막(143) 및 도프트반도체막(145)이 생략된 경우, 채널구조(147)를 형성하는 단계는 채널막(141)의 내부에 상기 도전형 도펀트를 도핑하는 단계를 더 포함할 수 있다.
도 5d를 참조하면, 도 5c에 도시된 제1 마스크 패턴(121)을 제거한 후 제1 절연막(151)을 형성할 수 있다.
이어서, 슬릿(153)을 형성할 수 있다. 슬릿(153)은 제1 절연막(151)을 관통하고, 제1 물질막들(111) 및 제2 물질막들(113)의 적층구조를 관통할 수 있다. 슬릿(153)은 도 4에 도시된 슬릿(SI)에 대응될 수 있다. 이어서, 슬릿(153)을 통해 노출되는 제2 물질막들(113)을 선택적으로 제거함으로써 수평공간들(155)이 정의될 수 있다. 수평공간들(155)은 수직방향으로 이웃한 제1 물질막들(111) 사이에 정의될 수 있다.
도 5e를 참조하면, 슬릿(153)을 통해 도 5d에 도시된 수평공간들(155)을 제3 물질막들(157)로 각각 채운다. 제3 물질막들(157)은 도 4를 참조하여 상술한 도전패턴들(CP1 내지 CPn)일 수 있다. 제3 물질막들(157)은 채널구조(147) 및 메모리막(137)을 감싸도록 수평공간들(155)을 채울 수 있다.
상술한 바와 같이, 희생막들로서의 제2 물질막들(113)을 도전패턴들로서의 제3 물질막들(157)로 교체함으로써 제1 기판(101) 상에 게이트 적층체(150)가 형성될 수 있다. 게이트 적층체(150)는 층간절연막들로서의 제1 물질막들(111) 및 도전패턴들로서의 제3 물질막들(157)이 교대로 적층된 구조를 포함할 수 있다. 게이트 적층체(150)는 채널구조(147)에 의해 관통될 수 있고, 채널구조(147)는 제1 기판(101)의 내부로 연장될 수 있다. 메모리막(137)은 채널구조(147)와 게이트 적층체(150) 사이로부터 채널구조(147)의 단부와 제1 기판(101) 사이로 연장될 수 있다.
도 5a 내지 도 5e를 참조하여 상술한 공정들에 의해 도 3을 참조하여 상술한 다수의 셀 스트링들(CS1, CS2)을 포함하는 메모리 블록이 제1 기판(101) 상에 형성될 수 있다. 셀 스트링들 각각은 도 3을 참조하여 상술한 바와 같이, 직렬로 연결된 드레인 셀렉트 트랜지스터(DST), 및 메모리 셀들(MC1~MCn)을 포함할 수 있다. 도 3을 참조하여 상술한 드레인 셀렉트 트랜지스터(DST), 및 메모리 셀들(MC1~MCn)은 도 5e에 도시된 채널구조(147)와 도전패턴들로서의 제3 물질막들(157)의 교차부들에 정의될 수 있고, 채널구조(147)에 의해 직렬로 연결될 수 있다.
이어서, 게이트 적층체(150)의 측벽을 덮는 측벽절연막(161)을 형성할 수 있다. 이 후, 슬릿(153) 내부를 채우고, 측벽절연막(161) 및 제1 절연막(151)을 덮도록 연장된 제2 절연막(163)을 형성할 수 있다.
도 5f를 참조하면, 제2 절연막(163) 상에 제3 절연막(171)을 형성할 수 있다. 이어서, 제3 절연막(171)을 관통하거나, 제3 절연막(171) 및 제2 절연막(163)을 관통하는 콘택 플러그(173)들을 형성할 수 있다. 콘택 플러그(173)들은 채널구조(147)에 접촉되도록 연장될 수 있다.
이어서, 제1 배선 어레이(175)를 형성할 수 있다. 제1 배선 어레이(175)는 콘택 플러그(173)에 연결된 비트라인일 수 있다. 이 후, 제1 배선 어레이(175)를 덮는 제1 절연구조(181)를 형성할 수 있다. 제1 절연구조(181)는 2이상의 절연막들(181A 내지 181D)을 포함할 수 있다. 제1 절연구조(181) 내부에는 제1 연결 구조들(185, 189, 191, 193)이 매립될 수 있으며, 제1 연결 구조들(185, 189, 191, 193)은 콘택 플러그들(미도시)을 통해 전기적으로 연결될 수 있다.
제1 연결 구조들(185, 189, 191, 193)은 제1 절연구조(181) 외부로 노출된 표면을 갖는 제1 본딩금속(193)을 포함할 수 있다.
도 6은 제2 기판 상에 CMOS 회로 및 제2 연결 구조들을 형성하는 단계를 설명하기 위한 단면도이다.
도 6을 참조하면, 제2 기판(201) 상에 CMOS(complementary metal oxide semiconductor) 회로를 구성하는 다수의 트랜지스터들(200)을 형성하는 단계를 포함할 수 있다.
제2 기판(201)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택시얼 성장(selective epitaxial growth) 방식을 통해 형성된 에피택시얼막일 수 있다.
트랜지스터들(200) 각각은 소자 분리막(isolation layer; 203)에 의해 구획된 제2 기판(201)의 활성영역에 형성될 수 있다. 트랜지스터들(200) 각각은 그에 대응하는 활성영역 상에 적층된 게이트 절연막(207) 및 게이트 전극(209)과, 게이트 전극(209) 양측의 활성영역 내에 형성된 정션들(205a, 205b)을 포함할 수 있다. 정션들(205a, 205b)은 그에 대응하는 트랜지스터를 구현하기 위한 도전형 도펀트를 포함할 수 있다. 정션들(205a, 205b)은 n형 도펀트 또는 p형 도펀트 중 적어도 어느 하나를 포함할 수 있다.
다수의 트랜지스터들(200)을 형성한 후, CMOS 회로를 구성하는 트랜지스터들(200)에 연결된 제2 연결구조들(220)과, 제2 연결구조들(220) 및 트랜지스터들(200)을 덮는 제2 절연구조(211)를 형성할 수 있다.
제2 절연구조(211)는 2이상의 절연막들(211A 내지 211D)을 포함할 수 있다. 제2 절연구조(211) 내부에 제2 연결구조들(220)이 매립될 수 있다. 제2 연결구조들(220) 각각은 다수의 도전패턴들(213, 215, 217, 219, 221, 223)을 포함할 수 있다. 제2 절연구조(211)과 제2 연결구조들(220)은 도면에 도시된 예로 제한되지 않고 다양하게 변경될 수 있다.
제2 연결구조들(220) 각각에 포함된 도전패턴들(213, 215, 217, 219, 221, 223)은 제2 절연구조(211) 외부로 노출된 표면을 갖는 제2 본딩금속(223)을 포함할 수 있다.
도 7은 제1 연결구조들 및 제2 연결구조들을 서로 접착하는 단계를 설명하기 위한 단면도이다.
도 7을 참조하면, 제1 기판(101) 상의 제1 본딩금속(193)과 제2 기판(201) 상의 제2 본딩금속(223)이 서로 접촉될 수 있도록 제1 기판(101)과 제2 기판(201)을 정렬시킨다. 제1 본딩금속(193) 및 제2 본딩금속(223)은 다양한 금속을 포함할 수 있으며, 예를 들어 구리를 포함할 수 있다.
이 후, 제1 본딩금속(193)과 제2 본딩금속(223)을 서로 접착시킨다. 이를 위해, 제1 본딩금속(193)과 제2 본딩금속(223)에 열을 가한 후, 제1 본딩금속(193)과 제2 본딩금속(223)을 경화시킬 수 있다. 본 발명은 이에 제한되지 않으며, 제1 본딩금속(193)과 제2 본딩금속(223)을 연결하기 위한 다양한 공정들을 도입할 수 있다.
도 8a 내지 8d는 게이트 적층체(150) 상에 복수의 셀 스트링들과 연결되는 스트링 배선을 형성하는 단계를 설명하기 위한 단면도이다.
도 8a를 참조하면, 도 7에 도시된 제1 기판(101)을 제거할 수 있다. 제1 기판(101)의 제거시, 메모리막(137)이 식각 정지막 역할을 할 수 있다. 이에 따라, 게이트 적층체(150)보다 돌출된 채널막(141)이 메모리막(137)에 의해 보호될 수 있다.
도 8b를 참조하면, 게이트 적층체(150)보다 돌출된 메모리막(137)을 제거하여 채널막(141)을 노출시킬 수 있다. 노출된 채널막(141)은 게이트 적층체(150)보다 돌출될 수 있다.
도 8c를 참조하면, 게이트 적층체(150) 상부에 돌출된 채널막(141)과 접촉하는 도전막(301)을 형성한다. 도전막(301)은 폴리 실리콘막으로 형성될 수 있다. 이에 따라 채널구조(147)의 돌출부를 구성하는 채널막(141)의 일부는 도전막(301) 내부로 연장될 수 있다. 이 후, 도전막(301) 상에 제2 마스크 패턴(303)을 형성할 수 있다. 제2 마스크 패턴(303)은 슬릿 내에 형성된 제2 절연막(163)이 노출되도록 형성될 수 있다. 이 후, 제2 마스크 패턴(303)을 이용한 식각 공정을 수행하여 도전막(301)을 패터닝한다. 패터닝된 도전막(301)은 적어도 2개 이상 구성될 수 있다. 제2 마스크 패턴(303)에 의해 도전막(301)의 레이아웃이 정의될 수 있으며, 본 발명의 실시 예에서는 서로 이웃한 4개의 채널구조(147)의 채널막(141)이 패터닝된 하나의 도전막(301)에 의해 서로 전기적으로 연결될 수 있다. 도전막(301)은 다양한 실시 예로 패터닝될 수 있다. 예를 들어 패터닝된 도전막(301)은 하나의 채널구조(147)에 대응하여, 대응하는 채널구조(147)의 채널막(141)과 전기적으로 연결될 수 있다.
도 8d를 참조하면, 도 8c의 제2 마스크 패턴(303)을 제거한 후, 도전막(301)을 덮는 층간 절연막(305)을 형성한다. 이 후 층간 절연막(305)를 관통하는 콘택 플러그(315)들을 형성한다. 콘택 플러그(315)들 각각은 패터닝된 도전막(301)과 접촉될 수 있다. 콘택 플러그(315)들 각각은 콘택홀의 측벽에 형성되는 확산 방지막(311) 및 콘택홀을 채우는 콘택 도전막(313)을 포함할 수 있다.
이 후, 층간 절연막(305) 상에 콘택 플러그(315)들 각각에 대응되며, 콘택 플러그들(315) 각각과 연결되는 상부 배선(317)들이 형성된다. 상술한 패터닝된 도전막(301)들, 콘택 플러그(315)들, 및 상부 배선(317)들을 도 3의 스트링 배선(STL)으로 정의할 수 있다.
도 9a 및 도 9b는 콘택 플러그들과 상부 배선들의 연결 관계를 설명하기 위한 평면도이다.
도 9a를 참조하면, 층간 절연막(305)을 관통하는 복수의 콘택 플러그들(315A, 315B) 각각은 각각 서로 평행한 복수의 상부 배선들(317A, 317B)와 연결될 수 있다. 이에 따라, 도 8d에 도시된 복수의 채널구조들(147) 중 패터닝된 도전막(301)에 연결된 4개의 채널구조들(147)이 하나의 상부 배선에 연결될 수 있다. 각각의 상부 배선들(317A, 317B)은 도 3의 트랜지스터들(DT1, DT2) 각각에 연결될 수 있다.
도 9b를 참조하면, 서로 이웃한 메모리 블록들(BLK1, BLK2)은 복수의 상부 배선들(317A, 317B, 317C, 317D)을 공유할 수 있다. 예를 들어, 서로 이웃한 메모리 블록들(BLK1, BLK2) 각각의 콘택 플러그들(315A)은 하나의 상부 배선(317A)에 연결될 수 있으며, 서로 이웃한 메모리 블록들(BLK1, BLK2) 각각의 콘택 플러그들(315B)은 하나의 상부 배선(317B)에 연결될 수 있으며, 서로 이웃한 메모리 블록들(BLK1, BLK2) 각각의 콘택 플러그들(315C)은 하나의 상부 배선(317C)에 연결될 수 있으며, 서로 이웃한 메모리 블록들(BLK1, BLK2) 각각의 콘택 플러그들(315D)은 하나의 상부 배선(317D)에 연결될 수 있다.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 소스 라인과 셀 스트링들의 연결을 제어하기 위한 소스 셀렉트 트랜지스터를 셀 스트링 구조에 배치하지 않으므로 공정 단계가 단순화될 수 있다. 또한 복수의 셀 스트링들을 스트링 배선 및 디스차지 유닛을 통해 소스 라인에 선택적으로 연결할 수 있으며, 이에 따라 메모리 블록의 리드 및 프로그램 동작 시 소스 셀렉트 트랜지스터에 의한 디스터브 현상을 개선할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 메모리 시스템(1100)의 구성을 나타내는 블록도이다.
도 10을 참조하면, 메모리 시스템(1100)은 반도체 메모리 장치(1120)와 메모리 컨트롤러(1110)를 포함한다.
반도체 메모리 장치(1120)는 복수의 층간 절연막들과 복수의 게이트 전극들이 교번적으로 적층된 적층 구조체를 관통하는 복수의 채널구조체를 포함한다. 복수의 채널구조체는 블로킹 절연막, 전하 저장막, 터널 절연막, 채널막, 및 코어 절연막을 포함하여 구성될 수 있다. 일 실시 예에서, 채널막은 다중막으로 형성될 수 있으며, 다중막은 폴리 실리콘막 및 실리콘 게르마늄막을 포함할 수 있다.
반도체 메모리 장치(1120)는 복수의 플래시 메모리 칩들로 구성된 멀티-칩 패키지일 수 있다. 반도체 메모리 장치(1120)는 도 1 내지 도 4를 참조하여 설명한 반도체 메모리 장치일 수 있다.
메모리 컨트롤러(1110)는 반도체 메모리 장치(1120)를 제어하도록 구성되며, SRAM(Static Random Access Memory)(1111), CPU(Central Processing Unit: 1112), 호스트 인터페이스(1113), 에러정정블록(Error Correction Block)(1114), 메모리 인터페이스(1115)를 포함할 수 있다. SRAM(1111)은 CPU(1112)의 동작 메모리로 사용되고, CPU(1112)는 메모리 컨트롤러(1110)의 데이터 교환을 위한 제반 제어 동작을 수행하고, 호스트 인터페이스(1113)는 메모리 시스템(1100)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 또한, 에러정정블록(1114)은 메모리 장치(1120)로부터 리드된 데이터에 포함된 에러를 검출 및 정정하고, 메모리 인터페이스(1115)는 메모리 장치(1120)와의 인터페이싱을 수행한다. 이 밖에도 메모리 컨트롤러(1110)는 호스트와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(Read Only Memory) 등을 더 포함할 수 있다.
상술한 메모리 시스템(1100)은 반도체 메모리 장치(1120)와 메모리 컨트롤러(1110)가 결합된 메모리 카드 또는 SSD(Solid State Disk)일 수 있다. 예를 들어, 메모리 시스템(1100)이 SSD인 경우, 메모리 컨트롤러(1110)는 USB(Universal Serial Bus), MMC(MultiMedia Card), PCI-E(Peripheral Component Interconnection-Express), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들어, 호스트)와 통신할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 컴퓨팅 시스템의 구성을 나타내는 블록도이다.
도 11을 참조하면, 본 발명의 실시예에 따른 컴퓨팅 시스템(1200)은 시스템 버스(1260)에 전기적으로 연결된 CPU(1220), RAM(Random Access Memory: 1230), 유저 인터페이스(1240), 모뎀(1250), 메모리 시스템(1210)을 포함할 수 있다. 또한, 컴퓨팅 시스템(1200)이 모바일 장치인 경우, 컴퓨팅 시스템(1200)에 동작 전압을 공급하기 위한 베터리가 더 포함될 수 있으며, 응용 칩셋, 카메라 이미지 프로세서(CIS), 모바일 디렘 등이 더 포함될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 반도체 메모리 장치 PC : 주변 회로
20 : 메모리 셀 어레이 31 :전압생성부
33 : 로우디코더 35 : 제어회로
37 : 페이지 버퍼 그룹
CP1 내지 CPn: 도전패턴 GST, 150 : 게이트 적층체
41: 비트라인 CH, 147 : 채널구조
ML, 137 : 메모리막 115 : 채널홀
TR, 200: CMOS 회로의 트랜지스터 SUB : 기판
51, 81: 절연구조 C1, C2 : 제1 및 제2 연결구조
SI, 153: 슬릿 93 : 도전막
CT : 콘택 플러그 99 : 상부 배선

Claims (20)

  1. CMOS(complementary metal oxide semiconductor) 회로를 갖는 기판;
    상기 기판 상에 수직방향으로 교대로 적층된 층간절연막들 및 도전패턴들을 포함하는 게이트 적층체;
    상기 게이트 적층체를 관통하고 상기 게이트 적층체보다 상부로 돌출된 일단부를 가지는 복수의 채널구조들;
    상기 게이트 적층체 상부에 배치된 복수의 도전막들을 포함하며,
    상기 복수의 도전막들 각각은 상기 복수의 채널구조들 중 적어도 하나 이상의 채널구조의 상기 일단부와 접촉하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 복수의 도전막들 각각에 연결된 상부 배선들을 더 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 상부 배선들 각각과 소스 라인 사이에 연결되는 디스차지 유닛을 더 포함하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 복수의 채널구조들은 상기 복수의 도전막들, 상기 상부 배선들, 및 상기 디스차지 유닛을 통해 상기 소스 라인과 선택적으로 연결되는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 디스차지 유닛은 디스차지 신호들에 응답하여 상기 복수의 도전막들 각각에 공통으로 연결되는 적어도 하나 이상의 채널구조를 상기 소스 라인에 선택적으로 연결하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 채널구조는,
    상기 채널구조의 중심영역에 배치된 코어절연막;
    상기 채널구조의 상기 중심영역에 배치되고, 상기 코어절연막과 상기 비트라인 사이에 배치된 도프트반도체막; 및
    상기 도프트반도체막과 상기 메모리막 사이로부터 상기 코어절연막과 상기 메모리막 사이 및 상기 공통소스라인과 상기 코어절연막 사이로 연장된 채널막을 포함하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 채널막의 일부는 상기 채널구조의 상기 돌출된 일단부를 구성하며, 상기 도전막 내부로 연장된 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 채널구조의 측벽과 상기 게이트 적층체 사이에 배치된 메모리막을 더 포함하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 메모리막은 수직 방향으로 상기 채널구조보다 짧게 형성된 반도체 메모리 장치.
  10. 제 1 항에 있어서,
    상기 채널구조의 타단부에 접속되고, 상기 기판과 상기 게이트 적층체 사이에 배치된 비트라인을 더 포함하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 비트라인의 하부층에 배치된 도전성 연결 배선들;
    상기 도전성 연결 배선들을 감싸는 절연구조;
    상기 절연구조를 관통하여 상기 도전성 연결 배선들을 상기 CMOS 회로에 연결하는 도전성 연결구조들을 더 포함하는 반도체 메모리 장치.
  12. 비트라인;
    상기 비트라인에 일단부가 연결된 복수의 셀 스트링들; 및
    상기 복수의 셀 스트링들의 타단부와 소스 라인 사이에 연결된 디스차지 유닛을 포함하며,
    상기 복수의 셀 스트링들은 상기 비트라인과 상기 디스차지 유닛 사이에 직렬 연결된 적어도 하나의 드레인 셀렉트 트랜지스터 및 복수의 메모리 셀들을 포함하며, 상기 메모리 셀들 중 최외각 메모리 셀은 상기 디스차지 유닛과 전기적으로 연결되는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 복수의 셀 스트링들은 복수의 스트링 배선을 통해 상기 디스차지 유닛과 연결되며,
    상기 복수의 셀 스트링들 중 적어도 하나 이상의 셀 스트링이 하나의 스트링 배선을 공유하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 하나의 스트링 배선은 상기 적어도 하나 이상의 셀 스트링의 채널구조와 전기적으로 연결되는 반도체 메모리 장치.
  15. 제 13 항에 있어서,
    상기 디스차지 유닛은 상기 복수의 스트링 배선 각각과 상기 소스 라인 사이에 연결되는 복수의 트랜지스터들을 포함하는 반도체 메모리 장치.
  16. 제1 기판 상에 메모리 셀 어레이를 형성하되, 상기 메모리 셀 어레이가 수직방향으로 교대로 적층된 층간절연막들 및 도전패턴들을 포함하는 게이트 적층체, 상기 게이트 적층체를 관통하고 상기 제1 기판 내부로 연장된 단부를 갖는 복수의 채널구조 및 상기 복수의 채널구조와 상기 게이트 적층체 사이로부터 상기 복수의 채널구조의 상기 단부와 상기 제1 기판 사이로 연장된 메모리막을 포함하도록 상기 메모리 셀 어레이를 형성하는 단계;
    상기 메모리 셀 어레이에 연결된 비트라인을 형성하는 단계;
    상기 메모리막이 노출되도록 상기 제1 기판을 제거하는 단계;
    상기 복수의 채널구조의 상기 단부가 노출되도록 상기 메모리막의 일부를 제거하는 단계; 및
    상기 복수의 채널구조 중 적어도 하나 이상의 채널구조의 단부 각각에 접촉하는 복수의 도전막들을 상기 게이트 적층체 상부에 형성하는 단계를 포함하는 반도체 메모리 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 복수의 도전막들을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 관통하여 상기 복수의 도전막들 각각과 연결되는 복수의 콘택 플러그들을 형성하는 단계;
    상기 복수의 콘택 플러그들 각각과 연결되는 복수의 상부 배선들을 상기 층간 절연막 상에 형성하는 단계를 더 포함하는 반도체 메모리 장치의 제조 방법.
  18. 제 16 항에 있어서,
    상기 도전패턴들은 드레인 셀렉트 라인 및 복수의 워드라인들인 반도체 메모리 장치의 제조 방법.
  19. 제 16 항에 있어서,
    상기 제1 기판을 제거하기 전,
    상기 비트라인 상에 도전성의 제1 연결구조를 형성하는 단계;
    제2 기판 상에 CMOS(complementary metal oxide semiconductor) 회로를 형성하는 단계;
    상기 CMOS 회로에 연결된 도전성의 제2 연결구조를 상기 제2 기판 상에 형성하는 단계; 및
    상기 제1 연결구조 및 상기 제2 연결구조가 서로 연결되도록 상기 제1 연결구조의 제1 본딩금속과 상기 제2 연결구조의 제2 본딩금속을 서로 접착시키는 단계를 더 포함하는 반도체 메모리 장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 메모리 셀 어레이를 형성하는 단계는,
    상기 제1 물질막들 및 상기 제2 물질막들을 관통하는 슬릿을 형성하는 단계; 및
    상기 슬릿을 통해 상기 제2 물질막들을 제3 물질막으로 교체하는 단계를 더 포함하고,
    상기 제1 물질막들은 상기 층간절연막들이고,
    상기 제3 물질막들은 상기 도전패턴들이고,
    상기 제2 물질막들은 상기 층간절연막들과 다른 식각률을 갖는 희생막들인 반도체 메모리 장치의 제조방법.
KR1020210048648A 2021-04-14 2021-04-14 반도체 메모리 장치 및 이의 제조 방법 KR20220142199A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210048648A KR20220142199A (ko) 2021-04-14 2021-04-14 반도체 메모리 장치 및 이의 제조 방법
US17/497,313 US20220336488A1 (en) 2021-04-14 2021-10-08 Semiconductor memory device and method of manufacturing the same
CN202111676107.4A CN115206991A (zh) 2021-04-14 2021-12-31 半导体存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210048648A KR20220142199A (ko) 2021-04-14 2021-04-14 반도체 메모리 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220142199A true KR20220142199A (ko) 2022-10-21

Family

ID=83573957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210048648A KR20220142199A (ko) 2021-04-14 2021-04-14 반도체 메모리 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20220336488A1 (ko)
KR (1) KR20220142199A (ko)
CN (1) CN115206991A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230007880A (ko) * 2021-07-06 2023-01-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220336488A1 (en) 2022-10-20
CN115206991A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
CN110767657B (zh) 半导体装置及半导体装置的制造方法
US20210233930A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20220344363A1 (en) Semiconductor memory device and manufacturing method thereof
US20220230957A1 (en) Semiconductor memory device and manufacturing method thereof
KR20220142199A (ko) 반도체 메모리 장치 및 이의 제조 방법
US10937805B1 (en) Semiconductor memory device
US11342262B2 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US20240188296A1 (en) Semiconductor memory device and manufacturing method thereof
US20230200068A1 (en) Semiconductor memory device and method of manufacturing the same
US20220399366A1 (en) Semiconductor memory device and method of manufacturing the same
US20230200067A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US11963355B2 (en) Semiconductor memory device and manufacturing method thereof
US20230247832A1 (en) Semiconductor memory device and manufacturing method thereof
US10854294B1 (en) Semiconductor memory device having pass transistors
US20240074190A1 (en) Semiconductor device
US20220367485A1 (en) Semiconductor memory device and method of manufacturing the same
CN118057928A (zh) 半导体存储器装置和半导体存储器装置的制造方法
KR20240031579A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20220153867A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20240037702A (ko) 반도체 메모리 장치
KR20230135984A (ko) 선택 라인들을 포함하는 메모리 장치
KR20210093085A (ko) 반도체 메모리 장치 및 그 제조방법
CN113903747A (zh) 半导体存储器装置及制造半导体存储器装置的方法

Legal Events

Date Code Title Description
A201 Request for examination