KR20220080456A - 이형 표시장치 - Google Patents

이형 표시장치 Download PDF

Info

Publication number
KR20220080456A
KR20220080456A KR1020200169569A KR20200169569A KR20220080456A KR 20220080456 A KR20220080456 A KR 20220080456A KR 1020200169569 A KR1020200169569 A KR 1020200169569A KR 20200169569 A KR20200169569 A KR 20200169569A KR 20220080456 A KR20220080456 A KR 20220080456A
Authority
KR
South Korea
Prior art keywords
dummy
circuit
area
common control
pixel
Prior art date
Application number
KR1020200169569A
Other languages
English (en)
Inventor
심다혜
정의현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200169569A priority Critical patent/KR20220080456A/ko
Priority to US17/536,914 priority patent/US11769435B2/en
Priority to CN202111439710.0A priority patent/CN114596805A/zh
Publication of KR20220080456A publication Critical patent/KR20220080456A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 GIP방식을 이용한 이형 표시장치에 관한 것이다.
본 발명의 특징은 이형 표시장치의 GIP블록을 이루지 못하는 더미화소블럭이 배열되지 않는 더미영역에 별도의 더미회로영역을 더욱 구비하는 것이다.
이를 통해 표시영역 내에서 화소블럭과 이를 구동하는 구동회로가 교대 배열되는 규칙성이 더미영역 내에서도 유지될 수 있도록 할 수 있어, 더미영역에서 표시품위가 저하되는 것을 방지할 수 있는 효과가 있다.
또한, 더미회로영역에 저전위구동전압을 전송하는 제2-1및 제 2-2전압배선이 위치하도록 함으로써, 더미영역 내에서도 화소블럭과 구동회로가 교대로 배열되는 규칙성이 유지될 수 있도록 하면서도 표시영역의 외측으로 별도의 전원배선을 더욱 형성하지 않아도 됨으로써, 저전위구동전압을 균일화하면서 내로우베젤 또한 구현할 수 있는 효과 또한 갖는다.

Description

이형 표시장치{Deformed display device}
본 발명은 GIP방식을 이용한 이형 표시장치에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 표시장치(flat display device)가 개발되어 각광받고 있다.
이 같은 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 그리고 유기발광소자(organic light emitting diodes : OLED) 및 퀀텀닷발광소자(Quantum-dot light emitting diodes: QLED)등을 포함하는 전계발광표시장치(Electroluminescence Display device : ELD) 등을 들 수 있는데, 이들 표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
최근 이러한 표시장치들을 구현하기 위한 기술이 발전하는 과정에서, 표시장치를 구현하기 위한 기술을 넘어 표시장치는 소비자가 원하는 디자인을 구현하기 위한 기술 또한 요구되고 있다.
그 중 한가지는 표시영역 형태의 다양화로, 표시영역은 실질적으로 화소가 발광하여 영상이 표시되는 영역으로 사각형의 형태에서 벗어나 다양한 형태가 요구될 수 있다.
여기서, 표시영역 형태의 다양화를 요구하는 표시장치로는 스마트폰과 태블릿 PC와 같은 모바일기기 뿐만 아니라 TV(Television), 자동차 디스플레이, 웨어러블(wearable) 기기 등 다양한 분야에 적용될 수 있다.
따라서 다양한 목적을 가진 표시장치의 표시영역의 형태를 다변화 시킴으로써 제품 디자인의 유연성을 확보하여 소비자의 요구를 충족시키기 위한 이형 표시장치의 기술들에 대한 연구가 진행되고 있다.
특히 최근에는 표시영역의 형태가 다양화되는 과정에서, 베젤의 폭 또한 감소할 수 있는 내로우베젤을 갖는 이형 표시장치에 대한 연구가 활발히 진행되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로, GIP 방식을 이용한 표시장치에서 베젤의 폭을 감소시켜 내로우베젤을 실현할 수 있는 이형 표시장치를 제공하는 것을 제 1 목적으로 한다.
또한, 구동특성의 균일도가 향상된 이형 표시장치를 제공하는 것을 제 2 목적으로 한다.
또한, 더미영역 내에서 화소배열군과 이를 구동하는 구동회로가 교대 배열되는 규칙성이 유지될 수 있도록 함으로써, 더미영역 내에서 표시품위가 저하되는 것을 방지하는 것을 제 3 목적으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 화소블록을 이루며, 다수의 화소배열군이 배열되는 화소배열영역과, 구다수의 구동회로가 배열되는 회로영역을 포함하는 표시영역과, 상기 표시영역 내의 일측에 위치하며, 상기 화소블럭을 이루지 못하며, 다수의 더미화소배열군이 배열되는 더미화소배열영역과, 다수의 더미회로가 배열되는 더미회로영역을 포함하는 더미영역을 포함하는 이형 표시장치를 제공한다.
여기서, 상기 화소배열영역은 상기 표시패널의 각 행라인을 따라 배치되며, 상기 더미화소배열영역 상기 표시패널의 각 행라인을 따라 배치되고, 상기 화소배열군은 다수의 화소와 상기 다수의 화소 사이에 배치된 적어도 하나의 공통컨트롤회로블럭을 포함하며, 상기 더미화소배열군은 다수의 더미화소와 상기 다수의 더미화소 사이에 배치된 적어도 하나의 더미공통컨트롤회로블럭을 포함하며, 상기 화소는서로 다른 컬러를 발광하는 다수의 부화소를 포함하고,상기 더미화소는 서로 다른 컬러를 발광하는 다수의 더미 부화소를 포함하고, 상기 공통컨트롤회로블럭은 이에 인접한 상기 화소의 상기 부화소를 공통적으로 제어하며, 상기 더미공통컨트롤회로블럭은 상기 더미화소의 다수의 더미 부화소를 공통적으로 제어한다.
그리고, 상기 더미화소배열군은 상기 화소블럭에 위치하는 상기 회로영역으로부터 전달배선을 통해 신호를 전달받으며, 상기 스캔구동회로 및 상기 더미회로는 클럭신호를 전송하는 클럭신호배선과, 제 1 전원배선을 포함하며, 상기 더미회로에 위치하는 상기 클럭신호배선은 신호가 인가되지 않는다.
이때, 상기 스캔구동회로 및 상기 더미회로는 클럭신호를 전송하는 클럭신호배선과, 제 1 전원배선을 포함하며, 상기 더미회로는 상기 더미공통컨트롤회로블럭으로 이루어진다. 그리고, 상기 스캔구동회로 및 상기 더미회로는 클럭신호를 전송하는 클럭신호배선과, 제 1 전원배선을 포함하며, 상기 더미회로는 제 2 전원배선을 포함하며, 상기 제 1 전원배선은 상시 스캔구동회로에 공급되는 로우논리전압이나 하이논리전압을 전송하며, 상기 제 2 전원배선은 상기 표시영역에 대응하는 캐소드전극에 공급되는 저전위구동전압을 전송한다.
또한, 상기 공통컨트롤회로블럭의 폭은 상기 회로영역의 폭과 동일하며, 이웃한 상기 회로영역 간에 신호를 전달하는 전달배선이 구비된다.
이때, n번째 행라인에 위치하는 상기 공통컨트롤회로블럭은, n-1번째 행라인의 게이트배선에 연결되고, 기준전압을 인가받고, 상기 공통컨트롤회로블럭의 출력단에 연결된 제 1 공통제어 트랜지스터와, 상기 n번째 행라인의 게이트배선에 연결되고, 상기 기준전압을 인가받고, 상기 공통컨트롤회로블럭의 출력단에 연결된 제 2 공통제어 트랜지스터와, 상기 n번째 행라인의 발광배선에 연결되고, 고전위구동전압을 인가받고, 상기 공통컨트롤회로블럭의 출력단에 연결된 제 3 공통제어 트랜지스터를 포함하며, 상기 표시영역의 가장자리를 따라 비표시영역이 구비되며, 상기 표시영역과 상기 비표시영역의 경계부의 적어도 일부가 원형, 타원형, 곡선형 및 사선형 중 적어도 어느 하나의 이형을 갖는다.
그리고, 상기 화소블럭은 화소 및/또는 구동회로를 구동하기 위한 최소단위이다.
위에 상술한 바와 같이, 본 발명에 따라 이형 표시장치의 화소블럭을 이루지 못하는 더미영역에 별도의 더미회로영역을 더욱 구비함으로써, 화소배열군과 이를 구동하는 구동회로가 교대 배열되는 규칙성이 더미영역 내에서도 유지될 수 있도록 할 수 있는 효과를 갖는다.
이를 통해, 더미영역에서 표시품위가 저하되는 것을 방지할 수 있는 효과가 있다.
또한, 더미회로영역에 저전위구동전압을 전송하는 제2-1및 제 2-2전압배선이 위치하도록 함으로써, 더미영역 내에서도 화소배열군과 구동회로가 교대로 배열되는 규칙성이 유지될 수 있도록 하면서도 표시영역의 외측으로 별도의 전원배선을 더욱 형성하지 않아도 됨으로써, 저전위구동전압을 균일화하면서 내로우베젤 또한 구현할 수 있는 효과 또한 갖는다.
도 1은 본 발명의 실시예에 따른 이형 표시장치를 개략적으로 도시한 도면.
도 2는 본 발명의 실시예에 따른 화소배열군 내의 화소와 공통컨트롤회로블럭의 구조의 일예를 도시한 도면.
도 3은 본 발명의 실시예에 따른 화소배열군의 구성을 개략적으로 도시한 도면.
도 4는 본 발명의 실시예에 따른 스캔구동회로의 게이트신호발생회로 및 발광신호발생회로의 배치 형태의 일예를 개략적으로 도시한 도면.
도 5는 본 발명의 실시예에 따른 더미화소배열군의 구성을 개략적으로 도시한 도면.
도 6은 본 발명의 실시예에 따른 구동회로가 배치된 회로영역과 더미회로영역을 따라 형성된 신호 배선들을 개략적으로 도시한 도면.
도 7은 도 6의 구동회로 중 게이트신호발생회로의 개념적 구성을 개략적으로 도시한 도면.
도 8a는 회로영역에 위치하는 박막트랜지스터를 개략적으로 도시한 단면도.
도 8b는 더미회로영역에 위치하는 박막트랜지스터를 개략적으로 도시한 단면도.
도 9는 본 발명의 또 다른 실시예에 따른 구동회로가 배치된 회로영역과 더미회로영역의 구성을 개략적으로 도시한 도면.
도 10은 본 발명의 또 다른 실시예에 따른 구동회로가 배치된 회로영역과 더미회로영역을 따라 형성된 신호 배선들을 개략적으로 도시한 도면.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 이형 표시장치를 개략적으로 도시한 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 이형 표시장치(10)는 다수의 화소(P, 도 2 참조)들이 매트릭스 형태로 배치된 표시패널(100)과, 표시패널(100)을 구동하는 패널 구동회로를 포함할 수 있다.
여기서, 표시패널(100)을 구동하는 패널 구동회로는, 데이터구동회로(200), 스캔구동회로(500), 타이밍제어회로(300), 그리고 전원공급회로(400)를 포함할 수 있다.
표시패널(100)에 관해 살펴보면, 표시패널(100)은 액정패널 또는 유기발광표시장치 패널일 수 있고, 이에 한정하지 않고 박막트랜지스터에 의해 투과되는 빛의 양을 조절할 수 있는 다른 종류의 표시패널일 수 있다.
표시패널(100)은 기판 상에 화소(P, 도 2 참조)들이 배치되어 영상을 표시하는 표시영역(AA)(또는 액티브영역)과, 표시영역(AA) 외측에 이를 둘러싸는 비표시영역(NA)(또는 비액티브영역)을 포함할 수 있다.
표시영역(AA)에 배치된 각 화소(P, 도 2 참조)는 매트릭스 형태로 이루어져 서로 다른 컬러를 발광하는 다수의 부화소(SP1, SP2, SP3, 도 2 참조)로 구성될 수 있다. 예를 들면, 각 화소(P, 도 2 참조)는 각 행라인 방향을 따라 이웃하게 배치된 적색(R) 부화소, 녹색(G) 부화소, 청색(B) 부화소로 구성될 수 있다.
여기서, 행라인 방향을 따라 배열된 다수의 화소(P, 도 2 참조)는 각각 하나의 화소배열군(PAG, 도 2 참조)으로 정의하게 된다. 화소배열군(PAG, 도 2 참조)에 대해서는 추후 좀더 자세히 살펴보도록 하겠다.
한편, 본 발명의 실시예에 따른 이형 표시장치(10)는 표시영역(AA)이 일반적인 사각형의 형태와 다른 이형(또는 프리폼(freeform:자유형))의 형태를 가질 수 있다.
즉, 표시영역(AA)은 원형, 타원형, 다각형 등의 이형의 형태로 형성될 수 있다. 이에 따라 표시영역(AA)과 비표시영역(NA)의 경계부 또한 직선의 형태를 가지는 것이 아니라 원호, 타원호, 곡선, 사선 등 다양한 형태를 가질 수 있다.
또는 표시영역(AA)은 상측변, 하측변, 좌측변, 및 우측변을 포함할 수 있다. 그리고, 표시영역(AA)의 네측변 중 적어도 하나의 측변이 일직선의 형태를 갖지 않을 수도 있다. 또한, 표시영역(AA)의 네측변 중 적어도 하나의 측변의 일부가 곡률을 갖거나 절곡되는 등의 형태를 가질 수도 있다.
그리고, 이러한 표시패널(100)에는 화소(P, 도 2 참조)들(또는 부화소들(SP1, SP2, SP3, 도 2 참조))을 구동하기 위한 구동신호를 전달하는 각종 신호배선들이 기판 상에 형성될 수 있다.
영상신호인 데이터신호(또는 데이터전압(Vda))를 전송하는 다수의 데이터배선(DL, 도 2 참조)이 열라인 방향(또는 수직방향 또는 제 1 방향)을 따라 연장되어 해당 열라인의 부화소(SP1, SP2, SP3, 도 2 참조)에 연결될 수 있다.
또한, 게이트신호를 전송하는 게이트배선이 행라인 방향(또는 수평방향 또는 제 2 방향)을 따라 연장되어 해당 행라인의 부화소(SP1, SP2, SP3, 도 2 참조)에 연결될 수 있다.
데이터배선과 평행하게 열라인 방향을 따라 연장되어 발광신호를 전송하는 발광배선(VDD, 도 2 참조)이 해당 열라인의 부화소(SP1, SP2, SP3, 도 2 참조)에 연결될 수 있다.
타이밍제어회로(300)는 데이터구동회로(200) 및 스캔구동회로(500)의 구동 타이밍을 제어할 수 있다. 타이밍제어회로(300)는 외부시스템으로부터 입력되는 디지털 데이터신호(Da)를 표시패널(100)의 광학 특성에 따라 처리하여 데이터구동회로(200)에 공급할 수 있다.
그리고, 타이밍제어회로(300)는 외부시스템으로부터 입력된 수직 동기신호, 수평 동기신호, 클럭신호 및 데이터 인에이블신호 등의 타이밍 신호들에 기초하여, 데이터구동회로(200)의 구동 타이밍을 제어하기 위한 데이터 제어신호(DCS)와, 스캔구동회로(500)의 구동 타이밍을 제어하기 위한 스캔 제어신호(SCS)를 발생시킬 수 있다.
전원공급회로(400)는 이형 표시장치(10)의 구성요소들을 구동하기 위한 다양한 전압을 발생시켜 공급할 수 있다. 전원공급회로(400)는 스캔구동회로(500)를 구동하기 위한 제1, 2논리전압(VGL, VGH)(또는 로우논리전압, 하이논리전압)과, 표시패널(100)을 구동하기 위한 제1, 2전원전압(VSS, VDD)(또는 저전위구동전압, 고전위구동전압)을 발생시켜 출력할 수 있다.
데이터구동회로(200)는 데이터배선(DL, 도 2 참조)을 구동할 수 있다. 데이터구동회로(200)는 데이터 제어신호(DCS)를 기반으로, 디지털 데이터신호(Da)를 아날로그 데이터신호(즉, 데이터전압(Vda))로 변환하여 해당 데이터배선(DL, 도 2 참조)에 공급할 수 있다.
데이터구동회로(200)는 IC 형태로 구성될 수 있다. 그리고, 데이터구동회로(200)는 적어도 하나의 구동IC를 포함할 수 있다. 본 발명의 실시예에서는 다수의 구동IC로 구성된 경우를 일예로 나타내었다.
한편, 각 구동IC는 연성회로필름(210)에 실장되어 표시패널(100)에 연결될 수 있다. 다른 예로서, 각 구동IC는 COG 방식으로서 표시패널(100)의 기판에 직접 실장될 수도 있다.
연성회로필름(210)에는 구동IC 외측 부분에 스캔구동회로(500)를 구동하기 위한 제어신호(SCS), 및 전압(VGL, VGH)과 표시패널(100)을 구동하기 위한 전압(VSS, VDD)을 표시패널(100) 측으로 전달하기 위한 배선들이 구비될 수 있다.
스캔구동회로(500)는 게이트배선과 발광배선(VDD, 도 2 참조)에 대해 해당 스캔신호들을 출력하여 구동할 수 있다. 스캔구동회로(500)는 스캔 제어신호(SCS)를 기반으로 스캔신호들을 발생시켜 해당 신호배선에 공급할 수 있다. 예를 들어, 스캔구동회로(500)는 게이트신호와 발광신호를 발생시켜 해당 신호배선에 공급할 수 있다.
스캔구동회로(500)는 게이트신호를 라인 순차 방식으로 게이트배선에 출력할 수 있고, 발광신호를 라인 순차 방식으로 발광배선(VDD, 도 2 참조)에 출력할 수 있다.
스캔구동회로(500)는 표시패널(100)의 기판 상에 GIP(gate in panel) 방식으로 직접 형성될 수 있다.
본 발명의 실시예에 따른 이형 표시장치(10)는 스캔구동회로(500)가 비표시영역(NA)에 형성되지 않고 표시영역(AA) 내에 분산 배치된 형태로 형성되는 것을 특징으로 한다.
도 1에 도시된 바와 같이, 표시영역(AA)은 화소(P, 도 2 참조)가 배열된 영역들인 다수의 화소배열영역(PA)과, 다수의 화소배열영역(PA) 사이에 위치하여 스캔구동회로(500)를 구성하는 영역들인 다수의 회로영역(SA)을 포함할 수 있다.
각 화소배열영역(PA)에는 매트릭스 형태로 배치된 다수의 화소(P, 도 2 참조)가 위치할 수 있다. 그리고, 화소배열영역(PA)은 실질적으로 영상을 구동할 수 있다. 화소배열영역들(PA)은 열라인 방향을 따라 서로 평행하게 연장되며, 행라인 방향을 따라 회로영역(SA)을 사이에 두고 서로 이격되면서 배열될 수 있다.
그리고 각 회로영역(SA)은 서로 이웃한 화소배열영역(PA) 사이에 배치될 수 있다.
그리고, 회로영역(SA)에는 스캔구동회로(500)를 구성하는 일부 회로가 형성될 수 있다. 회로영역들(SA)은 열라인 방향을 따라 서로 평행하게 연장되며, 행라인 방향을 따라 화소배열영역(PA)을 사이에 두고 서로 이격되면서 배열될 수 있다.
본 발명의 실시예에 따른 이형 표시장치(10)는 표시영역(AA)의 내부에 회로영역들(SA)이 분산 배치되어, 실질적인 영상 표시영역들인 화소배열영역(PA)들이 분할된 형태를 갖도록 구성되는 것이다.
따라서 표시영역(AA) 내에 스캔신호를 발생시키는 스캔구동회로(500)를 형성함으로써, 비표시영역(NA)에 스캔구동회로(500)를 형성할 필요가 없게 되므로, 비표시영역(NA)의 폭을 감소시킬 수 있게 된다. 따라서, 표시장치(10)에서 비표시영역(NA)의 폭이 감소된 내로우베젤을 효과적으로 실현할 수 있게 된다.
스캔신호를 발생시키는 단위 회로인 구동회로가 다수의 회로영역(SA)에 각각 형성되도록 함으로써, 표시영역(AA)의 행라인 방향을 기준으로 위치에 따른 스캔신호의 편차가 감소될 수 있다.
따라서, 표시영역(AA) 전체에서의 구동 특성의 균일도가 향상되어 표시품위가 향상될 수 있게 된다. 예를 들어, 복수의 회로영역(SA)이 행라인 방향을 기준으로 서로 이격되어 배치되고, 각각의 회로영역(SA)에 구동회로가 각각 형성됨으로써, 표시영역(AA)의 행라인 방향을 따라 발생되는 스캔신호의 편차가 감소될 수 있다.
여기서, 본 발명의 실시예에 따른 이형 표시장치(10)는 표시영역(AA)이 프리폼 형태로 이루어짐에 따라 행라인 방향 및/또는 열라인 방향에 대해, 위치에 따라 길이가 동일하지 않고 상이하게 된다.
즉, 위치에 따라 수평해상도 및/또는 수직해상도가 상이할 수 있다.
이에 대해 도 1을 참조하여 좀더 자세히 살펴보면, 표시영역(AA)의 행라인 방향에서의 길이는 전체적으로 동일하지 않고 상이할 수 있고, 열라인 방향에서의 길이 또한 전체적으로 동일하지 않고 상이할 수 있다.
이와 같이, 표시영역(AA)이 이형을 갖게 됨으로써, 모든 행라인의 길이가 서로 동일하지 않고 위치에 따라 상이할 수 있다. 따라서, 행라인에 위치하는 화소배열영역(PA)과 회로영역(SA)의 개수가 위치에 따라 상이할 수 있다.
예를 들면, 상대적으로 상측에 위치하는 행라인에는 적어도 4개의 화소배열영역(PA)과 적어도 4개의 회로영역(SA)이 배치되고, 상대적으로 하측에 위치하는 행라인에는 화소배열영역(PA)이 1 ~ 3개만 위치할 수 있으며, 회로영역(SA) 또한 1 ~ 3개만이 위치할 수 있다.
따라서, 도 4를 참조하면, 첫번째 행라인(행라인[1])에 배치된 화소배열영역(PA)과 회로영역(SA)의 개수와 n번째 행라인(행라인[n])에 배치된 화소배열영역(PA)와 회로영역(SA)의 개수는 상이할 수 있다.
따라서, 행라인의 위치에 따라 화소배열군(PAG, 도 2 참조)과 구동회로(GC, EC, 도 3 참조)의 개수가 상이할 수 있다.
여기서, 화소배열군(PAG, 도 3 참조)과 구동회로(GC, EC, 도 2 참조)는 최소단위를 이뤄, 하나의 화소블럭(PB, 도 3 참조)을 이루게 되는데, 도1에 도시된 바와 같이, 행라인의 위치에 따라 화소배열군(PAG, 도 2 참조)과 구동회로(GC, EC, 도 3 참조)가 최소단위를 이루지 못하여 화소블럭(PB, 도 3 참조)을 구현하지 못하는 더미영역(DA)이 발생할 수 있다.
본 명세서에서, 더미영역(DA)은 화소블럭(PB)을 구현하지 못하는 영역이라고 정의한다. 그리고, 더미영역(DA)은 표시영역(AA)에 배치되어 있기에, 더미영역(DA) 에서도 영상이 표시된다. 따라서,'더미'라는 단어의 의미가 구동을 하지 않는다는 의미 또는 신호가 인가되지 않는다는 의미로 해석되지 않는다.
본 발명의 실시예에 따른 이형 표시장치(10)는 화소블럭(PB, 도 3 참조)이 구현되지 못하는 더미영역(DA)에 의해 표시품위가 저하되는 것을 방지할 수 있다.
이에 대해 도 2 및 도 3을 참조하여 좀더 자세히 살펴보도록 하겠다.
도 2는 본 발명의 실시예에 따른 화소배열군 내의 화소와 공통컨트롤회로블럭의 구조의 일예를 도시한 도면이며, 도 3은 본 발명의 실시예에 따른 화소블럭의 구성을 개략적으로 도시한 도면이다.
그리고, 도 4는 본 발명의 실시예에 따른 이형 표시장치의 스캔구동회로의 게이트신호발생회로 및 발광신호발생회로의 배치 형태의 일예를 개략적으로 도시한 도면이다.
그리고 도 5는 본 발명의 실시예에 따른 더미화소배열군의 구성을 개략적으로 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 화소배열군(PAG)은, 행라인 방향을 따라 배열된 다수의 화소(P)와, 이웃한 화소(P) 사이에 배치된 공통컨트롤회로블럭(C)을 포함하여 구성될 수 있다.
여기서 설명의 편의를 위해, 화소배열군(PAG)은 행라인을 따라 이웃하여 위치하는 2개의 화소(P)와 이들 사이에 구비되는 1개의 공통컨트롤회로블럭(C)이 배치된 경우를 일예로 설명하도록 하겠다.
각 화소(P)는 행라인 방향을 따라 서로 이웃하며 서로 다른 컬러의 다수의 부화소(SP)로 구성될 수 있다. 예를 들면, 화소(P)는 각각 적색의 제 1 부화소(SP1)와 녹색의 제 2 부화소(SP2), 그리고 청색의 제 3 부화소(SP3)를 포함할 수 있다.
그리고 화소(P)들 사이에 구비되는 공통컨트롤회로블럭(C)은 화소(P)들의 제 1 내지 제 3 부화소들(SP1, SP2, SP3)에 공통적으로 연결되어 이 부화소들(SP1, SP2, SP3)의 스토리지 커패시터들(Cst)을 공통적으로 제어하게 된다.
여기서, 각 부화소(SP1, SP2, SP3)들은 구동트랜지스터(DT)의 문턱전압을 보상하기 위해 내부 보상 구조가 적용될 수 있으며, 이에 관해 7T1C 구조로 구성된 경우를 예로 든다.
각 부화소(SP1, SP2, SP3)들은 구동소자들로서 스위칭트랜지스터에 해당되는 제 1 내지 제 6 트랜지스터(T1-T6)와, 구동트랜지스터(DT) 그리고 스토리지 커패시터(Cst)를 포함할 수 있다. 그리고, 각 부화소(SP1, SP2, SP3)들은 구동소자들에 의해 구동되는 발광소자인 발광다이오드(OD)를 구비할 수 있다.
여기서, 설명의 편의를 위해 각 부화소(SP1, SP2, SP3)들의 트랜지스터들(T1-T6, DT)은 P타입으로 구성된 경우를 예로 들어 설명하도록 하겠다. 다른 예로서, 각 부화소(SP1, SP2, SP3)들의 트랜지스터들(T1-T6, DT)은 N타입으로 구성될 수 있다.
또는, 각 부화소(SP1, SP2, SP3)들의 트랜지스터들(T1-T6, DT)은P타입 트랜지스터 및 N타입 트랜지스터가 혼합되어 구성될 수 있다. 예를 들어, 구동트랜지스터(DT)는 N타입 트랜지스터로 구성되고, 스위칭트랜지스터(T1-T6)는 P 타입 트랜지스터로 구성될 수 있다. 또는, 구동트랜지스터(DT)는 P 타입 트랜지스터로 구성되고, 스위칭트랜지스터(T1-T6)는 N 타입 트랜지스터로 구성될 수 있다.
제 1 트랜지스터(T1)는 게이트전극이 해당 행라인으로서 n번째 행라인의 게이트배선에 연결되고, 소스전극이 해당 데이터배선(DL)에 연결되고, 드레인전극이 제 1 노드(N1) 즉 제 2 트랜지스터(T2)의 드레인전극 및 구동트랜지스터(DT)의 소스전극에 연결될 수 있다.
이와 같은 제 1 트랜지스터(T1)는 해당 n번째 행라인의 게이트신호(Vg[n])에 응답하여 턴온될 수 있다. 이에 따라, 데이터배선(DL)을 통해 제공된 데이터신호(VPA)가 제 1 노드(N1)에 인가될 수 있게 된다.
제 2 트랜지스터(T2)는 게이트전극이 해당 n번째 행라인의 발광배선에 연결되고, 소스전극이 제 2 전원전압인 고전위구동전압(VDD)을 인가받고, 드레인전극이 제 1 노드(N1)에 연결될 수 있다.
이와 같은 제 2 트랜지스터(T2)는 해당 n번째 행라인의 발광신호(Vem[n])에 응답하여 턴온될 수 있다. 이에 따라, 고전위구동전압(VDD)이 제 1 노드(N1)에 인가될 수 있게 된다.
제 3 트랜지스터(T3)는 게이트전극이 해당 n번째 행라인의 게이트배선에 연결되고, 소스전극이 구동트랜지스터(DT)의 드레인전극 및 제 5 트랜지스터(T5)의 소스전극 즉 제 3 노드(N3)에 연결되고, 드레인전극이 구동트랜지스터(DT)의 게이트전극 및 스토리지 커패시터(Cst)의 제 1 전극 즉 제 2 노드(N2)에 연결될 수 있다.
제 3 트랜지스터(T3)는 해당 n번째 행라인의 게이트신호(Vg[n])에 응답하여 턴온될 수 있다. 이에 따라, 구동트랜지스터(DT)는 다이오드 커넥션 상태가 될 수 있다.
제 4 트랜지스터(T4)는 게이트전극이 이전 행라인인 n-1번째 행라인의 게이트배선에 연결되고, 소스전극이 초기화전압(Vini)을 인가받을 수 있고, 드레인전극이 제 2 노드(N2)에 연결될 수 있다.
이러한 제 4 트랜지스터(T4)는 n-1번째 행라인의 게이트신호(Vg[n-1])에 응답하여 턴온될 수 있다. 이에 따라, 제 2 노드(N2) 즉 구동트랜지스터(DT)의 게이트전극은 초기화전압(Vini)으로 초기화될 수 있다.
제 5 트랜지스터(T5)는 게이트전극이 해당 n번째 행라인의 발광배선에 연결되고, 소스전극이 제 3 노드(N3)에 연결되고, 드레인전극이 발광다이오드(OD) 및 제 6 트랜지스터(T6)의 드레인전극 즉 제 4 노드(N4)에 연결될 수 있다.
이와 같은 제 5 트랜지스터(T5)는 해당 n번째 행라인의 발광신호(Vem[n])에 응답하여 턴온될 수 있다. 이에 따라, 제 5 트랜지스터(T5)는 구동트랜지스터(DT)를 통해 발생된 발광구동전류를 발광다이오드(OD)에 인가하여 발광다이오드(OD)가 발광할 수 있다.
제 6 트랜지스터(T6)는 게이트전극이 해당 n번째 행라인의 게이트배선에 연결되고, 소스전극이 초기화전압(Vini)을 인가받고, 드레인전극이 제 4 노드(N4)에 연결될 수 있다.
이와 같은 제 6 트랜지스터(T6)는 해당 n번째 행라인의 게이트신호(Vg[n])에 응답하여 턴온될 수 있다. 이에 따라, 제 4 노드(N2) 즉 발광다이오드(OD)는 초기화전압(Vini)으로 초기화될 수 있다.
스토리지 커패시터(Cst)는 제 1 전극이 제2노드(N2)에 연결되고, 제 2 전극이 공통컨트롤노드(Nc)에 연결될 수 있으며, 공통컨트롤노드(Nc)는 공통컨트롤회로블럭(C)의 전압 출력단에 연결된다.
공통컨트롤회로블럭(C)은 화소(P)에 배치된 부화소들(SP1, SP2, SP3)의 공통컨트롤노드들(Nc)에 공통적으로 접속될 수 있다. 화소(P)의 부화소들(SP1, SP2, SP3)은 공통컨트롤회로블럭(C)의 출력단에서 출력되는 출력전압을 공통적으로 인가받아 제어될 수 있다.
공통컨트롤회로블럭(C)은 다수의 스위칭트랜지스터들을 포함할 수 있다. 예를 들어, 공통컨트롤회로블럭(C)은 제 1 내지 제 3 공통제어 트랜지스터(Tc1-Tc3)를 포함할 수 있다.
여기서, 제 1 내지 제 3 공통제어 트랜지스터(Tc1-Tc3)가 P타입으로 구성된 경우를 예로 들어 설명하도록 하겠다. 다른 예로서, 부화소들(SP1, SP2, SP3)의 트랜지스터들(T1-Tc3)은 N타입으로 구성될 수 있다.
제 1 공통제어 트랜지스터(Tc1)와 제 2 공통제어 트랜지스터(Tc2)는 서로 병렬로 연결될 수 있다. 따라서 제 1 공통제어 트랜지스터(Tc1)는 게이트전극이 이전 n-1번째 행라인의 게이트배선에 연결되고, 소스전극은 기준전압(Vref)을 인가받을 수 있고, 드레인전극은 공통컨트롤회로블럭(C)의 출력단 즉 부화소(SP)의 공통컨트롤노드(Nc)에 연결될 수 있다.
제 2 공통제어 트랜지스터(Tc2)는 게이트전극이 해당 n번째 행라인의 게이트배선에 연결되고, 소스전극은 기준전압(Vref)을 인가받을 수 있고, 드레인전극은 공통컨트롤회로블럭(C)의 출력단 즉 부화소(SP)의 공통컨트롤노드(Nc)에 연결될 수 있다.
이때, 제 1 공통제어 트랜지스터(Tc1)는 n-1번째 행라인의 게이트신호(Vg[n-1])에 따라 턴온될 수 있다. 따라서, 제 1 공통제어 트랜지스터(Tc1)는 기준전압(Vref)을 출력할 수 있다.
제 2 공통제어 트랜지스터(Tc2)는 n번째 행라인의 게이트신호(Vg[n])에 따라 턴온될 수 있다. 따라서, 제 2 공통제어 트랜지스터(Tc2)는 기준전압(Vref)을 출력할 수 있다.
이처럼, 이전 행라인의 수평주기 및 현재 행라인의 수평주기 동안, 공통컨트롤회로블럭(C)은 기준전압(Vref)을 출력하도록 동작할 수 있다.
그리고, 제 3 공통제어 트랜지스터(Tc3)는 게이트전극이 해당 n번째 행라인의 발광배선에 연결되고, 소스전극은 고전위구동전압(VDD)을 인가받을 수 있고, 드레인전극은 공통컨트롤회로블럭(C)의 출력단 즉 부화소(SP)의 공통컨트롤노드(Nc)에 연결될 수 있다.
이와 같은 경우에, 제 3 공통제어 트랜지스터(Tc3)는 n번째 행라인의 발광신호(Vem[n])에 따라 턴온될 수 있다. 따라서, 제 3 공통제어 트랜지스터(Tc3)는 고전위구동전압(VDD)을 출력할 수 있다.
이러한 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 구동트랜지스터(DT)의 문턱전압(Vth)의 편차를 보상할 수 있고, 또한 고전위구동전압(VDD)의 편차를 보상할 수 있게 된다.
표시패널(도 1의 100) 내에서 고전위구동전압(VDD)을 전달하는 배선을 따라 전압이 하강하게 되어, 위치에 따른 고전위구동전압(VDD)의 편차가 발생할 수 있다.
본 발명의 실시예에서는 공통컨트롤회로블럭(C)을 이용하여 스토리지 커패시터(Cst)에 충전되는 전압을 공통적으로 제어함으로써, 발광구동전류 발생에 있어 고전위구동전압(VDD) 성분을 제거할 수 있게 된다.
따라서, 고전위구동전압(VDD) 편차에 기인한 발광 편차를 방지할 수 있으며, 이를 통해 표시품위를 확보할 수 있다.
또한, 고전위구동전압(VDD) 편차 보상을 위해 화소(P)를 기준으로 공통컨트롤회로블럭(C)을 구성하여 공통 제어를 수행할 수 있도록 함으로써, 부화소(SP1, SP2, SP3)를 기준으로 컨트롤회로를 구성하는 경우에 비해, 컨트롤회로를 줄일 수 있다.
또한, 데이터신호(VPA)를 통해 문턱전압(Vth)을 직접 검출할 수 있고, 구동 과정에서 고전위구동전압(VDD)과 기준전압(Vref) 간의 전기적 단락이 방지될 수 있다. 따라서, 문턱전압(Vth) 검출 성능이 향상될 수 있게 된다.
여기서, 첨부한 도 3을 참조하면, 각 화소배열영역(SA)의 화소배열군(PAG)에는 행라인 방향을 따라 배열된 다수의 화소(P)가 구비되고, 이웃한 화소(P)들 사이에 공통컨트롤회로블럭(C)이 배치됨으로써, 공통컨트롤회로블럭(C)이 양측에 각각 위치하는 화소(P) 모두(즉 2개의 화소(P)에 각각 배치된 제1-3부화소들(SP1, SP2, SP3) 모두)에 공통적으로 연결될 수 있다.
그리고, 이웃한 화소배열군(PAG) 사이로는 회로영역(SA)의 구동회로(GC, EC)가 형성되도록 할 수 있다.
각 행라인 상에서의 배열 형태를 보면, 화소배열영역(SA)의 화소배열군(PAG)과 회로영역(SA)의 구동회로(GC, EC)가 교대로 배열되고, 화소배열영역(PA)의 화소배열군(PAG)에서는 화소(P)와 공통컨트롤회로블럭(C)을 사이에 두고서 두개의 화소(P)가 서로 이웃하도록 배치될 수 있다.
따라서 회로영역(SA)은 공통컨트롤회로블럭(C)과 마찬가지로 서로 이웃한 2개의 화소(P) 사이에 배치될 수 있다. 회로영역(SA)의 구동회로(GC, EC)는 공통컨트롤회로블럭(C)과 마찬가지로 서로 이웃한 2개의 화소(P) 사이에 배치될 수 있다.
여기서, 공통컨트롤회로블럭(C)은 그 폭이 실질적으로 회로영역(SA)의 폭과 동일하게 형성될 수 있다.
이에 따라, 본 발명의 실시예에 따르면 공통컨트롤회로블럭(C) 영역으로 할당될 수 있는 영역을 회로영역(SA)으로 이용할 수 있게 되어, 스캔구동회로(도 1의 500)를 위한 별도의 영역을 표시영역(AA) 내에 추가로 마련할 필요가 없게 되는 것이다.
그리고, 이웃한 회로영역(SA) 간에는 신호를 전달하기 위한 전달배선(TL)이 배치될 수 있다. 구동회로(GC, EC)가 이웃한 회로영역(SA)에 분리되어 구성되거나, 구동회로(GC, EC)가 별도로 구성되지 않는 경우에, 이웃한 회로영역(SA) 사이에 배치된 전달배선(TL)을 통해 신호가 전달되도록 할 수 있다.
여기서, 행라인 방향을 따라 배열되는 화소배열영역(PA)과 회로영역(SA)은, 화소배열군(PA) 내의 박막트랜지스터의 개수 및 스토리지 커패시터(Cst)에 충전되는 전압 등을 고려하여, 화소블록(PB)이라는 최소 단위가 결정될 수 있다.
도3을 참조하면, 4개의 화소 배열영역(PA)과 4개의 회로영역(SA)이 하나의 화소블럭(PB)이라는 최소 단위를 이룰 수 있다. 예를 들어, 본 발명의 실시예에 따른 표시 장치는4개의 화소배열영역(PAG)의 화소배열군(PAG)과 4개의 회로영역(SA)의 구동회로(GC, EC)가 하나의 화소블럭(PB)이라는 최소단위를 이루게 된다.
그러나, 여기에 한정되지는 않으며, 화소배열군(PAG)의 개수 및 스캔시호발생회로(GC, EC)의 개수는 표시장치의 특성에 따라 변경될 수 있다.
한편, 앞서 언급한 바와 같이, 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 표시영역(AA)의 행라인 방향에서의 길이가 위치에 따라 상이할 수 있다. 따라서, 행라인에 위치하는 화소배열영역(PA)과 회로영역(SA) 의 개수가 위치에 따라 상이할 수 있다.
행라인의 위치에 따라 화소배열영역(PA)의 화소배열군(PAG)과 회로영역(SA)의 구동회로(GC, EC)가 화소블럭(PB)을 이루지 못하는 더미영역(DA)이 발생할 수 있다. 이와 같이 화소블럭(PB)을 이루지 못하는 더미영역(DA)에서는 구동회로(GC, EC)가 제대로 동작하지 못함에 따라, 구동회로(GC, EC)가 별도로 필요하지 않게 된다.
이에 대해 좀더 자세히 살펴보면, 도 4에 도시한 바와 같이, 표시영역(AA) 내의 각 행라인을 기준으로 화소배열영역(PA)과 회로영역(SA)이 교대로 배열될 수 있다. 회로영역(SA)은 화소배열영역(PA) 사이에 배치될 수 있다.
그리고 화소배열영역(PA) 사이에 배치되는 회로영역(SA)에는 게이트신호발생회로(GC)와 발광신호발생회로(EC)를 포함하는 구동회로(GC, EC)가 위치하게 된다. 이때, 제 1 내지 제 4 화소배열영역(PA)과 제 1 내지 제 4 화소배열영역(PA) 사이로 위치하는 제 1 내지 제 4 회로영역(SA)이 하나의 화소블럭(PB)을 이루게 된다.
도 4를 참조하면, 제 1 내지 제 4 화소배열군(PAG)과 제 1 내지 제 4 화소배열군(PG) 사이로 위치하는 제 1 내지 제 4 구동회로(GC, EC)가 하나의 화소블럭(PB)을 이루게 된다.
이러한 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 표시영역(AA)이 프리폼 형태로 이루어짐에 따라, 행라인을 기준으로 화소블럭(PB)을 이루지 못하는 더미영역(DA)이 형성되는 것이다.
더미영역(DA)은 더미화소배열영역(DPA)을 포함할 수 있다. 그리고, 더미화소배열영역(DPA)에는 다수의 더미화소배열군(DPAG)이 열라인 방향으로 배치될 수 있다.
더미화소배열군(DPAG)은 행라인 방향을 따라 배열된 다수의 더미화소(DP)를 포함하며, 이웃한 더미화소(DP)들 사이에 더미공통컨트롤회로블럭(DCC)이 배치될 수 있다. 그리고, 더미공통컨트롤회로블럭(DCC)의 양측에 각각 더미화소(DP)가 위치하게 된다.
더미화소(DP)는 매트릭스 형태로 이루어져 서로 다른 컬러를 발광하는 다수의 더미부화소(미도시)로 구성될 수 있다. 예를 들면, 각 더미화소(DP)는 각 행라인 방향을 따라 이웃하게 배치된 적색(R) 더미부화소, 녹색(G) 더미부화소, 청색(B) 더미부화소로 구성될 수 있다.
더미공통컨트롤회로블럭(DCC)은 이에 인접한 더미화소의 더미부화소를 공통적으로 제어하게 된다.
이때, 더미화소배열군(DPAG)에는 인접하여 위치하는 화소블럭(PB)으로부터 게이트신호발생회로(GC)와 발광신호발생회로(EC)부터 신호가 전달되게 된다.
따라서 더미화소배열군(DPAG)의 일측으로는 별도의 게이트신호발생회로(GC)와 발광신호발생회로(EC)를 구비하지 않을 수 있다. 이는 곧 더미영역(DA)에는 더미화소배열군(DPAG)으로 스캔신호를 인가하기 위한 별도의 구동회로가 필요로 하지 않음을 의미할 수 있다.
더미영역(DA) 내에서는 더미영역(DA) 내에 위치하는 더미화소배열군(DPAG)로 스캔신호들을 공급하기 위한 별도의 구동회로가 구비되지 않아도 됨에 따라, 별도의 회로영역과 같은 회로영역을 필요로 하지 않을 수 있다. 그러나, 이에 한정되지는 않는다.
예를 들어, 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 더미영역(DA) 내에서도 더미회로영역(DSA)을 더욱 구비하는 것을 특징으로 한다.
본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 더미영역(DA)에서 더미화소배열군(DPAG)의 일측으로 배치된 더미회로영역(DSA)의 더미회로(DC)를 더욱 구비할 수 있다.
따라서, 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 표시영역(AA)의 더미영역(DA) 내에서도 더미화소배열영역(DPA)의 더미화소배열군(DPAG)과 이를 구동하는 더미회로영역(DSA)의 더미회로(DC)가 교대로 배열되는 규칙성이 유지될 수 있도록 할 수 있다.
이를 통해, 더미영역(DA)에 의해 표시품위가 저하되는 것을 방지할 수 있게 된다.
이에 대해 좀더 자세히 살펴보면, 표시장치의 이형 형태에 따라서,최소단위를 이루는 화소블럭(GB)(4개의 화소배열군(PAG)과 4개의 구동회로(GC, EC))을 이루지 못하는 더미영역(DA)에서는 더미화소배열영역(DPA)의 더미화소배열군(DPAG)을 구동하기 위한 스캔신호발생회로가 위치하는 회로영역(SA)을 추가로 배열하지 않고 더미화소배열군(DPA) 만이 배열될 수 있다.
그러나, 이러한 경우, 표시영역(AA)내에서 화소배열군(PAG)과 구동회로(GC, EC)가 교대로 배열되는 규칙성이 깨지게 되므로, 표시영역(AA)에 위치한 더미영역(DA)에서 더미화소배열영역(DPA)의 더미화소배열군(DPAG)의 일측 또는 양측(구동회로(GC, EC))가 배치되어야 하는 영역)이 얼룩으로 시인될 수 있다.
이때, 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 더미영역(DA)에서 더미화소배열영역(DPA)의 일측으로 더미회로영역(DSA)을 더욱 구비할 수 있다. 예들 들어, 더미영역(DA)에서 더미화소배열영역(DPA)의 더미화소배열군(DPAG)의 일측으로 더미회로영역(DSA)의 더미회로(DC)가 배치될 수 있다.
따라서, 표시영역(AA)의 더미영역(DA) 내에서도, 화소배열영역(PA)과 회로영역(SA)이 교대로 배열된 것과 같이, 더미화소배열영역(DPA)과 더미회로영역(DSA)이 교대로 배열될 수 있다.
도 4에 도시된 바와 같이, 화소배열영역(PA)의 화소배열군(PAG)과 회로영역(SA)의 구동회로 (게이트신호발생회로(GC)및 발광신호발생회로(EC))가 교대로 배열될 있다. 그리고, 더미영역(DA)에서도, 더미화소배열영역(DPA)의 더미화소배열군(DPAG)과 더미회로영역(DSA)의 더미회로(DC)가 교대로 배열될 수 있다.
따라서, 더미영역(DA) 내에서도, 화소블럭(PB)과 같이 4개의 더미화소배열군(DPAG)과 4개의 더미회로(DC)로 이루어지지는 않지만, 더미화소배열군(DPAG)과 더미회로(DC)가 교대로 배치됨으로써 배열의 규칙성은 유지될 수 있다.
도5를 참조하면, 본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 화소배열군(PAG)와 구동회로(GC, EC)가 교대로 배열되는 규칙성을 가질 수 있으며, 더미영역(DA)에서도 더미화소배열군(DPAG)과 더미회로(DC)가 교대로 배열되는 규칙성을 가질 수 있다.
각 화소배열군(PAG)에는 행라인 방향을 따라 배열된 다수의 화소(P)가 구비되고, 이웃한 화소(P)들 사이에 공통컨트롤회로블럭(C)이 배치되어, 공통컨트롤회로블럭(C)이 양측에 각각 화소(P)가 위치하게 된다.
이웃한 화소배열군(PAG) 사이로는 회로영역(SA)의 구동회로(GC, EC)가 위치함으로써, 화소배열군(PAG)과 구동회로(GC, EC)가 교대로 배열되는 규칙성을 가질 수 있다.
그리고 표시장치의 구동을 위한 최소단위인 화소블럭(PB)을 이루지 못하는 더미영역(DA) 내에서도, 더미화소배열군(DPAG)과 더미회로(DC)(더미공통컨트롤회로블럭 이나 더미구동회로)가 교대로 배열되어 규칙성만큼은 유지될 수 있다.
더미화소배열군(DPAG)은 행라인 방향을 따라 배열된 다수의 더미화소(DP)가 포함하며, 이웃한 더미화소(DP)들 사이에 더미공통컨트롤회로블럭(DCC)이 배치될 수 있다. 그리고, 더미공통컨트롤회로블럭(DCC)의 양측에 각각 더미화소(DP)가 위치하게 된다.
따라서, 본 발명의 실시예에 따른 표시장치에서 화소배열군(PAG)과 구동회로(GC, EC)가 교대로 배열되는 규칙성이 유지되도록, 표시영역(AA)의 더미영역(DA) 내에서도 더미화소배열군(DPAG)과 더미회로(DC)를 교대로 배치할 수 있다. 따라서, 표시영역(AA)에 위치한 더미영역(DA)에서 더미화소배열군(DPAG)의 일측 또는 양측으로 얼룩이 시인되는 것을 방지할 수 있으므로, 더미영역(DA)에 의해 표시품위가 저하되는 것을 방지할 수 있게 되는 것이다.
도 6은 본 발명의 실시예에 따른 구동회로가 배치된 회로영역과 더미회로가 배치된 더미회로영역을 따라 형성된 신호 배선들을 개략적으로 도시한 도면이며, 도 7은 도 6의 구동회로 중 게이트신호발생회로의 개념적 구성을 개략적으로 도시한 도면이다.
그리고, 도 8a는 회로영역에 위치하는 박막트랜지스터를 개략적으로 도시한 단면도이며, 도 8b는 더미회로영역에 위치하는 박막트랜지스터를 개략적으로 도시한 단면도이다.
그리고, 도 9는 본 발명의 또 다른 실시예에 따른 구동회로가 배치된 회로영역과 더미회로가 배치된 더미회로영역의 구성을 개략적으로 도시한 도면이다.
도 7에 도시한 바와 같이, 표시영역(AA) 내에 배치된 회로영역(SA)에는 회로영역(SA)이 연장된 열라인 방향을 따라 게이트클럭신호(GCLK, GCLKb)를 전송하는 클럭신호배선(CL)과, 논리전압(VGL, VGH)을 전송하는 제1 전압배선(PL1)이 배치될 수 있다.
제1, 2게이트클럭신호(GCLK, GCLKb)를 각각 전송하는 클럭신호배선들(CL)은 서로 다른 회로영역(SA)에 배치될 수 있다. 예를 들면 제1게이트클럭신호(GCLK)를 전송하는 클럭신호배선(CL)은 스테이지(STGg)의 제1회로부(Dg1)가 형성된 회로영역(SA)에 배치될 수 있고, 제2게이트클럭신호(GCLKb)를 전송하는 클럭신호배선(CL)는 스테이지(STGg)의 제 2 회로부(Dg2)가 형성된 회로영역(SA)에 배치될 수 있다.
제1, 2논리전압(VGL, VGH)을 각각 전송하는 제1 전압배선들(PL1)은 서로 다른 회로영역(SA)에 배치될 수 있다. 예를 들면 제1논리전압(VGL)을 전송하는 제1전압배선(PL1)은 스테이지(STGg)의 제1회로부(Dg1)가 형성된 회로영역(SA)에 배치될 수 있고, 제2논리전압(VGH)을 전송하는 제1전압배선(PL1)은 스테이지(STGg)의 제2회로부(Dg2)가 형성된 회로영역(SA)에 배치될 수 있다.
이러한 게이트신호발생회로(GC)는 서로 종속적으로 연결되어 다수의 행라인에 해당 게이트신호(Vg)를 순차적으로 발생시키는 다수의 스테이지(STGg)를 포함할 수 있다. 그리고, 각 스테이지(STGg)는 다수의 트랜지스터 및 적어도 하나의 커패시터를 포함하여 스캔신호인 게이트신호(Vg)를 출력할 수 있다.
즉, 각 스테이지(STGg)는 해당 게이트배선(GL)에 연결된 출력노드(또는 출력단)를 사이에 두고 직렬접속된 Q 트랜지스터 및 Qb 트랜지스터와, Q 트랜지스터 및 Qb 트랜지스터의 스위칭 동작을 제어하는 제어회로를 포함할 수 있다.
Q 트랜지스터는 턴온 레벨의 게이트신호(Vg)를 게이트배선(GL)에 출력하며 Qb 트랜지스터는 턴오프 레벨의 게이트신호(Vg)를 게이트배선(GL)에 출력할 수 있다. 일예로, 게이트배선(GL)에 연결된 부화소의 스위칭트랜지스터가 P타입인 경우에, Q 트랜지스터는 로우 레벨의 게이트신호를 출력하고 Qb 트랜지스터는 하이 레벨의 게이트신호를 출력할 수 있다.
그리고 각 스테이지(STGg)는 전단의 게이트신호(Vg) 출력을 인가받아 이를 스타트신호로 이용할 수도 있다. 여기서, 1번째 행라인의 스테이지(STGg[1])는 별도의 스타트신호(GVST)를 인가받을 수 있다.
그리고, 스테이지(STGg)는 클럭신호들로서 예를 들면 서로 다른 위상의 제1, 2게이트클럭신호(GCLK, GCLKb)와 서로 반대 위상의 논리전압들인 제1, 2논리전압(VGL, VGH)을 인가받을 수 있다.
이러한 스테이지(STGg)는 해당 행라인의 수평주기 동안, 해당 게이트클럭신호를 Q 트랜지스터를 통해 게이트신호(Vg)로 출력할 수 있다. 예를 들면, 1번째 스테이지(STGg[1])는 제1게이트클럭신호(GCLK)를 해당 Q 트랜지스터를 통해 게이트신호(Vg[1])로 출력하고, 2번째 스테이지(STGg[2])는 제2게이트클럭신호(GCLKb)를 해당 Q 트랜지스터를 통해 게이트신호(Vg[2])로 출력할 수 있다.
그리고, 스테이지(STGg)는 수평주기 이후에는 턴오프 레벨의 전압으로서 제1논리전압(VGL) 또는 제2논리전압(VGH)을 Qb 트랜지스터를 통해 게이트신호(Vg)로 출력할 수 있다. 예를 들면, 게이트배선(GL)에 연결된 부화소의 스위칭트랜지스터가 P타입인 경우 하이논리전압인 제2논리전압(VGH)을 게이트신호(Vg)로 출력할 수 있다.
이때, 더미영역(DA) 내에 배치된 더미회로영역(DSA)에도 다수의 스테이지를 포함하는 더미회로(DC)가 위치할 수 있다. 더미회로영역(DSA) 내에 위치하는 더미회로(DC)는 회로영역(SA)에 위치하는 게이트신호발생회로(GC)와 동일한 구성을 가지나, 실질적으로는 신호가 인가되지 않는다.
더미회로영역(DSA)에 위치하는 더미회로(DC)는 더미영역(DA) 내에 위치하는 더미화소배열군(DPAG)의 더미화소(DP)에 신호를 인가하지 않아도 됨에 따라, 신호가 인가되지 않도록 신호배선이 분리되어 구성되거나, 신호배선이 스테이지와 연결되지 않도록 구성될 수 있다.
회로영역(SA)에 위치하는 게이트신호발생회로(GC)는 게이트배선과 연결되어 있는 스테이지(도 2의 STGg)를 복수 개 포함하고, 스테이지(도 2의 STGg)들 각각은 복수의 박막트랜지스터들로 구성될 수 있다.
도 8a에 도시한 바와 같이, 회로영역(SA)에 위치하는 박막트랜지스터는 기판(301)에 증착되는 버퍼층(303), 버퍼층(303) 상에 증착되는 산화물반도체(액티브층)(305), 산화물반도체(305) 상에 증착되는 게이트절연막(307), 게이트절연막(307) 상에 증착되는 게이트전극(309)을 포함할 수 있다. 그리고, 게이트전극(309) 상부로는 산화물반도체(305)와 게이트절연막(307)과 게이트전극(309)을 모두 덮는 절연층(311)이 위치할 수 있다.
절연층(311)에는 제 1 컨택홀(315)이 구비될 수 있다. 절연층(311) 상부로 위치하는 소스 및 드레인전극(317a, 317b)은 제 1 컨택홀(315)을 통해 산화물반도체(305)와 전기적으로 연결될 수 있다.
소스 및 드레인전극(317a, 317b) 상부로는 보호막(313)이 위치하게 되며, 보호막(313)에 구비된 제 2 컨택홀(316)을 통해 보호막(313) 상부로 위치하는 금속층(319)이 드레인전극(317b)과 전기적으로 연결될 수 있다.
금속층(319)은 다양한 종류의 전원과 전기적으로 연결될 수 있다. 또는, 금속층(319)은 스테이지(도 2의 STGg)에서 스캔신호가 출력되는 출력단자와 전기적으로 연결될 수 있다.
도 8b에 도시한 바와 같이, 더미회로영역(DSA)에 위치하는 더미회로(DC)의 박막트랜지스터는 게이트신호발생회로(GC)의 박막트랜지스터와 같이, 버퍼층(303), 산화물반도체(305), 게이트절연막(307), 게이트전극(309), 절연층(311), 소스 및 드레인전극(317a, 317b), 보호막(313), 및 금속층(319)을 모두 포함할 수 있다.
그러나, 게이트신호발생회로(GC)의 박막트랜지스터에 구비된 절연층(311)과는 다르게, 더미회로(DC)의 박막트랜지스터에 구비된 절연층(311)에는 제 1 컨택홀(315)이 구비되지 않는 차이점을 갖게 된다.
따라서, 더미회로(DC)에 배치된 박막트랜지스터의 소스 및 드레인전극(317a, 317b)은 산화물반도체(305)와 전기적으로 연결되지 않게 되므로, 더미회로영역(DSA)에 위치하는 더미회로(DC)는 실질적으로는 신호가 인가되지 않게 되는 것이다.
여기서, 절연층(311)에 산화물반도체를 노출하는 제 1 컨택홀(315)을 구비하지 않음을 일예로 설명하였으나, 보호막(313)에 구비되어 드레인전극(317b)을 노출하는 제 2 콘택홀(316)이 생략될 수도 있다.
이와 같이, 더미영역(DA)의 더미화소배열영역(DPA)에 위치하는 더미화소배열군(DPAG)의 일측 및/또는 양측으로 더미회로영역(DSA)의 더미회로(DC)가 배치될 수 있다.
더미회로영역(DSA)의 더미회로(DC)는 회로영역(SA)에 구비되는 게이트신호발생회로(GC)와 동일한 구성을 가지나, 신호가 인가되지 않는다.
본 발명의 실시예에 따른 이형 표시장치(도 1의 10)는 더미영역(DA) 내에서도 더미화소배열군(DPAG)과 더미회로(DC)가 교대로 배열되도록 할 수 있다. 따라서, 화소배열군(PAG)과 구동회로(GC, EC)가 교대로 배열되는 규칙성이, 표시영역(AA)의 더미영역(DA) 내에서도 더미화소배열군(DPAG)과 더미회로(DC)를 통해 유지되도록 할 수 있어, 더미영역(DA)에 의해 표시품위가 저하되는 것을 방지할 수 있게 된다.
또한, 도시하지는 않았으나 회로영역(SA)에는 발광신호발생회로(도 4의 EC)가 배치될 수 있는데, 회로영역(SA)이 연장된 열라인 방향을 따라 발광클럭신호(미도시)를 전송하는 클럭신호배선(CL)이 배치될 수 있다.
이때, 더미영역(DA) 내에 배치된 더미회로영역(DSA)에는 발광클럭신호(미도시)와 동일한 구성을 가지나, 실질적으로는 신호가 인가되지 않는 더미회로(DC)가 위치할 수 있다.
여기서, 더미영역(DA) 내에 배치된 더미회로영역(DSA)에는, 도 9에 도시한 바와 같이, 보조공통컨트롤회로블럭(AC)이 더욱 위치하도록 할 수 있는데, 보조공통컨트롤회로블럭(AC)은 더미화소배열군(DPAG) 내에 위치하는 더미공통컨트롤회로블럭(DCC)과 동일한 구성을 가지나, 실질적으로는 신호가 인가되지 않는다.
즉, 더미회로영역(DSA)에 위치하는 보조공통컨트롤회로블럭(AC)은 더미영역(DA) 내에 위치하는 더미화소배열군(DPAG)의 더미화소(DP)들로 스토리지 커패시터들(도 2의 Cst)를 제어하는 신호를 인가하지 않는 것이다.
이를 위해, 보조공통컨트롤회로블럭(AC)은 공통컨트롤노드(도 2의 Nc)가 각 더미화소(DP) 내의 더미부화소들의 제 1 내지 제 3 공통제어 트랜지스터(도 2의 Tc1-Tc3)의 드레인전극과 연결되지 않도록 구성될 수 있다.
이를 통해서도 더미화소배열군(DPAG)과과 보조공통컨트롤회로블럭(AC) 또한 교대로 배열되는 규칙성이 더미영역(DA) 내에서도 유지되도록 할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 구동회로가 배치된 회로영역과 더미회로영역을 따라 형성된 신호 배선들을 개략적으로 도시한 도면이다.
도시한 바와 같이, 표시영역(AA) 내에 배치된 회로영역(SA)에는 회로영역(SA)이 연장된 열라인 방향을 따라 게이트신호발생회로(GC)의 게이트클럭신호(GCLK, GCLKb)를 전송하는 클럭신호배선(CL)과, 논리전압(VGL, VGH)을 전송하는 제1 전압배선(PL1)이 배치될 수 있다.
제1, 2게이트클럭신호(GCLK, GCLKb)를 각각 전송하는 클럭신호배선들(CL)은 서로 다른 회로영역(SA)에 배치될 수 있다. 예를 들면 제1게이트클럭신호(GCLK)를 전송하는 클럭신호배선(CL)은 스테이지(STGg)의 제1회로부(Dg1)가 형성된 회로영역(SA)에 배치될 수 있고, 제2게이트클럭신호(GCLKb)를 전송하는 클럭신호배선(CL)은 스테이지(STGg)의 제2회로부(Dg2)가 형성된 회로영역(SA)에 배치될 수 있다.
이와 유사하게, 제1, 2논리전압(VGL, VGH)을 각각 전송하는 제1 전압배선들(PL1)은 서로 다른 회로영역(SA)에 배치될 수 있다. 예를 들면 제1논리전압(VGL)을 전송하는 제1전압배선(PL1)은 스테이지(STGg)의 제1회로부(Dg1)가 형성된 회로영역(SA)에 배치될 수 있고, 제2논리전압(VGH)을 전송하는 제1전압배선(PL1)은 스테이지(STGg)의 제2회로부(Dg2)가 형성된 회로영역(SA)에 배치될 수 있다.
그리고, 더미영역(DA) 내에 배치된 더미회로영역(DSA)에는 저전위구동전압(VSS)을 전송하는 제2-1및 제 2-2전압배선(PL2-1, PL2-2)이 위치하게 된다.
이때, 제 2-1 전압배선(PL2-1)으로 이루어지는 저전위구동전압(VSS)은 제 1 회로부(Dg1)로 신호를 전달하게 되며, 제 2-2 전압배선(PL2-2)으로 이루어지는 저전위구동전압(VSS)은 제 2 회로부(Dg2)로 신호를 전달하게 된다.
이와 같이, 저전위구동전압(VSS)을 전송하는 제2-1및 제 2-2전압배선(PL2-1, PL2-2)을 더미영역(DA) 내에 배치된 더미회로영역(DSA) 내에 위치하도록 함으로써, 화소배열군(PAG)과 구동회로(GC, EC)가 교대로 배열되는 규칙성이 더미영역(DA) 내에서도 유지되도록 할 수 있어, 더미영역(DA)에 의해 표시품위가 저하되는 것을 방지할 수 있게 된다.
또한, 표시영역(AA)의 외측으로 제2-1및 제 2-2전압배선(PL2-1, PL2-2)을 형성하기 위한 비표시영역(NA) 부분에 광폭의 전원배선을 형성할 필요가 없어, 표시영역(AA) 내에 형성된 제2-1및 제 2-2전압배선(PL2-1, PL2-2)이, 비표시영역(NA)의 광폭의 전원배선을 대체할 수 있다.
따라서, 비표시영역(NA)의 폭을 감소시킬 수 있게 되어, 내로우베젤을 효과적으로 실현할 수 있다. 또한, 표시장치가 대면적화 되더라도, 표시영역(AA)에서 저전위구동전압(VSS)을 균일화하면서 내로우베젤을 효과적으로 실현할 수 있게 된다.
전술한 바와 같이, 본 발명의 실시예에 따른 이형 표시장치는 화소블럭(PB) 이루지 못하는 더미영역(DA)에 더미화소배열영역(DPA)의 더미화소배열군(DPAG)과 더미회로영역(DSA)의 더미회로(DC)가 구비되도록 함으로써, 화소배열군(PAG)과 이를 구동하는 구동회로(GC, EC))가 교대 배열되는 규칙성이 더미영역(DA) 내에서도 유지될 수 있도록 할 수 있다.
이를 통해, 화소배열군(PAG)과 이를 구동하는 구동회로(GC, EC)가 교대로 배열되는 규칙성이 깨져, 더미영역(DA)에서 더미화소(DP) 또는 더미화소배열군(DPAG)의 일측 또는 양측이 얼룩으로 시인됨에 따라 발생되는 표시품위가 저하되는 것을 방지할 수 있게 된다.
또한, 더미영역(DA) 내에서도 규칙성이 유지되도록 더미화소배열군(DPAG)과 더미 회로영역(DSA)의 더미회로(DC)를 교대로 배열하면서도, 더미회로영역(DSA)에 저전위구동전압(VSS)을 전송하는 제2-1및 제 2-2전압배선(PL2-1, PL2-2)이 위치하도록 함으로써, 표시영역(AA)의 외측으로 별도의 전원배선을 더욱 형성하지 않아도 된다. 따라서, 본 발명의 실시예에 따른 표시 장치에서 내로우베젤을 구현할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
AA : 표시영역 DA : 더미영역
PA : 화소배열영역 SA : 회로영역
DPA : 더미화소배열영역 DSA : 더미회로영역
PAG : 화소배열군 P : 화소
SP : 부화소 C : 공통컨트롤회로블럭
GC : 게이트신호발생회로 EC : 발광신호발생회로
DPAG : 더미화소배열군 DC : 더미회로
DP : 더미화소 PB : 화소블럭
DCC: 더미공통컨트로회로블럭 AC: 보조공통컨트롤회로블럭

Claims (11)

  1. 화소블록을 이루며, 다수의 화소배열군이 배열되는 화소배열영역과, 구다수의 구동회로가 배열되는 회로영역을 포함하는 표시영역과;
    상기 표시영역 내의 일측에 위치하며, 상기 화소블럭을 이루지 못하며, 다수의 더미화소배열군이 배열되는 더미화소배열영역과, 다수의 더미회로가 배열되는 더미회로영역을 포함하는 더미영역을 포함하는 이형 표시장치.
  2. 제 1 항에 있어서,
    상기 화소배열영역은 상기 표시패널의 각 행라인을 따라 배치되며, 상기 더미화소배열영역 상기 표시패널의 각 행라인을 따라 배치되고,
    상기 화소배열군은 다수의 화소와 상기 다수의 화소 사이에 배치된 적어도 하나의 공통컨트롤회로블럭을 포함하며,
    상기 더미화소배열군은 다수의 더미화소와 상기 다수의 더미화소 사이에 배치된 적어도 하나의 더미공통컨트롤회로블럭을 포함하며,
    상기 화소는서로 다른 컬러를 발광하는 다수의 부화소를 포함하고,
    상기 더미화소는 서로 다른 컬러를 발광하는 다수의 더미 부화소를 포함하고,
    상기 공통컨트롤회로블럭은 이에 인접한 상기 화소의 상기 부화소를 공통적으로 제어하며,
    상기 더미공통컨트롤회로블럭은 상기 더미화소의 다수의 더미 부화소를 공통적으로 제어하는 이형 표시장치.
  3. 제 2 항에 있어서,
    상기 더미화소배열군은 상기 화소블럭에 위치하는 상기 회로영역으로부터 전달배선을 통해 신호를 전달받는 이형 표시장치.
  4. 제 1 항에 있어서,
    상기 스캔구동회로 및 상기 더미회로는 클럭신호를 전송하는 클럭신호배선과, 제 1 전원배선을 포함하며,
    상기 더미회로에 위치하는 상기 클럭신호배선은 신호가 인가되지 않는 이형 표시장치.
  5. 제 2 항에 있어서,
    상기 스캔구동회로 및 상기 더미회로는 클럭신호를 전송하는 클럭신호배선과, 제 1 전원배선을 포함하며,
    상기 더미회로는 상기 더미공통컨트롤회로블럭으로 이루어지는 이형 표시장치.
  6. 제 1 항에 있어서,
    상기 스캔구동회로 및 상기 더미회로는 클럭신호를 전송하는 클럭신호배선과, 제 1 전원배선을 포함하며,
    상기 더미회로는 제 2 전원배선을 포함하며,
    상기 제 1 전원배선은 상시 스캔구동회로에 공급되는 로우논리전압이나 하이논리전압을 전송하며, 상기 제 2 전원배선은 상기 표시영역에 대응하는 캐소드전극에 공급되는 저전위구동전압을 전송하는 이형 표시장치.
  7. 제 2 항에 있어서,
    상기 공통컨트롤회로블럭의 폭은 상기 회로영역의 폭과 동일한 이형 표시장치.
  8. 제 1 항에 있어서,
    이웃한 상기 회로영역 간에 신호를 전달하는 전달배선이 구비된 이형 표시장치.
  9. 제 2 항에 있어서,
    n번째 행라인에 위치하는 상기 공통컨트롤회로블럭은,
    n-1번째 행라인의 게이트배선에 연결되고, 기준전압을 인가받고, 상기 공통컨트롤회로블럭의 출력단에 연결된 제 1 공통제어 트랜지스터와;
    상기 n번째 행라인의 게이트배선에 연결되고, 상기 기준전압을 인가받고, 상기 공통컨트롤회로블럭의 출력단에 연결된 제 2 공통제어 트랜지스터와;
    상기 n번째 행라인의 발광배선에 연결되고, 고전위구동전압을 인가받고, 상기 공통컨트롤회로블럭의 출력단에 연결된 제 3 공통제어 트랜지스터를 포함하는 이형 표시장치.
  10. 제 1 항에 있어서,
    상기 표시영역의 가장자리를 따라 비표시영역이 구비되며,
    상기 표시영역과 상기 비표시영역의 경계부의 적어도 일부가 원형, 타원형, 곡선형 및 사선형 중 적어도 어느 하나의 이형을 갖는 이형 표시장치.
  11. 제 1 항에 있어서,
    상기 화소블럭은 화소 및/또는 구동회로를 구동하기 위한 최소단위인 이형 표시장치.
KR1020200169569A 2020-12-07 2020-12-07 이형 표시장치 KR20220080456A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200169569A KR20220080456A (ko) 2020-12-07 2020-12-07 이형 표시장치
US17/536,914 US11769435B2 (en) 2020-12-07 2021-11-29 Deformed display device
CN202111439710.0A CN114596805A (zh) 2020-12-07 2021-11-30 变形显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200169569A KR20220080456A (ko) 2020-12-07 2020-12-07 이형 표시장치

Publications (1)

Publication Number Publication Date
KR20220080456A true KR20220080456A (ko) 2022-06-14

Family

ID=81814488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200169569A KR20220080456A (ko) 2020-12-07 2020-12-07 이형 표시장치

Country Status (3)

Country Link
US (1) US11769435B2 (ko)
KR (1) KR20220080456A (ko)
CN (1) CN114596805A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056241B1 (ko) 2008-12-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR102423797B1 (ko) * 2015-11-26 2022-07-22 엘지디스플레이 주식회사 표시장치
WO2018038814A1 (en) * 2016-08-26 2018-03-01 Groturbel Research Llc Dummy pixels in electronic device displays
WO2019025893A1 (ja) * 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
DE112018003955T5 (de) * 2017-08-02 2020-05-07 Sony Corporation Anzeigevorrichtung, verfahren zum herstellen der anzeigevorrichtung und eine elektronische vorrichtung
KR102414594B1 (ko) 2017-08-31 2022-06-30 엘지디스플레이 주식회사 전계발광표시장치 및 이의 구동방법
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR20190036461A (ko) * 2017-09-27 2019-04-04 엘지디스플레이 주식회사 Oled 표시패널과 이를 이용한 oled 표시 장치
WO2020008750A1 (ja) * 2018-07-05 2020-01-09 パナソニックＩｐマネジメント株式会社 画像表示装置および光学機器
CN109148476A (zh) * 2018-07-09 2019-01-04 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
CN110634443B (zh) * 2019-09-24 2021-01-26 京东方科技集团股份有限公司 发光元件保护电路及发光元件保护电路的驱动方法

Also Published As

Publication number Publication date
US11769435B2 (en) 2023-09-26
US20220180785A1 (en) 2022-06-09
CN114596805A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
US9495905B2 (en) Display apparatus
WO2016141777A2 (en) Display device and pixel circuit thereof
CN111326100B (zh) 电致发光显示装置
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
JP6074585B2 (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
CN113950715B (zh) 像素电路及其驱动方法、显示装置
US20070152923A1 (en) Light emitting display and method of driving thereof
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
KR20210083918A (ko) 전계발광 표시장치
US11776478B2 (en) Electroluminescent display device
CN102054430B (zh) 显示装置和驱动显示装置的方法
KR20220092134A (ko) 표시패널
US11626079B2 (en) Display device and method for driving the same
JP5891493B2 (ja) 表示パネルおよびその駆動方法、表示装置ならびに電子機器
KR20220080456A (ko) 이형 표시장치
CN111369949B (zh) 显示面板及其扫描驱动方法
KR20230033376A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20150077897A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR102658432B1 (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
US11768414B2 (en) Display device and driving method of the same
WO2024011635A1 (zh) 显示面板及显示装置
US20240062723A1 (en) Display device
KR20240063360A (ko) 디스플레이 장치 및 게이트 구동 회로
KR20230086084A (ko) 표시 장치
KR20240086084A (ko) 디스플레이 장치 및 게이트 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right