KR20220078949A - 인쇄회로기판 및 이의 제조방법 - Google Patents

인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20220078949A
KR20220078949A KR1020200168244A KR20200168244A KR20220078949A KR 20220078949 A KR20220078949 A KR 20220078949A KR 1020200168244 A KR1020200168244 A KR 1020200168244A KR 20200168244 A KR20200168244 A KR 20200168244A KR 20220078949 A KR20220078949 A KR 20220078949A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
copper plating
copper
manufacturing
Prior art date
Application number
KR1020200168244A
Other languages
English (en)
Other versions
KR102459414B1 (ko
Inventor
김범석
박수철
전창준
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020200168244A priority Critical patent/KR102459414B1/ko
Publication of KR20220078949A publication Critical patent/KR20220078949A/ko
Application granted granted Critical
Publication of KR102459414B1 publication Critical patent/KR102459414B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 기판을 무전해 동도금하는 단계 및 100~250℃에서 열처리하는 단계를 포함하는 인쇄회로기판의 제조방법에 관한 것으로, 제조방법에 의해 제조된 인쇄회로기판의 절연층과 회로 패턴의 접착력이 향상된다.

Description

인쇄회로기판 및 이의 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 무전해 동도금하는 단계 및 100~250℃에서 열처리하는 단계를 포함하는 인쇄회로기판의 제조방법 및 그 제조방법에 의해 제조된 인쇄회로기판에 관한 것이다. 또한, 본 발명은 상기 무전해 동도금 단계 전에 디스미어 처리를 할 수 있다. 본 발명의 제조방법에 의해 제조된 인쇄회로 기판은 동 박리강도로 측정되는 절연층과 회로 패턴의 접착력이 향상된다.
인쇄 회로 기판(Printed Circuit Board, PCB)은 열경화성 합성 수지로 이루어진 보드의 일면 또는 양면에 동선을 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체 칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 요구되고 있다.
통상적으로, 인쇄 회로 기판의 회로패턴을 형성하는 방법은 서브 트랙티브 공법(subtractive process), 세미 어디티브 공법(semi-additive process) 및 풀 어디티브 공법(full additive process)으로 분류된다.
서브트랙티브 공법은 동박 적층판 위에 회로가 형성되는 부분을 제외한 나머지 부분을 에칭하여 회로를 형성하고, 어디티브 공법은 절연판 위에 도금 등의 방법으로 필요한 회로를 직접 형성한다.
또한, 세미 어디티브 공법은 무전해 패널 도금 후, 필요한 부분만 전해 패턴 도금으로 회로를 형성하고, 풀 어디티브 공법은 필요한 부분만 무전해 패턴 도금으로 회로를 형성한다.
종래, 서브트랙티브 공법이 인쇄 회로 기판의 제조에 주로 사용되었으나, 기판 상의 구리 도금층 조직이 회로의 두께 방향에 따라 일정하여 에칭액 공급이 원활한 상부 영역은 많이 에칭되고, 하부 영역은 적게 에칭되어 에칭 계수(etching factor)가 낮아짐으로써 고밀도 회로형성이 어려운 등의 단점을 가진다. 즉, 등방성 식각(isotropic etching) 특성으로 인하여 식각된 동박의 단면이 경사지게 된다.
상술한 바와 같이, 서브트랙티브 공법을 통해서는 고밀도 회로 형성이 어렵기 때문에 최근 세미 어디티브 공법을 적용하여 인쇄회로기판을 제조하고 있다.
세미 어디티브 공법은 먼저 0.5~2 μm 두께의 무전해 동도금을 실시한 후에 단차가 거의 수직 형상을 지니는 드라이 필름 패턴을 형성하고, 이어서 드라이 필름 패턴이 형성된 기판에 전기 동도금을 수행함으로써 비교적 수직 단차의 동박 회로를 형성하는 것을 기술적 특징으로 하고 있다.
그러나, 세미 어디티브 공법에 의해 형성된 회로 패턴은 절연층 상에 먼저 무전해 동도금으로 형성되기 때문에, 회로 패턴이 절연층으로부터 분리되는 문제점이 있다. 특히, 점차 회로패턴이 미세화되어 감에 따라 절연층과 회로 패턴의 접착면적이 줄어들어 접착력이 약화되기 때문에, 회로 패턴의 분리가 심화되고, 다층 구조를 갖는 인쇄회로기판에 형성된 회로 패턴의 분리는 인쇄회로기판의 신뢰성을 현저히 저하시키는 등의 단점이 있다.
또한, 회로 형성에 스크린 프린팅(screen printing) 방식이 적용되어 100 μm 미만의 미세 회로 형성에 어려움이 있었던 기존 풀 어디티브 공법을 개량한 모디파이드 풀 어디티브(modified full additive process) 공법이 최근에 개발되고 있다. 이 공법은 3D 프린팅을 통하여 기판 상에 영구(permanent) 도금 레지스트 패턴을 인쇄하고 무전해 동도금으로 미세 패턴 형성이 가능하지만, 세미 어디티브 공법과 마찬가지로 절연층과 회로 패턴의 접착력이 약하다는 단점이 있다.
이러한 세미 어디티브 공법과 모디파이드 풀 어디티브 공법의 단점들을 극복하기 위하여, 절연층과 회로 패턴의 접착력을 강화시키는 최적의 무전해 동도금 공정의 개발이 요구되고 있다.
대한민국 공개특허공보 제10-2016-0126800호 대한민국 등록특허 제10-0843156호
이에 상기와 같은 문제를 해결하고자, 본 발명은 세미 어디티브 공법과 모디파이드 풀 어디티브 공법을 통한 인쇄 회로 기판의 제조 방법에 있어서, 절연층과 회로 패턴의 접착력을 강화시킬 수 있도록 무전해 도금 등의 공정 조건을 최적화한 인쇄 회로 기판의 제조 방법 및 이러한 제조 방법에 의하여 제조된 인쇄 회로 기판을 제공하는 데 목적이 있다.
본 발명의 일 측면에 따르면, 기판을 무전해 동도금하는 단계; 및
100~250℃에서 열처리하는 단계;를 포함하는, 인쇄회로기판의 제조방법을 제공한다.
상기 열처리는 30분 이상 처리될 수 있다.
또한, 상기 무전해 동도금은 이온 형태의 촉매 및 콜로이드 형태의 촉매 중 어느 하나 이상을 사용하여 2 시간 이상 수행될 수 있다.
그밖에, 상기 무전해 동도금하는 단계 전에 상기 기판을 디스미어 처리하는 단계가 포함되고,
상기 디스미어 처리는 과망간산으로 1회 이상 처리될 수 있다.
한편, 상기 디스미어 처리된 상기 기판의 표면 조도 Ra는 0.65 이상이고, 표면 조도 Rz는 5.3 이상일 수 있다.
본 발명의 다른 측면에 따르면, 상기 제조방법에 의해서 제조된 인쇄회로 기판을 제공한다.
본 발명의 또 다른 측면에 따르면, 상기 인쇄회로기판을 포함하는 전자부품을 제공한다.
이러한 측면들에 따라 앞선 종래의 문제가 해결될 수 있으며, 이에 본 발명은 이의 구체적 실시예를 제공하는데 실질적인 목적이 있다.
이상에서 설명한 바와 같이, 본 발명은 무전해 동도금 등의 공정 조건을 최적화한 인쇄회로기판의 제조방법 및 이에 의해 제조된 인쇄회로기판을 제공하고, 상기 인쇄회로기판의 절연층과 회로 패턴의 접착력을 강화시킬 수 있다.
또한, 강화된 절연층과 회로 패턴의 접착력을 기반으로 회로 패턴의 향상된 신뢰성을 확보하는 동시에, 에칭 계수(etching factor) 8 이상, 20 μm 이하의 미세 패턴의 구현이 가능하여, 5G 사양의 다양한 전자 부품에 적용 가능하다.
도 1은 무전해 동도금 시간의 변화에 따른 동 두께 변화를 나타낸 그래프이다.
도 2은 무전해 동도금 처리 시간 및 열처리 유무에 따른 기판 표면의 변화를 SEM(Scanning Electron Microscope, 주사 전자 현미경)으로 측정한 사진이다.
도 3은 열처리 전후의 동 두께에 따른 동 박리 강도의 변화를 나타내는 그래프이다.
도 4는 디스미더 처리 횟수에 따른 기판의 표면 조도를 AFM(Atomic Force Microscope, 원자간력 현미경)으로 측정한 사진 및 그래프이다.
도 5는 기판 조도(Ra 및 Rz)에 따른 열처리 전, 후의 동 박리 강도의 변화를 나타낸 그래프이다.
이하에서, 첨부된 도면을 참조하여 발명의 실시 형태를 보다 상세하게 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예의 구성은 본 발명의 가장 바람직한 하나의 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 다양한 파라미터가 범위, 바람직한 범위 또는 바람직한 상한 값 및 바람직한 하한 값의 열거로서 주어지는 경우, 범위가 별도로 개시되는 지에 상관없이 임의의 한 쌍의 임의의 위쪽 범위 한계치 또는 바람직한 값 및 임의의 아래쪽 범위 한계치 또는 바람직한 값으로 형성된 모든 범위를 구체적으로 개시하는 것으로 이해되어야 한다.
수치 값의 범위가 본 명세서에서 언급될 경우, 달리 기술되지 않는다면, 그 범위는 그 종점 및 그 범위 내의 모든 정수와 분수를 포함하는 것으로 의도된다. 본 발명의 범주는 범위를 정의할 때 언급되는 특정 값으로 한정되지 않는 것으로 의도된다.
본 발명에 따른 인쇄회로기판의 제조방법은 기판을 무전해 동도금하는 단계; 및 100~250℃에서 열처리하는 단계를 포함할 수 있다.
또한, 상기 열처리는 30분 이상 수행될 수 있고, 바람직하게는 1시간 이내로 수행될 수 있다.
즉, 기판을 무전해 동도금 후, 100~250℃에서 열처리를 하여 기판의 동 박리강도로 측정될 수 있는 절연층과 회로 패턴의 접착력을 극대화시킬 수 있다.
이러한 접착력의 향상은 상기 열처리를 통해서 동 결정립이 성장하고, 동 결정립의 성장에 따라서 기판과의 계면 접착력이 향상되기 때문이다.
한편, 상기 무전해 동도금 단계는 기판의 홀 내벽 및 표면을 동도금하는 단계로 이온 형태의 촉매 및 콜로이드 형태의 촉매 중 어느 하나 이상을 사용하여 2 시간 이상 수행될 수 있다.
동 도금하는 단계를 수행하는 시간이 길어질수록, 동 도금의 두께는 두꺼워질 수 있다. 동 도금의 두께가 두꺼워질수록, 동 결정립도 커지게 된다.
또한, 상기 무전해 동도금은 25~50℃의 도금욕에서 수행될 수 있다.
상기 콜로이드 형태의 촉매와 상기 이온 형태의 촉매를 사용하는 무전해 동도금의 주요 공정 순서는 프리딥 단계, 촉매 단계 및 환원 단계로 동일하고, 각 단계에 사용되는 화학 물질에 차이가 있다.
상기 프리딥 단계는 기판 표면의 습윤성을 증진시키고 엷은 산화막을 제거하는 단계로, 촉매가 흡착될 수 있는 최적의 조건을 형성시키는 단계이다.
상기 촉매 단계는 기판에 무전해 도금을 위한 핵을 형성시키기 위한 단계로 촉매가 흡착되는 단계이다.
상기 환원 단계는 흡착된 촉매에서 팔라듐 이온을 금속으로 치환하여 비전도성 기판에 전도성을 부여하는 단계이다.
최종적으로, 팔라듐 촉매가 흡착된 표면에서 환원제(예를 들어, HCHO 등)를 이용하여 동 이온을 금속 동으로 석출시킴으로써, 동 도금층이 형성된다. 동 이온 외에도 착화제, NaOH, 안정제 등이 함께 사용될 수 있다.
또한, 필요에 따라서, 프리딥 단계 전에 청정제(cleaner), 컨디셔너(conditioner)를 사용하여 표면의 이물질을 제거하고 표면 흡습력(surface wetting)을 높이는 단계, 동박 표면의 산화막을 제거하면서 조도를 형성할 수 있는 소프트 에칭(soft etching) 단계를 먼저 수행할 수 있다.
한편, 상기 소프트 에칭 단계는 황산과 과산화수소의 에칭액 등이 사용될 수 있다.
무전해 동도금의 촉매 기술은 크게 팔라듐(Pd)을 사용하는 방법과 팔라듐을 사용하지 않는 직접금속화 기술로 나눌 수 있고, 팔라듐을 사용하는 촉매는 팔라듐의 형태에 따라 다시 상기 콜로이드 형태와 상기 이온 형태로 나눌 수 있다.
상기 콜로이드 형태는 통상 팔라듐(Pd)과 주석(Sn)의 복잡한 착체 구조의 콜로이드 혼합물로 만들어 관통 홀(PTH) 속의 부도체 표면에 흡착시켜 도전성을 부여하는 기술로 가장 전통적인 방법이라고 할 수 있다.
이에 비해, 상기 이온 형태는 팔라듐 촉매 자체가 이온으로 존재하며 콜로이드 형태와 비교해 입경이 작은 홀 내벽에도 커버링(covering)이 잘 되는 장점을 가지고 있다.
즉, 상기 콜로이드 형태의 팔라듐 촉매는 Sn과 Pd가 포함되어 있어서, Sn을 제거하는 공정이 필요하고, Sn이 있던 자리는 커버리지(coverage)가 떨어지는 경향이 있다.
상기 이온 형태 팔라듐 촉매(ionic palladium catalyst)는 Pd/Sn 콜로이드 촉매 형태에서 사용하는 SnCl2 대신에 유기질소 리간드(organic nitrogen ligand)를 사용하여 Pd2+ 착체(complex)를 생성시켜 팔라듐 이온(Pd2+) 상태로 홀 내벽에 흡착시키고 후속 공정인 환원처리 공정을 통해서 금속 팔라듐(Pd0)으로 환원된다.
한편, 무전해 동도금 시간이 증가함에 따라서, 동 두께가 증가하였고, 이에 따라서 동 박리강도도 커진다. 이러한 향상된 동 박리강도는 무전해 동도금 시간의 증가에 따라서 동 결정립이 성장하기 때문이다.
또한, 상기 인쇄회로기판의 제조방법은 상기 무전해 동도금하는 단계 전에 상기 기판을 디스미어 처리하는 단계가 포함되고, 상기 디스미어 처리는 과망간산으로 1회 이상 처리할 수 있다.
상기 디스미어 처리는 드릴, 레이저 조사 등의 작업 후 수지 잔사 등(스미어)를 제거하여 단계로, 이를 통해서 내층과 외층 간의 통전량을 증대시킬 수 있다.
즉, 스미어의 제거를 통해서 동도금의 밀착력을 증대시킬 수 있고, 이를 통해서 도금의 신뢰성을 증진시킬 수 있다.
이때 디스미어 처리가 불충분하고, 디스미어 내성이 충분히 확보되어 있지 않으면 홀에 금속 도금 처리를 실시해도 스미어가 원인으로 상층 금속 배선과 하층 금속 배선의 통전성이 충분히 확보되지 않게 될 수 있다.
또한, 평활한 절연 수지(예를 들어, 에폭시 수지)로 이루어진 기판의 표면을 동시에 조화할 수 있어 계속되는 금속 도금에 의해 형성되는 도전 배선 회로의 밀착성을 올릴 수 있다.
즉, 디스미어 처리 횟수를 증가시켜서, 기판의 조도를 높이고, 이를 통해서 동 박리강도를 향상시킬 수 있었다. 동 박리강도를 향상은 기판의 앵커링 효과(anchoring effect)에 의한 것이다.
디스미어 처리는 대표적으로 산화력이 강한 과망간산 등을 사용하여 기판을 처리함으로써 스미어를 용해 제거하는 알칼리 과망간산 디스미어법과, 기판을 진공 밀폐된 저압 용기에 넣고, 가스를 주입한 후 고주파 아크를 통과시켜서 가스를 이온화하여 스미어를 기화시키는 플라즈마 디스미어법 등이 있다.
알칼리 과망간산 디스미어법은 통상 팽윤(swelling) 단계, 과망간산 에칭(permanganate etching) 단계, 중화(neutralization) 단계 및 건조 단계의 순서로 진행될 수 있다.
상기 팽윤 단계는 과망간산 에칭을 용이하게 하기 위해 용제를 절연 수지에 침투시켜 분자간 결합을 약화시키는 단계로 유기 용제와 가성 소다 등이 사용된다.
상기 과망간상 에칭 단계는 과망간산의 농도, 알칼리 농도, 작업 시간, 온도 등을 조절하여 절연 수지를 에칭하는 단계이다.
상기 중화 단계는 에칭 후 남은 망간 잔유물을 환원제 용액을 이용하여 제거하는 단계로, 망간 잔유물이 잔존하는 경우 공극(void) 및 밀착 불량이 발생하게 된다.
또한, 상기 디스미어 처리 단계를 거친 상기 기판의 표면 조도 Ra는 0.65 이상이고, 표면 조도 Rz는 5.3 이상일 수 있다.
상기 인쇄회로기판의 제조방법에 의해서 제조된 인쇄회로기판은 형성된 동도금층의 두께가 5 μm 이상이고, 동 박리 강도가 0.45 kgf/cm 이상일 수 있다.
바람직하게는 형성된 동도금층의 두께가 10 μm 이상이고, 동 박리 강도가 0.5 kgf/cm 이상일 수 있다.
즉, 디스미어 처리 횟수 조절에 의한 상기 기판의 표면 조도의 증가 및 무전해 동도금 시간 조절에 의한 상기 동도금층의 두께 증가에 따른 동 결정립의 성장과 열처리에 의한 동 결정립의 성장에 의해서 상기 기판의 동 박리강도가 크게 향상될 수 있다.
또한, 상기 인쇄회로기판은 여러 전자 기기의 다양한 전자 부품에 적용될 수 있다.
이하, 발명의 구체적인 실시예를 통해, 발명의 작용 및 효과를 보다 상술하기로 한다. 다만, 이러한 실시예는 발명의 예시로 제시된 것에 불과하며, 이에 의해 발명의 권리범위가 정해지는 것은 아니다.
실시예 1
내층 기판 및 프리프레그를 적층하고, 성형하여 재단 및 면취 후 드릴링으로 홀을 형성한 인쇄회로기판을 준비하였다.
준비된 인쇄회로기판을 디스미어 처리를 하지 않은 상태로 이온 형태의 촉매와 콜로이드 형태의 촉매를 각각 사용하고 동도금 시간(2.5시간, 5시간, 7.5 시간, 10시간)을 조절하여 무전해 동도금하였다.
이온 형태의 촉매를 사용시에는 도금욕의 온도는 30~40℃였고, 착화제로는 롯셀염(Rochelle salt)이 사용되었다.
한편, 콜로이드 형태의 촉매를 사용시에는 도금욕의 온도는 46~54℃ 였고, 착화제로는 에틸렌다이아민테트라아세트산(ethylenediaminetetraacetic acid, EDTA)가 사용되었다.
무전해 동도금 처리 결과, 도 1에 나타낸 바와 같이 무전해 동 도금의 시간이 길어질수록 동 두께는 커진다. 특히, 무전해 동 도금 처리 시간에 따라서, 콜로이드 형태의 촉매와 이온 형태의 촉매의 사용에 따른 동 두께에 차이가 나타났다.
무전해 동 도금 처리 시간이 5 시간이 될 때까지는 동의 두께가 콜로이드 형태의 촉매를 사용했을 경우에는 11.2 μm, 이온 형태의 촉매를 사용했을 경우에는 11 μm로 큰 차이가 없었다.
그러나, 무전해 동 도금 처리 시간이 7.5 시간이 되면, 동의 두께가 콜로이드 형태의 촉매를 사용했을 경우에는 16 μm, 이온 형태의 촉매를 사용했을 경우에는 21.4 μm가 되었고, 무전해 동 도금 처리 시간이 10 시간이 되면, 동의 두께가 콜로이드 형태의 촉매를 사용했을 경우에는 20.4 μm, 이온 형태의 촉매를 사용했을 경우에는 35.2 μm가 되었다.
즉, 무전해 동 도금 처리 시간이 길어질수록, 이온 형태의 촉매를 사용했을 경우의 동 두께가 콜로이드 형태의 촉매를 사용했을 때의 동 두께에 비하여 두꺼워졌고, 두께의 차이도 커졌다.
실시예 2
실시예 1에서 이온 형태의 촉매를 이용하여 5 시간, 7.5 시간 및 10 시간 무전해 동도금 처리된 인쇄회로기판을 180℃에서 30 분간 열처리하였다.
열처리 결과, 도 2에 나타낸 바와 같이, SEM으로 확인한 결과, 열처리 전에 비하여 열처리 후, 동 결정립이 성장한 것을 확인할 수 있었다.
즉, 5 시간 무전해 동도금 처리 후 열처리 전의 평균 동 결정립의 크기는 약 5 μm이었고, 10 시간 무전해 동도금 처리 후 열처리 전, 후의 평균 동 결정립의 크기는 각각 약 6 μm, 약 8 μm이었다.
이러한 동 결정립 성장의 결과, 도 3에 나타낸 바와 같이, 열처리 전에 비하여 열처리 후에 동 박리 강도가 향상됨을 확인할 수 있었다.
즉, 측정된 동 박리강도가 약 0.5 kgf/cm가 되려면, 열처리를 하지 않았을 때는 동 두께가 약 35 μm 정도가 되어야 했지만, 열처리를 했을 때는 동 두께가 약 10 μm 정도만 되어도 충분하였다.
동 박리강도는 Universal Testing Machine(UTM)을 사용하여 측정하였고, IPC-TM-650 No. 2.4.8을 따라 측정되었으며, 최대 하중 5 kgf, 측정 각도는 90°, 측정 속도는 50 mm/min이었다.
즉, 5시간 동도금 처리된 인쇄회로기판의 경우, 열처리 전후의 동 박리 강도는 각각 0.413 kgf/cm, 0.496 kgf/cm이었고, 10시간 동도금 처리된 에폭시 기판의 경우, 열처리 전후의 동 박리 강도는 각각 0.514 kgf/cm, 0.911 kgf/cm이었다.
이러한 측정 결과로부터, 장시간 동도금 처리하여 동 두께가 클수록, 열처리 후의 동 박리강도 향상 효과가 커지는 것을 알 수 있었다.
단, 열처리 시간을 30분에서 60분으로 연장하여도, 동 박리강도 향상 효과는 큰 차이가 없었다.
마찬가지로, 100~250℃의 범위에서는 열처리 온도를 변화시켜도, 동 박리강도 향상 효과는 큰 차이가 없었다.
실시예 3
에폭시 기판에 알칼리 과망간산 디스미어법을 적용하였다. 디스미어 처리된 기판에 이온 형태의 촉매를 이용하여 5시간 무전해 동도금하였다. 이후, 180℃에서 30분간 열처리하였다.
도 4에 나타낸 바와 같이 AFM으로 측정한 결과, 디스미어 처리의 횟수가 늘어남에 따라, 기판의 조도 Ra 및 Rz가 커진다.
즉, 디스미어 처리를 전혀 하지 않은 기판의 Ra 및 Rz는 각각 0.643 및 5.094 μm 이지만, 2회 디스미어 처리를 하면 Ra 및 Rz는 각각 0.700 및 5.855 μm 이 되고, 처리 횟수를 늘려서 10회 디스미어 처리를 하는 경우, Ra 및 Rz는 각각 1.125 및 8.3 μm 이 되었다.
또한, 도 5에 나타낸 바와 같이, 기판의 조도의 증가에 따라서, 동 박리 강도도 증가하였다. 이러한 기판의 조도 증가에 따른 동 박리 강도의 증가 효과는 열처리 후에도 유지된다.
이상 본 발명의 구현예들을 참조하여 설명하였지만, 본 발명이 속한 분야에서 통상의 지식을 가진 자라면, 상기 내용을 바탕을 본 발명의 범주 내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.

Claims (7)

  1. 기판을 무전해 동도금하는 단계; 및
    100~250℃에서 열처리하는 단계;를 포함하는,
    인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 열처리는 30분 이상 처리되는,
    인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 무전해 동도금은 이온 형태의 촉매 및 콜로이드 형태의 촉매 중 어느 하나 이상을 사용하여 2 시간 이상 수행되는,
    인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 무전해 동도금하는 단계 전에 상기 기판을 디스미어 처리하는 단계가 포함되고,
    상기 디스미어 처리는 과망간산으로 1회 이상 처리하는,
    인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 디스미어 처리된 상기 기판의 표면 조도 Ra는 0.65 이상이고, 표면 조도 Rz는 5.3 이상인,
    인쇄회로기판의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항의 제조방법에 의해서 제조된 인쇄회로 기판에 있어서,
    형성된 동도금층의 두께가 5 μm 이상이고,
    동 박리 강도가 0.45 kgf/cm 이상인,
    인쇄회로기판.
  7. 제6항의 상기 인쇄회로기판을 포함하는,
    전자부품.
KR1020200168244A 2020-12-04 2020-12-04 인쇄회로기판 및 이의 제조방법 KR102459414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200168244A KR102459414B1 (ko) 2020-12-04 2020-12-04 인쇄회로기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200168244A KR102459414B1 (ko) 2020-12-04 2020-12-04 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20220078949A true KR20220078949A (ko) 2022-06-13
KR102459414B1 KR102459414B1 (ko) 2022-10-27

Family

ID=81983888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200168244A KR102459414B1 (ko) 2020-12-04 2020-12-04 인쇄회로기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102459414B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843156B1 (ko) 2007-06-25 2008-07-02 대덕전자 주식회사 풀 애디티브 인쇄 회로 기판 제조 방법
JP2010157537A (ja) * 2008-12-26 2010-07-15 Nippon Steel Chem Co Ltd 積層体の製造方法及び回路配線基板の製造方法
JP2011219839A (ja) * 2010-04-13 2011-11-04 Fujitsu Ltd 樹脂上の金属膜製造方法
KR20160126800A (ko) 2015-04-24 2016-11-02 (주) 디아이 3d 프린터를 이용한 엘이디 조명 pcb 제조방법
KR20190026857A (ko) * 2016-07-08 2019-03-13 이시하라 케미칼 가부시키가이샤 무전해 니켈 또는 니켈 합금 도금용 니켈 콜로이드 촉매액 및 무전해 니켈 또는 니켈 합금 도금방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843156B1 (ko) 2007-06-25 2008-07-02 대덕전자 주식회사 풀 애디티브 인쇄 회로 기판 제조 방법
JP2010157537A (ja) * 2008-12-26 2010-07-15 Nippon Steel Chem Co Ltd 積層体の製造方法及び回路配線基板の製造方法
JP2011219839A (ja) * 2010-04-13 2011-11-04 Fujitsu Ltd 樹脂上の金属膜製造方法
KR20160126800A (ko) 2015-04-24 2016-11-02 (주) 디아이 3d 프린터를 이용한 엘이디 조명 pcb 제조방법
KR20190026857A (ko) * 2016-07-08 2019-03-13 이시하라 케미칼 가부시키가이샤 무전해 니켈 또는 니켈 합금 도금용 니켈 콜로이드 촉매액 및 무전해 니켈 또는 니켈 합금 도금방법

Also Published As

Publication number Publication date
KR102459414B1 (ko) 2022-10-27

Similar Documents

Publication Publication Date Title
KR100763692B1 (ko) 다층 회로기판 및 반도체 장치
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
TWI669041B (zh) 印刷電路板及其製造方法
WO1999044403A1 (fr) Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2008060582A (ja) プリント基板およびその製造方法
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JPH11186730A (ja) 多層プリント配線板およびその製造方法
JP4388611B2 (ja) 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
JP4488187B2 (ja) ビアホールを有する基板の製造方法
KR102459414B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2010205801A (ja) 配線基板の製造方法
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2005236150A (ja) 配線基板およびその製造方法
Bhat et al. Enhancement of via integrity in high-Tg multilayer printed wiring boards
JP5378954B2 (ja) プリプレグおよび多層プリント配線板
JP2004235202A (ja) 配線基板におけるビア形成方法
JP5127790B2 (ja) 配線基板
KR101206882B1 (ko) 이온빔 믹싱층을 포함하는 금속 인쇄 배선 회로기판 및 이의 제조방법
JP2002053973A (ja) 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法
WO2021200538A1 (ja) 印刷配線板及び印刷配線板の製造方法
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JPH09232756A (ja) 多層プリント配線板の製造方法
JP4328196B2 (ja) 配線基板及びその製造方法並びに電気装置
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right