KR20220077324A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220077324A
KR20220077324A KR1020200166124A KR20200166124A KR20220077324A KR 20220077324 A KR20220077324 A KR 20220077324A KR 1020200166124 A KR1020200166124 A KR 1020200166124A KR 20200166124 A KR20200166124 A KR 20200166124A KR 20220077324 A KR20220077324 A KR 20220077324A
Authority
KR
South Korea
Prior art keywords
disposed
conductive pattern
pixel unit
display area
test pad
Prior art date
Application number
KR1020200166124A
Other languages
English (en)
Inventor
신동희
손선권
차나현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200166124A priority Critical patent/KR20220077324A/ko
Priority to US17/365,414 priority patent/US11557245B2/en
Priority to CN202111245134.6A priority patent/CN114596789A/zh
Publication of KR20220077324A publication Critical patent/KR20220077324A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역으로 구획되고, 행 방향으로 연장하고 제1 스캔 신호를 전달하는 제1 스캔 라인, 제1 스캔 라인과 전기적으로 연결되는 제1 화소부, 제1 스캔 라인과 전기적으로 연결되고 제1 화소부와 행 방향으로 이격하는 제2 화소부, 및 제1 화소부 및 제2 화소부 사이에 배치되고 제1 스캔 라인과 전기적으로 연결되는 제1 검사 패드를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 비표시 영역이 감소된 표시 장치에 관한 것이다.
타일드 표시 장치는 복수의 표시 장치들을 서로 접합시킨 구조를 갖는다. 상기 표시 장치들은 서로 다른 부분 영상들을 표시하며, 시청자는 상기 부분 영상들이 조합된 영상을 시청할 수 있다.
그러나, 상기 표시 장치들 각각의 비표시 영역(예를 들어, 베젤(bezel))에 의해 상기 타일드 표시 장치의 심 라인(seam line)이 정의된다. 시청자의 집중도를 향상시키기 위해 상기 심 라인의 제거가 요구된다. 예를 들어, 상기 비표시 영역이 감소된 표시 장치의 개발이 요구된다.
본 발명의 목적은 비표시 영역이 감소된 표시 장치를 제공하기 위한 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역으로 구획되고, 행 방향으로 연장하고, 제1 스캔 신호를 전달하는 제1 스캔 라인, 상기 제1 스캔 라인과 전기적으로 연결되는 제1 화소부, 상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제1 화소부와 상기 행 방향으로 이격하는 제2 화소부, 및 상기 제1 화소부 및 상기 제2 화소부 사이에 배치되고, 상기 제1 스캔 라인과 전기적으로 연결되는 제1 검사 패드를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 상기 표시 영역 중 상기 비표시 영역과 인접하는 제1 최외곽 영역에 배치될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제1 검사 패드와 상기 행 방향으로 이격하는 제2 검사 패드를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제2 화소부와 상기 행 방향으로 이격하는 제3 화소부 및 상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제3 화소부와 상기 행 방향으로 이격하는 제4 화소부를 더 포함하고, 상기 제2 검사 패드는 상기 제3 화소부 및 상기 제4 화소부 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 제4 화소부는 상기 표시 영역 중 상기 비표시 영역과 인접하는 제2 최외곽 영역에 배치되고, 상기 제1 화소부와 대향할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 행 방향으로 연장하고, 제2 스캔 신호를 전달하는 제2 스캔 라인 및 상기 제1 검사 패드와 상기 행 방향으로 이격하고, 상기 제2 스캔 라인과 전기적으로 연결되는 제3 검사 패드를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 화소부는 상기 제1 검사 패드 및 상기 제3 검사 패드 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 기판 상에 배치되는 제1 도전 패턴, 상기 제1 도전 패턴 상에 배치되는 액티브 패턴, 상기 액티브 상에 배치되는 제2 도전 패턴, 및 상기 제2 도전 패턴 상에 배치되고, 상기 제1 도전 패턴 및 상기 액티브 패턴과 연결되는 제3 도전 패턴을 포함하고, 상기 제1 검사 패드는 상기 제3 도전 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 데이터 전압을 전달하는 데이터 라인 및 상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 데이터 라인 및 상기 제1 화소부를 연결시키는 데이터 브릿지를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 센싱 전압을 전달하는 센싱 라인 및 상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 센싱 라인 및 상기 제1 화소부를 연결시키는 센싱 브릿지를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 고전원 전압을 전달하는 고전원 전압 라인 및 상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 고전원 전압 라인 및 상기 제1 화소부를 연결시키는 고전원 전압 브릿지를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 저전원 전압을 전달하는 저전원 전압 라인 및 상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 저전원 전압 라인 및 상기 제1 화소부를 연결시키는 저전원 전압 브릿지를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 상기 제3 도전 패턴 상에 배치되는 제1 연결 전극, 상기 제3 도전 패턴 상에 배치되고, 상기 제1 연결 전극과 이격하는 제2 연결 전극, 상기 제1 연결 전극 상에 배치되는 나노 발광 소자, 상기 나노 발광 소자 상에 배치되고, 상기 제1 연결 전극과 접촉하는 제1 구동 전극, 및 상기 제1 구동 전극과 동일한 층에 배치되고, 상기 제2 연결 전극과 접촉하는 제2 구동 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 상기 나노 발광 소자 상에 배치되는 색 변환 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 상기 색 변환 패턴 상에 배치되는 컬러 필터를 더 포함할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역으로 구획되고, 열 방향으로 연장하고, 제1 전압을 전달하는 제1 전압 라인, 상기 제1 전압 라인과 전기적으로 연결되는 제1 화소부, 상기 제1 전압 라인과 전기적으로 연결되고, 상기 제1 화소부와 상기 열 방향으로 이격하는 제2 화소부, 및 상기 제1 전압 라인과 전기적으로 연결되는 검사 패드를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 기판 상에 배치되는 제1 도전 패턴, 상기 제1 도전 패턴 상에 배치되는 액티브 패턴, 상기 액티브 상에 배치되는 제2 도전 패턴, 및 상기 제2 도전 패턴 상에 배치되고, 상기 제1 도전 패턴 및 상기 액티브 패턴과 연결되는 제3 도전 패턴을 포함하고, 상기 검사 패드는 상기 제1 도전 패턴과 동일한 층에 배치될 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역으로 구획되고, 열 방향으로 연장하고, 제1 전압을 전달하는 제1 전압 라인, 상기 열 방향으로 연장하고, 제2 전압을 전달하는 제2 전압 라인, 상기 제1 및 제2 전압 라인과 전기적으로 연결되는 제1 화소부, 상기 제1 및 제2 전압 라인과 전기적으로 연결되고, 상기 제1 화소부와 상기 열 방향으로 이격하는 제2 화소부 및 상기 제2 전압 라인과 전기적으로 연결되는 검사 패드를 포함하고, 상기 제2 전압 라인은 상기 제1 전압 라인 및 상기 제1 화소부 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 화소부는 기판 상에 배치되는 제1 도전 패턴, 상기 제1 도전 패턴 상에 배치되는 액티브 패턴, 상기 액티브 상에 배치되는 제2 도전 패턴, 및 상기 제2 도전 패턴 상에 배치되고, 상기 제1 도전 패턴 및 상기 액티브 패턴과 연결되는 제3 도전 패턴을 포함하고, 상기 검사 패드는 상기 제3 도전 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 의하면, 상기 제2 전압 라인은 상기 제1 도전 패턴과 동일한 층에 배치될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 표시 영역에 배치되는 검사 패드 및 상기 표시 영역에 배치되는 스캔 구동부를 포함할 수 있다. 구체적으로, 상기 검사 패드 및 상기 스캔 구동부는 화소열들 사이에 배치될 수 있다. 그에 따라, 상기 표시 영역을 둘러싸는 비표시 영역이 감소될 수 있다. 또한, 상기 검사 패드는 신호 및/또는 전압을 전달하는 라인과 전기적으로 연결될 수 있다. 그에 따라, 상기 검사 패드를 통해, 상기 라인의 불량 위치를 검출할 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치들이 서로 접합된 타일드 표시 장치를 설명하기 위한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 3은 도 2의 표시 장치를 설명하기 위한 블록도이다.
도 4는 도 2의 표시 장치에 포함된 서브 화소부의 등가 회로도이다.
도 5는 도 2의 A 영역을 확대한 확대도이다.
도 6은 도 2의 B 영역을 확대한 확대도이다.
도 7은 도 2의 표시 장치를 설명하기 위한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 10은 도 9의 C 영역을 확대한 확대도이다.
도 11은 도 9의 표시 장치를 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 13은 도 12의 D 영역을 확대한 확대도이다.
도 14는 도 12의 표시 장치를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치들이 서로 접합된 타일드 표시 장치를 설명하기 위한 평면도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치들은 서로 접합하여 타일드 표시 장치(TDD)를 구성할 수 있다. 예를 들어, 제1 표시 장치(DD1), 제2 표시 장치(DD2), 제3 표시 장치(DD3) 및 제4 표시 장치(DD4)는 서로 접합될 수 있다. 상기 제1 표시 장치(DD1)는 제1 영상을 표시할 수 있고, 상기 제2 표시 장치(DD2)는 제2 영상을 표시할 수 있으며, 상기 제3 표시 장치(DD3)는 제3 영상을 표시할 수 있고, 상기 제4 표시 장치(DD4)는 제4 영상을 표시할 수 있다. 시청자는 상기 제1 내지 제4 영상들이 조합된 영상을 시청할 수 있다.
일 실시예에서, 상기 제1 내지 제4 표시 장치들(DD1, DD2, DD3, DD4)은 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 상기 제2 표시 장치(DD2)는 상기 제1 표시 장치(DD1)와 제1 방향(D1)으로 대칭될 수 있다. 상기 제3 표시 장치(DD3)는 상기 제1 표시 장치(DD1)와 제2 방향(D2)으로 대칭될 수 있다. 예를 들어, 상기 제2 방향(D2)은 상기 제1 방향(D1)과 수직할 수 있다. 상기 제1 방향(D1)은 행 방향이고, 상기 제2 방향(D2)은 열 방향일 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도이고, 도 3은 도 2의 표시 장치를 설명하기 위한 블록도이다.
도 2 및 3을 참조하면, 본 발명의 일 실시예에 따른 상기 제1 표시 장치(DD1)는 표시 영역(DA) 및 비표시 영역(NDA)으로 구획될 수 있다. 예를 들어, 상기 표시 영역(DA)에는 복수의 화소부들(PX), 스캔 구동부(SDV), 제1 검사 패드(PD1), 제2 검사 패드(PD2) 및 제3 검사 패드(PD3)가 배치될 수 있다. 상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러싸도록 위치할 수 있다. 상기 비표시 영역(NDA)은 상기 화소부들(PX)이 배치되지 않는 영역일 수 있다. 예를 들어, 상기 비표시 영역(NDA)에는 복수의 데이터 집적 회로들(DIC)이 배치될 수 있다.
상기 화소부들(PX)은 상기 제1 표시 장치(DD1)의 상기 표시 영역(DA)에 배치될 수 있다. 상기 화소부들(PX)은 상기 스캔 구동부(SDV)로부터 제1 스캔 신호(SS1), 제2 스캔 신호(SS2), 및 제3 스캔 신호(SS3)를 제공받고, 상기 데이터 구동부(DDV)로부터 데이터 전압(DATA)을 제공받을 수 있다. 또한, 상기 화소부들(PX)은 고전원 전압(VDD), 저전원 전압(VSS), 및 센싱 전압(INIT)을 제공받을 수 있다.
상기 스캔 구동부(SDV)는 상기 제1 표시 장치(DD1)의 상기 표시 영역(DA)에 배치될 수 있다. 상기 스캔 구동부(SDV)는 타이밍 제어부(CON)로부터 스캔 제어 신호(SCTRL)를 제공받을 수 있다. 상기 스캔 구동부(SDV)는 상기 제1 스캔 신호(SS1), 상기 제2 스캔 신호(SS2), 및 상기 제3 스캔 신호(SS3)를 생성할 수 있다. 상기 제1 스캔 신호(SS1) 및 상기 제2 스캔 신호(SS2)는 제1 스캔 라인(SL1)을 통해 전달될 수 있고, 상기 제3 스캔 신호(SS3)는 제2 스캔 라인(SL2)을 통해 전달될 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 상기 스캔 구동부(SDV)는 상기 표시 영역(DA)에 분할 삽입될 수 있다. 예를 들어, 상기 스캔 구동부(SDV)는 제1 부분 스캔 구동부(SDV-P1), 제2 부분 스캔 구동부(SDV-P2) 및 제3 부분 스캔 구동부(SDV-P3)를 포함할 수 있다. 상기 제1 부분 스캔 구동부(SDV-P1), 상기 제2 부분 스캔 구동부(SDV-P2), 및 상기 제3 부분 스캔 구동부(SDV-P3)는 화소열들 사이에 각각 실장될 수 있다. 상기 스캔 구동부(SDV)가 상기 표시 영역(DA)에 분할 삽입됨에 따라, 상기 비표시 영역(NDA)이 감소될 수 있다.
데이터 구동부(DDV)는 상기 제1 표시 장치(DD1)의 상기 비표시 영역(NDA)에 배치될 수 있다. 상기 데이터 구동부(DDV)는 상기 타이밍 제어부(CON)로부터 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)를 제공받을 수 있다. 상기 데이터 구동부(DDV)는 데이터 전압(DATA)을 생성할 수 있다. 상기 데이터 전압(DATA)은 제1 내지 제3 데이터 라인들(DL1, DL2, DL3)로 전달될 수 있다.
일 실시예에서, 상기 데이터 구동부(DDV)는 상기 데이터 집적 회로들(DIC)로 구현될 수 있다. 예를 들어, 상기 데이터 집적 회로들(DIC)은 상기 제1 표시 장치(DD1)의 일 측에 배치될 수 있다. 그에 따라, 상기 비표시 영역(NDA) 중 상기 데이터 집적 회로들(DIC)이 배치되지 않는 상기 비표시 영역(NDA)이 감소될 수 있다.
상기 타이밍 제어부(CON)는 외부 장치로부터 제어 신호(CTRL) 및 입력 영상 데이터(IDAT)를 제공받을 수 있다. 상기 타이밍 제어부(CON)는 상기 데이터 제어 신호(DCTRL), 상기 출력 영상 데이터(ODAT), 및 상기 스캔 제어 신호(SCTRL)를 생성할 수 있다. 상기 타이밍 제어부(CON)는 상기 데이터 구동부(DDV) 및 상기 스캔 구동부(SDV)를 제어할 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 상기 화소부들(PX)은 제1 화소부(PX1), 제2 화소부(PX2), 제3 화소부(PX3), 및 제4 화소부(PX4)를 포함할 수 있다. 예를 들어, 상기 제1 내지 제4 화소부들(PX1, PX2, PX3, PX4)은 하나의 화소행에 배치될 수 있다. 상기 제1 화소부(PX1)는 상기 표시 영역(DA) 중 상기 비표시 영역(NDA)과 인접하는 제1 최외곽 영역에 배치될 수 있다. 상기 제2 화소부(PX2)는 상기 제1 화소부(PX1)과 상기 제1 방향(D1)으로 이격할 수 있다. 상기 제4 화소부(PX4)는 상기 표시 영역(DA) 중 상기 비표시 영역과 인접하는 제2 최외곽 영역에 배치될 수 있고, 상기 제1 화소부(PX1)와 대향할 수 있다. 상기 제3 화소부(PX3)는 상기 제4 화소부(PX4)와 상기 제1 방향(D1)으로 이격할 수 있다.
상기 제1 내지 제4 화소부들(PX1, PX2, PX3, PX4)은 상기 제1 스캔 라인(SL1)과 전기적으로 연결될 수 있다. 다시 말하면, 상기 제1 내지 제4 화소부들(PX1, PX2, PX3, PX4)은 상기 제1 스캔 라인(SL1)으로부터 상기 제1 스캔 신호(SS1) 및 상기 제2 스캔 신호(SS2)를 제공받을 수 있다. 또한, 상기 제1 내지 제4 화소부들(PX1, PX2, PX3, PX4)은 상기 제2 스캔 라인(SL2)과 전기적으로 연결될 수 있다. 다시 말하면, 상기 제1 내지 제4 화소부들(PX1, PX2, PX3, PX4)은 상기 제2 스캔 라인(SL2)으로부터 상기 제3 스캔 신호(SS3)를 제공받을 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 상기 제1 표시 장치(DD1)는 상기 표시 영역(DA)에 배치되는 상기 제1 내지 제3 검사 패드들(PD1, PD2, PD3)을 포함할 수 있다. 상기 제1 내지 제3 검사 패드들(PD1, PD2, PD3)은 OS 검사를 수행하기 위한 검사 패드들일 수 있다. 예를 들어, OS(open short) 검사는 라인의 불량(예를 들어, 라인의 오픈 또는 쇼트)을 검출하는 검사일 수 있다. 상기 제1 내지 제3 검사 패드들(PD1, PD2, PD3)는 프로브 핀(prove pin)이 접촉하는 패드들일 수 있다.
상기 제1 및 제2 검사 패드들(PD1, PD2)은 상기 제1 스캔 라인(SL1)과 전기적으로 연결될 수 있다. 다시 말하면, 상기 제1 및 제2 검사 패드들(PD1, PD2)은 상기 제1 스캔 라인(SL1)의 불량 위치를 검출하기 위한 검사 패드들일 수 있다. 또한, 상기 제1 검사 패드(PD1)는 상기 제1 화소부(PX1) 및 상기 제2 화소부(PX2) 사이에 배치될 수 있고, 상기 제2 검사 패드(PD2)는 상기 제1 검사 패드(PD1)와 상기 제1 방향(D1)으로 이격할 수 있다. 예를 들어, 상기 제2 검사 패드(PD2)는 상기 제3 화소부(PX3) 및 상기 제4 화소부(PX4) 사이에 배치될 수 있다. 다시 말하면, 상기 제2 검사 패드(PD2)는 상기 제1 검사 패드(PD1)와 대향할 수 있다.
일 실시예에서, 상기 제1 검사 패드(PD1)는 급전 패드(feeding pad)이고, 상기 제2 검사 패드(PD2)는 수전 패드(receiving pad)일 수 있다. 다만, OS 검사를 수행하는 방식에 따라, 상기 제2 검사 패드(PD2)는 생략될 수 있다.
일 실시예에서, 상기 제3 검사 패드(PD3)는 상기 제2 스캔 라인(SL2)과 전기적으로 연결될 수 있다. 다시 말하면, 상기 제3 검사 패드(PD3)는 상기 제2 스캔 라인(SL2)의 불량 위치를 검출하기 위한 패드일 수 있다. 또한, 상기 제3 검사 패드(PD2)는 상기 제1 검사 패드(PD1)와 상기 제1 방향(D1)으로 이격할 수 있다. 다른 실시예에서, 상기 제1 표시 장치(DD1)가 상기 제2 스캔 라인(SL2)을 포함하지 않는 경우, 상기 제3 검사 패드(PD3)는 생략될 수 있다.
다만, 상기 제1 내지 제3 검사 패드들(PD1, PD2, PD3)이 배치되는 위치는 상술한 바에 한정되지 않는다. 상기 제1 내지 제3 검사 패드들(PD1, PD2, PD3)은 상기 표시 영역(DA)에 배치될 수 있다. 다시 말하면, 상기 제1 내지 제3 검사 패드들(PD1, PD2, PD3)은 상기 화소부들(PX) 사이에 배치될 수 있다.
도 4는 도 2의 표시 장치에 포함된 서브 화소부의 등가 회로도이다.
도 3 및 4를 참조하면, 상기 화소부들(PX) 각각은 복수의 서브 화소부들을 포함할 수 있다. 예를 들어, 상기 제1 화소부(PX1)는 제1 서브 화소부(SPX1), 제2 서브 화소부(SPX2), 및 제3 서브 화소부(SPX3)를 포함할 수 있다. 상기 제1 내지 제3 서브 화소부들(SPX1, SPX2, SPX3)의 회로 구조는 실질적으로 동일할 수 있다.
상기 제1 서브 화소부(SPX1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 발광 소자(LED)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 단자(예를 들어, 소스 단자), 제2 단자(예를 들어, 드레인 단자) 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 고전원 전압(VDD)을 제공받을 수 있다. 상기 제2 단자는 상기 발광 소자(LED)와 연결될 수 있다. 상기 게이트 단자는 상기 제2 트랜지스터(T2)와 연결될 수 있다. 상기 제1 트랜지스터(T1)는 상기 고전원 전압(VDD) 및 상기 데이터 전압(DATA)에 기초하여 구동 전류를 생성할 수 있다.
상기 제2 트랜지스터(T2)는 제1 단자(예를 들어, 소스 단자), 제2 단자(예를 들어, 드레인 단자) 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 데이터 전압(DATA)을 제공받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(T1)와 연결될 수 있다. 상기 게이트 단자는 상기 제1 스캔 신호(SS1)를 제공받을 수 있다. 상기 제2 트랜지스터(T2)는 상기 제1 스캔 신호(SS1)에 응답하여 상기 데이터 전압(DATA)을 전달할 수 있다.
상기 제3 트랜지스터(T3)는 제1 단자(예를 들어, 소스 단자), 제2 단자(예를 들어, 드레인 단자) 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(T1)와 연결될 수 있다. 상기 제2 단자는 상기 센싱 전압(INIT)을 제공받을 수 있다. 상기 게이트 단자는 상기 제2 스캔 신호(SS2)를 제공받을 수 있다. 상기 제3 트랜지스터(T3)는 상기 제2 스캔 신호(SS2)에 응답하여 상기 센싱 전압(INIT)을 전달할 수 있다.
상기 제4 트랜지스터(T4)는 제1 단자(예를 들어, 소스 단자), 제2 단자(예를 들어, 드레인 단자) 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 저전원 전압(VSS)을 제공받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(T1)와 연결될 수 있다. 상기 게이트 단자는 상기 제3 스캔 신호(SS3)를 제공받을 수 있다. 상기 제4 트랜지스터(T4)는 상기 제3 스캔 신호(SS3)에 응답하여 상기 저전원 전압(VSS)을 전달할 수 있다. 예를 들어, 상기 제4 트랜지스터(T4)는 블랙 프레임 삽입(black frame insert)을 위한 트랜지스터일 수 있다.
도 5는 도 2의 A 영역을 확대한 확대도이고, 도 6은 도 2의 B 영역을 확대한 확대도이다.
도 5를 참조하면, 상기 제1 검사 패드(PD1)는 상기 제1 스캔 라인(SL1)과 함께 형성되고, 상기 제1 화소부(PX1) 및 상기 제2 화소부(PX2) 사이에 배치될 수 있다. 상기 제1 화소부(PX1)은 상기 제1 내지 제3 서브 화소부들(SPX1, SPX2, SPX3)을 포함할 수 있으며, 상기 제1 내지 제3 서브 화소부들(SPX1, SPX2, SPX3)의 구조들은 실질적으로 동일할 수 있다.
구체적으로, 상기 제1 내지 제3 데이터 라인들(DL1, DL2, DL3)은 상기 제2 방향(D2)으로 연장할 수 있다. 상기 제1 데이터 라인(DL1)은 제1 데이터 브릿지(DB1)를 통해 상기 제1 서브 화소부(SPX1)로 상기 데이터 전압(DATA)을 제공할 수 있다.
제1 저전원 전압 라인(VSSL1)은 상기 제2 방향(D2)으로 연장할 수 있다. 상기 제1 저전원 전압 라인(VSSL1)은 제1 저전원 전압 브릿지(VSSB1)를 통해 상기 제1 서브 화소부(SPX1)로 상기 저전원 전압(VSS)을 제공할 수 있다.
제1 고전원 전압 라인(VDDL1)은 상기 제2 방향(D2)으로 연장할 수 있다. 상기 제1 고전원 전압 라인(VDDL1)은 제1 고전원 전압 브릿지(VDDB1)를 통해 상기 제1 서브 화소부(SPX1)로 상기 고전원 전압(VDD)을 제공할 수 있다.
제1 센싱 전압 라인(INITL1)은 상기 제2 방향(D2)으로 연장할 수 있다. 상기 제1 센싱 전압 라인(INITL1)은 제1 센싱 전압 브릿지(INITB1)를 통해 상기 제1 서브 화소부(SPX1)로 상기 센싱 전압(INIT)을 제공할 수 있다.
고전원 전압 메시 라인(VDDML)은 상기 제1 고전원 전압 라인(VDDL1) 상에 배치되고, 상기 제1 방향(D1)으로 연장할 수 있다. 상기 고전원 전압 메시 라인(VDDML)은 상기 제1 고전원 전압 라인(VDDL1)과 연결되고, 상기 고전원 전압(VDD)의 전압 강하를 방지 수 있다.
상기 제1 스캔 라인(SL1)은 상기 고전원 전압 메시 라인(VDDML)과 동일한 층에 형성되고, 상기 제1 방향(D1)으로 연장할 수 있다. 상기 제1 스캔 라인(SL1)은 제1 스캔 브릿지(SB1)로 상기 제1 스캔 신호(SS1)를 제공할 수 있다. 상기 제1 스캔 신호(SS1)에 응답하여 상기 데이터 전압(DATA)이 상기 제1 서브 화소부(SPX1)로 제공될 수 있다. 또한, 상기 제1 스캔 라인(SL1)은 제2 스캔 브릿지(SB2)로 상기 제2 스캔 신호(SS2)를 제공할 수 있다. 상기 제2 스캔 신호(SS2)에 응답하여 상기 센싱 전압(INIT)이 상기 제1 서브 화소부(SPX1)로 제공될 수 있다.
상기 제1 검사 패드(PD1)는 상기 제1 스캔 라인(SL1)과 동일한 층에 형성되고, 상기 제1 스캔 라인(SL1)과 연결될 수 있다. 다시 말하면, 상기 제1 검사 패드(PD1)는 상기 제1 스캔 라인(SL1)과 일체로 형성될 수 있다. 상기 제1 검사 패드(PD1)를 통해, 상기 제1 스캔 라인(SL1)의 불량 위치가 검출될 수 있다.
상기 제2 스캔 라인(SL2)은 상기 제1 스캔 라인(SL1)과 동일한 층에 형성되고, 상기 제1 방향(D1)으로 연장할 수 있다. 상기 제2 스캔 라인(SL2)은 제3 스캔 브릿지(SB3)로 상기 제3 스캔 신호(SS3)를 제공할 수 있다. 상기 제3 스캔 신호(SS3)에 응답하여 상기 저전원 전압(VSS)이 상기 제1 서브 화소부(SPX1)로 제공될 수 있다.
저전원 전압 메시 라인(VSSML)은 상기 제1 저전원 전압 라인(VSSL1) 상에 배치되고, 상기 제1 방향(D1)으로 연장할 수 있다. 상기 저전원 전압 메시 라인(VSSML)은 상기 제1 저전원 전압 라인(VSSL1)과 연결되고, 상기 저전원 전압(VSS)의 전압 강하를 방지 수 있다.
도 6을 참조하면, 상기 제3 검사 패드(PD3)는 상기 제2 스캔 라인(SL2)과 함께 형성되고, 상기 제1 검사 패드(PD1)와 상기 제1 방향(D1)으로 이격할 수 있다. 예를 들어, 상기 제2 화소부(PX2)는 상기 제1 검사 패드(PD1) 및 상기 제3 검사 패드(PD3) 사이에 배치될 수 있다. 상기 제2 화소부(PX2)는 제4 내지 제6 서브 화소부들(SPX4, SPX5, SPX6)을 포함할 수 있으며, 상기 제4 내지 제6 서브 화소부들(SPX4, SPX5, SPX6)의 구조들은 상기 제1 내지 제3 서브 화소부들(SPX1, SPX2, SPX3)의 구조들과 실질적으로 동일할 수 있다.
또한, 제4 내지 제6 데이터 라인들(DL4, DL5, DL6)은 상기 제1 내지 제3 데이터 라인들(DL1, DL2, DL3)과 실질적으로 동일할 수 있고, 제2 저전원 전압 라인(VSSL2), 제2 고전원 전압 라인(VDDL2), 및 제2 센싱 전압 라인(INITL2)은 상기 제1 저전원 전압 라인(VSSL1), 상기 제1 고전원 전압 라인(VDDL1), 및 제1 센싱 전압 라인(INITL1)과 실질적으로 동일할 수 있다. 제4 내지 제6 스캔 브릿지들(SB4, SB5, SB6)은 상기 제1 내지 제3 스캔 브릿지들(SB1, SB2, SB3)과 실질적으로 동일하고, 제2 데이터 브릿지(DB2), 제2 저전원 전압 브릿지(VSSB2), 제2 고전원 전압 브릿지(VDDB2), 및 제2 센싱 브릿지(INITB2)는 상기 제1 데이터 브릿지(DB1), 상기 제1 저전원 전압 브릿지(VSSB1), 상기 제1 고전원 전압 브릿지(VDDB1), 및 상기 제1 센싱 브릿지(INITB1)와 실질적으로 동일할 수 있다.
상기 제3 검사 패드(PD3)는 상기 제2 스캔 라인(SL2)과 동일한 층에 형성되고, 상기 제2 스캔 라인(SL2)과 연결될 수 있다. 다시 말하면, 상기 제3 검사 패드(PD3)는 상기 제2 스캔 라인(SL2)과 일체로 형성될 수 있다. 상기 제3 검사 패드(PD3)를 통해, 상기 제2 스캔 라인(SL2)의 불량 위치가 검출될 수 있다.
도 7은 도 2의 표시 장치를 설명하기 위한 단면도이다.
도 5, 7 및 8을 참조하면, 상기 제1 서브 화소부(SPX1)는 기판(SUB), 제1 도전 패턴(CP1), 버퍼층(BFR), 액티브 패턴(ACT), 게이트 절연층(GI), 제2 도전 패턴(CP2), 제1 절연층(ILD1), 제3 도전 패턴(CP3), 제4 도전 패턴(CP4), 제2 절연층(ILD2), 비아 절연층(VIA), 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제1 패시베이션 패턴(PAS1), 발광 소자(LED), 제1 구동 전극(DE1), 제2 구동 전극(DE2), 제2 패시베이션 패턴(PAS2), 화소 정의막(PDL), 블랙 매트릭스(BM), 색 변환 패턴(QD), 평탄화층(OC), 및 컬러 필터(CF)를 포함할 수 있다.
상기 기판(SUB)은 투명한 또는 불투명한 재료를 포함할 수 있다. 예를 들어, 상기 기판(SUB)은 유리, 석영, 플라스틱 등을 포함할 수 있다.
상기 제1 도전 패턴(CP1)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 제1 도전 패턴(CP1)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전 패턴(CP1)은 금속을 포함할 수 있다. 도 7에 도시된 상기 제1 도전 패턴(CP1)은 상기 제1 고전원 전압 라인(VDDL1)과 대응할 수 있으나, 본 발명은 이에 한정되지 아니한다.
상기 버퍼층(BFR)은 상기 기판 상에(SUB) 배치되고, 상기 제1 도전 패턴(CP1)을 커버할 수 있다. 상기 버퍼층(BFR)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 버퍼층(BFR)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
상기 액티브 패턴(ACT)은 상기 버퍼층(BFR) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 액티브 패턴(ACT)은 비정질 실리콘, 다결정 실리콘, 금속 산화물 등을 포함할 수 있다.
상기 게이트 절연층(GI)은 상기 버퍼층(BFR) 상에 배치되고, 상기 액티브 패턴(ACT)을 커버할 수 있다. 상기 게이트 절연층(GI)은 절연 물질을 포함할 수 있다.
상기 제2 도전 패턴(CP2)은 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 제2 도전 패턴(CP2)은 상기 액티브 패턴(ACT)과 중첩할 수 있고, 금속 물질을 포함할 수 있다.
상기 제1 절연층(ILD1)은 상기 게이트 절연층(GI) 상에 배치되고, 상기 제2 도전 패턴(CP2)을 커버할 수 있다. 상기 제1 절연층(ILD1)은 절연 물질을 포함할 수 있다.
상기 제3 도전 패턴(CP3)은 상기 제1 절연층(ILD1) 상에 배치될 수 있다. 상기 제3 도전 패턴(CP3)은 상기 제1 도전 패턴(CP1) 및 상기 액티브 패턴(ACT)과 연결될 수 있다. 도 7에 도시된 상기 제3 도전 패턴(CP3)은 상기 제1 고전원 전압 브릿지(VDDB1)와 대응할 수 있으나, 본 발명은 이에 한정되지 아니한다.
상기 제4 도전 패턴(CP4)은 상기 제3 도전 패턴(CP3)과 동일한 층에 배치될 수 있다. 상기 제4 도전 패턴(CP4)은 상기 액티브 패턴(ACT) 및 상기 제1 연결 전극(CE1)과 연결될 수 있다.
상기 제2 절연층(ILD2)은 상기 제1 절연층(ILD1) 상에 배치되고, 상기 제3 및 제4 도전 패턴들(CP3, CP4)을 커버할 수 있다. 상기 제2 절연층(ILD2)은 절연 물질을 포함할 수 있다.
상기 비아 절연층(VIA)은 상기 제2 절연층(ILD2) 상에 배치될 수 있다. 상기 비아 절연층(VIA)은 절연 물질을 포함할 수 있다. 상기 비아 절연층(VIA)에는 상기 제2 절연층(ILD2)을 노출시키는 개구 및 상기 제4 도전 패턴(CP4)을 노출시키는 콘택홀이 형성될 수 있다.
상기 제1 패시베이션 패턴(PAS1)은 상기 개구에 배치될 수 있다. 상기 발광 소자(LED)는 상기 제1 패시베이션 패턴(PAS1) 상에 배치될 수 있다. 상기 제2 패시베이션 패턴(PAS2)은 상기 발광 소자(LED) 상에 배치될 수 있다. 상기 제1 및 제2 패시베이션 패턴들(PAS1, PAS2)은 상기 발광 소자(LED)를 고정시킬 수 있다.
상기 제1 구동 전극(DE1)은 상기 제1 연결 전극(CE1) 및 상기 발광 소자(LED)와 접촉할 수 있다. 상기 제1 구동 전극(DE1)은 상기 발광 소자(LED)로 구동 전류를 공급할 수 있다. 상기 제2 구동 전극(DE2)은 상기 제2 연결 전극(CE2) 및 상기 발광 소자(LED)와 접촉할 수 있다. 상기 제2 구동 전극(DE2)은 상기 발광 소자(LED)로 상기 저전원 전압(VSS)을 제공할 수 있다.
상기 발광 소자(LED)는 상기 제1 구동 전극(DE1) 및 상기 제2 구동 전극(DE2) 사이에 배치될 수 있다. 일 실시예에서, 상기 발광 소자(LED)는 나노 발광 소자(nano light emitting diode) 일 수 있다. 상기 발광 소자(LED)는 활성층을 포함하며, 일정한 파장대의 광을 방출할 수 있다. 예를 들어, 상기 발광 소자(LED)는 약 440nm 내지 약 480nm 범위의 피크 파장을 갖는 청색 광을 방출할 수 있다.
상기 화소 정의막(PDL)은 상기 비아 절연층(VIA) 상에 배치되며, 발광 영역을 정의할 수 있다. 예를 들어, 상기 화소 정의막(PDL)은 상기 발광 영역을 둘러싸도록 배치될 수 있다.
상기 블랙 매트릭스(BM)는 상기 화소 정의막(PDL) 상에 배치될 수 있다. 상기 블랙 매트릭스(BM)는 광의 투과를 차단할 수 있다. 예를 들어, 상기 블랙 매트릭스(BM)는 유기 차광 물질 및 발액 성분을 포함할 수 있다.
상기 색 변환 패턴(QD)은 상기 제2 패시베이션 패턴(PAS2) 상에 배치될 수 있다. 일 실시예에서, 상기 색 변환 패턴(QD)은 베이스 수지, 산란체 및 파장 시프터를 포함할 수 있다. 상기 베이스 수지는 투명한 유기 물질을 포함할 수 있고, 광 투과율이 상대적으로 높을 수 있다. 상기 산란체는 상기 베이스 수지의 굴절률과 상이한 굴절률을 가질 수 있고, 상기 베이스 수지와 광학 계면을 형성할 수 있다. 상기 파장 시프터는 입사광의 피크 파장을 변환 또는 시프트시킬 수 있다. 예를 들어, 상기 파장 시프터는 청색 광을 약 610nm 내지 약 650nm 범위의 적색 광으로 변환할 수 있다.
상기 평탄화층(OC)은 상기 블랙 매트릭스(BM) 및 상기 색 변환 패턴(QD) 상에 배치될 수 있다. 상기 평탄화층(OC)은 실질적으로 평탄한 상면을 가질 수 있다.
상기 컬러 필터(CF)는 상기 평탄화층(OC) 상에 배치될 수 있다. 상기 컬러 필터(CF)는 제1 색(예를 들어, 적색)의 광을 선택적으로 투과시키고, 제2 색(예를 들어, 녹색)의 광 및 제3 색(예를 들어, 청색)의 광을 선택적으로 차단할 수 있다.
일 실시예에서, 상기 제1 검사 패드(PD1)는 상기 제3 도전 패턴(CP3)과 동일한 층에 배치될 수 있다. 예를 들어, 상기 제1 검사 패드(PD1)는 상기 제1 스캔 라인(SL1) 및 상기 제2 스캔 라인(SL2)과 동일한 층에 배치될 수 있다.
일 실시예에서, 상기 제3 검사 패드(PD3)는 상기 제3 도전 패턴(CP3)과 동일한 층에 배치될 수 있다. 예를 들어, 상기 제3 검사 패드(PD3)는 상기 제1 검사 패드(PD1), 상기 제1 스캔 라인(SL1) 및 상기 제2 스캔 라인(SL2)과 동일한 층에 배치될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 제1 표시 장치(DD1')는 스캔 구동부(SDV)가 배치되는 위치 및 제1 검사 패드(PD1)가 배치되는 위치를 제외하고는 도 2를 참조하여 설명한 상기 제1 표시 장치(DD1)와 실질적으로 동일할 수 있다.
구체적으로, 상기 표시 영역(DA)에는 상기 스캔 구동부(SDV) 및 상기 제1 검사 패드(PD1)가 배치될 수 있다.
상기 스캔 구동부(SDV)는 제1 내지 제3 부분 스캔 구동부들(SDV-P1, SDV-P2, SDV-P3)을 포함할 수 있고, 상기 제1 내지 제3 부분 스캔 구동부들(SDV-P1, SDV-P2, SDV-P3)은 화소열들 사이에 각각 실장될 수 있다.
상기 제1 검사 패드(PD1)는 상기 제1 스캔 라인(SL1)과 연결되고, 임의의 화소열들 사이에 배치될 수 있다. 상기 제1 검사 패드(PD1)가 배치되는 위치는 상기 표시 영역(DA) 내에서 필요에 따라 자유롭게 설정될 수 있다.
또한, 상술한 바와 같이, 상기 제1 표시 장치(DD1')는 도 2를 참조하여 설명한 상기 제2 검사 패드(PD2) 및 상기 제3 검사 패드(PD3)를 포함하지 않을 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 평면도이고, 도 10은 도 9의 C 영역을 확대한 확대도이며, 도 11은 도 9의 표시 장치를 설명하기 위한 단면도이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 제1 표시 장치(DD1'')는 표시 영역(DA) 및 비표시 영역(NDA)으로 구획될 수 있다. 예를 들어, 상기 표시 영역(DA)에는 복수의 화소부들(PX), 스캔 구동부(SDV), 및 검사 패드(PD)가 배치될 수 있다. 상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러싸도록 위치할 수 있다. 상기 비표시 영역(NDA)은 상기 화소부들(PX)이 배치되지 않는 영역일 수 있다. 예를 들어, 상기 비표시 영역(NDA)에는 복수의 데이터 집적 회로들(DIC)이 배치될 수 있다. 다만, 상기 스캔 구동부(SDV) 및 상기 데이터 집적 회로들(DIC)은 도 2를 참조하여 설명한 상기 스캔 구동부(SDV) 및 상기 데이터 집적 회로들(DIC)과 실질적으로 동일할 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 상기 화소부들(PX)은 제1 화소부(PX1) 및 제2 화소부(PX2)를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 화소부들(PX1, PX2)은 하나의 화소열에 배치될 수 있다. 상기 제1 화소부(PX1)는 상기 표시 영역(DA) 중 상기 비표시 영역(NDA)과 인접하는 최외곽 영역에 배치될 수 있다. 상기 제2 화소부(PX2)는 상기 제1 화소부(PX1)와 상기 제2 방향(D2)으로 이격할 수 있다.
상기 제1 및 제2 화소부들(PX1, PX2)은 제1 전압 라인과 전기적으로 연결될 수 있다. 다시 말하면, 상기 제1 및 제2 화소부들(PX1, PX2)은 상기 제1 전압 라인으로부터 제1 전압을 제공받을 수 있다. 상기 제1 전압 라인은 상기 제2 방향(D2)으로 연장하고, 상기 제1 및 제2 화소부들(PX1, PX2)로 전압을 전달하는 임의의 전압 라인일 수 있다. 일 실시예에서, 상기 제1 전압 라인은 센싱 전압 라인(INITL)일 수 있다. 그러나, 상기 제1 전압 라인은 이에 한정되지 아니한다.
상기 검사 패드(PD)는 OS 검사를 수행하기 위한 검사 패드일 수 있다. 예를 들어, 상기 검사 패드(PD)는 프로브 핀(prove pin)이 접촉하는 패드일 수 있다.
상기 검사 패드(PD)는 상기 센싱 전압 라인(INITL)과 전기적으로 연결될 수 있다. 다시 말하면, 상기 검사 패드(PD)는 상기 센싱 전압 라인(INITL)의 불량 위치를 검출하기 위한 검사 패드일 수 있다. 또한, 상기 검사 패드(PD)는 상기 제1 화소부(PX1)와 인접하여 배치될 수 있다. 다만, 상기 검사 패드(PD)가 배치되는 위치는 필요에 따라 자유롭게 설정될 수 있다.
도 10을 참조하면, 상기 검사 패드(PD)는 상기 센싱 전압 라인(INITL)과 함께 형성되고, 상기 제1 화소부(PX1)와 인접하여 배치될 수 있다. 다시 말하면, 상기 검사 패드(PD)는 상기 센싱 전압 라인(INITL)과 동일한 층에 형성되고, 상기 센싱 전압 라인(INITL)과 연결될 수 있다. 상기 검사 패드(PD)를 통해, 상기 센싱 전압 라인(INITL)의 불량 위치가 검출될 수 있다.
도 11을 참조하면, 일 실시예에서, 상기 검사 패드(PD)는 상기 제1 도전 패턴(CP1)과 동일한 층에 배치될 수 있다. 예를 들어, 상기 검사 패드(PD)는 상기 고전원 전압 라인(VDDL), 상기 저전원 전압 라인(VSSL), 상기 제1 데이터 라인(DL1), 및 상기 센싱 전압 라인(INITL)과 동일한 층에 배치될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 평면도이고, 도 13은 도 12의 D 영역을 확대한 확대도이며, 도 14는 도 12의 표시 장치를 설명하기 위한 단면도이다.
도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 제1 표시 장치(DD1''')는 표시 영역(DA) 및 비표시 영역(NDA)으로 구획될 수 있다. 예를 들어, 상기 표시 영역(DA)에는 복수의 화소부들(PX), 스캔 구동부(SDV), 및 검사 패드(PD)가 배치될 수 있다. 상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러싸도록 위치할 수 있다. 상기 비표시 영역(NDA)은 상기 화소부들(PX)이 배치되지 않는 영역일 수 있다. 예를 들어, 상기 비표시 영역(NDA)에는 복수의 데이터 집적 회로들(DIC)이 배치될 수 있다. 다만, 상기 스캔 구동부(SDV) 및 상기 데이터 집적 회로들(DIC)은 도 2를 참조하여 설명한 상기 스캔 구동부(SDV) 및 상기 데이터 집적 회로들(DIC)과 실질적으로 동일할 수 있다.
일 실시예에서, 도 12에 도시된 바와 같이, 상기 화소부들(PX)은 제1 화소부(PX1) 및 제2 화소부(PX2)를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 화소부들(PX1, PX2)은 하나의 화소열에 배치될 수 있다. 상기 제1 화소부(PX1)는 상기 표시 영역(DA) 중 상기 비표시 영역(NDA)과 인접하는 최외곽 영역에 배치될 수 있다. 상기 제2 화소부(PX2)는 상기 제1 화소부(PX1)와 상기 제2 방향(D2)으로 이격할 수 있다.
상기 제1 및 제2 화소부들(PX1, PX2)은 제2 전압 라인과 전기적으로 연결될 수 있다. 다시 말하면, 상기 제1 및 제2 화소부들(PX1, PX2)은 상기 제2 전압 라인으로부터 제2 전압을 제공받을 수 있다. 상기 제2 전압 라인은 상기 제2 방향(D2)으로 연장하고, 상기 제1 및 제2 화소부들(PX1, PX2)로 전압을 전달하는 임의의 전압 라인일 수 있다. 일 실시예에서, 상기 제2 전압 라인은 고전원 전압 라인(VDDL)일 수 있다. 그러나, 상기 제2 전압 라인은 이에 한정되지 아니한다.
상기 검사 패드(PD)는 OS 검사를 수행하기 위한 검사 패드일 수 있다. 예를 들어, 상기 검사 패드(PD)는 프로브 핀(prove pin)이 접촉하는 패드일 수 있다.
상기 검사 패드(PD)는 상기 고전원 전압 라인(VDDL)과 전기적으로 연결될 수 있다. 다시 말하면, 상기 검사 패드(PD)는 상기 센싱 전압 라인(VDDL)의 불량 위치를 검출하기 위한 검사 패드일 수 있다. 또한, 상기 검사 패드(PD)는 상기 제1 화소부(PX1)와 인접하여 배치될 수 있다. 다만, 상기 검사 패드(PD)가 배치되는 위치는 필요에 따라 자유롭게 설정될 수 있다.
도 13을 참조하면, 상기 센싱 전압 라인(INITL)은 상기 제2 방향(D2)으로 연장하고, 상기 센싱 전압(INIT)을 전달할 수 있다. 상기 고전원 전압 라인(VDDL)은 상기 제2 방향(D2)으로 연장하고, 상기 고전원 전압(VDD)을 전달할 수 있다. 또한, 상기 고전원 전압 라인(VDDL)은 상기 센싱 전압 라인(INITL) 및 상기 제1 화소부(PX1) 사이에 배치될 수 있다.
상기 검사 패드(PD)는 돌출부(PDP)를 포함할 수 있다. 상기 돌촐부(PDP)는 상기 고전원 전압 라인(VDDL)을 향하여 연장될 수 있고, 상기 고전원 전압 라인(VDDL)과 연결될 수 있다. 상기 돌출부(PDP)를 통해, 상기 검사 패드(PD)는 상기 고전원 전압 라인(VDDL)과 연결될 수 있다. 다시 말하면, 상기 검사 패드(PD)는 상기 고전원 전압 라인(VDDL)의 불량 위치를 검출하기 위한 검사 패드일 수 있다.
도 14를 참조하면, 일 실시예에서, 상기 검사 패드(PD)는 상기 제3 도전 패턴(CP3)과 동일한 층에 배치될 수 있다. 예를 들어, 상기 검사 패드(PD)는 상기 제1 스캔 라인(SL1), 상기 제2 스캔 라인(SL2), 상기 데이터 브릿지(DB), 상기 고전원 전압 브릿지(VDDB), 상기 저전원 전압 브릿지(VSSB), 및 상기 센싱 전압 브릿지(INITB)와 동일한 층에 배치될 수 있다. 상기 센싱 전압 라인(INITL) 및 상기 제2 스캔 브릿지(SB2)는 상기 검사 패드(PD)의 하부에 배치될 수 있다.
본 발명의 실시예들에 따른 표시 장치(DD1, DD1', DD1'', DD1''')는 표시 영역(DA)에 배치되는 검사 패드(PD, PD1, PD2, PD3) 및 상기 표시 영역(DA)에 배치되는 스캔 구동부(SDV)를 포함할 수 있다. 구체적으로, 상기 검사 패드 및 상기 스캔 구동부는 화소열들 사이에 배치될 수 있다. 그에 따라, 상기 표시 영역을 둘러싸는 비표시 영역이 감소될 수 있다. 또한, 상기 검사 패드는 신호 및/또는 전압을 전달하는 라인과 전기적으로 연결될 수 있다. 그에 따라, 상기 검사 패드를 통해, 상기 라인의 불량 위치를 검출할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
TDD : 타일드 표시 장치 PX : 화소부
DD1, DD1', DD1'', DD1''' : 제1 표시 장치
D1 : 제1 방향(행 방향) D2 : 제2 방향(열 방향)
SL1 : 제1 스캔 라인 SL2 : 제2 스캔 라인
SDV : 스캔 구동부 PD : 검사 패드

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역으로 구획되고,
    행 방향으로 연장하고, 제1 스캔 신호를 전달하는 제1 스캔 라인;
    상기 제1 스캔 라인과 전기적으로 연결되는 제1 화소부;
    상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제1 화소부와 상기 행 방향으로 이격하는 제2 화소부; 및
    상기 제1 화소부 및 상기 제2 화소부 사이에 배치되고, 상기 제1 스캔 라인과 전기적으로 연결되는 제1 검사 패드를 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 제1 화소부는 상기 표시 영역 중 상기 비표시 영역과 인접하는 제1 최외곽 영역에 배치되는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제1 검사 패드와 상기 행 방향으로 이격하는 제2 검사 패드를 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제2 화소부와 상기 행 방향으로 이격하는 제3 화소부; 및
    상기 제1 스캔 라인과 전기적으로 연결되고, 상기 제3 화소부와 상기 행 방향으로 이격하는 제4 화소부를 더 포함하고,
    상기 제2 검사 패드는 상기 제3 화소부 및 상기 제4 화소부 사이에 배치되는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제4 화소부는 상기 표시 영역 중 상기 비표시 영역과 인접하는 제2 최외곽 영역에 배치되고, 상기 제1 화소부와 대향하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 행 방향으로 연장하고, 제2 스캔 신호를 전달하는 제2 스캔 라인; 및
    상기 제1 검사 패드와 상기 행 방향으로 이격하고, 상기 제2 스캔 라인과 전기적으로 연결되는 제3 검사 패드를 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 제2 화소부는 상기 제1 검사 패드 및 상기 제3 검사 패드 사이에 배치되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 제1 화소부는
    기판 상에 배치되는 제1 도전 패턴;
    상기 제1 도전 패턴 상에 배치되는 액티브 패턴;
    상기 액티브 상에 배치되는 제2 도전 패턴; 및
    상기 제2 도전 패턴 상에 배치되고, 상기 제1 도전 패턴 및 상기 액티브 패턴과 연결되는 제3 도전 패턴을 포함하고,
    상기 제1 검사 패드는 상기 제3 도전 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 데이터 전압을 전달하는 데이터 라인; 및
    상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 데이터 라인 및 상기 제1 화소부를 연결시키는 데이터 브릿지를 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서,
    상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 센싱 전압을 전달하는 센싱 라인; 및
    상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 센싱 라인 및 상기 제1 화소부를 연결시키는 센싱 브릿지를 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제8 항에 있어서,
    상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 고전원 전압을 전달하는 고전원 전압 라인; 및
    상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 고전원 전압 라인 및 상기 제1 화소부를 연결시키는 고전원 전압 브릿지를 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제8 항에 있어서,
    상기 제1 도전 패턴과 동일한 층에 배치되고, 상기 행 방향과 교차하는 열 방향으로 연장되며, 저전원 전압을 전달하는 저전원 전압 라인; 및
    상기 제3 도전 패턴과 동일한 층에 배치되고, 상기 저전원 전압 라인 및 상기 제1 화소부를 연결시키는 저전원 전압 브릿지를 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제8 항에 있어서, 상기 제1 화소부는
    상기 제3 도전 패턴 상에 배치되는 제1 연결 전극;
    상기 제3 도전 패턴 상에 배치되고, 상기 제1 연결 전극과 이격하는 제2 연결 전극;
    상기 제1 연결 전극 상에 배치되는 나노 발광 소자;
    상기 나노 발광 소자 상에 배치되고, 상기 제1 연결 전극과 접촉하는 제1 구동 전극; 및
    상기 제1 구동 전극과 동일한 층에 배치되고, 상기 제2 연결 전극과 접촉하는 제2 구동 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서, 상기 제1 화소부는
    상기 나노 발광 소자 상에 배치되는 색 변환 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 제1 화소부는
    상기 색 변환 패턴 상에 배치되는 컬러 필터를 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역으로 구획되고,
    열 방향으로 연장하고, 제1 전압을 전달하는 제1 전압 라인;
    상기 제1 전압 라인과 전기적으로 연결되는 제1 화소부;
    상기 제1 전압 라인과 전기적으로 연결되고, 상기 제1 화소부와 상기 열 방향으로 이격하는 제2 화소부; 및
    상기 제1 전압 라인과 전기적으로 연결되는 검사 패드를 포함하는 표시 장치.
  17. 제16 항에 있어서, 상기 제1 화소부는
    기판 상에 배치되는 제1 도전 패턴;
    상기 제1 도전 패턴 상에 배치되는 액티브 패턴;
    상기 액티브 상에 배치되는 제2 도전 패턴; 및
    상기 제2 도전 패턴 상에 배치되고, 상기 제1 도전 패턴 및 상기 액티브 패턴과 연결되는 제3 도전 패턴을 포함하고,
    상기 검사 패드는 상기 제1 도전 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  18. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역으로 구획되고,
    열 방향으로 연장하고, 제1 전압을 전달하는 제1 전압 라인;
    상기 열 방향으로 연장하고, 제2 전압을 전달하는 제2 전압 라인;
    상기 제1 및 제2 전압 라인과 전기적으로 연결되는 제1 화소부;
    상기 제1 및 제2 전압 라인과 전기적으로 연결되고, 상기 제1 화소부와 상기 열 방향으로 이격하는 제2 화소부; 및
    상기 제2 전압 라인과 전기적으로 연결되는 검사 패드를 포함하고,
    상기 제2 전압 라인은 상기 제1 전압 라인 및 상기 제1 화소부 사이에 배치되는 것을 특징으로 하는 표시 장치
  19. 제18 항에 있어서, 상기 제1 화소부는
    기판 상에 배치되는 제1 도전 패턴;
    상기 제1 도전 패턴 상에 배치되는 액티브 패턴;
    상기 액티브 상에 배치되는 제2 도전 패턴; 및
    상기 제2 도전 패턴 상에 배치되고, 상기 제1 도전 패턴 및 상기 액티브 패턴과 연결되는 제3 도전 패턴을 포함하고,
    상기 검사 패드는 상기 제3 도전 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서, 상기 제2 전압 라인은 상기 제1 도전 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
KR1020200166124A 2020-12-01 2020-12-01 표시 장치 KR20220077324A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200166124A KR20220077324A (ko) 2020-12-01 2020-12-01 표시 장치
US17/365,414 US11557245B2 (en) 2020-12-01 2021-07-01 Display device with reduced non-display area
CN202111245134.6A CN114596789A (zh) 2020-12-01 2021-10-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166124A KR20220077324A (ko) 2020-12-01 2020-12-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20220077324A true KR20220077324A (ko) 2022-06-09

Family

ID=81752756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166124A KR20220077324A (ko) 2020-12-01 2020-12-01 표시 장치

Country Status (3)

Country Link
US (1) US11557245B2 (ko)
KR (1) KR20220077324A (ko)
CN (1) CN114596789A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017586B2 (ja) * 2003-10-29 2007-12-05 三洋電機株式会社 電池の充電方法
KR101142752B1 (ko) 2010-04-13 2012-05-03 삼성모바일디스플레이주식회사 평판표시장치
KR102231898B1 (ko) * 2013-12-13 2021-03-25 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102146828B1 (ko) 2014-04-25 2020-08-24 삼성디스플레이 주식회사 표시장치
KR20180049843A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
CN113396450A (zh) * 2019-11-29 2021-09-14 京东方科技集团股份有限公司 显示基板的侧边走线电阻检测方法及显示基板

Also Published As

Publication number Publication date
US11557245B2 (en) 2023-01-17
CN114596789A (zh) 2022-06-07
US20220172670A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US20240103653A1 (en) Display device
US20210175465A1 (en) Flexible display substrate, display panel, display device, and manufacturing method
TWI717787B (zh) 觸控顯示面板、觸控顯示裝置及其驅動方法
CN110737351B (zh) 触摸显示面板和触摸显示设备
CN112860095B (zh) 触摸显示装置
KR20200072274A (ko) 디스플레이 패널
CN112201155A (zh) 显示面板
KR20200097832A (ko) 표시장치
US11545075B2 (en) Display panel and spliced display
US20200249721A1 (en) Narrow-bezel display module and display device
KR20220077324A (ko) 표시 장치
KR102605378B1 (ko) 터치 센서를 구비하는 표시장치
CN115712358A (zh) 触摸显示装置和显示面板
US11942028B2 (en) Display device
KR20200116027A (ko) 반도체 패키지
WO2024044983A1 (zh) 触控显示面板及显示装置
US20240086000A1 (en) Touch display device
WO2023122880A1 (zh) 显示面板和显示装置
US20210192997A1 (en) Detection circuit, array substrate and detection method, electronic paper and detection tool using the same
US20240008169A1 (en) Electronic device
KR20230024485A (ko) 표시 장치
KR20230088995A (ko) 터치표시장치
KR20230160419A (ko) 표시 장치
KR20230072180A (ko) 표시 장치 및 표시 패널
KR20230103186A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination