KR20220073717A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20220073717A
KR20220073717A KR1020220062342A KR20220062342A KR20220073717A KR 20220073717 A KR20220073717 A KR 20220073717A KR 1020220062342 A KR1020220062342 A KR 1020220062342A KR 20220062342 A KR20220062342 A KR 20220062342A KR 20220073717 A KR20220073717 A KR 20220073717A
Authority
KR
South Korea
Prior art keywords
oxide
gate
trench
titanium
gate electrode
Prior art date
Application number
KR1020220062342A
Other languages
English (en)
Inventor
조은애
이동진
이지은
정경호
고동수
김용수
유지호
허성
박현
사토루 야마다
정문영
김성진
박경수
임한진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220062342A priority Critical patent/KR20220073717A/ko
Publication of KR20220073717A publication Critical patent/KR20220073717A/ko
Priority to KR1020230063019A priority patent/KR20230074087A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

복수의 트렌치를 가지는 반도체 기판, 상기 트렌치 내에서 상기 반도체 기판의 내벽을 따라 위치하는 박막인 게이트 절연막, 그리고 상기 트렌치 내에서 상기 반도체 기판의 내벽을 따라 위치하는 박막인 게이트 전극을 포함하고, 상기 게이트 전극과 상기 게이트 절연막은 상기 트렌치 내에서 서로 접해 있고, 상기 게이트 전극은 게이트 도전체 및 상기 게이트 도전체에 분포되어 있는 금속 원소를 포함하며, 상기 금속 원소는 란탄(La), 스트론튬(Sr), 규소(Si), 이트륨(Y), 리튬(Li), 망간(Mn) 또는 이들의 조합을 포함하는 반도체 소자에 관한 것이다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
반도체 소자에 관한 것이다.
반도체 소자의 고집적화에 따라 단위 셀 면적이 크게 작아지면서 전기적 신뢰성을 확보하는 것이 중요하다. 일 예로, 단위 셀 면적이 작아짐에 따라 하나의 셀의 채널 내의 전자가 인접한 셀의 채널로 이동할 확률이 높아지고 이에 따라 트랜지스터의 데이터 로스(data loss) 등의 오작동을 야기할 수 있다.
일 구현예는 전기적 신뢰성을 확보할 수 있는 반도체 소자를 제공한다.
일 구현예에 따르면, 복수의 트렌치를 가지는 반도체 기판, 상기 트렌치 내에서 상기 반도체 기판의 내벽을 따라 위치하는 게이트 전극, 그리고 상기 반도체 기판과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 포함하고, 상기 게이트 전극은 게이트 도전체 및 상기 게이트 도전체에 분포되어 있는 금속 원소를 포함하며, 상기 게이트 전극의 유효 일함수는 상기 게이트 도전체의 유효 일함수보다 작은 반도체 소자를 제공한다.
상기 게이트 전극은 상기 트렌치 내에서 상기 반도체 기판의 내벽을 따라 실질적으로 균일한 두께의 연속 박막(continuous thin film)으로 형성되어 있을 수 있다.
상기 게이트 전극은 약 1nm 내지 30nm의 두께를 가질 수 있다.
상기 게이트 도전체는 Ti, TiN 또는 TiON 일 수 있고, 상기 금속 원소(X)는 상기 게이트 도전체보다 작은 일함수 및 전기음성도를 가질 수 있다.
상기 금속 원소(X)는 란탄(La), 스트론튬(Sr), 이트륨(Y), 리튬(Li), 망간(Mn), 규소(Si) 또는 이들의 조합을 포함할 수 있다.
상기 게이트 도전체는 TiN 일 수 있고 상기 금속 원소는 란탄(La)일 수 있다.
상기 금속 원소는 상기 게이트 도전체와 상기 금속 원소의 총 원자수에 대하여 약 0.01at% 내지 10at%로 포함될 수 있다.
상기 게이트 전극의 유효 일함수는 상기 게이트 도전체의 유효 일함수보다 약 0.10eV 내지 1.40eV 작을 수 있다.
상기 게이트 절연막은 산화규소 막일 수 있다.
상기 반도체 소자는 상기 트렌치를 채우는 충진 금속을 더 포함할 수 있다.
다른 구현예에 따르면, 복수의 트렌치를 가지는 반도체 기판을 준비하는 단계, 상기 트렌치 내에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 금속 원소를 포함하는 금속 산화막을 형성하는 단계, 상기 금속 산화막 위에 게이트 도전막을 형성하는 단계, 그리고 열처리하여 상기 금속 원소를 상기 게이트 도전막 내로 확산시키는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
상기 게이트 절연막을 형성하는 단계, 상기 금속 산화막을 형성하는 단계 및 상기 게이트 도전막을 형성하는 단계는 각각 상기 트렌치 내에서 상기 반도체 기판의 내벽을 따라 실질적으로 균일한 두께의 연속 박막으로 형성할 수 있다.
상기 게이트 도전막을 형성하는 단계는 Ti, TiN, TiO 또는 TiON 을 증착하는 단계를 포함할 수 있고, 상기 금속 산화막을 형성하는 단계는 란탄 산화물, 스트론튬 산화물, 이트륨 산화물, 리튬 산화물, 망간 산화물, 규소 산화물 또는 이들의 조합을 증착하는 단계를 포함할 수 있다.
상기 금속 산화막을 형성하는 단계는 약 0.1nm 내지 3nm 두께로 형성할 수 있다.
상기 게이트 절연막을 형성하는 단계는 산화 규소를 증착하거나 상기 반도체 기판을 열산화하여 산화규소를 형성하는 단계를 포함할 수 있다.
상기 열처리하는 단계는 약 600 내지 1200℃에서 약 10분 내지 20시간 동안 수행할 수 있다.
상기 제조 방법은 상기 트렌치에 충진 금속을 채우는 단계를 더 포함할 수 있다.
반도체 소자의 인접 채널로의 전자 이동 장벽을 높일 수 있고 이에 따라 하나의 채널에서 인접한 채널로 전자가 이동하는 것을 감소 및/또는 차단시킴으로써 소자의 전기적 신뢰성을 높일 수 있다.
도 1은 일 구현예에 따른 반도체 소자를 개략적으로 도시한 단면도이고,
도 2 내지 도 4는 일 구현예에 따른 반도체 소자의 제조 방법을 차례로 도시한 단면도이고,
도 5는 일 예에 따른 반도체 소자에서 란탄(La)의 함량에 따른 유효 일함수의 변화를 보여주는 그래프이고,
도 6은 일 예에 따른 반도체 소자의 트렌치 내의 적층 구조를 보여주는 전자주사현미경(SEM) 사진이고,
도 7은 도 6의 적층 구조에서 게이트 전극의 원자 분포를 보여주는 에너지 분산 분광(energy dispersive spectroscopy, EDS) 사진이고,
도 8은 도 6의 적층 구조에서 게이트 전극의 원자 분포를 보여주는 전자 에너지 로스 분광(electron energy loss spectroscopy, EELS) 사진이고,
도 9는 일 예에 따른 반도체 소자의 유효일함수 변화를 보여주는 그래프이고,
도 10은 일 예에 따른 반도체 소자의 캐패시턴스와 전압 특성을 보여주는 그래프이다.
이하, 구현예들에 대하여 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 구현예는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 '금속'은 금속(metal)과 반금속(semi-metal)을 포함한다.
이하 일 구현예에 따른 반도체 소자를 도면을 참고하여 설명한다.
도 1은 일 구현예에 따른 반도체 소자를 개략적으로 도시한 단면도이다.
도 1을 참고하면, 일 구현예에 따른 반도체 소자(100)는 기판(110), 게이트 절연막(120), 게이트 전극(130), 충진 도전체(140), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
기판(110)은 반도체 기판일 수 있다. 예컨대 기판(110)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 갈륨-비소 기판, SOI(silicon-on-insulator) 기판 또는 GOI(germanium-on-insulaor) 기판일 수 있다. 그러나 이에 한정되지 않고 유리 기판, 세라믹 기판 또는 고분자 기판일 수도 있다.
기판(110)은 복수의 트렌치(trench)(111)를 가진다. 트렌치(111)는 기판(110)의 표면으로부터 소정 깊이로 형성될 수 있으며 기판(110)의 내벽을 드러낸다. 트렌치(111)의 형상은 특별히 한정되지 않으며 예컨대 트렌치(111)의 바닥면과 측면의 연결 부분이 둥근 형상일 수도 있고 트렌치(111)의 측면이 소정 각도로 기울어진 형상일 수도 있다.
게이트 절연막(120)은 트렌치(111) 내에서 기판(110)의 내벽을 따라 위치한다. 게이트 절연막(120)은 박막(thin film)일 수 있으며, 예컨대 트렌치(111) 내에서 기판(110)의 내벽을 따라 실질적으로 균일한 두께로 형성된 연속 박막(continuous thin film)일 수 있다. 게이트 절연막(120)은 예컨대 약 1nm 내지 30nm 의 두께를 가질 수 있으며, 예컨대 약 3nm 내지 약 20nm의 두께를 가질 수 있고, 예컨대 약 5nm 내지 10nm의 두께를 가질 수 있다.
게이트 절연막(120)은 예컨대 산화막일 수 있고 예컨대 산화규소 및/또는 금속산화물을 포함할 수 있다. 상기 금속산화물은 예컨대 하프늄 산화물, 하프늄 실리콘 산화물, 란타늄 산화물, 란타늄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈륨 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 이트륨 산화물, 알루미늄 산화물 및/또는 납 스칸듐 탄탈륨 산화물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 예로, 게이트 절연막(120)은 산화규소 막일 수 있다.
게이트 전극(130)은 트렌치(111) 내에서 기판(110)의 내벽을 따라 게이트 절연막(120) 위에 위치한다. 게이트 전극(130) 또한 박막일 수 있으며, 예컨대 트렌치(111) 내에서 기판(110)의 내벽을 따라 실질적으로 균일한 두께로 형성된 연속 박막일 수 있다. 게이트 전극(130)은 예컨대 약 1nm 내지 30nm의 두께를 가질 수 있으며, 예컨대 약 3nm 내지 20nm의 두께를 가질 수 있으며, 예컨대 약 3nm 내지 10nm의 두께를 가질 수 있다.
게이트 전극(130)은 게이트 도전체 및 상기 게이트 도전체에 분포되어 있는 금속 원소를 포함한다.
상기 게이트 도전체는 예컨대 티타늄 함유 도전체일 수 있고 예컨대 Ti, TiN 및/또는 TiON 일 수 있다. 예컨대 상기 게이트 도전체는 TiN 일 수 있다.
상기 금속 원소는 상기 게이트 도전체보다 작은 일함수를 가지는 금속에서 선택될 수 있다. 상기 금속 원소는 예컨대 약 4.20eV 이하의 일함수를 가질 수 있으며 예컨대 약 2.00eV 내지 4.20eV의 일함수를 가질 수 있다. 상기 금속 원소는 예컨대 란탄(La), 스트론튬(Sr), 이트륨(Y), 리튬(Li), 망간(Mn), 규소(Si) 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 금속 원소는 상기 게이트 도전체와 상기 금속 원소의 총 원자수에 대하여 약 0.01at% 내지 10at%로 포함될 수 있다.
상기 게이트 도전체와 상기 금속 원소는 화학 결합되어 있으며, 예컨대 상기 게이트 도전체의 티타늄(Ti)과 상기 금속 원소(X)가 화학 결합된 Ti-X의 화학 결합을 가질 수 있다. 일 예로, 상기 게이트 도전체가 TiN 이고 상기 금속 원소(X)를 포함할 때 Ti-X-N 또는 Ti-N-X의 화학 결합을 가질 수 있으며, 일 예로 상기 게이트 도전체가 TiN 이고 상기 금속 원소가 란탄(La)일 때 Ti-La-N 또는 Ti-N-La의 화학 결합을 가질 수 있다.
이와 같이 상기 게이트 도전체에 상기 금속 원소가 분포되어 상기 게이트 도전체의 화학 결합을 변형시킴으로써 게이트 전극(130)의 일함수는 상기 게이트 도전체의 일함수와 달라질 수 있다. 여기서 게이트 전극(130)의 일함수는 유효 일함수(effective workfunction)를 의미하며, 상기 유효 일함수는 전극과 산화막이 접촉되어 있는 구조에서 전극과 산화막 사이의 접합 계면의 영향에 의해 변형된 일함수를 말한다. 상기 유효 일함수는 반도체 소자의 동작 특성을 결정하는 주요 인자이다.
본 구현예에서 게이트 전극(130)의 유효 일함수는 상기 게이트 도전체의 유효 일함수보다 작을 수 있다. 예컨대 게이트 전극(130)의 유효 일함수는 상기 게이트 도전체의 유효 일함수보다 약 0.10eV 내지 1.40eV 작을 수 있으며 예컨대 약 0.20eV 내지 1.00eV 작을 수 있다.
이와 같이 게이트 전극(130)의 유효 일함수를 낮춤으로써 반도체 소자의 인접 채널로의 전자 이동 장벽을 높일 수 있고 이에 따라 하나의 채널에서 인접한 채널로 전자가 이동하는 것을 감소 및/또는 차단시킴으로써 소자의 신뢰성을 높일 수 있다.
트렌치(111)는 충진 도전체(140)로 채워져 있다. 충진 도전체(140)는 게이트 전극(130)과 맞닿아 있으며 트렌치(111)를 채울 수 있다. 충진 도전체(140)는 예컨대 텅스텐 또는 텅스텐 합금일 수 있으나, 이에 한정되는 것은 아니다.
소스 전극(150)과 드레인 전극(160)은 트렌치(111)의 양측에 배치되고, 예컨대 불순물로 도핑된 도전 영역일 수 있다. 소스 전극(150)과 드레인 전극(160)은 기판(110)보다 높은 도전성을 가지며, 일 예로 반도체 소자(100)가 N형 트랜지스터인 경우 소스 전극(150)과 드레인 전극(160)은 n형 불순물로 고농도 도핑될 수 있고 P형 트랜지스터인 경우 소스 전극(150)과 드레인 전극(160)은 p형 불순물로 고농도 도핑될 수 있다. 상기 n형 불순물 또는 상기 p형 불순물은 예컨대 약 1015 개/㎤ 이상의 농도로 포함될 수 있으나, 이에 한정되는 것은 아니다.
본 구현예의 일 예로, 실리콘 기판/산화규소로 이루어진 게이트 절연막/ TiN과 란탄(La)을 포함하는 게이트 전극을 포함하는 반도체 소자에서, 란탄(La)의 함량에 따른 유효 일함수 변화를 측정한다. 상기 유효 일함수는 제일원리 전자구조 계산(First-principles electronic structure calculations)을 사용하여 얻을 수 있다.
도 5는 일 예에 따른 반도체 소자에서 란탄(La)의 함량에 따른 유효 일함수의 변화를 보여주는 그래프이다.
도 5를 참고하면, TiN 전극에 란탄(La)이 포함되는 경우, 란탄(La)의 함유량이 0인 TiN 전극과 비교하여 일함수가 감소하는 것을 확인할 수 있다. 구체적으로 TiN 전극의 유효일함수는 약 4.8eV인데 반하여 TiN 전극에 란탄(La)의 함량이 많아질수록 일함수가 낮아지고 란탄(La)이 약 7at% 이내로 포함되는 경우 약 3.1eV 내지 4.7eV의 유효 일함수를 가지는 것을 확인할 수 있다.
이하 상기 반도체 소자의 제조 방법에 대하여 도면을 참고하여 설명한다.
도 2 내지 도 4는 일 구현예에 따른 반도체 소자의 제조 방법을 차례로 도시한 단면도이다.
도 2를 참고하면, 기판(110) 상부에 n형 또는 p형 불순물을 고농도로 주입하여 도전층(170)을 형성한다.
이어서 소자 분리막(도시하지 않음)을 형성한다. 상기 소자 분리막은 산화규소를 사용하여 얕은 트렌치 소자 분리(shallow trench isolation, STI) 공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 3을 참고하면, 기판(110)에 트렌치(111)를 형성한다. 트렌치(111)는 예컨대 식각 마스크 및 감광 패턴을 사용한 식각 공정으로 형성될 수 있다. 상기 식각 마스크는 예컨대 산화물, 질화물 또는 산질화물일 수 있으나, 이에 한정되는 것은 아니다. 일 예로 실리콘 질화물을 예컨대 화학 기상 증착으로 적층하고 감광 패턴을 사용하여 패터닝함으로써 식각 마스크를 준비하고, 상기 식각 마스크를 사용하여 기판(110)을 식각하여 트렌치(111)를 형성할 수 있다. 트렌치(111)에 의해 도전층(170)은 분리되어 소스 전극(150)과 드레인 전극(160)으로 형성될 수 있다.
도 4를 참고하면, 트렌치(111) 내에 게이트 절연막(120), 금속 산화막(125) 및 게이트 도전층(130a)을 차례로 형성한다. 게이트 절연막(120), 금속 산화막(125) 및 게이트 도전막(130a)은 예컨대 화학기상증착 또는 원자층 증착법으로 형성될 수 있으며, 트렌치(111) 내의 기판(110)의 내벽을 따라 연속 박막으로 형성될 수 있다.
게이트 절연막(120)은 예컨대 산화규소 및/또는 금속산화물로 형성될 수 있으며, 예컨대 하프늄 산화물, 하프늄 실리콘 산화물, 란타늄 산화물, 란타늄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈륨 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 이트륨 산화물, 알루미늄 산화물 및/또는 납 스칸듐 탄탈륨 산화물을 증착할 수 있다. 일 예로, 게이트 절연막(120)은 산화규소를 증착할 수 있다. 또는 트렌치(111) 내의 기판(110)의 내벽을 열산화하여 산화규소로 이루어진 게이트 절연막(120)을 형성할 수도 있다.
금속 산화막(125)은 전술한 금속 원소를 포함하는 산화막일 수 있으며, 예컨대 란탄 산화물, 스트론튬 산화물, 이트륨 산화물, 리튬 산화물, 망간 산화물, 규소 산화물 또는 이들의 조합을 증착할 수 있다. 금속 산화막(125)은 예컨대 약 0.1nm 내지 약 3nm 두께로 형성될 수 있고, 예컨대 약 0.2nm 내지 약 2nm 두께로 형성될 수 있고, 약 0.3nm 내지 1.3nm 두께로 형성될 수 있다.
게이트 도전막(130a)은 게이트 도전체를 증착할 수 있고 예컨대 티타늄 함유 도전체를 증착할 수 있고 예컨대 Ti, TiN 및/또는 TiON 을 증착할 수 있다. 예컨대 상기 게이트 도전체는 TiN 일 수 있다.
게이트 절연막(120)을 형성하는 단계, 금속 산화막(125)을 형성하는 단계 및 게이트 도전막(130a)을 형성하는 단계는 각각 트렌치(111) 내에서 기판(110)의 내벽을 따라 실질적으로 균일한 두께의 연속 박막으로 형성될 수 있다.
이어서 기판(110)을 열처리한다. 열처리는 금속 산화막(125)의 금속 원소가 게이트 도전막(130a)으로 확산될 수 있는 온도에서 수행될 수 있다. 열처리는 예컨대 약 600℃ 내지 1200℃에서 10분 내지 20시간 동안 수행할 수 있고, 예컨대 약 600℃ 내지 1000℃에서 10분 내지 15시간 동안 수행할 수 있고, 예컨대 약 600℃ 내지 800℃에서 20분 내지 10시간 동안 수행할 수 있으나, 이에 한정되는 것은 아니다.
상기 열처리에 의해 금속 산화막(125)의 금속 원소가 게이트 도전막(130a)으로 확산될 수 있고 이에 따라 게이트 도전막(130a)에 금속 원소가 분포되어 있는 게이트 전극(130)으로 형성될 수 있다.
이어서 도 1을 참고하면, 트렌치(111)를 충진 도전체(140)로 채운다.
본 구현예의 일 예로, 실리콘 기판의 트렌치 내에 산화규소로 이루어진 게이트 절연막/란탄산화막(LaO)(두께: 4.5Å, 7Å)/TiN 게이트 도전막을 차례로 적층한 구조물을 약 700℃에서 2분간 열처리할 때 금속 원소의 확산 여부, 유효 일함수 변화 및 전기적 특성의 변화를 확인한다.
도 6은 일 예에 따른 반도체 소자의 트렌치 내의 적층 구조를 보여주는 전자주사현미경(SEM) 사진이고, 도 7은 도 6의 적층 구조에서 게이트 전극의 원자 분포를 보여주는 에너지 분산 분광(energy dispersive spectroscopy, EDS) 사진이고, 도 8은 도 6의 적층 구조에서 게이트 전극의 원자 분포를 보여주는 전자 에너지 로스 분광(electron energy loss spectroscopy, EELS) 사진이다.
도 6 내지 도 8을 참고하면, 고온의 열처리 후 TiN 게이트 도전막에 란탄(La)이 분포되어 있음을 확인할 수 있다. 이로부터 고온의 열처리에 의해 란탄산화막(LaO)의 란탄(La)이 TiN 게이트 도전막으로 확산되었음을 확인할 수 있다.
도 9는 일 예에 따른 반도체 소자의 유효일함수 변화를 보여주는 그래프이다.
도 9를 참고하면, 일 예에서 란탄산화막(LaO)을 4.5Å 및 7Å 두께로 적용하고 열처리한 경우 유효 일함수(EWF)가 낮아지는 것을 알 수 있으며 란탄산화막(LaO)의 두께가 두꺼운 경우 유효 일함수가 더욱 낮아지는 것을 알 수 있다.
도 10은 일 예에 따른 반도체 소자의 캐패시턴스와 전압 특성을 보여주는 그래프이다.
도 10을 참고하면, 일 예에서 란탄산화막(LaO)을 4.5Å 및 7Å 두께로 적용하고 열처리한 경우 플랫밴드 전압(flat band voltage, VFB)이 네가티브(-) 방향으로 이동하는 것을 확인할 수 있고 이로부터 유효일함수가 감소될 수 있음을 알 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100: 반도체 소자 110: 기판
111: 트렌치 120: 게이트 절연막
125: 금속 산화막 130: 게이트 전극
140: 충진 도전체 150: 소스 전극
160: 드레인 전극 170: 도전층

Claims (12)

  1. 반도체 기판의 트렌치 내에서 서로 접해있는 게이트 절연막 및 게이트 전극,
    상기 게이트 전극 위에 위치하고 상기 반도체 기판의 트렌치를 채우는 충진 도전체, 그리고
    상기 반도체 기판의 트렌치의 양 측에 위치하는 소스 전극과 드레인 전극
    을 포함하고,
    상기 게이트 전극은 티타늄 함유 도전체와 란탄(La), 스트론튬(Sr), 규소(Si), 이트륨(Y), 리튬(Li), 망간(Mn) 또는 이들의 조합에서 선택된 금속 원소를 포함하는 반도체 소자.
  2. 제1항에서,
    상기 티타늄 함유 도전체는 Ti, TiN, TiON 또는 이들의 조합을 포함하는 반도체 소자.
  3. 제2항에서,
    상기 게이트 전극의 유효 일함수는 Ti, TiN, TiON 또는 이들의 조합의 유효 일함수보다 작은 반도체 소자.
  4. 제3항에서,
    상기 게이트 전극의 유효 일함수는 TiN의 유효 일함수보다 0.10eV 내지 1.40eV 작은 반도체 소자.
  5. 제1항에서,
    상기 금속 원소는 상기 티타늄 함유 도전체와 상기 금속 원소의 총 원자수에 대하여 0.01at% 내지 10at%로 포함되어 있는 반도체 소자.
  6. 제1항에서,
    상기 티타늄 함유 도전체와 상기 금속 원소는 화학 결합되어 있는 반도체 소자.
  7. 제1항에서,
    상기 게이트 절연막은 산화규소, 하프늄 산화물, 하프늄 실리콘 산화물, 란타늄 산화물, 란타늄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈륨 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 이트륨 산화물, 알루미늄 산화물 또는 납 스칸듐 탄탈륨 산화물을 포함하는 반도체 소자.
  8. 제1항에서,
    상기 게이트 절연막과 상기 게이트 전극은 각각 상기 반도체 기판의 트렌치 내에서 상기 반도체 기판의 내벽을 따라 균일한 두께를 가진 박막으로 형성되어 있는 반도체 소자.
  9. 제8항에서,
    상기 게이트 절연막과 상기 게이트 전극의 두께는 각각 독립적으로 1nm 내지 30nm인 반도체 소자.
  10. 제1항에서,
    상기 티타늄 함유 도전체는 Ti, TiN, TiON 또는 이들의 조합을 포함하고,
    상기 게이트 절연막은 산화규소인 반도체 소자.
  11. 제10항에서,
    상기 소스 전극과 상기 드레인 전극은 n형 불순물 또는 p형 불순물로 도핑되어 있는 반도체 소자.
  12. 제1항에서,
    상기 충진 도전체는 텅스텐 또는 텅스텐 합금인 반도체 소자.
KR1020220062342A 2015-03-02 2022-05-20 반도체 소자 KR20220073717A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220062342A KR20220073717A (ko) 2015-03-02 2022-05-20 반도체 소자
KR1020230063019A KR20230074087A (ko) 2015-03-02 2023-05-16 반도체 소자 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150029219A KR102295641B1 (ko) 2015-03-02 2015-03-02 반도체 소자 및 그 제조방법
KR1020210111790A KR102402105B1 (ko) 2015-03-02 2021-08-24 반도체 소자
KR1020220062342A KR20220073717A (ko) 2015-03-02 2022-05-20 반도체 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210111790A Division KR102402105B1 (ko) 2015-03-02 2021-08-24 반도체 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230063019A Division KR20230074087A (ko) 2015-03-02 2023-05-16 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220073717A true KR20220073717A (ko) 2022-06-03

Family

ID=56851003

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020150029219A KR102295641B1 (ko) 2015-03-02 2015-03-02 반도체 소자 및 그 제조방법
KR1020210111790A KR102402105B1 (ko) 2015-03-02 2021-08-24 반도체 소자
KR1020220062342A KR20220073717A (ko) 2015-03-02 2022-05-20 반도체 소자
KR1020230063019A KR20230074087A (ko) 2015-03-02 2023-05-16 반도체 소자 및 그 제조방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020150029219A KR102295641B1 (ko) 2015-03-02 2015-03-02 반도체 소자 및 그 제조방법
KR1020210111790A KR102402105B1 (ko) 2015-03-02 2021-08-24 반도체 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230063019A KR20230074087A (ko) 2015-03-02 2023-05-16 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (4) US10325992B2 (ko)
KR (4) KR102295641B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295641B1 (ko) * 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법
US11443250B1 (en) * 2016-11-21 2022-09-13 Chicago Mercantile Exchange Inc. Conservation of electronic communications resources via selective publication of substantially continuously updated data over a communications network
KR102303302B1 (ko) * 2017-04-28 2021-09-16 삼성전자주식회사 반도체 장치 제조 방법
KR102279732B1 (ko) 2017-07-21 2021-07-22 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
CN107425072A (zh) * 2017-09-06 2017-12-01 睿力集成电路有限公司 一种半导体存储器的器件结构
KR102377358B1 (ko) 2017-10-16 2022-03-23 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102515429B1 (ko) * 2017-11-29 2023-03-28 삼성전자주식회사 반도체 장치
CN110875391A (zh) * 2018-09-03 2020-03-10 长鑫存储技术有限公司 晶体管及其形成方法、集成电路存储器
KR102540965B1 (ko) * 2018-10-17 2023-06-07 삼성전자주식회사 반도체 소자
CN113497129B (zh) * 2020-04-07 2023-12-01 长鑫存储技术有限公司 半导体结构及其制作方法
US11309214B2 (en) * 2020-08-11 2022-04-19 Nanya Technology Corporation Semiconductor device with graphene-based element and method for fabricating the same
CN114078853B (zh) * 2020-08-18 2023-02-24 长鑫存储技术有限公司 存储器及其制作方法
KR20240096232A (ko) * 2022-12-19 2024-06-26 삼성전자주식회사 집적회로 소자

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527872A (ja) 1998-10-14 2002-08-27 ユニアックス コーポレイション 金属酸化物薄層を安定な電子注入電極として具えた発光ダイオード
KR20010017820A (ko) 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
US6544882B1 (en) 2000-01-13 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
US7425497B2 (en) 2006-01-20 2008-09-16 International Business Machines Corporation Introduction of metal impurity to change workfunction of conductive electrodes
US20070178634A1 (en) 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
JP5279312B2 (ja) * 2008-03-28 2013-09-04 株式会社東芝 半導体装置、及び半導体装置の製造方法
US8753936B2 (en) 2008-08-12 2014-06-17 International Business Machines Corporation Changing effective work function using ion implantation during dual work function metal gate integration
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
KR101584097B1 (ko) * 2009-03-23 2016-01-12 삼성전자주식회사 매립 게이트 전극의 형성방법
CN102074469B (zh) 2009-11-25 2012-04-11 中国科学院微电子研究所 一种用于pmos器件的金属栅功函数的调节方法
KR101345390B1 (ko) * 2009-12-01 2013-12-24 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 계면층 삭감 방법, 고유전율 게이트 절연막의 형성 방법, 고유전율 게이트 절연막, 고유전율 게이트 산화막,및 고유전율 게이트 산화막을 구비하는 트랜지스터
KR101656444B1 (ko) * 2010-01-25 2016-09-09 삼성전자주식회사 상보형 mos 트랜지스터, 상기 상보형 mos 트랜지스터를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
US8551874B2 (en) * 2010-05-08 2013-10-08 International Business Machines Corporation MOSFET gate and source/drain contact metallization
US8298927B2 (en) 2010-05-19 2012-10-30 Institute of Microelectronics, Chinese Academy of Sciences Method of adjusting metal gate work function of NMOS device
US8492852B2 (en) * 2010-06-02 2013-07-23 International Business Machines Corporation Interface structure for channel mobility improvement in high-k metal gate stack
KR20120042301A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 반도체 장치의 제조방법
US20120129327A1 (en) 2010-11-22 2012-05-24 Lee Jong-Ho Method of fabricating semiconductor device using a hard mask and diffusion
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
US8486790B2 (en) * 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
US9165826B2 (en) * 2011-08-01 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device comprising titanium silicon oxynitride
KR20130022336A (ko) 2011-08-26 2013-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9105623B2 (en) * 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9054209B2 (en) * 2012-08-16 2015-06-09 Globalfoundries Singapore Pte. Ltd. Compact charge trap multi-time programmable memory
KR101987995B1 (ko) * 2012-08-31 2019-06-11 에스케이하이닉스 주식회사 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법
US8796751B2 (en) * 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
KR102066851B1 (ko) 2013-02-25 2020-02-11 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR20140145434A (ko) * 2013-06-13 2014-12-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102295641B1 (ko) * 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20160260813A1 (en) 2016-09-08
KR20210109502A (ko) 2021-09-06
US20210376099A1 (en) 2021-12-02
US20230352548A1 (en) 2023-11-02
US20190312119A1 (en) 2019-10-10
US11735637B2 (en) 2023-08-22
KR102295641B1 (ko) 2021-08-27
KR20160106383A (ko) 2016-09-12
KR20230074087A (ko) 2023-05-26
KR102402105B1 (ko) 2022-05-24
US10325992B2 (en) 2019-06-18
US11127828B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
KR102402105B1 (ko) 반도체 소자
US10672760B2 (en) Semiconductor die
US20130256802A1 (en) Replacement Gate With Reduced Gate Leakage Current
US8304842B2 (en) Interconnection structure for N/P metal gates
TWI388003B (zh) 半導體元件及其製造方法
JP4939960B2 (ja) 半導体装置およびその製造方法
US9029959B2 (en) Composite high-k gate dielectric stack for reducing gate leakage
CN104867967A (zh) 半导体器件及其制造方法
US11688789B2 (en) Semiconductor device with reduced flicker noise
JP4143505B2 (ja) Mos型半導体装置及びその製造方法
US20140312408A1 (en) Charge-trap nor with silicon-rich nitride as a charge trap layer
US8785267B2 (en) Methods of manufacturing semiconductor devices including transistors
CN110875246B (zh) 半导体装置的制造方法及半导体装置
US9871035B2 (en) Semiconductor device with metal silicide blocking region and method of manufacturing the same
US20080237744A1 (en) Semiconductor Device and Manufacturing Method Thereof
US20240006247A1 (en) Method for manufacturing a semiconductor device
TWI536574B (zh) 半導體裝置及其製造方法
KR20070096495A (ko) 반도체 집적 회로 장치와 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application