KR20220062830A - Ide 기반의 센서 및 그 제조방법 - Google Patents

Ide 기반의 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20220062830A
KR20220062830A KR1020200148479A KR20200148479A KR20220062830A KR 20220062830 A KR20220062830 A KR 20220062830A KR 1020200148479 A KR1020200148479 A KR 1020200148479A KR 20200148479 A KR20200148479 A KR 20200148479A KR 20220062830 A KR20220062830 A KR 20220062830A
Authority
KR
South Korea
Prior art keywords
protrusion
electrode
forming
insulating layer
protrusions
Prior art date
Application number
KR1020200148479A
Other languages
English (en)
Inventor
권대성
김현수
김동구
유일선
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020200148479A priority Critical patent/KR20220062830A/ko
Publication of KR20220062830A publication Critical patent/KR20220062830A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/128—Microapparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/30—Electrodes, e.g. test electrodes; Half-cells
    • G01N27/327—Biochemical electrodes, e.g. electrical or mechanical details for in vitro measurements
    • G01N27/3275—Sensing specific biomolecules, e.g. nucleic acid strands, based on an electrode surface reaction
    • G01N27/3278—Sensing specific biomolecules, e.g. nucleic acid strands, based on an electrode surface reaction involving nanosized elements, e.g. nanogaps or nanoparticles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nanotechnology (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)

Abstract

본 발명은 나노 스케일의 갭과 피치를 갖고 대면적으로 형성되는 IDE 기반의 센서 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태에 따른 IDE 기반의 센서는 다수의 라인형 돌기부가 형성되는 베이스와; 상기 베이스에 다수개가 형성된 돌기부의 양측 측면 중 일측에 형성되어 서로 전기적으로 연결되는 제 1 전극과; 상기 베이스에 다수개가 형성된 돌기부의 양측 측면 중 타측에 형성되는 제 2 전극을 포함한다.

Description

IDE 기반의 센서 및 그 제조방법{Sensor based on interdigitated electrode and Method for manufacturing the same}
본 발명은 IDE 기반의 센서 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 나노 스케일의 갭과 피치를 갖고 대면적으로 형성되는 IDE 기반의 센서 및 그 제조방법에 관한 것이다.
IDE(Interdigitated Electrode) 기반의 센서는 전극 사이의 갭을 나노 스케일(Nano scale)로 형성하여 센서의 감도 및 반응속도 등의 성능 향상을 기대할 수 있기 때문에, 최근 파티클 센서(soot sensor), 가스 센서 및 바이오 센서 등 다양한 센서 제작에 활용되고 있다.
일반적으로 나노 스케일의 갭을 갖는 IDE를 제작하기 위한 방법으로는 e-beam lithography 기술을 활용하거나 박막 증착, 식각 두께를 조절하고 금속을 증착하여 제작하는 방식이 이용되고 있다.
이러한 방법 중 e-beam lithography를 이용하는 방법은 대면적 및 대량생산에 적합하지 않고, lithography 기술을 이용하는 방법은 나노 스케일의 갭과 나노 스케일의 피치를 갖는 IDE를 제작하는데 한계가 있었다.
상기의 배경기술로서 설명된 내용은 본 발명에 대한 배경을 이해하기 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
공개특허공보 제10-2019-0141995호 (2019.12.26)
본 발명은 나노 스케일의 갭과 피치를 갖고 대면적으로 형성되는 IDE 기반의 센서 및 그 제조방법을 제공한다.
본 발명의 일 실시형태에 따른 IDE 기반의 센서는 다수의 라인형 돌기부가 형성되는 베이스와; 상기 베이스에 다수개가 형성된 돌기부의 양측 측면 중 일측에 형성되어 서로 전기적으로 연결되는 제 1 전극과; 상기 베이스에 다수개가 형성된 돌기부의 양측 측면 중 타측에 형성되는 제 2 전극을 포함한다.
상기 베이스는 평평하게 형성되는 평면부와 상기 다수의 돌기부를 포함하고, 상기 돌기부는 상기 평면부의 표면에서 서로 등간격으로 이격되어 길이방향을 따라 평행하게 동일한 높이로 형성된 것을 특징으로 한다.
상기 베이스의 평면부는 실리콘(Si) 웨이퍼이고, 상기 돌기부는 상기 실리콘(Si) 웨이퍼의 표면에 실리콘(Si)계 소재를 나노그레이팅(nanograting) 패턴으로 형성하여 이루어지는 것을 특징으로 한다.
상기 베이스의 평면부 표면에는 제 1 절연층이 형성되고, 상기 다수의 돌기부 표면에는 제 2 절연층이 형성되며, 상기 각각의 돌기부는 상기 제 1 절연층 및 제 2 절연층에 의해 상기 평면부 및 인접하는 다른 돌기부와 절연되는 것을 특징으로 한다.
상기 각각의 돌기부는 전원의 인가에 의해 가열되는 것을 특징으로 한다.
상기 제 1 전극은 상기 돌기부의 일측 측면에 박막 형태로 형성되는 다수의 제 1 전극부와; 상기 돌기부의 상면 중 선단영역에 형성되어 상기 다수의 제 1 전극부를 전기적으로 연결시키는 제 1 탭부로 구분되고, 상기 제 2 전극은 상기 돌기부의 타측 측면에 박막 형태로 형성되는 다수의 제 2 전극부와; 상기 돌기부의 상면 중 후단영역에 형성되어 상기 다수의 제 2 전극부를 전기적으로 연결시키는 제 2 탭부로 구분되는 것을 특징으로 한다.
한편, 본 발명의 일 실시형태에 따른 IDE 기반의 센서 제조방법은 다수의 라인형 돌기부가 형성되는 베이스를 준비하는 베이스 준비단계와; 상기 베이스에 형성된 돌기부의 측면 및 상면에 금속 박막을 증착시켜 제 1 전극과 제 2 전극을 형성하는 전극 형성단계를 포함한다.
상기 베이스 준비단계는, 실리콘(Si) 웨이퍼를 재단하여 평평한 표면을 갖는 평면부를 준비하는 평면부 준비과정과; 상기 평면부의 표면에 제 1 절연층을 형성하는 제 1 절연층 형성과정과; 상기 절연층에 서로 등간격으로 이격되어 길이방향을 따라 평행하게 동일한 높이로 다수개의 돌기부를 형성하는 돌기부 형성과정과; 상기 돌기부의 표면에 제 2 절연층을 형성하는 제 2 절연층 형성과정을 포함한다.
상기 돌기부 형성과정은 상기 평면부의 표면에 스페이서리소그래피(SpacerLithography)를 활용하여 실리콘(Si)계 소재로 나노그레이팅(nanograting) 패턴의 돌기부를 형성하는 것을 특징으로 한다.
상기 제 1 절연층 형성과정 및 제 2 절연층 형성과정은 평면부의 표면 및 돌기부의 표면을 열산화(thermal oxidation)시켜서 제 1 절연층 및 제 2 절연층을 형성하거나 평면부의 표면 및 돌기부의 표면에 CVD 방식으로 제 1 절연층 및 제 2 절연층을 증착시키는 것을 특징으로 한다.
상기 전극 형성단계는, 상기 돌기부의 일측 측면방향에서 사면 기화법(slanted evaporation)으로 경사지게 금속 소재를 증착시켜 돌기부의 일측 측면과 상면에 금속 박막을 형성하는 제 1 전극부 형성과정과; 상기 돌기부의 타측 측면방향에서 사면 기화법(slanted evaporation)으로 경사지게 금속 소재를 증착시켜 돌기부의 타측 측면과 상면에 금속 박막을 형성하는 제 2 전극부 형성과정과; 상기 돌기부의 상면에 형성된 금속 박막 중 상기 돌기부의 일측 측면에 형성된 금속 박막과 타측 측면에 형성된 금속 박막을 전기적으로 연결시키는 영역을 제거하여 제 1 전극부와 제 2 전극부를 전기적으로 단락시키는 제거과정과; 상기 돌기부의 일측 측면에 형성된 다수의 제 1 전극부를 전기적으로 연결시키는 제 1 탭부와 상기 돌기부의 타측 측면에 형성된 다수의 제 2 전극부를 전기적으로 연결시키는 제 2 탭부를 상기 돌기부의 상면에 형성하는 탭부 형성과정을 포함한다.
상기 제 1 전극부 형성과정은 돌기부의 길이방향을 기준으로 선단영역에서 중간영역까지 금속 박막을 형성하고, 상기 제 2 전극부 형성과정은 돌기부의 길이방향을 기준으로 후단영역에서 중간영역까지 금속 박막을 형성하며, 상기 제거과정은 상기 돌기부의 길이방향을 기준으로 중간영역의 상면에 증착된 금속 박막을 제거하는 것을 특징으로 한다.
상기 베이스에 형성된 돌기부 각각에 전원 인가를 위한 전선 또는 전선 패턴을 형성하여 상기 각각의 돌기부를 히터화 시키는 히터 형성단계를 더 포함한다.
본 발명의 실시예에 따르면, 다음과 같은 효과를 기대할 수 있다.
첫째, 균일한 나노 스케일의 갭과 피치를 갖는 IDE 기반의 센서를 대면적 웨이퍼에 일괄공정으로 제작하는 것이 가능하다.
둘째, 나노그레이팅(nanograting) 패턴을 활용해 패턴의 측면(sidewall)에 박막을 증착하여 전극 표면적을 증가시키기 때문에 capacitive type sensor로 활용 시 센서의 감지 성능이 크게 향상시킬 수 있다.
셋째, 나노그레이팅(nanograting) 패턴을 활용하여 형성되는 다수의 라인형 돌기부를 실리콘(Si)계 소재로 형성함에 따라 전원의 인가에 의해 히터로 이용 가능하여, 고온 감지가 필요한 가스센서, 센서 표면 오염물질 제거, 반응속도 및 회복속도 개선 등에 활용 가능하다.
도 1은 본 발명의 일 실시예에 따른 IDE 기반의 센서를 보여주는 사시도이고,
도 2는 본 발명의 일 실시예에 따른 IDE 기반의 센서를 보여주는 단면도이며,
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 IDE 기반의 센서의 요부 단면도이고,
도 4는 본 발명의 일 실시예에 따른 IDE 기반의 센서의 부가기능을 설명하는 도면이며
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 IDE 기반의 센서의 제작과정을 보여주는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 IDE 기반의 센서를 보여주는 사시도이고, 도 2는 본 발명의 일 실시예에 따른 IDE 기반의 센서를 보여주는 단면도이며, 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 IDE 기반의 센서의 요부 단면도이고, 도 4는 본 발명의 일 실시예에 따른 IDE 기반의 센서의 부가기능을 설명하는 도면이다. 이때 도 2는 도 1의 점선 부분에 대한 단면도이다.
도면에 도시된 바와 같이 본 발명의 일 실시예에 따른 IDE 기반의 센서는 다수의 라인형 돌기부(12)가 형성되는 베이스(10)와; 상기 베이스(10)에 다수개가 형성된 돌기부(12)의 양측 측면 중 일측에 형성되어 서로 전기적으로 연결되는 제 1 전극(20)과; 상기 베이스(10)에 다수개가 형성된 돌기부(12)의 양측 측면 중 타측에 형성되는 제 2 전극(30)을 포함한다.
베이스(10)는 나노 스케일의 갭과 나노 스케일의 피치를 가지면서 대면적으로 제 1 전극(20)과 제 2 전극(30)을 형성하기 위한 기판 역할을 하는 요소로서, 본 실시예에서는 베이스가 실리콘(Si)계 소재를 사용하여 형성된다. 예를 들어 평면부(11)는 실리콘(Si) 웨이퍼를 재단하여 제작되고, 돌기부(12)는 Poly-Si 소재로 형성될 수 있다.
그리고, 베이스(10)는 평평하게 형성되는 평면부(11)와, 평면부(11)의 표면에서 서로 등간격으로 이격되어 길이방향을 따라 평행하게 동일한 높이로 형성되는 다수개의 라인형 돌기부(12)로 형성된다.
이때 다수의 라인형 돌기부(12)는 나노그레이팅(nanograting) 패턴으로 형성되는 것이 바람직하다. 그래서 돌기부(12)의 폭(g1) 및 인접하는 돌기부(12)끼리의 사이 간격, 즉 갭(g2)를 나노 스케일로 형성할 수 있다.
그리고, 평면부(11)와 돌기부(12)는 상호간에 절연된다. 이를 위하여 베이스(10)의 평면부 표면에는 제 1 절연층(13)이 형성되고, 다수의 돌기부(12) 표면에는 제 2 절연층(14)이 형성된다. 그래서, 평면부(11) 및 각각의 돌기부(12)는 제 1 절연층(13) 및 제 2 절연층(14)에 의해 상호 간에 절연된다.
이때 제 1 절연층(13)과 제 2 절연층(14)은 평면부(11)의 표면 및 돌기부(12)의 표면을 열산화(thermal oxidation)시켜서 형성하거나, 평면부(11)의 표면 및 돌기부(12)의 표면에 CVD 방식으로 제 1 절연층(13) 및 제 2 절연층(14)을 증착시켜서 형성할 수 있다. 이에 따라 제 1 절연층(13)과 제 2 절연층(14)은 SiO2 또는 Si3N4로 형성될 수 있다.
그리고, 각각의 돌기부(12)는 Poly-Si 소재로 형성되고, 상호 간에 서로 절연되기 때문에 각각의 돌기부(12)가 전원의 인가에 의해 가열되면서 히터 역할을 할 수 있다. 예를 들어 도 4와 같이 각각의 돌기부(12)에 전원이 인가되는 전선 또는 전선 패턴을 형성하여 연결할 수 있다. 부연하자면, 돌기부(12)에 상기 제 1 전극(20) 및 제 2 전극(30)을 형성하는 방법과 유사하게 금속 소재를 증착시켜 전선 패턴을 형성할 수 있다. 물론 돌기부(12)에 히터 역할을 부여하기 위하여 돌기부(12)에 전원을 인가하는 수단은 제시된 전선 또는 전선 패턴에 한정되지 않고 돌기부(12)에 전원을 인가하는 다양한 수단이 적용될 수 있을 것이다.
한편, 제 1 전극(20)과 제 2 전극(30)은 각각 돌기부(12)의 측면에 서로 전기적으로 단락된 상태로 형성된다.
부연하자면, 제 1 전극(20)은 돌기부(12)의 일측 측면에 박막 형태로 형성되는 다수의 제 1 전극부(21)와; 상기 돌기부(12)의 상면 중 선단영역에 형성되어 상기 다수의 제 1 전극부(21)를 전기적으로 연결시키는 제 1 탭부(22)로 구분된다.
그리고, 제 2 전극(30)은 돌기부(12)의 타측 측면에 박막 형태로 형성되는 다수의 제 2 전극부(31)와; 상기 돌기부(12)의 상면 중 후단영역에 형성되어 상기 다수의 제 2 전극부(31)를 전기적으로 연결시키는 제 2 탭부(32)로 구분된다.
이때 돌기부(12)의 폭(g1)과 인접하는 돌기부(12)끼리의 사이 갭(g2)을 동일하게 제작하는 경우에는, 돌기부(12)에 형성되는 요철구조의 폭(w)와 거리(d), 제 1 전극부(21) 및 제 2 전극부(31)의 두께(t)를 d = 2w+2t의 식으로 설정하여 제작할 수 있다. 이때 g1 및g2 사이의 유전율을 고려하여 동일한 capacitance를 가지도록 거리를 조절하여 제작 하는 것도 가능할 것이다.
그래서, 평면부(11)의 표면에 돌기부(12)를 나노그레이팅(nanograting) 패턴 제작 공정을 토대로 제작하는 경우에는 돌기부(12)의 폭(g1)과 돌기부(12)끼리의 사이 갭(g2)을 100nm 이하, 즉 나노 스케일로 제작할 수 있다.
상기와 같은 구성을 갖는 IDE 기반의 센서의 제작방법에 대하여 도면을 참조하여 설명한다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 IDE 기반의 센서의 제작과정을 보여주는 도면이다.
본 발명에 따른 IDE 기반의 센서 제조방법은 크게 다수의 라인형 돌기부(12)가 형성되는 베이스(10)를 준비하는 베이스 준비단계와; 상기 베이스(10)에 형성된 돌기부(12)의 측면 및 상면에 금속 박막을 증착시켜 제 1 전극(20)과 제 2 전극(30)을 형성하는 전극 형성단계를 포함한다. 그리고, 베이스(10)에 형성된 돌기부(12) 각각에 전원 인가를 위한 전선 또는 전선 패턴을 형성하여 각각의 돌기부(12)를 히터화 시키는 히터 형성단계를 더 포함할 수 있다.
베이스 준비단계는 도 5a 및 도 5b에 도시된 바와 같이, 먼저 실리콘(Si) 웨이퍼를 재단하여 평평한 표면을 갖는 평면부(11)를 준비한다.(평면부 준비과정)
이렇게 평면부(11)가 준비되면, 평면부(11)의 상부 표면 전체에 제 1 절연층(13)을 형성한다.(제 1 절연층 형성과정)
이때 제 1 절연층(13)은 평면부(11)의 표면을 열산화(thermal oxidation)시킴으로써 평면부(11)의 표면에 형성되는 SiO2 박막으로 이루어질 수 있다. 또는 제 1 절연층(13)은 평면부(11)의 표면에 CVD 방식으로 Si3N4 박막을 증착시킴으로써 형성될 수 있다.
이렇게 평면부(11)의 표면에 제 1 절연층(13)이 형성되면, 제 1 절연층(13)의 표면에 서로 등간격으로 이격되어 길이방향을 따라 평행하게 동일한 높이로 다수개의 돌기부(12)를 형성한다.(돌기부 형성과정)
돌기부 형성과정은 평면부(11)의 표면에 스페이서리소그래피(SpacerLithography)를 활용하여 실리콘(Si)계 소재인 Poly-Si를 사용하여 나노그레이팅(nanograting) 패턴의 돌기부(12)를 형성한다. 이때 돌기부(12) 사이의 간격은 나노 스케일을 유지하는 것이 바람직하다.
이렇게 다수의 라인형 돌기부(12)가 형성되면, 도 5b와 같이 돌기부(12)의 표면에 제 2 절연층(14)을 형성한다.(제 2 절연층 형성과정)
제 2 절연층 형성과정은 제 1 절연층 형성과정과 마찬가지로 돌기부(12)의 표면, 즉 양측면 및 상면 모두의 표면을 열산화(thermal oxidation)시켜서 SiO2 박막을 형성하거나 CVD 방식으로 Si3N4 박막을 증착시켜서 이루어진다.
이렇게 베이스(10)가 준비되면, 베이스(10)에 형성된 다수의 돌기부(12)에 제 1 전극(20)과 제 2 전극(30)을 형성한다.(전극 형성단계)
전극 형성단계는 먼저, 도 5c와 같이 돌기부(12)의 일측 측면방향에서 사면 기화법(slanted evaporation)으로 경사지게 금속 소재를 증착시켜 돌기부(12)의 일측 측면과 상면에 금속 박막을 형성한다.(제 1 전극부 형성과정)
이때 제 1 전극부 형성과정에서 도 5c의 평면도와 같이 돌기부(12)의 길이방향을 기준으로 후단영역을 마스킹(도면의 점선 영역)한 후 사면 기화법을 실시한다. 그래서 금속 박막은 돌기부(12)의 길이방향을 기준으로 선단영역에서 중간영역까지 형성한다. 또한, 제 1 전극(20)이 다른 요소들 사이에 쇼트가 발생하는 것을 방지하기 위하여 돌기부(12)의 길이방향을 기준으로 선단영역의 끝단부에도 마스킹을 하는 것이 바람직하다.
그리고, 사면 기화법(slanted evaporation)을 실시하는 경우에, 돌기부(12)의 측면에 원활하게 금속 박막을 형성하기 위하여 Directionality가 좋은 evaporation 공정을 활용하는 것이 바람직하다. 이때 돌기부(12)의 측면과 상면에만 금속 박막이 증착되도록 하기 위하여 베이스(10)를 기울이는 각도(θ)는 요철구조의 높이(h), 폭(w), 요철구조 간격(d)를 고려하여 설정하는 것이 바람직하다.(도 3a 참조) 그래서 tanθ=(d-w)/h 를 만족하는 θ보다 큰 각도로 베이스(10)를 기울여서 사면 기화법(slanted evaporation)을 실시하는 것이 바람직하다.
이렇게 돌기부(12)의 일측 측면과 상면에 금속 박막을 형성하였다면, 도 5d와 같이 돌기부(12)의 타측 측면방향에서 사면 기화법(slanted evaporation)으로 경사지게 금속 소재를 증착시켜 돌기부(12)의 타측 측면과 상면에 금속 박막을 형성한다.(제 2 전극부 형성과정)
이때 제 2 전극부 형성과정에서 도 5d의 평면도와 같이 돌기부(12)의 길이방향을 기준으로 선단영역을 마스킹(도면의 점선 영역)한 후 사면 기화법을 실시한다. 그래서 금속 박막은 돌기부(12)의 길이방향을 기준으로 후단영역에서 중간영역까지 형성한다. 또한, 제 2 전극(30)이 다른 요소들 사이에 쇼트가 발생하는 것을 방지하기 위하여 돌기부(12)의 길이방향을 기준으로 후단영역의 끝단부에도 마스킹을 하는 것이 바람직하다.
이 상태에서 도 5e에 도시된 바와 같이 돌기부(12)의 상면에 형성된 금속 박막 중 돌기부(12)의 일측 측면에 형성된 금속 박막과 타측 측면에 형성된 금속 박막을 전기적으로 연결시키는 영역을 제거하여 제 1 전극부(21)와 제 2 전극부(31)를 전기적으로 단락시킨다.(제거과정)
이때 제거과정은 건식 식각(RIE 등) 방법을 활용하여 실시하는 것이 바람직하다.
그리고, 제거과정시 돌기부(12)의 길이방향을 기준으로 선단영역과 후단영역을 모두 마스킹하는 것이 바람직하다.
이어서, 도 5f에 도시된 바와 같이 돌기부(12)의 일측 측면에 형성된 다수의 제 1 전극부(21)를 전기적으로 연결시키는 제 1 탭부(22)와 상기 돌기부(12)의 타측 측면에 형성된 다수의 제 2 전극부(31)를 전기적으로 연결시키는 제 2 탭부(32)를 상기 돌기부(12)의 상면에 형성한다.(탭부 형성과정)
이때는 도 5f에 도시된 바와 같이 돌기부(12)의 길이방향을 기준으로 중간영역에 마스킹 처리를 한 다음 기화법(evaporation)을 사용하여 금속 박막을 형성함으로써 제 1 탭부(22)와 제 2 탭부(32)를 형성한다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
10: 베이스 11: 평탄부
12: 돌기부 13: 제 1 절연층
14: 제 2 절연층 20: 제 1 전극
21: 제 1 전극부 22: 제 1 탭부
30: 제 2 전극 31: 제 2 전극부
32: 제 2 탭부

Claims (13)

  1. 다수의 라인형 돌기부가 형성되는 베이스와;
    상기 베이스에 다수개가 형성된 돌기부의 양측 측면 중 일측에 형성되어 서로 전기적으로 연결되는 제 1 전극과;
    상기 베이스에 다수개가 형성된 돌기부의 양측 측면 중 타측에 형성되는 제 2 전극을 포함하는 IDE 기반의 센서.
  2. 청구항 1에 있어서,
    상기 베이스는 평평하게 형성되는 평면부와 상기 다수의 돌기부를 포함하고,
    상기 돌기부는 상기 평면부의 표면에서 서로 등간격으로 이격되어 길이방향을 따라 평행하게 동일한 높이로 형성된 것을 특징으로 하는 IDE 기반의 센서.
  3. 청구항 2에 있어서,
    상기 베이스의 평면부는 실리콘(Si) 웨이퍼이고,
    상기 돌기부는 상기 실리콘(Si) 웨이퍼의 표면에 실리콘(Si)계 소재를 나노그레이팅(nanograting) 패턴으로 형성하여 이루어지는 것을 특징으로 하는 IDE 기반의 센서.
  4. 청구항 3에 있어서,
    상기 베이스의 평면부 표면에는 제 1 절연층이 형성되고,
    상기 다수의 돌기부 표면에는 제 2 절연층이 형성되며,
    상기 각각의 돌기부는 상기 제 1 절연층 및 제 2 절연층에 의해 상기 평면부 및 인접하는 다른 돌기부와 절연되는 것을 특징으로 하는 IDE 기반의 센서.
  5. 청구항 4에 있어서,
    상기 각각의 돌기부는 전원의 인가에 의해 가열되는 것을 특징으로 하는 IDE 기반의 센서.
  6. 청구항 1에 있어서,
    상기 제 1 전극은 상기 돌기부의 일측 측면에 박막 형태로 형성되는 다수의 제 1 전극부와; 상기 돌기부의 상면 중 선단영역에 형성되어 상기 다수의 제 1 전극부를 전기적으로 연결시키는 제 1 탭부로 구분되고,
    상기 제 2 전극은 상기 돌기부의 타측 측면에 박막 형태로 형성되는 다수의 제 2 전극부와; 상기 돌기부의 상면 중 후단영역에 형성되어 상기 다수의 제 2 전극부를 전기적으로 연결시키는 제 2 탭부로 구분되는 것을 특징으로 하는 IDE 기반의 센서.
  7. 다수의 라인형 돌기부가 형성되는 베이스를 준비하는 베이스 준비단계와;
    상기 베이스에 형성된 돌기부의 측면 및 상면에 금속 박막을 증착시켜 제 1 전극과 제 2 전극을 형성하는 전극 형성단계를 포함하는 IDE 기반의 센서 제조방법.
  8. 청구항 7에 있어서,
    상기 베이스 준비단계는,
    실리콘(Si) 웨이퍼를 재단하여 평평한 표면을 갖는 평면부를 준비하는 평면부 준비과정과;
    상기 평면부의 표면에 제 1 절연층을 형성하는 제 1 절연층 형성과정과;
    상기 절연층에 서로 등간격으로 이격되어 길이방향을 따라 평행하게 동일한 높이로 다수개의 돌기부를 형성하는 돌기부 형성과정과;
    상기 돌기부의 표면에 제 2 절연층을 형성하는 제 2 절연층 형성과정을 포함하는 IDE 기반의 센서 제조방법.
  9. 청구항 8에 있어서,
    상기 돌기부 형성과정은 상기 평면부의 표면에 스페이서리소그래피(SpacerLithography)를 활용하여 실리콘(Si)계 소재로 나노그레이팅(nanograting) 패턴의 돌기부를 형성하는 것을 특징으로 하는 IDE 기반의 센서 제조방법.
  10. 청구항 8에 있어서,
    상기 제 1 절연층 형성과정 및 제 2 절연층 형성과정은 평면부의 표면 및 돌기부의 표면을 열산화(thermal oxidation)시켜서 제 1 절연층 및 제 2 절연층을 형성하거나 평면부의 표면 및 돌기부의 표면에 CVD 방식으로 제 1 절연층 및 제 2 절연층을 증착시키는 것을 특징으로 하는 IDE 기반의 센서 제조방법.
  11. 청구항 7에 있어서,
    상기 전극 형성단계는,
    상기 돌기부의 일측 측면방향에서 사면 기화법(slanted evaporation)으로 경사지게 금속 소재를 증착시켜 돌기부의 일측 측면과 상면에 금속 박막을 형성하는 제 1 전극부 형성과정과;
    상기 돌기부의 타측 측면방향에서 사면 기화법(slanted evaporation)으로 경사지게 금속 소재를 증착시켜 돌기부의 타측 측면과 상면에 금속 박막을 형성하는 제 2 전극부 형성과정과;
    상기 돌기부의 상면에 형성된 금속 박막 중 상기 돌기부의 일측 측면에 형성된 금속 박막과 타측 측면에 형성된 금속 박막을 전기적으로 연결시키는 영역을 제거하여 제 1 전극부와 제 2 전극부를 전기적으로 단락시키는 제거과정과;
    상기 돌기부의 일측 측면에 형성된 다수의 제 1 전극부를 전기적으로 연결시키는 제 1 탭부와 상기 돌기부의 타측 측면에 형성된 다수의 제 2 전극부를 전기적으로 연결시키는 제 2 탭부를 상기 돌기부의 상면에 형성하는 탭부 형성과정을 포함하는 IDE 기반의 센서 제조방법.
  12. 청구항 11에 있어서,
    상기 제 1 전극부 형성과정은 돌기부의 길이방향을 기준으로 선단영역에서 중간영역까지 금속 박막을 형성하고,
    상기 제 2 전극부 형성과정은 돌기부의 길이방향을 기준으로 후단영역에서 중간영역까지 금속 박막을 형성하며,
    상기 제거과정은 상기 돌기부의 길이방향을 기준으로 중간영역의 상면에 증착된 금속 박막을 제거하는 것을 특징으로 하는 IDE 기반의 센서 제조방법.
  13. 청구항 7에 있어서,
    상기 베이스에 형성된 돌기부 각각에 전원 인가를 위한 전선 또는 전선 패턴을 형성하여 상기 각각의 돌기부를 히터화 시키는 히터 형성단계를 더 포함하는 IDE 기반의 센서 제조방법.
KR1020200148479A 2020-11-09 2020-11-09 Ide 기반의 센서 및 그 제조방법 KR20220062830A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200148479A KR20220062830A (ko) 2020-11-09 2020-11-09 Ide 기반의 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148479A KR20220062830A (ko) 2020-11-09 2020-11-09 Ide 기반의 센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220062830A true KR20220062830A (ko) 2022-05-17

Family

ID=81799822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148479A KR20220062830A (ko) 2020-11-09 2020-11-09 Ide 기반의 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20220062830A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190141995A (ko) 2018-06-15 2019-12-26 세종공업 주식회사 배기가스 pm 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190141995A (ko) 2018-06-15 2019-12-26 세종공업 주식회사 배기가스 pm 센서

Similar Documents

Publication Publication Date Title
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US7821813B2 (en) Nanowire memory device and method of manufacturing the same
KR100923165B1 (ko) 부양형 나노선 센서 및 그 제조 방법
US20050188444A1 (en) Method of horizontally growing carbon nanotubes and device having the same
KR100565174B1 (ko) 나노갭 전극소자의 제작 방법
JP3271775B2 (ja) 自己整列されたアノードを有するプレーナ・バキューム・マイクロエレクトロニック・デバイスを形成するための方法
KR101090739B1 (ko) 마이크로 가스 센서 및 그 제조 방법
KR20220062830A (ko) Ide 기반의 센서 및 그 제조방법
JP2006503439A5 (ko)
EP0535633B1 (en) Method of fabricating nano-size thin wires and devices made of such thin wires
JP2900837B2 (ja) 電界放射型冷陰極装置及びその製造方法
KR100325042B1 (ko) 반도체 장치의 제조 방법
JP4362874B2 (ja) 量子構造体を有する半導体素子とその製造方法
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
US6702637B2 (en) Method of forming a small gap and its application to the fabrication of a lateral FED
KR102059349B1 (ko) 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법
KR101299079B1 (ko) Ｖ형 트렌치 적용 나노선 센서
JP2008102128A5 (ko)
KR100846514B1 (ko) 수직 구조물 상에 증착된 박막의 선택적 식각방법 및동방법을 이용한 메모리 소자의 제조방법
CN114613844B (zh) 一种纳米空气沟道电子器件的小型化阵列化制备方法
KR102468714B1 (ko) 공중 부유형 나노 구조물 기반 초 저전력 가스센서 및 그 제조 방법
KR20180059331A (ko) 그래핀과 이차원 물질의 이종 접합 구조의 제조 방법
JP3601746B2 (ja) 半導体集積デバイスの製造方法
JPH10173204A (ja) 半導体センサの製造方法
KR100379613B1 (ko) 화학 기계적 연마를 이용한 미세간격 형성방법 및 측면형전계방출소자 제조방법