KR100379613B1 - 화학 기계적 연마를 이용한 미세간격 형성방법 및 측면형전계방출소자 제조방법 - Google Patents

Abstract

CMP를 이용한 미세간격 형성방법 및 측면형 전계방출소자 제조방법에 관하여 개시한다. 본 발명에 의하면, 미세간격이 산화막의 두께에 의해 결정되기 때문에, 종래의 석판기술(lithography) 기술로는 불가능한 100Å 정도의 균일한 미세간격을 재현성 있게 형성할 수 있다. 종래의 측면형 전계방출소자는 열적 스트레스 방법이나 전기적 스트레스 방법을 이용하여 제조하였기 때문에 전계 방출을 위한 간격형성의 재현성에 문제가 있었다. 그러나, 본 발명에 따른 미세간격 형성방법을 이용하여 측면형 전계방출소자를 제조하게 되면, 저 전압 구동과 높은 전류 구동 특성 및 균일한 전계방출특성을 갖는 전계방출소자를 만들 수 있다.

Description

화학 기계적 연마를 이용한 미세간격 형성방법 및 측면형 전계방출소자 제조방법 {Method of forming a small gap using chemical- mechanical polishing and its application to the fabrication for a lateral field emission device}

본 발명은 미세간격 형성방법 및 측면형 전계방출소자 제조방법에 관한 것으로서, 특히 화학적 기계적 연마(Chemical mechanical polishing, 이하 'CMP')를 이용한 미세간격 형성방법 및 측면형 전계방출소자 제조방법에 관한 것이다.

일반적으로, 정전기력(electrostatic force)이 클수록 센서 내지 구동기 등에서 더욱 큰 출력신호를 얻을 수 있으며, 전계방출소자의 경우에는 동작전압이 낮아지므로 휴대용 전자제품에도 응용할 수가 있게 된다.

전극 사이의 정전기력(electrostatic force)을 크게 하려면 (1) 인가전압을 크게 하거나 (2) 전극의 면적을 증가시키거나 (3) 전극 사이의 거리를 가깝게 해야 한다. 인가전압을 크게 하는 것은 고전압을 인가해야 하기 때문에 좋은 방법이 아니다. 그리고, 정전기력은 전극의 면적에 대해서는 비례하지만 전극 사이의 거리에 대해서는 제곱에 반비례하기 때문에, 전극 사이의 거리를 가깝게 하는 것이 큰 정전기력을 얻는데 가장 효과적인 방법이다.

현재까지의 미소기전집적시스템(MicroElectroMechanical System, 이하 'MEMS') 분야에서는 간격을 줄이는 방법보다 구조체가 높은 종횡비(high aspect ratio)를 갖도록 함으로써 전극의 면적을 증가시켜 정전기력을 크게 하였다. 그러다가 최근 들어서야 전극 사이의 간격을 줄이는 방법에 대하여 집중적으로 연구되고 있는 실정이다.

전극 사이의 간격을 줄이는 종래 방법의 일 예로써 열산화공정을 이용하여 다결정 실리콘에 넓은 간격과 좁은 간격의 빗살을 갖는 빗(comb) 모양을 만든 다음에, 넓은 간격의 빗살들을 좁은 간격의 빗살들 사이에 배치시키는 방법을 들 수 있다. 그러나, 이 방법은 넓은 간격의 빗살들을 좁은 간격의 빗살들 사이에 위치시켜야 하는 공정이 추가되어야 하기 때문에 공정 자체가 매우 어렵다.

다른 예로는, 다결정 실리콘으로 다소 넓은 간격을 가지는 콤 드라이브(comb-drive)를 제작한 후에 다결정 실리콘을 증착하여 넓은 간격을 좁히는 방법이 있다. 그러나, 이 방법은 다결정 실리콘이 구조체에 균일하게 증착되어야만 전극 사이의 간격이 일정하게 되어 균일한 정전기력을 얻을 수 있게 되므로 재현성이 떨어진다.

한편, 미세간격이 요구되어지는 응용분야의 예로써 전계방출소자를 들 수 있다. 전계방출소자는 평판 디스플레이(Flat Panel Display), 집적회로의 능동소자, 전자총(Electron Gun), 마이크로 관(Microwave Tubes), 및 각종 센서 등 다양한 분야에 많이 응용되고 있다.

이러한 전계방출소자는 낮은 동작전압과 균일한 전계방출특성을 갖어야 한다. 측면형 전계방출소자의 경우 동작전압을 낮추기 위해서는 전극 사이의 간격을 좁히는 것이 바람직하다. 이를 위해 종래에는 전기적인 스트레스 내지는 열적인 스트레스를 이용하였다. 그러나, 이 방법으로는 전극 사이의 간격은 좁힐 수 있을지언정 그 간격을 균일하게 만들기는 매우 어렵다. 따라서, 균일한 전계방출특성을 얻기가 어렵다.

종래의 측면형 전계방출소자를 제조하는 방법은 크게 다음과 같이 구분할 수 있다. 첫째, 전자선 묘화(electron beam lithography)를 이용하여 전극 사이에 미세간격을 만드는 방법이다. 이 방법은 미세간격의 형성은 가능하지만 공정비용이 너무 많이 들어가는 단점이 있다. 둘째, 다결정 실리콘에 높은 온도의 열을 가해서 열적 스트레스에 의해 다결정 실리콘이 끊어짐으로써 형성된 미세간격을 이용하는 방법이다. 이 방법은 고온공정이 요구되고 재현성이 떨어진다는 단점이 있다. 셋째, PdO 박막을 패터닝하고 전기적인 스트레스에 의해 형성된 미세간격을 이용하는 방법이다. 이 방법 역시 스트레스를 이용하기 때문에 재현성이 떨어진다는 단점을가지고 있다.

상술한 바와 같이, MEMS 분야에서 전극 사이의 간격을 매우 미세하고 균일하게 만드는 것이 매우 중요한 일임에도 불구하고, 그 연구가 미진한 상태이다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 종래의 방법과는 완전히 새롭게 CMP를 이용하여 미세간격을 형성함으로써 상술한 종래의 문제점을 해결할 수 있는 미세간격 형성방법을 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 기술적 과제에 의해 제공되는 미세간격 형성방법을 응용하여 뾰족한 탐침을 형성함으로써 낮은 동작전압과 균일한 전계방출특성을 갖는 측면형 전계방출소자의 제조방법을 제공하는 데 있다.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 미세간격 형성방법을 설명하기 위한 단면도들;

도 2a 내지 도 2g는 본 발명의 실시예에 따른 측면형 전계방출소자의 제조방법을 설명하기 위한 단면도들이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따르면, 본 발명은 기판 상에 제1 희생층을 형성하는 단계와, 상기 제1 희생층 상에 제1 실리콘막 패턴을 형성하는 단계와, 상기 제1 실리콘막 패턴의 상면 및 측면에 제2 희생층을 열산화법으로 형성하는 단계와, 상기 제2 희생층이 형성된 결과물 전면에 제2 실리콘막을 형성하는 단계와, 상기 제1 실리콘막 패턴 상면에 위치하는 상기 제2 희생층이 노출되도록 상기 제2 실리콘막을 화학 기계적 연마방법으로 연마하여 제2 실리콘막 패턴을 형성하는 단계와, 상기 제2 희생층을 제거하여 상기 제1 실리콘막 패턴과 상기 제2 실리콘막 패턴 사이에 미세간격을 형성하는 단계를 포함하는 미세간격 형성방법을 제공한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 예에 따르면, 본 발명은 기판 상에 제1 희생층을 형성하는 단계와, 상기 제1 희생층 상에 측면의 경사가 완만한 메사형이며 도펀트가 주입된 실리콘으로 이루어진 제1 탐침층을 형성하는 단계와, 상기 제1 탐침층의 상면 및 측면에 제2 희생층을 형성하는 단계와, 상기 제2 희생층이 형성된 결과물 전면에 도펀트가 주입된 실리콘막을 형성하는 단계와, 상기 제1 탐침층 상면에 위치하는 상기 제2 희생층이 노출되도록 상기 실리콘막을 화학 기계적 연마방법으로 연마하여 제2 탐침층을 형성하는 단계와, 상기 제2 희생층을 제거하여 상기 제1 탐침층과 상기 제2 탐침층 사이에 탐침간격을 형성하는 단계와, 상기 제1 탐침층 측면 하부에 위치하는 상기 제1 희생층을 제거하여 제1 희생층 패턴을 형성하는 단계와, 상기 제1 탐침층 및 상기 제2 탐침층 상에 금속배선을 각각 형성하는 단계를 포함하는 측면형 전계방출소자 제조방법을 제공한다.

여기서, 상기 제2 희생층이 열산화법으로 형성되는 것이 더욱 바람직하다. 그리고, 상기 탐침간격을 형성하는 단계와 상기 제1 희생층 패턴을 형성하는 단계는 동일한 습식식각 용액을 사용하는 습식식각방법에 의해 연속적으로 행해지는 것이 바람직하다.

이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 미세간격 형성방법을 설명하기 위한 단면도들이다.

도 1a 및 도 1b는 제1 실리콘막 패턴(130a) 및 제2 실리콘 산화막(140)을 형성하는 단계를 설명하기 위한 단면도들이다. 먼저, 실리콘 기판(110) 상에 화학기상증착법 또는 열산화법으로 제1 실리콘 산화막(120)을 형성한 다음에, 제1 실리콘 산화막(120) 상에 다결정질 또는 비정질의 제1 실리콘막(130)을 형성한다. 이어서, 제1 실리콘 산화막(120)이 노출되도록 제1 실리콘막(130)을 이방성 식각하여 제1 실리콘막 패턴(130a)을 형성한다. 이 때, 제1 실리콘막 패턴(130a)의 식각단부는수직하게 된다.

다음에, 제1 실리콘막 패턴(130a)이 형성된 결과물 전면에 열산화법으로 제2 실리콘 산화막(140)을 형성한다. 이 때, 제1 실리콘 산화막(120) 상에서 제2 실리콘 산화막(140)이 성장하는 속도가 매우 느리기 때문에, 제2 실리콘 산화막(140)은 제1 실리콘 산화막(120)보다 제1 실리콘막 패턴(130a) 상에 더 두껍게 형성된다. 도 1b에서는 제1 실리콘 산화막(120) 상에 형성된 제2 실리콘 산화막(140)의 도시를 생략하였다.

한편, 제2 실리콘 산화막(140)은 화학기상증착법으로 형성하여도 무방하다. 다만, 이 때에는 제1 실리콘 산화막(120)과 제1 실리콘막 패턴(130a) 상에 제2 실리콘 산화막(140)이 증착되는 속도가 별 차이가 없게 된다. 따라서, 기판 전면에 걸쳐 비슷한 두께의 제2 실리콘 산화막(140)이 형성되게 된다.

도 1c 및 도 1d는 제2 실리콘막 패턴(150a)을 형성하는 단계를 설명하기 위한 단면도들이다. 먼저, 제2 실리콘 산화막(140)이 형성된 결과물 전면에 다결정질 또는 비정질의 제2 실리콘막(150)을 형성한다. 다음에, 제2 실리콘 산화막(140)이 노출되도록 CMP 방법으로 제2 실리콘막(150)을 연마하여 제2 실리콘막 패턴(150a)을 형성한다.

이 때, 제2 실리콘 산화막(140)은 상기 CMP 진행시에 제거되어서는 안되므로, 상기 CMP에 사용되는 슬러리(slurry)는 실리콘과는 화학반응을 하지만, 산화막과는 화학 반응을 하지 않는 것을 사용한다. 제2 실리콘막 패턴(150a)의 표면이 디슁 현상(dishing effect)에 의해 패여서 제2 실리콘 산화막(140)의 표면보다 낮게위치하는 것이 방지되도록 상기 CMP를 조심스럽게 진행하는 것이 바람직하다.

도 1e는 미세간격(A)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 실리콘에 대해 실리콘 산화물만을 선택적으로 식각하는 식각용액을 사용하여 제2 실리콘막 패턴(150a)이 형성된 결과물에 습식식각을 행함으로써 제2 실리콘 산화막(140)을 선택적으로 제거한다. 따라서, 제1 실리콘막 패턴(130a)의 식각단면에 수직하게 형성되어 있던 제2 실리콘 산화막(140)이 있던 부분에 미세간격(A)이 형성되게 된다. 이 때, 제1 실리콘 산화막(120)은 제2 실리콘 산화막(140)과 동일한 재질로 이루어져 있기 때문에, 미세간격(A) 하부에 위치하는 제1 실리콘 산화막(120)도 식각용액에 의해 등방성으로 제거되어 제1 실리콘 산화막 패턴(120a)이 형성되게 된다.

상술한 바와 같은 본 발명에 따른 미세간격 형성방법에 의하면, 서로 마주 보는 제1 실리콘막 패턴(130a)과 제2 실리콘막 패턴(150a) 사이의 간격은 제1 실리콘 산화막(140)의 두께에 의해 결정되게 된다. 제1 실리콘 산화막(140)은 산화막 성장 또는 증착 공정을 조절함으로써 Å 단위로 매우 얇게 형성할 수 있기 때문에, 제1 실리콘막 패턴(130a)과 제2 실리콘막 패턴(150a) 사이의 간격을 매우 좁게 형성시킬 수 있다. 뿐만 아니라, 제2 실리콘 산화막(140) 중에서 제1 실리콘막 패턴(130a)의 식각단면에 수직하게 형성된 부분이 균일한 두께를 갖기만 하면 매우 균일한 미세간격을 형성시킬 수 있다.

제1 실리콘막 패턴(130a) 및 제2 실리콘막 패턴(150a)에 도펀트(dopant)를 주입하여 이를 전극으로 만들어 도 1e의 구조를 센서나 구동기에 응용할 경우, 전극 사이의 정전기력이 매우 크기 때문에 큰 출력신호를 얻을 수 있게 된다. 또한, 측면형 전계방출소자에 응용할 경우에는 동작전압이 낮아지게 된다. 이러한 낮은 동작전압을 가지는 측면형 전계방출소자는 2-축 가속도 센서 또는 매우 정밀한 감도가 요구되어지는 센서 등에 다양하게 응용될 수 있다.

도 2a 내지 도 2g는 본 발명에 따른 미세간격 형성방법을 응용하여 측면형 전계방출소자를 제조하는 방법을 설명하기 위한 단면도들이다.

도 2a 내지 도 2c는 제1 탐침층(230a)을 형성하는 단계를 설명하기 위한 단면도들이다. 먼저, 실리콘 기판(210) 상에 제1 실리콘 산화막(220) 및 제1 실리콘막(230)을 순차적으로 형성한 후에, 제1 실리콘막(230)이 도전성을 갖도록 도펀트, 예컨대 인(P)을 제1 실리콘막(230)에 주입시킨다.

다음에, 제1 실리콘막(230) 상에 감광막 패턴(232a)을 형성한 후에 감광막 패턴(232a)이 리플로우(reflow)되도록 그 결과물을 열처리함으로써 측면의 경사가 완만한, 즉 밑으로 갈수록 더 퍼진 모양을 갖는 메사(Mesa)형 감광막 패턴(232b)을 형성한다.

이어서, 메사형 감광막 패턴(232b)을 식각 마스크로 하여 제1 실리콘 산화막(220)이 노출되도록 제1 실리콘막(230)을 이방성 식각하여 제1 탐침층(230a)을 형성한 다음에, 메사형 감광막 패턴(232b)을 제거한다. 이 때, 제1 탐침층(230a)의 식각단면은 메사형 감광막 패턴(232b)의 측면과 동일한 형태 즉, 밑부분이 뾰족한 형태를 갖게 된다.

도 2d 내지 도 2f는 제 2 실리콘 산화막(240) 및 제2 탐침층(250a)을 형성하는 단계를 설명하기 위한 단면도들이다. 먼저, 제1 탐침층(230a)이 형성된 결과물 전면에 열산화법으로 제2 실리콘 산화막(240)을 형성한다. 도 1b에서와 마찬가지로 제1 실리콘 산화막(220) 상에 형성된 제2 실리콘 산화막(240)의 도시를 생략하였다. 다음에, 제2 실리콘 산화막(240)이 형성된 결과물 전면에 다결정질 또는 비정질의 제2 실리콘막(250)을 형성한 후에, 제1 실리콘막(230)의 경우와 마찬가지로 인(P)을 제2 실리콘막(250)에 주입한다. 이어서, 도 1d와 동일하게 CMP방법을 이용하여 제2 탐침층(250a)을 형성한다.

도 2g는 탐침간격(A') 및 금속배선(260)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 도 1e와 동일하게 습식식각방법으로 탐침간격(A') 및 제1 실리콘 산화막 패턴(220a)을 형성한다. 여기서의 탐침간격(A')은 수직하게 형성된 도 1e의 미세간격(A)과 달리 기울어진 형태를 가지게 된다. 다음에, 제1 탐침층(230a) 및 제2 탐침층(250a) 상에 금속배선(260)을 각각 형성한다.

본 발명에 따른 측면형 전계방출소자 제조방법에 의하면, 미세간격 형성방법에서 상술한 바와 같이 미세하면서도 균일한 탐침간격(A')을 형성시킬 수 있다. 뿐만 아니라, 서로 마주보는 제1 탐침층(230a) 및 제2 탐침층(250a)의 끝부분이 뾰족하게 형성되므로, 전계집중이 일어나서 전계증가계수(field enhancement factor) β가 커지게 된다. 따라서, 본 발명에 의해 제조된 측면형 전계방출소자는 더욱 낮은 동작전압을 가지게 된다.

상술한 바와 같은 본 발명에 따른 미세간격 형성방법에 의하면, CMP를 이용함으로써 종래의 석판기술(lithography) 기술로는 불가능한 100Å 정도의 균일한 미세간격을 재현성 있게 형성할 수 있다. 이러한 미세간격 형성방법을 이용함으로써 큰 출력신호를 갖는 센서나 구동기를 제조할 수 있으며, 콤-드라이브(comb-drive)의 제조에도 응용할 수 있다.

그리고, 본 발명에 따른 측면형 전계방출소자 제조방법에 의하면, 탐침간격을 매우 가까우면서도 균일하게 만들 수 있을 뿐만 아니라 탐침의 끝을 뾰족하게 만들 수 있기 때문에, 저 전압 구동과 높은 전류 구동 특성 및 균일한 전계방출특성을 갖는 전계방출소자를 만들 수 있다. 본 발명에 의해 제조된 측면형 전계방출소자는, 현재 상용화를 위해 많은 연구가 진행중인 평판 디스플레이에 응용 가능하다. 특히, 제조공정이 간단하고 저온에서 진행되기 때문에 대면적 디스플레이에 유리하다.

본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (13)

1. 기판 상에 제1 희생층을 형성하는 단계와,

   상기 제1 희생층 상에 제1 실리콘막 패턴을 형성하는 단계와,

   상기 제1 실리콘막 패턴의 상면 및 측면에 제2 희생층을 열산화법으로 형성하는 단계와,

   상기 제2 희생층이 형성된 결과물 전면에 제2 실리콘막을 형성하는 단계와,

   상기 제1 실리콘막 패턴 상면에 위치하는 상기 제2 희생층이 노출되도록 상기 제2 실리콘막을 화학 기계적 연마방법으로 연마하여 제2 실리콘막 패턴을 형성하는 단계와,

   상기 제2 희생층을 제거하여 상기 제1 실리콘막 패턴과 상기 제2 실리콘막 패턴 사이에 미세간격을 형성하는 단계를 포함하는 미세간격 형성방법.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 기판 상에 제1 희생층을 형성하는 단계와,

   상기 제1 희생층 상에 측면의 경사가 완만한 메사형이며 도펀트가 주입된 실리콘으로 이루어진 제1 탐침층을 형성하는 단계와,

   상기 제1 탐침층의 상면 및 측면에 제2 희생층을 형성하는 단계와,

   상기 제2 희생층이 형성된 결과물 전면에 도펀트가 주입된 실리콘막을 형성하는 단계와,

   상기 제1 탐침층 상면에 위치하는 상기 제2 희생층이 노출되도록 상기 실리콘막을 화학 기계적 연마방법으로 연마하여 제2 탐침층을 형성하는 단계와,

   상기 제2 희생층을 제거하여 상기 제1 탐침층과 상기 제2 탐침층 사이에 탐침간격을 형성하는 단계와,

   상기 제1 탐침층 측면 하부에 위치하는 상기 제1 희생층을 제거하여 제1 희생층 패턴을 형성하는 단계와,

   상기 제1 탐침층 및 상기 제2 탐침층 상에 금속배선을 각각 형성하는 단계를 포함하는 측면형 전계방출소자 제조방법.
9. 삭제
10. 제8 항에 있어서, 상기 제2 희생층이 열산화법으로 형성되는 측면형 전계방출소자 제조방법.
11. 제10 항에 있어서, 상기 탐침간격을 형성하는 단계와 상기 제1 희생층 패턴을 형성하는 단계가 동일한 습식식각 용액을 사용하는 습식식각방법에 의해 연속적으로 행해지는 측면형 전계방출소자 제조방법.
12. 삭제
13. 제8 항에 있어서, 상기 제1 탐침층을 형성하는 단계가

    상기 제1 희생층 상에 도펀트가 주입된 실리콘막을 형성하는 단계와,

    상기 제1 희생층 상의 실리콘막 상에 감광막 패턴을 형성하는 단계와,

    상기 감광막 패턴이 리플로우되도록 상기 감광막 패턴이 형성된 결과물을 열처리함으로써 측면의 경사가 완만한 메사형 감광막 패턴을 형성하는 단계와,

    상기 메사형 감광막 패턴을 식각 마스크로 하여 상기 제1 희생층이 노출되도록 상기 제1 희생층 상의 실리콘막을 이방성 식각하는 단계를 포함하는 측면형 전계방출소자 제조방법.