KR20220049098A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20220049098A
KR20220049098A KR1020200132178A KR20200132178A KR20220049098A KR 20220049098 A KR20220049098 A KR 20220049098A KR 1020200132178 A KR1020200132178 A KR 1020200132178A KR 20200132178 A KR20200132178 A KR 20200132178A KR 20220049098 A KR20220049098 A KR 20220049098A
Authority
KR
South Korea
Prior art keywords
layer
disposed
unit
sub
protection
Prior art date
Application number
KR1020200132178A
Other languages
English (en)
Inventor
지미란
이현범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200132178A priority Critical patent/KR20220049098A/ko
Priority to US17/353,719 priority patent/US12120934B2/en
Priority to CN202111048882.5A priority patent/CN114361208A/zh
Publication of KR20220049098A publication Critical patent/KR20220049098A/ko

Links

Images

Classifications

    • H01L51/5253—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0026—Wavelength selective element, sheet or layer, e.g. filter or grating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/322—
    • H01L27/323—
    • H01L51/0097—
    • H01L51/524—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

일 실시예의 전자 장치는 액티브 영역 및 주변 영역으로 구분되는 베이스층, 베이스층 상에 배치된 회로층, 액티브 영역에 대응하여 회로층 상에 배치된 표시 소자층, 표시 소자층 상에 배치된 센서층, 액티브 영역에 대응하여 센서층 상에 배치되고 차광부 및 컬러 필터부를 포함하는 필터층, 및 주변 영역에 대응하여 회로층 상에 배치되고, 컬러 보호부 및 차광 보호부 중 적어도 하나를 포함하는 보호층을 포함한다. 일 실시예에서, 보호층은 주변 영역을 커버하는 차광 기능 또는 벤딩된 부분을 포함하는 주변 영역을 보호하는 기능을 함으로써 일 실시예의 전자 장치는 개선된 외관 품질 및 개선된 신뢰성 특성을 나타낼 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 주변 영역에 유기 보호층을 포함하는 전자 장치에 관한 것이다.
영상 정보를 제공하기 위하여 다양한 형태의 전자 장치가 사용되고 있으며, 이러한 전자 장치는 표시 영역과 비표시 영역으로 구분되는 표시 모듈을 포함한다. 표시 영역은 액티브 영역에 해당하는 부분으로 다수의 화소 영역들이 정의되며, 비표시 영역에는 표시 영역의 화소 영역들을 제어하기 위한 회로층 또는 구동 회로 기판과 연결되는 패드부 등이 배치되게 된다.
한편, 이러한 전자 장치에서는 비표시 영역이 사용자에게 미시인되도록 하고, 비표시 영역이 노출되는 경우 이를 보호하기 위한 기능층들이 제공되며, 이는 별도의 제조 공정의 추가 또는 별도의 부재의 추가가 필요한 문제가 있다.
본 발명의 목적은 액티브 영역의 필터층의 구성에 대응하는 구성을 표시 모듈의 주변 영역에 동일한 공정으로 배치하여 공정 생산성 및 신뢰성이 개선된 전자장치를 제공하는 것이다.
일 실시예는 액티브 영역, 및 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 액티브 영역에 대응하여 상기 회로층 상에 배치된 표시 소자층; 상기 표시 소자층 상에 배치된 센서층; 상기 액티브 영역에 대응하여 상기 센서층 상에 배치되고, 차광부 및 상기 차광부 상에 배치되고 녹색 필터부, 청색 필터부, 및 적색 필터부를 포함하는 컬러 필터부를 포함하는 필터층; 및 상기 주변 영역에 대응하여 상기 회로층 상에 배치되고, 녹색 보호부, 청색 보호부, 및 적색 보호부를 포함하는 컬러 보호부, 및 흑색 안료 또는 염료를 포함한 차광 보호부 중 적어도 하나를 포함하는 보호층; 을 포함하는 전자 장치를 제공한다.
상기 주변 영역은 상기 액티브 영역에 인접하며, 상기 표시 소자층과 비중첩하고 상기 센서층과 중첩하는 제1 주변부; 및 상기 액티브 영역에서 이격되고, 상기 표시 소자층 및 상기 센서층과 비중첩하는 제2 주변부; 를 포함하고, 상기 보호층은 상기 제1 주변부와 중첩하고, 상기 제2 주변부의 적어도 일부와 중첩할 수 있다.
상기 제2 주변부는 일 방향으로 연장하는 벤딩축을 기준으로 벤딩되는 벤딩부; 상기 제1 주변부 및 상기 벤딩부 사이에 배치된 제1 서브 주변부; 및 상기 제1 주변부와 이격되어 상기 베이스층의 엣지에 인접한 제2 서브주변부; 를 포함할 수 있다.
상기 보호층은 상기 제1 주변부 및 상기 제2 주변부 전체와 중첩할 수 있다.
상기 보호층은 상기 제1 주변부 및 상기 벤딩부와 중첩하며, 상기 제1 서브 주변부 및 상기 제2 서브주변부와는 비중첩할 수 있다.
상기 보호층은 상기 제1 주변부와 중첩하여 순차적으로 적층된 상기 녹색 보호부, 상기 청색 보호부, 및 상기 적색 보호부를 포함할 수 있다.
상기 보호층은 상기 제1 주변부와 중첩하여 배치된 차광 보호부를 포함할 수 있다.
상기 보호층은 상기 제2 주변부와 중첩하여 순차적으로 적층된 상기 녹색 보호부, 상기 청색 보호부, 및 상기 적색 보호부를 포함할 수 있다.
상기 보호층은 상기 벤딩부에 중첩하고, 상기 제1 서브 주변부 및 상기 제2 서브 주변부와 비중첩하며, 상기 보호층은 순차적으로 적층된 상기 녹색 보호부, 상기 청색 보호부, 및 상기 적색 보호부를 포함할 수 있다.
상기 보호층은 상기 벤딩부에 중첩하고, 상기 제1 서브 주변부 및 상기 제2 서브 주변부와 비중첩하며, 상기 보호층은 평면 상에서 서로 이격된 복수 개의 서브 녹색 보호부들; 평면 상에서 서로 이격된 복수 개의 서브 청색 보호부들; 및 평면 상에서 서로 이격된 복수 개의 서브 적색 보호부들; 를 포함하고, 상기 서브 녹색 보호부들, 상기 서브 청색 보호부들, 및 상기 서브 적색보호부들은 서로 다른 색의 서브 보호부들과 적어도 일부가 중첩할 수 있다.
상기 베이스층 하부에 배치된 지지층을 더 포함하고, 상기 지지층은 상기 벤딩부와 비중첩할 수 있다.
상기 녹색 필터부와 상기 녹색 보호부, 상기 청색 필터부와 상기 청색 보호부, 및 상기 적색 필터부와 상기 적색 보호부는 각각 동일한 재료로 형성될 수 있다.
상기 차광부 및 상기 차광 보호부는 동일한 재료로 형성될 수 있다.
상기 센서층은 상기 표시 소자층 상에 배치된 제1 도전층; 상기 제1 도전층 상에 배치된 제2 도전층; 및 상기 제1 도전층과 상기 제2 도전층 사이에 배치된 무기 절연층; 을 포함하고, 상기 차광부는 상기 제2 도전층을 커버할 수 있다.
상기 녹색 필터부, 상기 청색 필터부, 및 상기 적색 필터부는 평면 상에서 서로 이웃하여 배치되고, 상기 차광부는 상기 필터부들의 경계에 중첩할 수 있다.
상기 센서층 상에 배치되고, 투과부 및 베젤부로 구분되는 윈도우를 더 포함하고, 상기 보호층은 상기 베젤부에 대응하여 배치될 수 있다.
일 실시예는 복수 개의 발광 영역들을 포함하는 액티브 영역, 및 상기 액티브 영역의 외곽에 위치하는 주변 영역으로 구분되고, 회로층; 상기 회로층 상에 배치되고, 발광 소자, 및 상기 발광 영역들을 구분하는 화소 정의막을 포함하는 표시 소자층; 상기 표시 소자층 상에 배치된 센서층; 상기 액티브 영역에 대응하여 상기 센서층 상에 배치되고, 차광부 및 상기 차광부 상에 배치된 복수 개의 컬러 필터부들을 포함하는 필터층; 및 상기 주변 영역에 대응하여 상기 회로층 상에 배치되고, 차광 보호부, 및 녹색 보호부, 청색 보호부, 및 적색 보호부를 포함하는 컬러 보호부 중 적어도 하나를 포함하는 보호층; 을 포함하는 전자 장치를 제공한다.
상기 주변 영역은 상기 액티브 영역에 인접하며, 상기 표시 소자층과 비중첩하고 상기 센서층과 중첩하는 제1 주변부; 및 상기 액티브 영역에서 이격되고, 상기 표시 소자층 및 상기 센서층과 비중첩하는 제2 주변부; 를 포함하고, 상기 보호층은 상기 제1 주변부 및 상기 제2 주변부의 적어도 일부와 중첩할 수 있다.
상기 제1 주변부에 중첩하는 상기 보호층은 상기 센서층 상에 직접 배치될 수 있다.
상기 제2 주변부에 중첩하는 상기 보호층은 상기 화소 정의막 상에 배치될 수 있다.
일 실시예는 액티브 영역의 적어도 일 측에 제공된 주변 영역에 차광 보호부 및 컬러 보호부 중 적어도 하나를 포함하여 주변 영역을 가리는 별도의 차광 패턴 배치를 배제한 전자 장치를 제공할 수 있다.
일 실시예의 전자 장치는 액티브 영역에 제공되는 컬러 필터부들과 동일한 공정에서 제공되고 주변 영역에 배치된 보호층을 포함하고, 보호층이 표시 모듈의 벤딩 부분을 커버하여 개선된 신뢰성을 나타낼 수 있다.
도 1은 일 실시예의 전자 장치의 사시도이다.
도 2는 일 실시예의 전자 장치의 단면도이다.
도 3은 일 실시예의 전자 장치의 분해 사시도이다.
도 4는 일 실시예의 전자 장치의 단면도이다.
도 4는 일 실시예의 전자 장치의 분해 사시도이다.
도 5는 일 실시예에 따른 전자 장치의 일부에 대한 평면도이다.
도 6은 일 실시예에 따른 전자 장치의 일부를 나타낸 단면도이다.
도 7은 일 실시예에 따른 전자 장치의 단면도이다.
도 8은 일 실시예에 따른 표시 모듈의 일부를 나타낸 평면도이다.
도 9는 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다.
도 10은 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다.
도 11은 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다.
도 12는 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다.
도 13은 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다.
도 14a는 일 실시예에 따른 전자 장치의 제조 단계의 일부를 개략적으로 나타낸 도면이다.
도 14b는 일 실시예에 따른 전자 장치의 제조 단계의 일부를 개략적으로 나타낸 도면이다.
도 15는 일 실시예에 따른 전자 장치의 제조 단계의 일부를 개략적으로 나타낸 도면이다.
도 16은 일 실시예에 따른 전자 장치의 제조 단계의 일부를 개략적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
한편, 본 출원에서 "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다. 본 명세서에서 "상에 배치되는" 것은 어느 하나의 부재의 상부뿐 아니라 하부에 배치되는 경우도 나타내는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된 것으로 해석된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대하여 설명한다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 사시도이다. 도 2는 도 1의 I-I'선에 대응하는 부분을 개략적으로 나타낸 단면도이다. 도 3은 일 실시예에 따른 전자 장치를 나타낸 분해사시도이다. 도 4는 일 실시예에 따른 전자 장치의 단면도이다.
도 1 내지 도 4에 도시된 일 실시예의 전자 장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(ED)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 실시예가 이에 한정되는 것은 아니다. 도 1에서는 전자 장치(ED)가 휴대폰인 것을 예시적으로 도시하였다.
일 실시예에 따른 전자 장치(ED)는 액티브 영역(AA)을 통해 영상을 표시할 수 있다. 액티브 영역(AA)은 제1 방향축(DR1) 및 제2 방향축(DR2)에 의해 정의된 평면을 포함할 수 있다. 액티브 영역(AA)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면의 적어도 일 측으로부터 벤딩된 곡면을 더 포함할 수 있다. 도 1에 도시된 일 실시예의 전자 장치(ED)는 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면의 양 측면으로부터 각각 벤딩된 두 개의 곡면을 포함하는 것으로 도시되었다. 하지만, 액티브 영역(AA)의 형상이 이에 제한되는 것은 아니다. 예를 들어, 액티브 영역(AA)은 상기 평면만을 포함할 수도 있고, 액티브 영역(AA)은 상기 평면의 적어도 2개 이상, 예를 들어 4 개의 측면으로부터 각각 벤딩된 4개의 곡면들을 더 포함할 수도 있다.
한편, 도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제4 방향축(DR4)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제4 방향축들(DR1, DR2, DR3, DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제4 방향축들(DR1, DR2, DR3, DR4)이 지시하는 방향은 제1 내지 제4 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다.
본 명세서에서는 제1 방향축(DR1)과 제2 방향축(DR2)은 서로 직교하고, 제3 방향축(DR3)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향일 수 있다. 제4 방향축(DR4)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향으로 제3 방향축(DR3) 방향과 반대되는 방향으로 향하는 방향일수 있다.
전자 장치(ED)의 두께 방향은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향축(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 전자 장치(ED)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)을 기준으로 정의될 수 있다.
도 2를 참조하면, 일 실시예의 전자 장치(ED)는 표시층(DP), 표시층(DP) 상에 배치된 센서층(TP), 및 센서층(TP) 상에 배치된 필터층(CF)을 포함하는 표시 모듈(DM)을 포함하는 것일 수 있다.
표시층(DP)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로층(CL), 회로층(CL) 상에 배치된 표시 소자층(EDL), 및 표시 소자층(EDL) 상에 배치된 봉지층(TFE)을 포함할 수 있다. 봉지층(TFE)은 표시 소자층(EDL)을 커버하는 것일 수 있다. 한편, 표시 모듈(DM)은 베이스층(BS) 하측에 배치된 지지층(PF)을 더 포함할 수 있다.
한편, 일 실시예의 전자 장치(ED)는 표시 모듈(DM) 상에 배치된 윈도우 부재(WM)를 더 포함할 수 있다. 윈도우 부재(WM)는 윈도우(WP)와 접착층(AP)을 포함할 수 있고, 접착층(AP)은 필터층(CF)과 윈도우(WP) 사이에 배치될 수 있다. 접착층(AP)은 광학 투명 접착 필름(OCA, optically clear adhesive film) 또는 광학 투명 접착 수지층(OCR, optically clear adhesive resin layer)일 수 있다. 한편, 일 실시예에서 접착층(AP)은 생략될 수도 있다.
윈도우(WP)는 표시 모듈(DM)의 외측 전체를 커버하는 것일 수 있다. 윈도우(WP)는 표시 모듈(DM)의 형상에 대응하는 형상을 갖는 것일 수 있다. 일 실시예의 전자 장치(ED)에서 윈도우(WP)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 윈도우(WP)는 유리 기판 또는 고분자 기판일 수 있다. 예를 들어, 윈도우(WP)는 강화 처리된 강화 유리 기판일 수 있다.
도 3 및 도 4를 참조하면, 전자 장치는 표시 모듈(DM)과 전기적으로 연결된 구동부(DM-M)를 더 포함하는 것일 수 있다. 구동부(DM-M)는 표시층(DP) 및 센서층(TP)과 전기적으로 연결된 것일 수 있다.
구동부(DM-M)는 구동칩(IC)을 포함할 수 있다. 구동칩(IC)은 각종 전기적 신호를 생성하거나 처리할 수 있으며, 구동칩(IC)은 표시층(DP) 및 센서층(TP) 등과 전기적으로 연결되어 표시층(DP) 및 센서층(TP) 등을 제어할 수 있다.
일 실시예에서, 구동부(DM-M)는 연성회로기판(FB) 및 구동회로기판(MB)을 포함하고, 연성회로기판(FB)은 일 측에서 표시층(DP) 및 센서층(TP)과 전기적으로 연결되고 타측에서 구동회로기판(MB)과 전기적으로 연결되는 것일 수 있다. 구동칩(IC)은 연성회로기판(FB) 상에 실장될 수 있다. 이 경우 연성회로기판(FB)은 칩온필름(Chip on Film, CoF)으로도 지칭될 수 있다. 또한, 도시된 것과 달리 구동칩(IC)은 표시 모듈(DM)의 베이스층(BS) 상에 배치될 수도 있다.
도 3에서는 구동부(DM-M)는 표시 모듈(DM)의 일 측에 연결되어 펼쳐진 것으로 도시되었으나, 일 실시예의 전자 장치(ED)에서 구동부(DM-M)는 제4 방향축(DR4) 방향으로 벤딩(BD)되어 배치될 수 있다. 도 3 및 도 4를 참조하면, 구동부(DM-M)는 벤딩되어 표시 모듈(DM)과 중첩하도록 배치될 수 있다.
도 3 및 도 4를 참조하면, 일 실시예의 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)으로 구분될 수 있다. 또한, 이에 따라 표시 모듈(DM)을 포함하는 일 실시예의 전자 장치(ED)는 표시 모듈(DM)에 대응하여 액티브 영역(AA) 및 주변 영역(NAA)으로 구분될 수 있다.
액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)의 적어도 일 측에 인접하여 위치하는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)을 감싸고 배치되는 것일 수 있다. 하지만 실시예가 이에 한정되는 것은 아니며, 도 3등에 도시된 것과 달리 일 실시예에서 주변 영역(NAA) 중 일부는 생략될 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
일 실시예의 전자 장치(ED)에서 윈도우(WP)는 투과부(TA) 및 베젤부(BZA)로 구분될 수 있다. 투과부(TA)는 액티브 영역(AA)에 대응하는 부분이고, 베젤부(BZA)는 주변 영역(NAA)에 대응하는 부분일 수 있다.
투과부(TA) 및 베젤부(BZA)를 포함한 윈도우(WP)의 전면은 전자 장치(ED)의 전면에 해당한다. 사용자는 전자 장치(ED)의 전면에 해당하는 투과부(TA)를 통해 제공되는 이미지를 시인할 수 있다.
베젤부(BZA)는 투과부(TA)의 형상을 정의할 수 있다. 베젤부(BZA)는 투과부(TA)에 인접하며, 투과부(TA)를 에워쌀 수 있다 다만, 실시예가 도시된 것에 한정되는 것은 아니며 베젤부(BZA)는 투과부(TA)의 일 측에만 인접하여 배치될 수도 있고, 일 부분이 생략될 수도 있다.
일 실시예의 전자 장치(ED)에서 베젤부(BZA)를 통해 시인되는 전자 장치(ED)의 일 부분은 투과부(TA)를 통해 시인되는 부분에 비해 상대적으로 광 투과율이 낮을 수 있다. 일 실시예의 전자 장치(ED)에서 표시 모듈(DM)은 베젤부(BZA)에 대응하여 배치된 보호층(PL)을 포함함으로써 베젤부(BZA)에 대응하는 부분의 광 투과도를 낮추거나, 베젤부(BZA)에 대응하는 부분이 소정의 컬러를 갖는 것으로 시인되도록 할 수 있다.
한편, 일 실시예의 전자 장치(ED)의 주변 영역(NAA)은 액티브 영역(AA)에 인접한 제1 주변부(NAA-1), 및 제1 주변부(NAA-1)에 인접한 제2 주변부(NAA-2)를 포함할 수 있다. 제2 주변부(NAA-2)는 액티브 영역(AA)으로부터 이격된 부분일 수 있다. 또한, 제2 주변부(NAA-2)는 일 방향으로 연장되는 벤딩축(BX)을 기준으로 벤딩되는 벤딩부(BA), 및 벤딩부(BA)에 인접한 서브 주변부들(NA-S1, NA-S2)을 포함할 수 있다. 제1 서브 주변부(NA-S1)는 제1 주변부(NAA-1)와 벤딩부(BA) 사이에 배치되는 것일 수 있다. 제2 서브 주변부(NA-S2)는 제1 주변부(NAA-1)와 이격되어 베이스층의 엣지(BS-ED)에 인접하여 배치되는 부분일 수 있다. 한편, 일 실시예에서 벤딩축(BX)을 기준으로 벤딩되는 벤딩부(BA)는 곡률 반경은 0.2mm 내지 0.3mm 일 수 있다. 예를 들어, 벤딩축(BX)을 기준으로 벤딩되는 벤딩부(BA)의 내측 곡률 반경은 0.2mm 내지 0.3mm 일 수 있다.
일 실시예에서 제1 주변부(NAA-1)는 베이스층(BS)이 표시 소자층(EDL)과 비중첩하고 센서층(TP)과 중첩하는 부분일 수 있다. 또한, 제2 주변부(NAA-2)는 베이스층(BS)이 표시 소자층(EDL) 및 센서층(TP) 모두와 비중첩하는 부분일 수 있다. 즉, 일 실시예에서 액티브 영역(AA)은 순차적으로 적층된 베이스층(BS), 회로층(CL), 표시 소자층(EDL), 및 센서층(TP)을 포함하는 부분이고, 제1 주변부(NAA-1)는 순차적으로 적층된 베이스층(BS), 회로층(CL), 및 센서층(TP)을 포함하고 표시 소자층(EDL)을 미포함하는 부분이며, 제2 주변부(NAA-2)는 적층된 베이스층(BS) 및 회로층(CL)을 포함하고, 표시 소자층(EDL) 및 센서층(TP)을 미포함하는 부분일 수 있다.
일 실시예의 전자 장치(ED)에서 베이스층(BS)은 표시 소자층(EDL)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(BS)은 유리기판, 금속기판, 고분자기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BS)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(BS)은 다층구조를 가질 수 있다. 예를 들어, 베이스층(BS)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 합성수지층은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~계" 수지는 "~~"의 작용기를 포함하는 것을 의미한다.
베이스층(BS)은 액티브 영역(AA-BS) 및 주변 영역(NAA-BS)으로 구분될 수 있다. 베이스층(BS)의 액티브 영역(AA-BS)은 전자 장치(ED)의 액티브 영역(AA)에 대응하는 부분이고, 베이스층(BS)의 주변 영역(NAA-BS)은 전자 장치(ED)의 주변 영역(NAA-BS)에 대응하는 부분이다. 베이스층(BS)의 주변 영역(NAA-BS)은 액티브 영역(AA-BS)의 적어도 하나의 일 측에 위치하는 영역일 수 있다. 주변 영역(NAA-BS)은 액티브 영역(AA-BS)의 외곽에 배치된 부분일 수 있다. 주변 영역(NAA-BS)은 액티브 영역(AA-BS)을 둘러싸고 위치하는 부분일 수 있다.
베이스층(BS)의 주변 영역(NAA-BS)은 제1 주변부(NAA1-BS) 및 제2 주변부(NAA2-BS)를 포함할 수 있다. 베이스층(BS)의 제2 주변부(NAA2-BS)는 제1 서브 주변부(NA1-BS), 벤딩부(BA-BS), 및 제2 서브 주변부(NA2-BS)를 포함하는 것일 수 있다. 제1 서브 주변부(NA1-BS)는 제1 주변부(NAA1-BS)와 벤딩부(BA-BS) 사이에 배치된 부분이고, 제2 서브 주변부(NA2-BS)는 제1 서브 주변부(NA1-BS)와 이격되어 베이스층 엣지(BS-ED)에 인접한 부분일 수 있다.
회로층(CL)은 베이스층(BS) 상에 배치된다. 회로층(CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(BS) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이 후, 회로층(CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다. 액티브 영역(AA)에 대응하는 회로층(CL)의 구성과 주변 영역(NAA)에 대응하는 회로층(CL)의 구성은 서로 다를 수 있다. 예를 들어, 주변 영역(NAA)에 대응하는 회로층(CL)의 구성은 액티브 영역(AA)에 대응하는 회로층(CL)의 구성 모두를 포함하지 않을 수 있다. 주변 영역(NAA)에 대응하는 회로층(CL)은 액티브 영역(AA)에 대응하는 회로층(CL)의 구성 중 일부가 생략된 것일 수 있다.
표시 소자층(EDL)은 회로층(CL) 상에 배치될 수 있다. 표시 소자층(EDL)은 발광 소자를 포함할 수 있다. 예를 들어, 표시 소자층(EDL)은 유기 발광 소자, 퀀텀닷 발광 소자, 마이크로 엘이디 발광 소자, 또는 나노 엘이디 발광 소자를 포함하는 것일 수 있다. 표시 소자층(EDL)은 베이스층(BS)의 액티브 영역(AA-BS)에 대응하여 배치되는 것일 수 있다.
봉지층(TFE)은 표시 소자층(EDL) 상에 배치될 수 있다. 봉지층(TFE)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 봉지층(TFE)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(TFE)을 구성하는 층들이 이에 제한되는 것은 아니다.
센서층(TP)은 표시 소자층(EDL) 상에 배치될 수 있다. 센서층(TP)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(TP)은 연속된 공정을 통해 표시층(DP) 상에 형성될 수 있다. 이 경우, 센서층(TP)은 표시층(DP) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 센서층(TP)과 표시층(DP) 사이에 제 3의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(TP)과 표시층(DP) 사이에는 별도의 접착부재가 배치되지 않을 수 있다. 예를 들어, 센서층(TP)은 봉지층(TFE) 상에 직접 배치될 수 있다.
한편, 실시예가 이에 한정되는 것은 아니며, 센서층(TP)과 표시층(DP) 사이에 접착부재(미도시)가 더 배치될 수 있다.
일 실시예의 전자 장치(ED)는 필터층(CF) 및 보호층(PL)을 포함하는 것일 수 있다. 필터층(CF)은 전자 장치(ED)의 액티브 영역(AA)에 대응하여 배치되는 것이고, 보호층(PL)은 전자 장치(ED)의 주변 영역(NAA)에 대응하여 배치되는 것일 수 있다. 필터층(CF)은 베이스층의 액티브 영역(AA-BS) 상에 배치되는 부분이고, 보호층(PL)은 베이스층의 주변 영역(NAA-BS) 상에 배치되는 부분일 수 있다.
필터층(CF)은 베이스층(BS)의 액티브 영역(AA-BS)에 대응하여 센서층(TP) 상에 배치되는 것일 수 있다. 필터층(CF)은 차광부(BM) 및 컬러 필터부(CF-G, CF-B, CF-R, 도 7)를 포함하는 것일 수 있다.
보호층(PL)은 베이스층(BS)의 주변 영역(NAA-BS)에 대응하여 회로층(CL) 상에 배치되는 것일 수 있다. 보호층(PL)은 제1 주변부(NAA-1)에서 센서층(TP) 상에 배치되고, 표시 소자층(EDL)과는 비중첩하는 것일 수 있다. 보호층(PL)은 제2 주변부(NAA-2)에서 회로층(CL) 상에 배치되는 것이 수 있다. 한편, 제2 주변부(NAA-2) 영역에서 보호층(PL)과 회로층(CL) 사이에 표시 소자층(EDL) 및 센서층(TP)이 미포함되는 것일 수 있다.
베이스층(BS)의 벤딩부(BA-BS) 상에 배치된 보호층(PL)의 평균 두께(tPL)는 10㎛ 이상 50㎛ 이하일 수 있다. 보호층(PL)의 평균 두께(tPL)가 10㎛ 미만인 경우 회로층(CL) 등의 표시층(DP)의 구성을 충분히 보호하지 못하며, 보호층(PL)의 평균 두께(tPL)가 50㎛ 초과인 경우 벤딩부(BA)에서의 표시 모듈(DM)의 벤딩 특성이 저하될 수 있다.
또한, 베이스층(BS)의 벤딩부(BA-BS) 상에 배치된 보호층(PL)의 평균 모듈러스는 500MPa 내지 5000MPa일 수 있다. 보호층(PL)이 500MPa 내지 5000MPa의 평균 모듈러스 값을 가짐으로써 벤딩부(BA)에서 보호층(PL)이 용이하게 벤딩될 수 있으며 보호층(PL)의 크랙 없이 보호층(PL) 하부 구성을 보호할 수 있다.
일 실시예에서 보호층(PL)은 액티브 영역(AA)에 대응하여 배치된 필터층(CF)과 이웃하며 주변 영역(NAA)에 대응하여 배치된 것일 수 있다. 예를 들어, 보호층(PL)은 필터층(CF)의 외곽으로부터 연장되어 주변 영역(NAA)에 대응하여 배치된 것일 수 있다. 또한, 이와 달리 일 실시예에서 보호층(PL)은 필터층(CF)의 엣지와 연결되지 않고 보호층(PL)은 필터층(CF)과 이격되어 주변 영역(NAA)에 대응하여 배치된 것일 수 있다.
도 4에 도시된 일 실시예에서 보호층(PL)은 주변 영역(NAA) 전체에 대응하여 배치된 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 보호층(PL)은 제1 주변부(NAA-1) 및 제2 주변부(NAA-2)의 적어도 일부에 대응하도록 배치된 것일 수 있다. 예를 들어, 보호층(PL)은 제1 주변부(NAA-1) 전체와 중첩하고, 제2 주변부(NAA-2)의 적어도 일부에만 중첩하는 것일 수 있다. 한편, 제2 주변부(NAA-2)에 배치된 보호층(PL)은 베이스층(BS)의 벤딩부(BA-BS)에 중첩하여 배치된 것일 수 있다. 또한, 제2 주변부(NAA-2)에 배치된 보호층(PL) 베이스층(BS)의 벤딩부(BA-BS) 및 그 주변의 제1 및 제2 서브 주변부(NA1-BS, NA2-BS) 일부에 중첩할 수도 있다. 보호층(PL)은 제1 서브 주변부(NA1-BS) 상에는 배치되지 않고 제1 주변부(NAA-1), 벤딩부(BA-BS) 및 제2 서브 주변부(NA2-BS)에만 배치될 수도 있다. 즉, 일 실시예에서 보호층(PL)은 주변 영역(NAA)의 적어도 일부에 배치될 수 있다.
도 4를 참조하면, 일 실시예에서 표시 모듈(DM)은 베이스층(BS) 하측에 배치된 지지층(PF)을 더 포함하는 것일 수 있다. 지지층(PF)은 가요성(flexibility)을 갖는 것일 수 있다. 지지층(PF)은 고분자 필름을 포함하는 것일 수 있다. 예를 들어, 지지층(PF)은 폴리에틸렌테레프탈레이트(PET) 필름 등을 포함할 수 있다. 지지층(PF)은 베이스층의 벤딩부(BA-BS) 하측에는 미배치되는 것일 수 있다.
도 5는 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 평면도이다. 도 6은 일 실시예에 따른 전자 장치에서 하나의 발광 영역에 대응하는 부분을 나타낸 단면도이다. 도 7은 일 실시예에 따른 전자 장치의 일부를 나타낸 단면도로, 도 7은 도 5의 II-II'선에 대응하는 부분을 나타낸 단면도이다.
도 5는 도 3에 도시된 표시 모듈의 일부 영역인 DD' 영역에 대응하는 부분을 도시한 평면도이다. 도 3 및 도 5를 참조하면, 일 실시예의 전자 장치(ED)는 액티브 영역(AA) 내에 배치된 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B)을 포함하는 것일 수 있다. 전자 장치(ED)는 액티브 영역(AA) 내에 배치되고 적색광을 방출하는 적색 발광 영역(PXA-R), 녹색광을 방출하는 녹색 발광 영역(PXA-G), 및 청색광을 방출하는 청색 발광 영역(PXA-B)을 포함할 수 있다. 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B) 중 서로 상이한 파장 영역의 광을 방출하는 발광 영역들의 면적은 서로 상이할 수 있다. 이때 면적은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면 상에서 보았을 때의 면적을 의미할 수 있다.
하지만, 실시예가 이에 한정되는 것은 아니며, 발광 영역들(PXA-R, PXA-G, PXA-B)은 동일한 면적을 가지거나, 또는 도 5에서 도시된 것과 다른 면적 비율로 발광영역들(PXA-R, PXA-G, PXA-B)이 제공될 수 있다. 한편, 발광 영역들(PXA-R, PXA-G, PXA-B)은 적색광, 녹색광, 청색광 이외의 다른 색의 광을 발광하는 것이거나 도시된 형태와 다른 평면 형상을 갖는 것일 수 있다.
도 5를 참조하면, 적색 발광 영역들(PXA-R)과 청색 발광 영역들(PXA-B)은 제2 방향축(DR2)을 따라 번갈아 배열되어 제1 그룹(PXG1)을 구성할 수 있다. 녹색 발광 영역들(PXA-G)은 제2 방향축(DR2)을 따라 배열되어 제2 그룹(PXG2)을 구성할 수 있다.
제1 그룹(PXG1)은 제2 그룹(PXG2)과 제1 방향축(DR1) 방향으로 이격되어 배치될 수 있다. 제1 그룹(PXG1) 및 제2 그룹(PXG2) 각각은 복수로 제공될 수 있다. 제1 그룹들(PXG1)과 제2 그룹들(PXG2)은 제1 방향축(DR1)을 따라 서로 번갈아 배열될 수 있다.
하나의 녹색 발광 영역(PXA-G)은 하나의 적색 발광 영역(PXA-R) 또는 하나의 청색 발광 영역(PXA-B)으로부터 제5 방향축(DR5) 방향으로 이격되어 배치될 수 있다. 제5 방향축(DR5) 방향은 제1 방향축(DR1) 방향 및 제2 방향축(DR2) 방향 사이의 방향일 수 있다.
도 5에 도시된 발광 영역들(PXA-R, PXA-G, PXA-B)의 배열 구조는 펜타일 구조라 명칭될 수 있다. 다만, 일 실시예에 따른 전자 장치에서의 발광 영역들(PXA-R, PXA-G, PXA-B)의 배열 구조는 도 5에 도시된 배열 구조에 제한되는 것은 아니다. 예를 들어, 일 실시예에서 발광 영역들(PXA-R, PXA-G, PXA-B)은 제1 방향축(DR1) 또는 제2 방향축(DR2)을 따라, 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G), 및 청색 발광 영역(PXA-B)이 순차적으로 번갈아 가며 배열되는 스트라이프 구조를 가질 수도 있다.
도 6은 일 실시예에 따른 전자 장치의 일 부분의 단면도이다. 도 6의 단면도는 전자 장치(ED)의 액티브 영역(AA, 도 3)의 일부에서의 단면도에 해당한다. 한편, 도 6의 단면도는 도 5에 도시된 발광 영역들(PXA-R, PXA-G, PXA-B) 중 하나의 발광 영역(PXA) 및 하나의 발광 영역(PXA)에 이웃하는 비발광 영역(NPXA)을 예시적으로 나타낸 것이다.
도 6을 참조하면, 표시층(DP)에서 베이스층(BS)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시층(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(BS)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 선택되는 두 개 이상의 층들이 교대로 적층된 것일 수 있다.
반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 실시예가 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 6은 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 제2 영역은 채널영역으로도 지칭될 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 복수 개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 6에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광 소자(EMD)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스(S1), 액티브(A1), 및 드레인(D1)이 반도체 패턴으로부터 형성될 수 있다. 소스(S1) 및 드레인(D1)은 단면 상에서 액티브(A1)로부터 서로 반대 방향으로 연장될 수 있다. 도 6에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(TR)의 드레인(D1)에 전기적으로 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 상에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10) 뿐만 아니라 후술하는 회로층(CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(G1)는 제1 절연층(10) 상에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 액티브(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치될 수 있으며, 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치될 수 있다. 제4 절연층(40)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다. 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자(EMD)를 포함하는 표시 소자층(EDL)은 회로층(CL) 상에 배치될 수 있다. 발광 소자(EMD)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(70)은 제6 절연층(60) 상에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 일 실시예에서 화소 정의막(70)은 적층된 복수 개의 서브 화소 정의막들(PDL-L, PDL-U)을 포함할 수 있다. 서브 화소 정의막들(PDL-L, PDL-U)은 동일한 패터닝 공정에서 형성되거나 또는 별개의 패터닝 공정을 통해 순차적으로 형성될 수 있다. 하지만, 도시된 것과 달리 일 실시예에서 화소 정의막(70)은 개구부(70-OP)가 정의된 하나의 층으로 제공되는 것일 수 있다.
일 실시예에서 화소 정의막(70)은 고분자 수지로 형성될 수 있다. 예를 들어, 화소 정의막(70)은 폴리아크릴레이트(Polyacrylate)계 수지 또는 폴리이미드(Polyimide)계 수지를 포함하여 형성될 수 있다. 또한, 화소 정의막(70)은 고분자 수지 이외에 무기물을 더 포함하여 형성될 수 있다. 한편, 화소 정의막(70)은 광흡수 물질을 포함하여 형성되거나, 흑색 안료 또는 흑색 염료를 포함하여 형성될 수 있다. 흑색 안료 또는 흑색 염료를 포함하여 형성된 화소 정의막(70)은 블랙화소정의막을 구현할 수 있다. 화소 정의막(70) 형성 시 흑색 안료 또는 흑색 염료로는 카본 블랙 등이 사용될 수 있으나 실시예가 이에 한정되는 것은 아니다.
또한, 화소 정의막(70)은 무기물로 형성될 수 있다. 예를 들어, 화소 정의막(70)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등을 포함하여 형성되는 것일 수 있다. 화소 정의막(70)은 발광 영역들(PXA-R, PXA-G, PXA-B)을 정의하는 것일 수 있다. 화소 정의막(70)에 의해 발광 영역들(PXA-R, PXA-G, PXA-B) 과 비발광 영역(NPXA)이 구분될 수 있다.
발광층(EL)은 제1 전극(AE) 상에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다. 발광층(EL)은 유기 발광 재료를 포함하는 것이거나, 또는 퀀텀닷 재료를 포함하는 것일 수 있다.
제2 전극(CE)은 발광층(EL) 상에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들 상에 공통층으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 수송 영역이 배치될 수 있다. 정공 수송 영역은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 수송 영역은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 수송 영역이 배치될 수 있다. 전자 수송 영역은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 수송 영역과 전자 수송 영역은 복수 개의 화소들 상에 공통층으로 형성될 수 있다. 하지만 실시예가 이에 한정되는 것은 아니며 정공 수송 영역 및 전자 수송 영역도 발광 영역(PXA) 대응하도록 패터닝(patterning)되어 제공될 수 있다.
봉지층(TFE)은 표시 소자층(EDL) 상에 배치될 수 있다. 봉지층(TFE)은 제2 전극(CE) 상에 배치될 수 있다.
센서층(TP)은 센서 베이스층(BS-TP), 제1 도전층(ML1), 무기 절연층(IPV), 및 제2 도전층(ML2)을 포함할 수 있다. 한편, 도시되지는 않았으나, 제2 도전층(ML2) 상에 유기 절연층(미도시)을 더 포함할 수 있다.
센서 베이스층(BS-TP)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 센서 베이스층(BS-TP)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 센서 베이스층(BS-TP)은 단층 구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 한편, 일 실시예에서 센서 베이스층(BS-TP)은 생략될 수 있다. 이 때, 제1 도전층(ML1)은 봉지층(TFE) 상에 직접 배치될 수 있다.
제1 도전층(ML1) 및 제2 도전층(ML2) 각각은 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층구조의 도전층(ML1, ML2)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 또한, 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층(ML1, ML2)은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조를 가질 수 있다. 다층구조의 도전층(ML1, ML2)은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
무기 절연층(IPV)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함하는 것일 수 있다.
액티브 영역에 배치된 발광 영역(PXA)에서, 센서층(TP) 상에는 필터층(CF)이 배치될 수 있다. 필터층(CF)은 차광부(BM) 및 차광부(BM) 상에 배치된 컬러 필터부(CF-P)를 포함하는 것일 수 있다. 필터층(CF)은 센서층(TP) 상에 직접 배치되는 것일 수 있다. 차광부(BM)는 화소 정의막(70)에 대응하는 위치에 배치된 것일 수 있다.
도 7은 일 실시예에 따른 전자 장치의 일부에 대한 단면도이다. 도 7은 도 5의 II-II'선에 대응하는 부분의 단면도이다. 도 7은 이웃하는 복수 개의 발광 영역들에 대한 단면을 예시적으로 나타낸 도면이다. 도 7에 도시된 복수 개의 발광 영역들에 대하여는 도 6을 도시하여 설명한 발광 영역들에 대한 설명이 동일하게 적용될 수 있다.
도 7을 참조하면, 발광 영역들(PXA-R, PXA-G, PXA-B) 각각은 화소 정의막(70)으로 구분되는 영역일 수 있다. 비발광 영역들(NPXA)은 이웃하는 발광 영역들(PXA-R, PXA-G, PXA-B) 사이의 영역들로 화소 정의막(70)과 대응하는 영역일 수 있다. 한편, 본 명세서에서 발광 영역들(PXA-R, PXA-G, PXA-B) 각각은 화소(Pixel)에 대응하는 것일 수 있다. 화소 정의막(70)은 발광 소자들(EMD-R, EMD-G, EMD-B)을 구분하는 것일 수 있다. 발광 소자들(EMD-R, EMD-G, EMD-B)의 발광층(EL-R, EL-G, EL-B)은 화소 정의막(70)으로 정의되는 개구부 내에 배치되어 구분될 수 있다. 발광층들(EL-R, EL-G, EL-B)은 각각 적색광, 녹색광, 청색광을 발광하는 부분일 수 있다.
필터층(CF)은 컬러 필터부(CF-P) 및 차광부(BM)를 포함하는 것일 수 있다. 또한, 필터층(CF)은 컬러 필터부(CF-P) 상에 배치된 필터 커버층(OC)을 더 포함할 수 있다. 컬러 필터부는 적색 필터부(CF-R), 녹색 필터부(CF-G), 및 청색 필터부(CF-B)를 포함하는 것일 수 있다. 적색 필터부(CF-R), 녹색 필터부(CF-G), 및 청색 필터부(CF-B)는 각각 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G), 청색 발광 영역(PXA-B)에 대응하여 위치하는 부분일 수 있다.
적색 필터부(CF-R)는 적색광을 투과시키고, 녹색 필터부(CF-G)는 녹색광을 투과시키며, 청색 필터부(CF-B)는 청색광을 투과시키는 것일 수 있다. 적색 필터부(CF-R), 녹색 필터부(CF-G), 및 청색 필터부(CF-B) 각각은 고분자 감광수지와 안료 또는 염료를 포함하는 것일 수 있다. 적색 필터부(CF-R)는 적색 안료 또는 염료를 포함하고, 녹색 필터부(CF-G)는 녹색 안료 또는 염료를 포함하며, 청색 필터부(CF-B)는 청색 안료 또는 염료를 포함하는 것일 수 있다.
한편, 실시예가 이에 한정되는 것은 아니며 청색 필터부(CF-B)는 안료 또는 염료를 포함하지 않는 것일 수 있다. 청색 필터부(CF-B)는 고분자 감광수지를 포함하고 안료 또는 염료를 미포함하는 것일 수 있다. 청색 필터부(CF-B)는 투명한 것일 수 있다. 청색 필터부(CF-B)는 투명 감광수지로 형성된 것일 수 있다.
차광부(BM)는 센서층(TP) 상에 배치되고 이웃하는 컬러 필터부들(CF-P)의 경계에 중첩하는 것일 수 있다. 이웃하는 컬러 필터부들(CF-P)의 엣지는 서로 중첩하는 것일 수 있다. 예를 들어, 차광부(BM) 상에 녹색 필터부(CF-G)와 적색 필터부(CF-R)가 중첩하여 배치되고, 또는 차광부(BM) 상에 녹색 필터부(CF-G)와 청색 필터부(CF-B)가 중첩하여 배치되는 것일 수 있다. 차광부(BM)는 빛샘 현상을 방지하고, 인접하는 컬러 필터부들(CF-R, CF-G, CF-B) 사이의 경계를 구분하는 것일 수 있다.
차광부(BM)는 블랙 매트릭스일 수 있다. 차광부(BM)는 유기 안료 또는 염료를 포함하는 것일 수 있다. 차광부(BM)는 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 차광부(BM)는 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol monomethyl ether acetate), 3-메톡시부틸아세테이트(3-methoxybutyl acetate) 및 유기 흑색 안료를 포함한 차광 조성물로부터 형성된 것일 수 있다.
차광 조성물로부터 형성된 차광부(BM)는 광학밀도(Optical density)가 약 1.63일 수 있다. 이때, 광학밀도는 두께 1.48㎛인 차광부(BM) 층에 대한 550nm 파장에서의 광에 대한 투과도를 측정하여 나타낸 것이다. 한편, 일 실시예에서 차광부(BM)의 투과율은 0.01% 이하일 수 있다. 이 때, 투과율은 365nm 파장에서의 광 투과율에 해당한다. 한편, 실시예가 이에 한정되는 것은 아니며, 차광부(BM)를 형성하는 차광 조성물은 투과율이 낮고 광학 밀도가 높은 물질이면 제한 없이 사용될 수 있다.
필터 커버층(OC)은 컬러 필터부(CF-P) 상에 배치되는 것일 수 있다. 필터 커버층(OC)은 컬러 필터부(CF-P) 상에 배치되어 컬러 필터부(CF-P)를 보호하고 필터층(CF) 상면을 평탄화하는 것일 수 있다. 필터 커버층(OC)은 아크릴 수지, 에폭시 수지, 및 실리콘 수지 중 적어도 하나를 포함하는 유기물층, 또는 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나의 무기물을 포함하는 무기물 층일 수 있다. 필터 커버층(OC)은 단일층 또는 복수의 층으로 이루어질 수 있다.
도 8은 일 실시예에 따른 전자 장치의 일부를 나타낸 평면도이다. 도 9는 일 실시예에 따른 전자 장치의 일부를 나타낸 단면도이다. 도 8에서는 표시 모듈(DM)의 일부에 대한 평면도를 도시하였으며, 도 9는 도 8의 III-III'선에 대응하는 부분의 단면을 도시하여 나타내었다.
도 8 및 도 9를 참조하면, 표시 모듈(DM)은 액티브 영역(AA) 및 액티브 영역(AA)의 외곽에 이웃하는 주변 영역(NAA)을 포함하는 것일 수 있다. 주변 영역(NAA)은 제1 주변부(NAA-1) 및 제2 주변부(NAA-2)를 포함하는 것일 수 있다. 제1 주변부(NAA-1)는 액티브 영역(AA)에 인접하고 제2 주변부(NAA-2)는 제1 주변부(NAA-1)에 인접한 부분일 수 있다. 제2 주변부(NAA-2)는 액티브 영역(AA)에서 이격된 부분일 수 있다. 제2 주변부(NAA-2)는 벤딩부(BA)를 포함하는 것일 수 있다. 벤딩부(BA)는 일 방향인 제2 방향축(DR2) 방향으로 연장되는 가상의 벤딩축(BX)을 기준으로 벤딩되는 부분일 수 있다. 한편, 일 실시예의 표시 모듈(DM)의 벤딩부(BA)에서는 지지층(PF)이 제거될 수 있다.
일 실시예에 따른 표시 모듈에서 액티브 영역(AA)에서는 순차적으로 적층된 표시층(DP), 센서층(TP), 및 필터층(CF)을 포함하는 것일 수 있다. 표시층(DP)은 표시 소자층(EDL)을 포함하는 것일 수 있다. 제1 주변부(NAA-1)는 액티브 영역(AA)에 인접한 부분으로 센서층(TP) 상에 배치된 보호층(PL)을 포함하는 것일 수 있다. 제1 주변부(NAA-1)는 표시 소자층(EDL)을 미포함하는 것일 수 있다. 제2 주변부(NAA-2)는 표시 소자층(EDL) 및 센서층(TP)을 미포함하는 부분일 수 있다. 제2 주변부(NAA-2)는 베이스층(BS) 상에 배치된 보호층(PL)을 포함할 수 있다.
또한, 일 실시예에서 베이스층(BS)은 액티브 영역(AA-BS), 제1 주변부(NAA1-BS), 및 제2 주변부(NAA2-BS)를 포함하고, 제2 주변부(NAA2-BS)는 제1 서브 주변부(NA1-BS), 벤딩부(BA-BS), 및 제2 서브 주변부(NA2-BS)를 포함하는 것일 수 있다. 베이스층(BS)의 액티브 영역(AA-BS), 제1 주변부(NAA1-BS), 및 제2 주변부(NAA2-BS)는 각각 표시 모듈의 액티브 영역(AA), 제1 주변부(NAA-1), 및 제2 주변부(NAA-2)에 대응하여 배치된 부분일 수 있다.
액티브 영역(AA)에는 베이스층(BS)의 액티브 영역(AA-BS) 상에 배치되고 표시 소자층(EDL)을 포함하는 표시층(DP), 표시층(DP) 상에 배치된 센서층(TP), 및 센서층(TP) 상에 배치된 필터층(CF)이 제공되는 것일 수 있다.
제1 주변부(NAA-1)에는 베이스층(BS)의 제1 주변부(NAA1-BS) 상에 배치된 센서층(TP), 및 센서층(TP) 상에 배치된 보호층(PL)이 제공되는 것일 수 있다. 표시 소자층(EDL)은 베이스층(BS)의 제1 주변부(NAA1-BS)와 비중첩하는 것일 수 있다. 일 실시예에서, 제1 주변부(NAA-1)에 배치된 보호층(PL)은 표시 소자층(EDL)과 비중첩하는 것일 수 있다.
제2 주변부(NAA-2)에는 베이스층(BS)의 제2 주변부(NAA2-BS), 및 베이스층(BS)의 제2 주변부(NAA2-BS)상에 배치된 보호층(PL)이 제공되는 것일 수 있다. 베이스층(BS)의 제2 주변부(NAA2-BS)는 표시 소자층(EDL) 및 센서층(TP)과 비중첩하는 것일 수 있다. 일 실시예에서, 제2 주변부(NAA-2)에 배치된 보호층(PL)은 표시 소자층(EDL) 및 센서층(TP)과 비중첩하는 것일 수 있다.
제1 주변부(NAA-1)에서 보호층(PL)은 센서층(TP) 상에 직접 배치되는 것일 수 있다. 예를 들어, 제1 주변부(NAA-1)에서 보호층(PL)은 제2 도전층(ML2)을 커버하며 배치되는 것일 수 있다.
제2 주변부(NAA-2)에서 보호층(PL)은 화소 정의막(70) 상에 배치된 것일 수 있다. 제2 주변부(NAA-2)에 배치된 화소 정의막(70)은 액티브 영역(AA)의 표시 소자층(EDL)에 포함된 화소 정의막(70, 도 7)과 동일한 공정에서 형성된 것일 수 있다. 예를 들어, 일 실시예에서 화소 정의막(70)은 흑색 안료 또는 염료를 포함하는 것일 수 있다.
일 실시예에서 주변 영역(NAA)에 배치된 보호층(PL)은 컬러 보호부(PL-P) 또는 차광 보호부(PL-BM, 도 10) 중 적어도 하나를 포함하는 것일 수 있다. 도 9에서는 컬러 보호부(PL-P)를 포함하는 보호층(PL)을 도시하였다.
도 9를 참조하면, 보호층(PL)은 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)를 포함하는 것일 수 있다. 일 실시예에서 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 순차적으로 적층된 것일 수 있다. 보호층(PL)의 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 필터층(CF)의 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R)가 형성되는 공정과 동일한 공정에서 제공되는 것일 수 있다.
녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R) 각각은 고분자 감광수지와 안료 또는 염료를 포함하는 것일 수 있다. 녹색 보호부(PL-G)는 녹색 안료 또는 염료를 포함하며, 청색 보호부(PL-B)는 청색 안료 또는 염료를 포함하며, 적색 보호부(PL-R)는 적색 안료 또는 염료를 포함하는 것일 수 있다.
일 실시예에서, 녹색 보호부(PL-G)와 녹색 필터부(CF-G)는 동일한 재료를 포함하여 형성되고, 청색 보호부(PL-B)와 청색 필터부(CF-B)는 동일한 재료를 포함하여 형성되며, 적색 보호부(PL-R)와 적색 필터부(CF-R)는 동일한 재료를 포함하여 형성되는 것일 수 있다.
일 실시예에서 보호층(PL)은 커버 보호층(PL-OC)를 더 포함하는 것일 수 있다. 커버 보호층(PL-OC)은 컬러 보호부(PL-P) 상에 배치되는 것일 수 있다. 커버 보호층(PL-OC)은 컬러 보호부(PL-P) 상에 배치되어 컬러 보호부(PL-P)를 보호하고 보호층(PL) 상면을 평탄화하는 것일 수 있다. 커버 보호층(PL-OC)은 아크릴 수지, 에폭시 수지, 및 실리콘 수지 중 적어도 하나를 포함하는 유기물층, 또는 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나의 무기물을 포함하는 무기물 층일 수 있다. 커버 보호층(PL-OC)은 단일층 또는 복수의 층으로 이루어질 수 있다. 일 실시예에서 커버 보호층(PL-OC)은 필터층(CF)의 필터 커버층(OC)과 동일한 재료를 포함하여 형성되는 것일 수 있다. 예를 들어, 커버 보호층(PL-OC)은 필터층(CF)의 필터 커버층(OC)과 동일한 공정에서 형성되는 것일 수 있다.
도 10 및 도 11은 각각 일 실시예에 따른 표시 모듈의 일 부분을 나타낸 단면도이다. 도 10 및 도 11은 각각 도 8 및 도 9를 참조하여 설명한 일 실시예에서의 제1 주변부(NAA-1)에 대응하는 부분을 나타낸 것이다. 도 10 및 도 11을 참조하여 설명하는 일 실시예에서 제1 주변부의 구성을 제외한 나머지 부분에 대하여는 도 1 내지 도 9를 참조하여 설명한 부분과 동일한 내용이 적용될 수 있다.
도 10을 참조하면, 일 실시예에서 제1 주변부(NAA-1a)에서는 보호층으로 차광 보호부(PL-BM)를 포함하는 것일 수 있다. 차광 보호부(PL-BM)는 센서층(TP) 상에 배치되는 것일 수 있다. 차광 보호부(PL-BM)는 제2 도전층(ML2)을 커버하는 것일 수 있다. 차광 보호부(PL-BM)는 액티브 영역(AA, 도 9)에 배치된 필터층(CF, 도 9)에 포함된 차광부(BM, 도 9)와 동일한 공정에서 형성되는 것일 수 있다. 일 실시예에서 차광 보호부(PL-BM)은 차광부(BM)와 동일한 재료를 포함하여 형성되는 것일 수 있다.
차광 보호부(PL-BM)는 유기 안료 또는 염료를 포함하는 것일 수 있다. 차광 보호부(PL-BM)는 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 차광 보호부(PL-BM)는 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol monomethyl ether acetate), 3-메톡시부틸아세테이트(3-methoxybutyl acetate) 및 유기 흑색 안료를 포함한 차광 조성물로부터 형성된 것일 수 있다. 차광 조성물로부터 형성된 차광 보호부(PL-BM)는 550nm 파장에서의 광학밀도(Optical density)가 약 1.63일 수 있다. 이때, 광학밀도는 두께 1.48㎛인 차광 보호부 층에 대하여 특정한 값일 수 있다. 한편, 일 실시예에서 차광 보호부(PL-BM)의 365nm 파장에서의 투과율은 0.01% 이하일 수 있다. 한편, 실시예가 이에 한정되는 것은 아니며, 차광 보호부(PL-BM)를 형성하는 차광 조성물은 투과율이 낮고 광학 밀도가 높은 물질이면 제한 없이 사용될 수 있다.
도 11을 참조하면, 일 실시예에서 제1 주변부(NAA-1b)에서는 보호층(PL)으로 차광 보호부(PL-BM) 및 컬러 보호부(PL-P)를 모두 포함하는 것일 수 있다. 일 실시예에서 보호층(PL)은 센서층(TP)에 인접하여 배치된 차광 보호부(PL-BM) 및 차광 보호부(PL-BM) 상에 배치된 컬러 보호부(PL-P)를 포함하는 것일 수 있다. 예를 들어, 일 실시예에서 보호층(PL)은 순차적으로 적층된 차광 보호부(PL-BM), 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)를 포함하는 것일 수 있다. 한편, 순차적으로 적층된 차광 보호부(PL-BM), 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 액티브 영역(AA, 도 9)에 배치된 필터층(CF, 도 9)에 포함된 차광부(BM, 도 9) 및 컬러 필터부(CF-P, 도 9)와 동일한 공정에서 형성되는 것일 수 있다. 일 실시예에서 차광 보호부(PL-BM)는 차광부(BM)와 동일한 재료를 포함하여 형성되고, 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 도 9에 도시된 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R)와 동일한 재료를 포함하여 형성되는 것일 수 있다.
한편, 도 10 및 도 11에서는 커버 보호층(PL-OC, 도 9)이 미도시되었으나, 도 10 및 도 11에 도시된 일 실시예에서도 컬러 보호부(PL-P)상에 커버 보호층(PL-OC, 도 9)이 배치될 수 있다.
도 9 내지 도 11을 참조하면, 일 실시예의 전자 장치는 주변 영역에 차광 보호부(PL-BM) 및 컬러 보호부(PL-P) 중 적어도 하나를 포함하는 것일 수 있다. 일 실시예의 전자 장치는 주변 영역에 컬러 보호부(PL-P)를 포함하거나, 주변 영역에 차광 보호부(PL-BM)를 포함하거나, 또는 주변 영역에 차광 보호부(PL-BM) 및 컬러 보호부(PL-P)를 모두 포함하는 것일 수 있다. 예를 들어, 일 실시예의 전자 장치는 액티브 영역에 인접한 제1 주변부(NAA-1)에 배치된 차광 보호부(PL-BM) 및 컬러 보호부(PL-P) 중 적어도 하나를 포함하여 제1 주변부(NAA-1)에 배치된 센서층(TP) 및 표시층(DP) 등의 구성이 외부에서 시인되는 것을 방지할 수 있다. 또한, 일 실시예의 전자 장치는 액티브 영역(AA)의 필터층(CF)과 동일한 공정에서 형성되는 차광 보호부(PL-BM) 및 컬러 보호부(CF-P) 중 적어도 하나를 포함하여 제1 주변부(NAA-1)에 배치된 센서층(TP) 및 표시층(DP) 등의 구성을 보호하고 별도의 차광 부재의 추가 없이 제1 주변부(NAA-1)의 하부 구성들을 커버할 수 있다.
도 12 및 도 13은 각각 일 실시예에 따른 표시 모듈의 일 부분을 나타낸 단면도이다. 도 12 및 도 13은 각각 도 8 및 도 9를 참조하여 설명한 일 실시예에서의 제2 주변부(NAA-2)에 대응하는 부분을 나타낸 것이다. 도 12 및 도 13을 참조하여 설명하는 일 실시예에서 제2 주변부의 구성을 제외한 나머지 부분에 대하여는 도 1 내지 도 9를 참조하여 설명한 부분과 동일한 내용이 적용될 수 있다.
도 12를 참조하면, 일 실시예에서 보호층의 컬러 보호부(PL-P)는 제2 주변부(NAA-2a)에서 벤딩부(BA)에 중첩하도록 제공되는 것일 수 있다. 도 12를 참조하면 컬러 보호부(PL-P)는 베이스층의 벤딩부(BA-BS)에 중첩하고, 베이스층의 제1 서브 주변부(NA1-BS) 및 제2 서브 주변부(NA2-BS)에는 비중첩하는 것일 수 있다. 일 실시예에서 지지층(PF)은 베이스층의 제1 서브 주변부(NA1-BS) 및 제2 서브 주변부(NA2-BS)에 중첩하고, 벤딩부(BA-BS)에는 비중첩하는 것일 수 있다.
도 12를 참조하면, 일 실시예에서 컬러 보호부(PL-P)는 화소 정의막(70) 상에 직접 배치되는 것일 수 있다. 일 실시예에서 컬러 보호부(PL-P)는 베이스층의 벤딩부(BA-BS)에 중첩하며 순차적으로 적층된 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)를 포함하는 것일 수 있다. 한편, 순차적으로 적층된 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 도 9에 도시된 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R)와 동일한 공정에서 형성되는 것일 수 있다. 또한, 순차적으로 적층된 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 도 9에 도시된 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R)와 동일한 재료를 포함하여 형성되는 것일 수 있다.
도 13을 참조하면, 일 실시예에서 컬러 보호부(PL-P)는 베이스층의 벤딩부(BA-BS)에 중첩하며 평면 상에서 서로 이격된 복수 개의 서브 녹색 보호부들(PL-SG), 평면 상에서 서로 이격된 복수 개의 서브 청색 보호부들(PL-SB), 및 평면 상에서 서로 이격된 복수 개의 서브 적색 보호부들(PL-SR)을 포함하는 것일 수 있다. 일 실시예에서, 복수 개의 서브 녹색 보호부들(PL-SG), 복수 개의 서브 청색 보호부들(PL-SB), 및 복수 개의 서브 적색 보호부들(PL-SR)은 각각 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면과 나란한 평면에서 서로 이격된 것일 수 있다. 한편, 일 실시예에서 서브 녹색 보호부들(PL-SG), 서브 청색 보호부들(PL-SB), 및 서브 적색 보호부들(PL-SR)은 서로 다른 색의 서브 보호부들과 적어도 일부가 중첩하는 것일 수 있다.
도 13을 참조하면, 일 실시예에서 컬러 보호부(PL-P)는 화소 정의막(70) 상에 직접 배치되는 것일 수 있다. 일 실시예에서 컬러 보호부(PL-P)는 베이스층의 벤딩부(BA-BS)에 중첩하며 순차적으로 제공된 서브 녹색 보호부(PL-SG), 서브 청색 보호부(PL-SB), 및 서브 적색 보호부(PL-SR)를 포함하는 것일 수 있다. 한편, 순차적으로 제공된 서브 녹색 보호부(PL-SG), 서브 청색 보호부(PL-SB), 및 서브 적색 보호부(PL-SR)는 각각 도 9에 도시된 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R)와 동일한 공정에서 형성되는 것일 수 있다. 또한, 순차적으로 제공된 서브 녹색 보호부(PL-SG), 서브 청색 보호부(PL-SB), 및 서브 적색 보호부(PL-SR)는 각각 도 9에 도시된 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R)와 동일한 재료를 포함하여 형성되는 것일 수 있다.
도 12 및 도 13을 참조하면, 커버 보호층(PL-OC)은 컬러 보호부(PL-P) 상에 배치된 것일 수 있다. 커버 보호층(PL-OC)은 컬러 보호부(PL-P)를 커버하며 제2 주변부(NAA-2a, NAA-2b) 전체에 배치될 수 있다. 한편, 도 12 및 도 13에서는 컬러 보호부(PL-P)가 베이스층의 벤딩부(BA-BS)에만 중첩하는 것으로 도시되었으나 실시예가 이에 한정되는 것은 아니며, 컬러 보호부(PL-P)는 베이스층의 벤딩부(BA-BS), 및 벤딩부(BA-BS)에 인접한 제1 서브 주변부(NA1-BS) 일부 및 제2 서브 주변부(NA2-BS) 일부와 중첩할 수도 있다.
도 9, 도 12 및 도 13 등을 참조하면, 일 실시예의 전자 장치는 주변 영역에 컬러 보호부를 포함하는 보호층을 포함하는 것일 수 있다. 예를 들어, 일 실시예의 전자 장치는 액티브 영역(AA)에서 이격된 제2 주변부(NAA-2)에 배치된 보호층(PL)을 포함하여 제2 주변부(NAA-2)에 배치된 표시층(DP) 등의 일부 구성이 외부에서 시인되는 것을 방지할 수 있다. 또한, 일 실시예의 전자 장치는 액티브 영역(AA)의 필터층(CF)과 동일한 공정에서 형성되는 보호층(PL)을 포함하여, 별도의 벤딩부 보호 부재의 도입 없이 제2 주변부(NAA-2)에 배치된 표시층 등의 구성을 보호하고 특히 벤딩부를 커버하여 보호할 수 있다.
도 14a 내지 도 16은 일 실시예에 따른 전자 장치를 제조하는 방법의 단계 중 일부를 개략적으로 나타낸 도면이다. 도 14a는 일 실시예에 따른 전자 장치에서 액티브 영역의 일부를 제조하는 단계를 나타낸 것이고, 도 14b 내지 도 16은 일 실시예에 따른 전자 장치에서 주변 영역의 일부를 제조하는 단계를 나타낸 것이다.
도 14a는 액티브 영역에 제공되는 필터층(CF)의 제조 단계를 순차적으로 나타낸 도면이다. 도 14를 참조하면, 필터층(CF)에서 차광부(BM)는 제2 도전층(ML2) 상에 배치되고, 센서층(TP) 상에 녹색 필터부(CF-G)가 제공될 수 있다. 녹색 필터부(CF-G)는 센서층(TP)의 일부 상에 패턴닝되어 제공될 수 있다. 패턴닝된 녹색 필터부(CF-G)가 제공된 이후에 청색 필터부(CF-B)가 제공될 수 있다. 청색 필터부(CF-B)의 엣지 부분은 녹색 필터부(CF-G)의 엣지 부분과 중첩하도록 패턴닝되어 제공될 수 있다. 다음으로, 적색 필터부(CF-R)가 제공될 수 있다. 적색 필터부(CF-R)의 엣지 부분은 녹색 필터부(CF-G)의 엣지 부분과 중첩하거나, 청색 필터부(CF-B)의 엣지 부분과 중첩하도록 패턴닝되어 제공될 수 있다. 서로 다른 색 필터부들의 경계는 차광부(BM)와 중첩하는 것일 수 있다.
도 14b는 주변 영역에 제공되는 보호층(PL)의 제조 단계를 순차적으로 나타낸 도면이다. 도 14b는 도 9에 도시된 일 실시예에서 제2 주변부(NAA-2)에 배치된 보호층의 제조 단계를 예시적으로 나타낸 도면이다. 도 14b를 참조하면, 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)가 순차적으로 제공될 수 있다. 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 제2 주변부(NAA-2) 전체에서 하나의 층으로 제공되는 것일 수 있다. 즉, 일 실시예에서 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 벤딩부(BA)를 포함하는 제2 주변부(NAA-2) 전체를 커버하도록 제공되는 것일 수 있다. 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 도 14a에서 도시하여 설명한 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R) 제조 공정과 동일한 공정에서 제공되는 것일 수 있다.
한편, 도 14b에서는 주변 영역 중 제2 주변부(NAA-2)에 제공되는 보호층(PL)의 제조 단계를 예시적으로 나타내었으나, 제1 주변부(NAA-1, 도 9)에 제공되는 보호층(PL)도 보호층(PL)이 배치되는 위치를 제외하고는 도 14b에서 설명한 제조 단계와 동일한 단계로 제공될 수 있다.
도 15는 도 12에 도시된 주변 영역의 구성을 갖는 일 실시예에 따른 전자 장치를 제조하는 단계를 예시적으로 나타낸 도면이다. 도 15를 참조하면 제2 주변부(NAA-2a)의 벤딩부(BA)에 대응하여 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)가 순차적으로 적층되어 제공될 수 있다. 커버 보호층(PL-OC)은 컬러 보호부(PL-P)를 커버하며 제2 주변부(NAA-2a) 전체에 배치될 수 있다. 녹색 보호부(PL-G), 청색 보호부(PL-B), 및 적색 보호부(PL-R)는 각각 도 14a에서 도시하여 설명한 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R) 제조 공정과 동일한 공정에서 제공되는 것일 수 있다.
도 16은 도 13에 도시된 주변 영역의 구성을 갖는 일 실시예에 따른 전자 장치를 제조하는 단계를 예시적으로 나타낸 도면이다. 도 16을 참조하면 제2 주변부(NAA-2b)의 벤딩부(BA)에 대응하여 서브 녹색 보호부(PL-SG), 서브 청색 보호부(PL-SB), 및 서브 적색 보호부(PL-SR)가 순차적으로 패턴닝되어 제공될 수 있다. 커버 보호층(PL-OC)은 컬러 보호부(PL-P)를 커버하며 제2 주변부(NAA-2a) 전체에 배치될 수 있다. 서브 녹색 보호부(PL-SG), 서브 청색 보호부(PL-SB), 및 서브 적색 보호부(PL-SR)는 각각 도 14a에서 도시하여 설명한 녹색 필터부(CF-G), 청색 필터부(CF-B), 및 적색 필터부(CF-R) 제조 공정과 동일한 공정에서 제공되는 것일 수 있다.
일 실시예의 전자 장치는 액티브 영역의 외곽의 주변 영역에 배치되고 차광 보호부 및 컬러 보호부 중 적어도 하나를 포함하는 보호층을 포함하여, 보호층이 차광 부재의 역할을 하도록 함으로써 별도의 차광 부재 제공 공정을 제외하여 공정 생산성이 개선된 특성을 나타낼 수 있다. 또한, 일 실시예의 전자 장치는 주변 영역의 벤딩부에 배치되고 차광 보호부 및 컬러 보호부 중 적어도 하나를 포함하는 보호층을 포함하여 벤딩부를 보호함으로써 별도의 벤딩 보호 부재의 도입 없이 개선된 신뢰성을 나타낼 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ED : 전자 장치 BS : 베이스층
CL : 회로층 EDL : 표시 소자층
TP : 센서층 CF : 필터층
PL : 보호층

Claims (20)

  1. 액티브 영역, 및 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 액티브 영역에 대응하여 상기 회로층 상에 배치된 표시 소자층;
    상기 표시 소자층 상에 배치된 센서층;
    상기 액티브 영역에 대응하여 상기 센서층 상에 배치되고, 차광부 및 상기 차광부 상에 배치되고 녹색 필터부, 청색 필터부, 및 적색 필터부를 포함하는 컬러 필터부를 포함하는 필터층; 및
    상기 주변 영역에 대응하여 상기 회로층 상에 배치되고, 녹색 보호부, 청색 보호부, 및 적색 보호부를 포함하는 컬러 보호부, 및 흑색 안료 또는 염료를 포함한 차광 보호부 중 적어도 하나를 포함하는 보호층; 을 포함하는 전자 장치.
  2. 제 1항에 있어서,
    상기 주변 영역은
    상기 액티브 영역에 인접하며, 상기 표시 소자층과 비중첩하고 상기 센서층과 중첩하는 제1 주변부; 및
    상기 액티브 영역에서 이격되고, 상기 표시 소자층 및 상기 센서층과 비중첩하는 제2 주변부; 를 포함하고,
    상기 보호층은 상기 제1 주변부와 중첩하고, 상기 제2 주변부의 적어도 일부와 중첩하는 전자 장치.
  3. 제 2항에 있어서,
    상기 제2 주변부는
    일 방향으로 연장하는 벤딩축을 기준으로 벤딩되는 벤딩부;
    상기 제1 주변부 및 상기 벤딩부 사이에 배치된 제1 서브 주변부; 및
    상기 제1 주변부와 이격되어 상기 베이스층의 엣지에 인접한 제2 서브주변부; 를 포함하는 전자 장치.
  4. 제 3항에 있어서,
    상기 보호층은 상기 제1 주변부 및 상기 제2 주변부 전체와 중첩하는 전자 장치.
  5. 제 3항에 있어서,
    상기 보호층은 상기 제1 주변부 및 상기 벤딩부와 중첩하며, 상기 제1 서브 주변부 및 상기 제2 서브주변부와는 비중첩하는 전자 장치.
  6. 제 3항에 있어서,
    상기 보호층은 상기 제1 주변부와 중첩하여 순차적으로 적층된 상기 녹색 보호부, 상기 청색 보호부, 및 상기 적색 보호부를 포함하는 전자 장치.
  7. 제 3항에 있어서,
    상기 보호층은 상기 제1 주변부와 중첩하여 배치된 차광 보호부를 포함하는 전자 장치.
  8. 제 3항에 있어서,
    상기 보호층은 상기 제2 주변부와 중첩하여 순차적으로 적층된 상기 녹색 보호부, 상기 청색 보호부, 및 상기 적색 보호부를 포함하는 전자 장치.
  9. 제 3항에 있어서,
    상기 보호층은 상기 벤딩부에 중첩하고, 상기 제1 서브 주변부 및 상기 제2 서브 주변부와 비중첩하며,
    상기 보호층은 순차적으로 적층된 상기 녹색 보호부, 상기 청색 보호부, 및 상기 적색 보호부를 포함하는 전자 장치.
  10. 제 3항에 있어서,
    상기 보호층은 상기 벤딩부에 중첩하고, 상기 제1 서브 주변부 및 상기 제2 서브 주변부와 비중첩하며,
    상기 보호층은
    평면 상에서 서로 이격된 복수 개의 서브 녹색 보호부들;
    평면 상에서 서로 이격된 복수 개의 서브 청색 보호부들; 및
    평면 상에서 서로 이격된 복수 개의 서브 적색 보호부들; 를 포함하고,
    상기 서브 녹색 보호부들, 상기 서브 청색 보호부들, 및 상기 서브 적색보호부들은 서로 다른 색의 서브 보호부들과 적어도 일부가 중첩하는 전자 장치.
  11. 제 3항에 있어서,
    상기 베이스층 하부에 배치된 지지층을 더 포함하고, 상기 지지층은 상기 벤딩부와 비중첩하는 전자 장치.
  12. 제 1항에 있어서,
    상기 녹색 필터부와 상기 녹색 보호부, 상기 청색 필터부와 상기 청색 보호부, 및 상기 적색 필터부와 상기 적색 보호부는 각각 동일한 재료로 형성된 전자 장치.
  13. 제 1항에 있어서,
    상기 차광부 및 상기 차광 보호부는 동일한 재료로 형성된 전자 장치.
  14. 제 1항에 있어서,
    상기 센서층은
    상기 표시 소자층 상에 배치된 제1 도전층;
    상기 제1 도전층 상에 배치된 제2 도전층; 및
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 무기 절연층; 을 포함하고,
    상기 차광부는 상기 제2 도전층을 커버하는 전자 장치.
  15. 제 14항에 있어서,
    상기 녹색 필터부, 상기 청색 필터부, 및 상기 적색 필터부는 평면 상에서 서로 이웃하여 배치되고,
    상기 차광부는 상기 필터부들의 경계에 중첩하는 전자 장치.
  16. 제 1항에 있어서,
    상기 센서층 상에 배치되고, 투과부 및 베젤부로 구분되는 윈도우를 더 포함하고,
    상기 보호층은 상기 베젤부에 대응하여 배치된 전자 장치.
  17. 복수 개의 발광 영역들을 포함하는 액티브 영역, 및 상기 액티브 영역의 외곽에 위치하는 주변 영역으로 구분되는 전자 장치에 있어서,
    회로층;
    상기 회로층 상에 배치되고, 발광 소자, 및 상기 발광 영역들을 구분하는 화소 정의막을 포함하는 표시 소자층;
    상기 표시 소자층 상에 배치된 센서층;
    상기 액티브 영역에 대응하여 상기 센서층 상에 배치되고, 차광부 및 상기 차광부 상에 배치된 복수 개의 컬러 필터부들을 포함하는 필터층; 및
    상기 주변 영역에 대응하여 상기 회로층 상에 배치되고, 차광 보호부, 및 녹색 보호부, 청색 보호부, 및 적색 보호부를 포함하는 컬러 보호부 중 적어도 하나를 포함하는 보호층; 을 포함하는 전자 장치.
  18. 제 17항에 있어서,
    상기 주변 영역은
    상기 액티브 영역에 인접하며, 상기 표시 소자층과 비중첩하고 상기 센서층과 중첩하는 제1 주변부; 및
    상기 액티브 영역에서 이격되고, 상기 표시 소자층 및 상기 센서층과 비중첩하는 제2 주변부; 를 포함하고,
    상기 보호층은 상기 제1 주변부 및 상기 제2 주변부의 적어도 일부와 중첩하는 전자 장치.
  19. 제 18항에 있어서,
    상기 제1 주변부에 중첩하는 상기 보호층은 상기 센서층 상에 직접 배치된 전자 장치.
  20. 제 18항에 있어서,
    상기 제2 주변부에 중첩하는 상기 보호층은 상기 화소 정의막 상에 배치된 전자 장치.
KR1020200132178A 2020-10-13 2020-10-13 전자 장치 KR20220049098A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200132178A KR20220049098A (ko) 2020-10-13 2020-10-13 전자 장치
US17/353,719 US12120934B2 (en) 2020-10-13 2021-06-21 Electronic device including a protection layer
CN202111048882.5A CN114361208A (zh) 2020-10-13 2021-09-08 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200132178A KR20220049098A (ko) 2020-10-13 2020-10-13 전자 장치

Publications (1)

Publication Number Publication Date
KR20220049098A true KR20220049098A (ko) 2022-04-21

Family

ID=81077915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132178A KR20220049098A (ko) 2020-10-13 2020-10-13 전자 장치

Country Status (3)

Country Link
US (1) US12120934B2 (ko)
KR (1) KR20220049098A (ko)
CN (1) CN114361208A (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932164B1 (ko) 2012-07-17 2019-03-21 삼성디스플레이 주식회사 터치 스크린 패널 및 이를 구비한 표시장치
KR102036240B1 (ko) 2012-12-18 2019-10-25 삼성디스플레이 주식회사 터치스크린패널 및 이를 구비한 영상표시장치
KR102117103B1 (ko) 2013-09-17 2020-06-01 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
US9425418B2 (en) * 2014-09-30 2016-08-23 Lg Display Co., Ltd. Flexible display device with bend stress reduction member and manufacturing method for the same
CN106990601A (zh) * 2017-06-08 2017-07-28 惠科股份有限公司 显示面板及其应用的显示装置
CN109727532A (zh) * 2017-10-30 2019-05-07 京东方科技集团股份有限公司 柔性显示屏及显示装置
KR102547854B1 (ko) 2018-05-04 2023-06-26 삼성디스플레이 주식회사 폴더블 표시 장치 및 폴더블 표시 장치의 제조 방법
KR102622861B1 (ko) 2018-06-22 2024-01-10 삼성디스플레이 주식회사 연성 기판 및 이를 포함하는 표시 장치
KR101975188B1 (ko) 2018-06-28 2019-05-07 엘지디스플레이 주식회사 표시 장치
KR102494409B1 (ko) 2018-07-10 2023-02-01 삼성디스플레이 주식회사 표시 장치
KR102554873B1 (ko) 2018-09-14 2023-07-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102607379B1 (ko) 2018-10-05 2023-11-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200002576U (ko) 2019-05-20 2020-11-30 주식회사 소모스인터내셔날 의약품 구내 도포 기구
KR20210037299A (ko) * 2019-09-27 2021-04-06 엘지디스플레이 주식회사 터치 디스플레이 장치
US20210328107A1 (en) 2020-04-21 2021-10-21 Samsung Display Co., Ltd. Light emitting display device and manufacturing method thereof

Also Published As

Publication number Publication date
US20220115445A1 (en) 2022-04-14
CN114361208A (zh) 2022-04-15
US12120934B2 (en) 2024-10-15

Similar Documents

Publication Publication Date Title
US11056546B2 (en) Display device and method of manufacturing display device
KR20220057498A (ko) 폴더블 표시장치
KR20200039859A (ko) 표시 장치 및 이의 제조 방법
CN113257868A (zh) 显示装置和电子设备
US11616214B2 (en) Display device
US20230100542A1 (en) Electronic device
KR20220022926A (ko) 표시 장치
KR20210099246A (ko) 표시 장치
US20240114743A1 (en) Display module having increased transmittance and electronic device including the display module
US11740718B2 (en) Electronic device having a sensor layer
US20220271097A1 (en) Display device
KR20220049098A (ko) 전자 장치
US11449164B1 (en) Display device
US11513652B2 (en) Display device
EP4164359A1 (en) Electronic device
US11861126B2 (en) Electronic device including a sensor layer with increased sensing sensitivity
US20230209877A1 (en) Display device
US20230307819A1 (en) Electronic apparatus
EP3879580A1 (en) Display device
KR20230054573A (ko) 표시 장치
KR20220131457A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240120817A (ko) 표시 장치 및 이를 포함하는 위치 입력 시스템
CN116782719A (zh) 显示装置
KR20200075411A (ko) 플렉서블 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal