KR20230054573A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230054573A
KR20230054573A KR1020210137924A KR20210137924A KR20230054573A KR 20230054573 A KR20230054573 A KR 20230054573A KR 1020210137924 A KR1020210137924 A KR 1020210137924A KR 20210137924 A KR20210137924 A KR 20210137924A KR 20230054573 A KR20230054573 A KR 20230054573A
Authority
KR
South Korea
Prior art keywords
area
disposed
spacer
layer
pixel
Prior art date
Application number
KR1020210137924A
Other languages
English (en)
Inventor
현진호
윤희창
이형섭
이혜민
성우용
송승용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210137924A priority Critical patent/KR20230054573A/ko
Priority to US17/886,793 priority patent/US20230122827A1/en
Priority to CN202211225707.3A priority patent/CN115996604A/zh
Priority to EP22200537.3A priority patent/EP4167705A1/en
Publication of KR20230054573A publication Critical patent/KR20230054573A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 제1 영역 및 제2 영역이 정의된 표시 패널을 포함하고, 상기 표시 패널은 상기 제1 영역에 배치된 제1 화소 전극, 상기 제2 영역에 배치된 제2 화소 전극, 상기 제1 화소 전극의 일부분과 중첩하는 제1 개구 및 상기 제2 화소 전극의 일부분과 중첩하는 제2 개구가 정의된 화소 정의막, 상기 제1 영역에 배치되며 상기 화소 정의막 위에 배치된 제1 스페이서, 및 상기 제2 영역에 배치되며 상기 화소 정의막 위에 배치된 제2 스페이서를 포함하고, 평면 상에서 보았을 때, 상기 제1 개구를 정의하는 상기 화소 정의막의 제1 측벽과 상기 제1 스페이서의 엣지 사이의 거리는 상기 제2 개구를 정의하는 상기 화소 정의막의 제2 측벽과 상기 제2 스페이서의 엣지 사이의 거리보다 작을 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 제품 신뢰성이 향상된 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 또는 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 최근 시장에 요구에 따라 표시 장치에서 영상을 표시하지 않는 영역을 축소하려는 연구가 진행되고 있다. 동시에 표시 장치에서 사용자에게 영상이 표시되는 표시 영역을 확대시키려는 연구가 진행되고 있다.
본 발명은 외부 스트레스에 의한 막 들뜸 현상 또는 막 형상 변형이 감소된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명은 평탄도가 향상되어 얼룩 불량이 감소 또는 제거된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 영역 및 제2 영역이 정의된 표시 패널을 포함하고, 상기 표시 패널은 상기 제1 영역에 배치되며 제1 화소 전극을 포함하는 제1 발광 소자, 상기 제2 영역에 배치되며 제2 화소 전극을 포함하는 제2 발광 소자, 상기 제1 화소 전극의 일부분과 중첩하는 제1 개구 및 상기 제2 화소 전극의 일부분과 중첩하는 제2 개구가 정의된 화소 정의막, 상기 제1 영역에 배치되며 상기 화소 정의막 위에 배치된 제1 스페이서, 및 상기 제2 영역에 배치되며 상기 화소 정의막 위에 배치된 제2 스페이서를 포함하고, 평면 상에서 보았을 때, 상기 제1 개구를 정의하는 상기 화소 정의막의 제1 측벽과 상기 제1 스페이서의 엣지 사이의 거리는 상기 제2 개구를 정의하는 상기 화소 정의막의 제2 측벽과 상기 제2 스페이서의 엣지 사이의 거리보다 작을 수 있다.
상기 화소 정의막은 상기 제1 영역과 중첩하는 제1 화소 정의 부분 및 상기 제2 영역과 중첩하는 제2 화소 정의 부분을 포함하고, 평면 상에서 보았을 때, 상기 제1 화소 정의 부분의 전체 면적에서 상기 제1 스페이서와 중첩하는 상기 제1 화소 정의 부분의 일부분의 면적 비율은 상기 제2 화소 정의 부분의 전체 면적에서 상기 제2 스페이서와 중첩하는 상기 제2 화소 정의 부분의 일부분의 면적 비율보다 클 수 있다.
상기 제1 스페이서는 제1 높이의 제1 돌출 부분 및 상기 제1 돌출 부분의 상면으로부터 돌출된 제1 추가 돌출 부분을 포함하고, 상기 제1 스페이서의 상기 엣지는 상기 제1 돌출 부분의 엣지일 수 있다.
상기 제1 돌출 부분에는 상기 화소 정의막의 상기 제1 개구와 중첩하는 제1 스페이서 개구가 정의되고, 상기 제1 스페이서 개구는 상기 제1 개구보다 클 수 있다.
상기 제2 스페이서는 제2 높이의 제2 돌출 부분 및 상기 제2 돌출 부분의 상면으로부터 돌출된 제2 추가 돌출 부분을 포함하고, 상기 제2 스페이서의 상기 엣지는 상기 제2 돌출 부분의 엣지일 수 있다.
상기 제2 높이는 상기 제1 높이보다 낮을 수 있다.
상기 제2 돌출 부분에는 상기 화소 정의막의 상기 제2 개구와 중첩하는 제2 스페이서 개구가 정의되고, 상기 제2 스페이서 개구는 상기 제2 개구보다 클 수 있다.
상기 제2 스페이서 개구의 크기는 상기 제1 스페이서 개구의 크기보다 클 수 있다.
상기 제1 추가 돌출 부분 및 상기 제2 추가 돌출 부분 각각은 복수로 제공되고, 상기 복수의 제1 추가 돌출 부분들은 서로 이격되어 배열되고, 상기 복수의 제2 추가 돌출 부분들은 서로 이격되어 배열될 수 있다.
상기 제2 스페이서는 복수로 제공되고, 상기 복수의 제2 스페이서들은 서로 이격되어 배열될 수 있다.
상기 복수의 제2 스페이서들 각각의 높이는 상기 제1 높이보다 클 수 있다.
상기 제1 영역은 전면 표시 영역, 상기 전면 표시 영역의 제1 측으로부터 밴딩된 제1 측면 표시 영역, 상기 전면 표시 영역의 제2 측으로부터 밴딩된 제2 측면 표시 영역을 포함하고, 상기 제2 영역은 상기 제1 측면 표시 영역과 상기 제2 측면 표시 영역 사이의 코너 표시 영역일 수 있다.
상기 표시 패널은 상기 제1 영역에 배치된 제1 댐, 상기 제2 영역에 배치된 복수의 제2 댐들, 상기 제1 영역을 커버하며, 상기 제1 댐에 둘러싸인 영역에 배치된 제1 유기봉지층, 및 상기 제2 영역에 배치되며, 상기 복수의 제2 댐들에 둘러싸인 영역들에 각각 배치된 복수의 제2 유기봉지층들을 더 포함할 수 있다.
상기 제1 유기봉지층의 두께는 상기 복수의 제2 유기봉지층들 각각의 두께보다 클 수 있다.
상기 표시 장치는 상기 표시 패널 위에 배치되며, 상기 제1 개구 및 상기 제2 개구와 각각 대응하는 복수의 분할 개구들이 정의된 분할층, 상기 복수의 분할 개구들에 각각 대응하여 배치된 복수의 컬러 필터들을 포함하는 반사 방지층, 및 상기 표시 패널과 상기 반사 방지층 사이에 배치되어 외부 입력을 감지하는 센서층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 전면 표시 영역, 상기 전면 표시 영역의 제1 측으로부터 밴딩된 제1 측면 표시 영역, 상기 전면 표시 영역의 제2 측으로부터 밴딩된 제2 측면 표시 영역을 포함하는 제1 영역, 및 제1 측면 표시 영역과 상기 제2 측면 표시 영역 사이의 제2 영역이 정의된 표시 패널, 및 상기 표시 패널 위에 배치된 반사 방지층을 포함하고, 상기 표시 패널은 상기 제1 영역에 배치되며 제1 화소 전극을 포함하는 제1 발광 소자, 상기 제2 영역에 배치되며 제2 화소 전극을 포함하는 제2 발광 소자, 상기 제1 화소 전극의 일부분과 중첩하는 제1 개구가 정의되며 상기 제1 영역에 배치된 제1 화소 정의 부분 및 상기 제2 화소 전극의 일부분과 중첩하는 제2 개구가 정의되며 상기 제2 영역에 배치된 제2 화소 정의 부분을 포함하는 화소 정의막, 상기 제1 영역에 배치되며 상기 제1 화소 정의 부분 위에 배치된 제1 스페이서, 및 상기 제2 영역에 배치되며 상기 제2 화소 정의 부분 위에 배치된 제2 스페이서를 포함하고, 평면 상에서 보았을 때, 상기 제1 화소 정의 부분의 전체 면적에서 상기 제1 스페이서와 중첩하는 상기 제1 화소 정의 부분의 일부분의 면적 비율은 상기 제2 화소 정의 부분의 전체 면적에서 상기 제2 스페이서와 중첩하는 상기 제2 화소 정의 부분의 일부분의 면적 비율보다 클 수 있다.
상기 제1 스페이서는 제1 높이의 제1 돌출 부분 및 상기 제1 돌출 부분의 상면으로부터 돌출된 제1 추가 돌출 부분을 포함하고, 상기 제1 돌출 부분에는 상기 제1 화소 정의 부분의 상기 제1 개구와 중첩하는 제1 스페이서 개구가 정의되고, 상기 제1 스페이서 개구는 상기 제1 개구보다 클 수 있다.
상기 제2 스페이서는 제2 높이의 제2 돌출 부분 및 상기 제2 돌출 부분의 상면으로부터 돌출된 제2 추가 돌출 부분을 포함하고, 상기 제2 돌출 부분에는 상기 제2 화소 정의부분의 상기 제2 개구와 중첩하는 제2 스페이서 개구가 정의되고, 상기 제2 스페이서 개구는 상기 제2 개구 및 상기 제1 스페이서 개구 각각 보다 클 수 있다.
상기 제2 높이는 상기 제1 높이보다 낮을 수 있다.
상기 표시 패널은 상기 제1 영역에 배치된 제1 댐, 상기 제2 영역에 배치된 복수의 제2 댐들, 상기 제1 영역을 커버하며, 상기 제1 댐에 둘러싸인 영역에 배치된 제1 유기봉지층, 및 상기 제2 영역에 배치되며, 상기 복수의 제2 댐들에 둘러싸인 영역들에 각각 배치된 복수의 제2 유기봉지층들을 더 포함하고, 상기 제1 유기봉지층의 두께는 상기 복수의 제2 유기봉지층들 각각의 두께보다 클 수 있다.
상술한 바에 따르면, 표시 패널은 제1 영역 및 제2 영역을 포함한다. 표시 패널의 화소 정의막은 제1 영역에 배치된 제1 화소 정의 부분 및 제2 영역에 배치된 제2 화소 정의 부분을 포함할 수 있다. 제1 화소 정의 부분의 전체 면적에서 제1 스페이서에 의해 커버되는 제1 화소 정의 부분의 면적 비율은 제2 화소 정의 부분의 전체 면적에서 제2 스페이서에 의해 커버되는 제2 화소 정의 부분의 면적 비율보다 클 수 있다. 이 경우, 상대적으로 넓은 면적을 커버하는 제1 스페이서에 의해 표시 장치의 내구성이 향상될 수 있고, 상대적으로 좁은 면적을 커버하는 제2 스페이서에 의해 표시 장치의 얼룩 불량이 감소될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 도 1a에 도시된 표시 장치를 제1 방향 상에서 바라본 측면도이다.
도 1c는 도 1a에 도시된 표시 장치를 제2 방향 상에서 바라본 측면도이다.
도 1d는 도 1a에 도시된 표시 장치의 코너 영역을 바라본 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 2c는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2d는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a는 도 2c의 XX'영역을 확대하여 도시한 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 9a는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 9b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 12은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 일부를 도시한 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이고, 도 1b는 도 1a에 도시된 표시 장치(DD)를 제1 방향(DR1) 상에서 바라본 측면도이며, 도 1c는 도 1a에 도시된 표시 장치를 제2 방향(DR2) 상에서 바라본 측면도이다. 도 1d는 도 1a에 도시된 표시 장치(DD)의 코너 영역을 바라본 사시도이다.
도 1a 내지 도 1d에는 표시 장치(DD)가 스마트폰인 것을 예시적으로 도시하였다. 그러나, 이에 제한되지 않으며, 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 내비게이션, 게임기, 또는 스마트워치 등과 같은 중소형 전자장치 등 일 수 있다.
표시 장치(DD)에는 이미지가 표시되는 입체형 액티브 영역(AA1, AA2)이 정의될 수 있다. 입체형 액티브 영역(AA1, AA2)은 제1 액티브 영역(AA1) 및 제2 액티브 영역(AA2)을 포함할 수 있다. 제1 액티브 영역(AA1) 및 제2 액티브 영역(AA2)은 형상적으로 구분된 영역일 뿐 실질적으로 하나의 표시면을 구현할 수 있다.
제1 액티브 영역(AA1)은 전면 액티브 영역(AAm), 제1 측면 액티브 영역(AAb1), 제2 측면 액티브 영역(AAb2), 제3 측면 액티브 영역(AAb3), 및 제4 측면 액티브 영역(AAb4)을 포함할 수 있다.
전면 액티브 영역(AAm)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행하다. 전면 액티브 영역(AAm)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)과 평행할 수 있다. 표시 장치(DD)의 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분될 수 있다.
제1 측면 액티브 영역(AAb1), 제2 측면 액티브 영역(AAb2), 제3 측면 액티브 영역(AAb3), 및 제4 측면 액티브 영역(AAb4)은 전면 액티브 영역(AAm)의 제1 측, 제2 측, 제3 측, 및 제4 측으로부터 각각 밴딩되며 연장될 수 있다. 즉, 제1 측면 액티브 영역(AAb1), 제2 측면 액티브 영역(AAb2), 제3 측면 액티브 영역(AAb3), 및 제4 측면 액티브 영역(AAb4)은 전면 액티브 영역(AAm)으로부터 소정의 곡률을 갖고 휘어진 영역일 수 있다. 제1 내지 제4 측면 액티브 영역들(AAb1-AAb4)은 제3 방향(DR3) 상에서 제1 곡률 내지 제4 곡률을 각각 갖도록 휘어질 수 있다. 제1 내지 제4 측면 액티브 영역들(AAb1-AAb4) 각각은 단곡률을 가질 수 있다. 제1 내지 제4 측면 액티브 영역들(AAb1-AAb4)의 곡률 또는 곡률반경은 서로 동일하거나, 일부가 동일하고 일부가 다를 수 있다.
제2 액티브 영역(AA2)은 복수로 제공될 수 있다. 예를 들어, 복수의 제2 액티브 영역들(AA2)은 제1 측면 액티브 영역(AAb1)과 제2 측면 액티브 영역(AAb2) 사이, 제2 측면 액티브 영역(AAb2)과 제3 측면 액티브 영역(AAb3) 사이, 제3 측면 액티브 영역(AAb3)과 제4 측면 액티브 영역(AAb4) 사이, 및 제1 측면 액티브 영역(AAb1)과 제4 측면 액티브 영역(AAb4) 사이에 정의될 수 있다. 제2 액티브 영역(AA2)은 코너 액티브 영역이라 지칭될 수 있다. 제2 액티브 영역들(AA2) 각각은 제3 방향(DR3) 상에서 소정의 곡률을 갖도록 휘어질 수 있다. 제2 액티브 영역들(AA2)은 각각은 다곡률(또는 복곡률)을 가질 수 있다.
도 1d에 도시된 제2 액티브 영역(AA2)을 참고하면, 제2 액티브 영역(AA2)은 전면 액티브 영역(AAm), 제1 측면 액티브 영역(AAb1), 및 제2 측면 액티브 영역(AAb2)과 인접하다. 제2 액티브 영역(AA2)은 제 제1 측면 액티브 영역(AAb1), 및 제2 측면 액티브 영역(AAb2)에 가장 인접한 영역(또는 두 영역의 경계)에서 최대 곡률(C-M)을 갖고, 제1 측면 액티브 영역(AAb1), 및 제2 측면 액티브 영역(AAb2)으로부터 가장 멀리 떨어진 영역에서 최소 곡률(C-L)을 가질 수 있다. 가장 큰 곡률(C-M)은 제1 측면 액티브 영역(AAb1)의 제1 곡률 및 제2 측면 액티브 영역(AAb2)의 제2 곡률과 동일할 수 있다. 곡률은 곡률 반경과 반비례한다.
본 발명의 일 실시예에서, 제1 액티브 영역(AA1) 및 제2 액티브 영역들(AA2)은 모두 이미지를 표시할 수 있다. 다만, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제1 액티브 영역(AA1)의 제1 측면 액티브 영역(AAb1), 제2 측면 액티브 영역(AAb2), 제3 측면 액티브 영역(AAb3), 제4 측면 액티브 영역(AAb4), 및 제2 액티브 영역들(AA2) 중 적어도 어느 하나는 이미지를 표시하지 않는 베젤 영역일 수도 있다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치(DD)의 분해 사시도이고, 도 2b는 본 발명의 일 실시예에 따른 표시 모듈(DM)의 단면도이고, 도 2c는 본 발명의 일 실시예에 따른 표시 패널(100)의 평면도이다. 도 2d는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다.
도 2a 내지 도 2d를 참조하면, 표시 장치(DD)는 윈도우(WM) 및 표시 모듈(DM)을 포함할 수 있다. 별도로 도시하지 않았으나, 표시 장치(DD)는 표시 모듈(DM)을 지지하는 지지부재를 더 포함할 수 있다. 지지부재는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 지지부재는 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다.
윈도우(WM)는 표시 모듈(DM) 위에 배치된다. 윈도우(WM)는 광학적으로 투명할 수 있다. 이에 따라, 표시 패널(100)에 표시된 영상은 윈도우(WM)를 투과하여 사용자에게 시인될 수 있다. 즉, 표시 장치(DD)의 표시면은 윈도우(WM)에 의해서 정의될 수 있다.
윈도우(WM)는 실질적으로 표시 장치(DD)의 외면을 제공한다. 윈도우(WM)는 도 1a 내지 도 1d를 참조하여 설명한 제1 액티브 영역(AA1) 및 제2 액티브 영역(AA2)을 제공할 수 있다.
윈도우(WM)의 베이스 부재는 전면 영역(FS) 및 전면 영역(FS)으로부터 밴딩된 측면 영역들(ES1-ES4) 및 측면 영역들(ES1-ES4)에 인접한 코너 영역들(CS1-CS4)을 포함할 수 있다. 전면 영역(FS)은 전면 액티브 영역(AAm, 도 1a 참조)에 대응하고, 측면 영역들(ES1-ES4)은 제1 내지 제4 측면 액티브 영역들(AAb1-AAb4, 도 1a 참조)에 대응하고, 코너 영역들(CS1-CS4)은 제2 액티브 영역들(AA2, 도 1a 참조)에 대응할 수 있다. 본 명세서에서 “영역과 영역이 대응한다”는 것은 영역과 영역이 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
본 발명의 일 예로, 윈도우(WM)는 4개의 측면 영역들(ES1-ES4), 즉 전면 영역(FS)의 4개의 측부(sides)로부터 각각 밴딩된 제1 측면 영역(ES1), 제2 측면 영역(ES2), 제3 측면 영역(ES3) 및 제4 측면 영역(ES4)를 포함할 수 있다. 본 실시예에서, 전면 영역(FS)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해서 정의된 평면일 수 있다. 제1 내지 제4 측면 영역들(ES1-ES4)은 제1 내지 제4 측면 액티브 영역들(AAb1-AAb4, 도 1a 참조) 중 대응하는 영역들과 동일한 곡률을 가질 수 있다.
본 발명의 일 예로, 제1 내지 제4 측면 영역들(ES1-ES4)은 서로 동일한 곡률 반경을 가질 수 있다. 또 다른 일 예로, 제1 및 제3 측면 영역들(ES1, ES3)은 서로 동일한 곡률 반경을 갖고, 제2 및 제4 측면 영역들(ES2, ES4)는 서로 동일한 곡률 반경을 갖되, 제1 및 제3 측면 영역들(ES1, ES3)은 제2 및 제4 측면 영역들(ES3, ES4)과 다른 곡률 반경을 가질 수 있다.
제1 내지 제4 코너 영역들(CS1-CS4) 각각은 적어도 두 개 이상의 곡률을 가질 수 있다. 제1 내지 제4 코너 영역들(CS1-CS4) 각각은 서로 다른 곡률을 갖는 곡면들이 연속적으로 연결된 형상을 가질 수 있다.
도 2b에 도시된 것과 같이, 표시 모듈(DM)은 표시 패널(100), 센서층(200), 및 반사 방지층(300)을 포함할 수 있다. 표시 패널(100), 센서층(200), 및 반사 방지층(300) 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2b에는 접착층 없이 연속적으로 형성된 표시 모듈(DM)을 도시하였다. 표시 패널(100), 센서층(200), 및 반사 방지층(300) 사이에는 접착부재가 선택적으로 배치될 수 있다.
표시 패널(100)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시 패널(100)은 발광형 표시 패널일 수 있으며, 예를 들어, 표시 패널(100)은 유기발광 표시 패널, 무기발광 표시 패널, 유기-무기발광 표시 패널, 퀀텀닷 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 표시 패널(100)은 표시층으로 지칭될 수 있다. 이하, 표시 패널(100)은 유기발광 표시 패널로 설명된다.
센서층(200)은 표시 패널(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(200)은 연속된 공정을 통해 표시 패널(100) 위에 형성될 수 있다. 이 경우, 센서층(200)은 표시 패널(100) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 센서층(200)과 표시 패널(100) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(200)과 표시 패널(100) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다. 또는, 센서층(200)은 표시 패널(100)과 접착 부재를 통해 서로 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다.
반사 방지층(300)은 센서층(200) 위에 배치될 수 있다. 반사 방지층(300)은 표시 모듈(DM)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사 방지층(300)은 연속된 공정을 통해 센서층(200) 위에 형성될 수 있다. 반사 방지층(300)은 컬러 필터들을 포함할 수 있다. 상기 컬러 필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러 필터들은 표시 패널(100)에 포함된 화소들의 발광 컬러들을 고려하여 배열될 수 있다. 또한, 반사 방지층(300)은 상기 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다. 반사 방지층(300)에 대한 구체적인 설명은 후술된다.
도 2c를 참조하면, 표시 패널(100)은 화소가 배치된 표시 영역(DA1, DA2)을 포함할 수 있다. 본 발명의 일 예로, 표시 영역(DA1, DA2)은 제1 표시 영역(DA1, 이하 제1 영역) 및 제2 표시 영역(DA2, 이하 제2 영역)을 포함할 수 있다. 별도로 도시되지 않았으나, 표시 패널(100)에는 엣지를 따라 정의된 비표시 영역이 정의될 수 도 있다.
제1 영역(DA1)은 전면 표시 영역(DA_F) 및 제1 내지 제4 측면 표시 영역들(DA_E1-DA_E4)을 포함할 수 있다. 전면 표시 영역(DA_F)은 표시 모듈(DM)이 윈도우(WM)에 부착될 때, 전면 영역(FS)에 대응하는 영역이다. 제1 내지 제4 측면 표시 영역들(DA_E1-DA_E4)은 표시 모듈(DM)이 윈도우(WM)에 부착될 때, 제1 내지 제4 측면 영역들(ES1-ES4)에 각각 대응하는 영역이다. 제2 영역(DA2)은 제1 내지 제4 코너 표시 영역(DA_C1-DA_C4)을 포함할 수 있다. 제1 내지 제4 코너 표시 영역들(DA_C1-DA_C4)은 표시 모듈(DM)이 윈도우(WM)에 부착될 때, 제1 내지 제4 코너 영역들(CS1-CS4)에 각각 대응하는 영역이다.
표시 패널(100)은 제2 측면 표시 영역(DA_E2)으로부터 연장되는 제3 영역(PP)을 더 포함할 수 있다. 제3 영역(PP)에는 구동칩(D-IC) 및 패드들이 배치될 수 있다. 구동칩(D-IC)은 표시 패널(100)의 제1 및 제2 영역들(DA1, DA2)에 구동 신호를 제공할 수 있다. 구동칩(D-IC)은 표시 패널(100) 상에 실장될 수 있다. 표시 패널(100)은 패드들을 통해 인쇄회로기판(미-도시)과 전기적으로 연결될 수 있다. 본 발명의 일 실시예에서, 구동칩(D-IC)은 인쇄회로기판 상에 실장될 수도 있다. 제3 영역(PP)은 전면 표시 영역(DA_F)의 배면 상에 배치되도록 밴딩될 수 있다.
도 2d는 도 1d에 도시된 제2 액티브 영역(AA2)의 단면에 해당한다. 도 2d에는 전면 영역(FS)에 결합된 전면 표시 영역(DA_F) 및 제1 코너 영역(CS1)에 결합된 제1 코너 표시 영역(DA_C1)이 도시되었다. 도 2d에 있어서, 표시 모듈(DM)이 윈도우(WM)에 부착된 것으로 도시되었고, 영역 표시는 표시 패널(100)을 기준으로 도시되었다.
도 3a는 도 2c의 XX'영역을 확대하여 도시한 평면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 2c 및 도 3a를 참조하면, 표시 패널(100)은 제1 영역(DA1)에 배치된 제1 댐(DM1) 및 제2 영역(DA2)에 배치된 복수의 제2 댐(DM2)을 포함할 수 있다. 예를 들어, 제1 댐(DM1)은 전면 표시 영역(DA_F) 및 제1 내지 제4 측면 표시 영역들(DA_E1-DA_E4)을 둘러싸는 형상을 가질 수 있다. 제2 댐들(DM2)은 제1 내지 제4 코너 표시 영역(DA_C1-DA_C4)에 각각 제공될 수 있다. 즉, 하나의 코너 표시 영역, 예컨대, 제1 코너 표시 영역(DA_C1)에는 제2 댐들(DM2)이 배치될 수 있다. 제2 댐들(DM2)에 의해 각각 정의된 영역은 스트라이프 영역으로 지칭될 수 있다.
도 3b를 참조하면, 도 3a의 B-B'에 대응하는 부분이 도시되었다. 도 3b에는 제1 댐(DM1), 제2 댐(DM2), 제1 유기봉지층(142-1), 및 제2 유기봉지층(142-2)이 예시적으로 도시되었다. 제1 댐(DM1) 및 제2 댐(DM2) 각각은 모노머 제공시 모노머의 흐름을 제어 하고, 모노머에 의해 형성된 제1 유기봉지층(142-1) 및 제2 유기봉지층(142-2) 각각이 외부로 노출되는 것을 막아주는 역할을 할 수 있다.
제1 댐(DM1)의 높이(HT1)와 제2 댐(DM2)의 높이(HT2)는 서로 동일할 수 있다. 예를 들어, 제1 댐(DM1) 및 제2 댐(DM2) 각각은 적층된 복수의 층들을 포함할 수 있다. 서로 동일한 조성물의 층들을 포함할 수 있다. 다만, 제1 댐(DM1)의 높이(HT1)와 제2 댐(DM2)의 높이(HT2)는 서로 상이할 수도 있다.
제1 댐(DM1)의 폭(WT1)과 제2 댐(DM2)의 폭(WT2)은 서로 상이할 수 있다. 예컨대, 제1 댐(DM1)의 폭(WT1)은 제2 댐(DM2)의 폭(WT2)보다 클 수 있다.
제1 유기봉지층(142-1)의 두께(14TK1)는 제2 유기봉지층(142-2)의 두께(14TK2)보다 클 수 있다. 제2 유기봉지층(142-2)을 형성하기 위한 모노머가 제공되는 영역의 면적은 제1 유기봉지층(142-1)을 형성하기 위한 모노머가 제공되는 영역의 면적보다 좁다. 따라서, 공정 마진을 고려하여 제2 유기봉지층(142-2)의 두께(14TK2)는 제1 유기봉지층(142-1)의 두께(14TK1)보다 작게 설계될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 5a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 4는 제1 영역(DA1)을 포함하는 표시 모듈의 단면도이고, 도 5a는 제2 영역(DA2)을 포함하는 표시 모듈의 단면도이다.
도 4 및 도 5a를 참조하면, 표시 패널(100)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(110) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이 후, 회로층(120)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
버퍼층(BFL)은 베이스층(110) 위에 배치될 수 있다. 버퍼층(BFL)은 베이스층(110)으로부터 금속 원자들이나 불순물들이 반도체 패턴으로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BFL)은 반도체 패턴을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절하여, 반도체 패턴이 균일하게 형성되도록 할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 예를 들어, 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 반도체 패턴은 저온 폴리 실리콘을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다. 반도체 패턴은 산화물 반도체를 포함할 수도 있다.
도 4 및 도 5a는 버퍼층(BFL) 위에 배치된 반도체 패턴의 일부분을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 4 및 도 5a 각각에서는 화소에 포함되는 하나의 트랜지스터(100PC)를 도시하였다. 도 4에는 제1 영역(DA1)에 배치된 제1 발광 소자(100PE-1), 도 5a에는 제2 영역(DA2)에 배치된 제2 발광 소자(100PE-2)를 예시적으로 도시하였다.
트랜지스터(100PC)의 소스 영역(S1), 액티브 영역(A1), 및 드레인 영역(D1)이 반도체 패턴으로부터 형성될 수 있다. 소스 영역(S1) 및 드레인 영역(D1)은 단면 상에서 액티브 영역(A1)으로부터 서로 반대 방향으로 연장될 수 있다. 도 4 및 도 5a 각각에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인 영역(D1)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(100PC)의 게이트(G1)는 제1 절연층(10) 위에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 액티브 영역(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층 또는 실리콘나이트라이드층일 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있으며, 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층 또는 실리콘나이트라이드층일 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층들(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 제1 영역(DA1)에 배치된 제1 발광 소자(100PE-1), 제2 영역(DA2)에 배치된 제2 발광 소자(100PE-2), 화소 정의막(70), 제1 영역(DA1)에 배치된 제1 스페이서(SP1), 제2 영역(DA2)에 배치된 제2 스페이서(SP2)를 포함할 수 있다. 예를 들어, 제1 발광 소자(100PE-1) 및 제2 발광 소자(100PE-2) 각각은 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
제1 발광 소자(100PE-1)는 제1 화소 전극(AE1), 제1 발광층(EL1), 및 공통 전극(CE)을 포함할 수 있다. 제2 발광 소자(100PE-2)는 제2 화소 전극(AE2), 제2 발광층(EL2), 및 공통 전극(CE)을 포함할 수 있다.
제1 화소 전극(AE1) 및 제2 화소 전극(AE2) 각각은 제6 절연층(60) 위에 배치될 수 있다. 제1 화소 전극(AE1)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치될 수 있다. 화소 정의막(70)은 블랙의 색상을 가질 수 있다. 화소 정의막(70)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
화소 정의막(70)은 제1 화소 전극(AE1) 및 제2 화소 전극(AE2) 각각의 일부분을 커버할 수 있다. 화소 정의막(70)에는 제1 개구(70-OP1) 및 제2 개구(70-OP2)가 정의될 수 있다. 화소 정의막(70)의 제1 개구(70-OP1)는 제1 화소 전극(AE1)의 일부분과 중첩하고, 다른 일부분과 비중첩할 수 있다. 즉, 제1 개구(70-OP1)는 제1 화소 전극(AE1)의 적어도 일부분을 노출시킨다. 화소 정의막(70)의 제2 개구(70-OP2)는 제2 화소 전극(AE2)의 일부분과 중첩하고, 다른 일부분과 비중첩할 수 있다. 즉, 제2 개구(70-OP2)는 제2 화소 전극(AE2)의 적어도 일부분을 노출시킨다.
제1 스페이서(SP1)는 제1 영역(DA1)에 배치되며, 화소 정의막(70) 위에 배치될 수 있다. 제2 스페이서(SP2)는 제2 영역(DA2)에 배치되며, 화소 정의막(70) 위에 배치될 수 있다. 제1 스페이서(SP1) 및 제2 스페이서(SP2)는 제1 개구(70-OP1) 및 제2 개구(70-OP2)와 이격된 영역에 배치될 수 있다.
제1 스페이서(SP1) 및 제2 스페이서(SP2) 각각은 제1 발광층(EL1) 및 제2 발광층(EL2)을 형성 시에 사용되는 증착용 마스크, 예를 들어, 파인 메탈 마스크에 의한 찍힘 현상을 방지하기 위해 제공될 수 있다.
제1 개구(70-OP1)를 정의하는 화소 정의막(70)의 제1 측벽(70S1)과 제1 스페이서(SP1)의 엣지(SP1e) 사이의 거리(DT1)는 제2 개구(70-OP2)를 정의하는 화소 정의막(70)의 제2 측벽(70S2)과 제2 스페이서(SP2)의 엣지(SP2e) 사이의 거리(DT2)보다 작을 수 있다.
화소 정의막(70)은 제1 영역(DA1)에 배치된 제1 화소 정의 부분 및 제2 영역(DA2)에 배치된 제2 화소 정의 부분을 포함할 수 있다. 제1 화소 정의 부분의 전체 면적에서 제1 스페이서(SP1)에 의해 커버되는 제1 화소 정의 부분의 면적 비율은 제2 화소 정의 부분의 전체 면적에서 제2 스페이서(SP2)에 의해 커버되는 제2 화소 정의 부분의 면적 비율보다 클 수 있다. 이 경우, 상대적으로 넓은 면적을 커버하는 제1 스페이서(SP1)에 의해 표시 장치(DD, 도 1a 참조)의 내구성이 향상될 수 있고, 상대적으로 좁은 면적을 커버하는 제2 스페이서(SP2)에 의해 표시 장치(DD, 도 1a 참조)의 얼룩 불량이 감소될 수 있다. 제1 및 제2 스페이서들(SP1, SP2)에 대한 구체적인 설명은 후술된다.
제1 발광층(EL1)은 제1 화소 전극(AE1) 위에 배치되고, 제2 발광층(EL2)은 제2 화소 전극(AE2) 위에 배치될 수 있다. 제1 발광층(EL1)은 제1 개구(70-OP1)에 대응하는 영역에 배치되며, 제2 발광층(EL2)은 제2 개구(70-OP2)에 대응하는 영역에 배치될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 제1 무기봉지층(141), 제1 및 제2 유기봉지층들(142-1, 142-2), 및 제2 무기봉지층(143)을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
제1 및 제2 무기봉지층들(141, 143)은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 제1 및 제2 유기봉지층들(142-1, 142-2)은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 제1 및 제2 무기봉지층들(141, 143)은 은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 제1 및 제2 유기봉지층들(142-1, 142-2)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
제1 유기봉지층(142-1)은 제1 무기봉지층(141) 및 제2 무기봉지층(143) 사이에 배치되며, 제1 영역(DA1)에 배치될 수 있다. 제2 유기봉지층(142-2)은 제1 무기봉지층(141) 및 제2 무기봉지층(143) 사이에 배치되며, 제2 영역(DA2)에 배치될 수 있다. 제1 유기봉지층(142-1)의 제1 두께(14TK1)는 제2 유기봉지층(142-2)의 제2 두께(14TK2)보다 클 수 있다. 제1 두께(14TK1) 및 제2 두께(14TK2) 각각은 화소 정의막(70)의 평평한 상면과 중첩하는 영역에서의 두께일 수 있다. 예를 들어, 제1 두께(14TK1)는 제2 두께(14TK2)보다 2배 두꺼울 수 있고, 제1 두께(14TK1)는 8㎛, 제2 두께(14TK2)는 4㎛일 수 있다. 다만, 이는 일 예일 뿐, 제1 두께(14TK1)가 제2 두께(14TK2)보다 크면 될 뿐, 상술한 수치에 제한되는 것은 아니다.
센서층(200)은 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 커버 절연층(205)을 포함할 수 있다.
베이스층(201)은 표시 패널(100) 위에 직접 배치될 수 있다. 베이스층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐주석아연산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
센서층(200)은 상호정전용량의 변화를 통해 외부 입력에 대한 정보를 획득하거나, 자기정전용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다. 예를 들어, 센서층(200)은 감지 패턴들 및 브릿지 패턴들을 포함할 수 있다. 감지 패턴들 및 브릿지 패턴들 중 적어도 일부는 제1 도전층(202)에 포함되고, 감지 패턴들 및 브릿지 패턴들 중 적어도 일부는 제2 도전층(204)에 포함될 수 있다.
감지 패턴들 및 브릿지 패턴들은 제1 영역(DA1)과 중첩하여 배치되며, 제2 영역(DA2)과는 비중첩할 수 있다. 이 경우, 도 1a에 도시된 표시 장치(DD)는 전면 액티브 영역(AAm), 제1 측면 액티브 영역(AAb1), 제2 측면 액티브 영역(AAb2), 제3 측면 액티브 영역(AAb3), 및 제4 측면 액티브 영역(AAb4)을 통해 외부 입력을 감지하고, 제2 액티브 영역(AA2)은 영상만 표시할 뿐 외부 입력을 감지하지 않을 수 있다.
감지 절연층(203) 및 커버 절연층(205)은 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 또는, 감지 절연층(203) 및 커버 절연층(205)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 감지 절연층(203)은 유기층으로 지칭될 수 있다. 일 실시예에서, 커버 절연층(205)은 생략될 수도 있다.
센서층(200)의 베이스층(201), 감지 절연층(203), 및 커버 절연층(205)은 봉지 성능 향상을 위해 제1 영역(DA1)과 중첩하는 부분뿐만 아니라, 제2 영역(DA2)과 중첩하는 부분에도 제공될 수 있다. 도 5a에서는 베이스층(201), 감지 절연층(203), 및 커버 절연층(205) 모두가 제2 영역(DA2)과 중첩하여 배치된 것을 예로 들어 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 베이스층(201), 감지 절연층(203), 및 커버 절연층(205) 중 적어도 하나만이 제2 영역(DA2)에 배치될 수도 있다.
반사 방지층(300)은 센서층(200) 위에 배치될 수 있다. 반사 방지층(300)은 분할층(310), 컬러 필터들(320) 및 평탄화층(330)를 포함할 수 있다.
분할층(310)을 구성하는 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 분할층(310)은 블랙컬러를 갖는 층으로, 일 실시예에서 분할층(310)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 분할층(310)은 블랙 매트릭스로 지칭될 수도 있다.
분할층(310)에는 복수의 분할 개구들(310-OP)이 정의될 수 있다. 컬러 필터들(320)은 복수의 분할 개구들(310-OP) 각각에 배치될 수 있다. 평탄화층(330)은 컬러 필터들(320)을 커버할 수 있다. 평탄화층(330)은 유기물을 포함할 수 있으며, 평탄화층(330)의 상면에 평탄면을 제공할 수 있다. 일 실시예에서, 평탄화층(330)은 생략될 수도 있다.
도 5b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 5b는 제2 영역(DA2)을 포함하는 표시 모듈의 단면도이다. 도 5b를 설명함에 있어서 도 5a와 차이가 있는 부분에 대해서만 설명된다.
도 4 및 도 5b를 참조하면, 센서층(200)은 제1 영역(DA1)과만 중첩하고, 제2 영역(DA2)과 비중첩할 수 있다. 예컨대, 센서층(200)을 구성하는 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 커버 절연층(205)은 모두 제2 영역(DA2)과 비중첩할 수 있다.
제2 영역(DA2)에서 표시 패널(100) 위에 반사 방지층(300)이 직접 배치될 수 있다. 센서층(200)이 제2 영역(DA2)과 비중첩함에 따라 제2 영역(DA2)의 두께는 보다 얇아질 수 있고, 복곡률을 갖는 제2 영역(DA2)의 형상 변형이 보다 용이해질 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 6은 제1 영역(DA1, 도 4 참조)에 배치된 제1 화소 정의 부분(70-1) 및 제1 스페이서(SP1)를 도시한 것이다. 도 7은 도 6의 C-C'을 따라 절단한 단면을 도시한 단면도이다. 도 7에는 제1 화소 전극(AE1), 제1 화소 정의 부분(70-1), 및 제1 스페이서(SP1)가 도시되었다.
도 6 및 도 7을 참조하면, 제1 스페이서(SP1)는 제1 높이(SHT1)의 제1 돌출 부분(PP1) 및 제1 돌출 부분(PP1)의 상면으로부터 더 돌출된 제1 추가 돌출 부분(APP1)을 포함할 수 있다. 제1 돌출 부분(PP1)과 제1 돌출 부분(PP1)은 동일한 물질을 포함하며, 일체의 형상을 가질 수 있다. 제1 스페이서(SP1)의 엣지(SP1e)는 제1 돌출 부분(PP1)의 엣지일 수 있다.
제1 돌출 부분(PP1)은 제1 화소 정의 부분(70-1)과 유사한 형상을 가질 수 있다. 예를 들어, 제1 돌출 부분(PP1)에는 제1 개구(70-OP1)와 중첩하는 제1 스페이서 개구(SP1-OP)가 정의될 수 있다. 제1 스페이서 개구(SP1-OP)는 제1 개구(70-OP1)보다 클 수 있다.
제1 추가 돌출 부분(APP1)은 복수로 제공되며 서로 이격되어 배열될 수 있다. 도 6 에서는 제1 추가 돌출 부분(APP1)이 평면 상에서 원형 형상을 가진 것을 예로 들어 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제1 추가 돌출 부분(APP1)은 다각형, 타원형, 비정형 등 다양한 형상을 가질 수 있다.
제1 화소 정의 부분(70-1)의 전체 면적에서 제1 스페이서(SP1)에 의해 커버되는 제1 화소 정의 부분(70-1)의 일부분의 면적 비율은 소정의 값 이상일 수 있다. 예를 들어, 상기 소정의 값은 50%일 수 있다. 즉, 제1 화소 정의 부분(70-1)의 상면의 50% 이상은 제1 스페이서(SP1)에 의해 커버될 수 있다. 제1 화소 정의 부분(70-1)의 커버되는 면적이 증가되면 증가될수록, 표시 장치(DD, 도 1a 참조)의 내구성이 향상될 수 있다.
표시 장치(DD, 도 1a 참조)에 펜을 이용하여 입력을 제공하는 경우, 펜의 이동 방향에 따라 인장 스트레인 또는 압축 스트레인이 발생될 수 있다. 본 발명의 실시예에 따르면, 제1 스페이서(SP1)에 의해 커버되는 제1 화소 정의 부분(70-1)의 비율이 증가됨에 따라, 외부 스트레스에 의한 막 들뜸 현상 또는 막 형상 변형이 감소될 수 있다. 그 결과, 내구성이 향상된 표시 장치(DD, 도 1a 참조)가 제공될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 9a는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 8은 제2 영역(DA2, 도 2c 참조)에 배치된 제2 화소 정의 부분(70-2) 및 제2 스페이서(SP2)를 도시한 것이다. 도 9a은 도 8의 D-D'을 따라 절단한 단면을 도시한 단면도이다. 도 9a에는 제2 화소 전극(AE2), 제2 화소 정의 부분(70-2), 및 제2 스페이서(SP2)가 도시되었다.
도 8 및 도 9a를 참조하면, 제2 스페이서(SP2)는 제2 높이(SHT2)의 제2 돌출 부분(PP2) 및 제2 돌출 부분(PP2)의 상면으로부터 더 돌출된 제2 추가 돌출 부분(APP2)을 포함할 수 있다. 제2 돌출 부분(PP2) 및 제2 돌출 부분(PP2)은 동일한 물질을 포함하며, 일체의 형상을 가질 수 있다. 제2 스페이서(SP2)의 엣지(SP2e)는 제2 돌출 부분(PP2)의 엣지일 수 있다.
제2 돌출 부분(PP2)은 제2 화소 정의 부분(70-2)과 유사한 형상을 가질 수 있다. 예를 들어, 제2 돌출 부분(PP2)에는 제2 개구(70-OP2)와 중첩하는 제2 스페이서 개구(SP2-OP)가 정의될 수 있다. 제2 스페이서 개구(SP2-OP)는 제2 개구(70-OP2)보다 클 수 있다.
제1 개구(70-OP1, 도 6 참조)의 크기와 제2 개구(70-OP2)의 크기가 동일할 때, 제2 스페이서 개구(SP2-OP)의 크기는 제1 스페이서 개구(SP1-OP, 도 6 참조)의 크기보다 클 수 있다.
제2 화소 정의 부분(70-2)의 전체 면적에서 제2 스페이서(SP2)에 의해 커버되는 제2 화소 정의 부분(70-2)의 일부분의 면적 비율은 소정의 값 미만일 수 있다. 예를 들어, 상기 소정의 값은 50%일 수 있다. 즉, 제2 화소 정의 부분(70-2)의 상면의 50% 미만은 제2 스페이서(SP2)에 의해 커버될 수 있다.
제2 영역(DA2, 도 5a 참조)에 제공되는 제2 유기 봉지층(142-2, 도 5a 참조)의 두께는 제1 영역(DA1, 도 4 참조)에 제공되는 제1 유기 봉지층(142-1, 도 5a 참조)의 두께보다 얇다. 이 경우, 상대적으로 얇은 두께를 갖는 제2 유기 봉지층(142-2, 도 5a 참조)에 얼룩 불량이 발생할 가능성이 높다. 본 발명의 실시예에 따르면, 제2 스페이서(SP2)가 제2 화소 정의 부분(70-2)을 커버하는 면적을 감소시키는 경우, 제2 유기 봉지층(142-2, 도 5a 참조)의 상면의 평탄도가 향상되고, 그에 따라 얼룩 불량이 감소 또는 제거될 수 있다.
제2 돌출 부분(PP2)의 제2 높이(SHT2)는 제1 돌출 부분(PP1, 도 7 참조)의 제1 높이(SHT1, 도 7 참조)보다 작을 수 있다. 이 경우, 제2 유기 봉지층(142-2, 도 5a 참조)의 상면의 평탄도가 보다 더 향상될 수 있다.
제1 스페이서(SP1, 도 7 참조)의 최대 높이와 제2 스페이서(SP2)의 최대 높이는 실질적으로 동일할 수 있다. 따라서, 제1 돌출 부분(PP1, 도 7 참조)의 제1 높이(SHT1, 도 7 참조)가 제2 돌출 부분(PP2)의 제2 높이(SHT2)와 상이함에 따라, 제1 추가 돌출 부분(APP1, 도 7 참조)의 제3 높이(ASHT1, 도 7 참조)는 제2 추가 돌출 부분(APP2)의 제4 높이(ASHT2)보다 작을 수 있다.
도 9b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 9b는 도 8의 D-D'을 따라 절단한 단면을 도시한 단면도이며, 도 9b를 설명함에 있어서, 도 9a와 차이가 있는 부분에 대해서 설명된다.
도 8 및 도 9b를 참조하면, 제2 스페이서(SP2a)는 제2 높이(SHT2a)의 제2 돌출 부분(PP2a) 및 제2 돌출 부분(PP2a)의 상면으로부터 더 돌출된 제2 추가 돌출 부분(APP2a)을 포함할 수 있다. 제2 돌출 부분(PP2a)의 제2 높이(SHT2a)는 제1 돌출 부분(PP1, 도 7 참조)의 제1 높이(SHT1, 도 7 참조)와 실질적으로 동일할 수 있고, 제2 추가 돌출 부분(APP2a)의 제4 높이(ASHT2a)는 제1 추가 돌출 부분(APP1, 도 7 참조)의 제3 높이(ASHT1, 도 7 참조)와 실질적으로 동일할 수 있다.
본 발명의 실시예에 따르면, 제2 화소 정의 부분(70-2)의 전체 면적에서 제2 스페이서(SP2a)에 의해 커버되는 제2 화소 정의 부분(70-2)의 면적 비율은 제1 화소 정의 부분(70-1, 도 6 참조)의 전체 면적에서 제1 스페이서(SP1, 도 6 참조)에 의해 커버되는 제1 화소 정의 부분(70-1, 도 6 참조)의 면적 비율보다 작을 수 있다. 이 경우, 제2 유기 봉지층(142-2, 도 5a 참조)의 상면의 평탄도가 향상될 수 있고, 그에 따라, 얼룩 불량이 감소 또는 제거될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 11은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 10은 제2 영역(DA2, 도 2c 참조)에 배치된 제2 화소 정의 부분(70-2) 및 제2 스페이서(SP2b)를 도시한 것이다. 도 11은 도 10의 E-E'을 따라 절단한 단면을 도시한 단면도이다. 도 11에는 제2 화소 전극(AE2), 제2 화소 정의 부분(70-2), 및 제2 스페이서들(SP2b)이 도시되었다.
제2 스페이서들(SP2b) 각각은 제2 높이(SHT2)의 제2 돌출 부분(PP2b) 및 제2 돌출 부분(PP2b)의 상면으로부터 더 돌출된 제2 추가 돌출 부분(APP2b)을 포함할 수 있다. 제2 스페이서들(SP2b)은 서로 이격되어 배열될 수 있다.
제2 돌출 부분(PP2b) 및 제2 돌출 부분(PP2b) 각각이 평면 상에서 원형 형상을 가진 것을 예로 들어 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제2 돌출 부분(PP2b) 및 제2 돌출 부분(PP2b) 각각은 다각형, 타원형, 비정형 등 다양한 형상을 가질 수 있다.
본 발명의 실시예에 따르면, 제2 화소 정의 부분(70-2)의 전체 면적에서 제2 스페이서(SP2b)에 의해 커버되는 제2 화소 정의 부분(70-2)의 면적 비율은 제1 화소 정의 부분(70-1, 도 6 참조)의 전체 면적에서 제1 스페이서(SP1, 도 6 참조)에 의해 커버되는 제1 화소 정의 부분(70-1, 도 6 참조)의 면적 비율보다 작을 수 있다. 이 경우, 제2 유기 봉지층(142-2, 도 5a 참조)의 상면의 평탄도가 향상될 수 있고, 그에 따라, 얼룩 불량이 감소 또는 제거될 수 있다.
도 12은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 13은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 12는 제2 영역(DA2, 도 2c 참조)에 배치된 제2 화소 정의 부분(70-2) 및 제2 스페이서(SP2c)를 도시한 것이다. 도 13은 도 12의 F-F'을 따라 절단한 단면을 도시한 단면도이다. 도 13에는 제2 화소 전극(AE2), 제2 화소 정의 부분(70-2), 및 제2 스페이서들(SP2c)이 도시되었다.
제2 스페이서들(SP2c)은 서로 이격되어 배열될 수 있다. 제2 스페이서들(SP2c) 각각이 평면 상에서 원형 형상을 가진 것을 예로 들어 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제2 스페이서들(SP2c) 각각은 다각형, 타원형, 비정형 등 다양한 형상을 가질 수 있다.
본 발명의 실시예에 따르면, 제2 화소 정의 부분(70-2)의 전체 면적에서 제2 스페이서들(SP2c)에 의해 커버되는 제2 화소 정의 부분(70-2)의 면적 비율은 제1 화소 정의 부분(70-1, 도 6 참조)의 전체 면적에서 제1 스페이서(SP1, 도 6 참조)에 의해 커버되는 제1 화소 정의 부분(70-1, 도 6 참조)의 면적 비율보다 작을 수 있다. 이 경우, 제2 유기 봉지층(142-2, 도 5a 참조)의 상면의 평탄도가 향상될 수 있고, 그에 따라, 얼룩 불량이 감소 또는 제거될 수 있다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 일부를 도시한 단면도들이다.
도 14a를 참조하면, 화소 정의막(70)이 형성된다. 화소 정의막(70) 위에 감광성 폴리이미드층(SPL)이 형성된다. 이 후, 마스크(MK)는 감광성 폴리이미드층(SPL) 위에 정렬된다.
마스크(MK)에는 풀톤 영역(FTA), 제1 하프톤 영역(HT1A), 제2 하프톤 영역(HTA2A), 차광 영역(BKA)이 정의된다. 풀톤 영역(FTA)은 마스크(MK)에서 투과율이 가장 높은 영역일 수 있고, 차광 영역(BKA)은 마스크(MK)에서 투과율이 가장 낮은 영역일 수 있다. 예를 들어, 풀톤 영역(FTA)의 투과율은 100%에 가까울 수 있으며, 차광 영역(BKA)의 투과율은 0%에 가까울 수 있다.
제1 하프톤 영역(HT1A) 및 제2 하프톤 영역(HT2A)은 입사되는 광의 일부분을 투과시키는 영역일 수 있다. 제1 하프톤 영역(HT1A) 및 제2 하프톤 영역(HT2A) 각각의 투과율은 차광 영역(BKA)보다 높고 풀톤 영역(FTA)보다 낮을 수 있다.
제1 하프톤 영역(HT1A)의 폭(MWT1)은 제2 하프톤 영역(HT2A)의 폭(MWT2)보다 클 수 있다. 제1 하프톤 영역(HT1A)은 제1 영역(DA1)과 중첩하여 정렬될 수 있고, 제2 하프톤 영역(HT2A)은 제2 영역(DA2)과 중첩하여 정렬될 수 있다.
마스크(MK)를 정렬한 상태에서, 자외선 광을 감광성 폴리이미드층(SPL)에 조사한다. 광을 조사받은 감광성 폴리이미드층(SPL)의 특성은 변화되고, 현상 공정을 통해 감광성 폴리이미드층(SPL)이 패터닝된다.
도 14a 및 도 14b를 참조하면, 감광성 폴리이미드층(SPL)이 패터닝되어 제1 스페이서(SP1) 및 제2 스페이서(SP2)가 형성된다. 제1 하프톤 영역(HT1A)의 폭(MWT1)이 제2 하프톤 영역(HT2A)의 폭(MWT2)보다 크기 때문에, 제1 스페이서(SP1)의 최대폭은 제2 스페이서(SP2)의 최대폭보다 클 수 있다.
또한, 제1 하프톤 영역(HT1A)의 투과율은 제2 하프톤 영역(HT2A)의 투과율보다 높을 수 있다. 따라서, 제2 하프톤 영역(HT2A)에 대응하여 형성된 제2 스페이서(SP2)의 일부분의 높이는 제1 하프톤 영역(HT1A)에 대응하여 형성된 제1 스페이서(SP1)의 일부분의 높이보다 낮을 수 있다.
본 발명에 따르면, 제1 영역(DA1)에 배치된 제1 스페이서(SP1)에 의해 커버되는 화소 정의막(70)의 비율이 증가될수록, 외부 스트레스에 의한 막 들뜸 현상 또는 막 형상 변형이 감소될 수 있다. 그 결과, 내구성이 향상된 표시 장치(DD, 도 1a 참조)가 제공될 수 있다. 또한, 제2 영역(DA2)에 배치된 제2 스페이서(SP2)에 의해 제2 유기 봉지층(142-2, 도 5a 참조)의 상면의 평탄도가 향상될 수 있고, 그에 따라, 얼룩 불량이 감소 또는 제거될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 100: 표시 패널
DA1: 제1 영역 DA2: 제2 영역
70: 화소 정의막 70-1: 제1 화소 정의 부분
70-2: 제2 화소 정의 부분 SP1: 제1 스페이서
SP2: 제2 스페이서

Claims (20)

  1. 제1 영역 및 제2 영역이 정의된 표시 패널을 포함하고,
    상기 표시 패널은,
    상기 제1 영역에 배치되며 제1 화소 전극을 포함하는 제1 발광 소자;
    상기 제2 영역에 배치되며 제2 화소 전극을 포함하는 제2 발광 소자;
    상기 제1 화소 전극의 일부분과 중첩하는 제1 개구 및 상기 제2 화소 전극의 일부분과 중첩하는 제2 개구가 정의된 화소 정의막;
    상기 제1 영역에 배치되며 상기 화소 정의막 위에 배치된 제1 스페이서; 및
    상기 제2 영역에 배치되며 상기 화소 정의막 위에 배치된 제2 스페이서를 포함하고,
    평면 상에서 보았을 때, 상기 제1 개구를 정의하는 상기 화소 정의막의 제1 측벽과 상기 제1 스페이서의 엣지 사이의 거리는 상기 제2 개구를 정의하는 상기 화소 정의막의 제2 측벽과 상기 제2 스페이서의 엣지 사이의 거리보다 작은 표시 장치.
  2. 제1 항에 있어서,
    상기 화소 정의막은 상기 제1 영역과 중첩하는 제1 화소 정의 부분 및 상기 제2 영역과 중첩하는 제2 화소 정의 부분을 포함하고,
    평면 상에서 보았을 때, 상기 제1 화소 정의 부분의 전체 면적에서 상기 제1 스페이서와 중첩하는 상기 제1 화소 정의 부분의 일부분의 면적 비율은 상기 제2 화소 정의 부분의 전체 면적에서 상기 제2 스페이서와 중첩하는 상기 제2 화소 정의 부분의 일부분의 면적 비율보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 스페이서는 제1 높이의 제1 돌출 부분 및 상기 제1 돌출 부분의 상면으로부터 돌출된 제1 추가 돌출 부분을 포함하고, 상기 제1 스페이서의 상기 엣지는 상기 제1 돌출 부분의 엣지인 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 돌출 부분에는 상기 화소 정의막의 상기 제1 개구와 중첩하는 제1 스페이서 개구가 정의되고, 상기 제1 스페이서 개구는 상기 제1 개구보다 큰 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 스페이서는 제2 높이의 제2 돌출 부분 및 상기 제2 돌출 부분의 상면으로부터 돌출된 제2 추가 돌출 부분을 포함하고, 상기 제2 스페이서의 상기 엣지는 상기 제2 돌출 부분의 엣지인 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 높이는 상기 제1 높이보다 낮은 표시 장치.
  7. 제5 항에 있어서,
    상기 제2 돌출 부분에는 상기 화소 정의막의 상기 제2 개구와 중첩하는 제2 스페이서 개구가 정의되고, 상기 제2 스페이서 개구는 상기 제2 개구보다 큰 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 스페이서 개구의 크기는 상기 제1 스페이서 개구의 크기보다 큰 표시 장치.
  9. 제5 항에 있어서,
    상기 제1 추가 돌출 부분 및 상기 제2 추가 돌출 부분 각각은 복수로 제공되고, 상기 복수의 제1 추가 돌출 부분들은 서로 이격되어 배열되고, 상기 복수의 제2 추가 돌출 부분들은 서로 이격되어 배열된 표시 장치.
  10. 제3 항에 있어서,
    상기 제2 스페이서는 복수로 제공되고, 상기 복수의 제2 스페이서들은 서로 이격되어 배열된 표시 장치.
  11. 제10 항에 있어서,
    상기 복수의 제2 스페이서들 각각의 높이는 상기 제1 높이보다 큰 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 영역은 전면 표시 영역, 상기 전면 표시 영역의 제1 측으로부터 밴딩된 제1 측면 표시 영역, 상기 전면 표시 영역의 제2 측으로부터 밴딩된 제2 측면 표시 영역을 포함하고,
    상기 제2 영역은 상기 제1 측면 표시 영역과 상기 제2 측면 표시 영역 사이의 코너 표시 영역인 표시 장치.
  13. 제12 항에 있어서,
    상기 표시 패널은,
    상기 제1 영역에 배치된 제1 댐;
    상기 제2 영역에 배치된 복수의 제2 댐들;
    상기 제1 영역을 커버하며, 상기 제1 댐에 둘러싸인 영역에 배치된 제1 유기봉지층; 및
    상기 제2 영역에 배치되며, 상기 복수의 제2 댐들에 둘러싸인 영역들에 각각 배치된 복수의 제2 유기봉지층들을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 유기봉지층의 두께는 상기 복수의 제2 유기봉지층들 각각의 두께보다 큰 표시 장치.
  15. 제1 항에 있어서,
    상기 표시 패널 위에 배치되며, 상기 제1 개구 및 상기 제2 개구와 각각 대응하는 복수의 분할 개구들이 정의된 분할층, 상기 복수의 분할 개구들에 각각 대응하여 배치된 복수의 컬러 필터들을 포함하는 반사 방지; 및
    상기 표시 패널과 상기 반사 방지층 사이에 배치되어 외부 입력을 감지하는 센서층을 더 포함하는 표시 장치.
  16. 전면 표시 영역, 상기 전면 표시 영역의 제1 측으로부터 밴딩된 제1 측면 표시 영역, 상기 전면 표시 영역의 제2 측으로부터 밴딩된 제2 측면 표시 영역을 포함하는 제1 영역, 및 제1 측면 표시 영역과 상기 제2 측면 표시 영역 사이의 제2 영역이 정의된 표시 패널을 포함하고,
    상기 표시 패널은,
    상기 제1 영역에 배치되며 제1 화소 전극을 포함하는 제1 발광 소자;
    상기 제2 영역에 배치되며 제2 화소 전극을 포함하는 제2 발광 소자;
    상기 제1 화소 전극의 일부분과 중첩하는 제1 개구가 정의되며 상기 제1 영역에 배치된 제1 화소 정의 부분 및 상기 제2 화소 전극의 일부분과 중첩하는 제2 개구가 정의되며 상기 제2 영역에 배치된 제2 화소 정의 부분을 포함하는 화소 정의막;
    상기 제1 영역에 배치되며 상기 제1 화소 정의 부분 위에 배치된 제1 스페이서; 및
    상기 제2 영역에 배치되며 상기 제2 화소 정의 부분 위에 배치된 제2 스페이서를 포함하고, 평면 상에서 보았을 때, 상기 제1 화소 정의 부분의 전체 면적에서 상기 제1 스페이서와 중첩하는 상기 제1 화소 정의 부분의 일부분의 면적 비율은 상기 제2 화소 정의 부분의 전체 면적에서 상기 제2 스페이서와 중첩하는 상기 제2 화소 정의 부분의 일부분의 면적 비율보다 큰 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 스페이서는 제1 높이의 제1 돌출 부분 및 상기 제1 돌출 부분의 상면으로부터 돌출된 제1 추가 돌출 부분을 포함하고,
    상기 제1 돌출 부분에는 상기 제1 화소 정의 부분의 상기 제1 개구와 중첩하는 제1 스페이서 개구가 정의되고, 상기 제1 스페이서 개구는 상기 제1 개구보다 큰 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 스페이서는 제2 높이의 제2 돌출 부분 및 상기 제2 돌출 부분의 상면으로부터 돌출된 제2 추가 돌출 부분을 포함하고, 상기 제2 돌출 부분에는 상기 제2 화소 정의부분의 상기 제2 개구와 중첩하는 제2 스페이서 개구가 정의되고, 상기 제2 스페이서 개구는 상기 제2 개구 및 상기 제1 스페이서 개구 각각 보다 큰 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 높이는 상기 제1 높이보다 낮은 표시 장치.
  20. 제16 항에 있어서,
    상기 표시 패널은,
    상기 제1 영역에 배치된 제1 댐;
    상기 제2 영역에 배치된 복수의 제2 댐들;
    상기 제1 영역을 커버하며, 상기 제1 댐에 둘러싸인 영역에 배치된 제1 유기봉지층; 및
    상기 제2 영역에 배치되며, 상기 복수의 제2 댐들에 둘러싸인 영역들에 각각 배치된 복수의 제2 유기봉지층들을 더 포함하고, 상기 제1 유기봉지층의 두께는 상기 복수의 제2 유기봉지층들 각각의 두께보다 큰 표시 장치.
KR1020210137924A 2021-10-15 2021-10-15 표시 장치 KR20230054573A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210137924A KR20230054573A (ko) 2021-10-15 2021-10-15 표시 장치
US17/886,793 US20230122827A1 (en) 2021-10-15 2022-08-12 Display device
CN202211225707.3A CN115996604A (zh) 2021-10-15 2022-10-09 显示装置
EP22200537.3A EP4167705A1 (en) 2021-10-15 2022-10-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210137924A KR20230054573A (ko) 2021-10-15 2021-10-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20230054573A true KR20230054573A (ko) 2023-04-25

Family

ID=83689992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210137924A KR20230054573A (ko) 2021-10-15 2021-10-15 표시 장치

Country Status (4)

Country Link
US (1) US20230122827A1 (ko)
EP (1) EP4167705A1 (ko)
KR (1) KR20230054573A (ko)
CN (1) CN115996604A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020351B2 (en) * 2016-06-24 2018-07-10 Lg Display Co., Ltd. Electroluminescence display device
KR102508251B1 (ko) * 2017-11-28 2023-03-08 엘지디스플레이 주식회사 폴더블 표시장치
KR102548987B1 (ko) * 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
KR20210004006A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20230122827A1 (en) 2023-04-20
EP4167705A1 (en) 2023-04-19
CN115996604A (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
US11056546B2 (en) Display device and method of manufacturing display device
CN108231835B (zh) 显示模块
KR20200044264A (ko) 표시 장치
KR20210109716A (ko) 표시장치
US20240114743A1 (en) Display module having increased transmittance and electronic device including the display module
US11537232B2 (en) Electronic device
KR20230054573A (ko) 표시 장치
US11950475B2 (en) Display device including light-emitting layers with opposing-direction portions
US11449164B1 (en) Display device
CN219418134U (zh) 显示设备
KR102572772B1 (ko) 표시 장치 및 이의 제조 방법
KR102494044B1 (ko) 표시 장치
KR102406621B1 (ko) 표시 장치 및 이의 제조 방법
CN219124695U (zh) 显示装置
US20230350518A1 (en) Display device
KR20220049098A (ko) 전자 장치
KR20220121964A (ko) 표시 장치
KR20220041261A (ko) 표시 장치
KR20230020051A (ko) 표시 장치
KR20230078892A (ko) 발광 표시 장치
KR20230023865A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230061597A (ko) 표시장치
KR20230148444A (ko) 전자 장치