KR20220045314A - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220045314A
KR20220045314A KR1020200127856A KR20200127856A KR20220045314A KR 20220045314 A KR20220045314 A KR 20220045314A KR 1020200127856 A KR1020200127856 A KR 1020200127856A KR 20200127856 A KR20200127856 A KR 20200127856A KR 20220045314 A KR20220045314 A KR 20220045314A
Authority
KR
South Korea
Prior art keywords
source
drain
top surface
pattern
drain contact
Prior art date
Application number
KR1020200127856A
Other languages
English (en)
Inventor
이원혁
박종철
박상덕
신홍식
이도행
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200127856A priority Critical patent/KR20220045314A/ko
Priority to US17/318,079 priority patent/US11848364B2/en
Priority to CN202110972491.6A priority patent/CN114388500A/zh
Priority to TW110133319A priority patent/TW202230785A/zh
Publication of KR20220045314A publication Critical patent/KR20220045314A/ko
Priority to US18/502,324 priority patent/US20240072140A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다. 반도체 장치는 활성 패턴 상에, 서로 간에 이격되어 배치된 제1 소오스/드레인 패턴 및 제2 소오스/드레인 패턴, 제1 소오스/드레인 패턴과 연결되고, 제1 소오스/드레인 배리어막과 제1 소오스/드레인 배리어막 상의 제1 소오스/드레인 필링막을 포함하는 제1 소오스/드레인 컨택, 제2 소오스/드레인 패턴과 연결되는 제2 소오스/드레인 컨택, 및 제1 소오스/드레인 컨택 및 제2 소오스/드레인 컨택 사이의 활성 패턴 상에 배치되고, 게이트 전극과 게이트 전극 상의 게이트 캡핑 패턴을 포함하는 게이트 구조체를 포함하고, 제1 소오스/드레인 컨택의 상면은 게이트 구조체의 상면보다 낮고, 활성 패턴의 상면으로부터 제1 소오스/드레인 배리어막의 상면까지 높이는 활성 패턴의 상면으로부터 제1 소오스/드레인 필링막의 상면까지 높이보다 작다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다.
최근 정보 매체의 급속한 보급에 따라 반도체 장치의 기능도 비약적으로 발전하고 있다. 최근의 반도체 제품들의 경우, 경쟁력 확보를 위해 낮은 비용, 고품질을 위해 제품의 고집적화가 요구된다. 고집적화를 위해, 반도체 장치는 스케일링 다운이 진행되고 있다.
한편, 피치 크기가 줄어듦에 따라, 반도체 장치 내의 컨택들 사이에서 정전 용량 감소 및 전기적 안정성 확보하기 위한 연구가 필요하다.
본 발명이 해결하려는 과제는, 소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 활성 패턴 상에, 서로 간에 이격되어 배치된 제1 소오스/드레인 패턴 및 제2 소오스/드레인 패턴, 제1 소오스/드레인 패턴과 연결되고, 제1 소오스/드레인 배리어막과 제1 소오스/드레인 배리어막 상의 제1 소오스/드레인 필링막을 포함하는 제1 소오스/드레인 컨택, 제2 소오스/드레인 패턴과 연결되는 제2 소오스/드레인 컨택, 및 제1 소오스/드레인 컨택 및 제2 소오스/드레인 컨택 사이의 활성 패턴 상에 배치되고, 게이트 전극과 게이트 전극 상의 게이트 캡핑 패턴을 포함하는 게이트 구조체를 포함하고, 제1 소오스/드레인 컨택의 상면은 게이트 구조체의 상면보다 낮고, 활성 패턴의 상면으로부터 제1 소오스/드레인 배리어막의 상면까지 높이는 활성 패턴의 상면으로부터 제1 소오스/드레인 필링막의 상면까지 높이보다 작다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 활성 영역 및 필드 영역을 포함하는 기판, 활성 영역에, 기판으로부터 돌출되고, 제1 방향으로 연장되는 적어도 하나 이상의 활성 패턴, 활성 영역에, 게이트 전극과 게이트 전극 상의 게이트 캡핑 패턴을 포함하는 게이트 구조체로, 게이트 전극은 적어도 하나 이상의 활성 패턴과 교차하고, 제2 방향으로 연장되는 게이트 전극, 적어도 하나 이상의 활성 패턴 상에 배치되는 소오스/드레인 패턴, 게이트 전극과 연결되는 게이트 컨택으로, 게이트 컨택의 적어도 일부는 활성 영역 상에 배치되는 게이트 컨택, 소오스/드레인 패턴과 연결되는 소오스/드레인 컨택, 및 소오스/드레인 컨택 상에, 소오스/드레인 컨택과 연결된 배선 구조체를 포함하고, 소오스/드레인 컨택은 직접 연결된 제1 부분과 제2 부분을 포함하고, 소오스/드레인 컨택의 제2 부분의 상면의 높이는 소오스/드레인 컨택의 제1 부분의 상면의 높이보다 높고, 배선 구조체는 소오스/드레인 컨택의 제2 부분과 연결되고, 소오스/드레인 컨택은 소오스/드레인 필링막과, 소오스/드레인 필링막의 측벽 및 바닥면을 따라 연장된 소오스/드레인 배리어막을 포함하고, 소오스/드레인 컨택의 제1 부분에서, 소오스/드레인 배리어막은 상기 소오스/드레인 필링막의 측벽의 일부 상에 배치된다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 또 다른 태양은 활성 패턴 상에, 서로 간에 이격되고, 순차적으로 배치된 제1 내지 제3 소오스/드레인 패턴, 제1 소오스/드레인 패턴과 연결되고, 제1 소오스/드레인 배리어막과 제1 소오스/드레인 배리어막 상의 제1 소오스/드레인 필링막을 포함하는 제1 소오스/드레인 컨택, 제2 소오스/드레인 패턴과 연결되고, 제2 소오스/드레인 배리어막과 제2 소오스/드레인 배리어막 상의 제2 소오스/드레인 필링막을 포함하는 제2 소오스/드레인 컨택, 제3 소오스/드레인 패턴과 연결되고, 제3 소오스/드레인 배리어막과 제3 소오스/드레인 배리어막 상의 제3 소오스/드레인 필링막을 포함하는 제3 소오스/드레인 컨택, 제1 소오스/드레인 컨택 및 제2 소오스/드레인 컨택 사이에 배치되고, 제1 게이트 전극과 제1 게이트 전극 상의 제1 게이트 캡핑 패턴을 포함하는 제1 게이트 구조체, 제2 소오스/드레인 컨택 및 제3 소오스/드레인 컨택 사이에 배치되고, 제2 게이트 전극과 제2 게이트 전극 상의 제2 게이트 캡핑 패턴을 포함하는 제2 게이트 구조체, 및 제1 게이트 전극과 연결되는 게이트 컨택을 포함하고, 제1 소오스/드레인 컨택의 상면 및 제2 소오스/드레인 컨택의 상면은 제2 게이트 구조체의 상면보다 낮고, 제3 소오스/드레인 컨택의 상면은 제2 게이트 구조체의 상면과 동일 평면에 놓이고, 활성 패턴의 상면으로부터 제1 소오스/드레인 배리어막의 상면까지 높이는 활성 패턴의 상면으로부터 제1 소오스/드레인 필링막의 상면까지 높이보다 작다.
상기 다른 과제를 해결하기 위한 본 발명의 반도체 장치 제조 방법의 일 태양은 인접하는 게이트 구조체 사이에 배치된 소오스/드레인 패턴 상에, 프리 소오스/드레인 배리어막과 프리 소오스/드레인 배리어막 상의 프리 소오스/드레인 필링막을 포함하는 프리 소오스/드레인 컨택을 형성하고, 프리 소오스/드레인 배리어막 및 프리 소오스/드레인 필링막의 일부를 제거하여, 소오스/드레인 패턴 상에 소오스/드레인 컨택을 형성하고, 소오스/드레인 컨택은 소오스/드레인 배리어막 및 소오스/드레인 필링막을 포함하고, 소오스/드레인 배리어막의 일부를 리세스하는 것을 포함하고, 게이트 구조체는 게이트 전극과, 게이트 전극 상의 게이트 캡핑 패턴을 포함하고, 리세스된 소오스/드레인 배리어막의 상면은 상기 게이트 전극의 상면보다 낮다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다.
도 2 내지 도 4는 각각 도 1의 A - A, B - B 및 C - C를 따라 절단한 단면도이다.
도 5a 및 도 5b는 도 1의 P 부분의 예시적인 평면도를 도시한 도면이다.
도 6은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 7은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 8은 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 9 및 도 10은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 11 및 도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 13은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 15 및 도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 17 내지 도 20은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 21 내지 도 24는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 25 및 도 26은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다.
도 27 내지 도 31은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
몇몇 실시예에 따른 반도체 장치에 관한 도면에서는, 예시적으로, 핀형 패턴 형상의 채널 영역을 포함하는 핀형 트랜지스터(FinFET), 나노 와이어 또는 나노 시트를 포함하는 트랜지스터, MBCFETTM(Multi-Bridge Channel Field Effect Transistor)을 도시하였지만, 이에 제한되는 것은 아니다. 몇몇 실시예에 따른 반도체 장치는 터널링 트랜지스터(tunneling FET), 또는 3차원(3D) 트랜지스터를 포함할 수 있음은 물론이다. 몇몇 실시예들에 따른 반도체 장치는 평면(planar) 트랜지스터를 포함할 수 있음은 물론이다, 또한, 몇몇 실시예에 따른 반도체 장치는 양극성 접합(bipolar junction) 트랜지스터, 횡형 이중 확산 트랜지스터(LDMOS) 등을 포함할 수도 있다.
도 1 내지 도 5b를 참조하여, 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다. 도 2 내지 도 4는 각각 도 1의 A - A, B - B 및 C - C를 따라 절단한 단면도이다. 도 5a 및 도 5b는 도 1의 P 부분의 예시적인 평면도를 도시한 도면이다. 설명의 편의성을 위해, 도 1에서는 배선 구조체(205)를 도시하지 않았다.
도 1 내지 도 5b를 참고하면, 몇몇 실시예들에 따른 반도체 장치는 적어도 하나 이상의 제1 활성 패턴(AP1)과, 적어도 하나 이상의 제2 활성 패턴(AP2)과, 적어도 하나 이상의 게이트 구조체(GS)와, 제1 소오스/드레인 컨택(170)과, 제2 소오스/드레인 컨택(270)과, 게이트 컨택(180)을 포함할 수 있다.
기판(100)은 제1 활성 영역(RX1)과, 제2 활성 영역(RX2)과, 필드 영역(FX)을 포함할 수 있다. 필드 영역(FX)은 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)과 바로 인접하여 형성될 수 있다. 필드 영역(FX)은 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)과 경계를 이룰 수 있다.
제1 활성 영역(RX1)과 제2 활성 영역(RX2)은 서로 간에 이격되어 있다. 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)은 필드 영역(FX)에 의해 분리될 수 있다.
다르게 설명하면, 서로 이격되어 있는 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)의 주변에, 소자 분리막이 배치될 수 있다. 이 때, 소자 분리막 중, 제1 활성 영역(RX1) 및 제2 활성 영역(RX2) 사이에 있는 부분이 필드 영역(FX)일 수 있다. 예를 들어, 반도체 장치의 일 예가 될 수 있는 트랜지스터의 채널 영역이 형성되는 부분이 활성 영역일 수 있고, 활성 영역에 형성된 트랜지스터의 채널 영역을 구분하는 부분이 필드 영역일 수 있다. 또는, 활성 영역은 트랜지스터의 채널 영역으로 사용되는 핀형 패턴 또는 나노 시트가 형성되는 부분이고, 필드 영역은 채널 영역으로 사용되는 핀형 패턴 또는 나노 시트가 형성되지 않는 영역일 수 있다.
도 3 및 도 4에서 도시되는 것과 같이, 필드 영역(FX)은 깊은 트렌치(DT)에 의해 정의될 수 있지만, 이에 제한되는 것은 아니다. 덧붙여, 본 발명이 속하는 기술 분야의 통상의 기술자는 어느 부분이 필드 영역이고, 어느 부분이 활성 영역인지 구분할 수 있음은 자명하다.
기판(100)은 실리콘 기판 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다.
적어도 하나 이상의 제1 활성 패턴(AP1)은 제1 활성 영역(RX1)에 형성될 수 있다. 제1 활성 패턴(AP1)은 제1 활성 영역(RX1)의 기판(100)으로부터 돌출되어 있을 수 있다. 제1 활성 패턴(AP1)은 기판(100) 상에, 제1 방향(X)을 따라서 길게 연장될 수 있다. 적어도 하나 이상의 제2 활성 패턴(AP2)은 제2 활성 영역(RX2)에 형성될 수 있다. 제2 활성 패턴(AP2)에 관한 설명은 제1 활성 패턴(AP1)에 관한 설명과 실질적으로 동일할 수 있다.
몇몇 실시예들에 따른 반도체 장치에서, 각각의 제1 활성 패턴(AP1)은 예를 들어, 핀형 패턴일 수 있다. 제1 활성 패턴(AP1)은 트랜지스터의 채널 패턴으로 사용될 수 있다. 제1 활성 패턴(AP1)과, 제2 활성 패턴(AP2)은 각각 3개인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 하나 이상일 수 있다.
제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 예를 들어, 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 화합물 반도체를 포함할 수 있고, 예를 들어, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체를 포함할 수 있다.
IV-IV족 화합물 반도체는 예를 들어, 탄소(C), 규소(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물일 수 있다.
III-V족 화합물 반도체는 예를 들어, III족 원소로 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나와 V족 원소인 인(P), 비소(As) 및 안티모늄(Sb) 중 하나가 결합되어 형성되는 이원계 화합물, 삼원계 화합물 또는 사원계 화합물 중 하나일 수 있다.
필드 절연막(105)은 기판(100) 상에 형성될 수 있다. 필드 절연막(105)은 제1 활성 영역(RX1)과, 제2 활성 영역(RX2)과, 필드 영역(FX)에 걸쳐 형성될 수 있다. 필드 절연막(105)는 깊은 트렌치(DT)를 채울 수 있다.
필드 절연막(105)은 제1 활성 패턴(AP1)의 측벽의 일부 및 제2 활성 패턴(AP2)의 측벽의 일부 상에 형성될 수 있다. 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 필드 절연막(105)의 상면보다 위로 돌출될 수 있다. 필드 절연막(105)은 예를 들어, 산화막, 질화막, 산질화막 또는 이들의 조합막을 포함할 수 있다.
적어도 하나 이상의 게이트 구조체(GS)는 필드 절연막(105) 상에 배치될 수 있다. 게이트 구조체(GS)는 제2 방향(Y)으로 연장될 수 있다. 인접하는 게이트 구조체(GS)는 제1 방향(X)으로 이격될 수 있다.
게이트 구조체(GS)는 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2) 상에 배치될 수 있다. 게이트 구조체(GS)는 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)과 교차할 수 있다. 게이트 구조체(GS)는 예를 들어, 제1 게이트 구조체(GS_1)과, 제2 게이트 구조체(GS_2)를 포함할 수 있다.
게이트 구조체(GS)는 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)에 걸쳐 배치되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 즉, 게이트 구조체(GS) 중 일부는 두 부분으로 분리되어, 제1 활성 영역(RX1) 및 제2 활성 영역(RX2) 상에 배치될 수 있다.
게이트 구조체(GS)는 게이트 전극(120)과, 게이트 절연막(130)과, 게이트 스페이서(140)과, 게이트 캡핑 패턴(145)를 포함할 수 있다.
게이트 전극(120)은 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2) 상에 형성될 수 있다. 게이트 전극(120)은 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)과 교차할 수 있다. 게이트 전극(120)은 필드 절연막(105)의 상면보다 돌출된 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)을 감쌀 수 있다. 게이트 전극(120)은 제2 방향(Y)으로 연장된 장변과, 제1 방향(X)으로 연장된 단변을 포함할 수 있다.
게이트 전극의 상면(120US)은 제1 활성 패턴의 상면(AP_US)을 향해 리세스된 오목한 곡면일 수 있지만, 이에 제한되는 것은 아니다. 즉, 도시된 것과 달리, 게이트 전극의 상면(120US)은 평평한 평면일 수도 있다.
게이트 전극(120)은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
게이트 전극(120)은 각각 도전성 금속 산화물, 도전성 금속 산질화물 등을 포함할 수 있고, 상술한 물질이 산화된 형태를 포함할 수도 있다.
게이트 스페이서(140)은 게이트 전극(120)의 측벽 상에 배치될 수 있다. 게이트 스페이서(140)은 제2 방향(Y)으로 연장될 수 있다. 게이트 스페이서(140)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
게이트 절연막(130)은 제1 활성 패턴(AP1), 제2 활성 패턴(AP2) 및 필드 절연막(105) 상에 형성될 수 있다. 게이트 절연막(130)은 게이트 전극(120)과, 게이트 스페이서(140) 사이에 형성될 수 있다.
게이트 절연막(130)은 필드 절연막(105)보다 위로 돌출된 제1 활성 패턴(AP1)의 프로파일과, 필드 절연막(105)의 상면을 따라 형성될 수 있다. 도시되지 않았지만, 필드 절연막(105)보다 위로 돌출된 제1 활성 패턴(AP1)의 프로파일을 따라 계면막이 더 형성될 수 있다. 게이트 절연막(130)은 각각 계면막 상에 형성될 수 있다. 도시되지 않았지만, 게이트 절연막(130)은 필드 절연막(105)보다 위로 돌출된 제2 활성 패턴(AP2)의 프로파일을 따라 형성될 수 있다.
게이트 절연막(130)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전 상수가 큰 고유전율 물질을 포함할 수 있다. 고유전율 물질은 예를 들어, 보론 질화물(boron nitride), 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 절연막(130)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 절연막(130)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 절연막(130)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 절연막(130)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
게이트 캡핑 패턴(145)은 게이트 전극의 상면(120US) 및 게이트 스페이서(140)의 상면 상에 배치될 수 있다. 게이트 캡핑 패턴(145)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도시된 것과 달리, 게이트 캡핑 패턴(145)은 게이트 스페이서(140) 사이에 배치될 수 있다. 이와 같은 경우, 게이트 캡핑 패턴의 상면(145US)은 게이트 스페이서(140)의 상면과 동일 평면에 놓일 수 있다. 이하의 설명에서, 게이트 캡핑 패턴의 상면(145US)은 게이트 구조체(GS)의 상면인 것으로 설명한다.
소오스/드레인 패턴(150)은 제1 활성 패턴(AP1) 상에 배치될 수 있다. 소오스/드레인 패턴(150)은 기판(100) 상에 위치할 수 있다. 소오스/드레인 패턴(150)은 에피택셜 패턴을 포함할 수 있다. 소오스/드레인 패턴(150)은 제1 활성 패턴(AP1)을 채널 영역으로 사용하는 트랜지스터의 소오스/드레인에 포함될 수 있다.
소오스/드레인 패턴(150)은 예를 들어, 제1 내지 제3 소오스/드레인 패턴(150_1, 150_2, 150_3)을 포함할 수 있다. 제1 내지 제3 소오스/드레인 패턴(150_1, 150_2, 150_3)은 제1 방향(X)으로 순차적으로 배치될 수 있다. 제1 내지 제3 소오스/드레인 패턴(150_1, 150_2, 150_3)은 서로 간에 이격될 수 있다.
예를 들어, 제1 게이트 구조체(GS_1)은 제1 소오스/드레인 패턴(150_1) 및 제2 소오스/드레인 패턴(150_2) 사이에 배치될 수 있다. 제2 게이트 구조체(GS_2)는 제2 소오스/드레인 패턴(150_2) 및 제3 소오스/드레인 패턴(150_3) 사이에 배치될 수 있다.
도 3에서, 소오스/드레인 패턴(150)은 적어도 하나 이상의 제1 활성 패턴(AP1) 상에 배치될 수 있다. 소오스/드레인 패턴(150)은 제2 방향(Y)으로 길게 연장된 형태를 가질 수 있다. 소오스/드레인 패턴(150)은 제1 활성 패턴(AP1) 중 채널로 사용되는 채널 패턴부와 연결될 수 있다.
소오스/드레인 패턴(150)은 각각의 제1 활성 패턴(AP1) 상에 형성된 3개의 에피택셜 패턴이 합쳐진(merged) 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 즉, 각각의 제1 활성 패턴(AP1) 상에 형성된 에피택셜 패턴은 서로 간에 분리되어 있을 수 있다. 또는, 인접하는 2개의 에피택셜막은 합쳐지고, 나머지 1개는 분리되어 있을 수도 있다.
일 예로, 필드 절연막(105)과 소오스/드레인 패턴(150) 사이 공간에, 에어갭(air gap)이 배치될 수 있다. 다른 예로, 필드 절연막(105)과 소오스/드레인 패턴(150) 사이 공간에, 절연 물질이 채워질 수 있다.
제1 소오스/드레인 컨택(170)은 제1 활성 영역(RX1) 상에 배치될 수 있다. 제2 소오스/드레인 컨택(270)은 제2 활성 영역(RX2) 상에 배치될 수 있다. 게이트 컨택(180)은 게이트 구조체(GS) 상에 배치될 수 있다.
예를 들어, 제1 소오스/드레인 컨택(170)은 제1_1 소오스/드레인 컨택(170_1)과, 제1_2 소오스/드레인 컨택(170_2)과, 제1_3 소오스/드레인 컨택(170_3)을 포함할 수 있다. 제2 소오스/드레인 컨택(270)은 제2_1 소오스/드레인 컨택(270_1)과, 제2_2 소오스/드레인 컨택(270_2)과, 제2_3 소오스/드레인 컨택(270_3)을 포함할 수 있다.
제1 게이트 구조체(GS_1)는 제1_1 소오스/드레인 컨택(170_1) 및 제1_2 소오스/드레인 컨택(170_2) 사이와, 제2_1 소오스/드레인 컨택(270_1) 및 제2_2 소오스/드레인 컨택(270_2) 사이에 배치될 수 있다. 제2 게이트 구조체(GS_2)는 제1_2 소오스/드레인 컨택(170_2) 및 제1_3 소오스/드레인 컨택(170_3) 사이와, 제2_2 소오스/드레인 컨택(270_2) 및 제2_3 소오스/드레인 컨택(270_3) 사이에 배치될 수 있다.
도시된 것과 달리, 제1 소오스/드레인 컨택(170) 중 일부는 제2 소오스/드레인 컨택(270)의 일부와 직접 연결될 수 있다. 즉, 몇몇 실시예들에 따른 반도체 장치에서, 적어도 하나 이상이 소오스/드레인 컨택은 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)에 걸쳐 배치될 수 있다. 예를 들어, 제1_1 소오스/드레인 컨택(170_1)과 제2_1 소오스/드레인 컨택(270_1)는 직접 연결될 수 있다.
게이트 컨택(180)은 제1 게이트 컨택(180_1)과, 제2 게이트 컨택(180_2)를 포함할 수 있다. 제1 게이트 컨택(180_1)은 제1 게이트 구조체(GS_1)와 중첩되는 위치에 배치될 수 있다. 제2 게이트 컨택(180_2)은 제2 게이트 구조체(GS_2)와 중첩되는 위치에 배치될 수 있다. 도시된 것과 달리, 제2 게이트 컨택(180_2)은 제1 활성 영역(RX1) 상에 배치될 수 있음은 물론이다.
몇몇 실시예들에 따른 반도체 장치에서, 게이트 컨택(180)의 적어도 일부는 제1 활성 영역(RX1) 및 제2 활성 영역(RX2) 중 적어도 하나와 중첩되는 위치에 배치될 수 있다. 각각의 제1 게이트 컨택(180_1)의 적어도 일부 및 제2 게이트 컨택(180_2)의 적어도 일부는 제1 활성 영역(RX1) 및 제2 활성 영역(RX2) 상에 배치될 수 있다. 즉, 각각의 제1 게이트 컨택(180_1)의 적어도 일부 및 제2 게이트 컨택(180_2)의 적어도 일부는 제1 활성 영역(RX1) 및 제2 활성 영역(RX2)과 중첩되는 위치에 배치될 수 있다.
예를 들어, 제1 게이트 컨택(180_1)은 제1 활성 영역(RX1) 상에 전체적으로 배치될 수 있다. 제1 게이트 컨택(180_1)은 제1 활성 영역(RX1)과 전체적으로 중첩되는 위치에 배치될 수 있다. 제2 게이트 컨택(180_2)은 제2 활성 영역(RX2) 상에 전체적으로 배치될 수 있다. 제2 게이트 컨택(180_2)은 제2 활성 영역(RX2)과 전체적으로 중첩되는 위치에 배치될 수 있다.
제1 소오스/드레인 컨택(170)은 제1 활성 영역(RX1)에 형성된 소오스/드레인 패턴(150)과 연결될 수 있다. 도시되지 않았지만, 제2 소오스/드레인 컨택(270)은 제2 활성 영역(RX2)에 형성된 소오스/드레인 패턴과 연결될 수 있다. 제1 게이트 컨택(180_1) 및 제2 게이트 컨택(180_2)은 각각 게이트 구조체(GS)에 포함된 게이트 전극(120)과 연결될 수 있다.
이하의 설명은 제1 활성 영역(RX1) 상에 배치되는 제1 소오스/드레인 컨택(170) 및 제1 게이트 컨택(180_1)을 이용하여 설명한다.
제1 소오스/드레인 컨택(170)은 소오스/드레인 패턴(150)과 연결될 수 있다. 제1 소오스/드레인 컨택(170)은 소오스/드레인 패턴(150) 상에 배치될 수 있다.
제1 소오스/드레인 컨택(170)과 소오스/드레인 패턴(150) 사이에, 실리사이드막(155)이 형성될 수 있다. 실리사이드막(155)는 소오스/드레인 패턴(150)과 제1 소오스/드레인 컨택(170) 사이의 경계면의 프로파일을 따라 형성되는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 실리사이드막(155)는 예를 들어, 금속 실리사이드 물질을 포함할 수 있다.
제1_1 소오스/드레인 컨택(170_1)은 제1 소오스/드레인 패턴(150_1)과 연결될 수 있다. 제1_2 소오스/드레인 컨택(170_2)은 제2 소오스/드레인 패턴(150_2)과 연결될 수 있다. 제1_3 소오스/드레인 컨택(170_3)은 제3 소오스/드레인 패턴(150_3)과 연결될 수 있다.
예를 들어, 제1 게이트 컨택(180_1)은 제1_1 소오스/드레인 컨택(170_1)과 제1_2 소오스/드레인 컨택(170_2) 사이에 배치될 수 있다.
제1 소오스/드레인 컨택(170)은 제1 소오스/드레인 배리어막(170a)과, 제1 소오스/드레인 배리어막(170a) 상의 제1 소오스/드레인 필링막(170b)을 포함할 수 있다. 제1_1 소오스/드레인 컨택(170_1)과, 제1_2 소오스/드레인 컨택(170_2)과, 제1_3 소오스/드레인 컨택(170_3)은 각각 제1 소오스/드레인 배리어막(170a)과, 제1 소오스/드레인 필링막(170b)을 포함할 수 있다.
제1 소오스/드레인 필링막(170b)은 측벽들(170b_S11, 170b_S12, 170b_S21, 170b_S22)과, 바닥면(170b_BS)을 포함할 수 있다. 제1 소오스/드레인 필링막의 제1_1 측벽(170b_S11)은 제1 소오스/드레인 필링막의 제1_2 측벽(170b_S12)과 제2 방향(Y)으로 반대되는 면일 수 있다. 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21)은 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22)과 제1 방향(X)으로 반대되는 면일 수 있다.
제1 소오스/드레인 필링막의 바닥면(170b_BS)은 웨이비(wavy) 형상을 갖는 것으로 도시되었지만, 이에 제한되는 것은 아니다. 도시된 것과 달리, 제1 소오스/드레인 필링막의 바닥면(170b_BS)은 평평한 형상을 가질 수 있음은 물론이다.
제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 측벽들(170b_S11, 170b_S12, 170b_S21, 170b_S22)과, 제1 소오스/드레인 필링막의 바닥면(170b_BS)를 따라 연장될 수 있다. 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 바닥면(170b_BS) 전체를 따라 연장될 수 있다.
제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 측벽들(170b_S11, 170b_S12, 170b_S21, 170b_S22)의 일부를 따라 연장될 수 있다. 즉, 제1 소오스/드레인 필링막의 측벽들(170b_S11, 170b_S12, 170b_S21, 170b_S22)은 제1 소오스/드레인 배리어막(170a)에 의해 덮이지 않은 부분을 포함한다. 이에 관한 부분은 후술한다.
제1 소오스/드레인 배리어막(170a)은 예를 들어, 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru), 코발트(Co), 니켈(Ni), 니켈 보론(NiB), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 탄질화물(WCN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN), 백금(Pt), 이리듐(Ir), 로듐(Rh) 및 2차원 물질(Two-dimensional(2D) material) 중 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 2차원 물질은 금속성 물질 및/또는 반도체 물질일 수 있다. 2차원 물질(2D material)은 2차원 동소체(allotrope) 또는 2차원 화합물(compound)를 포함할 수 있고, 예를 들어, 그래핀(graphene), 몰리브덴 이황화물(MoS2), 몰리브덴 디셀레나이드(MoSe2), 텅스텐 디셀레나이드(WSe2), 텅스텐 이황화물(WS2), 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 즉, 상술한 2차원 물질은 예시적으로 열거되었을 뿐이므로, 본 발명의 반도체 장치에 포함될 수 있는 2차원 물질은 상술한 물질에 의해 제한되지 않는다.
제1 소오스/드레인 필링막(170b)은 예를 들어, 알루미늄(Al), 텅스텐(W), 코발트(Co), 루테늄(Ru), 은(Ag), 금(Au), 망간(Mn) 및 몰리브데넘(Mo) 중 적어도 하나를 포함할 수 있다.
제1 소오스/드레인 컨택(170)은 제1 부분(171)과, 제2 부분(172)을 포함할 수 있다. 제1 소오스/드레인 컨택의 제1 부분(171)은 제1 소오스/드레인 컨택의 제2 부분(172)과 직접 연결될 수 있다.
제1 소오스/드레인 컨택의 제2 부분(172)은 배선 구조체(205)가 랜딩되는 부분이다. 제1 소오스/드레인 컨택(170)은 제1 소오스/드레인 컨택의 제2 부분(172)을 통해 배선 구조체(205)와 연결될 수 있다. 제1 소오스/드레인 컨택의 제1 부분(171)은 배선 구조체(205)가 랜딩되는 부분이 아니다.
예를 들어, 도 2와 같은 단면도에서, 제1 소오스/드레인 컨택의 제2 부분(172)은 배선 구조체(205)와 연결되는 부분에 위치할 수 있다. 제1 소오스/드레인 컨택의 제1 부분(171)은 배선 구조체(205)와 연결되지 않는 부분에 위치할 수 있다.
또한, 게이트 컨택(180)과 제1 소오스/드레인 컨택(170)이 접촉되는 것을 방지하기 위해, 게이트 컨택(180)과 연결된 부분의 게이트 구조체(GS)의 양측에, 제1 소오스/드레인 컨택의 제1 부분(171)이 위치하고, 제1 소오스/드레인 컨택의 제2 부분(172)이 위치하지 않는다. 즉, 도 2와 같은 단면도에서, 게이트 컨택(180)과 연결된 제1 게이트 구조체(GS_1)의 양측에, 제1 소오스/드레인 컨택의 제1 부분(171)이 위치하고, 제1 소오스/드레인 컨택의 제2 부분(172)이 위치하지 않을 수 있다.
제1 소오스/드레인 컨택(170)의 상면은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)과, 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)을 포함할 수 있다. 제1 소오스/드레인 필링막(170b)은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)과, 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)을 연결하는 연결 측벽(170b_CS)를 포함할 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171) 및 제1 소오스/드레인 컨택의 제2 부분(172)은 각각 제1 소오스/드레인 배리어막(170a)과, 제1 소오스/드레인 필링막(170b)을 포함한다. 제1 소오스/드레인 컨택의 제1 부분(171)의 제1 소오스/드레인 필링막(170b)은 제1 소오스/드레인 컨택의 제2 부분(172)의 제1 소오스/드레인 필링막(170b)과 직접 연결된다.
제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 소오스/드레인 필링막(170b)은 소오스/드레인 패턴(150)으로부터 배선 구조체(205)까지 연장된 통합 구조(integral structure)를 가질 수 있다. 여기에서, "통합 구조"는 동일한 제조 공정을 통해 한번에 형성되는 것을 의미할 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)은 제1 부분 배리어막의 상면(171_AU)과, 제1 부분 필링막의 상면(171_BU)을 포함할 수 있다. 제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 제2 부분 배리어막의 상면(172_AU)과, 제2 부분 필링막의 상면(172_BU)을 포함할 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 활성 패턴의 상면(AP_US)으로부터 제1 부분 배리어막의 상면(171_AU)까지의 높이(H11)는 제1 활성 패턴의 상면(AP_US)으로부터 제1 부분 필링막의 상면(171_BU)까지의 높이(H12)보다 작다. 즉, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 부분 필링막의 상면(171_BU)은 제1 부분 배리어막의 상면(171_AU)보다 높다.
예를 들어, 제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 소오스/드레인 필링막(170b)의 일부는 제1 부분 배리어막의 상면(171_AU)보다 위로 돌출될 수 있다. 제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 소오스/드레인 필링막(170b)은 제1 소오스/드레인 배리어막(170a)에 의해 감싸인 하부와, 제1 부분 배리어막의 상면(171_AU)보다 위로 돌출된 상부를 포함할 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 부분 필링막의 상면(171_BU)은 평평한 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)은 게이트 구조체의 상면(145US)보다 낮다. 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 부분 필링막의 상면(171_BU)은 게이트 구조체의 상면(145US)보다 낮다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 부분 필링막의 상면(171_BU)은 게이트 전극의 상면(120US)보다 낮을 수 있다.
제1 활성 패턴의 상면(AP_US)으로부터 게이트 전극의 상면(120US)까지의 높이는 제1 활성 패턴의 상면(AP_US)으로부터 제1 부분 필링막의 상면(171_BU)까지의 높이(H12)보다 크다. 단면도에서 게이트 전극의 상면(120US)이 오목한 형상을 가질 경우, 게이트 전극의 상면(120US)의 높이는 제1 활성 패턴의 상면(AP_US)와 가장 가까운 부분일 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 부분 배리어막의 상면(171_AU)은 제1 활성 패턴의 상면(AP_US)보다 높고, 게이트 전극의 상면(120US)보다 낮다. 이를 통해, 제1 부분 배리어막의 상면(171_AU)을 제1 부분 필링막의 상면(171_BU)보다 낮추는 식각 공정에서, 식각 공정에 의한 소오스/드레인 패턴(150)의 데미지(damage)가 방지될 수 있다.
도 2에서, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)보다 높다. 다르게 설명하면, 도 3에서, 필드 절연막(105)의 상면을 기준으로, 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)보다 높다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 활성 패턴의 상면(AP_US)으로부터 제1 소오스/드레인 컨택(170)의 상면까지의 높이는 제1 활성 패턴의 상면(AP_US)으로부터 게이트 구조체의 상면(145US)까지의 높이(H13)와 동일할 수 있다. 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)보다 높으므로, 제1 소오스/드레인 컨택(170)의 상면까지의 높이는 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)일 수 있다.
제1 활성 패턴의 상면(AP_US)으로부터 게이트 구조체의 상면(145US)까지의 높이(H13)는 제1 활성 패턴의 상면(AP_US)으로부터 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)까지의 높이와 동일할 수 있다. 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 게이트 구조체의 상면(145US)과 동일 평면에 놓일 수 있다. 예를 들어, 제1 소오스/드레인 컨택의 제2 부분의 상면(172US) 중 제1 소오스/드레인 필링막에 의한 상면(172_BU)은 게이트 구조체의 상면(145US)과 동일 평면에 놓일 수 있다.
일 예로, 제1_1 소오스/드레인 컨택(170_1)과, 제1_2 소오스/드레인 컨택(170_2)과, 제1_3 소오스/드레인 컨택(170_3)은 각각 제1 소오스/드레인 컨택의 제1 부분(171)과, 제1 소오스/드레인 컨택의 제2 부분(172)을 포함할 수 있다. 다른 예로, 제1_1 소오스/드레인 컨택(170_1)과, 제1_2 소오스/드레인 컨택(170_2)과, 제1_3 소오스/드레인 컨택(170_3) 중 배선 구조체(205)와 연결되지 않는 소오스/드레인 컨택은 제1 소오스/드레인 컨택의 제1 부분(171)을 포함하고, 제1 소오스/드레인 컨택의 제2 부분(172)을 포함하지 않을 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 소오스/드레인 필링막의 제1_1 측벽(170b_S11)은 제1 소오스/드레인 배리어막(170a)에 의해 덮인 부분과, 제1 소오스/드레인 배리어막(170a)에 의해 덮이지 않은 부분을 포함한다. 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21) 및 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22)은 각각 제1 소오스/드레인 배리어막(170a)에 의해 덮인 부분과, 제1 소오스/드레인 배리어막(170a)에 의해 덮이지 않은 부분을 포함한다. 다르게 설명하면, 제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막(170b)의 측벽들의 일부 상에 배치될 수 있다.
제1 소오스/드레인 컨택의 제1 부분(도 3의 171) 상에 제1 층간 절연막(190)이 배치되므로, 도 5a 및 도 5b에서, 제1 소오스/드레인 컨택의 제2 부분(172)이 도시되고, 제1 소오스/드레인 컨택의 제1 부분(171)은 도시되지 않는다.
도 5a 에서, 제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 제1_2 측벽(170b_S12)과, 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21)과, 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22)을 전체적으로 덮을 수 있다. 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 연결 측벽(170b_CS) 상에 배치되지 않는다. 도 2에서, 제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21) 및 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22)은 제1 소오스/드레인 배리어막(170a)에 의해 전체적으로 덮일 수 있다.
도 5b에서, 제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 제1_2 측벽(170b_S12)을 전체적으로 덮을 수 있다. 제1 소오스/드레인 배리어막(170a)은 제2 방향(Y)으로 일부 제거되어, 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21)의 일부 및 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22)의 일부를 제2 방향(Y)으로 덮지 않을 수 있다. 제1 부분 배리어막의 상면(171_AU)을 제1 부분 필링막의 상면(171_BU)보다 낮추는 식각 공정에서, 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21)과, 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22) 상의 제1 소오스/드레인 배리어막(170a)이 제2 방향(Y)으로 식각될 수 있다.
도 5b에서, 제1 소오스/드레인 배리어막(170a)이 형성된 부분이 제1 방향(X)으로 절단될 때, 도 2와 같은 제1 소오스/드레인 컨택의 제2 부분(172)이 보여질 수 있다. 제1 소오스/드레인 배리어막(170a)이 형성되지 않은 부분이 제1 방향(X)으로 절단될 때, 제1 소오스/드레인 컨택의 제2 부분(172)은 도 9와 같이 보여질 수 있다.
도 2에서, 제1 소오스/드레인 컨택(170)은 양측에 배치된 게이트 구조체(GS) 중 적어도 하나와 접촉하지 않을 수 있다. 예를 들어, 제1 소오스/드레인 컨택의 제2 부분(172)은 양측에 배치된 게이트 구조체(GS) 중 적어도 하나와 접촉하지 않을 수 있다.
도 3에서, 제1 소오스/드레인 컨택(170)은 L자 형상을 갖는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 도시된 것과 달리, 제1 소오스/드레인 컨택(170)은 180도 회전된 T자 형상을 가질 수도 있다. 이와 같은 경우, 제1 소오스/드레인 컨택의 제1 부분(171)은 제1 소오스/드레인 컨택의 제2 부분(172)의 양측에 배치될 수 있다.
게이트 컨택(180)은 게이트 전극(120) 상에 배치될 수 있다. 게이트 캡핑 패턴(145)을 관통하여, 제1 게이트 전극(120)과 연결될 수 있다. 게이트 컨택의 상면(180US)는 게이트 구조체의 상면(145US)과 동일 평면에 놓일 수 있다.
게이트 컨택(180)은 게이트 배리어막(180a)과, 게이트 배리어막(180a) 상의 게이트 필링막(180b)을 포함할 수 있다. 게이트 배리어막(180a) 및 게이트 필링막(180b)에 포함된 물질에 관한 내용은 제1 소오스/드레인 배리어막(170a) 및 제1 소오스/드레인 필링막(170b)에 관한 설명과 동일할 수 있다.
게이트 컨택(180)이 배치된 게이트 전극(120)의 주변에, 제1 소오스/드레인 컨택의 제1 부분(171)이 위치할 수 있다. 제1 소오스/드레인 컨택의 제1 부분(171)이 게이트 컨택(180) 주변에 위치함으로써, 게이트 컨택(180)과 제1 소오스/드레인 컨택(170) 사이의 거리가 멀어질 수 있다. 또한, 제1 소오스/드레인 컨택의 제1 부분(171)에서, 제1 부분 배리어막의 상면(171_AU)은 제1 부분 필링막의 상면(171_BU)보다 낮으므로, 게이트 컨택(180)은 제1 소오스/드레인 배리어막(170a)의 두께만큼 제1 소오스/드레인 컨택(170)과 제1 방향(X)으로 더 이격될 수 있다. 또한, 게이트 컨택(180)은 제1 소오스/드레인 배리어막(170a)이 제거된 높이만큼 제1 소오스/드레인 컨택(170)과 제3 방향(Z)으로 더 이격될 수 있다. 제1 소오스/드레인 컨택(170) 및 게이트 컨택(180) 사이의 제1 방향(X) 및 제3 방향(Z)의 이격 거리가 증가함으로써, 제1 소오스/드레인 컨택(170) 및 게이트 컨택(180) 사이의 단락(short)를 방지할 수 있다.
덧붙여, 제1 소오스/드레인 컨택의 제1 부분(171)의 제1 소오스/드레인 필링막(180b)과 게이트 전극(120) 사이의 이격 거리가 증가함에 따라, 제1 소오스/드레인 컨택(170)과 게이트 전극(120) 사이의 기생 커패시턴스가 감소될 수 있다. 이를 통해, 반도체 장치의 성능 및 신뢰성이 개선되거나 향상될 수 있다.
제1 층간 절연막(190)은 필드 절연막(105) 상에 형성될 수 있다. 제1 층간 절연막(190)은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US) 상에 배치될 수 있다. 제1 층간 절연막(190)은 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)을 덮는다. 제1 층간 절연막(190)은 제1 소오스/드레인 컨택(170)을 감쌀 수 있다. 제1 층간 절연막(190)의 상면은 게이트 구조체의 상면(145US)과 동일 평면에 놓일 수 있다.
제1 소오스/드레인 컨택의 제1 부분(171)이 배치된 위치에서, 제1 층간 절연막(190)은 게이트 구조체(GS)와, 제1 소오스/드레인 배리어막(170a)보다 돌출된 제1 소오스/드레인 필링막(170b) 사이를 채울 수 있다.
제1 층간 절연막(190)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제2 층간 절연막(191)는 제1 층간 절연막(190) 상에 배치될 수 있다. 제2 층간 절연막(191)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 탄질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
배선 구조체(205)는 제2 층간 절연막(191) 내에 배치될 수 있다. 배선 구조체(205)은 예를 들어, 제1 소오스/드레인 컨택(170), 게이트 컨택(180), 제2 소오스/드레인 컨택(270)과 연결될 수 있다. 예를 들어, 배선 구조체(205)는 제1 소오스/드레인 컨택(170) 상에서, 제1 소오스/드레인 컨택의 제2 부분(172)과 연결된다.
배선 구조체(205)는 비아(206)와, 배선 패턴(207)을 포함할 수 있다. 비아(206)은 비아 배리어막(206a)과 비아 필링막(206b)을 포함할 수 있다. 배선 패턴(207)은 배선 배리어막(207a)과 배선 필링막(207b)을 포함할 수 있다. 비아 배리어막(206a) 및 배선 배리어막(207a)은 각각 예를 들어, 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru), 코발트(Co), 니켈(Ni), 니켈 보론(NiB), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 탄질화물(WCN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN), 백금(Pt), 이리듐(Ir), 로듐(Rh) 및 2차원 물질(Two-dimensional(2D) material) 중 적어도 하나를 포함할 수 있다. 비아 필링막(206b) 및 배선 필링막(207b)은 각각 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co), 루테늄(Ru), 은(Ag), 금(Au), 망간(Mn) 및 몰리브데넘(Mo) 중 적어도 하나를 포함할 수 있다.
도시된 것과 달리, 비아(206) 및 배선 패턴(207) 중 적어도 하나는 배리어막(206a, 207a)를 포함하지 않을 수 있다.
도 2에서, 배선 패턴(207)은 제1 방향(X)으로 연장되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
도 6은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 7은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 6을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 소오스/드레인 컨택(170)과 게이트 구조체(GS) 사이에 배치된 제1 에어갭(AG1)을 더 포함할 수 있다.
제1 에어갭(AG1)은 제1 소오스/드레인 컨택의 제1 부분(171)과 게이트 구조체(GS) 사이에 배치될 수 있다. 예를 들어, 제1 에어갭(AG1)은 제1 소오스/드레인 컨택의 제1 부분(171)의 제1 소오스/드레인 필링막(170b)과 게이트 구조체(GS) 사이에 배치될 수 있다. 제1 에어갭(AG1)은 제1 부분 배리어막의 상면(171_AU)보다 돌출된 제1 소오스/드레인 필링막(170b)의 측벽(170b_S21, 170b_S22) 상에 배치될 수 있다.
제1 에어갭(AG1)은 제1 부분 배리어막의 상면(171_AU)과, 제1 부분 필링막의 상면(171_BU) 사이에 배치될 수 있다. 일 예로, 제1 에어갭(AG1)은 제1 층간 절연막(191)에 의해 전체적으로 둘러싸일 수 있다. 다른 예로, 제1 에어갭(AG1)은 제1 층간 절연막(191)과, 제1 소오스/드레인 필링막(170b)에 의해 둘러싸일 수 있다.
도 7을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)은 게이트 전극의 상면(120US)의 높이와 동일할 수 있다.
제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 부분 필링막의 상면(171_BU)은 게이트 전극의 상면(120US)과 동일한 높이에 배치될 수 있다. 제1 활성 패턴의 상면(AP_US)으로부터 게이트 전극의 상면(120US)까지의 높이는 제1 활성 패턴의 상면(AP_US)으로부터 제1 부분 필링막의 상면(171_BU)까지의 높이(H12)와 같을 수 있다.
도 8을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 소오스/드레인 컨택의 제1 부분의 상면(171US)은 게이트 전극의 상면(120US)보다 높을 수 있다.
제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 부분 필링막의 상면(171_BU)은 게이트 전극의 상면(120US)보다 높을 수 있다. 제1 활성 패턴의 상면(AP_US)으로부터 게이트 전극의 상면(120US)까지의 높이는 제1 활성 패턴의 상면(AP_US)으로부터 제1 부분 필링막의 상면(171_BU)까지의 높이(H12)보다 작을 수 있다.
도 9 및 도 10은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다. 참고적으로, 도 9는 도 1의 A - A를 따라 절단한 단면도이고, 도 10은 도 1의 P 부분의 예시적인 평면도를 도시한 도면이다.
도 9 및 도 10을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제2 부분 필링막의 상면(172_BU)은 제2 부분 배리어막의 상면(172_AU)보다 높다.
제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 활성 패턴의 상면(AP_US)으로부터 제2 부분 배리어막의 상면(172_AU)까지의 높이는 제1 활성 패턴의 상면(AP_US)으로부터 제2 부분 필링막의 상면(172_BU)까지의 높이(H13)보다 작다.
제1 활성 패턴의 상면(AP_US)으로부터 게이트 구조체의 상면(145US)까지의 높이(H13)는 제1 활성 패턴의 상면(AP_US)으로부터 제2 부분 필링막의 상면(172_BU)까지의 높이와 동일할 수 있다.
제1 소오스/드레인 컨택의 제2 부분(172)에서, 제2 부분 배리어막의 상면(172_AU)은 제1 활성 패턴의 상면(AP_US)보다 높고, 게이트 전극의 상면(120US)보다 낮을 수 있다. 도시된 것과 달리, 제2 부분 배리어막의 상면(172_AU)은 게이트 전극의 상면(120US)보다 높고, 게이트 구조체의 상면(145US)보다 낮을 수 있다.
도 10에서, 제1 소오스/드레인 컨택의 제2 부분(172)에서, 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 제1_2 측벽(170b_S12)을 전체적으로 덮을 수 있다. 제1 소오스/드레인 배리어막(170a)은 제1 소오스/드레인 필링막의 제2_1 측벽(170b_S21) 및 제1 소오스/드레인 필링막의 제2_2 측벽(170b_S22)을 덮지 않는다.
도 11 및 도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다. 참고적으로, 도 11 및 도 12는 도 1의 A - A 및 B - B를 따라 절단한 단면도이다.
도 11 및 도 12를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 컨택의 제2 부분(172)은 하부 소오스/드레인 컨택(172B)와, 상부 소오스/드레인 컨택(172U)를 포함할 수 있다.
하부 소오스/드레인 컨택(172B)은 제1 소오스/드레인 배리어막(170a)와, 제1 소오스/드레인 필링막(170b)을 포함할 수 있다.
예를 들어, 하부 소오스/드레인 컨택(172B)에서, 제1 활성 패턴의 상면(AP_US)을 기준으로, 제1 소오스/드레인 배리어막(170a)의 상면은 제1 소오스/드레인 필링막(170b)의 상면보다 낮다. 하부 소오스/드레인 컨택(172B)에서, 제1 활성 패턴의 상면(AP_US)으로부터 제1 소오스/드레인 배리어막(170a)의 상면까지의 높이(H11)은 제1 활성 패턴의 상면(AP_US)으로부터 제1 소오스/드레인 필링막(170b)의 상면까지의 높이(H12)보다 작다.
제1 소오스/드레인 컨택의 제1 부분(171)의 제1 소오스/드레인 필링막(170b)은 하부 소오스/드레인 컨택(172B)의 제1 소오스/드레인 필링막(170b)과 직접 연결된다.
예를 들어, 하부 소오스/드레인 컨택(172B)은 제1 소오스/드레인 컨택의 제1 부분(171)과 동시에 형성될 수 있다. 즉, 하부 소오스/드레인 컨택(172B)에 관한 설명은 제1 소오스/드레인 컨택의 제1 부분(171)에 관한 설명과 실질적으로 동일할 수 있으므로, 이하 생략한다.
상부 소오스/드레인 컨택(172U)은 하부 소오스/드레인 컨택(172B) 상에 배치될 수 있다. 상부 소오스/드레인 컨택(172U)은 제2 소오스/드레인 배리어막(172a)과, 제2 소오스/드레인 필링막(172b)을 포함할 수 있다.
제2 소오스/드레인 필링막(172b)은 제2 소오스/드레인 배리어막(172a) 상에 배치될 수 있다. 예를 들어, 제2 소오스/드레인 배리어막(172a)은 제2 소오스/드레인 필링막(172b)의 측벽 및 바닥면을 따라 연장될 수 있다.
제1 소오스/드레인 컨택의 제2 부분의 상면(172US)는 상부 소오스/드레인 컨택(172U)에 의해 정의될 수 있다. 제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 제2 소오스/드레인 배리어막(172a)과, 제2 소오스/드레인 필링막(172b)에 의해 정의될 수 있다.
제2 소오스/드레인 배리어막(172a) 및 제2 소오스/드레인 필링막(172b)에 포함된 물질에 관한 내용은 제1 소오스/드레인 배리어막(170a) 및 제1 소오스/드레인 필링막(170b)에 관한 설명과 동일할 수 있다.
배선 구조체(205)는 상부 소오스/드레인 컨택(172U)과 연결된다.
도 13은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 11 및 도 12를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 13을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 에어갭(AG1)과 제2 에어갭(AG2)를 더 포함할 수 있다.
제1 에어갭(AG1)은 제1 소오스/드레인 컨택의 제1 부분(171)과 게이트 구조체(GS) 사이에 배치될 수 있다. 제2 에어갭(AG2)는 하부 소오스/드레인 컨택(172B)과 게이트 구조체(GS) 사이에 배치될 수 있다.
제1 에어갭(AG1) 및 제2 에어갭(AG2)에 관한 설명은 도 6을 이용하여 설명한 제1 에어갭(AG1)에 관한 설명과 실질적으로 동일할 수 있다.
도 14를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제2 소오스/드레인 배리어막(172a)은 제2 소오스/드레인 필링막(172b)의 바닥면을 따라 연장되지만, 제2 소오스/드레인 필링막(172b)의 측벽 상에 배치되지 않을 수 있다.
제1 소오스/드레인 컨택의 제2 부분의 상면(172US)은 제2 소오스/드레인 필링막(172b)에 의해 정의된 제2 부분 필링막의 상면(172_BU)일 수 있다.
도시된 것과 달리, 상부 소오스/드레인 컨택(172U)은 제2 소오스/드레인 배리어막(172a) 없이, 제2 소오스/드레인 필링막(172b)만 포함할 수 있다.
도 15 및 도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다. 참고적으로, 도 15는 도 1의 A - A를 따라 절단한 단면도이고, 도 16은 도 15의 Q 부분을 확대한 도면이다.
도 15 및 도 16을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 컨택의 제1 부분(171)에서 제1 소오스/드레인 필링막(170b)은 하부(171_LOB)와, 상부(171_UPB)을 포함할 수 있다.
제1 소오스/드레인 필링막의 하부(171_LOB)는 제1 소오스/드레인 배리어막(170a)에 의해 감싸진 부분일 수 있다. 제1 소오스/드레인 필링막의 상부(171_UPB)는 제1 소오스/드레인 필링막의 하부(171_LOB) 상에 배치된다. 제1 소오스/드레인 필링막의 상부(171_UPB)는 제1 소오스/드레인 배리어막(170a)보다 위로 돌출된 부분일 수 있다.
예를 들어, 제1 소오스/드레인 필링막의 상부(171_UPB)의 제1 방향(X)으로의 폭은 소오스/드레인 패턴(150)에서 멀어짐에 따라 감소할 수 있다.
제1 소오스/드레인 필링막의 상부(171_UPB)의 상면은 평평한 부분을 포함하는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
도 17 내지 도 20은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 17을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 컨택(170)은 양측에 배치된 게이트 구조체(GS)과 접촉할 수 있다.
제1 소오스/드레인 컨택의 제2 부분(172)은 제1 방향(X)으로 인접하는 게이트 구조체(GS)와 접촉할 수 있다. 제1 소오스/드레인 컨택(170)은 게이트 구조체(GS) 사이에 자기 정렬(self-align)될 수 있다.
도 18을 참고하면, 배선 구조체(205)는 배선 구조 배리어막(205a)과, 배선 구조 필링막(205b)을 포함할 수 있다.
비아(206) 및 배선 라인(207)은 각각 배선 구조 배리어막(205a)과, 배선 구조 필링막(205b)을 포함할 수 있다. 비아(206)의 배선 구조 필링막(205b)은 배선 라인(207)의 배선 구조 필링막(205b)과 직접 연결된다.
도시된 것과 달리, 일 예로, 배선 구조체(205)은 단일막으로 형성된 배선 구조 필링막(205b)만을 포함할 수 있다.
도 19를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 필드 영역(FX)에 형성된 더미 돌출 패턴(DPF)을 포함할 수 있다. 필드 영역(FX)에 깊은 트렌치(도 2의 DT)는 형성되지 않는다.
더미 돌출 패턴(DPF)의 상면은 필드 절연막(105)에 의해 덮여 있다.
도 20을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 기판(100)은 베이스 기판(101)과 베이스 기판(101) 상의 매립 절연막(102)를 포함할 수 있다.
베이스 기판(101)은 반도체 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다. 매립 절연막(102)은 베이스 기판(101)의 상면을 따라 전체적으로 형성될 수 있다. 매립 절연막(102)은 절연 물질을 포함할 수 있다.
도 21 내지 도 24는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 도 21은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다. 도 22 및 도 23은 각각 도 21의 A - A를 따라 절단한 예시적인 단면도이다. 도 24는 도 21의 C - C를 따라 절단한 단면도들이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 21 내지 도 24를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 활성 패턴(AP1)은 하부 패턴(BP1)과 시트 패턴(UP1)을 포함할 수 있다.
도시되지 않았지만, 제2 활성 패턴(AP2)은 하부 패턴과 시트 패턴을 포함할 수 있다.
하부 패턴(BP1)은 제1 방향(X)을 따라 연장될 수 있다. 시트 패턴(UP1)은 하부 패턴(BP1) 상에, 하부 패턴(BP1)과 이격되어 배치될 수 있다.
시트 패턴(UP1)은 복수의 시트 패턴을 포함할 수 있다. 시트 패턴(UP1)은 3개인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
시트 패턴(UP1)은 소오스/드레인 패턴(150)과 연결될 수 있다. 시트 패턴(UP1)은 트랜지스터의 채널 영역으로 사용되는 채널 패턴일 수 있다. 예를 들어, 시트 패턴(UP1)은 나노 시트 또는 나노 와이어일 수 있다.
게이트 절연막(130)은 하부 패턴(BP1)의 상면과, 필드 절연막(105)의 상면을 따라 연장될 수 있다. 게이트 절연막(130)은 시트 패턴(UP1)의 둘레를 감쌀 수 있다.
게이트 전극(120)은 하부 패턴(BP1) 상에 배치된다. 게이트 전극(120)은 하부 패턴(BP1)과 교차한다. 게이트 전극(120)은 시트 패턴(UP1)의 둘레를 감쌀 수 있다. 게이트 전극(120)은 하부 패턴(BP1) 및 시트 패턴(UP1) 사이와, 인접하는 시트 패턴(UP1) 사이에 배치될 수 있다.
도 22에서, 게이트 스페이서(140)는 외측 스페이서(141)와, 내측 스페이서(142)를 포함할 수 있다. 내측 스페이서(142)는 하부 패턴(BP1) 및 시트 패턴(UP1) 사이와, 인접하는 시트 패턴(UP1) 사이에 배치될 수 있다.
도 23에서, 게이트 스페이서(140)는 외측 스페이서(141)만 포함할 수 있다. 하부 패턴(BP1) 및 시트 패턴(UP1) 사이와, 인접하는 시트 패턴(UP1) 사이에, 내측 스페이서는 배치되지 않는다.
제1 소오스/드레인 컨택(170)의 바닥면은 복수의 시트 패턴(UP1) 중 최하부에 배치된 시트 패턴(UP1)의 상면과, 최상부에 배치된 시트 패턴(UP1)의 하면 사이에 위치할 수 있다.
도 25 및 도 26은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다. 설명의 편의상, 도 1 내지 도 5b를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 25를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 게이트 컨택(180_1)은 제1 활성 영역(RX1)과 필드 영역(FX)에 걸쳐서 배치될 수 있다.
제1 게이트 컨택(180_1)의 일부는 제1 활성 영역(RX1)과 중첩되는 위치에 배치될 수 있다.
도 26을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 게이트 컨택(180_1)은 필드 영역(FX) 상에 전체적으로 배치될 수 있다.
제1 게이트 컨택(180_1)은 필드 영역(FX)과 전체적으로 중첩되는 위치에 배치될 수 있다.
도 25 및 도 26에서, 제2 게이트 컨택(180_2)은 제2 활성 영역(RX2) 상에 전체적으로 배치되는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 제2 게이트 컨택(180_2)의 일부는 필드 영역(FX)에 걸쳐 배치될 수도 있고, 전체적으로 필드 영역(FX) 상에 배치될 수 있음은 물론이다.
도 1, 도 25 및 도 26에서, 게이트 컨택(180)의 위치에 따라, 각각의 제1 소오스/드레인 컨택(170)의 단면(제2 방향(Y)으로 절단한 도면)과, 제2 소오스/드레인 컨택(270)의 단면은 "L"자 형상을 가질 수도 있고, 180도 회전한 "T"자 형상을 가질 수도 있다.
도 27 내지 도 31은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다. 참고적으로, 도 27 내지 도 31은 도 1의 A - A 방향을 따라 절단한 단면도일 수 있다. 이하의 제조 방법은 단면도 관점에서 설명한다.
도 27을 참고하면, 인접하는 게이트 구조체(GS) 사이에, 소오스/드레인 패턴(150)이 배치될 수 있다. 소오스/드레인 패턴(150) 상에, 프리(pre) 소오스/드레인 컨택(170p)이 형성될 수 있다.
프리 소오스/드레인 컨택(170p)은 프리 소오스/드레인 배리어막(170pa)과, 프리 소오스/드레인 배리어막(170pa) 상의 프리 소오스/드레인 필링막(170pb)을 포함할 수 있다.
프리 소오스/드레인 컨택의 상면(170p_US)은 게이트 구조체의 상면(145US)과 동일 평면에 놓일 수 있다.
프리 소오스/드레인 컨택(170p)은 소오스/드레인 패턴(150) 상에 형성된 제1 층간 절연막(190) 내에 형성될 수 있다.
프리 소오스/드레인 컨택(170p)은 제1 프리 소오스/드레인 컨택(170p_1)과, 제2 프리 소오스/드레인 컨택(170p_2)과, 제3 프리 소오스/드레인 컨택(170p_3)을 포함할 수 있다.
제1 프리 소오스/드레인 컨택(170p_1)은 제1 소오스/드레인 패턴(150_1)과 연결될 수 있다. 제2 프리 소오스/드레인 컨택(170p_2)은 제2 소오스/드레인 패턴(150_2)과 연결될 수 있다. 제3 프리 소오스/드레인 컨택(170p_3)은 제3 소오스/드레인 패턴(150_3)과 연결될 수 있다.
도 28을 참고하면, 제3 프리 소오스/드레인 컨택(170p_3) 상에, 마스크 패턴(MASK)이 형성될 수 있다.
마스크 패턴(MASK)은 제3 프리 소오스/드레인 컨택(170p_3)을 덮을 수 있다. 제1 프리 소오스/드레인 컨택(170p_1)과, 제2 프리 소오스/드레인 컨택(170p_2)은 마스크 패턴(MASK)에 의해 노출될 수 있다.
도 29를 참고하면, 마스크 패턴(MASK)을 이용하여, 제1 프리 소오스/드레인 컨택(170p_1)의 일부 및 제2 프리 소오스/드레인 컨택(170p_2)의 일부가 제거될 수 있다.
제1 프리 소오스/드레인 컨택(170p_1)의 일부 및 제2 프리 소오스/드레인 컨택(170p_2)의 일부가 제거되어, 제1 층간 절연막(190) 내에 컨택 리스세(170_R)이 형성될 수 있다.
이를 통해, 제1 소오스/드레인 패턴(150_1), 제2 소오스/드레인 패턴(150_2) 및 제3 소오스/드레인 패턴(150_3) 상에, 제1 소오스/드레인 컨택(170)이 형성될 수 있다. 제1 소오스/드레인 컨택(170)은 제1 소오스/드레인 배리어막(170a)과, 제1 소오스/드레인 필링막(170b)을 포함할 수 있다.
프리 소오스/드레인 배리어막(170pa) 및 프리 소오스/드레인 필링막(170pb)의 일부를 제거함으로써, 제1 소오스/드레인 컨택(170)이 형성될 수 있다.
제1 소오스/드레인 패턴(150_1) 및 제2 소오스/드레인 패턴(150_2) 상에, 제1 소오스/드레인 컨택의 제1 부분(171)이 형성될 수 있다. 제3 소오스/드레인 패턴(150_3) 상에, 제1 소오스/드레인 컨택의 제2 부분(172)이 형성될 수 있다.
도 30을 참고하면, 식각 공정을 통해, 컨택 리스세(170_R)에 의해 노출된 제1 소오스/드레인 컨택의 제1 부분(171)에 포함된 제1 소오스/드레인 배리어막(170a)의 일부가 리세스될 수 있다.
제1 소오스/드레인 배리어막(170a)의 일부가 제거되는 동안, 제1 소오스/드레인 필링막(170b)은 식각되지 않는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
리세스된 제1 소오스/드레인 배리어막(170a)의 상면은 게이트 전극의 상면(120US)보다 낮다.
도 31을 참고하면, 컨택 리스세(170_R) 내에 필링 층간 절연막(190_F)이 형성될 수 있다.
필링 층간 절연막(190_F)은 제1 소오스/드레인 컨택의 제1 부분(171) 상에 형성될 수 있다. 필링 층간 절연막(190_F)는 제1 층간 절연막(190)에 포함될 수 있다.
도시되지 않았지만, 필링 층간 절연막(190_F)을 형성하는 동안, 제1 소오스/드레인 컨택의 제1 부분(171)와 게이트 구조체(GS) 사이에, 제1 에어갭(도 6의 AG1)이 형성될 수도 있다.
이어서, 마스크 패턴(MASK)이 제거될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 필드 절연막
150: 소오스/드레인 패턴 170, 270: 소오스/드레인 컨택
180: 게이트 컨택 AP1, AP2: 활성 패턴
RX1, RX2: 활성 영역 FX: 필드 영역

Claims (20)

  1. 활성 패턴 상에, 서로 간에 이격되어 배치된 제1 소오스/드레인 패턴 및 제2 소오스/드레인 패턴;
    상기 제1 소오스/드레인 패턴과 연결되고, 제1 소오스/드레인 배리어막과 상기 제1 소오스/드레인 배리어막 상의 제1 소오스/드레인 필링막을 포함하는 제1 소오스/드레인 컨택;
    상기 제2 소오스/드레인 패턴과 연결되는 제2 소오스/드레인 컨택; 및
    상기 제1 소오스/드레인 컨택 및 상기 제2 소오스/드레인 컨택 사이의 상기 활성 패턴 상에 배치되고, 게이트 전극과 상기 게이트 전극 상의 게이트 캡핑 패턴을 포함하는 게이트 구조체를 포함하고,
    상기 제1 소오스/드레인 컨택의 상면은 상기 게이트 구조체의 상면보다 낮고,
    상기 활성 패턴의 상면으로부터 상기 제1 소오스/드레인 배리어막의 상면까지 높이는 상기 활성 패턴의 상면으로부터 상기 제1 소오스/드레인 필링막의 상면까지 높이보다 작은 반도체 장치.
  2. 제1 항에 있어서,
    상기 제1 소오스/드레인 컨택의 상면 상에 배치되는 층간 절연막을 더 포함하고,
    상기 층간 절연막의 상면은 상기 게이트 구조체의 상면과 동일 평면에 놓이는 반도체 장치.
  3. 제1 항에 있어서,
    상기 제1 소오스/드레인 필링막과 상기 게이트 구조체 사이에 배치된 에어갭을 더 포함하는 반도체 장치.
  4. 제1 항에 있어서,
    상기 활성 패턴의 상면을 기준으로, 상기 제1 소오스/드레인 필링막의 상면은 상기 게이트 전극의 상면보다 낮은 반도체 장치.
  5. 제1 항에 있어서,
    상기 활성 패턴의 상면을 기준으로, 상기 제1 소오스/드레인 필링막의 상면은 상기 게이트 전극의 상면보다 높은 반도체 장치.
  6. 제1 항에 있어서,
    상기 활성 패턴의 상면으로부터 상기 제2 소오스/드레인 컨택의 상면까지의 높이는 상기 활성 패턴의 상면으로부터 상기 게이트 구조체의 상면까지의 높이와 동일한 반도체 장치.
  7. 제6 항에 있어서,
    상기 제2 소오스/드레인 컨택은 제2 소오스/드레인 배리어막과 상기 제2 소오스/드레인 배리어막 상의 제2 소오스/드레인 필링막을 포함하고,
    상기 제2 소오스/드레인 필링막은 통합 구조(integral structure)를 갖는 반도체 장치.
  8. 제7 항에 있어서,
    상기 활성 패턴의 상면을 기준으로, 상기 제2 소오스/드레인 배리어막의 상면은 상기 게이트 전극의 상면보다 낮은 반도체 장치.
  9. 제6 항에 있어서,
    상기 제2 소오스/드레인 컨택은 하부 소오스/드레인 컨택과, 상기 하부 소오스/드레인 컨택 상의 상부 소오스/드레인 컨택을 포함하고,
    상기 하부 소오스/드레인 컨택은 하부 소오스/드레인 배리어막과, 상기 하부 소오스/드레인 배리어막 상의 하부 소오스/드레인 필링막을 포함하는 반도체 장치.
  10. 제9 항에 있어서,
    상기 활성 패턴의 상면으로부터 상기 하부 소오스/드레인 배리어막의 상면까지 높이는 상기 활성 패턴의 상면으로부터 상기 하부 소오스/드레인 필링막의 상면까지 높이보다 작은 반도체 장치.
  11. 제1 항에 있어서,
    상기 제1 소오스/드레인 패턴은 상기 제2 소오스/드레인 패턴과 제1 방향으로 이격되고,
    상기 제1 소오스/드레인 필링막은 상기 제1 소오스/드레인 배리어막에 의해 감싸인 상기 제1 소오스/드레인 필링막의 하부와, 상기 제1 소오스/드레인 필링막의 하부 상의 상기 제1 소오스/드레인 필링막의 상부를 포함하고,
    상기 제1 소오스/드레인 패턴에서 멀어짐에 따라, 상기 제1 소오스/드레인 필링막의 상부의 폭은 감소하는 반도체 장치.
  12. 제1 항에 있어서,
    상기 제1 소오스/드레인 배리어막의 상면은 상기 활성 패턴의 상면보다 높고, 상기 게이트 전극의 상면보다 낮은 반도체 장치.
  13. 활성 영역 및 필드 영역을 포함하는 기판;
    상기 활성 영역에, 상기 기판으로부터 돌출되고, 제1 방향으로 연장되는 적어도 하나 이상의 활성 패턴;
    상기 활성 영역에, 게이트 전극과 상기 게이트 전극 상의 게이트 캡핑 패턴을 포함하는 게이트 구조체로, 상기 게이트 전극은 상기 적어도 하나 이상의 활성 패턴과 교차하고, 제2 방향으로 연장되는 게이트 전극;
    상기 적어도 하나 이상의 활성 패턴 상에 배치되는 소오스/드레인 패턴;
    상기 게이트 전극과 연결되는 게이트 컨택으로, 상기 게이트 컨택의 적어도 일부는 상기 활성 영역 상에 배치되는 게이트 컨택;
    상기 소오스/드레인 패턴과 연결되는 소오스/드레인 컨택; 및
    상기 소오스/드레인 컨택 상에, 상기 소오스/드레인 컨택과 연결된 배선 구조체를 포함하고,
    상기 소오스/드레인 컨택은 직접 연결된 제1 부분과 제2 부분을 포함하고,
    상기 소오스/드레인 컨택의 제2 부분의 상면의 높이는 상기 소오스/드레인 컨택의 제1 부분의 상면의 높이보다 높고,
    상기 배선 구조체는 상기 소오스/드레인 컨택의 제2 부분과 연결되고,
    상기 소오스/드레인 컨택은 소오스/드레인 필링막과, 상기 소오스/드레인 필링막의 측벽 및 바닥면을 따라 연장된 소오스/드레인 배리어막을 포함하고,
    상기 소오스/드레인 컨택의 제1 부분에서, 상기 소오스/드레인 배리어막은 상기 소오스/드레인 필링막의 측벽의 일부 상에 배치된 반도체 장치.
  14. 제13 항에 있어서,
    상기 소오스/드레인 컨택의 제2 부분에서, 상기 소오스/드레인 필링막은 상기 소오스/드레인 패턴으로부터 상기 배선 구조체까지 연장된 통합 구조(integral structure)를 갖는 반도체 장치.
  15. 제13 항에 있어서,
    상기 소오스/드레인 컨택의 제1 부분에서, 상기 소오스/드레인 필링막의 측벽 상에 배치된 에어갭을 더 포함하는 반도체 장치.
  16. 활성 패턴 상에, 서로 간에 이격되고, 순차적으로 배치된 제1 내지 제3 소오스/드레인 패턴;
    상기 제1 소오스/드레인 패턴과 연결되고, 제1 소오스/드레인 배리어막과 상기 제1 소오스/드레인 배리어막 상의 제1 소오스/드레인 필링막을 포함하는 제1 소오스/드레인 컨택;
    상기 제2 소오스/드레인 패턴과 연결되고, 제2 소오스/드레인 배리어막과 상기 제2 소오스/드레인 배리어막 상의 제2 소오스/드레인 필링막을 포함하는 제2 소오스/드레인 컨택;
    상기 제3 소오스/드레인 패턴과 연결되고, 제3 소오스/드레인 배리어막과 상기 제3 소오스/드레인 배리어막 상의 제3 소오스/드레인 필링막을 포함하는 제3 소오스/드레인 컨택;
    상기 제1 소오스/드레인 컨택 및 상기 제2 소오스/드레인 컨택 사이에 배치되고, 제1 게이트 전극과 상기 제1 게이트 전극 상의 제1 게이트 캡핑 패턴을 포함하는 제1 게이트 구조체;
    상기 제2 소오스/드레인 컨택 및 상기 제3 소오스/드레인 컨택 사이에 배치되고, 제2 게이트 전극과 상기 제2 게이트 전극 상의 제2 게이트 캡핑 패턴을 포함하는 제2 게이트 구조체; 및
    상기 제1 게이트 전극과 연결되는 게이트 컨택을 포함하고,
    상기 제1 소오스/드레인 컨택의 상면 및 상기 제2 소오스/드레인 컨택의 상면은 상기 제2 게이트 구조체의 상면보다 낮고,
    상기 제3 소오스/드레인 컨택의 상면은 상기 제2 게이트 구조체의 상면과 동일 평면에 놓이고,
    상기 활성 패턴의 상면으로부터 상기 제1 소오스/드레인 배리어막의 상면까지 높이는 상기 활성 패턴의 상면으로부터 상기 제1 소오스/드레인 필링막의 상면까지 높이보다 작은 반도체 장치.
  17. 제16 항에 있어서,
    상기 활성 패턴의 상면을 기준으로, 상기 제1 소오스/드레인 필링막의 상면은 상기 제1 게이트 전극의 상면보다 낮은 반도체 장치.
  18. 제16 항에 있어서,
    상기 활성 패턴의 상면을 기준으로, 상기 제3 소오스/드레인 배리어막의 상면은 상기 제2 게이트 전극의 상면보다 낮은 반도체 장치.
  19. 제16 항에 있어서,
    상기 제1 소오스/드레인 필링막과 상기 제1 게이트 구조체 사이에 배치된 에어갭을 더 포함하는 반도체 장치.
  20. 인접하는 게이트 구조체 사이에 배치된 소오스/드레인 패턴 상에, 프리 소오스/드레인 배리어막과 상기 프리 소오스/드레인 배리어막 상의 프리 소오스/드레인 필링막을 포함하는 프리 소오스/드레인 컨택을 형성하고,
    상기 프리 소오스/드레인 배리어막 및 상기 프리 소오스/드레인 필링막의 일부를 제거하여, 상기 소오스/드레인 패턴 상에 소오스/드레인 컨택을 형성하고, 상기 소오스/드레인 컨택은 소오스/드레인 배리어막 및 소오스/드레인 필링막을 포함하고,
    상기 소오스/드레인 배리어막의 일부를 리세스하는 것을 포함하고,
    상기 게이트 구조체는 게이트 전극과, 상기 게이트 전극 상의 게이트 캡핑 패턴을 포함하고,
    리세스된 상기 소오스/드레인 배리어막의 상면은 상기 게이트 전극의 상면보다 낮은 반도체 장치 제조 방법.
KR1020200127856A 2020-10-05 2020-10-05 반도체 장치 및 이의 제조 방법 KR20220045314A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200127856A KR20220045314A (ko) 2020-10-05 2020-10-05 반도체 장치 및 이의 제조 방법
US17/318,079 US11848364B2 (en) 2020-10-05 2021-05-12 Semiconductor device and method of fabricating the same
CN202110972491.6A CN114388500A (zh) 2020-10-05 2021-08-24 半导体装置
TW110133319A TW202230785A (zh) 2020-10-05 2021-09-08 半導體裝置
US18/502,324 US20240072140A1 (en) 2020-10-05 2023-11-06 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200127856A KR20220045314A (ko) 2020-10-05 2020-10-05 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220045314A true KR20220045314A (ko) 2022-04-12

Family

ID=80932429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200127856A KR20220045314A (ko) 2020-10-05 2020-10-05 반도체 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (2) US11848364B2 (ko)
KR (1) KR20220045314A (ko)
CN (1) CN114388500A (ko)
TW (1) TW202230785A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406930A1 (en) * 2021-06-21 2022-12-22 Infineon Technologies Austria Ag Power semiconductor device having low-k dielectric gaps between adjacent metal contacts

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230111903A (ko) * 2022-01-19 2023-07-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1098366A1 (en) 1994-12-29 2001-05-09 STMicroelectronics, Inc. Semiconductor connection structure and method
KR100382738B1 (ko) 2001-04-09 2003-05-09 삼성전자주식회사 반도체 소자의 메탈 컨택 형성 방법
KR20050067566A (ko) 2003-12-29 2005-07-05 주식회사 하이닉스반도체 반도체소자의 셀콘택 분리 방법
KR100660552B1 (ko) 2005-09-30 2006-12-22 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR20120094208A (ko) 2011-02-16 2012-08-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102401486B1 (ko) 2015-04-22 2022-05-24 삼성전자주식회사 콘택 구조물을 포함하는 반도체 소자 및 그 제조 방법.
KR102376508B1 (ko) * 2017-11-16 2022-03-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US20200006491A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Source or drain structures with relatively high germanium content
KR102612592B1 (ko) 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
CN111092047B (zh) * 2018-10-23 2022-09-27 联华电子股份有限公司 半导体装置以及其制作方法
US11398385B2 (en) * 2020-05-08 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406930A1 (en) * 2021-06-21 2022-12-22 Infineon Technologies Austria Ag Power semiconductor device having low-k dielectric gaps between adjacent metal contacts
US11777026B2 (en) * 2021-06-21 2023-10-03 Infineon Technologies Austria Ag Power semiconductor device having low-k dielectric gaps between adjacent metal contacts

Also Published As

Publication number Publication date
US20220109055A1 (en) 2022-04-07
CN114388500A (zh) 2022-04-22
US20240072140A1 (en) 2024-02-29
TW202230785A (zh) 2022-08-01
US11848364B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US12040275B2 (en) Semiconductor device including via plug connected to source/drain pattern
US12094976B2 (en) Semiconductor device
KR20220053879A (ko) 반도체 장치
KR20220130352A (ko) 반도체 장치
US20240072140A1 (en) Semiconductor device and method of fabricating the same
KR20220034337A (ko) 반도체 장치
US20220406939A1 (en) Semiconductor devices
KR20210096400A (ko) 반도체 장치
KR20210104260A (ko) 반도체 장치 및 이의 제조 방법
US11575014B2 (en) Semiconductor device and method for fabricating the same
EP4261893A1 (en) Semiconductor devices
US20230395667A1 (en) Semiconductor device
KR20220134891A (ko) 반도체 장치
KR20220114143A (ko) 반도체 장치
US20240120278A1 (en) Semiconductor device
US20230019860A1 (en) Semiconductor device
US20240105773A1 (en) Semiconductor device
US20220310811A1 (en) Semiconductor device and method for fabricating the same
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US20240204107A1 (en) Semiconductor device
KR20230141013A (ko) 반도체 장치 제조 방법
KR20240050238A (ko) 반도체 장치
KR20230111903A (ko) 반도체 장치 및 이의 제조 방법
KR20230174437A (ko) 반도체 장치 테스트 회로 및 그를 포함하는 집적 회로
KR20240145263A (ko) 반도체 장치 및 그 제조 방법