KR20220042325A - 박리 방법, 표시 장치, 모듈, 및 전자 기기 - Google Patents

박리 방법, 표시 장치, 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR20220042325A
KR20220042325A KR1020220035300A KR20220035300A KR20220042325A KR 20220042325 A KR20220042325 A KR 20220042325A KR 1020220035300 A KR1020220035300 A KR 1020220035300A KR 20220035300 A KR20220035300 A KR 20220035300A KR 20220042325 A KR20220042325 A KR 20220042325A
Authority
KR
South Korea
Prior art keywords
layer
resin layer
conductive layer
insulating layer
resin
Prior art date
Application number
KR1020220035300A
Other languages
English (en)
Other versions
KR102588708B1 (ko
Inventor
준페이 야나카
카요 쿠마쿠라
마사타카 사토
사토루 이도지리
켄스케 요시즈미
마리 타테이시
나츠코 타카세
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220042325A publication Critical patent/KR20220042325A/ko
Application granted granted Critical
Publication of KR102588708B1 publication Critical patent/KR102588708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

본 발명은 낮은 비용으로 양산성이 높은 박리 방법을 제공한다.
감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성하고, 포토리소그래피법을 사용하여 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 제 1 층에 형성함으로써 제 1 영역 및 제 2 영역을 갖는 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층의 제 1 영역 위에 형성하고, 도전층을 수지층의 제 2 영역 위에 형성하고, 레이저를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리한다.

Description

박리 방법, 표시 장치, 모듈, 및 전자 기기{PEELING METHOD, DISPLAY DEVICE, MODULE, AND ELECTRONIC DEVICE}
본 발명의 일 형태는 박리 방법에 관한 것이다. 본 발명의 일 형태는 박리 공정을 갖는 디바이스의 제작 방법에 관한 것이다. 본 발명의 일 형태는 특히 가요성을 갖는 표시 장치와 그 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태가 속하는 기술분야의 일례로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어, 터치 센서 등), 입출력 장치(예를 들어, 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
또한, 본 명세서 등에서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한, 촬상 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
유기 EL(Electro Luminescence) 소자나 액정 소자가 적용된 표시 장치가 알려져 있다. 그 외에도 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 갖는 발광 장치, 전기 영동 방식 등에 의하여 표시를 하는 전자 페이퍼 등도 표시 장치의 일례로서 들 수 있다.
유기 EL 소자의 기본적인 구성은 한 쌍의 전극 사이에 발광성 유기 화합물을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이러한 유기 EL 소자가 적용되면, 얇고, 가볍고, 콘트라스트가 높고, 또한 소비전력이 낮은 표시 장치를 구현할 수 있다.
또한, 가요성을 갖는 기판(필름) 위에 트랜지스터 등의 반도체 소자나 유기 EL 소자 등의 표시 소자를 형성함으로써, 플렉시블한 표시 장치를 구현할 수 있다.
특허문헌 1에는, 희생층을 개재(介在)하여 내열성 수지층 및 전자 소자가 제공된 지지 기판(유리 기판)에 레이저 광을 조사하고 내열성 수지층을 유리 기판으로부터 박리함으로써, 플렉시블한 표시 장치를 제작하는 방법이 개시(開示)되어 있다.
일본국 특개 제 2015-223823호 공보
본 발명의 일 형태는 신규 박리 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 낮은 비용으로 양산성이 높은 박리 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 수율이 높은 박리 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 박리를 수행하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 신규 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 작고, 얇고, 또는 가벼운 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 가요성을 갖거나 곡면을 갖는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 파손되기 어려운 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 표시 장치를 저온에서 제작하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 제작 공정이 간략화된 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 낮은 비용으로 양산성이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 표시 장치를 제작하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 이들 과제 모두를 반드시 해결할 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 외의 과제를 추출할 수 있다.
(1)본 발명의 일 형태는 감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성하고, 포토리소그래피법을 사용하여 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 제 1 층에 형성함으로써 제 1 영역 및 제 2 영역을 갖는 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층의 제 1 영역 위에 형성하고, 도전층을 수지층의 제 2 영역 위에 형성하고, 레이저를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
상기 (1)에서, 다계조 마스크를 사용하여 제 1 영역 및 제 2 영역을 갖는 수지층을 섬 형상으로 형성하는 것이 바람직하다. 또는, 상기 (1)에서, 다계조 마스크를 사용하여 제 1 영역, 제 2 영역, 및 개구를 갖는 수지층을 형성하는 것이 바람직하다.
(2)본 발명의 일 형태는 감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성하고, 포토리소그래피법을 사용하여 제 1 층에 오목부를 형성함으로써 오목부를 갖는 수지층을 형성하고, 수지층의 오목부의 저면과 중첩하는 개구를 가지며 수지층의 오목부의 측면을 덮는 절연층을 수지층 위에 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 절연층 위에 형성하고, 절연층의 개구를 개재하여 수지층의 오목부의 저면과 중첩하는 도전층을 형성하고, 레이저를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
(3)본 발명의 일 형태는 감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성하고, 포토리소그래피법을 사용하여 제 1 층에 오목부를 형성함으로써 오목부를 갖는 수지층을 형성하고, 수지층의 오목부의 측면 및 저면을 덮는 절연층을 수지층 위에 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 절연층 위에 형성하고, 절연층을 개재하여 수지층의 오목부의 저면과 중첩하는 도전층을 형성하고, 레이저를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
상기 (2) 또는 (3)에서, 다계조 마스크를 사용하여 오목부를 갖는 수지층을 섬 형상으로 형성하는 것이 바람직하다. 또는, 상기 (2) 또는 (3)에서, 다계조 마스크를 사용하여 오목부 및 개구를 갖는 수지층을 형성하는 것이 바람직하다.
상기 (1) 또는 (2)에서, 트랜지스터와 제작 기판을 분리한 후, 수지층을 애싱함으로써 도전층을 노출시키는 것이 바람직하다. 상기 (3)에서, 트랜지스터와 제작 기판을 분리한 후, 수지층을 애싱하고, 또한 절연층 중 도전층과 중첩하는 부분을 제거함으로써, 도전층을 노출시키는 것이 바람직하다.
상기 (1), (2), 또는 (3)에서 도전층으로서 산화물 도전층을 형성하는 것이 바람직하다.
상기 (1), (2), 또는 (3)에서, 트랜지스터가 갖는 전극 또는 산화물 반도체와 동일한 재료 및 동일한 공정에 의하여 도전층을 형성하는 것이 바람직하다.
상기 (1), (2), 또는 (3)에서, 레이저를 사용하여 제작 기판 측으로부터 수지층으로 광을 조사하는 것이 바람직하다.
(4)본 발명의 일 형태는 수지층, 수지층 위의 도전층, 수지층 위의 트랜지스터, 및 트랜지스터와 전기적으로 접속되는 표시 소자를 갖는 표시 장치이다. 수지층은 개구를 갖는다. 개구에서는 도전층의 적어도 일부가 노출된다. 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖는다.
(5)본 발명의 일 형태는 수지층, 수지층 위의 절연층, 절연층 위의 도전층, 절연층 위의 트랜지스터, 및 트랜지스터와 전기적으로 접속되는 표시 소자를 갖는다. 수지층은 개구를 갖는다. 절연층은 수지층의 개구와 중첩하는 개구를 갖는다. 수지층의 개구에서는 도전층의 적어도 일부가 노출된다. 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖는다.
(6)본 발명의 일 형태는 수지층, 수지층 위의 절연층, 절연층 위의 도전층, 절연층 위의 트랜지스터, 및 트랜지스터와 전기적으로 접속되는 표시 소자를 갖는 표시 장치이다. 수지층은 개구를 갖는다. 절연층은 수지층의 개구의 주연(周緣)을 덮고, 또한 수지층의 개구와 중첩하는 개구를 갖는다. 수지층의 개구에서는 도전층의 적어도 일부가 노출된다. 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖는다.
상기 (4), (5), 또는 (6)에서 수지층의 두께는 0.1μm 이상 3μm 이하인 것이 바람직하다.
상기 (4), (5), 또는 (6)에서 수지층의 5% 중량 감소 온도는 400℃ 미만인 것이 바람직하다.
상기 (4), (5), 또는 (6)에서 도전층의 노출된 면은 수지층의 노출된 면보다 돌출된 부분을 갖는 것이 바람직하다.
(7)본 발명의 일 형태는 상술한 구성 중 어느 것을 갖는 표시 장치 및 회로 기판을 갖는 모듈이다. 도전층은 수지층의 개구를 통하여 회로 기판과 전기적으로 접속된다.
(8)본 발명의 일 형태는 상기 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 갖는 전자 기기이다.
본 발명의 일 형태에 따르면, 신규 박리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 낮은 비용으로 양산성이 높은 박리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 수율이 높은 박리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 대형 기판을 사용하여 박리를 수행할 수 있다.
본 발명의 일 형태에 따르면, 신규 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 작고, 얇고, 또는 가벼운 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 가요성을 갖거나 곡면을 갖는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 파손되기 어려운 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 표시 장치를 저온에서 제작할 수 있다. 본 발명의 일 형태에 따르면, 제작 공정이 간략화된 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 낮은 비용으로 양산성이 높은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 대형 기판을 사용하여 표시 장치를 제작할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 2는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 3은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 4는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 5는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 6은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 7은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 8은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 9는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 10은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 11은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 12는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 13은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 14는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 15는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 16은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 17은 표시 장치의 일례를 나타낸 도면.
도 18은 표시 장치의 일례를 나타낸 도면.
도 19는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 20은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 21은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 22는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 23은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 24는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 25는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 26은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 27은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 28은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 29는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 30은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 31은 표시 장치의 일례를 나타낸 도면.
도 32는 표시 장치의 일례를 나타낸 도면.
도 33은 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 34는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 35는 표시 장치의 제작 방법의 일례를 나타낸 도면.
도 36은 표시 모듈의 일례를 나타낸 도면.
도 37은 전자 기기의 일례를 나타낸 도면.
도 38은 실시예 1의 시료의 제작 방법을 나타낸 도면.
도 39는 실시예 1의 시료의 단면 STEM 사진.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재하는 실시형태의 내용에 한정하여 해석되는 것은 아니다.
또한, 이하에 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면들 사이에서 공통적으로 사용하고, 그 반복되는 설명은 생략한다. 또한, 같은 기능을 갖는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한, 도면에서의 각 구성의 위치, 크기, 범위 등은, 이해를 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 이 때문에, 개시하는 발명은 도면에 개시된 위치, 크기, 범위 등에 반드시 한정되는 것은 아니다.
또한, "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있다. 또는, 예를 들어, "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
또한, 본 명세서 등에서 "기판"은 기능 회로, 기능 소자, 및 기능막 등 중 적어도 하나를 지지하는 기능을 갖는 것이 바람직하다. 또한, "기판"은 이들을 지지하는 기능을 갖지 않아도 되고, 예를 들어 장치의 표면을 보호하는 기능, 또는 기능 회로, 기능 소자, 및 기능막 등 중 적어도 하나를 밀봉하는 기능 등을 가져도 좋다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 박리 방법 및 표시 장치의 제작 방법에 대하여 도 1 내지 도 18을 참조하여 설명한다.
본 실시형태에서는, 트랜지스터 및 유기 EL 소자를 갖는 표시 장치(액티브 매트릭스형 유기 EL 표시 장치라고도 함)를 예로 들어 설명한다. 상기 표시 장치는 기판에 가요성을 갖는 재료를 사용함으로써 플렉시블 디바이스로 할 수 있다. 또한, 본 발명의 일 형태는 유기 EL 소자를 사용한 발광 장치, 표시 장치, 및 입출력 장치(터치 패널 등)에 한정되지 않고, 다른 기능 소자를 사용한 반도체 장치, 발광 장치, 표시 장치, 및 입출력 장치 등의 각종 장치에 적용할 수 있다.
본 발명의 일 형태에 따른 박리 방법에서는, 우선 감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성한다. 다음에, 포토리소그래피법을 사용하여 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 제 1 층에 형성함으로써 제 1 영역 및 제 2 영역을 갖는 수지층을 형성한다. 다음에, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층의 제 1 영역 위에 형성하고, 도전층을 수지층의 제 2 영역 위에 형성한다. 다음에, 레이저를 사용하여 수지층에 광을 조사한다. 그리고, 트랜지스터와 제작 기판을 분리한다.
본 발명의 일 형태에서는 감광성 재료를 사용하여 수지층을 제작한다. 감광성 재료를 사용함으로써 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다. 예를 들어, 두께가 각각 다른 2개 이상의 영역을 갖는 수지층을 쉽게 형성할 수 있다.
박리 후, 트랜지스터 측에 수지층이 잔존한다. 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 수지층에 형성하고, 제 2 영역과 중첩하도록 도전층을 배치함으로써, 박리 공정 후에 도전층을 노출시키는 것이 쉬워진다. 구체적으로는, 제 2 영역의 두께는 제 1 영역의 두께보다 얇기 때문에, 도전층을 노출시키기 위하여 수지층을 제거하는 양(두께)을 적게 할 수 있다.
또한, 도전층이 노출될 때까지 수지층을 제거하여도 수지층의 제 1 영역의 일부를 잔존시킬 수 있다. 잔존한 수지층은 보호층으로서 사용할 수 있다.
노출된 도전층은 이면 전극, 관통 전극, 외부 접속 단자 등으로서 사용할 수 있다. 상기 도전층은 플렉시블 프린트 기판(FPC) 등의 회로 기판과 전기적으로 접속시킬 수 있다.
수지층의 제거에는 애싱을 사용하는 것이 바람직하다. 구체적으로는, 산소 플라스마를 사용한 애싱을 수행하는 것이 바람직하다.
도전층에는 산화물 도전층을 사용하는 것이 바람직하다. 도전층을 노출시키기 위하여 산소 플라스마를 사용한 애싱을 수행하여 수지층을 제거하는 경우, 도전층에 금속막을 사용하면 상기 금속막이 산화되어 상기 금속막의 도전성이 저하될 우려가 있다. 도전층에 산화물 도전층을 사용함으로써, 수지층의 애싱에 의하여 도전층의 도전성이 저하되는 것을 억제할 수 있다.
본 발명의 일 형태에 따른 박리 방법에서는, 우선 감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성한다. 다음에, 포토리소그래피법을 사용하여 제 1 층에 오목부를 형성함으로써 오목부를 갖는 수지층을 형성한다. 다음에, 수지층의 오목부의 저면과 중첩하는 개구를 가지며 수지층의 오목부의 측면을 덮는 절연층을 수지층 위에 형성한다. 다음에, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 절연층 위에 형성하고, 절연층의 개구를 개재하여 수지층의 오목부의 저면과 중첩하는 도전층을 형성한다. 다음에, 레이저를 사용하여 수지층에 광을 조사한다. 그리고, 트랜지스터와 제작 기판을 분리한다.
절연층이 수지층의 오목부의 측면을 덮음으로써, 수지층에 포함되는 물 등의 불순물이 트랜지스터에 들어가는 것을 더 억제할 수 있다.
절연층의 개구를 개재하여 수지층의 오목부의 저면과 중첩하는 도전층을 배치함으로써, 박리 공정 후에 도전층을 노출시키는 것이 쉬워진다. 구체적으로는, 수지층의 오목부의 두께는 다른 부분보다 얇기 때문에, 도전층을 노출시키기 위하여 수지층을 제거하는 양을 적게 할 수 있다. 또한, 수지층을 제거하면, 절연층을 제거할 일이 없이 도전층을 노출시킬 수 있다.
본 발명의 일 형태에 따른 표시 장치는 트랜지스터의 채널 형성 영역에 산화물 반도체를 갖는 것이 바람직하다.
트랜지스터의 채널 형성 영역에 저온 폴리실리콘(LTPS: Low Temperature Poly-Silicon)을 사용하는 경우에는 500℃ 내지 550℃ 정도의 온도를 가할 필요가 있기 때문에, 수지층에 대하여 내열성이 요구된다. 또한, 레이저 결정화 공정에서의 대미지를 완화하기 위하여 수지층을 후막화할 필요가 있다.
한편, 산화물 반도체를 사용한 트랜지스터는 350℃ 이하, 또한 300℃ 이하의 온도에서 형성할 수 있다. 따라서, 수지층에 대하여 높은 내열성이 요구되지 않는다. 따라서, 수지층의 내열 온도를 낮게 할 수 있고, 재료 선택의 폭이 넓어진다. 또한, 산화물 반도체를 사용한 트랜지스터는 레이저 결정화 공정이 불필요하기 때문에, 수지층의 두께를 얇게 할 수 있다. 수지층에 대하여 높은 내열성이 요구되지 않고, 이를 박막화할 수 있음으로 디바이스 제작에 필요한 비용의 대폭적인 삭감이 기대된다. 또한, LTPS를 사용하는 경우에 비하여 공정을 간략화할 수 있어 바람직하다.
상술한 바와 같이 도전층으로서 산화물 도전층을 형성하는 것이 바람직하다.
예를 들어, 상기 도전층을 트랜지스터가 갖는 전극 또는 산화물 반도체와 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다.
예를 들어, 트랜지스터의 전극으로서 사용하는 금속, 합금, 산화물 도전층 등의 각종 도전 재료를 상기 도전층에 사용할 수 있다.
예를 들어, 도전층, 트랜지스터의 소스 전극 및 드레인 전극으로서 사용하는 산화물 도전층을 동일한 재료 및 동일한 공정에 의하여 형성한다.
또는, 예를 들어, 도전층으로서 사용하는 산화물 반도체층 및 트랜지스터의 반도체층으로서 사용하는 산화물 반도체층을 동일한 재료 및 동일한 공정에 의하여 형성한다. 그 후, 도전층으로서 사용하는 산화물 반도체층만을 저저항화시킨다("산화물 도전층으로 한다"라고도 할 수 있다).
또는, 예를 들어, 도전층으로서 사용하는 산화물 반도체층 및 트랜지스터의 전극(예를 들어, 게이트 전극)으로서 사용하는 산화물 반도체층을 동일한 재료 및 동일한 공정에 의하여 형성한다. 그 후, 도전층으로서 사용하는 산화물 반도체층 및 트랜지스터의 전극으로서 사용하는 산화물 반도체층 양쪽을 저저항화시킨다.
산화물 반도체는 막 내의 산소 결손 및 막 내의 불순물 농도(대표적으로는 수소, 물 등) 중 적어도 한쪽에 의하여 저항이 제어될 수 있는 반도체 재료이다. 따라서, 산소 결손 및 불순물 농도 중 적어도 한쪽이 증가되는 처리, 또는 산소 결손 및 불순물 농도 중 적어도 한쪽이 저감되는 처리를 산화물 반도체층에 대하여 선택함으로써, 산화물 반도체층 또는 산화물 도전층이 갖는 저항률을 제어할 수 있다.
구체적으로는, 플라스마 처리를 사용하여 산화물 반도체의 저항률을 제어할 수 있다. 예를 들어, 희가스(He, Ne, Ar, Kr, Xe), 수소, 붕소, 인, 및 질소 중에서 선택된 1종류 이상을 포함하는 가스를 사용하여 수행하는 플라스마 처리를 적용할 수 있다. 플라스마 처리는 예를 들어, Ar 분위기하, Ar과 질소의 혼합 가스 분위기하, Ar과 수소의 혼합 가스 분위기하, 암모니아 분위기하, Ar과 암모니아의 혼합 가스 분위기하, 또는 질소 분위기하 등에서 수행할 수 있다. 이로써, 산화물 반도체층의 캐리어 밀도를 높이고 저항률을 낮게 할 수 있다.
또는, 이온 주입법, 이온 도핑법, 또는 플라스마 잠입 이온 주입법(plasma immersion ion implantation method) 등을 사용하여 수소, 붕소, 인, 또는 질소를 산화물 반도체층에 주입하여, 산화물 반도체층의 저항률을 낮게 할 수 있다.
또는, 수소 및 질소 중 적어도 한쪽을 포함하는 막을 산화물 반도체층에 접촉하도록 형성하고, 상기 막으로부터 산화물 반도체층으로 수소 및 질소 중 적어도 한쪽을 확산시키는 방법을 사용할 수 있다. 이로써, 산화물 반도체층의 캐리어 밀도를 높이고 저항률을 낮게 할 수 있다.
산화물 반도체층에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 됨과 함께, 산소가 이탈된 격자(또는 산소가 이탈된 부분)에 산소 결손을 형성한다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성될 수 있다. 또한, 수소의 일부가 금속 원자와 결합되는 산소와 결합됨으로써, 캐리어인 전자를 생성하는 경우가 있다. 이로써, 산화물 반도체층의 캐리어 밀도를 높이고 저항률을 낮게 할 수 있다.
표시 장치의 제작 공정에서 가열 처리를 수행하는 경우, 산화물 반도체층이 가열됨으로써 산화물 반도체층으로부터 산소가 방출되어, 산소 결손이 증가될 수 있다. 이로써, 산화물 반도체층의 저항률을 낮게 할 수 있다.
또한, 이와 같이, 산화물 반도체층을 사용하여 형성된 산화물 도전층은 캐리어 밀도가 높고 저저항의 산화물 반도체층, 도전성을 갖는 산화물 반도체층, 또는 도전성이 높은 산화물 반도체층이라고 할 수도 있다.
본 발명의 일 형태에 따른 표시 장치가 갖는 수지층의 두께는 0.1μm 이상 3μm 이하이다. 수지층을 얇게 형성함으로써 낮은 비용으로 표시 장치를 제작할 수 있다. 또한, 표시 장치의 경량화 및 박형화가 가능해진다. 또한, 표시 장치의 가요성을 높일 수 있다.
본 발명의 일 형태에서는, 수지층의 내열 온도 이하의 온도에서 트랜지스터 등을 형성한다. 수지층의 내열성은 예를 들어, 가열에 의한 중량 감소율, 구체적으로는 5% 중량 감소 온도 등으로 평가할 수 있다. 본 발명의 일 형태에서 5% 중량 감소 온도는 450℃ 이하, 400℃ 이하, 400℃ 미만, 또는 350℃ 미만으로 할 수 있다.
본 발명의 일 형태에서는 선형 레이저를 사용하여 레이저 광을 조사한다. LTPS 등 제조 라인의 레이저 장치를 사용할 수 있기 때문에, 이들 장치를 유효하게 이용할 수 있다. 선형 레이저는 직사각형으로 집광(선형 레이저 빔으로 성형)하여 수지층에 광을 조사한다.
이하에서는 본 발명의 일 형태에 따른 표시 장치의 제작 방법에 대하여 구체적으로 설명한다.
또한, 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 성막(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법이나 열 CVD법을 사용하여도 좋다. 열 CVD법으로서는 예를 들어, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코트, 딥, 스프레이 도포, 잉크젯, 디스펜스, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터나이프, 슬릿 코트, 롤 코트, 커튼 코트, 나이프 코트 등의 도구(설비)를 사용한 방법에 의하여 형성할 수 있다.
표시 장치를 구성하는 박막은 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는, 차폐 마스크를 사용한 성막 방법에 의하여 섬 형상의 박막을 형성하여도 좋다. 또는, 나노인프린트법, 샌드 블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법, 및 감광성을 갖는 박막을 형성한 후에 노광 및 현상을 수행하여, 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서 광을 사용하는 경우, 노광에 사용되는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한, 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한, 노광에 사용하는 광으로서 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한, 노광에 사용하는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면 매우 미세하게 가공할 수 있기 때문에 바람직하다. 또한, 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토마스크는 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
[제작 방법의 예 1A]
우선, 감광성을 갖는 재료를 사용하여 제작 기판(14) 위에 제 1 층(24)을 형성한다(도 1의 (A) 참조).
특히, 감광성 및 열 경화성을 갖는 재료를 사용하는 것이 바람직하다. 본 실시형태에서는, 감광성 및 열 경화성을 갖는 재료를 사용하는 예에 대하여 설명한다.
본 발명의 일 형태에서는, 감광성을 갖는 재료를 사용하기 때문에, 광을 사용한 포토리소그래피법에 의하여 제 1 층(24)의 일부를 제거하여 원하는 형상을 갖는 수지층(23)을 형성할 수 있다.
구체적으로는, 재료를 성막한 후에 용매를 제거하기 위한 가열 처리(프리베이킹 처리라고도 함)를 수행하고, 그 후에 포토마스크를 사용하여 노광을 수행한다. 그 후에, 현상 처리를 수행함으로써 불필요한 부분을 제거할 수 있다. 다음에, 원하는 형상으로 가공된 막을 가열하여(포스트베이킹 처리라고도 함) 수지층(23)을 형성한다(도 1의 (B) 참조). 도 1의 (B)에는 수지층(23)에 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역(오목부라고도 함)을 제공하는 예를 나타내었다. 노광 시에, 수지층(23)에 개구를 제공하는 조건보다 노광량을 줄임으로써, 오목부를 갖는 수지층(23)을 형성할 수 있다. 예를 들어, 수지층(23)에 개구를 형성하는 노광 조건보다 노광 시간을 짧게 하거나, 광의 강도를 약하게 하거나, 광의 초점을 변화시키는 등의 방법이 있다.
포스트베이킹 처리에 의하여 수지층(23) 내의 탈가스 성분(예를 들어, 수소, 물 등)을 저감시킬 수 있다. 특히, 수지층(23) 위에 형성하는 각 층의 제작 온도와 같은 온도 또는 그 온도보다 높은 온도에서 가열하는 것이 바람직하다. 예를 들어, 트랜지스터의 제작 온도가 350℃ 미만인 경우, 수지층(23)이 되는 막을 350℃ 이상 450℃ 이하에서 가열하는 것이 바람직하고, 350℃ 이상 400℃ 이하에서 가열하는 것이 더 바람직하고, 350℃ 이상 375℃ 이하에서 가열하는 것이 더욱 바람직하다. 이로써, 트랜지스터의 제작 공정에서의 수지층(23)으로부터의 탈가스를 대폭으로 억제할 수 있다.
수지층(23)은 가요성을 갖는다. 제작 기판(14)은 수지층(23)보다 가요성이 낮다.
수지층(23)의 오목부를 테이퍼 형상으로 하면, 수지층(23)의 오목부 위에 형성되는 막의 피복성이 높아지기 때문에, 수지층(23)(또는 제 1 층(24))은 포지티브형의 수지를 사용하여 형성되는 것이 바람직하다.
수지층(23)(또는 제 1 층(24))은 감광성 폴리이미드 수지(photo sensitive polyimide, PSPI라고도 함)를 사용하여 형성되는 것이 바람직하다.
또한, 수지층(23)(또는 제 1 층(24))의 형성에 사용할 수 있는 감광성을 갖는 재료로서는, 예를 들어, 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지 등이 있다.
수지층(23)(또는 제 1 층(24))은 스핀 코터를 사용하여 형성되는 것이 바람직하다. 스핀 코팅법을 사용함으로써 대형 기판에 얇은 막을 균일하게 형성할 수 있다.
수지층(23)(또는 제 1 층(24))은 점도가 5cP 이상 500cP 미만, 바람직하게는 5cP 이상 100cP 미만, 더 바람직하게는 10cP 이상 50cP 이하인 용액을 사용하여 형성되는 것이 바람직하다. 용액의 점도가 낮을수록 도포가 용이해진다. 또한, 용액의 점도가 낮을수록 기포가 들어가는 것을 억제할 수 있어 양질의 막을 형성할 수 있다.
수지층(23)은 두께가 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.1μm 이상 3μm 이하인 것이 더욱 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱더 바람직하다. 점도가 낮은 용액을 사용함으로써, 수지층(23)을 얇게 형성하는 것이 용이해진다. 수지층(23)의 두께를 상기 범위로 함으로써 표시 장치의 가요성을 높일 수 있다. 다만, 이에 한정되지 않고 수지층(23)의 두께를 10μm 이상으로 하여도 좋다. 예를 들어, 수지층(23)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(23)의 두께를 10μm 이상으로 함으로써 표시 장치의 강성(剛性)을 높일 수 있어 적합하다.
수지층(23)(또는 제 1 층(24))의 기타 형성 방법으로서는, 딥, 스프레이 도포, 잉크젯, 디스펜스, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터나이프, 슬릿 코트, 롤 코트, 커튼 코트, 나이프 코트 등의 도구(설비)를 사용한 방법을 들 수 있다.
수지층(23)의 열 팽창 계수는 0.1ppm/℃ 이상 20ppm/℃ 이하인 것이 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하인 것이 더 바람직하다. 수지층(23)의 열 팽창 계수가 낮을수록 가열에 의하여 트랜지스터 등을 구성하는 층에 크랙이 생기거나 트랜지스터 등이 파손되는 것을 억제할 수 있다.
표시 장치의 표시면 측에 수지층(23)이 위치하는 경우, 수지층(23)은 가시광에 대한 투광성이 높은 것이 바람직하다.
제작 기판(14)은 반송이 용이해질 정도로 강성을 갖고, 또한 제작 공정에서 가해지는 온도에 대하여 내열성을 갖는다. 제작 기판(14)에 사용할 수 있는 재료로서는 예를 들어, 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속, 또는 합금 등이 있다. 유리로서는, 예를 들어, 무알칼리 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등이 있다.
다음에, 수지층(23) 위에 절연층(31)을 형성한다(도 1의 (C) 참조).
절연층(31)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 절연층(31)은 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(31)은 수지층(23)에 포함되는 불순물이 나중에 형성하는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다. 예를 들어, 절연층(31)은 수지층(23)을 가열하였을 때 수지층(23)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 이 때문에, 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)으로서는 예를 들어, 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한, 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다. 특히, 수지층(23) 위에 질화 실리콘막을 형성하고, 질화 실리콘막 위에 산화 실리콘막을 형성하는 것이 바람직하다.
또한, 본 명세서 등에서 산화 질화 실리콘이란, 그 조성으로서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화 산화 실리콘이란, 그 조성으로서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
무기 절연막은 형성 온도가 높을수록 치밀하고 배리어성이 높은 막이 되기 때문에, 높은 온도에서 형성하는 것이 바람직하다.
절연층(31)의 성막 시의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 1의 (C) 내지 (E) 참조).
표시 장치가 갖는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋고, 역 스태거형 트랜지스터로 하여도 좋다. 또한, 톱 게이트 구조 및 보텀 게이트 구조 중 어느 트랜지스터 구조로 하여도 좋다. 또는, 채널의 상하에 게이트 전극이 제공되어도 좋다.
여기서는 트랜지스터(40)로서, 산화물 반도체층(44a)을 갖는 보텀 게이트 구조의 트랜지스터를 제작하는 경우에 대하여 설명한다.
본 발명의 일 형태에서 트랜지스터의 반도체에는 산화물 반도체를 사용한다. 실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 반도체 재료를 사용하면, 트랜지스터의 오프 상태에서의 전류를 저감시킬 수 있어 바람직하다.
트랜지스터(40)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 트랜지스터(40)는 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는, 우선 절연층(31) 위에 도전층(41)을 형성한다(도 1의 (C) 참조). 도전층(41)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
표시 장치가 갖는 도전층에는 각각 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용할 수 있다. 또는, 산화 인듐, 인듐 주석 산화물(ITO), 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 인듐 아연 산화물, 산화 아연(ZnO), 갈륨을 포함하는 ZnO, 또는 실리콘을 포함하는 인듐 주석 산화물 등 투광성을 갖는 도전성 재료를 사용하여도 좋다. 또한, 불순물 원소를 함유시키는 등을 하여 저저항화시킨 다결정 실리콘 또는 산화물 반도체 등의 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 또한, 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은 예를 들어, 막 형상으로 형성된 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 또한, 불순물 원소를 함유시킨 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는, 은, 카본, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
다음에, 절연층(32)을 형성한다(도 1의 (C) 참조). 절연층(32)에는 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다.
다음에, 절연층(31) 및 절연층(32)에서 수지층(23)의 오목부와 중첩하는 부분에 각각 개구를 제공한다(도 1의 (D) 참조). 여기서는, 절연층(31) 및 절연층(32)에 한꺼번에 개구를 형성하는 예에 대하여 설명한다. 절연층(31) 및 절연층(32)에는 각각 다른 공정에서 개구를 형성하여도 좋다. 예를 들어, 도전층(41)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 개구를 제공함으로써 수지층(23)의 오목부의 저면이 노출된다.
다음에, 산화물 반도체층(44a) 및 산화물 도전층(44b)을 형성한다(도 1의 (E) 참조). 산화물 반도체층(44a) 및 산화물 도전층(44b)은 산화물 반도체막을 형성한 후에 레지스트 마스크를 형성하고, 상기 산화물 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 이때, 산화물 도전층(44b)은 반도체이어도 좋고, 그 후의 공정에서 저저항화시키는 처리가 수행되는 것이 바람직하다.
산화물 도전층(44b)은 수지층(23)의 오목부의 측면 및 저면과 접촉된다.
산화물 반도체막의 형성 시의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다.
산화물 반도체막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 형성할 수 있다. 또한, 산화물 반도체막의 형성 시에서의 산소의 유량비(산소 분압)에 특별히 한정은 없다. 다만, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는 산화물 반도체막의 형성 시에서의 산소의 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
산화물 반도체막은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되는 것이 바람직하다. 또한, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 하나 또는 여러 종류가 포함되어도 좋다. 산화물 반도체막은 예를 들어, 적어도 인듐, 아연, 및 M(알루미늄, 갈륨, 이트륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘)을 포함하는 In-M-Zn계 산화물로 표기되는 막을 포함하는 것이 바람직하다. 특히, In-M-Zn계 산화물층(M은 Al, Ga, Y, 또는 Sn)을 사용하는 것이 바람직하고, In-Ga-Zn계 산화물층을 사용하는 것이 더 바람직하다.
또한, 여기서 In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 주성분으로서 갖는 산화물을 뜻하며, In, Ga, 및 Zn의 비율은 불문한다. 또한, In, Ga, 및 Zn 외의 금속 원소가 포함되어도 좋다.
산화물 반도체층(44a) 및 산화물 도전층(44b)을 동일한 재료 및 동일한 공정에 의하여 형성함으로써 제조 비용을 삭감할 수 있다. 다만, 산화물 반도체층(44a) 및 산화물 도전층(44b)은 동일한 금속 원소를 갖더라도 조성이 상이한 경우가 있다. 예를 들어, 트랜지스터 및 용량 소자의 제작 공정 중에 막 내의 금속 원소가 이탈되어 금속 조성이 달라지는 경우가 있다.
산화물 반도체의 에너지 갭은 2eV 이상이 바람직하고, 2.5eV 이상이 더 바람직하고, 3eV 이상이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 산화물 반도체를 사용함으로써, 트랜지스터의 오프 전류를 저감시킬 수 있다.
산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn계 산화물을 성막하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한, 성막되는 반도체층의 금속 원소의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
산화물 반도체막은 스퍼터링법에 의하여 형성할 수 있다. 그 외에도 예를 들어, PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
산화물 도전층(44b)의 두께는 예를 들어, 1nm 이상 200nm 이하가 바람직하고, 5nm 이상 100nm 이하가 더 바람직하다.
산화물 반도체의 형성 후에 플라스마 처리 등을 수행하고, 산화물 반도체의 저항률을 저하시킴으로써 산화물 도전층(44b)을 형성할 수 있다.
또한, 이후의 공정에서 가열 처리를 수행함으로써, 산화물 도전층(44b)으로부터 산소가 방출되어 산소 결손이 발생되므로 산화물 도전층(44b)의 저항률이 저하될 수 있다.
다음에, 도전층(43a), 도전층(43b), 및 도전층(43c)을 형성한다(도 1의 (E) 참조). 도전층(43a), 도전층(43b), 및 도전층(43c)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(43a) 및 도전층(43b)은 각각 산화물 반도체층(44a)과 접속된다. 도전층(43c)은 산화물 도전층(44b)과 접속된다. 도전층(43c)은 산화물 도전층(44b)의 보조 전극(보조 배선이라고도 함)으로서 사용할 수 있다.
도전층(43c)을 형성할 때, 산화물 도전층(44b)에 수소 및 질소 중 적어도 한쪽이 공급되어 산화물 도전층(44b)의 저항률이 저하될 수 있다. 또한, 도전층(43c)에 의하여 산화물 도전층(44b) 내의 산소가 추출됨으로써 산화물 도전층(44b)의 저항률이 저하될 수 있다. 또한, 도전층(43c)의 구성 원소가 산화물 도전층(44b)에 들어감으로써, 산화물 도전층(44b)의 저항률이 저하될 수 있다. 마찬가지로, 산화물 반도체층(44a) 중 도전층(43a) 및 도전층(43b)과 접촉되는 부분도 산소가 추출되거나 도전층의 구성 원소가 들어가는 것 등에 의하여 저항률이 저하될 수 있다.
또한, 도전층(43a) 및 도전층(43b)을 가공할 때, 레지스트 마스크로 덮이지 않은 산화물 반도체층(44a)의 일부가 에칭에 의하여 박막화되는 경우가 있다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
이와 같이 하여, 트랜지스터(40)를 제작할 수 있다(도 1의 (E) 참조). 트랜지스터(40)에서 도전층(41)의 일부는 게이트로서 기능하고, 절연층(32)의 일부는 게이트 절연층으로서 기능하고, 도전층(43a) 및 도전층(43b)은 각각 소스 및 드레인 중 한쪽으로서 기능한다.
다음에, 트랜지스터(40)를 덮는 절연층(33)을 형성한다(도 2의 (A) 참조). 절연층(33)은 절연층(31)과 같은 방법에 의하여 형성할 수 있다.
또한, 절연층(33)으로서는, 산소를 포함하는 분위기하에서 형성한 산화 실리콘막이나 산화 질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 또한, 상기 산화 실리콘막이나 산화 질화 실리콘막 위에 질화 실리콘막 등 산소를 확산시키거나 투과시키기 어려운 절연막을 적층하는 것이 바람직하다. 산소를 포함하는 분위기하에서 형성한 산화물 절연막은 가열에 의하여 많은 산소를 방출하기 쉬운 절연막으로 할 수 있다. 이러한 산소를 방출하는 산화물 절연막과, 산소를 확산시키거나 투과시키기 어려운 절연막을 적층한 상태에서 가열 처리를 수행함으로써 산화물 반도체층(44a)에 산소를 공급할 수 있다. 이 결과, 산화물 반도체층(44a) 내의 산소 결손 및 산화물 반도체층(44a)과 절연층(33)의 계면에서의 결함을 수복(修復)하여 결함 준위를 저감시킬 수 있다. 이로써, 신뢰성이 매우 높은 표시 장치를 구현할 수 있다. 산화물 도전층(44b)은 절연층(33)과 접촉하지 않는 것이 바람직하다. 이로써, 산화물 도전층(44b)에 산소가 공급되어 산화물 도전층(44b)의 저항이 높아지는 것을 억제할 수 있다. 도 2의 (A)에서는 산화물 도전층(44b)이 도전층(43c)으로 덮여 있기 때문에, 산화물 도전층(44b)의 저항이 낮은 상태가 유지된다.
상술한 공정을 거쳐, 수지층(23) 위에 절연층(31), 트랜지스터(40), 산화물 도전층(44b), 도전층(43c), 및 절연층(33)을 형성할 수 있다(도 2의 (A) 참조).
이 단계에서는, 후술하는 방법에 의하여 제작 기판(14)과 트랜지스터(40)를 분리함으로써, 표시 소자를 갖지 않는 디바이스를 제작할 수 있다. 예를 들어, 트랜지스터(40)나, 트랜지스터(40)에 더하여 용량 소자, 저항 소자, 및 배선 등을 형성하고, 후술하는 방법에 의하여 제작 기판(14)과 트랜지스터(40)를 분리함으로써 반도체 장치를 제작할 수 있다.
다음에, 절연층(33) 위에 절연층(34)을 형성한다(도 2의 (A) 참조). 표시 소자가 나중에 절연층(34) 상에 형성되기 때문에, 절연층(34)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(34)에는 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 원용할 수 있다.
절연층(34)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 절연층(34)은 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(34)에 유기 절연막을 사용하는 경우, 절연층(34)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(34)에 무기 절연막을 사용하는 경우, 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, 도전층(43b)에 도달하는 개구를 절연층(34) 및 절연층(33)에 형성한다.
그 후, 도전층(61)을 형성한다(도 2의 (B) 참조). 도전층(61)은 그 일부가 표시 소자(60)의 화소 전극으로서 기능한다. 도전층(61)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전층(61)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 도전층(61)은 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
도전막의 형성 시에 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음에, 도전층(61)의 단부를 덮는 절연층(35)을 형성한다(도 2의 (B) 참조). 절연층(35)에는 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 원용할 수 있다.
절연층(35)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 절연층(35)은 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(35)에 유기 절연막을 사용하는 경우, 절연층(35)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(35)에 무기 절연막을 사용하는 경우, 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, EL층(62) 및 도전층(63)을 형성한다(도 2의 (C) 참조). 도전층(63)은 그 일부가 표시 소자(60)의 공통 전극으로서 기능한다.
EL층(62)은 증착법, 도포법, 인쇄법, 토출법 등의 방법에 의하여 형성할 수 있다. EL층(62)을 화소마다 구분 형성하는 경우, 메탈 마스크 등의 차폐 마스크를 사용한 증착법, 또는 잉크젯법 등에 의하여 형성할 수 있다. EL층(62)을 화소마다 구분 형성하지 않는 경우에는, 메탈 마스크를 사용하지 않는 증착법을 사용할 수 있다.
EL층(62)에는 저분자계 화합물 및 고분자계 화합물 중 어느 쪽을 사용할 수도 있고, 무기 화합물이 포함되어도 좋다.
도전층(63)은 증착법이나 스퍼터링법 등을 사용하여 형성할 수 있다.
도전층(63)은 수지층(23)의 내열 온도 이하의 온도 및 EL층(62)의 내열 온도 이하의 온도에서 형성한다. 또한, 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
이와 같이 하여, 표시 소자(60)를 형성할 수 있다(도 2의 (C) 참조). 표시 소자(60)는 일부가 화소 전극으로서 기능하는 도전층(61), EL층(62), 및 일부가 공통 전극으로서 기능하는 도전층(63)이 적층된 구성을 갖는다.
여기서는, 표시 소자(60)로서 톱 이미션형 발광 소자를 제작하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다.
발광 소자는 톱 이미션형, 보텀 이미션형, 및 듀얼 이미션형 중 어느 것이어도 좋다. 광이 추출되는 측의 전극에는 가시광을 투과하는 도전막을 사용한다. 또한, 광이 추출되지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
다음에, 도전층(63)을 덮도록 절연층(74)을 형성한다(도 2의 (D) 참조). 절연층(74)은 표시 소자(60)로 물 등의 불순물이 확산되는 것을 억제하는 보호층으로서 기능한다. 표시 소자(60)는 절연층(74)으로 밀봉된다.
절연층(74)은 수지층(23)의 내열 온도 이하의 온도 및 표시 소자(60)의 내열 온도 이하의 온도에서 형성한다. 절연층(74)은 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(74)은 예를 들어, 상술한 절연층(31)에 사용할 수 있는 배리어성이 높은 무기 절연막이 포함되는 구성으로 하는 것이 바람직하다. 또한, 무기 절연막과 유기 절연막을 적층하여 사용하여도 좋다.
다음에, 절연층(74) 위에 보호층(75)을 형성한다(도 3의 (A) 참조). 보호층(75)은 표시 장치의 최표면에 위치하는 층으로서 사용할 수 있다. 보호층(75)은 가시광에 대한 투과성이 높은 것이 바람직하다.
상술한 절연층(31)에 사용할 수 있는 유기 절연막을 보호층(75)에 사용하면, 표시 장치의 표면이 손상을 입거나 표면에 크랙이 생기는 것을 억제할 수 있어 바람직하다.
도 3의 (B)에는 접착층(75b)을 사용하여 절연층(74) 위에 기판(75a)을 접합시킨 예를 나타내었다.
접착층(75b)에는 자외선 경화성 등의 광 경화성 접착제, 반응 경화성 접착제, 열 경화성 접착제, 혐기성 접착제 등의 각종 경화성 접착제를 사용할 수 있다. 또한, 접착 시트 등을 사용하여도 좋다.
기판(75a)에는 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노섬유 등을 사용할 수 있다. 기판(75a)에는 가요성을 가질 정도의 두께를 갖는 유리, 석영, 수지, 금속, 합금, 반도체 등의 각종 재료를 사용하여도 좋다.
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저 광(65)을 조사한다(도 4의 (A) 참조). 레이저 광(65)은 예를 들어, 도 4의 (A)에서는 왼쪽으로부터 오른쪽으로 주사되는 선형 레이저 빔이고, 그 장축은 그 주사 방향 및 입사 방향(아래로부터 위)에 수직이다.
수지층(23)은 레이저 광(65)을 흡수한다.
레이저 광(65) 조사에 의하여 수지층(23)은 취약화된다. 또는, 레이저 광(65) 조사에 의하여 수지층(23)과 제작 기판(14)의 밀착성이 저하된다.
레이저 광(65)으로서는, 적어도 그 일부가 제작 기판(14)을 투과하며 수지층(23)으로 흡수되는 파장의 광을 선택하여 사용한다. 레이저 광(65)은 가시광선부터 자외선까지의 파장 영역의 광인 것이 바람직하다. 예를 들어 파장이 200nm 이상 400nm 이하인 광, 바람직하게는 파장이 250nm 이상 350nm 이하인 광을 사용할 수 있다. 특히, 파장이 308nm인 엑시머 레이저를 사용하면 생산성이 우수하므로 바람직하다. 엑시머 레이저는 LTPS에서의 레이저 결정화에도 사용되기 때문에, 기존 LTPS 제조 라인의 장치를 유용할 수 있고 새로운 설비투자를 필요로 하지 않아 바람직하다. 또한, Nd:YAG 레이저의 제 3 고조파인 파장이 355nm인 UV 레이저 등의 고체 UV 레이저(반도체 UV 레이저라고도 함)를 사용하여도 좋다. 고체 레이저는 가스를 사용하지 않기 때문에, 엑시머 레이저에 비하여 러닝 코스트를 약 1/3으로 할 수 있어 바람직하다. 또한 피코초 레이저 등의 펄스 레이저를 사용하여도 좋다.
레이저 광(65)으로서 선형 레이저 광을 사용하는 경우에는, 제작 기판(14)과 광원을 상대적으로 이동시킴으로써 레이저 광(65)을 주사하고, 박리하고자 하는 영역에 걸쳐 레이저 광(65)을 조사한다.
다음에, 제작 기판(14)과 트랜지스터(40)를 분리한다(도 4의 (B) 참조).
분리면의 위치는 수지층(23) 및 제작 기판(14) 등의 재료 및 형성 방법, 및 광 조사의 조건 등에 따라 달라질 수 있다.
도 4의 (B)는 제작 기판(14)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타낸 것이다. 분리에 의하여, 수지층(23)이 노출된다.
도 5의 (A)는 수지층(23) 내에서 분리가 일어나는 예를 나타낸 것이다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 4의 (A)에서의 수지층(23)에 비하여 박막화되어 있다.
도 5의 (B)는 수지층(23) 내, 및 산화물 도전층(44b)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타낸 것이다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 분리에 의하여 산화물 도전층(44b)이 노출된다. 절연층(31) 측에 잔존하는 수지층(23)은 도 4의 (A)에서의 수지층(23)에 비하여 박막화되어 있다.
예를 들어, 수지층(23)에 대하여 수직 방향으로 당기는 힘을 가함으로써, 수지층(23)의 적어도 일부를 제작 기판(14)으로부터 박리할 수 있다. 구체적으로는, 흡착 기구를 갖는 부재를 보호층(75)의 상면에 흡착시키고 이를 위쪽으로 당김으로써 수지층(23)의 적어도 일부를 제작 기판(14)으로부터 박리할 수 있다.
제작 기판(14)과 절연층(31) 사이에 칼날 등 예리한 형상을 갖는 기구를 끼워 넣음으로써 분리의 기점을 형성하여도 좋다. 또는, 보호층(75) 측으로부터 예리한 형상을 갖는 기구로 수지층(23)에 칼집을 내어 분리의 기점을 형성하여도 좋다.
도 4의 (B) 및 도 5의 (A)에 도시된 바와 같이, 산화물 도전층(44b) 측에 수지층(23)이 잔존하고 산화물 도전층(44b)이 노출되지 않는 경우에는, 수지층(23)의 적어도 일부를 제거하여 산화물 도전층(44b)을 노출시킨다(도 6의 (A) 참조).
수지층(23)을 제거하는 방법은 특별히 한정되지 않는다. 예를 들어, 웨트 에칭법, 드라이 에칭법 등을 사용할 수 있다.
특히, 산소 플라스마를 사용한 애싱에 의하여 수지층(23)을 제거하는 것이 바람직하다. 애싱은 제어성이 높고, 면 내 균일성이 좋으며, 대형 기판을 사용한 처리에 적합하다는 등의 이점이 있다.
제작 기판(14)과 트랜지스터(40)를 분리함으로써 표시 장치(10)를 제작할 수 있다(도 6의 (B) 참조). 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어지는 것 등이 가능하다.
도 6의 (B)에 도시된 바와 같이, 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한, 기판(29) 및 접착층(28)은 산화물 도전층(44b)이 노출된 부분과 중첩되지 않도록 배치한다. 기판(29)은 표시 장치의 지지 기판으로서 기능할 수 있다.
접착층(28)에는 접착층(75b)에 사용할 수 있는 재료를 적용할 수 있다. 기판(29)에는 기판(75a)에 사용할 수 있는 재료를 적용할 수 있다.
산화물 도전층(44b)이 노출되며 수지층(23)이 잔존할 정도로 수지층(23)을 제거하는 것이 바람직하다. 수지층(23)은 절연층(31)에 비하여 접착층(28)과의 밀착성이 높은 경우가 있다. 또한, 수지층(23)은 보호층으로서 사용할 수 있다.
그리고, 접속체(76)를 통하여 산화물 도전층(44b)과 FPC(77)를 전기적으로 접속한다(도 6의 (B) 참조).
접속체(76)로서는 다양한 이방성 도전 필름(ACF: Anisotropic Conductive Film) 및 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
상술한 공정에 의하여, 트랜지스터에 산화물 반도체가 적용되고 EL 소자에 구분 착색 방식이 적용된 표시 장치(10)를 제작할 수 있다.
또한, 도 7의 (A)에 도시된 바와 같이, 수지층(23)을 제거함으로써, 산화물 도전층(44b)이 돌출되어 노출될 수 있다.
이때, 도 7의 (B)에 도시된 바와 같이, 돌출한 산화물 도전층(44b)을 덮도록 접속체(76)를 제공하면, 앵커 효과가 나타나기 때문에 바람직하다. 이로써, 접속체(76)와 산화물 도전층(44b)의 밀착성을 향상시킬 수 있다.
또한, 수지층(23)을 완전히 제거하여도 좋다(도 7의 (C) 참조).
제작 방법의 예 1A에서는 톱 이미션형 발광 소자를 사용하는 예를 나타내었다. 보호층(75) 측은 표시면 측이기 때문에, 보호층(75) 측으로부터 외부 접속 단자를 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는, 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 한편, 본 발명의 일 형태를 적용함으로써, 표시면과 반대 측 면으로부터 산화물 도전층(44b)을 쉽게 노출시킬 수 있다. 상술한 바와 같이, 본 발명의 일 형태에서는, 산화물 도전층(44b)으로서 산화물 반도체층을 형성한다. 플라스마 처리 공정, 가열 처리 공정, 및 산화물 도전층(44b) 위에 형성하는 층의 성막 공정 등 중 적어도 하나의 공정을 수행함으로써, 산화물 도전층(44b)의 저항률을 충분히 저하시킬 수 있다. 이로써, 산화물 도전층(44b)과 FPC(77)를 확실히 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
[제작 방법의 예 2A]
이하의 제작 방법의 예에서는, 상술한 제작 방법의 예과 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
우선, 제작 방법의 예 1A와 마찬가지로 수지층(23)에서 절연층(32)까지를 제작 기판(14) 위에 순차적으로 형성한다(도 8의 (A) 참조).
다음에, 절연층(31) 및 절연층(32) 중 수지층(23)의 오목부와 중첩되는 부분에 각각 개구를 제공한다. 제작 방법의 예 1A에서는 수지층(23)의 오목부 외측에 절연층(31) 및 절연층(32)의 단부가 위치하는 예를 나타내었다(도 1의 (D) 참조). 한편, 제작 방법의 예 2A에서는 수지층(23)의 오목부 내측에 절연층(31) 및 절연층(32)의 단부가 위치하는 예를 나타낸다(도 8의 (B) 참조).
절연층(31) 및 절연층(32) 중 적어도 한쪽이 수지층(23)의 오목부 측면을 덮음으로써, 수지층(23)에 포함되는 물 등의 불순물이 트랜지스터(40) 등에 들어가는 것을 더 억제할 수 있다.
이후의 공정은 제작 방법의 예 1A와 마찬가지이다. 우선, 산화물 반도체층(44a) 및 산화물 도전층(44b)을 형성하고, 도전층(43a), 도전층(43b), 및 도전층(43c)을 형성한다(도 8의 (C) 참조).
다음에, 절연층(33)에서 기판(75a)까지를 순차적으로 형성한다(도 8의 (D) 참조).
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저 광(65)을 조사한다(도 9의 (A) 참조).
다음에, 제작 기판(14)과 트랜지스터(40)를 분리한다(도 9의 (B) 참조). 여기서는, 제작 기판(14)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타낸다. 분리에 의하여 수지층(23)이 노출된다.
다음에, 수지층(23)의 일부를 제거하여 산화물 도전층(44b)을 노출시킨다(도 10의 (A) 참조).
그리고, 접착층(28)을 사용하여 수지층(23)에 기판(29)을 접합시킨다. 또한, 접속체(76)를 사용하여 산화물 도전층(44b)과 FPC(77)를 전기적으로 접속시킨다.
상술한 공정에 의하여, 트랜지스터에 산화물 반도체가 적용되고 EL 소자에 구분 착색 방식이 적용된 표시 장치를 제작할 수 있다(도 10의 (B) 참조).
제작 방법의 예 2A를 적용하여 제작된 표시 장치에서는 수지층(23)의 측면과 산화물 도전층(44b)의 측면 사이에 절연층(31) 및 절연층(32)이 위치한다. 즉, 수지층(23)이 산화물 도전층(44b)과 접촉하지 않는 구성으로 할 수 있다.
[제작 방법의 예 3A]
우선, 제작 방법의 예 1A와 마찬가지로 수지층(23)에서 절연층(35)까지를 제작 기판(14) 위에 순차적으로 형성한다(도 11의 (A) 참조). 또한, 제작 방법의 예 3A에서는 산화물 도전층(44b) 위에 도전층(43c)을 제공하지 않는 예를 나타낸다.
다음에, 도 11의 (B)에 도시된 바와 같이 보호층(71)을 형성한다.
보호층(71)은 박리 공정에서 절연층(35)이나 도전층(61)의 표면을 보호하는 기능을 갖는다. 보호층(71)에는 용이하게 제거할 수 있는 재료를 사용할 수 있다.
제거할 수 있는 보호층(71)으로서는, 예를 들어 수용성 수지를 그 예로 들 수 있다. 도포한 수용성 수지는 표면의 요철을 피복하고, 그 표면의 보호를 용이하게 한다. 또한, 제거할 수 있는 보호층(71)으로서 광 또는 열에 의하여 박리 가능한 점착제를 수용성 수지에 적층시킨 것을 사용하여도 좋다.
제거할 수 있는 보호층(71)으로서, 통상의 상태에서는 그 접착력이 강하지만, 열을 가하거나 또는 광을 조사하는 등에 의하여 그 접착력이 약해지는 성질을 갖는 기재를 사용하여도 좋다. 예를 들어, 가열함으로써 접착력이 약해지는 열 박리 테이프나 자외선을 조사함으로써 접착력이 약해지는 UV 박리 테이프 등을 사용하여도 좋다. 또한, 통상의 상태에서 접착력이 약한 약점성(弱粘性) 테이프 등을 사용할 수 있다. 또한, OCA(Optical Clear Adhesive)나 실리콘(silicone) 등을 사용할 수 있다. 또한, 보호층(71)은 가시광에 대한 투과성을 갖지 않아도 된다.
다음에, 제작 방법의 예 1A와 같은 방법에 의하여 제작 기판(14)과 트랜지스터(40)를 분리한다(도 11의 (C) 참조). 도 11의 (C)에는 제작 기판(14)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타내었다. 분리에 의하여 수지층(23)이 노출된다.
제작 기판(14)과 트랜지스터(40)를 분리한 후, 보호층(71)을 제거한다.
그 후, EL층(62) 및 도전층(63)을 형성함으로써 표시 소자(60)를 제작하고, 표시 소자(60)를 밀봉함으로써 표시 장치(10)를 제작할 수 있다. 표시 소자(60)의 밀봉에는 절연층(74), 보호층(75), 및 기판(75a) 및 접착층(75b) 등 중 한 종류 이상을 사용할 수 있다.
EL층(62) 및 도전층(63)은, 수지층(23)을 스테이지에 고정한 상태에서 성막하여도 좋지만, 지지 기판에 테이프 등을 사용하여 수지층(23)을 고정하고, 지지 기판을 성막 장치의 스테이지에 배치한 상태에서 성막하는 것이 바람직하다. 지지 기판에 수지층(23)을 고정함으로써, 수지층(23)을 포함하는 적층 구조의 반송을 용이하게 할 수 있다.
제작 방법의 예 3A에서는, 제작 기판(14)으로부터 피박리층을 박리한 후에 상기 피박리층 위에 EL층(62) 및 도전층(63)을 형성할 수 있다. EL층(62) 등의 적층 구조에 밀착성이 낮은 부분이 있는 경우에는, 박리 후에 이들 층을 형성함으로써 박리의 수율이 저하되는 것을 억제할 수 있다. 제작 방법의 예 3A를 사용함으로써, 재료 선택의 자유도가 더 높아지고, 더 낮은 비용으로 신뢰성이 높은 표시 장치를 구현할 수 있다.
[제작 방법의 예 4A]
우선, 감광성을 갖는 재료를 사용하여 제작 기판(14) 위에 제 1 층(24)을 형성한다(도 12의 (A) 참조). 그리고, 제작 방법의 예 1A와 마찬가지로 포토리소그래피법을 사용하여 오목부를 갖는 수지층(23)을 형성한다(도 12의 (B) 참조).
다음에, 제작 방법의 예 1A와 마찬가지로 수지층(23) 위에 절연층(31)을 형성한다(도 12의 (C) 참조).
다음에, 절연층(31) 위에 트랜지스터(80)를 형성한다(도 12의 (C) 내지 (E) 참조).
여기서는 트랜지스터(80)로서, 산화물 반도체층(83)과 2개의 게이트를 갖는 트랜지스터를 제작하는 경우에 대하여 설명한다.
트랜지스터(80)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 트랜지스터(80)는 상술한 포스트베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는, 우선 절연층(31) 위에 도전층(81)을 형성한다(도 12의 (C) 참조). 도전층(81)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음에, 절연층(82)을 형성한다(도 12의 (C) 참조). 절연층(82)에는 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다.
다음에, 산화물 반도체층(83)을 형성한다(도 12의 (C) 참조). 산화물 반도체층(83)은 산화물 반도체막을 형성한 후에 레지스트 마스크를 형성하고, 상기 산화물 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 산화물 반도체층(83)에는 산화물 반도체층(44a)에 사용할 수 있는 재료를 원용할 수 있다.
다음에, 절연층(84) 및 도전층(85)을 형성한다(도 12의 (C) 참조). 절연층(84)에는 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다. 절연층(84) 및 도전층(85)은 절연층(84)이 되는 절연막과 도전층(85)이 되는 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 절연막 및 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음에, 산화물 반도체층(83), 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다(도 12의 (C) 참조). 절연층(33)은 절연층(31)과 같은 방법에 의하여 형성할 수 있다.
절연층(31), 절연층(82), 및 절연층(33) 중 수지층(23)의 오목부와 중첩되는 부분에 각각 개구를 제공한다(도 12의 (D) 참조). 개구를 제공함으로써, 수지층(23)의 오목부의 저면이 노출된다. 여기서는, 절연층(31), 절연층(82), 및 절연층(33)에 한꺼번에 개구를 형성하는 예를 나타낸다. 절연층(31), 절연층(82), 및 절연층(33)에는 각각 다른 공정에 의하여 개구를 형성하여도 좋다. 또한, 2개 이상의 절연층에 동시에 개구를 형성하여도 좋다. 예를 들어, 도전층(81)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 예를 들어, 산화물 반도체층(83)을 형성하기 전에 절연층(82)에 개구를 형성하여도 좋다. 예를 들어, 산화물 반도체층(83)에 도달하는 개구를 절연층(33)에 형성하는 공정에서, 수지층(23) 중 오목부와 중첩되는 부분에도 개구를 형성하여도 좋다.
다음에, 도전층(86a), 도전층(86b), 및 도전층(86c)을 형성한다(도 12의 (E) 참조). 도전층(86a), 도전층(86b), 및 도전층(86c)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(86a) 및 도전층(86b)은 각각 절연층(33)의 개구를 통하여 산화물 반도체층(83)과 전기적으로 접속된다. 도전층(86c)은 절연층(31), 절연층(82), 및 절연층(33)에 각각 제공된 개구를 통하여 수지층(23)의 오목부의 저면과 접촉된다.
나중의 공정에서 수지층(23)을 제거하기 위하여 산소 플라스마를 사용하여 애싱을 수행하는 경우가 있다. 이때, 도전층(86c)이 산화되기 쉬운 금속 또는 합금이면, 도전층(86c)의 표면이 산화되어 도전층(86c)의 도전성이 저하될 수 있다. 따라서, 도전층(86c)에는 산화되기 어려운 재료 또는 산화물 도전체를 사용하는 것이 바람직하다. 또는, 도전층(86c)의 표면이 산화된 경우에는, 도전층(86c)의 표면을 환원시키는 등의 처리를 수행하여 산화된 부분을 제거하는 것이 바람직하다.
이와 같이 하여, 트랜지스터(80)를 제작할 수 있다(도 12의 (E) 참조). 트랜지스터(80)에서 도전층(81)의 일부는 게이트로서 기능하고, 절연층(84)의 일부는 게이트 절연층으로서 기능하고, 절연층(82)의 일부는 게이트 절연층으로서 기능하고, 도전층(85)의 일부는 게이트로서 기능한다. 산화물 반도체층(83)은 채널 형성 영역과 저저항 영역을 갖는다. 채널 형성 영역은 절연층(84)을 개재하여 도전층(85)과 중첩된다. 저저항 영역은 도전층(86a)과 접속되는 부분 및 도전층(86b)과 접속되는 부분을 갖는다.
다음에, 절연층(33) 위에 절연층(34)에서 표시 소자(60)까지를 형성한다(도 13의 (A) 참조). 이들 공정에는 제작 방법의 예 1A를 참조할 수 있다.
또한, 제작 기판(91) 위에 수지층(93)을 형성한다(도 13의 (B) 참조).
수지층(93)은 가요성을 갖는다. 제작 기판(91)은 수지층(93)보다 가요성이 낮다. 제작 기판(91) 위에 수지층(93)을 형성함으로써 수지층(93)의 반송을 용이하게 할 수 있다.
수지층(93)에는 폴리이미드 수지를 사용하는 것이 바람직하다. 수지층(93)의 재료 및 형성 방법에는 수지층(23)에 대한 기재를 원용할 수 있다.
수지층(93)은 두께가 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.1μm 이상 3μm 이하인 것이 더욱 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱더 바람직하다. 점도가 낮은 용액을 사용함으로써, 수지층(93)을 얇게 형성하는 것이 용이해진다. 수지층(93)의 두께는 10μm 이상으로 하여도 좋다. 예를 들어, 수지층(93)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(93)의 두께를 10μm 이상으로 함으로써 표시 장치의 강성을 높일 수 있어 적합하다.
표시 장치의 표시면 측에 수지층(93)이 위치하는 경우, 수지층(93)은 가시광에 대한 투광성이 높은 것이 바람직하다.
제작 기판(91)에 대해서는 제작 기판(14)에 대한 기재를 원용할 수 있다.
다음에, 수지층(93) 위에 절연층(95)을 형성한다. 다음에, 절연층(95) 위에 착색층(97) 및 차광층(98)을 형성한다(도 13의 (B) 참조).
절연층(95)에 대해서는 절연층(31)에 대한 기재를 원용할 수 있다.
착색층(97)으로서 컬러 필터 등을 사용할 수 있다. 착색층(97)은 표시 소자(60)의 표시 영역과 중첩되도록 배치한다.
차광층(98)으로서 블랙 매트릭스 등을 사용할 수 있다. 차광층(98)은 절연층(35)과 중첩되도록 배치한다.
다음에, 트랜지스터(80) 등이 형성되어 있는 제작 기판(14)의 면과, 수지층(93) 등이 형성되어 있는 제작 기판(91)의 면을 접착층(99)을 사용하여 접합시킨다(도 13의 (C) 참조).
다음에, 제작 기판(91)을 통하여 수지층(93)에 레이저 광(65)을 조사한다(도 14의 (A) 참조). 제작 기판(14) 및 제작 기판(91)은 어느 쪽을 먼저 분리하여도 좋다. 여기서는, 제작 기판(14)보다 먼저 제작 기판(91)을 분리하는 예를 나타낸다.
레이저 광(65) 조사에 의하여 수지층(93)은 취약화된다. 또는, 레이저 광(65) 조사에 의하여 수지층(93)과 제작 기판(91)의 밀착성이 저하된다.
다음에, 제작 기판(91)과 절연층(95)을 분리한다(도 14의 (B) 참조). 도 14의 (B)에는 제작 기판(91)과 수지층(93)의 계면에서 분리가 일어나는 예를 나타내었다.
또한, 수지층(93) 내에서 분리가 일어나는 경우도 있다. 이 경우, 제작 기판(91) 위에는 수지층의 일부가 잔존하고, 절연층(95) 측에 잔존하는 수지층(93)은 도 14의 (A)에서의 수지층(93)에 비하여 박막화된다.
그리고, 노출된 수지층(93)(또는 절연층(95))과 기판(22)을 접착층(13)을 사용하여 접합시킨다(도 15의 (A) 참조).
도 15의 (A)에서 표시 소자(60)의 발광은 착색층(97) 및 수지층(93)을 통하여 표시 장치 외부로 추출된다. 따라서, 수지층(93)의 가시광의 투과율은 높은 것이 바람직하다. 본 발명의 일 형태에 따른 박리 방법을 사용하면, 수지층(93)의 두께를 얇게 할 수 있다. 따라서, 수지층(93)의 가시광의 투과율을 높일 수 있다.
또한, 수지층(93)을 제거하고, 접착층(13)을 사용하여 절연층(95)에 기판(22)을 접합시켜도 좋다.
접착층(13)에는 접착층(75b)에 사용할 수 있는 재료를 적용할 수 있다.
기판(22)에는 기판(75a)에 사용할 수 있는 재료를 적용할 수 있다.
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저 광(65)을 조사한다(도 15의 (B) 참조).
레이저 광(65) 조사에 의하여 수지층(23)은 취약화된다. 또는, 레이저 광(65) 조사에 의하여 수지층(23)과 제작 기판(14)의 밀착성이 저하된다.
다음에, 제작 기판(14)과 트랜지스터(80)를 분리한다(도 16의 (A) 참조).
도 16의 (A)는 수지층(23) 내에서 분리가 일어나는 예를 나타낸 것이다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 15의 (B)에서의 수지층(23)에 비하여 박막화되어 있다.
다음에, 수지층(23)의 일부를 제거하여 도전층(86c)을 노출시킨다(도 16의 (B) 참조).
제작 기판(14)과 트랜지스터(80)를 분리함으로써 표시 장치(10)를 제작할 수 있다(도 17의 (A), (B) 참조). 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어지는 것 등이 가능하다.
도 17의 (A)는 표시 장치(10)의 상면도이다. 도 17의 (B)는 표시 장치(10)의 표시부(381)의 단면도 및 FPC(77)와의 접속부(383)의 단면도이다.
표시 장치(10)는 한 쌍의 기판(기판(22) 및 기판(29))을 갖는다. 기판(22) 측이 표시 장치의 표시면 측이다. 표시 장치는 표시부(381) 및 구동 회로부(382)를 갖는다. 표시 장치에는 FPC(77)가 붙여져 있다.
도 17의 (B)에 도시된 바와 같이, 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한, 기판(29) 및 접착층(28)은 도전층(86c)과 중첩되지 않도록 배치한다.
그리고, 접속체(76)를 통하여 도전층(86c)과 FPC(77)를 전기적으로 접속한다(도 17의 (B) 참조).
제작 방법의 예 4A에서는 톱 이미션형 발광 소자를 사용하는 예를 나타내었다. 기판(22) 측은 표시면 측이기 때문에, 기판(22) 측으로부터 외부 접속 단자를 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 한편, 본 발명의 일 형태를 적용함으로써, 표시면과 반대 측 면으로부터 도전층(86c)을 쉽게 노출시킬 수 있다. 그리고, 도전층(86c)과 FPC(77)를 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
제작 방법의 예 4A는 본 발명의 일 형태에 따른 박리 방법을 2회 수행하여 표시 장치를 제작하는 예이다. 본 발명의 일 형태에서 표시 장치를 구성하는 기능 소자 등은 모두 제작 기판 위에 형성되기 때문에, 정세도가 높은 표시 장치를 제작하는 경우에도 가요성을 갖는 기판에는 위치를 맞추는 높은 정도(精度)가 요구되지 않는다. 따라서, 가요성을 갖는 기판을 간단하게 붙일 수 있다.
[변형예 1A]
본 발명의 일 형태를 적용하여 보텀 이미션형 표시 장치를 제작할 수 있다.
도 18의 (A)에 도시된 표시 장치는 컬러 필터 방식이 적용된 보텀 이미션 구조의 표시 장치이다. 도 18의 (A)에는 표시 장치의 표시부(381)의 단면도, 구동 회로부(382)의 단면도, 및 FPC(77)와의 접속부(383)의 단면도를 도시하였다.
도 18의 (A)에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(31), 트랜지스터(40), 트랜지스터(50), 도전층(45b), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(75b), 기판(75a), 및 착색층(97)을 갖는다.
도 18의 (A)에는 트랜지스터(40) 및 트랜지스터(50)가 도 6의 (B)에 도시된 트랜지스터(40)의 구성에 더하여, 게이트로서 기능하는 도전층(45a)을 갖는 예를 도시하였다.
접속부(383)는 도전층(45a)과 동일한 재료 및 동일한 공정에 의하여 제작된 도전층(45b)을 갖는다.
표시 소자(60)는 착색층(97) 측에 광을 사출한다.
접속체(76)를 통하여 FPC(77)와 도전층(45b)은 전기적으로 접속된다. FPC(77)와의 접속부의 단면도에는, 절연층(35)의 단부가 표시 장치의 단부에 노출되지 않는 예를 나타내었다.
[변형예 2A]
도 18의 (B)에 도시된 표시 장치는 트랜지스터(80)가 도전층(81) 및 절연층(82)을 갖지 않는 점에서 도 17의 (B)에 도시된 표시 장치와 상이하다. 도 18의 (B)에 도시된 트랜지스터는 산화물 반도체층(83a), 절연층(84), 도전층(85), 도전층(86a), 및 도전층(86b)을 갖는다. 도 18의 (B)에 도시된 접속부(383)에는 산화물 도전층(83b) 및 도전층(86c)이 제공되어 있다.
상술한 바와 같이, 본 발명의 일 형태에서는 수지층을 사용하여 제작 기판으로부터 트랜지스터 등을 분리함으로써, 플렉시블 디바이스를 제작할 수 있다.
본 발명의 일 형태에서는, 감광성 재료를 사용하여 수지층을 제작함으로써 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다. 수지층의 개구부 위에 도전층을 배치함으로써, 상기 도전층을 회로 기판과 전기적으로 접속시킬 수 있다. 표시면과 반대 측 면에서 외부 접속 단자와 회로 기판을 전기적으로 접속시킬 수 있다. 표시 장치를 전자 기기에 제공하는 경우에 FPC 등을 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
본 발명의 일 형태에 따르면, 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용함으로써, 트랜지스터의 제작 공정을 저온에서 수행할 수 있다. 또한, 수지층을 얇고 내열성이 낮은 층으로 할 수 있다. 따라서, 수지층의 재료 선택의 폭이 넓고, 비용이 낮고 양산성이 높으며, 대형 기판을 사용하여 박리 및 표시 장치의 제작을 수행할 수 있는 등의 장점을 갖는다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태에 따른 박리 방법 및 표시 장치의 제작 방법에 대하여 도 19 내지 도 32를 참조하여 설명한다. 또한, 실시형태 1과 중복되는 부분에 대해서는 설명을 생략하는 경우가 있다.
본 실시형태에서는, 액티브 매트릭스형 유기 EL 표시 장치를 예로 들어 설명한다. 상기 표시 장치는 기판에 가요성을 갖는 재료를 사용함으로써 플렉시블 디바이스로 할 수 있다.
본 발명의 일 형태에 따른 박리 방법에서는, 우선 감광성을 갖는 재료를 사용하여 제작 기판 위에 제 1 층을 형성한다. 다음에, 포토리소그래피법을 사용하여 제 1 층에 오목부를 형성함으로써 오목부를 갖는 수지층을 형성한다. 다음에, 수지층의 오목부의 측면 및 저면을 덮는 절연층을 수지층 위에 형성한다. 다음에, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 절연층 위에 형성하고, 절연층을 개재하여 수지층의 오목부의 저면과 중첩되는 도전층을 형성한다. 다음에, 레이저를 사용하여 수지층에 광을 조사한다. 그리고, 트랜지스터와 제작 기판을 분리한다.
절연층이 수지층의 오목부의 측면 및 저면을 덮음으로써, 제작 공정 중에 수지층에 포함되는 물 등의 불순물이 트랜지스터에 들어가는 것을 더 확실히 억제할 수 있다. 박리 공정 후에 수지층 및 절연층의 적어도 일부를 제거함으로써, 도전층을 노출시킬 수 있다. 절연층을 개재하여 수지층의 오목부의 저면과 중첩되는 도전층을 배치함으로써, 박리 공정 후에 도전층을 노출시키는 것이 쉬워진다. 구체적으로는, 수지층의 오목부의 두께는 다른 부분보다 얇기 때문에, 도전층을 노출시키기 위하여 수지층을 제거하는 양(두께)을 적게 할 수 있다.
또한, 도전층이 노출될 때까지 수지층을 제거하여도 수지층의 일부를 잔존시킬 수 있다. 잔존한 수지층은 보호층으로서 사용할 수 있다.
또한, 수지층의 측면과 도전층의 측면 사이에 절연층을 잔존시킬 수 있다. 즉, 수지층과 도전층이 접촉하지 않는 구성으로 할 수 있다.
노출된 도전층은 이면 전극, 관통 전극, 또는 외부 접속 단자로서 사용할 수 있다. 상기 도전층은 FPC 등의 회로 기판과 전기적으로 접속시킬 수 있다.
수지층의 제거에는 애싱을 사용하는 것이 바람직하다. 구체적으로는, 산소 플라스마를 사용한 애싱을 수행하는 것이 바람직하다.
본 실시형태에 따른 표시 장치는 트랜지스터의 채널 형성 영역에 산화물 반도체를 갖는 것이 바람직하다.
절연층을 개재하여 수지층의 오목부의 저면과 중첩되는 도전층은, 트랜지스터가 갖는 전극 또는 산화물 반도체와 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다. 도전층의 구체적인 형성 방법은 실시형태 1의 기재를 참조할 수 있다.
이하에서는, 본 발명의 일 형태에 따른 표시 장치의 제작 방법에 대하여 구체적으로 설명한다.
[제작 방법의 예 1B]
우선, 감광성을 갖는 재료를 사용하여 제작 기판(14) 위에 제 1 층(24)을 형성하고(도 19의 (A) 참조), 포토리소그래피법을 사용하여 원하는 형상을 갖는 수지층(23)을 형성한다(도 19의 (B) 참조). 도 19의 (B)에는, 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역(오목부라고도 함)을 수지층(23)에 제공하는 예를 나타내었다.
오목부의 깊이는 나중에 형성하는 절연층(31)의 두께보다 두꺼운 것이 바람직하다. 이로써, 박리 공정 후에 도전층(41b)을 노출시키는 것이 용이해진다. 또한, 절연층(31) 중 도전층(41b)과 중첩되는 부분을 제거할 때, 수지층(23)을 마스크로서 이용할 수 있어, 절연층(31)의 도전층(41b)과 중첩되지 않는 부분이 제거되는 것을 억제할 수 있다.
오목부의 깊이는 나중에 형성하는 절연층(31)의 두께와 도전층(41b)의 두께를 합친 것보다 큰 것이 바람직하다. 이로써, 수지층(23) 및 절연층(31)의 일부를 제거하여 도전층(41b)을 노출시킬 때 수지층(23)이 완전히 제거되는 것을 억제할 수 있다. 표시 장치에 수지층(23)의 일부를 잔존시킴으로써, 수지층(23)을 표시 장치의 보호층으로서 사용할 수 있어 바람직하다.
예를 들어, 수지층(23)의 오목부의 깊이는 0.1μm 이상 3μm 이하가 바람직하고, 0.5μm 이상 2μm 이하가 더 바람직하다.
수지층(23)의 재료 및 형성 방법에 대해서는 실시형태 1을 참조할 수 있다.
다음에, 수지층(23) 위에 절연층(31)을 형성한다(도 19의 (C) 참조).
다음에, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 19의 (D), (E) 참조).
여기서는 트랜지스터(40)로서, 산화물 반도체층(44)을 갖는 보텀 게이트 구조의 트랜지스터를 제작하는 경우에 대하여 설명한다.
구체적으로는, 우선 절연층(31) 위에 도전층(41a) 및 도전층(41b)을 형성한다(도 19의 (D) 참조). 도전층(41a) 및 도전층(41b)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전층(41b)은 절연층(31)을 개재하여 수지층(23)의 오목부의 저면과 중첩된다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음에, 절연층(32)을 형성한다(도 19의 (E) 참조).
다음에, 산화물 반도체층(44)을 형성한다(도 19의 (E) 참조).
다음에, 도전층(43a), 도전층(43b), 및 도전층(43c)을 형성한다(도 19의 (E) 참조). 도전층(43a) 및 도전층(43b)은 각각 산화물 반도체층(44)과 접속된다. 도전층(43c)은 도전층(41b)과 접속된다. 도전층(43c)은 도전층(41b)의 보조 전극(보조 배선이라고도 함)으로서 사용할 수 있다.
이와 같이 하여, 트랜지스터(40)를 제작할 수 있다(도 19의 (E) 참조). 트랜지스터(40)에서 도전층(41a)의 일부는 게이트로서 기능하고, 절연층(32)의 일부는 게이트 절연층으로서 기능하고, 도전층(43a) 및 도전층(43b)은 각각 소스 및 드레인 중 한쪽으로서 기능한다.
다음에, 실시형태 1의 제작 방법의 예 1A와 마찬가지로 절연층(33)에서 기판(75a)까지를 형성한다(도 20 참조).
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저 광(65)을 조사한다(도 21의 (A) 참조). 레이저 광(65)은 예를 들어, 도 21의 (A)에서는 왼쪽으로부터 오른쪽으로 주사되는 선형 레이저 빔이고, 그 긴축은 그 주사 방향 및 입사 방향(아래로부터 위)에 수직이다.
수지층(23)은 레이저 광(65)을 흡수한다.
레이저 광(65) 조사에 의하여 수지층(23)은 취약화된다. 또는, 레이저 광(65) 조사에 의하여 수지층(23)과 제작 기판(14)의 밀착성이 저하된다.
다음에, 제작 기판(14)과 트랜지스터(40)를 분리한다(도 21의 (B) 참조).
도 21의 (B)에는 제작 기판(14)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타내었다. 분리에 의하여, 수지층(23)이 노출된다.
도 22의 (A)는 수지층(23) 내에서 분리가 일어나는 예를 나타낸 것이다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 21의 (A)에서의 수지층(23)에 비하여 박막화되어 있다.
도 22의 (B)는 수지층(23) 내, 및 절연층(31)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타낸 것이다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 분리에 의하여 절연층(31)이 노출된다. 트랜지스터(40) 측에 잔존하는 수지층(23)은 도 21의 (A)에서의 수지층(23)에 비하여 박막화되어 있다.
다음에, 도전층(41b)을 노출시킨다. 도 21의 (B) 및 도 22의 (A)에 도시된 바와 같이, 수지층(23) 및 절연층(31) 양쪽이 도전층(41b)과 중첩하여 잔존하는 경우에는, 우선 수지층(23)의 적어도 일부를 제거하여 절연층(31)을 노출시킨다(도 23의 (A), 도 24의 (A), 또는 도 25의 (A) 참조). 도 23의 (A), 도 24의 (A), 및 도 25의 (A)는 각각 수지층(23)을 제거하는 양이 상이하다.
수지층(23)을 제거하는 방법은 특별히 한정되지 않는다. 예를 들어, 웨트 에칭법, 드라이 에칭법 등을 사용할 수 있다.
특히, 산소 플라스마를 사용한 애싱에 의하여 수지층(23)을 제거하는 것이 바람직하다. 애싱은 제어성이 높고 면내 균일성이 좋으며 대형 기판을 사용한 처리에 적합하다는 등의 이점이 있다.
수지층(23)을 제거한 후 또는 도 22의 (B)에 도시된 바와 같이 박리 후에 절연층(31)이 도전층(41b)과 중첩하고 잔존하는 경우에는, 절연층(31)에서 도전층(41b)과 접촉하는 영역의 적어도 일부를 제거하여 도전층(41b)을 노출시킨다(도 23의 (B), 도 24의 (B), 또는 도 25의 (B) 참조). 절연층(31)을 에칭할 때, 수지층(23)의 적어도 일부가 에칭되어, 수지층(23)이 얇아지거나 없어지는 경우가 있다. 특히, 드라이 에칭법을 사용한 경우에 현저하다.
도 23의 (B)는 절연층(31) 및 도전층(41b)의 노출된 면이 수지층(23)의 노출된 면보다 내측에 있는 예를 나타낸 것이다.
도 24의 (B)는 수지층(23)의 노출된 면, 절연층(31)의 노출된 면, 및 도전층(41b)의 노출된 면의 높이가 실질적으로 같은 예를 나타낸 것이다.
도 25의 (B)는 절연층(31) 및 도전층(41b)의 노출된 면이 수지층(23)의 노출된 면으로부터 돌출되어 있는 예를 나타낸 것이다.
도 23의 (B), 도 24의 (B), 도 25의 (B)에는 절연층(31)의 노출된 면과 도전층(41b)의 노출된 면의 높이가 실질적으로 같은 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않고, 도전층(41b)의 노출된 면은 절연층(31)의 노출된 면으로부터 돌출되어 있거나 또는 그 면보다 내측에 있어도 좋다.
제작 기판(14)과 트랜지스터(40)를 분리함으로써, 표시 장치를 제작할 수 있다(도 23의 (C), 도 24의 (C), 또는 도 25의 (C)) 참조). 표시 장치는 휘어진 상태를 유지하거나 반복적으로 휘어지는 것 등이 가능하다.
도 23의 (C), 도 24의 (C), 및 도 25의 (C)에 도시된 바와 같이, 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한, 기판(29) 및 접착층(28)은 도전층(41b)이 노출된 부분과 중첩되지 않도록 배치한다. 기판(29)은 표시 장치의 지지 기판으로서 기능할 수 있다.
도전층(41b)이 노출되며 수지층(23)이 잔존할 정도로 수지층(23)을 제거하는 것이 바람직하다. 절연층(31)에 무기 절연막을 사용한 경우 등에는, 수지층(23)은 절연층(31)에 비하여 접착층(28)과의 밀착성이 높은 경우가 있다. 또한, 수지층(23)은 보호층으로서 사용할 수 있다.
그리고, 접속체(76)를 통하여 도전층(41b) 및 FPC(77)를 전기적으로 접속시킨다(도 23의 (C), 도 24의 (C), 또는 도 25의 (C) 참조).
또한, 도전층(41b)의 노출된 면과 수지층(23)의 노출된 면에 단차가 발생되는 경우가 있다. 이때, 도 23의 (C) 및 도 25의 (C)에 도시된 바와 같이, 도전층(41b)을 덮도록 접속체(76)를 제공하면, 앵커 효과가 나타나기 때문에 바람직하다. 이로써, 접속체(76)와 도전층(41b)의 밀착성을 향상시킬 수 있다.
또한, 수지층(23)을 완전히 제거하여도 좋다(도 25의 (D) 참조).
상술한 공정에 의하여, 트랜지스터에 산화물 반도체가 적용되고 EL 소자에 구분 착색 방식이 적용된 표시 장치를 제작할 수 있다.
제작 방법의 예 1B에서는 톱 이미션형 발광 소자를 사용하는 예를 나타내었다. 보호층(75) 측은 표시면 측이기 때문에, 보호층(75) 측으로부터 외부 접속 단자를 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 한편, 본 발명의 일 형태를 적용함으로써, 표시면과 반대 측 면으로부터 도전층(41b)을 쉽게 노출시킬 수 있다. 이로써, 도전층(41b)과 FPC(77)를 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
또한, 제작 방법의 예 2A에서 설명한 보호층(71)을 사용하여 본 실시형태에 따른 표시 장치를 제작할 수도 있다.
[제작 방법의 예 2B]
우선, 감광성을 갖는 재료를 사용하여 제작 기판(14) 위에 제 1 층(24)을 형성한다(도 26의 (A) 참조). 그리고, 제작 방법의 예 1B와 마찬가지로 포토리소그래피법을 사용하여 오목부를 갖는 수지층(23)을 형성한다(도 26의 (B) 참조).
다음에, 제작 방법의 예 1B와 마찬가지로 수지층(23) 위에 절연층(31)을 형성한다(도 26의 (C) 참조).
다음에, 절연층(31) 위에 트랜지스터(80)를 형성한다(도 26의 (C) 내지 (E) 참조).
여기서는 트랜지스터(80)로서, 산화물 반도체층(83a)과 2개의 게이트를 갖는 트랜지스터를 제작하는 경우에 대하여 설명한다.
구체적으로는, 우선 절연층(31) 위에 도전층(81)을 형성한다(도 26의 (C) 참조).
다음에, 절연층(82)을 형성한다(도 26의 (C) 참조).
다음에, 산화물 반도체층(83a) 및 산화물 도전층(83b)을 형성한다(도 26의 (C) 참조). 산화물 반도체층(83a) 및 산화물 도전층(83b)은 산화물 반도체막을 형성한 후에 레지스트 마스크를 형성하고, 상기 산화물 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 이때, 산화물 도전층(83b)은 반도체이어도 좋고, 그 후의 공정에서 저저항화시키는 처리가 수행되는 것이 바람직하다.
산화물 도전층(83b)은 절연층(31) 및 절연층(32)을 개재하여 수지층(23)의 오목부의 저면과 중첩된다.
산화물 반도체층(83a) 및 산화물 도전층(83b)을 동일한 재료 및 동일한 공정에 의하여 형성함으로써 제조 비용을 삭감할 수 있다. 다만, 산화물 반도체층(83a) 및 산화물 도전층(83b)은 동일한 금속 원소를 갖더라도 조성이 상이한 경우가 있다. 예를 들어, 트랜지스터 및 용량 소자의 제작 공정 중에 막 내의 금속 원소가 이탈되어 금속 조성이 달라지는 경우가 있다.
산화물 반도체층(83a) 및 산화물 도전층(83b)의 두께는 예를 들어, 1nm 이상 200nm 이하가 바람직하고, 5nm 이상 100nm 이하가 더 바람직하다.
산화물 반도체의 형성 후에 플라스마 처리 등을 수행하고, 산화물 반도체의 저항률을 저하시킴으로써 산화물 도전층(83b)을 형성할 수 있다.
또한, 이후의 공정에서 가열 처리를 수행함으로써, 산화물 도전층(83b)으로부터 산소가 방출되어 산소 결손이 발생되므로 산화물 도전층(83b)의 저항률이 저하될 수 있다.
다음에, 절연층(84) 및 도전층(85)을 형성한다(도 26의 (D) 참조).
다음에, 산화물 반도체층(83a), 산화물 도전층(83b), 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다.
다음에, 절연층(33) 중 산화물 반도체층(83a) 및 산화물 도전층(83b)과 중첩하는 부분에 개구를 제공한다(도 26의 (D) 참조). 개구를 제공함으로써, 산화물 반도체층(83a) 및 산화물 도전층(83b)이 노출된다.
다음에, 도전층(86a), 도전층(86b), 및 도전층(86c)을 형성한다(도 26의 (E) 참조). 도전층(86a) 및 도전층(86b)은 각각 절연층(33)의 개구를 통하여 산화물 반도체층(83a)과 전기적으로 접속된다. 도전층(86c)은 절연층(33)에 제공된 개구를 통하여 산화물 도전층(83b)과 접속된다. 도전층(86c)은 산화물 도전층(83b)의 보조 전극(보조 배선이라고도 함)으로서 사용할 수 있다.
도전층(86c)을 형성할 때, 산화물 도전층(83b)에 수소 및 질소 중 적어도 한쪽이 공급되어 산화물 도전층(83b)의 저항률이 저하될 수 있다. 또한, 도전층(86c)에 의하여 산화물 도전층(83b) 내의 산소가 추출됨으로써 산화물 도전층(83b)의 저항률이 저하될 수 있다. 또한, 도전층(86c)의 구성 원소가 산화물 도전층(83b)에 들어감으로써, 산화물 도전층(83b)의 저항률이 저하될 수 있다. 마찬가지로, 산화물 반도체층(83a) 중 도전층(86a) 및 도전층(86b)과 접촉하는 부분도 산소가 추출되거나 도전층의 구성 원소가 들어가는 것 등에 의하여 저항률이 저하될 수 있다.
이와 같이 하여, 트랜지스터(80)를 제작할 수 있다(도 26의 (E) 참조). 트랜지스터(80)에서 도전층(81)의 일부는 게이트로서 기능하고, 절연층(84)의 일부는 게이트 절연층으로서 기능하고, 절연층(82)의 일부는 게이트 절연층으로서 기능하고, 도전층(85)의 일부는 게이트로서 기능한다. 산화물 반도체층(83a)은 채널 형성 영역과 저저항 영역을 갖는다. 채널 형성 영역은 절연층(84)을 개재하여 도전층(85)과 중첩된다. 저저항 영역은 도전층(86a)과 접속되는 부분 및 도전층(86b)과 접속되는 부분을 갖는다.
다음에, 절연층(33) 위에 절연층(34)에서 표시 소자(60)까지를 형성한다(도 27의 (A) 참조). 이들 공정에는 제작 방법의 예 1A를 참조할 수 있다.
또한, 제작 방법의 예 4A와 마찬가지로 수지층(93), 차광층(98), 및 착색층(97)을 제작 기판(91) 위에 형성한다(도 27의 (B) 참조).
다음에, 트랜지스터(80) 등이 형성되어 있는 제작 기판(14)의 면과, 수지층(93) 등이 형성되어 있는 제작 기판(91)의 면을 접착층(99)을 사용하여 접합시킨다(도 27의 (C) 참조).
다음에, 제작 기판(91)을 통하여 수지층(93)에 레이저 광을 조사한다(도 28의 (A) 참조). 제작 기판(14) 및 제작 기판(91)은 어느 쪽을 먼저 분리하여도 좋다. 여기서는, 제작 기판(14)보다 먼저 제작 기판(91)을 분리하는 예를 나타낸다.
레이저 광(65) 조사에 의하여 수지층(93)은 취약화된다. 또는, 레이저 광(65) 조사에 의하여 수지층(93)과 제작 기판(91)의 밀착성이 저하된다.
다음에, 제작 기판(91)과 절연층(95)을 분리한다(도 28의 (B) 참조). 도 28의 (B)에는 제작 기판(91)과 수지층(93)의 계면에서 분리가 일어나는 예를 나타내었다.
또한, 수지층(93) 내에서 분리가 일어나는 경우도 있다. 이 경우, 제작 기판(91) 위에는 수지층의 일부가 잔존하고, 절연층(95) 측에 잔존하는 수지층(93)은 도 28의 (A)에서의 수지층(93)에 비하여 박막화된다.
그리고, 노출된 수지층(93)(또는 절연층(95))과 기판(22)을 접착층(13)을 사용하여 접합시킨다(도 29의 (A) 참조).
도 29의 (A)에서 표시 소자(60)의 발광은 착색층(97) 및 수지층(93)을 통하여 표시 장치 외부로 추출된다. 따라서, 수지층(93)의 가시광의 투과율은 높은 것이 바람직하다. 본 발명의 일 형태에 따른 박리 방법을 사용하면, 수지층(93)의 두께를 얇게 할 수 있다. 따라서, 수지층(93)의 가시광의 투과율을 높일 수 있다.
또한, 수지층(93)을 제거하고, 접착층(13)을 사용하여 절연층(95)에 기판(22)을 접합시켜도 좋다.
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저 광(65)을 조사한다(도 29의 (B) 참조).
레이저 광(65) 조사에 의하여 수지층(23)은 취약화된다. 또는, 레이저 광(65) 조사에 의하여 수지층(23)과 제작 기판(14)의 밀착성이 저하된다.
다음에, 제작 기판(14)과 트랜지스터(80)를 분리한다(도 30의 (A) 참조).
도 30의 (A)에는 제작 기판(14)과 수지층(23)의 계면에서 분리가 일어나는 예를 나타내었다.
다음에, 수지층(23)의 일부, 절연층(31)의 일부, 및 절연층(82)의 일부를 제거하여 산화물 도전층(83b)을 노출시킨다(도 30의 (B) 참조).
제작 기판(14)과 트랜지스터(80)를 분리함으로써 표시 장치(10)를 제작할 수 있다(도 31의 (A), (B) 참조). 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어지는 것 등이 가능하다.
도 31의 (A)는 표시 장치(10)의 상면도이다. 도 31의 (B)는 표시 장치(10)의 표시부(381)의 단면도 및 FPC(77)와의 접속부(383)의 단면도이다.
표시 장치(10)는 한 쌍의 기판(기판(22) 및 기판(29))을 갖는다. 기판(22) 측이 표시 장치의 표시면 측이다. 표시 장치는 표시부(381) 및 구동 회로부(382)를 갖는다. 표시 장치에는 FPC(77)가 붙여져 있다.
도 31의 (B)에 도시된 바와 같이, 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한, 기판(29) 및 접착층(28)은 산화물 도전층(83b)과 중첩되지 않도록 배치한다.
그리고, 접속체(76)를 통하여 산화물 도전층(83b)과 FPC(77)를 전기적으로 접속한다(도 31의 (B) 참조).
제작 방법의 예 2B에서는 톱 이미션형 발광 소자를 사용하는 예를 나타내었다. 기판(22) 측은 표시면 측이기 때문에, 기판(22) 측으로부터 외부 접속 단자를 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 한편, 본 발명의 일 형태를 적용함으로써, 표시면과 반대 측 면으로부터 산화물 도전층(83b)을 쉽게 노출시킬 수 있다. 상술한 바와 같이, 본 발명의 일 형태에서는, 산화물 도전층(83b)으로서 산화물 반도체층을 형성한다. 플라스마 처리 공정, 가열 처리 공정, 및 산화물 도전층(83b) 위에 형성하는 층의 성막 공정 등 중 적어도 하나의 공정을 수행함으로써, 산화물 도전층(83b)의 저항률을 충분히 저하시킬 수 있다. 그리고, 산화물 도전층(83b)과 FPC(77)를 확실히 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
제작 방법의 예 2B는 본 발명의 일 형태에 따른 박리 방법을 2회 수행하여 표시 장치를 제작하는 예이다. 본 발명의 일 형태에서 표시 장치를 구성하는 기능 소자 등은 모두 제작 기판 위에 형성되기 때문에, 정세도가 높은 표시 장치를 제작하는 경우에도 가요성을 갖는 기판에는 위치를 맞추는 높은 정도가 요구되지 않는다. 따라서, 가요성을 갖는 기판을 간단하게 붙일 수 있다.
[변형예 1B]
본 발명의 일 형태를 적용하여 보텀 이미션형 표시 장치를 제작할 수 있다.
도 32의 (A)에 도시된 표시 장치는 컬러 필터 방식이 적용된 보텀 이미션 구조의 표시 장치이다. 도 32의 (A)에는 표시 장치의 표시부(381)의 단면도, 구동 회로부(382)의 단면도, 및 FPC(77)와의 접속부(383)의 단면도를 도시하였다.
도 32의 (A)에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(31), 트랜지스터(40), 트랜지스터(50), 도전층(45b), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(75b), 기판(75a), 및 착색층(97)을 갖는다.
도 32의 (A)에는 트랜지스터(40) 및 트랜지스터(50)가 도 24의 (C)에 도시된 트랜지스터(40)의 구성에 더하여, 게이트로서 기능하는 도전층(45a)을 갖는 예를 도시하였다.
접속부(383)는 도전층(45a)과 동일한 재료 및 동일한 공정에 의하여 제작된 도전층(45b)을 갖는다. 도전층(45b)은 절연층(31), 절연층(32), 및 절연층(33)을 개재하여 수지층(23)의 측면과 중첩된다.
표시 소자(60)는 착색층(97) 측에 광을 사출한다.
접속체(76)를 통하여 FPC(77)와 도전층(45b)은 전기적으로 접속된다. FPC(77)와의 접속부의 단면도에는, 절연층(35)의 단부가 표시 장치의 단부에 노출되지 않는 예를 나타내었다.
[변형예 2B]
도 32의 (B)에 도시된 표시 장치는 트랜지스터(80)가 도전층(81) 및 절연층(82)을 갖지 않는 점에서 도 31의 (B)에 도시된 표시 장치와 상이하다. 도 32의 (B)에 도시된 트랜지스터는 산화물 반도체층(83a), 절연층(84), 도전층(85), 도전층(86a), 및 도전층(86b)을 갖는다. 도 32의 (B)에 도시된 접속부(383)에는 도전층(86c)이 제공되어 있다. 도전층(86c)은 절연층(31) 및 절연층(33)을 개재하여 수지층(23)의 측면과 중첩된다.
상술한 바와 같이, 본 발명의 일 형태에서는 수지층을 사용하여 제작 기판으로부터 트랜지스터 등을 분리함으로써, 플렉시블 디바이스를 제작할 수 있다.
본 발명의 일 형태에서는, 감광성 재료를 사용하여 수지층을 제작함으로써 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다. 수지층의 개구부 위에 도전층을 배치함으로써, 상기 도전층을 회로 기판과 전기적으로 접속시킬 수 있다. 표시면과 반대 측 면에서 외부 접속 단자와 회로 기판을 전기적으로 접속시킬 수 있다. 표시 장치를 전자 기기에 제공하는 경우에 FPC 등을 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
본 발명의 일 형태에 따르면, 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용함으로써, 트랜지스터의 제작 공정을 저온에서 수행할 수 있다. 또한, 수지층을 얇고 내열성이 낮은 층으로 할 수 있다. 따라서, 수지층의 재료 선택의 폭이 넓고, 비용이 낮고 양산성이 높으며, 대형 기판을 사용하여 박리 및 표시 장치의 제작을 수행할 수 있는 등의 장점을 갖는다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 따른 박리 방법에 대하여 도 33 내지 도 35를 참조하여 설명한다.
실시형태 1 및 2에서 설명한 본 발명의 일 형태에 따른 박리 방법에서는, 수지층(23)에 레이저 광(65)을 조사함으로써(도 4의 (A) 등을 참조) 수지층(23)의 박리성을 높인다. 한편, 수지층(23)에 레이저 광(65)을 조사한 후, 제작 기판(14)의 반송 중 등에 의도하지 않게 수지층(23)이 제작 기판(14)으로부터 박리될 우려가 있다.
그래서, 본 발명의 일 형태에서는 제작 기판(14) 위에 수지층(23)이 제공되어 있지 않는 영역을 형성한다. 상기 영역은 박리성이 낮기 때문에, 수지층(23)에 레이저 광(65)을 조사한 후에도 의도하지 않게 막이 박리되는 것을 억제할 수 있다.
그 후, 분리의 기점을 형성하는 처리(예를 들어, 예리한 칼날 등을 사용하여 칼집을 내는 처리)를 수행하고 제작 기판(14)과 수지층(23)을 분리함으로써, 분리의 타이밍을 확실히 제어할 수 있다.
실시형태 1 및 2에서 설명한 바와 같이, 본 발명의 일 형태에서는 수지층(23)에 오목부를 형성한다. 제작 기판(14) 위에 수지층(23)이 제공되어 있지 않는 영역을 형성하고, 또한 수지층(23)에 오목부를 제공하기 위해서는, 다계조 마스크(하프톤 마스크, 그레이톤 마스크 등)를 사용한 노광 기술, 또는 2개 이상의 포토마스크를 사용한 다중 노광 기술을 사용하는 것이 바람직하다.
이하에는, 다계조 마스크를 사용하여 수지층(23)을 형성하는 예에 대하여 설명한다. 도 33의 (A) 및 (B)는 그레이톤 마스크를 사용한 예를 나타낸 것이다. 도 34의 (A) 및 (B)는 하프톤 마스크를 사용한 예를 나타낸 것이다.
다계조 마스크를 사용하면, 다중 노광 기술을 사용하는 경우에 비하여 마스크의 개수 및 노광의 횟수가 줄어들어, 공정의 간략화 및 비용의 삭감이 가능하기 때문에 바람직하다.
<구체적인 예 1>
우선, 도 33의 (A)에 도시된 바와 같이, 감광성 재료를 사용하여 제작 기판(14) 위에 제 1 층(24)을 형성한다. 여기서는, 포지티브형 재료를 사용하는 예를 나타낸다. 즉, 제 1 층(24)은 광이 조사된 부분이 에천트에 용해되고, 광이 조사되지 않은 부분이 잔존하는 층이다.
그리고, 그레이톤 마스크(67)를 통하여 제 1 층(24)에 광(66)을 조사한다. 영역(385C)에서는 제 1 층(24)에 광(66)이 조사된다. 영역(385B)에서는 그레이톤 마스크(67)에 노광기의 해상도 이하의 슬릿 패턴이 제공되어 있어 광(66)의 일부가 차단된다. 따라서, 영역(385B)에서는 제 1 층(24)에 조사되는 광량이 영역(385C)에서보다 적다. 영역(385A)에서는 그레이톤 마스크(67)가 광(66)을 차단하여, 제 1 층(24)에 광(66)이 조사되지 않는다.
다음에, 현상 처리와 포스트베이킹 처리를 수행함으로써, 수지층(23)을 형성할 수 있다(도 33의 (B) 참조). 수지층(23)의 두께는 영역(385A)에 비하여 영역(385B)에서 더 얇다. 영역(385C)에는 수지층(23)이 제공되어 있지 않는다.
이와 같이, 그레이톤 마스크(67)를 사용함으로써, 수지층(23)이 제공되어 있지 않는 영역을 형성하고, 또한 수지층(23)에 오목부를 제공할 수 있다.
도 33의 (B)는 예를 들어, 도 35의 (A)의 X1-Y1을 따르는 단면도에 상당한다. 도 35의 (A)에 도시된 바와 같이, 그레이톤 마스크를 사용하여 오목부를 가지며 섬 형상의 수지층(23)을 형성할 수 있다. 또한, 도 33의 (B) 및 도 35의 (A)에 도시된 형상을 갖는 수지층(23)은 하프톤 마스크 등의 다계조 마스크 또는 다중 노광 기술을 사용하여 형성하여도 좋다.
다음에, 제작 기판(14) 및 수지층(23) 위에 절연층(31)을 형성한다(도 33의 (C) 참조). 표시 장치를 제작하는 경우에는, 실시형태 1 및 2에서 설명한 바와 같이 절연층(31) 위에 트랜지스터 및 표시 소자 등을 더 형성하지만, 본 실시형태에서는 설명을 간략화하기 위하여 생략한다.
그 후, 수지층(23)에 레이저 광을 조사하고 수지층(23)의 박리성을 높인다. 레이저 광을 조사하여도 제작 기판(14)과 절연층(31)의 밀착성은 저하되지 않기 때문에, 레이저 광의 조사 후에, 제작 기판(14)의 반송 중 등에 막이 박리되는 것을 억제할 수 있다.
그리고, 수지층(23)에 분리의 기점을 형성한다(도 33의 (D) 참조). 이로써, 수지층(23)과 제작 기판(14)을 분리할 수 있다(도 33의 (E) 참조).
예를 들어, 예리한 칼날(64a) 등을 사용하여 절연층(31) 및 수지층(23)에 칼집을 내어도 좋다. 또는, 예리한 칼날(64b)을 제작 기판(14)과 절연층(31) 사이에 끼워 넣음으로써 제작 기판(14)과 절연층(31)의 밀착성을 저하시켜도 좋다. 또한, 광(64c)을 조사함으로써, 수지층(23)에 크랙을 형성하여도 좋다.
도 35의 (C)에 도시된 바와 같이, 분리의 기점(69)은 분리를 시작하는 부분 또는 그 근방에 제공하는 것이 바람직하다.
상술한 바와 같이, 수지층(23)이 제공되어 있지 않는 영역을 제작 기판(14) 위에 형성함으로써, 원하는 타이밍에서 수지층(23)을 박리할 수 있고, 표시 장치의 제작 공정에서의 수율을 높일 수 있다.
<구체적인 예 2>
우선, 도 34의 (A)에 도시된 바와 같이, 감광성 재료를 사용하여 제작 기판(14) 위에 제 1 층(24)을 형성한다. 여기서는, 포지티브형 재료를 사용하는 예를 나타낸다.
그리고, 하프톤 마스크를 통하여 광(66)을 조사한다. 하프톤 마스크는 차광막(68a) 및 반투과막(68b)을 갖는다. 영역(385C)에는 차광막(68a) 및 반투과막(68b) 양쪽이 제공되어 있지 않고, 제 1 층(24)에 광(66)이 조사된다. 영역(385B)에는 차광막(68a)이 제공되어 있지 않고, 반투과막(68b)이 제공되어 있다. 따라서, 영역(385B)에서는 제 1 층(24)에 조사되는 광량이 영역(385C)에서보다 적다. 영역(385A)에서는 차광막(68a)이 광(66)을 차단하여 제 1 층(24)에 광(66)이 조사되지 않는다.
다음에, 현상 처리와 포스트베이킹 처리를 수행함으로써, 수지층(23)을 형성할 수 있다(도 34의 (B) 참조). 수지층(23)의 두께는 영역(385A)에 비하여 영역(385B)에서 더 얇다. 영역(385C)에는 수지층(23)이 제공되어 있지 않는다.
이와 같이, 하프톤 마스크를 사용함으로써, 수지층(23)이 제공되어 있지 않는 영역을 형성하고, 수지층(23)에 오목부를 제공할 수 있다.
도 34의 (B)는 예를 들어, 도 35의 (B)의 일점쇄선 X2-Y2를 따르는 단면도에 상당한다. 도 35의 (B)에 도시된 바와 같이, 하프톤 마스크를 사용하여 오목부 및 개구를 갖는 수지층(23)을 형성할 수 있다. 또한, 도 34의 (B) 및 도 35의 (B)에 도시된 형상을 갖는 수지층(23)은 그레이톤 마스크 등의 다계조 마스크 또는 다중 노광 기술을 사용하여 형성하여도 좋다.
다음에, 제작 기판(14) 및 수지층(23) 위에 절연층(31)을 형성한다(도 34의 (C) 참조).
그 후, 수지층(23)에 레이저 광을 조사하고 수지층(23)의 박리성을 높인다. 레이저 광을 조사하여도 제작 기판(14)과 절연층(31)의 밀착성은 저하되지 않기 때문에, 레이저 광의 조사 후에, 제작 기판(14)의 반송 중 등에 막이 박리되는 것을 억제할 수 있다.
그리고, 수지층(23)에 분리의 기점을 형성한다(도 34의 (D) 참조). 이로써, 수지층(23)과 제작 기판(14)을 분리할 수 있다(도 34의 (E) 참조).
도 34의 (D) 및 도 35의 (D)에는, 예리한 칼날(64)을 사용하여 절연층(31) 및 수지층(23)에 프레임 형상으로 칼집(54)을 내는 예를 나타내었다. 도 35의 (D)에 도시된 프레임 형상의 칼집(54) 내측이 제작 기판(14)으로부터 박리되는 부분이다. 칼집의 형상은 프레임 형상에 한정되지 않고, 예를 들어, 수지층(23)의 하나 이상의 변을 따라 칼집을 낼 수 있다.
상술한 바와 같이, 수지층(23)이 제공되어 있지 않는 영역을 제작 기판(14) 위에 형성함으로써, 원하는 타이밍에서 수지층(23)을 박리할 수 있고, 표시 장치의 제작 공정에서의 수율을 높일 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈 및 전자 기기에 대하여 도 36 및 도 37을 참조하여 설명한다.
도 36에 도시된 표시 모듈(8000)은 상부 커버(8001)와 하부 커버(8002) 사이에, FPC(8003)에 접속된 터치 패널(8004), FPC(8005)에 접속된 표시 패널(8006), 프레임(8009), 프린트 기판(8010), 및 배터리(8011)를 갖는다.
본 발명의 일 형태를 사용하여 제작된 표시 장치는 예를 들어, 표시 패널(8006)에 사용할 수 있다.
상부 커버(8001) 및 하부 커버(8002)는 터치 패널(8004) 및 표시 패널(8006)의 크기에 맞추어 형상이나 치수를 적절히 변경할 수 있다.
터치 패널(8004)은 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(8006)에 중첩시켜 사용할 수 있다. 또한, 터치 패널(8004)을 제공하지 않고, 표시 패널(8006)에 터치 패널 기능을 갖게 하도록 할 수도 있다.
프레임(8009)은 표시 패널(8006)의 보호 기능 외에, 프린트 기판(8010)의 동작에 의하여 발생되는 전자기파를 차단하기 위한 전자 실드로서의 기능을 갖는다. 또한, 프레임(8009)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(8010)은 전원 회로, 비디오 신호 및 클럭 신호를 출력하기 위한 신호 처리 회로를 갖는다. 전원 회로에 전력을 공급하는 전원으로서는, 외부의 상용 전원이어도 좋고, 별도로 제공된 배터리(8011)에 의한 전원이어도 좋다. 상용 전원을 사용하는 경우에는, 배터리(8011)를 생략할 수 있다.
또한, 표시 모듈(8000)은 편광판, 위상차판, 프리즘 시트 등의 부재를 추가적으로 제공하여도 좋다.
본 발명의 일 형태에 따르면, 곡면을 갖고 신뢰성이 높은 전자 기기를 제작할 수 있다. 또한, 본 발명의 일 형태에 따르면, 가요성을 갖고 신뢰성이 높은 전자 기기를 제작할 수 있다.
전자 기기로서는 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등이 있다.
본 발명의 일 형태에 따른 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태에 따른 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는 예를 들어, 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등이 있다.
본 발명의 일 형태에 따른 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한, 전자 기기가 안테나 및 이차 전지를 갖는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태에 따른 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한, 복수의 표시부를 갖는 전자 기기에서는, 하나의 표시부에 주로 화상 정보를 표시하고, 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 갖는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 전자 기기에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 본 발명의 일 형태에 따른 전자 기기가 갖는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 37의 (A) 내지 (C)에 휘어진 표시부(7000)를 갖는 전자 기기의 일례를 나타내었다. 표시부(7000)는 그 표시면이 휘어져 제공되고, 이 휘어진 표시면을 따라 표시를 수행할 수 있다. 또한, 표시부(7000)는 가요성을 가져도 좋다.
표시부(7000)는 본 발명의 일 형태에 따른 표시 장치를 사용하여 제작된다. 본 발명의 일 형태에 따르면, 휘어진 표시부를 가지며, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 37의 (A)에 휴대 전화기의 일례를 나타내었다. 도 37의 (A)에 도시된 휴대 전화기(7110)는 하우징(7101), 표시부(7000), 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 마이크로폰(7106), 카메라(7107) 등을 갖는다.
휴대 전화기(7110)는 표시부(7000)에 터치 센서를 갖는다. 전화를 걸거나, 문자를 입력하는 등의 모든 조작은 손가락이나 스타일러스 등으로 표시부(7000)를 터치함으로써 수행할 수 있다.
또한, 조작 버튼(7103)의 조작에 의하여, 전원의 ON/OFF 동작이나, 표시부(7000)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한, 휴대 전화기 내부에 자이로 센서 또는 가속도 센서 등 검출 장치를 제공함으로써, 휴대 전화기의 방향(세로인지 가로인지)을 판단하여, 표시부(7000)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 방향의 전환은 표시부(7000)를 터치하거나, 조작 버튼(7103)을 조작하거나, 또는 마이크로폰(7106)을 사용한 음성 입력을 하는 등에 의하여 수행할 수도 있다.
도 37의 (B)는 휴대 정보 단말의 일례를 나타낸 것이다. 도 37의 (B)에 도시된 휴대 정보 단말(7210)은 하우징(7201) 및 표시부(7000)를 갖는다. 또한, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다. 표시부(7000)는 터치 센서를 갖는다. 휴대 정보 단말의 조작은 손가락이나 스타일러스 등으로 표시부(7000)를 터치함으로써 수행할 수 있다.
본 실시형태에서 예시하는 휴대 정보 단말은 예를 들어, 전화기, 수첩, 및 정보 열람 장치 등으로부터 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는, 스마트폰으로서 각각 사용할 수 있다. 본 실시형태에서 예시하는 휴대 정보 단말은 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등 다양한 애플리케이션을 실행할 수 있다.
휴대 정보 단말(7210)은 문자 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어, 3개의 조작 버튼(7202)을 하나의 면에 표시하고, 직사각형으로 나타내는 정보(7203)를 다른 면에 표시할 수 있다. 도 37의 (B)에는 휴대 정보 단말(7210) 상면에 조작 버튼(7202)이 표시되고, 휴대 정보 단말(7210) 측면에 정보(7203)가 표시되는 예를 나타내었다. 또한, 예를 들어, 휴대 정보 단말(7210) 측면에 조작 버튼(7202)을 표시하고, 휴대 정보 단말(7210) 상면에 정보(7203)를 표시하여도 좋다. 또한, 휴대 정보 단말(7210)의 3면 이상에 정보를 표시하여도 좋다.
정보(7203)의 예로서는, SNS(social networking service)의 통지, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목 또는 송신자명, 날짜, 시각, 배터리 잔량, 및 안테나의 수신 강도 등이 있다. 또는, 정보(7203)가 표시되는 위치에 정보 대신, 조작 버튼 또는 아이콘 등을 표시하여도 좋다.
도 37의 (C)는 텔레비전 장치의 일례를 나타낸 것이다. 텔레비전 장치(7300)는 하우징(7301)에 표시부(7000)가 제공되어 있다. 여기서는, 스탠드(7303)에 의하여 하우징(7301)을 지지한 구성을 도시하였다.
도 37의 (C)에 도시된 텔레비전 장치(7300)의 조작은, 하우징(7301)이 갖는 조작 스위치나 별체의 리모트 컨트롤러(7311)에 의하여 수행될 수 있다. 또는, 표시부(7000)는 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작되어도 좋다. 리모트 컨트롤러(7311)는 상기 리모트 컨트롤러(7311)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7311)가 갖는 조작 키 또는 터치 패널에 의하여 채널을 조작하고 음량을 조절할 수 있기 때문에, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7300)는 수신기 및 모뎀 등을 갖는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등)의 정보 통신을 수행할 수도 있다.
도 37의 (D) 내지 (F)에 가요성을 갖고 휠 수 있는 표시부(7001)를 갖는 휴대 정보 단말의 일례를 나타내었다.
표시부(7001)는 본 발명의 일 형태에 따른 표시 장치 등을 사용하여 제작된다. 예를 들어, 곡률 반경 0.01mm 이상 150mm 이하로 휠 수 있는 표시 장치 등을 적용할 수 있다. 또한, 표시부(7001)는 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7001)를 터치함으로써 휴대 정보 단말을 조작할 수 있다. 본 발명의 일 형태에 따르면, 가요성을 갖는 표시부를 가지며 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 37의 (D)에 손목시계형 휴대 정보 단말의 일례를 나타내었다. 휴대 정보 단말(7800)은 밴드(7801), 표시부(7001), 입출력 단자(7802), 및 조작 버튼(7803) 등을 갖는다. 밴드(7801)는 하우징으로서의 기능을 갖는다. 또한, 휴대 정보 단말(7800)은 가요성을 갖는 배터리(7805)를 탑재할 수 있다. 배터리(7805)는 예를 들어, 표시부(7001) 또는 밴드(7801) 등과 중첩하도록 배치하여도 좋다.
밴드(7801), 표시부(7001), 및 배터리(7805)는 가요성을 갖는다. 따라서, 휴대 정보 단말(7800)을 원하는 형상으로 쉽게 휠 수 있다.
조작 버튼(7803)은 시각 설정 외에도, 전원의 ON/OFF 동작, 무선 통신의 ON/OFF 동작, 매너 모드의 실행 및 해제, 및 전력 절약 모드의 실행 및 해제 등 다양한 기능을 부여할 수 있다. 예를 들어, 휴대 정보 단말(7800)에 제공된 운영 체계(operating system)에 의하여 조작 버튼(7803)의 기능을 자유롭게 설정할 수도 있다.
또한, 표시부(7001)에 표시된 아이콘(7804)을 손가락 등으로 터치함으로써 애플리케이션을 기동할 수 있다.
또한, 휴대 정보 단말(7800)은 통신 규격에 따른 근거리 무선 통신을 실행할 수 있다. 예를 들어, 무선 통신이 가능한 헤드세트와 상호 통신함으로써 핸즈프리로 통화할 수도 있다.
또한, 휴대 정보 단말(7800)은 입출력 단자(7802)를 가져도 좋다. 입출력 단자(7802)를 갖는 경우, 다른 정보 단말과 커넥터를 통하여 직접 데이터를 주고받을 수 있다. 또한, 입출력 단자(7802)를 통하여 충전할 수도 있다. 또한, 본 실시형태에서 예시하는 휴대 정보 단말의 충전 동작은, 입출력 단자를 통하지 않고 비접촉 전력 전송에 의하여 수행하여도 좋다.
도 37의 (E), (F)에 폴더블 휴대 정보 단말의 일례를 나타내었다. 도 37의 (E)에는 표시부(7001)가 내측이 되도록 접은 상태를 도시하고, 도 37의 (F)에는 표시부(7001)가 외측이 되도록 접은 상태의 휴대 정보 단말(7650)을 도시하였다. 휴대 정보 단말(7650)은 표시부(7001) 및 비표시부(7651)를 갖는다. 휴대 정보 단말(7650)을 사용하지 않을 때 표시부(7001)가 내측이 되도록 접으면 표시부(7001)가 더러워지거나 손상을 입는 것을 억제할 수 있다. 또한, 도 37의 (E), (F)에는 휴대 정보 단말(7650)을 2조각으로 접은 구성을 도시하였지만, 휴대 정보 단말(7650)은 3조각으로 접어도 좋고, 4조각 이상으로 접어도 좋다. 또한, 휴대 정보 단말(7650)은 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는, 본 발명의 일 형태에 따른 박리 방법을 사용하여 수지층과 제작 기판을 분리한 결과에 대하여 설명한다.
우선, 스핀 코트법을 사용하여 포티지브형 감광성 제 1 층(24)을 제작 기판(14) 위에 형성하고, 프리베이킹을 수행하였다(도 38의 (A) 참조). 다음에, 포토마스크를 사용하여 노광을 수행하였다. 노광기로서 스테퍼를 사용하고 수지층(23)에 개구를 제공하는 조건(7500msec)에 비하여 노광 시간을 짧게 하였다(3000msec). 다음에, 현상하고, 400℃에서 1시간 동안 포스트베이킹을 수행함으로써, 오목부를 갖는 수지층(23)을 형성하였다(도 38의 (B) 참조).
제작 기판(14)으로서는 두께가 약 0.7mm인 유리 기판을 사용하였다. 제 1 층(24)에는 감광성 및 열 경화성을 갖고, 점도가 약 30cP인 폴리이미드 수지를 사용하였다. 수지층(23)에는 폴리이미드 수지막을 사용하였다. 포스트베이킹 후, 수지층(23)의 두꺼운 부분(23x)의 두께는 약 1.5μm이고, 얇은 부분(23y)의 두께(오목부의 저면까지의 두께)는 약 0.3μm이었다.
다음에, 수지층(23)의 오목부의 저면과 중첩되도록 수지층(23) 위에 두께가 약 100nm인 도전층(25)을 형성하였다(도 38의 (C) 참조).
도전층(25)의 재료는 시료마다 상이하고, 텅스텐(W), 은과 팔라듐과 구리의 합금(Ag-Pd-Cu, 이하 APC라고 나타냄), 타이타늄(Ti), 및 알루미늄(Al)의 4종류를 사용하였다.
그리고, 접착층(26)을 사용하여 필름(27)을 접합시켰다(도 38의 (D) 참조).
접착층(26)으로서는 두께가 약 5μm인 열 경화성 에폭시 수지를 사용하였다. 필름(27)은 두께가 약 23μm인 필름과 두께가 약 100μm인 보호 필름의 적층 구조를 갖는다.
수지층(23)에 대하여 제작 기판(14) 측으로부터 레이저 광을 조사하였다. 레이저 광은 상면에서 보아 제작 기판(14) 전체 면에 조사하였다. 또한, 조사 시에는 제작 기판(14) 외주부에 차광용 마스크를 제공하였다.
레이저 광의 레이저 발진기로서 파장이 308nm인 XeCl 엑시머 레이저를 사용하였다. 발진기의 설정 에너지는 950mJ, 에너지 밀도는 376.1mJ/cm2, 반복 주파수는 60Hz, 스캔 속도는 3.6mm/초로 하였다. 광학계를 조절함으로써, 레이저 광의 단면을 0.6mm×300mm의 선 형상으로 성형하였다. 또한, 광학계에 감쇠기(attenuator)를 사용하였다. 감쇠기에 의한 조사 에너지의 감쇠율은 10%로 하였다.
레이저 광을 조사한 후, 필름(27) 측으로부터 상기 외주부보다 내측에 커터로 칼집을 냄으로써, 제작 기판(14)으로부터 수지층(23)을 박리하였다.
도 39의 (A) 및 (B)는 제작 기판(14) 위에 수지층(23) 및 도전층(25)이 적층된 시료의 단면 STEM 사진이다. 도 39의 (A) 및 (B)는 도전층(25)에 텅스텐을 사용한 시료의 사진이다.
도 39의 (A)는 수지층(23)의 오목부의 일부를 포함하는 사진이다. 도 39의 (B)는 도 39의 (A)에서 점선으로 둘러싼 부분의 확대 사진이다. 도 39의 (B)는 수지층(23)의 얇은 부분(23y)을 포함하는 사진이다.
도 39의 (B)에 도시된 바와 같이, 제작 기판(14) 위에는, 도전층(25)(W)이 수지층(23)의 오목부의 저면과 중첩하여 형성되어 있다.
도 39의 (C) 내지 (F)는 제작 기판(14)을 박리한 후의 필름(27) 측의 단면 STEM 사진이다. 도 39의 (C)는 도전층(25)에 텅스텐을 사용한 시료의 사진이고, 도 39의 (D)는 도전층(25)에 APC를 사용한 시료의 사진이고, 도 39의 (E)는 도전층(25)에 타이타늄을 사용한 시료의 사진이고, 도 39의 (F)는 도전층(25)에 알루미늄을 사용한 시료의 사진이다. 도 39의 (C) 내지 (F)에서, 수지층(23)보다 아래에 있는 층은 관찰용으로 형성한 층이다.
도 39의 (C) 내지 (F)에 도시된 바와 같이, 어느 시료에서도 박리에 의하여 노출된 면에 수지층(23)이 잔존하고, 그 막 두께는 210nm 내지 250nm 정도이었다. 따라서, 본 실시예의 각 시료에서는 수지층(23) 내에서 분리가 일어난 것을 알았다.
본 실시예의 결과로부터 본 발명의 일 형태에 따른 박리 방법에 의하여, 제작 기판과 수지층의 경계 근방을 계면으로 하여 제작 기판과 수지층을 분리할 수 있다는 것이 확인되었다.
10: 표시 장치
13: 접착층
14: 제작 기판
22: 기판
23: 수지층
23a: 수지층
24: 제 1 층
25: 도전층
26: 접착층
27: 필름
28: 접착층
29: 기판
31: 절연층
32: 절연층
33: 절연층
34: 절연층
35: 절연층
40: 트랜지스터
41: 도전층
41a: 도전층
41b: 도전층
43a: 도전층
43b: 도전층
43c: 도전층
44: 산화물 반도체층
44a: 산화물 반도체층
44b: 산화물 도전층
45a: 도전층
45b: 도전층
50: 트랜지스터
60: 표시 소자
61: 도전층
62: EL층
63: 도전층
64: 칼날
64a: 칼날
64b: 칼날
64c: 광
65: 레이저 광
66: 광
67: 그레이톤 마스크
68a: 차광막
68b: 반투과막
69: 기점
71: 보호층
74: 절연층
75: 보호층
75a: 기판
75b: 접착층
76: 접속체
77: FPC
80: 트랜지스터
81: 도전층
82: 절연층
83: 산화물 반도체층
83a: 산화물 반도체층
83b: 산화물 도전층
84: 절연층
85: 도전층
86a: 도전층
86b: 도전층
86c: 도전층
91: 제작 기판
93: 수지층
95: 절연층
97: 착색층
98: 차광층
99: 접착층
381: 표시부
382: 구동 회로부
383: 접속부
385A: 영역
385B: 영역
385C: 영역
7000: 표시부
7001: 표시부
7101: 하우징
7103: 조작 버튼
7104: 외부 접속 포트
7105: 스피커
7106: 마이크로폰
7107: 카메라
7110: 휴대 전화기
7201: 하우징
7202: 조작 버튼
7203: 정보
7210: 휴대 정보 단말
7300: 텔레비전 장치
7301: 하우징
7303: 스탠드
7311: 리모트 컨트롤러
7650: 휴대 정보 단말
7651: 비표시부
7800: 휴대 정보 단말
7801: 밴드
7802: 입출력 단자
7803: 조작 버튼
7804: 아이콘
7805: 배터리
8000: 표시 모듈
8001: 상부 커버
8002: 하부 커버
8003: FPC
8004: 터치 패널
8005: FPC
8006: 표시 패널
8009: 프레임
8010: 프린트 기판
8011: 배터리

Claims (17)

  1. 표시 장치로서,
    개구를 포함하는 수지층;
    상기 수지층 위에 있고 개구를 포함하는 절연층;
    상기 절연층 위의 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터;
    상기 절연층 위에 있는 도전층; 및
    상기 트랜지스터와 전기적으로 접속된 표시 소자를 포함하고,
    상기 도전층은 상기 절연층의 상기 개구 및 상기 수지층의 상기 개구와 중첩하고,
    상기 도전층의 적어도 일부는 상기 수지층의 상기 개구에서 노출되는, 표시 장치.
  2. 표시 장치로서,
    개구를 포함하는 수지층;
    상기 수지층 위에 있고 개구를 포함하는 절연층;
    상기 절연층 위의 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터;
    상기 절연층 위에 있는 도전층; 및
    상기 트랜지스터와 전기적으로 접속된 표시 소자를 포함하고,
    상기 절연층은 상기 수지층의 상기 개구의 주연을 덮고,
    상기 도전층은 상기 절연층의 상기 개구 및 상기 수지층의 상기 개구와 중첩하고,
    상기 도전층의 적어도 일부는 상기 수지층의 상기 개구에서 노출되는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층은 폴리이미드를 포함하는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층의 두께는 0.1μm 이상 3μm 이하인, 표시 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 도전층은 산화물 도전층을 포함하는, 표시 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 트랜지스터의 상기 산화물 반도체 및 상기 도전층은 같은 금속 원소를 포함하는, 표시 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층의 노출된 면은 상기 도전층의 노출된 면보다 내측에 위치하는, 표시 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층의 노출된 면은 상기 도전층의 노출된 면보다 외측에 위치하는, 표시 장치.
  9. 모듈로서,
    제 1 항 또는 제 2 항에 따른 표시 장치; 및
    회로 기판을 포함하고,
    상기 회로 기판은 상기 수지층의 상기 개구를 통하여 상기 도전층과 전기적으로 접속되는, 모듈.
  10. 전자 기기로서,
    제 9 항에 따른 모듈; 및
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 포함하는, 전자 기기.
  11. 표시 모듈로서,
    회로 기판;
    개구를 포함하는 수지층;
    상기 수지층 위에 있고 개구를 포함하는 절연층;
    상기 절연층 위의 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터;
    상기 절연층 위에 있는 도전층; 및
    상기 트랜지스터와 전기적으로 접속된 표시 소자를 포함하고,
    상기 도전층은 상기 절연층의 상기 개구 및 상기 수지층의 상기 개구와 중첩하고,
    상기 회로 기판은 상기 도전층 및 상기 수지층의 상기 개구와 중첩하고,
    상기 회로 기판은 상기 수지층의 상기 개구를 통하여 상기 도전층과 전기적으로 접속되는, 표시 모듈.
  12. 제 11 항에 있어서,
    상기 수지층은 폴리이미드를 포함하는, 표시 모듈.
  13. 제 11 항에 있어서,
    상기 수지층의 두께는 0.1μm 이상 3μm 이하인, 표시 모듈.
  14. 제 11 항에 있어서,
    상기 도전층은 산화물 도전층을 포함하는, 표시 모듈.
  15. 제 11 항에 있어서,
    상기 트랜지스터의 상기 산화물 반도체 및 상기 도전층은 같은 금속 원소를 포함하는, 표시 모듈.
  16. 제 11 항에 있어서,
    상기 수지층의 상기 회로 기판 측의 표면은 상기 도전층의 상기 회로 기판 측의 표면보다 내측에 위치하는, 표시 모듈.
  17. 제 11 항에 있어서,
    상기 수지층의 상기 회로 기판 측의 표면은 상기 도전층의 상기 회로 기판 측의 표면보다 외측에 위치하는, 표시 모듈.
KR1020220035300A 2016-05-18 2022-03-22 박리 방법, 표시 장치, 모듈, 및 전자 기기 KR102588708B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-099426 2016-05-18
JP2016099426 2016-05-18
JPJP-P-2016-099428 2016-05-18
JP2016099428 2016-05-18
KR1020170058252A KR102378976B1 (ko) 2016-05-18 2017-05-10 박리 방법, 표시 장치, 모듈, 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058252A Division KR102378976B1 (ko) 2016-05-18 2017-05-10 박리 방법, 표시 장치, 모듈, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20220042325A true KR20220042325A (ko) 2022-04-05
KR102588708B1 KR102588708B1 (ko) 2023-10-12

Family

ID=60330911

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170058252A KR102378976B1 (ko) 2016-05-18 2017-05-10 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR1020220035300A KR102588708B1 (ko) 2016-05-18 2022-03-22 박리 방법, 표시 장치, 모듈, 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170058252A KR102378976B1 (ko) 2016-05-18 2017-05-10 박리 방법, 표시 장치, 모듈, 및 전자 기기

Country Status (4)

Country Link
US (2) US10096621B2 (ko)
JP (2) JP6612810B2 (ko)
KR (2) KR102378976B1 (ko)
CN (1) CN107452899B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
JP7143210B2 (ja) 2016-10-07 2022-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180076590A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR20180083253A (ko) 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2019003097A (ja) * 2017-06-16 2019-01-10 株式会社ジャパンディスプレイ 表示装置
CN108054297B (zh) * 2017-12-12 2019-10-11 武汉华星光电半导体显示技术有限公司 柔性显示面板的制作方法
KR20200090300A (ko) 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220014442A (ko) * 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 패널
KR20220033645A (ko) 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220041262A (ko) * 2020-09-24 2022-04-01 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10206896A (ja) * 1996-11-22 1998-08-07 Seiko Epson Corp アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP2005210081A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2008294136A (ja) * 2007-05-23 2008-12-04 Canon Inc 酸化物半導体を用いた電子素子及びその製造方法
JP2009260166A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 薄膜素子およびその製造方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20110106370A (ko) * 2008-12-17 2011-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR20130092364A (ko) * 2012-02-09 2013-08-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20130124201A (ko) * 2012-05-04 2013-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 제작 방법
KR20140113466A (ko) * 2013-03-14 2014-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR20140120947A (ko) * 2008-08-27 2014-10-14 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20150126558A (ko) * 2014-05-02 2015-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 터치 센서, 표시 장치
JP2015223823A (ja) 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
US7315047B2 (en) * 2004-01-26 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US20060012742A1 (en) * 2004-07-16 2006-01-19 Yaw-Ming Tsai Driving device for active matrix organic light emitting diode display and manufacturing method thereof
JP5127178B2 (ja) * 2005-07-29 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011040441A1 (ja) * 2009-09-30 2011-04-07 大日本印刷株式会社 熱伝導性封止部材およびエレクトロルミネッセンス素子
JP2011248072A (ja) 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
KR102047922B1 (ko) * 2013-02-07 2019-11-25 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 기판의 제조 방법, 플렉서블 표시 장치, 및 플렉서블 표시 장치 제조 방법
CN109273622B (zh) * 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
KR102411905B1 (ko) 2013-12-02 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
JP6166761B2 (ja) * 2015-10-26 2017-07-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10206896A (ja) * 1996-11-22 1998-08-07 Seiko Epson Corp アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP2005210081A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2008294136A (ja) * 2007-05-23 2008-12-04 Canon Inc 酸化物半導体を用いた電子素子及びその製造方法
JP2009260166A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 薄膜素子およびその製造方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20140120947A (ko) * 2008-08-27 2014-10-14 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR20110106370A (ko) * 2008-12-17 2011-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR20130092364A (ko) * 2012-02-09 2013-08-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20130124201A (ko) * 2012-05-04 2013-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 제작 방법
KR20140113466A (ko) * 2013-03-14 2014-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20150126558A (ko) * 2014-05-02 2015-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 터치 센서, 표시 장치
JP2015223823A (ja) 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法

Also Published As

Publication number Publication date
JP6612810B2 (ja) 2019-11-27
US20190035820A1 (en) 2019-01-31
US10096621B2 (en) 2018-10-09
KR102378976B1 (ko) 2022-03-24
JP2020031230A (ja) 2020-02-27
JP6797996B2 (ja) 2020-12-09
CN107452899A (zh) 2017-12-08
JP2017212437A (ja) 2017-11-30
US10475820B2 (en) 2019-11-12
US20170338250A1 (en) 2017-11-23
KR102588708B1 (ko) 2023-10-12
CN107452899A8 (zh) 2018-03-06
KR20170130286A (ko) 2017-11-28
CN107452899B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
KR102378976B1 (ko) 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR102340066B1 (ko) 박리 방법 및 플렉시블 디바이스의 제작 방법
JP6965010B2 (ja) フレキシブルデバイスの作製方法
KR102327117B1 (ko) 분리 방법 및 플렉시블 디바이스의 제작 방법
JP7004452B2 (ja) 半導体装置の作製方法
JP2022070953A (ja) 表示装置
JP7029010B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant