KR20220037136A - 적층 세라믹 커패시터 - Google Patents

적층 세라믹 커패시터 Download PDF

Info

Publication number
KR20220037136A
KR20220037136A KR1020200119720A KR20200119720A KR20220037136A KR 20220037136 A KR20220037136 A KR 20220037136A KR 1020200119720 A KR1020200119720 A KR 1020200119720A KR 20200119720 A KR20200119720 A KR 20200119720A KR 20220037136 A KR20220037136 A KR 20220037136A
Authority
KR
South Korea
Prior art keywords
buffer
green
green sheet
sheets
sheet
Prior art date
Application number
KR1020200119720A
Other languages
English (en)
Other versions
KR102466460B9 (ko
KR102466460B1 (ko
Inventor
오영주
윤중락
한재성
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020200119720A priority Critical patent/KR102466460B1/ko
Publication of KR20220037136A publication Critical patent/KR20220037136A/ko
Application granted granted Critical
Publication of KR102466460B1 publication Critical patent/KR102466460B1/ko
Publication of KR102466460B9 publication Critical patent/KR102466460B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 커패시터에 관한 것으로, 그린칩은 제1외부전극과 연결되는 제1내부전극이 각각 형성되며 서로 순차적으로 적층되어 압착되는 다수개의 제1그린시트와, 제2외부전극과 연결되는 제2내부전극이 각각 형성되며 제2내부전극이 제1내부전극과 서로 교차되게 제1그린시트 사이에 각각 적층되어 압착되는 다수개의 제2그린시트와, 제1내부전극과 제2내부전극이 서로 교차되게 순차적으로 적층되는 다수개의 제1그린시트와 다수개의 제2그린시트 중 가장 상측에 위치되는 제1그린시트나 제2그린시트의 상부와 가장 하측에 위치되는 제1그린시트나 제2그린시트의 하부에 각각 서로 접하도록 적층되어 압착되며 제1내부전극과 제2내부전극이 서로 교차되는 위치에 대응되게 버퍼금속층이 형성되는 다수개의 버퍼시트를 포함하는 것을 특징으로 한다.

Description

적층 세라믹 커패시터{Multi layer ceramic capacitor}
본 발명은 적층 세라믹 커패시터에 관한 것으로, 특히 그린칩을 형성하기 위해 사용되는 그린시트에 그린시트 지지층을 형성하고 그린칩의 상부, 하부나 중간에 각각 다수개의 버퍼시트를 배치하여 적층함으로써 압착시 내부전극의 금속재질과 그린시트의 유전체 재질의 밀도 차이로 인한 크랙을 방지할 수 있으며 다수개의 버퍼시트에 의한 유전체 두께의 증가에 의해 고전압 영역에 적용할 수 있는 적층 세라믹 커패시터에 관한 것이다.
적층 세라믹 커패시터(MLCC: Multi layer Ceramic Capacitor)는 유전체층과 내부전극층을 교대로 적층하여 제조하는 것으로, 관련기술이 한국등록특허공보 제10-1731452호(특허문헌 1)에 공개되어 있다.
특허문헌 1은 고전압 적층 세라믹 커패시터로, 적층 소성체, 제1내부전극층, 제2내부전극층, 제1외부전극, 제2외부전극, 제1아크 쉴드 패턴(arc sheild pattern)층 및 다수개의 제2아크 쉴드 패턴층을 포함하여 구성된다. 적층 세라믹 커패시터의 적층 소성체는 내측에 제1내부전극층이나 제2내부전극층이 형성되고, 제1내부전극층은 각각 적층 소성체의 내측에 제1방향의 일측의 끝단이 적층 소성체의 제1방향의 일측의 끝단으로 각각 노출되도록 형성되며, 제2내부전극층은 각각 적층 소성체의 내측에 제1방향의 타측의 끝단이 적층 소성체의 제1방향의 타측의 끝단으로 각각 노출되며 제1내부전극층과 각각 교호되도록 형성된다. 제1외부전극은 제1내부전극층과 각각 연결되도록 상기 적층 소성체의 제1방향의 일측의 끝단을 감싸도록 형성되며, 제2외부전극은 제2내부전극층과 각각 연결되도록 적층 소성체의 제1방향의 타측의 끝단을 감싸도록 형성된다. 제1아크 쉴드 패턴층은 각각 제1내부전극층과 동일한 평면에 배치되고 제1내부전극층과 이격되어 제1내부전극층을 감싸도록 적층 다수개의 소성체의 내측에 형성되며, 다수개의 제2아크 쉴드 패턴층은 각각 제2내부전극층과 동일한 평면에 배치되며 제2내부전극층과 이격되어 제2내부전극층을 감싸도록 적층 소성체의 내측에 형성된다.
특허문헌 1에 기재된 적층 세라믹 커패시터의 적층 소성체 즉, 적층 소성체의 제조방법은 먼저, 내부전극이 형성된 그린시트(ceramic green sheet)의 다수개를 적층한 상태에서 압착한 후 절단하여 그린칩을 형성한다. 그린칩은 200 내지 500℃에서 탈바인더 처리된 후 1000 내지 1300℃에서 1 내지 3시간 소성되어 형성된다. 소성체는 이후 모서리 부분을 제거하기 위한 바렐(barrelling) 연마와 외부전극을 수행한 후 도금 공정을 거쳐 적층 세라믹 커패시터로 제조된다.
특허문헌 1과 같은 종래의 적층 세라믹 커패시터의 그린칩은 정정용량 개선을 위해 내부전극이 형성된 박막의 그린시트를 높은 층수로 적층한 후 압착하여 형성됨에 의해 내부전극의 금속재질과 그린시트의 유전체 재질의 밀도 차이가 더욱 커짐으로써 크랙이 발생되거나 박막의 유전체 사용으로 인해 고전압에 사용시 전기적인 특성이 저하되는 문제점이 있으며, 내부전극이 서로 중첩되지 않은 영역에서 누적 단차가 발생되거나 압착 시 압력이 불균일하게 적용되어 시트 압착체가 늘어나는 등의 변형이 발생되어 시트 압착제를 절단 시 절단 공정의 양품성이 저하될 수 있는 문제점이 있다.
: 한국등록특허공보 제10-1731452호
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 그린칩을 형성하기 위해 사용되는 그린시트에 그린시트 지지층을 형성하고 그린칩의 상부, 하부나 중간에 각각 다수개의 버퍼시트를 배치하여 적층함으로써 압착시 내부전극의 금속재질과 그린시트의 유전체 재질의 밀도 차이로 인한 크랙을 방지할 수 있으며 다수개의 버퍼시트에 의한 유전체 두께의 증가에 의해 고전압 영역에 적용할 수 있는 적층 세라믹 커패시터를 제공함에 있다.
본 발명의 다른 목적은 그린칩을 형성하기 위해 사용되는 그린시트에 그린시트 지지층을 형성하고 그린칩의 상부, 하부나 중간에 각각 다수개의 버퍼시트를 배치하여 적층함으로써 내부전극이 서로 중첩되지 않은 영역에서 누적 단차가 발생되는 것을 방지하여 그린시트의 압착 시 발생될 수 있는 압력 불균일로 인한 변형을 방지하여 그린칩의 절단 공정의 양품성을 개선시킬 수 있는 적층 세라믹 커패시터를 제공함에 있다.
본 발명의 또 다른 목적은 버퍼시트에 버퍼금속층을 형성하고 버퍼금속층에 CNT(carbon nano tube)를 혼합하여 형성함으로써 버퍼금속층이 스폰지(sponge) 작용을 하여 다수개의 그린시트를 적층 후 압착 시 다수개의 그린시트를 소프트(soft)하게 압착하게 되어 충격을 완화시킬 수 있는 적층 세라믹 커패시터를 제공함에 있다.
본 발명의 적층 세라믹 커패시터는 그린칩을 소성하여 형성되는 소성칩; 상기 소성칩의 일측의 끝단에 형성되는 제1외부전극; 및 상기 소성칩의 타측의 끝단에 형성되는 제2외부전극을 포함하며, 상기 그린칩은 상기 제1외부전극과 연결되는 제1내부전극이 각각 형성되며 서로 순차적으로 압착되는 다수개의 제1그린시트와, 상기 제2외부전극과 연결되는 제2내부전극이 각각 형성되며 상기 제2내부전극이 상기 제1내부전극과 서로 교차되게 제1그린시트 사이에 각각 적층되어 압착되는 다수개의 제2그린시트와, 상기 제1내부전극과 제2내부전극이 서로 교차되게 순차적으로 적층되는 상기 다수개의 제1그린시트와 상기 다수개의 제2그린시트 중 가장 상측에 위치되는 제1그린시트나 제2그린시트의 상부와 가장 하측에 위치되는 제1그린시트나 제2그린시트의 하부에 각각 서로 접하도록 적층되어 압착되며 상기 제1내부전극과 상기 제2내부전극이 서로 교차되는 위치에 대응되게 버퍼금속층이 형성되는 다수개의 버퍼시트를 포함하는 것을 특징으로 한다.
본 발명의 적층 세라믹 커패시터는 그린칩을 형성하기 위해 사용되는 그린시트에 그린시트 지지층을 형성하고 그린칩의 상부, 하부나 중간에 각각 다수개의 버퍼시트를 배치하여 적층함으로써 압착시 내부전극의 금속재질과 그린시트의 유전체 재질의 밀도 차이로 인한 크랙을 방지할 수 있으며 다수개의 버퍼시트에 의한 유전체 두께의 증가에 의해 고전압 영역에 적용할 수 있는 이점이 있고, 내부전극이 서로 중첩되지 않은 영역에서 누적 단차가 발생되는 것을 방지하여 그린시트의 압착 시 발생될 수 있는 압력 불균일로 인한 변형을 방지하여 그린칩의 절단 공정의 양품성을 개선시킬 수 있는 이점이 있다.
본 발명의 적층 세라믹 커패시터는 또한, 버퍼시트에 버퍼금속층을 형성하고 버퍼금속층에 CNT(carbon nano tube)를 혼합하여 형성함으로써 버퍼금속층이 스폰지(sponge) 작용을 하여 다수개의 그린시트를 적층 후 압착 시 다수개의 그린시트를 소프트(soft)하게 압착하게 되어 충격을 완화시킬 수 있는 이점이 있다.
도 1은 본 발명의 적층 세라믹 커패시터의 사시도,
도 2는 도 1에 도시된 소성칩의 소성전의 상태를 나타낸 본 발명의 일 실시예에 따른 그린칩의 사시도,
도 3은 도 2에 도시된 그린칩의 A-A선 전단면도,
도 4는 도 2에 도시된 그린칩의 다른 실시예를 나타낸 사시도,
도 5는 도 2에 도시된 그린칩의 또 다른 실시예를 나타낸 사시도,
도 6은 도 2에 도시된 제1내부전극의 확대 사시도,
도 7은 도 6에 도시된 제1내부전극의 확대 분해 조립 사시도,
도 8은 도 2에 도시된 제2내부전극의 확대 사시도,
도 9는 도 8에 도시된 제2내부전극의 확대 분해 조립 사시도,
도 10은 도 2에 도시된 버퍼시트의 일 실시예를 나타낸 확대 사시도,
도 11은 도 10에 도시된 버퍼시트의 확대 분해 조립 사시도,
도 12 내지 도 14는 각각 도 10에 도시된 버퍼 지지층과 버퍼금속층의 다른 실시예를 나타낸 평면도.
이하, 본 발명의 적층 세라믹 커패시터의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 3에서와 같이 본 발명의 적층 세라믹 커패시터(100)는 소성칩(100b), 제1외부전극(100c) 및 제2외부전극(100d)을 포함하여 구성된다.
소성칩(100b)은 그린칩(100a)을 소성하여 형성되고, 제1외부전극(100c)은 소성칩(100b)의 일측의 끝단에 형성되며, 제2외부전극(100d)은 소성칩(100b)의 타측의 끝단에 형성된다. 그린칩(100a)은 다수개의 제1그린시트(110), 다수개의 제2그린시트(120) 및 다수개의 버퍼시트(130)를 포함하여 구성되며, 다수개의 제1그린시트(110)는 제1외부전극(100c)과 연결되는 제1내부전극(112)이 각각 형성되며 서로 순차적으로 적층되어 압착된다. 다수개의 제2그린시트(120)는 제2외부전극(100d)과 연결되는 제2내부전극(122)이 각각 형성되며 제2내부전극(122)이 제1내부전극(112)과 길이방향(X)으로 서로 교차되게 제1그린시트(110) 사이에 각각 적층된다. 다수개의 버퍼시트(130)는 제1내부전극(112)과 제2내부전극(122)이 서로 교차되게 순차적으로 적층되는 다수개의 제1그린시트(110)와 다수개의 제2그린시트(120) 중 가장 상측에 위치되는 제1그린시트(110)나 제2그린시트(120)의 상부와 가장 하측에 위치되는 제1그린시트(110)나 제2그린시트(120)의 하부에 각각 서로 접하도록 적층되어 압착되며 제1내부전극(112)과 제2내부전극(122)이 서로 교차되는 위치에 대응되게 버퍼금속층(132)이 형성된다.
본 발명의 적층 세라믹 커패시터(100)의 그린칩(100a)은 일측과 타측의 끝단에 각각 제1외부전극(100c)과 제2외부전극(100d)이 형성되는 소성칩(100b)의 소성 전의 상태로 다수개의 제1그린시트(110), 다수개의 제2그린시트(120) 및 다수개의 버퍼시트(130)가 적층되어 압착된 후 본 발명의 적층 세라믹 커패시터(100)의 칩 사이즈(chip size)로 절단된 상태를 나타내며, 그린칩(100a)을 구성하는 제1그린시트(110), 제2그린시트(120) 및 버퍼시트(130)의 상세한 구성을 순차적으로 설명하면 다음과 같다.
다수개의 제1그린시트(110)는 각각 도 2, 도 3, 도 6 및 도 7에서와 같이 각각 제1베이스 그린시트(111), 제1내부전극(112) 및 제1그린시트 지지층(113)을 포함하여 구성된다.
제1베이스 그린시트(111)는 제1그린시트(110)를 전반적으로 지지하며 재질은 공지된 적층 세라믹 커패시터의 제조 사용되는 그린시트의 재질이 사용됨으로 설명을 생략한다.
제1내부전극(112)은 공지된 내부전극용 금속 페이스트로 형성되며, 도 6 및 도 7에서와 같이 제1베이스 그린시트(111)의 길이방향(X)의 일측의 가장자리에서 일치되고 타측과 폭방향(Y)의 각각의 가장자리에서 이격공간(S1)을 갖도록 형성된다. 제1베이스 그린시트(111)와 제1내부전극(112) 사이의 이격공간(S1)은 도 7에서와 같이 제1내부전극(112)이 제1베이스 그린시트(111)의 길이방향(X)의 일측의 가장자리에서 일치되고 타측과 폭방향(Y)의 각각의 가장자리에서 이격공간(S1)을 갖도록 배치됨에 의해 형성된다. 즉, 제1베이스 그린시트(111)의 이격공간(S1)은 길이방향(X)으로 제1베이스 그린시트(111)의 일측의 가장자리에 제1내부전극(112)의 일측의 가장자리가 일치된 상태에서 제1베이스 그린시트(111)의 타측의 가장자리에서 제1내부전극(112)의 타측의 가장자리가 간격(L1)만큼 이격되어 형성되고, 폭방향(X)으로 제1베이스 그린시트(111)의 일측과 타측의 가장자리에서 제1내부전극(112)의 일측과 타측의 가장자리가 각각 동일한 간격(L2)만큼 이격되어 형성된다.
제1그린시트 지지층(113)은 이격공간(S1)이 채워지게 형성되어 제1베이스 그린시트(111)의 상부 즉, 제1그린시트(110)의 상부에 적층되어 압착되는 제2그린시트(120)를 지지한다. 예를 들어, 제1그린시트 지지층(113)은 제1내부전극(112)의 가장자리를 따라 제1베이스 그린시트(111)의 이격공간(S1)에 제1내부전극(112)과 수평이 되게 형성되어 제1베이스 그린시트(111)를 지지하며, 재질은 제1베이스 그린시트(111)와 다른 상유전체가 사용되어 형성된다. 즉, 제1그린시트 지지층(113)의 두께(T1)는 제1내부전극(112)의 두께(T2)와 동일하게 형성되어 제1그린시트 지지층(113)의 내측에 제1내부전극(112)이 채워져 삽입되도록 형성된다.
다수개의 제2그린시트(120)는 각각 도 2, 도 3, 도 8 및 도 9에서와 같이 제2베이스 그린시트(121), 제2내부전극(122) 및 제2그린시트 지지층(123)을 포함하여 구성된다.
제2베이스 그린시트(121)는 상유전체로 형성되어 제2그린시트(120)를 전반적으로 지지하며 제1베이스 그린시트(111)와 동일한 재질로 형성되며 제1베이스 그린시트(111) 사이에 배치되어 적층된다.
제2내부전극(122)은 제1내부전극(112)의 재질과 동일한 재질로 형성되고, 제2베이스 그린시트(121)의 길이방향(X)의 타측의 가장자리에서 일치되고 일측과 폭방향(Y)의 각각의 가장자리에서 이격공간(S1)을 갖도록 형성되어 제1내부전극(112)과 길이방향(X)으로 교차되게 배치된다. 제2베이스 그린시트(121)와 제2내부전극(122) 사이의 이격공간(S1)은 제1베이스 그린시트(111)와 제1내부전극(112) 사이의 이격공간(S1)과 동일하게 형성되며 단지 길이방향(X)으로 대향되게 배치되는 차이만 있어 개략적으로 설명하면 다음과 같다.
제2그린시트 지지층(123)은 이격공간(S1)이 채워지게 형성되어 제2베이스 그린시트(121)의 상부 즉, 제2그린시트(120)의 상부에 적층되어 압착되는 제1그린시트(110)를 지지하며, 상유전체로 형성된다. 예를 들어, 제2그린시트 지지층(123)은 제2내부전극(122)의 가장자리를 따라 제2베이스 그린시트(121)의 이격공간(S1)에 제2내부전극(122)과 수평이 되게 형성되어 제2베이스 그린시트(121)를 지지하며, 재질은 제2베이스 그린시트(121)와 다른 상유전체가 사용된다. 즉, 제2그린시트 지지층(123)의 두께(T1)는 제2내부전극(122)의 두께(T2)와 동일하게 형성되어 제2그린시트 지지층(123)의 내측에 제2내부전극(122)이 채워져 삽입되도록 형성되며, 제2그린시트 지지층(123)의 두께(T1)는 제1그린시트 지지층(113)의 두께(T1)와 동일하게 형성된다.
다수개의 버퍼시트(130)의 적층 구조의 일 실시예는 도 2 및 도 3에서와 같이 그린칩(100a)에서 가장 상측에 적층된 제1그린시트(110)나 제2그린시트(120)의 상부와 가장 하측에 위치되는 제1그린시트(110)나 제2그린시트(120)의 하부에 각각 서로 접하도록 적층되어 압착되거나 도 4에서와 같이 적층된다. 즉, 도 2 및 도 3에 도시된 다수개의 버퍼시트(130)는 그린칩(100a)의 상부와 하부에 서로 접하게 연속적으로 배치된다.
다수개의 버퍼시트(130)의 적층 구조의 다른 실시예는 도 4에서와 같이 제1내부전극(112)과 제2내부전극(122)이 서로 교차되게 순차적으로 적층되는 다수개의 제1그린시트(110)와 다수개의 제2그린시트(120) 중 가장 상측에 위치되는 제1그린시트(110)나 제2그린시트(120)의 상부, 가장 하측에 위치되는 제1그린시트(110)나 제2그린시트(120)의 하부 및 중간에 위치되어 적층되는 제1그린시트(110)와 제2그린시트(120) 사이에 각각 서로 접하도록 적층되며, 제1내부전극(112)과 제2내부전극(122)이 서로 교차되는 위치에 대응되게 버퍼금속층(132)이 형성된다. 즉, 다수개의 버퍼시트(130)의 적층 구조의 다른 실시예는 도 4에서와 같이 그린칩(100a)의 상부, 하부 및 중간에 각각 서로 접하게 연속적으로 배치된다.
다수개의 버퍼시트(130)의 적층 구조의 또 다른 실시예는 도 5에서와 같이 다수개의 버퍼시트(130)는 제1내부전극(112)과 제2내부전극(122)이 서로 교차되게 순차적으로 적층되는 다수개의 제1그린시트(110)와 다수개의 제2그린시트(120) 중 중간에 위치되어 적층되는 제1그린시트(110)와 제2그린시트(120) 사이에 각각 서로 접하도록 적층되며 제1내부전극(112)과 제2내부전극(122)이 서로 교차되는 위치에 대응되게 버퍼금속층(132)이 형성된다. 즉, 다수개의 버퍼시트(130)의 적층 구조의 다른 또 실시예는 도 5에서와 같이 그린칩(100a)의 중간에서 각각 서로 접하게 연속적으로 배치된다.
다수개의 버퍼시트(130)의 적층 구조의 실시예에서와 같이, 다수개의 버퍼시트(130)의 적층 구조의 실시예에 따라 다양하게 구성할 수 있으며, 이러한 다수개의 버퍼시트(130)의 전체 두께의 합(Ta)은 도 3에서와 같이 다수개의 버퍼시트(130)가 그린칩(100a)의 상부와 하부에 배치된 경우에 각각에 배치된 다수개의 버퍼시트(130)의 적층 두께는 각각 'Ta1'로 동일하게 적층됨으로 'Ta=Ta1+Ta1'로 산출하며, 이러한 다수개의 버퍼시트(130)의 전체 두께의 합(Ta)은 그린칩(100a)의 두께(Tm) 중 30 내지 50％가 되도록 형성된다.
다수개의 버퍼시트(130)에 각각 형성되는 버퍼금속층(132)의 길이방향(X)의 길이(La)는 도 3, 도 6, 도 8 및 도 10에서와 같이 제1내부전극(112)이나 제2내부전극(122)의 길이(Lb)의 60 내지 80％가 되도록 형성된다. 즉, 버퍼금속층(132)은 CNT를 첨가하여 제조되어 압착시 스폰지(sponge) 작용을 함으로써 CNT를 첨가량에 따른 제조원가의 절감을 위해 제1내부전극(112)이나 제2내부전극(122)의 길이(Lb)의 60 내지 80％가 되도록 형성하여 충분한 스폰지 작용하여 다수개의 제1그린시트(110)와 다수개의 제2그린시트(120)를 적층하여 압착 시 소프트하게 압착될 수 있도록 한다.
다수개의 버퍼시트(130)의 각각의 상세한 구성은 도 10 및 도 11에서와 같이 베이스 버퍼시트(131), 버퍼금속층(132) 및 버퍼 지지층(133)을 포함하여 구성된다.
베이스 버퍼시트(131)는 버퍼시트(130)를 전반적으로 지지하고 제1그린시트(110)나 제2그린시트(120)의 상부나 하부에 배치되어 적층되며, 재질은 제1그린시트(110)나 제2그린시트(120)의 유전체 재질과 상이한 상유전체로 형성된다.
버퍼금속층(132)은 제1내부전극(112)과 제2내부전극(122)이 서로 교차되는 위치에 대응되게 베이스 버퍼시트(131)의 가장자리에서 길이방향(X)과 폭방향(Y)의 각각의 가장자리에서 이격공간(S2)이 갖도록 형성된다. 베이스 버퍼시트(131)와 버퍼금속층(132) 사이에 형성되는 이격공간(S2)은 버퍼금속층(132)이 베이스 버퍼시트(131)의 길이방향(X)의 일측과 타측 및 폭방향(Y)의 일측과 타측의 각각의 가장자리에서 간격(W1,W2) 만큼 이격되어 형성된다. 예를 들어, 이격공간(S2)은 베이스 버퍼시트(131)의 표면적이 제1베이스 그린시트(111)나 제2베이스 그린시트(121)의 각각의 표면적과 동일하게 형성된 상태에서 베이스 버퍼시트(131)의 길이방향(X)의 일측과 타측 및 폭방향(Y)의 일측과 타측의 각각의 가장자리에서 간격(W1,W2) 만큼 이격되어 형성된다. 이러한 이격공간(S2)을 베이스 버퍼시트(131)의 표면에 형성하기 위해 버퍼금속층(132)의 길이(La)는 제1내부전극(112)이나 제2내부전극(122)의 길이(Lb) 보다 작게 제1내부전극(112)이나 제2내부전극(122)의 길이(Lb)의 60 내지 80％가 되도록 형성되다. 즉, 버퍼금속층(132)의 길이(La)는 제1내부전극(112)과 제2내부전극(122)이 길이방향(X)으로 서로 교차된 위치에 대응되도록 형성되어 압착 시 압착력이 제1내부전극(112)이나 제2내부전극(122)으로 소프트하게 전달될 수 있도록 한다.
버퍼 지지층(133)은 이격공간(S2)이 채워지게 형성되며, 재질은 상유전체로 사용되어 형성되어 제1베이스 그린시트(111), 제2베이스 그린시트(121)나 베이스 버퍼시트(131)를 지지하며, 재질은 버퍼 지지층(133)의 재질과 같이 상유전체로 사용되어 형성된다. 즉, 베이스 버퍼시트(131)와 버퍼 지지층(133)의 재질은 각각 상유전체가 사용된다. 여기서, 제1베이스 그린시트(111), 제2베이스 그린시트(121)나 베이스 버퍼시트(131)의 표면적은 절단되어 그린칩(100a)의 상부의 표면적과 동일하게 형성된다. 즉, 제1그린시트(110), 제2그린시트(120) 및 버퍼시트(130)의 표면적은 각각 그린칩(100a)의 상부나 하부의 표면적과 동일하게 형성된 것으로 절단된 상태를 나타낸다. 버퍼시트(130)의 상부는 커버시트(134)가 구비될 수 있으며, 커버시트(134)는 다수개의 버퍼시트(130)를 그린칩(100a)의 상부에 적층된 적층되는 다수개의 버퍼시트(130)의 가장 최상위에 적층되는 버퍼시트(130)에 형성된 버퍼금속층(132)의 상부에 적층됨에 의해 버퍼금속층(132)이 외부로 노출되는 것을 방지한다.
버퍼 지지층(133)의 내측에 채워져 삽입되게 형성되는 버퍼 금속층(132)의 재질은 금속 페이스트에 CNT(carbon nano tube)를 혼합하여 사용되며, CNT는 금속 페이스트의 전체중량 대비 2 내지 5wt％를 포함한다. 여기서, 금속 페이스트의 재질은 금속분말 70 내지 95wt％와 공제분말 5 내지 30wt％를 혼합하여 사용되고, 금속분말의 재질은 니켈(Ni)이 사용되며, 공제분말은 세라믹과 희토류가 첨가된 유리를 혼합하여 형성되며, 세라믹은 BaTiO3, BaCO3 및 TiO2 중 하나가 사용되며, 유리에 첨가된 희토류는 Y, Er, Eu, Dy 및 La 중 하나가 사용된다.
버퍼 금속층(132)은 도 10 내지 도 14에서와 같이 단일 사각형 버퍼금속층(132), 다수개의 분할 사각형 버퍼금속층(132a), 다수개의 육각형 버퍼금속층(132b) 및 다수개의 삼각형 버퍼금속층(132c) 등과 같이 다양한 형상으로 형성된다. 예를 들어, 버퍼 금속층(132)은 도 10에서와 같이 표면적 형상이 단일 사각형 버퍼금속층(132)으로 형성되며, 단일 사각형 버퍼금속층(132)은 전술한 것과 같이 베이스 버퍼시트(131)에 길이방향(X)과 폭방향(Y)의 각각의 가장자리로부터 이격공간(S2)을 갖도록 형성된다. 도 11은 버퍼 금속층(132)이 다수개의 분할 사각형 버퍼금속층(132a)으로 형성된 것으로, 다수개의 분할 사각형 버퍼금속층(132a)은 베이스 버퍼시트(131a)에 길이방향(X)과 폭방향(Y)의 각각의 가장자리로부터 이격공간(S3)이 형성되고 서로 동일한 형상으로 일정한 간격으로 이격되게 형성된다.
도 12는 버퍼 금속층(132)이 다수개의 육각형 버퍼금속층(132b)으로 형성된 실시예를 도시한 것으로, 다수개의 육각형 버퍼금속층(132b)은 베이스 버퍼시트(131b)에 길이방향(X)과 폭방향(Y)의 각각의 가장자리로부터 이격공간(S4)이 형성되고 서로 폭방향(Y)으로는 변이 접하고 길이방향(X)으로는 꼭지점이 접하게 배열되어 형성된다. 도 13은 버퍼 금속층(132)이 다수개의 삼각형 버퍼금속층(132c)으로 형성된 것으로, 다수개의 삼각형 버퍼금속층(132c)은 베이스 버퍼시트(131c)에 길이방향(X)과 폭방향(Y)의 각각의 가장자리로부터 이격공간(S5)이 형성되고 서로 폭방향(Y)으로는 꼭지점이 접하고 길이방향(X)으로는 꼭지점이 접하면서 변이 수평이 되게 배열된다.
도 10 및 도 12 내지 도 13에 각각 도시된 이격공간(S2,S3,S4,S5)은 각각 버퍼 금속층(132)의 형상이 서로 다른 단일 사각형 버퍼금속층(132), 다수개의 분할 사각형 버퍼금속층(132a), 다수개의 육각형 버퍼금속층(132b) 및 다수개의 삼각형 버퍼금속층(132c) 등과 같이 다양한 형상으로 형성됨에 의해 이격공간(S2,S3,S4,S5)의 서로의 표면적은 상이할 수 있으려, 이와 같이 버퍼 금속층(132)의 형상을 다양하게 형성함에 의해 적층 후 압착되는 적층 세라믹 커패시터(100)의 제조 과정에서 버퍼 금속층(132)의 형상에 따라 다양하게 스폰지 기능을 제공할 수 있게 된다.
전술한 본 발명은 적층 세라믹 커패시터(100)의 변형률이나 전기적인 특성 검사를 위해 실시예를 제조하였다.
본 발명은 적층 세라믹 커패시터(100)의 시험을 위한 실시예는 적층 세라믹 커패시터(100)를 길이가 3.2㎜, 폭이 1.6㎜ 및 두께가 1.6㎜인 3216 사이즈(size)로 제조하였다. '3216 ' 사이즈(size)의 적층 세라믹 커패시터(100)의 제조는 먼저, 소성칩(100b)을 제조한 후 소성칩(100b)의 일측과 타측의 끝단에 각각 제1외부전극(100c)과 제2외부전극(100d)을 형성하여 제조하였다. 여기서, 소성칩(100b)은 그린칩(100a)을 바렐(barrelling) 연마한 후 소성하여 형성하였다.
그린칩(100a)은 표면적이 '3216 ' 사이즈(size)로 절단된 후 적층되어 압착된 다수개의 제1그린시트(110), 다수개의 제2그린시트(120) 및 다수개의 버퍼시트(130)를 이용해 형성하였고, 다수개의 제1그린시트(110)와 다수개의 제2그린시트(120)는 각각 제1베이스 그린시트(111)나 제2베이스 그린시트(121)를 티탄산바륨(BaTiO3)을 이용해 두께가 2.5㎛가 되도록 제조하였다. 제1내부전극(112)과 제2내부전극(122)은 니켈(Ni)이 주원료로 사용되는 금속 페이스트를 이용해 두께(T2)가 1.0㎛가 되도록 제조하였으며, 제1그린시트 지지층(113)과 제2그린시트 지지층(123)은 상유전체인 SrTiO3 를 이용해 두께(T1)가 제1내부전극(112)이나 제2내부전극(122)과 동일하게 1.0㎛로 제조하였다. 여기서, 제1내부전극(112)과 제2내부전극(122)의 각각의 길이(Lb)는 2.8㎜로 제조하였다.
다수개의 버퍼시트(130)는 베이스 버퍼시트(131)를 상유전체인 SrTiO3 를 이용해 두께가 6 내지 8㎛가 되도록 제조하였다. 즉, 다수개의 버퍼시트(130)의 베이스 버퍼시트(131)는 상유전체인 SrTiO3 를 이용해 두께가 6 내지 8㎛가 되도록 제조하였고, 버퍼금속층(132)은 단일 사각형 형상으로 두께(T2)가 2 내지 4㎛가 되게 형성하였으며, 버퍼시트 지지층(133)은 상유전체인 SrTiO3 를 이용해 두께가 버퍼금속층(132)의 두께와 동일하게 형성하였다. 베이스 버퍼시트(131), 버퍼금속층(132) 및 버퍼시트 지지층(133)의 각각의 두께는 각각에 대응되는 제1베이스 그린시트(111)나 제2베이스 그린시트(121)의 두께, 제1내부전극(112)과 제2내부전극(122)의 두께 및 제1그린시트 지지층(113)과 제2그린시트 지지층(123)의 두께보다 크며 그린칩(100a)의 전체 두께(Tm)에 대해 30 내지 50％가 되도록 설정되어 제조하였다.
제조가 완료된 다수개의 제1그린시트(110), 다수개의 제2그린시트(120) 및 다수개의 버퍼시트(130)는 각각 적층하여 압착하였으며, 압착은 다단 압착 방법을 이용해 압축하였다. 다단 압착 방법은 압착은 1단계 내지 3단계로 이루어지며, 정수압 압착을 이용한다. 다단 압착 방법 중 1단계는 50 내지 60℃의 저온에서 1000 내지 1800㎏f/㎠ 압력으로 압착한 후 2단계에서 다시 100 내지 150℃의 고온에서 400 내지 800㎏f/㎠ 압력으로 압착하였으며, 이후 3단계는 2단계를 완료한 상태에서 2단계와 동일한 압력에서 온도가 23 내지 30℃의 상온에 도달할 때까지 압착을 하여 적층된 제1그린시트(110), 제2그린시트(120), 하부 커버 시트(130) 및 상부 커버 시트(140)를 압착하였다.
압착이 완료되면 절단하여 그린칩(100a)을 제조한 후 이를 소성하여 소성칩(100b)을 제조한 후 소성칩(100b)에 제1외부전극(100c)과 제2외부전극(100d)을 형성하여 '3216' 사이즈의 적층 세라믹 커패시터(100)를 제조하였다. 전술한 방법을 이용해 '3216' 사이즈의 적층 세라믹 커패시터(100)는 표 1에서와 같이 실시예1 내지 10으로 제조하였다. 실시예1 내지 10은 각각 버퍼시트(130)의 제조 차이점이고 나머지는 서로 동일하게 제조하였다.
실시예1은 표 1에서와 같이 다수개의 버퍼시트(130)의 적층 두께를 그린칩(100a)의 두께가 1.6㎜이므로, 그린칩(100a)의 두께의 30％로 설정하여 제조하였으나 0.45㎜±0.05로 제조되었고, 다수개의 버퍼시트(130)에 각각 형성되는 버퍼금속층(132)의 길이는 제1내부전극(112)이나 제2내부전극(122)의 길이 2.8㎜의 60％로 설정하여 제조하였으나 0.17㎜±0.05로 제조되었으며, 버퍼금속층(132)의 제조 시 CNT를 2.5％ 첨가하여 형성하였다. 실시예2는 표 1에서와 같이 그린칩(100a)의 두께를 0.46㎜±0.05로 제조하였고, 다수개의 버퍼시트(130)에 각각 형성되는 버퍼금속층(132)의 길이는 2.00㎜±0.05로 제조되었으며, 버퍼금속층(132)의 제조 시 CNT를 3.0％ 첨가하여 제조하였다. 이러한 동일한 방법으로 실시예3 내지 9를 각각 제조하였으며, 실시예10은 표 1에서와 같이 다수개의 버퍼시트(130)의 적층 두께를 그린칩(100a)의 두께가 1.6㎜이므로, 그린칩(100a)의 두께의 50％로 설정하여 제조하였으나 0.80㎜±0.05로 제조되었고, 다수개의 버퍼시트(130)에 각각 형성되는 버퍼금속층(132)의 길이는 제1내부전극(112)이나 제2내부전극(122)의 길이 2.8㎜의 80％로 설정하여 제조하였으나 0.20㎜±0.05로 제조되었으며, 버퍼금속층(132)의 제조 시 CNT를 5.0％ 첨가하여 제조하였다. 비교예는 버퍼시트(130)가 적용되지 않은 공지된 '3216' 사이즈의 적층 세라믹 커패시터(100)를 제조하였음으로 제조과정의 설명을 생략한다.

실험예		 두께 (㎜) 길이 (㎜) CNT (wt％) 변형율(％) 전기적인특성
X축 Y축 X축/Y축 MTTF
[Hr]		 BDV
[㎛/V]		 IR
[GΩ]
비교예 0 0 0 19.9 17.8 12.56 153 83 7.26
실시예1 0.45 0.17 2.5 20.1 17.9 10.40 170 86 7.24
실시예2 0.46 2.00 2.5 20.4 20.3 9.31 182 87 7.20
실시예3 0.48 0.17 3.0 20.8 20.5 8.16 210 88 7.25
실시예4 0.50 2.00 3.0 21.2 21.0 8.95 250 89 7.12
실시예5 0.55 0.17 3.5 21.5 21.2 7.10 220 92 7.43
실시예6 0.60 2.00 3.5 21.6 21.4 6.94 225 92 7.94
실시예7 0.65 0.17 4.0 22.2 22.04 5.94 225 94 7.24
실시예8 0.70 2.00 4.0 22.4 22.24 5.60 230 95 7.02
실시예9 0.75 1.7 5.0 22.5 22.32 5.76 225 95 7.04
실시예10 0.80 2.00 5.0 22.7 22.5 5.73 235 96 7.12
표 1에서와 같이 비교예는 X축과 Y축 변형율이 각각 19.9％와 17.8％로 측정되어 X축/Y축 변형율은 12.56％가 되고, 실시예1은 X축과 Y축 변형율이 각각 20.1％와 17.9％으로 측정되어 X축/Y축 변형율은 10.40％가 되며, 실시예2는 X축과 Y축 변형율이 각각 20.4％와 20.3％로 측정되어 X축/Y축 변형율은 9.31％가 되며, 실시예10은 X축과 Y축 변형율이 각각 22.7％와 22.5％로 측정되어 X축/Y축 변형율은 5.73％가 된다. 따라서, X축/Y축 변형율은 비교예보다 실시예1 내지 10이 모두 작게 변형되는 것을 확인할 수 있어 실시예1 내지 10은 각각 비교예보다 어 X축/Y축 변형율이 개선됨을 알 수 있다. 즉, 본 발명은 적층 세라믹 커패시터(100)는 그린칩(100a)을 형성하기 위한 압축 전 단계에서 설정된 그린칩(100a)을 기준으로 압착 및 절단하여 그린칩(100a)을 형성한 이 후 X축과 Y축 변형율을 측정하여 X축/Y축 변형율을 산출한 결과, 비교예보다 개선됨을 알 수 있었다. 여기서, X축과 Y축 변형율은 각각 공지된 측정도구(도시 않음)를 이용해 측정하였으며, X축/Y축 변형율은 X축 변형율과 Y축 변형율의 비로 공지된 방법을 이용해 산출됨으로 산출방법의 설명을 생략한다.표 1에서와 같이 MTTF(mean time to failure)은 비교예의 경우에 153Hr(hours)로 측정되었고, 실시예1은 170Hr로 측정되었으며, 실시예2는 182Hr로 측정되었으며, 실시예10은 235Hr 측정된 것과 같이 MTTF의 경우에 점점 증가하는 것으로 측정되었다. BDV(break down voltage)는 비교예인 경우에 83㎛/V로 측정되었고, 실시예1은 86㎛/V로 측정되었으며, 실시예2는 87㎛/V로 측정되었으며, 실시예10은 96㎛/V로 측정된 것과 같이 비교예에서 실시예10의 측정 결과, BDV는 점점 증가되는 것으로 측정되었다. IR(insulation resistance)은 비교예의 경우에 7.26GΩ으로 측정되었고, 실시예1은 7.24GΩ으로 측정되었으며, 실시예2는 7.20GΩ으로 측정되었으며, 실시예10은 7.12GΩ으로 측정된 것과 같이 비교예에서 실시예10의 측정 결과, IR은 점점 감소되는 것으로 측정되었다.
본 발명의 적층 세라믹 커패시터는 커패시터 제조 산업 분야에 적용할 수 있다.
100: 적층 세라믹 커패시터 100a: 그린칩
100b: 소성칩 100c: 제1외부전극
100d: 제2외부전극 110: 제1그린시트
111: 제1베이스 그린시트 112: 제1내부전극
113: 제1그린시트 지지층 120: 제2그린시트
121: 제2베이스 그린시트 122: 제2내부전극
123: 제2그린시트 지지층 130: 버퍼시트
131: 베이스 버퍼시트 132: 버퍼금속층
133: 버퍼시트 지지층

Claims (9)

  1. 그린칩을 소성하여 형성되는 소성칩;
    상기 소성칩의 일측의 끝단에 형성되는 제1외부전극; 및
    상기 소성칩의 타측의 끝단에 형성되는 제2외부전극을 포함하며,
    상기 그린칩은 상기 제1외부전극과 연결되는 제1내부전극이 각각 형성되며 서로 순차적으로 적층되어 압착되는 다수개의 제1그린시트와,
    상기 제2외부전극과 연결되는 제2내부전극이 각각 형성되며 상기 제2내부전극이 상기 제1내부전극과 서로 교차되게 제1그린시트 사이에 각각 적층되어 압착되는 다수개의 제2그린시트와,
    상기 제1내부전극과 제2내부전극이 서로 교차되게 순차적으로 적층되는 상기 다수개의 제1그린시트와 상기 다수개의 제2그린시트 중 가장 상측에 위치되는 제1그린시트나 제2그린시트의 상부와 가장 하측에 위치되는 제1그린시트나 제2그린시트의 하부에 각각 서로 접하도록 적층되어 압착되며 상기 제1내부전극과 상기 제2내부전극이 서로 교차되는 위치에 대응되게 버퍼금속층이 형성되는 다수개의 버퍼시트를 포함하는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 다수개의 제1그린시트와 상기 다수개의 제2그린시트 중 상기 다수개의 제1그린시트는 각각 제1베이스 그린시트와, 상기 제1베이스 그린시트의 길이방향의 일측의 가장자리에서 일치되고 타측과 폭방향의 각각의 가장자리에서 이격공간을 갖도록 형성되는 제1내부전극과, 상기 이격공간이 채워지게 형성되는 제1그린시트 지지층을 포함하고,
    상기 다수개의 제2그린시트는 각각 상기 제1베이스 그린시트 사이에 배치되어 적층되는 제2베이스 그린시트와, 상기 제2베이스 그린시트의 길이방향의 타측의 가장자리에서 일치되고 일측과 폭방향의 각각의 가장자리에서 이격공간을 갖도록 형성되어 상기 제1내부전극과 길이방향으로 교차되게 배치되는 제2내부전극과, 상기 이격공간이 채워지게 형성되는 제2그린시트 지지층을 포함하며,
    상기 제1그린시트 지지층과 상기 제2그린시트 지지층의 각각의 재질은 상유전체가 사용되는 적층 세라믹 커패시터.
  3. 제2항에 있어서,
    상기 제1그린시트 지지층과 상기 제2그린시트 지지층 중 상기 제1그린시트 지지층은 상기 제1내부전극의 가장자리를 따라 제1베이스 그린시트의 이격공간에 제1내부전극과 수평이 되게 형성되어 제1베이스 그린시트를 지지하며, 상기 제2그린시트 지지층은 상기 제2내부전극의 가장자리를 따라 제2베이스 그린시트의 이격공간에 제2내부전극과 수평이 되게 형성되어 제2베이스 그린시트를 지지하는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 다수개의 버퍼시트는 상기 제1내부전극과 제2내부전극이 서로 교차되게 순차적으로 적층되는 상기 다수개의 제1그린시트와 상기 다수개의 제2그린시트 중 가장 상측에 위치되는 제1그린시트나 제2그린시트의 상부, 가장 하측에 위치되는 제1그린시트나 제2그린시트의 하부 및 중간에 위치되어 적층되는 제1그린시트와 제2그린시트 사이에 각각 서로 접하도록 적층되어 압착되거나, 상기 제1내부전극과 제2내부전극이 서로 교차되게 순차적으로 적층되는 상기 다수개의 제1그린시트와 상기 다수개의 제2그린시트 중 중간에 위치되어 적층되는 제1그린시트와 제2그린시트 사이에 각각 서로 접하도록 적층되어 압착되며 상기 제1내부전극과 상기 제2내부전극이 서로 교차되는 위치에 대응되게 버퍼금속층이 형성되는 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 다수개의 버퍼시트는 전체 두께의 합이 그린칩의 두께 중 30 내지 50％가 되도록 형성되며, 상기 다수개의 버퍼시트에 형성되는 버퍼금속층의 길이방향의 길이는 제1내부전극이나 제2내부전극의 길이의 60 내지 80％가 되도록 형성되는 적층 세라믹 커패시터.
  6. 제1항에 있어서,
    상기 다수개의 버퍼시트는 각각 제1그린시트나 제2그린시트의 상부나 하부에 배치되어 적층되는 베이스 버퍼시트와, 상기 제1내부전극과 상기 제2내부전극이 서로 교차되는 위치에 대응되게 상기 베이스 버퍼시트의 가장자리에서 길이방향과 폭방향의 각각의 가장자리에서 이격공간이 갖도록 형성되는 버퍼금속층과, 상기 이격공간이 채워지게 형성되는 버퍼 지지층을 포함하는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 베이스 버퍼시트와 버퍼 지지층과 상기 버퍼금속층 중 상기 베이스 버퍼시트와 버퍼 지지층의 재질은 각각 상유전체가 사용되며, 상기 버퍼금속층의 재질은 금속 페이스트에 CNT(carbon nano tube)를 혼합하여 사용되며, 상기 CNT는 금속 페이스트의 전체중량 대비 2 내지 5wt％를 포함하는 적층 세라믹 커패시터.
  8. 제6항에 있어서,
    상기 금속 페이스트의 재질은 금속분말 70 내지 95wt％와 공제분말 5 내지 30wt％를 혼합하여 사용되고, 상기 금속분말의 재질은 니켈(Ni)이 사용되며, 상기 공제분말은 세라믹과 희토류가 첨가된 유리를 혼합하여 형성되며, 상기 세라믹은 BaTiO3, BaCO3 및 TiO2 중 하나가 사용되며, 상기 유리에 첨가된 희토류는 Y, Er, Eu, Dy 및 La 중 하나가 사용되는 적층 세라믹 커패시터.
  9. 제6항에 있어서,
    상기 버퍼금속층은 표면적 형상이 단일 사각형 버퍼금속층, 다수개의 분할 사각형 버퍼금속층, 다수개의 육각형 버퍼금속층 및 다수개의 삼각형 버퍼금속층으로 형성되고, 상기 단일 사각형 버퍼금속층은 상기 베이스 버퍼시트에 길이방향과 폭방향의 각각의 가장자리로부터 이격공간을 갖도록 형성되며, 상기 다수개의 분할 사각형 버퍼금속층은 상기 베이스 버퍼시트에 길이방향과 폭방향의 각각의 가장자리로부터 이격공간이 형성되고 서로 동일한 형상으로 일정한 간격으로 이격되게 형성되며, 상기 다수개의 육각형 버퍼금속층은 상기 베이스 버퍼시트에 길이방향과 폭방향의 각각의 가장자리로부터 이격공간이 형성되고 서로 폭방향으로는 변이 접하고 길이방향으로는 꼭지점이 접하게 배열되어 형성되며, 상기 다수개의 삼각형 버퍼금속층은 상기 베이스 버퍼시트에 길이방향과 폭방향의 각각의 가장자리로부터 이격공간이 형성되고 서로 폭방향으로는 꼭지점이 접하고 길이방향으로는 꼭지점이 접하면서 변이 수평이 되게 배열되는 적층 세라믹 커패시터.
KR1020200119720A 2020-09-17 2020-09-17 적층 세라믹 커패시터 KR102466460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200119720A KR102466460B1 (ko) 2020-09-17 2020-09-17 적층 세라믹 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119720A KR102466460B1 (ko) 2020-09-17 2020-09-17 적층 세라믹 커패시터

Publications (3)

Publication Number Publication Date
KR20220037136A true KR20220037136A (ko) 2022-03-24
KR102466460B1 KR102466460B1 (ko) 2022-11-11
KR102466460B9 KR102466460B9 (ko) 2023-04-12

Family

ID=80935983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119720A KR102466460B1 (ko) 2020-09-17 2020-09-17 적층 세라믹 커패시터

Country Status (1)

Country Link
KR (1) KR102466460B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240026580A (ko) 2022-08-22 2024-02-29 삼성전기주식회사 적층형 전자 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101969A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層セラミツクコンデンサの製造方法
KR20150103600A (ko) * 2014-03-03 2015-09-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
KR101731452B1 (ko) 2015-08-26 2017-04-28 삼화콘덴서공업주식회사 고전압 적층 세라믹 커패시터 및 그의 제조방법
KR102149798B1 (ko) * 2015-01-27 2020-09-01 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101969A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層セラミツクコンデンサの製造方法
KR20150103600A (ko) * 2014-03-03 2015-09-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
KR102149798B1 (ko) * 2015-01-27 2020-09-01 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
KR101731452B1 (ko) 2015-08-26 2017-04-28 삼화콘덴서공업주식회사 고전압 적층 세라믹 커패시터 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240026580A (ko) 2022-08-22 2024-02-29 삼성전기주식회사 적층형 전자 부품

Also Published As

Publication number Publication date
KR102466460B9 (ko) 2023-04-12
KR102466460B1 (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
KR101843182B1 (ko) 적층 세라믹 전자부품
KR101946259B1 (ko) 적층 세라믹 전자부품
US11610739B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102437801B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101952871B1 (ko) 적층 세라믹 커패시터 및 그의 실장 기판
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101571667B1 (ko) 적층 세라믹 콘덴서
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101856083B1 (ko) 적층 세라믹 커패시터
CN1308979C (zh) 层叠电容器及其制造方法
US20200194176A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20130058430A (ko) 적층 세라믹 전자부품
KR101474152B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101590826B1 (ko) 적층 세라믹 콘덴서
KR102115955B1 (ko) 적층 세라믹 전자부품
KR101761938B1 (ko) 적층 세라믹 전자 부품
KR102466460B1 (ko) 적층 세라믹 커패시터
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
KR102041622B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101499726B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101539852B1 (ko) 적층 세라믹 전자부품
KR101933426B1 (ko) 적층 세라믹 전자부품
KR20150005577A (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]