KR20220036725A - 고압 적층 세라믹 커패시터 제조방법 - Google Patents

고압 적층 세라믹 커패시터 제조방법 Download PDF

Info

Publication number
KR20220036725A
KR20220036725A KR1020200119271A KR20200119271A KR20220036725A KR 20220036725 A KR20220036725 A KR 20220036725A KR 1020200119271 A KR1020200119271 A KR 1020200119271A KR 20200119271 A KR20200119271 A KR 20200119271A KR 20220036725 A KR20220036725 A KR 20220036725A
Authority
KR
South Korea
Prior art keywords
bar
forming
electrode
insulating layer
powder
Prior art date
Application number
KR1020200119271A
Other languages
English (en)
Other versions
KR102446721B9 (ko
KR102446721B1 (ko
Inventor
오영주
윤중락
김민기
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020200119271A priority Critical patent/KR102446721B1/ko
Publication of KR20220036725A publication Critical patent/KR20220036725A/ko
Application granted granted Critical
Publication of KR102446721B1 publication Critical patent/KR102446721B1/ko
Publication of KR102446721B9 publication Critical patent/KR102446721B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 고압 적층 세라믹 커패시터 제조방법에 관한 것으로, 다수개의 스트라이프 패턴형 전극이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트를 스트라이프 패턴형 전극이 서로 교차되도록 적층한 후 압착하여 압착바를 형성하는 단계; 스트라이프 패턴형 전극이 폭방향으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상을 갖는 내부전극으로 형성되게 압착바를 절단하여 절단바를 형성하는 단계; 절단바를 바인더 탈지한 후 소결하여 소성바를 형성하는 단계; 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계; 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 소성칩을 형성하는 단계; 및 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 내부전극과 연결되게 외부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

고압 적층 세라믹 커패시터 제조방법{Method for manufacturing high voltage multi-layer ceramic capacitor}
본 발명은 고압 적층 세라믹 커패시터 제조방법에 관한 것으로, 특히 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있는 적층 세라믹 커패시터 제조방법에 관한 것이다.
적층 세라믹 커패시터(MLCC: Multi Layer Ceramic Capacitor)는 유전체층과 내부전극층을 교대로 적층하여 제조하는 것으로, 관련기술이 한국등록특허공보 제10-1731452호(특허문헌 1)에 공개되어 있다.
특허문헌 1은 고전압 적층 세라믹 커패시터로, 적층 세라믹 소성체, 다수개의 제1 내부전극 층, 다수개의 제2내부전극층, 제1외부전극, 제2외부전극, 제1아크 쉴드 패턴(arc sheild pattern)층 및 다수개의 제2아크 쉴드 패턴층을 포함하여 구성된다. 적층 세라믹 커패시터의 적층 세라믹 소성체는 내측에 다수개의 제1 내부전극 층이나 다수개의 제2내부전극층이 형성되고, 다수개의 제1내부전극층은 각각 적층 세라믹 소성체의 내측에 제1방향의 일측의 끝단이 적층 세라믹 소성체의 제1방향의 일측의 끝단으로 각각 노출되도록 형성되며, 다수개의 제2내부전극층은 각각 적층 세라믹 소성체의 내측에 제1방향의 타측의 끝단이 적층 세라믹 소성체의 제1방향의 타측의 끝단으로 각각 노출되며 다수개의 제1내부전극층과 각각 교호 즉, 교차되도록 형성된다. 제1외부전극은 다수개의 제1내부전극층과 각각 연결되도록 상기 적층 세라믹 소성체의 제1방향의 일측의 끝단을 감싸도록 형성되며, 제2외부전극은 다수개의 제2내부전극층과 각각 연결되도록 적층 세라믹 소성체의 제1방향의 타측의 끝단을 감싸도록 형성된다. 제1아크 쉴드 패턴층은 각각 다수개의 제1내부전극층과 동일한 평면에 배치되고 제1내부전극층과 이격되어 제1내부전극층을 감싸도록 적층 다수개의 세라믹 소성체의 내측에 형성되며, 다수개의 제2아크 쉴드 패턴층은 각각 다수개의 제2내부전극층과 동일한 평면에 배치되며 제2내부전극층과 이격되어 제2내부전극층을 감싸도록 적층 세라믹 소성체의 내측에 형성된다.
특허문헌 1에 기재된 바와 같은 적층 세라믹 커패시터는 고압용으로 사용하기 위해 내부전극이 측면 전체 전극 형상(side full pattern shape electrode)으로 형성된다. 측면 전체 전극 형상으로 형성되는 내부전극을 갖는 종래의 고압용 적층 세라믹 커패시터의 제조방법은 시트 형성한 후 시트에 측면 전체 전극 형상을 갖는 내부전극을 인쇄한다. 내부전극이 인쇄되면 다수개의 시트를 적층한 후 압착하여 압착바(bar)를 형성한다. 압착바는 절단하여 측면 전체 전극 형상을 갖는 내부전극이 노출되게 절단바를 형성하고, 절단바가 형성되면 측면 즉, 절단바와 폭방향으로 노츨되는 내부전극의 절연을 위해 측면절연층을 형성한다. 측면절연층이 형성된 절단바는 다시 절단하여 그린칩으로 형성하고, 그린칩이 형성되면 바인더 탈지, 소결, 재산화 열처리, 연마, 외부전극 형성 및 도금 등의 공지된 각 공정을 수행하여 종래의 고압용 적층 세라믹 커패시터를 제조한다.
측면 전체 전극 형상으로 내부전극이 형성되는 종래의 고압용 적층 세라믹 커패시터의 전술한 바와 같이, 절단바의 폭방향의 일측이나 타측의 끝단으로 노출되는 내부전극의 절연을 위해 디핑(dipping)이나 인쇄 방법으로 측면절연층을 형성함으로써 수 회 반복해야 함으로 인해 제조 공정의 생산성을 저하시킬 수 있는 문제점이 있고, 측면절연층을 절단바의 유전체 재질과 동일한 것을 사용하는 경우에 수축율의 차이로 인해 크랙(carck)이 발생될 수 있으며, 수축율을 동일하게 하기 위해 절단바의 유전체 재질과 상이한 유전체 재질을 이용해 측면절연층을 형성하는 경우에 측면 전체 전극 형상으로 내부전극이 절단바의 폭방향의 일측이나 타측의 계면에서 수직방향으로 굽어지는 변형이 발생될 수 있는 문제점이 있다.
: 한국등록특허공보 제10-1731452호
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있는 고압 적층 세라믹 커패시터 제조방법을 제공함에 있다.
본 발명의 다른 목적은 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 절단바와 측면절연층의 동시 소결로 인한 크랙 발생을 방지하거나 측면 전체 전극 형상으로 형성된 내부전극이 절단바의 폭방향의 일측이나 타측의 계면에서 수직방향으로 굽어지는 변형 발생을 제거하여 소성바의 측면 단차를 방지할 수 있는 고압 적층 세라믹 커패시터 제조방법을 제공함에 있다.
본 발명의 고압 적층 세라믹 커패시터 제조방법은 다수개의 스트라이프 패턴형 전극(stripe pattern shape electrode)이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트(green sheet)를 스트라이프 패턴형 전극이 서로 교차되도록 적층한 후 압착하여 압착바를 형성하는 단계; 상기 스트라이프 패턴형 전극이 폭방향으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상(side full pattern shape electrode)을 갖는 내부전극으로 형성되게 상기 압착바를 절단하여 절단바를 형성하는 단계; 상기 절단바를 바인더 탈지한 후 소결하여 소성바를 형성하는 단계; 상기 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계; 상기 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 소성칩을 형성하는 단계; 및 상기 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 상기 내부전극과 연결되게 외부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 고압 적층 세라믹 커패시터 제조방법은 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있는 이점이 있고, 절단바와 측면절연층의 동시 소결로 인한 크랙 발생을 방지하거나 측면 전체 전극 형상으로 형성된 내부전극이 절단바의 폭방향의 일측이나 타측의 계면에서 수직방향으로 굽어지는 변형 발생을 제거하여 소성바의 측면 단차를 방지할 수 있는 이점이 있다.
도 1은 본 발명의 고압 적층 세라믹 커패시터 제조방법의 공정 흐름도,
도 2는 도 1에 도시된 압착바를 형성하는 방법을 이용해 제조된 다수개의 스트라이프 패턴형 전극이 형성된 그린 시트의 사시도,
도 3은 도 2에 도시된 그린 시트를 다수개 적층한 상태를 나타낸 적층바의 사시도,
도 4는 도 3에 도시된 적층바를 길이방향의 일측의 면을 나타낸 정면도,
도 5는 도 3에 도시된 적층바의 A-A선 측단면도,
도 6은 도 3에 도시된 적층바를 압착한 상태의 A-A선 측단면도,
도 7은 도 6에 도시된 압착바를 절단하여 형성된 절단바의 사시도,
도 8은 도 7에 도시된 절단바를 소성한 후 측면절연층이 형성된 소성바의 사시도,
도 9는 도 8에 도시된 소성바를 절단하여 형성된 소성칩의 사시도,
도 10은 도 9에 도시된 소성칩에 외부전극이 형성된 상태를 나타낸 단면도,
도 11은 도 8에 도시된 측면절연층을 형성하기 위한 에어로졸 도포 장치의 개략적인 구성도.
이하, 본 발명의 고압 적층 세라믹 커패시터 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1, 도 2, 도 6, 도 8 및 도 9에서와 같이 본 발명의 고압 적층 세라믹 커패시터 제조방법은 다수개의 스트라이프 패턴형 전극(stripe pattern shape electrode)(111)이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트(green sheet)(110)를 스트라이프 패턴형 전극(111)이 서로 교차되도록 적층한 후 압착하여 압착바(130)를 형성하는 단계(S10)를 수행한다. 압착바(130)가 형성되면 스트라이프 패턴형 전극(111)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상(side full pattern shape electrode)을 갖는 내부전극(112)으로 형성되게 압착바(130)를 절단하여 절단바(140)를 형성하는 단계(S20)를 수행한다. 절단바(140)가 형성되면 절단바(140)를 바인더 탈지한 후 소결하여 소성바(150)를 형성하는 단계(S30)를 수행한다. 소성바(150)가 형성되면 소성바(150)의 폭방향(Y)의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층(113)을 형성하는 단계(S40)를 수행한다. 측면절연층(113)이 형성되면 측면절연층(113)이 형성된 소성바(150)를 절단하여 측면 전체 전극 형상을 가지는 내부전극(112)이 길이방향(X)으로 일측이나 타측의 끝단이 노출되게 소성칩(160)을 형성하는 단계(S50)를 수행한다. 소성칩(160)이 형성되면 소성칩(160)의 길이방향(X)의 일측이나 타측의 끝단에 각각 내부전극(112)과 연결되게 외부전극(114)을 형성하는 단계(S60)를 수행하여 본 발명의 고압 적층 세라믹 커패시터를 제조한다.
본 발명의 고압 적층 세라믹 커패시터 제조방법에서 각 단계의 구체적인 실시예를 설명하면 다음과 같다.
압착바(130)를 형성하는 단계(S10)는 도 1 내지 도 6에서와 같이 유전체 재질을 유기바인더로 사용되는 PVB(Polyvinyl Butyral)를 첨가하여 슬러리화 한 후 닥터 블레이드법을 이용하여 다수개의 그린 시트(110)를 형성하는 단계(S11)를 수행한다. 다수개의 그린 시트(110)가 형성되면 다수개의 그린 시트(110)에 각각 전극재질 페이스트를 스크린 프린팅(screen printing) 방법으로 인쇄하여 서로 일정한 간격으로 이격되는 다수개의 스트라이프 패턴형 전극(111)을 형성하는 단계(S12)를 수행한다. 스트라이프 패턴형 전극(111)이 형성되면 스트라이프 패턴형 전극(111)이 길이방향(X)으로 서로 교차되게 다수개의 그린 시트(110)를 적층하여 적층바(120)를 형성하는 단계(S13)를 수행한다. 적층바(120)가 형성되면 적층바(120)를 800 내지 1300kgf/㎠로 압착하여 압착바(130)를 형성하는 단계(S14)를 수행한다.
압착바(130)를 형성하는 단계(S10) 중 다수개의 그린 시트(110)를 제조하는 단계(S11)에서 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용된다. 여기서, 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용된다.
다수개의 스트라이프 패턴형 전극(111)을 형성하는 단계(S12)에서 전극재질 페이스트는 니켈(Ni)분말, 바인더, 분산제 및 유기용제를 혼합하여 형성된다. 여기서, 바인더는 에틸셀룰로우스계(ethyl cellulose)가 사용되고, 분산제로 글리세릴 모노올레인산(glycerol-alpha-monooleate)가 사용되며, 유기용제는 터피네올(terpineol)이 사용된다.
적층바(120)를 형성하는 단계(S13)에서 적층바(120)는 도 2에 도시된 스트라이프 패턴형 전극(111)이 형성된 그린 시트(110)를 다수개를 준비한 후 다수개의 그린 시트(110)가 준비되면 도 3 및 도 4에서와 같이 그린 시트(110)를 한 개의 스트라이프 패턴형 전극(111)의 폭길이만큼 서로 교차하게 배치하여 스트라이프 패턴형 전극(111)이 길이방향(X)으로 서로 교차되게 다수개의 그린 시트(110)를 적층하여 적층바(120)를 형성한다.
압착바(130)를 형성하는 단계(S14)에서 압착바(120)는 도 6에서와 같이 적층바(120)가 형성되면 적층바(120)의 상부와 하부에 각각 커버시트(116)를 형성한 후 커버시트(116)를 통해 적층바(120)로 800 내지 1300kgf/㎠의 압력을 가하여 형성한다.
절단바(140)를 형성하는 단계(S20)는 도 1 및 도 7에서와 같이 압착바(130)가 형성되면 도 3에 도시된 절단선(CL1)을 따라 압착바(130)를 절단하여 스트라이프 패턴형 전극(111)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상을 갖는 내부전극(112)으로 형성되게 절단바(140)를 형성한다. 즉, 절단바(140)는 도 7에서와 같이 압착바(130)를 길이방향(X)을 따라 설정된 절단선(CL1)을 절단하여 내부전극(112)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상을 갖도록 형성한다.
소성바(150)를 형성하는 단계(S30)는 도 1 및 도 8에서와 같이 풀 패턴형 내부전극(112)이 폭방향(Y)으로 일측과 타측의 끝단이 노출되게 절단된 절단바(140)를 200 내지 800℃에서 탈지하여 바인더를 제거하는 단계(S31)를 수행한다. 바인더 탈지가 완료되면 바인더가 탈지된 절단바(140)를 1260 내지 1360℃의 환원 분위기에서 소결하여 소성바(150)를 형성하는 단계(S32)를 수행한다. 소성바(150)가 형성되면 소결이 완료된 소성바(150)를 800 내지 1000℃로 산화처리하는 단계(S33)를 수행한다.
에어로졸 도포방법을 이용해 측면절연층(113)을 형성하는 단계(S40)는 도 1 및 도 8에서와 같이 측면 전체 전극 형상을 가지는 내부전극(112)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되게 소성바(150)를 표면처리하는 단계(S41)를 수행한다. 이러한 소성바(150)를 표면처리하는 단계(S41)는 측면 전체 전극 형상을 가지는 내부전극(112)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되게 소성바(150)를 바렐연마하거나 플라즈마 처리한다.
소성바(150)의 표면처리가 완료되면 측면 전체 전극 형상을 가지는 내부전극(112)이 폭방향(Y)으로 노출되는 일측이나 타측의 끝단이 커버되게 표면처리가 완료된 소성바(150)의 폭방향(Y)의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계(S42)를 수행한다. 측면절연층을 형성하는 단계(S42)에서 측면절연층(113)은 그린 시트(110)를 형성하는 유전체 재질과 동일한 유전체 재질로 두께(Th)가 25 내지 200㎛가 되게 형성되며, 측면절연층(113)을 형성하기 위해 사용되는 유전체 재질은 분말이 사용되며, 분말의 평균 입경은 0.05 내지 1㎛인 것이 사용된다. 이와 같이, 에어로졸 도포방법을 이용해 측면 절연층(113)을 형성함으로써 유전체 재질 분말의 조사하는 속도에 의한 충격 에너지로 열처리 효과를 가짐으로써 결정성이 우수하고 두께(Th)가 25 내지 200㎛를 갖는 후막을 소결 공정 없이 한 번에 형성할 수 있게 된다. 유전체 재질 분말의 크기가 0.05㎛ 이하의 경우에는 측면절연층(113)을 형성하는 시간이 길어지는 문제점이 있으며, 1㎛ 이상에서는 에어로졸 도포장치(10: 도 11에 도시됨)의 노즐(13a: 도 11에 도시됨)이 막히거나 표면이 거칠어지는 문제점이 발생한다.
측면절연층을 형성하는 단계(S42)에서 측면절연층을 형성하기 위해 사용되는 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용되고, 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용된다.
소성칩(160)을 형성하는 단계(S50)는 도 1 및 도 9에서와 같이 측면절연층(113)이 형성된 소성바(150)를 절단하여 측면 전체 전극 형상을 가지는 내부전극(112)이 길이방향(X)으로 일측이나 타측의 끝단이 노출되게 다이아몬드 소우(saw)(도시 않음)를 이용하여 절단하여 소성칩(160)을 형성 단계(S51)를 수행한다. 소성칩(160)이 형성되면 소성칩(160)을 800 내지 1000℃로 재산화처리하는 단계(S52)를 수행한다. 재산화처리가 완료되면 재산화 열처리가 완료된 소성칩(160)을 측면 전체 전극 형상을 가지는 내부전극(112)의 길이방향(X)의 일측이나 타측의 끝단 노출되게 바렐 연마하는 단계(S53)를 수행한다.
소성칩(160)을 형성 단계(S51)에서 소성칩(160)은 소성바(150)를 도 8에 도시된 절단선(CL2)을 따라 다이아몬드 소우나 레이저 절단장치(도시 않음)를 이용하여 절단하여 내부전극(112)의 소성칩(160)의 길이방향(X)의 일측이나 타측의 끝단 노출되게 형성된다. 소성칩(160)의 내부전극(112)은 도 9에서와 같이 소성칩(160)의 길이방향(X)의 일측과 타측의 끝단 노출됨과 아울러 소성칩(160)의 폭방향(Y)의 일측과 타측의 끝단으로 각각 노출되는 측면 전체 전극 형상을 갖도록 형성된다.
내부전극(112)과 연결되게 외부전극(114)을 형성하는 단계(S60)는 도 1 및 도 10에서와 같이 소성칩(160)의 길이방향(X)의 일측이나 타측의 끝단에 각각 내부전극(112)과 연결되게 형성되는 외부전극(114)을 형성한 후 600 내지 700℃에서 열처리하는 단계(S61)를 수행한다. 외부전극(114)이 형성되면 외부전극(114)의 표면에 도금층(115)을 형성하는 단계(S62)를 수행한다. 여기서, 외부전극(114)의 재질은 니켈(Ni)이나 구리(Cu)가 사용되며, 도금층의 재질은 주석(Sn), 아연(Zn) 및 알루미늄(Al) 중 한 개나 두 개 이상이 혼합되어 사용된다.
이상에서 에어로졸 도포방법을 이용해 측면절연층(113)을 형성하는 단계(S40)에서 사용되는 에어로졸 도포방법은 도 11에서와 같이 에어로졸 도포장치(10)를 이용해 도포하며, 에어로졸 도포장치(10)는 개략적으로 캐리어 가스 챔버(11), 에어로졸 챔버(12) 및 증착 챔버(13)로 구성된다. 캐리어 가스 챔버(11)는 산소(O2)와 같은 캐리어 가스가 주입되면 주입 유량은 분당 10 내지 40L(리터)로 주입되어 캐리어 가스 챔버(11)에 연결된 에어로졸 챔버(12)로 유입된 유전체 세라믹 조성물 분말을 증착 챔버(13)로 주입시킨다. 증착 챔버(13)는 진공펌프(13c)에 의해 진공상태를 유지한 상태에서 지그(13b)에 세라믹 소성바(150)가 장착되면 노즐(13a)을 통해 에어로졸 챔버(12)로 유입된 유전체 세라믹 조성물 분말을 조사하여 세라믹 소성바(150)에 측면절연층(13)을 형성하게 된다. 세라믹 소성바(150)의 일측의 면에 측면절연층(13)이 형성되면 타측의 면에 측면절연층(13)을 형성하기 위해 지그(13b)에서 장착 위치를 조정하게 된다.
본 발명의 고압 적층 세라믹 커패시터 제조방법에 따라 제조된 고압 적층 세라믹 커패시터의 전기적인 특성 실험을 위해 표 1에서와 같이 비교예 및 실시예1 내지 16을 각각 제조하였다.
비교예에 따른 고압 적층 세라믹 커패시터는 그린시트(도시 않음)를 BaTiO3을 주성분으로 산화이트륨(Y2O3), 산화마그네슘(MgO), 산화망간(Mn3O4), 산화규소(SiO2) 및 유리 프릿(glass frit) 등을 첨가하며 7㎛ 두께를 갖도록 제조하였고, 그린시트가 제조되면 그린시트에 내부전극용으로 사용되는 금속재질 페이스트를 스크린 프린팅(Screen Printing)을 이용하여 내부전극을 제조하였다. 내부전극이 제조된 그린시트가 다수개 준비되며, 다수개의 그린시트 중 190개를 적층하여 190층의 적층 바(도시 않음)를 제조하였으며, 적층바의 제조가 완료되면 적층바를 1000kgf/㎠로 압착한 후 '3216' 크기를 갖는 그린칩(도시 않음)으로 절단하였다. 절단된 그린칩은 공기 중에서 250℃로 45시간 동안 1차 가소한 후 불활성 가스 분위기에서 850℃로 4시간 동안 2차 가소를 수행하였다. 1차 가소 및 2차 가소를 그립칩은 환원 분위기에서 80℃/min으로 승온하여 1200℃에서 2시간 동안 소결하였고, 소결이 완료되면 35ppm의 산소(O2) 분위기에서 1000℃로 산화 처리를 수행하였다. 산화처리를 완료한 후 바렐 연마하여 내부전극의 양단부를 노출시키고, 구리(Cu)를 사용하여 도포한 후 700℃에서 열처리하여 내부전극과 연결된 외부전극(도시 않음)을 형성한 후 도금층(도시 않음)을 형성함으로써 3216(3.2mm×1.6mm×1.6mm) 크기의 비교예에 따른 적층형 커패시터(도시 않음)를 제조하여 준비하였다.
본 발명에 따른 실시예1 내지 실시예16에 따른 적층 세라믹 커패시터는 각각 동일한 그린시트(110)를 사용하였고, 그린시트(110)는 BaTiO3을 주성분으로 산화이트륨(Y2O3), 산화마그네슘(MgO), 산화망간(Mn3O4), 산화규소(SiO2) 및 유리 프릿(glass frit) 등을 첨가하며 7㎛ 두께를 갖도록 제조하였다. 그린시트(110)의 표면에 도 2에서와 폭방향(Y)으로는 서로 접하고 길이방향(X)으로 서로 일정한 간격으로 이격되게 형성되는 다수개의 스트라이프 패턴형 전극(111)을 내부전극용으로 사용되는 금속재질 페이스트를 스크린 프린팅(Screen Printing)을 이용하여 제조하였다. 다수개의 스트라이프 패턴형 전극(111)이 형성된 그린시트(110)는 다수개 준비하였으며, 다수개의 그린시트(110) 중 150개를 도 2 및 도 4에서와 같이 적층하여 적층바(120)를 제조하였다. 적층바(120)는 그린시트(110)를 150층으로 적층한 것으로, 적층바(120)가 형성되면 도 6에서와 같이 적층바(120)에 커버시트(16)를 형성한 상태에서 적층바(120)를 1000kgf/㎠로 압착하여 압착바(130)를 제조하였다. 압착바(130)가 제조되면 압착바(130)를 도 3에 도시된 절단선(CL1)을 따라 절단하여 폭 3.2mm이며 길이 100 내지 300mm 크기로 절단하여 도 6에서와 같은 절단바(140)를 제조하였다. 절단바(140)가 제조되면 절단바(140)를 공기 중에서 250℃로 45시간 동안 1차 가소한 후, 불활성 가스 분위기에서 850℃로 4시간 동안 2차 가소를 수행하였다. 1차 가소 및 2차 가소를 수행한 후 절단바(140)는 환원 분위기에서 80℃/min으로 승온하여 1200℃에서 2시간 동안 소결하여 소성바(150)를 형성하였다. 소성바(150)가 형성되면 소성바(150)를 35ppm의 산소(O2)분위기에서 1000℃로 산화 처리를 수행하였다. 산화처리가 완료되면 소성바(150)를 에어로졸 도포 방법으로 이용하여 측면절연층(13)을 두께(Th)가 10 내지 100㎛가 되게 형성한 후 소성바(150)를 다이아몬드 소우를 이용하여 소성바(150)를 '3216' 크기에 맞게 절단하여 도 9에서와 같이 소성칩(160)을 형성하였다. 소성칩(160)이 형성되면 바렐 연마를 수행한 후 내부전극(112)의 일측과 타측의 끝단이 노출되게 한 후 소성칩(160)의 일측과 타측에 각각 구리(Cu)를 도포한 후 700℃에서 열처리하여 도 10에서와 같이 내부전극(12)과 연결된 외부전극(114)을 형성하였고, 이 후 외부전극(114)의 표면에 주석(Sn)을 도포하여 도금층(115)을 형성하여 '3216'(3.2mm×1.6mm×1.6mm) 크기의 적층형 커패시터를 제조하였다.
본 발명에 따른 실시예1 내지 실시예16에 따른 적층 세라믹 커패시터의 차이점은 측면절연층(13)의 두께(Th)와 측면절연층(13)을 형성하기 위한 유전체 재질의 분말의 평균입경이 상이하게 제조하였다. 실시예1은 분말의 크기 즉, 평균입경이 5㎛이상이며 두께(Th)가 250㎛를 형성하였고, 실시예2 내지 16은 각각 표 1에서와 같이 분말의 크기와 두께(Th)를 설정하여 제조하였다.
제품 분말의 크기
(㎛)		 두께(Th)
(㎛) 		전기적 특성 수명특성 단위두께당절연파괴전압 (V/㎛)
정정용량
(㎌)		 유전손실
(％)		 절연저항
(GΩ)		 MTTF
(hr)
비교예 없음 없음 4.8 5.2 1.62 108 63
실시예1 없음 0 쇼트(short) 불량 발생
실시예2 0.05 5 5.25 4.87 8.24 192 85
실시예3 0.5 5 5.22 4.88 7.24 170 86
실시예4 1.0 5 5.22 4.88 8.20 152 85
실시예5 0.05 10 5.25 4.91 8.25 210 88
실시예6 0.5 10 5.23 4.91 9.12 210 87
실시예7 1.0 10 5.25 4.9 9.13 200 88
실시예8 0.05 100 5.23 4.87 8.94 225 92
실시예9 0.5 100 5.25 4.77 8.24 210 90
실시예10 1.0 100 5.25 4.77 9.12 198 91
실시예11 0.05 150 5.23 4.87 8.24 250 91
실시예12 0.5 150 5.28 4.92 9.10 233 91
실시예13 1.0 150 5.24 4.92 8.80 200 91
실시예14 0.05 200 5.22 4.87 8.50 248 90.5
실시예15 0.5 200 5.22 4.87 9.21 245 91
실시예16 1.0 200 5.25 4.92 8.21 223 92
비교예 및 실시예1 내지 실시예16에 따른 적층 세라믹 커패시터의 전기적인 특성을 측정한 결과, 표 1에서와 같이 비교예는 정전용량이 4.8㎌이고, 유전손실은 5.2％이며, 절연저항 1.62GΩ, MTTF(평균 고장 시간) 108hr 및 단위두께당 절연파괴전압 63V/㎛로 측정되었다. 반면에, 실시예1은 분말의 크기 즉, 평균입경이 5㎛이상이며 두께(Th)가 250㎛를 형성하였으나 분말의 평균입경이 큼으로 인한 도포 에너지의 증가로 소성바(150)의 측면에 충격이 가해져 내부전극(112)이 서로 연결되는 쇼트 현상이 발생된 것으로 판단된다. 나머지, 실시예2 내지 16은 각각 비교예에 비해 정전용량, 유전손실, 절연저항, MTTF(평균 고장 시간) 및 단위두께당 절연파괴전압이 개선되었다. 특히, 실시예2 내지 16은 각각 비교예에 비해 표 1에서와 같이 MTTF(평균 고장 시간)과 단위두께당 절연파괴전압이 특히 개선됨을 알 수 있으며, 이는 소성바(150)에 측면절연층(13)을 형성한 것에 기인한 것으로 판단되었다. 비교예 및 실시예1 내지 16에 따른 전기적인 특성 검사 중 정전용량(㎌)과 유전손실(％)은 용량 측정기(3504-50C HiTester, HIOKI사)를 이용하여 측정하였으며, 1kHz, 전압 0.5 Vrms, 25℃에서의 정전용량을 측정하였다. 절연저항(GΩ)은 고저항측정기(High Resistance Meter 4329A, HP사)를 이용하여 측정하였으며, 25℃에서 10 내지 50V의 직류전압을 60초 동안 인가하여 측정하였다. 고온부하시험은 정전용량을 측정한 비교예 및 실시예1 내지 16에 대하여, 150℃ 및 100V의 조건으로 고온 부하 시험을 실시하였고, 절연 저항이 10KΩ 이하가 된 시간을 고장으로 판정했고, 이 고장 시간으로부터 MTTF(평균 고장 시간)를 산출했다. 단위두께당 절연파괴전압은 25℃에서 5V/분의 속도로 인가하고 내전압 측정기를 이용하여 누설전류가 100 mA일때를 절연파괴전압으로 하여 측정하였다.
이상에서와 같이 본 발명의 고압 적층 세라믹 커패시터 제조방법은 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있다.
본 발명의 고압 적층 세라믹 커패시터 제조방법은 적층 부품의 제조 산업 분야에 적용된다.
110: 그린 시트 111: 스트라이프 패턴형 전극
112: 내부전극 113: 측면절연층
114: 외부전극 115: 도금층
116: 커버시트 120: 적층바
130: 압착바 140: 절단바
150: 소성바 160: 소성칩

Claims (9)

  1. 다수개의 스트라이프 패턴형 전극(stripe pattern shape electrode)이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트(green sheet)를 스트라이프 패턴형 전극이 서로 교차되도록 적층한 후 압착하여 압착바를 형성하는 단계;
    상기 스트라이프 패턴형 전극이 폭방향으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상(side full pattern shape electrode)을 갖는 내부전극으로 형성되게 상기 압착바를 절단하여 절단바를 형성하는 단계;
    상기 절단바를 바인더 탈지한 후 소결하여 소성바를 형성하는 단계;
    상기 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계;
    상기 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 소성칩을 형성하는 단계; 및
    상기 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 상기 내부전극과 연결되게 외부전극을 형성하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법.
  2. 제1항에 있어서,
    상기 압착바를 형성하는 단계는 유전체 재질을 유기바인더로 사용되는 PVB(Polyvinyl Butyral)를 첨가하여 슬러리화 한 후 닥터 블레이드법을 이용하여 다수개의 그린 시트를 형성하는 단계;
    상기 다수개의 그린 시트에 각각 전극재질 페이스트를 스크린 프린팅(screen printing) 방법으로 인쇄하여 서로 일정한 간격으로 이격되는 다수개의 스트라이프 패턴형 전극을 형성하는 단계;
    상기 스트라이프 패턴형 전극이 길이방향으로 서로 교차되게 상기 다수개의 그린 시트를 적층하여 적층바를 형성하는 단계; 및
    상기 적층바를 800 내지 1300kgf/㎠로 압착하여 압착바를 형성하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법.
  3. 제2항에 있어서,
    상기 다수개의 그린 시트를 제조하는 단계에서 상기 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 상기 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 상기 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용되고, 상기 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 상기 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 상기 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용되는 고압 적층 세라믹 커패시터 제조방법.
  4. 제2항에 있어서,
    상기 다수개의 스트라이프 패턴형 전극을 형성하는 단계에서 상기 전극재질 페이스트는 니켈(Ni)분말, 바인더, 분산제 및 유기용제를 혼합하여 형성되며, 상기 바인더는 에틸셀룰로우스계(ethyl cellulose)가 사용되고, 상기 분산제로 글리세릴 모노올레인산(glycerol-alpha-monooleate)가 사용되며, 상기 유기용제는 터피네올(terpineol)이 사용되는 고압 적층 세라믹 커패시터 제조방법.
  5. 제1항에 있어서,
    상기 소성바를 형성하는 단계는 상기 풀 패턴형 내부전극이 폭방향으로 일측과 타측의 끝단이 노출되게 절단된 상기 절단바를 200 내지 800℃에서 탈지하여 바인더를 제거하는 단계;
    상기 바인더가 탈지된 절단바를 1260 내지 1360℃의 환원 분위기에서 소결하여 소성바를 형성하는 단계; 및
    상기 소결이 완료된 소성바를 800 내지 1000℃로 산화처리하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법.
  6. 제1항에 있어서,
    상기 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계는 상기 측면 전체 전극 형상을 가지는 내부전극이 폭방향으로 일측이나 타측의 끝단이 노출되게 상기 소성바를 표면처리하는 단계; 및
    상기 측면 전체 전극 형상을 가지는 내부전극이 폭방향으로 노출되는 일측이나 타측의 끝단이 커버되게 상기 표면처리가 완료된 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계를 포함하며,
    상기 측면절연층을 형성하는 단계에서 상기 측면절연층은 그린 시트를 형성하는 유전체 재질과 동일한 유전체 재질로 두께가 25 내지 200㎛가 되게 형성되며, 상기 측면절연층을 형성하기 위해 사용되는 유전체 재질은 분말이 사용되며, 분말의 평균 입경은 0.05 내지 1㎛인 것이 사용되는 고압 적층 세라믹 커패시터 제조방법.
  7. 제6항에 있어서,
    상기 소성바를 표면처리하는 단계와 상기 측면절연층을 형성하는 단계 중 상기 소성바를 표면처리하는 단계는 측면 전체 전극 형상을 가지는 내부전극이 폭방향으로 일측이나 타측의 끝단이 노출되게 상기 소성바를 바렐연마하거나 플라즈마 처리하며,
    상기 측면절연층을 형성하는 단계에서 측면절연층을 형성하기 위해 사용되는 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 상기 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 상기 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용되고, 상기 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 상기 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 상기 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용되는 고압 적층 세라믹 커패시터 제조방법.
  8. 제1항에 있어서,
    상기 소성칩을 형성하는 단계는 상기 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 다이아몬드 소우(saw)를 이용하여 절단하여 소성칩을 형성 단계;
    상기 소성칩을 800 내지 1000℃로 재산화처리하는 단계; 및
    상기 재산화 열처리가 완료된 소성칩을 측면 전체 전극 형상을 가지는 내부전극의 길이방향의 일측이나 타측의 끝단 노출되게 바렐 연마하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법.
  9. 제1항에 있어서,
    상기 내부전극과 연결되게 외부전극을 형성하는 단계는 상기 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 내부전극과 연결되게 형성되는 외부전극을 형성한 후 600 내지 700℃에서 열처리하는 단계; 및
    상기 외부전극의 표면에 도금층을 형성하는 단계를 포함하며,
    상기 외부전극의 재질은 니켈(Ni)이나 구리(Cu)가 사용되며, 상기 도금층의 재질은 주석(Sn), 아연(Zn) 및 알루미늄(Al) 중 한 개나 두 개 이상이 혼합되어 사용되는 고압 적층 세라믹 커패시터 제조방법.
KR1020200119271A 2020-09-16 2020-09-16 고압 적층 세라믹 커패시터 제조방법 KR102446721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200119271A KR102446721B1 (ko) 2020-09-16 2020-09-16 고압 적층 세라믹 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119271A KR102446721B1 (ko) 2020-09-16 2020-09-16 고압 적층 세라믹 커패시터 제조방법

Publications (3)

Publication Number Publication Date
KR20220036725A true KR20220036725A (ko) 2022-03-23
KR102446721B1 KR102446721B1 (ko) 2022-09-26
KR102446721B9 KR102446721B9 (ko) 2023-04-12

Family

ID=80963719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119271A KR102446721B1 (ko) 2020-09-16 2020-09-16 고압 적층 세라믹 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR102446721B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225715A (ja) * 2011-03-09 2013-10-31 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
KR101731452B1 (ko) 2015-08-26 2017-04-28 삼화콘덴서공업주식회사 고전압 적층 세라믹 커패시터 및 그의 제조방법
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
KR20200009749A (ko) * 2018-07-20 2020-01-30 삼화콘덴서공업주식회사 희토류 글라스 프릿을 이용한 유전체 세라믹 조성물 제조방법
KR102098869B1 (ko) * 2015-07-17 2020-04-08 티디케이 일렉트로닉스 아게 유전체 조성물, 유전체 소자, 전자 부품 및 적층 전자 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225715A (ja) * 2011-03-09 2013-10-31 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
KR102098869B1 (ko) * 2015-07-17 2020-04-08 티디케이 일렉트로닉스 아게 유전체 조성물, 유전체 소자, 전자 부품 및 적층 전자 부품
KR101731452B1 (ko) 2015-08-26 2017-04-28 삼화콘덴서공업주식회사 고전압 적층 세라믹 커패시터 및 그의 제조방법
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
KR20200009749A (ko) * 2018-07-20 2020-01-30 삼화콘덴서공업주식회사 희토류 글라스 프릿을 이용한 유전체 세라믹 조성물 제조방법

Also Published As

Publication number Publication date
KR102446721B9 (ko) 2023-04-12
KR102446721B1 (ko) 2022-09-26

Similar Documents

Publication Publication Date Title
JP6812477B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
KR101946259B1 (ko) 적층 세라믹 전자부품
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10453614B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101670137B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
CN109326442A (zh) 多层陶瓷电容器及其制造方法
EP1536438B1 (en) Multilayer ceramic capacitor
JP7348890B2 (ja) セラミック電子部品およびその製造方法
KR20120133697A (ko) 적층 세라믹 전자부품
KR20140142848A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR20130023612A (ko) 적층 세라믹 전자부품
KR20120133716A (ko) 적층 세라믹 커패시터
JP2019201134A (ja) 積層セラミックコンデンサおよびその製造方法
KR20120091655A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190116146A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2018117051A (ja) 積層セラミックコンデンサ
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2012190874A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6449547B2 (ja) コンデンサ
KR102466461B1 (ko) 적층 세라믹 커패시터의 제조방법
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR102024028B1 (ko) 니켈 전극에 사용되는 씨오쥐 유전성 조성물
KR102446721B1 (ko) 고압 적층 세라믹 커패시터 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]