KR20220027850A - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents

반도체 장치 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20220027850A
KR20220027850A KR1020217041363A KR20217041363A KR20220027850A KR 20220027850 A KR20220027850 A KR 20220027850A KR 1020217041363 A KR1020217041363 A KR 1020217041363A KR 20217041363 A KR20217041363 A KR 20217041363A KR 20220027850 A KR20220027850 A KR 20220027850A
Authority
KR
South Korea
Prior art keywords
oxide
insulator
conductor
transistor
film
Prior art date
Application number
KR1020217041363A
Other languages
English (en)
Inventor
다츠야 오누키
다카노리 마츠자키
슌페이 야마자키
šœ페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220027850A publication Critical patent/KR20220027850A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/11521—
    • H01L27/11568—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

기억 용량이 큰 반도체 장치를 제공한다. 기판 위에 배치된 산화물과, 산화물 위의 복수의 제 1 도전체와, 복수의 제 1 도전체 위에 배치되고 복수의 제 1 도전체들 사이의 영역과 중첩하여 복수의 개구가 형성된 제 1 절연체와, 복수의 개구 내에 각각 배치된 복수의 제 2 절연체와, 복수의 제 2 절연체 위에 각각 배치된 복수의 전하 유지층과, 복수의 전하 유지층 위에 각각 배치된 복수의 제 3 절연체와, 복수의 제 3 절연체 위에 각각 배치된 복수의 제 2 도전체를 가진다.

Description

반도체 장치 및 반도체 장치의 제작 방법
본 발명의 일 형태는 트랜지스터, 반도체 장치, 및 전자 기기에 관한 것이다. 또는 본 발명의 일 형태는 반도체 장치의 제작 방법에 관한 것이다. 또는 본 발명의 일 형태는 반도체 웨이퍼 및 모듈에 관한 것이다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여, 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 표시 장치(액정 표시 장치, 발광 표시 장치 등), 투영 장치, 조명 장치, 전기 광학 장치, 축전 장치, 기억 장치, 반도체 회로, 촬상 장치, 전자 기기 등은 반도체 장치를 가진다고 할 수 있는 경우가 있다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
근년, 반도체 장치의 개발이 진행되고 있고, 특히 LSI나 CPU나 메모리의 개발이 두드러지게 진행되고 있다. CPU는 반도체 웨이퍼로부터 분리된 반도체 집적 회로(적어도 트랜지스터 및 메모리)를 가지고, 접속 단자인 전극이 형성된 반도체 소자의 집합체이다.
LSI나 CPU나 메모리 등의 반도체 회로(IC칩)는 회로 기판, 예를 들어 인쇄 배선판에 실장되고, 다양한 전자 기기의 부품 중 하나로서 사용된다.
또한 절연 표면을 가지는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(단순히 표시 장치라고도 표기함)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
산화물 반도체를 사용한 트랜지스터는, 비도통 상태에서 누설 전류가 매우 작은 것이 알려져 있다. 예를 들어, 산화물 반도체를 사용한 트랜지스터의 누설 전류가 낮다는 특성을 응용한 소비 전력이 낮은 CPU 등이 개시되어 있다(특허문헌 1 참조). 또한 예를 들어 산화물 반도체를 사용한 트랜지스터의 누설 전류가 낮다는 특성을 응용하여, 장기간에 걸쳐 기억 내용을 유지할 수 있는 기억 장치 등이 개시되어 있다(특허문헌 2 참조).
또한 근년에는 전자 기기의 소형화, 경량화에 따라, 고밀도화가 더 진행된 집적 회로에 대한 요구가 높아지고 있다. 또한 집적 회로를 포함하는 반도체 장치의 생산성의 향상이 요구되고 있다.
일본 공개특허공보 특개2012-257187호 일본 공개특허공보 특개2011-151383호
본 발명의 일 형태는 기억 용량이 큰 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 미세화 또는 고집적화가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 트랜지스터 특성의 편차가 적은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 전기 특성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 온 전류가 큰 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 전계 효과 이동도가 큰 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 오프 전류가 작은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소비 전력이 낮은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 기판 위에 배치된 산화물과, 산화물 위에 배치된 복수의 제 1 도전체와, 복수의 제 1 도전체 위에 배치되고 복수의 제 1 도전체들 사이의 영역과 중첩하여 복수의 개구가 각각 형성된 제 1 절연체와, 복수의 개구 내에 각각 배치된 복수의 제 2 절연체와, 복수의 제 2 절연체 위에 각각 배치된 복수의 전하 유지층과, 복수의 전하 유지층 위에 각각 배치된 복수의 제 3 절연체와, 복수의 제 3 절연체 위에 각각 배치된 복수의 제 2 도전체를 가지는 반도체 장치이다.
상기에서, 복수의 제 1 도전체는 산화물의 상면과 평행하게 직선 형상으로 배열되는 것이 바람직하다.
또한 상기에서, 복수의 제 2 절연체 및 복수의 제 3 절연체는 실리콘을 포함하는 산화물이고, 복수의 전하 유지층은 실리콘을 포함하는 질화물인 구성이어도 좋다. 또한 상기에서, 복수의 전하 유지층은 도전체인 구성이어도 좋다.
또한 상기에서, 제 2 절연체는 산화물의 상면 및 제 1 절연체의 측면에 접하는 것이 바람직하다.
또한 상기에서, 복수의 제 2 도전체와 중첩하여, 산화물의 아래쪽에 복수의 제 3 도전체가 각각 배치되는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 기판 위에 산화막을 성막하고, 산화막 위에 제 1 도전막을 성막하고, 산화막 및 제 1 도전막을 섬 형상으로 가공하여 산화물 및 제 1 도전체를 형성하고, 산화물 및 제 1 도전체를 덮어 제 1 절연체를 형성하고, 제 1 절연체의 일부를 제거하여, 제 1 도전체와 중첩하는 복수의 개구를 형성하고, 상기 복수의 개구와 중첩하는 제 1 도전체의 일부를 제거하여, 직선 형상으로 배열된 복수의 제 2 도전체를 형성하고, 상기 복수의 제 2 도전체들 사이의 영역에서 산화물을 노출시키고, 산화물의 상면에 접하여 제 1 절연막을 성막하고, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하고, 제 1 절연막 위에 제 2 절연막을 성막하고, 제 2 절연막 위에 제 3 절연막을 성막하고, 제 3 절연막 위에 제 2 도전막을 성막하고, 제 1 절연체의 상면이 노출될 때까지 제 1 절연막, 제 2 절연막, 제 3 절연막, 및 제 2 도전막에 CMP 처리를 수행함으로써, 복수의 제 2 도전체들 사이의 영역에 각각 배치된 복수의 제 2 절연체, 복수의 제 3 절연체, 복수의 제 4 절연체, 및 복수의 제 3 도전체를 형성하는 반도체 장치의 제작 방법이다.
또한 상기에서, 제 1 절연막 및 제 3 절연막은 실리콘을 포함하는 산화막이고, 제 2 절연막은 실리콘을 포함하는 질화막인 것이 바람직하다.
본 발명의 일 형태에 의하여, 기억 용량이 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 전계 효과 이동도가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 오프 전류가 작은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 소비 전력이 낮은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1의 (A), (B), (C)는 본 발명의 일 형태인 반도체 장치의 상면도, 단면도, 및 회로도이다.
도 2의 (A), (B)는 본 발명의 일 형태인 반도체 장치의 전기 특성을 나타낸 모식도 및 전하의 이동을 나타낸 모식도이다.
도 3의 (A), (B), (C)는 본 발명의 일 형태인 반도체 장치의 회로도이다.
도 4의 (A), (B)는 본 발명의 일 형태인 반도체 장치의 단면도 및 회로도이다.
도 5의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 상면도 및 단면도이다.
도 6은 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 7의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 7의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 7의 (C)는 CAAC-IGZO막의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 8의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 9의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 10의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 11의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 12의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 13의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 14의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 15의 (A), (B), (C), (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도이다.
도 16은 본 발명의 일 형태에 따른 마이크로파 처리 장치를 설명하는 상면도이다.
도 17은 본 발명의 일 형태에 따른 마이크로파 처리 장치를 설명하는 단면도이다.
도 18은 본 발명의 일 형태에 따른 마이크로파 처리 장치를 설명하는 단면도이다.
도 19는 본 발명의 일 형태에 따른 반도체 장치의 구성을 나타낸 단면도이다.
도 20은 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 21의 (A)는 본 발명의 일 형태에 따른 반도체 장치의 구성예를 나타낸 블록도이다. 도 21의 (B)는 본 발명의 일 형태에 따른 반도체 장치의 사시도이다.
도 22는 본 발명의 일 형태에 따른 반도체 장치의 구성예를 나타낸 회로도이다.
도 23의 (A), (B)는 본 발명의 일 형태에 따른 반도체 장치의 모식도이다.
도 24의 (A), (B), (C), (D), (E)는 본 발명의 일 형태에 따른 기억 장치의 모식도이다.
도 25의 (A), (B), (C), (D), (E), (F), (G)는 본 발명의 일 형태에 따른 전자 기기를 나타낸 모식도이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 실제의 제조 공정에서, 에칭 등의 처리에 의하여 층이나 레지스트 마스크 등이 의도치 않게 감소되는 경우가 있지만, 이해를 용이하게 하기 위하여 도면에 반영하지 않은 경우가 있다. 또한 도면에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이에 대한 반복적인 설명은 생략하는 경우가 있다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 특히 상면도('평면도'라고도 함)나 사시도 등에서, 발명의 이해를 용이하게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다. 또한 일부의 숨은선 등의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에서 제 1, 제 2 등으로 붙여지는 서수사는 편의상 사용되는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 그러므로 예를 들어 '제 1'을 '제 2' 또는 '제 3' 등으로 적절히 바꿔 설명할 수 있다. 또한 본 명세서 등에 기재되는 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
또한 본 명세서 등에서 '위에', '아래에' 등의 배치를 나타내는 어구는 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 그러므로 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
예를 들어 본 명세서 등에서 X와 Y가 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)을 가지고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 경우가 있다.
또한 채널 길이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한 하나의 트랜지스터에서, 채널 길이가 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 길이는 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 길이는 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
채널 폭이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 채널 길이 방향에 수직인 방향의 길이를 말한다. 또한 하나의 트랜지스터에서, 채널 폭이 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 폭은 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 폭은 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
또한 본 명세서 등에서 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하, '실효적인 채널 폭'이라고도 함)과 트랜지스터의 상면도에서 나타내어지는 채널 폭(이하, '외관상 채널 폭'이라고도 함)이 다른 경우가 있다. 예를 들어 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외관상 채널 폭보다 커져, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 커지는 경우가 있다. 이 경우에는 외관상 채널 폭보다 실효적인 채널 폭이 더 크다.
이러한 경우, 실효적인 채널 폭을 실측에 의하여 추정하기 어려운 경우가 있다. 예를 들어 설곗값으로부터 실효적인 채널 폭을 추정하기 위해서는, 반도체의 형상이 이미 알려져 있다는 가정이 필요하다. 따라서 반도체의 형상을 정확하게 알 수 없는 경우에는 실효적인 채널 폭을 정확하게 측정하기 어렵다.
본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 외관상 채널 폭을 가리키는 경우가 있다. 또는 본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상 채널 폭 등은 단면 TEM 이미지 등을 해석하는 것 등에 의하여 값을 결정할 수 있다.
또한 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함됨으로써, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 결정성의 저하 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 산화물 반도체의 주성분 외의 전이 금속(transition metal) 등이 있고, 예를 들어 수소, 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 또한 물도 불순물로서 기능하는 경우가 있다. 또한 예를 들어 불순물의 혼입으로 인하여 산화물 반도체에 산소 결손(VO: oxygen vacancy라고도 함)이 형성되는 경우가 있다.
또한 본 명세서 등에서 산화질화 실리콘이란 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 또한 질화산화 실리콘이란 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말한다.
또한 본 명세서 등에서 '절연체'라는 용어를 절연막 또는 절연층이라고 바꿔 말할 수 있다. 또한 '도전체'라는 용어를 도전막 또는 도전층이라고 바꿔 말할 수 있다. 또한 '반도체'라는 용어를 반도체막 또는 반도체층이라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 '실질적으로 평행'이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한 '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 '실질적으로 수직'이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉, OS 트랜지스터라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 노멀리 오프란 게이트에 전위를 인가하지 않거나, 또는 게이트에 접지 전위를 인가하였을 때, 트랜지스터를 흐르는 채널 폭 1μm당 드레인 전류가 실온에서 1×10-20A 이하, 85℃에서 1×10-18A 이하, 또는 125℃에서 1×10-16A 이하인 것을 말한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 따른 기억 장치로서 기능하는 반도체 장치의 구성의 일례에 대하여 도 1 내지 도 4를 사용하여 설명한다.
<반도체 장치의 구성예>
도 1을 사용하여 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)를 가지는 반도체 장치의 구성에 대하여 설명한다. 도 1의 (A)는 상기 반도체 장치의 상면도이다. 또한 도 1의 (B)는 상기 반도체 장치의 단면도이고, 도 1의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이고, 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)의 채널 길이 방향의 단면도이기도 하다. 또한 도 1의 (C)는 도 1의 (B)에 나타낸 단면도에 대응하는 회로도이다. 또한 도 1의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소를 생략하였다. 또한 이하에서는 각 트랜지스터를 n채널형 트랜지스터로 상정하여 설명한다. 다만, p채널형 트랜지스터에 적용하기 위하여 용어 또는 부호 등을 적절히 바꿔 읽어도 된다.
도 1의 (A) 및 (B)에 나타낸 반도체 장치는 트랜지스터(12)와 트랜지스터(14) 사이에 복수의 트랜지스터(10)가 제공된 구조(이하에서, 스트링(string)이라고 하는 경우가 있음)를 가진다. 스트링은 A1-A2 방향, 바꿔 말하면 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)의 채널 길이 방향으로 연장되어 제공된다. 또한 복수의 스트링이 A1-A2 방향에 수직인 방향, 바꿔 말하면 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)의 채널 폭 방향으로 배열된다. 또한 도 1의 (A)에서는, 3개의 스트링을 도시하였지만 본 발명은 이에 한정되지 않고, 스트링의 개수는 메모리의 설계에 따라 적절히 설정하면 된다. 또한 스트링에 제공되는 트랜지스터(10)의 개수는 한정되지 않지만, 예를 들어 2개, 4개, 8개, 16개, 32개, 64개, 128개 등의 개수로 하면 된다.
스트링은 기판(도시하지 않았음) 위의 산화물(20)과, 산화물(20) 위에 배치된 복수의 도전체(22)와, 복수의 도전체(22) 위에 배치되고, 복수의 도전체(22)들 사이의 영역과 중첩하여 복수의 개구가 각각 형성된 절연체(24)와, 복수의 개구 내에 각각 배치된 복수의 절연체(26a)와, 복수의 절연체(26a) 위에 각각 배치된 복수의 전하 유지층(28)과, 복수의 전하 유지층(28) 위에 각각 배치된 복수의 절연체(26b)와, 복수의 절연체(26b) 위에 각각 배치된 복수의 도전체(30)를 가진다.
도 1의 (B)에 나타낸 바와 같이, 트랜지스터(10)는 산화물(20)과, 도전체(22)와, 절연체(24)와, 절연체(26a)와, 전하 유지층(28)과, 절연체(26b)와, 도전체(30)를 가진다. 또한 트랜지스터(12) 및 트랜지스터(14)는 트랜지스터(10)와 구조가 거의 같지만, 절연체(26a), 전하 유지층(28), 절연체(26b) 대신에 절연체(26)가 제공된다. 여기서 산화물(20)은 A1-A2 방향으로 연장되어 제공된다. 또한 복수의 도전체(22)는 산화물(20)의 상면과 평행하게 직선 형상으로 배열되고, 복수의 도전체(22)의 열은 A1-A2 방향으로 연장된다. 또한 절연체(26a), 전하 유지층(28), 절연체(26b), 절연체(26), 및 도전체(30)는 A1-A2 방향에 수직인 방향으로 연장되어 제공된다. 따라서 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)는 산화물(20)과 도전체(30)가 교차되는 영역에 제공된다고 할 수 있다.
트랜지스터(10)에서, 도전체(30)는 게이트 전극으로서 기능하고, 절연체(26a), 전하 유지층(28), 및 절연체(26b)는 게이트 절연체로서 기능하고, 도전체(22)는 소스 전극 또는 드레인 전극으로서 기능한다. 또한 트랜지스터(12) 및 트랜지스터(14)에서, 도전체(30)는 게이트 전극으로서 기능하고, 절연체(26)는 게이트 절연체로서 기능하고, 도전체(22)는 소스 전극 또는 드레인 전극으로서 기능한다. 여기서 도 1의 (B)에 나타낸 바와 같이, 도전체(30)는 복수의 도전체(22)들 사이에 제공된 개구 내에 배치되고, 도전체(30)와 도전체(22)가 번갈아 배열된다. 즉, 각 스트링에서 인접한 트랜지스터들의 소스 전극과 드레인 전극은 분리되어 있지 않다. 즉, 도전체(22)는 A1 측에 위치하는 트랜지스터의 드레인 전극임과 동시에, A2 측에 위치하는 트랜지스터의 소스 전극이라고 할 수 있다. 이와 같이, 스트링에 제공된 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)는 소스 전극과 드레인 전극이 직렬로 접속된 구성을 가진다.
트랜지스터(10)는 도전체(30)와 산화물(20) 사이에 전하 유지층(28)을 가진다. 그러므로, 트랜지스터(10)는 전하 유지층(28)이 가지는 전하의 극성 및 양에 대응하는 문턱 전압을 가진다. 트랜지스터(10)에서는 전하 유지층(28)에 의하여 문턱 전압이 제어될 수 있기 때문에, 문턱 전압에 대응한 데이터를 기억하는 메모리 셀(기억 소자라고도 함)로서의 기능을 가진다.
여기서 도 2의 (A)에, 트랜지스터(10)에 전하가 축적된 상태와 전하가 축적되지 않은 상태의 Id-Vg 커브를 모식적으로 나타내었다. 또한 도 2의 (B)에, 전하 유지층(28)에 전하가 축적된 경우의 단면 모식도를 나타내었다.
도 2의 (A)의 왼쪽에 나타낸 바와 같이, 예를 들어 전하 유지층(28)에 전자가 축적되지 않은 상태에서는 트랜지스터(10)의 문턱 전압은 음의 값이다. 그리고 도 2의 (B)에 나타낸 바와 같이, 전하 유지층(28)에 전자가 축적되면, 전자에 의하여 생기는 전계를 상쇄시키기 위하여 문턱 전압이 변동되고, 도 2의 (A)의 오른쪽에 나타낸 바와 같이 문턱 전압이 양의 값이 된다. 즉, 트랜지스터(10)는 전하 유지층(28)에 전자가 축적되지 않은 상태에서는 도통하기 때문에 data "1"을 취하고, 전자가 축적된 상태에서는 도통하지 않기 때문에 data "0"을 취한다. 또한 도 2의 (A)에서는, data "1"일 때 트랜지스터(10)의 문턱 전압이 음이 되고, data "0"일 때 트랜지스터(10)의 문턱 전압이 양이 되는 예에 대하여 설명하였지만 이에 한정되지 않고, data "1"일 때의 트랜지스터(10)의 문턱 전압이 data "0"일 때의 트랜지스터(10)의 문턱 전압보다 작아지도록 하면 좋다. 또한 메모리 셀이 2치인 경우에 대하여 설명하였지만, 3치 이상(예를 들어, 4치, 8치, 16치, 및 32치 등)의 멀티레벨 메모리 셀로 하여도 좋다. 또한 전하 유지층(28)에 대한 전자의 주입에 대해서는 후술한다.
또한 트랜지스터(12) 및 트랜지스터(14)에는 전하 유지층(28)이 제공되지 않고, 전하를 축적하는 기능을 가지지 않기 때문에, 스위칭 트랜지스터로서 기능한다. 트랜지스터(12) 및 트랜지스터(14)를 도통 또는 비도통으로 함으로써, 반도체 장치에 대한 데이터의 기록, 삭제, 및 판독 동작에서, 상기 동작의 대상이 되는 스트링을 선택할 수 있다. 그러므로, 트랜지스터(12) 및 트랜지스터(14)를 선택 트랜지스터라고 할 수 있다.
상기 트랜지스터에서는, 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 채널 형성 영역을 포함하는 산화물(20)에 사용하는 것이 바람직하다. 반도체로서 기능하는 금속 산화물로서는, 밴드 갭이 2eV 이상인 것을 사용하는 것이 바람직하고, 2.5eV 이상인 것을 사용하는 것이 더 바람직하다. 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터(10), 트랜지스터(12), 트랜지스터(14)의 오프 전류를 저감할 수 있다. 이와 같이 트랜지스터(10), 트랜지스터(12), 트랜지스터(14)의 오프 전류를 저감함으로써, 스트링에서 트랜지스터(12)와 트랜지스터(14) 사이에 누설 전류가 발생하는 것을 억제할 수 있다. 이로써 상기 스트링을 사용한 기억 장치의 소비 전력을 저감할 수 있다.
산화물(20)로서 예를 들어 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 예를 들어 산화물(20)로서 In-Ga-Zn 산화물을 사용하면 좋고, In-Ga-Zn 산화물에 주석을 첨가한 산화물을 사용하여도 좋다. 또한 산화물(20)로서 In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다.
상기 금속 산화물은 스퍼터링법 등을 사용하여 기판 위에 성막할 수 있다. 따라서 실리콘 기판에 형성한 구동 회로 등의 주변 회로 위에 중첩하여 메모리 셀 어레이를 제공할 수 있다. 이에 의하여, 하나의 칩에 제공되는 주변 회로의 점유 면적을 저감시키고, 메모리 셀 어레이의 점유 면적을 늘릴 수 있기 때문에, 반도체 장치의 기억 용량을 늘릴 수 있다. 또한 상기 금속 산화물막을 복수로 적층하여 성막함으로써, 메모리 셀 어레이를 적층하여 제공할 수 있다. 이로써, 메모리 셀 어레이의 점유 면적을 늘리지 않고, 셀을 집적하여 배치할 수 있다. 즉, 메모리 셀 어레이의 적층 구조체(이하, 3D 셀 어레이라고 하는 경우가 있음)를 구성할 수 있다. 상기와 같이 함으로써, 메모리 셀의 고집적화를 도모하고, 기억 용량이 큰 반도체 장치를 제공할 수 있다.
또한 상기 금속 산화물, 특히 In-Ga-Zn 산화물을 사용한 반도체 장치는 정상적으로 반도체 장치를 동작시킬 수 있는 온도 범위가 -40℃ 이상 190℃ 이하로 내열성이 매우 높다. 이 내열성은, 상변화 메모리(PCM: Phase Change Memory)의 내열성(-40℃ 이상 150℃ 이하), 저항 변화형 메모리(ReRAM: Resistance Random Access Memory)의 내열성(-40℃ 이상 125℃ 이하), 자기 저항 메모리(MRAM: Magnetoresistive Random Access Memory)의 내열성(-40℃ 이상 105℃ 이하) 등과 비교하여도 양호하다.
도 1의 (B)에 나타낸 바와 같이, 산화물(20)은 영역(20a)과, 영역(20a)을 끼우도록 제공된 영역(20b)을 가진다. 영역(20a)은 각 트랜지스터의 채널 형성 영역으로서 기능하고, 영역(20b)은 각 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능한다. 영역(20a)은 적어도 일부가 도전체(30)와 중첩된다. 바꿔 말하면, 영역(20a)은 도전체(22)들 사이의 영역에 제공된다. 영역(20b)은 도전체(22)와 중첩하여 제공된다.
채널 형성 영역으로서 기능하는 영역(20a)은 영역(20b)보다 산소 결손이 적거나, 또는 불순물 농도가 낮기 때문에, 캐리어 농도가 낮은 고저항 영역이다. 따라서 영역(20a)은 i형(진성) 또는 실질적으로 i형이라고 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(20b)은 산소 결손이 많거나, 또는 수소, 질소, 금속 원소 등의 불순물의 농도가 높기 때문에 캐리어 농도가 증가하여, 저저항화된 영역이다. 즉, 영역(20b)은 영역(20a)과 비교하여 캐리어 농도가 높고, 저항이 낮은 n형 영역이다. 또한 영역(20a) 및 영역(20b)을 선택적으로 형성하는 방법에 대해서는 아래의 실시형태에서 설명한다.
스트링에서는, 도 1의 (C)에 나타낸 바와 같이 복수의 트랜지스터(10)의 소스와 드레인이 직렬로 접속되고, 복수의 트랜지스터(10)의 게이트는 복수의 배선(WL)과 각각 접속된다. 직렬로 접속된 트랜지스터(10)의 한쪽 단부에 위치하는 트랜지스터(10)의 드레인은 트랜지스터(12)의 소스와 접속되고, 직렬로 접속된 트랜지스터(10)의 다른 쪽 단부에 위치하는 트랜지스터(10)의 소스는 트랜지스터(14)의 드레인과 접속된다. 또한 트랜지스터(12)의 드레인은 배선(BL)과 접속되고, 트랜지스터(12)의 게이트는 배선(SGB)과 접속된다. 또한 트랜지스터(14)의 소스는 배선(SL)과 접속되고, 트랜지스터(14)의 게이트는 배선(SGS)과 접속된다.
배선(WL)은 메모리 셀을 선택하는 워드선으로서 기능한다. 또한 배선(SGB) 및 배선(SGS)은 스트링을 선택하는 선택선으로서 기능한다. 또한 배선(BL)은 비트선으로서 기능하고, 배선(SL)은 소스선으로서 기능한다.
여기서 트랜지스터(10)의 도전체(30)는 배선(WL)으로서 기능하고, 트랜지스터(12)의 도전체(30)는 배선(SGB)으로서 기능하고, 트랜지스터(14)의 도전체(30)는 배선(SGS)으로서 기능한다. 즉, 배선(WL), 배선(SGB), 및 배선(SGS)은 도 1의 (A)에 나타낸 바와 같이, 다른 스트링의 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)와 각각 접속된다.
본 실시형태에 나타낸 반도체 장치에서는, 도 1의 (A)에 나타낸 바와 같이 스트링과, 배선(WL), 배선(SGB), 및 배선(SGS)이 서로 직교하여 배열된다. 또한 트랜지스터(10)가 매트릭스로 배열되고, 트랜지스터(12) 및 트랜지스터(14)가 A1-A2에 수직인 방향으로 배열된다. 다만, 스트링과, 배선(WL), 배선(SGB), 및 배선(SGS)은 반드시 직교하여 배열되지 않아도 된다. 예를 들어 스트링의 연장 방향에 대하여, 배선(WL), 배선(SGB), 및 배선(SGS)의 연장 방향이 기울어져 있는 구성으로 하여도 좋다.
같은 배선(WL)에 접속된 메모리 셀로 이루어지는 단위를 페이지라고 한다. 데이터의 기록 및 판독은 페이지마다 한번에 수행된다. 또한 같은 배선(SGB 및 SGS)에 접속된 스트링으로 이루어지는 단위를 블록이라고 한다. 따라서 하나의 블록에 복수의 페이지가 포함된다. 데이터의 삭제는 블록마다 한번에 수행된다. 또한 같은 블록에 포함되는 복수의 스트링은 같은 배선(SL)에 전기적으로 접속되는 것이 바람직하다.
다음으로, 도 1에 나타낸 반도체 장치에 대한 데이터의 기록, 삭제, 및 판독 동작의 일례에 대하여 도 3의 (A) 내지 (C)를 사용하여 설명한다.
<기록 동작>
우선, 선택한 메모리 셀에 대한 데이터의 기록 동작에 대하여 도 3의 (A)를 사용하여 설명한다. 도 3의 (A)에서는, 기록을 수행하는 페이지의 배선(WL)을 배선(SWL)으로 하고, 기록을 수행하지 않는 페이지의 배선(WL)을 배선(NWL)으로 한다. 이하에서는, 배선(SWL)에 접속된 data "1"의 메모리 셀에 data "0"을 기록하는 동작에 대하여 설명한다.
데이터의 기록 동작은 상술한 페이지마다 수행할 수 있다. 우선, 기록을 수행하는 페이지에 접속된 배선(SWL)에 기록 전위(VWW)를 인가하고, 기록을 수행하지 않는 페이지에 접속된 배선(NWL)에 전위(VOP)(유지 데이터에 상관없이 트랜지스터(10)가 도통하는 전위)를 인가한다. 또한 기록 전위(VWW)는 전위(VOP)보다 현저히 크다. 여기서 트랜지스터(12)를 온 상태로 하는 전위를 배선(SGB)에 인가하고, 트랜지스터(14)를 오프 상태로 하는 전위를 배선(SGS)에 인가한다. 여기서 배선(BL)에 전위(VWD0)(기록 전위(VWW)보다 현저히 작은 전위)를 인가한다. 이로써, 기록을 수행하는 페이지의 메모리 셀에 배선(BL)의 전위(VWD0)를 인가할 수 있다. 기록이 수행되는 메모리 셀의 트랜지스터(10)에서, 전위(VWD0)와 기록 전위(VWW)의 전위차에 의하여 도전체(22) 및 영역(20a)과, 전하 유지층(28) 사이에 터널 전류가 유발되어, 전하 유지층(28)에 전자가 주입된다. 이와 같이 함으로써, 배선(SWL)에 접속된 메모리 셀에 data "0"이 기록된다.
또한 데이터의 기록은 페이지마다 수행되기 때문에, 상기 기록에서, 같은 블록의 다른 스트링에도 동시에 기록이 수행된다. 여기서 다른 스트링의 메모리 셀의 data "1"을 유지하는 경우에는, 상기 스트링에 접속되는 배선(BL)에 전위(VWD1)(기록 전위(VWW)와 같은 정도의 크기의 전위)를 인가하면 좋다. 전위(VWD1)와 기록 전위(VWW)의 전위차가 작기 때문에 배선(SWL)에 접속된 상기 스트링의 트랜지스터(10)의 전하 유지층(28)에 전자가 주입되지 않는다. 따라서 상기 메모리 셀의 data "1"을 유지할 수 있다.
이하에서, 같은 방법을 사용하여 다른 페이지에도 순차적으로 기록을 수행할 수 있다. 이와 같이 하여, 블록에 포함되는 모든 페이지에 데이터를 기록할 수 있다.
또한 메모리 셀에 data "0" 및 data "1" 외의 데이터를 기록할 수도 있다. 예를 들어 배선(BL) 등의 전위나, 전위를 인가하는 시간을 조정함으로써 전하 유지층(28)에 주입되는 전자량을 제어하면 된다.
<삭제 동작>
다음으로, 선택한 블록에 포함되는 모든 메모리 셀의 데이터를 한번에 삭제하는(data "1"을 기록하는) 동작에 대하여 도 3의 (B)를 사용하여 설명한다. 도 3의 (B)에서는, data "0"이 기록된 페이지의 배선(WL)을 배선(SWL)으로 하고, data "1"이 기록된 페이지의 배선(WL)을 배선(NWL)으로 한다.
데이터의 삭제 동작은 블록마다 수행한다. 예를 들어 데이터를 삭제하고자 하는 블록에 접속된 배선(SGS)에 트랜지스터(14)가 온 상태가 되는 전위를 인가하고, 배선(SL)에 삭제 전위(VE)(기록 전위(VWW)와 같은 정도의 크기의 전위)를 인가하면 된다. 이로써, 선택한 블록의 메모리 셀에 배선(SL)의 삭제 전위(VE)가 인가된다. 삭제 전위(VE)에 의하여, 선택한 블록의 트랜지스터(10)의 전하 유지층(28)으로부터 전자가 추출된다. 이와 같이 하여, 선택한 블록의 메모리 셀의 데이터가 삭제된다. 또한 배선(SGB)에 트랜지스터(12)가 온 상태가 되는 전위를 인가하고, 배선(BL)에 삭제 전위(VE)를 인가하여, 트랜지스터(10)의 전하 유지층(28)으로부터 전자를 추출함으로써, 선택한 블록의 메모리 셀의 데이터를 삭제하여도 좋다. 또한 배선(SL), 배선(BL)의 양쪽에 삭제 전위(VE)를 인가하여, 선택한 블록의 메모리 셀의 데이터를 삭제하여도 좋다.
또한 상기 기록 동작을 수행하기 전에 데이터를 삭제하여, 기록 대상인 블록의 메모리 셀을 data "1"로 하는 것이 바람직하다. 이와 같이 데이터를 삭제하는 동작을 리셋 동작이라고도 한다.
또한 데이터의 재기록을 수행하지 않는 메모리 셀의 데이터는, 블록의 리셋 동작을 수행하기 전에 다른 영역에 저장하는 것이 바람직하다.
<판독 동작>
다음으로, 선택한 메모리 셀의 데이터의 판독 동작에 대하여 도 3의 (C)를 사용하여 설명한다. 도 3의 (C)에서는, 판독을 수행하는 페이지의 배선(WL)을 배선(SWL)으로 하고, 판독을 수행하지 않는 페이지의 배선(WL)을 배선(NWL)으로 한다. 이하에서는, 배선(SWL)에 접속된 메모리 셀의 data "0"을 판독하는 동작에 대하여 설명한다.
데이터의 판독 동작도 페이지마다 수행할 수 있다. 우선, 판독을 수행하는 페이지에 접속된 배선(SWL)에 판독 전위(VRW)를 인가하고, 판독을 수행하지 않는 페이지에 접속된 배선(NWL)에 전위(VOP)를 인가한다. 또한 판독 전위(VRW)는 data "0"이면 트랜지스터(10)가 오프 상태가 되고, data "1"이면 트랜지스터(10)가 온 상태가 되는 전위이다. 여기서 트랜지스터(12)를 온 상태로 하는 전위를 배선(SGB)에 인가하고, 트랜지스터(14)를 온 상태로 하는 전위를 배선(SGS)에 인가한다. 여기서 배선(BL)에 전위(VR)를 인가하고, 배선(SL)에 전위(VS)(전위(VR)보다 작은 전위)를 인가한다. 이로써, 판독을 수행하는 페이지의 메모리 셀의 양쪽 단부에 배선(BL)의 전위(VR)와 배선(SL)의 전위(VS)가 인가된다. 상기 메모리 셀은 data "0"이기 때문에 배선(SL)과 배선(BL) 사이가 비도통 상태를 유지하므로, 배선(SL)과 배선(BL) 사이에 흐르는 전류량은 거의 0이다. 상기 메모리 셀이 data "1"이면, 배선(SL)과 배선(BL) 사이가 도통 상태가 되기 때문에, 배선(SL)과 배선(BL) 사이에 전류가 흐른다. 따라서 배선(SL)과 배선(BL) 사이에 흐르는 전류를 계측함으로써, 상기 메모리 셀의 데이터를 판독할 수 있다.
또한 예를 들어 배선(BL)에 전위(VR)를 프리차지하고, 그 후에 배선(SWL)에 판독 전위(VRW)를 인가하고, 배선(NWL)에 전위(VOP)를 인가하여, 메모리 셀의 데이터를 판독하여도 좋다. 이 경우, 예를 들어 상기 메모리 셀이 data "0"이면, 배선(SL)과 배선(BL) 사이가 비도통 상태를 유지하기 때문에, 배선(BL)의 전위(VR)가 유지된다. 한편, 상기 메모리 셀이 data "1"인 경우에는, 배선(SL)과 배선(BL)이 도통 상태가 되어, 배선(BL)의 전위가 전위(VR)에서 강하한다. 즉, 배선(BL)의 전위를 측정함으로써 상기 메모리 셀의 데이터를 판독할 수 있다.
또한 데이터의 판독은 페이지마다 수행하기 때문에, 상기 판독에서 같은 블록의 다른 스트링의 데이터도 동시에 판독할 수 있다. 이하에서, 같은 방법을 사용하여 다른 페이지에도 순차적으로 판독을 수행할 수 있다. 이와 같이 하여, 블록에 포함되는 모든 페이지의 데이터를 판독할 수 있다.
또한 상기 데이터의 기록, 삭제, 및 판독 동작은 본 발명에 따른 반도체 장치의 구동 방법의 일례이고, 본 발명에 따른 반도체 장치의 구동 방법은 이에 한정되지 않는다. 기억 장치의 회로 구성 등에 따라 각종 배선에 인가되는 전위 등을 적절히 설정할 수 있다.
<반도체 장치의 변형예>
본 발명의 일 형태에 따른 반도체 장치는 도 1의 (A) 내지 (C)에 나타낸 구조에 한정되지 않는다. 이하에서, 도 4의 (A) 및 (B)를 사용하여 본 발명의 일 형태에 따른 반도체 장치의 변형예에 대하여 설명한다.
<변형예 1>
본 발명의 일 형태에 따른 반도체 장치는 도 4의 (A)에 나타낸 바와 같이, 트랜지스터(10)가 절연체(26), 도전체(30a), 및 도전체(30b)를 가지는 구성으로 하여도 좋다. 도 4의 (A)에 나타낸 스트링은 절연체(26), 도전체(30a), 및 도전체(30b)를 가지고 전하 유지층(28), 절연체(26a), 및 절연체(26b)를 가지지 않는 점에서, 도 1의 (B)에 나타낸 스트링과 다르다. 또한 다른 구성에 대해서는, 도 1의 (B)에 나타낸 스트링과 같은 구성이기 때문에 위의 기재를 참작할 수 있다.
도 4의 (B)에 나타낸 트랜지스터(10)에서는, 도전체(22) 및 절연체(24)가 형성하는 개구의 측면 및 밑면에 접하여 절연체(26)가 배치되고, 절연체(26)로 감싸이도록 도전체(30a)가 배치되고, 절연체(26) 및 도전체(30a) 위에 도전체(30b)가 배치된다. 여기서 도전체(30a)는 절연체(26)에 의하여, 도전체(30b), 도전체(22), 산화물(20) 등과 절연된다. 또한 도전체(30a)는 트랜지스터(10)의 채널 폭 방향에서도 절연체(26)로 감싸여 있고, 각 트랜지스터(10)에서 개별로 제공된다. 한편, 도전체(30b)는 배선(WL)으로서 기능하기 때문에 트랜지스터(10)의 채널 폭 방향으로 연장되어 제공된다.
도 4의 (B)에 나타낸 반도체 장치는 플로팅 게이트형 기억 장치이고, 도전체(30a)가 플로팅 게이트로서 기능하고, 도전체(30b)가 컨트롤 게이트로서 기능한다. 따라서 도 1의 (A) 내지 (C)에 나타낸 반도체 장치에서는 전하 유지층(28)에 전하를 축적함으로써 데이터를 기억하였지만, 도 4의 (B)에 나타낸 반도체 장치에서는 도전체(30a)에 전하를 축적함으로써 데이터를 기억할 수 있다.
또한 상기에서, 절연체(26)는 상기 개구의 밑면 및 측면에 접하는 부분도 도전체(30a)를 감싸는 부분도 일체가 되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 상기 개구의 밑면 및 측면에 접하는 절연체와, 도전체(30a)와 도전체(30b) 사이에 형성되는 절연체를 개별로 제공하는 구성으로 하면 좋다.
<변형예 2>
또한 본 발명의 일 형태에 따른 반도체 장치는 도 4의 (B)에 나타낸 바와 같이, 트랜지스터(10), 트랜지스터(12), 및 트랜지스터(14)에 배선(BGL)에 접속된 제 2 게이트 전극을 제공하는 구성으로 하여도 좋다. 또한 제 2 게이트 전극은 백 게이트 전극이라고 하여도 좋고, 산화물(20) 아래에 절연체를 개재(介在)하여 도전체(30)와 중첩되도록 배치되면 좋다. 또한 제 2 게이트 전극을 제공하는 경우, 도전체(30)를 제 1 게이트 전극 또는 톱 게이트 전극이라고 할 수 있다.
반도체 장치의 기록 동작에 맞추어 배선(BGL)에 전위를 인가함으로써, 도전체(30)에 인가하는 기록 전위를 작게 할 수 있는 경우가 있다. 이로써, 반도체 장치의 소비 전력을 저감할 수 있다. 또한 기록 시에 게이트 절연체에 가해지는 대미지를 저감할 수 있기 때문에, 반도체 장치의 재기록에 대한 내성을 향상시킬 수 있다.
또한 데이터의 삭제 동작 시에, 배선(WL)에 대응하는 배선(BGL)에 삭제 전위(VE)에 상당하는 전위를 인가하여, 대응하는 트랜지스터(10)의 전하 유지층(28)으로부터 전하를 추출하여도 좋다. 이에 의하여, 선택한 블록의 데이터를 한번에 삭제할 수 있기 때문에 데이터 삭제에 걸리는 시간을 단축할 수 있다.
(실시형태 2)
본 실시형태에서는, 위의 실시형태에 나타낸 반도체 장치의 구체적인 구성의 일례에 대하여 도 5 내지 도 15를 사용하여 설명한다. 본 실시형태에서는, 복수의 트랜지스터(트랜지스터(200a) 내지 트랜지스터(200c))를 가지는 반도체 장치 및 그 제작 방법에 대하여 설명한다. 또한 이하에서 트랜지스터(200a) 내지 트랜지스터(200c)는 거의 같은 구조를 가지고, 이들을 합쳐서 트랜지스터(200)라고 하는 경우가 있다. 여기서 트랜지스터(200)는 위의 실시형태에 나타낸 트랜지스터(10)에 대응한다. 즉, 트랜지스터(200a) 내지 트랜지스터(200c)도 소스 전극과 드레인 전극이 서로 직렬로 접속된 구성을 가진다.
또한 도 5 내지 도 15에서는, 트랜지스터(200a) 내지 트랜지스터(200c)를 가지는 반도체 장치를 예시하였지만, 본 발명은 이에 한정되지 않는다. 위의 실시형태에서 설명한 바와 같이, 스트링에 포함되는 메모리 셀, 즉 트랜지스터(200)의 개수는 메모리의 설계에 맞추어 적절히 설정하면 좋다. 또한 도 5 내지 도 15에서는 스트링을 하나만 제공하였지만 본 발명은 이에 한정되지 않는다. 위의 실시형태에서 설명한 바와 같이, 스트링의 개수는 메모리의 설계에 맞추어 적절히 설정하면 좋다.
<반도체 장치의 구성예>
도 5의 (A) 내지 (D)를 사용하여 트랜지스터(200)를 가지는 반도체 장치의 구성에 대하여 설명한다. 도 5의 (A) 내지 (D)는 트랜지스터(200)를 가지는 반도체 장치의 상면도 및 단면도이다. 도 5의 (A)는 상기 반도체 장치의 상면도이다. 또한 도 5의 (B) 내지 (D)는 상기 반도체 장치의 단면도이다. 여기서 도 5의 (B)는 도 5의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 도 5의 (C)는 도 5의 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이고, 트랜지스터(200a)의 채널 폭 방향의 단면도이기도 하다. 또한 도 5의 (D)는 도 5의 (A)에서 일점쇄선 A5-A6으로 나타낸 부분의 단면도이고, 트랜지스터(200a)의 소스 또는 드레인의 채널 폭 방향의 단면도이기도 하다. 또한 도 5의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소를 생략하였다.
도 5의 (A) 내지 (D)에 나타낸 바와 같이, 트랜지스터(200)는 기판(도시하지 않았음) 위의 절연체(212)와, 절연체(212) 위의 절연체(214)와, 절연체(214) 위의 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)(도전체(205a), 도전체(205b), 및 도전체(205c))와, 절연체(216) 위 및 도전체(205) 위의 절연체(222)와, 절연체(222) 위의 절연체(224)와, 절연체(224) 위의 산화물(230a)과, 산화물(230a) 위의 산화물(230b)과, 산화물(230b) 위의 산화물(243)(산화물(243a) 및 산화물(243b))과, 산화물(243a) 위의 도전체(242a)와, 산화물(243b) 위의 도전체(242b)와, 산화물(230b) 위의 절연체(250a)와, 절연체(250a) 위의 전하 유지층(255)과, 전하 유지층(255) 위의 절연체(250b)와, 절연체(250b) 위에 위치하고 산화물(230b)의 일부와 중첩되는 도전체(260)(도전체(260a) 및 도전체(260b))와, 절연체(224) 및 산화물(230)을 덮어 배치되는 절연체(275)와, 절연체(275) 위의 절연체(280)와, 절연체(280), 절연체(250a), 절연체(250b), 전하 유지층(255), 및 도전체(260) 위의 절연체(282)와, 절연체(282) 위의 절연체(283)를 가진다. 여기서 도 5의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은 절연체(250a)의 최상부, 절연체(250b)의 최상부, 전하 유지층(255)의 최상부, 및 절연체(280)의 상면과 실질적으로 일치하여 배치된다.
또한 이하에서, 산화물(230a)과 산화물(230b)을 통틀어 산화물(230)이라고 하는 경우가 있다. 또한 도전체(242a)와 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다. 또한 절연체(250a)와 절연체(250b)를 통틀어 절연체(250)라고 하는 경우가 있다.
여기서 산화물(230), 특히 산화물(230b)은 위의 실시형태의 산화물(20)에 대응한다. 또한 도전체(242)는 위의 실시형태의 도전체(22)에 대응한다. 또한 절연체(280)는 위의 실시형태의 절연체(24)에 대응한다. 또한 절연체(250a)는 위의 실시형태의 절연체(26a)에 대응한다. 또한 전하 유지층(255)은 위의 실시형태의 전하 유지층(28)에 대응한다. 또한 절연체(250b)는 위의 실시형태의 절연체(26b)에 대응한다. 또한 도전체(260)는 위의 실시형태의 도전체(30)에 대응한다.
절연체(280) 및 절연체(275)에는 산화물(230b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(250), 전하 유지층(255), 및 도전체(260)가 배치되어 있다. 또한 트랜지스터(200)의 채널 길이 방향에서, 도전체(242a) 및 산화물(243a)과 도전체(242b) 및 산화물(243b) 사이에 도전체(260), 전하 유지층(255), 및 절연체(250)가 제공된다. 여기서 절연체(250a)는 산화물(230b)의 상면과, 산화물(243)의 측면과, 도전체(242)의 측면과, 절연체(275)의 측면과, 절연체(280)의 측면에 접하여 제공되는 것이 바람직하다. 또한 전하 유지층(255)은 절연체(250a)의 상면 및 측면에 접하여 제공되는 것이 바람직하다. 또한 절연체(250b)는 전하 유지층(255)의 상면 및 측면에 접하여 제공되는 것이 바람직하다. 또한 도전체(260)는 절연체(250b)의 상면 및 측면에 접하여 제공되는 것이 바람직하다.
여기서 트랜지스터(200a) 내지 트랜지스터(200c)에서, 절연체(212), 절연체(214), 절연체(216), 절연체(222), 절연체(224), 산화물(230a), 산화물(230b), 절연체(275), 절연체(280), 절연체(282), 및 절연체(283)는 공통적으로 사용된다. 한편, 도전체(205), 절연체(250a), 전하 유지층(255), 절연체(250b), 및 도전체(260)는 트랜지스터(200a) 내지 트랜지스터(200c)에 각각 제공된다. 또한 복수의 도전체(242)는 채널 길이 방향으로 직선 형상으로 배열되어 제공된다. 도전체(242)들 사이의 영역과 중첩하여 복수의 개구가 제공되고, 상기 개구 내에 절연체(250a), 전하 유지층(255), 절연체(250b), 및 도전체(260)가 형성된다.
산화물(230)은 절연체(224) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)을 가지는 것이 바람직하다. 산화물(230b) 아래에 산화물(230a)을 가짐으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다.
또한 트랜지스터(200)에서는 산화물(230a)과 산화물(230b)의 2층이 적층되는 구성을 가지는 산화물(230)을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어 산화물(230b)을 단층으로 또는 3층 이상의 적층 구조로 하여도 좋고, 산화물(230a) 및 산화물(230b) 각각이 적층 구조를 가져도 좋다. 또한 산화물(230b) 위에 산화물(230a) 또는 산화물(230b)과 같은 산화물을 적층하는 경우, 절연체(250a)와 같이 상기 개구의 밑면 및 측면을 따르는 형상으로 상기 산화물을 제공하여도 좋다.
도전체(260)는 예를 들어 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(205)는 예를 들어 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한 절연체(250) 및 전하 유지층(255)은 제 1 게이트 절연체로서 기능하고, 절연체(222) 및 절연체(224)는 제 2 게이트 절연체로서 기능한다. 위의 실시형태에서 나타낸 바와 같이, 전하 유지층(255)은 전하를 축적하는 기능을 가지기 때문에 트랜지스터(200)는 메모리 셀로서 기능할 수 있다.
도전체(242a)는 소스 및 드레인 중 한쪽으로서 기능하고, 도전체(242b)는 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 산화물(230)에서 도전체(260)와 중첩되는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
여기서 도 5의 (B)에서의 트랜지스터(200a)의 채널 형성 영역 근방의 확대도를 도 6에 나타내었다. 도 6에 나타낸 바와 같이, 산화물(230b)은 트랜지스터(200a)의 채널 형성 영역으로서 기능하는 영역(230bc)과, 영역(230bc)을 사이에 두고 제공되며 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)을 가진다. 영역(230bc)은 적어도 일부가 도전체(260)와 중첩된다. 바꿔 말하면, 영역(230bc)은 도전체(242a)와 도전체(242b) 사이의 영역에 제공된다. 영역(230ba)은 도전체(242a)와 중첩하여 제공되고, 영역(230bb)은 도전체(242b)와 중첩하여 제공된다.
채널 형성 영역으로서 기능하는 영역(230bc)은 영역(230ba) 및 영역(230bb)보다 산소 결손이 적거나, 또는 불순물 농도가 낮기 때문에, 캐리어 농도가 낮은 고저항 영역이다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)은 산소 결손이 많거나, 또는 수소, 질소, 금속 원소 등의 불순물의 농도가 높기 때문에 캐리어 농도가 증가하여, 저저항화된 영역이다. 즉, 영역(230ba) 및 영역(230bb)은 영역(230bc)과 비교하여 캐리어 농도가 높고, 저항이 낮은 영역이다.
여기서 채널 형성 영역으로서 기능하는 영역(230bc)의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더더욱 바람직하고, 1×1012cm-3 미만인 것이 나아가 더더욱 바람직하다. 또한 채널 형성 영역으로서 기능하는 영역(230bc)의 캐리어 농도의 하한값에 대해서는 특별히 한정되지 않고, 예를 들어 1×10-9cm-3으로 할 수 있다.
또한 영역(230bc)과, 영역(230ba) 또는 영역(230bb) 사이에, 캐리어 농도가 영역(230ba) 및 영역(230bb)의 캐리어 농도와 동등하거나, 또는 이보다 낮으며, 영역(230bc)의 캐리어 농도와 동등하거나, 또는 이보다 높은 영역이 형성되어도 좋다. 즉, 상기 영역은 영역(230bc)과, 영역(230ba) 또는 영역(230bb)의 접합 영역으로서 기능한다. 상기 접합 영역은 수소 농도가 영역(230ba) 및 영역(230bb)의 수소 농도와 동등하거나, 또는 이보다 낮으며, 영역(230bc)의 수소 농도와 동등하거나, 또는 이보다 높은 경우가 있다. 또한 상기 접합 영역은 산소 결손이 영역(230ba) 및 영역(230bb)의 산소 결손과 동등하거나, 또는 이보다 적으며, 영역(230bc)의 산소 결손과 동등하거나, 또는 이보다 많은 경우가 있다.
또한 도 6에서는, 영역(230ba), 영역(230bb), 및 영역(230bc)이 산화물(230b)에 형성되는 예에 대하여 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 상기 각 영역이 산화물(230b)뿐만 아니라, 산화물(230a)까지 형성되어도 좋다.
또한 산화물(230)에서, 각 영역의 경계를 명확히 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도는 영역마다의 단계적인 변화에 한정되지 않고, 각 영역 내에서도 연속적으로 변화되어도 좋다. 즉, 채널 형성 영역에 가까운 영역일수록 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도가 감소되면 좋다.
여기서 영역(230bc)은 트랜지스터(200)에 각각 형성되지만, 영역(230ba) 및 영역(230bb)은 인접한 2개의 트랜지스터(200)가 공유한다. 예를 들어 영역(230ba)은 트랜지스터(200a)의 소스 및 드레인 중 한쪽으로서 기능하고, 이와 동시에 트랜지스터(200b)의 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 예를 들어 영역(230bb)은 트랜지스터(200a)의 소스 및 드레인 중 다른 쪽으로서 기능하고, 이와 동시에 트랜지스터(200c)의 소스 및 드레인 중 한쪽으로서 기능한다. 이와 같이, 복수의 트랜지스터(200)는 소스와 드레인이 직렬로 접속되고, 위의 실시형태에 나타낸 스트링을 형성한다.
트랜지스터(200)에서는, 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 채널 형성 영역을 포함하는 산화물(230)(산화물(230a) 및 산화물(230b))에 사용하는 것이 바람직하다. 도 5의 (A)에 나타낸 바와 같이, 산화물(230)은 A1-A2 방향으로 연장된 섬 형상을 가진다.
또한 반도체로서 기능하는 금속 산화물로서는, 밴드 갭이 2eV 이상인 것을 사용하는 것이 바람직하고, 2.5eV 이상인 것을 사용하는 것이 더 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터(200)의 오프 전류를 저감할 수 있다. 이와 같이 트랜지스터(200)의 오프 전류를 저감함으로써, 위의 실시형태에 나타낸 스트링에서 배선(BL)과 배선(SL) 사이에 누설 전류가 발생하는 것을 억제할 수 있다. 이로써 상기 스트링을 사용한 기억 장치의 소비 전력을 저감할 수 있다.
산화물(230)로서 예를 들어 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 예를 들어 산화물(230)로서 In-Ga-Zn 산화물을 사용하면 좋고, In-Ga-Zn 산화물에 주석을 첨가한 산화물을 사용하여도 좋다. 또한 산화물(230)로서 In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다.
상기 금속 산화물은 스퍼터링법 등을 사용하여 기판 위에 성막할 수 있다. 따라서 실리콘 기판에 형성한 구동 회로 등의 주변 회로 위에 중첩하여 메모리 셀 어레이를 제공할 수 있다. 이에 의하여, 하나의 칩에 제공되는 주변 회로의 점유 면적을 저감시키고, 메모리 셀 어레이의 점유 면적을 늘릴 수 있기 때문에, 반도체 장치의 기억 용량을 늘릴 수 있다. 또한 상기 금속 산화물막을 복수로 적층하여 성막함으로써, 메모리 셀 어레이를 적층하여 제공할 수 있다. 이로써, 메모리 셀 어레이의 점유 면적을 늘리지 않고, 셀을 집적하여 배치할 수 있다. 즉, 3D 셀 어레이를 구성할 수 있다. 상기와 같이 함으로써, 메모리 셀의 고집적화를 도모하고, 기억 용량이 큰 반도체 장치를 제공할 수 있다.
여기서 산화물(230b)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가, 산화물(230a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
이와 같이, 산화물(230b) 아래에 산화물(230a)을 배치함으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터 산화물(230b)로의 불순물 및 산소의 확산을 억제할 수 있다.
또한 산화물(230a) 및 산화물(230b)이 산소 외에 공통의 원소를 가짐으로써(주성분으로 함으로써), 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아 높은 온 전류를 얻을 수 있다.
산화물(230b)은 결정성을 가지는 것이 바람직하다. 특히, 산화물(230b)로서 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다.
CAAC-OS는 결정성이 높고 치밀한 구조를 가지고, 불순물이나 결함(예를 들어 산소 결손(VO) 등)이 적은 금속 산화물이다. 특히, 금속 산화물의 형성 후에 금속 산화물이 다결정화되지 않을 정도의 온도(예를 들어 400℃ 이상 600℃ 이하)에서 가열 처리함으로써, CAAC-OS를 더 결정성이 높고 치밀한 구조로 할 수 있다. 이와 같이 CAAC-OS의 밀도를 더 높임으로써, 상기 CAAC-OS 내의 불순물 또는 산소의 확산을 더 저감할 수 있다.
한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로, CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
산화물 반도체를 사용한 트랜지스터는, 산화물 반도체 내의 채널이 형성되는 영역에 불순물 및 산소 결손이 존재하면, 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함(이하, VOH라고 하는 경우가 있음)이 산소 결손 근방의 수소에 의하여 형성되어, 트랜지스터의 게이트 전극에 전압이 인가되지 않은 상태에서도 캐리어가 되는 전자가 생성되는 경우가 있다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다. 바꿔 말하면 트랜지스터의 게이트 전극에 전압이 인가되지 않은 상태에서, 산화물 반도체 내의 채널이 형성되는 영역은 캐리어 농도가 저감되어 i형(진성) 또는 실질적으로 i형인 것이 바람직하다.
한편, 가열에 의하여 이탈되는 산소(이하, 과잉 산소라고 하는 경우가 있음)를 포함하는 절연체를 산화물 반도체의 근방에 제공하고 열처리를 수행함으로써, 상기 절연체로부터 산화물 반도체에 산소를 공급하여 산소 결손 및 VOH를 저감할 수 있다. 다만, 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 트랜지스터(200)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으킬 우려가 있다. 또한 소스 영역 또는 드레인 영역에 공급되는 산소가 기판면 내에 편재함으로써, 트랜지스터를 가지는 반도체 장치의 특성에 편차가 생긴다.
따라서 산화물 반도체 내에서, 채널 형성 영역으로서 기능하는 영역(230bc)은 캐리어 농도가 저감되고, i형 또는 실질적으로 i형인 것이 바람직하지만, 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)은 캐리어 농도가 높고, n형인 것이 바람직하다. 즉, 산화물 반도체의 영역(230bc)의 산소 결손 및 VOH를 저감하고, 영역(230ba) 및 영역(230bb)에는 과잉량의 산소가 공급되지 않도록 하는 것이 바람직하다.
그러므로 본 실시형태에서는, 산화물(230b) 위에 도전체(242a) 및 도전체(242b)를 제공한 상태에서, 산소를 포함하는 분위기에 있어서 마이크로파 처리를 수행하여 영역(230bc)의 산소 결손 및 VOH를 저감한다. 여기서 마이크로파 처리란, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용한 처리를 가리킨다.
산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하고, 상기 산소 플라스마를 작용시킬 수 있다. 이때, 마이크로파 또는 RF 등의 고주파를 영역(230bc)에 조사할 수도 있다. 플라스마, 마이크로파 등의 작용에 의하여, 영역(230bc)의 VOH를 분단하여 수소(H)를 영역(230bc)에서 제거하고, 산소 결손(VO)을 산소로 보충할 수 있다. 즉, 영역(230bc)에서 'VOH→H+VO'라는 반응이 일어나, 영역(230bc)의 수소 농도를 저감할 수 있다. 따라서 영역(230bc) 내의 산소 결손 및 VOH를 저감하여, 캐리어 농도를 저하시킬 수 있다.
또한 산소를 포함하는 분위기에서 마이크로파 처리를 수행하는 경우, 마이크로파, RF 등의 고주파, 또는 산소 플라스마 등의 작용은 도전체(242a) 및 도전체(242b)로 차폐되어, 영역(230ba) 및 영역(230bb)에 미치지 않는다. 또한 산소 플라스마의 작용은 산화물(230b) 및 도전체(242)를 덮어 제공되는 절연체(275) 및 절연체(280)에 의하여 저감시킬 수 있다. 이로써, 마이크로파 처리 시에, 영역(230ba) 및 영역(230bb)에서 VOH의 저감 및 과잉량의 산소 공급이 발생하지 않기 때문에, 캐리어 농도의 저하를 방지할 수 있다.
상술한 바와 같이 하여, 산화물 반도체의 영역(230bc)에서 선택적으로 산소 결손 및 VOH를 제거하여, 영역(230bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)에 과잉량의 산소가 공급되는 것을 억제하고, n형을 유지할 수 있다. 이로써, 트랜지스터(200)의 전기 특성의 변동을 억제하고, 기판면 내에서 트랜지스터(200)의 전기 특성에 편차가 생기는 것을 억제할 수 있다.
이상과 같은 구성으로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다.
또한 도 5 등에서, 도전체(260) 등을 매립하는 개구의 측면이 산화물(230b)의 홈부도 포함하여 산화물(230b)의 피형성면에 대하여 실질적으로 수직이지만, 본 실시형태는 이에 한정되지 않는다. 예를 들어, 상기 개구의 바닥부가 완만한 곡면을 가지는 U자형 형상이어도 좋다. 또한 예를 들어 상기 개구의 측면이 산화물(230b)의 피형성면에 대하여 경사져 있어도 좋다.
또한 도 5의 (C)에 나타낸 바와 같이, 트랜지스터(200)의 채널 폭 방향의 단면에서 보았을 때, 산화물(230b)의 측면과 산화물(230b)의 상면 사이에 만곡면을 가져도 좋다. 즉, 상기 측면의 단부와 상기 상면의 단부는 만곡되어도 좋다(이하, 라운드 형상이라고도 함).
상기 만곡면에서의 곡률 반경은 0nm보다 크고, 도전체(242)와 중첩되는 영역의 산화물(230b)의 막 두께보다 작거나, 또는 상기 만곡면을 가지지 않는 영역의 길이의 절반보다 작은 것이 바람직하다. 상기 만곡면에서의 곡률 반경은, 구체적으로는 0nm보다 크고 20nm 이하, 바람직하게는 1nm 이상 15nm 이하, 더 바람직하게는 2nm 이상 10nm 이하로 한다. 이와 같은 형상으로 함으로써, 산화물(230b)에 대한 절연체(250) 및 도전체(260)의 피복성을 높일 수 있다.
산화물(230)은 화학 조성이 다른 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 구체적으로는, 산화물(230a)로서 사용하는 금속 산화물에서, 주성분인 금속 원소에 대한 원소 M의 원자수비가 산화물(230b)로서 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(230a)로서 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(230b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(230b)로서 사용하는 금속 산화물에서, 원소 M에 대한 In의 원자수비가 산화물(230a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(230b)은 CAAC-OS 등 결정성을 가지는 산화물인 것이 바람직하다. CAAC-OS 등 결정성을 가지는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높고 치밀한 구조를 가진다. 따라서 소스 전극 또는 드레인 전극에 의한 산화물(230b)로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 산화물(230b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(200)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
여기서 산화물(230a)과 산화물(230b)의 접합부에서 전도대 하단은 완만하게 변화된다. 바꿔 말하면, 산화물(230a)과 산화물(230b)의 접합부에서의 전도대 하단은 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(230a)과 산화물(230b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(230a)과 산화물(230b)이 산소 외에 공통의 원소를 주성분으로서 포함함으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(230b)이 In-M-Zn 산화물인 경우, 산화물(230a)로서 In-M-Zn 산화물, M-Zn 산화물, 원소 M의 산화물, In-Zn 산화물, 인듐 산화물 등을 사용하여도 좋다.
구체적으로는, 산화물(230a)로서 In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한 산화물(230b)로서 In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법에 의하여 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
산화물(230a) 및 산화물(230b)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(200)는 큰 전계 효과 이동도, 큰 온 전류, 및 높은 주파수 특성을 얻을 수 있다. 이와 같은 트랜지스터(200)를 위의 실시형태에 나타낸 스트링에 사용함으로써 판독 속도를 향상시킬 수 있다.
절연체(212), 절연체(214), 절연체(275), 절연체(282), 및 절연체(283) 중 적어도 하나는 물, 수소 등의 불순물이 기판 측으로부터, 또는 트랜지스터(200)의 위쪽으로부터 트랜지스터(200)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(212), 절연체(214), 절연체(275), 절연체(282), 및 절연체(283) 중 적어도 하나는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물을 투과시키기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소를 투과시키기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
또한 본 명세서에서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 본 명세서에서 배리어성이란 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 가리킨다. 또는 대응하는 물질을 포획 및 고착(게터링이라고도 함)하는 기능을 가리킨다.
절연체(212), 절연체(214), 절연체(275), 절연체(282), 및 절연체(283)로서는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 사용할 수 있다. 예를 들어 절연체(212) 및 절연체(283)로서는, 수소 배리어성이 더 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(214), 절연체(275), 및 절연체(282)로서, 수소를 포획 및 고착하는 기능이 높고, 산소 배리어성이 높은 산화 알루미늄 등을 사용하는 것이 바람직하다. 이로써, 물, 수소 등의 불순물이 절연체(212) 및 절연체(214)를 통하여 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 물, 수소 등의 불순물이 절연체(283)보다 외측에 배치되어 있는 층간 절연막 등으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(212) 및 절연체(214)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(280) 등에 포함되는 산소가 절연체(282) 등을 통하여 트랜지스터(200)보다 위쪽으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(200)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(212), 절연체(214), 절연체(275), 절연체(282), 및 절연체(283)로 둘러싸는 구조로 하는 것이 바람직하다.
절연체(212), 절연체(214), 절연체(275), 절연체(282), 및 절연체(283)는 예를 들어 스퍼터링법을 사용하여 성막하면 좋다. 스퍼터링법은 성막 가스에 수소를 사용하지 않아도 되기 때문에, 절연체(212), 절연체(214), 절연체(275), 절연체(282), 및 절연체(283)의 수소 농도를 저감할 수 있다. 또한 성막 방법은 스퍼터링법에 한정되지 않고, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 적절히 사용하여도 좋다.
또한 절연체(212) 및 절연체(283)의 저항률을 낮추는 것이 바람직한 경우가 있다. 예를 들어 절연체(212) 및 절연체(283)의 저항률을 실질적으로 1×1013Ωcm로 함으로써, 반도체 장치 제작 공정의 플라스마 등을 사용하는 처리에서 절연체(212) 및 절연체(283)가 도전체(205), 도전체(242), 또는 도전체(260)의 차지 업을 완화할 수 있는 경우가 있다. 절연체(212) 및 절연체(283)의 저항률은 바람직하게는 1×1010Ωcm 이상 1×1015Ωcm 이하로 한다.
또한 절연체(216) 및 절연체(280)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216) 및 절연체(280)로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 여기서 도전체(205)는 절연체(216)에 형성된 개구에 매립되도록 제공되는 것이 바람직하다. 또한 도전체(205)의 일부가 절연체(214)에 매립되도록 제공되어도 좋다.
도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)를 가진다. 도전체(205a)는 상기 개구의 밑면 및 측벽에 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮아진다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면에 접하여 제공된다. 여기서 도전체(205c)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 실질적으로 일치한다. 즉, 도전체(205b)는 도전체(205a) 및 도전체(205c)로 감싸인 구성을 가진다.
여기서 도전체(205a) 및 도전체(205c)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a) 및 도전체(205c)에, 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)에 포함되는 수소 등의 불순물이 절연체(224) 등을 통하여 산화물(230)로 확산되는 것을 방지할 수 있다. 또한 도전체(205a) 및 도전체(205c)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a) 및 도전체(205c)로서는, 상기 도전성 재료를 단층으로 또는 적층하여 사용하면 좋다. 예를 들어 도전체(205a) 및 도전체(205c)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
도전체(205)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 문턱 전압(Vth)을 제어할 수 있다. 또한 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(200)의 Vth를 더 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(205)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 작게 할 수 있다.
또한 기억 장치의 기록 동작에 맞추어 도전체(205)에 전위를 인가함으로써, 도전체(260)에 인가하는 기록 전위를 작게 할 수 있는 경우가 있다. 이로써, 기억 장치의 소비 전력을 저감할 수 있다. 또한 기록 시에 절연체(250)에 가해지는 대미지를 저감할 수 있기 때문에, 기억 장치의 재기록에 대한 내성을 향상시킬 수 있다.
또한 도전체(205)의 전기 저항률은 상기 도전체(205)에 인가되는 전위를 고려하여 설계되고, 도전체(205)의 막 두께는 상기 전기 저항률에 맞추어 설정된다. 또한 절연체(216)의 막 두께는 도전체(205)의 막 두께와 거의 같다. 여기서 도전체(205)의 설계에서 허용되는 범위에서, 도전체(205) 및 절연체(216)의 막 두께를 얇게 하는 것이 바람직하다. 절연체(216)의 막 두께를 얇게 함으로써, 절연체(216) 내에 포함되는 수소 등의 불순물의 절대량을 저감할 수 있기 때문에, 상기 불순물이 산화물(230)로 확산되는 것을 저감할 수 있다.
또한 도전체(205)는 도 5의 (A)에 나타낸 바와 같이, 산화물(230)에서 도전체(242a) 및 도전체(242b)와 중첩되지 않는 영역의 크기보다 크게 제공되는 것이 좋다. 특히 도 5의 (C)에 나타낸 바와 같이, 도전체(205)는 산화물(230a) 및 산화물(230b)의 채널 폭 방향과 교차되는 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉, 산화물(230)의 채널 폭 방향에서의 측면의 외측에서, 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계와, 제 2 게이트 전극으로서 기능하는 도전체(205)의 전계로, 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서 제 1 게이트 및 제 2 게이트의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극 중 한쪽 및 다른 쪽의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 말한다. 또한 본 명세서 등에서 개시하는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 다르다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성이 높아진, 바꿔 말하면 단채널 효과가 일어나기 어려운 트랜지스터로 할 수 있다.
또한 도 5의 (C)에 나타낸 바와 같이, 도전체(205)는 채널 폭 방향으로 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(205)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(205)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(200)에서 도전체(205)를 도전체(205a), 도전체(205b), 및 도전체(205c)를 적층시킨 구성으로 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 도전체(205)를 단층, 혹은 2층 또는 4층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서 기능한다.
절연체(222)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제하는 기능을 가지는 것이 바람직하다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 산화물(230)로부터 기판 측으로의 산소의 방출이나, 트랜지스터(200)의 주변부로부터 산화물(230)로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연체(222)를 제공함으로써, 수소 등의 불순물이 트랜지스터(200)의 내측으로 확산되는 것을 억제하고, 산화물(230) 내에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 도전체(205)가 절연체(224)나 산화물(230)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연체(222)로서는 이들 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시킨 것을 사용하여도 좋다.
또한 절연체(222)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연체를 단층으로 또는 적층하여 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
산화물(230)과 접하는 절연체(224)는 과잉 산소를 포함하는(가열에 의하여 산소가 이탈되는) 것이 바람직하다. 예를 들어 절연체(224)에는 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하여 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료, 바꿔 말하면 과잉 산소 영역을 가지는 절연체 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 분자의 이탈량이 1.0×1018molecules/cm3 이상, 바람직하게는 1.0×1019molecules/cm3 이상, 더 바람직하게는 2.0×1019molecules/cm3 이상 또는 3.0×1020molecules/cm3 이상인 산화막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 트랜지스터(200)의 제작 공정 중에서, 산화물(230)의 표면이 노출된 상태에서 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는 예를 들어 100℃ 이상 600℃ 이하, 바람직하게는 350℃ 이상 550℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써, 산화물(230)에 산소가 공급되므로 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(230)에 대하여 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(230) 내의 산소 결손을 수복(修復)할 수 있고, 바꿔 말하면 'VO+O→null'이라는 반응을 촉진할 수 있다. 또한 산화물(230) 내에 잔존한 수소와 공급된 산소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(230) 내에 잔존한 수소가 산소 결손과 재결합되어 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 또한 절연체(224)는 산화물(230a)과 중첩시키고 섬 형상으로 형성하여도 좋다. 이 경우, 절연체(275)는 절연체(224)의 측면 및 절연체(222)의 상면에 접하는 구성을 가진다.
산화물(243a) 및 산화물(243b)이 산화물(230b) 위에 제공된다. 산화물(243a)과 산화물(243b)은 도전체(260)를 사이에 두고 이격되어 제공된다. 또한 산화물(243)은 도전체(242)와 중첩하여 제공되는 것이 바람직하고, 산화물(230) 위에 직선 형상으로 배열하여 제공하면 좋다.
산화물(243)(산화물(243a) 및 산화물(243b))은 산소의 투과를 억제하는 기능을 가지는 것이 바람직하다. 소스 전극이나 드레인 전극으로서 기능하는 도전체(242)와 산화물(230b) 사이에 산소의 투과를 억제하는 기능을 가지는 산화물(243)을 배치함으로써, 도전체(242)와 산화물(230b) 사이의 전기 저항이 저감되기 때문에 바람직하다. 이와 같은 구성으로 함으로써, 트랜지스터(200)의 전기 특성 및 트랜지스터(200)의 신뢰성을 향상시킬 수 있다. 또한 도전체(242)와 산화물(230b) 사이의 전기 저항을 충분히 저감할 수 있는 경우, 산화물(243)을 제공하지 않는 구성으로 하여도 좋다.
산화물(243)로서 원소 M을 가지는 금속 산화물을 사용하여도 좋다. 특히, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하면 좋다. 산화물(243)은 산화물(230b)보다 원소 M의 농도가 높은 것이 바람직하다. 또한 산화물(243)로서, 산화 갈륨을 사용하여도 좋다. 또한 산화물(243)로서, In-M-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 구체적으로는, 산화물(243)로서 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(230b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(243)의 막 두께는 바람직하게는 0.5nm 이상 5nm 이하, 더 바람직하게는 1nm 이상 3nm 이하, 더욱 바람직하게는 1nm 이상 2nm 이하이다. 또한 산화물(243)은 결정성을 가지는 것이 바람직하다. 산화물(243)이 결정성을 가지는 경우, 산화물(230) 내의 산소의 방출을 적합하게 억제할 수 있다. 예를 들어 산화물(243)이 육방정 등의 결정 구조를 가지면, 산화물(230) 내의 산소가 방출되는 것을 억제할 수 있는 경우가 있다.
도전체(242a)는 산화물(243a)의 상면에 접하여 제공되고, 도전체(242b)는 산화물(243b)의 상면에 접하여 제공되는 것이 바람직하다. 도전체(242a) 및 도전체(242b)는 각각 트랜지스터(200)의 소스 전극 또는 드레인 전극으로서 기능한다. 또한 도전체(242)는 산화물(230) 위에 직선 형상으로 배열하여 제공하면 좋다.
도전체(242)(도전체(242a) 및 도전체(242b))에는, 예를 들어 탄탈럼을 포함한 질화물, 타이타늄을 포함한 질화물, 몰리브데넘을 포함한 질화물, 텅스텐을 포함한 질화물, 탄탈럼 및 알루미늄을 포함한 질화물, 타이타늄 및 알루미늄을 포함한 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함한 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 산화물(230b) 등에 포함되는 수소가 도전체(242a) 또는 도전체(242b)로 확산되는 경우가 있다. 특히, 도전체(242a) 및 도전체(242b)에 탄탈럼을 포함하는 질화물을 사용함으로써, 산화물(230b) 등에 포함되는 수소는 도전체(242a) 또는 도전체(242b)로 확산되기 쉽고, 확산된 수소는 도전체(242a) 또는 도전체(242b)가 가지는 질소와 결합하는 경우가 있다. 즉, 산화물(230b) 등에 포함되는 수소는 도전체(242a) 또는 도전체(242b)에 흡수되는 경우가 있다.
또한 도전체(242)의 측면과 도전체(242)의 상면 사이에 만곡면이 형성되지 않는 것이 바람직하다. 상기 만곡면이 형성되지 않는 도전체(242)로 함으로써, 도 5의 (D)에 나타낸 바와 같은 채널 폭 방향의 단면에서의 도전체(242)의 단면적을 늘릴 수 있다. 이로써, 도전체(242)의 도전율을 높여, 트랜지스터(200)의 온 전류를 크게 할 수 있다.
절연체(275)는 절연체(224), 산화물(230), 산화물(243), 및 도전체(242)를 덮어 제공되고, 절연체(250) 및 도전체(260)가 제공되는 영역에 개구가 형성된다. 절연체(275)는 절연체(224)의 상면, 산화물(230)의 측면, 산화물(243)의 측면, 도전체(242)의 측면, 및 도전체(242)의 상면에 접하여 제공되는 것이 바람직하다. 또한 절연체(275)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 또한 절연체(275)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(224) 또는 산화물(230)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 절연체(275)로서는, 예를 들어 산화 알루미늄 또는 질화 실리콘 등의 절연체를 사용하면 좋다.
상술한 바와 같은 절연체(275)를 제공함으로써 산소에 대한 배리어성을 가지는 절연체로 도전체(242)를 감쌀 수 있다. 즉, 절연체(280)에 포함되는 산소가 도전체(242)로 확산되는 것을 방지할 수 있다. 이로써, 절연체(280)에 포함되는 산소 등에 의하여 도전체(242)가 직접 산화되어 저항률이 증대되고, 전계 효과 이동도 및 온 전류가 저감되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(200)의 전계 효과 이동도 및 온 전류를 크게 함으로써 기억 장치의 판독 속도를 향상시킬 수 있다.
절연체(212)와 절연체(283)에 끼워진 영역 내에, 절연체(280) 및 절연체(224)에 접하며, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(275)를 제공함으로써, 절연체(280) 및 절연체(224) 등에 포함되는 수소 등의 불순물을 포획하여 상기 영역 내에서의 수소의 양을 일정한 값으로 할 수 있다. 이 경우, 절연체(275)로서 산화 알루미늄 등을 사용하는 것이 바람직하다.
절연체(250)(절연체(250a) 및 절연체(250b))는 게이트 절연체로서 기능한다. 절연체(250)는 산화물(230b)의 상면 및 측면에 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘 등의 실리콘을 포함하는 산화물은 열에 대하여 안정적이므로 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로 절연체(250) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(250b)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250b)로부터 도전체(260)로의 산소의 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(250b)로부터 도전체(260)로의 산소의 확산이 억제된다. 즉, 산화물(230)에 공급하는 산소량이 감소되는 것을 억제할 수 있다. 또한 절연체(250b)의 산소로 인하여 도전체(260)가 산화되는 것을 억제할 수 있다. 예를 들어 상기 금속 산화물로서 산화 하프늄 등을 사용할 수 있다.
또한 상기 금속 산화물은 제 1 게이트 전극의 일부로서의 기능을 가지는 구성을 가져도 좋다. 예를 들어 산화물(230)로서 사용할 수 있는 금속 산화물을 상기 금속 산화물로서 사용할 수 있다. 이 경우, 도전체(260a)를 스퍼터링법에 의하여 성막함으로써, 상기 금속 산화물의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 할 수 있다.
상기 금속 산화물을 포함함으로써, 도전체(260)로부터의 전계의 영향을 감소시키지 않고, 트랜지스터(200)의 온 전류를 향상시킬 수 있다. 또한 절연체(250b)와 상기 금속 산화물의 물리적 두께에 의하여 도전체(260)와 산화물(230) 사이의 거리를 유지함으로써, 도전체(260)와 산화물(230) 사이의 누설 전류를 억제할 수 있다. 또한 절연체(250b) 및 상기 금속 산화물의 적층 구조를 제공함으로써, 도전체(260)와 산화물(230) 사이의 물리적인 거리, 및 도전체(260)로부터 산화물(230)에 가해지는 전계 강도를 용이하게 적절히 조정할 수 있다.
전하 유지층(255)으로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층하여 사용하면 좋다. 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하면 좋다.
전하 유지층(255)은 절연체(250a)와 절연체(250b) 사이에 배치된다. 전하 유지층(255)은 전자를 축적하는 기능을 가지면 좋다. 예를 들어, 전자 트랩을 가지는 절연체 등이 적합하다. 전자 트랩은 불순물을 첨가하거나 대미지를 가하는 것 등에 의하여 형성할 수 있다. 또한 전하 유지층(255)과 절연체(250a)의 계면, 또는 전하 유지층(255)과 절연체(250b)의 계면에 전자 트랩을 가져도 좋다. 이 경우, 전하 유지층(255)과 절연체(250a), 그리고 전하 유지층(255)과 절연체(250b)가 이종 접합인 것이 바람직하다. 전하 유지층(255)과 절연체(250a)의 계면에 전자 트랩을 가지는 경우, 절연체(250b)를 제공하지 않아도 되는 경우가 있다. 또한 전하 유지층(255)과 절연체(250b)의 계면에 전자 트랩을 가지면, 절연체(250a)를 제공하지 않아도 되는 경우가 있다. 또한 전하 유지층(255)은 인접한 메모리 셀 사이에서 공용되기 때문에, 전하 유지층(255) 내의 전자의 이동이 일어나기 어려운 것이 바람직하다. 다만, 인접한 메모리 셀과 전하 유지층(255)을 분리시킨 경우에는, 전하 유지층(255) 내에서 전자의 이동이 일어나도 좋다. 즉, 전하 유지층(255)이 반도체 또는 도전체이어도 좋다.
또한 전하 유지층(255)에 전자를 주입하기 위하여, 절연체(250a) 및 절연체(250b)는 게이트 전압 또는 백 게이트 전압에 의하여 전자 터널링이 발생하는 두께인 것이 바람직하다. 다만, 메모리 셀이 데이터를 유지하고 있는 상태에서 전자가 유출되는 것을 억제하기 위하여, 게이트 전압 또는 백 게이트 전압이 인가되지 않는 상태에서 전자 터널링이 발생하지 않는 두께인 것이 바람직하다. 다만, 전자 터널링을 완전히 없애는 것은 어렵기 때문에, 데이터를 유지할 수 있을 정도이고 전자 터널링이 발생하지 않는 두께로 하면 좋다. 예를 들어 절연체(250a) 및 절연체(250b)의 두께는 3nm 이상 15nm 이하, 바람직하게는 4nm 이상 10nm 이하로 하면 좋다. 또한 전자가 유출되는 것을 억제하기 위하여, 에너지 갭이 큰 절연체를 사용하는 것이 바람직하다. 예를 들어 절연체(250a) 및 절연체(250b)의 에너지 갭은 6eV 이상 10eV 이하, 바람직하게는 7eV 이상 10eV 이하, 더 바람직하게는 8eV 이상 10eV 이하로 하면 좋다.
구체적으로, 전하 유지층(255)에는 결함 준위 밀도가 높은 질화 실리콘, 질화산화 실리콘 등의 실리콘을 가지는 질화물을 사용하면 좋다. 또한 전하 유지층(255)으로서 산화 하프늄을 사용하여도 좋다.
도전체(260)는 도 5의 (A)에 나타낸 바와 같이, A3-A4 방향으로 연장되어 제공되고, 트랜지스터(200)의 제 1 게이트 전극으로서 기능한다. 도전체(260)는 도전체(260a)와, 도전체(260a) 위에 배치된 도전체(260b)를 가지는 것이 바람직하다. 예를 들어 도전체(260a)는 도전체(260b)의 바닥면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 5의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은 절연체(250) 및 전하 유지층(255)의 상면과 실질적으로 일치한다. 또한 도 5의 (B) 및 (C)에서 도전체(260)는 도전체(260a)와 도전체(260b)의 2층 구조로서 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)를 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
또한 트랜지스터(200)에서는 도전체(260)가 절연체(280) 등에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(260)를 이와 같이 형성함으로써, 도전체(242a)와 도전체(242b) 사이의 영역에 위치 맞춤 없이 도전체(260)를 배치할 수 있다.
또한 도 5의 (C)에 나타낸 바와 같이, 트랜지스터(200)의 채널 폭 방향에서, 절연체(222)의 바닥면을 기준으로 하였을 때, 도전체(260)에서 도전체(260)와 산화물(230b)이 중첩되지 않는 영역의 바닥면의 높이는 산화물(230b)의 바닥면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(260)가 절연체(250) 등을 개재하여 산화물(230b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(260)의 전계를 산화물(230b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(200)의 온 전류를 증대시키고 주파수 특성을 향상시킬 수 있다. 절연체(222)의 바닥면을 기준으로 하였을 때, 산화물(230a) 및 산화물(230b)과 도전체(260)가 중첩되지 않는 영역에서의 도전체(260)의 바닥면의 높이와 산화물(230b)의 바닥면의 높이의 차이는 0nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 20nm 이하이다.
절연체(280)는 절연체(275) 위에 제공되고, 절연체(250) 및 도전체(260)가 제공되는 영역에 개구가 형성된다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
층간막으로서 기능하는 절연체(280)는 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(280)는 예를 들어 절연체(216)와 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(280)는 절연체(224)와 마찬가지로, 과잉 산소 영역 또는 과잉 산소를 가지는 것이 바람직하다. 또한 절연체(280) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 예를 들어 절연체(280)에는 산화 실리콘, 산화질화 실리콘 등의 실리콘을 포함하는 산화물을 적절히 사용하면 좋다. 과잉 산소를 포함하는 절연체를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하여 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(282)는 도전체(260) 및 절연체(280) 각각의 상면, 그리고 절연체(250) 및 전하 유지층(255) 각각의 최상부에 접하여 배치된다. 절연체(282)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 또한 절연체(282)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(282)로서는, 예를 들어 산화 알루미늄 등의 절연체를 사용하면 좋다. 절연체(212)와 절연체(283)에 끼워진 영역 내에, 절연체(280)에 접하며, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(282)를 제공함으로써, 절연체(280) 등에 포함되는 수소 등의 불순물을 포획하여 상기 영역 내에서의 수소의 양을 일정한 값으로 할 수 있다.
절연체(283)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 배리어 절연막으로서 기능한다. 절연체(283)는 절연체(282) 위에 배치된다. 절연체(283)로서는, 질화 실리콘 또는 질화산화 실리콘 등, 실리콘을 포함하는 질화물을 사용하는 것이 바람직하다. 예를 들어 절연체(283)로서 스퍼터링법으로 성막된 질화 실리콘을 사용하면 좋다. 절연체(283)를 스퍼터링법으로 성막함으로써, 밀도가 높고 공공 등이 형성되기 어려운 질화 실리콘막을 형성할 수 있다. 또한 절연체(283)로서, 스퍼터링법으로 성막된 질화 실리콘 위에 CVD법으로 성막된 질화 실리콘을 더 적층시켜도 좋다.
상기에서는, 트랜지스터(10)에 대응한 트랜지스터(200)의 구성에 대하여 설명하였지만, 위의 실시형태에 나타낸 트랜지스터(12), 트랜지스터(14)도 같은 구조로 할 수 있다. 즉, 트랜지스터(12) 및 트랜지스터(14)는 트랜지스터(200)에 전하 유지층(255) 및 절연체(250b)를 제공하지 않는 구성으로 하면 좋다. 트랜지스터(12) 및 트랜지스터(14)를 이와 같은 구성으로 함으로써, 오프 전류가 저감된 트랜지스터로 할 수 있다. 이로써, 위의 실시형태에 나타낸 스트링에서 배선(BL)과 배선(SL) 사이의 누설 전류를 저감하여, 소비 전력이 낮은 반도체 장치를 제공할 수 있다.
<반도체 장치의 구성 재료>
이하에서는, 반도체 장치에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<기판>>
트랜지스터(200)를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 포함하는 기판, 금속의 산화물을 포함하는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
<<절연체>>
절연체로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
또한 비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물 등이 있다.
또한 비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
또한 금속 산화물을 사용한 트랜지스터는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층하여 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화산화 실리콘, 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한 게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 산화 실리콘 또는 산화질화 실리콘이 산화물(230)과 접하는 구조로 함으로써, 산화물(230)이 가지는 산소 결손을 보상할 수 있다.
<<도전체>>
도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄 또는 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<<금속 산화물>>
산화물(230)로서는, 반도체로서 기능하는 금속 산화물(산화물 반도체)을 사용하는 것이 바람직하다. 이하에서는, 본 발명에 따른 산화물(230)에 적용할 수 있는 금속 산화물에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서는, 금속 산화물이 인듐, 원소 M, 및 아연을 포함한 In-M-Zn 산화물인 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택되는 하나 또는 복수로 한다. 그 외의 원소 M에 적용할 수 있는 원소로서는 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등이 있다. 다만 원소 M으로서 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서는, 질소를 포함한 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함한 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 7의 (A)를 사용하여 설명한다. 도 7의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 7의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 'Amorphous(무정형)'와, 'Crystalline(결정성)'와, 'Crystal(결정)'로 분류된다. 또한 'Amorphous'의 범주에는 completely amorphous가 포함된다. 또한 'Crystalline'의 범주에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and poly crystal). 또한 'Crystalline'의 분류에서는 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 'Crystal'의 범주에는 single crystal 및 poly crystal이 포함된다.
또한 도 7의 (A)에 나타낸 굵은 테두리 내의 구조는, 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉, 상기 구조는 에너지적으로 불안정한 'Amorphous(무정형)'나, 'Crystal(결정)'과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서 'Crystalline'로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정에 의하여 얻어지는 XRD 스펙트럼을 도 7의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하에서는, 도 7의 (B)에 나타낸 GIXD 측정에 의하여 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 기재한다. 또한 도 7의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 7의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 7의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 7의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 극미 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(극미 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 7의 (C)에 나타내었다. 도 7의 (C)는 기판에 대하여 평행하게 전자선을 입사하는 NBED에 의하여 관찰되는 회절 패턴을 나타낸 것이다. 또한 도 7의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 극미 전자선 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 7의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 결정 구조에 착안한 경우, 도 7의 (A)와는 다르게 분류되는 경우가 있다. 예를 들어, 산화물 반도체는 단결정 산화물 반도체와 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서 상술한 CAAC-OS, nc-OS, 및 a-like OS의 자세한 내용에 대하여 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역이다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉, CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 가지는 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 가지는 층(이하 (M, Zn)층)이 적층된 층상 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M, Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 상기 변형에서 오각형, 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어, In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면 제조 공정의 자유도를 높일 수 있게 된다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어, 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어, XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 이하에서는, 금속 산화물에 하나 또는 복수의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하, 클라우드상이라고도 함)이다. 즉, CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서 In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크고, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크고, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉, 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과, Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉, CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 다른 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터의 채널 형성 영역에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 채널 형성 영역의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더더욱 바람직하고, 1×1012cm-3 미만인 것이 나아가 더더욱 바람직하다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길어, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는, 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체의 채널 형성 영역에서의 실리콘이나 탄소의 농도와, 산화물 반도체의 채널 형성 영역과의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체의 채널 형성 영역 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체의 채널 형성 영역에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 5×1019atoms/cm3 미만, 더 바람직하게는 1×1019atoms/cm3 미만, 더욱 바람직하게는 5×1018atoms/cm3 미만, 더더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
<<기타 반도체 재료>>
산화물(230)에 사용할 수 있는 반도체 재료는 상술한 금속 산화물에 한정되지 않는다. 산화물(230)로서, 밴드 갭을 가지는 반도체 재료(제로 갭 반도체가 아닌 반도체 재료)를 사용하여도 좋다. 예를 들어 실리콘 등의 단일 원소의 반도체, 비소화 갈륨 등의 화합물 반도체, 반도체로서 기능하는 층상 물질(원자층 물질, 2차원 재료 등이라고도 함) 등을 반도체 재료에 사용하는 것이 바람직하다. 특히, 반도체로서 기능하는 층상 물질을 반도체 재료에 사용하면 적합하다.
여기서 본 명세서 등에서 층상 물질이란 층상 결정 구조를 가지는 재료군의 총칭이다. 층상 결정 구조는 공유 결합이나 이온 결합에 의하여 형성되는 층이 판데르발스 힘과 같은 공유 결합이나 이온 결합보다 약한 결합에 의하여 적층되는 구조이다. 층상 물질은 단위층 내에서의 전기 전도성이 높고, 즉 2차원 전기 전도성이 높다. 반도체로서 기능하고, 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다.
층상 물질로서, 그래핀, 실리센, 칼코젠화물 등이 있다. 칼코젠화물은 칼코젠을 포함하는 화합물이다. 또한 칼코젠이란 16족에 속하는 원소의 총칭이고, 산소, 황, 셀레늄, 텔루륨, 폴로늄, 리버모륨이 포함된다. 또한 칼코젠화물로서 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다.
산화물(230)로서, 예를 들어 반도체로서 기능하는 전이 금속 칼코제나이드를 사용하는 것이 바람직하다. 산화물(230)로서 적용할 수 있는 전이 금속 칼코제나이드로서, 구체적으로는 황화 몰리브데넘(대표적으로는 MoS2), 셀레늄화 몰리브데넘(대표적으로는 MoSe2), 몰리브데넘 텔루륨(대표적으로는 MoTe2), 황화 텅스텐(대표적으로는 WS2), 셀레늄화 텅스텐(대표적으로는 WSe2), 텅스텐 텔루륨(대표적으로는 WTe2), 황화 하프늄(대표적으로는 HfS2), 셀레늄화 하프늄(대표적으로는 HfSe2), 황화 지르코늄(대표적으로는 ZrS2), 셀레늄화 지르코늄(대표적으로는 ZrSe2) 등을 들 수 있다.
<반도체 장치의 제작 방법>
다음으로, 도 5의 (A) 내지 (D)에 나타낸 본 발명의 일 형태의 반도체 장치의 제작 방법을 도 8의 (A) 내지 도 15의 (A), 도 8의 (B) 내지 도 15의 (B), 도 8의 (C) 내지 도 15의 (C), 및 도 8의 (D) 내지 도 15의 (D)를 사용하여 설명한다.
도 8의 (A) 내지 도 15의 (A)는 각각 상면도를 나타낸 것이다. 또한 도 8의 (B) 내지 도 15의 (B)는 각각 도 8의 (A) 내지 도 15의 (A)에서 일점쇄선 A1-A2로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 도 8의 (C) 내지 도 15의 (C)는 각각 도 8의 (A) 내지 도 15의 (A)에서 일점쇄선 A3-A4로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 도 8의 (D) 내지 도 15의 (D)는 각각 도 8의 (A) 내지 도 15의 (A)에서 일점쇄선 A5-A6으로 나타낸 부분의 단면도이다. 또한 도 8의 (A) 내지 도 15의 (A) 각각의 상면도에서는, 도면의 명료화를 위하여 일부 요소를 생략하였다.
이하에서, 절연체를 형성하기 위한 절연성 재료, 도전체를 형성하기 위한 도전성 재료, 또는 반도체를 형성하기 위한 반도체 재료는 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여 성막할 수 있다.
또한 스퍼터링법으로서는, 스퍼터링용 전원에 고주파 전원을 사용하는 RF 스퍼터링법, 직류 전원을 사용하는 DC 스퍼터링법, 및 펄스적으로 전극에 인가되는 전압을 변화시키는 펄스 DC 스퍼터링법이 있다. RF 스퍼터링법은 주로 절연막을 성막하는 경우에 사용되고, DC 스퍼터링법은 주로 금속 도전막을 성막하는 경우에 사용된다. 또한 펄스 DC 스퍼터링법은 주로 산화물, 질화물, 탄소화물 등의 화합물을 반응성 스퍼터링법으로 성막할 때 사용된다.
또한 CVD법은 플라스마를 이용하는 플라스마 CVD(PECVD: Plasma Enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: Thermal CVD)법, 광을 이용하는 광 CVD(Photo CVD)법 등으로 분류할 수 있다. 또한 사용하는 원료 가스에 따라 금속 CVD(MCVD: Metal CVD)법, 유기 금속 CVD(MOCVD: Metal Organic CVD)법으로 분류할 수 있다.
플라스마 CVD법에 의하여, 비교적 낮은 온도에서 고품질의 막을 얻을 수 있다. 또한 열 CVD법은 플라스마를 사용하지 않기 때문에, 피처리물에 대한 플라스마 대미지를 작게 할 수 있는 성막 방법이다. 예를 들어 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받아 차지 업하는 경우가 있다. 이때, 축적된 전하로 인하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 열 CVD법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에, 반도체 장치의 수율을 높일 수 있다. 또한 열 CVD법에서는 성막 시에 플라스마 대미지가 생기지 않기 때문에, 결함이 적은 막을 얻을 수 있다.
또한 ALD법으로서는, 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD(Thermal ALD)법, 플라스마 여기된 반응제를 사용하는 PEALD(Plasma Enhanced ALD)법 등을 사용할 수 있다.
또한 ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막할 수 있고, 종횡비가 높은 구조에 대한 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 등의 효과가 있다. PEALD법에서는 플라스마를 이용하면, 더 낮은 온도에서 성막할 수 있기 때문에 바람직한 경우가 있다. 또한 ALD법에서 사용하는 전구체에는 탄소 등의 불순물이 포함되는 경우가 있다. 그러므로 ALD법에 의하여 제공된 막은 다른 성막법에 의하여 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 단차 피복성이 양호한 성막 방법이다. 특히, ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용되는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법은 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 반송이나 압력 조정에 걸리는 시간이 불필요한 만큼, 복수의 성막실을 사용하여 성막하는 경우보다, 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
우선, 기판(도시하지 않았음)을 준비하고, 상기 기판 위에 절연체(212)를 성막한다(도 8의 (A) 내지 (D) 참조). 절연체(212)의 성막은 스퍼터링법을 사용하여 수행되는 것이 바람직하다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(212) 내의 수소 농도를 저감할 수 있다. 다만, 절연체(212)의 성막은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
본 실시형태에서는 절연체(212)로서, 질소 가스를 포함하는 분위기에서 실리콘 타깃을 사용하여 펄스 DC 스퍼터링법으로 질화 실리콘을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 타깃 표면의 아킹(arcing)에 의한 파티클 발생을 억제할 수 있기 때문에 막 두께의 분포를 더 균일하게 할 수 있다. 또한 펄스 전압을 사용함으로써, 고주파 전압보다 방전 시의 상승, 하강을 가파르게 할 수 있다. 이에 의하여, 전력을 더 효율적으로 전극에 공급하여 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
질화 실리콘과 같은, 물, 수소 등의 불순물을 투과시키기 어려운 절연체를 사용함으로써 절연체(212)보다 아래층에 포함되는 물, 수소 등의 불순물의 확산을 억제할 수 있다. 또한 절연체(212)로서 질화 실리콘 등 구리를 투과시키기 어려운 절연체를 사용함으로써, 절연체(212)보다 아래층(도시하지 않았음)의 도전체에 구리 등 확산되기 쉬운 금속을 사용하여도, 상기 금속이 절연체(212)를 통하여 위쪽으로 확산되는 것을 억제할 수 있다.
다음으로 절연체(212) 위에 절연체(214)를 성막한다(도 8의 (A) 내지 (D) 참조). 절연체(214)의 성막은 스퍼터링법을 사용하여 수행되는 것이 바람직하다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(214) 내의 수소 농도를 저감할 수 있다. 다만, 절연체(214)의 성막은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
본 실시형태에서는 절연체(214)로서, 산소 가스를 포함하는 분위기에서 알루미늄 타깃을 사용하여 펄스 DC 스퍼터링법으로 산화 알루미늄을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 막 두께의 분포를 더 균일하게 하여 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
절연체(214)로서, 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄을 사용함으로써, 절연체(214) 위에 성막되는 절연체(216) 등에 포함되는 수소를 포획 또는 고착하여 상기 수소가 산화물(230)로 확산되는 것을 방지할 수 있다.
다음으로, 절연체(214) 위에 절연체(216)를 성막한다. 절연체(216)의 성막은 스퍼터링법을 사용하여 수행되는 것이 바람직하다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(216) 내의 수소 농도를 저감할 수 있다. 다만, 절연체(216)의 성막은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
본 실시형태에서는 절연체(216)로서, 산소 가스를 포함하는 분위기에서 실리콘 타깃을 사용하여 펄스 DC 스퍼터링법으로 산화 실리콘을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 막 두께의 분포를 더 균일하게 하여 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
절연체(212), 절연체(214), 및 절연체(216)는 대기에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다. 이로써, 절연체(212), 절연체(214), 및 절연체(216)를 막 내의 수소를 저감하여 성막하고, 이에 더하여 각 성막 공정 사이에 있어서 막 내에 수소가 혼입되는 것을 저감할 수 있다.
다음으로 절연체(216)에, 절연체(214)에 도달하는 개구를 A3-A4 방향으로 연장하여 형성한다. 상기 개구는 트랜지스터(200)의 배열에 맞추어 적절히 제공하면 좋다. 또한 개구에는 예를 들어 홈이나 슬릿 등도 포함된다. 또한 개구가 형성된 영역을 가리켜 개구부라고 하는 경우가 있다. 개구의 형성에는 웨트 에칭을 사용하여도 좋지만, 드라이 에칭을 사용하는 것이 미세 가공을 하기 위해서는 더 바람직하다. 또한 절연체(214)로서는, 절연체(216)를 에칭하여 홈을 형성하는 경우의 에칭 스토퍼막으로서 기능하는 절연체를 선택하는 것이 바람직하다. 예를 들어 홈을 형성하는 절연체(216)에 산화 실리콘 또는 산화질화 실리콘을 사용한 경우에는, 절연체(214)에 질화 실리콘, 산화 알루미늄, 또는 산화 하프늄을 사용하는 것이 좋다.
드라이 에칭 장치로서는 평행 평판형 전극을 가지는 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma) 에칭 장치를 사용할 수 있다. 평행 평판형 전극을 가지는 용량 결합형 플라스마 에칭 장치는 평행 평판형 전극 중 한쪽에 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극 중 한쪽에 복수의 다른 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극 각각에 주파수가 같은 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극 각각에 주파수가 다른 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 고밀도 플라스마원을 가지는 드라이 에칭 장치를 사용할 수 있다. 고밀도 플라스마원을 가지는 드라이 에칭 장치로서는, 예를 들어 유도 결합형 플라스마(ICP: Inductively Coupled Plasma) 에칭 장치 등을 사용할 수 있다.
개구의 형성 후에, 도전체(205a)가 되는 도전막을 성막한다(도 8의 (A) 내지 (D) 참조). 도전체(205a)가 되는 도전막은 산소의 투과를 억제하는 기능을 가지는 도전체를 포함하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 텅스텐, 질화 타이타늄 등을 사용할 수 있다. 또는 산소의 투과를 억제하는 기능을 가지는 도전체와 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금과의 적층막으로 할 수 있다. 도전체(205a)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는 도전체(205a)가 되는 도전막으로서 질화 타이타늄을 성막한다. 이와 같은 금속 질화물을 후술하는 도전체(205b)의 아래층에 사용함으로써, 절연체(216) 등으로 인하여 도전체(205b)가 산화되는 것을 억제할 수 있다. 또한 도전체(205b)로서 구리 등 확산되기 쉬운 금속을 사용하여도, 상기 금속이 도전체(205a)로부터 외부로 확산되는 것을 방지할 수 있다.
다음으로, 도전체(205b)가 되는 도전막을 성막한다(도 8의 (A) 내지 (D) 참조). 도전체(205b)가 되는 도전막으로서는, 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금 등을 사용할 수 있다. 상기 도전막의 성막은 도금법, 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 도전체(205b)가 되는 도전막으로서 텅스텐을 성막한다.
다음으로 CMP 처리를 수행함으로써, 도전체(205a)가 되는 도전막의 일부, 그리고 도전체(205b)가 되는 도전막의 일부를 제거하여 절연체(216)를 노출시킨다. 그 결과, 개구부에만 도전체(205a) 및 도전체(205b)가 잔존한다. 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
다음으로, 에칭을 수행하여 도전체(205b)의 상부를 제거한다. 이에 의하여, 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮아진다. 도전체(205b)의 에칭에는 드라이 에칭 또는 웨트 에칭을 사용하면 좋지만, 미세 가공에는 드라이 에칭을 사용하는 것이 더 바람직하다.
다음으로, 절연체(216), 도전체(205a), 및 도전체(205b) 위에 도전체(205c)가 되는 도전막을 성막한다. 도전체(205c)가 되는 도전막은 도전체(205a)가 되는 도전막과 마찬가지로, 산소의 투과를 억제하는 기능을 가지는 도전체를 포함하는 것이 바람직하다.
본 실시형태에서는 도전체(205c)가 되는 도전막으로서 질화 타이타늄을 성막한다. 이와 같은 금속 질화물을 도전체(205b)의 위층에 사용함으로써, 절연체(222) 등으로 인하여 도전체(205b)가 산화되는 것을 억제할 수 있다. 또한 도전체(205b)로서 구리 등 확산되기 쉬운 금속을 사용하여도, 상기 금속이 도전체(205c)로부터 외부로 확산되는 것을 방지할 수 있다.
다음으로, CMP 처리를 수행함으로써 도전체(205c)가 되는 도전막의 일부를 제거하여, 절연체(216)를 노출시킨다(도 8의 (A) 내지 (D) 참조). 그 결과, 개구부에만 도전체(205a), 도전체(205b), 및 도전체(205c)가 잔존한다. 따라서 상면이 평탄한 도전체(205)를 형성할 수 있다. 또한 도전체(205b)는 도전체(205a) 및 도전체(205c)로 감싸인 구성을 가진다. 이로써, 도전체(205b)로부터 수소 등의 불순물이 도전체(205a) 및 도전체(205c)의 외부로 확산되는 것을 방지하고, 도전체(205a) 및 도전체(205c)의 외부로부터 산소가 혼입되어 도전체(205b)가 산화되는 것을 방지할 수 있다. 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
다음으로, 절연체(216) 및 도전체(205) 위에 절연체(222)를 성막한다(도 8의 (A) 내지 (D) 참조). 절연체(222)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체는 산소, 수소, 및 물에 대한 배리어성을 가진다. 절연체(222)가 수소 및 물에 대한 배리어성을 가짐으로써, 트랜지스터(200)의 주변에 제공된 구조체에 포함되는 수소 및 물이 절연체(222)를 통하여 트랜지스터(200)의 내측으로 확산되는 것이 억제되고, 산화물(230) 내의 산소 결손의 생성을 억제할 수 있다.
절연체(222)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(222)로서 스퍼터링법을 사용하여 산화 하프늄을 성막한다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(222) 내의 수소 농도를 저감할 수 있다.
이어서 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어, 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 수행하는 경우, 산소 가스를 20% 정도로 하면 좋다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다.
또한 상기 가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어, 상기 가열 처리에서 사용하는 가스에 포함되는 수분량을 1ppb 이하, 바람직하게는 0.1ppb 이하, 더 바람직하게는 0.05ppb 이하로 하면 좋다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 절연체(222) 등에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
본 실시형태에서는 가열 처리로서 절연체(222)의 성막 후에 질소 가스와 산소 가스의 유량비를 4slm:1slm으로 하여 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 절연체(222)에 포함되는 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 또한 절연체(222)로서 하프늄을 포함하는 산화물을 사용하는 경우, 상기 가열 처리에 의하여, 절연체(222)의 결정성을 향상시킬 수 있다. 또한 가열 처리는 절연체(224)의 성막 후 등의 타이밍에 수행할 수도 있다.
다음으로, 절연체(222) 위에 절연체(224)를 성막한다(도 8의 (A) 내지 (D) 참조). 절연체(224)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(224)로서 스퍼터링법을 사용하여 산화 실리콘을 성막한다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(224) 내의 수소 농도를 저감할 수 있다. 절연체(224)는 나중의 공정에서 산화물(230a)과 접하기 때문에, 상술한 바와 같이 수소 농도가 저감되어 있는 것이 적합하다.
여기서 절연체(224)에 과잉 산소 영역을 형성하기 위하여, 감압 상태에서 산소를 포함한 플라스마 처리를 수행하여도 좋다. 산소를 포함한 플라스마 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용하는 것이 바람직하다. 또는 기판 측에 RF(Radio Frequency)를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써 고밀도 플라스마에 의하여 생성된 산소 라디칼을 절연체(224) 내에 효율적으로 도입할 수 있다. 또는 이 장치를 사용하여 불활성 가스를 포함한 플라스마 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산소를 포함한 플라스마 처리를 수행하여도 좋다. 또한 상기 플라스마 처리의 조건을 적절히 선택함으로써, 절연체(224)에 포함되는 물, 수소 등의 불순물을 제거할 수 있다. 그 경우, 가열 처리는 수행하지 않아도 된다.
여기서 절연체(224) 위에 예를 들어 스퍼터링법에 의하여 산화 알루미늄을 성막한 후, 절연체(224)에 도달할 때까지 CMP 처리에 의하여 산화 알루미늄을 제거하여도 좋다. 상기 CMP 처리를 수행함으로써, 절연체(224)의 표면을 평탄화 및 평활화할 수 있다. 상기 산화 알루미늄을 절연체(224) 위에 배치하고 CMP 처리를 수행함으로써, CMP 처리의 종점 검출이 용이해진다. 또한 CMP 처리에 의하여 절연체(224)의 일부가 연마되어 절연체(224)의 막 두께가 얇아지는 경우가 있지만, 절연체(224)의 성막 시에 막 두께를 조정하면 좋다. 절연체(224)의 표면을 평탄화 및 평활화함으로써, 나중에 성막하는 산화물의 피복률의 악화를 방지하고, 반도체 장치의 수율 저하를 방지할 수 있는 경우가 있다. 또한 절연체(224) 위에 스퍼터링법에 의하여 산화 알루미늄을 성막함으로써, 절연체(224)에 산소를 첨가할 수 있어 바람직하다.
다음으로 절연체(224) 위에 산화막(230A), 산화막(230B)을 이 순서대로 성막한다(도 8의 (A) 내지 (D) 참조). 또한 산화막(230A) 및 산화막(230B)은 대기 환경에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 대기에 개방하지 않고 성막함으로써, 대기 환경으로부터의 불순물 또는 수분이 산화막(230A) 및 산화막(230B) 위에 부착되는 것을 방지할 수 있어, 산화막(230A)과 산화막(230B)의 계면 근방을 청정하게 유지할 수 있다.
산화막(230A) 및 산화막(230B)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
예를 들어 산화막(230A) 및 산화막(230B)을 스퍼터링법에 의하여 성막하는 경우에는, 스퍼터링 가스로서 산소 또는 산소와 희가스의 혼합 가스를 사용한다. 스퍼터링 가스에 포함되는 산소의 비율을 높임으로써, 성막되는 산화막 내의 과잉 산소를 증가시킬 수 있다. 또한 상기 산화막을 스퍼터링법에 의하여 성막하는 경우에는, 상술한 In-M-Zn 산화물 타깃 등을 사용할 수 있다.
특히, 산화막(230A)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 절연체(224)에 공급되는 경우가 있다. 따라서 상기 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
또한 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 30% 초과 100% 이하, 바람직하게는 70% 이상 100% 이하로 하여 성막하면, 산소 과잉형 산화물 반도체가 형성된다. 산소 과잉형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는, 비교적 높은 신뢰성을 얻을 수 있다. 다만 본 발명의 일 형태는 이에 한정되지 않는다. 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 1% 이상 30% 이하, 바람직하게는 5% 이상 20% 이하로 하여 성막하면, 산소 결핍형 산화물 반도체가 형성된다. 산소 결핍형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는, 비교적 높은 전계 효과 이동도를 얻을 수 있다. 또한 기판을 가열하면서 성막함으로써, 상기 산화막의 결정성을 향상시킬 수 있다.
본 실시형태에서는 스퍼터링법에 의하여 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 산화막(230A)을 성막한다. 또한 스퍼터링법에 의하여 In:Ga:Zn=4:2:4.1[원자수비]의 산화물 타깃을 사용하여 산화막(230B)을 성막한다. 또한 각 산화막은 성막 조건 및 원자수비를 적절히 선택함으로써, 나중의 공정에서의 가공에 의하여 얻어지는 산화물(230a) 및 산화물(230b)에 요구되는 특성에 맞추어 형성되는 것이 좋다.
다음으로 산화막(230B) 위에 산화막(243A)을 성막한다(도 8의 (A) 내지 (D) 참조). 산화막(243A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 산화막(243A)은 In에 대한 Ga의 원자수비가 산화막(230B)의 In에 대한 Ga의 원자수비보다 높은 것이 바람직하다. 본 실시형태에서는 스퍼터링법에 의하여 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 산화막(243A)을 성막한다.
또한 절연체(222), 절연체(224), 산화막(230A), 산화막(230B), 및 산화막(243A)을 대기에 노출시키지 않고 스퍼터링법으로 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다. 이로써, 절연체(222), 절연체(224), 산화막(230A), 산화막(230B), 및 산화막(243A)을 막 내의 수소를 저감하여 성막하고, 이에 더하여 각 성막 공정 사이에 있어서 막 내에 수소가 혼입되는 것을 저감할 수 있다.
다음으로 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 산화막(230A), 산화막(230B), 및 산화막(243A)이 다결정화되지 않는 온도 범위에서 수행하면 좋고, 250℃ 이상 650℃ 이하, 바람직하게는 400℃ 이상 600℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어, 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 수행하는 경우, 산소 가스를 20% 정도로 하면 좋다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다.
또한 상기 가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어, 상기 가열 처리에서 사용하는 가스에 포함되는 수분량을 1ppb 이하, 바람직하게는 0.1ppb 이하, 더 바람직하게는 0.05ppb 이하로 하면 좋다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 산화막(230A), 산화막(230B), 및 산화막(243A) 등에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
본 실시형태에서는, 가열 처리로서 질소 분위기에 있어서 550℃의 온도에서 1시간의 처리를 수행한 후에, 연속하여 산소 분위기에 있어서 550℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 산화막(230A), 산화막(230B), 및 산화막(243A) 내의 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 또한 상기 가열 처리에 의하여 산화막(230B)의 결정성을 향상시켜, 더 밀도가 높고 치밀한 구조로 할 수 있다. 이에 의하여, 산화막(230B) 내에서의 산소 또는 불순물의 확산을 저감할 수 있다.
다음으로 산화막(243A) 위에 도전막(242A)을 성막한다(도 8의 (A) 내지 (D) 참조). 도전막(242A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어 도전막(242A)으로서 스퍼터링법을 사용하여 질화 탄탈럼을 성막하면 좋다. 또한 도전막(242A)을 성막하기 전에 가열 처리를 수행하여도 좋다. 상기 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 도전막(242A)을 성막하여도 좋다. 이러한 처리를 수행함으로써, 산화막(243A)의 표면 등에 흡착된 수분 및 수소를 제거하고, 산화막(230A), 산화막(230B), 및 산화막(243A) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다. 본 실시형태에서는 가열 처리의 온도를 200℃로 한다.
다음으로 예를 들어 리소그래피법을 사용하여 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)을 A1-A2 방향으로 연장시킨 섬 형상으로 가공하여, 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)을 형성한다(도 9의 (A) 내지 (D) 참조). 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)은 트랜지스터(200)의 배열에 맞추어 적절히 제공하면 좋다. 또한 상기 가공에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)의 가공은 각각 다른 조건으로 수행하여도 좋다. 또한 상기 공정에서, 절연체(224)에서 산화물(230a)과 중첩되지 않는 영역의 막 두께가 얇아지는 경우가 있다. 또한 상기 공정에서, 절연체(224)를 산화물(230a)과 중첩시키고 섬 형상으로 가공하는 구성으로 하여도 좋다.
또한 리소그래피법에서는, 우선 마스크를 통하여 레지스트를 노광한다. 다음으로 노광된 영역을 현상액을 사용하여 제거 또는 잔존시켜 레지스트 마스크를 형성한다. 그리고 상기 레지스트 마스크를 통하여 에칭 처리를 함으로써, 도전체, 반도체, 또는 절연체 등을 원하는 형상으로 가공할 수 있다. 예를 들어 KrF 엑시머 레이저 광, ArF 엑시머 레이저 광, EUV(Extreme Ultraviolet) 광 등을 사용하여 레지스트를 노광함으로써 레지스트 마스크를 형성하면 좋다. 또한 기판과 투영 렌즈 사이에 액체(예를 들어 물)를 채우고 노광하는 액침 기술을 사용하여도 좋다. 또한 상술한 광 대신에 전자 빔이나 이온 빔을 사용하여도 좋다. 또한 전자 빔이나 이온 빔을 사용하는 경우에는 레지스트의 원하는 영역을 선택하여 빔을 조사할 수 있기 때문에 마스크를 필요로 하지 않는다. 또한 레지스트 마스크는 애싱 등의 드라이 에칭 처리를 수행하거나, 웨트 에칭 처리를 수행하거나, 드라이 에칭 처리 후에 웨트 에칭 처리를 수행하거나, 또는 웨트 에칭 처리 후에 드라이 에칭 처리를 수행함으로써 제거할 수 있다.
또한 레지스트 마스크 아래에 절연체나 도전체로 이루어지는 하드 마스크를 사용하여도 좋다. 하드 마스크를 사용하는 경우, 도전막(242A) 위에 하드 마스크 재료인 절연막이나 도전막을 형성하고, 그 위에 레지스트 마스크를 형성하고 나서, 하드 마스크 재료를 에칭함으로써 원하는 형상의 하드 마스크를 형성할 수 있다. 도전막(242A) 등의 에칭은 레지스트 마스크를 제거한 후에 수행하여도 좋고, 레지스트 마스크를 남긴 채 수행하여도 좋다. 후자의 경우, 에칭 중에 레지스트 마스크가 소실되는 경우가 있다. 도전막(242A) 등의 에칭 후에 하드 마스크를 에칭에 의하여 제거하여도 좋다. 한편, 하드 마스크의 재료가 후공정에 영향을 미치지 않거나, 또는 후공정에서 이용할 수 있는 경우에는 하드 마스크를 반드시 제거할 필요는 없다. 예를 들어, 하드 마스크를 절연막으로 형성한 경우, 상기 하드 마스크를 잔존시켜 배리어 절연막으로서 사용하여도 좋다.
또한 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)은 적어도 일부가 도전체(205)와 중첩되도록 형성된다. 또한 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면은 절연체(222)의 상면에 대하여 실질적으로 수직인 것이 바람직하다. 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면을 절연체(222)의 상면에 대하여 실질적으로 수직으로 함으로써, 복수의 트랜지스터(200)를 제공할 때 면적을 축소하고, 밀도를 높일 수 있다. 또는 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면과 절연체(222)의 상면이 이루는 각이 작은 각도가 되는 구성으로 하여도 좋다. 그 경우, 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면과 절연체(222)의 상면이 이루는 각은 60° 이상 70° 미만이 바람직하다. 이와 같은 형상으로 함으로써, 이후의 공정에서 절연체(275) 등의 피복성이 향상되므로 공동 등의 결함을 저감할 수 있다.
또한 상기 에칭 공정에서 발생한 부생성물이 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면에 층상으로 형성되는 경우가 있다. 이 경우, 상기 층상 부생성물이 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)과, 나중에 성막되는 절연체(275) 사이에 잔존한다. 또한 마찬가지로 층상 부생성물이 절연체(224) 위에 잔존하는 경우가 있다. 상기 층상 부생성물이 절연체(224) 위에 잔존한 상태로 절연체(275)를 성막하면 상기 층상 부생성물로 인하여 절연체(224)에 대한 산소의 첨가가 방해된다. 따라서 절연체(224)의 상면에 접하여 형성된 상기 층상 부생성물은 제거되는 것이 바람직하다.
다음으로, 절연체(224), 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B) 위에 절연체(275)를 성막한다(도 10의 (A) 내지 (D) 참조). 절연체(275)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연체(275)에는 산소의 투과를 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, 절연체(275)로서 스퍼터링법으로 산화 알루미늄을 성막하면 좋다. 스퍼터링법으로 절연체(275)를 성막함으로써 절연체(224)에 산소를 첨가할 수 있다.
다음으로 절연체(275) 위에 절연체(280)가 되는 절연막을 성막한다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어, 상기 절연막으로서 스퍼터링법을 사용하여 산화 실리콘막을 성막하면 좋다. 절연체(280)가 되는 절연막을 산소를 포함하는 분위기에서 스퍼터링법으로 성막함으로써, 과잉 산소를 포함하는 절연체(280)를 형성할 수 있다. 또한 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(280) 내의 수소 농도를 저감할 수 있다. 또한 상기 절연막을 성막하기 전에 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 상기 절연막을 성막하여도 좋다. 이러한 처리를 수행함으로써, 절연체(275)의 표면 등에 흡착된 수분 및 수소를 제거하고, 산화물(230a), 산화물(230b), 산화물층(243B), 및 절연체(224) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 상기 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로 상기 절연체(280)가 되는 절연막에 CMP 처리를 수행하여, 상면이 평탄한 절연체(280)를 형성한다(도 10의 (A) 내지 (D) 참조). 또한 절연체(280) 위에, 예를 들어 스퍼터링법으로 질화 실리콘을 성막하고, 절연체(280)에 도달할 때까지 상기 질화 실리콘에 CMP 처리를 수행하여도 좋다.
다음으로 절연체(280)의 일부, 절연체(275)의 일부, 도전층(242B)의 일부, 산화물층(243B)의 일부, 산화물(230b)의 일부를 가공하여 산화물(230b)까지 도달하는 개구를 형성한다. 상기 개구는 도전체(205)와 중첩되도록 형성되는 것이 바람직하다. 상기 개구가 형성됨으로써, 도전체(242a), 도전체(242b), 산화물(243a), 및 산화물(243b)이 형성된다(도 11의 (A) 내지 (D) 참조). 즉, 복수의 도전체(242) 및 복수의 산화물(243)은 상기 개구에서 분단되어 직선 형상으로 배열된다. 여기서 상기 개구에서 산화물(230b)의 상면이 노출된다.
상기 개구를 형성할 때, 산화물(230b)의 상부가 제거된다. 산화물(230b)의 일부가 제거됨으로써, 산화물(230b)에 홈부가 형성된다. 상기 홈부는 홈부의 깊이에 따라 상기 개구의 형성 공정으로 형성하여도 좋고, 상기 개구의 형성 공정과 다른 공정으로 형성하여도 좋다.
또한 절연체(280)의 일부, 절연체(275)의 일부, 도전층(242B)의 일부, 산화물층(243B)의 일부, 산화물(230b)의 일부의 가공에는 드라이 에칭법 또는 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 상기 가공은 각각 다른 조건으로 수행되어도 좋다. 예를 들어 절연체(280)의 일부를 드라이 에칭법에 의하여 가공하고, 절연체(275)의 일부를 웨트 에칭법에 의하여 가공하고, 산화물층(243B)의 일부, 도전층(242B)의 일부, 및 산화물(230b)의 일부를 드라이 에칭법에 의하여 가공하여도 좋다. 또한 산화물층(243B)의 일부 및 도전층(242B)의 일부의 가공과 산화물(230b)의 일부의 가공은 다른 조건으로 수행하여도 좋다.
여기서 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거하는 것이 바람직하다. 또한 상기 드라이 에칭으로 산화물(230b) 표면에 형성되는 손상 영역을 제거하는 것이 바람직하다. 상기 불순물로서는 절연체(280), 절연체(275), 및 도전층(242B)에 포함되는 성분, 상기 개구의 형성 시에 사용하는 장치에 사용되는 부재에 포함되는 성분, 에칭에 사용하는 가스 또는 액체에 포함되는 성분 등에 기인한 것을 들 수 있다. 상기 불순물로서는, 예를 들어 알루미늄, 실리콘, 탄탈럼, 플루오린, 염소 등이 있다.
특히 알루미늄 또는 실리콘 등의 불순물은 산화물(230b)의 CAAC-OS화를 저해한다. 따라서 알루미늄 또는 실리콘 등의 CAAC-OS화를 저해하는 불순물 원소가 저감 또는 제거되는 것이 바람직하다. 예를 들어 산화물(230b) 및 그 근방에서의 알루미늄 원자의 농도를 5.0atomic% 이하로 하면 좋고, 2.0atomic% 이하가 바람직하고, 1.5atomic% 이하가 더 바람직하고, 1.0atomic% 이하가 더욱 바람직하고, 0.3atomic% 미만이 더더욱 바람직하다.
또한 알루미늄 또는 실리콘 등의 불순물에 의하여 CAAC-OS화가 저해되어 a-like OS(amorphous-like oxide semiconductor)가 된 금속 산화물의 영역을 비CAAC 영역이라고 하는 경우가 있다. 비CAAC 영역에서는 결정 구조의 치밀함이 저하되어 있기 때문에, VOH가 많이 형성되어 트랜지스터가 노멀리 온화되기 쉬워진다. 따라서 산화물(230b)의 비CAAC 영역은 저감 또는 제거되어 있는 것이 바람직하다.
한편, 산화물(230b)은 층상 CAAC 구조를 가지는 것이 바람직하다. 특히, 산화물(230b)의 드레인 하단부까지 CAAC 구조를 가지는 것이 바람직하다. 여기서 트랜지스터(200)에서는 도전체(242a) 또는 도전체(242b) 및 그 근방이 드레인으로서 기능한다. 즉, 도전체(242a)(도전체(242b))의 하단부 근방의 산화물(230b)이 CAAC 구조를 가지는 것이 바람직하다. 이와 같이, 드레인 내압에 현저하게 영향을 미치는 드레인 단부에서도 산화물(230b)의 손상 영역이 제거되고 CAAC 구조를 가짐으로써, 트랜지스터(200)의 전기 특성의 변동을 더 억제할 수 있다. 또한 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
상기 불순물 등을 제거하기 위하여 세정 처리를 수행한다. 세정 방법으로서는 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다. 또한 상기 세정 처리에 의하여, 상기 홈부가 깊어지는 경우가 있다.
웨트 세정으로서는, 암모니아수, 옥살산, 인산, 플루오린화 수소산 등을 탄산수 또는 순수(純水)로 희석한 수용액, 순수, 탄산수 등을 사용하여 세정 처리를 수행하여도 좋다. 또는 이들 수용액, 순수, 또는 탄산수를 사용한 초음파 세정을 수행하여도 좋다. 또는 이들 세정을 적절히 조합하여 수행하여도 좋다.
또한 본 명세서 등에서는 시판의 플루오린화 수소산을 순수로 희석한 수용액을 희석 플루오린화 수소산이라고 하고, 시판의 암모니아수를 순수로 희석한 수용액을 희석 암모니아수라고 하는 경우가 있다. 또한 상기 수용액의 농도, 온도 등은 제거하고자 하는 불순물, 세정되는 반도체 장치의 구성 등에 따라 적절히 조정하면 좋다. 희석 암모니아수의 암모니아 농도는 0.01% 이상 5% 이하, 바람직하게는 0.1% 이상 0.5% 이하로 하면 좋다. 또한 희석 플루오린화 수소산의 플루오린화 수소 농도는 0.01ppm 이상 100ppm 이하, 바람직하게는 0.1ppm 이상 10ppm 이하로 하면 좋다.
또한 초음파 세정에는 200kHz 이상, 바람직하게는 900kHz 이상의 주파수를 사용하는 것이 바람직하다. 상기 주파수를 사용함으로써, 산화물(230b) 등에 대한 대미지를 저감할 수 있다.
또한 상기 세정 처리를 여러 번 수행하여도 좋고, 세정 처리마다 세정액을 변경하여도 좋다. 예를 들어, 제 1 세정 처리로서 희석 플루오린화 수소산 또는 희석 암모니아수를 사용한 처리를 수행하고, 제 2 세정 처리로서 순수 또는 탄산수를 사용한 처리를 수행하여도 좋다.
상기 세정 처리로서, 본 실시형태에서는 희석 플루오린화 수소산을 사용하여 웨트 세정을 수행하고, 이어서 순수 또는 탄산수를 사용하여 웨트 세정을 수행한다. 상기 세정 처리를 수행함으로써, 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거할 수 있다. 또한 산화물(230b)의 결정성을 높일 수 있다.
상술한 드라이 에칭 등의 가공 또는 세정 처리에 의하여, 상기 개구와 중첩되며 산화물(230b)과 중첩되지 않는 영역의 절연체(224)의 막 두께가, 산화물(230b)과 중첩되는 영역의 절연체(224)의 막 두께보다 얇아지는 경우가 있다.
상기 에칭 후 또는 상기 세정 후에 가열 처리를 수행하여도 좋다. 가열 처리는 100℃ 이상 450℃ 이하, 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써, 산화물(230a) 및 산화물(230b)에 산소가 공급되므로 산소 결손(VO)을 저감할 수 있다. 또한 이와 같은 열처리를 수행함으로써, 산화물(230b)의 결정성을 향상시킬 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 산소 분위기에서 가열 처리를 수행한 후, 대기에 노출시키지 않고 연속하여 질소 분위기에서 가열 처리를 수행하여도 좋다.
다음으로 절연막(250A)을 성막한다(도 12의 (A) 내지 (D) 참조). 절연막(250A)의 성막 전에 가열 처리를 수행하여도 좋고, 상기 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 절연막(250A)을 성막하여도 좋다. 또한 상기 가열 처리는 산소를 포함하는 분위기에서 수행하는 것이 바람직하다. 이러한 처리를 수행함으로써, 산화물(230b)의 표면 등에 흡착된 수분 및 수소를 제거하고, 산화물(230a) 및 산화물(230b) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다.
절연막(250A)은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 성막할 수 있다. 또한 절연막(250A)은 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 성막하는 것이 바람직하다. 이로써, 절연막(250A)의 수소 농도를 저감할 수 있다. 절연막(250A)은 나중의 공정에서 산화물(230b)과 접하는 절연체(250)가 되기 때문에, 이와 같이 수소 농도가 저감되어 있는 것이 적합하다.
또한 절연막(250A)은 ALD법을 사용하여 성막하는 것이 바람직하다. 미세화된 트랜지스터(200)의 게이트 절연막으로서 기능하는 절연체(250)는, 매우 얇고(예를 들어 5nm 이상 30nm 이하 정도) 편차가 작아지는 막 두께로 할 필요가 있다. ALD법은 전구체와 반응제(산화제)를 번갈아 도입하여 수행되는 성막 방법이고, 이 사이클을 반복하는 횟수에 의하여 막 두께를 조절할 수 있기 때문에, 정밀한 막 두께 조절이 가능하다. 따라서 미세화된 트랜지스터(200)에 요구되는 게이트 절연막의 정밀도를 달성할 수 있다. 또한 도 12의 (B), (C)에 나타낸 바와 같이, 절연막(250A)은 절연체(280) 등에 형성되는 개구의 밑면 및 측면에 높은 피복성으로 성막될 필요가 있다. 상기 개구의 밑면 및 측면에서 원자층을 한 층씩 퇴적시킬 수 있기 때문에, 절연막(250A)을 상기 개구에 양호한 피복성으로 성막할 수 있다.
또한 예를 들어 PECVD법을 사용하여 절연막(250A)의 성막을 수행하는 경우, 수소를 포함하는 성막 가스가 플라스마 내에서 분해되어 대량의 수소 라디칼이 발생한다. 수소 라디칼의 환원 반응에 의하여, 산화물(230b) 내의 산소가 추출되어 VOH가 형성되면, 산화물(230b) 내의 수소 농도가 높아진다. 그러나, ALD법을 사용하여 절연막(250A)을 성막하면, 전구체의 도입 시에도 반응제의 도입 시에도, 수소 라디칼의 발생을 억제할 수 있다. 따라서 ALD법을 사용하여 절연막(250A)을 성막함으로써 산화물(230b) 내의 수소 농도가 높아지는 것을 방지할 수 있다. 예를 들어 절연막(250A)으로서, ALD법을 사용하여 산화 실리콘 등의 실리콘 산화막을 성막하면 좋다.
다음으로 산소를 포함하는 분위기에서 마이크로파 처리를 수행한다(도 12의 (A) 내지 (D) 참조). 여기서 도 12의 (B), (C), (D)에 나타낸 점선은 마이크로파, RF 등의 고주파, 산소 플라스마, 또는 산소 라디칼 등을 나타낸 것이다. 마이크로파 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 마이크로파 처리 장치를 사용하는 것이 바람직하다. 또한 마이크로파 처리 장치는 기판 측에 RF를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있다. 또한 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 이온을 산화물(230b) 내에 효율적으로 도입할 수 있다. 또한 상기 마이크로파 처리는 감압하에서 수행하는 것이 바람직하고, 압력을 60Pa 이상, 바람직하게는 133Pa 이상, 더 바람직하게는 200Pa 이상, 더욱 바람직하게는 400Pa 이상으로 하면 좋다. 또한 산소 유량비(O2/O2+Ar)를 50% 이하, 바람직하게는 10% 이상 30% 이하로 하여 수행하면 좋다. 또한 처리 온도는 750℃ 이하, 바람직하게는 500℃ 이하, 예를 들어 400℃ 정도에서 수행하면 좋다. 또한 산소 플라스마 처리를 수행한 후에, 외기에 노출시키지 않고 연속하여 열처리를 수행하여도 좋다.
도 12의 (B), (C), (D)에 나타낸 바와 같이, 산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하고, 상기 산소 플라스마를 도전체(242a)와 도전체(242b) 사이의 산화물(230b)의 영역에 작용시킬 수 있다. 이때, 마이크로파 또는 RF 등의 고주파를 영역(230bc)에 조사할 수도 있다. 즉, 도 6에 나타낸 영역(230bc)에 마이크로파, RF 등의 고주파, 또는 산소 플라스마 등을 작용시킬 수 있다. 플라스마, 마이크로파 등의 작용에 의하여, 영역(230bc)의 VOH를 분단하여 수소(H)를 영역(230bc)에서 제거할 수 있다. 즉, 영역(230bc)에서 'VOH→H+VO'라는 반응이 일어나, 영역(230bc)의 수소 농도를 저감할 수 있다. 따라서 영역(230bc) 내의 산소 결손 및 VOH를 저감하여, 캐리어 농도를 저하시킬 수 있다. 또한 영역(230bc)에서 형성된 산소 결손에, 상기 산소 플라스마에서 발생한 산소 라디칼 또는 절연체(250)에 포함되는 산소를 공급함으로써, 영역(230bc) 내의 산소 결손을 더 저감하고, 캐리어 농도를 더 저하시킬 수 있다.
한편, 도 6에 나타낸 영역(230ba) 및 영역(230bb) 위에는 도전체(242a) 및 도전체(242b)가 제공된다. 도 12의 (B), (C), (D)에 나타낸 바와 같이, 도전체(242a) 및 도전체(242b)는 마이크로파, RF 등의 고주파, 또는 산소 플라스마 등의 작용을 차폐하기 때문에, 이들 작용은 영역(230ba) 및 영역(230bb)에는 미치지 않는다. 이로써, 마이크로파 처리에 의하여 영역(230ba) 및 영역(230bb)에서 VOH의 저감 및 과잉량의 산소의 공급이 발생하지 않기 때문에, 캐리어 농도의 저하를 방지할 수 있다.
상술한 바와 같이 하여, 산화물 반도체의 영역(230bc)에서 선택적으로 산소 결손 및 VOH를 제거하여, 영역(230bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)에 과잉량의 산소가 공급되는 것을 억제하고, n형을 유지할 수 있다. 이로써, 트랜지스터(200)의 전기 특성의 변동을 억제하고, 기판면 내에서 트랜지스터(200)의 전기 특성에 편차가 생기는 것을 억제할 수 있다.
따라서 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다.
또한 마이크로파 처리 후에 감압 상태를 유지한 상태에서 가열 처리를 수행하여도 좋다. 이러한 처리를 수행함으로써, 절연막(250A) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소를 효율적으로 제거할 수 있다. 또한 수소의 일부는 도전체(242)(도전체(242a) 및 도전체(242b))에 게터링되는 경우가 있다. 또는 마이크로파 처리 후에 감압 상태를 유지한 상태에서 가열 처리를 수행하는 단계를 여러 번 반복하여 수행하여도 좋다. 가열 처리를 반복적으로 수행함으로써, 절연막(250A) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소를 더 효율적으로 제거할 수 있다. 또한 가열 처리의 온도는 300℃ 이상 500℃ 이하로 하는 것이 바람직하다.
또한 마이크로파 처리를 수행하여 절연막(250A)의 막질을 개량함으로써, 수소, 물, 불순물 등의 확산을 억제할 수 있다. 따라서 도전체(260)가 되는 도전막의 성막 등의 후공정, 또는 열처리 등의 후처리로 인하여 절연체(250a)를 통하여 수소, 물, 불순물 등이 산화물(230b), 산화물(230a) 등으로 확산되는 것을 억제할 수 있다.
다음으로 전하 유지막(255A)을 성막한다(도 13의 (A) 내지 (D) 참조). 전하 유지막(255A)은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 성막할 수 있다. 예를 들어 전하 유지막(255A)은 상기 절연막(250A)과 같은 방법을 사용하여 성막하면 좋다.
또한 전하 유지막(255A)은 ALD법을 사용하여 성막하는 것이 바람직하다. 이에 의하여, 전하 유지막(255A)은 얇은 막 두께로 상기 개구에 대하여 양호한 피복성을 가지도록 성막될 수 있다. 예를 들어 전하 유지막(255A)으로서, ALD법을 사용하여 질화 실리콘 등의 실리콘 질화막을 성막하면 좋다.
다음으로 절연막(250B)을 성막한다(도 13의 (A) 내지 (D) 참조). 절연막(250B)은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 성막할 수 있다. 예를 들어 절연막(250B)은 상기 절연막(250A)과 같은 방법을 사용하여 성막하면 좋다.
또한 절연막(250B)은 ALD법을 사용하여 성막하는 것이 바람직하다. 이에 의하여, 절연막(250B)은 얇은 막 두께로 상기 개구에 대하여 양호한 피복성을 가지도록 성막될 수 있다. 예를 들어 절연막(250B)으로서, ALD법을 사용하여 산화 실리콘 등의 실리콘 산화막을 성막하면 좋다.
또한 절연막(250B) 위에 산소의 확산을 억제하는 기능을 가지는 배리어 절연막을 형성하여도 좋다. 이에 의하여, 절연체(250b)에 포함되는 산소가 도전체(260)로 확산되는 것을 억제할 수 있다. 즉, 절연체(250b)에 포함되는 산소로 인하여 도전체(260)가 산화되는 것을 억제할 수 있다. 예를 들어 절연막(250B)은 절연체(222)와 같은 재료를 사용하여 제공할 수 있고, ALD법으로 산화 하프늄 등을 성막하면 좋다.
또한 절연막(250A), 전하 유지막(255A), 절연막(250B), 및 상기 배리어 절연막은 대기 환경에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 처리 장치를 사용하면 좋다. 대기에 개방하지 않고 성막함으로써, 대기 환경으로부터의 수소 등의 불순물 또는 수분이 막에 부착되는 것을 방지할 수 있어, 막의 계면 근방을 청정하게 유지할 수 있다.
또한 도 12에 나타낸 공정에서는, 절연막(250A)의 성막 후에 마이크로파 처리를 수행하였지만 본 발명은 이에 한정되지 않는다. 예를 들어 절연막(250A)의 성막 전에 마이크로파 처리를 수행하여도 좋고, 전하 유지막(255A)의 성막 전 또는 성막 후에 마이크로파 처리를 수행하여도 좋고, 절연막(250B)의 성막 전 또는 성막 후에 마이크로파 처리를 수행하여도 좋고, 상기 배리어 절연막의 성막 전 또는 성막 후에 마이크로파 처리를 수행하여도 좋다. 또한 이들 마이크로파 처리는 한 번뿐만이 아니라 여러 번 수행하여도 좋다. 또한 절연막(250A), 절연막(250B), 및 상기 배리어 절연막의 성막을 PEALD법으로 수행하는 경우, 상기 마이크로파 처리를 PEALD 장치에서의 플라스마로 여기된 반응제(산화제)를 사용한 처리로 대체하여도 좋다. 여기서 반응제(산화제)로서는 산소 가스를 사용하면 좋다.
다음으로 도전체(260a)가 되는 도전막, 도전체(260b)가 되는 도전막을 순차적으로 성막한다. 도전체(260a)가 되는 도전막 및 도전체(260b)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 CVD법을 사용하여 도전체(260a)가 되는 도전막 및 도전체(260b)가 되는 도전막을 성막한다.
다음으로 CMP 처리에 의하여 절연막(250A), 전하 유지막(255A), 절연막(250B), 도전체(260a)가 되는 도전막, 및 도전체(260b)가 되는 도전막을 절연체(280)가 노출될 때까지 연마함으로써, 절연체(250a), 전하 유지층(255), 절연체(250b), 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 14의 (A) 내지 (D) 참조). 이로써, 절연체(250a)는 산화물(230b)에 도달하는 개구 및 산화물(230b)의 홈부의 내벽(측벽 및 밑면)을 덮도록 형성된다. 또한 도전체(260)는 절연체(250) 및 전하 유지층(255)을 개재하여 상기 개구 및 상기 홈부를 매립하도록 형성된다. 전하 유지층(255) 및 절연체(250b)는 절연체(250a)와 도전체(260) 사이에 형성된다.
다음으로 상기 가열 처리와 같은 조건으로 가열 처리를 수행하여도 좋다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여 절연체(250) 및 절연체(280) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 또한 상기 가열 처리 후, 대기에 노출시키지 않고 연속하여 절연체(282)의 성막을 수행하여도 좋다.
다음으로, 절연체(250) 위, 전하 유지층(255) 위, 도전체(260) 위, 및 절연체(280) 위에 절연체(282)를 형성한다(도 15의 (A) 내지 (D) 참조). 절연체(282)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 절연체(282)의 성막은 스퍼터링법을 사용하여 수행되는 것이 바람직하다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(282) 내의 수소 농도를 저감할 수 있다. 또한 스퍼터링법을 사용하여 산소를 포함하는 분위기에서 절연체(282)의 성막을 수행함으로써, 성막하면서 절연체(280)에 산소를 첨가할 수 있다. 이에 의하여 절연체(280)에 과잉 산소를 포함시킬 수 있다. 이때, 기판을 가열하면서 절연체(282)를 성막하는 것이 바람직하다.
본 실시형태에서는 절연체(282)로서, 산소 가스를 포함하는 분위기에서 알루미늄 타깃을 사용하여 펄스 DC 스퍼터링법으로 산화 알루미늄을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 막 두께의 분포를 더 균일하게 하여 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
다음으로 절연체(282) 위에 절연체(283)를 형성한다(도 5의 (A) 내지 (D) 참조). 절연체(283)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 절연체(283)의 성막은 스퍼터링법을 사용하여 수행되는 것이 바람직하다. 성막 가스에 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(283) 내의 수소 농도를 저감할 수 있다. 또한 절연체(283)는 다층으로 하여도 좋다. 예를 들어 스퍼터링법을 사용하여 질화 실리콘을 성막하고, 상기 질화 실리콘 위에 CVD법을 사용하여 질화 실리콘을 성막하여도 좋다. 배리어성이 높은 절연체(283) 및 절연체(212)로 트랜지스터(200)를 끼움으로써, 외부로부터 수분 및 수소가 침입되는 것을 방지할 수 있다.
다음으로 가열 처리를 수행하여도 좋다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 절연체(282)를 성막함으로써 첨가된 산소를 절연체(280), 절연체(250)로 확산시켜 산화물(230)의 채널 형성 영역으로 선택적으로 공급할 수 있다. 또한 상기 가열 처리는 절연체(283)의 형성 후에 한정되지 않고, 절연체(282)의 성막 후 등에 수행하여도 좋다.
상술한 바와 같이, 도 5의 (A) 내지 (D)에 나타낸 트랜지스터(200)를 가지는 반도체 장치를 제작할 수 있다. 도 8의 (A) 내지 도 15의 (A), 도 8의 (B) 내지 도 15의 (B), 도 8의 (C) 내지 도 15의 (C), 및 도 8의 (D) 내지 도 15의 (D)에 나타낸 바와 같이, 본 실시형태에 나타낸 반도체 장치의 제작 방법을 사용함으로써, 트랜지스터(200)를 제작할 수 있다.
<마이크로파 처리 장치>
이하에서는, 상기 반도체 장치의 제작 방법에 사용할 수 있는 마이크로파 처리 장치에 대하여 설명한다.
우선, 반도체 장치 등의 제조 시에 불순물의 혼입이 적은 제조 장치의 구성에 대하여 도 16, 도 17, 및 도 18을 사용하여 설명한다.
도 16은 매엽식 멀티 체임버 제조 장치(2700)의 상면도를 모식적으로 나타낸 것이다. 제조 장치(2700)는 기판을 수용하는 카세트 포트(2761)와, 기판의 얼라인먼트를 수행하는 얼라인먼트 포트(2762)를 가지는 대기 측 기판 공급실(2701)과, 대기 측 기판 공급실(2701)로부터 기판을 반송하는 대기 측 기판 반송실(2702)과, 기판을 반입하며 실내의 압력을 대기압으로부터 감압으로, 또는 감압으로부터 대기압으로 전환하는 로드록실(2703a)과, 기판을 반출하며 실내의 압력을 감압으로부터 대기압으로, 또는 대기압으로부터 감압으로 전환하는 언로드록실(2703b)과, 진공 중의 기판을 반송하는 반송실(2704)과, 체임버(2706a)와, 체임버(2706b)와, 체임버(2706c)와, 체임버(2706d)를 가진다.
또한 대기 측 기판 반송실(2702)은 로드록실(2703a) 및 언로드록실(2703b)과 접속되고, 로드록실(2703a) 및 언로드록실(2703b)은 반송실(2704)과 접속되고, 반송실(2704)은 체임버(2706a), 체임버(2706b), 체임버(2706c), 및 체임버(2706d)와 접속된다.
또한 각 실의 접속부에는 게이트 밸브(GV)가 제공되어 있고, 대기 측 기판 공급실(2701)과 대기 측 기판 반송실(2702)을 제외하고, 각 실을 독립적으로 진공 상태로 유지할 수 있다. 또한 대기 측 기판 반송실(2702)에는 반송 로봇(2763a)이 제공되어 있고, 반송실(2704)에는 반송 로봇(2763b)이 제공되어 있다. 반송 로봇(2763a) 및 반송 로봇(2763b)에 의하여, 제조 장치(2700) 내에서 기판을 반송할 수 있다.
반송실(2704) 및 각 체임버의 배압(전체 압력)은 예를 들어 1×10-4Pa 이하, 바람직하게는 3×10-5Pa 이하, 더 바람직하게는 1×10-5Pa 이하로 한다. 또한 반송실(2704) 및 각 체임버의 질량 전하비(m/z)가 18인 기체 분자(원자)의 부분 압력은, 예를 들어 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하로 한다. 또한 반송실(2704) 및 각 체임버의 m/z가 28인 기체 분자(원자)의 부분 압력은, 예를 들어 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하로 한다. 또한 반송실(2704) 및 각 체임버의 m/z가 44인 기체 분자(원자)의 부분 압력은, 예를 들어 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하로 한다.
또한 반송실(2704) 및 각 체임버 내의 전체 압력 및 부분 압력은, 질량 분석계를 사용하여 측정할 수 있다. 예를 들어 ULVAC, Inc. 제조의 사중극형 질량 분석계(Q-mass라고도 함) Qulee CGM-051을 사용하면 좋다.
또한 반송실(2704) 및 각 체임버는, 외부 누설 또는 내부 누설이 적은 구성으로 하는 것이 바람직하다. 예를 들어 반송실(2704) 및 각 체임버의 누설 레이트를 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하로 한다. 또한 예를 들어 m/z가 18인 기체 분자(원자)의 누설 레이트를 1×10-7Pa·m3/s 이하, 바람직하게는 3×10-8Pa·m3/s 이하로 한다. 또한 예를 들어 m/z가 28인 기체 분자(원자)의 누설 레이트를 1×10-5Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하로 한다. 또한 예를 들어 m/z가 44인 기체 분자(원자)의 누설 레이트를 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하로 한다.
또한 누설 레이트는 상술한 질량 분석계를 사용하여 측정한 전체 압력 및 부분 압력으로부터 도출하면 좋다. 누설 레이트는 외부 누설 및 내부 누설에 의존한다. 외부 누설이란, 미소한 구멍이나 밀봉 불량 등으로 인하여 진공계 외부로부터 기체가 유입되는 것을 말한다. 내부 누설은 진공계 내의 밸브 등의 칸막이로부터의 누설이나 내부의 부재로부터 방출되는 가스에 기인한다. 누설 레이트를 상술한 값 이하로 하기 위해서는, 외부 누설 및 내부 누설의 양면에서 대책을 세울 필요가 있다.
예를 들어 반송실(2704) 및 각 체임버의 개폐 부분은 메탈 개스킷으로 밀봉되는 것이 좋다. 메탈 개스킷에는 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴으로 피복된 금속을 사용하는 것이 바람직하다. 메탈 개스킷은 O링에 비하여 밀착성이 높고, 외부 누설을 저감할 수 있다. 또한 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등으로 피복된 금속의 부동태를 사용함으로써, 메탈 개스킷으로부터 방출되는 불순물을 포함하는 방출 가스가 억제되어, 내부 누설을 저감할 수 있다.
또한 제조 장치(2700)를 구성하는 부재로서, 불순물을 포함하는 가스의 방출이 적은 알루미늄, 크로뮴, 타이타늄, 지르코늄, 니켈, 또는 바나듐을 사용한다. 또한 철, 크로뮴, 및 니켈 등을 포함하는 합금을 상술한 부재로 피복하여 사용하여도 좋다. 철, 크로뮴, 및 니켈 등을 포함하는 합금은 강성이 있고, 열에 강하고, 가공에 적합하다. 여기서 표면적을 축소하기 위하여 부재의 표면 요철을 연마 등에 의하여 저감하면 방출 가스를 저감할 수 있다.
또는 상술한 제조 장치(2700)의 부재를 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등으로 피복하여도 좋다.
제조 장치(2700)의 부재는 가능한 한 금속만으로 구성되는 것이 바람직하고, 예를 들어 석영 등으로 구성되는 관찰 창 등을 설치하는 경우에도, 가스의 방출을 억제하기 위하여 표면을 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등으로 얇게 피복하는 것이 좋다.
반송실(2704) 및 각 체임버에 존재하는 흡착물은 내벽 등에 흡착되어 있기 때문에 반송실(2704) 및 각 체임버의 압력에 영향을 미치지 않지만, 반송실(2704) 및 각 체임버를 배기한 경우에 가스 방출의 원인이 된다. 그러므로 누설 레이트와 배기 속도에 상관성은 없지만, 배기 능력이 높은 펌프를 사용하여 반송실(2704) 및 각 체임버에 존재하는 흡착물을 가능한 한 이탈시키고, 미리 배기를 하는 것이 중요하다. 또한 흡착물의 이탈을 촉진시키기 위하여, 반송실(2704) 및 각 체임버에 대하여 베이킹을 실시하여도 좋다. 베이킹을 실시함으로써 흡착물의 이탈 속도를 10배 정도 높일 수 있다. 베이킹은 100℃ 이상 450℃ 이하에서 실시하면 좋다. 이때, 불활성 가스를 반송실(2704) 및 각 체임버에 도입하면서 흡착물을 제거하면, 배기만으로는 이탈되기 어려운 물 등의 이탈 속도를 더 높일 수 있다. 또한 도입하는 불활성 가스를 베이킹의 온도와 같은 정도로 가열함으로써, 흡착물의 이탈 속도를 더 높일 수 있다. 여기서 불활성 가스로서는 희가스를 사용하는 것이 바람직하다.
또는 가열한 희가스 등의 불활성 가스 또는 산소 등을 도입함으로써 반송실(2704) 및 각 체임버 내의 압력을 높이고, 일정한 시간이 경과한 후에 반송실(2704) 및 각 체임버를 배기하는 처리를 다시 수행하는 것이 바람직하다. 가열된 가스를 도입하면 반송실(2704) 및 각 체임버 내의 흡착물을 이탈시킬 수 있고, 반송실(2704) 및 각 체임버 내에 존재하는 불순물을 저감할 수 있다. 또한 이 처리는 2번 이상 30번 이하, 바람직하게는 5번 이상 15번 이하의 범위에서 반복적으로 수행하는 것이 효과적이다. 구체적으로는, 온도가 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하인 불활성 가스 또는 산소 등을 도입함으로써 반송실(2704) 및 각 체임버 내의 압력을 0.1Pa 이상 10kPa 이하, 바람직하게는 1Pa 이상 1kPa 이하, 더 바람직하게는 5Pa 이상 100Pa 이하로 하고, 압력을 유지하는 기간을 1분 이상 300분 이하, 바람직하게는 5분 이상 120분 이하로 하면 좋다. 그 후, 반송실(2704) 및 각 체임버를 5분 이상 300분 이하, 바람직하게는 10분 이상 120분 이하의 기간 배기한다.
다음으로 체임버(2706b) 및 체임버(2706c)에 대하여 도 17에 나타낸 단면 모식도를 사용하여 설명한다.
체임버(2706b) 및 체임버(2706c)는 예를 들어 피처리물에 대하여 마이크로파 처리를 수행할 수 있는 체임버이다. 또한 체임버(2706b)와 체임버(2706c)는 마이크로파 처리를 수행할 때의 분위기만 다르다. 그 외의 구성은 공통되기 때문에, 이하에서는 통틀어 설명한다.
체임버(2706b) 및 체임버(2706c)는 슬롯 안테나판(2808)과, 유전체판(2809)과, 기판 홀더(2812)와, 배기구(2819)를 가진다. 또한 체임버(2706b) 및 체임버(2706c)의 외부 등에는 가스 공급원(2801)과, 밸브(2802)와, 고주파 발생기(2803)와, 도파관(2804)과, 모드 변환기(2805)와, 가스관(2806)과, 도파관(2807)과, 매칭 박스(2815)와, 고주파 전원(2816)과, 진공 펌프(2817)와, 밸브(2818)가 제공된다.
고주파 발생기(2803)는 도파관(2804)을 통하여 모드 변환기(2805)에 접속되어 있다. 모드 변환기(2805)는 도파관(2807)을 통하여 슬롯 안테나판(2808)에 접속되어 있다. 슬롯 안테나판(2808)은 유전체판(2809)과 접하여 배치된다. 또한 가스 공급원(2801)은 밸브(2802)를 통하여 모드 변환기(2805)에 접속되어 있다. 그리고 모드 변환기(2805), 도파관(2807), 및 유전체판(2809)을 지나가는 가스관(2806)을 통하여 체임버(2706b) 및 체임버(2706c)에 가스가 공급된다. 또한 진공 펌프(2817)는 밸브(2818) 및 배기구(2819)를 통하여 체임버(2706b) 및 체임버(2706c)로부터 가스 등을 배기하는 기능을 가진다. 또한 고주파 전원(2816)은 매칭 박스(2815)를 통하여 기판 홀더(2812)에 접속되어 있다.
기판 홀더(2812)는 기판(2811)을 유지하는 기능을 가진다. 예를 들어 기판(2811)의 정전 척(electrostatic chuck) 또는 기계 척(mechanical chuck)으로서의 기능을 가진다. 또한 고주파 전원(2816)으로부터 전력을 공급받는 전극으로서의 기능을 가진다. 또한 내부에 가열 기구(2813)를 가지고, 기판(2811)을 가열하는 기능을 가진다.
진공 펌프(2817)로서는, 예를 들어 드라이 펌프, 메커니컬 부스터 펌프, 이온 펌프, 타이타늄 서블리메이션 펌프, 크라이오펌프(cryopump), 또는 터보 분자 펌프 등을 사용할 수 있다. 또한 진공 펌프(2817)에 더하여 크라이오 트랩을 사용하여도 좋다. 크라이오펌프 및 크라이오 트랩을 사용하면, 물을 효율적으로 배기할 수 있어 특히 바람직하다.
또한 가열 기구(2813)는, 예를 들어 저항 발열체 등을 사용하여 가열하는 가열 기구로 하면 좋다. 또는 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의하여 가열하는 가열 기구로 하여도 좋다. 예를 들어 GRTA(Gas Rapid Thermal Annealing) 또는 LRTA(Lamp Rapid Thermal Annealing) 등의 RTA(Rapid Thermal Annealing)를 사용할 수 있다. GRTA에서는 고온 가스를 사용하여 가열 처리를 수행한다. 가스로서는 불활성 가스가 사용된다.
또한 가스 공급원(2801)은 질량 유량 제어기를 통하여 정제기와 접속되어 있어도 좋다. 가스로서는 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 가스를 사용하는 것이 바람직하다. 예를 들어 산소 가스, 질소 가스, 및 희가스(아르곤 가스 등)를 사용하면 좋다.
유전체판(2809)으로서는, 예를 들어 산화 실리콘(석영), 산화 알루미늄(알루미나), 또는 산화 이트륨(이트리아) 등을 사용하면 좋다. 또한 유전체판(2809)의 표면에 다른 보호층이 더 형성되어도 좋다. 보호층에는 산화 마그네슘, 산화 타이타늄, 산화 크로뮴, 산화 지르코늄, 산화 하프늄, 산화 탄탈럼, 산화 실리콘, 산화 알루미늄, 또는 산화 이트륨 등을 사용하면 좋다. 유전체판(2809)은 후술하는 고밀도 플라스마(2810) 중 특히 밀도가 높은 영역에 노출되기 때문에, 보호층을 제공하면 손상을 완화시킬 수 있다. 그 결과, 처리 시의 파티클 증가 등을 억제할 수 있다.
고주파 발생기(2803)는 예를 들어 0.3GHz 이상 3.0GHz 이하, 0.7GHz 이상 1.1GHz 이하, 또는 2.2GHz 이상 2.8GHz 이하의 마이크로파를 발생시키는 기능을 가진다. 고주파 발생기(2803)에 의하여 발생시킨 마이크로파는, 도파관(2804)을 통하여 모드 변환기(2805)로 전달된다. 모드 변환기(2805)에서는, TE 모드로서 전달된 마이크로파가 TEM 모드로 변환된다. 그리고 마이크로파는 도파관(2807)을 통하여 슬롯 안테나판(2808)에 전달된다. 슬롯 안테나판(2808)에는 복수의 슬롯 구멍이 제공되어 있고, 마이크로파는 상기 슬롯 구멍 및 유전체판(2809)을 통과한다. 그리고 유전체판(2809)의 아래쪽에 전계를 발생시키고, 고밀도 플라스마(2810)를 생성할 수 있다. 고밀도 플라스마(2810)에는, 가스 공급원(2801)으로부터 공급된 가스 종류에 따른 이온 및 라디칼이 존재한다. 예를 들어 산소 라디칼 등이 존재한다.
이때, 고밀도 플라스마(2810)에서 생성된 이온 및 라디칼에 의하여, 기판(2811) 위의 막 등을 개질할 수 있다. 또한 고주파 전원(2816)을 사용하여 기판(2811) 측에 바이어스를 인가하는 것이 바람직한 경우가 있다. 고주파 전원(2816)으로서는, 예를 들어 13.56MHz, 27.12MHz 등의 주파수의 RF(Radio Frequency) 전원을 사용하면 좋다. 기판 측에 바이어스를 인가함으로써, 고밀도 플라스마(2810) 내의 이온을 기판(2811) 위의 막 등의 개구부의 깊은 부분까지 효율적으로 도달시킬 수 있다.
예를 들어 체임버(2706b) 또는 체임버(2706c)에서는 가스 공급원(2801)으로부터 산소를 도입함으로써, 고밀도 플라스마(2810)를 사용한 산소 라디칼 처리를 수행할 수 있다.
다음으로 체임버(2706a) 및 체임버(2706d)에 대하여 도 18에 나타낸 단면 모식도를 사용하여 설명한다.
체임버(2706a) 및 체임버(2706d)는 예를 들어 피처리물에 대하여 전자기파의 조사를 수행할 수 있는 체임버이다. 또한 체임버(2706a)와 체임버(2706d)는 전자기파의 종류만 다르다. 그 외의 구성은 공통되는 부분이 많기 때문에, 이하에서는 통틀어 설명한다.
체임버(2706a) 및 체임버(2706d)는 하나 또는 복수의 램프(2820)와, 기판 홀더(2825)와, 가스 도입구(2823)와, 배기구(2830)를 가진다. 또한 체임버(2706a) 및 체임버(2706d)의 외부 등에는 가스 공급원(2821)과, 밸브(2822)와, 진공 펌프(2828)와, 밸브(2829)가 제공된다.
가스 공급원(2821)은 밸브(2822)를 통하여 가스 도입구(2823)에 접속되어 있다. 진공 펌프(2828)는 밸브(2829)를 통하여 배기구(2830)에 접속되어 있다. 램프(2820)는 기판 홀더(2825)와 대향하여 배치되어 있다. 기판 홀더(2825)는 기판(2824)을 유지하는 기능을 가진다. 또한 기판 홀더(2825)는 내부에 가열 기구(2826)를 가지고, 기판(2824)을 가열하는 기능을 가진다.
램프(2820)로서는, 예를 들어 가시광 또는 자외광 등의 전자기파를 방사하는 기능을 가지는 광원을 사용하면 좋다. 예를 들어 파장 10nm 이상 2500nm 이하, 500nm 이상 2000nm 이하, 또는 40nm 이상 340nm 이하에 피크를 가지는 전자기파를 방사하는 기능을 가지는 광원을 사용하면 좋다.
예를 들어 램프(2820)로서는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 또는 고압 수은 램프 등의 광원을 사용하면 좋다.
예를 들어 램프(2820)로부터 방사되는 전자기파는, 그 일부 또는 전부가 기판(2824)에 흡수됨으로써 기판(2824) 위의 막 등을 개질할 수 있다. 예를 들어 결함의 생성 또는 저감, 혹은 불순물의 제거 등을 할 수 있다. 또한 기판(2824)을 가열하면서 수행하면, 결함의 생성 또는 저감, 혹은 불순물의 제거 등을 효율적으로 할 수 있다.
또는 예를 들어 램프(2820)로부터 방사되는 전자기파에 의하여, 기판 홀더(2825)를 발열시켜, 기판(2824)을 가열하여도 좋다. 그 경우, 기판 홀더(2825)의 내부에 가열 기구(2826)를 가지지 않아도 된다.
진공 펌프(2828)에 대해서는 진공 펌프(2817)에 대한 기재를 참조한다. 또한 가열 기구(2826)에 대해서는 가열 기구(2813)에 대한 기재를 참조한다. 또한 가스 공급원(2821)에 대해서는 가스 공급원(2801)에 대한 기재를 참조한다.
상술한 제조 장치를 사용함으로써, 피처리물에 대한 불순물의 혼입을 억제하면서 막의 개질 등을 할 수 있다.
본 발명의 일 형태에 의하여, 기억 용량이 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 전계 효과 이동도가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 오프 전류가 작은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 소비 전력이 낮은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신규 반도체 장치를 제공할 수 있다.
상술한 바와 같이, 본 실시형태에 나타낸 구성, 방법 등은 본 실시형태에 나타낸 다른 구성, 방법, 다른 실시형태에 나타내는 구성, 방법, 또는 실시예에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 반도체 장치의 일 형태에 대하여 도 19 내지 도 20을 사용하여 설명한다.
[기억 장치 1]
본 발명의 일 형태에 따른 반도체 장치(기억 장치)의 일례를 도 19에 나타내었다. 본 발명의 일 형태의 반도체 장치는 트랜지스터(200) 및 트랜지스터(201)가 트랜지스터(300) 위쪽에 제공된다. 또한 트랜지스터(200)로서는, 위의 실시형태에서 설명한 트랜지스터(200)를 사용할 수 있다. 또한 트랜지스터(201)는 위의 실시형태에 나타낸 트랜지스터(12) 또는 트랜지스터(14)에 대응하고, 전하 유지층(255) 및 절연체(250b)가 제공되어 있지 않은 점을 제외하면 트랜지스터(200)와 같은 구조이다.
도 19에 나타낸 반도체 장치에서, 트랜지스터(300) 위에는 실시형태 1에 나타낸 반도체 장치와 같은 구조가 제공된다. 즉, 트랜지스터(300) 위에는 실시형태 1에 나타낸 스트링이 복수로 배열되어 제공된다. 상기 스트링에서는, 2개의 트랜지스터(201) 사이에 복수의 트랜지스터(200)가 제공되고, 이들의 소스와 드레인이 직렬로 접속된다.
위의 실시형태에 나타낸 바와 같이, In-M-Zn 산화물 등의 금속 산화물은 스퍼터링법 등을 사용하여 기판 위에 성막할 수 있다. 따라서 실리콘 기판에 형성된 트랜지스터(300) 등으로 구성되는 구동 회로 등 위에 중첩시켜, 트랜지스터(200) 및 트랜지스터(201) 등으로 형성되는 메모리 셀 어레이를 제공할 수 있다. 이에 의하여, 하나의 칩에 제공되는 주변 회로의 점유 면적을 저감시키고, 메모리 셀 어레이의 점유 면적을 늘릴 수 있기 때문에, 반도체 장치의 기억 용량을 늘릴 수 있다.
또한 도 19에 나타낸 기억 장치에서는, 메모리 셀을 매트릭스로 배치함으로써 메모리 셀 어레이를 구성할 수 있다.
<트랜지스터(300)>
트랜지스터(300)는 기판(311) 위에 제공되고, 게이트로서 기능하는 도전체(316), 게이트 절연체로서 기능하는 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 그리고 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다. 트랜지스터(300)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
여기서 도 19에 나타낸 트랜지스터(300)에서는 채널이 형성되는 반도체 영역(313)(기판(311)의 일부)이 볼록 형상을 가진다. 또한 절연체(315)를 개재하여 반도체 영역(313)의 측면 및 상면을 덮도록 도전체(316)가 제공된다. 또한 도전체(316)에는 일함수를 조정하는 재료를 사용하여도 좋다. 이와 같은 트랜지스터(300)는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고도 불린다. 또한 볼록부의 상부와 접하여, 볼록부를 형성하기 위한 마스크로서 기능하는 절연체를 가져도 좋다. 또한 여기서는 반도체 기판의 일부를 가공하여 볼록부를 형성하는 경우에 대하여 설명하였지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체막을 형성하여도 좋다.
또한 도 19에 나타낸 트랜지스터(300)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
<배선층>
각 구조체 사이에는 층간막, 배선, 및 플러그 등이 제공된 배선층이 제공되어도 좋다. 또한 배선층은 설계에 따라 복수 층 제공할 수 있다. 여기서 플러그 또는 배선으로서의 기능을 가지는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
예를 들어 트랜지스터(300) 위에는 층간막으로서 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서 기능한다.
또한 층간막으로서 기능하는 절연체는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 19에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 플러그 또는 배선으로서 기능한다.
절연체(354) 및 도전체(356) 위에는 절연체(210)가 제공되어 있다. 절연체(210) 위에는 위의 실시형태에 나타낸 절연체(212), 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(280), 절연체(282), 및 절연체(283)가 제공되고, 이들 절연체 내에 트랜지스터(200) 및 트랜지스터(201)가 형성된다.
또한 트랜지스터(201)의 소스 전극 또는 드레인 전극의 상면에 접하여, 플러그로서 기능하는 도전체(240)가 제공된다. 또한 플러그로서 기능하는 도전체(240)의 측면에 접하여 절연체(241)가 제공된다. 또한 절연체(283) 위 및 도전체(240) 위에는 도전체(240)에 전기적으로 접속되고, 배선으로서 기능하는 도전체(246)가 제공된다. 또한 절연체(283) 위에서 절연체(280)와 중첩되지 않는 영역에 절연체(274)가 제공된다. 또한 도전체(246) 위 및 절연체(283) 위에는 절연체(286)가 제공된다. 절연체(286) 위에 절연체(287)가 제공된다.
층간막으로서 사용할 수 있는 절연체로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
예를 들어 절연체(210), 절연체(352), 및 절연체(354) 등은 비유전율이 낮은 절연체인 것이 바람직하다. 예를 들어 상기 절연체는 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 또는 상기 절연체는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘과, 수지의 적층 구조를 가지는 것이 바람직하다. 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에, 수지와 조합함으로써 열적으로 안정적이며 비유전율이 낮은 적층 구조로 할 수 있다. 수지로서는, 예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 또는 아크릴 등이 있다.
또한 산화물 반도체를 사용한 트랜지스터는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 따라서 절연체(214), 절연체(212), 및 절연체(350) 등으로서는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하면 좋다.
수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층하여 사용하면 좋다. 구체적으로는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용할 수 있다.
배선, 플러그에 사용할 수 있는 도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄 등 중에서 선택된 금속 원소를 1종류 이상 포함하는 재료를 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
예를 들어 도전체(328), 도전체(330), 및 도전체(356) 등으로서는, 상기 재료로 형성되는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 낮출 수 있다.
<산화물 반도체가 제공된 층의 배선 또는 플러그>
또한 트랜지스터(200), 트랜지스터(201)에 산화물 반도체를 사용하는 경우, 산화물 반도체 근방에 과잉 산소 영역을 가지는 절연체를 제공하는 경우가 있다. 그 경우, 상기 과잉 산소 영역을 가지는 절연체와, 상기 과잉 산소 영역을 가지는 절연체에 제공하는 도전체 사이에 배리어성을 가지는 절연체를 제공하는 것이 바람직하다.
예를 들어 도 19에서는 과잉 산소를 포함하는 절연체(280)와, 도전체(240) 사이에 절연체(241)를 제공하는 것이 좋다. 절연체(241)와, 절연체(275), 절연체(282), 및 절연체(283)가 접하여 제공되면, 절연체(224) 및 트랜지스터(200)는 배리어성을 가지는 절연체로 밀봉될 수 있다.
즉, 절연체(241)를 제공함으로써, 절연체(224) 및 절연체(280)에 포함되는 과잉 산소가 도전체(240)에 흡수되는 것을 억제할 수 있다. 또한 절연체(241)를 가짐으로써, 불순물인 수소가 도전체(240)를 통하여 트랜지스터(200)로 확산되는 것을 억제할 수 있다.
또한 절연체(241)로서는, 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 특히 질화 실리콘은 수소에 대한 배리어성이 높기 때문에 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물 등을 사용할 수 있다.
또한 위의 실시형태에 나타낸 바와 같이, 트랜지스터(200)는 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)로 밀봉되는 구성으로 하여도 좋다. 이와 같은 구성으로 함으로써, 절연체(274) 등에 포함되는 수소가 절연체(280) 등에 혼입되는 것을 저감할 수 있다.
여기서 절연체(283) 및 절연체(282)에는 도전체(240)가 관통되어 있지만, 상술한 바와 같이 절연체(241)가 도전체(240)에 접하여 제공되어 있다. 이에 의하여, 도전체(240)를 통하여 절연체(212), 절연체(214), 절연체(282), 및 절연체(283) 내측에 혼입되는 수소를 저감할 수 있다. 이러한 식으로, 절연체(212), 절연체(214), 절연체(282), 절연체(283), 및 절연체(241)로 트랜지스터(200)를 밀봉하여, 절연체(274) 등에 포함되는 수소 등의 불순물이 외측으로부터 혼입되는 것을 저감할 수 있다.
또한 절연체(286)로서는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하는 것이 바람직하다. 여기서 도전체(246)의 상면 및 도전체(246)의 측면은 절연체(286)와 접하고, 도전체(246)의 하면은 절연체(283)와 접한다. 즉, 도전체(246)는 절연체(283) 및 절연체(286)로 감싸인 구성으로 할 수 있다. 이와 같은 구성으로 함으로써, 외부로부터의 산소의 투과를 억제하고, 도전체(246)의 산화를 방지할 수 있다. 또한 도전체(246)로부터 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있어 바람직하다.
<다이싱 라인>
이하에서는, 대면적 기판을 반도체 소자마다 분단함으로써, 복수의 반도체 장치를 칩 형상으로 얻는 경우에 제공되는 다이싱 라인(스크라이브 라인, 분단 라인, 또는 절단 라인이라고 하는 경우가 있음)에 대하여 설명한다. 분단 방법으로서는, 예를 들어 우선 기판에 반도체 소자를 분단하기 위한 홈(다이싱 라인)을 형성한 후, 다이싱 라인에서 절단하여, 복수의 반도체 장치로 분단(분할)하는 경우가 있다.
여기서 예를 들어 도 19에 나타낸 바와 같이 절연체(283)와 절연체(212)가 접하는 영역이 다이싱 라인과 중첩되도록 설계하는 것이 바람직하다. 즉, 복수의 트랜지스터(200)를 가지는 메모리 셀의 가장자리에 제공되는 다이싱 라인이 되는 영역 근방에서, 절연체(282), 절연체(280), 절연체(275), 절연체(224), 절연체(222), 절연체(216), 및 절연체(214)에 개구를 제공한다.
즉, 절연체(282), 절연체(280), 절연체(275), 절연체(224), 절연체(222), 절연체(216), 및 절연체(214)에 제공된 개구에서 절연체(212)와 절연체(283)가 접한다. 예를 들어 이때 절연체(212)와 절연체(283)를 동일한 재료 및 동일한 방법을 사용하여 형성하여도 좋다. 절연체(212) 및 절연체(283)를 동일한 재료 및 동일한 방법으로 제공함으로써, 밀착성을 높일 수 있다. 예를 들어 질화 실리콘을 사용하는 것이 바람직하다.
상기 구조에 의하여, 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)로 트랜지스터(200) 및 트랜지스터(201)를 감쌀 수 있다. 절연체(212), 절연체(214), 절연체(282), 및 절연체(283) 중 적어도 하나는 산소, 수소, 및 물의 확산을 억제하는 기능을 가지기 때문에, 본 실시형태에 나타내는 반도체 소자가 형성된 회로 영역마다 기판을 분단함으로써 복수의 칩으로 가공하여도 분단된 기판의 측면 방향으로부터 수소 또는 물 등의 불순물이 혼입되어 트랜지스터(200)로 확산되는 것을 방지할 수 있다.
또한 상기 구조에 의하여, 절연체(280) 및 절연체(224)의 과잉 산소가 외부로 확산되는 것을 방지할 수 있다. 따라서 절연체(280) 및 절연체(224)의 과잉 산소는 트랜지스터(200)에서의 채널이 형성되는 산화물에 효율적으로 공급된다. 상기 산소에 의하여, 트랜지스터(200)에서의 채널이 형성되는 산화물의 산소 결손을 저감할 수 있다. 이로써, 트랜지스터(200)에서의 채널이 형성되는 산화물을 결함 준위 밀도가 낮고, 안정적인 특성을 가지는 산화물 반도체로 할 수 있다. 즉, 트랜지스터(200)의 전기 특성의 변동을 억제하면서, 신뢰성을 향상시킬 수 있다.
또한 복수의 스트링을 가지는 셀 어레이를 평면뿐만 아니라 적층하는 구성으로 하여도 좋다. 도 20에 셀 어레이(610)를 n층 적층하는 구성의 단면도를 나타내었다. 도 20에 나타낸 바와 같이, 복수의 셀 어레이(셀 어레이(610_1) 내지 셀 어레이(610_n))를 적층함으로써, 셀 어레이의 점유 면적을 증가시키지 않고, 셀을 집적하여 배치할 수 있다. 즉, 3D 셀 어레이를 구성할 수 있다. 상기와 같이 함으로써, 메모리 셀의 고집적화를 도모하고, 기억 용량이 큰 반도체 장치를 제공할 수 있다.
본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태 등에 나타내는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태에 따른 산화물을 반도체에 사용한 트랜지스터(이하, OS 트랜지스터라고 하는 경우가 있음)가 적용된 기억 장치(이하, OS 메모리 장치라고 하는 경우가 있음)에 대하여 도 21의 (A), (B), 및 도 22를 사용하여 설명한다.
<기억 장치의 구성예>
도 21의 (A)에 OS 메모리 장치의 구성의 일례를 나타내었다. 기억 장치(1400)는 주변 회로(1411) 및 메모리 셀 어레이(1470)를 가진다. 주변 회로(1411)는 행 회로(1420), 열 회로(1430), 출력 회로(1440), 및 컨트롤 로직 회로(1460)를 가진다.
열 회로(1430)는 예를 들어 열 디코더, 프리차지 회로, 감지 증폭기, 기록 회로 등을 가진다. 프리차지 회로는 배선을 프리차지하는 기능을 가진다. 감지 증폭기는 메모리 셀로부터 판독된 데이터 신호를 증폭하는 기능을 가진다. 또한 상기 배선은 메모리 셀 어레이(1470)가 가지는 메모리 셀에 접속되는 배선이다. 증폭된 데이터 신호는 출력 회로(1440)를 통하여 데이터 신호(RDATA)로서 기억 장치(1400)의 외부에 출력된다. 또한 행 회로(1420)는, 예를 들어 행 디코더, 워드선 드라이버 회로 등을 가지고, 액세스하는 행을 선택할 수 있다.
기억 장치(1400)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(1411)용 고전원 전압(VDD), 메모리 셀 어레이(1470)용 고전원 전압(VIL)이 공급된다. 또한 기억 장치(1400)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더 및 열 디코더에 입력되고, 데이터 신호(WDATA)는 기록 회로에 입력된다.
컨트롤 로직 회로(1460)는 외부로부터 입력되는 제어 신호(CE, WE, RE)를 처리하고, 행 디코더, 열 디코더의 제어 신호를 생성한다. 제어 신호(CE)는 칩 인에이블 신호이고, 제어 신호(WE)는 기록 인에이블 신호이고, 제어 신호(RE)는 판독 인에이블 신호이다. 컨트롤 로직 회로(1460)가 처리하는 신호는 이들에 한정되지 않고, 필요에 따라 다른 제어 신호를 입력하면 좋다.
메모리 셀 어레이(1470)의 회로도의 일례를 도 22에 나타내었다. 도 22에 나타낸 메모리 셀 어레이는 n개의 스트링과 m개의 배선(WL)이 서로 직교하여 제공되고, mХn개의 메모리 셀(MC)이 매트릭스로 배치된다. 여기서 n, m은 각각 2 이상의 자연수이다.
메모리 셀 어레이(1470)의 스트링은 m개의 메모리 셀(MC)의 소스와 드레인이 직렬로 접속되고, m개의 메모리 셀(MC)의 한쪽 단부에는 트랜지스터(ST1)의 드레인이 접속되고, m개의 메모리 셀(MC)의 다른 쪽 단부에는 트랜지스터(ST2)의 소스가 접속된다. 상기 스트링은 실시형태 1에 나타낸 스트링과 같은 구조를 가지고, 메모리 셀(MC)은 트랜지스터(10), 트랜지스터(ST1)는 트랜지스터(14), 트랜지스터(ST2)는 트랜지스터(12)에 대응한다. 따라서 스트링 및 메모리 셀 어레이(1470)의 자세한 구성에 대해서는 위의 실시형태의 기재를 참작할 수 있다.
스트링의 양쪽 단부에는 트랜지스터(ST1)의 소스에 접속된 배선(SL)과 트랜지스터(ST2)의 드레인에 접속된 배선(BL)이 제공된다. 예를 들어 배선(BL_1) 내지 배선(BL_n)은 열 회로(1430)에 접속되는 구성으로 하면 좋다. 또한 예를 들어 배선(SL_1) 내지 배선(SL_n)도 열 회로(1430)에 접속되는 구성으로 하여도 좋다.
또한 각 스트링의 메모리 셀(MC)의 게이트는 행마다 배선(WL_1) 내지 배선(WL_m)에 접속되고, m개의 페이지를 형성한다. 또한 각 스트링의 트랜지스터(ST1)의 게이트는 배선(SGS)에 접속되고, 각 스트링의 트랜지스터(ST2)의 게이트는 배선(SGB)에 접속된다. 예를 들어 배선(WL_1) 내지 배선(WL_m), 배선(SGS), 및 배선(SGB)은 행 회로(1420)에 접속되는 구성으로 하면 좋다.
또한 메모리 셀 어레이(1470)는 도 22에 나타낸 n개의 스트링을 하나의 블록으로 하고, 복수의 블록을 더 가지는 구성으로 하여도 좋다.
또한 도 21의 (A)에서는 주변 회로(1411)와 메모리 셀 어레이(1470)를 동일 평면상에 형성하는 예를 나타내었지만, 본 실시형태는 이에 한정되는 것이 아니다. 예를 들어 도 21의 (B)에 나타낸 바와 같이, 주변 회로(1411)의 일부 위에 중첩되도록 메모리 셀 어레이(1470)를 제공하여도 좋다. 예를 들어 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하여도 좋다.
위의 실시형태에 나타낸 바와 같이, In-M-Zn 산화물 등의 금속 산화물은 스퍼터링법 등을 사용하여 기판 위에 성막할 수 있다. 따라서 실리콘 기판에 형성한 주변 회로(1411) 위에 중첩시켜 메모리 셀 어레이(1470)를 제공할 수 있다. 이에 의하여, 하나의 칩에 제공되는 주변 회로의 점유 면적을 저감시키고, 메모리 셀 어레이의 점유 면적을 늘릴 수 있기 때문에, 반도체 장치의 기억 용량을 늘릴 수 있다.
또한 메모리 셀 어레이(1470)를 복수로 적층하는 구성으로 하여도 좋다. 복수의 메모리 셀 어레이(1470)를 적층함으로써 메모리 셀 어레이(1470)의 점유 면적을 늘리지 않고, 메모리 셀을 집적하여 배치할 수 있다. 즉, 3D 셀 어레이를 구성할 수 있다. 상기와 같이 함으로써, 메모리 셀의 고집적화를 도모하고, 기억 용량이 큰 반도체 장치를 제공할 수 있다.
또한 본 실시형태에 나타낸 주변 회로(1411), 메모리 셀 어레이(1470) 등의 구성은 상기에 한정되지 않는다. 이들 회로 및 상기 회로에 접속되는 배선, 회로 소자 등의 배치 또는 기능은 필요에 따라 변경, 삭제, 또는 추가되어도 좋다.
본 실시형태에 나타낸 구성은 다른 실시형태 등에 나타내는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 도 23의 (A) 및 (B)를 사용하여 본 발명의 반도체 장치가 실장된 칩(1200)의 일례에 대하여 설명한다. 칩(1200)에는 복수의 회로(시스템)가 실장되어 있다. 이와 같이, 복수의 회로(시스템)를 하나의 칩에 집적하는 기술을 시스템 온 칩(System on Chip: SoC)이라고 부르는 경우가 있다.
도 23의 (A)에 나타낸 바와 같이, 칩(1200)은 CPU(1211), GPU(1212), 하나 또는 복수의 아날로그 연산부(1213), 하나 또는 복수의 메모리 컨트롤러(1214), 하나 또는 복수의 인터페이스(1215), 하나 또는 복수의 네트워크 회로(1216) 등을 가진다.
칩(1200)에는 범프(도시하지 않았음)가 제공되고, 도 23의 (B)에 나타낸 바와 같이 인쇄 회로 기판(Printed Circuit Board: PCB)(1201)의 제 1 면에 접속된다. 또한 PCB(1201)의 제 1 면의 뒷면에는 복수의 범프(1202)가 제공되고, 마더보드(1203)에 접속된다.
마더보드(1203)에는 DRAM(1221), 플래시 메모리(1222) 등의 기억 장치가 제공되어도 좋다. 플래시 메모리(1222)로서, 위의 실시형태에 나타낸 반도체 장치를 사용하는 것이 바람직하다. 위의 실시형태에 나타낸 반도체 장치를 플래시 메모리(1222)에 사용함으로써, 플래시 메모리(1222)의 기억 용량을 늘릴 수 있다.
CPU(1211)는 복수의 CPU 코어를 가지는 것이 바람직하다. 또한 GPU(1212)는 복수의 GPU 코어를 가지는 것이 바람직하다. 또한 CPU(1211) 및 GPU(1212)는 각각 일시적으로 데이터를 저장하는 메모리를 가져도 좋다. 또는 CPU(1211) 및 GPU(1212)에 공통된 메모리가 칩(1200)에 제공되어도 좋다. 또한 GPU(1212)는 다수의 데이터의 병렬 계산에 적합하고, 화상 처리나 적화 연산(product-sum operation)에 사용할 수 있다. GPU(1212)에 화상 처리 회로나 적화 연산 회로를 제공함으로써, 화상 처리 및 적화 연산을 저소비 전력으로 실행할 수 있다.
또한 CPU(1211) 및 GPU(1212)가 동일한 칩에 제공되면, CPU(1211)와 GPU(1212) 간의 배선을 짧게 할 수 있기 때문에, CPU(1211)로부터 GPU(1212)로의 데이터 전송(轉送), CPU(1211) 및 GPU(1212)가 가지는 메모리 간의 데이터 전송, 그리고 GPU(1212)에서의 연산 후의, GPU(1212)로부터 CPU(1211)로의 연산 결과의 전송을 고속으로 수행할 수 있다.
아날로그 연산부(1213)는 A/D(아날로그/디지털) 변환 회로 및 D/A(디지털/아날로그) 변환 회로 중 한쪽 또는 양쪽을 가진다. 또한 아날로그 연산부(1213)에 상기 적화 연산 회로를 제공하여도 좋다.
메모리 컨트롤러(1214)는 DRAM(1221)의 컨트롤러로서 기능하는 회로 및 플래시 메모리(1222)의 인터페이스로서 기능하는 회로를 가진다.
인터페이스(1215)는 표시 장치, 스피커, 마이크로폰, 카메라, 컨트롤러 등의 외부 접속 기기와의 인터페이스 회로를 가진다. 컨트롤러에는 마우스, 키보드, 게임용 컨트롤러 등이 포함된다. 이와 같은 인터페이스로서, USB(Universal Serial Bus), HDMI(등록 상표)(High-Definition Multimedia Interface) 등을 사용할 수 있다.
네트워크 회로(1216)는 LAN(Local Area Network) 등과의 접속을 제어하는 기능을 가진다. 또한 네트워크 보안용 회로를 가져도 좋다.
칩(1200)에는 상기 회로(시스템)를 동일한 제조 공정으로 형성할 수 있다. 그러므로 칩(1200)에 필요한 회로의 개수가 증가하여도 제조 공정을 증가시킬 필요가 없어, 칩(1200)을 낮은 비용으로 제작할 수 있다.
GPU(1212)를 가지는 칩(1200)이 제공된 PCB(1201), DRAM(1221), 및 플래시 메모리(1222)가 제공된 마더보드(1203)를 GPU 모듈(1204)이라고 부를 수 있다.
GPU 모듈(1204)은 SoC 기술을 사용한 칩(1200)을 가지기 때문에, 그 크기를 작게 할 수 있다. 또한 화상 처리 능력이 우수하기 때문에, 스마트폰, 태블릿 단말기, 랩톱 PC, 휴대용(들고 다닐 수 있는) 게임기 등의 휴대용 전자 기기에 사용하는 것이 적합하다. 또한 GPU(1212)를 사용한 적화 연산 회로에 의하여, 심층 신경망(DNN), 합성곱 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 방법을 실행할 수 있기 때문에, 칩(1200)을 AI 칩으로서, 또는 GPU 모듈(1204)을 AI 시스템 모듈로서 사용할 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태 등에 나타내는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 위의 실시형태에 나타낸 반도체 장치를 사용한 기억 장치의 응용예에 대하여 설명한다. 위의 실시형태에 나타낸 반도체 장치는 메모리 카드(예를 들어 SD 카드), USB 메모리, SSD(Solid State Drive) 등의 각종 리무버블 기억 장치에 적용할 수 있다. 도 24의 (A) 내지 (E)에 리무버블 기억 장치의 몇 가지 구성예를 모식적으로 나타내었다. 예를 들어 위의 실시형태에 나타낸 반도체 장치는 패키징된 메모리 칩으로 가공되고, 다양한 기억 장치, 리무버블 메모리에 사용된다.
도 24의 (A)는 USB 메모리의 모식도이다. USB 메모리(1100)는 하우징(1101), 캡(1102), USB 커넥터(1103), 및 기판(1104)을 가진다. 기판(1104)은 하우징(1101)에 수납되어 있다. 예를 들어 기판(1104)에는 메모리 칩(1105), 컨트롤러 칩(1106)이 장착되어 있다. 메모리 칩(1105) 등에 위의 실시형태에 나타낸 반도체 장치를 제공할 수 있다.
도 24의 (B)는 SD 카드의 외관의 모식도이고, 도 24의 (C)는 SD 카드의 내부 구조의 모식도이다. SD 카드(1110)는 하우징(1111), 커넥터(1112), 및 기판(1113)을 가진다. 기판(1113)은 하우징(1111)에 수납되어 있다. 예를 들어 기판(1113)에는 메모리 칩(1114), 컨트롤러 칩(1115)이 장착되어 있다. 기판(1113)의 뒷면 측에도 메모리 칩(1114)을 제공함으로써, SD 카드(1110)의 용량을 증가시킬 수 있다. 또한 무선 통신 기능을 가지는 무선 칩을 기판(1113)에 제공하여도 좋다. 이로써, 호스트 장치와 SD 카드(1110) 사이의 무선 통신에 의하여 메모리 칩(1114)의 데이터의 판독, 기록이 가능하게 된다. 메모리 칩(1114) 등에 위의 실시형태에 나타낸 반도체 장치를 제공할 수 있다.
도 24의 (D)는 SSD의 외관의 모식도이고, 도 24의 (E)는 SSD의 내부 구조의 모식도이다. SSD(1150)는 하우징(1151), 커넥터(1152), 및 기판(1153)을 가진다. 기판(1153)은 하우징(1151)에 수납되어 있다. 예를 들어 기판(1153)에는 메모리 칩(1154), 메모리 칩(1155), 컨트롤러 칩(1156)이 장착되어 있다. 메모리 칩(1155)은 컨트롤러 칩(1156)의 작업 메모리이고, 예를 들어 DOSRAM 칩을 사용하면 좋다. 기판(1153)의 뒷면 측에도 메모리 칩(1154)을 제공함으로써, SSD(1150)의 용량을 증가시킬 수 있다. 메모리 칩(1154) 등에 위의 실시형태에 나타낸 반도체 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태 등에 나타낸 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 발명의 일 형태에 따른 반도체 장치를 사용하여 마이크로 컨트롤러의 프로그램 유지용 ROM을 형성할 수 있다. 위의 실시형태에 나타낸 바와 같이, CPU 등이 제공된 실리콘 기판 위에 적층하여 ROM을 형성할 수 있기 때문에, 마이크로 컨트롤러 칩을 소형화할 수 있다. 도 25의 (A) 내지 (G)에는, 본 발명의 일 형태에 따른 기억 장치를 탑재한 마이크로 컨트롤러를 가지는 전자 기기의 구체적인 예를 나타내었다.
<전자 기기·시스템>
본 발명의 일 형태에 따른 마이크로 컨트롤러는 다양한 전자 기기에 탑재할 수 있다. 전자 기기의 예로서는 예를 들어 정보 단말기, 컴퓨터, 스마트폰, 전자책 단말기, 텔레비전 장치, 디지털 사이니지(Digital Signage: 전자 간판), 파친코기 등의 대형 게임기, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 녹화 재생 장치, 내비게이션 시스템, 음향 재생 장치 등이 있다. 또한 여기서 컴퓨터에는 태블릿형 컴퓨터, 노트북형 컴퓨터, 데스크톱형 컴퓨터뿐만 아니라, 서버 시스템과 같은 대형 컴퓨터도 포함된다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
[정보 단말기]
도 25의 (A)에는 정보 단말기의 일종인 휴대 전화기(스마트폰)를 도시하였다. 정보 단말기(5100)는 하우징(5101)과 표시부(5102)를 가지고, 입력용 인터페이스로서 터치 패널이 표시부(5102)에 제공되고, 버튼이 하우징(5101)에 제공된다. 본 발명의 일 형태에 따른 소형화된 마이크로 컨트롤러를 사용함으로써, 휴대 전화기 내부의 제한적인 공간을 유효 이용할 수 있다. 또한 휴대 전화기의 스토리지에 본 발명의 일 형태에 따른 기억 장치를 사용하여도 좋다. 이에 의하여, 상기 스토리지의 단위 면적당 기억 용량을 늘릴 수 있다.
도 25의 (B)에는 노트북형 정보 단말기(5200)를 도시하였다. 노트북형 정보 단말기(5200)는 정보 단말기의 본체(5201)와, 표시부(5202)와, 키보드(5203)를 가진다. 본 발명의 일 형태에 따른 소형화된 마이크로 컨트롤러를 사용함으로써, 노트북형 정보 단말기 내부의 제한적인 공간을 유효 이용할 수 있다. 또한 노트북형 정보 단말기의 스토리지에 본 발명의 일 형태에 따른 기억 장치를 사용하여도 좋다. 이에 의하여, 상기 스토리지의 단위 면적당 기억 용량을 늘릴 수 있다.
또한 위에서는 전자 기기로서 스마트폰 및 노트북형 정보 단말기를 예로 들어 각각 도 25의 (A), (B)에 도시하였지만, 스마트폰 및 노트북형 정보 단말기 외의 정보 단말기를 적용할 수도 있다. 스마트폰 및 노트북형 정보 단말기 외의 정보 단말기로서는 예를 들어 PDA(Personal Digital Assistant), 데스크톱형 정보 단말기, 워크스테이션 등이 있다.
[게임기]
도 25의 (C)는 게임기의 일례인 휴대용 게임기(5300)를 나타낸 것이다. 휴대용 게임기(5300)는 하우징(5301), 하우징(5302), 하우징(5303), 표시부(5304), 접속부(5305), 조작 키(5306) 등을 가진다. 하우징(5302) 및 하우징(5303)은 하우징(5301)에서 떼어낼 수 있다. 하우징(5301)에 제공된 접속부(5305)를 다른 하우징(도시하지 않았음)에 장착함으로써, 표시부(5304)에 출력되는 영상을 다른 영상 기기(도시하지 않았음)에 출력할 수 있다. 이때 하우징(5302) 및 하우징(5303)은 각각 조작부로서 기능할 수 있다. 이에 의하여, 복수의 플레이어가 동시에 게임을 할 수 있다. 하우징(5301), 하우징(5302), 및 하우징(5303)의 기판에 제공된 칩 등에 본 발명의 일 형태에 따른 마이크로 컨트롤러를 제공할 수 있다.
또한 도 25의 (D)는 게임기의 일례인 거치형 게임기(5400)를 나타낸 것이다. 거치형 게임기(5400)에는 무선 또는 유선으로 컨트롤러(5402)가 접속된다.
휴대용 게임기(5300), 거치형 게임기(5400) 등의 게임기에 본 발명의 일 형태에 따른 소형화된 마이크로 컨트롤러를 사용함으로써, 게임기 내부의 제한적인 공간을 유효 이용할 수 있다. 또한 휴대용 게임기의 스토리지에 본 발명의 일 형태에 따른 기억 장치를 사용하여도 좋다. 이에 의하여, 상기 스토리지의 단위 면적당 기억 용량을 늘릴 수 있다.
도 25의 (C), (D)에서는, 게임기의 일례로서 휴대용 게임기 및 거치형 게임기를 도시하였지만, 본 발명의 일 형태의 마이크로 컨트롤러를 적용하는 게임기는 이들에 한정되지 않는다. 본 발명의 일 형태의 마이크로 컨트롤러를 적용하는 게임기로서는, 예를 들어 오락 시설(오락실, 놀이공원 등)에 설치되는 아케이드 게임기, 스포츠 시설에 설치되는 타격 연습용 피칭 머신 등이 있다.
[대형 컴퓨터]
본 발명의 일 형태의 마이크로 컨트롤러는 대형 컴퓨터에 적용될 수 있다.
도 25의 (E)는 대형 컴퓨터의 일례인 슈퍼컴퓨터(5500)를 나타낸 것이다. 도 25의 (F)는 슈퍼컴퓨터(5500)가 가지는 랙 마운트형 계산기(5502)를 나타낸 것이다.
슈퍼컴퓨터(5500)는 랙(5501)과, 복수의 랙 마운트형 계산기(5502)를 가진다. 또한 복수의 계산기(5502)는 랙(5501)에 격납되어 있다. 또한 계산기(5502)에는 복수의 기판(5504)이 제공되고, 상기 기판 위에 본 발명의 일 형태에 따른 마이크로 컨트롤러를 탑재할 수 있다. 본 발명의 일 형태에 따른 소형화된 마이크로 컨트롤러를 사용함으로써, 대형 컴퓨터의 제한적인 공간을 유효 이용할 수 있다. 또한 대형 컴퓨터의 스토리지에 본 발명의 일 형태에 따른 기억 장치를 사용하여도 좋다. 이에 의하여, 상기 스토리지의 단위 면적당 기억 용량을 늘릴 수 있다.
도 25의 (E), (F)에서는 대형 컴퓨터의 일례로서 슈퍼컴퓨터를 도시하였지만, 본 발명의 일 형태의 마이크로 컨트롤러가 적용되는 대형 컴퓨터는 이들에 한정되지 않는다. 본 발명의 일 형태의 마이크로 컨트롤러가 적용되는 대형 컴퓨터로서는, 예를 들어 서비스를 제공하는 컴퓨터(서버), 대형 범용 컴퓨터(메인 프레임) 등이 있다.
[전자 제품]
도 25의 (G)는 전자 제품의 일례인 전기 냉동 냉장고(5800)를 나타낸 것이다. 전기 냉동 냉장고(5800)는 하우징(5801), 냉장실용 도어(5802), 냉동실용 도어(5803) 등을 가진다.
전기 냉동 냉장고(5800)에 본 발명의 일 형태인 소형화된 마이크로 컨트롤러를 적용함으로써, 전기 냉동 냉장고의 제한적인 공간을 유효 이용할 수 있다.
전자 제품의 일례로서 전기 냉동 냉장고에 대하여 설명하였지만, 그 외의 전자 제품으로서는 예를 들어 청소기, 전자 레인지, 전기 오븐, 밥솥, 온수기, IH 조리기, 생수기, 에어컨디셔너를 포함한 냉난방 기구, 세탁기, 건조기, 오디오 비주얼 기기(audio visual appliance) 등이 있다.
본 실시형태에서 설명한 전자 기기, 그 전자 기기의 기능, 효과 등은 다른 전자 기기에 관한 기재와 적절히 조합할 수 있다.
본 실시형태는 다른 실시형태 등에 나타낸 구성과 적절히 조합하여 실시할 수 있다.
BGL: 배선, BL: 배선, BL_1: 배선, BL_n: 배선, MC: 메모리 셀, NWL: 배선, SGB: 배선, SGS: 배선, SL: 배선, SL_1: 배선, SL_n: 배선, SWL: 배선, ST1: 트랜지스터, ST2: 트랜지스터, WL: 배선, WL_1: 배선, WL_m: 배선, 10: 트랜지스터, 12: 트랜지스터, 14: 트랜지스터, 20: 산화물, 20a: 영역, 20b: 영역, 22: 도전체, 24: 절연체, 26: 절연체, 26a: 절연체, 26b: 절연체, 28: 전하 유지층, 30: 도전체, 30a: 도전체, 30b: 도전체, 200: 트랜지스터, 200a: 트랜지스터, 200b: 트랜지스터, 200c: 트랜지스터, 201: 트랜지스터, 205: 도전체, 205a: 도전체, 205b: 도전체, 205c: 도전체, 210: 절연체, 212: 절연체, 214: 절연체, 216: 절연체, 222: 절연체, 224: 절연체, 230: 산화물, 230a: 산화물, 230A: 산화막, 230b: 산화물, 230B: 산화막, 230ba: 영역, 230bb: 영역, 230bc: 영역, 240: 도전체, 241: 절연체, 242: 도전체, 242a: 도전체, 242A: 도전막, 242b: 도전체, 242B: 도전층, 243: 산화물, 243a: 산화물, 243A: 산화막, 243b: 산화물, 243B: 산화물층, 246: 도전체, 250: 절연체, 250a: 절연체, 250A: 절연막, 250b: 절연체, 250B: 절연막, 255: 전하 유지층, 255A: 전하 유지막, 260: 도전체, 260a: 도전체, 260b: 도전체, 274: 절연체, 275: 절연체, 280: 절연체, 282: 절연체, 283: 절연체, 286: 절연체, 287: 절연체, 300: 트랜지스터, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 610: 셀 어레이, 610_n: 셀 어레이, 610_1: 셀 어레이, 1100: USB 메모리, 1101: 하우징, 1102: 캡 1103: USB 커넥터, 1104: 기판, 1105: 메모리 칩, 1106: 컨트롤러 칩, 1110: SD 카드, 1111: 하우징, 1112: 커넥터, 1113: 기판, 1114: 메모리 칩, 1115: 컨트롤러 칩, 1150: SSD, 1151: 하우징, 1152: 커넥터, 1153: 기판, 1154: 메모리 칩, 1155: 메모리 칩, 1156: 컨트롤러 칩, 1200: 칩, 1201: PCB, 1202: 범프, 1203: 마더보드, 1204: GPU 모듈, 1211: CPU, 1212: GPU, 1213: 아날로그 연산부, 1214: 메모리 컨트롤러, 1215: 인터페이스, 1216: 네트워크 회로, 1221: DRAM, 1222: 플래시 메모리, 1400: 기억 장치, 1411: 주변 회로, 1420: 행 회로, 1430: 열 회로, 1440: 출력 회로, 1460: 컨트롤 로직 회로, 1470: 메모리 셀 어레이, 2700: 제조 장치, 2701: 대기 측 기판 공급실, 2702: 대기 측 기판 반송실, 2703a: 로드록실, 2703b: 언로드록실, 2704: 반송실, 2706a: 체임버, 2706b: 체임버, 2706c: 체임버, 2706d: 체임버, 2761: 카세트 포트, 2762: 얼라인먼트 포트, 2763a: 반송 로봇, 2763b: 반송 로봇, 2801: 가스 공급원, 2802: 밸브, 2803: 고주파 발생기, 2804: 도파관, 2805: 모드 변환기, 2806: 가스관, 2807: 도파관, 2808: 슬롯 안테나판, 2809: 유전체판, 2810: 고밀도 플라스마, 2811: 기판, 2812: 기판 홀더, 2813: 가열 기구, 2815: 매칭 박스, 2816: 고주파 전원, 2817: 진공 펌프, 2818: 밸브, 2819: 배기구, 2820: 램프, 2821: 가스 공급원, 2822: 밸브, 2823: 가스 도입구, 2824: 기판, 2825: 기판 홀더, 2826: 가열 기구, 2828: 진공 펌프, 2829: 밸브, 2830: 배기구, 5100: 정보 단말기, 5101: 하우징, 5102: 표시부, 5200: 노트북형 정보 단말기, 5201: 본체, 5202: 표시부, 5203: 키보드, 5300: 휴대용 게임기, 5301: 하우징, 5302: 하우징, 5303: 하우징, 5304: 표시부, 5305: 접속부, 5306: 조작 키, 5400: 거치형 게임기, 5402: 컨트롤러, 5500: 슈퍼컴퓨터, 5501: 랙, 5502: 계산기, 5504: 기판, 5800: 전기 냉동 냉장고, 5801: 하우징, 5802: 냉장실용 도어, 5803: 냉동실용 도어

Claims (8)

  1. 반도체 장치로서,
    기판 위에 배치된 산화물과,
    상기 산화물 위에 배치된 복수의 제 1 도전체와,
    상기 복수의 제 1 도전체 위에 배치되고 상기 복수의 제 1 도전체들 사이의 영역과 중첩하여 복수의 개구가 각각 형성된 제 1 절연체와,
    상기 복수의 개구 내에 각각 배치된 복수의 제 2 절연체와,
    상기 복수의 제 2 절연체 위에 각각 배치된 복수의 전하 유지층과,
    상기 복수의 전하 유지층 위에 각각 배치된 복수의 제 3 절연체와,
    상기 복수의 제 3 절연체 위에 각각 배치된 복수의 제 2 도전체를 가지는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 복수의 제 1 도전체는 상기 산화물의 상면과 평행하게 직선 형상으로 배열되는, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 제 2 절연체 및 상기 복수의 제 3 절연체는 실리콘을 포함하는 산화물이고,
    상기 복수의 전하 유지층은 실리콘을 포함하는 질화물인, 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 전하 유지층은 도전체인, 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 절연체는 상기 산화물의 상면 및 상기 제 1 절연체의 측면에 접하는, 반도체 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 복수의 제 2 도전체와 중첩하여, 상기 산화물의 아래쪽에 복수의 제 3 도전체가 각각 배치되는, 반도체 장치.
  7. 반도체 장치의 제작 방법으로서,
    기판 위에 산화막을 성막하고,
    상기 산화막 위에 제 1 도전막을 성막하고,
    상기 산화막 및 상기 제 1 도전막을 섬 형상으로 가공하여 산화물 및 제 1 도전체를 형성하고,
    상기 산화물 및 상기 제 1 도전체를 덮어 제 1 절연체를 형성하고,
    상기 제 1 절연체의 일부를 제거하여, 상기 제 1 도전체와 중첩하는 복수의 개구를 형성하고,
    상기 복수의 개구와 중첩하는 상기 제 1 도전체의 일부를 제거하여, 직선 형상으로 배열된 복수의 제 2 도전체를 형성하고, 상기 복수의 제 2 도전체들 사이의 영역에서 상기 산화물을 노출시키고,
    상기 산화물의 상면에 접하여 제 1 절연막을 성막하고,
    산소를 포함하는 분위기에서 마이크로파 처리를 수행하고,
    상기 제 1 절연막 위에 제 2 절연막을 성막하고,
    상기 제 2 절연막 위에 제 3 절연막을 성막하고,
    상기 제 3 절연막 위에 제 2 도전막을 성막하고,
    상기 제 1 절연체의 상면이 노출될 때까지 상기 제 1 절연막, 상기 제 2 절연막, 상기 제 3 절연막, 및 상기 제 2 도전막에 CMP 처리를 수행함으로써, 상기 복수의 제 2 도전체들 사이의 영역에 각각 배치된 복수의 제 2 절연체, 복수의 제 3 절연체, 복수의 제 4 절연체, 및 복수의 제 3 도전체를 형성하는, 반도체 장치의 제작 방법.
  8. 제 7 항에 있어서,
    상기 제 1 절연막 및 상기 제 3 절연막은 실리콘을 포함하는 산화막이고,
    상기 제 2 절연막은 실리콘을 포함하는 질화막인, 반도체 장치의 제작 방법.
KR1020217041363A 2019-07-05 2020-06-22 반도체 장치 및 반도체 장치의 제작 방법 KR20220027850A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019125823 2019-07-05
JPJP-P-2019-125823 2019-07-05
PCT/IB2020/055843 WO2021005432A1 (ja) 2019-07-05 2020-06-22 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
KR20220027850A true KR20220027850A (ko) 2022-03-08

Family

ID=74114422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217041363A KR20220027850A (ko) 2019-07-05 2020-06-22 반도체 장치 및 반도체 장치의 제작 방법

Country Status (6)

Country Link
US (1) US20220320117A1 (ko)
JP (1) JPWO2021005432A1 (ko)
KR (1) KR20220027850A (ko)
CN (1) CN114127957A (ko)
TW (1) TW202118009A (ko)
WO (1) WO2021005432A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294660A (ja) * 1999-04-06 2000-10-20 Sony Corp 不揮発性半導体記憶装置およびその駆動方法
JP2003188287A (ja) * 2001-12-18 2003-07-04 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP5301123B2 (ja) * 2007-07-25 2013-09-25 スパンション エルエルシー 半導体装置及びその製造方法
US20100213458A1 (en) * 2009-02-23 2010-08-26 Micron Technology, Inc. Rigid semiconductor memory having amorphous metal oxide semiconductor channels
US9287406B2 (en) * 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
WO2021005432A1 (ja) 2021-01-14
US20220320117A1 (en) 2022-10-06
JPWO2021005432A1 (ko) 2021-01-14
TW202118009A (zh) 2021-05-01
CN114127957A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
JP2024056943A (ja) 半導体装置の作製方法
US20220328486A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20220124700A (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20230110947A1 (en) Metal oxide, deposition method of metal oxide, and deposition apparatus for metal oxide
US20230047805A1 (en) Semiconductor Device and Method For Manufacturing Semiconductor Device
KR20220160579A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2021019334A1 (ja) 半導体装置
JP2020009960A (ja) 半導体装置、および半導体装置の作製方法
KR20220020831A (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20230023720A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220376113A1 (en) Transistor and electronic device
US20220416059A1 (en) Semiconductor device
KR20220092517A (ko) 반도체 장치
KR20220052972A (ko) 반도체 장치
KR20220027850A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JPWO2020084400A1 (ja) 金属酸化物の作製方法、半導体装置の作製方法
WO2023042022A1 (ja) 半導体装置、記憶装置
US20240063028A1 (en) Manufacturing Method Of Semiconductor Device
US20230326955A1 (en) Semiconductor device and manufacturing method thereof
US20230326751A1 (en) Manufacturing method of metal oxide
US20230034397A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20230298906A1 (en) Method for manufacturing semiconductor device
US20230155032A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2021048696A1 (ja) 半導体装置
KR20230053616A (ko) 반도체 장치의 제작 방법