KR20220021976A - 회로기판 및 이를 포함하는 표시장치 - Google Patents

Abstract

회로기판은 메인 회로 보드, 상기 메인 회로 보드 상에 배치된 구동칩, 평면상에서 상기 구동칩과 이격되며 상기 구동칩과 전기적으로 연결된 서브 회로 보드를 포함하고, 상기 서브 회로 보드의 적어도 일 부분은 상기 메인 회로 보드의 상면으로부터 이격된 것을 특징으로 한다.

Description

회로기판 및 이를 포함하는 표시장치{CIRCUIT BOARD AND DISPLAY DEVICE COMPRISING THEREOF}

본 발명은 표시장치에 관한 것으로, 보다 상세하게는 회로기판 및 이를 포함한 표시장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치는 영상을 표시하며 외부의 입력을 감지하는 표시모듈을 포함할 수 있다. 표시모듈은 영상을 표시하는 표시패널과 외부 입력을 감지하는 입력 감지층을 포함할 수 있다.

또한, 표시장치는 표시패널 및 입력 감지층의 구동에 필요한 전기적 신호를 제공하는 회로기판을 포함한다. 회로기판은 표시패널 및 입력 감지층 중 어느 하나에 연결되어 전기적 신호를 표시패널 및 입력 감지층에 제공한다.

본 발명의 목적은 복수 개의 신호 라인들이 배치되는 회로 기판의 효율성을 증가시킬 수 있는 회로기판 및 이를 포함한 표시장치를 제공하는 데 있다.

실시예들 중에서, 회로기판은 메인 회로 보드, 상기 메인 회로 보드 상에 배치된 구동칩 및 평면상에서 상기 구동칩과 이격되며 상기 구동칩과 전기적으로 연결된 서브 회로 보드를 포함하고, 상기 서브 회로 보드의 적어도 일 부분은 상기 메인 회로 보드의 상면으로부터 이격된다.

실시예들 중에서, 표시장치는 기판, 상기 기판 상에 배치된 표시 소자층, 상기 표시 소자층 상에 배치되고 감지 전극을 포함한 입력 감지층 및 상기 기판의 일단에 전기적으로 본딩되는 회로기판을 포함하고, 상기 회로기판은, 상기 기판의 상기 일단에 본딩되는 메인 회로 보드, 상기 메인 회로 보드 상에 배치되며 상기 감지 전극에 전기적으로 연결된 구동칩 및 상기 구동칩과 전기적으로 연결되고, 상기 메인 회로 보드의 상면에 배치된 부착 부분과 상기 상면으로부터 이격된 이격 부분을 갖는 서브 회로 보드를 포함한다.

본 발명의 실시 예에 따르면, 회로 기판은 메인 회로 보드 및 메인 회로 보드로부터 이격된 일 부분을 가지며 메인 회로 보드 상에 배치된 서브 회로 보드를 포함할 수 있다. 메인 회로 보드 상에 감지 신호를 전달하는 제1 신호 라인들 및 영상 신호를 전달하는 제2 신호 라인들이 배치될 수 있다.

특히, 제1 신호 라인들 중 일부가 서브 회로 보드를 통해 표시 모듈에 전기적으로 연결됨으로써, 메인 회로 보드 상에 배치될 수 있는 제2 신호 라인들의 수가 증가될 수 있다. 그 결과, 메인 회로 보드 상에 배열되는 제2 신호 라인들의 수가 증가될 수 있는 바, 회로 기판의 효율성이 향상될 수 있다.

도 1은 본 발명의 실시 예에 따른 전자 장치의 결합 사시도이다.
도 2는 본 발명의 실시 예에 따른 전자 장치의 분해 사시도이다.
도 3은 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
도 4는 본 발명의 실시 예에 따른 입력 감지층의 단면도이다.
도 5는 본 발명의 실시 예에 따른 입력 감지층의 평면도이다.
도 6은 본 발명의 실시 예에 따른 회로기판의 평면도이다.
도 7은 본 발명의 실시 예에 따른 회로기판의 단면도이다.
도 8은 본 발명의 실시 예에 따른 회로기판의 사시도이다.
도 9a는 본 발명의 일 실시 예에 따른 도 6에 도시된 I-I’를 따라 절단한 단면도이다.
도 9b는 본 발명의 다른 실시 예에 따른 도 6에 도시된 I-I’를 따라 절단한 단면도이다.
도 10은 본 발명의 실시 예에 따른 도 6에 도시된 II-II’를 따라 절단한 단면도이다.
도 11a는 본 발명의 다른 실시 예에 따른 회로기판의 평면도이다.
도 11b는 본 발명의 다른 실시 예에 따른 도 11a에 도시된 III-III’를 따라 절단한 단면도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 실시 예에 따른 전자 장치의 결합 사시도이다. 도 2는 본 발명의 실시 예에 따른 전자 장치의 분해 사시도이다.

전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시 예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.

도 1을 참조하면, 전자 장치(EA)는 전면(FS)을 통해 영상(IM)을 표시할 수 있다. 전면(FS)은 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함한다.

전면(FS)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 전면(FS)의 법선 방향, 즉 전자 장치(EA)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.

전자 장치(EA)는 투과 영역(TA)을 통해 영상(IM)을 표시한다. 영상(IM)은 정적 영상과 동적 영상 중 적어도 어느 하나를 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들이 도시되었다.

투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.

베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

한편, 본 발명에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(EA)는 전자 장치(EA)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.

본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 2를 참조하면, 전자 장치(EA)는 윈도우(100), 표시 모듈(200), 회로 기판(300), 전자 모듈(400), 및 외부 케이스(500)를 포함할 수 있다. 윈도우(100)와 외부 케이스(500)는 결합되어 전자 장치(EA)의 외관을 정의한다.

윈도우(100)는 표시 모듈(200) 상에 배치되어 표시 모듈(200)의 전면(IS)을 커버한다. 윈도우(100)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(100)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(100)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.

윈도우(100)는 외부에 노출되는 전면(FS)을 포함한다. 전자 장치(EA)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 표시 모듈(200)에 정의된 활성 영역(AA)에 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 활성 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 표시 모듈(200)의 활성 영역(AA)에 표시되는 영상(IM)은 투과 영역(TA)을 통해 외부에서 시인될 수 있다.

베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.

베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 윈도우(100)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러층이거나 증착된 컬러층일 수 있다. 또는, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.

베젤 영역(BZA)은 표시 모듈(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.

표시 모듈(200)은 추후 도 3에서 상술될 표시패널(DP) 및 입력 감지층(ISU)을 포함할 수 있다. 표시패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시패널(DP)로부터 생성된 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다. 입력 감지층(ISU)은 외부에서 인가되는 외부 입력(TC)을 감지한다.

본 발명의 실시 예에 따르면, 표시 모듈(200)의 전면(IS)은 제1 영역 및 제1 영역에 인접한 제2 영역을 포함한다. 제1 영역은 모듈 영역(MA) 및 모듈 영역(MA)을 에워싸는 활성 영역(AA)에 대응될 수 있으며, 제2 영역은 주변 영역(NAA)에 대응될 수 있다. 활성 영역(AA)은 전기적 신호에 따라 활성화되는 표시 영역일 수 있다. 모듈 영역(MA) 및 제2 영역은 영상이 비표시되는 비표시 영역으로 정의될 수 있다.

활성 영역(AA)은 영상(IM)이 표시되는 표시 영역이며, 동시에 외부 입력(TC)이 감지되는 감지 영역일 수 있다. 투과 영역(TA)은 적어도 활성 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 활성 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 활성 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.

주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 활성 영역(AA)에 인접한다. 주변 영역(NAA)은 활성 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 활성 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들, 또는 전자 소자 등이 배치될 수 있다. 예컨대, 도 2에 도시된 바와 같이, 활성 영역(AA)에 전기적 신호를 제공하는 화소 구동칩(D-IC)이 배치될 수 있다. 실제, 화소 구동칩(D-IC)은 활성 영역(AA)을 통해 표시되는 영상을 생성하기 위한 전기적 신호를 출력할 수 있다. 주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.

본 실시예에서, 표시 모듈(200)은 활성 영역(AA) 및 주변 영역(NAA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 표시 모듈(200)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 표시 모듈(200)은 활성 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 모듈(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.

모듈 영역(MA)은 활성 영역(AA)에 비해 동일 면적 대비 상대적으로 높은 투과율을 가질 수 있다. 모듈 영역(MA)의 적어도 일부는 활성 영역(AA)에 의해 에워싸일 수 있다. 본 실시예에서, 모듈 영역(MA)은 주변 영역(NAA)으로부터 이격된다. 모듈 영역(MA)은 활성 영역(AA)에 의해 모든 가장자리가 에워싸이도록 활성 영역(AA) 내부에 정의되는 것으로 도시되었다.

표시 모듈(200)은 모듈 영역(MA) 내에 정의되어 표시 모듈(200)을 관통하는 패널 홀(MH)을 포함할 수 있다. 패널 홀(MH)은 표시패널(DP)과 입력 감지층(ISU) 중 적어도 어느 하나를 관통할 수 있다. 모듈 영역(MA)의 가장자리는 실질적으로 패널 홀(MH)의 가장 자리로부터 소정 간격 이격되어 패널 홀(MH)의 가장자리를 따라 연장될 수 있다. 모듈 영역(MA)의 가장자리는 패널 홀(MH)과 대응되는 형상을 가질 수 있다.

회로 기판(300)은 표시 모듈(200)의 일단에 연결될 수 있다. 회로 기판(300)은 표시 모듈(200)의 구동에 필요한 다양한 전기적 신호들을 표시 모듈(200)에 제공할 수 있다. 예컨대, 회로 기판(300)은 화소 구동칩(D-IC)에 영상 신호들을 제공할 수 있으며, 입력 감지층(ISU, 도3 참조)의 구동에 필요한 감지 신호들을 제공할 수 있다. 본 발명에 따른 회로 기판(300)은 플렉서블한 성질을 갖는 기판이거나, 리지드한 성질을 갖는 기판일 수 있다. 본 명세서에서, 회로 기판(300)은 플렉서블 인쇄회로기판(flexible printed circuit board)으로 설명된다.

자세하게, 회로 기판(300)은 메인 회로 보드(MB), 서브 회로 보드(SCB), 및 감지 구동칩(T-IC)을 포함할 수 있다.

메인 회로 보드(MB)는 미 도시된 복수 개의 신호 라인들, 서브 회로 보드(SCB), 및 감지 구동칩(T-IC)을 전반적으로 지지하는 기저층일 수 있다.

감지 구동칩(T-IC)은 메인 회로 보드(MB) 상에 배치될 수 있다. 감지 구동칩(T-IC)은 신호 라인들을 통해 표시 모듈(200)과 전기적으로 연결될 수 있다. 감지 구동칩(T-IC)은 외부 입력(TC)을 감지하기 위한 감지 신호를 생성하거나 감지된 신호를 처리할 수 있다.

한편, 메인 회로 보드(MB) 상에 감지 구동칩(T-IC) 및 복수 개의 신호 라인들이 배치될 수 있다. 예를 들어, 신호 라인들은 도 6을 통해 도시될 감지 구동칩(T-IC)에 전기적으로 연결된 복수 개의 제1 신호 라인들 및 도 8을 통해 도시될 화소 구동칩(D-IC)에 전기적 신호를 제공하는 복수 개의 제2 신호 라인들(도8 참조)을 포함할 수 있다. 특히, 영상의 해상도가 높아짐에 따라 화소 구동칩(D-IC)에 영상 신호를 전달하는 제2 신호 라인들의 수가 증가될 수 있다. 그 결과, 감지 구동칩(T-IC)에 감지 신호를 제공하는 제1 신호 라인들이 메인 회로 보드(MB) 상에 배치되기 위한 면적이 협소해질 수 있다.

본 발명의 실시 예에 따르면, 서브 회로 보드(SCB)가 메인 회로 보드(MB) 상에 배치될 수 있다. 서브 회로 보드(SCB)는 플렉서블한 성질을 갖는 인쇄회로기판일 수 있다. 특히, 서브 회로 보드(SCB)의 적어도 일 부분은 메인 회로 보드(MB)의 상면으로부터 이격될 수 있다. 서브 회로 보드(SCB)는 화소 구동칩(D-IC)에 전기적으로 연결된 제2 신호 라인들로부터 이격되어 배치될 수 있다.

그 결과, 메인 회로 보드(MB) 상에 제2 신호 라인들이 배치됨과 동시에, 상기 제2 신호 라인들과 적어도 일부 중첩한 서브 회로 보드(SCB) 상에 감지 구동칩(T-IC)에 전기적으로 연결된 제1 신호 라인들이 배치될 수 있다. 즉, 서로 중첩한 제1 신호 라인들 및 제2 신호 라인들이 서로 다른 층 상에 배치된 이중 배치 구조를 가질 수 있다. 서브 회로 보드(SCB)에 대해서는 추후 도 6을 통해 보다 자세히 설명한다.

전자 모듈(400)은 윈도우(100)의 하측에 배치된다. 전자 모듈(400)은 모듈 영역(MA)에 정의된 패널 홀(MH)에 중첩할 수 있다. 전자 모듈(400)은 모듈 영역(MA)을 통해 전달되는 외부 입력을 수신하거나 모듈 영역(MA)을 통해 출력을 제공할 수 있다.

전자 모듈(400) 중 외부 입력을 수신하는 수신부나 출력을 제공하는 출력부는 평면상에서 모듈 영역(MA)에 중첩할 수 있다. 전자 모듈(400)의 일부 또는 전부는 모듈 영역(MA) 또는 패널 홀(MH) 내에 수용될 수 있다. 본 발명에 따르면, 전자 모듈(400)이 활성 영역(AA)에 중첩하게 배치됨으로써, 베젤 영역(BZA)의 면적이 줄어들 수 있다.

도 3은 본 발명의 실시 예에 따른 표시모듈의 단면도이다.

도 3을 참조하면, 표시 모듈(200)은 표시패널(DP) 및 표시패널(DP) 상에 배치된 입력 감지층(ISU)을 포함한다. 표시패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)을 포함한다.

기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 기판(SUB)은 표시패널(DP)의 구성들을 전반적으로 지지하는 부재일 수 있으며, 본 명세서에서 기판(SUB)은 표시기판으로 설명될 수 있다.

회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막 및/또는 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.

표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.

봉지층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 봉지층(TFL)은 박막 봉지층일 수 있다. 봉지층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 봉지층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.

입력 감지층(ISU)은 봉지층(TFL) 상에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.

입력 감지층(ISU)은 봉지층(TFL) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISU)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다.

도 4는 본 발명의 실시 예에 따른 입력 감지층의 단면도이다. 도 5는 본 발명의 실시 예에 따른 입력 감지층의 평면도이다.

도 4를 참조하면, 입력 감지층(ISU)은 제1 감지 절연층(IS-IL1), 제1 도전층(IS-CL1), 제2 감지 절연층(IS-IL2), 제2 도전층(IS-CL2), 및 제3 감지 절연층(IS-IL3)을 포함할 수 있다. 제1 감지 절연층(IS-IL1)은 봉지층(TFL) 상에 직접 배치될 수 있다. 다만, 본 발명의 기술적 사상은 이에 한정되지 않으며, 제1 감지 절연층(IS-IL1)은 생략될 수 있으며, 이 경우 제1 도전층(IS-CL1)이 봉지층(TFL) 상에 직접 배치될 수 있다.

제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2개 이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다.

본 발명에 따르면, 제1 도전층(IS-CL1)은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 도전층(IS-CL1)은 금속층 구조인 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있고, 상대적으로 내구성이 높고 반사율이 낮은 금속을 외층에, 전기전도율이 높은 금속을 내층에 적용할 수 있다. 제2 도전층(IS-CL2)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀 등의 투명 도전층일 수 있다.

다만, 이에 한정되지 않으며, 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)에 포함된 도전층의 구조는 다양하게 변형될 수 있다. 예컨대, 제1 도전층(IS-CL1)이 투명 도전층일 수 있으며, 제2 도전층(IS-CL2)이 금속층일 수 있다.

제1 감지 절연층(IS-IL1) 내지 제3 감지 절연층(IS-IL3) 각각은 무기막 또는 유기막을 포함할 수 있다. 본 실시예에서 제1 감지 절연층(IS-IL1)은 무기막일 수 있다. 다만, 이에 한정되지 않으며, 제1 감지 절연층(IS-IL1) 및 제2 감지 절연층(IS-IL2)이 무기막으로 제공되고, 제3 감지 절연층(IS-IL3)이 유기막으로 제공될 수 있다.

도 5를 참조하면, 입력 감지층(ISU)은 활성 영역(AA) 및 활성 영역(AA)에 인접한 주변 영역(NAA)을 포함한다. 활성 영역(AA)은 앞서 도 2에 정의된 윈도우(WM)의 투과 영역(TA)에 대응하고, 주변 영역(NAA)은 윈도우(WM)의 베젤 영역(BZA)에 대응할 수 있다.

자세하게, 입력 감지층(ISU)은 제1 감지 전극들, 제2 감지 전극들, 제1 연결부들(BSP1), 제2 연결부들(BSP2), 및 감지 패드들(IPD)을 포함한다. 제1 감지 전극들, 제2 감지 전극들, 제1 연결부들(BSP1), 및 제2 연결부들(BSP2)은 활성 영역(AA)에 중첩하고, 감지 패드들(IPD)은 주변 영역(NAA)에 중첩한다.

일 예에 따르면, 제1 감지 전극들, 제2 감지 전극들, 및 제2 연결부들(BSP2)은 동일 층 상에 배치되고, 제1 연결부들(BSP1)은 이들과 다른 층 상에 배치될 수 있다. 다만, 이에 한정되지 않으며, 제1 감지 전극들, 제2 감지 전극들, 제1 연결부들(BSP1), 제2 연결부들(BSP2)의 배치 구조는 다양하게 변형될 수 있다.

제1 감지 전극들은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 나열된 형상을 가질 수 있다. 제1 감지 전극들은 n개(n은 자연수임)로 제공될 수 있다. 제1 감지 전극들 각각은 평면상에서 서로 이격되며 제1 방향(DR1)으로 나열된 복수 개의 제1 감지부들(SP1)을 포함한다.

제2 감지 전극들은 제2 방향(DR2)으로 연장되며 제1 방향(DR1)으로 나열된 형상을 가질 수 있다. 제2 감지 전극들은 m개(m은 자연수임)로 제공될 수 있다. 제2 감지 전극들 각각은 평면상에서 서로 이격되며 제2 방향(DR2)으로 나열된 복수 개의 제2 감지부들(SP2)을 포함한다. 제2 감지부들(SP2)은 제1 감지부들(SP1)과 평면상에서 이격되어 서로 절연될 수 있다.

제1 연결부들(BSP1)은 제1 감지부들(SP1)을 서로 연결할 수 있다. 예를 들어, 하나의 제1 연결부(BSP1)는 제1 감지부들(SP1) 중 제1 방향(DR1)에서 이웃한 두 개의 제1 감지부들(SP1)을 전기적으로 연결할 수 있다.

제2 연결부들(BSP2)은 제2 감지부들(SP2)을 서로 연결할 수 있다. 예를 들어, 하나의 제2 연결부(BSP2)는 제2 감지부들(SP2) 중 제2 방향(DR2)에서 이웃한 두 개의 제2 감지부들(SP2)을 연결할 수 있다. 본 발명에 따르면, 제2 연결부들(BSP) 및 제2 감지부들(SP2)은 동일 공정에 의해 형성된 일체 형상을 가질 수 있다. 제1 연결부(BSP1) 및 제2 연결부(BSP2)는 평면 상에서 서로 교차되며, 단면상에서 서로 절연될 수 있다.

본 발명에 따르면, 제1 감지부들(SP1), 제2 감지부들(SP2), 및 제2 연결부들(BSP2)은 동일한 공정 및 물질을 통해 형성될 수 있으며, 도 4에서 설명된 제2 도전층(IS-CL2)에 포함될 수 있다. 다시 말해, 제1 감지부들(SP1), 제2 감지부들(SP2), 및 제2 연결부들(BSP2)은 제2 감지 절연층(IS-IL2) 상에 직접 배치될 수 있다.

본 발명에 따르면, 제1 연결부들(BSP1)은 도 4에서 설명된 제1 도전층(IS-CL1)에 포함될 수 있다. 제1 연결부들(BSP1)은 제1 감지 절연층(IS-IL1) 상에 직접 배치될 수 있다. 제1 연결부들(BSP1)은 제1 감지 절연층(IS-IL1)에 정의된 컨택홀들을 통해 제1 감지부들(SP1)에 전기적으로 연결될 수 있다.

다만, 제1 도전층(IS-CL1) 및 제2 도전층(IC-CL2)에 포함된 구성들은 이에 한정되지 않으며, 다양하게 변형될 수 있다. 예컨대, 제1 감지부들(SP1), 제2 감지부들(SP2), 및 제2 연결부들(BSP2)이 제1 도전층(IS-CL1)에 포함될 수 있으며, 제1 연결부들(BSP1)이 제2 도전층(IS-CL2)에 포함될 수도 있다.

이하, 본 명세서에서, 제1 감지 전극들, 제2 감지 전극들, 제1 연결부들(BSP1), 제2 연결부들(BSP2)은 감지 전극으로 설명된다. 감지 패드들(IPD)은 활성 영역(AA)에 배치된 감지 전극에 감지 신호를 출력하거나 감지된 신호를 수신할 수 있다. 도시되지 않았지만, 입력 감지층(ISU)은 감지 패드들(IPD)과 감지 전극을 전기적으로 연결하는 감지 신호 라인들을 더 포함할 수 있다.

본 발명에 따르면, 감지 패드들(IPD)은 도 2에 도시된 감지 구동칩(T-IC)으로부터 출력된 감지 신호들을 수신할 수 있다. 즉, 감지 패드들(IPD)은 회로 기판(300, 도2 참조)과 전기적으로 연결되어, 감지 구동칩(T-IC)으로부터 출력된 감지 신호를 수신할 수 있으며, 수신된 신호를 감지 구동칩(T-IC)으로 전달할 수 있다.

도 6은 본 발명의 실시 예에 따른 회로기판의 평면도이다. 도 7은 본 발명의 실시 예에 따른 회로기판의 단면도이다. 도 8은 본 발명의 실시 예에 따른 회로기판의 사시도이다. 도 9a는 본 발명의 일 실시 예에 따른 도 6에 도시된 I-I’를 따라 절단한 단면도이다. 도 9b는 본 발명의 다른 실시 예에 따른 도 6에 도시된 I-I’를 따라 절단한 단면도이다.

도 6을 참조하면, 회로 기판(300)은 도 2에 도시된 감지 구동칩(T-IC), 메인 회로 보드(MB), 및 서브 회로 보드(SCB) 외에, 제1 신호 라인들, 제2 신호 라인들(SL), 및 구동 패드들(MPD)을 더 포함할 수 있다. 회로 기판(300)은 패드 영역(MPA)을 정의하며, 패드 영역(MPA)에 구동 패드들(MPD)이 배열될 수 있다. 본 명세서에서, 구동 패드들(MPD)은 패드부로 설명될 수 있다.

메인 회로 보드(MB)는 회로 기판(300)의 구성들을 전반적으로 지지할 수 있다. 메인 회로 보드(MB)는 상면(MB-U) 및 상기 상면(MB-U)과 대향하는 하면을 포함할 수 있다. 본 명세서에서, 메인 회로 보드(MB)의 상면(MB-U)은 감지 구동칩(T-IC) 및 서브 회로 보드(SCB)가 배치된 면으로 정의될 수 있다.

자세하게, 도 7을 참조하면, 메인 회로 보드(MB)는 제1 절연층(M-IL1) 및 제1 절연층(M-IL1) 상에 배치된 제2 절연층(M-IL2)을 포함할 수 있다. 제1 절연층(M-IL1)의 하면(MB-D)은 메인 회로 보드(MB)의 하면에 대응하고, 제2 절연층(M-IL2)의 상면(MB-U)은 메인 회로 보드(MB)의 상면(MB-U)에 대응할 수 있다. 감지 구동칩(T-IC) 및 서브 회로 보드(SCB)는 제2 절연층(M-IL2)의 상면(MB-U)에 배치될 수 있다.

다시 도 6을 참조하면, 제1 신호 라인들은 각각이 감지 구동칩(T-IC)에 전기적으로 연결된 제1 감지 라인(TL1a, TL1b) 및 제2 감지 라인(TL2)을 포함한다. 설명의 편의를 위해, 제1 감지 라인(TL1a, TL1b) 각각과 제2 감지 라인(TL2)이 단수 개로 도시되었으나, 실제 상기 구성들은 복수 개로 제공되어 구동 패드들(MPD)에 전기적으로 연결될 수 있다.

감지 구동칩(T-IC)은 서브 회로 보드(SCB) 및 제1 감지 라인(TL1a, TL1b)을 통해 구동 패드들(MPD)에 제1 감지 신호를 제공할 수 있다. 제1 감지 라인(TL1a, TL1b)은 서로 이격된 제1 서브 라인(TL1a) 및 제2 서브 라인(TL1b)을 포함한다. 제1 서브 라인(TL1a)은 감지 구동칩(T-IC) 및 서브 회로 보드(SCB)를 전기적으로 연결하고, 제2 서브 라인(TL1b)은 서브 회로 보드(SCB) 및 구동 패드들(MPD)을 전기적으로 연결한다.

상술된 바와 같이, 서브 회로 보드(SCB)는 제1 서브 라인(TL1a) 및 제2 서브 라인(TL1b)을 전기적으로 연결할 수 있다. 그 결과, 감지 구동칩(T-IC)으로부터 출력된 제1 감지 신호가 구동 패드들(MPD)에 제공될 수 있다.

감지 구동칩(T-IC)은 제2 감지 라인(TL2)을 통해 구동 패드들(MPD)에 제2 감지 신호를 제공할 수 있다. 제2 감지 라인(TL2)은 감지 구동칩(T-IC) 및 구동 패드들(MPD)을 전기적으로 연결할 수 있다.

감지 구동칩(T-IC)으로부터 출력된 제1 감지 신호는 구동 패드들(MPD)을 통해 구동 패드들(MPD)과 전기적으로 연결된 감지 패드들(IPD, 도6 참조)에 전달될 수 있다. 감지 패드들(IPD)은 상기 제1 감지 신호를 제1 감지 전극들에 제공할 수 있다. 감지 구동칩(T-IC)으로부터 출력된 제2 감지 신호는 구동 패드들(MPD)을 통해 구동 패드들(MPD)과 전기적으로 연결된 감지 패드들(IPD)에 전달될 수 있다. 감지 패드들(IPD)은 상기 제2 감지 신호를 제2 감지 전극들에 제공할 수 있다.

제2 신호 라인들(SL)은 메인 회로 보드(MB)의 상면(MB-U) 상에 배치되며, 감지 구동칩(T-IC)과 동일 층 상에 배치될 수 있다. 제2 신호 라인들(SL)은 서브 회로 보드(SCB) 및 제1 신호 라인들 각각과 절연될 수 있다. 제2 신호 라인들(SL)은 구동 패드들(MPD)에 전기적으로 연결되어, 도 2에 도시된 화소 구동칩(D-IC)에 영상 신호들을 전달할 수 있다. 도시되지 않았지만, 제2 신호 라인들(SL)은 외부 구동 소자와 전기적으로 연결되어 영상 신호들을 제공받을 수 있다.

본 발명의 실시 예에 따르면, 서브 회로 보드(SCB)는 메인 회로 보드(MB)의 상면(MB-U)으로부터 이격된 구조를 가질 수 있다. 상기 이격된 공간을 통해 제2 신호 라인들(SL)이 메인 회로 보드(MB)의 상면(MB-U) 상에 배치될 수 있다.

자세하게, 도 8을 참조하면, 구동 패드들(MPD)은 제1 절연층(M-IL1) 상에 배치될 수 있다. 구동 패드들(MPD)이 배치된 제1 절연층(M-IL1)의 영역은 제3 방향(DR3)에서 제2 절연층(M-IL2)과 비중첩할 수 있다. 다시 말해, 구동 패드들(MPD)이 배치된 제1 절연층(M-IL1)의 일 부분이 제2 절연층(M-IL2)에 의해 노출될 수 있다. 상기 노출된 제1 절연층(M-IL1)의 일 부분이 구동 패드들(MPD)을 통해 표시 모듈(200)의 일단에 전기적으로 본딩될 수 있다.

서브 회로 보드(SCB)는 제1 부분(P1), 제2 부분(P2), 및 제1 부분(P1)과 제2 부분(P2) 사이의 중앙 부분(P3)으로 구획될 수 있다. 특히, 서브 회로 보드(SCB)의 제1 부분(P1) 및 제2 부분(P2) 각각은 메인 회로 보드(MB)의 상면(MB-U) 상에 부착된 구조를 가질 수 있다. 서브 회로 보드(SCB)의 중앙 부분(P3)은 메인 회로 보드(MB)의 상면(MB-U)으로부터 이격된 구조를 가질 수 있다.

본 발명에 따르면, 평면상에서 중앙 부분(P3)은 제1 부분(P1) 및 제2 부분(P2)의 합 보다 큰 면적을 가질 수 있다. 다만 이에 한정되지 않으며, 중앙 부분(P3)은 제1 부분(P1) 및 제2 부분(P2) 각각 보다 큰 면적을 가질 수 있다.

제1 부분(P1) 및 제2 부분(P2)이 메인 회로 보드(MB)의 상면(MB-U)에 접착층을 통해 부착된 구조를 가짐에 따라, 중앙 부분(P3)과 메인 회로 보드(MB)의 상면(MB-U) 사이에 이격 공간(OP)이 정의될 수 있다. 즉, 서브 회로 보드(SCB)는 중앙 부분(P3)이 메인 회로 보드(MB)의 상면(MB-U)으로부터 이격된 터널 형상으로 제공될 수 있다.

그 결과, 평면상에서 제2 신호 라인들(SL)의 적어도 일 부분이 서브 회로 보드(SCB)에 중첩하거나 교차하면서 메인 회로 보드(MB)의 상면(MB-U)에 배열될 수 있다. 상술된 바에 따르면, 회로 기판(300)에 배열되는 신호 라인들의 수가 증가될 수 있는 바, 이를 통해 회로 기판(300)의 효율성이 향상될 수 있다.

또한, 서브 회로 보드(SCB)는 제1 패드들(CPD1), 제2 패드들(CPD2), 및 연결 신호 라인들(CSL)을 포함한다. 제1 패드들(CPD1), 제2 패드들(CPD2), 및 연결 신호 라인들(CSL)은 동일한 공정을 통해 일체 형상으로 제공되며 서브 회로 보드(SCB)의 상면 상에 배치될 수 있다. 서브 회로 보드(SCB)의 하면은 메인 회로 보드(MB)의 상면(MB-U)과 서로 마주보는 면이고, 서브 회로 보드(SCB)의 상면은 서브 회로 보드(SCB)의 하면에 대향하는 면일 수 있다.

제1 패드들(CPD1)은 제1 부분(P1)에 대응한 서브 회로 보드(SCB)의 상면에 배치된다. 제2 패드들(CPD2)은 제2 부분(P2)에 대응한 서브 회로 보드(SCB)의 상면에 배치된다. 연결 신호 라인들(CSL)은 서브 회로 보드(SCB)의 상면에 배치되어 제1 패드들(CPD1)과 제2 패드들(CPD2)을 전기적으로 연결할 수 있다.

본 발명에 따르면, 제1 서브 라인(TL1a) 및 제2 서브 라인(TL1b)은 서로 다른 층 상에 배치될 수 있다. 도 8에 도시된 바에 따르면, 제1 서브 라인(TL1a)은 제2 절연층(M-IL2) 상에 배치되고, 제2 서브 라인(TL1b)은 제1 절연층(M-IL1) 상에 배치될 수 있다. 제2 서브 라인(TL1b)은 감지 구동칩(T-IC)과 다른 층 상에 배치되고, 구동 패드들(MPD, 이하 “패드부”로 설명)과 동일 층 상에 배치될 수 있다.

제2 감지 라인(TL2)은 감지 구동칩(T-IC)과 다른 층 상인 제1 절연층(M-IL1) 상에 배치되어 패드부(MPD)에 전기적으로 연결될 수 있다. 제2 서브 라인(TL1b) 및 제2 감지 라인(TL2)은 서로 동일 층 상에 배치될 수 있다.

도 9a를 참조하면, 도 8에 도시된 서브 회로 보드(SCB)의 제1 부분(P1) 및 제2 부분(P2)은 접착층(AL)을 통해 제2 절연층(M-IL2)에 부착될 수 있다. 예시적으로, 접착층(AL)은 에폭시 타입의 접착제일 수 있다. 서브 회로 보드(SCB)의 중앙 부분(P3)은 접착층(AL)과 비중첩하며 제2 절연층(M-IL2)으로부터 이격되어 이격 공간(OP)을 정의할 수 있다.

제1 서브 라인(TL1a)은 감지 구동칩(T-IC)과 동일 층 상인 제2 절연층(M-IL2) 상에 배치될 수 있다. 제1 서브 라인(TL1a)은 서브 회로 보드(SCB)에 정의된 제1 컨택홀(CH1)을 통해 제1 패드(CPD1)에 전기적으로 연결될 수 있다. 제1 컨택홀(CH1)은 제1 서브 라인(TL1a)과 제1 패드(CPD1)를 전기적으로 연결하는 비아 홀일 수 있다.

일 실시 예에 따르면, 제2 패드(CPD2)는 제1 서브 패드(CPD2a) 및 제2 서브 패드(CPD2b)를 포함할 수 있다. 이 경우, 제1 패드(CPD1), 연결 신호 라인(CSL), 및 제1 서브 패드(CPD2a)는 일체 형상으로 제공되고, 제2 서브 패드(CPD2b)는 다른 공정을 통해 제공될 수 있다.

제1 서브 패드(CPD2a)는 서브 회로 보드(SCB)의 상면에 배치된다. 제2 서브 패드(CPD2b)는 제2 절연층(M-IL2) 상에 배치될 수 있다. 제1 서브 패드(CPD2a)는 제2 부분(P2)에 대응한 서브 회로 보드(SCB)에 정의된 제2 컨택홀(CH2)을 통해 및 제2 서브 패드(CPD2b)에 전기적으로 연결될 수 있다. 제2 컨택홀(CH2)은 제1 서브 패드(CPD2a) 및 제2 서브 패드(CPD2b)를 전기적으로 연결하는 비아 홀일 수 있다.

제2 서브 패드(CPD2b)는 제2 부분(P2)에 중첩한 제2 절연층(M-IL2)에 정의된 서브 컨택홀(CH2-S)을 통해 제2 서브 라인(TL1b)에 전기적으로 연결될 수 있다. 제2 서브 라인(TL1b)은 제1 절연층(M-IL1) 상에 배치되어 패드부(MPD)에 연결될 수 있다. 일 예로, 제2 서브 라인(TL1b) 및 패드부(MPD)는 동일 공정을 통해 일체 형상으로 제공될 수 있다. 서브 컨택홀(CH2-S)은 제2 서브 패드(CPD2b) 및 제2 서브 라인(TL1b)을 전기적으로 연결하는 비아 홀일 수 있다.

감지 구동칩(T-IC)으로부터 출력된 제1 감지 신호는 제1 서브 라인(TL1a)을 통해 제1 패드(CPD1)에 전달될 수 있다. 제1 패드(CPD1)에 전달된 제1 감지 신호는 연결 신호 라인(CSL), 제2 패드(CPD2)를 통해 제2 서브 라인(TL1b)에 전달될 수 있다.

상술된 바에 따르면, 메인 회로 보드(MB)의 상면(MB-U) 상에 제1 서브 라인(TL1a)이 배치되고, 제1 감지 신호를 전달하는 나머지 구성들은 메인 회로 보드(MB)의 상면(MB-U)과 다른 층 상에 배치될 수 있다. 특히, 제2 신호 라인들(SL)은 서브 회로 보드(SCB) 및 제2 절연층(M-IL2) 사이의 이격 공간(OP2)을 통해 서브 회로 보드(SCB)를 평면상에서 교차할 수 있다. 그 결과, 메인 회로 보드(MB)의 상면(MB-U) 상에 배치되는 제2 신호 라인들(SL)의 수가 증가될 수 있다.

도 9b는 도 9a와 비교하여 제2 패드(CPD2-1) 및 제2 컨택홀(CH2-1)의 구조가 변형되었을 뿐, 나머지 구성들의 구조는 실질적으로 동일할 수 있다. 이하, 도 9b를 통해선 제2 패드(CPD2-1) 및 제2 컨택홀(CH2-1)의 구조를 중점으로 설명한다.

도 9b를 참조하면, 제2 패드(CPD2-1)는 제1 패드(CPD1) 및 연결 신호 라인(CSL)과 동일 공정을 통해 서브 회로 보드(SCB) 상에 배치될 수 있다. 제2 패드(CPD2-1)는 제2 컨택홀(CH2-1)을 통해 제2 서브 라인(TL1b)에 전기적으로 연결될 수 있다. 제2 컨택홀(CH2-1)은 제2 부분(P2)에 대응한 서브 회로 보드(SCB), 접착층(AL), 및 제2 절연층(M-IL2)을 관통한 비아 홀일 수 있다. 즉, 제2 패드(CPD2-1)에 전달된 제1 감지 신호는 제2 컨택홀(CH2-1)을 통해 제2 서브 라인(TL1b)에 전달될 수 있다.

도 10은 본 발명의 실시 예에 따른 도 6에 도시된 II-II’를 따라 절단한 단면도이다.

도 10을 참조하면, 제2 감지 라인(TL2)은 제1 절연층(M-IL1) 상에 배치될 수 있다. 제2 감지 라인(TL2)은 제2 절연층(M-IL2)에 정의된 제3 컨택홀(CH3)을 통해 감지 구동칩(T-IC)에 전기적으로 연결될 수 있다. 제3 컨택홀(CH3)은 감지 구동칩(T-IC) 및 제2 감지 라인(TL2)을 전기적으로 연결하는 비아 홀 일 수 있다. 감지 구동칩(T-IC)으로부터 출력된 제2 감지 신호는 제3 컨택홀(CH3)을 통해 제2 감지 라인(TL2)에 전달될 수 있다.

도 11a는 본 발명의 다른 실시 예에 따른 회로기판의 평면도이다. 도 11b는 본 발명의 다른 실시 예에 따른 도 11a에 도시된 III-III’를 따라 절단한 단면도이다.

도 11a 및 도 11b는 도 6에 도시된 실시 예와 비교하여, 제2 서브 라인(TL1b-1)의 구조가 변형되고 제3 서브 라인(TL1c)의 구성이 추가되었을 뿐, 나머지 구성들의 구조는 실질적으로 동일할 수 있다. 따라서, 도 11a 및 도 11b를 통해선 제2 서브 라인(T1b-1)의 구조를 중점으로 설명한다.

도 11a 및 도 11b를 참조하면, 제2 서브 라인(TL1b-1) 및 제3 서브 라인(TL1c)은 서로 다른 층 상에 배치될 수 있다. 제2 서브 라인(TL1b-1)은 제2 절연층(M-IL2) 상에 배치되고, 서브 회로 보드(SCB)에 정의된 제2 컨택홀(CH2)을 통해 제2 패드(CPD2)에 전기적으로 연결될 수 있다.

특히, 실시 예에 따르면, 제2 서브 라인(TL1b-1)은 제1 서브 라인(TL1a)과 동일 층 상에 배치될 수 있다. 제2 서브 라인(TL1b-1)은 제2 절연층(M-IL2)에 정의된 컨택홀(CHs)을 통해 제3 서브 라인(TL1c)에 전기적으로 연결될 수 있다. 컨택홀(CHs)은 제2 서브 라인(TL1b-1)과 제3 서브 라인(TL1c)을 전기적으로 연결하는 비아 홀 일 수 있다.

이 경우, 도시되지 않았지만 도 6에 도시된 제2 신호 라인들(SL)은 서브 회로 보드(SCB) 및 제2 절연층(M-IL2) 사이의 이격 공간(OP, 도8 참조)을 통해 평면상에서 서브 회로 보드(SCB)에 교차할 수 있다. 또한, 제2 신호 라인들(SL)은 제2 절연층(M-IL2)에 정의된 컨택홀들을 통해 제2 서브 라인(TL1b-1)과 절연되며 평면상에서 교차할 수 있다. 이를 통해, 제2 신호 라인들(SL)은 패드부(MPD)에 전기적으로 연결될 수 있다.

다만, 본 발명의 기술적 사상은 이에 한정되지 않으며, 제2 서브 라인(TL1b-1)의 배치 구조는 이에 한정되지 않으며, 다양하게 변형되어 제2 절연층(M-IL2) 상에 배치될 수 있다. 예컨대, 제2 신호 라인들(SL)은 평면상에서 제2 서브 라인(TL1b-1) 및 제2 감지 라인(TL2) 사이에 배치된 구조를 가질 수도 있다.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100: 윈도우
200: 표시 모듈
DP: 표시패널
ISU: 입력 감지층
300: 회로 기판
MB: 메인 회로 보드
M-IL1: 제1 절연층
M-IL2: 제2 절연층
SCB: 서브 회로 보드
T-IC: 감지 구동칩
D-IC: 화소 구동칩
TL1a, TL1b: 제1 감지 라인
TL1a: 제1 서브 라인
TL1b: 제2 서브 라인
TL1c: 제3 서브 라인
TL2: 제2 감지 라인
SL: 제2 신호 라인

Claims (20)

1. 메인 회로 보드;
   상기 메인 회로 보드 상에 배치된 구동칩; 및
   평면상에서 상기 구동칩과 이격되며 상기 구동칩과 전기적으로 연결된 서브 회로 보드를 포함하고,
   상기 서브 회로 보드의 적어도 일 부분은 상기 메인 회로 보드의 상면으로부터 이격된 것을 특징으로 하는 회로기판.
2. 제 1 항에 있어서,
   상기 상면으로부터 이격된 상기 서브 회로 보드의 면적은 상기 메인 회로 보드에 부착된 상기 서브 회로 보드의 면적 보다 더 큰 것을 특징으로 하는 회로기판.
3. 제 1 항에 있어서,
   상기 서브 회로 보드는,
   상기 상면에 부착된 제1 부분;
   상기 제1 부분과 이격되며 상기 상면에 부착된 제2 부분; 및
   상기 제1 부분 및 상기 제2 부분 사이의 중앙 부분을 포함하고,
   상기 중앙 부분과 상기 상면 사이에 이격 공간이 정의되는 회로기판.
4. 제 3 항에 있어서,
   상기 구동칩과 전기적으로 절연되며 상기 상면 상에 배치된 신호 라인을 더 포함하고,
   상기 신호 라인의 적어도 일 부분은 상기 중앙 부분에 중첩하는 회로기판.
5. 제 1 항에 있어서,
   상기 구동칩과 전기적으로 연결된 제1 신호 라인; 및
   상기 제1 신호 라인에 전기적으로 연결된 패드부를 더 포함하는 회로기판.
6. 제 5 항에 있어서,
   상기 제1 신호 라인은,
   상기 서브 회로 보드를 통해 상기 패드부에 연결된 제1 감지 라인; 및
   상기 제1 감지 라인과 다른 전기적 신호를 수신하며 상기 패드부에 연결된 제2 감지 라인을 포함하는 회로기판.
7. 제 6 항에 있어서,
   상기 제1 감지 라인은,
   상기 구동칩 및 상기 서브 회로 보드를 전기적으로 연결하며 상기 상면 상에 배치된 제1 서브 라인; 및
   상기 서브 회로 보드 및 상기 패드부를 전기적으로 연결하는 제2 서브 라인을 포함하고,
   상기 제1 서브 라인 및 상기 제2 서브 라인은 서로 다른 층 상에 배치되는 회로기판.
8. 제 7 항에 있어서,
   상기 제2 서브 라인은 상기 구동칩과 다른 층 상에 배치되고, 상기 패드부와 동일 층 상에 배치되는 회로기판.
9. 제 6 항에 있어서,
   상기 제2 감지 라인은 상기 구동칩과 다른 층 상에 배치되고, 상기 패드부와 동일 층 상에 배치되는 회로기판.
10. 제 6 항에 있어서,
    상기 메인 회로 보드는,
    제1 절연층; 및
    상기 제1 절연층 상에 배치되며, 상기 구동칩 및 상기 서브 회로 보드가 배치된 제2 절연층을 포함하고,
    상기 메인 회로 보드의 상기 상면은 상기 제2 절연층의 상면에 대응하는 회로기판.
11. 제 10 항에 있어서,
    상기 제1 감지 라인은,
    상기 서브 회로 보드의 일단 및 상기 구동칩을 전기적으로 연결하며 상기 제2 절연층 상에 배치된 제1 서브 라인; 및
    상기 서브 회로 보드의 타단 및 상기 패드부를 전기적으로 연결하며 상기 제1 절연층 상에 배치된 제2 서브 라인을 포함하는 회로기판.
12. 제 5 항에 있어서,
    상기 구동칩 및 상기 제1 신호 라인 각각과 전기적으로 절연되고, 상기 상면 상에 배치되어 상기 패드부에 전기적으로 연결된 제2 신호 라인을 더 포함하고,
    상기 제2 신호 라인의 적어도 일 부분은 상기 서브 회로 보드의 상기 일 부분에 중첩하는 회로기판.
13. 제 1 항에 있어서,
    상기 서브 회로 보드에 전기적으로 연결된 패드부; 및
    상기 서브 회로 보드를 통해 상기 구동칩 및 상기 패드부를 전기적으로 연결하는 감지 라인을 더 포함하는 회로기판.
14. 제 13 항에 있어서,
    상기 감지 라인은,
    상기 구동칩 및 상기 서브 회로 보드의 일단을 전기적으로 연결하며 상기 상면 상에 배치된 제1 서브 라인; 및
    상기 제1 서브 라인과 동일 층 상에 배치되고, 상기 서브 회로 보드의 타단에 전기적으로 연결된 제2 서브 라인; 및
    상기 제2 서브 라인 및 상기 패드부를 전기적으로 연결하는 제3 서브 라인을 포함하는 회로기판.
15. 제 14 항에 있어서,
    상기 제3 서브 라인은 상기 제2 서브 라인과 다른 층 상에 배치되며 상기 패드부와 동일 층 상에 배치되는 회로기판.
16. 제 1 항에 있어서,
    상기 서브 회로 보드 및 상기 상면 사이에 배치된 접착층을 더 포함하는 회로기판.
17. 기판;
    상기 기판 상에 배치된 표시 소자층;
    상기 표시 소자층 상에 배치되고 감지 전극을 포함한 입력 감지층; 및
    상기 기판의 일단에 전기적으로 본딩되는 회로기판을 포함하고,
    상기 회로기판은,
    상기 기판의 상기 일단에 본딩되는 메인 회로 보드;
    상기 메인 회로 보드 상에 배치되며 상기 감지 전극에 전기적으로 연결된 구동칩; 및
    상기 구동칩과 전기적으로 연결되고, 상기 메인 회로 보드의 상면에 배치된 부착 부분과 상기 상면으로부터 이격된 이격 부분을 갖는 서브 회로 보드를 포함하는 표시장치.
18. 제 17 항에 있어서,
    상기 이격 부분의 면적은 상기 부착 부분의 면적 보다 큰 것을 특징으로 하는 표시장치.
19. 제 17 항에 있어서,
    상기 부착 부분은 상기 이격 부분을 사이에 두고 서로 이격된 제1 부분 및 제2 부분을 포함하고,
    상기 이격 부분 및 상기 상면 사이에 이격 공간이 정의되는 표시장치.
20. 제 19 항에 있어서,
    상기 구동칩에 전기적으로 연결된 신호 라인; 및
    상기 신호 라인 및 상기 감지 전극을 전기적으로 연결하는 패드부를 더 포함하고,
    상기 신호 라인은,
    상기 제1 부분에 정의된 제1 컨택홀을 통해 상기 구동칩과 전기적으로 연결된 제1 서브 라인; 및
    상기 제2 부분에 정의된 제2 컨택홀을 통해 상기 패드부에 연결된 제2 서브 라인을 포함하고,
    상기 제1 서브 라인 및 상기 제2 서브 라인은 서로 다른 층 상에 배치되는 표시장치.

Images