KR20220000573U - 칩 및 디스플레이 패널 - Google Patents

칩 및 디스플레이 패널 Download PDF

Info

Publication number
KR20220000573U
KR20220000573U KR2020200004753U KR20200004753U KR20220000573U KR 20220000573 U KR20220000573 U KR 20220000573U KR 2020200004753 U KR2020200004753 U KR 2020200004753U KR 20200004753 U KR20200004753 U KR 20200004753U KR 20220000573 U KR20220000573 U KR 20220000573U
Authority
KR
South Korea
Prior art keywords
connection pad
chip
connection
extension direction
pad
Prior art date
Application number
KR2020200004753U
Other languages
English (en)
Other versions
KR200496376Y1 (ko
Inventor
루 치-헝
차이 밍-치에
리아오 쿠오-추
Original Assignee
일리 테크놀로지 홀딩 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일리 테크놀로지 홀딩 코포레이션 filed Critical 일리 테크놀로지 홀딩 코포레이션
Publication of KR20220000573U publication Critical patent/KR20220000573U/ko
Application granted granted Critical
Publication of KR200496376Y1 publication Critical patent/KR200496376Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

칩은 제1 측면 및 제1 측면에 연결된 제2 측면을 구비한다. 제1 측면은 제1 연장 방향을 갖는다. 제2 측면은 제2 연장 방향을 갖는다. 제1 연장 방향은 제2 연장 방향과 다르다. 칩은 제1 연결패드 그룹과 제2 연결패드 그룹을 포함한다. 제1 연결패드 그룹과 제2 연결패드 그룹은 제1 연장 방향을 따라 분포한다. 제2 연결패드 그룹은 제1 연결패드 그룹보다 제1 측면에서 더 멀리 떨어져 있다. 제2 연장 방향에서 제1 연결패드 그룹은 칩의 중심선에서 제2 분포 범위를 가지고, 제1 연결패드 그룹은 칩 중심선에서 멀리 떨어진 곳에 제1 분포 범위를 가지며, 제1 분포 범위는 제2 분포 범위보다 크다. 상기 칩을 포함하는 디스플레이 패널도 제공한다.

Description

칩 및 디스플레이 패널{CHIP AND DISPLAY PANEL}
본 고안은 전자 부품, 특히 칩 및 디스플레이 패널에 관한 것이다.
칩을 응용하는 방식에 있어서, 다른 전자 부품과 칩의 연결패드(connecting pad)의 상호 접합은 항상 필요하다. 따라서 칩과 다른 전자 부품 간 접합의 수율이나 품질을 어떻게 더 향상시킬 것인가는 현재 시급히 해결하여야 하는 과제이다.
본 고안은 접합의 수율 또는 품질이 비교적 우수한 칩을 제공한다. 본 고안은 상기 칩을 포함하고, 칩과 팬아웃 라인 사이의 접합 수율 또는 접합 품질이 비교적 우수한 디스플레이 패널을 제공한다.
본 고안의 칩은 제1 측면 및 제1 측면에 연결되는 제2 측면을 구비한다. 제1 측면은 제1 연장 방향을 갖는다. 제2 측면은 제2 연장 방향을 갖는다. 제1 연장 방향은 제2 연장 방향과 다르다. 칩은 제1 연결패드 그룹 및 제2 연결패드 그룹을 포함한다. 제1 연결패드 그룹은 제1 연장 방향을 따라 분포한다. 제2 연장 방향에서 제1 연결패드 그룹은 칩의 중심선에서 제2 분포 범위를 가지고, 제1 연결패드 그룹은 칩 중심선에서 멀리 떨어진 곳에 제1 분포 범위를 가지며, 제1 분포 범위는 제2 분포 범위보다 크다. 제2 연결패드 그룹은 제1 연장 방향을 따라 분포한다. 제2 연결패드 그룹은 제1 연결패드 그룹보다 제1 측면에서 더 멀리 떨어져 있다.
본 고안의 일 실시예에서, 제1 연장 방향은 기본적으로 제2 연장 방향과 수직이다.
본 고안의 일 실시예에서, 제2 연장 방향에서의 제2 연결패드 그룹의 분포 범위는 기본적으로 일치한다.
본 고안의 일 실시예에서, 단위 분포 범위 내의 제1 연결패드 그룹은 칩의 중심선에서 제2 분포 밀도를 가지고, 제1 연결패드 그룹은 칩의 중심선에서 멀리 떨어진 곳에 제1 분포 밀도를 가지며 제1 분포 밀도는 제2 분포 밀도보다 작다.
본 고안의 일 실시예에서, 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 제2 연장 방향에서 일부 복수의 제1 연결패드가 부분적으로 중첩되고 완전하게 중첩되지 않는다.
본 고안의 일 실시예에서, 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 각각의 복수의 제1 연결패드는 대응하는 연결패드 연장 방향에서 최대 크기를 가지며, 복수의 제1 연결패드의 복수의 연결패드 연장 방향은 제2 연장 방향과 다르다.
본 고안의 일 실시예에서, 각각의 복수의 연결패드 연장 방향과 제2 연장 방향 사이에 대응하는 연결패드 끼인각을 가지며, 복수의 연결패드 끼인각의 각도는 중심선에서 제2 측면을 향해 점진적으로 90°에 가까워진다.
본 고안의 디스플레이 패널은 기판, 복수의 디스플레이 유닛, 복수의 팬아웃 라인 및 상기 임의의 한 실시예의 칩을 포함한다. 기판은 디스플레이 영역과 비디스플레이 영역을 구비한다. 복수의 디스플레이 유닛은 기판의 디스플레이 영역에 배치된다. 복수의 팬아웃 라인은 디스플레이 영역에서 비디스플레이 영역으로 연장된다. 칩은 기판의 비디스플레이 영역에 배치된다. 복수의 디스플레이 유닛은 복수의 팬아웃 라인 중 적어도 일부를 통해 칩의 제1 연결패드 그룹의 적어도 일부에 전기적으로 연결된다.
본 고안의 일 실시예에서, 칩의 제1 연결패드 그룹은 적어도 하나의 더미패드를 포함한다. 더미패드는 칩의 제1 측면 또는 제2 측면에 가장 가까운 연결패드다. 더미패드는 적어도 하나의 복수의 팬아웃 라인과 전기적으로 연결되고, 더미패드는 모든 복수의 디스플레이 유닛과 전기적으로 연결되지 않는다.
본 고안의 일 실시예에서, 더미패드는 접지된다.
상술한 바와 같이 칩의 제1 연결패드 그룹의 분포 방식으로 칩에 힘을 가하여 칩의 제1 연결패드 그룹과 다른 부품을 서로 결합할 때, 상기 힘을 비교적 균일하게 하거나 완화시킬 수 있다. 또는 제1 연결패드 그룹과 다른 부품을 서로 결합한 후 그 사이에 갖는 접합력을 비교적 균일하게 하거나 완화시킬 수 있다. 이를 통해 칩과 다른 부품간 상호 접합 수율을 높일 수 있고 접합 실패(failed bonding) 또는 접합 후 박리(peeling after bonding) 가능성을 낮출 수 있다. 따라서 상기 칩을 구비한 디스플레이 패널은 칩과 팬아웃 라인 사이의 접합 수율 또는 접합 품질이 비교적 우수하다. 또한 칩의 복수의 제1 연결패드 분포 방식을 통해, 레이아웃 설계(layout design)에서 디스플레이 패널의 팬아웃 라인을 덜 제한할 수 있다. 즉, 레이아웃 설계에서 팬아웃 라인의 유연성을 높일 수 있다.
도 1은 본 고안의 제1 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 2는 본 고안의 제2 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 3은 본 고안의 제3 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 4a는 본 고안의 일 실시예에 따른 디스플레이 패널의 조감도를 개략적으로 나타낸다.
도 4b는 본 고안의 일 실시예에 따른 디스플레이 패널 일부의 조감도를 개략적으로 나타낸다.
도 4c는 본 고안의 일 실시예에 따른 디스플레이 패널의 일부 회로를 개략적으로 나타낸다.
본 실시예의 도면을 참조하여 본 고안에 대해 보다 전면적으로 설명하고자 한다. 하지만 본 고안은 본 명세서의 실시예에 국한되지 않고 다양한 형식으로 구현될 수 있다. 도면의 부품과 영역의 두께는 명확하게 나타내기 위해 확대되었다. 같거나 유사한 참조 부호는 같거나 유사한 부품 또는 영역을 나타내며 아래에서 반복하여 설명하지 않는다.
별도의 정의가 없는 한 본 명세서에서 사용하는 모든 용어(반도체 관련 기술 및 과학 용어 포함)는 본 고안이 속한 분야의 통상의 기술자가 일반적으로 이해하는 것과 동일한 의미를 가진다. 예를 들어, 일반적으로 사용되는 사전에 정의된 용어들은 관련 기술 및 본 고안의 앞뒤 맥락의 의미와 일치하는 의미로 해석되어야 하며, 본 명세서에서 명확하게 정의하지 않는 한 이상적이거나 과도하게 공식적인 의미로 해석되지 않음을 이해하여야 한다.
본 명세서는 예시적인 실시예를 설명하기 위해 바람직한 실시예를 개략적으로 나타낸 도면의 단면도를 참조한다. 따라서 제조 기술 및/또는 공차와 같은 결과의 도면으로서 형상의 변화를 예측할 수 있다. 그러므로 본 명세서에서 설명하는 실시예는 본 명세서에서 나타낸 것과 같은 영역의 특정 형상에 국한되는 것으로 해석되어서는 안 되며, 제조로 인한 형상 편차와 같은 것을 포함한다. 예를 들어, 평평하게 표시되거나 설명된 영역은 통상적으로 거칠고, 비선형 및/또는 비평면의 특징을 가질 수 있다. 또한 표시된 예각은 둥근 모양일 수 있다. 그러므로 도면에 표시된 영역은 본질적으로 개략적으로 나타내는 것이고, 그 형상이 표시된 영역의 정확한 형상을 나타내기 위한 것이 아니며 등록청구의 범위를 제한하기 위한 것도 아니다.
도 1은 본 고안의 제1 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 1을 참조하면, 칩(100)은 제1 측면(S1), 제2 측면(S2), 제3 측면(S3) 및 제4 측면(S4)을 구비한다. 제3 측면(S3)은 제1 측면(S1)과 마주보고 있다. 제4 측면(S4)은 제2 측면(S2)과 마주보고 있다. 제2 측면(S2)은 제1 측면(S1)의 일 단과 제3 측면(S3)의 일 단에 연결된다. 제4 측면(S4)은 제1 측면(S1)의 다른 일 단과 제3 측면(S3)의 다른 일 단에 연결된다. 제1 측면(S1)은 제1 연장 방향(D1)을 가지고, 제2 측면(S2)은 제2 연장 방향(D2)을 가지며 제1 연장 방향(D1)은 제2 연장 방향(D2)과 다르다.
본 실시예에서, 제1 연장 방향(D1)은 기본적으로 제2 연장 방향(D2)과 수직일 수 있지만 본 고안은 여기에 국한되지 않는다.
본 실시예에서, 제1 측면(S1)은 기본적으로 제3 측면(S3)과 평행일 수 있지만 본 고안은 여기에 국한되지 않는다. 아래의 설명에서 칩(100)의 중심선(102)은 대략적으로 제1 측면(S1)의 중심점과 제2 측면(S3)의 중심점을 연결할 수 있다.
본 실시예에서, 제2 측면(S2)은 기본적으로 제4 측면(S4)과 평행일 수 있지만 본 고안은 여기에 국한되지 않는다.
본 실시예에서, 칩(100)은 활성면(active surface)(101)상에 있는 제1 연결패드 그룹(G1)과 제2 연결패드 그룹(G2)을 포함할 수 있다. 제1 연결패드 그룹(G1)과 제2 연결패드 그룹(G2)은 대체적으로 제1 연장 방향(D1)을 따라 분포한다. 제2 연결패드 그룹(G2)은 제1 연결패드 그룹(G1)보다 제1 측면(S1)에서 더 멀리 떨어져 있다. 즉, 제2 연결패드 그룹(G2)과 제1 측면(S1) 사이의 최단거리는 제1 연결패드 그룹(G1)과 제1 측면(S1) 사이의 최단거리 보다 크다.
본 실시예에서, 각각의 연결패드 그룹(예컨대, 제1 연결패드 그룹(G1) 또는 제2 연결패드 그룹(G2))은 복수의 연결패드를 포함한다. 각각의 연결패드 그룹(예컨대, 제1 연결패드 그룹(G1) 또는 제2 연결패드 그룹(G2))의 분포 범위는 그것이 포함하는 복수의 연결패드 중 대응하는 측면(예컨대, 제1 측면(S1), 제2 측면(S2), 제3 측면(S3) 또는 제4 측면(S4))의 가장자리에 가장 근접하는 연결선에 의해 결정될 수 있다. 또한 명확하게 표시하기 위해 도 1 또는 유사한 도면에서 분포 범위의 부분적인 윤곽만 예시적으로 도시하였다.
본 실시예에서, 제1 연결패드 그룹(G1)은 복수의 제1 연결패드(110), 복수의 제2 연결패드(120) 및 복수의 제3 연결패드(130)를 포함할 수 있다. 복수의 제2 연결패드(120)는 복수의 제1 연결패드(110)와 복수의 제3 연결패드(130) 사이에 위치한다. 예를 들어, 복수의 제2 연결패드(120) 대비 복수의 제1 연결패드(110)는 칩(100)의 중심선(102)에서 더 멀리 떨어져 있고, 복수의 제2 연결패드(120) 대비 복수의 제3 연결패드(130)는 칩(100)의 중심선(102)에서 더 멀리 떨어져 있다. 다시 예를 들면, 복수의 제2 연결패드(120)와 복수의 제3 연결패드(130) 대비 복수의 제1 연결패드(110)는 칩(100)의 제2 측면(S2)에 더 근접하고, 복수의 제2 연결패드(120)와 복수의 제1 연결패드(110) 대비 복수의 제3 연결패드(130)는 칩(100)의 제4 측면(S4)에 더 근접한다.
일 실시예에서, 칩(100)의 활성면(101) 상에 위치하는 연결패드는 복수의 제1 연결패드(110), 복수의 제2 연결패드(120), 복수의 제3 연결패드(130) 및 복수의 제4 연결패드(140)로 구성되며, 복수의 제1 연결패드(110), 복수의 제2 연결패드(120) 및 복수의 제3 연결패드(130)는 제1 연결패드 그룹(G1)을 구성하고 복수의 제4 연결패드(140)는 제2 연결패드 그룹(G2)을 구성한다.
본 실시예에서, 제2 연장 방향(D2)에서 복수의 제1 연결패드(110) 분포 범위의 크기(즉, 제2 연장 방향(D2)에서의 분포 범위의 길이)는 복수의 제2 연결패드(120) 분포 범위의 크기 보다 크거나 같다. 예를 들어, 복수의 제1 연결패드(110)의 분포 범위 최대 크기(제1 분포 범위로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 범위 최대 크기(제2 분포 범위로 지칭할 수 있음) 보다 크다. 즉, 제1 연결패드 그룹(G1)이 칩(100)의 중심선(102)에서 제2 측면(S2)의 방향으로 분포하는 방식은 나팔 모양과 유사한 분포를 나타낼 수 있다.
본 실시예에서, 제2 연장 방향(D2)에서 복수의 제3 연결패드(130) 분포 범위의 크기(즉, 제2 연장 방향(D2)에서의 분포 범위의 길이)는 복수의 제2 연결패드(120) 분포 범위의 크기 보다 크거나 같다. 예를 들어, 복수의 제3 연결패드(130)의 분포 범위 최대 크기(제1 분포 범위로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 범위 최대 크기(제2 분포 범위로 지칭할 수 있음) 보다 크다. 즉, 제1 연결패드 그룹(G1)이 칩(100)의 중심선(102)에서 제4 측면(S4)의 방향으로 분포하는 방식은 나팔 모양과 유사한 분포를 나타낼 수 있다.
본 실시예에서, 상기 복수의 제1 연결패드(110) 및/또는 복수의 제3 연결패드(130)의 분포 방식으로 칩(100)에 힘을 가하여 칩(100)의 제1 연결패드 그룹(G1)과 다른 부품(예컨대, 후속 기판(410)의 복수의 팬아웃 라인(470))을 서로 결합할 때, 상기 힘을 비교적 균일하게 하거나 완화시킬 수 있다. 또는 제1 연결패드 그룹과 다른 부품을 서로 결합시킨 후 그 사이에 갖는 접합력을 비교적 균일하게 하거나 완화시킬 수 있다. 이를 통해, 칩(100)과 다른 부품의 상호 접합 수율을 높일 수 있고 접합 실패(failed bonding) 또는 접합 후 박리(peeling after bonding) 가능성을 낮출 수 있다.
본 실시예에서, 제2 연장 방향(D2)에서 제2 연결패드(120)의 분포 범위 크기는 기본적으로 일치한다. 예를 들어, 복수의 제2 연결패드(120)를 진열 형태로 배열할 수 있다.
본 실시예에서, 제2 연결패드 그룹(G2)은 복수의 제4 연결패드(140)를 포함할 수 있다. 제2 연장 방향(D2)에서, 제2 연결패드 그룹(G2)의 복수의 제4 연결패드(140)의 분포 범위 크기는 기본적으로 일치한다. 본 실시예에서, 복수의 제4 연결패드(140)는 한 줄의 직선 형태로 배열될 수 있지만 본 고안은 여기에 국한되지 않는다. 가능한 일 실시예에서, 복수의 제4 연결패드(140)를 여러 줄의 진열 형태로 배열할 수 있다.
본 실시예에서, 일 단위 분포 범위(R0) 내에서 연결패드 그룹(예컨대, 제1 연결패드 그룹(G1) 또는 제2 연결패드 그룹(G2)) 일부분의 상기 단위 분포 범위(R0)내에서의 분포 밀도는, 대응하는 연결패드의 도전 패턴이 상기 단위 분포 범위(R0)에서 차지하는 비율 범위에 의해 결정될 수 있다.
본 실시예에서, 일 단위 분포 범위(R0) 내에서 복수의 제1 연결패드(110)의 분포 밀도(제1 분포 밀도로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 밀도(제2 분포 밀도로 지칭할 수 있음) 보다 작다. 이와 유사하게 일 단위 분포 범위(R0)내에서, 복수의 제3 연결패드(130)의 분포 밀도(제1 분포 밀도로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 밀도(제2 분포 밀도로 지칭할 수 있음) 보다 작다. 이렇게 하면, 칩(100)과 다른 부품 사이의 상호 접합 수율을 더 높일 수 있고 접합 실패 또는 접합 후 박리 가능성을 더 낮출 수 있다.
본 실시예에서, 제2 연장 방향(D2)에서 복수의 제1 연결패드(110)의 일부는 부분적으로 중첩되지만 완전하게 중첩되지 않는다. 예를 들어, 이 중 한 제1 연결패드(115)와 이 중 또 다른 한 제1 연결패드(116)는 부분적으로 중첩되지만, 상기 이 중 한 제1 연결패드(115)와 상기 이 중 또 다른 한 제1 연결패드(116)는 완전하게 중첩되지는 않는다. 이렇게 하면, 제1 연결패드(110)와 상호 결합된 다른 부품(예컨대, 후속 기판(410)의 복수의 팬아웃 라인(470))에 대한 배치가 비교적 편리하거나 조정이 가능할 수 있다.
본 실시예에서, 칩(100)의 제1 측면(S1) 또는 제2 측면(S2)에 가장 근접한 연결패드는 더미패드(dummy pad)일 수 있다. 예를 들어, 제1 연결패드(110) 중 제1 측면(S1) 또는 제2 측면(S2)에 가장 근접한 연결패드는 더미패드(119)일 수 있다.
본 실시예에서, 칩(100)의 제1 측면(S1) 또는 제4 측면(S4)에 가장 근접한 연결패드는 더미패드(dummy pad)일 수 있다. 예를 들어, 제3 연결패드(130) 중 제1 측면(S1) 또는 제4 측면(S4)에 가장 근접한 연결패드는 더미패드(139)일 수 있다.
일 실시예에서, 더미패드(119) 또는 더미패드(139)는 구조 상의 더미일 수 있다. 즉, 더미패드(119) 또는 더미패드(139)는 다른 도체와 연결되지 않고 격리(isolated)된 도체일 수 있다.
일 실시예에서, 더미패드(119) 또는 더미패드(139)는 신호 상의 더미일 수 있다. 즉, 더미패드(119) 또는 더미패드(139)는 다른 능동 부품(예컨대, 칩(100) 내의 다른 능동 부품)과 전기적으로 연결되지 않을 수 있다. 예를 들어, 더미패드(119) 또는 더미패드(139)는 응용 시 접지될 수 있다.
도 2는 본 고안의 제2 실시예에 따른 칩의 조감도를 개략적으로 나타낸다. 본 실시예의 칩(200)은 제1 실시예의 칩(100)과 유사하며, 유사한 부재는 동일한 부호로 표시되고 유사한 기능, 재질 또는 배치 방식을 가지며 설명은 생략된다.
도 2를 참조하면, 본 실시예에서 제1 연결패드 그룹(G1)은 복수의 제1 연결패드(210), 복수의 제2 연결패드(120) 및 복수의 제3 연결패드(230)를 포함할 수 있다.
본 실시예에서, 복수의 제1 연결패드(210)의 배치 방식은 상기 실시예의 복수의 제1 연결패드(110) 배치 방식과 유사하고, 및/또는 복수의 제3 연결패드(230)의 배치 방식은 상기 실시예의 복수의 제3 연결패드(130) 배치 방식과 유사하다. 예를 들어, 복수의 제2 연결패드(120)는 복수의 제1 연결패드(210) 및 복수의 제3 연결패드(230) 사이에 위치한다. 제2 연장 방향(D2)에서, 복수의 제1 연결패드(210)의 분포 범위 크기는 복수의 제2 연결패드(120)의 분포 범위 크기보다 크거나 같을 수 있다. 마찬가지로 제2 연장 방향(D2)에서, 복수의 제3 연결패드(230)의 분포 범위 크기는 복수의 제2 연결패드(120)의 분포 범위 크기보다 크거나 같을 수 있다.
본 실시예에서, 각각의 제1 연결패드(210)는 대응하는 연결패드 연장 방향에서 크기가 가장 크고, 이러한 연결패드 연장 방향은 제2 연장 방향(D2)과 다르다. 예를 들어, 제1 연결패드(210)는 직사각형 모양으로 제1 연결패드(210)의 최대 크기는 그 길이가 될 수 있다. 또한 연결패드 연장 방향과 수직이 되는 다른 일 방향에서 제1 연결패드(210)의 크기는 그 너비가 될 수 있다. 다시 예를 들면, 이 중 한 제1 연결패드(211)는 대응하는 연결패드 연장 방향(211d)을 가지고, 이 중 다른 한 제1 연결패드(212)는 대응하는 연결패드 연장 방향(212d)을 가지며, 이 중 또 다른 한 제1 연결패드(213)는 대응하는 연결패드 연장 방향(213d)을 가지고, 이 중 또 다른 한 제1 연결패드(214)는 대응하는 연결패드 연장 방향(214d)을 가지며, 연결패드 연장 방향(211d), 연결패드 연장 방향(212d), 연결패드 연장 방향(213d) 및 연결패드 연장 방향(214d)은 모두 제2 연장 방향(D2)과 평행하지 않는다.
본 실시예에서, 복수의 연결패드 연장 방향과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각을 가지며, 복수의 연결패드 끼인각의 각도는 중심선(102)에서 제2 측면(S2)방향으로 점진적으로 90°에 가까워진다.
예를 들어, 이 중 다른 한 제1 연결패드(212)는 이 중 한 제1 연결패드(211)보다 제2 측면(S2)에 더 근접하고, 연결패드 연장 방향(211d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A1)을 가진다. 이 중 한 제1 연결패드(213)는 이 중 다른 한 제1 연결패드(212)보다 제2 측면(S2)에 더 근접하고, 연결패드 연장 방향(212d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A2)을 가진다. 이 중 또 다른 한 제1 연결패드(214)는 다른 한 제1 연결패드(213)보다 제2 측면(S2)에 더 근접하고, 연결패드 연장 방향(213d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A3)을 가진다. 또한 연결패드 연장 방향(214d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A4)을 가진다. 연결패드 끼인각(A1)의 각도는 연결패드 끼인각(A2)의 각도보다 작고, 연결패드 끼인각(A2)의 각도는 연결패드 끼인각(A3)의 각도보다 작으며, 연결패드 끼인각(A3)의 각도는 연결패드 끼인각(A4)의 각도보다 작고, 연결패드 끼인각(A4)의 각도는 90°보다 작거나 또는 기본적으로 같다.
본 실시예에서, 제1 연결패드(211), 제1 연결패드(212), 제1 연결패드(213) 및 제1 연결패드(214)는 각각 연결패드 연장 방향(211d), 연결패드 연장 방향(212d), 연결패드 연장 방향(213d) 및 연결패드 연장 방향(214d)에 있으며 복수의 제1 연결패드(210)의 일부는 부분적으로 중첩되고 완전하게 중첩되지 않는다. 예를 들어, 이 중 한 제1 연결패드(211)와 다른 한 제1 연결패드(211')는 부분적으로 중첩되고, 상기 한 제1 연결패드(211)와 상기 다른 한 제1 연결패드(211')는 완전하게 중첩되지는 않는다. 이 중 한 제1 연결패드(212)와 이 중 다른 한 제1 연결패드(212')는 부분적으로 중첩되고, 상기 한 제1 연결패드(212)와 상기 다른 한 제1 연결패드(212')는 완전하게 중첩되지는 않는다. 이렇게 하면 제1 연결패드(210)와 상호 결합된 다른 부품(예컨대, 후속 기판(410)의 복수의 팬아웃 라인(470))에 대한 배치가 비교적 편리하거나 조정이 가능할 수 있다
본 실시예에서, 제3 연결패드(230)의 배치 방식은 제1 연결패드(210)의 배치 방식과 같거나 유사할 수 있다. 예를 들어, 각각의 제3 연결패드(230)의 연결패드 연장 방향과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각을 가지며, 복수의 연결패드 끼인각의 각도는 중심선(102)에서 제4 측면(S4) 방향을 향해 점진적으로 90°에 가까워진다.
일 실시예에서, 제3 연결패드(230)의 배치 방식과 제1 연결패드(210)의 배치 방식은 칩(200)의 중심선(102)에 대응하여 미러 대칭(mirror symmetry)과 유사한 배치 방식일 수 있으나 본 고안은 이에 국한되지 않는다.
도 3은 본 고안의 제3 실시예에 따른 칩의 조감도를 개략적으로 나타낸다. 본 실시예의 칩(300)은 제1 실시예의 칩(100)과 유사하고, 유사한 부재는 동일한 부호로 표시되고 유사한 기능, 재질 또는 배치 방식을 가지며 설명은 생략된다.
본 실시예에서, 제1 연결패드(110) 중 제1 측면(S1) 및 제2 측면(S2)에 가장 근접한 연결패드는 더미패드(119)일 수 있다. 즉, 더미패드(119)는 칩(300)의 한 모서리에 가장 근접한 연결패드일 수 있다. 본 실시예에서, 더미패드(119)의 개수는 복수일 수 있다.
본 실시예에서, 제3 연결패드(130) 중 제1 측면(S1) 및 제4 측면(S4)에 가장 근접한 연결패드는 더미패드(139)일 수 있다. 즉, 더미패드(139)는 칩(300)의 한 모서리에 가장 근접한 연결패드일 수 있다. 본 실시예에서, 더미패드(139)의 개수는 복수일 수 있다.
도 4A는 본 고안의 일 실시예에 따른 디스플레이 패널의 조감도를 개략적으로 나타낸다. 도 4B는 본 고안의 일 실시예에 따른 디스플레이 패널 일부의 조감도를 개략적으로 나타낸다. 도 4C는 본 고안의 일 실시예에 따른 디스플레이 패널의 일부 회로를 개략적으로 나타낸다. 예를 들어, 도 4B는 도 4A의 영역(R1)에 해당하는 부분을 확대하여 나타낸 것이다.
도 4A 내지 도 4C를 참조하면, 디스플레이 패널(400)은 기판(410), 복수의 디스플레이 유닛(460), 복수의 팬아웃 라인(470) 및 칩(100)을 포함한다. 기판(410)은 디스플레이 영역(416)과 비디스플레이 영역(411)을 구비한다. 디스플레이 유닛(460)은 기판(410)의 디스플레이 영역(416)에 배치된다. 팬아웃 라인(470)은 디스플레이 영역(416)에서 비디스플레이 영역(411)으로 연장된다. 칩(100)은 기판(410)의 비디스플레이 영역(411)에 배치된다. 디스플레이 유닛(460)은 팬아웃 라인(470) 중 적어도 일부를 통해 칩(100)의 제1 연결패드 그룹(G1)의 적어도 일부에 전기적으로 연결된다.
본 실시예에서, 디스플레이 패널(400)에 포함된 칩은 제1 실시예의 칩(100)을 예로 들었지만 본 고안이 여기에 국한되지 않음을 주의할 필요가 있다. 설명하지 않은 다른 실시예에서 디스플레이 패널(400)에 포함된 칩은 칩(100)과 유사한 칩(예컨대, 제2 실시예의 칩(200) 또는 제3 실시예의 칩(300)과 동일하거나 유사한)일 수 있다.
본 실시예에서, 디스플레이 유닛(460)은 디스플레이 패널(400)의 설계의 요구 사항에 따라 조정될 수 있다. 예를 들어, 디스플레이 패널(400)이 발광다이오드 디스플레이 패널일 경우 디스플레이 유닛(460)은 대응하는 발광다이오드 소자 및 상기 발광다이오드 소자를 구동하는 트랜지스터를 포함할 수 있다. 예를 들어, 디스플레이 패널(400)이 액정 디스플레이 패널일 경우 디스플레이 유닛(460)은 액정을 전환시키는 전극과 상기 전극을 구동하는 트랜지스터를 포함할 수 있다.
본 실시예에서, 디스플레이 유닛(460)은 대응하는 팬아웃 라인(470)과 제1 연결패드 그룹(G1) 중 대응하는 연결패드(예컨대, 대응하는 제1 연결패드(110), 대응하는 제2 연결패드(120) 또는 대응하는 제3 연결패드(130))를 통해 칩(100)의 대응하는 구동 소자(108)에 전기적으로 연결될 수 있다.
본 실시예에서, 칩(100)의 복수의 제1 연결패드(110) 및/또는 복수의 제3 연결패드(130)의 분포 방식을 통해 레이아웃 설계에서 디스플레이 패널(400)의 팬아웃 라인(470)을 덜 제한할 수 있다. 즉, 레이아웃 설계에서 팬아웃 라인(470)의 유연성을 높일 수 있다.
본 실시예에서, 칩(100)은 예를 들어 플립 칩 본딩(flip-chip bonding) 방식을 통해 기판(410)의 비디스플레이 영역(411)에 배치될 수 있다.
일 실시예에서, 칩(100)의 연결패드(예컨대, 제1 연결패드(110), 제2 연결패드(120) 또는 제3 연결패드(130)) 및 대응하는 팬아웃 라인(470)은 대응하는 도전성 연결 부재(예컨대, 납볼)를 구비할 수 있다.
일 실시예에서, 칩(100)은 예를 들어 디스플레이 드라이버 IC(display driver IC, DDIC)를 포함한다.
일 실시예에서, 디스플레이 패널(400)은 터치 디스플레이 패널일 수 있고 칩(100)은 예를 들어 터치 감지 및 디스플레이 통합 IC(sensing touch display integration IC, STDI IC) 또는 터치 디스플레이 드라이버 통합 IC(touch with display driver integration IC, TDDI IC)를 포함한다. 또한 디스플레이 패널(400)의 디스플레이 영역(416) 내의 터치 감지 소자는 대응하는 팬아웃 라인(470)과 제1 연결패드 그룹(G1) 중 대응하는 연결패드(예컨대, 제1 연결패드(110), 제2 연결패드(120) 또는 제3 연결패드(130))를 통해 칩(100)에 전기적으로 연결될 수 있다.
본 실시예에서, 더미패드(119)는 팬아웃 라인(479)(즉, 팬아웃 라인(470) 중 하나)에 전기적으로 연결될 수 있고, 더미패드(119)는 모든 복수의 디스플레이 유닛(460)과 전기적으로 연결되지 않을 수 있다.
본 실시예에서, 더미패드(119)는 접지될 수 있다.
본 실시예에서, 칩(100)의 제4 연결패드(140)는 다른 적절한 전자 부품(480)(예컨대, 연성 인쇄 회로 기판(flexible printed circuit board, FPC board))에 전기적으로 연결될 수 있으나 본 고안은 여기에 국한되지 않는다.
따라서 본 고안은 칩의 제1 연결패드 그룹의 분포 방식으로 칩에 힘을 가하여 칩의 제1 연결패드 그룹과 다른 부품을 서로 결합할 때, 상기 힘을 비교적 균일하게 하거나 완화시킬 수 있다. 또는 제1 연결패드 그룹과 다른 부품을 서로 결합한 후 그 사이에 갖는 접합력을 비교적 균일하게 하거나 완화시킬 수 있다. 이를 통해 칩과 다른 부품간 상호 접합 수율을 높일 수 있고 접합 실패(failed bonding) 또는 접합 후 박리(peeling after bonding) 가능성을 낮출 수 있다. 따라서 상기 칩을 구비한 디스플레이 패널은 칩과 팬아웃 라인 사이의 접합 수율 또는 접합 품질이 비교적 우수하다. 또한 칩의 복수의 제1 연결패드 분포 방식을 통해, 레이아웃 설계에서 디스플레이 패널의 팬아웃 라인을 덜 제한할 수 있다. 즉, 레이아웃 설계에서 팬아웃 라인의 유연성을 높일 수 있다.
100, 200, 300: 칩
S1: 제1 측면
S2: 제2 측면
S3: 제3 측면
S4: 제4 측면
101: 활성면
102: 중심선
108: 구동 소자
D1: 제1 연장 방향
D2: 제2 연장 방향
G1: 제1 연결패드 그룹
G2: 제2 연결패드 그룹
110, 115, 116, 210, 211, 211', 212, 212', 213, 214: 제1 연결패드
119, 139: 더미패드
211d, 212d, 213d, 214d: 연결패드 연장 방향
A1, A2, A3, A4: 연결패드 끼인각
120: 제2 연결패드
130, 230: 제3 연결패드
140: 제4 연결패드
R0: 단위 분포 범위
R1: 영역
400: 디스플레이 패널
410: 기판
411: 비디스플레이 영역
416: 디스플레이 영역
460: 디스플레이 유닛
470, 479: 팬아웃 라인
480: 전자 부품

Claims (10)

  1. 제1 측면 및 상기 제1 측면에 연결되는 제2 측면을 구비하는 칩에 있어서,
    상기 제1 측면이 제1 연장 방향을 갖고 상기 제2 측면이 제2 연장 방향을 가지며, 상기 제1 연장 방향이 상기 제2 연장 방향과 다르고 상기 칩은,
    상기 제1 연장 방향을 따라 분포하고 상기 제2 연장 방향상의 칩의 중심선에서 제2 분포 범위를 가지며, 상기 칩의 상기 중심선에서 멀리 떨어진 곳에 제1 분포 범위를 가지고, 상기 제1 분포 범위가 상기 제2 분포 범위보다 큰 제1 연결패드 그룹; 및
    상기 제1 연장 방향을 따라 분포하고 상기 제1 연결패드 그룹보다 상기 제1 측면에서 더 멀리 떨어져 있는 제2 연결패드 그룹을 포함하는, 칩.
  2. 청구항 1에 있어서,
    상기 제1 연장 방향은 기본적으로 상기 제2 연장 방향과 수직인, 칩.
  3. 청구항 1에 있어서,
    상기 제2 연장 방향에서의 상기 제2 연결패드 그룹의 분포 범위는 기본적으로 일치하는, 칩.
  4. 청구항 1에 있어서,
    단위 분포 범위 내의 상기 제1 연결패드 그룹은 상기 칩의 상기 중심선에서 제2 분포 밀도를 가지고, 상기 제1 연결패드 그룹은 상기 칩의 상기 중심선에서 멀리 떨어진 곳에 제1 분포 밀도를 가지며 상기 제1 분포 밀도는 상기 제2 분포 밀도보다 작은, 칩.
  5. 청구항 1에 있어서,
    상기 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 상기 제2 연장 방향에서 일부 상기 복수의 제1 연결패드가 부분적으로 중첩되고 완전하게 중첩되지 않는, 칩.
  6. 청구항 1에 있어서,
    상기 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 각각의 상기 복수의 제1 연결패드가 대응하는 연결패드 연장 방향에서 최대 크기를 가지며, 상기 복수의 제1 연결패드의 상기 복수의 연결패드 연장 방향은 상기 제2 연장 방향과 다른, 칩.
  7. 청구항 6에 있어서,
    각각의 상기 복수의 연결패드 연장 방향과 상기 제2 연장 방향 사이에 대응하는 연결패드 끼인각이 있으며, 상기 복수의 연결패드 끼인각의 각도는 상기 중심선에서 상기 제2 측면을 향해 점진적으로 90°에 가까워지는, 칩.
  8. 디스플레이 패널에 있어서,
    디스플레이 영역과 비디스플레이 영역을 구비하는 기판;
    상기 기판의 상기 디스플레이 영역에 배치되는 복수의 디스플레이 유닛;
    상기 디스플레이 영역에서 상기 비디스플레이 영역으로 연장되는 복수의 팬아웃 라인; 및
    상기 기판의 상기 비디스플레이 영역에 배치되고, 상기 복수의 디스플레이 유닛이 상기 복수의 팬아웃 라인 중 적어도 일부를 통해 상기 칩의 상기 제1 연결패드 그룹의 적어도 일부에 전기적으로 연결되는 제 1 항 내지 제 7 항 중 어느 한 항의 칩을 포함하는, 디스플레이 패널.
  9. 청구항 8에 있어서,
    상기 칩의 상기 제1 연결패드 그룹은 적어도 하나의 더미패드를 포함하고, 상기 적어도 하나의 더미패드는 상기 칩의 상기 제1 측면 또는 상기 제2 측면에 가장 가까운 연결패드이며, 상기 적어도 하나의 더미패드는 적어도 하나의 상기 복수의 팬아웃 라인과 전기적으로 연결되고, 상기 적어도 하나의 더미패드는 모든 상기 복수의 디스플레이 유닛과 전기적으로 연결되지 않는, 디스플레이 패널.
  10. 청구항 9에 있어서,
    상기 적어도 하나의 더미패드는 접지되는, 디스플레이 패널.
KR2020200004753U 2020-08-31 2020-12-23 칩 및 디스플레이 패널 KR200496376Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109211346 2020-08-31
TW109211346U TWM605386U (zh) 2020-08-31 2020-08-31 晶片及顯示面板

Publications (2)

Publication Number Publication Date
KR20220000573U true KR20220000573U (ko) 2022-03-08
KR200496376Y1 KR200496376Y1 (ko) 2023-01-13

Family

ID=74670415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020200004753U KR200496376Y1 (ko) 2020-08-31 2020-12-23 칩 및 디스플레이 패널

Country Status (2)

Country Link
KR (1) KR200496376Y1 (ko)
TW (1) TWM605386U (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812326B (zh) * 2022-02-14 2023-08-11 瑞鼎科技股份有限公司 觸控與顯示驅動器整合積體電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344720A (ja) * 1998-06-01 1999-12-14 Casio Comput Co Ltd フレキシブルコネクタの接続構造
KR20050060349A (ko) * 2003-12-16 2005-06-22 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR20190131156A (ko) * 2018-05-15 2019-11-26 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344720A (ja) * 1998-06-01 1999-12-14 Casio Comput Co Ltd フレキシブルコネクタの接続構造
KR20050060349A (ko) * 2003-12-16 2005-06-22 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR20190131156A (ko) * 2018-05-15 2019-11-26 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
TWM605386U (zh) 2020-12-11
KR200496376Y1 (ko) 2023-01-13

Similar Documents

Publication Publication Date Title
KR101924560B1 (ko) 벤딩 스트레스를 감소시키는 와이어들을 구비한 플렉서블 디스플레이 장치
CN106066558B (zh) 连接基板和显示设备
CN109979906B (zh) 芯片结构
KR20170041815A (ko) 벤딩 스트레스를 감소시키는 와이어들을 구비한 플렉서블 디스플레이 장치
KR102052898B1 (ko) 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
JP2009038112A (ja) プリント配線板構造および電子機器
CN109155308B (zh) 堆叠式传输线
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
US20220057838A1 (en) Flexible structure, display panel and display apparatus
CN112669750A (zh) 一种阵列基板、驱动芯片以及显示装置
KR20220000573U (ko) 칩 및 디스플레이 패널
KR20210150649A (ko) 표시장치
US20050110935A1 (en) Semiconductor chip, tape carrier package having the same mounted thereon, and liquid crystal display apparatus including the tape carrier package
CN107871758B (zh) 显示装置
CN213092080U (zh) 芯片及显示面板
KR20170106553A (ko) 표시 장치
CN109857270B (zh) 触控显示装置
US9385096B2 (en) Semiconductor device with bumps and display device module incorporating the same
US10991668B1 (en) Connection pad configuration of semiconductor device
KR102394796B1 (ko) 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
CN215182806U (zh) 一种显示装置
US11177229B2 (en) IC chip layout for minimizing thermal expansion misalignment
US20230269978A1 (en) Display apparatus and method of manufacturing the same
CN111913602B (zh) 显示触控驱动芯片
US11716814B2 (en) Technologies for mounting display driver integrated circuit chips on display panels

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment