TWM605386U - 晶片及顯示面板 - Google Patents

晶片及顯示面板 Download PDF

Info

Publication number
TWM605386U
TWM605386U TW109211346U TW109211346U TWM605386U TW M605386 U TWM605386 U TW M605386U TW 109211346 U TW109211346 U TW 109211346U TW 109211346 U TW109211346 U TW 109211346U TW M605386 U TWM605386 U TW M605386U
Authority
TW
Taiwan
Prior art keywords
chip
connection pad
connection
extension direction
pad group
Prior art date
Application number
TW109211346U
Other languages
English (en)
Inventor
盧智宏
蔡明潔
廖國助
Original Assignee
奕力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奕力科技股份有限公司 filed Critical 奕力科技股份有限公司
Priority to TW109211346U priority Critical patent/TWM605386U/zh
Publication of TWM605386U publication Critical patent/TWM605386U/zh
Priority to KR2020200004753U priority patent/KR200496376Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

一種晶片，其具有第一側邊及連接第一側邊的第二側邊。第一側邊具有第一延伸方向。第二側邊具有第二延伸方向。第一延伸方向不同於第二延伸方向。晶片包括第一連接墊群及第二連接墊群。第一連接墊群及第二連接墊群沿第一延伸方向分佈。第二連接墊群較第一連接墊群遠離第一側邊。在第二延伸方向上，第一連接墊群於晶片的中心線上具有第二分佈範圍，第一連接墊群於遠離晶片的中心線處具有第一分佈範圍，且第一分佈範圍大於第二分佈範圍。一種包括前述晶片的顯示面板亦被提供。

Description

晶片及顯示面板
本新型創作是有關於一種電子元件，且特別是有關於一種晶片及顯示面板。
在晶片的應用方式中，常需要使其他的電子元件與晶片的連接墊（connecting pad）相接合。因此，如何進一步提升晶片與其他電子元件之間接合的良率或品質，實已成目前亟欲解決的課題。
本新型創作提供一種晶片，其用於接合的良率或品質較佳。本新型創作提供一種具有前述晶片的顯示面板，其中的晶片與扇出線之間的接合良率或接合品質較佳。
本新型創作的晶片具有第一側邊及連接第一側邊的第二側邊。第一側邊具有第一延伸方向。第二側邊具有第二延伸方向。第一延伸方向不同於第二延伸方向。晶片包括第一連接墊群以及第二連接墊群。第一連接墊群沿第一延伸方向分佈。在第二延伸方向上，第一連接墊群於晶片的中心線上具有第二分佈範圍，第一連接墊群於遠離晶片的中心線處具有第一分佈範圍，且第一分佈範圍大於第二分佈範圍。第二連接墊群沿第一延伸方向分佈。第二連接墊群較第一連接墊群遠離第一側邊。
在本新型創作的一實施例中，第一延伸方向基本上垂直於第二延伸方向。
在本新型創作的一實施例中，在第二延伸方向上，第二連接墊群的分佈範圍基本上一致。
在本新型創作的一實施例中，在單位分佈範圍內，第一連接墊群於晶片的中心線上具有第二分佈密度，第一連接墊群於遠離晶片的中心線處具有第一分佈密度，且第一分佈密度小於第二分佈密度。
在本新型創作的一實施例中，第一連接墊群包括多個第一連接墊，且在第二延伸方向上，部分的多個第一連接墊部分重疊且不完全重疊。
在本新型創作的一實施例中，第一連接墊群包括多個第一連接墊，各個多個第一連接墊於對應的接墊延伸方向上具有最大尺寸，且多個第一連接墊的多個接墊延伸方向不同於第二延伸方向。
在本新型創作的一實施例中，各個多個接墊延伸方向與第二延伸方向之間具有對應的接墊夾角，且多個接墊夾角的角度從中心線往第二側邊逐漸接近90∘。
本新型創作的顯示面板包括基板、多個顯示單元、多個扇出線以及前述任一實施例的晶片。基板具有顯示區及非顯示區。多個顯示單元配置於基板的顯示區上。多個扇出線自顯示區延伸至非顯示區。晶片配置於基板的非顯示區上。多個顯示單元藉由多個扇出線中的至少一部分電性連接於晶片的第一連接墊群的至少一部分。
在本新型創作的一實施例中，晶片的第一連接墊群包括至少一虛設連接墊。虛設連接墊為晶片中最接近第一側邊或第二側邊的連接墊。虛設連接墊電性連接於至少一多個扇出線，且虛設連接墊不電性連接於任何的多個顯示單元。
在本新型創作的一實施例中，虛設連接墊為接地。
基於上述，藉由晶片的第一連接墊群的分佈方式，可以在對晶片施力以將晶片的第一連接墊群與其他元件相結合時，能使前述的施力較為均勻或緩解；或是，能使第一連接墊群與其他元件相結合後彼此之間所具有的接合力可以較為均勻或緩解。如此一來，可以提升晶片與其他元件之間彼此相接合的良率，而可以降低無效接合（failed bonding）或接合後剝離（peeling after bonding）的可能。因此，具有前述晶片的顯示面板，其中的晶片與扇出線之間的接合良率或接合品質較佳。另外，藉由晶片中多個第一連接墊的分佈方式，可以使顯示面板的扇出線在佈線設計（layout design）上的限制可以較少，也就是說，可以提升扇出線在佈線設計上的彈性。
參照本實施例之圖式以更全面地闡述本新型創作。然而，本新型創作亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的元件與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件或區域，以下段落將不再一一贅述。
除非另有定義，本文使用的所有術語（包括半導體相關技術和科學術語）具有與本新型創作所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，例如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本新型創作的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙、非線性及/或非平面特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1是依照本新型創作的第一實施例的一種晶片的上視示意圖。
請參照圖1，晶片100可以具有第一側邊S1、第二側邊S2、第三側邊S3及第四側邊S4。第三側邊S3相對於第一側邊S1。第四側邊S4相對於第二側邊S2。第二側邊S2連接於第一側邊S1的一端及第三側邊S3的一端。第四側邊S4連接於第一側邊S1的另一端及第三側邊S3的另一端。第一側邊S1具有第一延伸方向D1，第二側邊S2具有第二延伸方向D2，且第一延伸方向D1不同於第二延伸方向D2。
在本實施例中，第一延伸方向D1可以基本上垂直於第二延伸方向D2，但本新型創作不限於此。
在本實施例中，第一側邊S1可以基本上平行於第三側邊S3，但本新型創作不限於此。在後續的敘述中，晶片100的中心線102可以大致上連接第一側邊S1的中點及第三側邊S3的中點。
在本實施例中，第二側邊S2可以基本上平行於第四側邊S4，但本新型創作不限於此。
在本實施例中，晶片100可以包括位於其主動面（active surface）101上的第一連接墊群G1及第二連接墊群G2。第一連接墊群G1及第二連接墊群G2大致上沿著第一延伸方向D1分佈。第二連接墊群G2較第一連接墊群G1遠離第一側邊S1。也就是說，第二連接墊群G2與第一側邊S1之間的最短距離大於第一連接墊群G1與第一側邊S1之間的最短距離。
在本實施例中，各個連接墊群（如：第一連接墊群G1或第二連接墊群G2）包括多個連接墊。各個連接墊群（如：第一連接墊群G1或第二連接墊群G2）的分佈範圍可以是藉由其所包含的多個連接墊中最接近對應的側邊（如：第一側邊S1、第二側邊S2、第三側邊S3或第四側邊S4）的邊緣的連線所界定。並且，為求清楚表示，於圖1或類似的圖式中僅示例性地描繪分佈範圍的部分輪廓。
在本實施例中，第一連接墊群G1可以包括多個第一連接墊110、多個第二連接墊120以及多個第三連接墊130。多個第二連接墊120位於多個第一連接墊110以及多個第三連接墊130之間。舉例而言，相較於多個第二連接墊120，多個第一連接墊110較遠離晶片100的中心線102；相較於多個第二連接墊120，多個第三連接墊130較遠離晶片100的中心線102。又舉例而言，相較於多個第二連接墊120及多個第三連接墊130，多個第一連接墊110較接近晶片100的第二側邊S2；相較於多個第二連接墊120及多個第一連接墊110，多個第三連接墊130較接近晶片100的第四側邊S4。
在一實施例中，位於晶片100的主動面101上連接墊是由多個第一連接墊110、多個第二連接墊120、多個第三連接墊130以及多個第四連接墊140所組成，多個第一連接墊110、多個第二連接墊120及多個第三連接墊130構成第一連接墊群G1，且多個第四連接墊140構成第二連接墊群G2。
在本實施例中，於第二延伸方向D2上，多個第一連接墊110的分佈範圍的尺寸（即，在第二延伸方向D2上的分佈範圍的長度）大於或等於多個第二連接墊120的分佈範圍的尺寸。舉例而言，多個第一連接墊110的分佈範圍的最大尺寸（可以被稱為：第一分佈範圍）大於多個第二連接墊120的分佈範圍的最大尺寸（可以被稱為：第二分佈範圍）。也就是說，第一連接墊群G1自晶片100的中心線102向第二側邊S2的方向的分佈方式可以呈現類似於喇叭狀的分佈。
在本實施例中，於第二延伸方向D2上，多個第三連接墊130分佈範圍的尺寸（即，在第二延伸方向D2上的分佈範圍的長度）大於或等於多個第二連接墊120的分佈範圍的尺寸。舉例而言，多個第三連接墊130的分佈範圍的最大尺寸（可以被稱為：第一分佈範圍）大於多個第二連接墊120的分佈範圍的最大尺寸（可以被稱為：第二分佈範圍）。也就是說，第一連接墊群G1自晶片100的中心線102向第四側邊S4的方向的分佈方式可以呈現類似於喇叭狀的分佈。
在本實施例中，藉由上述多個第一連接墊110及/或多個第三連接墊130的分佈方式，可以在對晶片100施力以將晶片100的第一連接墊群G1與其他元件（如：後續的基板410上的多個扇出線470）相結合時，能使前述的施力較為均勻或緩解；或是，能使第一連接墊群G1與其他元件相結合後彼此之間所具有的接合力可以較為均勻或緩解。如此一來，可以提升晶片100與其他元件之間彼此相接合的良率，而可以降低無效接合（failed bonding）或接合後剝離（peeling after bonding）的可能。
在本實施例中，在第二延伸方向D2上，第二連接墊120的分佈範圍的尺寸基本上一致。舉例而言，多個第二連接墊120可以呈陣列狀排列。
在本實施例中，第二連接墊群G2可以包括多個第四連接墊140。在第二延伸方向D2上，第二連接墊群G2的多個第四連接墊140的分佈範圍的尺寸基本上一致。在本實施例中，多個第四連接墊140可以呈一排的直線狀排列，但本新型創作不限於此。在一可能的實施例中，多個第四連接墊140可以是多排而呈陣列狀排列。
在本實施例中，在一單位分佈範圍R0內，連接墊群（如：第一連接墊群G1或第二連接墊群G2）的一部分於前述的單位分佈範圍R0內的分佈密度可以藉由對應的連接墊的導電圖案占前述單位分佈範圍R0的比例範圍所界定。
在本實施例中，在一單位分佈範圍R0內，多個第一連接墊110的分佈密度（可以被稱為：第一分佈密度）小於多個第二連接墊120的分佈密度（可以被稱為：第二分佈密度）。類似地，在一單位分佈範圍R0內，多個第三連接墊130的分佈密度（可以被稱為：第一分佈密度）小於多個第二連接墊120的分佈密度（可以被稱為：第二分佈密度）。如此一來，更可能可以提升晶片100與其他元件之間彼此相接合的良率，而可以更降低無效接合或接合後剝離的可能。
在本實施例中，在第二延伸方向D2上，部分的多個第一連接墊110部分重疊且不完全重疊。舉例而言，其中一個第一連接墊115及其中另一個第一連接墊116部分重疊，且前述的其中一個第一連接墊115及前述的其中另一個第一連接墊116並沒有完全重疊。如此一來，可以使用於與第一連接墊110相結合的其他元件（如：後續的基板410上的多個扇出線470）在配置上可以較方便或較具有可調整性。
在本實施例中，晶片100中最接近第一側邊S1或第二側邊S2的連接墊可以為虛設連接墊（dummy pad）。舉例而言，第一連接墊110中最接近第一側邊S1或第二側邊S2的連接墊可以為虛設連接墊119。
在本實施例中，晶片100中最接近第一側邊S1或第四側邊S4的連接墊可以為虛設連接墊。舉例而言，第三連接墊130中最接近第一側邊S1或第四側邊S4的連接墊可以為虛設連接墊139。
在一實施例中，虛設連接墊119或虛設連接墊139可以為結構上的虛設。也就是說，虛設連接墊119或虛設連接墊139可以為隔離（isolated）的導體，而不與其他導體連接。
在一實施例中，虛設連接墊119或虛設連接墊139可以為信號上的虛設。也就是說，虛設連接墊119或虛設連接墊139可以不與其他主動元件（如：晶片100內的其他主動元件）電性連接。舉例而言，虛設連接墊119或虛設連接墊139在應用上可以接地。
圖2是依照本新型創作的第二實施例的一種晶片的上視示意圖。本實施例的晶片200與第一實施例的晶片100相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或配置方式，並省略描述。
請參照圖2，在本實施例中，第一連接墊群G1可以包括多個第一連接墊210、多個第二連接墊120以及多個第三連接墊230。
在本實施例中，多個第一連接墊210的配置方式與前述實施例的多個第一連接墊110的配置方式類似，且/或多個第三連接墊230的配置方式與前述實施例的多個第三連接墊130的配置方式類似。舉例而言，多個第二連接墊120位於多個第一連接墊210以及多個第三連接墊230之間。於第二延伸方向D2上，多個第一連接墊210的分佈範圍的尺寸可以大於或等於多個第二連接墊120的分佈範圍的尺寸。類似地，於第二延伸方向D2上，多個第三連接墊230的分佈範圍的尺寸可以大於或等於多個第二連接墊120的分佈範圍的尺寸。
在本實施例中，各個第一連接墊210於對應的接墊延伸方向上具有最大尺寸，且這些接墊延伸方向不同於第二延伸方向D2。舉例而言，第一連接墊210的外觀例如為矩形，而第一連接墊210的最大尺寸可以為其長度；並且，在垂直於接墊延伸方向的另一方向上，第一連接墊210的尺寸可以為其寬度。又舉例而言，其中一個第一連接墊211具有對應的接墊延伸方向211d，其中另一個第一連接墊212具有對應的接墊延伸方向212d，其中又一個第一連接墊213具有對應的接墊延伸方向213d，其中又另一個第一連接墊214具有對應的接墊延伸方向214d，且接墊延伸方向211d、接墊延伸方向212d、接墊延伸方向213d及接墊延伸方向214d皆不平行於第二延伸方向D2。
在本實施例中，多個接墊延伸方向與第二延伸方向D2之間具有對應的接墊夾角，且多個接墊夾角的角度從中心線102往第二側邊S2逐漸接近90∘。
舉例而言，其中另一個第一連接墊212較其中一個第一連接墊211接近第二側邊S2，且接墊延伸方向211d與第二延伸方向D2之間具有對應的接墊夾角A1；其中又一個第一連接墊213較其中另一個第一連接墊212接近第二側邊S2，且接墊延伸方向212d與第二延伸方向D2之間具有對應的接墊夾角A2；其中又另一個第一連接墊214較其中又一個第一連接墊213接近第二側邊S2，接墊延伸方向213d與第二延伸方向D2之間具有對應的接墊夾角A3，且接墊延伸方向214d與第二延伸方向D2之間具有對應的接墊夾角A4；接墊夾角A1的角度小於接墊夾角A2的角度，接墊夾角A2的角度小於接墊夾角A3的角度，接墊夾角A3的角度小於接墊夾角A4的角度，且接墊夾角A4的角度小於或基本上等於90∘。
在本實施例中，第一連接墊211、第一連接墊212、第一連接墊213及第一連接墊214分別在接墊延伸方向211d、接墊延伸方向212d、接墊延伸方向213d及接墊延伸方向214d上，部分的多個第一連接墊210部分重疊且不完全重疊。舉例而言，其中一個第一連接墊211及其中另一個第一連接墊211’部分重疊，且前述的其中一個第一連接墊211及前述的其中另一個第一連接墊211’並沒有完全重疊；其中一個第一連接墊212及其中另一個第一連接墊212’部分重疊，且前述的其中一個第一連接墊212及前述的其中另一個第一連接墊212’並沒有完全重疊。如此一來，可以使用於與第一連接墊210相結合的其他元件（如：後續的基板410上的多個扇出線470）在配置上可以較方便或較具有可調整性。
在本實施例中，第三連接墊230的配置方式可以相同或相似於第一連接墊210的配置方式。舉例而言，各個第三連接墊230的接墊延伸方向與第二延伸方向D2之間具有對應的接墊夾角，且多個接墊夾角的角度從中心線102往第四側邊S4逐漸接近90∘。
在一實施例中，第三連接墊230的配置方式與第一連接墊210的配置方式可以對應於晶片200的中心線102而有類似的鏡像對稱（mirror symmetry）配置方式，但本發明不限於此。
圖3是依照本新型創作的第三實施例的一種晶片的上視示意圖。本實施例的晶片300與第一實施例的晶片100相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或配置方式，並省略描述。
在本實施例中，第一連接墊110中最接近第一側邊S1及第二側邊S2的連接墊可以為虛設連接墊119。也就是說，虛設連接墊119可以為最接近晶片300的一角落的連接墊。在本實施例中，虛設連接墊119的數量可以是多個。
在本實施例中，第三連接墊130中最接近第一側邊S1及第四側邊S4的連接墊可以為虛設連接墊139。也就是說，虛設連接墊139可以為最接近晶片300的一角落的連接墊。在本實施例中，虛設連接墊139的數量可以是多個。
圖4A是依照本新型創作的一實施例的一種顯示面板的上視示意圖。圖4B是依照本新型創作的一實施例的一種顯示面板的部分上視示意圖。圖4C是依照本新型創作的一實施例的一種顯示面板的部分電路示意圖。舉例而言，圖4B可以是對應於圖4A中區域R1的放大示意圖。
請參照圖4A至圖4C，顯示面板400包括基板410、多個顯示單元460、多個扇出線470以及晶片100。基板410具有顯示區416及非顯示區411。顯示單元460配置於基板410的顯示區416上。扇出線470自顯示區416延伸至非顯示區411。晶片100配置於基板410的非顯示區411上。顯示單元460藉由扇出線470中的至少一部分電性連接於晶片100的第一連接墊群G1的至少一部分。
值得注意的是，在本實施例中，顯示面板400所包括的晶片是以第一實施例的晶片100為例，但本新型創作不限於此。在其他未繪示的實施例中，顯示面板400所包括的晶片可以是類似於晶片100的晶片（如：相同或相似於第二實施例的晶片200或第三實施例的晶片300）。
在本實施例中，顯示單元460可以依據顯示面板400的設計需求而加以調整。舉例而言，若顯示面板400為發光二極體顯示面板，則顯示單元460可以包括對應的發光二極體元件及驅動前述發光二極體元件的電晶體。舉例而言，若顯示面板400為液晶顯示面板，則顯示單元460可以包括驅使液晶轉向的電極及驅動前述電極的電晶體。
在本實施例中，顯示單元460可以藉由對應的扇出線470以及第一連接墊群G1中對應的連接墊（如：對應的第一連接墊110、對應的第二連接墊120或對應的第三連接墊130）電性連接於晶片100中的對應的驅動元件108。
在本實施例中，藉由晶片100中多個第一連接墊110及/或多個第三連接墊130的分佈方式，可以使顯示面板400的扇出線470在佈線設計上的限制可以較少，也就是說，可以提升扇出線470在佈線設計上的彈性。
在本實施例中，晶片100例如可以藉由覆晶結合（flip-chip bonding）的方式配置於基板410的非顯示區411上。
在一實施例中，晶片100的連接墊（如：第一連接墊110、第二連接墊120或第三連接墊130）及對應的扇出線470可以具有對應的導電連接件（如：焊球）。
在一實施例中，晶片100例如包括顯示驅動晶片（display driver IC；DDIC）。
在一實施例中，顯示面板400可以為觸控顯示面板，且晶片100例如包括感測觸控及顯示整合晶片（sensing touch display integration IC；STDI IC）或觸控及顯示驅動整合晶片（touch with display driver integration IC；TDDI IC）。並且，位於顯示面板400的顯示區416內的觸控感測元件可以藉由對應的扇出線470以及第一連接墊群G1中對應的連接墊（如：對應的第一連接墊110、對應的第二連接墊120或對應的第三連接墊130）電性連接於晶片100。
在本實施例中，虛設連接墊119可以電性連接於扇出線479（即，扇出線470中的其中之一），且虛設連接墊119可以不電性連接於任何的多個顯示單元460。
在本實施例中，虛設連接墊119可以接地。
在本實施例中，晶片100的第四連接墊140可以電性連接至其他適宜的電子元件480（如：柔性印刷電路板（flexible printed circuit board；FPC board）），但本新型創作不限於此。
綜上所述，本新型創作藉由晶片的第一連接墊群的分佈方式，可以在對晶片施力以將晶片的第一連接墊群與其他元件相結合時，能使前述的施力較為均勻或緩解；或是，能使第一連接墊群與其他元件相結合後彼此之間所具有的接合力可以較為均勻或緩解。如此一來，可以提升晶片與其他元件之間彼此相接合的良率，而可以降低無效接合（failed bonding）或接合後剝離（peeling after bonding）的可能。因此，具有前述晶片的顯示面板，其中的晶片與扇出線之間的接合良率或接合品質較佳。另外，藉由晶片中多個第一連接墊的分佈方式，可以使顯示面板的扇出線在佈線設計上的限制可以較少，也就是說，可以提升扇出線在佈線設計上的彈性。
100、200、300:晶片 S1:第一側邊 S2:第二側邊 S3:第三側邊 S4:第四側邊 101:主動面 102:中心線 108:驅動元件 D1:第一延伸方向 D2:第二延伸方向 G1:第一連接墊群 G2:第二連接墊群 110、115、116、210、211、211’、212、212’、213、214:第一連接墊 119、139:虛設連接墊 211d、212d、213d、214d:接墊延伸方向 A1、A2、A3、A4:接墊夾角 120:第二連接墊 130、230:第三連接墊 140:第四連接墊 R0:單位分佈範圍 R1:區域 400:顯示面板 410:基板 411:非顯示區 416:顯示區 460:顯示單元 470、479:扇出線 480:電子元件
圖1是依照本新型創作的第一實施例的一種晶片的上視示意圖。 圖2是依照本新型創作的第二實施例的一種晶片的上視示意圖。 圖3是依照本新型創作的第三實施例的一種晶片的上視示意圖。 圖4A是依照本新型創作的一實施例的一種顯示面板的上視示意圖。 圖4B是依照本新型創作的一實施例的一種顯示面板的部分上視示意圖。 圖4C是依照本新型創作的一實施例的一種顯示面板的部分電路示意圖。
100:晶片
S1:第一側邊
S2:第二側邊
S3:第三側邊
S4:第四側邊
101:主動面
102:中心線
D1:第一延伸方向
D2:第二延伸方向
G1:第一連接墊群
G2:第二連接墊群
110、115、116:第一連接墊
119:虛設連接墊
120:第二連接墊
130:第三連接墊
139:虛設連接墊
140:第四連接墊
R0:單位分佈範圍

Claims (10)

  1. 一種晶片，具有第一側邊及連接所述第一側邊的第二側邊，其中所述第一側邊具有第一延伸方向，所述第二側邊具有第二延伸方向，所述第一延伸方向不同於所述第二延伸方向，且所述晶片包括： 第一連接墊群，沿所述第一延伸方向分佈，其中在所述第二延伸方向上，所述第一連接墊群於所述晶片的中心線上具有第二分佈範圍，所述第一連接墊群於遠離所述晶片的所述中心線處具有第一分佈範圍，且所述第一分佈範圍大於所述第二分佈範圍；以及 第二連接墊群，沿所述第一延伸方向分佈，且所述第二連接墊群較所述第一連接墊群遠離所述第一側邊。
  2. 如請求項1所述的晶片，其中所述第一延伸方向基本上垂直於所述第二延伸方向。
  3. 如請求項1所述的晶片，其中在所述第二延伸方向上，所述第二連接墊群的分佈範圍基本上一致。
  4. 如請求項1所述的晶片，其中在單位分佈範圍內，所述第一連接墊群於所述晶片的所述中心線上具有第二分佈密度，所述第一連接墊群於遠離所述晶片的所述中心線處具有第一分佈密度，且所述第一分佈密度小於所述第二分佈密度。
  5. 如請求項1所述的晶片，其中所述第一連接墊群包括多個第一連接墊，且在所述第二延伸方向上，部分的所述多個第一連接墊部分重疊且不完全重疊。
  6. 如請求項1所述的晶片，其中所述第一連接墊群包括多個第一連接墊，各個所述多個第一連接墊於對應的接墊延伸方向上具有最大尺寸，且所述多個第一連接墊的所述多個接墊延伸方向不同於所述第二延伸方向。
  7. 如請求項6所述的晶片，其中各個所述多個接墊延伸方向與所述第二延伸方向之間具有對應的接墊夾角，且所述多個接墊夾角的角度從所述中心線往所述第二側邊逐漸接近90∘。
  8. 一種顯示面板，包括： 基板，具有顯示區及非顯示區； 多個顯示單元，配置於所述基板的所述顯示區上； 多個扇出線，自所述顯示區延伸至所述非顯示區；以及 如請求項1至7中任一項之晶片，配置於所述基板的所述非顯示區上，且所述多個顯示單元藉由所述多個扇出線中的至少一部分電性連接於所述晶片的所述第一連接墊群的至少一部分。
  9. 如請求項8所述的顯示面板，其中所述晶片的所述第一連接墊群包括至少一虛設連接墊，且所述至少一虛設連接墊為所述晶片中最接近所述第一側邊或所述第二側邊的連接墊，其中所述至少一虛設連接墊電性連接於至少一所述多個扇出線，且所述至少一虛設連接墊不電性連接於任何的所述多個顯示單元。
  10. 如請求項9所述的顯示面板，其中所述至少一虛設連接墊為接地。
TW109211346U 2020-08-31 2020-08-31 晶片及顯示面板 TWM605386U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109211346U TWM605386U (zh) 2020-08-31 2020-08-31 晶片及顯示面板
KR2020200004753U KR200496376Y1 (ko) 2020-08-31 2020-12-23 칩 및 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109211346U TWM605386U (zh) 2020-08-31 2020-08-31 晶片及顯示面板

Publications (1)

Publication Number Publication Date
TWM605386U true TWM605386U (zh) 2020-12-11

Family

ID=74670415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109211346U TWM605386U (zh) 2020-08-31 2020-08-31 晶片及顯示面板

Country Status (2)

Country Link
KR (1) KR200496376Y1 (zh)
TW (1) TWM605386U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812326B (zh) * 2022-02-14 2023-08-11 瑞鼎科技股份有限公司 觸控與顯示驅動器整合積體電路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344720A (ja) * 1998-06-01 1999-12-14 Casio Comput Co Ltd フレキシブルコネクタの接続構造
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR102505862B1 (ko) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812326B (zh) * 2022-02-14 2023-08-11 瑞鼎科技股份有限公司 觸控與顯示驅動器整合積體電路

Also Published As

Publication number Publication date
KR200496376Y1 (ko) 2023-01-13
KR20220000573U (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
KR101998718B1 (ko) 벤딩 스트레스를 감소시키는 와이어들을 구비한 플렉서블 디스플레이 장치
US7327411B2 (en) Driver chip and display apparatus having the same
US8063497B2 (en) Liquid crystal display
US8300200B2 (en) Fan-out circuit and display panel
US7683471B2 (en) Display driver integrated circuit device, film, and module
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
KR20170041815A (ko) 벤딩 스트레스를 감소시키는 와이어들을 구비한 플렉서블 디스플레이 장치
TWI704661B (zh) 晶片結構
US8975762B2 (en) Semiconductor device
US20190080996A1 (en) Chip-on-film package structure
WO2019127786A1 (zh) 柔性显示面板及其覆晶薄膜结构
CN113035071A (zh) 一种显示装置及其绑定方法
TWM605386U (zh) 晶片及顯示面板
WO2020124820A1 (zh) 显示面板
CN112669750A (zh) 一种阵列基板、驱动芯片以及显示装置
US20240128278A1 (en) Bonding structure, display panel, flexible circuit board and display apparatus
TWI389604B (zh) 電路板結構與其製造方法及液晶顯示器
CN213092080U (zh) 芯片及显示面板
CN107871758B (zh) 显示装置
TW201939241A (zh) 柔性電路板、觸控面板、觸控模組及電子裝置
CN111062178A (zh) 电子装置
CN215182806U (zh) 一种显示装置
WO2024000516A1 (zh) 为目标信号线分配宽度的方法、布线基板、发光基板及显示装置
TW201947382A (zh) 觸控面板及電子裝置
CN111913602B (zh) 显示触控驱动芯片