KR20210142616A - 질화규소 회로 기판, 및, 전자 부품 모듈 - Google Patents

질화규소 회로 기판, 및, 전자 부품 모듈 Download PDF

Info

Publication number
KR20210142616A
KR20210142616A KR1020217028944A KR20217028944A KR20210142616A KR 20210142616 A KR20210142616 A KR 20210142616A KR 1020217028944 A KR1020217028944 A KR 1020217028944A KR 20217028944 A KR20217028944 A KR 20217028944A KR 20210142616 A KR20210142616 A KR 20210142616A
Authority
KR
South Korea
Prior art keywords
silicon nitride
circuit board
copper layer
copper
substrate
Prior art date
Application number
KR1020217028944A
Other languages
English (en)
Inventor
세이지 야노
가츠노리 데라노
Original Assignee
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴카 주식회사 filed Critical 덴카 주식회사
Publication of KR20210142616A publication Critical patent/KR20210142616A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/584—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6581—Total pressure below 1 atmosphere, e.g. vacuum
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/127—The active component for bonding being a refractory metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/708—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)

Abstract

질화규소 기판과, 상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과, 상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층을 구비하는 질화규소 회로 기판으로서, 상기 질화규소 기판의 파괴인성값 Kc 가 5.0 MPa·m0.5 이상, 10.0 MPa·m0.5 이하이며, 상기 질화규소 기판의 선팽창률을 αB(/℃) 로 하고, 상기 질화규소 기판의 영률을 EB(GPa) 로 하고, 상기 제 1 구리층의 선팽창률을 αA(/℃), 상기 제 2 구리층의 선팽창률을 αC(/℃) 로 했을 때, 히트 쇼크 파라미터 HS1, 및, 히트 쇼크 파라미터 HS2 가, 각각 1.30 GPa 이상, 2.30 GPa 이하인, 질화규소 회로 기판이 제공된다.

Description

질화규소 회로 기판, 및, 전자 부품 모듈
본 발명은, 질화규소 회로 기판, 및, 전자 부품 모듈에 관한 것이다.
파워 모듈 등에 이용되는 회로용 기판으로서, 열전도율이나 비용, 안전성 등의 점에서, 알루미나, 베릴리아, 질화규소, 질화알루미늄 등의 세라믹스 기판이 이용되고 있다. 이들 세라믹스 기판은, 구리나 알루미늄 등의 금속 회로층이나 방열층을 접합하여 회로 기판으로서 사용된다. 이들은, 수지 기판이나 수지층을 절연재로 하는 금속 기판에 대해, 우수한 절연성 및 방열성 등을 가지므로, 고방열성 전자 부품을 탑재하기 위한 기판으로서 사용되고 있다.
엘리베이터, 차량, 하이브리드 카 등과 같은 파워 모듈 용도에는, 세라믹스 기판의 표면에, 금속 회로판을 브레이징재로 접합하고, 또한 금속 회로판의 소정의 위치에 반도체 소자를 탑재한 세라믹스 회로 기판이 이용되고 있다. 최근에는, 반도체 소자의 고집적화, 고주파화, 고출력화 등에 수반하는 반도체 소자로부터의 발열량의 증가에 대해, 높은 열전도율을 갖는 질화알루미늄 소결체나 질화규소 소결체 등의 세라믹스 기판이 사용되고 있다. 이 중에서도 특히, 전자 부품을 탑재하기 위한 세라믹스 기판으로서는, 기계적 신뢰성이 높은 것이 요구되어, 기계적 강도나 인성이 우수한 질화규소 기판이 주목받고 있다.
또, 전자 부품 모듈 등에 있어서는, 세라믹스 회로 기판에 반복하여 열스트레스가 가해지므로, 이 열스트레스에 견딜 수 없게 되면 세라믹스 기판에 미소 크랙이 발생하거나, 이 미소 크랙이 발생한 채로 열부하 사이클이 계속 가해진 경우, 금속 회로층이 세라믹스 기판으로부터 박리되어 버리거나 하여, 접합 강도 불량 또는 열저항 불량을 초래하여, 전자 기기로서의 동작 신뢰성이 저하해 버리는 등의 문제를 갖는다.
그래서, 예를 들어, 특허문헌 1 에는, 질화규소 기판의 파괴인성값을 6.5 MPa·m1/2 이상으로 하는 기술이 기재되어 있다. 특허문헌 1 에 기재된 발명에 의하면, 3 점 굽힘 강도를 500 MPa 이상으로 함과 함께, 파괴인성값도 6.5 MPa·m1/2 이상으로 높게 한 질화규소 기판을 사용함으로써, 열응력에 대한 크랙의 발생을 억제할 수 있는 것이 개시되어 있다.
일본 공개특허공보 2002-201075
그러나, 전자 부품 모듈 등에 있어서는, 고출력화, 고집적화가 진행되어, 세라믹스 회로 기판에 반복하여 가해지는 열스트레스가, 보다 증대하는 경향이 있고, 종래의 기술에 있어서는, 세라믹스 기판이 열스트레스에 견딜 수 없게 되어, 예를 들어, 미소 크랙이 발생하거나, 금속 회로층이 세라믹스 기판으로부터 박리되어 버리거나 함으로써, 접합 강도 불량 또는 열저항 불량이 발생하는 경우가 있어, 이러한 세라믹스 회로 기판에 반도체 소자 등의 전자 부품을 탑재한 전자 부품 모듈의 신뢰성은 충분하지 않았다.
본 발명은, 상기 과제를 감안하여, 전자 부품 모듈로서의 신뢰성·수율을 향상시킬 수 있는 질화규소 회로 기판을 얻는 것을 목적으로 한다.
본 발명에 의하면, 이하에 나타내는 질화규소 회로 기판, 및, 전자 부품 모듈이 제공된다.
즉, 본 발명에 의하면,
질화규소 기판과,
상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과,
상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층
을 구비하는 질화규소 회로 기판으로서,
상기 질화규소 기판의 파괴인성값 Kc 가 5.0 MPa·m0.5 이상, 10.0 MPa·m0.5 이하이며,
상기 질화규소 기판의 선팽창률을 αB(/℃) 로 하고, 상기 질화규소 기판의 영률을 EB(GPa) 로 하고, 상기 제 1 구리층의 선팽창률을 αA(/℃), 상기 제 2 구리층의 선팽창률을 αC(/℃) 로 했을 때,
하기 식 (1) 로 나타내는 히트 쇼크 파라미터 HS1, 및, 하기 식 (2) 로 나타내는 히트 쇼크 파라미터 HS2 가, 각각 1.30 GPa 이상, 2.30 GPa 이하인, 질화규소 회로 기판이 제공된다.
식 (1) HS1 = (αA - αB) × EB × (350-(-78))
식 (2) HS2 = (αC - αB) × EB × (350-(-78))
또, 본 발명에 의하면, 질화규소 회로 기판과, 상기 질화규소 회로 기판에 탑재된 전자 부품과, 상기 질화규소 회로 기판 및 상기 전자 부품을 봉지하는 봉지 수지부를 구비하는 전자 부품 모듈로서,
질화규소 회로 기판은, 상기의 질화규소 회로 기판인, 전자 부품 모듈이 제공된다.
본 발명의 질화규소 회로 기판은, 이상과 같이 구성되어 있으므로, 열스트레스가 가해졌을 때의 접합 강도 불량 또는 열저항 불량의 발생률이 낮아, 전자 기기로서의 신뢰성·수율이 높은 전자 부품 모듈을 얻을 수 있다.
도 1 은 본 실시형태에 관련된 질화규소 회로 기판의 평면도이다.
도 2 는 본 실시형태에 관련된 질화규소 회로 기판의 단면도이다.
도 3 은 본 실시형태에 관련된 전자 부품 모듈의 단면도이다.
도 4 는 본 실시형태에 관련된 전자 부품 모듈의 일부의 확대 단면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 사용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙이고, 적절히 설명을 생략한다. 또, 도면은 개략도이며, 실제의 치수 비율과는 일치하지 않는다.
먼저, 본 실시형태의 질화규소 기판의 구성에 대해 설명한다.
＜본 실시형태의 질화규소 회로 기판의 구성＞
본 실시형태의 질화규소 회로 기판에 대해, 도 1, 및, 도 2 를 사용하여 설명한다. 도 1 은, 본 실시형태에 관련된 질화규소 회로 기판의 평면도이며, 도 2 는 본 실시형태에 관련된 질화규소 회로 기판의 단면도이다.
도 2 에 나타내는 바와 같이, 본 실시형태에 관련된 질화규소 회로 기판 (100) 은, 질화규소 기판 (10) 과, 제 1 구리층 (30) 과, 제 2 구리층 (20) 을 구비하고 있다. 또, 질화규소 기판 (10) 과, 제 2 구리층 (20) 은, 브레이징재층 (12) 을 사이에 두고 적층 상태를 구성하고 있고, 질화규소 기판 (10) 과 제 1 구리층 (30) 은, 브레이징재층 (13) 을 사이에 두고 적층 상태를 구성하고 있다.
또한, 본 실시형태에 있어서, 「질화규소-구리 복합체」란, 제 1 구리층 (30) 과, 브레이징재층 (13) 과, 질화규소 기판 (10) 과, 브레이징재층 (12) 과, 제 2 구리층 (20) 이 적층된 상태이고, 회로 패턴이 형성되기 전의 상태를 의미한다. 또, 「질화규소 회로 기판」이란, 「질화규소-구리 복합체」에 회로 패턴이 형성된 상태를 의미하고, 회로 패턴이 형성된 구리층의 일부에는, 전자 부품 (40) 등의 전자 부품이 실장된 상태여도 된다.
본 실시형태에 관련된 질화규소 회로 기판은, 상기와 같이, 질화규소 기판 (10) 과, 질화규소 기판 (10) 의 일방의 면에 형성된 제 1 구리층 (30) 과, 상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층 (20) 을 구비하는 질화규소 회로 기판으로서, 질화규소 기판 (10) 의 파괴인성값 Kc 가 5.0 MPa·m0.5 이상, 10.0 MPa·m0.5 이하이며, 질화규소 기판 (10) 의 선팽창률을 αB(/℃) 로 하고, 질화규소 기판 (10) 의 영률을 EB(GPa) 로 하고, 제 1 구리층 (30) 의 선팽창률을 αA(/℃), 제 2 구리층 (20) 의 선팽창률을 αC(/℃) 로 했을 때, 하기 식 (1) 로 나타내는 히트 쇼크 파라미터 HS1, 및, 하기 식 (2) 로 나타내는 히트 쇼크 파라미터 HS2 가, 각각 1.30 GPa 이상, 2.30 GPa 이하로 설정된다.
식 (1) HS1 = (αA - αB) × EB × (350-(-78))
식 (2) HS2 = (αC - αB) × EB × (350-(-78))
상기의 식에 있어서, HS1 및 HS2 는, 적층되는 질화규소 기판 (10) 및 제 2 구리층 (20), 질화규소 기판 (10) 및 제 1 구리층 (30) 의 선팽창률의 차와, 질화규소 기판 (10) 의 영률과, 온도의 곱이며, 질화규소 기판 (10) 과 제 2 구리층 (20) 사이, 및, 질화규소 기판 (10) 과 제 1 구리층 (30) 사이에 축적될 수 있는 열응력에 관련하는 파라미터가 된다.
예를 들어, 질화규소 기판 (10) 으로서, 선팽창률 αB = 4.0 × 10-6(/℃), 영률 EB = 250(GPa) 의 질화규소 기판을 이용하고, 제 1 구리층 (30) 의 선팽창률 αA = 17.3 × 10-6(/℃), 제 2 구리층 (20) 의 선팽창률 αC = 17.3 × 10-6(/℃) 으로 했을 때, HS1 = (αA - αB) × EB × (350-(-78)) = 1.42(GPa), HS2 = (αC - αB) × EB × (350-(-78)) = 1.42(GPa) 가 된다.
질화규소 기판 (10) 의 파괴인성값 Kc 는, 5.5 MPa·m0.5 이상, 9.0 MPa·m0.5 이하인 것이 보다 바람직하다. 또, 식 (1) 로 나타내는 히트 쇼크 파라미터 HS1, 및, 식 (2) 로 나타내는 히트 쇼크 파라미터 HS2 는, 1.30 GPa 이상, 1.80 GPa 이하인 것이 보다 바람직하다.
식 (1) 로 나타내는 히트 쇼크 파라미터 HS1, 및, 식 (2) 로 나타내는 히트 쇼크 파라미터 HS2, 그리고, 질화규소 기판 (10) 의 파괴인성값 Kc 는, 질화규소 회로 기판의 제조에 사용하는 각 구성 재료의 종류, 제조 조건 등을 제어함으로써 조정할 수 있다.
본 실시형태에 의하면, 상기의 히트 쇼크 파라미터 HS1, 및, HS2, 그리고, 질화규소 기판 (10) 의 파괴인성값 Kc 를 상기 수치 범위 내로 설정하고, 질화규소 회로 기판에 축적되는 잔류 응력과, 질화규소 기판의 크랙의 진전의 정도를 특정 범위로 함으로써, 크랙의 진전 등에 의해 생기는 파괴나 박리의 발생을 방지할 수 있어, 전자 부품 모듈로 했을 때의 접합 강도 불량 또는 열저항 불량을 저감할 수 있는 질화규소 회로 기판이 된다.
후술하는 실시예의 결과로부터 이해되는 바와 같이, 식 (1) 로 나타내는 히트 쇼크 파라미터 HS1, 및, 식 (2) 로 나타내는 히트 쇼크 파라미터 HS2 를 1.80 GPa 이하로 한 경우, 특히, 신뢰성·수율을 향상시킬 수 있는 질화규소 회로 기판을 얻을 수 있다.
또한, 질화규소 기판 (10) 의 파괴인성값 Kc 는, JIS R 1607 에 근거하여, IF 법으로 측정할 수 있다. 즉, 질화규소 기판의 표면에 비커스 압자를 2 kgf 로 압입하고, 비커스 압흔의 대각선의 길이, 각 단부 (端部) 로부터 신장하는 크랙의 길이에 의해 질화규소 기판의 파괴인성값을 평가한다.
질화규소 기판 (10), 제 2 구리층 (20) 및 제 1 구리층 (30) 의 선팽창률 (αB, αC, αA,) 은, JIS R 1618 에 근거하여, 열기계 분석 장치 (TMA : thermomechanical analyzer) 로, 구할 수 있다. 또한, 본 발명에 있어서, 선팽창률 (αB, αC, αA,) 은 각 구리판, 및, 각 질화규소 기판의 25 ℃ ~ 400 ℃ 에 있어서의 선팽창률 (선팽창계수) 을 나타내는 것으로 한다.
질화규소 기판 (10) 의 영률 (EB) 은, JIS R1602 에 근거하여, 정적 휨법으로 측정할 수 있다.
이하, 본 실시형태에 관련된 질화규소 회로 기판의 각 구성에 대해 보다 상세하게 설명한다.
＜질화규소 기판＞
본 실시형태에 관련된 질화규소 기판 (10) 은, 제 1 구리층 (30) 및 제 2 구리층 (20) 을 지지하는 기능을 갖는다. 여기서, 질화규소 기판 (10) 은, 그 두께 방향으로부터 보아 사각형으로 되어 있다. 또, 질화규소 기판 (10) 의 두께는, 0.2 mm 이상, 1.5 mm 이하의 범위로 설정되고, 본 실시형태에서는, 0.32 mm 로 되어 있다. 또한, 질화규소 기판 (10) 의 형상 등은, 본 실시형태에 있어서의 일례이며, 본 발명에 관련된 기능을 발휘하면 본 실시형태의 경우와 상이해도 된다.
상기한 바와 같이, 본 실시형태에 관련된 질화규소 기판 (10) 은, 파괴인성값 Kc 가 5.0 MPa·m0.5 이상, 10.0 MPa·m0.5 이하이며, 5.5 MPa·m0.5 이상, 9.0 MPa·m0.5 이하인 것이 보다 바람직하다.
또, 본 실시형태에 관련된 질화규소 기판 (10) 은, 그 영률 EB 가, 250 GPa 이상, 320 GPa 이하인 것이 바람직하고, 250 GPa 이상, 300 GPa 미만인 것이 보다 바람직하다.
또, 본 실시형태에 관련된 질화규소 기판 (10) 은, 그 선팽창률 αB 가, 1.5 × 10-6/℃ 이상, 4.0 × 10-6/℃ 이하인 것이 바람직하고, 1.5 × 10-6/℃ 이상, 2.5 × 10-6/℃ 미만인 것이 보다 바람직하다.
질화규소 기판 (10) 의 물성을 상기 양태로 조정함으로써, 히트 쇼크 파라미터 HS1, 및, HS2 를 상기 수치 범위 내로 조정하기 쉬워지고, 또, 보다 접합 강도 불량 또는 열저항 불량을 저감할 수 있다.
또한, 질화규소 기판 (10) 은, 공지된 방법으로 제조할 수 있고, 질화규소 기판 (10) 의 파괴인성값 Kc, 영률 EB, 선팽창률 αB 는, 질화규소 기판 (10) 의 제조 방법, 구체적으로는 원료의 배합이나, 소성 조건 (승온 속도, 유지 온도, 유지 시간, 냉각 속도 등) 등을 제어함으로써 조정할 수 있다. 질화규소 기판 (10) 의 제조 방법은 후술하는 바와 같다.
＜제 1 구리층 및 제 2 구리층＞
제 1 구리층 (30) 및 제 2 구리층 (20) 은, 그 두께 방향으로부터 보아 다각형으로 되어 있다. 제 1 구리층 (30) 및 제 2 구리층 (20) 의 두께는, 0.5 mm 이상 2.0 mm 이하의 범위로 설정되고, 더욱 바람직하게는, 0.8 mm 이상, 1.2 mm 이하이다. 본 실시형태에서는, 일례로서 0.8 mm 가 된다. 또한, 제 1 구리층 (30) 및 제 2 구리층 (20) 의 형상 등은, 본 실시형태에 있어서의 일례이며, 본 발명에 관련된 기능을 발휘하면 본 실시형태의 경우와 상이해도 된다.
본 실시형태에 관련된 제 1 구리층 (30) 및 제 2 구리층 (20) 의 선팽창률은 구리의 종류에 따라 변화하지만, 크게 변화하지 않기 때문에, 본 실시형태에 있어서는, 구리층의 선팽창률은 17.3 × 10-6(/℃) 으로 한다.
제 1 구리층 (30) 및 제 2 구리층 (20) 의 물성을 상기 양태로 조정함으로써, 히트 쇼크 파라미터 HS1, 및, HS2 를 상기 수치 범위 내로 조정하기 쉬워져, 보다 접합 강도 불량 또는 열저항 불량을 저감할 수 있다.
제 1 구리층 (30) 에 있어서의 구리 결정의 평균 결정 입경은, 50 ㎛ 이상, 500 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이상, 300 ㎛ 이하인 것이 보다 바람직하다.
후술하는 바와 같이 본 실시형태에 관련된 질화규소 회로 기판을 전자 부품 모듈로 한 경우, 제 1 구리층 (30) 상에는 땜납층 (31) 등의 접합층을 개재하여, 전자 부품 (40) 이 탑재되고, 제 1 구리층 (30) 은, 땜납층 및 전자 부품과, 질화규소 기판 (10) 으로 사이에 두어지고, 이들 재료와의 열팽창률차 등에 의해 생기는 열스트레스가 가해지게 되지만, 제 1 구리층 (30) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 보다 접합 강도 불량 또는 열저항 불량을 저감할 수 있다. 상기의 메커니즘은 분명하지 않지만, 제 1 구리층 (30) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 제 1 구리층 (30) 에 있어서, 구리 결정이 적당히 입계 미끄럼을 일으키는 등 하여 응력이 적당히 완화되기 때문이라고 추측된다.
제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경은, 50 ㎛ 이상, 500 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이상, 300 ㎛ 이하인 것이 보다 바람직하다.
후술하는 바와 같이 본 실시형태에 관련된 질화규소 회로 기판을 전자 부품 모듈로 한 경우, 제 2 구리층 (20) 에 땜납층 등의 접합층을 개재하여, 히트 싱크가 접합되고, 제 2 구리층 (20) 은, 땜납층 및 히트 싱크와, 질화규소 기판 (10) 으로 사이에 두어지고, 이들 재료와의 열팽창률차 등에 의해 생기는 열스트레스가 가해지게 되지만, 제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 보다 접합 강도 불량 또는 열저항 불량을 저감할 수 있다. 상기의 메커니즘은 분명하지 않지만, 제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 제 2 구리층 (20) 에 있어서, 구리 결정이 적당히 입계 미끄럼을 일으키는 등 하여 응력이 적당히 완화되기 때문이라고 추측된다.
또한, 제 1 구리층 (30) 및 제 2 구리층 (20) 에 있어서의 평균 결정 입경은, 구리층을 구성하는 구리판의 종류, 및, 질화규소 회로 기판의 제조 조건 등을 제어함으로써 조정할 수 있다.
또, 제 1 구리층 (30) 및 제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경은, 실시예에 기재된 방법으로 구할 수 있다.
＜브레이징재층＞
본 실시형태에 관련된 브레이징재층 (12) 및 브레이징재층 (13) 은, 질화규소 기판 (10) 과 제 1 구리층 (30), 질화규소 기판 (10) 과 제 2 구리층 (20) 사이에 각각 배치되어, 제 1 구리층 (30), 또는, 제 2 구리층 (20) 을 질화규소 기판 (10) 에 접합시키고 있다. 브레이징재층 (12) 및 브레이징재층 (13) 의 두께는, 전형적으로는 3 ㎛ 이상 40 ㎛ 이하의 범위로 설정되고, 더욱 바람직하게는, 4 ㎛ 이상 25 ㎛ 이하이다.
또한, 본 실시형태에 관련된 질화규소 회로 기판은, 제 1 구리층 (30) 및 제 2 구리층 (20) 상에 도금층을 가지고 있어도 된다. 도금층은 공지된 재료로 형성할 수 있지만, 예를 들어, Ag, Ni-P 로 할 수 있다.
브레이징재층 (12) 및 브레이징재층 (13) 의 조성은, 브레이징재 중에 티탄, 지르코늄, 하프늄, 니오브, 탄탈, 바나듐, 알루미늄, 주석에서 선택되는 적어도 1 종의 활성 금속을 함유하는 은-구리계 브레이징재로 구성되는 것으로 할 수 있다. Ag 와, Cu, Sn 또는 In 의 배합비는, Ag : 85.0 질량부 이상 95.0 질량부 이하, Cu : 5.0 질량부 이상 13.0 질량부 이하, Sn 또는 In : 0.4 질량부 이상 3.5 질량부 이하로 이루어지는 것을 바람직하게 들 수 있다. 상기 수치 범위 내로 함으로써, 브레이징재의 융해 온도가 과도하게 상승하는 것을 방지하여, 적당한 온도에서의 접합이 가능해져, 접합 시의 열팽창률차에서 유래하는 열스트레스를 저하시킬 수 있고, 내열 사이클성을 향상시킬 수 있다.
티탄 등의 활성 금속의 첨가량은, 예를 들어, Ag 와, Cu 와, Sn 또는 In 의 합계 100 질량부에 대해, 1.5 질량부 이상 5.0 질량부 이하로 할 수 있다. 활성 금속의 첨가량을 적절히 조정함으로써, 세라믹스판에 대한 젖음성을 한층 높일 수 있어, 접합 불량의 발생을 한층 억제할 수 있다.
계속해서, 도 3, 및, 도 4 를 이용하여, 본 실시형태에 관련된 질화규소 회로 기판의 실시형태에 대해 추가로 설명한다. 도 3 은, 본 실시형태에 관련된 전자 부품 모듈의 단면도이다. 또, 도 4 는, 본 실시형태에 관련된 전자 부품 모듈의 일부의 확대 단면도이다.
상기한 바와 같이, 본 실시형태에 관련된 질화규소 회로 기판 (100) 은, 질화규소 기판 (10) 과, 질화규소 기판 (10) 의 일방의 면에 형성된 제 1 구리층 (30) 과, 질화규소 기판 (10) 의 타방의 면에 형성된 제 2 구리층 (20) 을 구비하는 질화규소 회로 기판으로서, 도 3 에 나타내는 바와 같이, 봉지 수지부 (50) 에 의해 봉지된 형태로 사용된다.
또, 본 실시형태에 있어서, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대 측의 면은, 봉지 수지부 (50) 에 의해 덮여 있지 않은 미피복 영역을 갖는다.
본 실시형태에 있어서, 질화규소 회로 기판은, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대 측의 면이, 직접 또는 접합 재료층을 개재하여 히트 싱크와 접합된 형태로 할 수 있고, 도 3 에 나타내는 본 실시형태의 일례에서는, 제 2 구리층 (20) 은, 접합 재료층 (21) 을 개재하여 히트 싱크 (60) 와 접합되어 있다.
즉, 본 실시형태에 있어서는, 제 2 구리층 (20) 은, 접합 재료층 (21) 을 개재하여 히트 싱크 (60) 와 접합되어 있고, 제 2 구리층 (20) 의 히트 싱크 (60) 와 대항하는 면은, 봉지 수지부 (50) 에 의해 덮여 있지 않은 미피복 영역을 갖는다.
본 실시형태에 의하면, 질화규소 회로 기판이, 추가로, 선팽창률이 상이한 봉지 수지부 (50) 에 덮여 있는 부분, 및, 덮여 있지 않은 미피복 영역을 갖는 형태로 이용된 경우여도, 또, 질화규소 회로 기판에 있어서의 제 2 구리층 (20) 이, 추가로, 선팽창률이 상이한 히트 싱크 (60) 와 접합된 형태로 이용된 경우여도, 히트 쇼크 파라미터 HS1, 및, HS2, 그리고, 질화규소 기판 (10) 의 파괴인성값을 조정함으로써, 접합 강도 불량 또는 열저항 불량을 저감할 수 있다.
본 실시형태에 있어서, 제 1 구리층 (30) 은, 회로 패턴에 형성된 구리층이다. 또한, 제 1 구리층 (30) 상에는, 전자 부품 (40) 이 땜납층 (31) 을 개재하여, 접합되어 있고, 제 1 구리층 (30) 이나, 전자 부품 (40) 에, 외부 접속용의 리드 프레임이나 와이어 본딩 (71) 에 의해, 외부 접속 단자 (70) 와 접속되어 있다. 본 실시형태에 있어서는, 일례로서, 와이어 본딩 (71) 에 의해 외부 접속 단자 (70) 에 접속되어 있는 예를 나타낸다. 또, 외부 접속 단자 (70) 는, 와이어 본딩 (71) 을 개재하지 않고, 직접 기판에 접속할 수도 있다. 이 경우, 외부 접속 단자 (70) 는, 예를 들어, 땜납, 또는, 초음파 접합으로 접합할 수 있다.
또한, 전자 부품 (40) 은 반도체 소자 등의 전자 부품이며, 소망하는 기능에 따라, 예를 들어, IGBT (Insulated Gate Bipolar Transistor), MOSFET (Metal Oxide Semiconductor Field Effect Transistor), FWD (Free Wheeling Diode) 등의 여러 가지 반도체 소자를 선택할 수 있다.
또, 전자 부품 (40) 을 접합하는 땜납층 (31) 은, 예를 들어 Sn-Sb 계, Sn-Ag 계, Sn-Cu 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 땜납재 (이른바 납 프리 땜납재) 로 할 수 있다.
또, 외부 접속 단자 (70) 는, 예를 들어 구리 또는 구리 합금에 의해 형성되고, 와이어 본딩 (71) 은 예를 들어 구리, 구리 합금, 알루미늄, 금 등에 의해 형성된다.
봉지 수지부 (50) 는, 봉지 수지부 형성용 수지 조성물을 경화시키는 것에 의해 형성할 수 있다.
봉지 수지부 형성용 수지 조성물의 종류는 특별히 한정되지 않고, 트랜스퍼 몰드용 수지 조성물, 컴프레션 성형용 수지 조성물, 액상 봉지재 등, 당해 기술 분야에서 통상 사용되는 수지 조성물을 사용할 수 있다.
봉지 수지부 형성용 수지 조성물은, 열경화성 수지를 포함하는 것이 바람직하고, 에폭시 수지, 페놀 수지, 시아네이트 수지, 비스말레이미드트리아진 수지, 아크릴 수지, 실리콘 수지에서 선택되는 1 종 또는 2 종 이상을 포함하는 것이 바람직하고, 적어도 에폭시 수지를 포함하는 것이 보다 바람직하다.
봉지 수지부 형성용 수지 조성물은, 경화제, 충전재 등을 추가로 포함하고 있어도 된다.
충전재로서는, 용융 실리카 (구상 실리카), 결정 실리카, 알루미나, 탄화규소, 질화규소, 질화알루미늄, 질화붕소, 베릴리아, 지르코니아 등의 분체 또는 이들을 구형화한 비즈, 유리 섬유, 아라미드 섬유, 탄소 섬유 등을 들 수 있다. 충전재는 1 종을 단독으로 사용해도 되고 2 종 이상을 조합하여 사용해도 된다. 봉지 수지부 형성용 수지 조성물로서는, 예를 들어 SiO2 필러 함유 에폭시계 수지 등을 사용할 수 있다.
또, 본 실시형태에 있어서, 제 2 구리층 (20) 은, 히트 싱크 접합용 구리층이다.
본 실시형태에 있어서, 제 2 구리층 (20) 은, 접합 재료층 (21) 을 개재하여, 히트 싱크 (60) 와 접합되어 있다.
또한, 히트 싱크 (60) 는, 예를 들어, 알루미늄이나 구리, 이들의 합금 등의 고열 전도율을 갖는 재료에 의해 형성되고, 알루미늄, 또는, 알루미늄 합금으로 형성되는 것이 바람직하다.
본 실시형태에 관련된 전자 부품 모듈은, 상기의 질화규소 회로 기판을 포함한다. 즉, 본 실시형태에 관련된 전자 부품 모듈은, 질화규소 회로 기판과, 질화규소 회로 기판에 탑재된 전자 부품 (40) 과, 질화규소 회로 기판 (100) 및 전자 부품 (40) 을 봉지하는 봉지 수지부 (50) 를 구비한다.
또, 본 실시형태에 관련된 전자 부품 모듈은, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대 측의 면이, 봉지 수지부 (50) 보다, 질화규소 기판 (10) 과 멀어지는 방향으로 볼록하다. 즉, 도 4 에 나타내는 바와 같이, 봉지 수지부 (50) 의, 히트 싱크 (60) 와 대향하는 면을 봉지 수지부 하면 (51) 으로 하고, 제 2 구리층 (20) 의 히트 싱크 (60) 와 대항하는 면을 제 2 구리층 하면 (22) 으로 했을 때, 봉지 수지부 하면 (51) 과 접합 재료층 (21) 사이에는 단차가 있어, 제 2 구리층 하면 (22) 은 봉지 수지부 하면 (51) 에 대해, 볼록해지도록 설계되어 있다. 이와 같이 설계함으로써, 질화규소 회로 기판 (100) 과, 히트 싱크 (60) 를 접합하는 공정에 있어서, 즉, 제 2 구리층 하면 (22) (봉지 수지부 (50) 로 덮여 있지 않은 미피복 영역) 과, 히트 싱크 (60) 를 접합하는 공정에 있어서, 질화규소 회로 기판 (100) 과, 히트 싱크 (60) 를 압박하여 접촉시켰을 때, 히트 싱크 (60) 와 최초로 접하는 것은 제 2 구리층 하면 (22) 이 되기 때문에, 봉지 수지부 (50) 가 접합의 방해를 하는 일 없이, 순조롭게 제 2 구리층 하면 (22) 과 히트 싱크 (60) 를 접합할 수 있고, 또한, 제 2 구리층 (20) 과, 히트 싱크 (60) 의 접합의 신뢰성을 향상시킬 수 있다.
＜질화규소 회로 기판의 제조 방법＞
본 실시형태에 관련된 질화규소 회로 기판은 이하의 방법으로 제조할 수 있다.
먼저, 원하는 물성을 갖는 질화규소 기판 (10) 을 준비한다. 질화규소 기판 (10) 은, 이하의 제조 방법으로 얻을 수 있다. 즉, 질화규소 분말, Y2O3, MgO 등의 소결 보조제를 포함하는 원료 분말과, 유기 용제와, 필요에 따라 유기 바인더, 가소제 등을, 볼 밀로 균일하게 혼합하여 원료 슬러리로 한다. 얻어진 원료 슬러리를 탈포·증점한 후, 닥터 블레이드법으로 시트 성형하여 성형체를 얻는다. 얻어진 시트 성형체를 절단 후, 400 ~ 800 ℃ 에서 탈지하고, 또한, 소성로 내에서 1700 ~ 1900 ℃ 에서, 1 ~ 10 시간 질소 분위기 중에서 소성함으로써 질화규소 기판 (10) 을 얻을 수 있다.
여기서, 질화규소 기판 (10) 의 파괴인성값 Kc, 영률 EB, 선팽창률 αB 는, 질화규소 기판 (10) 의 제조 방법, 구체적으로는 원료의 배합이나, 소성 조건 등의 제조 조건을 제어함으로써 조정할 수 있다. 원료의 배합이나, 다른 제조 조건과의 균형에 따라 다르기도 하지만, 파괴인성값 Kc 는, 예를 들어, 소성 조건 (승온 속도, 유지 온도, 유지 시간, 냉각 속도 등) 을 조정함으로써 제어할 수 있고, 일례로서, 소성 온도를 높게 하면 파괴인성값 Kc 는 높아지고, 소성 온도를 낮게 하면 파괴인성값 Kc 는 낮아진다. 또, 영률 EB 는, 예를 들어, 소성 조건 (승온 속도, 유지 온도, 유지 시간, 냉각 속도 등) 을 조정함으로써 제어할 수 있고, 일례로서, 소성 온도를 높게 하면 영률 EB 가 낮아지고, 소성 온도를 낮게 하면 영률 EB 가 높아진다. 또, 다른 제조 조건과의 균형에 따라 다르기도 하지만, 선팽창률 αB 는, 예를 들어, 소결 보조제의 첨가량을 많게 하면 작아지고, 소결 보조제의 첨가량을 적게 하면 커진다.
다음으로 질화규소 기판 (10) 의 양면에 활성 금속을 포함하는 브레이징재로서, 예를 들어, 활성 금속인 Ti 가 첨가된 Ag-Cu 계 합금 페이스트를 인쇄 형성하고, 질화규소 기판 (10) 과 대략 동일한 장방형상의 구리판을 양면에 600 ℃ ~ 900 ℃ 의 온도에서 가열 접합한다. 여기서, 구리판으로서는, 무산소 구리판을 사용하는 것이 바람직하고, 압연 구리판을 사용하는 것이 보다 바람직하다. 질화규소 기판 (10) 의 양면에 브레이징재를 개재하여 구리판을 접합함으로써, 질화규소-구리 복합체를 얻을 수 있다.
계속하여, 제 1 구리층 (30) 을 에칭 처리하여 회로 패턴을 형성한다. 30 의 상면에 포토레지스트 (도시 생략) 를 라미네이트한다. 이 경우, 액상의 포토레지스트를 도포해도 된다.
이어서, 포토레지스트에 회로 패턴을 형성하기 위해, 회로 패턴에 준한 패턴의 노광을 한다. 이 경우, 회로 패턴의 네거티브 화상이 형성되어 있는 필름을 포토레지스트에 밀착시켜 이른바 일괄 노광에 의해 포토레지스트를 감광시켜도 되고, 이른바 직묘형 노광 장치를 사용하여 (상기 필름을 이용하지 않고) 포토레지스트를 감광시켜도 된다.
이어서, 회로 패턴에 준해 감광한 포토레지스트를 에칭한다.
이어서, 남은 포토레지스트를 제거한다.
이때, 제 2 구리층 (20) 에 대해서는, 에칭 처리 없음으로 할 수도 있고, 동일하게 패턴을 형성해도 된다. 또한 회로 패턴 형성 후의 제 2 구리층 (20) 및 제 1 구리층 (30) 에 도금을 실시할 수도 있다.
이상에 의해, 회로 패턴이 형성된 상태의 질화규소 회로 기판 (100) 이 제조된다.
다음으로, 제 1 구리층 (30) 상에 땜납층 (31) 을 개재하여 전자 부품 (40) 을 탑재한다. 본 실시형태에서는, 예를 들어 Sn-Sb 계, Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 땜납재를 사용하여, 제 1 구리층 (30) 과 전자 부품 (40) 을 땜납 접합한다.
다음으로, 전자 부품 모듈을, 봉지 수지에 의해 수지 봉지하여, 봉지 수지부 (50) 를 형성한다. 수지 봉지는, 공지된 방법을 사용할 수 있지만, 예를 들어, 트랜스퍼 몰드에 의해 수지 봉지할 수 있다. 또, 수지 봉지 공정에 있어서는, 예를 들어, 전자 부품 모듈의, 제 2 구리층 하면 (22) 을 미리 가역성이 있는 재료에 압박한 상태에서 수지 봉지를 실시함으로써, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대 측의 면, 즉, 제 2 구리층 하면 (22) 에, 봉지 수지부 (50) 에 의해 덮여 있지 않은 미피복 영역을 남길 수 있고, 또한, 제 2 구리층 하면 (22) 을 봉지 수지부 하면 (51) 에 대해 볼록하게 할 수 있다.
이상과 같이 하여, 전자 부품 모듈이 제작된다.
또한, 본 발명은 전술한 실시형태로 한정되는 것이 아니고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
실시예
이하, 본 발명에 대해 실시예를 참조하여 상세하게 설명하지만, 본 발명은, 이들 실시예의 기재에 아무런 한정이 되지 않는다.
이하의 방법으로, HS1, HS2, 및 파괴인성값 KC 가 상이한 복수의 질화규소 회로 기판을 준비하고, 후술하는 히트 사이클 시험을 실시했다.
＜질화규소 기판＞
원료의 배합이나, 소성 조건을 조정함으로써, 각종 선팽창률 αB, 영률 EB, 파괴인성값 KC 를 갖는 질화규소 기판 B-1 ~ B-10 (148 mm × 200 mm × 0.32 mm) 을 준비했다.
＜제 1 구리층 및 제 2 구리층용 구리판＞
선팽창률이 17.3 × 10-6/℃, 두께 0.8 mm 의 압연 구리판을 준비했다.
＜질화규소 회로 기판의 제조 방법＞
표 1 에 나타내는 조합의 질화규소 기판과 구리판을 사용하여 질화규소 회로 기판 1 ~ 10 을 제조했다.
먼저, 브레이징재 (활성 금속을 포함한다) 로서, Ag 분말 (후쿠다 금속박분 공업 주식회사 제조 : Ag-HWQ 2.5 ㎛) 89.5 질량부, Cu 분말 (후쿠다 금속박분 공업 주식회사 제조 : Cu-HWQ 3 ㎛) 9.5 질량부, Sn 분말 (후쿠다 금속박분 공업 주식회사 제조 : Sn-HPN 3 ㎛) 1.0 질량부의 합계 100 질량부에 대해, 수소화티탄 분말 (도호텍 주식회사 제조 : TCH-100) 을 3.5 질량부 포함하는 브레이징재를 준비했다.
상기 브레이징재와, 바인더 수지와, 용제를 혼합하여, 브레이징재 페이스트를 얻었다. 이 브레이징재 페이스트를, 질화규소 기판의 양면에, 각 면에서의 건조 두께가 약 10 ㎛ 가 되도록, 스크린 인쇄법으로 도포했다.
그 후, 질화규소 기판의 양면에 구리판을 겹치고, 1.0 × 10-3 Pa 이하의 진공 중에서 780 ℃, 30 분의 조건으로 가열하여, 질화규소 기판과 구리판을 브레이징재로 접합했다. 이로써, 질화규소 기판과 구리판이 브레이징재로 접합된 질화규소-구리 복합체를 얻었다. 또한, 얻어진 질화규소-구리 복합체 구리층에 에칭 레지스트를 인쇄하고, 염화 제 2 철 용액으로 에칭하여 회로 패턴을 형성해, 질화규소 회로 기판을 얻었다.
질화규소 회로 기판 1 에 대해, 하기의 방법으로 구리의 평균 결정 입경을 평가했는데, 제 1 구리층에 있어서의 구리 결정의 평균 결정 입경이 250 ㎛, 제 2 구리층에 있어서의 구리 결정의 평균 결정 입경이 255 ㎛ 였다.
＜구리판 및 질화규소 기판의 평가 방법＞
(1) 구리판 및 질화규소 기판의 선팽창률 (αB)
JIS R 1618 에 근거하여, 열기계 분석 장치 (TMA : thermomechanical analyzer) 로, 각 구리판, 및, 각 질화규소 기판의 25 ℃ ~ 400 ℃ 에 있어서의 선팽창률 (선팽창계수) 을 측정했다.
(2) 질화규소 기판의 영률 (EB)
JIS R1602 에 근거해, 정적 휨법으로 측정했다. 시험편 형상은 3 mm × 4 mm × 40 mm 로 했다.
(3) 질화규소 기판의 파괴인성값 (KC)
JIS R 1607 에 근거해, IF 법으로 측정했다. 즉, 질화규소 기판의 표면에 비커스 압자를 2 kgf 로 압입하고, 비커스 압흔의 대각선의 길이, 각 단부로부터 신장하는 크랙의 길이에 의해 질화규소 기판의 파괴인성값을 평가했다.
＜구리의 평균 결정 입경의 평가 방법＞
질화규소 회로 기판에 있어서의 제 1 구리층 및 제 2 구리층의 구리의 평균 결정 입경을 이하의 방법으로 구했다.
먼저, 이하 순서로, 측정용의 「단면」을 얻었다.
(1) 각 실시예 및 비교예에서 얻어진 세라믹스 회로 기판을, 주면에 수직이고, 또한, 기판의 무게 중심을 통과하는 단면으로 절단했다. 절단에는 콘투어 머신을 사용했다.
(2) 절단한 질화규소 회로 기판을 수지 포매하여, 수지 포매체를 제작했다.
(3) 제작한 수지 포매체 중의 복합체 단면을, 다이아몬드 지립을 사용하여 버프 연마했다.
상기에서 연마된 질화규소 회로 기판 단면에 대해, 전자 후방 산란 회절법에 의한 측정을 실시했다.
구체적으로는, 먼저, 상기에서 연마된 제 1 구리층 또는 제 2 구리층의 대략 중심 부근에서, 가속 전압 15 kV 의 조건으로, 50 배의 관찰 시야에 있어서, 전자선 후방 산란 회절 (EBSD) 법에 의한 분석을 실시해, 데이터를 취득했다. EBSD 법에는, 주식회사 히타치 하이테크놀로지즈 제조의 SU6600 형 전계 방출형 주사 현미경, 및, 주식회사 TSL 솔루션즈 제조의 해석 장치를 사용했다.
측정 데이터를, 주식회사 TSL 솔루션즈 제조의 소프트웨어 : OIM Data Analysis 7.3.0 에 의해 가시화하여 결정 방위맵을 작성했다. 이 결정 방위맵을, 화상 처리 소프트웨어로 해석함으로써, 구리층에 있어서의 구리 결정의 평균 결정 입경을 구했다.
상기에서, 화상 처리 소프트웨어로서는, Media Cybernetics 사 제조의 Image-Pro Plus Shape Stack 버전 6.3 을 사용했다. 또한, 평균 결정 입경의 산출에는, 인터셉트법을 이용하고, 하나의 관찰 화상 상에 소정 길이의 직선을 10 개 이상 평행으로 긋고, 구리 결정 입자를 상기 직선이 횡단한 부분의 직선의 길이의 평균값을, 구리 결정의 평균 결정 입경으로서 얻었다 (이들은 소프트웨어가 자동적으로 처리하여 값을 산출했다).
＜열사이클 시험, 및, 신뢰성 평가＞
먼저, 상온 (일례로서 20 ℃) 의 시험 대상의 접합 기판을 150 ℃ 의 환경 내로 이동하고, 150 ℃ 의 환경 내에서 15 분간 유지한다 (제 1 공정).
이어서, 접합 기판을 150 ℃ 의 환경 내로부터 -55 ℃ 의 환경 내로 이동하고, -55 ℃ 의 환경 내에서 15 분간 유지한다 (제 2 공정).
그리고, 제 1 공정과 제 2 공정을 교대로 2000 회 반복한다.
이어서, 초음파 탐상 측정에 의해, 구리층의 박리의 유무를 관찰한다.
평가 기준을 이하에 나타낸다.
○ : 박리의 발생이 없었다.
△ : 박리가 조금 발생했다.
구체적으로는, 박리가 발생한 질화규소 회로 기판 2 를 기준으로 하여, 박리의 발생이 보였지만 질화규소 회로 기판 2 와 동일한 정도였거나, 또는, 박리의 발생이 보였지만 질화규소 회로 기판 2 보다 정도가 가벼웠던 것을 △ 로 했다.
× : 박리가 많이 발생했다.
구체적으로는, 박리의 발생이 보였던 질화규소 회로 기판 2 를 기준으로 하여, 박리의 발생이 보이고, 질화규소 회로 기판 2 보다 많은 박리가 발생한 것을 × 로 했다.
평가 결과 등을 정리해 표 1 에 나타낸다.
Figure pct00001
표 1 에 나타내는 바와 같이, 파괴인성값, 그리고, HS1 및 HS2 가 본 발명에서 규정하는 범위 내에 들어가 있던 실시예에 관련된 질화규소 회로 기판에 있어서는, 박리의 발생이 적고, 특히 HS1 및 HS2 가 1.80 GPa 이하인 실시예에 관련된 질화규소 회로 기판에 있어서는, 박리의 발생이 없었다.
상기로부터, 신뢰성이 높은 질화규소 회로 기판을 안정적으로 얻기 위해서는, 구리층을 구성하는 재료, 질화규소 기판의 재료의 선택이 중요하다는 것이 이해된다.
본 출원은, 2019년 3월 29일에 출원된 일본 특허출원 2019-066151호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 받아들인다.
10 : 질화규소 기판
12 : 브레이징재층
13 : 브레이징재층
20 : 제 2 구리층
21 : 접합 재료층
22 : 제 2 구리층 하면
30 : 제 1 구리층
31 : 땜납층
40 : 전자 부품
50 : 봉지 수지부
51 : 봉지 수지부 하면
60 : 히트 싱크
70 : 외부 접속 단자
71 : 와이어 본딩
100 : 질화규소 회로 기판

Claims (12)

  1. 질화규소 기판과,
    상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과,
    상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층
    을 구비하는 질화규소 회로 기판으로서,
    상기 질화규소 기판의 파괴인성값 Kc 가 5.0 MPa·m0.5 이상, 10.0 MPa·m0.5 이하이며,
    상기 질화규소 기판의 선팽창률을 αB(/℃) 로 하고, 상기 질화규소 기판의 영률을 EB(GPa) 로 하고, 상기 제 1 구리층의 선팽창률을 αA(/℃), 상기 제 2 구리층의 선팽창률을 αC(/℃) 로 했을 때,
    하기 식 (1) 로 나타내는 히트 쇼크 파라미터 HS1, 및, 하기 식 (2) 로 나타내는 히트 쇼크 파라미터 HS2 가, 각각 1.30 GPa 이상, 2.30 GPa 이하인, 질화규소 회로 기판.
    식 (1) HS1 = (αA - αB) × EB × (350-(-78))
    식 (2) HS2 = (αC - αB) × EB × (350-(-78))
  2. 제 1 항에 있어서,
    상기 제 1 구리층에 있어서의 구리 결정의 평균 결정 입경이 50 ㎛ 이상, 500 ㎛ 이하인, 질화규소 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 구리층에 있어서의 구리 결정의 평균 결정 입경이 50 ㎛ 이상, 500 ㎛ 이하인, 질화규소 회로 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 질화규소 기판의 영률 EB 가, 250 GPa 이상, 320 GPa 이하인, 질화규소 회로 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 질화규소 기판의 선팽창률 αB 가, 1.5 × 10-6/℃ 이상, 4.0 × 10-6/℃ 이하인, 질화규소 회로 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    봉지 수지부에 의해 봉지된 형태로 사용되는, 질화규소 회로 기판.
  7. 제 6 항에 있어서,
    상기 형태는, 상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대 측의 면이, 상기 봉지 수지부에 의해 덮여 있지 않은 미피복 영역을 갖는 형태인, 질화규소 회로 기판.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 형태는, 상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대 측의 면이, 직접 또는 접합 재료층을 개재하여 히트 싱크와 접합된 형태인, 질화규소 회로 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 구리층은, 회로 패턴으로 형성된 구리층인, 질화규소 회로 기판.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 구리층은, 히트 싱크 접합용 구리층인, 질화규소 회로 기판.
  11. 질화규소 회로 기판과, 상기 질화규소 회로 기판에 탑재된 전자 부품과, 상기 질화규소 회로 기판 및 상기 전자 부품을 봉지하는 봉지 수지부를 구비하는 전자 부품 모듈로서,
    질화규소 회로 기판은, 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 질화규소 회로 기판인, 전자 부품 모듈.
  12. 제 11 항에 있어서,
    상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대 측의 면이, 상기 봉지 수지부보다, 상기 질화규소 기판으로부터 멀어지는 방향으로 볼록한, 전자 부품 모듈.
KR1020217028944A 2019-03-29 2020-03-26 질화규소 회로 기판, 및, 전자 부품 모듈 KR20210142616A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019066151 2019-03-29
JPJP-P-2019-066151 2019-03-29
PCT/JP2020/013619 WO2020203633A1 (ja) 2019-03-29 2020-03-26 窒化珪素回路基板、及び、電子部品モジュール

Publications (1)

Publication Number Publication Date
KR20210142616A true KR20210142616A (ko) 2021-11-25

Family

ID=72667723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028944A KR20210142616A (ko) 2019-03-29 2020-03-26 질화규소 회로 기판, 및, 전자 부품 모듈

Country Status (6)

Country Link
US (1) US20220216125A1 (ko)
EP (1) EP3951854A4 (ko)
JP (1) JP7192100B2 (ko)
KR (1) KR20210142616A (ko)
CN (1) CN113678244A (ko)
WO (1) WO2020203633A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201075A (ja) 2000-10-27 2002-07-16 Toshiba Corp 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038565B2 (ja) * 2000-09-22 2012-10-03 株式会社東芝 セラミックス回路基板およびその製造方法
JP4544964B2 (ja) * 2004-10-27 2010-09-15 京セラ株式会社 放熱基板
JP5326278B2 (ja) * 2005-08-29 2013-10-30 日立金属株式会社 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP4893095B2 (ja) * 2006-05-01 2012-03-07 日立金属株式会社 回路基板およびこれを用いた半導体モジュール
JP5477289B2 (ja) * 2008-07-03 2014-04-23 日立金属株式会社 窒化珪素質焼結体の製造方法
US8858865B2 (en) * 2009-01-13 2014-10-14 Hitachi Metals, Ltd. Silicon nitride substrate manufacturing method, silicon nitride substrate, silicon nitride circuit substrate, and semiconductor module
EP2579696B1 (en) * 2010-05-27 2018-12-05 Kyocera Corporation Circuit board and electronic device using the same
DE112015005654T5 (de) * 2014-12-18 2017-08-31 Mitsubishi Electric Corporation Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
EP3321957B1 (en) * 2015-07-09 2022-07-27 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
JP6965084B2 (ja) 2017-10-05 2021-11-10 株式会社前川製作所 乾燥装置及び乾燥方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201075A (ja) 2000-10-27 2002-07-16 Toshiba Corp 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法

Also Published As

Publication number Publication date
US20220216125A1 (en) 2022-07-07
JP7192100B2 (ja) 2022-12-19
JPWO2020203633A1 (ko) 2020-10-08
EP3951854A1 (en) 2022-02-09
CN113678244A (zh) 2021-11-19
WO2020203633A1 (ja) 2020-10-08
EP3951854A4 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
EP1450401B1 (en) Module comprising a ceramic circuit board
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
WO2014129626A1 (ja) 接続構造体、及び半導体装置
EP2744310A1 (en) Wiring substrate and method for manufacturing same and semiconductor device
KR20110033117A (ko) 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
WO2007142261A1 (ja) パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
JP6024477B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5519312B2 (ja) 多層セラミック基板及びその製造方法
KR20220116213A (ko) 구리/세라믹스 접합체, 및, 절연 회로 기판
US6783867B2 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
US8023277B2 (en) Electronic component integrated module
KR20210142616A (ko) 질화규소 회로 기판, 및, 전자 부품 모듈
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
KR20200135378A (ko) 전자 부품 실장 모듈
WO2020217851A1 (ja) 電子部品モジュール、及び、窒化珪素回路基板
EP3961695A1 (en) Ceramic circuit substrate and electronic component module
JP3935090B2 (ja) 配線基板
JP2001156413A (ja) 銅回路接合基板及びその製造方法
US11417575B2 (en) Board and semiconductor apparatus
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JP2005019750A (ja) セラミック回路基板及びその製造方法並びに電気回路モジュール
Zheng Processing and Properties of Die-attachment on Copper Surface by Low-temperature Sintering of Nanosilver Paste
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JP2001177194A (ja) セラミック回路基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal