KR20210124363A - 반도체 디바이스들의 이송을 위한 다축 이동 - Google Patents

반도체 디바이스들의 이송을 위한 다축 이동 Download PDF

Info

Publication number
KR20210124363A
KR20210124363A KR1020217028200A KR20217028200A KR20210124363A KR 20210124363 A KR20210124363 A KR 20210124363A KR 1020217028200 A KR1020217028200 A KR 1020217028200A KR 20217028200 A KR20217028200 A KR 20217028200A KR 20210124363 A KR20210124363 A KR 20210124363A
Authority
KR
South Korea
Prior art keywords
semiconductor device
transfer
wires
substrate
percussion
Prior art date
Application number
KR1020217028200A
Other languages
English (en)
Inventor
코디 피터슨
앤드류 후스카
Original Assignee
로히니, 엘엘씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로히니, 엘엘씨. filed Critical 로히니, 엘엘씨.
Publication of KR20210124363A publication Critical patent/KR20210124363A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

제1 기판에서 제2 기판 상의 이송 위치들로 반도체 디바이스 다이의 직접 이송을 실행하기 위한 방법. 방법은 이송 헤드 상에 배치된 충격 와이어들, 반도체 디바이스 다이, 및 이송 위치들의 위치를 결정하는 단계; 충격 와이어, 반도체 디바이스 다이, 및 이송 위치들이 임계 허용오차 내에서 정렬되는 적어도 2곳의 위치가 있는지 여부를 결정하는 단계; 및 반도체 디바이스 다이가 제1 기판으로부터 탈착되고 제2 기판 상의 이송 위치들에 부착되도록, 충격 와이어들에 의해, 반도체 디바이스 다이를 이송하는 단계를 포함한다. 충격 와이어, 반도체 디바이스 다이, 및 회로 트레이스가 임계 허용오차 내에서 정렬된다고 결정하는 단계에 적어도 부분적으로 기초하여 이송이 완료된다.

Description

반도체 디바이스들의 이송을 위한 다축 이동
관련 특허 출원에 대한 상호 참조
본 PCT 국제 특허 출원은 2019년 3월 6일자로 출원되고 발명의 명칭이 “Multi-Axis Movement for Transfer of Semiconductor Devices”인 미국 특허 출원 제16/294,756호에 대한 우선권의 이득을 주장한다. 본 출원은 2015년 11월 12일자로 출원되고 발명의 명칭이 “Apparatus for Transfer of Semiconductor Devices”이며 이제는 미국 특허 제9,633,883호로 등록된 미국 특허 출원 제14/939,896호, 및 2018년 5월 12일자로 출원되고 발명의 명칭이 “Method and Apparatus for Multiple Direct Transfers of Semiconductor Devices”인, 미국 특허 출원 제15/978,094호를 그 전체를 참고로 포함한다.
반도체 디바이스들은 실리콘, 게르마늄, 갈륨 비소 등과 같은 반도체 재료를 이용하는 전기 컴포넌트들이다. 반도체 디바이스들은 전형적으로 단일의 개별 디바이스들로서 또는 집적 회로들(IC들)로서 제조된다. 단일의 개별 디바이스들의 예들은 발광 다이오드들(LED들), 다이오드들, 트랜지스터들, 저항기들, 커패시터들, 퓨즈들 등과 같은 전기적으로-작동가능한 요소들을 포함한다.
반도체 디바이스의 제작은 전형적으로 무수한 단계들을 가진 복잡한 제조 프로세스를 수반한다. 제작의 최종-제품은 “패키징된” 반도체 디바이스이다. “패키징된” 수식어는 최종 제품에 내장된 인클로저 및 보호 특징부들뿐만 아니라 패키지 내의 디바이스를 궁극적 회로에 통합될 수 있게 하는 인터페이스를 지칭한다.
반도체 디바이스들에 대한 종래의 제작 프로세스는 반도체 웨이퍼를 핸들링하는 것으로 시작한다. 웨이퍼는 다수의 “패키징되지 않은” 반도체 디바이스들로 다이싱된다. “패키징되지 않은” 수식어는 보호 특징부들이 없는 밀폐되지 않은 반도체 디바이스를 지칭한다. 본 명세서에서, 패키징되지 않은 반도체 디바이스들은 반도체 디바이스 다이, 또는 단순화를 위해 단지 “다이”로 불릴 수 있다. 단일 반도체 웨이퍼는, 반도체 웨이퍼로부터 100,000개 이상 또는 심지어 1,000,000개 이상의 다이를 형성하도록(반도체의 시작 크기에 의존하여), 다양한 크기의 다이를 생성하기 위해 다이싱될 수 있으며, 각각의 다이는 특정 품질을 갖는다. 이어서, 패키징되지 않은 다이는 이하에서 간략하게 논의되는 종래의 제작 프로세스를 통해 “패키징”된다. 웨이퍼 핸들링과 패키징 사이의 동작들은 “다이 준비”로 지칭될 수 있다.
일부 경우들에서, 다이 준비는 “픽앤플레이스 프로세스(pick and place process)”를 통해 다이를 분류하는 것을 포함할 수 있으며, 이에 의해 다이싱된 다이는 개별적으로 픽업되고 빈들로 분류된다. 분류는 다이의 순방향 전압 용량, 다이의 평균 전력, 및/또는 다이의 파장에 기초할 수 있다.
전형적으로 패키징은 플라스틱 또는 세라믹 패키지(예를 들어, 몰드 또는 인클로저)에 다이를 실장하는 것을 수반한다. 패키징은 또한 궁극적 회로부와의 인터페이싱/상호연결을 위해 핀들/와이어들에 다이 접촉부들을 연결하는 것을 포함한다. 반도체 디바이스의 패키징은 전형적으로 환경(예를 들어, 먼지)으로부터 보호하기 위해 다이를 밀봉함으로써 완료된다.
이어서 제품 제조사는 패키징된 반도체 디바이스들을 제품 회로부에 배치한다. 패키징으로 인해, 디바이스들은 제조되는 제품의 회로 조립체에 “플러그인될” 준비가 된다. 또한, 디바이스들의 패키징은 디바이스들을 열화시키거나 파괴할 수 있는 요소들로부터 이들을 보호하는 반면, 패키징된 디바이스들은 패키지 내부에서 발견된 다이보다 본질적으로 더 크다(예를 들어, 일부 경우들에서, 두께가 약 10배이고 면적이 10배여서, 부피가 100배인 것을 야기한다). 따라서, 생성된 회로 조립체는 반도체 디바이스들의 패키징보다 더 얇을 수가 없다.
앞서 언급된 바와 같이, 단일 반도체 웨이퍼는 반도체 웨이퍼로부터 100,000개 또는 1,000,000개 이상의 다이를 생성하도록 다이싱될 수 있다. 따라서, 반도체 다이를 이송하는 데 사용되는 이들 기계는 극도의 정밀도를 요구한다. 따라서, 이송 메커니즘들은 종종 특정 설계 목적을 염두에 두고 구축되며, 정밀도 및 정확성을 보장하기 위해 엄격한 제약들로 구축된다. 그러나, 이들 이송 메커니즘은 종종 상이한 응용들 또는 제조 목적들에 대한 가변성 및 적응성이 부족하다. 예를 들어, 이송 메커니즘은 특정 제품에 대한 다이를 이송하는 데 사용될 것이며, 이어서 다른 제품에 대한 다이를 이송하도록 재구성 또는 조정될 수 있다. 재구성은 시간 소모적이고, 비효율적일 수 있으며, 때로는, 기계 상의 컴포넌트들을 해체하고 재구축하는 것을 요구한다.
상세한 설명은 첨부 도면들을 참조하여 기재된다. 도면들에서, 도면 부호의 가장 왼쪽 숫자(들)는 도면 부호가 처음 나타나는 도면을 식별한다. 상이한 도면들에서 동일한 도면 부호들의 사용은 유사하거나 동일한 항목들을 나타낸다. 더욱이, 도면들은 개개의 도면들 내의 개개의 컴포넌트들의 상대적 크기들의 대략적인 묘사를 제공하는 것으로 간주될 수 있다. 그러나, 도면들은 축척에 맞게 도시되지는 않으며, 개개의 도면들 내에서 그리고 상이한 도면들 사이에서 개개의 컴포넌트들의 상대적 크기들은 묘사되는 것과 달라질 수 있다. 특히, 도면들 중 일부는 컴포넌트들을 특정 크기 또는 형상으로서 묘사할 수 있는 반면, 다른 도면들은 명료함을 위해 동일한 컴포넌트들을 더 큰 스케일로 또는 상이하게 형상화하여 묘사할 수 있다.
도 1은 본 개시내용의 일 실시예에 따른 이송전 위치에 있는 직접 이송 장치의 개략도를 나타낸다.
도 2는 본 개시내용의 일 실시예에 따른 회로 트레이스들 및 반도체 디바이스 다이와 함께 다중-피치 구성의 직접 이송 장치의 평면 개략도를 예시한다.
도 3는 본 개시내용의 일 실시예에 따른 회로 트레이스들 및 반도체 디바이스 다이와 함께 매칭된-피치 이송 장치의 평면 개략도를 예시한다.
도 4는 본 개시내용의 일 실시예에 따른 직접 이송 장치의 복수의 충격 와이어(impact wire)들의 구성을 결정하기 위한 방법을 예시한다.
도 5는 본 개시내용의 실시예에 따른, 다중-피치 구성으로 배열된 복수의 충격 와이어들의 평면 개략도 및 이송 장치가 반도체 디바이스 다이를 이송하기 위해 수행할 수 있는 예시적인 이동들을 예시한다.
도 6은 본 개시내용의 실시예에 따른, 매칭된-피치 구성으로 배열된 복수의 충격 와이어들의 평면 개략도 및 이송 장치가 반도체 디바이스 다이를 이송하기 위해 수행할 수 있는 예시적인 이동들을 예시한다.
도 7은 본 개시내용의 실시예에 따른, 반도체 디바이스 다이를 이송하기 위한 이송 장치에 의해 이루어진 조정들을 결정하기 위한 방법을 예시한다.
개요
본 개시내용은 일반적으로, 다이 기판(예를 들어, 청색 테이프, 테이프 상의 반도체 웨이퍼 등), 회로 기판(예를 들어, 인쇄 회로 보드, 가요성 또는 강성, 금속 또는 플라스틱, 회로 표면), 다른 다이(즉, 다이 상에 적층된 다이, 여기서 적층될 다이는 이송된 다이를 수용하는 “기판”의 역할을 함) 등과 같은, 하나의 기판(본 명세서에서 종종 제1 기판으로 지칭됨)에서 다른 기판(본 명세서에서 종종 제2 기판으로 지칭됨)으로 반도체 디바이스 다이를 직접 이송하는 이송 메커니즘, 및 이를 달성하기 위한 일반적인 프로세스에 관한 것이다. 일 실시예에서, 이송 메커니즘은 패키징되지 않은 다이를 “웨이퍼 테이프”와 같은 기판으로부터 회로 기판과 같은 제품 기판으로 직접 이송하도록 기능할 수 있다. 패키징되지 않은 다이의 직접 이송은 종래의 수단에 의해 생산된 유사한 제품에 비해 최종 제품의 두께뿐만 아니라, 제품 기판을 제조하기 위한 시간 및/또는 비용의 양을 상당히 감소시킬 수 있다.
이러한 설명의 목적을 위해, “기판”이라는 용어는 그 상에서 또는 그에 대해 프로세스 또는 동작이 발생하는 임의의 물질을 지칭한다. 또한, “제품”이라는 용어는, 완료의 상태에 관계없이, 프로세스 또는 동작으로부터의 원하는 산출물을 지칭한다. 따라서, 제품 기판은 원하는 산출물을 위해 그 상에서 또는 그에 대해 프로세스 또는 동작이 발생하도록 야기되는 임의의 물질을 지칭할 수 있다. 웨이퍼 테이프는 또한 본 명세서에서 반도체 디바이스 다이 기판, 또는 간단히 다이 기판으로 지칭될 수 있다.
일 실시예에서, 이송 메커니즘은 다이를 “패키징”하지 않고 웨이퍼 테이프로부터 제품 기판으로 반도체 디바이스 다이를 직접 이송할 수 있다. 이송 메커니즘은 웨이퍼 테이프 위에 수직으로 배치될 수 있고 웨이퍼 테이프를 통해 제품 기판을 향해 다이를 아래로 가압하기 위해 충격 와이어들을 작동시킬 수 있다. 다이를 아래로 가압하는 이 프로세스는, 다이가 제품 기판에 부착되기 위해 웨이퍼 테이프로부터 분리될 때까지 다이의 측면들에서 시작하여 다이가 웨이퍼 테이프로부터 필오프(peel off)되게 할 수 있다. 즉, 다이와 웨이퍼 테이프 사이의 접착력을 감소시키고, 다이와 제품 기판 사이의 접착력을 증가시킴으로써, 다이는 이송될 수 있다.
이송 기계는 예를 들어 웨이퍼 테이프로부터 이송된, LED들과 같은, “패키징되지 않은” 다이를 수용하기 위한 제품 기판을 고정시킬 수 있다. 다이를 사용하는 제품들의 치수들을 줄이기 위한 노력으로, 다이는 매우 작고 얇은데, 예를 들어, 다이는 높이가 약 12 마이크로미터 내지 50 마이크로미터일 수 있고, 측방향 치수들이 약 100 마이크로미터 내지 400 마이크로미터, 또는 더 크거나 더 작은 범위일 수 있다. 그러나, 본 명세서에서 논의된 이송 기계의 실시예들은 전술한 치수들보다 크기가 더 큰 다이의 이송을 수용할 수 있다. 그럼에도 불구하고, 본 명세서에서 논의된 이송 기계의 실시예들은 전술한 바와 같은 크기 범위의 마이크로LED들의 이송에 특히 매우 적합할 수 있다. 다이의 상대적으로 작은 크기로 인해, 이송 기계는 정확한 배치를 보장하고/하거나 제품 재료 낭비를 피하기 위해 다이를 운반하는 웨이퍼 테이프 및 제품 기판 둘 모두를 정밀하게 정렬시키도록 기능하는 컴포넌트들을 포함한다. 일 실시예에서, 제품 기판 및 웨이퍼 테이프 상의 다이를 정렬시키는 컴포넌트들은, 웨이퍼 테이프 및 제품 기판이 각각 고정되고 웨이퍼 테이프 상의 특정 다이가 제품 기판 상의 특정 지점으로 이송되도록 정렬 위치로 개별적으로 운반되는, 프레임들의 세트를 포함할 수 있다.
제품 기판을 운반하는 프레임은 다양한 정렬 축들을 위한 평면-내 수평, 수직, 및/또는 회전 방향들, 또는 심지어 만곡된 표면으로의 이송을 허용할 평면-외 방향들을 포함하는, 다양한 방향들로 이동할 수 있다. 웨이퍼 테이프를 운반하는 프레임은 또한 다양한 방향들로 이동할 수 있다. 기어들, 트랙들, 모터들, 및/또는 다른 요소들의 시스템은, 제품 기판의 정확한 위치 상에 다이를 배치하도록 제품 기판을 웨이퍼 테이프와 정렬시키기 위해 각각 제품 기판 및 웨이퍼 테이프를 운반하는 프레임들을 고정시키고 운반하는 데 사용될 수 있다. 각각의 프레임 시스템은 또한 이송 프로세스의 완료 시 웨이퍼 테이프 및 제품 기판의 추출을 용이하게 하기 위해 추출 위치로 이동될 수 있다. 제1 기판, 제2 기판, 및 이송 메커니즘 중 임의의 것 또는 전부는 특정 실시예에 기초하여 컴포넌트들의 가장 효율적인 정렬을 용이하게 하기 위해 서로에 대해 이동가능할 수 있다는 것이 또한 이해되어야 한다.
일 실시예에서, 이송 메커니즘은 도트 매트릭스 프린터들에서 사용되는 프린트 헤드들과 유사한 다중-니들 이송 헤드를 포함할 수 있으며, 따라서 이하 “도트 매트릭스 이송 헤드”로도 지칭될 수 있다. 도트 매트릭스 이송 헤드는 동시에 또는 순차적으로 개별적으로 작동될 수 있는 복수의 충격 와이어들(본 명세서에서 “니들들” 또는 “핀들”로도 지칭됨)을 포함할 수 있다. 복수의 충격 와이어들은 웨이퍼 테이프와 같은 제1 기판으로부터 제품 기판과 같은 제2 기판으로 복수의 반도체 디바이스 다이를 직접 이송하도록 구현될 수 있다. 도트 매트릭스 이송 헤드는 하우징을 추가로 포함할 수 있고, 하우징은 복수의 충격 와이어들의 작동을 제어하도록 구성된 작동 조립체를 포함할 수 있다. 도트 매트릭스 이송 헤드는 또한 벌림 요소(splaying element)를 포함할 수 있다. 벌림 요소는 서로로부터 특정된 거리에서 복수의 충격 와이어들을 벌리도록 구성될 수 있다. 일 실시예에서, 벌림 요소는 하우징의 일체형 부품으로서 포함될 수 있다. 그러나, 다른 실시예에서, 벌림 요소는 하우징에 제거가능하게 부착될 수 있다. 도트 매트릭스 이송 헤드는 또한 벌림 요소 및/또는 하우징의 측면에 부착될 수 있는 가이드(또한 가이드 헤드라고 지칭됨)를 포함할 수 있다. 가이드는 이송 프로세스 동안 복수의 충격 와이어들의 측방향 위치를 유지하도록 구성될 수 있다. 일 실시예에서, 가이드는 이송 동작 이전에 웨이퍼 테이프의 표면과 접촉할 수 있다. 그러나, 다른 실시예들에서, 가이드는 이송 동작 이전에 간헐적 직접 접촉 없이 또는 단지 일부 간헐적 직접 접촉을 가지면서 웨이퍼 테이프의 표면에 근접하게 배치될 수 있다.
일 실시예에서, 복수의 충격 와이어들은 다중-피치 도트 매트릭스 구성(본 명세서에서 “다중-피치”로 지칭됨)으로 구성될 수 있다. 본 명세서에서 사용되는 용어 “피치”는 객체들 또는 점들 사이의 간격을 지칭한다. 그러나, 복수의 충격 와이어들의 배열과 관련하여 사용될 때, 용어 “피치”는 충격 와이어들의 간격을 지칭하고, 따라서 어떻게 복수의 충격 와이어들이 이송될 하나 이상의 다른 컴포넌트들, 예컨대, 다이, 이송할 위치 등에 정렬될 수 있는지 또는 정렬되지 않을 수 있는지 지칭한다. 예를 들어, 일 실시예에서, 다중-피치 구성은 복수의 충격 와이어들을 서로로부터 일정한 거리에서 배열하여 복수의 충격 와이어들이 웨이퍼 테이프 상의 반도체 디바이스 다이의 특정 회로 트레이스 패턴들 또는 배열로 정렬되도록 이격되기 보다는 균등하게 이격되도록 할 수 있다. 용어 “다중-피치”는, 웨이퍼 테이프 상의 반도체 디바이스 다이 또는 제품 기판 상의 회로 트레이스들이 불균일하게 이격될 때(즉, 다이 또는 트레이스들 사이에 다수의 개별 피치들을 가짐) 복수의 충격 와이어들의 다중-피치 구성이 유용할 수 있기 때문에, 사용된다. 즉, 서로 균일하게 이격된 복수의 충격 와이어들을 갖는 것은 복수의 충격 와이어들 중 적어도 하나의 충격 와이어가 반도체 디바이스 다이 또는 회로 트레이스 중 적어도 하나와 정렬될 수 있는 가능성을 증가시킬 수 있다. 다중-피치 구성은 다중-피치 구성에서 복수의 충격 와이어 배열에 가이드 헤드를 부착함으로써 달성될 수 있다.
추가적으로 및/또는 대안적으로, 일 실시예에서, 복수의 충격 와이어들은 매칭된-피치 구성으로 배열될 수 있다. 이러한 실시예에서, 복수의 충격 와이어들은 제품 기판 상의 회로 트레이스들의 사전결정된 피치, 회로 트레이스에 부착 없이 이송을 위한 이송 위치들 중 하나와 정렬되도록 배열되거나, 또는 다이가 이송될 웨이퍼 테이프 상에 배열되는 바와 같이 반도체 디바이스 다이의 위치들에 따라 배열될 수 있다. 특정 정렬은, 회로 트레이스들 또는 반도체 디바이스 다이 중 어느 것이 더 일정한 간격들로 이격되는지에 의해 결정될 수 있다. 예를 들어, 다이가 이송될 회로 트레이스들이 다이가 이송될 기판 상의 다이 위치들보다 더 균등하게 이격된 경우, 복수의 충격 와이어들은 매칭된-피치 구성으로 배열될 때 회로 트레이스 이송 위치들의 간격으로 정렬되도록 배열될 수 있다.
도 1은 패키징되지 않은 반도체 디바이스 다이를 웨이퍼 테이프(102)로부터 제품 기판(104)으로 직접 이송하거나, 또는 마찬가지로, 캐리어 기판, 즉, 하나 이상의 전기 컴포넌트들을 운반하는 기판으로부터 제품 기판으로 다른 전기 컴포넌트들을 이송하는 데 사용될 수 있는 장치(100)(또는 “직접 이송 장치”)의 실시예를 예시한다. 웨이퍼 테이프(104)는 또한 본 명세서에서 반도체 디바이스 다이 기판, 또는 단순히 다이 기판, 또는 때때로, 제1 기판으로 지칭될 수 있다. 장치(100)는 제품 기판 운반 메커니즘(106) 및 웨이퍼 테이프 운반 메커니즘(108)을 포함할 수 있다. 제품 기판 운반 메커니즘(106)은 제품 기판 프레임(110)을 포함할 수 있고, 웨이퍼 테이프 운반 메커니즘은 웨이퍼 테이프 프레임(112)을 포함할 수 있다. 일 실시예에서, 제품 기판 프레임(110)은 제품 기판을 도시된 바와 같이 직접, 또는 간접적으로 고정할 수 있는데, 예를 들어, 제2 기판은 기판 지지부의 상부 상에 안착된다(도시되지 않았지만, 104는 기판 지지부를 표현하고, 제2 기판은 기판 지지부의 표면 상에 고정되는데, 이 때 회로 트레이스들이 제2 기판 상에 있거나 또는 없을 것이며, 이는 이제는 미국 특허 제10,062,588호로 등록된 미국 출원 제15/409,409호에서와 같다). 장치(100)는 도시된 바와 같이 웨이퍼 테이프(102) 위에 수직으로 배치될 수 있는 도트 매트릭스 이송 헤드(본 명세서에서 114로 참조됨)와 같은 이송 메커니즘(114)을 추가로 포함할 수 있다. 일 실시예에서, 도트 매트릭스 이송 헤드(114)는 웨이퍼 기판(102)과 접촉 또는 거의 접촉하도록 위치될 수 있다. 또한, 이송 동작 이전에 각각의 메커니즘들의 이송 위치에 대한 미세 조정을 진행하기 위하여 하나 이상의 미세조정 메커니즘들이 제품 기판 운반 메커니즘, 웨이퍼 테이프 운반 메커니즘, 또는 이송 메커니즘 중 하나 이상과 함께 배치될 수 있다(미국 출원 제16/147,456호 참조).
도트 매트릭스 이송 헤드(114)는 가이드 헤드(116)를 추가로 포함할 수 있고, 이에 의해 복수의 충격 와이어들(118(1), 118(2),...118(n); 이들은 본 명세서에서 118로 총칭됨) 중 단일 충격 와이어(118(1))가 가이드 헤드의 다수의 구멍들(120) 중 단일 구멍 안으로 삽입되어 이송 동작 동안 복수의 충격 와이어들(118)의 각각의 위치를 유지한다. 예를 들어, 가이드 헤드(116)는 m x n 매트릭스 구성으로 복수의 충격 와이어들(118)을 구성할 수 있다. 이러한 예에서, 복수의 충격 와이어들(118)은 가이드 헤드(116)의 다수의 구멍들(120)에 삽입될 수 있고, 이에 의해 m x n 매트릭스 구성(예를 들어, 12x2 매트릭스 구성, 여기서 12개의 구멍 행(row)들 및 2개의 구멍 열(column)들이 있음)으로 작동하도록 복수의 충격 와이어들(118)을 가이드할 수 있다. 추가적으로, 가이드 헤드(116)는 동일한(예를 들어, 손상에 의해 야기된 교체의 경우) 또는 상이한 구성의 다수의 구멍들을 갖는 다른 가이드 헤드에 의해 용이하게 대체되도록 구성될 수 있다. 예를 들어, 제1 가이드 헤드는 제1 회로 설계에 사용하기 위해 12 x 2 매트릭스 구성을 갖는 도트 매트릭스 이송 헤드(114)에 부착될 수 있다. 제1 회로 설계와 별개인 제2 회로 설계에서 이송을 수행하기 위해 전환할 때, 8 x 3 매트릭스 또는 다른 구성을 갖는 제2 가이드 헤드가 도트 매트릭스 이송 헤드(100)에 부착되어, 제1 가이드 헤드를 대체할 수 있다. 일 실시예에서, 가이드 헤드(106)는 베이스 측면 및 베이스 측면에 대향하는 부착 측면을 포함하며, 가이드 헤드(116)는 부착 측면을 통해 도트 매트릭스 이송 헤드(114)에 잠재적으로 제거가능하게 부착된다.
복수의 충격 와이어들(118)은 액추에이터(들)(122)에 연결될 수 있다. 액추에이터(122)는 사전결정된 및/또는 계산 및 프로그래밍된 시간에 웨이퍼 테이프(102)를 향해 복수의 충격 와이어들(118)을 구동하기 위해 복수의 충격 와이어들(118)에 연결된 모터(도시되지 않음)를 포함할 수 있다. 그러한 실시예에서, 액추에이터(122) 및/또는 장치(100)는 액추에이터(122) 및/또는 본 명세서에 설명된 다른 특징부들을 활성화/제어하도록 구성되는 제어기(도시되지 않음)에 통신가능하게 결합될 수 있다. 일 실시예에서, 복수의 충격 와이어들(118)은 웨이퍼 테이프(102)로부터 제품 기판(104)으로 패키징되지 않은 반도체 디바이스 다이(124)를 직접 이송하여, 반도체 디바이스 다이(124) 중 적어도 하나가 적어도 하나의 회로 트레이스(126)에 접촉 및 접합되도록 하는 데 사용될 수 있다. 유사하게, 이송이 회로 트레이스를 수반하지 않는 (예컨대, 다이 적층, 웨이퍼 테이프 대 웨이퍼 테이프 이송 등) 실시예에서, 이송 프로세스는 다이(124)가 제2 기판과 접촉 및 부착되고 제1 기판으로부터 탈착되면 성공으로 간주될 수 있다.
도트 매트릭스 이송 헤드(114)가 복수의 충격 와이어들(118)을 포함하기 때문에, 도트 매트릭스 이송 헤드(114)는 다수의 반도체 디바이스 다이(124)를 동시에 이송하도록 구성 및 제어될 수 있다. 추가적으로 및/또는 대안적으로, 도트 매트릭스 이송 헤드(114)는 복수의 반도체 디바이스 다이(124)를 순차적으로 이송하도록 복수의 충격 와이어들(118)을 구현할 수 있다. 도 1에서 3개의 충격 와이어들(118)을 묘사하고 있지만, 일 실시예에서, 도트 매트릭스 이송 헤드(114)는 2개 이상의 충격 와이어들(118)을 포함할 수 있다. 예를 들어, 복수의 충격 와이어들(118)은 2, 3, 6, 12, 24 등의 수량으로 그리고 예시적인 수량들 사이의 어디든 또는 그보다 더 많은 충격 와이어들을 포함할 수 있다.
수량에 관계없이, 복수의 충격 와이어들의 개개의 충격 와이어들은 독립적으로-작동가능하여, 복수의 충격 와이어들(118)의 개개의 충격 와이어가 단독으로 그리고/또는 하나 이상의 그룹들로 작동될 수 있게 할 수 있다. 즉, 예를 들어, 도트 매트릭스 이송 헤드(114)는 한 번에 단일의 충격 와이어(118(1))를, 한 번에 2개 이상의 충격 와이어들(예를 들어, 118(1) 및 118(n))을, 그리고/또는 복수의 충격 와이어들(118) 모두를 작동시킬 수 있다. 이러한 실시예에서, 복수의 충격 와이어들(118)의 헤드 또는 클러스터의 구현은, 이송 메커니즘으로 하여금 단일 충격 와이어를 구현하는 메커니즘보다 더 효율적일 수 있는 방식으로 다이를 이송할 수 있게 한다. 예를 들어, 도트 매트릭스 이송 헤드(114)가 제품 기판 위로 이동할 때, 복수의 충격 와이어들(118)을 구현하는 이송 메커니즘은 한 번에 하나 초과의 다이를 이송할 수 있다. 복수의 충격 와이어들(118) 또는 복수의 니들들(118)의 클러스터를 포함하는 헤드를 통해 다수의 다이를 이송하는 것은 총 이송 시간을 상당히 감소시킬 뿐만 아니라, 그렇지 않았다면 이송 메커니즘이 이동해야 할 이동 거리를 감소시킬 수 있다.
도 2는 반도체 디바이스 다이(204) 및 회로 트레이스들(206)과 함께 다중-피치 구성으로 배열된 복수의 충격 와이어들(202)을 갖는 직접 이송 장치(100)의 실시예의 평면 개략도를 예시한다. 도 2에 도시된 바와 같이, 다중-피치 구성에서 같은 열에 있는 복수의 충격 와이어들(202)의 각각은 서로에 대해 균등하게 위치될 수 있다. 그러나, 대안적인 실시예에서, 복수의 충격 와이어들(202)은 상대적으로 불균등한 간격으로 위치될 수 있다. 다중-피치 구성에서, 복수의 충격 와이어들(202)은 서로 근접하게 이격될 수 있다. 이러한 실시예에서, 복수의 충격 와이어들(202)은 서로 바로 인접하게 이격될 수 있다. 예를 들어, 복수의 충격 와이어들(202)은 단지 서로 충돌을 방지할 정도로만 이격될 수 있다. 이러한 다중-피치 구성은, 이송 동작 동안 충격 와이어들의 사이클이 개개의 충격 와이어들을 적어도 하나의 다른 충격 와이어에 바로 인접하게 위치시키도록, 각각의 충격 와이어가 도트 매트릭스 이송 헤드 내에 배치되도록 복수의 충격 와이어들(202)을 배열한다. 앞서 언급된 바와 같이, 다중-피치 구성은 복수의 상이한 피치들(또는 “간격”)로 배치된 반도체 디바이스 다이 및/또는 회로 트레이스들을 수용하는 능력을 갖는다. 본질적으로 하나의 행 내에서 연속적으로 다른 것 바로 다음에 배치된 하나의 충격 와이어가 있기 때문에, 예를 들어, 다중-피치 구성은 반도체 디바이스 다이 또는 회로 트레이스들이 그들 각자의 프레임들에 유지될 때 균일한 간격보다 작은 간격을 갖는 이송 프로세스에서 사용될 때 구현될 수 있다. 앞서 논의된 바와 같이, 다중-피치 구성은 복수의 충격 와이어들(202)을 도 2에 도시된 구성으로 강제하는 다수의 구멍들을 갖는 가이드 헤드를 부착함으로써 달성될 수 있다.
추가적으로 및/또는 대안적으로, 일 실시예에서, 복수의 충격 와이어들(202)은 복수의 충격 와이어들(202)이 다중-피치 구성으로 배열되도록 이송 메커니즘에 부착될 수 있다. 주의할 점은 개개의 충격 와이어들 사이의 간격도 이송되는 다이의 크기에 따라 달라질 수 있다는 것이다. 즉, 상대적으로 큰 크기의 다이(예컨대, 약 400 마이크로미터 이상의 베이스 치수를 가짐)의 경우, 다이의 더 큰 풋프린트를 수용하기 위하여 충격 와이어들 사이의 간격이 더 클 수 있다. 그러나, 이송될 다이가 더 작은 크기(예컨대, 약 400 마이크로미터 미만의 베이스 치수를 가짐)를 갖는 다중-피치 구성의 실시예에서, 간격은 더 작을 수 있다. 예를 들어, 복수의 충격 와이어들(202)은 0.1 mm 내지 2 mm, 0.25 mm 내지 1 mm, 0.35 mm 내지 0.75 mm, 0.4 mm 내지 0.6 mm 등으로 이격될 수 있다,
일 실시예에서, 위치 A에 도시된 바와 같이, 다이(204)는 충격 와이어(202), 다이(204), 및 회로 트레이스(206)가 모두 정렬되는 위치에 이송될 수 있다. 정렬 시, 충격 와이어(202)는 다이(204)를 향해 구동되어 충격 와이어(202)가 다이(204)를 눌러 그것이 회로 트레이스(206)와 접촉하고 그곳에 접합하도록 할 수 있다. 추가적으로 및/또는 대안적으로, 일 실시예에서, 3개의 컴포넌트들(충격 와이어, 다이, 및 회로 트레이스/이송 위치)은 이송이 수행되기 위해 완벽하게 정렬될 필요는 없다. 예를 들어, 일 실시예에서, 다이(204)는 컴포넌트들이 임계 허용오차 내에서 정렬되는 경우에 이송될 수 있다. 위치들 B 및 C는 3개의 컴포넌트들이 중심축을 통해 정렬되지 않지만 여전히 반도체 디바이스 다이(204)를 이송할 수 있는 가능한 위치들을 묘사하다. 이러한 허용오차는 생성된 제품의 품질의 제약들에 기초하여 사전결정될 수 있다.
도 3은 반도체 디바이스 다이(304) 및 회로 트레이스들(306)과 함께 매칭된-피치 구성으로 배열된 복수의 충격 와이어들(302)을 갖는 직접 이송 장치(100)의 실시예의 평면 개략도를 예시한다. 도 3에 도시된 바와 같이, 매칭된-피치 구성에서, 복수의 충격 와이어들(302) 각각은 하나의 다른 유형의 컴포넌트와 정렬되도록 배열된다. 도 3에 도시된 특정 실시예에서, 복수의 충격 와이어들(302)은 매칭된-피치 구성에서 회로 트레이스들(306)과 정렬되도록 배열된다. 추가적으로 및/또는 대안적으로, 일 실시예에서, 복수의 충격 와이어들(302)은 반도체 디바이스 다이(304)와 정렬되도록 배열될 수 있다. 일 실시예에서, 복수의 충격 와이어들(302)은 더 일관되게 이격되는 컴포넌트 어느 것에나 정렬될 수 있다. 예를 들어, 회로 트레이스들(306)이 회로 트레이스들(306) 각각 사이에 더 신뢰할 수 있도록 정확하게 고정된 간격을 갖는 경우, 복수의 충격 와이어들(302)은 매칭된-피치 구성에서 회로 트레이스들(306)과 정렬되도록 배열될 수 있다. 그러나, 반도체 디바이스 다이(304)가 더 일정한 간격을 갖는 경우, 복수의 충격 와이어들(302)은 매칭된-피치 구성에서 반도체 디바이스 다이(304)와 정렬되도록 배열될 수 있다. 매칭된-피치 구성은 컴포넌트들 중 2개가 이송 동작들 사이에서 상당히 정지된 상태로 유지될 수 있게 하는 한편, 세 번째 컴포넌트는 필요에 따라 조정될 수 있다. 예를 들어, 복수의 충격 와이어들(302)이 매칭된-피치 구성에서 회로 트레이스들(306)과 정렬되는 경우, 반도체 디바이스 다이(302)는 이송이 발생할 수 있도록 조정되어야 할 유일한 컴포넌트들일 수 있다. 따라서, 3개의 컴포넌트들을 정렬하기 위해 이송 메커니즘, 웨이퍼 테이프, 및 제품 기판을 이동시키기보다는, 3개의 컴포넌트들 모두가 충분히 정렬되는 것을 보장하기 위해 하나의 컴포넌트(예를 들어, 반도체 디바이스 다이가 배치된 웨이퍼 테이프)만이 이송들 사이에 조정될 필요가 있을 수 있다.
앞서 논의된 바와 같이, 매칭된-피치 구성은 복수의 충격 와이어들(302)을 도 3에 도시된 매칭된-피치 구성으로 강제하는 다수의 구멍들을 갖는 가이드 헤드를 부착함으로써 달성될 수 있다. 추가적으로 및/또는 대안적으로, 일 실시예에서, 가이드 헤드를 교체할 필요 없이 매칭된-피치 및 다중-피치 구성 사이에서 조정될 수 있는 가이드 헤드가 사용될 수 있다. 또한 추가로, 일 실시예에서, 복수의 충격 와이어들(302)은 복수의 충격 와이어들(302)이 매칭된-피치 구성으로 배열되도록 이송 메커니즘에 부착될 수 있다. 앞서 언급된 바와 같이, 매칭된-피치 구성은 복수의 충격 와이어들(302)을 이송 동작 동안 복수의 충격 와이어들(302)의 개개의 충격 와이어들의 위치들에 매칭된-피치 구성으로 배열한다.
일 실시예에서, 다중-피치 또는 매칭된 피치 구성은 제품 기판 상의 회로 트레이스들의 피치 및/또는 웨이퍼 테이프 상의 반도체 디바이스 다이의 피치에 적어도 부분적으로 기초하여 선택될 수 있다. 추가적으로 및/또는 대안적으로, 일 실시예에서, 복수의 충격 와이어들은 복수의 충격 와이어들의 제1 부분이 다중-피치 구성으로 배열되고 복수의 충격 와이어들의 제2 부분이 매칭된-피치 구성으로 배열되도록 그룹화될 수 있다. 일 실시예에서, 직접 이송 장치는 다중 또는 매칭된-피치 구성으로 복수의 충격 와이어들을 구성하기 위해 가이드 헤드들을 자동으로 전환할 수 있다. 추가적으로 및/또는 대안적으로, 인간 조작자는 원하는 구성으로 니들들을 배열하기 위해 도트 매트릭스 이송 헤드 상의 가이드 헤드를 변경할 수 있다.
전술된 프로세스는 도 4에 예시되어 있다. 설명의 편의를 위해, 프로세스(400)는 직접 이송 장치(100)에 의해 적어도 부분적으로 수행되는 것으로 설명된다. 그러나, 일 실시예에서, 프로세스(400)는 다른 장치 및/또는 외부 제어기, 컴퓨팅 리소스, 또는 인간 조작자에 의해 수행될 수 있다. 특히, 단계들 중 임의의 하나 및/또는 모두가 인간 조작자에 의해 수행될 수 있지만, 제품 컴포넌트들의 크기 및 원하는 작업 속도들과 함께 응용의 특성으로 인해, 단계들은 전자 디바이스의 프로세싱 능력들에 맡기는 것이 가장 좋다. 추가적으로 및/또는 대안적으로, 일 실시예에서, 단계들 중 임의의 하나 및/또는 모두는 완전히 자동화될 수 있고 직접 이송 장치(100)에 의해 수행될 수 있다.
단계(402)에서, 반도체 디바이스 다이 및/또는 회로 트레이스들과 같은 관심 컴포넌트의 피치가 결정된다. 즉, 반도체 디바이스 다이의 개개의 것들 사이 및/또는 이송 위치들, 예컨대 회로 트레이스 또는 기판을 따르는 위치들 사이의 간격 또는 거리(예컨대, 0 mm 이상)가 결정된다.
단계(404)에서, 반도체 디바이스 다이 및/또는 이송 위치들의 결정된 피치에 적어도 부분적으로 기초하여 복수의 충격 와이어들을 구성하는 방법에 대한 결정이 이루어진다. 이러한 실시예에서, 복수의 충격 와이어들을 매칭된-피치 구성 또는 다중-피치 구성으로 구성할지 여부가 결정될 수 있다. 이러한 결정은 적어도 부분적으로 다이를 제1 기판(예컨대, 반도체 디바이스 다이의 웨이퍼 테이프)에서 제2 기판(예컨대, 제품 기판)으로 이송 시 어떤 구성이 더 효율적일 수 있는지에 기초할 수 있다.
단계(406)에서, 복수의 충격 와이어들은 매칭된-피치 구성 또는 다중-피치 구성 중 어느 하나로 구성된다. 대안적인 실시예에서, 충격 와이어들은 완전히 상이한 구성(예를 들어, 원형 패턴, 혼합 패턴 등)으로 구성될 수 있다. 따라서, 복수의 충격 와이어들은, 복수의 충격 와이어들을 특정 구성으로 배열하는 가이드 헤드를 부착하는 것을 통해 특정 구성으로 배열될 수 있다.
도 5는 일 실시예에 따른, 다중-피치 구성으로 배열된 복수의 충격 와이어들(502)의 평면 개략도 및 직접 이송 장치(100)가 반도체 디바이스 다이(504)를 이송하기 위해 수행할 수 있는 예시적인 이동들을 예시한다. 도 5는, 단일 충격 와이어 이송 메커니즘 또는 고정된 충격 와이어들을 갖는 다중 충격 와이어 메커니즘을 사용하는 것에 비해, 다중-피치 도트 매트릭스 이송 헤드를 사용하는 것의 가능한 이점을 예시한다. 예를 들어, 도 5는, 다중-피치 구성으로 배열된 복수의 충격 와이어들(502)이 반도체 디바이스 다이(504) 및 회로 트레이스들(506)이 불균일하게 이격될 수 있는 시나리오에 어떻게 도움이 되는지를 묘사한다. 하나의 충격 와이어가 다른 충격 와이어 바로 다음에 이어지도록 이격된 복수의 충격 와이어들(502)을 갖는 것은, 충격 와이어가 적어도 하나의 다른 컴포넌트와 정렬될 수 있고 일부 경우들에서 이송 동작이 발생할 수 있도록 다른 컴포넌트들 둘 모두와 정렬될 수 있는 가능성을 증가시킨다. 예를 들어, 위치들 A 및 B는, 컴포넌트들 중 어떠한 것도 아무 조정도 없이 이송 동작들이 일어날 수 있는 위치들을 나타낸다. 일 실시예에서, 이송 메커니즘은 다수의 반도체 디바이스 다이(504)를 동시에 이송할 수 있다. 위치 C는 이송 헤드 및/또는 다른 컴포넌트의 조정이 필요할 수 있는 위치를 나타낼 수 있다. 이 예에서, 이송 메커니즘은 위치 C에서 이송 동작을 수행할 수 있도록 도트 매트릭스 이송 헤드 및 웨이퍼 테이프에 약간의 조정을 가할 필요가 있을 수 있다. 일 실시예에서, 이송 메커니즘은 다른 이송들이 발생하게 하기 위해 큰 조정들을 수행하기 전에 작은 조정들만을 요구하는 이송들을 우선시할 수 있다. 예를 들어, 일 실시예에서, 이송 메커니즘은, 다음 행으로의 더 큰 조정들(또는 “점프”)을 수행하고 컴포넌트들을 조정하여 위치 D에서 이송을 완료하기 전에, 위치들 A, B, 및 C에서 반도체 디바이스 다이(504)를 이송할 수 있다. 이 프로세스는 도 7에 관하여 아래 본 명세서에 추가로 기재되어 있다.
도 6은 일 실시예에 따른, 매칭된-피치 구성으로 배열된 복수의 충격 와이어들(602)의 평면 개략도 및 직접 이송 장치(100)가 반도체 디바이스 다이(604)를 이송하기 위해 수행할 수 있는 예시적인 이동들을 예시한다. 도 6은, 매칭된-피치 구성으로 배열된 복수의 충격 와이어들(602)이 반도체 디바이스 다이(604) 또는 회로 트레이스들(606)이 실질적으로 균일하게 이격될 수 있는 시나리오에 어떻게 도움이 될 수 있는지를 묘사한다. 도 6에 묘사된 특정 예에서, 회로 트레이스들(606)은 비교적 균일하게 이격된 것으로 도시되고 복수의 충격 와이어들(602)은 그에 정렬되도록 배열된다. 그러나, 일 실시예에서, 복수의 충격 와이어들(602)은 반도체 디바이스 다이(604)와 정렬되도록 배열될 수 있다. 도 6에 도시된 바와 같이, 회로 트레이스들(606)과 정렬된 복수의 충격 와이어들(602)을 갖는 것은 반도체 디바이스 다이(604)의 이송들을 완료하기 위해 이루어져야 하는 조정들의 양을 감소시킬 수 있다. 예를 들어, 도 6의 위치들 A 및 C는 조정 없이 즉시 이송이 완료될 수 있는 위치들을 묘사한다. 위치 B는 반도체 디바이스 다이(604) 중 하나의 약간의 조정이 반도체 디바이스 다이(604)의 이송을 완료하는 데 요구되는 유일한 조정일 수 있는 위치를 묘사한다. 앞서 언급된 바와 같이, 이송 메커니즘은 다른 이송들이 발생하게 하기 위해 큰 조정들을 수행하기 전에 작은 조정들만을 요구하는 이송들을 우선시할 수 있다. 일 실시예에서, 이송 메커니즘은 느린 이동 축 상에서 작은 조정들을 수행하는 반면, 위치 D에 이송이 이루어지기 전에 위치 D로 “점프”하는 것과 같이 빠른 이동 축 상에서는 큰 조정들을 수행할 수 있다.
도 7은 본 출원의 실시예에 따른, 반도체 디바이스 다이를 이송하기 위한 직접 이송 장치(100)에 의해 이루어진 조정들을 결정하기 위한 방법(700)을 예시한다. 설명의 편의를 위해, 프로세스(700)는 직접 이송 장치(100)에 의해 적어도 부분적으로 수행되는 것으로 설명된다. 그러나, 일 실시예에서, 프로세스(700)는 다른 장치 및/또는 외부 제어기 또는 컴퓨팅 리소스에 의해 수행될 수 있다. 특히, 단계들 중 임의의 하나 및/또는 모두가 인간 조작자에 의해 수행될 수 있지만, 제품 컴포넌트들의 크기 및 원하는 작업 속도들과 함께 응용의 특성으로 인해, 단계들은 전자 디바이스의 프로세싱 능력들에 맡기는 것이 가장 좋다. 추가적으로 및/또는 대안적으로, 일 실시예에서, 단계들 중 임의의 하나 및/또는 모두는 완전히 자동화될 수 있고 직접 이송 장치(100)에 의해 수행될 수 있다.
방법(700)(뿐만 아니라 본 명세서에 설명된 각각의 프로세스)은 논리 흐름 그래프로서 예시되며, 그의 각각의 동작은 하드웨어, 소프트웨어, 또는 이들의 조합에 의해 구현될 수 있는 동작들의 시퀀스를 나타낸다. 소프트웨어의 맥락에서, 동작들은, 하나 이상의 프로세서들에 의해 실행될 때, 인용된 동작들을 수행하는 하나 이상의 컴퓨터 판독가능 매체에 저장된 컴퓨터 실행가능 명령어를 나타낸다. 일반적으로, 컴퓨터 실행가능 명령어들은, 특정 기능들을 수행하거나 특정한 추상적 데이터 유형들을 구현하는 루틴들, 프로그램들, 객체들, 컴포넌트들, 데이터 구조들 등을 포함한다.
컴퓨터 판독가능 매체는 비일시적 컴퓨터 판독가능 저장 매체를 포함할 수 있으며, 이는 하드 드라이브, 플로피 디스켓, 광학 디스크, CD-ROM, DVD, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), EPROM, EEPROM, 플래시 메모리, 자기 또는 광학 카드, 솔리드 스테이트 메모리 디바이스, 또는 전자 명령어들을 저장하는 데 적합한 다른 유형들의 저장 매체를 포함할 수 있다. 또한, 일부 실시예들에서, 컴퓨터 판독가능 매체는 일시적 컴퓨터 판독가능 신호(압축 또는 비압축 형태)를 포함할 수 있다. 컴퓨터 판독가능 신호들의 예들 - 반송파를 사용하여 변조되었든 아니든 - 은 인터넷 또는 다른 네트워크들을 통해 다운로딩된 신호들을 포함하는, 컴퓨터 프로그램을 호스팅하거나 실행하는 컴퓨터 시스템이 액세스하도록 구성될 수 있는 신호들을 포함하지만, 이에 제한되지 않는다. 마지막으로, 달리 언급되지 않는 한, 동작들이 설명되는 순서는 제한으로서 해석되게 하려는 의도는 아니며, 임의의 수의 설명된 동작들은 프로세스를 구현하도록 병렬로 그리고/또는 임의의 순서로 조합될 수 있다.
702에서, 장치는 하나 이상의 컴포넌트들의 위치를 결정할 수 있다. 일 실시예에서, 장치는 컴포넌트들 각각의 위치를 결정할 수 있다. 이전에 사용된 바와 같이, 컴포넌트들이라는 용어는 이송 헤드(예를 들어, 도트 매트릭스 이송 헤드), 웨이퍼 테이프 및 그 위에 배치된 개개의 반도체 디바이스 다이, 및 제품 기판 및 그 위의 개개의 회로 트레이스들 또는 원하는 이송 위치들을 포함하지만, 이들로 제한되지 않을 수 있다. 따라서, 단계(702)에서, 장치는 이들 컴포넌트 각각의 위치를 결정할 수 있다. 보다 구체적으로, 단계(702)에서, 장치는 도 2 내지 도 5에 의해 예시된 바와 같이, 바로 위에 이송 헤드가 있는 위치에 초점을 맞출 수 있다. 장치는 복수의 충격 와이어들의 각각의 위치를 결정할 수 있고, 다수의 이송 위치들 및 반도체 디바이스 다이가 상대적으로 배향되는 곳을 결정할 수 있다. 단계(702)는, 이송 장치가 이송 위치들 및 반도체 디바이스 다이 각각의 위치를 찾고 매핑하도록 임의의 이송들이 완료되기 전에 달성될 수 있다. 이러한 실시예에서, 장치는 이송 위치들 및 반도체 디바이스 다이 각각의 위치를 알고 있으며, 다른 컴포넌트들의 알려진 위치에 대한 이송 헤드의 위치를 결정하기만 하면 된다. 그러나, 다른 실시예에서, 장치는 실시간으로 컴포넌트들의 위치들을 결정할 수 있다. 즉, 이송 헤드가 기판들 위를 따라 이동함에 따라, 하나 이상의 센서들이 “미리보기(look ahead)”할 수 있고 이송 프로세스가 완료되고 있음에 따라 컴포넌트들의 위치들을 결정할 수 있다.
단계(704)에서, 장치는 어떠한 조정도 없이 이송이 가능한 임의의 위치들이 있는지 여부를 결정할 수 있다. 즉, 일단 이송 헤드가 특정 위치로 이동했으면, 그것은, 충격 와이어, 반도체 디바이스 다이, 및 이송 위치(예컨대 회로 트레이스 - 본 명세서에서 예시적인 이송 위치로서 사용됨)가 반도체 디바이스 다이의 이송을 완료하기에 충분히 정렬되어 있는 임의의 위치들이 있는지 여부를 결정할 수 있다. 앞서 언급된 바와 같이, 충격 와이어, 반도체 디바이스 다이, 및 이송 위치는 중심축을 중심으로 완벽하게 정렬될 필요는 없다. 그러나, 일 실시예에서, 장치는, 이들이 특정 허용오차 임계치 내에서 정렬되어 있는지 여부를 결정할 수 있다. 이러한 임계 허용오차는 생성된 제품의 품질의 제약들에 기초하여 사전결정될 수 있다. 장치가 3개의 컴포넌트들이 임계치 내에서 충분히 정렬되어 있다고 결정하는 경우, 프로세스는 단계(706)로 계속될 것이다.
단계(706)에서, 장치는 반도체 디바이스 다이 및 이송 위치와 충분히 정렬된 충격 와이어들 중 적어도 하나 및/또는 모두를 작동시킬 수 있다. 예를 들어, 장치가 제1, 제3, 및 제4 충격 와이어들이 다른 컴포넌트들과 충분히 정렬되어 있다고 결정하는 경우, 이송 헤드는 제1, 제3, 및 제4 충격 와이어들을 동시에 또는 순차적으로 작동시킬 수 있다.
일단 장치가 조정 없이 이송될 수 있는 모든 가능한 반도체 디바이스 다이를 이송했으면, 장치는 단계(708)에서 현재 위치로부터 이동의 미세 조정을 통해 이송될 수 있는 더 많은 반도체 디바이스 다이가 있는지 여부를 결정할 수 있다. 상대적인 미세 조정에 의해 이송될 수 있는 반도체 디바이스 다이가 더 이상 없는 경우, 이송 헤드는 다음 위치로 이동할 수 있거나 또는 진행할 이송이 더 이상 없는 경우, 프로세스는 단계(710)에서 종료될 것이다. 그러나, 이송될 필요가 있는 더 많은 반도체 디바이스 다이가 있는 경우, 프로세스는, 단계(710)로부터 단계(702)로의 선택적 화살표로 도시된 바와 같이, 단계(702)에서 다시 시작할 수 있다. 대안적으로, 장치가 컴포넌트들의 위치를 결정했고 가능한 반도체 디바이스 다이를 조정 없이 이미 이송했기 때문에, 장치는 단계들(702 및 704)을 건너 뛸 수 있으며, 약간의 조정 없이 이용가능한 가능한 이송 위치들이 더 이상 없을 수 있으므로 단계(704)에 응답하여 “아니오” 경로를 따를 수 있다. 이러한 실시예에서, 단계(708)로부터의 선택적인 “예” 경로는 도 7에 도시된 바와 같이, 단계(712)로 이어질 수 있다.
단계(704)로 돌아가서, 장치가 3개의 컴포넌트들이 임계치 내에서 충분히 정렬되는 어떠한 이송 가능성도 없다고 결정하는 경우, 프로세스는 단계(712)로 계속될 것이다. 단계(712)에서, 장치는 최소량의 조정을 필요로 하는, 반도체 디바이스를 이송하기 위한 위치를 결정할 수 있다. 따라서, 장치는 최소량의 시간에 (하나 이상의 컴포넌트들의) 필요한 최소량의 이동으로 완료될 수 있는 다음 이송을 결정할 것이다. 그러나, 일 실시예에서, 단계(712)에서, 장치는 주어진 위치(즉, 웨이퍼 테이프의 섹션)에서 이송들의 나머지를 완료하는 데 필요한 조정들을 최적화할 이동들의 시퀀스를 결정할 수 있다.
단계(714)에서, 장치는 3개의 컴포넌트들이 이송을 완료하기에 충분히 정렬되도록 하나 이상의 컴포넌트들을 조정할 수 있다. 전술된 다중-피치 구성에서, 장치는 3개의 컴포넌트들 모두까지 조정할 수 있다. 장치는 3개의 컴포넌트들을 정렬하기 위해 임의의 하나의 컴포넌트가 이동해야 할 거리를 제한하기 위해 다중-피치 구성에서 동시에 3개의 컴포넌트들 모두를 조정할 수 있으며, 따라서 이송들 사이의 시간을 감소시킬 수 있다. 그러나, 장치는 도 4에 설명된 예와 유사하게, 하나 이상의 컴포넌트들은 정지된 상태로 두고 첫 번째 컴포넌트에 대해 하나 이상의 다른 컴포넌트들을 이동시킬 수 있다. 전술된 매칭된-피치 구성에서, 장치는 도 5에 설명된 예와 유사하게, 작은 조정들을 수행하는 동안에 하나의 다른 컴포넌트만을 조정하면서 컴포넌트들 중 2개를 정지된 상태로 둘 수 있다.
단계(716)에서, 일단 적어도 하나의 반도체 디바이스 다이를 이송하기 위한 조정(들)이 완료되었으면, 장치는 조정(들)을 수행한 후에 이송될 수 있는 다른 가능한 반도체 디바이스 다이가 있는지 여부를 결정할 수 있다.
단계(718)에서, 장치는 반도체 디바이스 다이 및 이송 위치와 충분히 정렬된 충격 와이어들 중 적어도 하나 및/또는 모두를 작동시킬 수 있다.
이어서, 프로세스는 단계(708)로 돌아가서 이송 헤드에 근접한 위치에서 이송될 반도체 디바이스 다이가 더 있는지 여부를 결정할 수 있다.
앞서 언급된 바와 같이, 일 실시예에서, 장치는 상이한 이동 축들 상에서 큰 및 작은 조정들을 우선시할 수 있다. 예를 들어, 단계(714)에서 이루어진 작은 조정들(또는 사전결정된 거리 임계치 미만인 조정 거리를 요구하는 조정들)은 장치의 느린 이동 축 상에서 이루어질 수 있고, 더 큰 조정들(또는 사전결정된 거리 임계치를 초과하는 조정 거리를 요구하는 조정들(예를 들어, 행들을 전환하거나 단계(710)의 다음 위치로 이송 헤드를 이동하는 것))은 빠른 이동 축 상에서 이루어질 수 있다. 이것은 장치의 능력을 최적화하고 이송들 사이의 시간을 감소시킬 것이다. 그러나, 일 실시예에서, 프로세스는 반대로 완료될 수 있으며, 이때 빠른 이동 축 상에서 작은 이동들이 이루어지고 느린 이동 축 상에서 큰 이동들이 이루어진다. 이는, 수행될 작은 조정들이 많아서 작은 조정들을 수행하는 데 필요한 총 시간이 하나의 큰 조정을 수행하는 시간보다 더 길게 될 때, 유익할 수 있다. 이 응용의 특정 예에서 “작은” 및 “큰” 이동은 마이크로미터 단위로 이루어질 수 있고 “빠른” 및 “느린” 이동은 밀리초 단위로 이루어질 수 있다는 점에 유의해야 한다. 예를 들어, 작은 조정은 약 0.45 mm +/- 50 마이크로미터 이하일 수 있고 큰 조정은 약 2 mm일 수 있다. 또한, “빠른” 이동은 0.1 내지 10 밀리초일 수 있는 반면, 느린 이동은 10 내지 30 밀리초일 수 있다. 주어진 수량은 단지 예시일 뿐이며 설명된 특징들 또는 동작들을 반드시 제한하는 것은 아니다.
예시적인 조항들
A: 방법으로서, 이송 헤드 내에 배치된 하나 이상의 충격 와이어들, 제1 기판 상의 하나 이상의 반도체 디바이스 다이, 및 제2 기판 상의 하나 이상의 이송 위치들의 위치를 결정하는 단계; 제2 기판 상에, 적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 및 적어도 하나의 이송 위치가 임계 허용오차 내에서 정렬되는 적어도 2곳의 위치가 있는지 결정하는 단계; 및 적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 및 적어도 하나의 이송 위치가 임계 허용오차 내에 정렬되는 적어도 2곳의 위치가 있다고 결정하는 단계에 적어도 부분적으로 기초하여, 적어도 2개의 충격 와이어에 의해, 적어도 2개의 반도체 디바이스 다이를 웨이퍼 테이프로부터 제품 기판 상의 적어도 2개의 이송 위치들로 이송하는 단계를 포함하는, 방법.
B: 단락 A에 있어서, 이송 헤드는 도트 매트릭스 이송 헤드인, 방법.
C: 단락 A 또는 단락 B에 있어서, 제1 기판은 웨이퍼 테이프인, 방법.
D: 단락 A 내지 단락 C 중 어느 한 단락에 있어서, 제2 기판은 상부에 하나 이상의 회로 트레이스들을 갖는 회로 기판이고, 하나 이상의 이송 위치들의 위치를 결정하는 단계는 회로 기판 상에 배치된 하나 이상의 회로 트레이스들을 따라 하나 이상의 이송 위치들의 위치를 결정하는 단계를 포함하는, 방법.
E: 단락 A 내지 단락 D 중 어느 한 단락에 있어서, 하나 이상의 충격 와이어들, 하나 이상의 반도체 디바이스 다이, 및 하나 이상의 이송 위치들의 위치를 결정하는 단계는 서로에 대한 하나 이상의 충격 와이어들, 하나 이상의 반도체 디바이스 다이, 및 하나 이상의 이송 위치들의 위치를 결정하는 단계를 포함하는, 방법.
F: 단락 A 내지 단락 E 중 어느 한 단락에 있어서, 방법은 적어도 2개의 충격 와이어, 적어도 2개의 반도체 디바이스 다이, 및 적어도 2개의 이송 위치들이 임계 허용오차 아래에서 정렬된다는 결정에 적어도 부분적으로 기초하여, 하나 이상의 충격 와이어들, 하나 이상의 반도체 디바이스 다이, 또는 하나 이상의 회로 트레이스들 중 적어도 하나의 위치를 조정하는 단계를 추가로 포함하는, 방법.
G: 단락 A 내지 단락 F 중 어느 한 단락에 있어서, 방법은 추가로: 조정하는 단계가 사전결정된 거리 임계치 초과 또는 미만의 조정 거리를 포함하는지 여부를 결정하는 단계; 조정 거리가 사전결정된 거리 임계치 미만이라고 결정하는 것에 적어도 부분적으로 기초하여 제1 이동축 상의 조정을 완료하는 단계; 상기 조정 거리가 사전결정된 거리 임계치 초과라고 결정하는 것에 적어도 부분적으로 기초하여 제2 이동축 상의 상기 조정을 완료하는 단계 - 상기 제1 이동축은 제1 이동률로 상기 조정을 완료하고, 상기 제2 이동축은 제2 이동률로 상기 조정을 완료하며, 상기 제2 이동률은 상기 제1 이동률보다 큼 -를 포함하는, 방법.
H: 단락 A 내지 단락 G 중 어느 한 단락에 있어서, 적어도 2개의 반도체 디바이스 다이를 제1 기판에서 적어도 2개의 이송 위치들로 이송하는 단계는 반도체 디바이스 다이를 내리눌러 적어도 2개의 반도체 디바이스 다이가 제1 기판으로부터 탈착되고 제2 기판 상의 상기 적어도 2개의 이송 위치들에 부착되도록 적어도 2개의 충격 와이어를 구동하는 단계를 포함하는, 방법.
I: 단락 A 내지 단락 H 중 어느 한 단락에 있어서, 적어도 2개의 반도체 디바이스 다이를 제1 기판에서 적어도 2개의 이송 위치들로 이송하는 단계는 임계 허용오차 내에서 각각의 반도체 디바이스 다이 및 이송 위치들에 정렬된 하나 이상의 충격 와이어들 모두를 구동하는 단계를 포함하는, 방법.
J: 제1 기판에서 제2 기판 상의 이송 위치들로 반도체 디바이스 다이의 직접 이송을 실행하기 위한 장치로서: 하나 이상의 프로세서들; 및 하나 이상의 프로세서들에 의해 실행 시, 하나 이상의 프로세서들로 하여금 동작들을 수행하게 하는 명령어들을 저장하는 하나 이상의 컴퓨터-판독가능 매체를 포함하고, 동작들은: 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 및 복수의 이송 위치들의 위치를 결정하는 단계; 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 및 복수의 이송 위치들의 각각의 둘 이상이 임계 허용오차 내에서 정렬되어 있는지 여부를 결정하는 단계; 둘 이상의 충격 와이어, 둘 이상의 반도체 디바이스 다이, 및 둘 이상의 이송 위치가 임계 허용오차 아래에서 정렬된다고 결정하는 단계에 적어도 부분적으로 기초하여 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 또는 복수의 이송 위치들 중 적어도 하나의 위치를 조정하는 단계; 및 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 또는 복수의 회로 트레이스들의 위치의 조정의 완료에 적어도 부분적으로 기초하여, 둘 이상의 반도체 디바이스 다이가 제1 기판으로부터 탈착되고 제2 기판 상의 상기 둘 이상의 이송 위치에 부착되도록 둘 이상의 충격 와이어가 둘 이상의 반도체 디바이스 다이를 이송하도록 둘 이상의 충격 와이어를 구동하는 단계를 포함하는, 장치.
K: 단락 J에 있어서, 동작들은 복수의 충격 와이어들을 복수의 이송 위치들의 다수의 각각의 이송 위치들에 정렬하는 단계를 추가로 포함하는, 장치.
L: 단락 J 또는 단락 K에 있어서, 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 또는 복수의 이송 위치들 중 적어도 하나의 위치를 조정하는 단계는 복수의 충격 와이어들 및 복수의 이송 위치들에 대하여 복수의 반도체 디바이스 다이를 조정하는 단계를 포함하는, 장치.
M: 단락 J 내지 단락 L 중 어느 한 단락에 있어서, 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 또는 복수의 회로 트레이스들 중 적어도 하나의 위치를 조정하는 단계는 둘 이상의 충격 와이어, 둘 이상의 반도체 디바이스 다이, 및 둘 이상의 이송 위치를 충분히 정렬하기 위한 최소량의 조정을 필요로 하는 위치를 결정하는 단계를 포함하는, 장치.
N: 단락 J 내지 단락 M 중 어느 한 단락에 있어서, 동작들은 조정들을 완료하는 데 요구되는 최단 거리 또는 최단 시간에 적어도 부분적으로 기초하여, 복수의 반도체 디바이스 다이를 제1 기판에서 제2 기판 상의 복수의 이송 위치들로의 이송들을 완료하는 데 필요한 조정들을 결정하는 단계를 추가로 포함하는, 장치.
O: 단락 J 내지 단락 N 중 어느 한 단락에 있어서, 둘 이상의 충격 와이어를 구동하는 단계는 임계 허용오차 내에서 각각의 반도체 디바이스 다이 및 이송 위치들에 정렬된 복수의 충격 와이어들의 각각의 충격 와이어를 구동하는 단계를 포함하는, 장치.
P: 단락 J 내지 단락 O 중 어느 한 단락에 있어서, 복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 또는 복수의 이송 위치들 중 적어도 하나의 위치를 조정하는 단계는: 조정이 사전결정된 거리 임계치 초과 또는 미만의 조정 거리를 포함하는지 여부를 결정하는 단계; 조정 거리가 사전결정된 거리 임계치 미만이라고 결정하는 것에 적어도 부분적으로 기초하여 제1 이동축 상의 조정을 완료하는 단계; 및 조정 거리가 사전결정된 거리 임계치 초과라고 결정하는 것에 적어도 부분적으로 기초하여 제2 이동축 상의 조정을 완료하는 단계 - 제1 이동축은 제1 이동률로 조정을 완료하고 제2 이동축은 제2 이동률로 조정을 완료하며, 제2 이동률은 제1 이동률보다 큼 -을 포함하는, 장치.
Q: 반도체 디바이스 다이를 제1 기판에서 제2 기판 상의 이송 위치들로 이송하기 위한 방법으로서: 이송 헤드 및 이송 헤드 상에 배치된 다수의 충격 와이어들, 다수의 반도체 디바이스 다이, 및 다수의 이송 위치들의 제1 위치를 결정하는 단계; 다수의 충격 와이어들 중 적어도 하나의 충격 와이어, 다수의 반도체 디바이스 다이 중 적어도 하나의 반도체 디바이스 다이, 및 다수의 이송 위치들 중 적어도 하나의 이송 위치가 임계 허용오차 내에서 정렬되어 있는지 여부를 결정하는 단계; 적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 및 적어도 하나의 이송 위치가 임계 허용오차 내에서 정렬되도록 적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 또는 적어도 하나의 이송 위치 중 하나 이상을 조정하는 단계; 적어도 하나의 충격 와이어를 통해, 적어도 하나의 반도체 디바이스 다이가 제1 기판으로부터 탈착되고 제2 기판 상의 적어도 하나의 이송 위치에 부착되도록 적어도 하나의 반도체 디바이스 다이를 이송하는 단계; 이송 헤드의 제1 위치에 이송될 추가적인 반도체 디바이스 다이가 있는지 여부를 결정하는 단계; 및 이송 헤드의 제1 위치에 이송될 추가적인 반도체 디바이스 다이가 없다고 결정하는 것에 적어도 부분적으로 기초하여 이송 헤드를 제2 위치로 운반하는 단계를 포함하는, 방법.
R: 단락 Q에 있어서, 적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 또는 적어도 하나의 이송 위치 중 하나 이상을 조정하는 단계는 제1 이동률을 갖는 제1 이동축 상에서 수행되는, 방법.
S: 단락 Q 또는 단락 R에 있어서, 이송 헤드를 제2 위치로 이송하는 단계는 제2 이동률을 갖는 제2 이동축 상에서 수행되며, 제2 이동률은 제1 이동률보다 큰, 방법.
T: 단락 Q 내지 단락 S 중 어느 한 단락에 있어서, 적어도 하나의 반도체 디바이스 다이를 이송하는 단계는 임계 허용오차 내에서 다수의 충격 와이어들의 각각의 것들 및 다수의 이송 위치들의 각각의 것들에 정렬되는 모든 반도체 디바이스 다이를 이송하는 단계를 포함하는, 방법.
결론
여러 실시예들이 구조적 특징들 및/또는 방법론적 동작들에 대해 특정적인 표현으로 설명되었지만, 청구항들이 반드시 설명된 특정 특징들 또는 동작들에 제한되지 않는다는 것이 이해될 것이다. 오히려, 특정 특징들 및 동작들은 청구된 주제를 구현하는 예시적인 형태들로서 개시된다. 또한, 본 명세서에서 “할 수 있다(may)”라는 용어의 사용은 특정 특징들이 하나 이상의 다양한 실시예들에서 사용될 가능성을 나타내기 위해 사용되지만, 모든 실시예들에서 반드시 그런 것은 아니다.

Claims (20)

  1. 방법으로서,
    이송 헤드 내에 배치된 하나 이상의 충격 와이어들(impact wires), 제1 기판 상의 하나 이상의 반도체 디바이스 다이, 및 제2 기판 상의 하나 이상의 이송 위치들의 위치를 결정하는 단계;
    상기 제2 기판 상에, 적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 및 적어도 하나의 이송 위치가 임계 허용오차 내에서 정렬되는 적어도 2곳의 위치가 있는지 결정하는 단계; 및
    적어도 하나의 충격 와이어, 적어도 하나의 반도체 디바이스 다이, 및 적어도 하나의 이송 위치가 상기 임계 허용오차 내에 정렬되는 적어도 2곳의 위치가 있다고 결정하는 단계에 적어도 부분적으로 기초하여, 적어도 2개의 충격 와이어에 의해, 적어도 2개의 반도체 디바이스 다이를 웨이퍼 테이프로부터 제품 기판 상의 적어도 2개의 이송 위치들로 이송하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 이송 헤드는 도트 매트릭스 이송 헤드인, 방법.
  3. 제1항에 있어서, 상기 제1 기판은 웨이퍼 테이프인, 방법.
  4. 제1항에 있어서, 상기 제2 기판은 상부에 하나 이상의 회로 트레이스들을 갖는 회로 기판이고,
    상기 하나 이상의 이송 위치들의 상기 위치를 결정하는 단계는 상기 회로 기판 상에 배치된 상기 하나 이상의 회로 트레이스들을 따라 상기 하나 이상의 이송 위치들의 상기 위치를 결정하는 단계를 포함하는, 방법.
  5. 제1항에 있어서, 상기 하나 이상의 충격 와이어들, 상기 하나 이상의 반도체 디바이스 다이, 및 상기 하나 이상의 이송 위치들의 상기 위치를 결정하는 단계는 서로에 대한 상기 하나 이상의 충격 와이어들, 상기 하나 이상의 반도체 디바이스 다이, 및 상기 하나 이상의 이송 위치들의 위치를 결정하는 단계를 포함하는, 방법.
  6. 제1항에 있어서, 상기 방법은 상기 적어도 2개의 충격 와이어, 상기 적어도 2개의 반도체 디바이스 다이, 및 상기 적어도 2개의 이송 위치들이 상기 임계 허용오차 아래에서 정렬된다는 결정에 적어도 부분적으로 기초하여, 상기 하나 이상의 충격 와이어들, 상기 하나 이상의 반도체 디바이스 다이, 또는 상기 하나 이상의 회로 트레이스들 중 적어도 하나의 상기 위치를 조정하는 단계를 추가로 포함하는, 방법.
  7. 제6항에 있어서, 상기 방법은,
    상기 조정하는 단계가 사전결정된 거리 임계치 초과 또는 미만의 조정 거리를 포함하는지 여부를 결정하는 단계;
    상기 조정 거리가 사전결정된 거리 임계치 미만이라는 결정에 적어도 부분적으로 기초하여 제1 이동축 상의 상기 조정을 완료하는 단계; 및
    상기 조정 거리가 사전결정된 거리 임계치 초과라는 결정에 적어도 부분적으로 기초하여 이동의 제2 축 상의 상기 조정을 완료하는 단계를 추가로 포함하고,
    상기 제1 이동축은 제1 이동률로 상기 조정을 완료하고, 상기 제2 이동축은 제2 이동률로 상기 조정을 완료하며, 상기 제2 이동률은 상기 제1 이동률보다 큰, 방법.
  8. 제1항에 있어서, 상기 적어도 2개의 반도체 디바이스 다이를 상기 제1 기판에서 상기 적어도 2개의 이송 위치들로 이송하는 단계는 상기 반도체 디바이스 다이를 내리눌러 상기 적어도 2개의 반도체 디바이스 다이가 상기 제1 기판으로부터 탈착되고 상기 제2 기판 상의 상기 적어도 2개의 이송 위치들에 부착되도록 상기 적어도 2개의 충격 와이어를 구동하는 단계를 포함하는, 방법.
  9. 제1항에 있어서, 상기 적어도 2개의 반도체 디바이스 다이를 상기 제1 기판에서 상기 적어도 2개의 이송 위치들로 이송하는 단계는 상기 임계 허용오차 내에서 각각의 반도체 디바이스 다이 및 이송 위치들에 정렬된 상기 하나 이상의 충격 와이어들 모두를 구동하는 단계를 포함하는, 방법.
  10. 제1 기판에서 제2 기판 상의 이송 위치들로 반도체 디바이스 다이의 직접 이송을 실행하기 위한 장치로서,
    하나 이상의 프로세서들; 및
    상기 하나 이상의 프로세서들에 의해 실행 시, 상기 하나 이상의 프로세서들로 하여금 동작들을 수행하게 하는 명령어들을 저장하는 하나 이상의 컴퓨터-판독가능 매체를 포함하고, 상기 동작들은:
    복수의 충격 와이어들, 복수의 반도체 디바이스 다이, 및 복수의 이송 위치들의 위치를 결정하는 단계;
    상기 복수의 충격 와이어들, 상기 복수의 반도체 디바이스 다이, 및 상기 복수의 이송 위치들의 각각의 둘 이상이 임계 허용오차 내에서 정렬되어 있는지 여부를 결정하는 단계;
    둘 이상의 충격 와이어, 둘 이상의 반도체 디바이스 다이, 및 둘 이상의 이송 위치가 상기 임계 허용오차 아래에서 정렬된다고 결정하는 단계에 적어도 부분적으로 기초하여 상기 복수의 충격 와이어들, 상기 복수의 반도체 디바이스 다이, 또는 상기 복수의 이송 위치들 중 적어도 하나의 상기 위치를 조정하는 단계; 및
    상기 복수의 충격 와이어들, 상기 복수의 반도체 디바이스 다이, 또는 상기 복수의 회로 트레이스들의 상기 위치의 조정의 완료에 적어도 부분적으로 기초하여, 상기 둘 이상의 반도체 디바이스 다이가 상기 제1 기판으로부터 탈착되고 상기 제2 기판 상의 상기 둘 이상의 이송 위치에 부착되도록 상기 둘 이상의 충격 와이어가 상기 둘 이상의 반도체 디바이스 다이를 이송하도록 상기 둘 이상의 충격 와이어를 구동하는 단계를 포함하는, 장치.
  11. 제10항에 있어서, 상기 동작들은 상기 복수의 충격 와이어들을 상기 복수의 이송 위치들의 다수의 각각의 이송 위치들에 정렬하는 단계를 추가로 포함하는, 장치.
  12. 제11항에 있어서, 상기 복수의 충격 와이어들, 상기 복수의 반도체 디바이스 다이, 또는 상기 복수의 이송 위치들 중 적어도 하나의 상기 위치를 조정하는 단계는 상기 복수의 충격 와이어들 및 상기 복수의 이송 위치들에 대하여 상기 복수의 반도체 디바이스 다이를 조정하는 단계를 포함하는, 장치.
  13. 제10항에 있어서, 상기 복수의 충격 와이어들, 상기 복수의 반도체 디바이스 다이, 또는 상기 복수의 회로 트레이스들 중 적어도 하나의 상기 위치를 조정하는 단계는 상기 둘 이상의 충격 와이어, 상기 둘 이상의 반도체 디바이스 다이, 및 상기 둘 이상의 이송 위치를 충분히 정렬하기 위한 최소량의 조정을 필요로 하는 위치를 결정하는 단계를 포함하는, 장치.
  14. 제10항에 있어서, 상기 동작들은 상기 조정들을 완료하는 데 요구되는 최단 거리 또는 최단 시간에 적어도 부분적으로 기초하여, 상기 복수의 반도체 디바이스 다이를 상기 제1 기판에서 상기 제2 기판 상의 상기 복수의 이송 위치들로의 이송들을 완료하는 데 필요한 조정들을 결정하는 단계를 추가로 포함하는, 장치.
  15. 제10항에 있어서, 상기 둘 이상의 충격 와이어를 구동하는 단계는 상기 임계 허용오차 내에서 각각의 반도체 디바이스 다이 및 이송 위치들에 정렬된 상기 복수의 충격 와이어들의 각각의 충격 와이어를 구동하는 단계를 포함하는, 장치.
  16. 제10항에 있어서, 상기 복수의 충격 와이어들, 상기 복수의 반도체 디바이스 다이, 또는 상기 복수의 이송 위치들 중 적어도 하나의 상기 위치를 조정하는 단계는:
    상기 조정이 사전결정된 거리 임계치 초과 또는 미만의 조정 거리를 포함하는지 여부를 결정하는 단계;
    상기 조정 거리가 사전결정된 거리 임계치 미만이라고 결정하는 것에 적어도 부분적으로 기초하여 제1 이동축 상의 상기 조정을 완료하는 단계; 및
    상기 조정 거리가 사전결정된 거리 임계치 초과라고 결정하는 것에 적어도 부분적으로 기초하여 제2 이동축 상의 상기 조정을 완료하는 단계 - 상기 제1 이동축은 제1 이동률로 상기 조정을 완료하고, 상기 제2 이동축은 제2 이동률로 상기 조정을 완료하며, 상기 제2 이동률은 상기 제1 이동률보다 큼 -를 포함하는, 장치.
  17. 반도체 디바이스 다이를 제1 기판에서 제2 기판 상의 이송 위치들로 이송하기 위한 방법으로서,
    이송 헤드 및 상기 이송 헤드 상에 배치된 다수의 충격 와이어들, 다수의 반도체 디바이스 다이, 및 다수의 이송 위치들의 제1 위치를 결정하는 단계;
    상기 다수의 충격 와이어들 중 적어도 하나의 충격 와이어, 상기 다수의 반도체 디바이스 다이 중 적어도 하나의 반도체 디바이스 다이, 및 상기 다수의 이송 위치들 중 적어도 하나의 이송 위치가 임계 허용오차 내에서 정렬되어 있는지 여부를 결정하는 단계;
    상기 적어도 하나의 충격 와이어, 상기 적어도 하나의 반도체 디바이스 다이, 및 상기 적어도 하나의 이송 위치가 상기 임계 허용오차 내에서 정렬되도록 상기 적어도 하나의 충격 와이어, 상기 적어도 하나의 반도체 디바이스 다이, 또는 상기 적어도 하나의 이송 위치 중 하나 이상을 조정하는 단계;
    상기 적어도 하나의 반도체 디바이스 다이가 상기 제1 기판으로부터 탈착되고 상기 제2 기판 상의 상기 적어도 하나의 이송 위치에 부착되도록, 상기 적어도 하나의 충격 와이어를 통해, 상기 적어도 하나의 반도체 디바이스 다이를 이송하는 단계;
    상기 이송 헤드의 상기 제1 위치에 이송될 추가적인 반도체 디바이스 다이가 있는지 여부를 결정하는 단계; 및
    상기 이송 헤드의 상기 제1 위치에 이송될 추가적인 반도체 디바이스 다이가 없다고 결정하는 단계에 적어도 부분적으로 기초하여, 상기 이송 헤드를 제2 위치로 이송하는 단계를 포함하는, 방법.
  18. 제17항에 있어서, 상기 적어도 하나의 충격 와이어, 상기 적어도 하나의 반도체 디바이스 다이, 또는 상기 적어도 하나의 이송 위치 중 하나 이상을 조정하는 단계는 제1 이동률을 갖는 제1 이동축 상에서 수행되는, 방법.
  19. 제18항에 있어서, 상기 이송 헤드를 상기 제2 위치로 이송하는 단계는 제2 이동률을 갖는 제2 이동축 상에서 수행되며, 상기 제2 이동률은 상기 제1 이동률보다 큰, 방법.
  20. 제17항에 있어서, 상기 적어도 하나의 반도체 디바이스 다이를 이송하는 단계는 상기 임계 허용오차 내에서 상기 다수의 충격 와이어들의 각각의 것들 및 상기 다수의 이송 위치들의 각각의 것들에 정렬되는 모든 반도체 디바이스 다이를 이송하는 단계를 포함하는, 방법.
KR1020217028200A 2019-03-06 2020-02-28 반도체 디바이스들의 이송을 위한 다축 이동 KR20210124363A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/294,756 US11217471B2 (en) 2019-03-06 2019-03-06 Multi-axis movement for transfer of semiconductor devices
US16/294,756 2019-03-06
PCT/US2020/020347 WO2020180666A1 (en) 2019-03-06 2020-02-28 Multi-axis movement for transfer of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20210124363A true KR20210124363A (ko) 2021-10-14

Family

ID=72334675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028200A KR20210124363A (ko) 2019-03-06 2020-02-28 반도체 디바이스들의 이송을 위한 다축 이동

Country Status (7)

Country Link
US (1) US11217471B2 (ko)
EP (1) EP3935668A4 (ko)
JP (1) JP7241905B2 (ko)
KR (1) KR20210124363A (ko)
CN (1) CN112292756B (ko)
TW (1) TWI744813B (ko)
WO (1) WO2020180666A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11001078B2 (en) 2018-09-28 2021-05-11 Rohinni, LLC Interchangeable guide head for transfer mechanism
US11232968B2 (en) 2018-09-28 2022-01-25 Rohinni, LLC Variable pitch multi-needle head for transfer of semiconductor devices
TWI798595B (zh) * 2020-10-22 2023-04-11 均華精密工業股份有限公司 晶粒固晶裝置
TWI768518B (zh) * 2020-10-22 2022-06-21 均華精密工業股份有限公司 晶粒分類裝置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2071144C1 (ru) 1991-12-03 1996-12-27 Анатолий Александрович Варламов Способ съема полупроводниковых кристаллов с эластичной пленки-носителя и устройство для съема полупроводниковых кристаллов с эластичной пленки-носителя
JPH0677317A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体装置の組立方法
JPH08266980A (ja) * 1995-04-03 1996-10-15 Shibuya Kogyo Co Ltd フラックス転写装置
JP2001135995A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 部品実装装置及び方法
US6551048B1 (en) 2000-07-12 2003-04-22 National Semiconductor Corporation Off-load system for semiconductor devices
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
JP2005535149A (ja) * 2002-08-02 2005-11-17 シンボル テクノロジーズ インコーポレイテッド 無線周波識別タグの大量アセンブリの方法および装置
US7560303B2 (en) * 2006-11-07 2009-07-14 Avery Dennison Corporation Method and apparatus for linear die transfer
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
RU2582160C2 (ru) 2011-04-11 2016-04-20 Ндсю Рисёрч Фаундейшн Избирательный лазерно-стимулированный перенос дискретных компонентов
DE102011104225B4 (de) 2011-06-15 2017-08-24 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Positionieren eines elektronischen Bauteils und / oder eines Trägers relativ zu einer Ausstoßeinrichtung
RU2498449C1 (ru) 2012-05-12 2013-11-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана" (МГТУ им. Н.Э. Баумана) Контактирующее устройство
US9659837B2 (en) 2015-01-30 2017-05-23 Semiconductor Components Industries, Llc Direct bonded copper semiconductor packages and related methods
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
CN109564172B (zh) 2016-07-05 2021-08-31 佳能机械株式会社 缺陷检测装置、缺陷检测方法、裸片接合机、半导体制造方法、以及半导体装置制造方法
US10297478B2 (en) 2016-11-23 2019-05-21 Rohinni, LLC Method and apparatus for embedding semiconductor devices
WO2018154941A1 (ja) 2017-02-22 2018-08-30 新東工業株式会社 テストシステム
TWI684235B (zh) * 2017-07-12 2020-02-01 日商新川股份有限公司 相對於第二物體來定位第一物體的裝置和方法
TWM557658U (zh) 2017-12-01 2018-04-01 浮雕精密有限公司 戳針機
US10573543B2 (en) * 2018-04-30 2020-02-25 Cree, Inc. Apparatus and methods for mass transfer of electronic die
US11232968B2 (en) 2018-09-28 2022-01-25 Rohinni, LLC Variable pitch multi-needle head for transfer of semiconductor devices

Also Published As

Publication number Publication date
JP7241905B2 (ja) 2023-03-17
US20200286770A1 (en) 2020-09-10
EP3935668A1 (en) 2022-01-12
TWI744813B (zh) 2021-11-01
CN112292756A (zh) 2021-01-29
EP3935668A4 (en) 2022-11-16
CN112292756B (zh) 2022-03-15
TW202038368A (zh) 2020-10-16
WO2020180666A1 (en) 2020-09-10
JP2022525005A (ja) 2022-05-11
US11217471B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
KR20210124363A (ko) 반도체 디바이스들의 이송을 위한 다축 이동
KR102551661B1 (ko) 반도체 디바이스의 이송을 위한 가변 피치 다중-니들 헤드
JP6637397B2 (ja) 半導体製造装置および半導体装置の製造方法
KR20240006014A (ko) 반도체 디바이스의 이송 동안 이송 파라미터를 제어하는 방법 및 장치
US20050274003A1 (en) Method and apparatus for forming electronic connections on integrated circuits
KR102458131B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102580580B1 (ko) 웨이퍼 상에 다이들을 본딩하기 위한 장치 및 방법
KR102430473B1 (ko) 이젝터 핀 및 이를 포함하는 다이 이젝팅 장치
US20200101760A1 (en) Interchangeable guide head for transfer mechanism
KR102042100B1 (ko) 발광다이오드 칩을 전사하는 전사 장치
KR102513375B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
WO2006080809A1 (en) Apparatus for processing semiconductor package
TWI732284B (zh) 傳送發光二極體晶片之傳送裝置及傳送方法
JP6887024B2 (ja) 載置装置
TWI812776B (zh) 用於從含有電子元件的承架中選擇性地分離多數電子元件的分離裝置、系統和方法
TW202347582A (zh) 用於半導體裝置的多軸直接轉移的方法及設備
JPS62105429A (ja) 半導体製造装置
JP2018093094A (ja) 電子部品装着機
JPS62122225A (ja) ワイヤボンダ
JPH0312939A (ja) マウントヘッドによるピックアップミス検出方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal