KR20210113905A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210113905A
KR20210113905A KR1020200029236A KR20200029236A KR20210113905A KR 20210113905 A KR20210113905 A KR 20210113905A KR 1020200029236 A KR1020200029236 A KR 1020200029236A KR 20200029236 A KR20200029236 A KR 20200029236A KR 20210113905 A KR20210113905 A KR 20210113905A
Authority
KR
South Korea
Prior art keywords
memory
memory device
block
blocks
pages
Prior art date
Application number
KR1020200029236A
Other languages
English (en)
Inventor
김기영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200029236A priority Critical patent/KR20210113905A/ko
Priority to US16/945,068 priority patent/US11481272B2/en
Priority to CN202010931246.6A priority patent/CN113377687A/zh
Publication of KR20210113905A publication Critical patent/KR20210113905A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 기술은 전자 장치에 관한 것으로, 메모리 장치의 수명이 증가될 수 있도록 메모리 장치를 제어하는 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 상기 메모리 장치로부터 수신된 디바이스 정보를 기초로 디바이스 헬스 디스크립터를 생성하는 플래시 변환 계층 및 상기 메모리 장치로부터 수신된 배드 블록 정보를 기초로 배드 블록 테이블을 생성하고, 상기 디바이스 헬스 디스크립터를 기초로 상기 배드 블록 테이블에 기록된 배드 블록들에 포함된 페이지들을 재활용하기 위한 재활용 정보를 생성하는 배드 블록 제어부를 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 메모리 장치의 수명을 증가시키기 위해, 디바이스 디스크립터에 포함된 정보에 따라 배드 블록을 재활용하도록 메모리 장치를 제어하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 상기 메모리 장치로부터 수신된 디바이스 정보를 기초로 디바이스 헬스 디스크립터를 생성하는 플래시 변환 계층 및 상기 메모리 장치로부터 수신된 배드 블록 정보를 기초로 배드 블록 테이블을 생성하고, 상기 디바이스 헬스 디스크립터를 기초로 상기 배드 블록 테이블에 기록된 배드 블록들에 포함된 페이지들을 재활용하기 위한 재활용 정보를 생성하는 배드 블록 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 상기 메모리 장치로부터 디바이스 정보를 수신하는 단계, 상기 디바이스 정보를 기초로 디바이스 헬스 디스크립터를 생성하는 단계 및 상기 디바이스 헬스 디스크립터를 기초로 상기 메모리 장치 내 배드 블록들에 포함된 페이지들의 재활용 여부를 결정하는 단계를 포함할 수 있다.
본 기술에 따르면, 배드 블록을 재활용함으로써, 메모리 장치의 수명이 확대될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 1의 메모리 컨트롤러의 구성을 나타낸 도면이다.
도 5는 도 4의 플래시 변환 계층으로부터 출력되는 디바이스 헬스 디스크립터를 설명하기 위한 도면이다.
도 6은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 7은 프로그램 동작 시 발생되는 배드 블록 및 대체되는 예비 블록을 나타낸 도면이다.
도 8은 가비지 컬렉션 동작 시 발생되는 배드 블록 및 대체되는 예비 블록을 나타낸 도면이다.
도 9는 소거 동작 시 발생되는 배드 블록을 나타낸 도면이다.
도 10은 예비 블록의 수를 기초로 판단되는 메모리 장치의 수명을 설명하기 위한 도면이다.
도 11은 배드 블록 테이블을 나타낸 도면이다.
도 12는 배드 블록이 발생된 실시 예를 나타낸 도면이다.
도 13은 제1 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 14는 제2 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 15는 제3 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 16은 제4 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 17은 제1 내지 제4 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 되는 페이지들을 설명하기 위한 도면이다.
도 18은 소거 동작이 페일된 경우, 재활용 대상에서 제외되는 메모리 블록들을 설명하기 위한 도면이다.
도 19는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 20은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 21은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 22는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 23은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 24는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 25는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
메모리 컨트롤러(200)는 플래시 변환 계층(210)을 포함할 수 있다. 플래시 변환 계층(210)은 메모리 장치(100)로부터 디바이스 정보를 수신할 수 있다. 디바이스 정보는 메모리 장치(100)에 수행된 프로그램 동작 및 소거 동작의 횟수, 메모리 장치(100)에 포함된 예비 블록들의 수, 메모리 장치(100)에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다. 앞에서 제시된 정보 외에도 다양한 정보들이 디바이스 정보에 포함될 수 있다. 디바이스 정보는 메모리 장치(100)의 상태가 변경될 때, 또는 백그라운드 동작 시 메모리 컨트롤러(200)로 출력될 수 있다. 다른 실시 예에서, 디바이스 정보는 메모리 컨트롤러(200)의 요청에 응답하여 메모리 장치(100)로부터 출력될 수 있다.
실시 예에서, 플래시 변환 계층(210)은 메모리 장치(100)로부터 디바이스 정보를 수신한 후, 디바이스 정보를 기초로 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR; DHD)를 생성할 수 있다. 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)는 복수의 필드들을 포함할 수 있다.
예를 들면, 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)는 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)의 크기를 나타내는 필드, 예비 블록들의 수를 기초로 결정된 메모리 장치의 수명을 나타내는 필드, 프로그램/소거 주기에 따라 결정된 메모리 장치의 수명을 나타내는 필드 및 리프레시 동작이 수행된 횟수를 나타내는 필드로 구성될 수 있다. 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)는 위에서 제시된 필드들 외에도 다양한 필드들로 구성될 수 있다.
플래시 변환 계층(210)은 디바이스 정보를 기초로 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)를 생성한 후, 생성된 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)를 배드 블록 제어부(220)에 제공할 수 있다.
메모리 컨트롤러(200)는 배드 블록 제어부(220)를 포함할 수 있다. 배드 블록 제어부(220)는 플래시 변환 계층(210)으로부터 수신된 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)를 기초로 메모리 장치(100) 내 배드 블록들의 재활용 여부를 결정할 수 있다.
구체적으로, 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)에 포함된 필드들 중 잔여 예비 블록들의 수를 기초로 생성되는 필드 값에 따라, 메모리 장치(100) 내 배드 블록들의 재활용 여부를 결정할 수 있다.
예를 들면, 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)의 특정 필드를 기초로 판단된 메모리 장치의 수명이 노멀 수준 또는 경고 수준인 경우, 배드 블록 제어부(220)는 배드 블록들을 재활용하지 않는 것으로 결정할 수 있다. 이 때, 노멀 수준 및 경고 수준은 메모리 장치(100) 내 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
그러나, 디바이스 헬스 디스크립터(DEVICE HEALTH DESCRIPTOR)의 특정 필드를 기초로 판단된 메모리 장치의 수명이 위험 수준인 경우, 배드 블록 제어부(220)는 배드 블록들을 재활용하는 것으로 결정할 수 있다. 이 때, 위험 수준은 메모리 장치(100) 내 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
배드 블록 제어부(220)가 배드 블록들을 재활용하는 것으로 결정하면, 배드 블록 제어부(220)는 메모리 장치(100)로부터 수신된 배드 블록 정보를 기초로 배드 블록들에 포함된 페이지들 중 재활용되는 페이지들을 결정할 수 있다. 이 후, 배드 블록들에 포함된 페이지들 중 재활용되는 페이지에 쓰기 동작 또는 데이터의 이동이 수행될 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각 메모리 셀에 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나의 프로그램 상태로 프로그램 될 수 있다. 메모리 셀의 목표 프로그램 상태는 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나로 결정될 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 도 1의 메모리 컨트롤러의 구성을 나타낸 도면이다.
도 4를 참조하면, 도 4의 메모리 컨트롤러(200)는 플래시 변환 계층(210) 및 배드 블록 제어부(220)를 포함할 수 있다.
실시 예에서, 플래시 변환 계층(210)은 메모리 장치(100)로부터 디바이스 정보(DEVICE_INF)를 수신할 수 있다. 디바이스 정보(DEVICE_INF)는 메모리 장치(100)에 수행된 프로그램 동작 및 소거 동작의 횟수, 메모리 장치(100)에 포함된 예비 블록들의 수, 메모리 장치(100)에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다. 위 정보에 외에도 다양한 정보들이 디바이스 정보(DEVICE_INF)에 포함될 수 있다.
실시 예에서, 디바이스 정보(DEVICE_INF)는 미리 설정된 주기마다 생성되거나, 메모리 컨트롤러(200)의 요청에 응답하여 메모리 장치(100)로부터 출력될 수 있다. 또는, 메모리 장치(100)의 상태가 비지 상태에서 레디 상태로 변경될 때, 메모리 장치(100)가 아이들(idle) 상태가 아닌 상태에서 아이들(idle) 상태로 변경될 때, 디바이스 정보(DEVICE_INF)가 생성될 수 있다.
다른 실시 예에서, 디바이스 정보(DEVICE_INF)는 메모리 장치(100)의 백그라운드 동작 시 생성될 수 있다.
실시 예에서, 플래시 변환 계층(210)은 디바이스 정보(DEVICE_INF)를 기초로 디바이스 헬스 디스크립터(device health descriptor; DHD)를 생성할 수 있다. 디바이스 헬스 디스크립터(DHD)는 복수의 필드들로 구성될 수 있다. 각 필드에는 다양한 정보들이 포함될 수 있다.
예를 들면, 디바이스 헬스 디스크립터(DHD)는 메모리 장치(100)의 수명에 관한 내용이 포함된 필드 및 리프레시 동작이 수행된 횟수에 대한 내용이 포함된 필드를 포함할 수 있다. 각 필드에 대응하는 값은 초기에 디폴트 값을 가지며, 메모리 장치(100)로부터 수신된 디바이스 정보(DEVICE_INF)에 따라 디폴트 값에서 다른 값으로 변경될 수 있다.
실시 예에서, 플래시 변환 계층(210)은 메모리 장치(100)로부터 디바이스 정보(DEVICE_INF)를 수신할 때마다 디바이스 헬스 디스크립터(DHD) 생성할 수 있다. 즉, 메모리 장치(100)의 상태가 변경되었음을 나타내는 정보를 수신하면, 변경된 메모리 장치(100)의 상태를 기초로 디바이스 헬스 디스크립터(DHD)가 생성될 수 있다. 생성된 디바이스 헬스 디스크립터(DHD)는 배드 블록 제어부(220)에 제공될 수 있다.
실시 예에서, 배드 블록 제어부(220)는 메모리 장치(100)로부터 배드 블록 정보(BB_INF)를 수신할 수 있다. 배드 블록 정보(BB_INF)는 메모리 장치(100)의 동작 중 발생된 런-타임 배드 블록(run-time bad block, RTBB)에 관한 정보를 포함할 수 있다.
예를 들면, 배드 블록 정보(BB_INF)는 동작의 페일이 발생한 페이지의 번호, 해당 페일 페이지를 포함하는 메모리 블록의 번호, 해당 메모리 블록을 포함하는 플레인의 번호, 해당 플레인을 포함하는 다이와 메모리 컨트롤러(200)를 연결하는 채널의 번호에 관한 정보를 포함할 수 있다. 이 때 페일된 동작은 프로그램 동작, 리드 동작 또는 소거 동작 중 어느 하나일 수 있다. 배드 블록 정보(BB_INF)에는 위의 정보 외에도 다양한 배드 블록에 관한 정보들이 포함될 수 있다.
배드 블록 제어부(220)가 배드 블록 정보(BB_INF)를 수신하면, 수신된 배드 블록 정보(BB_INF)를 기초로 배드 블록 테이블을 생성할 수 있다.
배드 블록 테이블에 대해서는 도 11을 통해 보다 상세하게 설명하도록 한다.
배드 블록 제어부(220)는 플래시 변환 계층(210)으로부터 수신된 디바이스 헬스 디스크립터(DHD) 및 메모리 장치(100)로부터 수신된 배드 블록 정보(BB_INF)를 기초로 재활용 정보(RECYCLING_INF)를 생성할 수 있다.
실시 예에서, 배드 블록 제어부(220)는 디바이스 헬스 디스크립터(DHD) 정보를 기초로 재활용 정보(RECYCLING_INF)를 생성할 수 있다.
구체적으로, 배드 블록 제어부(220)는 디바이스 헬스 디스크립터(DHD)에 포함된 필드들 중 메모리 장치(100)의 수명을 나타내는 필드에 대응하는 값을 기초로 재활용 정보(RECYCLING_INF)를 생성할 수 있다. 이 때, 메모리 장치(100)의 수명을 나타내는 필드에 대응하는 값은 메모리 장치(100)에 포함된 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
예를 들면, 메모리 장치(100)의 수명을 나타내는 필드에 대응하는 값이 위험 수준을 나타내면, 배드 블록 제어부(220)는 재활용 정보(RECYCLING_INF)를 생성할 수 있다. 반대로, 메모리 장치(100)의 수명을 나타내는 필드에 대응하는 값이 노멀 수준 또는 경고 수준을 나타내면, 배드 블록 제어부(220)는 재활용 정보(RECYCLING_INF)를 생성하지 않을 수 있다.
즉, 재활용 정보(RECYCLING_INF)는 메모리 장치(100)의 수명이 노멀 수준 또는 경고 수준이 아닌 위험 수준일 때 생성될 수 있다. 따라서, 메모리 장치(100)의 수명이 위험 수준일 때에는 재활용 정보(RECYCLING_INF)에 따라 배드 블록에 포함된 페이지들은 재활용되고, 메모리 장치(100)의 수명이 노멀 수준 또는 경고 수준일 때에는 배드 블록에 포함된 페이지들은 재활용되지 않을 수 있다.
결과적으로, 메모리 장치(100)의 수명이 위험 수준일 때 배드 블록에 포함된 페이지들은 재활용되므로, 본 발명이 적용되는 메모리 장치(100)의 수명이 연장될 수 있다. 즉, 메모리 장치(100)의 수명이 위험 수준일 때 배드 블록에 포함된 페이지들에 프로그램 동작이 수행되므로, 메모리 장치(100)의 수명이 연장될 수 있다.
실시 예에서, 배드 블록 제어부(220)는 메모리 장치(100)로부터 수신된 배드 블록 정보(BB_INF)를 기초로 재활용 정보(RECYCLING_INF)를 생성할 수 있다. 구체적으로, 재활용 정보(RECYCLING_INF)는 배드 블록 정보(BB_INF)를 기초로 생성된 배드 블록 테이블을 참조하여 생성될 수 있다.
예를 들면, 배드 블록 테이블을 참조하여 배드 블록에 포함된 페일 페이지가 판단되면, 배드 블록에 포함된 페일 페이지 및 페일 페이지와 인접한 페이지들을 제외한 나머지 페이지들에 관한 정보가 생성될 수 있다. 즉, 재활용 정보(RECYCLING_INF)는 배드 블록에 포함된 페이지들 중 동작이 페일된 페일 페이지 및 페일 페이지와 인접한 페이지들을 제외한 나머지 페이지들에 관한 정보로써, 재활용 되는 페이지들에 관한 정보를 포함할 수 있다.
실시 예에서, 배드 블록 제어부(220)는 재활용 정보(RECYCLING_INF)를 메모리 장치(100)로 출력할 수 있다. 나아가, 메모리 컨트롤러(200)는 재활용 정보(RECYCLING_INF)를 기초로, 재활용 정보(RECYCLING_INF)에 포함된 페이들에 프로그램 동작을 수행할 것을 지시할 수 있다.
이 후, 메모리 장치(100)가 프로그램 동작 시, 메모리 장치(100)는 재활용 정보(RECYCLING_INF)를 기초로 재활용 정보(RECYCLING_INF)에 포함된 페이지들에 프로그램 동작을 수행할 수 있다. 따라서, 배드 블록에 포함된 페이지들을 재활용 함으로써, 메모리 장치(100)의 수명이 확대될 수 있다.
도 5는 도 4의 플래시 변환 계층으로부터 출력되는 디바이스 헬스 디스크립터를 설명하기 위한 도면이다.
도 5를 참조하면, 도 5는 디바이스 헬스 디스크립터(device health descriptor; DHD)에 포함된 필드들을 도시한다. 도 5의 제1 행은 각 필드의 이름을 도시하고, 제2 행은 각 필드에 대응하는 디폴트값을 도시한다.
도 5에서 디바이스 헬스 디스크립터(DHD)에 포함된 필드들의 수는 3개이나, 다른 실시 예에서 더 적은 수 또는 더 많은 수의 필드들이 디바이스 헬스 디스크립터(DHD)에 포함될 수 있다.
실시 예에서, 디바이스 헬스 디스크립터(DHD)에 포함된 제1 필드(bPreEOLInfo)는 메모리 장치(도 4의 100)의 수명을 나타내는 필드일 수 있다. 이 때, 제1 필드(bPreEOLInfo)는 메모리 장치(도 4의 100) 내 잔여 예비 블록들의 수를 기초로 결정된 메모리 장치(도 4의 100)의 수명을 나타낼 수 있다. 즉, 제1 필드(bPreEOLInfo)에 대응하는 값은 잔여 예비 블록들의 수를 기초로 판단된 메모리 장치(도 4의 100)의 수명을 나타낼 수 있다.
실시 예에서, 제1 필드(bPreEOLInfo)에 대응하는 값은 '01h', '02h' 및 '03h' 중 어느 하나일 수 있다. 제1 필드(bPreEOLInfo)에 대응하는 값이 '01h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 노멀 수준이고, 제1 필드(bPreEOLInfo)에 대응하는 값이 '02h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 경고 수준이고, 제1 필드(bPreEOLInfo)에 대응하는 값이 '03h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 위험 수준일 수 있다.
여기서, 노멀 수준은 메모리 장치(도 4의 100)에 포함된 전체 예비 블록들 중 사용된 예비 블록들이 80% 미만임을 의미할 수 있다. 나아가, 경고 수준은 전체 예비 블록들 중 80% 이상 90% 미만, 위험 수준은 전체 예비 블록들 중 90% 이상이 사용되었음을 의미한다. 즉, 메모리 장치(도 4의 100)에 포함된 전체 예비 블록들 중 사용된 예비 블록의 수가 클수록 메모리 장치(도 4의 100)의 잔여 수명은 위험 수준이 되고, 사용된 예비 블록의 수가 작을수록 메모리 장치(도 4의 100)의 잔여 수명은 노멀 수준으로 될 수 있다.
도 5에서, 제1 필드(bPreEOLInfo)에 대응하는 값은 디폴트값인 '02h'이므로, 잔여 예비 블록들의 수를 기초로 판단된 메모리 장치(도 4의 100)의 수명은 경고 수준일 수 있다. 이 후, 메모리 장치(도 4의 100)로부터 수신되는 디바이스 정보(DEVICE_INF)에 따라, 제1 필드(bPreEOLInfo)에 대응하는 값은 '02h'에서 '01h'로 변경되거나, '02h'를 유지하거나 또는 '02h'에서 '03h'로 변경될 수 있다.
실시 예에서, 디바이스 헬스 디스크립터(DHD)에 포함된 제2 필드(bDeviceLifeTimeEstA)는 메모리 장치(도 4의 100)의 수명을 나타내는 또 다른 필드일 수 있다. 다만, 제2 필드(bDeviceLifeTimeEstA)는 제1 필드(bPreEOLInfo)와 달리, 프로그램/소거 동작이 수행된 횟수를 기초로 판단된 메모리 장치(도 4의 100)의 잔여 수명을 나타낼 수 있다. 즉, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값은 프로그램/소거 동작이 수행된 횟수를 기초로 판단된 메모리 장치(도 4의 100)의 잔여 수명을 나타낼 수 있다.
제2 필드(bDeviceLifeTimeEstA)에 대응하는 값은 '01h' 내지 '0Ah' 중 어느 하나일 수 있다. 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '01h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 90%~100%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '02h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 80%~90%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '03h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 70%~80%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '04h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 60%~70%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '05h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 50%~60%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '06h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 40%~50%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '07h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 30%~40%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '08h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 20%~30%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '09h'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 10%~20%이고, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값이 '0Ah'인 경우, 메모리 장치(도 4의 100)의 잔여 수명은 0%~10%일 수 있다.
도 5에서, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값은 '04h'이므로, 프로그램/소거 동작이 수행된 횟수를 기초로 판단된 메모리 장치(도 4의 100)의 잔여 수명은 60%~70%로, 제2 필드(bDeviceLifeTimeEstA)는 메모리 장치(도 4의 100)의 총 수명 중 60%~70% 남았음을 나타낼 수 있다. 이 후, 메모리 장치(도 4의 100)로부터 수신되는 디바이스 정보(DEVICE_INF)에 따라, 제2 필드(bDeviceLifeTimeEstA)에 대응하는 값은 '04h'에서 다른 값으로 변경되거나, '04h'를 유지할 수 있다.
실시 예에서, 디바이스 헬스 디스크립터(DHD)에 포함된 제3 필드(dRefreshTotalCount)는 메모리 장치(도 4의 100)에 수행된 리프레시 동작의 수행 횟수를 나타낼 수 있다. 리프레시 동작이 수행될 때 마다, 제3 필드(dRefreshTotalCount)에 대응하는 값은 '1'씩 증가될 수 있다.
도 5에서, 제3 필드(dRefreshTotalCount)에 대응하는 값은 '25h'이므로, 메모리 장치(도 4의 100)에 수행된 리프레시 동작의 총 횟수는 '25h'에 해당하는 값일 수 있다.
도 6은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 6을 참조하면, 도 6은 복수의 플레인들로 구성되는 메모리 셀 어레이(110)의 예를 도시한다. 도 6의 메모리 셀 어레이(110)는 제1 내지 제4 플레인(PLANE1~4)으로 구성될 수 있다. 도 6에서, 제1 내지 제4 플레인(PLANE1~4)은 각각 6개의 메모리 블록들을 포함하는 것으로 가정한다.
다른 실시 예에서, 메모리 셀 어레이(110)는 더 적은 수 또는 더 많은 수의 플레인들로 구성될 수 있고, 각 플레인은 더 적은 수 또는 더 많은 수의 메모리 블록들로 구성될 수 있다.
실시 예에서, 제1 플레인(PLANE1)은 제11 내지 제16 메모리 블록(BLK11~16), 제2 플레인(PLANE2)은 제21 내지 제26 메모리 블록(BLK21~26), 제3 플레인(PLANE3)은 제31 내지 제36 메모리 블록(BLK31~36), 제4 플레인(PLANE4)은 제41 내지 제46 메모리 블록(BLK41~46)을 포함할 수 있다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 제11 메모리 블록(BLK11), 제2 플레인(PLANE2)에 포함된 제21 메모리 블록(BLK21), 제3 플레인(PLANE3)에 포함된 제31 메모리 블록(BLK31), 제4 플레인(PLANE4)에 포함된 제41 메모리 블록(BLK41)은 제1 슈퍼 블록(SUPER_BLOCK1)을 구성할 수 있다.
위와 같이, 제1 플레인(PLANE1)에 포함된 제12 메모리 블록(BLK12), 제2 플레인(PLANE2)에 포함된 제22 메모리 블록(BLK22), 제3 플레인(PLANE3)에 포함된 제32 메모리 블록(BLK32), 제4 플레인(PLANE4)에 포함된 제42 메모리 블록(BLK42)은 제2 슈퍼 블록(SUPER_BLOCK2), 제1 플레인(PLANE1)에 포함된 제13 메모리 블록(BLK13), 제2 플레인(PLANE2)에 포함된 제23 메모리 블록(BLK23), 제3 플레인(PLANE3)에 포함된 제33 메모리 블록(BLK33), 제4 플레인(PLANE4)에 포함된 제43 메모리 블록(BLK43)은 제3 슈퍼 블록(SUPER_BLOCK3), 제1 플레인(PLANE1)에 포함된 제14 메모리 블록(BLK14), 제2 플레인(PLANE2)에 포함된 제24 메모리 블록(BLK24), 제3 플레인(PLANE3)에 포함된 제34 메모리 블록(BLK34), 제4 플레인(PLANE4)에 포함된 제44 메모리 블록(BLK44)은 제4 슈퍼 블록(SUPER_BLOCK4), 제1 플레인(PLANE1)에 포함된 제15 메모리 블록(BLK15), 제2 플레인(PLANE2)에 포함된 제25 메모리 블록(BLK25), 제3 플레인(PLANE3)에 포함된 제35 메모리 블록(BLK35), 제4 플레인(PLANE4)에 포함된 제45 메모리 블록(BLK45)은 제5 슈퍼 블록(SUPER_BLOCK5), 제1 플레인(PLANE1)에 포함된 제16 메모리 블록(BLK16), 제2 플레인(PLANE2)에 포함된 제26 메모리 블록(BLK26), 제3 플레인(PLANE3)에 포함된 제36 메모리 블록(BLK36), 제4 플레인(PLANE4)에 포함된 제46 메모리 블록(BLK46)은 제6 슈퍼 블록(SUPER_BLOCK6)을 구성할 수 있다.
각 플레인에 포함된 복수의 메모리 블록들 중 일부 메모리 블록들은 오픈 블록(OPEN_BLOCK)으로 할당되고, 일부 메모리 블록들은 예비 블록(RESERVED_BLOCK)으로 할당될 수 있다. 오픈 블록(OPEN_BLOCK)으로 할당된 메모리 블록들에는 프로그램 동작, 리드 동작, 소거 동작 중 어느 하나의 동작이 수행될 수 있다. 이 때, 프로그램 동작 및 리드 동작은 오픈 블록(OPEN_BLOCK)에 포함된 복수의 페이지들 중 특정 페이지에 수행될 수 있고, 소거 동작은 메모리 블록 단위로 수행될 수 있다.
오픈 블록(OPEN_BLOCK)에 포함된 페이지들에 프로그램 동작이 수행된 후 오픈 블록(OPEN_BLOCK)에서 더 이상 데이터가 프로그램되지 않으면, 오픈 블록(OPEN_BLOCK)은 클로즈드 블록(CLOSED_BLOCK)으로 변경될 수 있다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 복수의 메모리 블록들 중 제11 내지 제14 메모리 블록(BLK11~14), 제2 플레인(PLANE2)에 포함된 복수의 메모리 블록들 중 제21 내지 제24 메모리 블록(BLK21~24), 제3 플레인(PLANE3)에 포함된 복수의 메모리 블록들 중 제31 내지 제34 메모리 블록(BLK31~34), 제4 플레인(PLANE4)에 포함된 복수의 메모리 블록들 중 제41 내지 제44 메모리 블록(BLK41~44)은 오픈 블록(OPEN_BLOCK)으로 할당될 수 있다. 오픈 블록(OPEN_BLOCK)으로 할당된 메모리 블록들에는 프로그램 동작, 리드 동작 및 소거 동작 중 어느 하나의 동작이 수행될 수 있다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 복수의 메모리 블록들 중 제15 및 제16 메모리 블록(BLK15, BLK16), 제2 플레인(PLANE2)에 포함된 복수의 메모리 블록들 중 제25 및 제26 메모리 블록(BLK25, BLK26), 제3 플레인(PLANE3)에 포함된 복수의 메모리 블록들 중 제35 및 제36 메모리 블록(BLK35, BLK36), 제4 플레인(PLANE4)에 포함된 복수의 메모리 블록들 중 제45 및 제46 메모리 블록(BLK45, BLK46)이 예비 블록(RESERVED_BLOCK)으로 할당될 수 있다. 실시 예에서, 오픈 블록(OPEN_BLOCK)이 배드 블록으로 되었을 때, 해당 배드 블록은 예비 블록(RESERVED_BLOCK)으로 할당된 메모리 블록들 중 어느 하나로 대체될 수 있다.
예를 들면, 오픈 블록(OPEN_BLOCK)에 포함된 페이지들 중 특정 페이지에 데이터를 프로그램하거나, 오픈 블록(OPEN_BLOCK)에 포함된 페이지들 중 특정 페이지에 프로그램된 데이터를 리드할 때, 또는 오픈 블록(OPEN_BLOCK)을 소거할 때, 각 동작이 페일될 수 있다. 즉, 프로그램 동작, 리드 동작 또는 소거 동작 시 각 동작이 페일될 수 있다. 이 때, 동작이 페일된 메모리 블록은 배드 블록 처리되고, 해당 배드 블록은 예비 블록(RESERVED_BLOCK)들 중 어느 하나로 대체될 수 있다.
배드 블록 발생 및 예비 블록(RESERVED_BLOCK)으로의 대체 방법에 대하서는 도 7 내지 도 9를 통해 보다 상세히 설명하도록 한다.
도 7은 프로그램 동작 시 발생되는 배드 블록 및 대체되는 예비 블록을 나타낸 도면이다.
도 7을 참조하면, 도 7은 제1 플레인(PLANE1)에 포함된 복수의 메모리 블록들 중 제11 메모리 블록(BLK11)에 포함된 페이지들 중 어느 하나의 페이지에 프로그램 동작이 수행되었으나, 프로그램 동작이 페일된 경우를 도시한다.
실시 예에서, 메모리 컨트롤러(200)는 프로그램 동작을 지시하는 프로그램 커맨드(미도시)와 함께 프로그램될 프로그램 데이터(PGM_DATA)를 메모리 장치(도 4의 100)로 전송할 수 있다. 메모리 장치(도 4의 100)는 프로그램 데이터(PGM_DATA)를 수신하고, 수신된 프로그램 데이터(PGM_DATA)를 제11 메모리 블록(BLK11)에 포함된 페이지들 중 특정 페이지에 프로그램할 수 있다.
그러나, 프로그램 동작을 수행하던 중 프로그램 동작이 페일되어 제11 메모리 블록(BLK11)이 배드 블록으로 될 수 있다. 이 때, 제11 메모리 블록(BLK11)은 런-타임 배드 블록(run-time bad block; RTBB)일 수 있다.
제11 메모리 블록(BLK11)이 배드 블록으로 처리되었기 때문에, 더 이상 제11 메모리 블록(BLK11)에 포함된 페이지들에는 프로그램 데이터(PGM_DATA)가 프로그램될 수 없다. 따라서, 제11 메모리 블록(BLK11)은 제1 플레인(PLANE1)에 포함된 예비 블록(RESERVED_BLOCK)인 제15 및 제16 메모리 블록(BLK15, BLK16) 중 어느 하나로 대체될 수 있다.
도 7에서, 제11 메모리 블록(BLK11)은 제15 메모리 블록(BLK15)으로 대체되는 것으로 가정한다.
따라서, 제11 메모리 블록(BLK11)은 제15 메모리 블록(BLK15)으로 대체되고, 프로그램 데이터(PGM_DATA)는 제15 메모리 블록(BLK15)에 포함된 페이지들 중 특정 페이지에 프로그램될 수 있다.
그러나, 프로그램 동작이 페일될 때 마다 페일된 페이지를 포함하는 메모리 블록을 배드 블록 처리하는 경우, 예비 블록(RESERVED_BLOCK)의 수가 충분히 확보되지 않을 수 있다. 따라서, 본 발명에서, 배드 블록에 포함된 페일 페이지 및 페일 페이지와 인접한 페이지들을 제외한 페이지들을 재활용하는 방법이 제시된다.
재활용되는 페이지들에 대해서는 도 13 내지 제 17을 통해 보다 상세히 설명하도록 한다.
도 8은 가비지 컬렉션 동작 시 발생되는 배드 블록 및 대체되는 예비 블록을 나타낸 도면이다.
도 8을 참조하면, 도 8은, 제1 플레인(PLANE1)에 포함된 복수의 메모리 블록들 중 제11 및 제12 메모리 블록(BLK11, BLK12)이 희생 블록(victim block)으로 선정되어 가비지 컬렉션(garbage collection; GC)이 수행되는 경우를 도시한다.
실시 예에서, 제1 플레인(PLANE1)에 가비지 컬렉션(GC)이 수행되는 경우, 제1 플레인(PLANE1)의 메모리 블록들에 각각 포함된 페이지들 중 무효 페이지(invalid page)의 수가 상대적으로 많은 제11 및 제12 메모리 블록(BLK11, BLK12)이 희생 블록으로 선정될 수 있다. 희생 블록으로 선정된 메모리 블록에는 무효 페이지(invalid page)들뿐만 아니라 유효 페이지(valid page)들도 포함할 수 있다. 여기서, 무효 페이지(invalid page)는 무효 데이터(invalid data)가 저장된 페이지, 유효 페이지(valid page)는 유효 데이터(valid data)가 저장된 페이지일 수 있다.
실시 예에서, 제11 메모리 블록(BLK11)에 포함된 유효 페이지(valid page)들에 저장된 데이터는 제11 유효 데이터(VALID_DATA11), 제12 메모리 블록(BLK12)에 포함된 유효 페이지(valid page)들에 저장된 데이터는 제12 유효 데이터(VALID_DATA12)인 것으로 가정한다.
가비지 컬렉션(GC)이 수행되면, 희생 블록에 포함된 유효 데이터들은 새로운 메모리 블록에 프로그램될 수 있다. 예를 들면, 희생 블록인 제11 및 제12 메모리 블록(BLK11, BLK12)에 각각 포함된 유효 데이터인 제11 및 제12 유효 데이터(VALID_DATA11, VALID_DATA12)는 새로운 메모리 블록인 제14 메모리 블록(BLK14)에 프로그램될 수 있다. 이 후, 제11 및 제12 메모리 블록(BLK11, BLK12)이 소거되면, 제11 및 제12 메모리 블록(BLK11, BLK12)은 프리 블록(FREE_BLOCK)으로 되어, 데이터가 프로그램될 수 있는 오픈 블록(OPEN_BLOCK)으로 할당될 수 있다.
그러나, 제11 및 제12 유효 데이터(VALID_DATA11, VALID_DATA12)가 제14 메모리 블록(BLK14)에 프로그램될 때, 프로그램 동작이 페일될 수 있다. 이 경우, 제11 및 제12 유효 데이터(VALID_DATA11, VALID_DATA12)는 다른 메모리 블록에 프로그램될 필요가 있다. 따라서, 프로그램 페일이 발생한 제14 메모리 블록(BLK14)은 배드 블록이 되고, 제14 메모리 블록(BLK14)은 제15 메모리 블록(BLK15)으로 대체될 수 있다.
제14 메모리 블록(BLK14)이 제15 메모리 블록(BLK15)으로 대체 되면, 제11 및 제12 유효 데이터(VALID_DATA11, VALID_DATA12)는 제15 메모리 블록(BLK15)에 다시 프로그램될 수 있다.
그러나, 도 7에서 설명된 바와 같이, 프로그램 동작이 페일될 때 마다 페일된 페이지를 포함하는 메모리 블록을 배드 블록 처리하는 경우, 예비 블록(RESERVED_BLOCK)의 수가 충분히 확보되지 않을 수 있다. 따라서, 본 발명에서, 배드 블록에 포함된 페일 페이지 및 페일 페이지와 인접한 페이지들을 제외한 페이지들을 재활용하는 방법이 제시된다.
재활용되는 페이지들에 대해서는 도 13 내지 제 17을 통해 보다 상세히 설명하도록 한다.
도 9는 소거 동작 시 발생되는 배드 블록을 나타낸 도면이다.
도 9를 참조하면, 도 9는 제1 플레인(PLANE1)에 포함된 복수의 메모리 블록들 중 제11 메모리 블록(BLK11)에 소거 동작이 수행되는 경우를 도시한다.
실시 예에서, 메모리 컨트롤러(200)는 제1 플레인(PLANE1)에 포함된 제11 메모리 블록(BLK11)에 대한 소거 동작을 수행할 것을 지시하는 소거 커맨드를 메모리 장치(도 4의 100)로 출력할 수 있다. 메모리 장치(도 4의 100)는 소거 커맨드에 응답하여 제11 메모리 블록(BLK11)에 대한 소거 동작을 수행할 수 있다. 그러나, 제11 메모리 블록(BLK11)에 대한 소거 동작 중 소거 동작이 페일될 수 있다.
소거 동작이 페일되는 경우, 해당 메모리 블록은 배드 블록 처리된다. 그러나, 소거 동작이 페일된 메모리 블록을 다른 메모리 블록으로 대체하지 않을 수 있다. 즉, 제11 메모리 블록(BLK11)은 소거될 메모리 블록이었기 때문에, 데이터를 프로그램하기 위한 메모리 블록으로 대체하는 동작이 불필요하다.
따라서, 소거 동작이 페일된 경우, 페일된 메모리 블록은 배드 블록 처리되고, 페일된 메모리 블록을 예비 블록(RESERVED_BLOCK)으로 대체하는 동작은 수행되지 않을 수 있다.
도 10은 예비 블록의 수를 기초로 판단되는 메모리 장치의 수명을 설명하기 위한 도면이다.
도 6 및 도 10을 참조하면, 도 10의 (a) 내지 (c)는 도 6의 제1 내지 제4 플레인(PLANE1~4)에 포함된 메모리 블록들 중 예비 블록(RESERVED_BLOCK)들만 도시한다. 도 10에서, 도 6의 제1 내지 제4 플레인(PLANE1~4)에 포함된 오픈 블록(OPEN_BLOCK)들은 생략된 것으로 가정한다.
실시 예에서, 도 10의 (a) 내지 (c)에서, 제1 내지 제4 플레인(PLANE1~4)에 포함된 총 예비 블록(RESERVED_BLOCK)들의 수는 8개일 수 있다. 실시 예에서, 제1 내지 제4 플레인(PLANE1~4)에 포함된 총 예비 블록(RESERVED_BLOCK)들 중 사용되지 않은 예비 블록(RESERVED_BLOCK)들의 수, 즉 잔여 예비 블록들의 수를 기초로 메모리 장치(도 4의 100)의 수명이 결정될 수 있다.
실시 예에서, 데이터를 프로그램할 때 또는 저장된 데이터를 리드할 때, 각 동작이 페일될 수 있다. 이 경우, 페일된 동작이 수행된 메모리 블록은 배드 블록 처리되고, 배드 블록 처리된 메모리 블록은 예비 블록(RESERVED_BLOCK)들 중 어느 하나로 대체될 수 있다.
예를 들면, 도 10의 (a)를 참조하면, 도 10의 (a)는 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록에 수행된 동작이 페일되어, 페일된 메모리 블록들이 예비 블록(RESERVED_BLOCK)들로 대체된 경우를 도시한다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록은 제15 메모리 블록(BLK15)으로, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록은 제25 메모리 블록(BLK25)으로 대체될 수 있다.
도 10의 (b)를 참조하면, 도 10의 (b)는 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 2개의 메모리 블록들, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 2개의 메모리 블록들, 제3 플레인(PLANE3)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록, 제4 플레인(PLANE4)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록에 수행된 동작이 페일되어, 페일된 메모리 블록들이 예비 블록(RESERVED_BLOCK)들로 대체된 경우를 도시한다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록들은 제15 및 제16 메모리 블록(BLK15, BLK16)으로, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록들은 제25 및 제26 메모리 블록(BLK25, BLK26)으로, 제3 플레인(PLANE3)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록은 제35 메모리 블록(BLK35)으로, 제4 플레인(PLANE4)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록은 제45 메모리 블록(BLK45)으로 대체될 수 있다.
도 10의 (c)를 참조하면, 도 10의 (c)는 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 2개의 메모리 블록들, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 2개의 메모리 블록들, 제3 플레인(PLANE3)에 포함된 메모리 블록들 중 2개의 메모리 블록들, 제4 플레인(PLANE4)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록에 수행된 동작이 페일되어, 페일된 메모리 블록들이 예비 블록(RESERVED_BLOCK)들로 대체된 경우를 도시한다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록들은 제15 및 제16 메모리 블록(BLK15, BLK16)으로, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록들은 제25 및 제26 메모리 블록(BLK25, BLK26)으로, 제3 플레인(PLANE3)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록들은 제35 및 제36 메모리 블록(BLK35, BLK36)으로, 제4 플레인(PLANE4)에 포함된 메모리 블록들 중 배드 블록 처리된 메모리 블록은 제45 메모리 블록(BLK45)으로 대체될 수 있다.
결과적으로, 도 10의 (a)에서, 배드 블록으로 처리된 2개의 메모리 블록들은 각각 제15 및 제16 메모리 블록(BLK15, BLK16)으로, 도 10의 (b)에서, 배드 블록으로 처리된 6개의 메모리 블록들은 각각 제15, 제16, 제25, 제26, 제35 및 제45 메모리 블록(BLK15, BLK16, BLK25, BLK26, BLK35, BLK45)으로, 도 10의 (c)에서, 배드 블록으로 처리된 7개의 메모리 블록들은 각각 제15, 제16, 제25, 제26, 제35, 제36 및 제45 메모리 블록(BLK15, BLK16, BLK25, BLK26, BLK35, BLK36, BLK45)으로 대체될 수 있다.
실시 예에서, 전체 예비 블록(RESERVED_BLOCK)들 중 배드 블록으로 처리된 메모리 블록들을 대신하여 대체된 메모리 블록들을 제외한 잔여 예비 블록들의 수를 기초로 메모리 장치(도 4의 100)의 수명이 결정될 수 있다.
예를 들면, 잔여 예비 블록들의 수가 4개 이상인 경우, 메모리 장치의 수명은 노멀 수준(normal), 잔여 예비 블록들의 수가 3개 이하인 경우, 메모리 장치의 수명은 경고 수준(warning), 잔여 예비 블록들의 수가 1개 이하인 경우, 메모리 장치의 수명은 위험 수준(critical)일 수 있다.
따라서, 도 10의 (a)에서, 잔여 예비 블록들의 수는 6개이므로, 메모리 장치(도 4의 100)의 수명은 노멀 수준(normal), 도 10의 (b)에서, 잔여 예비 블록들의 수는 2개이므로, 메모리 장치의 수명은 경고 수준(warning), 도 10의 (c)에서, 잔여 예비 블록들의 수는 1개이므로, 메모리 장치의 수명은 위험 수준(critical)일 수 있다.
잔여 예비 블록들의 수를 기초로 판단된 메모리 장치(도 4의 100)의 수명에 관한 정보는 도 4의 플래시 변환 계층(도 4의 210)이 생성한 디바이스 헬스 디스크립터(DHD)에 포함될 수 있다. 나아가, 잔여 예비 블록들의 수를 기초로 판단된 메모리 장치(도 4의 100)의 수명이 위험 수준인 경우, 메모리 장치(도 4의 100)는 배드 블록을 재활용할 수 있다. 즉, 본 발명에서, 메모리 장치(도 4의 100)의 수명이 위험 수준일 때, 배드 블록에 포함된 페이지들 중 동작이 페일되지 않은 나머지 페이지들을 재활용할 수 있다.
실시 예에서, 메모리 장치(도 4의 100)는 배드 블록 제어부(도 4의 220)가 생성한 배드 블록 테이블을 기초로 재활용하는 페이지들을 결정할 수 있다. 배드 블록 제어부(도 4의 220)가 생성한 배드 블록 테이블에 대해서는 도 11을 기초로 보다 상세히 설명하도록 한다.
도 11은 배드 블록 테이블을 나타낸 도면이다.
도 4 및 도 11을 참조하면, 도 11은 도 4의 메모리 장치(도 4의 100)로부터 배드 블록 정보(BB_INF)를 수신한 이후, 배드 블록 제어부(도 4의 220)가 생성한 배드 블록 테이블을 도시한다.
실시 예에서, 배드 블록 정보(BB_INF)는 프로그램 동작 또는 리드 동작이 페일된 페이지 번호(#PAGE), 해당 페이지가 포함된 메모리 블록의 번호(#BLOCK), 해당 메모리 블록이 포함된 플레인의 번호(#PLANE), 해당 플레인이 메모리 컨트롤러(도 4의 200)와 연결된 채널의 번호(#CHANNEL)에 관한 정보를 포함할 수 있다.
만약, 소거 동작이 페일된 경우라면, 배드 블록 정보(BB_INF)는 소거 동작이 페일된 메모리 블록의 번호(#BLOCK), 해당 메모리 블록이 포함된 플레인의 번호(#PLANE), 해당 플레인이 메모리 컨트롤러와 연결된 채널의 번호(#CHANNEL)에 관한 정보를 포함할 수 있다.
도 11의 배드 블록 테이블은 프로그램 페일만 발생되어 생성된 것으로 가정한다.
실시 예에서, 제1 플레인(PLANE1)은 제1 채널을 통해, 제2 플레인(PLANE2)은 제2 채널을 통해, 제3 플레인(PLANE3)은 제3 채널을 통해, 제4 플레인(PLANE4)은 제4 채널을 통해 메모리 컨트롤러와 연결될 수 있다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 제12 및 제13 메모리 블록(BLK12, BLK13), 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 제21 및 제22 메모리 블록(BLK21, BLK22), 제3 플레인(PLANE3)에 포함된 메모리 블록들 중 제32 및 제33 메모리 블록(BLK32, BLK33), 제4 플레인(PLANE4)에 포함된 메모리 블록들 중 제41 메모리 블록(BLK41)이 배드 블록 처리될 수 있다.
구체적으로, 제12 메모리 블록(BLK12)에 포함된 페이지들 중 제12_4 페이지(PAGE12_4), 제13 메모리 블록(BLK13)에 포함된 페이지들 중 제13_4 페이지(PAGE13_4), 제21 메모리 블록(BLK21)에 포함된 페이지들 중 제21_2 페이지(PAGE21_2), 제22 메모리 블록(BLK22)에 포함된 페이지들 중 제22_2 페이지(PAGE22_2), 제32 메모리 블록(BLK32)에 포함된 페이지들 중 제32_4 페이지(PAGE32_4), 제33 메모리 블록(BLK33)에 포함된 페이지들 중 제33_4 페이지(PAGE33_4), 제41 메모리 블록(BLK41)에 포함된 페이지들 중 제41_2 페이지(PAGE41_2)에 프로그램 동작의 페일이 발생되었고, 페일된 페이지를 포함하는 메모리 블록이 배드 블록 처리되었음을 나타내는 배드 블록 정보가 메모리 장치(도 4의 100)로부터 출력될 수 있다.
배드 블록 제어부(도 4의 220)는 배드 블록 정보를 기초로 배드 블록 테이블을 생성할 수 있다.
예를 들면, 제12 메모리 블록(BLK12)의 제12_4 페이지(PAGE12_4)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '12', 채널 번호(#CHANNEL)가 '1', 플레인 번호(#PLANE)가 '1', 페이지 번호(#PAGE)가 '12_4'인 배드 블록 테이블이 생성될 수 있다.
나아가, 제13 메모리 블록(BLK13)의 제13_4 페이지(PAGE13_4)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '13', 채널 번호(#CHANNEL)가 '1', 플레인 번호(#PLANE)가 '1', 페이지 번호(#PAGE)가 '13_4'인 배드 블록 테이블이 생성될 수 있다.
제21 메모리 블록(BLK21)의 제21_2 페이지(PAGE21_2)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '21', 채널 번호(#CHANNEL)가 '2', 플레인 번호(#PLANE)가 '2', 페이지 번호(#PAGE)가 '21_2'인 배드 블록 테이블이 생성될 수 있다.
제22 메모리 블록(BLK22)의 제22_2 페이지(PAGE22_2)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '22', 채널 번호(#CHANNEL)가 '2', 플레인 번호(#PLANE)가 '2', 페이지 번호(#PAGE)가 '22_2'인 배드 블록 테이블이 생성될 수 있다.
제32 메모리 블록(BLK32)의 제32_4 페이지(PAGE32_4)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '32', 채널 번호(#CHANNEL)가 '3', 플레인 번호(#PLANE)가 '3', 페이지 번호(#PAGE)가 '32_4'인 배드 블록 테이블이 생성될 수 있다.
제33 메모리 블록(BLK33)의 제33_4 페이지(PAGE33_4)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '33', 채널 번호(#CHANNEL)가 '3', 플레인 번호(#PLANE)가 '3', 페이지 번호(#PAGE)가 '33_4'인 배드 블록 테이블이 생성될 수 있다.
제41 메모리 블록(BLK41)의 제41_2 페이지(PAGE41_2)에 프로그램 페일이 발생했기 때문에, 메모리 블록 번호(#BLOCK)가 '41', 채널 번호(#CHANNEL)가 '4', 플레인 번호(#PLANE)가 '4', 페이지 번호(#PAGE)가 '41_2'인 배드 블록 테이블이 생성될 수 있다.
배드 블록 테이블이 생성되면, 배드 블록 테이블을 기초로 배드 블록 내 재활용되는 페이지들이 결정될 수 있다. 즉, 배드 블록 처리된 제12, 제13, 제21, 제22, 제32, 제33 및 제41 메모리 블록(BLK12, BLK13, BLK21, BLK22, BLK32, BLK33, BLK41)에 포함된 페이지들이 재활용될 수 있다.
재활용되는 페이지들을 결정하는 방법에 대해서는 도 12 내지 도 17을 통해 보다 상세히 설명하도록 한다.
도 12는 배드 블록이 발생된 실시 예를 나타낸 도면이다.
도 11 및 도 12를 참조하면, 도 12는 도 11의 배드 블록 테이블을 기초로 프로그램 동작이 페일된 페이지를 도시한다.
도 12는 각 플레인에 포함된 메모리 블록들 중 일부 메모리 블록들만 도시하는 것으로 가정한다.
실시 예에서, 제1 플레인(PLANE1)에 포함된 메모리 블록들 중 제12 및 제13 메모리 블록(BLK12, BLK13)이 배드 블록 처리될 수 있다.
도 11을 참조하면, 제12 메모리 블록(BLK12)에 포함된 페이지들(PAGE12_1~PAGE12_6) 중 제12_4 페이지(PAGE12_4)에 수행된 프로그램 동작이 페일되었고, 제13 메모리 블록(BLK13)에 포함된 페이지들(PAGE13_1~PAGE13_6) 중 제13_4 페이지(PAGE13_4)에 수행된 프로그램 동작이 페일되었다. 따라서, 제12_4 페이지(PAGE12_4) 및 제13_4 페이지(PAGE13_4)에 수행된 프로그램 동작이 페일되었기 때문에, 제12 및 제13 메모리 블록(BLK12, BLK13)이 배드 블록 처리될 수 있다.
실시 예에서, 제2 플레인(PLANE2)에 포함된 메모리 블록들 중 제21 및 제22 메모리 블록(BLK21, BLK22)이 배드 블록 처리될 수 있다.
도 11을 참조하면, 제21 메모리 블록(BLK21)에 포함된 페이지들(PAGE21_1~PAGE21_6) 중 제21_2 페이지(PAGE21_2)에 수행된 프로그램 동작이 페일되었고, 제22 메모리 블록(BLK22)에 포함된 페이지들(PAGE22_1~PAGE22_6) 중 제22_2 페이지(PAGE22_2)에 수행된 프로그램 동작이 페일되었다. 따라서, 제21_2 페이지(PAGE21_2) 및 제22_2 페이지(PAGE22_2)에 수행된 프로그램 동작이 페일되었기 때문에, 제21 및 제22 메모리 블록(BLK21, BLK22)이 배드 블록 처리될 수 있다.
실시 예에서, 제3 플레인(PLANE3)에 포함된 메모리 블록들 중 제32 및 제33 메모리 블록(BLK32, BLK33)이 배드 블록 처리될 수 있다.
도 11을 참조하면, 제32 메모리 블록(BLK32)에 포함된 페이지들(PAGE32_1~PAGE32_6) 중 제32_4 페이지(PAGE32_4)에 수행된 프로그램 동작이 페일되었고, 제33 메모리 블록(BLK33)에 포함된 페이지들(PAGE33_1~PAGE33_6) 중 제33_4 페이지(PAGE33_4)에 수행된 프로그램 동작이 페일되었다. 따라서, 제32_4 페이지(PAGE32_4) 및 제33_4 페이지(PAGE33_4)에 수행된 프로그램 동작이 페일되었기 때문에, 제32 및 제33 메모리 블록(BLK32, BLK33)이 배드 블록 처리될 수 있다.
실시 예에서, 제4 플레인(PLANE4)에 포함된 메모리 블록들 중 제41 메모리 블록(BLK41)이 배드 블록 처리될 수 있다.
도 11을 참조하면, 제41 메모리 블록(BLK41)에 포함된 페이지들(PAGE41_1~PAGE41_6) 중 제41_2 페이지(PAGE41_2)에 수행된 프로그램 동작이 페일되었다. 따라서, 제41_2 페이지(PAGE41_2)에 수행된 프로그램 동작이 페일되었기 때문에, 제41 메모리 블록(BLK41)이 배드 블록 처리될 수 있다.
도 13은 제1 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 12 및 도 13을 참조하면, 도 13은, 도 12에서, 제1 플레인(PLANE1)에 포함된 페이지들 중 특정 페이지에 수행된 프로그램 동작이 페일되어 배드 블록 처리된 메모리 블록에 포함된 페이지들을 재활용하기 위해, 재활용되는 페이지들을 결정하는 방법을 도시한다.
실시 예에서, 프로그램 페일 또는 리드 페일이 발생한 페이지와 인접한 페이지에는 프로그램 페일 또는 리드 페일이 발생할 가능성이 높다. 즉, 디스터브 현상으로 인해, 동작의 페일이 발생된 페이지와 인접한 페이지들에는 다시 동작의 페일이 발생될 우려가 있기 때문에, 재활용 대상에서 제외될 필요가 있다.
따라서, 제1 플레인(PLANE1)의 제12 메모리 블록(BLK12)에 포함된 페이지들(PAGE12_1~PAGE12_6) 중 프로그램 페일이 발생된 제12_4 페이지(PAGE12_4)와 인접한 제12_3 및 제12_5 페이지(PAGE12_3, PAGE12_5)는 재활용 대상에서 제외될 수 있다.
나아가, 제1 플레인(PLANE1)의 제12 메모리 블록(BLK12)뿐만 아니라, 제1 플레인(PLANE1)의 제12 메모리 블록(BLK12)과 인접한 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)에 포함된 페이지들(PAGE22_1~PAGE22_6) 중 일부가 재활용 대상에서 제외될 수 있다.
구체적으로, 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)에 포함된 페이지들(PAGE22_1~PAGE22_6) 중 프로그램 페일이 발생된 제12_4 페이지(PAGE12_4)와 인접한 제22_4 페이지(PAGE22_4), 제22_4 페이지(PAGE22_4)와 인접한 제22_3 및 제22_5 페이지(PAGE22_3, PAGE22_5)가 재활용 대상에서 제외될 수 있다.
위에서 설명된 바와 같이, 제1 플레인(PLANE1)의 제13 메모리 블록(BLK13)에 포함된 페이지들(PAGE13_1~PAGE13_6) 중 프로그램 페일이 발생된 제13_4 페이지(PAGE13_4)와 인접한 제13_3 및 제13_5 페이지(PAGE13_3, PAGE13_5)는 재활용 대상에서 제외될 수 있다.
또, 제1 플레인(PLANE1)의 제13 메모리 블록(BLK13)과 인접한 제2 플레인(PLANE2)의 제23 메모리 블록(BLK23)에 포함된 페이지들(PAGE23_1~PAGE23_6) 중 프로그램 페일이 발생된 제13_4 페이지(PAGE13_4)와 인접한 제23_4 페이지(PAGE23_4), 제23_4 페이지(PAGE23_4)와 인접한 제23_3 및 제23_5 페이지(PAGE23_3, PAGE23_5)가 재활용 대상에서 제외될 수 있다.
결과적으로, 프로그램 페일이 발생된 제12_4 페이지(PAGE12_4) 및 제13_4 페이지(PAGE13_4)와 인접한 페이지들이 재활용 대상에서 제외될 수 있다. 이때, 프로그램 페일이 발생된 페이지들을 포함하는 제1 플레인(PLANE1) 뿐만 아니라, 제2 플레인(PLANE2)에 포함된 페이지들 중 일부가 제외될 수 있다.
도 14는 제2 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 12 및 도 14를 참조하면, 도 14는, 도 12에서, 제2 플레인(PLANE2)에 포함된 페이지들 중 특정 페이지에 수행된 프로그램 동작이 페일되어 배드 블록 처리된 메모리 블록에 포함된 페이지들을 재활용하기 위해, 재활용되는 페이지들을 결정하는 방법을 도시한다.
실시 예에서, 프로그램 페일 또는 리드 페일이 발생한 페이지와 인접한 페이지에는 프로그램 페일 또는 리드 페일이 발생할 가능성이 높다. 즉, 디스터브 현상으로 인해, 동작의 페일이 발생된 페이지와 인접한 페이지들에는 다시 동작의 페일이 발생될 우려가 있기 때문에, 재활용 대상에서 제외될 필요가 있다.
따라서, 제2 플레인(PLANE2)의 제21 메모리 블록(BLK21)에 포함된 페이지들(PAGE21_1~PAGE21_6) 중 프로그램 페일이 발생된 제21_2 페이지(PAGE21_2)와 인접한 제21_1 및 제21_3 페이지(PAGE21_1, PAGE21_3)는 재활용 대상에서 제외될 수 있다.
나아가, 제2 플레인(PLANE2)의 제21 메모리 블록(BLK21)뿐만 아니라, 제2 플레인(PLANE2)의 제21 메모리 블록(BLK21)과 인접한 제1 플레인(PLANE1)의 제11 메모리 블록(BLK11)에 포함된 페이지들(PAGE11_1~PAGE11_6) 및 제3 플레인(PLANE3)의 제31 메모리 블록(BLK31)에 포함된 페이지들(PAGE31_1~PAGE31_6) 중 일부가 재활용 대상에서 제외될 수 있다.
구체적으로, 제1 플레인(PLANE1)의 제11 메모리 블록(BLK11)에 포함된 페이지들(PAGE11_1~PAGE11_6) 중 프로그램 페일이 발생된 제21_2 페이지(PAGE21_2)와 인접한 제11_2 페이지(PAGE11_2), 제11_2 페이지(PAGE11_2)와 인접한 제11_1 및 제11_3 페이지(PAGE11_1, PAGE11_3)가 재활용 대상에서 제외될 수 있다. 또, 제3 플레인(PLANE3)의 제31 메모리 블록(BLK31)에 포함된 페이지들(PAGE31_1~PAGE31_6) 중 프로그램 페일이 발생된 제21_2 페이지(PAGE21_2)와 인접한 제31_2 페이지(PAGE31_2), 제31_2 페이지(PAGE31_2)와 인접한 제31_1 및 제31_3 페이지(PAGE31_1, PAGE31_3)가 재활용 대상에서 제외될 수 있다.
위에서 설명된 바와 같이, 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)에 포함된 페이지들(PAGE22_1~PAGE22_6) 중 프로그램 페일이 발생된 제22_2 페이지(PAGE22_2)와 인접한 제22_1 및 제22_3 페이지(PAGE22_1, PAGE22_3)는 재활용 대상에서 제외될 수 있다.
또, 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)과 인접한 제1 플레인(PLANE1)의 제12 메모리 블록(BLK12)에 포함된 페이지들(PAGE12_1~PAGE12_6) 중 프로그램 페일이 발생된 제22_2 페이지(PAGE22_2)와 인접한 제12_2 페이지(PAGE12_2), 제12_2 페이지(PAGE12_2)와 인접한 제12_1 및 제12_3 페이지(PAGE12_1, PAGE12_3), 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)과 인접한 제3 플레인(PLANE3)의 제32 메모리 블록(BLK32)에 포함된 페이지들(PAGE32_1~PAGE32_6) 중 프로그램 페일이 발생된 제22_2 페이지(PAGE22_2)와 인접한 제32_2 페이지(PAGE32_2), 제32_2 페이지(PAGE32_2)와 인접한 제32_1 및 제32_3 페이지(PAGE32_1, PAGE32_3)가 재활용 대상에서 제외될 수 있다.
결과적으로, 프로그램 페일이 발생된 제21_2 페이지(PAGE21_2) 및 제22_2 페이지(PAGE22_2)와 인접한 페이지들이 재활용 대상에서 제외될 수 있다. 이때, 프로그램 페일이 발생된 페이지들을 포함하는 제2 플레인(PLANE2) 뿐만 아니라, 제1 및 제3 플레인(PLANE1, PLANE3)에 포함된 페이지들 중 일부가 제외될 수 있다.
도 15는 제3 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 12 및 도 15를 참조하면, 도 15는, 도 12에서, 제3 플레인(PLANE3)에 포함된 페이지들 중 특정 페이지에 수행된 프로그램 동작이 페일되어 배드 블록 처리된 메모리 블록에 포함된 페이지들을 재활용하기 위해, 재활용되는 페이지들을 결정하는 방법을 도시한다.
실시 예에서, 프로그램 페일 또는 리드 페일이 발생한 페이지와 인접한 페이지에는 프로그램 페일 또는 리드 페일이 발생할 가능성이 높다. 즉, 디스터브 현상으로 인해, 동작의 페일이 발생된 페이지와 인접한 페이지들에는 다시 동작의 페일이 발생될 우려가 있기 때문에, 재활용 대상에서 제외될 필요가 있다.
따라서, 제3 플레인(PLANE3)의 제32 메모리 블록(BLK32)에 포함된 페이지들(PAGE232_1~PAGE32_6) 중 프로그램 페일이 발생된 제32_4 페이지(PAGE32_4)와 인접한 제32_3 및 제32_5 페이지(PAGE32_3, PAGE32_5)는 재활용 대상에서 제외될 수 있다.
나아가, 제3 플레인(PLANE3)의 제32 메모리 블록(BLK32)뿐만 아니라, 제3 플레인(PLANE3)의 제32 메모리 블록(BLK32)과 인접한 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)에 포함된 페이지들(PAGE22_1~PAGE22_6) 및 제4 플레인(PLANE4)의 제42 메모리 블록(BLK42)에 포함된 페이지들(PAGE42_1~PAGE42_6) 중 일부가 재활용 대상에서 제외될 수 있다.
구체적으로, 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)에 포함된 페이지들(PAGE22_1~PAGE22_6) 중 프로그램 페일이 발생된 제32_4 페이지(PAGE32_4)와 인접한 제22_4 페이지(PAGE22_4), 제22_4 페이지(PAGE22_4)와 인접한 제22_3 및 제22_5 페이지(PAGE22_3, PAGE22_5)가 재활용 대상에서 제외될 수 있다. 또, 제4 플레인(PLANE4)의 제42 메모리 블록(BLK42)에 포함된 페이지들(PAGE42_1~PAGE42_6) 중 프로그램 페일이 발생된 제32_2 페이지(PAGE32_2)와 인접한 제42_4 페이지(PAGE42_4), 제42_4 페이지(PAGE42_4)와 인접한 제42_3 및 제42_5 페이지가 재활용 대상에서 제외될 수 있다.
위에서 설명된 바와 같이, 제3 플레인(PLANE3)의 제33 메모리 블록(BLK33)에 포함된 페이지들(PAGE33_1~PAGE33_6) 중 프로그램 페일이 발생된 제33_4 페이지(PAGE33_4)와 인접한 제33_3 및 제33_5 페이지(PAGE33_3, PAGE33_5)는 재활용 대상에서 제외될 수 있다.
또, 제3 플레인(PLANE3)의 제33 메모리 블록(BLK33)과 인접한 제2 플레인(PLANE2)의 제23 메모리 블록(BLK23)에 포함된 페이지들(PAGE23_1~PAGE23_6) 중 프로그램 페일이 발생된 제33_4 페이지(PAGE33_4)와 인접한 제23_4 페이지(PAGE23_4), 제23_4 페이지(PAGE23_4)와 인접한 제23_3 및 제23_5 페이지(PAGE23_3, PAGE23_5), 제3 플레인(PLANE3)의 제33 메모리 블록(BLK33)과 인접한 제4 플레인(PLANE4)의 제43 메모리 블록(BLK43)에 포함된 페이지들(PAGE43_1~PAGE43_6) 중 프로그램 페일이 발생된 제33_4 페이지(PAGE33_4)와 인접한 제43_4 페이지(PAGE43_4), 제43_4 페이지(PAGE43_4)와 인접한 제43_3 및 제43_5 페이지(PAGE43_3, PAGE43_5)가 재활용 대상에서 제외될 수 있다.
결과적으로, 프로그램 페일이 발생된 제32_4 페이지(PAGE32_4) 및 제33_4 페이지(PAGE33_4)와 인접한 페이지들이 재활용 대상에서 제외될 수 있다. 이때, 프로그램 페일이 발생된 페이지들을 포함하는 제3 플레인(PLANE3) 뿐만 아니라, 제2 및 제4 플레인(PLANE2, PLANE4)에 포함된 페이지들 중 일부가 제외될 수 있다.
도 16은 제4 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 대상에서 제외되는 페이지들을 설명하기 위한 도면이다.
도 12 및 도 16을 참조하면, 도 16은, 도 12에서, 제4 플레인(PLANE4)에 포함된 페이지들 중 특정 페이지에 수행된 프로그램 동작이 페일되어 배드 블록 처리된 메모리 블록에 포함된 페이지들을 재활용하기 위해, 재활용되는 페이지들을 결정하는 방법을 도시한다.
실시 예에서, 프로그램 페일 또는 리드 페일이 발생한 페이지와 인접한 페이지에는 프로그램 페일 또는 리드 페일이 발생할 가능성이 높다. 즉, 디스터브 현상으로 인해, 동작의 페일이 발생된 페이지와 인접한 페이지들에는 다시 동작의 페일이 발생될 우려가 있기 때문에, 재활용 대상에서 제외될 필요가 있다.
따라서, 제4 플레인(PLANE4)의 제41 메모리 블록(BLK41)에 포함된 페이지들(PAGE41_1~PAGE41_6) 중 프로그램 페일이 발생된 제41_2 페이지(PAGE41_2)와 인접한 제41_1 및 제41_3 페이지(PAGE41_1, PAGE41_3)는 재활용 대상에서 제외될 수 있다.
나아가, 제4 플레인(PLANE4)의 제41 메모리 블록(BLK41)뿐만 아니라, 제4 플레인(PLANE4)의 제41 메모리 블록(BLK41)과 인접한 제3 플레인(PLANE3)의 제31 메모리 블록(BLK31)에 포함된 페이지들(PAGE31_1~PAGE31_6) 중 일부가 재활용 대상에서 제외될 수 있다.
구체적으로, 제3 플레인(PLANE3)의 제31 메모리 블록(BLK31)에 포함된 페이지들(PAGE31_1~PAGE31_6) 중 프로그램 페일이 발생된 제41_2 페이지(PAGE41_2)와 인접한 제31_2 페이지(PAGE31_2), 제31_2 페이지(PAGE31_2)와 인접한 제31_1 및 제31_3 페이지(PAGE31_1, PAGE31_3)가 재활용 대상에서 제외될 수 있다.
결과적으로, 프로그램 페일이 발생된 제41_2 페이지(PAGE41_2)와 인접한 페이지들이 재활용 대상에서 제외될 수 있다. 이때, 프로그램 페일이 발생된 페이지를 포함하는 제4 플레인(PLANE4) 뿐만 아니라, 제3 플레인(PLANE3)에 포함된 페이지들 중 일부가 제외될 수 있다.
도 17은 제1 내지 제4 플레인에 포함된 배드 블록들을 재활용할 때, 재활용 되는 페이지들을 설명하기 위한 도면이다.
도 17을 참조하면, 도 17은 도 13 내지 도 16에서 재활용 대상에서 제외되는 것으로 결정된 페이지들을 제외한 페이지들을 도시한다.
실시 예에서, 제1 플레인(PLANE1)의 제12 메모리 블록(BLK12)에 포함된 페이지들 중 제12_4 페이지(PAGE12_4), 제1 플레인(PLANE1)의 제13 메모리 블록(BLK13)에 포함된 페이지들 중 제13_4 페이지(PAGE13_4), 제2 플레인(PLANE2)의 제21 메모리 블록(BLK21)에 포함된 페이지들 중 제21_2 페이지(PAGE21_2), 제2 플레인(PLANE2)의 제22 메모리 블록(BLK22)에 포함된 페이지들 중 제22_2 페이지(PAGE22_2), 제3 플레인(PLANE3)의 제32 메모리 블록(BLK32)에 포함된 페이지들 중 제32_4 페이지(PAGE32_4), 제3 플레인(PLANE3)의 제33 메모리 블록(BLK33)에 포함된 페이지들 중 제33_4 페이지(PAGE33_4), 제4 플레인(PLANE4)의 제41 메모리 블록(BLK41)에 포함된 페이지들 중 제41_2 페이지(PAGE41_2)에 프로그램 동작의 페일이 발생될 수 있다.
또, 위 프로그램 페일이 발생된 페이지들에 인접한 페이지들은 재활용 대상에서 제외될 수 있다.
따라서, 메모리 컨트롤러(도 4의 200)에 포함된 배드 블록 제어부(도 4의 220)는, 플래시 변환 계층(도 4의 210)으로부터 수신된 디바이스 헬스 디스크립터(도 4의 DHD)를 기초로 메모리 장치(도 4의 100)의 수명을 판단하고, 판단된 메모리 장치(도 4의 100)의 수명이 위험 수준인 경우, 메모리 장치로부터 수신된 배드 블록 정보(도 4의 BB_INF)를 기초로 생성된 재활용 정보(도 4의 RECYCLING_INF)를 기초로 배드 블록에 포함된 페이지들을 재활용할 수 있다.
따라서, 제1 플레인(PLANE1)에서 배드 블록 처리된 제12 메모리 블록(BLK12)에 포함된 페이지들 중 제12_6 페이지(PAGE12_6), 제13 메모리 블록(BLK13)에 포함된 페이지들 중 제13_1, 13_2 및 13_6 페이지(PAGE13_1, PAGE13_2, PAGE13_6)가 재활용될 수 있다.
제2 플레인(PLANE2)의 경우, 배드 블록 처리된 제21 메모리 블록(BLK21)에 포함된 페이지들 중 제21_4 내지 제21_6 페이지(PAGE21_4~PAGE21_6), 제22 메모리 블록(BLK22)에 포함된 페이지들 중 제22_6 페이지(PAGE22_6)가 재활용될 수 있다.
제3 플레인(PLANE3)의 경우, 배드 블록 처리된 제32 메모리 블록(BLK32)에 포함된 페이지들 중 제32_6 페이지(PAGE32_6), 제33 메모리 블록(BLK33)에 포함된 페이지들 중 제33_1, 제33_2 및 제33_6 페이지(PAGE33_1, PAGE33_2, PAGE33_6)가 재활용될 수 있다.
제4 플레인(PLANE4)의 경우, 배드 블록 처리된 제41 메모리 블록(BLK41)에 포함된 페이지들 중 제41_4 내지 제41_6 페이지(PAGE41_4, PAGE41_6)가 재활용될 수 있다.
도 18은 소거 동작이 페일된 경우, 재활용 대상에서 제외되는 메모리 블록들을 설명하기 위한 도면이다.
도 6 및 도 18을 참조하면, 도 18은 도 6의 메모리 셀 어레이(도 6의 110)를 도시한다.
실시 예에서, 프로그램 동작이 수행된 후, 프로그램 동작이 수행된 메모리 블록이 소거될 수 있다. 그러나, 소거 동작이 페일될 수 있다.
도 18을 참조하면, 제1 내지 제4 플레인(PLANE1~4)에 포함된 메모리 블록들 중 제12, 제13, 제21, 제22, 제32, 제33, 제41 메모리 블록(BLK12, BLK13, BLK21, BLK22, BLK32, BLK33, BLK41)에 수행된 소거 동작이 페일될 수 있다. 소거 동작이 페일된 경우, 해당 메모리 블록을 배드 블록 처리하고 다른 메모리 블록으로 대체되지 않을 수 있다.
소거 동작이 페일된 경우, 프로그램 동작 또는 리드 동작이 페일된 경우와 달리, 페일된 메모리 블록에 포함된 페이지들을 재활용되지 않을 수 없다. 소거 동작은 메모리 블록 단위로 수행되기 때문에, 소거 동작이 페일되면 해당 메모리 블록 내 모든 페이지들에 저장된 데이터를 신뢰할 수 없기 때문이다.
나아가, 소거 동작이 페일된 메모리 블록이 포함된 슈퍼 블록 내 모든 메모리 블록들을 사용하지 않을 수 있다.
예를 들면, 도 18에서, 제12 메모리 블록(BLK12), 제22 메모리 블록(BLK22) 또는 제32 메모리 블록(BLK32)에 수행된 소거 동작이 페일되었기 때문에, 제2 슈퍼 블록(SUPER_BLOCK2) 내 메모리 블록들을 모두 사용하지 않을 수 있다. 또, 제13 메모리 블록(BLK13) 또는 제33 메모리 블록(BLK33)에 수행된 소거 동작이 페일되었기 때문에, 제3 슈퍼 블록(SUPER_BLOCK3) 내 메모리 블록들을 모두 사용하지 않을 수 있다. 또, 제21 메모리 블록(BLK21) 또는 제41 메모리 블록(BLK41)에 수행된 소거 동작이 페일되었기 때문에, 제1 슈퍼 블록(SUPER_BLOCK1) 내 메모리 블록들을 모두 사용하지 않을 수 있다.
따라서, 제1 슈퍼 블록(SUPER_BLOCK1)에 포함된 메모리 블록들 중 제21 및 제41 메모리 블록(BLK21, BLK41)에 대한 소거 동작이 페일되었기 때문에, 제11 및 제31 메모리 블록(BLK11, BLK31)이 배드 블록 처리되더라도, 제11 및 제31 메모리 블록(BLK11, BLK31)에 포함된 페이지들은 재활용되지 않을 수 있다.
제2 슈퍼 블록(SUPER_BLOCK2)의 경우, 제2 슈퍼 블록(SUPER_BLOCK2)에 포함된 메모리 블록들 중 제12, 제22 및 제32 메모리 블록(BLK12, BLK22, BLK32)에 대한 소거 동작이 페일되었기 때문에, 제42 메모리 블록(BLK42)이 배드 블록 처리되더라도 제42 메모리 블록(BLK42)에 포함된 페이지들은 재활용되지 않을 수 있다.
제3 슈퍼 블록(SUPER_BLOCK3)의 경우, 제3 슈퍼 블록(SUPER_BLOCK3)에 포함된 메모리 블록들 중 제13 및 제33 메모리 블록(BLK12, BLK33)에 대한 소거 동작이 페일되었기 때문에, 제23 및 제43 메모리 블록(BLK23, BLK43)이 배드 블록 처리되더라도 제23 및 제43 메모리 블록(BLK23, BLK43)에 포함된 페이지들은 재활용되지 않을 수 있다.
도 19는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 19를 참조하면, S1901 단계에서, 메모리 컨트롤러는 메모리 장치로부터 디바이스 정보를 수신할 수 있다. 디바이스 정보는 메모리 장치에 수행된 프로그램 동작 및 소거 동작의 횟수, 메모리 장치에 포함된 예비 블록들의 수, 메모리 장치에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다. 디바이스 정보는 메모리 장치의 상태가 변경될 때, 또는 백그라운드 동작 시 또는 메모리 컨트롤러의 요청에 응답하여 메모리 장치로부터 출력될 수 있다.
S1903 단계에서, 메모리 컨트롤러는 메모리 장치로부터 수신된 디바이스 정보를 기초로 디바이스 헬스 디스크립터(device health descriptor, DHD)를 생성할 수 있다. 디바이스 헬스 디스크립터(DHD)는 메모리 장치에 대한 정보를 나타내는 복수의 필드들로 구성될 수 있다.
예를 들면, 디바이스 헬스 디스크립터(DHD)는 메모리 장치 내 잔여 예비 블록들의 수를 기초로 결정된 메모리 장치 수명을 나타내는 필드, 프로그램/소거 동작이 수행된 횟수를 기초로 판단된 메모리 장치의 잔여 수명을 나타내는 필드, 메모리 장치에 수행된 리프레시 동작의 수행 횟수를 나타내는 필드 등으로 구성될 수 있다.
디바이스 정보를 기초로 디바이스 헬스 디스크립터(DHD)가 생성된 후, 메모리 장치에 수행된 동작이 페일되어, 배드 블록이 발생될 수 있다(S1905). 이 때, 메모리 컨트롤러는 디바이스 헬스 디스크립터(DHD)에 포함된 필드들 중 특정 필드를 기초로 배드 블록에 포함된 페이지들 중 페일되지 않은 페이지들의 재활용 여부를 결정할 수 있다.
S1907 단계에서, 메모리 컨트롤러는 디바이스 헬스 디스크립터(DHD)의 제1 디바이스 수명 필드를 기초로 판단된 메모리 장치의 수명이 위험 수준인지 여부를 판단할 수 있다. 이 때, 제1 디바이스 수명 필드는 디바이스 헬스 디스크립터(DHD)에 포함된 복수의 필드들 중 메모리 장치 내 잔여 예비 블록들의 수를 기초로 결정되는 메모리 장치의 수명을 나타내는 필드일 수 있다.
제1 디바이스 수명 필드가 메모리 장치의 수명이 위험 수준임을 나타내면(Y), 메모리 컨트롤러는 메모리 장치 내 배드 블록에 포함된 페이지들을 재활용할 것을 결정할 수 있다(S1911). 즉, 배드 블록에 포함된 페이지들을 재활용함으로써, 메모리 장치의 수명이 좀 더 연장될 수 있다.
그러나, 제1 디바이스 수명 필드가 메모리 장치의 수명이 위험 수준임을 나타내지 않으면(N), 즉, 메모리 장치의 수명이 노멀 수준 또는 경고 수준임을 나타내면, 메모리 컨트롤러는 메모리 장치 내 배드 블록에 포함된 페이지들을 재활용하지 않고, 메모리 장치 내 예비 블록을 사용할 수 있다(S1913). 메모리 장치의 수명이 아직 위험 수준이 아니기 때문에, 메모리 컨트롤러는 동작이 페일된 메모리 블록을 예비 블록으로 대체할 수 있다.
도 20은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 20을 참조하면, S1907 단계에서, 메모리 컨트롤러는 디바이스 헬스 디스크립터(DHD)의 제1 디바이스 수명 필드를 기초로 판단된 메모리 장치의 수명이 위험 수준인지 여부를 판단할 수 있다. 이 때, 제1 디바이스 수명 필드는 디바이스 헬스 디스크립터(DHD)에 포함된 복수의 필드들 중 메모리 장치 내 잔여 예비 블록들의 수를 기초로 결정되는 메모리 장치의 수명을 나타내는 필드일 수 있다.
제1 디바이스 수명 필드가 메모리 장치의 수명이 위험 수준임을 나타내면(Y), 메모리 컨트롤러는 메모리 장치 내 배드 블록에 포함된 페이지들을 재활용하여 프로그램 동작을 수행할 것을 결정할 수 있다.
먼저, S2003 단계에서, 프로그램 동작이 페일된 페이지와 인접한 페이지들을 재활용되지 않는 페이지들로 결정할 수 있다. 이 때, 재활용되지 않는 페이지들은 페일된 페이지를 포함하는 메모리 블록뿐만 아니라, 해당 메모리 블록과 인접한 메모리 블록에 포함된 페이지들 중 일부를 포함할 수 있다.
재활용되지 않는 페이지들이 결정되면, 메모리 컨트롤러는 배드 블록에 포함된 페이지들 중 재활용되는 페이지들에 프로그램 동작을 재 수행할 것을 지시할 수 있다. 따라서, 메모리 장치는 배드 블록에 포함된 페이지들 중 재활용되는 페이지들에 프로그램 동작을 재 수행할 수 있다. 즉, 배드 블록에 포함된 페이지들을 재활용함으로써, 메모리 장치의 수명이 좀 더 연장될 수 있다.
그러나, 제1 디바이스 수명 필드가 메모리 장치의 수명이 위험 수준임을 나타내지 않으면(N), 즉, 메모리 장치의 수명이 노멀 수준 또는 경고 수준임을 나타내면, 메모리 컨트롤러는 예비 블록에 포함된 페이지들에 프로그램 동작을 재 수행할 것을 지시할 수 있다.
따라서, 메모리 컨트롤러는 메모리 장치 내 배드 블록에 포함된 페이지들을 재활용하지 않고, 메모리 장치 내 예비 블록을 사용할 것을 지시할 수 있다. 즉, 메모리 장치의 수명이 아직 위험 수준이 아니기 때문에, 메모리 컨트롤러는 동작이 페일된 메모리 블록을 예비 블록으로 대체할 수 있다.
도 21은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 20을 참조하면, S1907 단계에서, 메모리 컨트롤러는 디바이스 헬스 디스크립터(DHD)의 제1 디바이스 수명 필드를 기초로 판단된 메모리 장치의 수명이 위험 수준인지 여부를 판단할 수 있다. 이 때, 제1 디바이스 수명 필드는 디바이스 헬스 디스크립터(DHD)에 포함된 복수의 필드들 중 메모리 장치 내 잔여 예비 블록들의 수를 기초로 결정되는 메모리 장치의 수명을 나타내는 필드일 수 있다.
제1 디바이스 수명 필드가 메모리 장치의 수명이 위험 수준임을 나타내면(Y), 메모리 컨트롤러는 소거 동작이 페일된 메모리 블록을 배드 블록 처리 후 재활용 되지 않는 메모리 블록들 결정할 수 있다(S2103).
예를 들면, 소거 동작이 페일된 메모리 블록들이 포함된 슈퍼 블록 내 메모리 블록들이 모두 재활용되지 않을 수 있다. 따라서, 해당 슈퍼 블록 내 메모리 블록들이 배드 블록 처리된다고 하더라고, 배드 블록 처리된 메모리 블록들에 포함된 페이지들은 재활용되지 않을 수 있다.
그러나, 제1 디바이스 수명 필드가 메모리 장치의 수명이 위험 수준임을 나타내지 않으면(N), 즉, 메모리 장치의 수명이 노멀 수준 또는 경고 수준임을 나타내면, 메모리 컨트롤러는 소거 동작이 페일된 메모리 블록을 배드 블록 처리할 수 있다. 결과적으로, 메모리 장치의 수명이 위험 수준이 아니면, 배드 블록 내 재활용되는 페이지들을 결정하지 않을 수 있다.
도 22는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 22를 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
실시 예에서, 프로세서(1010)는 메모리 장치(도 4의 100)로부터 디바이스 정보를 수신하여 디바이스 헬스 디스크립터(device health descriptor; DHD)를 생성할 수 있다. 디바이스 정보는 메모리 장치(도 4의 100)에 수행된 프로그램 동작 및 소거 동작의 횟수, 메모리 장치(도 4의 100)에 포함된 예비 블록들의 수, 메모리 장치(도 4의 100)에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다.
또, 디바이스 헬스 디스크립터(DHD)는 복수의 필드들로 구성될 수 있으며, 복수의 필드들 중 어느 하나는 메모리 장치(도 4의 100) 내 잔여 예비 블록들의 수를 기초로 결정된 메모리 장치(도 4의 100)의 수명에 관한 제1 디바이스 수명을 나타낼 수 있다.
이 후, 프로세서(1010)는 디바이스 헬스 디스크립터(DHD)에 포함된 제1 디바이스 수명을 나타내는 필드를 기초로 배드 블록에 포함된 페이지들의 재활용 유무를 결정할 수 있다. 예를 들면, 제1 디바이스 수명을 나타내는 필드가 위험 수준을 나타내는 경우, 프로세서(1010)는 배드 블록에 포함된 페이지들의 재활용할 것을 결정할 수 있다. 이 때, 위험 수준은 메모리 장치(도 4의 100) 내 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
나아가, 배드 블록에 포함된 페이지들 중 페일된 페이지 및 페일된 페이지와 인접한 페이지들을 제외한 페이지들이 재활용되는 것으로 결정될 수 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 23은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 23을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(도 1의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 메모리 장치(2200)로부터 디바이스 정보를 수신하여 디바이스 헬스 디스크립터(device health descriptor; DHD)를 생성할 수 있다. 디바이스 정보는 메모리 장치(2200)에 수행된 프로그램 동작 및 소거 동작의 횟수, 메모리 장치(2200)에 포함된 예비 블록들의 수, 메모리 장치(2200)에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다.
또, 디바이스 헬스 디스크립터(DHD)는 복수의 필드들로 구성될 수 있으며, 복수의 필드들 중 어느 하나는 메모리 장치(2200) 내 잔여 예비 블록들의 수를 기초로 결정된 메모리 장치(2200)의 수명에 관한 제1 디바이스 수명을 나타낼 수 있다.
이 후, 메모리 컨트롤러(2100)는 디바이스 헬스 디스크립터(DHD)에 포함된 제1 디바이스 수명을 나타내는 필드를 기초로 배드 블록에 포함된 페이지들의 재활용 유무를 결정할 수 있다. 예를 들면, 제1 디바이스 수명을 나타내는 필드가 위험 수준을 나타내는 경우, 메모리 컨트롤러(2100)는 배드 블록에 포함된 페이지들의 재활용할 것을 결정할 수 있다. 이 때, 위험 수준은 메모리 장치(2200) 내 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
나아가, 배드 블록에 포함된 페이지들 중 페일된 페이지 및 페일된 페이지와 인접한 페이지들을 제외한 페이지들이 재활용되는 것으로 결정될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 24는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 24를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)로부터 디바이스 정보를 수신하여 디바이스 헬스 디스크립터(device health descriptor; DHD)를 생성할 수 있다. 디바이스 정보는 복수의 플래시 메모리들(3221~322n)에 수행된 프로그램 동작 및 소거 동작의 횟수, 복수의 플래시 메모리들(3221~322n)에 포함된 예비 블록들의 수, 복수의 플래시 메모리들(3221~322n)에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다.
또, 디바이스 헬스 디스크립터(DHD)는 복수의 필드들로 구성될 수 있으며, 복수의 필드들 중 어느 하나는 복수의 플래시 메모리들(3221~322n) 내 잔여 예비 블록들의 수를 기초로 결정된 복수의 플래시 메모리들(3221~322n)의 수명에 관한 제1 디바이스 수명을 나타낼 수 있다.
이 후, SSD 컨트롤러(3210)는 디바이스 헬스 디스크립터(DHD)에 포함된 제1 디바이스 수명을 나타내는 필드를 기초로 배드 블록에 포함된 페이지들의 재활용 유무를 결정할 수 있다. 예를 들면, 제1 디바이스 수명을 나타내는 필드가 위험 수준을 나타내는 경우, SSD 컨트롤러(3210)는 배드 블록에 포함된 페이지들의 재활용할 것을 결정할 수 있다. 이 때, 위험 수준은 복수의 플래시 메모리들(3221~322n) 내 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
나아가, 배드 블록에 포함된 페이지들 중 페일된 페이지 및 페일된 페이지와 인접한 페이지들을 제외한 페이지들이 재활용되는 것으로 결정될 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 25는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 25를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 스토리지 모듈(4400)에 프로그램될 데이터를 수신하고, 수신된 데이터를 저장할 수 있다. 애플리케이션 프로세서(4100)에 저장된 데이터는 저장된 순서대로 스토리지 모듈(4400)로 출력될 수 있다. 스토리지 모듈(4400)로 출력된 데이터는 스토리지 모듈(4400)의 페이지 버퍼에 저장될 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)로부터 디바이스 정보를 수신하여 디바이스 헬스 디스크립터(device health descriptor; DHD)를 생성할 수 있다. 디바이스 정보는 스토리지 모듈(4400)에 수행된 프로그램 동작 및 소거 동작의 횟수, 스토리지 모듈(4400)에 포함된 예비 블록들의 수, 스토리지 모듈(4400)에 수행된 리프레시 동작의 횟수에 관한 정보를 포함할 수 있다.
또, 디바이스 헬스 디스크립터(DHD)는 복수의 필드들로 구성될 수 있으며, 복수의 필드들 중 어느 하나는 스토리지 모듈(4400) 내 잔여 예비 블록들의 수를 기초로 결정된 스토리지 모듈(4400)의 수명에 관한 제1 디바이스 수명을 나타낼 수 있다.
이 후, 애플리케이션 프로세서(4100)는 디바이스 헬스 디스크립터(DHD)에 포함된 제1 디바이스 수명을 나타내는 필드를 기초로 배드 블록에 포함된 페이지들의 재활용 유무를 결정할 수 있다. 예를 들면, 제1 디바이스 수명을 나타내는 필드가 위험 수준을 나타내는 경우, 애플리케이션 프로세서(4100)는 배드 블록에 포함된 페이지들의 재활용할 것을 결정할 수 있다. 이 때, 위험 수준은 스토리지 모듈(4400) 내 잔여 예비 블록들의 수를 기초로 결정될 수 있다.
나아가, 배드 블록에 포함된 페이지들 중 페일된 페이지 및 페일된 페이지와 인접한 페이지들을 제외한 페이지들이 재활용되는 것으로 결정될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 플래시 변환 계층
220: 배드 블록 제어부
300: 호스트

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치로부터 수신된 디바이스 정보를 기초로 디바이스 헬스 디스크립터를 생성하는 플래시 변환 계층; 및
    상기 메모리 장치로부터 수신된 배드 블록 정보를 기초로 배드 블록 테이블을 생성하고, 상기 디바이스 헬스 디스크립터를 기초로 상기 배드 블록 테이블에 기록된 배드 블록들에 포함된 페이지들을 재활용하기 위한 재활용 정보를 생성하는 배드 블록 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 디바이스 헬스 디스크립터는,
    상기 디바이스 헬스 디스크립터의 크기를 나타내는 제1 필드, 상기 메모리 장치에 포함된 예비 블록들의 수를 기초로 판단된 상기 메모리 장치의 수명을 나타내는 제2 필드, 상기 메모리 장치에 수행된 프로그램 동작 및 소거 동작의 수행 주기를 기초로 판단된 상기 메모리 장치의 수명을 나타내는 제3 필드 및 상기 메모리 장치에 수행된 리플레시 동작의 수행 횟수를 나타내는 제4 필드를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 2항에 있어서,
    상기 제2 필드에 대응하는 값은 상기 메모리 장치에 포함된 예비 블록들 중 상기 배드 블록들을 대체하기 위해 사용된 예비 블록들을 제외한 잔여 예비 블록들의 수를 기초로 결정되는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 3항에 있어서,
    상기 제2 필드에 대응하는 값은 상기 메모리 장치의 수명이 노멀 수준임을 나타내는 제1 값, 상기 메모리 장치의 수명이 경고 수준임을 나타내는 제2 값 및 상기 메모리 장치의 수명이 위험 수준임을 나타내는 제3 값 중 어느 하나의 값인 것을 특징으로 하는 메모리 컨트롤러.
  5. 제 4항에 있어서,
    상기 잔여 예비 블록들의 수가 많을수록 상기 메모리 장치의 수명은 상기 노멀 수준이고, 상기 잔여 예비 블록들의 수가 적을수록 상기 메모리 장치의 수명은 상기 위험 수준인 것을 특징으로 하는 메모리 컨트롤러.
  6. 제 4항에 있어서, 상기 배드 블록 제어부는,
    상기 제2 필드에 대응하는 값이 상기 제3 값이면, 상기 재활용 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 1항에 있어서,
    상기 재활용 정보는 상기 배드 블록 테이블에 기록된 배드 블록들에 포함된 페이지들 중 동작이 페일된 페이지와 인접한 페이지들을 제외한 페이지들에 관한 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 7항에 있어서,
    상기 동작이 페일된 페이지와 인접한 페이지들은 상기 동작이 페일된 페이지가 속하는 플레인과 인접한 플레인들의 페이지들도 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 1항에 있어서, 상기 배드 블록 제어부는,
    상기 배드 블록 테이블에 기록된 배드 블록이 소거 동작의 페일로 인한 배드 블록이면, 상기 소거 동작의 페일로 인한 배드 블록이 속하는 그룹의 메모리 블록들을 제외하는 상기 재활용 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 재활용 정보를 기초로 상기 재활용 정보에 포함된 페이지들에 프로그램 동작을 수행할 것을 지시하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    상기 메모리 장치로부터 디바이스 정보를 수신하는 단계;
    상기 디바이스 정보를 기초로 디바이스 헬스 디스크립터를 생성하는 단계; 및
    상기 디바이스 헬스 디스크립터를 기초로 상기 메모리 장치 내 배드 블록들에 포함된 페이지들의 재활용 여부를 결정하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  12. 제 11항에 있어서, 상기 디바이스 헬스 디스크립터는,
    상기 디바이스 헬스 디스크립터의 크기를 나타내는 제1 필드, 상기 메모리 장치에 포함된 예비 블록들의 수를 기초로 판단된 상기 메모리 장치의 수명을 나타내는 제2 필드, 상기 메모리 장치에 수행된 프로그램 동작 및 소거 동작의 수행 주기를 기초로 판단된 상기 메모리 장치의 수명을 나타내는 제3 필드 및 상기 메모리 장치에 수행된 리플레시 동작의 수행 횟수를 나타내는 제4 필드를 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  13. 제 12항에 있어서, 상기 디바이스 헬스 디스크립터를 생성하는 단계에서,
    상기 제2 필드에 대응하는 값은 상기 메모리 장치에 포함된 예비 블록들 중 상기 배드 블록들을 대체하기 위해 사용된 예비 블록들을 제외한 잔여 예비 블록들의 수를 기초로 결정되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서,
    상기 제2 필드에 대응하는 값은 상기 메모리 장치의 수명이 노멀 수준임을 나타내는 제1 값, 상기 메모리 장치의 수명이 경고 수준임을 나타내는 제2 값 및 상기 메모리 장치의 수명이 위험 수준임을 나타내는 제3 값 중 어느 하나의 값인 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  15. 제 14항에 있어서,
    상기 잔여 예비 블록들의 수가 많을수록 상기 메모리 장치의 수명은 상기 노멀 수준이고, 상기 잔여 예비 블록들의 수가 적을수록, 상기 메모리 장치의 수명은 상기 위험 수준인 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  16. 제 14항에 있어서, 상기 메모리 장치 내 배드 블록들에 포함된 페이지들의 재활용 여부를 결정하는 단계에서,
    상기 제2 필드에 대응하는 값이 상기 제3 값이면, 상기 배드 블록들에 포함된 페이지들을 재활용하는 것으로 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  17. 제 16항에 있어서,
    상기 배드 블록들에 포함된 페이지들이 재활용되는 것으로 결정되면, 상기 배드 블록들에 포함된 페이지들을 재활용하기 위한 재활용 정보를 생성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  18. 제 17항에 있어서, 상기 재활용 정보를 생성하는 단계에서,
    상기 배드 블록들에 포함된 페이지들 중 동작이 페일된 페이지와 인접한 페이지들을 제외한 페이지들에 관한 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  19. 제 17항에 있어서, 상기 재활용 정보를 생성하는 단계에서,
    상기 배드 블록들이 소거 동작의 페일로 인한 배드 블록들이면, 상기 소거 동작의 페일로 인한 배드 블록들이 각각 속하는 그룹의 메모리 블록들을 제외하는 상기 재활용 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 제 17항에 있어서,
    상기 재활용 정보를 기초로 상기 재활용 정보에 포함된 페이지들에 프로그램 동작을 수행할 것을 지시하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
KR1020200029236A 2020-03-09 2020-03-09 메모리 컨트롤러 및 그 동작 방법 KR20210113905A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200029236A KR20210113905A (ko) 2020-03-09 2020-03-09 메모리 컨트롤러 및 그 동작 방법
US16/945,068 US11481272B2 (en) 2020-03-09 2020-07-31 Memory controller and method of operating the same
CN202010931246.6A CN113377687A (zh) 2020-03-09 2020-09-07 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200029236A KR20210113905A (ko) 2020-03-09 2020-03-09 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210113905A true KR20210113905A (ko) 2021-09-17

Family

ID=77554827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200029236A KR20210113905A (ko) 2020-03-09 2020-03-09 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11481272B2 (ko)
KR (1) KR20210113905A (ko)
CN (1) CN113377687A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823350A (zh) * 2021-09-23 2021-12-21 山东华芯半导体有限公司 一种固态存储设备坏块表的生成与维护方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11704211B1 (en) * 2021-12-08 2023-07-18 Amazon Technologies, Inc. Error avoidance in memory device
CN114385084B (zh) * 2022-01-13 2023-09-19 合肥沛睿微电子股份有限公司 坏块表继承方法及其存储装置
CN115495025B (zh) * 2022-11-18 2023-03-28 合肥康芯威存储技术有限公司 一种管理异常存储块的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130078973A (ko) 2012-01-02 2013-07-10 삼성전자주식회사 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR102015053B1 (ko) 2013-02-20 2019-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
KR102291507B1 (ko) 2014-05-20 2021-08-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법
US9406396B2 (en) * 2014-12-04 2016-08-02 Sandisk Technologies Llc Intrinsic memory block health monitoring
US10223028B2 (en) * 2014-12-22 2019-03-05 Sandisk Technologies Llc Failed bit count memory analytics
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
US9646721B1 (en) * 2016-03-31 2017-05-09 EMC IP Holding Company LLC Solid state drive bad block management
US10552288B2 (en) * 2016-12-12 2020-02-04 International Business Machines Corporation Health-aware garbage collection in a memory system
US10564886B2 (en) * 2018-02-20 2020-02-18 Western Digital Technologies, Inc. Methods and apparatus for controlling flash translation layer recycle from host
US11132247B2 (en) * 2018-07-30 2021-09-28 Micron Technology, Inc. Selective bad block untag and bad block reuse
US10956058B2 (en) * 2018-08-03 2021-03-23 Western Digital Technologies, Inc. Tiered storage system with tier configuration by peer storage devices
US11150825B2 (en) * 2019-12-05 2021-10-19 Microsoft Technology Licensing, Llc Adaptive spare block usage in solid state drives

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823350A (zh) * 2021-09-23 2021-12-21 山东华芯半导体有限公司 一种固态存储设备坏块表的生成与维护方法
CN113823350B (zh) * 2021-09-23 2024-03-12 山东华芯半导体有限公司 一种固态存储设备坏块表的生成与维护方法

Also Published As

Publication number Publication date
CN113377687A (zh) 2021-09-10
US11481272B2 (en) 2022-10-25
US20210279132A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US11194736B2 (en) Memory controller having improved map data access performance and method of operating the same
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
US11734178B2 (en) Storage device performing cache read operation using page buffer and operating method thereof
KR20220036468A (ko) 저장 장치 및 그 동작 방법
KR20210113905A (ko) 메모리 컨트롤러 및 그 동작 방법
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
KR20220113159A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20190123544A (ko) 저장 장치 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
US11194732B2 (en) Storage device and method of operating the same
KR20210099930A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20230007881A (ko) 저장 장치 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
KR20210128780A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
US11836370B2 (en) Storage device and operating method thereof
US11625324B2 (en) Storage device for moving valid data to an open memory block based on a valid page list and operating method thereof
US11687270B2 (en) Storage device and operating method performing garbage collection of cyclical data
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20220064101A (ko) 저장 장치 및 그 동작 방법
CN112447234A (zh) 存储器控制器及其操作方法
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11294590B2 (en) Storage device with fail page replacement capability and operating method thereof
US20240094945A1 (en) Memory controller and memory system including the same

Legal Events

Date Code Title Description
A201 Request for examination