KR20210105213A - 노트북 배터리 보호회로 패키지 및 그 제조 방법 - Google Patents

노트북 배터리 보호회로 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20210105213A
KR20210105213A KR1020200019899A KR20200019899A KR20210105213A KR 20210105213 A KR20210105213 A KR 20210105213A KR 1020200019899 A KR1020200019899 A KR 1020200019899A KR 20200019899 A KR20200019899 A KR 20200019899A KR 20210105213 A KR20210105213 A KR 20210105213A
Authority
KR
South Korea
Prior art keywords
wafer
module
integrated circuit
package substrate
package
Prior art date
Application number
KR1020200019899A
Other languages
English (en)
Inventor
나혁휘
황호석
구자근
송치선
정성환
최현수
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020200019899A priority Critical patent/KR20210105213A/ko
Priority to CN202110057490.9A priority patent/CN113345876A/zh
Priority to US17/178,364 priority patent/US20210257283A1/en
Publication of KR20210105213A publication Critical patent/KR20210105213A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4264—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing with capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Battery Mounting, Suspending (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

본 발명의 일 관점에 의한 노트북 배터리 보호회로 패키지는, 패키지 기판과, 상기 패키지 기판 상에 실장된 퓨얼 게이지 집적회로(FGIC) 모듈과, 상기 패키지 기판 상에 실장된 프로텍션 집적회로 모듈과, 상기 패키지 기판 상에 실장된 충전/방전 트랜지스터 모듈과, 상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈 및 상기 충전/방전 트랜지스터 모듈을 하나로 봉지하도록 상기 패키지 기판 상에 형성된 몰딩부를 포함한다.

Description

노트북 배터리 보호회로 패키지 및 그 제조 방법{ Notebook battery protection IC package and method of fabricating the same}
본 발명은 배터리 제어 장치에 관한 것으로, 보다 구체적으로는, 노트북 배터리 보호회로 패키지 및 그 제조방법에 관한 것이다.
일반적으로 휴대폰, PDA, 스마트워치(smart watch), 노트북 등의 전자장치 등에 배터리가 사용되고 있다. 리튬이온 배터리는 휴대 단말기 등에 가장 널리 사용되는 배터리로 과충전, 과전류 시에 발열하고, 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성까지 갖는다. 따라서, 이러한 성능 열화를 방지하기 위해서 배터리의 동작을 제어하는 배터리 보호회로가 필요하다.
노트북의 경우, 배터리의 과충전, 과방전 및 과전류를 감지하고 차단하는 보호집적회로, 퓨얼 게이지 집적회로, 퓨즈 전계효과 트랜지스터 등이 인쇄회로기판(printed circuit board, PCB) 상에 실장되어, 배터리 제어회로를 구성할 수 있다.
따라서, 종래의 경우, 배터리 제어를 위해서 복수의 집적회로를 개별적으로 패키징하여 인쇄회로기판 상에 실장할 필요가 있어서, 배터리 제어회로의 부피가 커져서, 노트북의 소형화 및 경량화에 제약이 되고 있고 발열 면에서도 효율성이 문제가 되고 있다. 나아가, 배터리 셀의 용량 증대를 위한 공간 확보에도 제약이 되고 있다.
1. 한국공개특허공보 10-2009-0117315호 (2009.11.12) 2. 한국특허공개번호 10-2015-0035266 (2015.04.06.)
이에, 본 발명은 전술한 문제점을 해결하기 위한 것으로서, 소형화가 가능하여 설계 여유가 있으면서 효율적인 배터리 관리가 가능한 노트북 배터리 보호회로 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 의한 노트북 배터리 보호회로 패키지는, 패키지 기판과, 상기 패키지 기판 상에 실장된 퓨얼 게이지 집적회로(FGIC) 모듈과, 상기 패키지 기판 상에 실장된 프로텍션 집적회로 모듈과, 상기 패키지 기판 상에 실장된 충전/방전 트랜지스터 모듈과, 상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈 및 상기 충전/방전 트랜지스터 모듈을 하나로 봉지하도록 상기 패키지 기판 상에 형성된 몰딩부를 포함한다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 패키지 기판은 다이 실장부 및 입출력 단자부를 포함하는 리드프레임을 포함하고, 상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈, 및 상기 충전/방전 트랜지스터 모듈은 상기 리드프레임의 상기 다이 실장부 상에 실장되고, 상기 몰딩부는 상기 입출력 단자부의 적어도 일부분을 노출할 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 퓨얼 게이지 집적회로 모듈은 퓨얼 게이지 집적회로 소자가 형성된 제 1 웨이퍼를 포함하고, 상기 프로텍션 집적회로 모듈은 프로텍션 집적회로 소자가 형성된 제 2 웨이퍼를 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 충전/방전 트랜지스터 모듈은 적어도 하나의 충전/방전 전계효과 트랜지스터가 형성된 제 3 웨이퍼를 포함하고, 상기 제 3 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 제 3 웨이퍼는 상기 패키지 기판 상에 직접 실장되고, 상기 제 2 웨이퍼는 상기 제 3 웨이퍼 상에 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 패키지 기판 상에 실장된 퓨즈 트랜지스터 모듈을 더 포함하고, 상기 몰딩부는 상기 퓨즈 트랜지스터 모듈을 더 봉지하고, 상기 퓨즈 트랜지스터 모듈은 적어도 하나의 퓨즈 전계효과 트랜지스터가 형성된 제 4 웨이퍼를 포함하고, 상기 제 4 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 패키지 기판 상에 실장된 다이오드 모듈을 더 포함하고, 상기 몰딩부는 상기 다이오드 모듈을 더 봉지하고, 상기 다이오드 모듈은 적어도 하나의 다이오드가 형성된 제 5 웨이퍼를 포함하고, 상기 제 5 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 패키지 기판 상에 실장된 적어도 하나의 수동 소자를 더 포함하고, 상기 몰딩부는 상기 수동 소자를 더 봉지할 수 있다.
상기 노트북 배터리 보호회로 패키지에 따르면, 상기 패키지 기판의 일측에 연결되고, 상기 몰딩부로부터 노출된 커넥터를 더 포함할 수 있다.
상기 본 발명의 다른 관점에 따르면, 패키지 기판 상에 퓨얼 게이지 집적회로 모듈을 실장하는 단계와, 상기 패키지 기판 상에 프로텍션 집적회로 모듈을 실장하는 단계와, 상기 패키지 기판 상에 충전/방전 트랜지스터 모듈을 실장하는 단계와, 상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈 및 상기 충전/방전 트랜지스터 모듈을 하나로 봉지하도록 상기 패키지 기판 상에 몰딩부를 형성하는 단계를 포함하는, 노트북 배터리 보호회로 패키지의 제조 방법이 제공될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 패키지 기판은 다이 실장부 및 입출력 단자부를 포함하는 리드프레임을 포함하고, 상기 무선 충전 집적회로 모듈, 상기 유선 충전 집적회로 모듈 및 상기 배터리 보호회로 모듈은 상기 리드프레임의 상기 다이 실장부 상에 실장되고, 상기 몰딩부를 형성하는 단계에서, 상기 입출력 단자부의 적어도 일부분은 상기 몰딩부로부터 노출될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 퓨얼 게이지 집적회로 모듈은 퓨얼 게이지 집적회로 소자가 형성된 제 1 웨이퍼를 포함하고, 상기 프로텍션 집적회로 모듈은 프로텍션 집적회로 소자가 형성된 제 2 웨이퍼를 포함하고, 상기 퓨얼 게이지 집적회로 모듈 및 상기 프로텍션 집적회로 모듈을 실장하는 단계에서, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 충전/방전 트랜지스터 모듈은 적어도 하나의 충전/방전 전계효과 트랜지스터가 형성된 제 3 웨이퍼를 포함하고, 상기 충전/방전 트랜지스터 모듈을 실장하는 단계에서, 상기 제 3 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 제 3 웨이퍼는 상기 패키지 기판 상에 직접 실장되고, 상기 제 2 웨이퍼는 상기 제 3 웨이퍼 상에 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 패키지 기판 상에 퓨즈 트랜지스터 모듈을 실장하는 단계를 더 포함하고, 상기 몰딩부를 형성하는 단계에서, 상기 몰딩부는 상기 퓨즈 트랜지스터 모듈을 더 봉지하고, 상기 퓨즈 트랜지스터 모듈은 적어도 하나의 퓨즈 전계효과 트랜지스터가 형성된 제 4 웨이퍼를 포함하고, 상기 퓨즈 트랜지스터 모듈을 실장하는 단계에서, 상기 제 4 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 패키지 기판 상에 실장된 다이오드 모듈을 더 포함하고, 상기 몰딩부는 상기 다이오드 모듈을 더 봉지하고, 상기 다이오드 모듈은 적어도 하나의 다이오드가 형성된 제 5 웨이퍼를 포함하고, 상기 다이오드 모듈을 실장하는 단계에서, 상기 제 5 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장될 수 있다.
상기 노트북 배터리 보호회로 패키지의 제조 방법에 따르면, 상기 패키지 기판 상에 적어도 하나의 수동 소자를 실장하는 단계를 더 포함하고, 상기 몰딩부는 상기 수동 소자를 더 봉지할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 소형화가 가능하여 설계 여유를 확보할 수 있는 노트북 배터리 보호회로 패키지 및 그 제조 방법이 제공될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 배터리 보호회로 패키지를 보여주는 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지를 보여주는 개략적인 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 배터리 보호회로 패키지를 보여주는 개략적인 사시도이다.
도 4는 본 발명의 또 다른 실시예에 따른 배터리 보호회로 패키지를 보여주는 개략적인 평면도이다.
도 5는 본 발명의 일 실시예에 따른 배터리 보호회로 패키지의 제조 방법을 보여주는 개략적인 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", “적층되어” 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", “적층되어” 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 배터리 보호회로 패키지(100)를 보여주는 개략적인 단면도이다.
도 1을 참조하면, 배터리 보호회로 패키지(100)는 패키지 기판(package substrate, 110), 퓨얼 게이지 집적회로 모듈(fuel gauge IC module, 120), 프로텍션 집적회로 모듈(protection IC module, 130), 충전/방전 트랜지스터 모듈(charge/discharge transistor module, 140) 및 몰딩부(170)를 포함할 수 있다.
패키지 기판(110)은 부품들이 실장되고 부품들의 연결을 위한 배선이 형성된 기판으로서, 예컨대 인쇄회로기판printed circuit board, PCB 또는 리드프레임(lead frame)을 포함할 수 있다.
인쇄회로기판(printed circuit board, PCB)은 리지드(rigid) 기판 구조로 코어 구조 상에 회로 패턴이 형성된 구조를 포함할 수 있다. 나아가, 인쇄회로기판은 상부에 실장되는 부품들을 하부로 전기적으로 연결하기 위하여, 내부를 관통하는 비어 전극들을 포함할 수 있다. 나아가, 인쇄회로기판은 비어 전극들을 재배선시키기 위한 배선 패턴과 이러한 배선 패턴과 연결된 외부 단자부를 더 포함할 수 있다.
리드프레임은 인쇄회로기판과 달리 리드프레임 자체를 패터닝하여 회로 배선을 구성할 수 있고, 입출력 단자부를 구성할 수 있다. 나아가, 리드프레임은 방열판으로 기능할 수 있어서 방열 면에서 유리할 수 있다.
퓨얼 게이지 집적회로 모듈(120)은 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 퓨얼 게이지 집적회로 모듈(120)은 하나의 부품으로 또는 다수의 부품으로 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 퓨얼 게이지 집적회로 모듈(120)은 표면실장기술(surface mounting technology, SMT)을 이용하여 패키지 기판(110) 상에 실장될 수 있다.
퓨얼 게이지 집적회로 모듈(120)은 배터리의 충전상태 데이터, 가용 용량, 잔여 용량, 수명, 방전 시간, 충전/방전 횟수, 수명 예측, 배터리 저항 등의 데이터를 시스템에 제공할 수 있다. 나아가, 퓨얼 게이지 집적회로 모듈(120)은 배터리 보호회로를 더 포함할 수도 있다. 배터리 보호회로는 배터리의 과충전, 과방전, 과전류 등으로부터 배터리를 보호할 수 있다.
프로텍션 집적회로 모듈(130)은 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 프로텍션 집적회로 모듈(130)은 하나의 부품으로 또는 다수의 부품으로 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 프로텍션 집적회로 모듈(130)은 표면실장기술을 이용하여 패키지 기판(110) 상에 실장될 수 있다.
프로텍션 집적회로 모듈(130)은 배터리의 과충전, 과방전, 과전류, 과전압 등으로부터 배터리를 보호할 수 있다. 일부 실시예에서, 퓨얼 게이지 집적회로 모듈(120)이 배터리 보호회로를 포함하는 경우, 프로텍션 집적회로 모듈(130)은 2차적인 보호회로로 동작할 수도 있다.
충전/방전 트랜지스터 모듈(140)은 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 충전/방전 트랜지스터 모듈(140)은 하나의 부품으로 또는 다수의 부품으로 패키지 기판(110) 상에 실장될 수 있다. 충전/방전 트랜지스터 모듈(140)은 표면실장기술을 이용하여 패키지 기판(110) 상에 실장될 수 있다.
예를 들어, 퓨얼 게이지 집적회로 모듈(120) 또는 프로텍션 집적회로 모듈(130)은 배터리의 전압을 모니터링하여 충전 또는 방전 동작을 제어하도록 충전/방전 트랜지스터 모듈(140)의 온/오프 동작을 제어할 수 있다. 보다 구체적으로 보면, 퓨얼 게이지 집적회로 모듈(120) 또는 프로텍션 집적회로 모듈(130)은 배터리 방전 시에 과전류 또는 과방전 상태를 감지하거나 배터리 충전 시에 과전류 또는 과충전 상태를 감지하면 충전/방전 트랜지스터 모듈(140)를 오프시킬 수 있다.
몰딩부(170)는 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130) 및 충전/방전 트랜지스터 모듈(140)을 봉지하도록 패키지 기판(110) 상에 형성될 수 있다. 예를 들어, 몰딩부(170)는 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130) 및 충전/방전 트랜지스터 모듈(140)을 동시에 하나로 봉지하는 단일의 구조체일 수 있다.
몰딩부(170)는 패키지 기판(110)의 외부 단자부는 노출할 수 있다. 예를 들어, 몰딩부(170)는 인쇄회로기판의 외부 단자부 또는 리드프레임의 입출력 단자부의 적어도 일부분을 노출할 수 있다.
예를 들어, 몰딩부(170)는 에폭시 몰딩 컴파운드(epoxy, molding compound, EMC)로 형성할 수 있다.
이 실시예에 따르면, 종래 따로 패키징되던 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130) 및 충전/방전 트랜지스터 모듈(140)을 하나의 배터리 보호회로 패키지(100)로 형성함으로써, 구조를 단순화하고 인터페이스를 줄일 수 있어서 소형화가 가능하며, 이에 따라 이들을 사용하는 제품의 공간 활용도를 높일 수 있어서 설계 마진을 높일 수 있다.
도 2는 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지(100a)를 보여주는 개략적인 단면도이다. 이 실시예에 다른 배터리 보호회로 패키지(100a)는 도 1의 배터리 보호회로 패키지(100)에 일부 구성을 부가한 것이고, 따라서 도 1의 설명을 참조할 수 있는 바 두 실시예들에서 중복된 설명은 생략된다.
도 2를 참조하면, 배터리 보호회로 패키지(100a)는 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140) 외에 퓨즈 트랜지스터 모듈(150) 및/또는 다이오드 모듈(160)을 더 포함할 수 있다.
퓨즈 트랜지스터 모듈(150)은 패키지 기판(110) 상에 실장될 수 있다. 퓨즈 트랜지스터 모듈(150)은 노트북 등의 배터리 제어에 사용되는 퓨즈를 제어하기 위한 모듈이다. 퓨즈는 배터리 보호회로 패키지(100a)에 포함되거나 또는 배터리 보호회로 패키지(100a) 외부에 배치될 수도 있다.
다이오드 모듈(160)은 패키지 기판(110) 상에 실장될 수 있다. 다이오드 모듈(160)은 정류 소자로 이용될 수 있다.
몰딩부(170)는 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140), 퓨즈 트랜지스터 모듈(150) 및 다이오드 모듈(160)을 덮도록 패키지 기판(110) 상에 형성될 수 있다. 예를 들어, 몰딩부(170)는 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140), 퓨즈 트랜지스터 모듈(150) 및 다이오드 모듈(160)을 하나로 덮는 단일 구조체일 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 배터리 보호회로 패키지(100b)를 보여주는 개략적인 사시도이다. 이 실시예에 다른 배터리 보호회로 패키지(100b)는 도 1 및 도 2의 배터리 보호회로 패키지(100, 100a)에서 일부 구성을 구체화, 또는 변형한 것이고, 따라서 도 1 및 도 2의 설명을 참조할 수 있는 바 실시예들에서 중복된 설명은 생략된다.
도 3을 참조하면, 배터리 보호회로 패키지(100b)는 패키지 기판(110)으로 리드프레임(110a)을 이용하고, 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140) 및 퓨즈 트랜지스터 모듈(150)을 포함할 수 있다.
예를 들어, 리드프레임(110a)은 다이 실장부(104) 및 입출력 단자부(102)를 포함할 수 있다. 다이 실장부(104)는 그 위에 부품들이 실장될 수 있다. 예를 들어, 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140) 및 퓨즈 트랜지스터 모듈(150)의 적어도 하나 또는 전체가 각각 리드프레임(110a)의 다이 실장부(104) 상에 실장될 수 있다.
나아가, 다이 실장부(104)는 그 위에 실장되는 부품의 수에 따라서 하나 또는 복수의 조각으로 분리될 수도 있다. 예를 들어, 다이 실장부(104)의 일부분 상에는 충전/방전 트랜지스터 모듈(140)이 실장되고, 다이 실장부(104)의 다른 일부분 상에는 퓨즈 트랜지스터 모듈(150)이 실장될 수 있다. 프로텍션 집적회로 모듈(130)은 충전/방전 트랜지스터 모듈(140) 상에 실장될 수 있다.
보다 구체적으로 보면, 프로텍션 집적회로 모듈(130)은 프로텍션 집적회로 소자가 형성된 제 2 웨이퍼(132a)를 포함할 수 있다. 보다 구체적으로 보면, 제 2 웨이퍼(132a)는 반도체 집적회로 공정을 이용하여 반도체 웨이퍼 상에 프로텍션 집적회로 소자가 형성된 구조를 지칭할 수 있다.
제 2 웨이퍼(132a)는 패키지 기판(110), 예컨대 리드프레임(110a) 상에 웨이퍼 레벨(wafer level)에서 실장될 수 있다. 여기에서, 웨이퍼 레벨에서 실장된다는 것은, 제 2 웨이퍼(132a)가 각각 패키징되지 않고, 웨이퍼 상태에서 리드프레임(110a) 상에 실장되는 것을 의미할 수 있다.
충전/방전 트랜지스터 모듈(140)은 적어도 하나의 충전/방전 전계효과 트랜지스터가 형성된 제 3 웨이퍼(142a)를 포함할 수 있다. 보다 구체적으로 보면, 제 3 웨이퍼(142a)는 반도체 집적회로 공정을 이용하여 반도체 웨이퍼 상에 충전/방전 전계효과 트랜지스터가 형성된 구조를 지칭할 수 있다.
제 3 웨이퍼(142a)는 패키지 기판(110), 예컨대 리드프레임(110a) 상에 웨이퍼 레벨(wafer level)에서 실장될 수 있다. 여기에서, 웨이퍼 레벨에서 실장된다는 것은, 제 3 웨이퍼(142a)가 각각 패키징되지 않고, 웨이퍼 상태에서 리드프레임(110a) 상에 실장되는 것을 의미할 수 있다.
나아가, 제 3 웨이퍼(142a)는 패키지 기판(110), 예컨대 리드프레임(110a) 상에 직접 실장되고, 제 2 웨이퍼(132a)는 제 3 웨이퍼(142a) 상에 실장될 수 있다. 여기에서 제 3 웨이퍼(142a)가 리드프레임(110a) 상에 직접 실장된다는 것은 둘 사이에 다른 웨이퍼 또는 구조물이 개재되지 않는 것을 의미하고, 실장 공정에서 필요한 솔더 또는 접착제 등이 개재될 수 있는 것을 의미한다.
이와 같이, 제 3 웨이퍼(142a) 및 제 2 웨이퍼(132a)를 적층 구조로 리드프레임(110a) 상에 실장함으로써 리드프레임(110a)의 크기, 예컨대 풋프린트(foot print)를 줄일 수 있다.
퓨즈 트랜지스터 모듈(150)은 적어도 하나의 퓨즈 전계효과 트랜지스터가 형성된 제 4 웨이퍼(152a)를 포함할 수 있다. 보다 구체적으로 보면, 제 4 웨이퍼(152a)는 반도체 집적회로 공정을 이용하여 반도체 웨이퍼 상에 퓨즈 전계효과 트랜지스터가 형성된 구조를 지칭할 수 있다.
제 4 웨이퍼(152a)는 패키지 기판(110), 예컨대 리드프레임(110a) 상에 웨이퍼 레벨(wafer level)에서 실장될 수 있다. 여기에서, 웨이퍼 레벨에서 실장된다는 것은, 제 4 웨이퍼(152a)가 각각 패키징되지 않고, 웨이퍼 상태에서 리드프레임(110a) 상에 실장되는 것을 의미할 수 있다.
제 2 내지 제 4 웨이퍼(132a, 142a, 152a)는 입출력 패드들을 포함할 수 있고, 이러한 입출력 패드들은 적절한 연결 수단, 예컨대 와이어 본딩(wire bonding) 또는 볼 본딩(ball bonding)을 이용하여 서로 연결되거나 또는 리드프레임(110a)과 전기적으로 연결될 수 있다.
몰딩부(170)는 제 2 내지 제 4 웨이퍼(132a, 142a, 152a)를 덮고 입출력 단자부(102)의 적어도 일부분을 노출하도록 리드프레임(110a) 상에 형성될 수 있다.
배터리 보호회로 패키지(100b)는 수동 소자는 포함하지 않을 수 있다. 이 경우, 배터리 보호회로 패키지(100b)는 제품에 사용 시 수동 소자들을 포함하고 있는 다른 구조와 연결될 필요가 있다. 예를 들어, 배터리 보호회로 패키지(100b)는 수동 소자들을 포함하고 있는 별도의 메인 보드 상에 실장될 수 있다.
이러한 배터리 보호회로 패키지(100b)는 수동 소자들의 구조가 다양한 형태로 변형되는 제품들에 사용될 수 있다. 이 경우, 배터리 보호회로 패키지(100b)는 공통되는 집적회로들을 제공하고, 변형되는 수동 소자들의 구조는 제품에 맞게 메인 보드 상에 형성될 수 있다.
한편, 이 실시예의 변형된 예에서, 배터리 보호회로 패키지(100a)는 퓨얼 게이즈 집적회로 모듈(120)을 더 포함할 수도 있다.
이 실시예에 따른 배터리 보호회로 패키지(100b)에 따르면, 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140) 및 퓨즈 트랜지스터 모듈(150)을 하나의 리드프레임(110a) 상에 하나의 패키지로 실장함으로써 그 크기를 줄일 수 있고, 나아가 제 2 내지 제 4 웨이퍼(132a, 142a, 152a)를 웨이퍼 레벨에서 부분적인 적층 구조로 실장함으로써 그 크기를 더욱 줄일 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 배터리 보호회로 패키지(100c)를 보여주는 개략적인 평면도이다. 이 실시예에 다른 배터리 보호회로 패키지(100c)는 전술한 배터리 보호회로 패키지(100, 100a, 100b)에서 일부 구성을 구체화, 추가, 또는 변형한 것이고, 따라서 도 1 내지 도 3의 설명을 참조할 수 있는 바 실시예들에서 중복된 설명은 생략된다.
도 4를 참조하면, 배터리 보호회로 패키지(100c)는 패키지 기판(110)으로 리드프레임(110a)을 이용하고, 리드프레임(110a) 상에 실장된 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140), 퓨즈 트랜지스터 모듈(150) 및 다이오드 모듈(160)을 포함할 수 있다.
퓨얼 게이지 집적회로 모듈(120)은 퓨얼 게이지 집적회로 소자가 형성된 제 1 웨이퍼(122a)를 포함할 수 있다. 보다 구체적으로 보면, 제 1 웨이퍼(122a)는 반도체 집적회로 공정을 이용하여 반도체 웨이퍼 상에 퓨얼 게이지 집적회로 소자가 형성된 구조를 지칭할 수 있다.
제 1 웨이퍼(122a)는 패키지 기판(110), 예컨대 리드프레임(110a) 상에 웨이퍼 레벨(wafer level)에서 실장될 수 있다. 여기에서, 웨이퍼 레벨에서 실장된다는 것은, 제 1 웨이퍼(122a)가 각각 패키징되지 않고, 웨이퍼 상태에서 리드프레임(110a) 상에 실장되는 것을 의미할 수 있다.
도 3에서 설명한 바와 같이, 프로텍션 집적회로 모듈(130)은 프로텍션 집적회로 소자가 형성된 제 2 웨이퍼(132a)를 포함하고, 충전/방전 트랜지스터 모듈(140)은 적어도 하나의 충전/방전 전계효과 트랜지스터가 형성된 제 3 웨이퍼(142a)를 포함하고, 퓨즈 트랜지스터 모듈(150)은 적어도 하나의 퓨즈 전계효과 트랜지스터가 형성된 제 4 웨이퍼(152a)를 포함할 수 있다. 전술한 바와 같이, 제 2 내지 제 4 웨이퍼(132a, 142a, 152a)도 리드프레임(110a) 상에 웨이퍼 레벨에서 실장될 수 있다.
나아가, 다이오드 모듈(160)은 적어도 하나의 다이오드가 형성된 제 5 웨이퍼(162a)를 포함할 수 있다. 보다 구체적으로 보면, 제 5 웨이퍼(162a)는 반도체 집적회로 공정을 이용하여 반도체 웨이퍼 상에 다이오드가 형성된 구조를 지칭할 수 있다.
제 5 웨이퍼(162a)는 패키지 기판(110), 예컨대 리드프레임(110a) 상에 웨이퍼 레벨(wafer level)에서 실장될 수 있다. 여기에서, 웨이퍼 레벨에서 실장된다는 것은, 제 5 웨이퍼(162a)가 각각 패키징되지 않고, 웨이퍼 상태에서 리드프레임(110a) 상에 실장되는 것을 의미할 수 있다.
나아가, 적어도 하나의 수동 소자(175), 예컨대 저항(resistor), 커패시터(capacitor) 및/또는 인덕터(inductor) 등이 패키지 기판(110), 예컨대 리드프레임(110a) 상에 더 실장될 수 있다.
몰딩부(170)는 제 1 내지 제 5 웨이퍼(122a, 132a, 142a, 152a, 162a) 및 수동 소자(175)를 봉지하도록 리드프레임(110a) 상에 형성될 수 있다. 예를 들어, 몰딩부(170)는 제 1 내지 제 5 웨이퍼(122a, 132a, 142a, 152a, 162a) 및 수동 소자(175)를 하나로 봉지하는 단일의 구조체일 수 있다.
나아가, 커넥터(180)가 패키지 기판(110), 예컨대 리드프레임(110a)의 일측에 연결될 수 있다. 커넥터(180)는 몰딩부(170)로부터 노출되어 외부 제품 또는 메인 보드와 배터리 보호회로 패키지(100c)를 전기적으로 연결하는 데 이용될 수 있다.
배터리 보호회로 패키지(100c)에 따르면, 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140), 퓨즈 트랜지스터 모듈(150) 및 다이오드 모듈(160)을 하나의 리드프레임(110a) 상에 하나의 패키지로 실장함으로써 그 크기를 줄일 수 있고, 나아가 제 1 내지 제 5 웨이퍼들(122a, 132a, 142a, 152a, 162a)을 웨이퍼 레벨에서 리드프레임(110a) 상에 부분적인 적층 구조로 실장함으로써 그 크기를 더욱 줄일 수 있다.
전술한 배터리 보호회로 패키지(100, 100a, 100b, 100c)는 소형화가 요구되는 제품, 예컨대 노트북에 적용될 수 있고, 노트북에 적용 시 노트북의 크기를 줄이고, 배터리의 용량을 늘이는 데 도움을 줄 수 있다. 이 경우, 배터리 보호회로 패키지(100, 100a, 100b, 100c)는 노트북 배터리 보호회로 패키지로 불릴 수도 있다.
도 5는 본 발명의 일 실시예에 따른 배터리 보호회로 패키지의 제조 방법을 보여주는 개략적인 순서도이다.
도 1 내지 도 5를 같이 참조하면, 먼저 요구되는 회로 구조를 형성하도록 가공된 패키지 기판(110), 예컨대 리드프레임(110a)을 준비할 수 있다.
이어서, 패키지 기판(110), 예컨대 리드프레임(110a) 상에 퓨얼 게이지 집적회로 모듈(120)을 실장하는 단계(S10), 프로텍션 집적회로 모듈(130)을 실장하는 단계(S20), 충전/방전 트랜지스터 모듈(140)을 실장하는 단계(S30)가 수행될 수 있다. 또한, 패키지 기판(110), 예컨대 리드프레임(110a) 상에 퓨즈 트랜지스터 모듈(150)을 실장하고, 다이오드 모듈(160)을 실장하는 단계가 더 수행될 수 있다.
이러한 실장 단계에 있어서, 실장 순서는 임의로 변형될 수 있다. 다만, 적층 구조로 실장하는 경우에는 하부 구조를 먼저 실장하고 상부 구조를 나중에 실장할 수 있다.
예를 들어, 도 3 및 도 4의 경우에는, 제 3 웨이퍼(142a)를 먼저 리드프레임(110a) 상에 실장하고, 이어서 제 3 웨이퍼(142a) 상에 제 2 웨이퍼(132a)를 실장할 수 있다. 패키지 기판(110), 예컨대 리드프레임(110a) 상에 바로 실장되는 제 1 웨이퍼(122a), 제 3 웨이퍼(142a), 제 4 웨이퍼(152a) 및 제 5 웨이퍼(162a)의 실장 순서는 임의로 선택될 수 있다.
선택적으로, 도 4의 경우에는, 수동 소자들(175)이 리드프레임(110a) 상에 실장될 수 있다. 수동 소자들(175)은 제 1 내지 제 5 웨이퍼들(122a, 132a, 142a, 152a, 162a)의 실장 전 또는 후에 리드프레임(110a) 상에 실장될 수 있다.
전술한 실장 공정은 다양한 공정을 이용할 수 있고, 예컨대 표면실장기술(surface mounting technology, SMT)을 이용할 수 있다.
제 1 내지 제 5 웨이퍼들(122a, 132a, 142a, 142a, 152a)은 패키지 기판(110), 예컨대 리드프레임(110a) 상에 웨이퍼 레벨에서 실장될 수 있다. 보다 구체적으로, 제 1 내지 제 5 웨이퍼들(122a, 132a, 142a, 142a, 152a) 및 수동 소자들(175)의 실장 구조는 전술한 도 3 및 도 4의 설명을 더 참조할 수 있다.
선택적으로, 도 4에 도시된 바와 같이, 패키지 기판(110), 예컨대 리드프레임(110a)의 일측에 커텍터(180)를 연결하는 단계가 부가될 수 있다.
이어서, 전술한 실장 구조를 봉지하도록 패키지 기판(110), 예컨대 리드프렘(110a) 상에 몰딩부(150)를 형성하는 단계(S40)가 이어질 수 있다. 몰딩부(150)는 리드프레임(110a)의 입출력 단자부(102)의 적어도 일부분 및 커넥터(180)를 노출할 수 있다.
예를 들어, 도 1의 경우에는, 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 및 충전/방전 트랜지스터 모듈(140)을 하나로 몰딩하도록 단일의 몰딩부(150)를 형성할 수 있다.
다른 예로, 도 2의 경우에는, 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140), 퓨즈 트랜지스터 모듈(150) 및 다이오드 모듈(160)을 하나로 몰딩하도록 단일의 몰딩부(150)를 형성할 수 있다.
또 다른 예로, 도 4의 경우에는 퓨얼 게이지 집적회로 모듈(120), 프로텍션 집적회로 모듈(130), 충전/방전 트랜지스터 모듈(140), 퓨즈 트랜지스터 모듈(150), 다이오드 모듈(160) 및 수동 소자(175)를 하나로 몰딩하도록 단일의 몰딩부(150)를 형성할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 100a, 100b, 100c: 배터리 보호회로 패키지
110: 패키지 기판
110a: 리드프레임
120: 퓨얼 게이지 집적회로 모듈
130: 프로텍션 집적회로 모듈
140: 충전/방전 트랜지스터 모듈
150: 퓨즈 트랜지스터 모듈
160: 다이오드 모듈(160)
170: 몰딩부
175: 수동 소자

Claims (17)

  1. 패키지 기판;
    상기 패키지 기판 상에 실장된 퓨얼 게이지 집적회로(FGIC) 모듈;
    상기 패키지 기판 상에 실장된 프로텍션 집적회로 모듈;
    상기 패키지 기판 상에 실장된 충전/방전 트랜지스터 모듈; 및
    상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈 및 상기 충전/방전 트랜지스터 모듈을 하나로 봉지하도록 상기 패키지 기판 상에 형성된 몰딩부;를 포함하는,
    노트북 배터리 보호회로 패키지.
  2. 제 1 항에 있어서,
    상기 패키지 기판은 다이 실장부 및 입출력 단자부를 포함하는 리드프레임을 포함하고,
    상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈, 및 상기 충전/방전 트랜지스터 모듈은 상기 리드프레임의 상기 다이 실장부 상에 실장되고,
    상기 몰딩부는 상기 입출력 단자부의 적어도 일부분을 노출하는,
    노트북 배터리 보호회로 패키지.
  3. 제 1 항에 있어서,
    상기 퓨얼 게이지 집적회로 모듈은 퓨얼 게이지 집적회로 소자가 형성된 제 1 웨이퍼를 포함하고,
    상기 프로텍션 집적회로 모듈은 프로텍션 집적회로 소자가 형성된 제 2 웨이퍼를 포함하고,
    상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지.
  4. 제 3 항에 있어서,
    상기 충전/방전 트랜지스터 모듈은 적어도 하나의 충전/방전 전계효과 트랜지스터가 형성된 제 3 웨이퍼를 포함하고,
    상기 제 3 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지.
  5. 제 4 항에 있어서,
    상기 제 3 웨이퍼는 상기 패키지 기판 상에 직접 실장되고,
    상기 제 2 웨이퍼는 상기 제 3 웨이퍼 상에 실장되는,
    노트북 배터리 보호회로 패키지.
  6. 제 1 항에 있어서,
    상기 패키지 기판 상에 실장된 퓨즈 트랜지스터 모듈을 더 포함하고,
    상기 몰딩부는 상기 퓨즈 트랜지스터 모듈을 더 봉지하고,
    상기 퓨즈 트랜지스터 모듈은 적어도 하나의 퓨즈 전계효과 트랜지스터가 형성된 제 4 웨이퍼를 포함하고,
    상기 제 4 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지.
  7. 제 1 항에 있어서,
    상기 패키지 기판 상에 실장된 다이오드 모듈을 더 포함하고,
    상기 몰딩부는 상기 다이오드 모듈을 더 봉지하고,
    상기 다이오드 모듈은 적어도 하나의 다이오드가 형성된 제 5 웨이퍼를 포함하고,
    상기 제 5 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지.
  8. 제 1 항에 있어서,
    상기 패키지 기판 상에 실장된 적어도 하나의 수동 소자를 더 포함하고,
    상기 몰딩부는 상기 수동 소자를 더 봉지하는,
    노트북 배터리 보호회로 패키지.
  9. 제 1 항에 있어서,
    상기 패키지 기판의 일측에 연결되고, 상기 몰딩부로부터 노출된 커넥터를 더 포함하는,
    노트북 배터리 보호회로 패키지.
  10. 패키지 기판 상에 퓨얼 게이지 집적회로 모듈을 실장하는 단계;
    상기 패키지 기판 상에 프로텍션 집적회로 모듈을 실장하는 단계;
    상기 패키지 기판 상에 충전/방전 트랜지스터 모듈을 실장하는 단계; 및
    상기 퓨얼 게이지 집적회로 모듈, 상기 프로텍션 집적회로 모듈 및 상기 충전/방전 트랜지스터 모듈을 하나로 봉지하도록 상기 패키지 기판 상에 몰딩부를 형성하는 단계;를 포함하는,
    노트북 배터리 보호회로 패키지의 제조 방법.
  11. 제 10 항에 있어서,
    상기 패키지 기판은 다이 실장부 및 입출력 단자부를 포함하는 리드프레임을 포함하고,
    상기 무선 충전 집적회로 모듈, 상기 유선 충전 집적회로 모듈 및 상기 배터리 보호회로 모듈은 상기 리드프레임의 상기 다이 실장부 상에 실장되고,
    상기 몰딩부를 형성하는 단계에서, 상기 입출력 단자부의 적어도 일부분은 상기 몰딩부로부터 노출된,
    노트북 배터리 보호회로 패키지의 제조 방법.
  12. 제 10 항에 있어서,
    상기 퓨얼 게이지 집적회로 모듈은 퓨얼 게이지 집적회로 소자가 형성된 제 1 웨이퍼를 포함하고,
    상기 프로텍션 집적회로 모듈은 프로텍션 집적회로 소자가 형성된 제 2 웨이퍼를 포함하고,
    상기 퓨얼 게이지 집적회로 모듈 및 상기 프로텍션 집적회로 모듈을 실장하는 단계에서, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지의 제조 방법.
  13. 제 12 항에 있어서,
    상기 충전/방전 트랜지스터 모듈은 적어도 하나의 충전/방전 전계효과 트랜지스터가 형성된 제 3 웨이퍼를 포함하고,
    상기 충전/방전 트랜지스터 모듈을 실장하는 단계에서, 상기 제 3 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 3 웨이퍼는 상기 패키지 기판 상에 직접 실장되고,
    상기 제 2 웨이퍼는 상기 제 3 웨이퍼 상에 실장되는,
    노트북 배터리 보호회로 패키지의 제조 방법.
  15. 제 11 항에 있어서,
    상기 패키지 기판 상에 퓨즈 트랜지스터 모듈을 실장하는 단계를 더 포함하고,
    상기 몰딩부를 형성하는 단계에서, 상기 몰딩부는 상기 퓨즈 트랜지스터 모듈을 더 봉지하고,
    상기 퓨즈 트랜지스터 모듈은 적어도 하나의 퓨즈 전계효과 트랜지스터가 형성된 제 4 웨이퍼를 포함하고,
    상기 퓨즈 트랜지스터 모듈을 실장하는 단계에서, 상기 제 4 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지의 제조 방법.
  16. 제 1 항에 있어서,
    상기 패키지 기판 상에 실장된 다이오드 모듈을 더 포함하고,
    상기 몰딩부는 상기 다이오드 모듈을 더 봉지하고,
    상기 다이오드 모듈은 적어도 하나의 다이오드가 형성된 제 5 웨이퍼를 포함하고,
    상기 다이오드 모듈을 실장하는 단계에서, 상기 제 5 웨이퍼는 상기 패키지 기판 상에 웨이퍼 레벨에서 실장되는,
    노트북 배터리 보호회로 패키지의 제조 방법.
  17. 제 10 항에 있어서,
    상기 패키지 기판 상에 적어도 하나의 수동 소자를 실장하는 단계를 더 포함하고,
    상기 몰딩부는 상기 수동 소자를 더 봉지하는,
    노트북 배터리 보호회로 패키지.
KR1020200019899A 2020-02-18 2020-02-18 노트북 배터리 보호회로 패키지 및 그 제조 방법 KR20210105213A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200019899A KR20210105213A (ko) 2020-02-18 2020-02-18 노트북 배터리 보호회로 패키지 및 그 제조 방법
CN202110057490.9A CN113345876A (zh) 2020-02-18 2021-01-15 笔记本电脑电池保护电路封装件及其制造方法
US17/178,364 US20210257283A1 (en) 2020-02-18 2021-02-18 Notebook battery protection circuit package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200019899A KR20210105213A (ko) 2020-02-18 2020-02-18 노트북 배터리 보호회로 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210105213A true KR20210105213A (ko) 2021-08-26

Family

ID=77273277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200019899A KR20210105213A (ko) 2020-02-18 2020-02-18 노트북 배터리 보호회로 패키지 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20210257283A1 (ko)
KR (1) KR20210105213A (ko)
CN (1) CN113345876A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090117315A (ko) 2008-05-09 2009-11-12 삼성에스디아이 주식회사 배터리 팩
KR20150035266A (ko) 2013-09-27 2015-04-06 주식회사 엘지화학 배터리 팩 관리 장치와 이를 포함하는 배터리 팩 및 노트북

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
KR101450220B1 (ko) * 2013-04-17 2014-10-15 주식회사 아이티엠반도체 배터리 보호회로 모듈 패키지
CN105098132A (zh) * 2014-05-15 2015-11-25 (株)Itm半导体 电池保护电路组件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090117315A (ko) 2008-05-09 2009-11-12 삼성에스디아이 주식회사 배터리 팩
KR20150035266A (ko) 2013-09-27 2015-04-06 주식회사 엘지화학 배터리 팩 관리 장치와 이를 포함하는 배터리 팩 및 노트북

Also Published As

Publication number Publication date
CN113345876A (zh) 2021-09-03
US20210257283A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
KR101450221B1 (ko) 배터리 보호회로 모듈 패키지
US10263238B2 (en) Battery protection circuit module package, battery pack and electronic device including same
KR101695846B1 (ko) 적층형 반도체 패키지
US8966749B2 (en) Manufacturing method for protection circuit module of secondary battery
KR101070840B1 (ko) 배터리 보호회로의 패키징구조
US8547068B2 (en) Protection circuit module and secondary battery including the protection circuit module
KR20130105175A (ko) 보호 층을 갖는 반도체 패키지 및 그 형성 방법
KR20150120155A (ko) 폴리머 배터리 셀 및 이를 포함하는 전자장치
US9028987B2 (en) Semiconductor device for protecting battery cell, protection circuit module and battery pack having the same
KR101434224B1 (ko) 배터리 보호회로 및 배터리 보호회로 모듈 패키지
US7893539B2 (en) Semiconductor apparatus and mobile apparatus
CN111384041A (zh) 半导体装置组合件及相关制造方法
KR20170082460A (ko) 반도체 장치 및 이를 사용하는 휴대기기
KR20160025310A (ko) 배터리 보호회로 패키지
CN112218444B (zh) 电池保护电路封装件及其制造方法
US7088074B2 (en) System level device for battery and integrated circuit integration
KR102343471B1 (ko) 배터리 보호회로 패키지의 제조방법
US11605959B2 (en) Battery control system-in-package and method of fabricating the same
KR101288059B1 (ko) 배터리 보호회로의 패키지 모듈
KR20210105213A (ko) 노트북 배터리 보호회로 패키지 및 그 제조 방법
TW201904154A (zh) 內嵌保護構件的印刷電路板
JP2002314029A (ja) モジュール電子部品
KR101487958B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
WO2000057508A1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
JP2002141506A (ja) 双方向スイッチの実装構造と双方向スイッチを備える保護回路

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination