KR20210092181A - Variable low resistance area based memory device and controlling thereof - Google Patents
Variable low resistance area based memory device and controlling thereof Download PDFInfo
- Publication number
- KR20210092181A KR20210092181A KR1020210093803A KR20210093803A KR20210092181A KR 20210092181 A KR20210092181 A KR 20210092181A KR 1020210093803 A KR1020210093803 A KR 1020210093803A KR 20210093803 A KR20210093803 A KR 20210093803A KR 20210092181 A KR20210092181 A KR 20210092181A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- low resistance
- resistance region
- gate
- polarization
- Prior art date
Links
- 230000010287 polarization Effects 0.000 claims abstract description 199
- 239000000463 material Substances 0.000 claims abstract description 83
- 230000005684 electric field Effects 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims description 22
- 230000015654 memory Effects 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 133
- 230000001276 controlling effect Effects 0.000 description 17
- 230000002269 spontaneous effect Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910016291 BiFe3 Inorganic materials 0.000 description 5
- 229910052684 Cerium Inorganic materials 0.000 description 5
- 229910003781 PbTiO3 Inorganic materials 0.000 description 5
- 229910020698 PbZrO3 Inorganic materials 0.000 description 5
- 229910002367 SrTiO Inorganic materials 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 125000000217 alkyl group Chemical group 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 5
- 150000002367 halogens Chemical class 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910052745 lead Inorganic materials 0.000 description 5
- 229910052758 niobium Inorganic materials 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- 101100194606 Mus musculus Rfxank gene Proteins 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H01L45/122—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
-
- H01L45/1253—
-
- H01L45/16—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Abstract
Description
본 발명은 변동 저저항 영역을 이용한 메모리 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to a memory device using a variable low resistance region and a method for controlling the same.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.With the development of technology and increasing interest in people's convenience in life, attempts to develop various electronic products are becoming active.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electrical components, for example, CPUs, memories, and other various electrical components. These base elements may include various types of electrical circuits.
예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields such as computers and smart phones as well as home sensor devices for IoT and bio-electronic devices for ergonomics.
한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.On the other hand, the use and application fields of these electrical devices are rapidly increasing according to the recent speed of technological development and the rapid improvement of the living standards of users, and the demand thereof is also increasing accordingly.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there is a limit in implementing and controlling an electronic circuit that is easily and quickly applied to various electrical devices that are commonly used.
한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. Meanwhile, memory devices, particularly nonvolatile memory devices, are widely used as information storage and/or processing devices of various electronic devices such as cameras and communication devices as well as computers.
이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.These memory devices, particularly in terms of lifespan and speed, are being developed a lot. Most of the problems are in securing the memory lifespan and speed, but there is a limit to realizing an improved memory device.
본 발명은 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 영역 기반 메모리 소자, 데이터의 보존 기간이 길고, 메모리 속도가 높으며, 소자 집적도를 향상시킬 수 있는 메모리 소자 및 이의 제어 방법을 제공할 수 있다. The present invention can provide a memory device based on a variable low resistance region that can be easily applied to various uses, a memory device having a long data retention period, a high memory speed, and improving device integration, and a control method thereof .
본 발명의 일 실시예는 자발 분극성 재료를 포함하는 베이스, 상기 베이스에 인접하도록 배치된 게이트, 상기 게이트를 통하여 상기 베이스에 전기장을 인가하여 상기 베이스에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역, 상기 게이트와 이격되고 상기 변동 저저항 영역에 연결되는 소스 및 상기 게이트와 이격되고 상기 변동 저저항 영역에 연결되는 드레인을 포함하는 변동 저저항 영역 기반 메모리 소자를 개시한다.An embodiment of the present invention corresponds to a base including a spontaneously polarizable material, a gate disposed adjacent to the base, a polarization region formed in the base by applying an electric field to the base through the gate, and a boundary between the polarization region one or more variable low resistance regions including a region having a lower electrical resistance than other adjacent regions, a source spaced apart from the gate and connected to the fluctuating low resistance region, and a drain spaced apart from the gate and connected to the fluctuating low resistance region Disclosed is a variable low-resistance region-based memory device comprising:
본 실시예에 있어서, 상기 변동 저저항 영역은 서로 이격되도록 형성된 복수 개를 포함할 수 있다.In the present embodiment, the variable low resistance region may include a plurality of regions formed to be spaced apart from each other.
본 실시예에 있어서, 상기 소스는 상기 복수의 변동 저저항 영역을 따라 길게 연장된 형태를 가질 수 있다.In the present embodiment, the source may have a shape that is elongated along the plurality of variable low-resistance regions.
본 실시예에 있어서, 상기 드레인은 상기 복수의 변동 저저항 영역을 따라 길게 연장된 형태를 가질 수 있다.In the present embodiment, the drain may have a shape that is elongated along the plurality of variable low resistance regions.
본 실시예에 있어서, 상기 게이트의 제어를 통하여 상기 변동 저저항 영역이 형성되는 개수가 결정되도록 형성될 수 있다.In the present embodiment, the number of the variable low resistance regions to be formed may be determined through the control of the gate.
본 실시예에 있어서, 상기 변동 저저항 영역은 상기 게이트를 통한 전기장을 제어하여 상기 분극 영역의 제어에 따라 생성 또는 소멸할 수 있다.In this embodiment, the variable low resistance region may be generated or destroyed according to the control of the polarization region by controlling the electric field through the gate.
본 실시예에 있어서, 상기 변동 저저항 영역은 상기 게이트를 통하여 인가된 전기장이 제거되어도 유지될 수 있다.In this embodiment, the variable low resistance region may be maintained even when the electric field applied through the gate is removed.
본 실시예에 있어서, 상기 변동 저저항 영역은 상기 게이트의 주변에 선형을 포함하도록 형성될 수 있다. In the present embodiment, the variable low resistance region may be formed to include a linear shape around the gate.
본 발명의 다른 실시예는 자발 분극성 재료를 포함하는 베이스, 상기 베이스에 인접하도록 배치된 게이트, 상기 게이트와 이격되고 상기 변동 저저항 영역에 연결되는 소스; 및 상기 게이트와 이격되고 상기 변동 저저항 영역에 연결되는 드레인을 포함하는 변동 저저항 영역 기반 메모리 소자에 대하여, 상기 게이트를 통하여 상기 베이스에 전기장을 인가하여 상기 베이스의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역을 형성하는 단계를 형성하여 상기 변동 저저항 영역을 통하여 상기 소스 및 드레인 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 메모리 소자 제어 방법을 개시한다.Another embodiment of the present invention includes a base comprising a spontaneously polarizable material, a gate disposed adjacent to the base, a source spaced apart from the gate and coupled to the variable low resistance region; and forming a polarization region of the base by applying an electric field to the base through the gate with respect to a memory device based on a variable low resistance region including a drain spaced apart from the gate and connected to the variable low resistance region; Forming a variable low-resistance region including a region having a lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region so that a current flow between the source and the drain is formed through the fluctuating low-resistance region Disclosed is a method for controlling a variable low-resistance region-based memory device comprising:
본 실시예에 있어서, 상기 변동 저저항 영역은 서로 이격되도록 복수 개로 형성하는 단계를 포함할 수 있다.In this embodiment, the method may include forming a plurality of the variable low resistance regions to be spaced apart from each other.
본 실시예에 있어서, 상기 게이트의 제어를 통하여 상기 변동 저저항 영역이 형성되는 개수가 결정되도록 형성될 수 있다.In the present embodiment, the number of the variable low resistance regions to be formed may be determined through the control of the gate.
본 실시예에 있어서, 상기 게이트를 제어하면서 상기 변동 저저항 영역이 형성되는 개수에 따라 상기 소스와 상기 드레인 간의 전류의 측정 단계를 포함할 수 있다.In the present embodiment, the method may include measuring a current between the source and the drain according to the number of the variable low resistance regions formed while controlling the gate.
본 실시예에 있어서, 상기 게이트를 통한 전기장을 제어하여 상기 분극 영역의 제어에 따라 상기 변동 저저항 영역의 생성 또는 소멸하는 단계를 포함할 수 있다.In the present embodiment, the method may include controlling an electric field through the gate to generate or eliminate the variable low resistance region according to the control of the polarization region.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.
본 발명에 관한 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있다. The electronic circuit using the fluctuating low resistance region and the control method thereof according to the present invention can be easily applied to various uses.
도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 전자 회로 관련 제어 방법을 설명하기 위한 도면이다. 도 5는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다.
도 7a 내지 도 7d는 도 5의 전자 회로 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 10 내지 도 14는 도 8의 전자 회로의 동작을 설명하기 위한 도면들이다.
도 15는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 16은 도 15의 Ⅴ-Ⅴ선을 따라 절취한 단면도이다.
도 17은 본 발명의 또 다른 일 실시예에 관한 메모리 소자를 도시한 개략적인 평면도이다.
도 18은 도 17의 VI-VI선을 따라 절취한 단면도이다.
도 19는 제1 영역과 변동 저저항 영역의 전압 및 전류 관계를 도시한 그래프이다.
도 20은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 21은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 22는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 23은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 24은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 25 및 도 26은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자를 설명하기 위한 도면이다.
도 27 내지 도 30은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자를 설명하기 위한 도면이다.1 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 .
3 is an enlarged view of K of FIG. 2 .
4A to 4C are diagrams for explaining a control method related to the electronic circuit of FIG. 1 . 5 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.
6 is a cross-sectional view taken along the line VI-VI of FIG. 5 .
7A to 7D are diagrams for explaining a current path range control method related to the electronic circuit of FIG. 5 .
8 is a schematic plan view illustrating an electronic circuit according to an embodiment of the present invention.
9 is a cross-sectional view taken along line II-II of FIG. 8 .
10 to 14 are diagrams for explaining the operation of the electronic circuit of FIG. 8 .
15 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.
16 is a cross-sectional view taken along line V-V of FIG. 15 .
17 is a schematic plan view illustrating a memory device according to another embodiment of the present invention.
18 is a cross-sectional view taken along line VI-VI of FIG. 17 .
19 is a graph illustrating a voltage and current relationship between the first region and the variable low resistance region.
20 is a cross-sectional view of a variable low resistance region memory device according to another exemplary embodiment of the present invention.
21 is a cross-sectional view of a variable low-resistance region memory device according to still another exemplary embodiment of the present invention.
22 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
23 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
24 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
25 and 26 are diagrams for explaining a variable low resistance region memory device according to another embodiment of the present invention.
27 to 30 are diagrams for explaining a variable low-resistance region memory device according to another embodiment of the present invention.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to the embodiments of the present invention shown in the accompanying drawings.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility of adding one or more other features or components is not excluded in advance.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. Where certain embodiments are otherwise feasible, a specific process sequence may be performed different from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the order described.
도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 2의 K의 확대도이다.1 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1, and FIG. 3 is an enlarged view K of FIG. 2 .
도 1 및 도 2를 참조하면 본 실시예의 전자 회로(10)는 활성층(11), 인가 전극(12), 변동 저저항 영역(VL)을 포함할 수 있다.1 and 2 , the
활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The
선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the
또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. In addition, as another example, the
기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The
활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(11)에 인가할 수 있다.The
선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the
또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the
선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.In an alternative embodiment, the
예를들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the
인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있다.The
예를들면 인가 전극(12)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the
또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.Also, as an optional embodiment, the applying
도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.Although not shown, as an optional embodiment, one or more insulating layers may be further disposed between the
변동 저저항 영역(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형을 갖는 전류의 패쓰로 형성될 수 있다.The fluctuating low resistance region VL is a region formed in the
구체적으로 변동 저저항 영역(VL)은 활성층(11)의 영역 중 변동 저저항 영역(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the low-variation resistance region VL is a region of the
또한, 인가 전극(12)을 통한 변동 저저항 영역(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 영역(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the fluctuating low-resistance region VL through the
이를 통하여 다양한 전자 회로를 구성할 수 있다.Through this, various electronic circuits can be configured.
변동 저저항 영역(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(11)의 전체의 두께에 대응될 수 있다.The variable low resistance region VL has a height HVL, and this height HVL may correspond to the entire thickness of the
이러한 변동 저저항 영역(VL)은 높이(HVL)는 인가 전극(12)을 통한 전기장의 가할 때 전기장의 세기, 예를들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다는 클 수 있다.The height HVL of the variable low resistance region VL may be proportional to the strength of the electric field, for example, the magnitude of the voltage when the electric field is applied through the
변동 저저항 영역(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를들면 생성, 소멸 또는 이동할 수 있다.The fluctuating low resistance region VL is a region formed when a voltage is applied to the
활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11F)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제1 분극 영역(11F)의 경계에 형성될 수 있다.The
또한, 제1 분극 영역(11F)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(11R)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, it may include a
예를들면 변동 저저항 영역(VL)은 제1 분극 영역(11F)과 제2 분극 영역(11R)의 사이에 형성될 수 있다.For example, the variable low resistance region VL may be formed between the
변동 저저항 영역(VL)은 일 방향의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 영역(VL)의 이동 거리에 비례할 수 있다.The variable low resistance region VL may have a width WVL in one direction, which may be proportional to a movement distance of the variable low resistance region VL.
또한, 이러한 폭(WVL)은 변동 저저항 영역(VL)으로 정의되는 평면상의 영역의 폭일 수 있고, 이는 제1 분극 영역(11F)의 폭에 대응한다고 할 수 있다.In addition, this width WVL may be the width of a region on a plane defined as the variable low resistance region VL, which may correspond to the width of the
또한, 변동 저저항 영역(VL)은 제1 분극 영역(11F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제1 분극 영역(11F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)를 가질 수 있다. Also, the variable low resistance region VL may be formed to correspond to the entire side surface of the boundary line of the
선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative embodiment, this thickness TVL1 may be 0.1 to 0.3 nanometers.
도 4a 내지 도 4c는 도 1의 전자 회로에 대하여 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.4A to 4C are diagrams for explaining a current path range control method with respect to the electronic circuit of FIG. 1 .
도 4a를 참조하면, 활성층(11)은 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.Referring to FIG. 4A , the
그리고 나서 도 4b를 참조하면, 활성층(11)에 제1 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 인가 전극(12)과 중첩된 영역에 우선 제1 분극 영역(11F)이 형성될 수 있다. Then, referring to FIG. 4B , a
인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제1 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.It is larger than the coercive field of the
이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제2 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제1 분극 영역(11F)으로 변하게 할 수 있다.Through the application of the electric field through the
선택적 실시예로서 제1 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1km/sec(초)의 속도를 갖고 성장할 수 있다.As an optional embodiment, the growth rate in the height (HVL) direction of the
그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제1 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 제2 분극 영역(11R)의 영역을 점진적으로 제1 분극 영역(11F)으로 변환할 수 있다.Then, if the electric field through the
선택적 실시예로서 제1 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.As an optional embodiment, the growth rate in the horizontal direction H of the
이를 통하여 변동 저저항 영역(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를들면 변동 저저항 영역(VL)의 폭이고 제1 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.Through this, the size of the variable low resistance region VL can be controlled. This size is, for example, the width of the variable low resistance region VL and corresponds to the growth distance of the
또한, 제1 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.In addition, the growth rate of the
그러므로 변동 저저항 영역(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.Therefore, the size of the variable low resistance region VL can be adjusted as desired by controlling the electric field holding time.
구체적으로 도 4c에 도시한 것과 같이 제1 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 영역(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.Specifically, as shown in FIG. 4C , the
본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through the applying electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and at the boundary between the first polarization region and the second polarization region A corresponding variation low resistance region can be formed. This variation low-resistance region is a region with low resistance, and as a region with reduced resistance, can serve as a path for current, and thus an electronic circuit can be easily formed.
또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를들면 전압의 크기를 제어하여 변동 저저항 영역의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.In addition, in this embodiment, by controlling the magnitude of the electric field through the applied electrode, for example, by controlling the magnitude of the voltage, the height of the variable low resistance region can be determined, and specifically, it is controlled to have a height corresponding to the entire thickness of the active layer. can do.
또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 영역의 크기, 예를들면 폭을 결정할 수 있다. 이러한 변동 저저항 영역의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.In addition, the size, for example, the width, of the fluctuating low-resistance region can be determined by controlling the duration of the electric field through the applied electrode. By controlling the size of the variable low resistance region, it is possible to easily control the size of the path of the current flow.
또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 영역은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.In addition, even if the electric field through the applied electrode is removed, the polarization state of the polarization region is maintained, so the path of the current can be easily maintained. The resistance region may have a low resistance so that no current flows.
이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.Through this, it is possible to control the extinction of the path of the current, and as a result, it is possible to easily control the flow of the current.
본 실시예의 전자 회로를 제어하여 다양한 용도에 사용할 수 있고, 예를들면 변동 저저항 영역에 접하도록 하나 이상의 전극을 연결할 수 있다.By controlling the electronic circuit of the present embodiment, it can be used for various purposes, for example, one or more electrodes can be connected so as to be in contact with the variable low resistance region.
도 5는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.5 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5 .
도 5 및 도 6을 참조하면 본 실시예의 전자 회로(20)는 활성층(21), 인가 전극(22), 변동 저저항 영역(VL1, VL2, VL3)을 포함할 수 있다.5 and 6 , the
활성층(21)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(21)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(21)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The
선택적 실시예로서 활성층(21)은 페로브스카이트 계열 물질을 포함할 수 있고, 구체적 설명은 전술한 실시예와 동일하므로 생략한다.As an optional embodiment, the
인가 전극(22)은 활성층(21)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(21)에 인가할 수 있다. 구체적 내용은 전술한 실시예와 동일하므로 생략한다.The
변동 저저항 영역(VL1, VL2, VL3)은 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 포함할 수 있다.The variable low resistance regions VL1 , VL2 , and VL3 may include a first variable low resistance region VL1 , a second variable low resistance region VL2 , and a third variable low resistance region VL3 .
제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)보다 큰 폭을 가질 수 있다. 예를들면 제1 변동 저저항 영역(VL1)으로 둘러싸인 영역은 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역은 제3 변동 저저항 영역(VL3)으로 둘러싸인 영역보다 큰 폭을 가질 수 있다.The first variation low resistance region VL1 may have a width greater than that of the second variation low resistance region VL2 , and the second variation low resistance region VL2 may have a width greater than that of the third variation low resistance region VL3 . there is. For example, the region surrounded by the first variation low resistance region VL1 has a larger width than the region surrounded by the second variation low resistance region VL2 , and the region surrounded by the second variation low resistance region VL2 has a third variation It may have a greater width than a region surrounded by the low resistance region VL3 .
선택적 실시예로서 제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)의 외곽에 배치되고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)의 외곽에 배치될 수 있다.As an optional embodiment, the first variation low resistance region VL1 is disposed outside the second variation low resistance region VL2 , and the second variation low resistance region VL2 is outside the third variation low resistance region VL3 . can be placed in
제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 선형을 갖는 전류의 패쓰로 형성될 수 있다.The first variation low-resistance region VL1 , the second variation low-resistance region VL2 , and the third low-variance resistance region VL3 are regions formed in the
구체적으로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)의 영역 중 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the first variation low resistance region VL1 , the second variation low resistance region VL2 , and the third variation low resistance region VL3 are the first variation low resistance region VL1 and the second variation low resistance region VL3 of the
또한, 인가 전극(22)을 통한 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 형성한 후에, 인가 전극(22)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(21)의 분극 상태는 유지되므로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.Further, after forming the first variation low resistance region VL1 , the second variation low resistance region VL2 , and the third variation low resistance region VL3 through the
이를 통하여 다양한 전자 회로를 구성할 수 있다. 예를들면 하나 이상의 데이터를 저장할 수 있는 메모리 소자의 적어도 일부를 구성할 수 있다.Through this, various electronic circuits can be configured. For example, it may constitute at least a portion of a memory device capable of storing one or more data.
변동 저저항 영역(VL1, VL2, VL3)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(21)의 전체의 두께에 대응될 수 있다.The variable low resistance regions VL1 , VL2 , and VL3 have a height HVL, which may correspond to the entire thickness of the
활성층(21)은 제1 분극 방향을 갖는 제1 분극 영역(21F1, 21F3)을 포함할 수 있고, 변동 저저항 영역(VL1, VL2, VL3)은 이러한 제1 분극 영역(21F1, 21F3)의 경계에 형성될 수 있다.The
또한, 제1 분극 영역(21F1, 21F3)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(21R1, 21R2)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(21R1, 21R2)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.Also, the second polarization regions 21R1 and 21R2 having a second polarization direction may be included adjacent to the first polarization regions 21F1 and 21F3, and the variable low resistance region VL is such a second polarization region 21R1. , 21R2). The second direction may be at least a direction different from the first direction, for example a direction opposite to the first direction.
예를들면 제1 변동 저저항 영역(VL1)은 제1 분극 영역(21F1)과 제2 분극 영역(21R1)의 사이에 형성될 수 있다.For example, the first variation low resistance region VL1 may be formed between the first polarization region 21F1 and the second polarization region 21R1 .
또한, 제2 변동 저저항 영역(VL2)은 제1 분극 영역(21F1)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Also, the second variation low resistance region VL2 may be formed between the first polarization region 21F1 and the second polarization region 21R2 .
또한 제3 변동 저저항 영역(VL3)은 제1 분극 영역(21F3)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Also, the third variable low resistance region VL3 may be formed between the first polarization region 21F3 and the second polarization region 21R2 .
도 7a 내지 도 7d는 도 5의 전자 회로 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.7A to 7D are diagrams for explaining a current path range control method related to the electronic circuit of FIG. 5 .
도 7a를 참조하면, 활성층(21)은 제2 분극 방향을 갖는 제2 분극 영역(21R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(22)을 통한 초기화 전기장을 인가하여 도 7a와 같은 활성층(21)의 분극 상태를 형성할 수 있다.Referring to FIG. 7A , the
그리고 나서 도 7b를 참조하면, 활성층(21)에 제1 분극 영역(21F)이 형성된다. 구체적 예로서 인가 전극(22)의 폭에 대응하도록 인가 전극(22)과 중첩된 영역에 우선 제1 분극 영역(21F)이 형성된 후에 수평 방향으로 성장하여 도 7b와 같은 상태를 형성할 수 있다. 또한, 도 7a의 제1 분극 영역(21R)은 축소되어 도 7b와 같은 형태의 제1 분극 영역(21R1)으로 변할 수 있다.Then, referring to FIG. 7B , a
제1 분극 영역(21F)과 제2 분극 영역(21R1)의 사이에 제1 변동 저저항 영역(VL1)이 형성될 수 있다.A first variation low resistance region VL1 may be formed between the
그리고 나서 도 7c를 참조하면 도 7b와 반대 방향의 전기장을 인가하여 제1 분극 영역(21F)의 일부의 영역의 분극 방향을 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)으로 변환할 수 있다. 예를들면 제1 분극 영역(21F)의 제1 분극 방향과 반대 방향인 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)이 형성될 수 있다.Then, referring to FIG. 7C , the polarization direction of a portion of the
또한, 이를 통하여 도 7b의 제1 분극 영역(21F)은 크기가 축소되어 도 7c에 도시된 형태의 제1 분극 영역(21F1)로 변할 수 잇다.In addition, through this, the size of the
이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F1)의 사이에 제2 변동 저저항 영역(VL2)이 형성될 수 있다.A second variable low resistance region VL2 may be formed between the second polarization region 21R2 and the first polarization region 21F1 .
이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1)은 그대로 유지될 수 있다.Since the polarization state is maintained, the first variation low resistance region VL1 may be maintained as it is.
그리고 나서 도 7d를 참조하면, 도 7c와 반대 방향의 전기장을 인가하여 제2 분극 영역(21R2)의 일부의 영역의 분극 방향을 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)으로 변환할 수 있다. 예를들면 제2 분극 영역(21R2)의 제2 분극 방향과 반대 방향인 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)이 형성될 수 있다.Then, referring to FIG. 7D , the polarization direction of a portion of the second polarization region 21R2 is converted into the first polarization region 21F3 having the polarization direction in the first direction by applying an electric field opposite to that of FIG. 7C . can do. For example, the first polarization region 21F3 having a polarization direction in a first direction opposite to the second polarization direction of the second polarization region 21R2 may be formed.
또한, 이를 통하여 도 7c의 제2 분극 영역(21R2)은 크기가 축소되어 도 7d에 도시된 형태의 제2 분극 영역(21R2)으로 변할 수 있다. Also, through this, the size of the second polarization region 21R2 of FIG. 7C may be reduced to change into the second polarization region 21R2 of the shape shown in FIG. 7D .
이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F3)의 사이에 제3 변동 저저항 영역(VL3)이 형성될 수 있다.A third low-variation resistance region VL3 may be formed between the second polarization region 21R2 and the first polarization region 21F3 .
이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1) 및 제2 변동 저저항 영역(VL2)은 그대로 유지되고, 이와 함께 제3 변동 저저항 영역(VL3)이 추가될 수 있다.Since the polarization state is maintained, the first variation low resistance region VL1 and the second variation low resistance region VL2 are maintained as they are, and a third low variation low resistance region VL3 may be added thereto.
본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through the applying electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and at the boundary between the first polarization region and the second polarization region A corresponding variation low resistance region can be formed. The variable low-resistance region is a region with low resistance, and as a region with reduced resistance, it can serve as a path of current, and thus an electronic circuit can be easily formed.
또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하고, 전기장의 방향을 제어할 수 있고, 이를 통하여 활성층에 대하여 복수의 제1 분극 영역 또는 복수의 제2 분극 영역을 형성할 수 있다. In addition, the present embodiment can control the magnitude of the electric field through the applying electrode and control the direction of the electric field, thereby forming a plurality of first polarization regions or a plurality of second polarization regions with respect to the active layer.
이러한 복수의 제1 분극 영역 또는 복수의 제2 분극 영역들 사이의 경계선에는 복수의 변동 저저항 영역을 형성할 수 있다. 이러한 복수의 변동 저저항 영역의 각각은 전류의 패쓰를 형성할 수 있으므로 다양한 형태와 용도의 전자 회로를 용이하게 생성할 수 있고 제어할 수 있다.A plurality of variable low resistance regions may be formed on a boundary line between the plurality of first polarization regions or the plurality of second polarization regions. Each of these plurality of fluctuating low-resistance regions can form a path of current, so that electronic circuits of various shapes and uses can be easily created and controlled.
예를들면 인가 전극을 중심으로 복수의 변동 저저항 영역의 개수를 선택적으로 적용할 수 있어서 다양한 전류 경로를 형성할 수 있고, 이러한 전류 경로에 따른 다양한 데이터를 저장하는 메모리를 구현할 수 있다. For example, since the number of a plurality of variable low-resistance regions can be selectively applied around the applied electrode, various current paths can be formed, and a memory for storing various data according to the current paths can be implemented.
도 8은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.8 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line II-II of FIG. 8 .
도 8 및 도 9를 참조하면 본 실시예의 전자 회로(100)는 활성층(110), 인가 전극(120), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(131, 132)를 포함할 수 있다.8 and 9 , the
활성층(110)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(110)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(110)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The
선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the
또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the
기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바에 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the
활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
인가 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(110)에 인가할 수 있다.The
선택적 실시예로서 인가 전극(120)은 활성층(110)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the
또한, 인가 전극(120)은 활성층(110)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the
선택적 실시예로서 인가 전극(120)은 게이트 전극일 수 있다.In an alternative embodiment, the
예를들면 인가 전극(120)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the
인가 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(120)을 형성할 수 있다.The
예를들면 인가 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the
또한 선택적 실시예로서 인가 전극(120)은 적층체 구조를 포함할 수도 있다.Also, as an optional embodiment, the applying
연결 전극부(131, 132)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 포함할 수 있다.The
연결 전극부(131, 132)는 활성층(110)상에 형성될 수 있고, 예를들면 활성층(110)의 상면에 인가 전극(120)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(110)과 접하도록 형성될 수 있다.The
제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The first
선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the first
선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3―SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3―ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the first
선택적 실시예로서 연결 전극부(131, 132)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the
또한 구체적 예로서 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the first
도 10 내지 도 14는 도 8의 전자 회로의 동작을 설명하기 위한 도면들이다.10 to 14 are diagrams for explaining the operation of the electronic circuit of FIG. 8 .
도 10은 인가 전극(120)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이고, 도 11은 도 10의 Ⅷ-Ⅷ선을 따라 절취한 단면도이고, 도 12는 도 11의 K의 확대도이다.10 is a view showing a state in which the first electric field is applied through the
도 10 내지 도 14를 참조하면 인가 전극(120)을 통하여 제1 전기장이 활성층(110)에 인가되면 활성층(110)의 적어도 일 영역은 분극 영역(110F)을 포함할 수 있다.10 to 14 , when a first electric field is applied to the
이러한 분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다.The
제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The first variation low resistance region VL1 may be formed in a region corresponding to the side of the boundary line. Referring to FIG. 10 , the
예를들면 제1 변동 저저항 영역(VL1)은 인가 전극(120)을 둘러싸도록 일 방향으로 제1 폭(WVL1)을 가질 수 있다.For example, the first variable low resistance region VL1 may have a first width WVL1 in one direction to surround the
또한, 제1 변동 저저항 영역(VL1)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)을 가질 수 있다. Also, the first variation low resistance region VL1 may be formed to correspond to the entire side surface of the boundary line of the
선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative embodiment, this thickness TVL1 may be 0.1 to 0.3 nanometers.
선택적 실시예로서 인가 전극(120)을 통하여 제1 전압이 활성층(110)에 인가되기 전에 초기화 전기장을 활성층(110)에 인가하는 과정을 진행할 수 있다.As an optional embodiment, a process of applying the initialization electric field to the
이러한 초기화 전기장을 활성층(110)에 인가하는 과정을 통하여 활성층(110)의 영역을 분극 영역(110F)과 상이한 방향의 분극, 예를들면 반대 방향의 분극 영역으로 모두 전환하는 단계를 포함할 수 있다.Through the process of applying this initialization electric field to the
그리고 나서, 이와 반대 방향의 전기장을 가하여 일 영역에 분극 영역(110F)을 형성할 수 있다.Then, the
활성층(110)의 분극 영역(110F)의 경계에 형성된 제1 변동 저저항 영역(VL1)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F) 및 제1 변동 저저항 영역(VL1)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The first variation low-resistance region VL1 formed at the boundary of the
이를 통하여 제1 변동 저저항 영역(VL1)은 전류의 통로를 형성할 수 있다.Through this, the first variation low resistance region VL1 may form a current passage.
선택적 실시예로서 제1 변동 저저항 영역(VL1)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the first variation low resistance region VL1 may correspond to one region of a plurality of domain walls provided in the
또한, 이러한 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL1)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the first variation low resistance region VL1 may be continuously maintained when the polarization state of the
도 10 및 도 11에 도시한 것과 같이 제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있다. 다만, 연결 전극부(131, 132)가 제1 변동 저저항 영역(VL1)에 대응되지 않으므로 연결 전극부(131, 132)를 통한 전류의 흐름은 발생하지 않을 수 있다.As shown in FIGS. 10 and 11 , a current path may be formed through the first variation low resistance region VL1 . However, since the
도 13은 인가 전극(120)을 통하여 제1 전기장을 일정시간 더 유지한 상태를 도시한 도면이고, 도 14는 도 13의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.13 is a view illustrating a state in which the first electric field is further maintained for a predetermined time through the applying
도 13 및 도 14를 참조하면 인가 전극(120)을 통한 제1 전기장의 유지 시간이 길어져, 도 10 및 도 11의 분극 영역(110F)이 수평 방향으로 이동하여 분극 영역(110F)이 커지고 그에 따라 제1 변동 저저항 영역(VL1)보다 큰 제2 변동 저저항 영역(VL2) 이 형성될 수 있다.Referring to FIGS. 13 and 14 , the duration of the first electric field through the
예를들면 도 10 및 도 11에서 인가한 전압을 일정 시간 동안 계속적으로 유지하여 도 13 및 도 14와 같은 구조를 형성할 수 있다.For example, the structure shown in FIGS. 13 and 14 may be formed by continuously maintaining the voltage applied in FIGS. 10 and 11 for a predetermined time.
분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다. 제2 변동 저저항 영역(VL2)은 이러한 분극 영역(110F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 13을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The
예를 들면 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 둘러싸도록 일 방향으로 제2 폭(WVL2)을 가질 수 있고, 제2 폭(WVL2)은 제1 폭(WVL1)보다 클 수 있다. 즉, 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 일주(一周)할 수 있다.For example, the second variable low resistance region VL2 may have a second width WVL2 in one direction to surround the
또한, 제2 변동 저저항 영역(VL2)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.In addition, the second variation low resistance region VL2 may be formed to correspond to the entire side surface of the boundary line of the
활성층(110)의 분극 영역(110F)의 경계에 형성된 제2 변동 저저항 영역(VL2)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 영역(110F) 및 제2 변동 저저항 영역(VL2)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다. 즉, 제2 변동 저저항 영역(VL2)의 저항은 분극 영역(110F) 중 제2 변동 저저항 영역(VL2) 내측 부분의 저항보다 낮다. 그리고 제2 변동 저저항 영역(VL2)의 저항은 활성층(110) 중 제2 변동 저저항 영역(VL2) 외측 부분의 저항보다 낮을 수 있다.The second variation low resistance region VL2 formed at the boundary of the
이를 통하여 제2 변동 저저항 영역(VL2)은 전류의 통로를 형성할 수 있다.Through this, the second variation low resistance region VL2 may form a current passage.
선택적 실시예로서 제2 변동 저저항 영역(VL2)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the second variation low resistance region VL2 may correspond to one region of a plurality of domain walls provided in the
또한, 이러한 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제2 전압을 제거하여도 제2 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the second variation low resistance region VL2 may be continuously maintained when the polarization state of the
그러므로 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있다. Therefore, a current passage may be formed through the second variation low resistance region VL2 .
또한, 구체적인 예로서 연결 전극부(131, 132)가 제2 변동 저저항 영역(VL2)에 대응되도록 형성되고, 예를들면 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)가 서로 이격된 채 제2 변동 저저항 영역(VL2)의 상면과 접하도록 배치될 수 있다.In addition, as a specific example, the
이를 통하여 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통하여 전류가 흐를 수 있다.Through this, current may flow through the first
또한, 다양한 전기적 신호를 발생할 수 있다. 예를들면 도 13 및 도 14 상태에서의 전기장을 더 지속적으로 인가할 경우, 즉 인가 시간이 증가할 경우 제2 변동 저저항 영역(VL2)은 더 이동하여 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)을 벗어날 수 있다. 이에 따라 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통해서 전류가 흐르지 않을 수 있다.In addition, various electrical signals may be generated. For example, when the electric field in the state of FIGS. 13 and 14 is applied more continuously, that is, when the application time increases, the second variable low resistance region VL2 moves further, and the first
또한, 선택적 실시예로서 활성층(110)의 전체에 대한 초기화 과정을 진행할 수도 있다. In addition, as an optional embodiment, an initialization process for the entire
그리고 나서 다시 인가 전극(120)을 통하여 활성층(110)에 전기장을 인가할 경우 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)에 전류가 흐를 수 있다.Then, when an electric field is applied to the
본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.The electronic circuit of the present embodiment can apply voltages of various magnitudes to the active layer through the application electrode, and can control the time for which the voltage is applied.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.Through this, a polarization region can be formed in the active layer with a region of a desired size, and a low variation resistance region can be formed at the boundary of the polarization region.
이러한 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.When the connection electrode portion is formed to correspond to, for example, contact with, such a fluctuating low-resistance region, a current may flow through the connection electrode portion, and even if the voltage is removed, the active layer containing the ferroelectric material may maintain a polarized state. The fluctuating low-resistance region of its boundary can also be maintained so that current can continue to flow.
또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.In addition, a voltage may be applied to the active layer through the application electrode to change the variable low resistance region into the polarization region, and through this, the current does not flow through the connection electrode portion through which the current flows.
이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다. The current flow can be controlled by controlling the voltage of the applied electrode, and the electronic circuit can be used for various purposes through the control of the current flow.
선택적 실시예로서 전자 회로는 메모리로 사용할 수 있다.In an alternative embodiment, the electronic circuit may be used as a memory.
예를들면 전류의 흐름을 1, 흐르지 않음을 0이라고 정의하여 메모리로 사용할 수 있고, 구체적 예로서 전압 제 거시에도 전류가 흐를 수 있는 바 비휘발성 메모리로도 사용할 수 있다.For example, it can be used as a memory by defining the flow of current as 1 and non-flow as 0. As a specific example, it can also be used as a non-volatile memory because current can flow even when the voltage is removed.
또한, 전자 회로는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다.In addition, the electronic circuit may constitute a circuit unit that generates and transmits various signals, and may also be used as a switching device.
또한, 그 밖에 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오 칩 등 다양한 분야에 적용될 수 있다.In addition, since it can be applied with a simple structure to other parts requiring control of electrical signals, it can be applied to various fields such as variable circuits, CPUs, and biochips.
도 15는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 16은 도 15의 Ⅴ-Ⅴ선을 따라 절취한 단면도이다.15 is a schematic plan view illustrating an electronic circuit according to another embodiment of the present invention, and FIG. 16 is a cross-sectional view taken along line V-V of FIG. 15 .
도 15 및 도 16을 참조하면 본 실시예의 전자 회로(200)는 활성층(210), 인가 전극(220), 변동 저저항 영역(VL) 및 연결 전극부(231, 232)를 포함할 수 있다.15 and 16 , the
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.For convenience of description, different points from the above-described embodiment will be mainly described.
활성층(210)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(210)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(210)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다. The
활성층(210)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.The description of the material for forming the
인가 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(210)에 인가할 수 있다.The
선택적 실시예로서 인가 전극(220)은 활성층(210)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the
인가 전극(220)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.The description of the material for forming the
연결 전극부(231, 232)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)를 포함할 수 있다.The
연결 전극부(231, 232)는 활성층(210)상에 형성될 수 있고, 예를들면 인가 전극(220)과 이격되도록 활성층(210)의 면 중 인가 전극(220)이 형성된 면의 반대면에 형성될 수 있다. The
인가 전극(220)은 활성층(210)의 상면에, 연결 전극부(231, 232)은 활성층(210)의 하면에 형성될 수 있다.The
선택적 실시예로서 연결 전극부(231, 232)는 활성층(210)과 접하도록 형성될 수 있다.As an optional embodiment, the
제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 다양한 도전성 재료를 이용하여 형성할 수 있다. The first
제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.The description of the material forming the first
도 16을 참조하면 인가 전극(220)을 통하여 전압이 활성층(210)에 인가되면 활성층(210)의 적어도 일 영역은 분극 영역(210F)을 포함할 수 있다.Referring to FIG. 16 , when a voltage is applied to the
변동 저저항 영역(VL)은 이러한 분극 영역(210F)의 경계선의 측면에 대응하는 영역에 형성될 수 있고, 도 15를 참조하면 인가 전극(220)을 중심으로 인가 전극(220)을 둘러싸는 선형으로 형성될 수 있다.The variable low resistance region VL may be formed in a region corresponding to the side of the boundary line of the
예를들면 변동 저저항 영역(VL2)은 인가 전극(220)을 둘러싸도록 일 방향으로 폭을 가질 수 있다.For example, the variable low resistance region VL2 may have a width in one direction to surround the
또한, 변동 저저항 영역(VL)은 분극 영역(210F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(210F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.In addition, the variable low resistance region VL may be formed to correspond to the entire side surface of the boundary line of the
활성층(210)의 분극 영역(210F)의 경계에 형성된 변동 저저항 영역(VL)은 활성층(210)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 변동 저저항 영역(VL)은 활성층(210)의 분극 영역(210F) 및 변동 저저항 영역(VL)의 주변의 활성층(210)의 영역보다 낮은 저항을 가질 수 있다.The variable low resistance region VL formed at the boundary of the
이를 통하여 변동 저저항 영역(VL)은 전류의 통로를 형성할 수 있다.Through this, the variable low resistance region VL may form a current passage.
선택적 실시예로서 변동 저저항 영역(VL)은 활성층(210)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low resistance region VL may correspond to one region of a plurality of domain walls provided in the
또한, 이러한 변동 저저항 영역(VL)은 활성층(210)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(220)을 통하여 활성층(210)에 인가된 전압을 제거하여도 변동 저저항 영역(VL)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the variable low resistance region VL may be continuously maintained when the polarization state of the
변동 저저항 영역(VL)을 통하여 전류의 통로가 형성될 수 있다. A passage of current may be formed through the variable low resistance region VL.
또한 구체적인 예로서 연결 전극부(231, 232)가 변동 저저항 영역(VL)에 대응되도록 형성되고, 예를들면 연결 전극부(231, 232)의 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)가 서로 이격된 채 변동 저저항 영역(VL)의 하면과 접하도록 배치될 수 있다.In addition, as a specific example, the
이를 통하여 연결 전극부(231, 232)의 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)를 통하여 전류가 흐를 수 있다.Through this, current may flow through the first
본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.The electronic circuit of the present embodiment can apply voltages of various magnitudes to the active layer through the application electrode, and can control the time for which the voltage is applied.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.Through this, a polarization region can be formed in the active layer with a region of a desired size, and a low variation resistance region can be formed at the boundary of the polarization region.
또한 활성층의 일면에 인가 전극을 형성하고 타면에 연결 전극부를 형성하여 전자 회로의 정밀한 패터닝 및 미세화를 용이하게 진행할 수 있다. In addition, by forming an applied electrode on one surface of the active layer and a connection electrode part on the other surface, precise patterning and miniaturization of the electronic circuit can be easily performed.
전술한 바와 같은 전자 소자는 다음과 같은 변동 저저항 영역 메모리 소자로 구현될 수 있다.The electronic device as described above may be implemented as a variable low-resistance region memory device as follows.
도 17은 본 발명의 또 다른 일 실시예에 관한 메모리 소자를 도시한 개략적인 평면도이고, 도 18은 도 17의 VI-VI선을 따라 절취한 단면도이다.17 is a schematic plan view illustrating a memory device according to another embodiment of the present invention, and FIG. 18 is a cross-sectional view taken along line VI-VI of FIG. 17 .
도 17 및 도 18을 참조하면, 상기 변동 저저항 영역 메모리 소자(300)는, 베이스(310), 게이트(320), 소스(331) 및 드레인(332)을 포함할 수 있다.17 and 18 , the variable low resistance
상기 베이스(310)는 전술한 활성층 물질을 포함할 수 있는 데, 예컨대 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(310)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(310)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The base 310 may include the above-described active layer material, for example, a spontaneously polarizable material. For example, the
선택적 실시예로서 베이스(310)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the
또한 다른 예로서 베이스(310)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 베이스(310)는 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the
기타 다양한 강유전성 재료를 이용하여 베이스(310)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 베이스(310)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the
베이스(310)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(310)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
상기 베이스(310)는, X-Y 평면 방향으로 서로 인접하게 위치하는 제1 영역(311)과 제2 영역(312)을 포함할 수 있다. 상기 제1 영역(311)은 제1 방향의 분극을 가질 수 있는 데, 상기 제1 방향은 베이스(310)의 두께 방향, 즉 제1 영역(311)과 제2 영역(312)이 배치된 방향에 수직한 Z-방향일 수 있다. The base 310 may include a
상기 제2 영역(312)은 제1 영역(311)에 대해 두께에 수직한 방향, 즉 X-Y 평면 방향으로 인접하게 위치하는 데, 상기 제2 영역(312)은 선택적으로 제1 방향과 반대되는 제2 방향으로 정렬된 분극을 가질 수 있다.The
상기 제2 영역(312) 상에는 게이트(320)가 위치할 수 있다. 상기 게이트(320)는 도면에 도시되지는 않았지만 별도의 장치에 연결되어 게이트 신호를 인가받을 수 있다.A
상기 제2 영역(312)이 제1 영역(311)과는 반대 방향의 분극을 이룰 수 있는 것은, 상기 게이트(320)에 인가되는 전압에 의해 가능해진다.The polarization of the
이렇게 서로 반대되는 방향의 분극을 갖는 제1 영역(311)과 제2 영역(312)의 사이에 변동 저저항 영역(340)이 형성될 수 있다. 상기와 같은 변동 저저항 영역(340)은 제1 영역(311) 및/또는 제2 영역(312)에 비해 저항이 매우 작은 영역이 되며, 이 영역을 통해 전류의 흐름이 형성될 수 있다.As described above, a low-
이러한 변동 저저항 영역(340)은 다음의 일 실시예에 따라 형성될 수 있다.The variable
먼저, 자발 분극성 재료를 포함하는 베이스(310)가 전체적으로 제1 방향의 분극을 갖도록 할 수 있다. 반드시 베이스(310) 전체가 제1 방향의 분극을 갖는 것에 한정되는 것은 아니며, 베이스(310)의 적어도 게이트(320)에 대향되는 일정 면적이 제1 방향의 분극을 가질 수 있다. 선택적으로 이렇게 제1 방향 분극을 갖도록 하는 것은 게이트(320)에 초기화 전기장을 인가하여 형성할 수 있다.First, the base 310 including the spontaneously polarizable material may have polarization in the first direction as a whole. The
이 상태에서 게이트(320)에 제1 전압을 제1 시간 동안 인가하여 게이트(320)를 통해 베이스(310)에 전기장을 가함에 따라 게이트(320)에 대향되는 일정 면적이 제2 방향으로 분극이 변하게 된다. 분극의 방향이 바뀌도록 게이트(320)에 가하는 전기장은 제1 전압에 의해 조절될 수 있는 데, 즉, 베이스(310)를 형성하는 자발 분극성 재료의 항전기장보다 큰 전기장이 인가되도록 제1 전압을 가할 수 있다. In this state, as the first voltage is applied to the
상기 베이스(310)는 제1 두께(t1)를 갖도록 할 수 있다. 이 때 상기 제1 두께(t1) 전체에 걸쳐 제2 영역(312)이 형성되며, 상기 제1 두께(t1)에 따라 게이트(320)에 인가되는 제1 전압의 크기를 조절할 수 있다. 일 실시예에 따르면, 제1 두께(t1)와 게이트(320)에 인가되는 제1 전압의 크기는 비례할 수 있다. 즉, 제1 두께(t1)가 두꺼울 경우 제1 전압을 크게 할 수 있다.The base 310 may have a first thickness t1. In this case, the
상기 변동 저저항 영역(340)도 도 18에서 볼 수 있듯이, 제1 두께(t1) 전체에 걸쳐 형성될 수 있다. As shown in FIG. 18 , the variable
이렇게 형성되는 제2 영역(312)의 면적은 게이트(320)에 제1 전압이 가해지는 제1 시간에 의해 비례하여 결정될 수 있다.The area of the
따라서 원하는 면적 및/또는 크기의 제2 영역(312)을 형성하기 위해서는 해당 강유전체 물질에 대한 적당한 게이트 전압, 시간, 및 제2 영역(312)의 제1 두께(t1)를 실험 및/또는 계산에 의해 미리 결정할 수 있다.Therefore, in order to form the
이렇게 제2 영역(312)의 분극 방향이 제1 방향에서 제2 방향으로 변하면, 제1 방향의 분극을 갖는 제1 영역(311)과 제2 방향의 분극을 갖는 제2 영역(312)의 사이에 소정 너비의 변동 저저항 영역(340)이 형성될 수 있다. 이 변동 저저항 영역(340)은 게이트(320)를 중심으로 형성될 수 있다. In this way, when the polarization direction of the
도 19는 제1 영역과 변동 저저항 영역의 전압 및 전류 관계를 도시한 그래프이다.19 is a graph illustrating a voltage and current relationship between the first region and the variable low resistance region.
구체적으로 도 19는 상기 제1 영역과 변동 저저항 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다. Specifically, FIG. 19 shows a state in which the current changes as the voltage increases in the first region and the variable low resistance region.
즉 도 19에서 (a)는 변동 저저항 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이고, (b)는 상기 제1 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다.That is, in FIG. 19, (a) shows a state in which the current is changed as the voltage is increased in the variable low resistance region, and (b) shows a state in which the current is changed as the voltage is increased in the first region.
변동 저저항 영역(340)은 제1 영역(311)에 비해 저항이 매우 작기 때문에 전압 인가에 따라 전류의 흐름이 원활히 일어남을 알 수 있다.Since the variable
상기와 같이 형성되는 변동 저저항 영역(340)은 시간이 지나도 지워지지 않을 수 있다. The variable
이렇게 형성된 변동 저저항 영역(340)에 접하도록 소스(331)와 드레인(332)을 위치시킨다. 이 경우, 상기 변동 저저항 영역(340)을 통해 소스(331)로부터 드레인(332)으로 전류의 흐름이 형성될 수 있다. 따라서 이 때 데이터 쓰기가 가능해 지며, 예컨대 1로 읽힐 수 있다.The
선택적으로, 상기 변동 저저항 영역(340), 게이트(320)에 가해진 전압에 의해 제2 영역(312)의 분극 방향이 다시 제1 영역(311)의 분극 방향과 같아지도록 함으로써 지워질 수 있다.Optionally, the polarization direction of the
즉, 게이트(320)에 제2 전압을 인가하여 제2 영역(312)의 분극 방향이 다시 제1 방향으로 할 수 있다. 이 후 제2 전압을 제2 시간 동안 유지하여 제1 방향으로 분극이 바뀌는 영역을 평면 방향으로 성장시킬 수 있으며, 제1 방향으로 분극이 바뀐 영역이 상기 변동 저저항 영역(340)을 지나가 제1 영역(311)에까지 연장되면 변동 저저항 영역(340)이 소멸될 수 있다. 이 경우 소스(331)로부터 드레인(332)으로 전류가 흐를 수 없고, 따라서 이 때 데이터 지우기가 가능해 지며, 0으로 읽혀질 수 있다. That is, by applying the second voltage to the
이 때, 상기 제2 전압은 상기 제1 전압과 상이한 전압이 될 수 있는 데, 일 실시예에 따른 제1 전압과 동일 크기에 반대 극성의 전압일 수 있다. 상기 제2 시간은 적어도 상기 제1 시간 이상일 수 있다.In this case, the second voltage may be a voltage different from the first voltage, and may have the same magnitude and opposite polarity as the first voltage according to an exemplary embodiment. The second time period may be at least equal to or longer than the first time period.
상기와 같이 형성된 변동 저저항 영역 메모리 소자는, 전술한 변동 저저항 영역(340)이 게이트(320)에 전원이 꺼지더라도 그 상태를 유지할 수 있기 때문에 비휘발성 메모리 소자로서 사용될 수 있다. The variable low resistance region memory device formed as described above can be used as a nonvolatile memory device because the aforementioned variable
상기 변동 저저항 영역 메모리 소자는 약 1012회의 쓰기/지우기가 가능하기 때문에, 기존 반도체 소자 기반의 메모리 소자에 비해 약 107배의 메모리 수명을 가질 수 있다.Since the variable low-resistance region memory device is capable of writing/erasing about 10 12 times, it may have a memory lifespan of about 10 7 times that of a conventional semiconductor device-based memory device.
메모리 속도도, 상기 변동 저저항 영역 메모리 소자는 약 10-9 sec가 될 수 있어 기존 반도체 소자 기반의 메모리 소자에 비해 약 106배의 메모리 속도를 올릴 수 있다.In terms of memory speed, the variable low-resistance region memory device can be about 10 -9 sec, so that the memory speed can be increased by about 10 6 times compared to the conventional semiconductor device-based memory device.
이처럼 상기 변동 저저항 영역 메모리 소자는 매우 탁월한 속도와 수명을 갖는 메모리 소자가 될 수 있다.As such, the variable low-resistance region memory device may be a memory device having very excellent speed and lifespan.
또한, 게이트 전압, 및/또는 인가 시간에 따라 상기 변동 저저항 영역(340)이 형성되는 위치를 조절할 수 있기 때문에, 다양한 메모리 소자의 설계가 가능하고, 강유전체를 이용한 기존의 강유전체 메모리 소자에 비해 박형화를 이룰 수 있다. 뿐만 아니라, 메모리 설계의 자유도가 높아지기 때문에 소자의 집적도를 높일 수 있다는 장점이 있다.In addition, since the position at which the variable low-
이렇게 형성되는 변동 저저항 영역(340)은 도 17에서 볼 수 있듯이 게이트(320)를 중심으로 폐루프상으로 형성될 수 있는 데, 이 폐루프상의 일부에 소스(331) 및 드레인(332)을 배치함으로써 소스(331)와 드레인(332)을 연결하는 선은 두 개가 될 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 베이스의 평면 방향 일 변에 게이트를 위치시키고 인접한 다른 두 변이 소스와 드레인을 배치시키면 상기 변동 저저항 영역은 소스와 드레인을 연결하는 단일의 선이 될 수 있다.As shown in FIG. 17 , the variable
상기와 같은 소스(331) 및 드레인(332)은 베이스(310) 상에 패터닝되어 형성되는 전극 구조일 수 있는 데, 본 발명은 반드시 이에 한정되는 것은 아니고, 도면에 도시하지는 않았지만 베이스(310)를 덮는 절연막에 형성된 비아 홀을 통해 변동 저저항 영역(340)과 컨택되는 것일 수 있다.The
도 20은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.20 is a cross-sectional view of a variable low resistance region memory device according to another exemplary embodiment of the present invention.
도 20을 참조하면 변동 저저항 영역 메모리 소자(400)는, 기판(430)에 소스(431)와 드레인(432)이 형성되고, 기판(430) 상에 자발 분극성 재료를 포함하는 베이스(410)를 배치할 수 있다. 상기 기판(430)은 반도체 웨이퍼, 일 실시예에 따르면 실리콘 웨이퍼로 형성될 수 있다. 그리고 상기 소스(431)와 드레인(432)은 웨이퍼에 이온 도핑으로 형성할 수 있다. 물론, 도면에 도시하지는 않았지만, 상기 소스(431)와 드레인(432)에는 별도의 비아를 통해 외부 신호선이 연결될 수 있다.Referring to FIG. 20 , in the variable low resistance
이러한 구조에서는 기판(430)에 형성된 소스(431) 및 드레인(432)의 영역에 대응되게 변동 저저항 영역(440)이 위치할 수 있도록 게이트 전압, 및 인가 시간 정할 수 있다.In this structure, the gate voltage and the application time may be determined so that the variable
상기와 같은 기판(430)과 베이스(410)는 별도의 접착층에 의해 접합될 수 있는 데, 반드시 이에 한정되는 것은 아니고, 기판(430) 상에 베이스(410)가 성막될 수도 있다. 이렇게 기판(430) 상에 박막으로 베이스(410)를 구현함으로써, 메모리 소자(400)를 더욱 박형화할 수 있고, 기존의 메모리 소자 공정을 이용할 수 있어 제조 공정의 효율을 더욱 올릴 수 있다.The
이상 설명한 실시예들은 제1 영역 및 제2 영역이 동일한 두께를 갖는 경우를 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니다. In the above-described embodiments, the first region and the second region have the same thickness, but the present invention is not limited thereto.
도 21은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.21 is a cross-sectional view of a variable low-resistance region memory device according to still another exemplary embodiment of the present invention.
도 21을 참조하면 변동 저저항 영역 메모리 소자(500)는, 기판(530)에 소스(531)와 드레인(532)이 형성되고, 기판(530) 상에 자발 분극성 재료를 포함하는 베이스(510)가 배치될 수 있다. 도 21에서 볼 수 있는 실시예의 메모리 소자(500)는, 제1 영역(511)이 제2 영역(512)의 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 가질 수 있다. 이 제2 두께(t2)는 게이트(520)에 가해지는 전압에 의해 분극의 방향이 스위칭되지 않는 두께가 되며, 이에 따라 변동 저저항 영역(540)은 제1 두께(t1)와 제2 두께(t2)의 경계가 되는 위치에 형성될 수 있다.Referring to FIG. 21 , in the variable low resistance
전술한 바와 같이 게이트(520)에 인가되는 전압을 제1 두께(t1)에 대하여 분극 스위칭이 이뤄지는 전압으로 셋팅할 수 있으므로, 베이스(510)에 제2 두께(t2)로 형성되는 영역을 만듦으로써, 게이트(520)에 인가되는 전압의 세기, 시간에 의해서도 제2 두께(t2)에는 변동 저저항 영역(540)이 형성되지 않고, 제1 두께(t1)로 이루어진 영역에만 변동 저저항 영역(540)이 형성되도록 할 수 있다.As described above, since the voltage applied to the
즉, 도 21에서 볼 수 있듯이, 변동 저저항 영역(540)은 제1 두께(t1)와 제2 두께(t2)의 경계가 되는 위치에 형성될 수 있다.That is, as shown in FIG. 21 , the variable
도 22는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.22 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
도 22를 참조하면 변동 저저항 영역 메모리 소자(600)는, 기판(630)에 소스(631)와 드레인(632)이 형성되고, 기판(630) 상에 자발 분극성 재료를 포함하는 베이스(610)가 배치될 수 있다. 도 22에 도시된 실시예의 메모리 소자(600)도 도 21에 도시된 실시예와 같이 제1 영역(611)이 제2 영역(612)의 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 가질 수 있다.Referring to FIG. 22 , in the variable low resistance
이 때, 게이트(620)에 전압이 인가되는 시간에 따라, 도 22에서 볼 수 있듯이, 제1 두께(t1)와 제2 두께(t2)의 경계로부터 제1 두께(t1)가 형성된 내측에 위치할 수 있다. 따라서 이러한 구조의 메모리 소자(600)에서 소스(631)와 드레인(632)은 제1 두께(t1)와 제2 두께(t2)의 경계보다 안쪽에 형성할 수 있다. 이에 따라 게이트(620) 전압의 세기 및/또는 그 시간의 변경에 따라 변동 저저항 영역(640)의 형성 위치가 변경되더라도, 변동 저저항 영역(640)과 소스(631)/드레인(632)이 전기적으로 연결될 수 있다.At this time, depending on the time when the voltage is applied to the
이상 설명한 실시예들에서 게이트는 베이스 상에 인접하여 형성되었으나, 본 발명은 반드시 이에 한정되는 것은 아니다.In the above-described embodiments, the gate is formed adjacent to the base, but the present invention is not limited thereto.
도 23은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.23 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
도 23을 참조하면 메모리 소자(700)는, 베이스(710)와 게이트(720) 사이에 다른 막(750)이 더 위치할 수 있다. 상기 막(750)은 절연막일 수 있는 데, 베이스(710)를 형성하는 강유전체 물질과 다른 물질일 수 있다. Referring to FIG. 23 , in the
이 경우에도 게이트(720)에 인가되는 전압에 의한 전기장의 영향으로 제2 영역(712)의 분극 방향이 스위칭되도록 할 수 있으며, 이 때, 분극 방향이 스위칭될 수 있는 게이트(720) 전압 및/또는 시간은 미리 실험 및/또는 계산에 의해 얻어질 수 있다.Even in this case, the polarization direction of the
도 24은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.24 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
도 24를 참조하면 변동 저저항 영역 메모리 소자(800)는, 기판(830)에 소스(831)와 드레인(832)이 형성되고, 기판(830) 상에 자발 분극성 재료를 포함하는 베이스(810)가 배치될 수 있다. Referring to FIG. 24 , in the variable low resistance
도 24에 도시된 실시예에 따르면, 베이스(810)에 대향된 제1 게이트(821)와 베이스(810)를 중심으로 제1 게이트(821)와 반대측에 위치하는 제2 게이트(822)를 포함할 수 있다.According to the embodiment shown in FIG. 24 , a
이 경우, 제1 게이트(821)에 의해 제2 영역(812)의 분극 방향을 스위칭하여 변동 저저항 영역(840)을 형성할 수 있다. 이에 따라 데이터 쓰기가 가능해진다.In this case, the variable
제2 게이트(822)에 의해 제2 영역(812)의 분극 방향을 제1 영역(811)과 같이 다시 스위칭함으로써 변동 저저항 영역(840)을 제거할 수 있다. 이에 따라 데이터 지우기가 가능해진다.By switching the polarization direction of the
이처럼 제1 게이트(821) 및 제2 게이트(822)에 의해 0/1로 데이터를 읽을 수 있다.As such, data may be read as 0/1 by the
이상 설명한 본 명세서의 모든 실시예들은 각 도시된 실시예들에 한정되는 것은 아니며, 서로 복합적으로 적용될 수 있음은 물론이다.Of course, all the embodiments of the present specification described above are not limited to the illustrated embodiments, and may be applied in combination with each other.
또한, 이러한 실시예들은 후술할 실시예에도 선택적으로 적용하거나 변형하여 적용할 수 있음은 물론이다.In addition, it goes without saying that these embodiments can be selectively applied or modified to the embodiments to be described later.
도 25 및 도 26은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자를 설명하기 위한 도면이다.25 and 26 are diagrams for explaining a variable low-resistance region memory device according to another embodiment of the present invention.
먼저 도 25를 참조하면, 상기 변동 저저항 영역 메모리 소자(900)는, 베이스(910), 게이트(920), 소스(931) 및 드레인(932)을 포함할 수 있다.Referring first to FIG. 25 , the variable low resistance
상기 베이스(910)는 전술한 활성층 물질을 포함할 수 있는 데, 예컨대 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(910)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(910)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The base 910 may include the active layer material described above, for example, a spontaneously polarizable material. For example, the
선택적 실시예로서 베이스(910)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the
또한 다른 예로서 베이스(910)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예는 전술한 실시예에서 설명한 바와 동일하므로 생략한다.Also, as another example, the
베이스(910)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(910)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
상기 베이스(910)상에 게이트(920)가 위치할 수 있다. A
상기 게이트(920)를 통한 전압의 인가로 활성층 물질을 포함하는 베이스(910)는 게이트(920)의 주변에 일 방향의 분극 영역인 제1 영역을 포함할 수 있고, 제1 영역과 인접하고 제1 영역의 분극 방향과 상이한 방향의 분극 방향을 갖는 제2 영역을 포함할 수 있다. 이러한 제1 영역 및 제2 영역에 대한 내용은 전술한 실시예들에서 설명한 것과 유사하기에, 구체적 설명은 생략한다.When a voltage is applied through the
이렇게 서로 반대되는 방향의 분극을 갖는 제1 영역과 제2 영역의 사이에 제1 변동 저저항 영역(941)이 형성될 수 있다. 제1 변동 저저항 영역(941)의 성질은 전술한 실시예들에서 설명한 변동 저저항 영역의 성질과 같다. 도 25에 도시된 것과 같이, 베이스(910)에 수직인 방향에서 바라볼 시, 제1 변동 저저항 영역(941)은 게이트(920)로부터 이격되어 게이트(920)의 양측에 위치한다.In this way, a first variation
이 때, 제1 전압을 제어하여 제1 영역의 크기를 제어할 수 있고, 제1 변동 저저항 영역(941)의 일단은 소스(931)에 다른 일단은 드레인(932)에 연결되도록 할 수 있다. In this case, the size of the first region may be controlled by controlling the first voltage, and one end of the first variation
이 경우, 제1 변동 저저항 영역(941)을 통해 소스(931)로부터 드레인(932)으로 전류의 흐름이 형성될 수 있다. In this case, a current may flow from the
또한, 도 26을 참조하면, 게이트(920)를 기준으로 제1 변동 저저항 영역(941)의 안쪽에 제2 변동 저저항 영역(942)이 형성된 것이 도시되어 있다. 제2 변동 저저항 영역(942)의 성질은 전술한 실시예들에서 설명한 변동 저저항 영역의 성질과 같다. 도 26에 도시된 것과 같이, 베이스(910)에 수직인 방향에서 바라볼 시, 제2 변동 저저항 영역(942)은 게이트(920)로부터 이격되어 게이트(920)의 양측에 위치한다. 그리고 제2 변동 저저항 영역(942)은 게이트(920)와 제1 변동 저저항 영역(941) 사이에 위치한다.Also, referring to FIG. 26 , it is shown that a second variation
제2 변동 저저항 영역(942)의 일단은 소스(931)에 다른 일단은 드레인(932)에 연결되도록 할 수 있다. One end of the second variation
제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)은 선형을 갖는 전류의 패쓰로 형성될 수 있고, 구체적으로 제1 변동 저저항 영역(941), 제2 변동 저저항 영역(942)은 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.The first variation low-
이러한 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)의 형성 과정은 전술한 실시예의 도 7a 내지 도 7d에서 설명한 바를 동일 또는 유사하게 적용할 수 있다.The process of forming the first variation
예를들면 게이트(920)을 통한 베이스(910)에 대한 전압을 인가하여 일 분극 상태를 형성할 수 있고, 이를 통하여 제1 변동 저저항 영역(941)을 형성할 수 있다. 그리고 나서 반대 방향의 전기장을 인가하여 제1 변동 저저항 영역(941)과 이격되는 제2 변동 저저항 영역(942)을 형성할 수 있다.For example, one polarization state may be formed by applying a voltage to the base 910 through the
또한, 이러한 분극 상태를 게이트(920)에서 전압을 제거하여도 유지하므로 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)를 그대로 유지할 수도 있다.In addition, since this polarization state is maintained even when the voltage is removed from the
선택적 실시예로서 이러한 제1 변동 저저항 영역(941) 또는 제2 변동 저저항 영역(942)의 두께는 0.1 내지 0.3 나노미터일 수 있다. 이러한 두께는 도 25 또는 도 26을 기준으로 세로축 방향의 두께일 수 있다.As an optional embodiment, the thickness of the first variation
선택적 실시예로서 소스(931)는 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)와 모두 연결되도록 형성될 수 있다. 예를들면 소스(931)는 일 방향을 따라서 길게 연장된 구조를 가질 수 있고, 구체적 예로서 게이트(920)의 폭보다 크도록 길게 형성될 수 있다.As an optional embodiment, the
또한 드레인(932)은 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)와 모두 연결되도록 형성될 수 있다. 예를들면 드레인(932)은 일 방향을 따라서 길게 연장된 구조를 가질 수 있고, 구체적 예로서 게이트(920)의 폭보다 크도록 길게 형성될 수 있다.Also, the
소스(931) 및 드레인(932)은 게이트(920)를 사이에 두고 양쪽에 서로 마주보도록 길게 형성된 구조를 가질 수 있다.The
상기와 같이 형성된 변동 저저항 영역 메모리 소자는, 전술한 대로 변동 저저항 영역(941, 942)이 게이트(920)에 전원이 꺼지더라도 그 상태를 유지할 수 있기 때문에 비휘발성 메모리 소자로서 사용될 수 있다. The variable low resistance region memory device formed as described above can be used as a nonvolatile memory device because the variable
상기 변동 저저항 영역 메모리 소자는 약 1012회의 쓰기/지우기가 가능하기 때문에, 기존 반도체 소자 기반의 메모리 소자에 비해 약 107배의 메모리 수명을 가질 수 있다.Since the variable low-resistance region memory device is capable of writing/erasing about 10 12 times, it may have a memory lifespan of about 10 7 times that of a conventional semiconductor device-based memory device.
메모리 속도도, 상기 변동 저저항 영역 메모리 소자는 약 10-9 sec가 될 수 있어 기존 반도체 소자 기반의 메모리 소자에 비해 약 106배의 메모리 속도를 올릴 수 있다.In terms of memory speed, the variable low-resistance region memory device can be about 10 -9 sec, so that the memory speed can be increased by about 10 6 times compared to the conventional semiconductor device-based memory device.
이처럼 상기 변동 저저항 영역 메모리 소자는 매우 탁월한 속도와 수명을 갖는 메모리 소자가 될 수 있다.As such, the variable low-resistance region memory device may be a memory device having very excellent speed and lifespan.
또한, 게이트(920)를 통한 전기장의 제어를 통하여 제1 변동 저저항 영역(941)만 형성되게 하거나, 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)모두 형성되게 하는 것을 제어할 수 있다.In addition, through the control of the electric field through the
한편, 소스(931)과 드레인(932)의 사이에 전류가 흐를 경우, 제1 변동 저저항 영역(941)만 형성되었을 때의 전류값은 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)모두 형성되었을 때의 전류값과 상이할 수 있고 예를들면 작을 수 있다.On the other hand, when a current flows between the
이를 통하여 본 메모리 소자(900)는 2개의 정보, 예를들면 1 또는 0으로 정보를 저장할뿐만 아니라 그보다 많은 3개의 정보를 저장할 수 있고, 이들을 각각 편의상 0,1,2 라고 지칭할 수 있다.Through this, the
즉, 도 26과 같이 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)을 통하여 소스(931)와 드레인(932)간의 전류의 흐름이 형성된 경우를 2라고 할 수 있다.That is, the case in which current flows between the
도 25와 같이 제1 변동 저저항 영역(941)만 생성된 경우 제1 변동 저저항 영역(941)을 통하여 소스(931)와 드레인(932)간의 전류의 흐름이 형성된 경우를 1이라고 할 수 있다.As shown in FIG. 25 , when only the first variation
또한, 게이트(920)를 통한 전압 제어로 제1, 2 변동 저저항 영역(941, 942)이 소멸되고, 소스(931)와 드레인(932)간의 전류의 흐름이 형성되지 않은 경우를 0이라고 할 수 있다.In addition, a case in which the first and second variable
즉, 게이트(920)를 통하여 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)을 제어하여 형성할 수 있으므로, 이러한 제1 변동 저저항 영역(941) 및 제2 변동 저저항 영역(942)의 제어에 따른 전류의 측정을 통하여 각기 다른 3개의 정보로서 메모리를 형성할 수 있다.That is, since the first variation
이를 통하여 메모리 설계의 자유도가 높아지고 높은 정보를 집적할 수 있다. Through this, the degree of freedom in memory design is increased and high information can be integrated.
도 27 내지 도 30은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자를 설명하기 위한 도면이다.27 to 30 are diagrams for explaining a variable low resistance region memory device according to another embodiment of the present invention.
도 27을 참조하면, 본 변동 저저항 영역 메모리 소자(1000)는, 베이스(1010), 게이트(1020), 소스(1031) 및 드레인(1032)을 포함할 수 있다.Referring to FIG. 27 , the variable low resistance
상기 베이스(1010)는 전술한 활성층 물질을 포함할 수 있는 데, 예컨대 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(1010)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(1010)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The
선택적 실시예로서 베이스(1010)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 베이스(1010)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예는 전술한 실시예에서 설명한 바와 동일하므로 생략한다.Also, as another example, the
베이스(1010)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(1010)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
상기 베이스(1010)상에 게이트(1020)가 위치할 수 있다. A
상기 게이트(1020)를 통한 전압의 인가로 활성층 물질을 포함하는 베이스(1010)는 게이트(1020)의 주변에 일 방향의 분극 영역인 제1 영역을 포함할 수 있고, 제1 영역과 인접하고 제1 영역의 분극 방향과 상이한 방향의 분극 방향을 갖는 제2 영역을 포함할 수 있다. 이러한 제1 영역 및 제2 영역에 대한 내용은 전술한 실시예들에서 설명한 것과 유사하게 형성될 수 있는 바, 구체적 설명은 생략한다.When a voltage is applied through the
이렇게 서로 반대되는 방향의 분극을 갖는 제1 영역과 제2 영역의 사이에 제1 변동 저저항 영역(1041)이 형성될 수 있다.As described above, the first variation
이 때, 제1 전압을 제어하여 제1 영역의 크기를 제어할 수 있고, 제1 변동 저저항 영역(1041)의 일단은 소스(1031)에 다른 일단은 드레인(1032)에 연결되도록 할 수 있다. In this case, the size of the first region may be controlled by controlling the first voltage, and one end of the first variation
이 경우, 제1 변동 저저항 영역(1041)을 통해 소스(1031)로부터 드레인(1032)으로 전류의 흐름이 형성될 수 있다. In this case, a current may flow from the
또한, 도 28을 참조하면, 게이트(1020)를 기준으로 제1 변동 저저항 영역(1041)의 안쪽에 제2 변동 저저항 영역(1042)이 형성된 것이 도시되어 있다. Also, referring to FIG. 28 , it is shown that the second low variation
제2 변동 저저항 영역(1042)의 일단은 소스(1031)에 다른 일단은 드레인(1032)에 연결되도록 할 수 있다. One end of the second variable
제1 변동 저저항 영역(1041) 및 제2 변동 저저항 영역(1042)은 선형을 갖는 전류의 패쓰로 형성될 수 있고, 구체적으로 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042)은 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.The first variation low-
또한, 도 29를 참조하면, 게이트(1020)를 기준으로 제2 변동 저저항 영역(1042)의 안쪽에 제3 변동 저저항 영역(1043)이 형성된 것이 도시되어 있다. Also, referring to FIG. 29 , it is illustrated that a third low variation
제3 변동 저저항 영역(1043)의 일단은 소스(1031)에 다른 일단은 드레인(1032)에 연결되도록 할 수 있다. One end of the third variable
제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042) 및 제3 변동 저저항 영역(1043)은 선형을 갖는 전류의 패쓰로 형성될 수 있고, 구체적으로 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042) 및 은 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.The first variation
또한, 도 30을 참조하면, 게이트(1020)를 기준으로 제3 변동 저저항 영역(1043)의 안쪽에 제4 변동 저저항 영역(1044)이 형성된 것이 도시되어 있다. Also, referring to FIG. 30 , it is shown that a fourth variation
제4 변동 저저항 영역(1044)의 일단은 소스(1031)에 다른 일단은 드레인(1032)에 연결되도록 할 수 있다. One end of the fourth variable
제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 및 제4 변동 저저항 영역(1044)은 선형을 갖는 전류의 패쓰로 형성될 수 있고, 구체적으로 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 및 제4 변동 저저항 영역(1044)은 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.The first variation
이러한 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 및 제4 변동 저저항 영역(1044)의 형성 과정은 전술한 실시예의 도 7a 내지 도 7d에서 설명한 바를 동일 또는 유사하게 적용할 수 있다.The formation process of the first variation
예를들면 게이트(1020)을 통한 베이스(1010)에 대한 전압을 인가하여 일 분극 상태를 형성할 수 있고, 이를 통하여 제1 변동 저저항 영역(1041)을 형성할 수 있다. 그리고 나서 반대 방향의 전기장을 인가하여 제1 변동 저저항 영역(1041)과 이격되는 제2 변동 저저항 영역(1042)을 형성할 수 있다. 또한, 그리고 나서 반대 방향의 전기장을 인가하여 제2 변동 저저항 영역(1042)과 이격되는 제3 변동 저저항 영역(1043)을 형성할 수 있다. 또 반대 방향의 전기장을 인가하여 제3 변동 저저항 영역(1043)과 이격되는 제4 변동 저저항 영역(1044)을 형성할 수 있다. For example, a polarization state may be formed by applying a voltage to the
또한, 이러한 분극 상태를 게이트(1020)에서 전압을 제거하여도 유지하므로 제1 변동 저저항 영역(1041) 및 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 및 제4 변동 저저항 영역(1044)를 그대로 유지할 수도 있다.In addition, since this polarization state is maintained even when the voltage is removed from the
선택적 실시예로서 이러한 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 또는 제4 변동 저저항 영역(1044)의 두께는 0.1 내지 0.3 나노미터일 수 있다. 이러한 두께는 도 27 내지 도 30을 기준으로 세로축 방향의 두께일 수 있다.As an optional embodiment, the thickness of the first variation
선택적 실시예로서 소스(1031)는 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 또는 제4 변동 저저항 영역(1044)과 모두 연결되도록 형성될 수 있다. 예를들면 소스(1031)는 일 방향을 따라서 길게 연장된 구조를 가질 수 있고, 구체적 예로서 게이트(1020)의 폭보다 크도록 길게 형성될 수 있다.As an optional embodiment, the
또한 드레인(1032)은 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 또는 제4 변동 저저항 영역(1044)과 모두 연결되도록 형성될 수 있다. 예를들면 드레인(1032)은 일 방향을 따라서 길게 연장된 구조를 가질 수 있고, 구체적 예로서 게이트(1020)의 폭보다 크도록 길게 형성될 수 있다.In addition, the
소스(1031) 및 드레인(1032)은 게이트(1020)를 사이에 두고 양쪽에 서로 마주보도록 길게 형성된 구조를 가질 수 있다.The
상기와 같이 형성된 변동 저저항 영역 메모리 소자는, 전술한 대로 제1 변동 저저항 영역(1041), 제2 변동 저저항 영역(1042), 제3 변동 저저항 영역(1043) 또는 제4 변동 저저항 영역(1044)이 게이트(1020)에 전원이 꺼지더라도 그 상태를 유지할 수 있기 때문에 비휘발성 메모리 소자로서 사용될 수 있다. The low variation low resistance region memory element formed as described above has the first variation
상기 변동 저저항 영역 메모리 소자는 약 1012회의 쓰기/지우기가 가능하기 때문에, 기존 반도체 소자 기반의 메모리 소자에 비해 약 107배의 메모리 수명을 가질 수 있다.Since the variable low-resistance region memory device is capable of writing/erasing about 10 12 times, it may have a memory lifespan of about 10 7 times that of a conventional semiconductor device-based memory device.
메모리 속도도, 상기 변동 저저항 영역 메모리 소자는 약 10-9 sec가 될 수 있어 기존 반도체 소자 기반의 메모리 소자에 비해 약 106배의 메모리 속도를 올릴 수 있다.In terms of memory speed, the variable low-resistance region memory device can be about 10 -9 sec, so that the memory speed can be increased by about 10 6 times compared to the conventional semiconductor device-based memory device.
이처럼 상기 변동 저저항 영역 메모리 소자는 매우 탁월한 속도와 수명을 갖는 메모리 소자가 될 수 있다.As such, the variable low-resistance region memory device may be a memory device having very excellent speed and lifespan.
또한, 게이트(1020)를 통한 전기장의 제어를 통하여 제1 변동 저저항 영역(1041)만 형성되게 하거나, 제1, 2 변동 저저항 영역(1041, 1042)이 형성되게 하거나, 제1, 2, 3 변동 저저항 영역(1041, 1042, 1043)이 형성되게 하거나, 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)이 형성되게 할 수 있다.In addition, through the control of the electric field through the
한편, 소스(1031)과 드레인(1032)의 사이에 전류가 흐를 경우, 제1 변동 저저항 영역(1041)만 형성되었을 때의 전류값, 제1, 2 변동 저저항 영역(1041, 1042)이 형성되었을 때의 전류값, 제1, 2, 3 변동 저저항 영역(1041, 1042, 1043)이 형성되었을 때의 전류값 및 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)이 형성되었을 때의 전류값은 모두 상이할 수 있다.On the other hand, when a current flows between the
구체적 예로서 제1 변동 저저항 영역(1041)만 형성되었을 때의 전류값은 제1, 2 변동 저저항 영역(1041, 1042)이 형성되었을 때의 전류값보다 작고, 제1, 2 변동 저저항 영역(1041, 1042)이 형성되었을 때의 전류값은 제1, 2, 3 변동 저저항 영역(1041, 1042, 1043)이 형성되었을 때의 전류값보다 작고, 제1, 2, 3 변동 저저항 영역(1041, 1042, 1043)이 형성되었을 때의 전류값은 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)이 형성되었을 때의 전류값보다 작을 수 있다.As a specific example, the current value when only the first variation
이를 통하여 본 메모리 소자(1000)는 2개의 정보, 예를들면 1 또는 0으로 정보를 저장할뿐만 아니라 그보다 많은 5개의 정보를 저장할 수 있고, 이들을 각각 편의상 0,1, 2, 3,4 라고 지칭할 수 있다.Through this, the
즉, 도 30과 같이 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)을 통하여 소스(1031)와 드레인(1032)간의 전류의 흐름이 형성된 경우를 4라고 할 수 있다.That is, as shown in FIG. 30 , the case in which the flow of current between the
도 29와 같이 제1, 2, 3 변동 저저항 영역(1041, 1042, 1043)을 통하여 소스(1031)와 드레인(1032)간의 전류의 흐름이 형성된 경우를 3이라고 할 수 있다.As shown in FIG. 29 , a case in which current flows between the
도 28과 같이 제1, 2 변동 저저항 영역(1041, 1042)을 통하여 소스(1031)와 드레인(1032)간의 전류의 흐름이 형성된 경우를 2라고 할 수 있다.As shown in FIG. 28 , the case in which current flows between the
도 27과 같이 제1 변동 저저항 영역(1041)을 통하여 소스(1031)와 드레인(1032)간의 전류의 흐름이 형성된 경우를 1이라고 할 수 있다.As shown in FIG. 27 , a case in which current flows between the
또한, 게이트(1020)를 통한 전압 제어로 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)이 소멸되고, 소스(1031)와 드레인(1032)간의 전류의 흐름이 형성되지 않은 경우를 0이라고 한다.In addition, the first, second, third, and fourth variable low-
즉, 게이트(1020)를 통하여 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)을 제어하여 형성할 수 있으므로, 이러한 제1, 2, 3, 4 변동 저저항 영역(1041, 1042, 1043, 1044)의 제어에 따른 전류의 측정을 통하여 각기 다른 5개의 정보로서 메모리를 형성할 수 있다.That is, since the first, second, third, and fourth variable
이를 통하여 메모리 설계의 자유도가 높아지고 높은 정보를 집적할 수 있다. Through this, the degree of freedom in memory design is increased and high information can be integrated.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiment shown in the drawings, which is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific implementations described in the embodiment are only embodiments, and do not limit the scope of the embodiment in any way. In addition, unless there is a specific reference such as “essential” or “importantly”, it may not be a necessary component for the application of the present invention.
실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of embodiments (especially in the claims), the use of the term “the” and similar referential terms may be used in both the singular and the plural. In addition, when a range is described in the embodiment, it includes the invention to which individual values belonging to the range are applied (unless there is a description to the contrary), and each individual value constituting the range is described in the detailed description. . Finally, the steps constituting the method according to the embodiment may be performed in an appropriate order, unless the order is explicitly stated or there is no description to the contrary. Embodiments are not necessarily limited according to the order of description of the above steps. The use of all examples or exemplary terms (eg, etc.) in the embodiment is merely for describing the embodiment in detail, and unless it is limited by the claims, the scope of the embodiment is limited by the examples or exemplary terminology. it is not In addition, those skilled in the art will appreciate that various modifications, combinations, and changes may be made in accordance with design conditions and factors within the scope of the appended claims or their equivalents.
10, 100, 200: 전자 회로
11, 21, 110, 210: 활성층
12, 120, 220: 인가 전극
131, 132, 231, 232: 연결 전극부
VL: 변동 저저항 영역
300, 400, 500, 600, 700, 800, 900, 1000: 메모리 소자
320, 420, 520, 620, 720, 821, 822, 920, 1020: 게이트10, 100, 200: electronic circuit
11, 21, 110, 210: active layer
12, 120, 220: applied electrode
131, 132, 231, 232: connection electrode part
VL: fluctuating low resistance region
300, 400, 500, 600, 700, 800, 900, 1000: memory element
320, 420, 520, 620, 720, 821, 822, 920, 1020: gate
Claims (2)
상기 베이스에 인접하도록 배치된 게이트 전극;
상기 게이트를 통하여 상기 베이스 부재에 전기장을 인가하여 상기 베이스에 형성되는 분극 영역;
상기 분극 영역의 경계에 대응하며 상기 게이트로부터 이격되고 상기 소스 및 드레인에 연결되고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역;
상기 게이트와 이격되고 상기 변동 저저항 영역에 연결되는 소스; 및
상기 게이트와 이격되고 상기 변동 저저항 영역에 연결되는 드레인을 포함하고,
상기 변동 저저항 영역은 적어도 제1 변동 저저항 영역 및 제2 변동 저저항 영역을 포함하고,
상기 제1 변동 저저항 영역은 상기 게이트와 이격되도록 상기 베이스의 평면을 기준으로 상기 게이트의 양측에서 상기 소스 및 드레인에 연결되도록 배치되고,
상기 제2 변동 저저항 영역은 상기 게이트와 이격되고, 상기 베이스의 평면을 기준으로 상기 게이트의 양측에서 상기 게이트와 상기 제1 변동 저저항 영역의 사이에서 상기 소스 및 드레인에 연결되도록 배치되고,
상기 제1 변동 저저항 영역의 상기 소스 및 드레인과 연결되는 적어도 일 측의 가장자리는, 상기 제2 변동 저저항 영역의 상기 소스 및 드레인과 연결되는 적어도 일 측의 가장자리와 나란하도록 형성된 것을 포함하는, 변동 저저항 영역 기반 메모리 소자.a base comprising a spontaneously polarizable material;
a gate electrode disposed adjacent to the base;
a polarization region formed in the base by applying an electric field to the base member through the gate;
at least one variable low resistance region corresponding to the boundary of the polarization region and spaced apart from the gate and connected to the source and drain and including a region having a lower electrical resistance than other adjacent regions;
a source spaced apart from the gate and connected to the variable low resistance region; and
and a drain spaced apart from the gate and connected to the variable low resistance region;
the variation low-resistance region includes at least a first variation low-resistance region and a second variation low-resistance region;
The first variation low resistance region is disposed to be connected to the source and drain at both sides of the gate with respect to the plane of the base so as to be spaced apart from the gate,
The second variation low resistance region is spaced apart from the gate, and is disposed to be connected to the source and drain between the gate and the first variation low resistance region on both sides of the gate with respect to the plane of the base,
At least one edge of the first variation low resistance region connected to the source and drain is formed to be parallel with the edge of at least one side connected to the source and drain of the second variation low resistance region, Variable low-resistance region-based memory device.
상기 게이트를 통하여 상기 베이스 부재에 전기장을 인가하여 상기 베이스의 분극 영역을 형성하는 단계; 및
상기 분극 영역의 경계에 대응하며 상기 게이트로부터 이격되고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 라인을 형성하여, 상기 변동 저저항 라인을 통하여 상기 소스 전극 및 드레인 전극 간의 전류의 흐름이 형성되도록 하는 단계;를 포함하고,
상기 변동 저저항 영역은 적어도 제1 변동 저저항 영역 및 제2 변동 저저항 영역을 포함하고,
상기 제1 변동 저저항 영역은 상기 게이트와 이격되도록 상기 베이스의 평면을 기준으로 상기 게이트의 양측에서 상기 소스 및 드레인 전극에 연결되도록 배치되고,
상기 제2 변동 저저항 영역은 상기 게이트와 이격되고, 상기 베이스의 평면을 기준으로 상기 게이트의 양측에서 상기 게이트와 상기 제1 변동 저저항 영역의 사이에서 상기 소스 및 드레인 전극에 연결되도록 배치되고,
상기 제1 변동 저저항 영역의 상기 소스 및 드레인과 연결되는 적어도 일 측의 가장자리는, 상기 제2 변동 저저항 영역의 상기 소스 및 드레인과 연결되는 적어도 일 측의 가장자리와 나란하도록 형성된 것을 포함하는, 변동 저저항 영역 기반 메모리 소자 제어 방법.a base comprising a spontaneously polarizable material, a gate electrode disposed adjacent to the base, and a source spaced apart from the gate; and a variable low resistance region-based memory device including a drain spaced apart from the gate,
forming a polarization region of the base by applying an electric field to the base member through the gate; and
A variable low resistance line is formed corresponding to the boundary of the polarization region and is spaced apart from the gate and includes a region having a lower electrical resistance than other adjacent regions, and a current flows between the source electrode and the drain electrode through the variable low resistance line. Including;
the variation low-resistance region includes at least a first variation low-resistance region and a second variation low-resistance region;
The first variable low resistance region is disposed to be spaced apart from the gate and connected to the source and drain electrodes at both sides of the gate with respect to the plane of the base,
The second variation low resistance region is spaced apart from the gate and is disposed to be connected to the source and drain electrodes between the gate and the first variation low resistance region on both sides of the gate with respect to the plane of the base,
At least one edge of the first variation low resistance region connected to the source and drain is formed to be parallel with the edge of at least one side connected to the source and drain of the second variation low resistance region, A method of controlling a memory device based on a variable low-resistance region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210093803A KR102484129B1 (en) | 2018-12-31 | 2021-07-16 | Variable low resistance area based memory device and controlling thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180173530A KR102280823B1 (en) | 2018-12-31 | 2018-12-31 | Variable low resistance area based memory device and controlling thereof |
KR1020210093803A KR102484129B1 (en) | 2018-12-31 | 2021-07-16 | Variable low resistance area based memory device and controlling thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180173530A Division KR102280823B1 (en) | 2018-12-31 | 2018-12-31 | Variable low resistance area based memory device and controlling thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210092181A true KR20210092181A (en) | 2021-07-23 |
KR102484129B1 KR102484129B1 (en) | 2023-01-04 |
Family
ID=71602287
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180173530A KR102280823B1 (en) | 2018-12-31 | 2018-12-31 | Variable low resistance area based memory device and controlling thereof |
KR1020210093803A KR102484129B1 (en) | 2018-12-31 | 2021-07-16 | Variable low resistance area based memory device and controlling thereof |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180173530A KR102280823B1 (en) | 2018-12-31 | 2018-12-31 | Variable low resistance area based memory device and controlling thereof |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102280823B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060010785A (en) * | 2003-05-08 | 2006-02-02 | 마쯔시다덴기산교 가부시키가이샤 | Electric switch and storage device using same |
JP5106031B2 (en) * | 2007-10-12 | 2012-12-26 | パナソニック株式会社 | Semiconductor memory device, manufacturing method thereof, and semiconductor switching device |
KR20160073143A (en) * | 2014-12-16 | 2016-06-24 | 에스케이하이닉스 주식회사 | Semiconductor device having dual work function gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same |
KR20180106661A (en) * | 2017-03-21 | 2018-10-01 | 에스케이하이닉스 주식회사 | Ferroelectric memory device and method of fabricating the same |
-
2018
- 2018-12-31 KR KR1020180173530A patent/KR102280823B1/en active IP Right Grant
-
2021
- 2021-07-16 KR KR1020210093803A patent/KR102484129B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060010785A (en) * | 2003-05-08 | 2006-02-02 | 마쯔시다덴기산교 가부시키가이샤 | Electric switch and storage device using same |
JP5106031B2 (en) * | 2007-10-12 | 2012-12-26 | パナソニック株式会社 | Semiconductor memory device, manufacturing method thereof, and semiconductor switching device |
KR20160073143A (en) * | 2014-12-16 | 2016-06-24 | 에스케이하이닉스 주식회사 | Semiconductor device having dual work function gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same |
KR20180106661A (en) * | 2017-03-21 | 2018-10-01 | 에스케이하이닉스 주식회사 | Ferroelectric memory device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20200083841A (en) | 2020-07-09 |
KR102484129B1 (en) | 2023-01-04 |
KR102280823B1 (en) | 2021-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102007391B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102652757B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102280823B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR102370745B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR102629599B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR20200083385A (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102302898B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102059485B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR102246246B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102230796B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102262604B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102606509B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102293876B1 (en) | Variable low resistance line based electronic device and controlling thereof | |
KR102154638B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102271382B1 (en) | Variable low resistance line based electronic device and controlling thereof | |
KR102474130B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102246247B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102623526B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102272521B1 (en) | Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same | |
KR20200083908A (en) | Variable low resistance area based memory device and controlling thereof | |
KR102472111B1 (en) | Variable low resistance line based electronic device and controlling thereof | |
KR20200083842A (en) | Variable low resistance area based memory device and controlling thereof | |
KR102198947B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR20210033961A (en) | Variable low resistance area based electronic device and controlling thereof | |
KR20210004926A (en) | Variable low resistance line non-volatile memory device and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |