KR102472111B1 - Variable low resistance line based electronic device and controlling thereof - Google Patents

Variable low resistance line based electronic device and controlling thereof Download PDF

Info

Publication number
KR102472111B1
KR102472111B1 KR1020200090831A KR20200090831A KR102472111B1 KR 102472111 B1 KR102472111 B1 KR 102472111B1 KR 1020200090831 A KR1020200090831 A KR 1020200090831A KR 20200090831 A KR20200090831 A KR 20200090831A KR 102472111 B1 KR102472111 B1 KR 102472111B1
Authority
KR
South Korea
Prior art keywords
region
electric field
variable low
resistance line
base
Prior art date
Application number
KR1020200090831A
Other languages
Korean (ko)
Other versions
KR20220012449A (en
Inventor
손종화
손종역
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020200090831A priority Critical patent/KR102472111B1/en
Publication of KR20220012449A publication Critical patent/KR20220012449A/en
Application granted granted Critical
Publication of KR102472111B1 publication Critical patent/KR102472111B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H01L45/122
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H01L45/1253
    • H01L45/14
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법을 개시한다. 본 발명의 일 실시예에 따른 변동 저저항 라인 기반 전자 소자는 자발 분극성 재료를 포함하는 베이스; 및 상기 베이스에 인접하도록 배치된 게이트;를 포함하고, 상기 베이스는 서로 다른 항전기장을 가지는 제1 영역과 제2 영역을 포함하고, 평면상에서 상기 제2 영역은 제1 영역의 외측에 배치되며, 상기 게이트는 제1 영역과 중첩하여 위치할 수 있다.The present invention discloses a variable low-resistance line-based electronic device and a control method thereof. A variable low-resistance line-based electronic device according to an embodiment of the present invention includes a base including a spontaneously polarizable material; and a gate disposed adjacent to the base, wherein the base includes a first region and a second region having different coercive electric fields, and the second region is disposed outside the first region on a plane, The gate may be positioned to overlap the first region.

Description

변동 저저항 라인 기반 전자 소자 및 이의 제어 방법{Variable low resistance line based electronic device and controlling thereof}Variable low resistance line based electronic device and control method thereof

본 발명은 변동 저저항 라인을 이용한 전자 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to an electronic device using a variable low resistance line and a control method thereof.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.As technology advances and people's interest in the convenience of life increases, attempts to develop various electronic products are becoming more active.

또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are increasingly being miniaturized and integrated, and the places where they are used are increasing widely.

이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electrical devices, such as CPUs, memories, and other various electrical devices. These base elements may include various types of electrical circuits.

예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields, such as computers, smart phones, household sensor devices for IoT, and bio-electronic devices for ergonomics.

한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.On the other hand, according to the recent speed of technological development and the rapid improvement of users' living standards, the use and application fields of these electric devices are rapidly increasing, and the demand thereof is also increasing accordingly.

이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.In accordance with this trend, there is a limit to implementing and controlling electronic circuits that can be easily and quickly applied to various electrical devices that are commonly used.

한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. Meanwhile, memory devices, particularly non-volatile memory devices, are widely used as information storage and/or processing devices for various electronic devices such as computers, cameras, and communication devices.

이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.These memory devices are being developed a lot, especially in terms of lifespan and speed. Most of the tasks are to secure memory lifespan and speed, but there is a limit to implementing a memory device with improved memory lifespan and speed.

본 발명은 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법을 제공할 수 있다.The present invention can provide a variable low-resistance line-based electronic device and a control method thereof that can be easily applied to various uses.

본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 및 상기 베이스에 인접하도록 배치된 게이트;를 포함하고, 상기 베이스는 서로 다른 항전기장을 가지는 제1 영역과 제2 영역을 포함하고, 평면상에서 상기 제2 영역은 제1 영역의 외측에 배치되며, 상기 게이트는 제1 영역과 중첩하여 위치하는 변동 저저항 라인 기반 전자 소자를 개시한다.One embodiment of the present invention, a base comprising a spontaneously polarizable material; and a gate disposed adjacent to the base, wherein the base includes a first region and a second region having different coercive electric fields, and the second region is disposed outside the first region on a plane, The gate initiates a variable low-resistance line-based electronic device positioned overlying the first region.

본 실시예에 있어서, 상기 제2 영역의 항전기장이 상기 제1 영역의 항전기장보다 클 수 있다.In this embodiment, the coercive electric field of the second region may be greater than that of the first region.

본 실시예에 있어서, 상기 게이트를 통해 상기 제1 영역의 항전기장보다 크고 상기 제2 영역의 항전기장보다 작은 전기장을 상기 베이스에 인가시, 상기 제1 영역에만 전류의 통로를 형성하는 제1 변동 저저항 라인이 형성될 수 있다.In this embodiment, when an electric field greater than the coercive electric field of the first region and smaller than that of the second region is applied to the base through the gate, the first fluctuation forms a passage of current only in the first region. A low-resistance line can be formed.

본 실시예에 있어서, 상기 게이트를 통해 상기 제2 영역의 항전기장보다 큰 전기장을 상기 베이스에 인가시, 상기 제2 영역에만 제2 변동 저저항 라인이 형성될 수 있다.In this embodiment, when an electric field greater than the coercive electric field of the second region is applied to the base through the gate, a second variable low-resistance line may be formed only in the second region.

본 실시예에 있어서, 상기 제1 변동 저저항 라인 및 상기 제2 변동 저저항 라인과 접하도록 위치하는 제1 전극; 및 상기 제1 변동 저저항 라인과 상기 제2 변동 저저항 라인 각각에 접하도록 위치하는 복수의 제2 전극;을 더 포함할 수 있다.In the present embodiment, the first electrode positioned to contact the first variable low-resistance line and the second variable low-resistance line; and a plurality of second electrodes positioned to contact each of the first variable low-resistance line and the second variable low-resistance line.

본 실시예에 있어서, 평면상에서, 상기 제2 영역은 상기 제1 영역을 에워쌀수 있다. In this embodiment, on a plane, the second region may surround the first region.

본 발명의 다른 실시예는, 자발 분극성 재료를 포함하는 베이스와, 상기 베이스에 인접하도록 배치된 게이트를 포함하는 변동 저저항 라인 기반 전자 소자에 대하여, 상기 게이트에 전압을 인가하여 상기 베이스에 전기장을 인가하는 단계; 및 상기 전기장에 의해 상기 자발 분극성 재료의 분극 방향이 변경되어 상기 베이스에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 단계;를 포함하고, 상기 베이스는 서로 다른 항전기장을 가지는 제1 영역과 제2 영역을 포함하며, 상기 베이스에 인가되는 상기 전기장의 크기에 따라, 상기 제1 영역 또는 상기 제2 영역에만 선택적으로 상기 변동 저저항 라인이 형성되는 변동 저저항 라인 기반 전자 소자 제어 방법을 개시한다.Another embodiment of the present invention relates to a variable low-resistance line-based electronic device including a base including a spontaneously polarizable material and a gate disposed adjacent to the base by applying a voltage to the gate to form an electric field in the base. Applying; and changing the polarization direction of the spontaneously polarizable material by the electric field to form a variable low-resistance line through which current can flow to the base, wherein the base includes a first region having a coercive electric field different from each other and Disclosed is a method for controlling an electronic device based on a variable low-resistance line including a second region, wherein the variable low-resistance line is selectively formed only in the first region or the second region according to the magnitude of the electric field applied to the base. do.

본 실시예에 있어서, 상기 제2 영역의 항전기장이 상기 제1 영역의 항전기장보다 크고, 상기 전기장의 크기가 상기 제1 영역의 항전기장보다 크고 상기 제2 영역의 항전기장보다 작은 경우, 상기 제1 영역에만 상기 변동 저저항 라인이 형성될 수 있다.In this embodiment, when the coercive electric field of the second region is greater than the coercive electric field of the first region and the magnitude of the coercive electric field is greater than that of the first region and smaller than that of the second region, the coercive electric field of the second region The variable low-resistance line may be formed only in the first region.

본 실시예에 있어서, 상기 제2 영역의 항전기장이 상기 제1 영역의 항전기장보다 크고, 상기 전기장의 크기가 상기 제2 영역의 항전기장보다 큰 경우, 상기 제2 영역에만 상기 변동 저저항 라인이 형성될 수 있다.In this embodiment, when the coercive electric field of the second region is greater than the coercive electric field of the first region and the magnitude of the coercive electric field is greater than that of the second region, the variable low-resistance line only in the second region can be formed.

본 실시예에 있어서, 평면상에서, 상기 제2 영역은 상기 제1 영역을 에워싸도록 형성되고, 상기 게이트는 상기 제1 영역과 중첩하여 위치할 수 있다.In this embodiment, on a plane, the second region may be formed to surround the first region, and the gate may be positioned to overlap the first region.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims and detailed description of the invention.

본 발명에 관한 변동 저저항 라인을 이용한 전자 소자 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있다.An electronic device using a variable low-resistance line and a control method thereof according to the present invention can be easily applied to various applications.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 2는 도 1의 I-I선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 전자 소자 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 6은 도 5의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 8은 도 7의 III-III선을 따라 절취한 단면도이다.
도 9는 제1 분극 영역과 변동 저저항 라인의 전압 및 전류 관계를 도시한 그래프이다.
도 10은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 11 내지 도 14는 도 10의 IV-IV선을 따라 절취한 단면도들이다.
1 is a schematic plan view showing an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II of FIG. 1 .
FIG. 3 is an enlarged view of K in FIG. 2 .
4A to 4C are diagrams for explaining a method for controlling a current path range in relation to the electronic device of FIG. 1 .
5 is a schematic plan view illustrating an electronic device according to an embodiment of the present invention.
6 is a cross-sectional view taken along line II-II of FIG. 5;
7 is a schematic plan view illustrating an electronic device according to still another embodiment of the present invention.
8 is a cross-sectional view taken along line III-III of FIG. 7 .
9 is a graph showing a relationship between voltage and current between a first polarization region and a variable low-resistance line.
10 is a schematic plan view illustrating an electronic device according to still another embodiment of the present invention.
11 to 14 are cross-sectional views taken along line IV-IV of FIG. 10 .

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to embodiments of the present invention shown in the accompanying drawings.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and methods for achieving them will become clear with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding components are assigned the same reference numerals, and overlapping descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are used for the purpose of distinguishing one component from another component without limiting meaning.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, expressions in the singular number include plural expressions unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that features or components described in the specification exist, and do not preclude the possibility that one or more other features or components may be added.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the illustrated bar.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, y-axis, and z-axis are not limited to the three axes of the Cartesian coordinate system, and may be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. When an embodiment is otherwise implementable, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order reverse to the order described.

도 1은 본 발명의 일 실시예에 따른 전기장을 이용한 전류 경로 범위 제어 방법을 구체적으로 설명하기 위한 평면도이고, 도 2는 도 1의 I-I선을 따라 절취한 단면도이고, 도 3은 도 2의 K 부분의 확대도이다.1 is a plan view for specifically explaining a method for controlling a current path range using an electric field according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II in FIG. 1, and FIG. 3 is K in FIG. This is an enlarged view of the part.

도 1 및 도 2을 참조하면 본 실시예의 전자 소자(10)는 활성층(11), 인가 전극(12), 변동 저저항 라인(VL)을 포함할 수 있다.Referring to FIGS. 1 and 2 , the electronic device 10 of this embodiment may include an active layer 11 , an applied electrode 12 , and a variable low resistance line VL.

활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 11 may include a spontaneously polarizable material. For example, the active layer 11 may include an insulating material and a ferroelectric material. That is, the active layer 11 may include a material having spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the active layer 11 may include a perovskite-based material, for example, BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0=x, y≤=1)를 포함할 수 있다.In addition, as another example, the active layer 11 has an ABX3 structure, A may include an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH3NHPbI3, CH3NHPbIxCl3-x, MAPbI3, CH3NHPbIxBr3-x, CH3NHPbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2) 2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, or (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0=x, y≤=1).

기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 11 may be formed using various other ferroelectric materials, a description of all examples thereof will be omitted. In addition, when forming the active layer 11, ferroelectric materials may be doped with various other materials to include additional functions or improve electrical characteristics.

활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 11 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. In addition, the active layer 11 may maintain a polarized state even when the applied electric field is removed.

인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를 들면 전압을 활성층(11)에 인가할 수 있다.The applying electrode 12 may be formed to apply an electric field to the active layer 11 , and may apply, for example, a voltage to the active layer 11 .

선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the application electrode 12 may be formed to contact the upper surface of the active layer 11 .

또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the application electrode 12 may be formed to apply voltages of various sizes to the active layer 11 and to control the voltage application time.

선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.As an alternative embodiment, the applying electrode 12 may be a gate electrode.

예를 들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 12 may be electrically connected to a power source (not shown) or a power controller.

인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를 들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있는 데, 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.The applying electrode 12 may include various materials and may include a material having high electrical conductivity. For example, the application electrode 12 may be formed using various metals, and may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or a nitride of these materials.

또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.Also, as an optional embodiment, the applied electrode 12 may include a laminate structure.

도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.Although not shown, as an optional embodiment, one or more insulating layers may be further disposed between the applying electrode 12 and the active layer 11 .

변동 저저항 라인(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형의 루프를 갖는 전류의 패쓰로 형성될 수 있다.The variable low-resistance line VL is a region formed in the active layer 11 and is a region through which current can flow. Also, as shown in FIG. 1 , it is formed as a current path having a linear loop around the applying electrode 12 . It can be.

구체적으로 변동 저저항 라인(VL)은 활성층(11)의 영역 중 변동 저저항 라인(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the variable low-resistance line VL is a region in which the electrical resistance is lower than other regions adjacent to the variable low-resistance line VL among the regions of the active layer 11 .

또한, 인가 전극(12)을 통한 변동 저저항 라인(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를 들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 라인(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after the variable low resistance line VL is formed through the applying electrode 12, even if the electric field through the applying electrode 12 is removed, for example, even if the voltage is removed, the polarization state of the active layer 11 remains. Since the variable low-resistance line VL is maintained, a state in which a current path is formed can be maintained.

이를 통하여 다양한 전자 소자를 구성할 수 있다.Through this, various electronic devices can be configured.

변동 저저항 라인(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)는 활성층(11)의 전체의 두께에 대응될 수 있다.The variable low-resistance line VL has a height HVL, and this height HVL may correspond to the entire thickness of the active layer 11 .

이러한 변동 저저항 라인(VL)의 높이(HVL)는 인가 전극(12)을 통해 가해지는 전기장의 세기, 예를 들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다 클 수 있다.The height HVL of the variable low-resistance line VL may be proportional to the strength of the electric field applied through the applying electrode 12, for example, the magnitude of the voltage. At least, the magnitude of this electric field may be greater than the intrinsic coercive electric field of the active layer 11 .

변동 저저항 라인(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를 들면 생성, 소멸, 이동할 수 있다.The variable low-resistance line VL is a region formed when a voltage is applied to the active layer 11 through the applying electrode 12, and can be varied, for example, generated, extinguished, or moved through the control of the applied electrode 12. .

활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11R)을 포함할 수 있고, 변동 저저항 라인(VL)은 이러한 제1 분극 영역(11R)의 경계에 형성될 수 있다.The active layer 11 may include a first polarization region 11R having a first polarization direction, and the variable low-resistance line VL may be formed at a boundary of the first polarization region 11R.

또한, 활성층(11)은 제1 분극 영역(11R)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11F)을 포함할 수 있고, 변동 저저항 라인(VL)은 이러한 제2 분극 영역(11F)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를 들면 제1 방향과 반대 방향일 수 있다.In addition, the active layer 11 may include a second polarization region 11F having a second polarization direction adjacent to the first polarization region 11R, and the variable low-resistance line VL is such a second polarization region ( 11F) may be formed at the boundary. The second direction may be at least a direction different from the first direction, and may be, for example, a direction opposite to the first direction.

예를 들면 변동 저저항 라인(VL)은 제1 분극 영역(11R)과 제2 분극 영역(11F)의 사이 경계에 형성될 수 있다.For example, the variable low-resistance line VL may be formed at a boundary between the first polarization region 11R and the second polarization region 11F.

변동 저저항 라인(VL)은 일 방향, 즉, 마주하는 두 개의 변동 저저항 라인(VL) 사이의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 라인(VL)의 이동 거리에 비례할 수 있고, 이는 후술한다.The variable low-resistance line VL may have a width WVL between two opposing variable low-resistance lines VL, which may be proportional to a moving distance of the variable low-resistance line VL. Yes, which will be described later.

선택적 실시예로서 도 3에서 볼 수 있듯이 변동 저저항 라인(VL)은 소정의 평면 방향 두께(TVL)를 가질 수 있는 데, 이는 0.3nm를 중심으로 +/-0.2nm일 수 있다.As an alternative embodiment, as shown in FIG. 3 , the variable low-resistance line VL may have a predetermined planar thickness TVL, which may be +/−0.2 nm around 0.3 nm.

도 4a 내지 도 4c는 도 1의 전자 소자에 대하여 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.4A to 4C are diagrams for explaining a method of controlling a current path range for the electronic device of FIG. 1 .

도 4a를 참조하면, 활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11R)을 포함할 수 있다. 상기 제1 분극 영역(11R)은 활성층(11)을 구성하는 물질 자체의 특성에 의해 형성되는 것일 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.Referring to FIG. 4A , the active layer 11 may include a first polarization region 11R having a first polarization direction. The first polarization region 11R may be formed by the characteristics of the material constituting the active layer 11 itself. As an optional embodiment, a polarization state of the active layer 11 as shown in FIG. 4A may be formed by applying an initialization electric field through the applying electrode 12 .

그리고 나서 도 4b를 참조하면, 활성층(11)에 제2 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 적어도 인가 전극(12)과 중첩된 영역에 우선 제2 분극 영역(11F)이 형성될 수 있다. Then, referring to FIG. 4B , a second polarization region 11F is formed in the active layer 11 . As a specific example, the second polarization region 11F may be first formed in an area overlapping at least with the applying electrode 12 to correspond to the width of the applying electrode 12 .

인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제2 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.It is larger than the coercive electric field of the active layer 11 through the applied electrode 12 and has a size sufficient to allow the height HVL of the second polarization region 11F to correspond to at least the entire thickness of the active layer 11. An electric field may be applied to the active layer 11 .

이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제1 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제2 분극 영역(11F)으로 변하게 할 수 있다.By applying an electric field through the applying electrode 12, the polarization direction of one region of the first polarization region 11R of the active layer 11 may be changed into the second polarization region 11F.

선택적 실시예로서 제2 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는 데, 예를 들면 약 1km/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the second polarization region 11F in the height (HVL) direction may be very fast, for example, it may grow with a speed of about 1 km/sec (sec).

그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제2 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 활성층(11)의 제1 분극 영역(11R)의 일부 영역을 점진적으로 제2 분극 영역(11F)으로 변환할 수 있으며, 일 실시예에 따르면, 변환된 제2 분극 영역(11F)은 활성층(11) 전체 두께에 걸쳐 형성되고 인가 전극(12)의 하부로부터 수평 방향(H)으로 확장되어 형성될 수 있다.Then, if the electric field is continuously maintained through the applying electrode 12, that is, as time passes, the second polarization region 11F moves in the horizontal direction H, that is, in the direction orthogonal to the height HVL, and increases in size. can That is, a partial region of the first polarization region 11R of the active layer 11 may be gradually converted into the second polarization region 11F. According to an embodiment, the converted second polarization region 11F is the active layer (11) It may be formed throughout the entire thickness and extend from the lower portion of the applying electrode 12 in the horizontal direction (H).

선택적 실시예로서 제2 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를 들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the second polarization region 11F in the horizontal direction H may be very fast, for example, it may grow at a speed of 1 m/sec (sec).

이를 통하여 변동 저저항 라인(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를 들면 제2 분극 영역(11F)의 일 방향 폭(WVL)과 제2 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를 들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.Through this, the size of the variable low-resistance line VL can be controlled. This size corresponds to, for example, the width WVL in one direction of the second polarization region 11F and the growth distance of the second polarization region 11F. Therefore, it can be proportional to the growth rate and the holding time of the electric field. For example, the growth distance may be proportional to the product of the growth rate and the holding time of the electric field.

또한, 제2 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.In addition, the growth rate of the second polarization region 11F may be proportional to the sum of the growth rate in the height (HVL) direction and the growth rate in the horizontal direction (H).

그러므로 변동 저저항 라인(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.Therefore, the size of the variable low-resistance line VL can be adjusted as desired by controlling the holding time of the electric field.

구체적으로 도 4c에 도시한 것과 같이 제2 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 라인(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.Specifically, as shown in FIG. 4C , the second polarization region 11F spreads and becomes large, and accordingly, the variable low-resistance line VL may also move in a direction away from the applied electrode 12 .

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제1 분극 방향과 다른 제2 분극 방향을 갖는 제2 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 라인을 형성할 수 있다. 이러한 변동 저저항 라인은 저항이 낮은, 즉 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 소자를 용이하게 형성할 수 있다.In this embodiment, a second polarization region having a second polarization direction different from the first polarization direction is formed in the active layer by applying an electric field to the active layer through an applied electrode, and at the boundary between the first polarization region and the second polarization region A corresponding variable low-resistance line can be formed. Such a variable low-resistance line is a region of low resistance, that is, a reduced resistance, and can be a path of current, so that an electronic device can be easily formed.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를 들면 전압의 크기를 제어하여 변동 저저항 라인의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.In addition, in this embodiment, the height of the variable low-resistance line can be determined by controlling the magnitude of the electric field through the applied electrode, for example, by controlling the magnitude of the voltage, and specifically controlled to have a height corresponding to the entire thickness of the active layer. can do.

또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 라인의 크기, 예를 들면 폭을 결정할 수 있다. 이러한 변동 저저항 라인의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.In addition, the size of the variable low-resistance line, for example, the width, can be determined by controlling the time for maintaining the electric field through the applied electrode. Through the control of the size of the variable low-resistance line, the size of the current flow path can be easily controlled.

또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 라인은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.In addition, since the polarization state of the polarization region is maintained even when the electric field through the applied electrode is removed, the current path can be easily maintained. Resistance of the resistance line may be lowered so that current may not flow.

이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.Through this, it is possible to control the extinction of the path of the current, and as a result, it is possible to easily control the flow of the current.

도 5는 본 발명의 일 실시예에 관한 변동 저저항 라인 전자 소자의 평면도이고, 도 6은 도 5의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.5 is a plan view of a variable low-resistance line electronic device according to an embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along line II-II of FIG. 5 .

도 5 및 도 6을 참조하면, 상기 변동 저저항 라인 전자 소자(100)는, 베이스(110), 게이트(120), 제1 전극(131) 및 제2 전극(132)을 포함하는 메모리 소자일 수 있다.5 and 6 , the variable low resistance line electronic device 100 is a memory device including a base 110, a gate 120, a first electrode 131 and a second electrode 132. can

상기 베이스(110)는 전술한 활성층 물질을 포함할 수 있는 데, 예컨대 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(110)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(110)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The base 110 may include the above-described active layer material, for example, a spontaneous polarization material. For example, the base 110 may include an insulating material and may include a ferroelectric material. That is, the base 110 may include a material having a spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 베이스(110)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the base 110 may include a perovskite-based material, for example, BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 베이스(110)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 베이스(110)는 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x(0=x, y≤=1)를 포함할 수 있다.In addition, as another example, the base 110 has an ABX3 structure, A may include an alkyl group of CnH2n+1, and one or more materials selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the base 110 is CH3NHPbI3, CH3NHPbIxCl3-x, MAPbI3, CH3NHPbIxBr3-x, CH3NHPbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2) 2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, or (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0=x, y≤=1).

기타 다양한 강유전성 재료를 이용하여 베이스(110)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 베이스(110)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the base 110 may be formed using various other ferroelectric materials, a description of all examples thereof will be omitted. In addition, when forming the base 110, ferroelectric materials may be doped with various other materials to include additional functions or improve electrical characteristics.

베이스(110)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(110)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The base 110 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. In addition, the base 110 may maintain a polarized state even when the applied electric field is removed.

상기 베이스(110)는, X-Y 평면 방향으로 서로 인접하게 위치하는 제1 분극 영역(110R)과 제2 분극 영역(110F)을 포함할 수 있다. 상기 제1 분극 영역(110R)은 제1 방향의 분극을 가질 수 있는 데, 상기 제1 방향은 베이스(110)의 두께 방향, 즉 제1 분극 영역(110R)과 제2 분극 영역(110F)이 배치된 방향에 수직한 Z-방향일 수 있다. The base 110 may include a first polarization region 110R and a second polarization region 110F positioned adjacent to each other in the X-Y plane direction. The first polarization region 110R may have polarization in a first direction, and the first direction is the thickness direction of the base 110, that is, the first polarization region 110R and the second polarization region 110F are It may be in the Z-direction perpendicular to the direction of placement.

상기 제2 분극 영역(110F)은 제1 분극 영역(110R)에 대해 두께에 수직한 방향, 즉 X-Y 평면 방향으로 인접하게 위치하는 데, 상기 제2 분극 영역(110F)은 선택적으로 제1 방향과 반대되는 제2 방향으로 정렬된 분극을 가질 수 있다.The second polarization region 110F is adjacent to the first polarization region 110R in a direction perpendicular to the thickness, that is, in an X-Y plane direction. It may have polarization aligned in an opposite second direction.

상기 제2 분극 영역(110F) 상에는 게이트(120)가 위치할 수 있다. 상기 게이트(120)는 도면에 도시되지는 않았지만 별도의 장치에 연결되어 게이트 신호를 인가받을 수 있다.A gate 120 may be positioned on the second polarization region 110F. Although not shown in the drawing, the gate 120 may be connected to a separate device to receive a gate signal.

상기 제2 분극 영역(110F)이 제1 분극 영역(110R)과는 다른 방향, 예컨대 반대 방향의 분극을 이룰 수 있는 것은, 상기 게이트(120)에 인가되는 전압에 의해 가능해진다.The polarization of the second polarization region 110F in a direction different from that of the first polarization region 110R, for example, in an opposite direction, is made possible by the voltage applied to the gate 120 .

이렇게 서로 반대되는 방향의 분극을 갖는 제1 분극 영역(110R)과 제2 분극 영역(110F)의 사이에 변동 저저항 라인(140)이 형성될 수 있다. 상기와 같은 변동 저저항 라인(140)은 제1 분극 영역(110R) 및/또는 제2 분극 영역(110F)에 비해 저항이 매우 작은 영역이 되며, 이 영역을 통해 전류의 흐름이 형성될 수 있다.The variable low-resistance line 140 may be formed between the first polarization region 110R and the second polarization region 110F having polarizations in opposite directions. The variable low-resistance line 140 as described above becomes a region having a very low resistance compared to the first polarization region 110R and/or the second polarization region 110F, and current may flow through this region. .

이러한 변동 저저항 라인(140)은 다음의 일 실시예에 따라 형성될 수 있다.Such variable low-resistance line 140 may be formed according to the following embodiment.

먼저, 자발 분극성 재료를 포함하는 베이스(110)가 전체적으로 제1 방향의 분극을 갖도록 할 수 있다. 반드시 베이스(110) 전체가 제1 방향의 분극을 갖는 것에 한정되는 것은 아니며, 베이스(110)의 적어도 게이트(120)에 대향되는 일정 면적이 제1 방향의 분극을 가질 수 있다. 선택적으로 이렇게 제1 방향 분극을 갖도록 하는 것은 게이트(120)에 초기화 전기장을 인가하여 형성할 수 있다.First, the base 110 including the spontaneously polarizable material may have polarization in the first direction as a whole. The entire base 110 is not necessarily limited to having polarization in the first direction, and at least a certain area of the base 110 facing the gate 120 may have polarization in the first direction. Optionally, polarization in the first direction may be formed by applying an initialization electric field to the gate 120 .

이 상태에서 게이트(120)에 제1 전압을 제1 시간 동안 인가하여 게이트(120)를 통해 베이스(110)에 전기장을 가함에 따라 게이트(120)에 대향되는 일정 면적이 제2 방향으로 분극이 변하게 된다. 분극의 방향이 바뀌도록 게이트(120)에 가하는 전기장은 제1 전압에 의해 조절될 수 있는 데, 즉, 베이스(110)를 형성하는 자발 분극성 재료의 항전기장보다 큰 전기장이 인가되도록 제1 전압을 가할 수 있다. In this state, as a first voltage is applied to the gate 120 for a first time and an electric field is applied to the base 110 through the gate 120, a certain area opposite to the gate 120 is polarized in the second direction. It will change. The electric field applied to the gate 120 to change the polarization direction may be controlled by the first voltage, that is, the first voltage is applied such that a coercive electric field greater than the coercive electric field of the spontaneously polarizable material forming the base 110 is applied. can be added.

이렇게 형성되는 제2 분극 영역(110F)의 면적은 게이트(120)에 제1 전압이 가해지는 제1 시간에 의해 비례하여 결정될 수 있다.The area of the second polarization region 110F thus formed may be determined in proportion to the first time when the first voltage is applied to the gate 120 .

따라서 원하는 면적 및/또는 크기의 제2 영역(12)을 형성하기 위해서는 해당 강유전체 물질에 대한 적당한 게이트 전압, 시간, 및 제2 영역(12)의 두께를 실험 및/또는 계산에 의해 미리 결정할 수 있다.Accordingly, in order to form the second region 12 having a desired area and/or size, an appropriate gate voltage, time, and thickness of the second region 12 for the corresponding ferroelectric material may be determined in advance through experiments and/or calculations. .

이렇게 제2 분극 영역(110F)의 분극 방향이 제1 방향에서 제2 방향으로 변하면, 제1 방향의 분극을 갖는 제1 분극 영역(110R)과 제2 방향의 분극을 갖는 제2 분극 영역(110F)의 사이에 소정 너비의 변동 저저항 라인(140)이 형성될 수 있다. 이 변동 저저항 라인(140)은 게이트(120)를 중심으로 형성될 수 있다. 상기 변동 저저항 라인(140)의 너비는 대략 0.3nm일 수 있는 데, 반드시 이에 한정되는 것은 아니며, 0.3nm를 중심으로 +/-0.2nm의 너비를 가질 수 있다.When the polarization direction of the second polarization region 110F changes from the first direction to the second direction, the first polarization region 110R having polarization in the first direction and the second polarization region 110F having polarization in the second direction ), a variable low-resistance line 140 having a predetermined width may be formed. The variable low-resistance line 140 may be formed around the gate 120 . The variable low-resistance line 140 may have a width of about 0.3 nm, but is not necessarily limited thereto, and may have a width of +/−0.2 nm centered on 0.3 nm.

도 9는 상기 제1 분극 영역과 변동 저저항 라인에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다. 변동 저저항 라인(140)은 제1 분극 영역(110R)에 비해 저항이 매우 작기 때문에 전압 인가에 따라 전류의 흐름이 원활히 일어남을 알 수 있다. 도면으로 도시하지는 않았지만, 상기 변동 저저항 라인(140)은 제2 분극 영역(110F)에 비해서도 저항이 매우 작기 때문에 이를 통한 전류의 흐름이 원활히 일어날 수 있다.9 illustrates a state in which current changes as voltage is increased in the first polarization region and the variable low-resistance line. Since the resistance of the variable low-resistance line 140 is very small compared to that of the first polarization region 110R, it can be seen that current flows smoothly when voltage is applied. Although not shown in the drawing, since the resistance of the variable low-resistance line 140 is very small compared to that of the second polarization region 110F, current can flow smoothly therethrough.

상기와 같이 형성되는 변동 저저항 라인(140)은 시간이 지나도 지워지지 않을 수 있다. The variable low-resistance line 140 formed as described above may not be erased over time.

이렇게 형성된 변동 저저항 라인(140)에 접하도록 제1 전극(131)와 제2 전극(132)을 위치시킨다. 이 경우, 상기 변동 저저항 라인(140)을 통해 제1 전극(131)로부터 제2 전극(132)으로 전류의 흐름이 형성될 수 있다. 따라서 이 때 데이터 쓰기가 가능해 지며, 예컨대 1로 읽힐 수 있다. 일 실시예에 따르면, 상기 제1 전극(131)은 소스가 되고, 상기 제2 전극(132)은 드레인이 될 수 있는 데, 소스와 드레인은 서로 바뀌어도 무방하다. 이는 본 명세서의 모든 실시예에 그대로 적용될 수 있다.The first electrode 131 and the second electrode 132 are placed in contact with the variable low-resistance line 140 thus formed. In this case, current may flow from the first electrode 131 to the second electrode 132 through the variable low-resistance line 140 . Therefore, data can be written at this time, and can be read as 1, for example. According to an embodiment, the first electrode 131 may be a source and the second electrode 132 may be a drain, but the source and drain may be interchanged. This can be applied as it is to all embodiments of the present specification.

선택적으로, 상기 변동 저저항 라인(140), 게이트(120)에 가해진 전압에 의해 제2 분극 영역(110F)의 분극 방향이 다시 제1 분극 영역(110R)의 분극 방향과 같아지도록 함으로써 지워질 수 있다.Optionally, the voltage applied to the variable low-resistance line 140 and the gate 120 can be erased by making the polarization direction of the second polarization region 110F the same as that of the first polarization region 110R. .

즉, 게이트(120)에 제2 전압을 인가하여 제2 분극 영역(110F)의 분극 방향이 다시 제1 방향으로 할 수 있다. 이 후 제2 전압을 제2 시간 동안 유지하여 제1 방향으로 분극이 바뀌는 영역을 평면 방향으로 성장시킬 수 있으며, 제1 방향으로 분극이 바뀐 영역이 상기 변동 저저항 라인(140)을 지나가 제1 분극 영역(110R)에까지 연장되면 변동 저저항 라인(140)이 소멸될 수 있다. 이 경우 제1 전극(131)로부터 제2 전극(132)으로 전류가 흐를 수 없고, 따라서 이 때 데이터 지우기가 가능해 지며, 0으로 읽혀질 수 있다. That is, the polarization direction of the second polarization region 110F may return to the first direction by applying the second voltage to the gate 120 . Thereafter, a second voltage may be maintained for a second time to grow a region in which the polarization is changed in the first direction in a planar direction, and the region in which the polarization is changed in the first direction passes through the variable low-resistance line 140 to form the first When extended to the polarization region 110R, the variable low-resistance line 140 may disappear. In this case, current cannot flow from the first electrode 131 to the second electrode 132, so data can be erased at this time and can be read as 0.

이 때, 상기 제2 전압은 상기 제1 전압과 상이한 전압이 될 수 있는 데, 일 실시예에 따른 제1 전압과 동일 크기에 반대 극성의 전압일 수 있다. 상기 제2 시간은 적어도 상기 제1 시간 이상일 수 있다. 즉, 제1 시간 이상의 제2 시간 동안 제2 전압을 인가하여 제1 분극 영역(110R)이 변동 저저항 라인(140)을 지나 충분히 성장되도록 함으로써 변동 저저항 라인(140)을 소멸시킬 수 있다.In this case, the second voltage may be a voltage different from the first voltage, and may have the same magnitude as the first voltage and a voltage of opposite polarity according to an embodiment. The second time period may be at least equal to or longer than the first time period. That is, the variable low-resistance line 140 may be extinguished by applying the second voltage for a second time period equal to or longer than the first time period so that the first polarization region 110R sufficiently grows past the variable low-resistance line 140 .

상기와 같이 형성된 변동 저저항 라인 전자 소자는, 전술한 변동 저저항 라인(140)이 게이트(120)에 전원이 꺼지더라도 그 상태를 유지할 수 있기 때문에 비휘발성 메모리 소자로서 사용될 수 있다. The variable low-resistance line electronic device formed as described above can be used as a non-volatile memory device because the variable low-resistance line 140 can maintain its state even if power to the gate 120 is turned off.

상기 변동 저저항 라인 메모리 소자는 약 1012회 이상의 쓰기/지우기가 가능하기 때문에, 기존 반도체 소자 기반의 메모리 소자에 비해 약 107배 이상의 메모리 수명을 가질 수 있다.Since the variable low-resistance line memory device can write/erase more than about 1012 times, it can have a memory life span of about 107 times or more compared to memory devices based on conventional semiconductor devices.

메모리 속도도, 상기 변동 저저항 라인 메모리 소자는 약 10-9 sec가 될 수 있어 기존 반도체 소자 기반의 메모리 소자에 비해 약 106배의 메모리 속도를 올릴 수 있다.As for the memory speed, the variable low-resistance line memory device can be about 10 −9 sec, so the memory speed can be increased by about 10 6 times compared to memory devices based on conventional semiconductor devices.

이처럼 상기 변동 저저항 라인 메모리 소자는 매우 탁월한 속도와 수명을 갖는 메모리 소자가 될 수 있다.As such, the variable low-resistance line memory device may be a memory device having very excellent speed and lifespan.

기존의 강유전체 메모리의 경우 강유전체의 분극을 이용하기 때문에 강유전체 소자의 크기를 줄이는 것에 한계가 있었지만, 상기 변동 저저항 라인 메모리 소자는 분극을 직접적으로 사용하지 않고 저저항 라인의 특성만을 상용하기 때문에 집적도를 더욱 높일 수 있다는 장점이 있다.In the case of conventional ferroelectric memory, there is a limit to reducing the size of a ferroelectric element because it uses ferroelectric polarization, but the variable low resistance line memory device does not directly use polarization and uses only the characteristics of a low resistance line, so the degree of integration It has the advantage of being higher.

또한, 게이트 전압, 및/또는 인가 시간에 따라 상기 변동 저저항 라인(140)이 형성되는 위치를 조절할 수 있기 때문에, 다양한 메모리 소자의 설계가 가능하고, 강유전체를 이용한 기존의 강유전체 메모리 소자에 비해 박형화를 이룰 수 있다. 뿐만 아니라, 메모리 설계의 자유도가 높아지기 때문에 소자의 집적도를 높일 수 있다는 장점이 있다.In addition, since the position where the variable low-resistance line 140 is formed can be adjusted according to the gate voltage and/or application time, various memory devices can be designed and thinner than conventional ferroelectric memory devices using ferroelectrics. can achieve In addition, since the degree of freedom in memory design is increased, there is an advantage in that the degree of integration of devices can be increased.

이렇게 형성되는 변동 저저항 라인(140)은 도 5에서 볼 수 있듯이 게이트(120)를 중심으로 폐루프상으로 형성될 수 있는 데, 이 폐루프상의 일부에 제1 전극(131) 및 제2 전극(132)을 배치함으로써 제1 전극(131)와 제2 전극(132)을 연결하는 선은 두 개가 될 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 베이스의 평면 방향 일 변에 게이트를 위치시키고 인접한 다른 두 변이 제1 전극과 제2 전극을 배치시키면 상기 변동 저저항 라인은 제1 전극과 제2 전극을 연결하는 단일의 선이 될 수 있다.As shown in FIG. 5, the variable low-resistance line 140 formed in this way may be formed in a closed loop shape centered on the gate 120, and the first electrode 131 and the second electrode are part of the closed loop. By disposing 132, the number of lines connecting the first electrode 131 and the second electrode 132 may be two. However, it is not necessarily limited thereto, and if the gate is located on one side of the base in the planar direction and the first electrode and the second electrode are disposed on the other two adjacent sides, the variable low-resistance line is a single line connecting the first electrode and the second electrode. can be a line of

상기와 같은 제1 전극(131) 및 제2 전극(132)은 베이스(110) 상에 패터닝되어 형성되는 전극 구조일 수 있는 데, 본 발명은 반드시 이에 한정되는 것은 아니고, 도면에 도시하지는 않았지만 베이스(110)를 덮는 절연막에 형성된 비아 홀을 통해 변동 저저항 라인(140)과 컨택되는 것일 수 있다.The first electrode 131 and the second electrode 132 as described above may be an electrode structure formed by being patterned on the base 110, but the present invention is not necessarily limited thereto, and although not shown in the drawings, the base It may be in contact with the variable low-resistance line 140 through a via hole formed in the insulating film covering (110).

도 7은 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 8은 도 7의 III-III선을 따라 절취한 단면도이다.FIG. 7 is a schematic plan view illustrating an electronic device according to another embodiment of the present invention, and FIG. 8 is a cross-sectional view taken along line III-III of FIG. 7 .

도 7 및 도 8을 참조하면 본 실시예의 전자 소자(200)는 베이스(210), 게이트(220), 변동 저저항 라인(240), 제1 전극(231) 및 제2 전극(232)을 포함할 수 있다. Referring to FIGS. 7 and 8 , the electronic device 200 of this embodiment includes a base 210, a gate 220, a variable low-resistance line 240, a first electrode 231 and a second electrode 232. can do.

설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.For convenience of explanation, it will be described focusing on different points from the above-described embodiment.

제1 전극(231) 및 제2 전극(232)은 베이스(210)상에 형성될 수 있고, 예를 들면 게이트(220)와 이격되도록 베이스(210)의 면 중 게이트(220)이 형성된 면의 반대면에 형성될 수 있다. The first electrode 231 and the second electrode 232 may be formed on the base 210, for example, on a surface of the base 210 on which the gate 220 is formed so as to be spaced apart from the gate 220. can be formed on the opposite side.

게이트(220)는 베이스(210)의 상면에, 제1 전극(231) 및 제2 전극(232)은 베이스(210)의 하면에 형성될 수 있다.The gate 220 may be formed on an upper surface of the base 210 , and the first electrode 231 and the second electrode 232 may be formed on a lower surface of the base 210 .

선택적 실시예로서 제1 전극(231) 및 제2 전극(232)은 베이스(210)와 접하도록 형성될 수 있다.As an optional embodiment, the first electrode 231 and the second electrode 232 may be formed to contact the base 210 .

제1 전극(231) 및 제2 전극(232)은 다양한 도전성 재료를 이용하여 형성할 수 있다. The first electrode 231 and the second electrode 232 may be formed using various conductive materials.

제1 전극(231) 및 제2 전극(232)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.A description of the material forming the first electrode 231 and the second electrode 232 may be the same as or modified from that described in the foregoing embodiment, and thus a detailed description thereof will be omitted.

도 8을 참조하면 게이트(220)을 통하여 전압이 베이스(210)에 인가되면 베이스(210)의 적어도 일 영역은 제2 분극 영역(210F)을 포함할 수 있다.Referring to FIG. 8 , when a voltage is applied to the base 210 through the gate 220 , at least one region of the base 210 may include the second polarization region 210F.

변동 저저항 라인(VL)은 이러한 제2 분극 영역(210F)의 경계선의 측면에 대응하는 영역에 형성될 수 있고, 도 7을 참조하면 게이트(220)을 중심으로 게이트(220)을 둘러싸는 선형으로 형성될 수 있다.The variable low-resistance line VL may be formed in a region corresponding to the side of the boundary of the second polarization region 210F, and referring to FIG. can be formed as

또한, 변동 저저항 라인(240)은 제2 분극 영역(210F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제2 분극 영역(210F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.3nm를 중심으로 +/-0.2nm일 수 있다.In addition, the variable low-resistance line 240 may be formed to correspond to the entire side surface of the boundary line of the second polarization region 210F, may have a thickness in a direction away from the side surface of the second polarization region 210F, and selectively As an example, this thickness may be +/−0.2 nm centered on 0.3 nm.

베이스(210)의 제2 분극 영역(210F)의 경계에 형성된 변동 저저항 라인(240)은 베이스(210)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를 들면 변동 저저항 라인(240)은 베이스(210)의 제2 분극 영역(210F) 및 변동 저저항 라인(240)의 주변의 베이스(210)의 제1 분극 영역(210R)보다 낮은 저항을 가질 수 있다.The variable low-resistance line 240 formed at the boundary of the second polarization region 210F of the base 210 may change to a region having lower resistance than other regions of the base 210 . For example, the variable low-resistance line 240 has a lower resistance than the second polarization region 210F of the base 210 and the first polarization region 210R of the base 210 around the variable low-resistance line 240. can have

이를 통하여 변동 저저항 라인(240)은 전류의 통로를 형성할 수 있다.Through this, the variable low-resistance line 240 may form a passage of current.

선택적 실시예로서 변동 저저항 라인(240)은 베이스(210)에 구비된 복수의 도메인월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low-resistance line 240 may correspond to one region of a plurality of domain walls provided in the base 210 .

또한, 이러한 변동 저저항 라인(240)은 제2 분극 영역(210F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 게이트(220)를 통하여 베이스(210)에 인가된 전압을 제거하여도 변동 저저항 라인(240)의 상태, 즉 저저항 상태는 유지될 수 있다.In addition, the variable low-resistance line 240 may be continuously maintained when the polarization state of the second polarization region 210F is maintained. That is, even if the voltage applied to the base 210 through the gate 220 is removed, the state of the variable low-resistance line 240, that is, the low-resistance state can be maintained.

변동 저저항 라인(240)을 통하여 전류의 통로가 형성될 수 있다. A passage of current may be formed through the variable low-resistance line 240 .

또한 구체적인 예로서 제1 전극(231) 및 제2 전극(232)가 변동 저저항 라인(240)에 대응되도록 형성되고, 예를 들면 제1 전극(231) 및 제2 전극(232)이 서로 이격된 채 변동 저저항 라인(240)의 하면과 접하도록 배치될 수 있다.In addition, as a specific example, the first electrode 231 and the second electrode 232 are formed to correspond to the variable low resistance line 240, and for example, the first electrode 231 and the second electrode 232 are spaced apart from each other. It may be arranged to contact the lower surface of the variable low-resistance line 240 while remaining.

이를 통하여 제1 전극(231) 및 제2 전극(232)을 통하여 전류가 흐를 수 있다.Through this, current may flow through the first electrode 231 and the second electrode 232 .

본 실시예의 전자 소자(200)는 베이스(210)의 일면에 게이트(220)를 형성하고 타면에 제1,2 전극(231, 232)을 형성하여 정밀한 패터닝 및 미세화를 용이하게 진행할 수 있고, 설계 마진 및 자유도를 높일 수 있다.In the electronic device 200 of this embodiment, the gate 220 is formed on one surface of the base 210 and the first and second electrodes 231 and 232 are formed on the other surface, so that precise patterning and miniaturization can be easily performed. Margin and degree of freedom can be increased.

도 10은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 11 내지 도 14는 도 10의 IV-IV선을 따라 절취한 단면도들이다.10 is a schematic plan view illustrating an electronic device according to another embodiment of the present invention, and FIGS. 11 to 14 are cross-sectional views taken along line IV-IV of FIG. 10 .

도면들을 참조하면, 본 실시예의 전자 소자(300)는 베이스(310), 게이트(320), 제1 전극(331), 복수의 제2 전극(332a, 332b) 및 복수의 변동 저저항 라인(341, 342)을 포함할 수 있다.Referring to the drawings, the electronic device 300 of this embodiment includes a base 310, a gate 320, a first electrode 331, a plurality of second electrodes 332a and 332b, and a plurality of variable low-resistance lines 341. , 342).

베이스(310)는 전술한 실시예들과 마찬가지로, 자발 분극성 재료를 포함할 수 있다. 따라서, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있으며, 베이스(310)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.Like the above-described embodiments, the base 310 may include a spontaneously polarizable material. Therefore, the degree and direction of polarization can be controlled according to the application of the electric field, and the base 310 can maintain the polarization state even when the applied electric field is removed.

게이트(320)는 베이스(310)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를 들면 전압을 베이스(310)에 인가할 수 있다.The gate 320 may be formed to apply an electric field to the base 310, and for example, a voltage may be applied to the base 310.

선택적 실시예로서 게이트(320)는 베이스(310)의 상면에 접하도록 형성될 수 있다. 또한, 게이트(320)는 베이스(310)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. As an optional embodiment, the gate 320 may be formed to contact the upper surface of the base 310 . In addition, the gate 320 may be formed to apply voltages of various sizes to the base 310 and to control the voltage application time.

한편, 베이스(310)는 서로 다른 항전기장을 가지는 제1 영역(312)과 제2 영역(314)을 포함할 수 있다. 일 예로, 제2 영역(314)의 항전기장은 제1 영역(312)의 항전기장보다 클 수 있으며, 평면상에서, 제2 영역(314)은 제1 영역(312)의 외측에 위치할 수 있다. 일 예로, 평면상에서, 제2 영역(314)은 제1 영역(312)을 에워쌀 수 있다. 또는, 제1 영역(312)과 제2 영역(314)은 일렬로 배열되되, 제1 영역(312)의 양측에 제2 영역(314)이 배치될 수 있다. 이때, 게이트(320)는 제1 영역(312)과 중첩하여 위치할 수 있다.Meanwhile, the base 310 may include a first region 312 and a second region 314 having different coercive electric fields. For example, the coercive electric field of the second region 314 may be greater than that of the first region 312, and the second region 314 may be located outside the first region 312 on a plane. . For example, on a plane, the second region 314 may surround the first region 312 . Alternatively, the first region 312 and the second region 314 may be arranged in a line, and the second region 314 may be disposed on both sides of the first region 312 . In this case, the gate 320 may overlap the first region 312 .

제1 분극 방향을 가지는 강유전체에 반대 전기장을 가하여 분극 방향을 바꿀 때, 강유전체의 잔류분극이 0이 될 때의 반대 전기장의 크기를 항전기장이라고 하는데, 이러한 항전기장의 크기가 클수록 강유전체의 분극 방향을 바꾸기 위해 필요한 전기장의 크기는 증가한다. 따라서, 제1 영역(312)의 항전기장이 제2 영역(314)의 항전기장 보다 작으므로, 제2 영역(314)의 분극 방향을 바꾸기 위해서는 제1 영역(312)의 분극 방향을 바꿀 때보다 더 큰 전기장이 필요하게 된다.When the polarization direction is changed by applying an opposite electric field to a ferroelectric having a first polarization direction, the magnitude of the opposite electric field when the residual polarization of the ferroelectric becomes zero is called the coercive electric field. The magnitude of the electric field required to change it increases. Therefore, since the coercive electric field of the first region 312 is smaller than that of the second region 314, in order to change the polarization direction of the second region 314, it is easier to change the polarization direction of the first region 312. A larger electric field is required.

일 예로, 도 11과 같이 제1 영역(312)이 제1 분극 방향을 갖는 제1 분극 영역(312R)을 포함하고, 제2 영역(314)이 제1 분극 방향을 갖는 제1 분극 영역(314R)을 포함할 때, 게이트(320)를 통해 제1 영역(312)의 항전기장 보다는 크고 제2 영역(314)의 항전기장 보다 작은 전기장을 베이스(310)에 인가하도록 게이트(320)에 제1 전압의 인가시, 도 12에 도시된 바와 같이, 제2 영역(314)의 분극 방향은 바뀌지 않으면서, 제1 영역(312)에서만 제2 분극 영역(312F)이 형성된다.For example, as shown in FIG. 11 , the first region 312 includes a first polarization region 312R having a first polarization direction, and the second region 314 includes a first polarization region 314R having a first polarization direction. ), the gate 320 applies a coercive electric field greater than the coercive electric field of the first region 312 and smaller than the coercive electric field of the second region 314 to the base 310 through the gate 320. When voltage is applied, as shown in FIG. 12 , the polarization direction of the second region 314 does not change, and the second polarization region 312F is formed only in the first region 312 .

따라서, 제1 변동 저저항 라인(341)의 형성 위치는 제1 영역(312) 내로 제한될 수 있다. 즉, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 한정될 수 있는바, 전자 소자(300)의 제어시 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 이점을 제공할 수 있다.Accordingly, the formation position of the first variable low-resistance line 341 may be limited within the first region 312 . That is, a domain region in which a polarization state changes in proportion to the application time of the electric field may be limited, and thus, an advantage of not having to consider the variable of the electric field application time may be provided when controlling the electronic device 300 .

다른 예로, 도 11과 같은 상태에서, 게이트(320)를 통해 제2 영역(314)의 항전기장 보다 큰 전기장을 베이스(310)에 인가하기 위해 게이트(320)에 제2 전압의 인가시, 우선 제1 영역(312)의 분극 방향이 바뀌어 제1 영역(312)이 제2 분극 영역(312F)을 포함하게 되며, 제2 영역(314)에도 제2 분극 영역(314F)이 형성됨에 따라 제2 영역(314) 내에만 제2 변동 저저항 라인(342)이 형성될 수 있다. As another example, in the state shown in FIG. 11 , when the second voltage is applied to the gate 320 in order to apply an electric field greater than the coercive electric field of the second region 314 to the base 310 through the gate 320, first The polarization direction of the first region 312 is changed so that the first region 312 includes the second polarization region 312F, and as the second polarization region 314F is also formed in the second region 314, the second region 312 is formed. The second variable low-resistance line 342 may be formed only in the region 314 .

한편, 도 13과 같은 상태에서, 게이트(320)에 제3 전압을 인가하여 제1 영역(312)을 제1 분극 영역(312R) 상태로 되돌리기 위한 반대 전기장을 베이스(310)에 인가하면, 도 14에 도시된 바와 같이, 제1 영역(312) 내에는 제1 변동 저저항 라인(341)이 추가로 형성될 수 있다. 이때 게이트(320)에 인가되는 제3 전압은, 제1 영역(312)의 항전기장 보다는 크고 제2 영역(314)의 항전기장 보다 작은 전기장을 베이스(310)에 인가하되, 제1 영역(312)의 제2 영역(312F)을 제1 영역(312R)으로 되돌리기 위해, 도 12에서 인가되는 제1 전압과는 반대 극성을 가질 수 있다.Meanwhile, in the state shown in FIG. 13 , when an opposite electric field for returning the first region 312 to the first polarized region 312R state is applied to the base 310 by applying a third voltage to the gate 320, FIG. As shown in FIG. 14 , a first variable low-resistance line 341 may be additionally formed in the first region 312 . At this time, the third voltage applied to the gate 320 applies an electric field greater than the coercive field of the first region 312 and smaller than the coercive electric field of the second region 314 to the base 310, but the first region 312 In order to return the second region 312F of ) to the first region 312R, it may have a polarity opposite to that of the first voltage applied in FIG. 12 .

즉, 본 발명에 의하면, 베이스(310)가 서로 다른 항전기장을 가지는 제1 영역(312)과 제2 영역(314)을 포함함으로써, 게이트(320)에 인가되는 전압의 크기를 조절하여 제1 변동 저저항 라인(341)과 제2 변동 저저항 라인(342)의 형성 위치를 특정 영역 내로 제한할 수 있으므로, 전자 소자(300)의 제어가 용이해질 수 있다.That is, according to the present invention, the base 310 includes a first region 312 and a second region 314 having different coercive electric fields, thereby adjusting the magnitude of the voltage applied to the gate 320 to generate the first region 312 and the second region 314. Since the formation positions of the variable low-resistance line 341 and the second variable low-resistance line 342 may be restricted within a specific region, control of the electronic device 300 may be facilitated.

다시 도 10을 참조하면, 제1 전극(331)은 제1 영역(312)과 제2 영역(314)에 걸쳐 형성될 수 있다. 그리고 제2 전극(332a, 332b)은 제1 변동 저저항 라인(341)에만 전기적으로 연결된 제2-1전극(332a)과 제2 변동 저저항 라인(342)에만 전기적으로 연결된 제2-2전극(332b)를 포함할 수 있다. Referring back to FIG. 10 , the first electrode 331 may be formed over the first region 312 and the second region 314 . Further, the second electrodes 332a and 332b include the 2-1 electrode 332a electrically connected only to the first variable low-resistance line 341 and the 2-2 electrode electrically connected only to the second variable low-resistance line 342. (332b).

상술한 바와 같이, 게이트(320)에 인가되는 전압의 크기를 조절하여, 제1 변동 저저항 라인(341)과 제2 변동 저저항 라인(342)이 형성될 수 있고, 이를 통해 제1 전극(331)과 제2 전극(332a, 332b) 사이에 전류 패쓰가 형성될 수 있다. 이때, 제1 변동 저저항 라인(341)과 제2 변동 저저항 라인(342)을 흐르는 전류량을 각각 측정함으로써 복수의 데이터 읽기가 가능해진다. As described above, by adjusting the magnitude of the voltage applied to the gate 320, the first variable low-resistance line 341 and the second variable low-resistance line 342 may be formed, and through this, the first electrode ( 331) and the second electrodes 332a and 332b, a current path may be formed. At this time, by measuring the amount of current flowing through the first variable low-resistance line 341 and the second variable low-resistance line 342, respectively, it is possible to read a plurality of data.

예를 들어, 도 12와 같이 제1 변동 저저항 라인(341)만 형성된 경우는 제1 전극(331)과 제2-1전극(332a)을 따라 측정되는 전류량에 따라 제1 데이터가 읽혀질 수 있다. 또한, 도 13과 같이 제2 변동 저저항 라인(342)만 형성된 경우는 제1 전극(331)과 제2-2전극(332b)을 따라 측정되는 전류량에 따라 제2 데이터가 읽혀질 수 있으며, 도 14와 같이 제1 변동 저저항 라인(341)과 제2 변동 저저항 라인(342)이 형성되면 제1 전극(331)과 제2-1전극(332a) 및 제2-2전극(332b)을 따라 측정되는 전류량에 따라 제3 데이터가 읽혀질 수 있다. For example, when only the first variable low-resistance line 341 is formed as shown in FIG. 12 , the first data can be read according to the amount of current measured along the first electrode 331 and the 2-1 electrode 332a. . In addition, when only the second variable low-resistance line 342 is formed as shown in FIG. 13, the second data can be read according to the amount of current measured along the first electrode 331 and the 2-2 electrode 332b. 14, when the first variable low-resistance line 341 and the second variable low-resistance line 342 are formed, the first electrode 331, the 2-1 electrode 332a, and the 2-2 electrode 332b are formed. Third data may be read according to the amount of current measured accordingly.

그리고, 제1 변동 저저항 라인(341) 및 제2 변동 저저항 라인(342)을 모두 소멸시킴으로써 데이터 지우기가 가능해지며, 0으로 읽혀질 수 있다. 제1 변동 저저항 라인(341) 및 제2 변동 저저항 라인(342)은 게이트(320)에 초기화 전압을 인가하여 소멸시킬 수 있다. 초기화 전압은 제2 영역(314)의 항전기장 보다 큰 전기장을 베이스(310)에 인가하되, 제1 영역(312) 및 제2 영역(314)의 분극 방향을 되돌리기 위한 것으로, 도 13에서 인가되는 제3 전압과는 반대 극성을 가질 수 있다.Data can be erased by extinguishing both the first variable low-resistance line 341 and the second variable low-resistance line 342 and can be read as 0. The first variable low-resistance line 341 and the second variable low-resistance line 342 may be extinguished by applying an initialization voltage to the gate 320 . The initialization voltage is for applying an electric field greater than the coercive electric field of the second region 314 to the base 310, but returning the polarization directions of the first region 312 and the second region 314, which is applied in FIG. It may have a polarity opposite to that of the third voltage.

한편, 상기 실시예에서는 베이스(310)가 제1 영역(312)과 제2 영역(314)을 포함함에 따라, 제1 변동 저저항 라인(341)과 제2 변동 저저항 라인(342)의 2개의 변동 저저항 라인이 형성되는 예를 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니고, 베이스(310)는 서로 다른 항전기장을 가지는 3개 이상의 영역들을 포함하고, 이에 맞추어 제2 전극의 개수를 설계할 수 있다.Meanwhile, in the above embodiment, as the base 310 includes the first region 312 and the second region 314, the second variable low-resistance line 341 and the second variable low-resistance line 342 Although an example in which two variable low-resistance lines are formed has been shown, the present invention is not necessarily limited thereto, and the base 310 includes three or more regions having different coercive electric fields, and the number of second electrodes is adjusted accordingly. can design

실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of the embodiments (particularly in the claims), the use of the term "above" and similar indicating terms may correspond to both singular and plural. In addition, when a range is described in the examples, it includes the invention to which individual values belonging to the range are applied (unless there is no description to the contrary), and it is as if each individual value constituting the range is described in the detailed description. . Finally, if there is no explicit description or description of the order of steps constituting the method according to the embodiment, the steps may be performed in an appropriate order. Examples are not necessarily limited according to the order of description of the steps. The use of all examples or exemplary terms (eg, etc.) in the embodiments is simply for explaining the embodiments in detail, and the scope of the embodiments is limited due to the examples or exemplary terms unless limited by the claims. It is not. In addition, those skilled in the art can appreciate that various modifications, combinations and changes can be made according to design conditions and factors within the scope of the appended claims or equivalents thereof.

Claims (10)

자발 분극성 재료를 포함하는 베이스; 및
상기 베이스에 인접하도록 배치된 게이트;를 포함하고,
상기 베이스는 서로 다른 항전기장을 가지는 제1 영역과 제2 영역을 포함하고,
평면상에서, 상기 제2 영역은 제1 영역의 외측에 배치되며,
상기 게이트는 제1 영역과 중첩하여 위치하고,
상기 제1 영역의 분극 방향을 바꾸기 위한 전기장값의 크기와 상기 제2 영역의 분극 방향을 바꾸기 위한 전기장의값의 크기가 상이하도록 형성되어,
전기장 제어시, 전기장의 인가 시간과 관계없이 전류의 통로의 위치가 상기 제1 영역 내로 제한될 수 있도록 형성된 것을 포함하는,
변동 저저항 라인 기반 전자 소자.
a base comprising a spontaneously polarizable material; and
A gate disposed adjacent to the base; includes,
The base includes a first region and a second region having different coercive electric fields,
On a plane, the second region is disposed outside the first region,
The gate is located overlapping the first region,
It is formed so that the magnitude of the electric field value for changing the polarization direction of the first region and the magnitude of the electric field value for changing the polarization direction of the second region are different,
When controlling the electric field, the location of the current path is limited to the first region regardless of the application time of the electric field.
Variable low-resistance line-based electronic devices.
제1항에 있어서,
상기 제2 영역의 항전기장이 상기 제1 영역의 항전기장보다 큰 변동 저저항 라인 기반 전자 소자.
According to claim 1,
A variable low-resistance line-based electronic device wherein the coercive electric field of the second region is greater than that of the first region.
제2항에 있어서,
상기 게이트를 통해 상기 제1 영역의 항전기장보다 크고 상기 제2 영역의 항전기장보다 작은 전기장을 상기 베이스에 인가시, 상기 제1 영역에만 전류의 통로를 형성하는 제1 변동 저저항 라인이 형성되는 변동 저저항 라인 기반 전자 소자.
According to claim 2,
When an electric field greater than the coercive electric field of the first region and smaller than that of the second region is applied to the base through the gate, a first variable low-resistance line forming a current passage only in the first region is formed. Variable low-resistance line-based electronic devices.
제3항에 있어서,
상기 게이트를 통해 상기 제2 영역의 항전기장보다 큰 전기장을 상기 베이스에 인가시, 상기 제2 영역에만 제2 변동 저저항 라인이 형성되는 변동 저저항 라인 기반 전자 소자.
According to claim 3,
A variable low-resistance line-based electronic device in which a second variable low-resistance line is formed only in the second region when an electric field greater than a coercive electric field in the second region is applied to the base through the gate.
제4항에 있어서,
상기 제1 변동 저저항 라인 및 상기 제2 변동 저저항 라인과 접하도록 위치하는 제1 전극; 및
상기 제1 변동 저저항 라인과 상기 제2 변동 저저항 라인 각각에 접하도록 위치하는 복수의 제2 전극;을 더 포함하는 변동 저저항 라인 기반 전자 소자.
According to claim 4,
a first electrode positioned to contact the first variable low-resistance line and the second variable low-resistance line; and
The variable low-resistance line-based electronic device further comprising a plurality of second electrodes positioned to contact each of the first variable low-resistance line and the second variable low-resistance line.
제1항 내지 제5항 중 어느 한 항에 있어서,
평면상에서, 상기 제2 영역은 상기 제1 영역을 에워싸는 변동 저저항 라인 기반 전자 소자.
According to any one of claims 1 to 5,
On a plane, the second region surrounds the first region.
자발 분극성 재료를 포함하는 베이스와, 상기 베이스에 인접하도록 배치된 게이트를 포함하는 변동 저저항 라인 기반 전자 소자에 대하여,
상기 게이트에 전압을 인가하여 상기 베이스에 전기장을 인가하는 단계; 및
상기 전기장에 의해 상기 자발 분극성 재료의 분극 방향이 변경되어 상기 베이스에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 단계;를 포함하고,
상기 베이스는 서로 다른 항전기장을 가지는 제1 영역과 제2 영역을 포함하며,
상기 베이스에 인가되는 상기 전기장의 크기에 따라, 상기 제1 영역 또는 상기 제2 영역에만 선택적으로 상기 변동 저저항 라인이 형성되고,
상기 제1 영역의 분극 방향을 바꾸기 위한 전기장값의 크기와 상기 제2 영역의 분극 방향을 바꾸기 위한 전기장의값의 크기가 상이하도록 형성되어,
전기장 제어시, 전기장의 인가 시간과 관계없이 전류의 통로의 위치가 상기 제1 영역 내로 제한될 수 있도록 형성된 것을 포함하는,
변동 저저항 라인 기반 전자 소자 제어 방법.
For a variable low-resistance line-based electronic device comprising a base comprising a spontaneously polarizable material and a gate disposed adjacent to the base,
applying an electric field to the base by applying a voltage to the gate; and
A step of changing the polarization direction of the spontaneously polarizable material by the electric field to form a variable low-resistance line through which current can flow in the base;
The base includes a first region and a second region having different coercive electric fields,
The variable low-resistance line is selectively formed only in the first region or the second region according to the magnitude of the electric field applied to the base,
It is formed so that the magnitude of the electric field value for changing the polarization direction of the first region and the magnitude of the electric field value for changing the polarization direction of the second region are different,
When controlling the electric field, the location of the current path is limited to the first region regardless of the application time of the electric field.
A variable low-resistance line-based electronic device control method.
제7항에 있어서,
상기 제2 영역의 항전기장이 상기 제1 영역의 항전기장보다 크고,
상기 전기장의 크기가 상기 제1 영역의 항전기장보다 크고 상기 제2 영역의 항전기장보다 작은 경우, 상기 제1 영역에만 상기 변동 저저항 라인이 형성되는 변동 저저항 라인 기반 전자 소자 제어 방법.
According to claim 7,
The coercive electric field of the second region is greater than the coercive electric field of the first region;
wherein the variable low-resistance line is formed only in the first region when the magnitude of the electric field is larger than that of the first region and smaller than that of the second region.
제7항에 있어서,
상기 제2 영역의 항전기장이 상기 제1 영역의 항전기장보다 크고,
상기 전기장의 크기가 상기 제2 영역의 항전기장보다 큰 경우, 상기 제2 영역에만 상기 변동 저저항 라인이 형성되는 변동 저저항 라인 기반 전자 소자 제어 방법.
According to claim 7,
The coercive electric field of the second region is greater than the coercive electric field of the first region;
wherein the variable low-resistance line is formed only in the second region when the magnitude of the electric field is greater than the coercive electric field in the second region.
제8항 또는 제9항에 있어서,
평면상에서, 상기 제2 영역은 상기 제1 영역을 에워싸도록 형성되고,
상기 게이트는 상기 제1 영역과 중첩하여 위치하는 변동 저저항 라인 기반 전자 소자 제어 방법.
According to claim 8 or 9,
On a plane, the second region is formed to surround the first region,
The gate is a variable low-resistance line-based electronic device control method overlapping the first region.
KR1020200090831A 2020-07-22 2020-07-22 Variable low resistance line based electronic device and controlling thereof KR102472111B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200090831A KR102472111B1 (en) 2020-07-22 2020-07-22 Variable low resistance line based electronic device and controlling thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200090831A KR102472111B1 (en) 2020-07-22 2020-07-22 Variable low resistance line based electronic device and controlling thereof

Publications (2)

Publication Number Publication Date
KR20220012449A KR20220012449A (en) 2022-02-04
KR102472111B1 true KR102472111B1 (en) 2022-12-01

Family

ID=80268393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200090831A KR102472111B1 (en) 2020-07-22 2020-07-22 Variable low resistance line based electronic device and controlling thereof

Country Status (1)

Country Link
KR (1) KR102472111B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007391B1 (en) 2018-11-02 2019-08-06 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof
KR102084030B1 (en) * 2018-12-27 2020-03-05 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4856950B2 (en) * 2003-05-08 2012-01-18 パナソニック株式会社 Electric switch and memory element using the same
KR102662869B1 (en) * 2018-12-27 2024-05-10 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007391B1 (en) 2018-11-02 2019-08-06 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof
KR102084030B1 (en) * 2018-12-27 2020-03-05 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof

Also Published As

Publication number Publication date
KR20220012449A (en) 2022-02-04

Similar Documents

Publication Publication Date Title
KR102007391B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102652757B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102472111B1 (en) Variable low resistance line based electronic device and controlling thereof
KR102662869B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102293876B1 (en) Variable low resistance line based electronic device and controlling thereof
KR102084030B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102271382B1 (en) Variable low resistance line based electronic device and controlling thereof
KR102467760B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102484129B1 (en) Variable low resistance area based memory device and controlling thereof
KR102059485B1 (en) Variable low resistance area based memory device and controlling thereof
KR102474130B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102370745B1 (en) Variable low resistance area based memory device and controlling thereof
KR102629599B1 (en) Variable low resistance area based memory device and controlling thereof
KR102198947B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102154638B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102230796B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246246B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246247B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102262604B1 (en) Variable low resistance area based electronic device and controlling thereof
KR20210033961A (en) Variable low resistance area based electronic device and controlling thereof
KR20200083908A (en) Variable low resistance area based memory device and controlling thereof
KR20200083842A (en) Variable low resistance area based memory device and controlling thereof
KR20210052413A (en) Variable low resistance area based electronic device and controlling thereof
KR20210049743A (en) Variable low resistance area based electronic device and controlling thereof
KR20210013457A (en) Variable low resistance area based electronic device and controlling thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right