KR20210089358A - 반도체 메모리 장치 및 그 제조 방법 - Google Patents

반도체 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210089358A
KR20210089358A KR1020200002422A KR20200002422A KR20210089358A KR 20210089358 A KR20210089358 A KR 20210089358A KR 1020200002422 A KR1020200002422 A KR 1020200002422A KR 20200002422 A KR20200002422 A KR 20200002422A KR 20210089358 A KR20210089358 A KR 20210089358A
Authority
KR
South Korea
Prior art keywords
region
gate
mold structure
gate electrodes
extension
Prior art date
Application number
KR1020200002422A
Other languages
English (en)
Inventor
김준형
권영진
임근원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200002422A priority Critical patent/KR20210089358A/ko
Priority to US17/018,400 priority patent/US11862566B2/en
Priority to CN202011584455.4A priority patent/CN113097219A/zh
Publication of KR20210089358A publication Critical patent/KR20210089358A/ko
Priority to US18/514,716 priority patent/US20240088045A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H01L27/11565—
    • H01L27/11568—
    • H01L27/1157—
    • H01L27/11573—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

집적도 및 신뢰성이 향상된 반도체 메모리 장치 및 그 제조 방법이 제공된다. 반도체 메모리 장치는, 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로, 제1 기판 상에 교대로 적층되는 복수의 제1 절연 패턴 및 복수의 게이트 전극을 포함하는 몰드 구조체, 상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 각각의 상기 게이트 전극과 교차하는 채널 구조체, 상기 콘택 영역의 상기 몰드 구조체 상에, 각각의 상기 게이트 전극과 접속되는 게이트 콘택, 및 상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 제1 절연 패턴과 교대로 적층되는 복수의 제2 절연 패턴을 포함하고, 복수의 상기 제2 절연 패턴은 복수의 상기 제1 절연 패턴과 다른 물질을 포함한다.

Description

반도체 메모리 장치 및 그 제조 방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 메모리 장치 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 계단형 확장 영역을 포함하는 반도체 메모리 장치 및 그 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 메모리 장치의 경우 그 집적도가 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다.
한편, 2차원 또는 평면적 반도체 장치의 경우 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되므로, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 그러나, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 집적도 및 신뢰성이 향상된 반도체 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 집적도 및 신뢰성이 향상된 반도체 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 반도체 메모리 장치는, 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로, 제1 기판 상에 교대로 적층되는 복수의 제1 절연 패턴 및 복수의 게이트 전극을 포함하는 몰드 구조체, 상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 각각의 상기 게이트 전극과 교차하는 채널 구조체, 상기 콘택 영역의 상기 몰드 구조체 상에, 각각의 상기 게이트 전극과 접속되는 게이트 콘택, 및 상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 제1 절연 패턴과 교대로 적층되는 복수의 제2 절연 패턴을 포함하고, 복수의 상기 제2 절연 패턴은 복수의 상기 제1 절연 패턴과 다른 물질을 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 반도체 메모리 장치는, 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로, 기판 상에 서로 이격되어 적층되는 복수의 게이트 전극을 포함하는 몰드 구조체, 상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 각각의 상기 게이트 전극과 교차하는 채널 구조체, 상기 콘택 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 복수의 상기 게이트 전극을 절단하는 확장 게이트 절단 영역, 및 상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 게이트 전극과 동일 레벨에 적층되는 복수의 절연 패턴을 포함하고, 각각의 상기 절연 패턴은, 상기 제1 방향을 따라 연장되는 제1 측면과, 상기 확장 게이트 절단 영역의 일단을 중심으로 원호를 형성하는 제2 측면을 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 반도체 메모리 장치는, 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로, 그라운드 선택 라인과, 상기 그라운드 선택 라인 상에 적층되는 복수의 워드 라인을 포함하는 몰드 구조체, 상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 상기 그라운드 선택 라인 및 각각의 상기 워드 라인과 교차하는 채널 구조체, 상기 콘택 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 복수의 상기 게이트 전극을 절단하는 확장 게이트 절단 영역, 및 상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 워드 라인과 동일 레벨에 적층되는 복수의 절연 패턴을 포함하고, 상기 그라운드 선택 라인의 일부는, 상기 기판의 상면과 수직하는 방향에서 복수의 상기 절연 패턴과 중첩된다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 반도체 메모리 장치의 제조 방법은, 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하는 기판을 제공하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하고, 상기 기판 상에 교대로 적층되는 제1 절연 패턴 및 제2 절연 패턴을 포함하는 몰드 구조체를 형성하고, 상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 상기 제1 절연 패턴 및 상기 제2 절연 패턴과 교차하는 채널 구조체를 형성하고, 상기 콘택 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 상기 몰드 구조체를 절단하는 확장 게이트 절단 영역을 형성하고, 상기 관통 영역 내의 상기 제2 절연 패턴의 일부가 잔존하도록, 상기 확장 게이트 절단 영역을 이용하여 상기 콘택 영역 내의 상기 제2 절연 패턴을 선택적으로 제거하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 2는 몇몇 실시예에 따른 반도체 메모리 장치의 예시적인 회로도이다.
도 3은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 4는 도 3의 R1 영역을 설명하기 위한 레이아웃도이다.
도 5는 도 4의 A-A를 따라서 절단한 단면도이다.
도 6 및 도 7은 도 5의 R2 영역을 설명하기 위한 다양한 확대도들이다.
도 8은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 9는 도 8의 확장 영역을 설명하기 위한 개략적인 사시도이다.
도 10은 도 9의 R3 영역을 설명하기 위한 확대도이다.
도 11은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 12 및 도 13은 도 11의 B-B를 따라서 절단한 다양한 단면도들이다.
도 14는 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 15는 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 16은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 17은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 18a 내지 도 18c는 도 17의 R4 영역을 설명하기 위한 다양한 확대도들이다.
도 19는 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 20은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다.
도 21 내지 도 29은 몇몇 실시예에 따른 반도체 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 내지 도 20을 참조하여, 몇몇 실시예에 따른 반도체 메모리 장치를 설명한다.
도 1은 몇몇 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 1을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치(10)는 메모리 셀 어레이(20) 및 주변 회로(30)를 포함할 수 있다.
메모리 셀 어레이(20)는 복수의 메모리 셀 블록들(BLK1~BLKn)을 포함할 수 있다. 각각의 메모리 셀 블록들(BLK1~BLKn)은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 블록들(BLK1~BLKn)은 비트 라인들(BL), 워드 라인들(WL), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 그라운드 선택 라인(GSL)을 통해 주변 회로(30)에 연결될 수 있다.
구체적으로, 메모리 셀 블록들(BLK1~BLKn)은 워드 라인들(WL), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 그라운드 선택 라인(GSL)을 통해 로우 디코더(33)에 연결될 수 있다. 또한, 메모리 셀 블록들(BLK1~BLKn)은 비트 라인들(BL)을 통해 페이지 버퍼(35)에 연결될 수 있다.
주변 회로(30)는 반도체 메모리 장치(10)의 외부로부터 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있고, 반도체 메모리 장치(10)의 외부의 장치와 데이터(DATA)를 송수신할 수 있다. 주변 회로(30)는 제어 로직(37), 로우 디코더(33) 및 페이지 버퍼(35)를 포함할 수 있다.
도시되지 않았으나, 주변 회로(30)는 입출력 회로, 반도체 메모리 장치(10)의 동작에 필요한 다양한 전압들을 생성하는 전압 생성 회로, 및 메모리 셀 어레이(20)로부터 독출된 데이터(DATA)의 오류를 정정하기 위한 오류 정정 회로 등 다양한 서브 회로들을 더 포함할 수도 있다.
제어 로직(37)은 로우 디코더(33), 상기 입출력 회로 및 상기 전압 생성 회로에 연결될 수 있다. 제어 로직(37)은 반도체 메모리 장치(10)의 전반적인 동작을 제어할 수 있다. 제어 로직(37)은 제어 신호(CTRL)에 응답하여 반도체 메모리 장치(10) 내에서 사용되는 각종 내부 제어 신호들을 생성할 수 있다. 예를 들어, 제어 로직(37)은 프로그램(program) 동작 또는 소거(erase) 동작 등의 메모리 동작 수행 시 워드 라인들(WL) 및 비트 라인들(BL)로 제공되는 전압 레벨을 조절할 수 있다.
로우 디코더(33)는 어드레스(ADDR)에 응답하여 복수의 메모리 셀 블록들(BLK1~BLKn) 중 적어도 하나를 선택할 수 있으며, 선택된 메모리 셀 블록(BLK1~BLKn)의 적어도 하나의 워드 라인(WL), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 그라운드 선택 라인(GSL)을 선택할 수 있다. 로우 디코더(33)는 선택된 메모리 셀 블록(BLK1~BLKn)의 워드 라인(WL)에 메모리 동작 수행을 위한 전압을 전달할 수 있다.
페이지 버퍼(35)는 비트 라인들(BL)을 통해 메모리 셀 어레이(20)에 연결될 수 있다. 페이지 버퍼(35)는 기입 드라이버(writer driver) 또는 감지 증폭기(sense amplifier)로 동작할 수 있다. 구체적으로, 프로그램 동작시, 페이지 버퍼(35)는 기입 드라이버로 동작하여 메모리 셀 어레이(20)에 저장하고자 하는 데이터(DATA)에 따른 전압을 비트 라인들(BL)에 인가할 수 있다. 한편, 독출 동작 시, 페이지 버퍼(35)는 감지 증폭기로 동작하여 메모리 셀 어레이(20)에 저장된 데이터(DATA)를 감지할 수 있다.
도 2는 몇몇 실시예에 따른 반도체 메모리 장치의 예시적인 회로도이다.
도 2을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치의 메모리 셀 어레이(예를 들어, 도 1의 20)는 공통 소오스 라인(CSL), 비트 라인들(BL) 및 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL)은 2차원적으로 배열될 수 있다. 예를 들어, 비트 라인들(BL)은 서로 이격되어 제1 방향(X)으로 연장될 수 있다. 각각의 비트 라인(BL)에는 복수의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 셀 스트링들(CSTR)은 공통 소오스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 비트 라인들(BL)과 공통 소오스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 개재될 수 있다.
공통 소오스 라인(CSL)은 2차원적으로 배열될 수 있다. 예를 들어, 공통 소오스 라인(CSL)은 서로 이격되어 제2 방향(Y)으로 각각 연장될 수 있다. 공통 소오스 라인(CSL)에는 전기적으로 동일한 전압이 인가될 수도 있고, 또는 서로 다른 전압이 인가되어 별개로 제어될 수도 있다.
몇몇 실시예에서, 각각의 셀 스트링(CSTR)은 공통 소오스 라인(CSL)에 접속되는 그라운드 선택 트랜지스터(GST)들, 비트 라인(BL)에 접속되는 복수의 스트링 선택 트랜지스터(SST)들, 및 그라운드 선택 트랜지스터(GST)들과 스트링 선택 트랜지스터(SST)들 사이에 개재되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 각각의 메모리 셀 트랜지스터(MCT)는 데이터 저장 소자(data storage element)를 포함할 수 있다. 그라운드 선택 트랜지스터(GST)들, 스트링 선택 트랜지스터(SST)들 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
공통 소오스 라인(CSL)은 그라운드 선택 트랜지스터(GST)들의 소오스들에 공통으로 연결될 수 있다. 또한, 공통 소오스 라인(CSL)과 비트 라인(BL) 사이에는 그라운드 선택 라인(GSL1, GSL2), 복수의 워드 라인들(WL1~WLn) 및 스트링 선택 라인(SSL1~SSL3)이 개재될 수 있다.
그라운드 선택 라인(GSL1, GSL2)은 그라운드 선택 트랜지스터(GST)의 게이트 전극으로 사용될 수 있고, 복수의 워드 라인들(WL1~WLn)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극으로 사용될 수 있고, 스트링 선택 라인(SSL1~SSL3)은 스트링 선택 트랜지스터(SST)들의 게이트 전극으로 사용될 수 있다.
몇몇 실시예에서, 1개의 그라운드 선택 라인(예를 들어, GSL1)은 2개의 스트링 선택 라인(예를 들어, SSL1, SSL2)에 대응될 수 있다. 예를 들어, 제1 스트링 선택 라인(SSL1) 및 제2 스트링 선택 라인(SSL2)에 각각 접속되는 셀 스트링(CSTR)들은 제1 그라운드 선택 라인(GSL1)에 공통으로 접속될 수 있다.
도 3은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 도 4는 도 3의 R1 영역을 설명하기 위한 레이아웃도이다. 도 5는 도 4의 A-A를 따라서 절단한 단면도이다. 도 6 및 도 7은 도 5의 R2 영역을 설명하기 위한 다양한 확대도들이다.
도 3을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치는 셀 어레이 영역(CELL) 및 확장 영역(EXT)을 포함한다.
셀 어레이 영역(CELL) 및 확장 영역(EXT)은 복수의 블록 분리 영역(WLC)에 의해 절단되어 복수의 메모리 셀 블록들(BLK1~BLKn)을 형성할 수 있다. 예를 들어, 블록 분리 영역(WLC)은 제2 방향(Y)으로 연장되어 셀 어레이 영역(CELL) 및 확장 영역(EXT)을 절단할 수 있다.
셀 어레이 영역(CELL)에는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(예를 들어, 도 1의 20)가 형성될 수 있다. 예를 들어, 셀 어레이 영역(CELL)에는 후술되는 채널 구조체(CS) 및 비트 라인(BL) 등이 형성될 수 있다.
확장 영역(EXT)은 셀 어레이 영역(CELL)의 주변에 배치될 수 있다. 몇몇 실시예에서, 셀 어레이 영역(CELL)과 확장 영역(EXT)은 블록 분리 영역(WLC)이 연장되는 방향을 따라 배열될 수 있다. 예를 들어, 셀 어레이 영역(CELL)과 확장 영역(EXT)은 제2 방향(Y)을 따라 배열될 수 있다. 확장 영역(EXT)에는 후술되는 복수의 게이트 전극들(GSL, WL1~WLn, SSL)이 계단형으로 적층될 수 있다.
확장 영역(EXT)은 콘택 영역(CNR) 및 관통 영역(THR)을 포함할 수 있다. 콘택 영역(CNR) 및 관통 영역(THR)은 블록 분리 영역(WLC)이 연장되는 방향을 따라 교대로 배열될 수 있다. 예를 들어, 콘택 영역(CNR) 및 관통 영역(THR)은 제2 방향(Y)을 따라 교대로 배열될 수 있다.
확장 영역(EXT)의 콘택 영역(CNR) 내에는 각각의 게이트 전극(GSL, WL1~WLn, SSL)과 접속되는 게이트 콘택(예를 들어, 도 5의 152)이 형성될 수 있다. 또한, 확장 영역(EXT)의 관통 영역(THR) 내에는 관통 구조체(THV)가 형성될 수 있다. 콘택 영역(CNR) 및 관통 영역(THR)에 관하여는 도 4 및 도 5에 관한 설명에서 보다 구체적으로 후술한다.
도 3 내지 도 7을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치는 제1 기판(100), 몰드 구조체(MS), 채널 구조체(CS), 비트 라인(BL), 블록 분리 영역(WLC), 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC), 관통 구조체(THV), 게이트 콘택(152) 및 제1 관통 비아(154)를 포함한다.
제1 기판(100)은 예를 들어, 실리콘 기판, 게르마늄 기판 혹은 실리콘-게르마늄 기판 등과 같은 반도체 기판을 포함할 수 있다. 또는, 제1 기판(100)은 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판 혹은 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판 등을 포함할 수도 있다.
몇몇 실시예에서, 제1 기판(100)은 불순물 영역(105)을 포함할 수 있다. 불순물 영역(105)은 제2 방향(Y)으로 연장되어 반도체 메모리 장치의 공통 소오스 라인(예를 들어, 도 2의 CSL)으로 제공될 수 있다.
몰드 구조체(MS)는 셀 어레이 영역(CELL) 및 확장 영역(EXT)의 제1 기판(100) 상에 형성될 수 있다. 확장 영역(EXT)의 제1 기판(100) 상에서, 몰드 구조체(MS)는 계단형으로 형성될 수 있다.
몰드 구조체(MS)는 제1 기판(100) 상에 형성될 수 있다. 몰드 구조체(MS)는 제1 기판(100) 상에 교대로 적층되는 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 및 복수의 제1 절연 패턴(110)들을 포함할 수 있다. 예를 들어, 각각의 게이트 전극(GSL, WL1~WLn, SSL) 및 각각의 제1 절연 패턴(110)은 제1 방향(X) 및 제2 방향(Y)으로 연장되는 층상 구조일 수 있다. 게이트 전극(GSL, WL1~WLn, SSL) 및 제1 절연 패턴(110)은 제1 기판(100)의 상면과 수직하는 제3 방향(Z)에서 교대로 적층될 수 있다. 이에 따라, 복수의 게이트 전극들(GSL, WL1~WLn, SSL)은 서로 이격되며 제1 기판(100) 상에 적층될 수 있다.
몇몇 실시예에서, 복수의 게이트 전극들(GSL, WL1~WLn, SSL)은 제1 기판(100) 상에 차례로 적층되는 그라운드 선택 라인(GSL), 복수의 워드 라인들(WL1~WLn) 및 스트링 선택 라인(SSL)을 포함할 수 있다. 몇몇 실시예에서, 그라운드 선택 라인(GSL)은 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 중 최하부에 배치되는 게이트 전극일 수 있다. 또한, 몇몇 실시예에서, 스트링 선택 라인(SSL)은 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 중 최상부에 배치되는 게이트 전극일 수 있다.
몰드 구조체(MS)는 1개의 그라운드 선택 라인(GSL) 및 1개의 스트링 선택 라인(SSL)만을 포함하는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 몰드 구조체는 복수 개의 그라운드 선택 라인(GSL) 또는 복수 개의 스트링 선택 라인(SSL)을 포함할 수 있음은 물론이다.
게이트 전극들(GSL, WL1~WLn, SSL)은 예를 들어, 텅스텐(W), 코발트(Co), 니켈(Ni) 등의 금속이나 실리콘과 같은 반도체 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 게이트 전극들(GSL, WL1~WLn, SSL)은 예를 들어, 리플레이스먼트 공정에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 절연 패턴(110)은 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연 패턴(110)은 산화물(예를 들어, 실리콘 산화물)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
채널 구조체(CS)는 몰드 구조체(MS)를 관통할 수 있다. 또한, 채널 구조체(CS)는 복수의 게이트 전극들(GSL, WL1~WLn, SSL)과 교차하는 방향으로 연장될 수 있다. 예를 들어, 채널 구조체(CS)는 제3 방향(Z)으로 연장되는 필러(pillar) 모양(예를 들어, 원기둥 모양)일 수 있다. 도 6에 도시된 것처럼, 채널 구조체(CS)는 반도체 패턴(130) 및 정보 저장막(132)을 포함할 수 있다.
반도체 패턴(130)은 제3 방향(Z)으로 연장되어 몰드 구조체(MS)를 관통할 수 있다. 반도체 패턴(130)은 컵(cup) 형상인 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 반도체 패턴(130)은 원통 형상, 사각통 형상, 속이 찬 필러 형상 등 다양한 형상을 가질 수도 있다.
반도체 패턴(130)은 예를 들어, 단결정 실리콘, 다결정 실리콘, 유기 반도체물 및 탄소 나노 구조체 등의 반도체 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
정보 저장막(132)은 반도체 패턴(130)과 각각의 게이트 전극(GSL, WL1~WLn, SSL) 사이에 개재될 수 있다. 예를 들어, 정보 저장막(132)은 반도체 패턴(130)의 측면을 따라 연장될 수 있다.
정보 저장막(132)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 큰 고유전율 물질 중 적어도 하나를 포함할 수 있다. 상기 고유전율 물질은 예를 들어, 알루미늄 산화물(aluminum oxide), 하프늄 산화물(hafnium oxide), 란타늄 산화물(lanthanum oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 란타늄 하프늄 산화물(lanthanum hafnium oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 디스프로슘 스칸듐 산화물(dysprosium scandium oxide) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 정보 저장막(132)은 다중막으로 형성될 수 있다. 예를 들어, 정보 저장막(132)은 반도체 패턴(130) 상에 차례로 적층되는 터널 절연막(132a), 전하 저장막(132b) 및 블로킹 절연막(132c)을 포함할 수 있다.
터널 절연막(132a)은 예를 들어, 실리콘 산화물 또는 실리콘 산화물보다 높은 유전율을 갖는 고유전율 물질(예를 들어, 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2))을 포함할 수 있다. 전하 저장막(132b)은 예를 들어, 실리콘 질화물을 포함할 수 있다. 블로킹 절연막(132c)은 예를 들어, 실리콘 산화물 또는 실리콘 산화물보다 높은 유전율을 갖는 고유전율 물질(예를 들어, 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2))을 포함할 수 있다.
몇몇 실시예에서, 채널 구조체(CS)는 충진 패턴(134)을 더 포함할 수 있다. 충진 패턴(134)은 컵 형상인 반도체 패턴(130)의 내부를 채우도록 형성될 수 있다. 예를 들어, 반도체 패턴(130)은 충진 패턴(134)의 측면 및 바닥면을 따라 연장될 수 있다. 충진 패턴(134)은 절연 물질, 예를 들어, 실리콘 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 각각의 채널 구조체(CS)는 채널 패드(136)를 더 포함할 수 있다. 채널 패드(136)는 반도체 패턴(130)의 상부와 접속되도록 형성될 수 있다. 예를 들어, 채널 패드(136)는 최상부의 게이트 전극(예를 들어, 스트링 선택 라인(SSL)) 상의 제1 절연 패턴(110) 내에 형성되어, 반도체 패턴(130)과 접속될 수 있다. 채널 패드(136)는 예를 들어, 불순물이 도핑된 폴리 실리콘을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 채널 구조체(CS)들이 지그재그(zigzag) 형태로 배열될 수 있다. 예를 들어, 도 4에 도시된 것처럼, 복수의 채널 구조체(CS)들은 제1 방향(X) 및 제2 방향(Y)에서 서로 엇갈리게 배열될 수 있다. 지그재그 형태로 배열된 복수의 채널 구조체(CS)들은 반도체 메모리 장치의 집적도를 보다 향상시킬 수 있다.
비트 라인(BL)은 몰드 구조체(MS) 상에 형성될 수 있다. 예를 들어, 비트 라인(BL)은 몰드 구조체(MS) 상에 차례로 적층되는 제1 내지 제3 층간 절연막(142, 144, 146) 상에 형성될 수 있다.
비트 라인(BL)은 제1 방향(X)으로 연장되어 복수의 채널 구조체(CS)들과 접속될 수 있다. 예를 들어, 도 5에 도시된 것처럼, 비트 라인(BL)은 비트 라인 콘택(170)을 통해 복수의 채널 구조체(CS)들과 접속될 수 있다. 비트 라인 콘택(170)은 예를 들어, 제1 내지 제3 층간 절연막(142, 144, 146)을 관통하여 비트 라인(BL)과 채널 구조체(CS)를 전기적으로 연결할 수 있다.
블록 분리 영역(WLC)은 셀 어레이 영역(CELL) 및 확장 영역(EXT) 내에 형성되어 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다. 또한, 블록 분리 영역(WLC)은 비트 라인(BL)과 교차하는 방향으로 연장될 수 있다. 예를 들어, 셀 어레이 영역(CELL) 및 확장 영역(EXT) 내에 복수의 블록 분리 영역(WLC)들이 제1 방향(X)을 따라 배열될 수 있다. 각각의 블록 분리 영역(WLC)은 제2 방향(Y)으로 연장되어 몰드 구조체(MS)를 절단할 수 있다.
도 3에 관한 설명에서 상술한 것처럼, 블록 분리 영역(WLC)은 셀 어레이 영역(CELL) 및 확장 영역(EXT)을 절단하여 복수의 메모리 셀 블록들(BLK1~BLKn)을 형성할 수 있다. 예를 들어, 각각의 블록 분리 영역(WLC)은 제2 방향(Y)으로 길게 연장되어 몰드 구조체(MS)를 완전히 절단할 수 있다. 인접하는 2개의 블록 분리 영역(WLC)에 의해 절단된 몰드 구조체(MS)는 하나의 블록 영역(BLK1~BLKn)을 형성할 수 있다.
셀 게이트 절단 영역(CAC)은 셀 어레이 영역(CELL) 내에 형성되어 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다. 또한, 셀 게이트 절단 영역(CAC)은 비트 라인(BL)과 교차하는 방향으로 연장될 수 있다. 예를 들어, 셀 어레이 영역(CELL) 내에 복수의 셀 게이트 절단 영역(CAC)들이 제1 방향(X)을 따라 배열될 수 있다. 각각의 셀 게이트 절단 영역(CAC)은 제2 방향(Y)으로 연장되어 셀 어레이 영역(CELL) 내의 몰드 구조체(MS)를 절단할 수 있다.
셀 게이트 절단 영역(CAC)은 셀 어레이 영역(CELL)을 절단하여 셀 어레이 영역(CELL)의 하나의 블록 영역(BLK1~BLKn) 내에 복수의 구역들(I, II, III)을 형성할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 인접하는 2개의 블록 분리 영역(WLC) 내에 2개의 셀 게이트 절단 영역(CAC)이 형성될 수 있다. 이에 따라, 인접하는 2개의 블록 분리 영역(WLC) 내에 3개의 구역(예를 들어, 제1 내지 제3 구역(I, II, III))이 형성될 수 있다.
확장 게이트 절단 영역(CNC)은 확장 영역(EXT) 내에 형성되어 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다. 또한, 확장 게이트 절단 영역(CNC)은 비트 라인(BL)과 교차하는 방향으로 연장될 수 있다. 예를 들어, 확장 영역(EXT) 내에 복수의 확장 게이트 절단 영역(CNC)들이 제1 방향(X)을 따라 배열될 수 있다. 각각의 확장 게이트 절단 영역(CNC)은 제2 방향(Y)으로 연장되어 확장 영역(EXT) 내의 몰드 구조체(MS)를 절단할 수 있다.
몇몇 실시예에서, 확장 게이트 절단 영역(CNC)의 적어도 일부는 제2 방향(Y)에서 셀 게이트 절단 영역(CAC)과 중첩되도록 배열될 수 있다. 예를 들어, 도 4에 도시된 것처럼, 인접하는 2개의 블록 분리 영역(WLC) 내에 5개의 확장 게이트 절단 영역(CNC)이 형성될 수 있다. 5개의 확장 게이트 절단 영역(CNC) 중 2개의 확장 게이트 절단 영역(CNC)은 제2 방향(Y)에서 셀 게이트 절단 영역(CAC)과 중첩될 수 있다.
몇몇 실시예에서, 확장 게이트 절단 영역(CNC)은 확장 영역(EXT)의 콘택 영역(CNR) 내에 형성될 수 있고, 확장 영역(EXT)의 관통 영역(THR) 내에 형성되지 않을 수 있다. 예를 들어, 확장 게이트 절단 영역(CNC)은 제2 방향(Y)으로 연장되되, 관통 영역(THR)을 침범하지 않도록 연장될 수 있다.
블록 분리 영역(WLC), 셀 게이트 절단 영역(CAC) 및 확장 게이트 절단 영역(CNC)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 작은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 블록 분리 영역(WLC), 셀 게이트 절단 영역(CAC) 및 확장 게이트 절단 영역(CNC)은 동일 레벨에서 형성될 수 있다. 본 명세서에서, "동일 레벨에서 형성"이라 함은 동일한 제조 공정에 의해 형성되는 것을 의미한다. 예를 들어, 블록 분리 영역(WLC), 셀 게이트 절단 영역(CAC) 및 확장 게이트 절단 영역(CNC)은 동일한 절연 물질을 포함할 수 있다.
몇몇 실시예에서, 블록 분리 영역(WLC)은 도전 물질을 포함할 수도 있다. 예를 들어, 블록 분리 영역(WLC)은 도전 패턴 및 상기 도전 패턴으로부터 몰드 구조체(MS)를 이격시키는 스페이서를 포함할 수 있다. 상기 도전 패턴을 포함하는 블록 분리 영역(WLC)은 불순물 영역(105)과 접속되어 반도체 메모리 장치의 공통 소오스 라인(예를 들어, 도 2의 CSL)으로 제공될 수 있다.
몇몇 실시예에서, 셀 어레이 영역(CELL)의 몰드 구조체(MS) 내에, 스트링 선택 라인(SSL)을 절단하는 절단 구조체(SC)가 형성될 수 있다. 절단 구조체(SC)는 블록 분리 영역(WLC)들 사이에 개재되어 몰드 구조체(MS)의 스트링 선택 라인(SSL)을 절단할 수 있다. 예를 들어, 셀 어레이 영역(CELL) 내에 복수의 절단 구조체(SC)들이 제1 방향(X)을 따라 배열될 수 있다. 각각의 절단 구조체(SC)는 제2 방향(Y)으로 연장되어 스트링 선택 라인(SSL)을 절단할 수 있다.
몇몇 실시예에서, 절단 구조체(SC)는 블록 분리 영역(WLC)과 셀 게이트 절단 영역(CAC) 사이에 개재될 수 있다. 예를 들어, 절단 구조체(SC)는 제1 내지 제3 구역(I, II, III)을 각각 정의하는 블록 분리 영역(WLC)과 셀 게이트 절단 영역(CAC) 사이에 개재될 수 있다. 이에 따라, 제1 내지 제3 구역(I, II, III)은 각각 전기적으로 분리되어 별개로 제어되는 2개의 스트링 선택 라인(SSL)을 제공할 수 있다.
도시되지 않았으나, 추가의 절단 구조체(SC)가 제2 방향(Y)에서 셀 게이트 절단 영역(CAC)과 중첩되도록 배열될 수 있다. 예를 들어, 셀 어레이 영역(CELL) 내에, 제1 구역(I)과 제2 구역(II) 사이 및 제2 구역(II)과 제3 구역(III) 사이에 2개의 절단 구조체(SC)가 추가적으로 형성될 수 있다. 즉, 인접하는 2개의 블록 분리 영역(WLC) 내에 예시적으로 5개의 절단 구조체(SC)가 형성될 수 있다.
이에 따라, 제1 구역(I)의 스트링 선택 라인(SSL)과 제2 구역(II)의 스트링 선택 라인(SSL)이 전기적으로 분리되어 별개로 제어될 수 있고, 제2 구역(II)의 스트링 선택 라인(SSL)과 제3 구역(III)의 스트링 선택 라인(SSL)이 전기적으로 분리되어 별개로 제어될 수 있다. 즉, 인접하는 2개의 블록 분리 영역(WLC) 내에 예시적으로 6개의 스트링 선택 라인(SSL)이 형성될 수 있다.
몇몇 실시예에서, 인접하는 2개의 블록 분리 영역(WLC) 내에 형성되는 확장 게이트 절단 영역(CNC)의 개수는, 인접하는 2개의 블록 분리 영역(WLC) 내에 형성되는 절단 구조체(SC)의 수와 같거나 그보다 작을 수 있다. 예를 들어, 인접하는 2개의 블록 분리 영역(WLC) 내에, 5개의 절단 구조체(SC) 및 5개(또는 그보다 적은 수)의 확장 게이트 절단 영역(CNC)이 형성될 수 있다.
관통 구조체(THV)는 확장 영역(EXT)의 관통 영역(THR) 내에 형성될 수 있다. 관통 구조체(THV)는 서로 이격되며 제1 기판(100) 상에 적층되는 복수의 제2 절연 패턴(115)들을 포함할 수 있다. 예를 들어, 각각의 제2 절연 패턴(115)은 제1 방향(X) 및 제2 방향(Y)으로 연장되는 층상 구조일 수 있다.
복수의 제2 절연 패턴(115)들은 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 중 적어도 일부와 동일 레벨에 적층될 수 있다. 본 명세서에서, "동일 레벨에 적층"이라 함은 제1 기판(100)의 상면을 기준으로 실질적으로 동일한 높이에 형성되는 것을 의미한다. 예를 들어, 도 5에 도시된 것처럼, 제2 절연 패턴(115)들은 관통 영역(THR)에서 노출되는 게이트 전극(예를 들어, We) 및 그 아래의 게이트 전극들(예를 들어, GSL, WL1, Wa~Wd)과 각각 동일 레벨에 적층될 수 있다.
또한, 관통 영역(THR) 내의 복수의 제2 절연 패턴(115)들은 복수의 제1 절연 패턴(110)들과 교대로 적층될 수 있다. 즉, 복수의 제2 절연 패턴(115)들은 관통 영역(THR)내에서 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다.
몇몇 실시예에서, 제2 절연 패턴(115)은 평면적 관점에서 직선을 이루는 제1 측면(S1) 및 평면적 관점에서 곡선을 이루는 제2 측면(S2)을 포함할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 제2 절연 패턴(115)은 제2 방향(Y)으로 연장되는 제1 측면(S1)을 포함할 수 있다. 또한, 제2 절연 패턴(115)은 오목한 제2 측면(S2)을 포함할 수 있다.
몇몇 실시예에서, 제2 절연 패턴(115)의 제2 측면(S2)은 확장 게이트 절단 영역(CNC)의 일단을 중심으로 원호를 형성할 수 있다. 예를 들어, 제2 절연 패턴(115)의 제2 측면은 제1 방향(X)을 따라 배열되는 복수의 확장 게이트 절단 영역(CNC)에 대응되어, 제1 방향(X)을 따라 배열되는 복수의 원호를 이룰 수 있다.
제2 절연 패턴(115)은 제1 절연 패턴(110)과 다른 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연 패턴(110)이 산화물(예를 들어, 실리콘 산화물)을 포함하는 경우에, 제2 절연 패턴(115)은 질화물(예를 들어, 실리콘 질화물)을 포함할 수 있다.
몇몇 실시예에서, 관통 영역(THR) 내의 각각의 게이트 전극(GSL, WL1~WLn, SSL)이 돌출되는 길이는, 콘택 영역(CNR) 내의 각각의 게이트 전극(GSL, WL1~WLn, SSL)이 돌출되는 길이보다 길 수 있다. 예를 들어, 도 5에 도시된 것처럼, 관통 영역(THR)에서 노출되는 게이트 전극(예를 들어, We)이 그 위의 게이트 전극(예를 들어, Wf)으로부터 돌출되는 길이는, 콘택 영역(CNR)에서 노출되는 게이트 전극(예를 들어, Wg)이 그 위의 게이트 전극(예를 들어, Wh)으로부터 돌출되는 길이보다 길 수 있다.
몇몇 실시예에서, 그라운드 선택 라인(GSL)을 절단하는 하부 절단 영역(GC)이 형성될 수 있다. 도 4에 도시된 것처럼, 하부 절단 영역(GC)은 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC) 또는 관통 구조체(THV)와 연결되어 그라운드 선택 라인(GSL)을 절단할 수 있다. 예를 들어, 인접하는 2개의 블록 분리 영역(WLC) 내에, 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC), 관통 구조체(THV) 및 하부 절단 영역(GC)에 의해 절단되는 3개의 그라운드 선택 라인(GSL)이 형성될 수 있다. 이에 따라, 제1 내지 제3 구역(I, II, III)은 전기적으로 분리되어 별개로 제어되는 3개의 그라운드 선택 라인(GSL)을 제공할 수 있다.
게이트 콘택(152)은 확장 영역(EXT) 내에 형성될 수 있다. 게이트 콘택(152)은 각각의 게이트 전극(GSL, WL1~WLn, SSL)과 접속될 수 있다. 예를 들어, 게이트 콘택(152)은 제1 내지 제3 층간 절연막(142, 144, 146)을 관통하여 각각의 게이트 전극(GSL, WL1~WLn, SSL)과 접속될 수 있다.
몇몇 실시예에서, 게이트 콘택(152)은 확장 영역(EXT)의 콘택 영역(CNR) 내에 형성될 수 있다. 예를 들어, 도 5에 도시된 것처럼, 콘택 영역(CNR)에서 노출되는 게이트 전극들(예를 들어, Wa~Wh)은 계단형으로 배열될 수 있다. 게이트 콘택(152)은 계단형으로 배열되어 노출되는 각각의 게이트 전극들(예를 들어, Wa~Wh)의 일단과 접속될 수 있다.
제1 관통 비아(154)는 확장 영역(EXT)의 관통 영역(THR) 내에 형성될 수 있다. 제1 관통 비아(154)는 관통 구조체(THV)를 관통할 수 있다. 예를 들어, 제1 관통 비아(154)는 관통 영역(THR) 내에서 제3 방향(Z)으로 연장되어 복수의 제1 절연 패턴(110) 및 복수의 제2 절연 패턴(115)을 관통할 수 있다.
몇몇 실시예에서, 제1 관통 비아(154)는 게이트 콘택(152)과 접속될 수 있다. 예를 들어, 제3 층간 절연막(146) 상에 연결 배선(156)이 형성될 수 있다. 게이트 콘택(152) 및 제1 관통 비아(154)는 제1 내지 제3 층간 절연막(142, 144, 146)을 관통하여 각각 연결 배선(156)과 접속될 수 있다. 이에 따라, 연결 배선(156)은 게이트 콘택(152)과 제1 관통 비아(154)를 연결할 수 있다.
몇몇 실시예에서, 제1 기판(100) 아래에 제2 기판(200) 및 주변 회로 소자(PT)가 형성될 수 있다.
제2 기판(200)은 예를 들어, 실리콘 기판, 게르마늄 기판 혹은 실리콘-게르마늄 기판 등과 같은 반도체 기판을 포함할 수 있다. 또는, 제2 기판(200)은 실리콘-온-인슐레이터(SOI; Silicon-On-Insulator) 기판 혹은 게르마늄-온-인슐레이터(GOI; Germanium-On-Insulator) 기판 등을 포함할 수도 있다.
주변 회로 소자(PT)는 제2 기판(200) 상에 형성될 수 있다. 주변 회로 소자(PT)는 각각의 메모리 셀의 동작을 제어하는 주변 회로(예를 들어, 도 1의 30)를 구성할 수 있다. 예를 들어, 주변 회로 소자(PT)는 로우 디코더(예를 들어, 도 1의 33), 페이지 버퍼(예를 들어, 도 1의 35) 및 제어 로직(예를 들어, 도 1의 37) 등을 포함할 수 있다.
주변 회로 소자(PT)는 예를 들어, 트랜지스터를 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 주변 회로 소자(PT)는 트랜지스터 등의 다양한 능동 소자(active element)뿐만 아니라, 커패시터(capacitor), 레지스터(resistor), 인덕터(inductor) 등의 다양한 수동 소자(passive element)를 포함할 수도 있다.
몇몇 실시예에서, 제1 관통 비아(154)는 주변 회로 소자(PT)와 접속될 수 있다. 예를 들어, 제2 기판(200) 상에 주변 회로 소자(PT)를 덮는 제4 층간 절연막(240) 및 제4 층간 절연막(240) 내의 주변 회로 배선(PW)이 형성될 수 있다. 제1 관통 비아(154)는 주변 회로 배선(PW)에 의해 주변 회로 소자(PT)와 접속될 수 있다.
도 5 및 도 7을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치는 소오스 구조체(300)를 더 포함할 수 있다.
소오스 구조체(300)는 제1 기판(100) 상에 형성될 수 있다. 몇몇 실시예에서, 소오스 구조체(300)는 제1 기판(100)과 몰드 구조체(MS) 사이에 개재될 수 있다. 소오스 구조체(300)는 예를 들어, 불순물이 도핑된 폴리 실리콘 또는 금속을 포함할 수 있다.
몇몇 실시예에서, 채널 구조체(CS)는 소오스 구조체(300)를 관통하여 제1 기판(100)과 접속될 수 있다. 예를 들어, 도 7에 도시된 것처럼, 채널 구조체(CS)의 하부는 소오스 구조체(300)를 관통하여 제1 기판(100) 내에 매립될 수 있다.
몇몇 실시예에서, 소오스 구조체(300)는 채널 구조체(CS)의 반도체 패턴(130)과 접속되도록 형성될 수 있다. 예를 들어, 소오스 구조체(300)는 정보 저장막(132)의 일부를 관통하여 반도체 패턴(130)과 접속될 수 있다.
몇몇 실시예에서, 반도체 패턴(130)에 인접하는 소오스 구조체(300)의 일부는 정보 저장막(132)을 향해 돌출된 형태를 가질 수 있다. 예를 들어, 반도체 패턴(130)에 인접하는 영역에서, 소오스 구조체(300)가 제3 방향(Z)으로 연장되는 길이는 더 길어질 수 있다. 이는, 소오스 구조체(300)를 형성하기 위해 정보 저장막(132)의 일부를 제거하는 식각 공정의 특성에 기인할 수 있다.
도 8은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 도 9는 도 8의 확장 영역을 설명하기 위한 개략적인 사시도이다. 도 10은 도 9의 R3 영역을 설명하기 위한 확대도이다. 참고적으로, 도 8은 도 3의 R1 영역에 대한 다른 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 또한, 설명의 편의를 위해, 도 9 및 도 10에서 확장 게이트 절단 영역(CNC)의 도시는 생략한다.
도 8 내지 도 10을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 확장 영역(EXT)의 복수의 게이트 전극들(GSL, WL1~WLn, SSL)은 제1 방향(X) 및 제2 방향(Y)에서 계단형으로 적층된다.
도 9에 도시된 것처럼, 콘택 영역(CNR)의 복수의 게이트 전극들(GSL, WL1~WLn, SSL)은 제1 방향(X) 및 제2 방향(Y) 모두에서 계단형으로 적층될 수 있다. 예를 들어, 도 10에 도시된 것처럼, 제2 방향(Y)으로 배열되는 서로 다른 층의 게이트 전극들(예를 들어, Wb1과 Wc1, Wb2과 Wc2, Wb3과 Wc3, Wb4과 Wc4, Wb5과 Wc5, 내지 Wb6과 Wc6)은 제2 방향(Y)에서 단차를 가질 수 있다. 또한, 제1 방향(X)으로 배열되는 서로 다른 층의 게이트 전극들(예를 들어, Wb1~Wb6 또는 Wc1~Wc6)은 제1 방향(X)에서 단차를 가질 수 있다.
몇몇 실시예에서, 관통 영역(THR)의 복수의 게이트 전극들(GSL, WL1~WLn, SSL)은 제1 방향(X)에서만 계단형으로 적층될 수 있다. 예를 들어, 도 9에 도시된 것처럼, 관통 영역(THR) 내에 형성되는 관통 구조체(THV)의 상면은 제1 방향(X)에서 단차를 가질 수 있다.
몇몇 실시예에서, 인접하는 2개의 블록 분리 영역(WLC) 내에 제1 방향(X)으로 형성되는 계단의 개수는, 인접하는 2개의 블록 분리 영역(WLC) 내에 형성되는 스트링 선택 라인(SSL)의 수와 같거나 그보다 작을 수 있다. 예를 들어, 도 8에 도시된 것처럼, 인접하는 2개의 블록 분리 영역(WLC) 내에, 제1 방향(X)으로 형성되는 6개의 계단 및 6개의 스트링 선택 라인(SSL)이 형성될 수 있다.
도 11은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 도 12 및 도 13은 도 11의 B-B를 따라서 절단한 다양한 단면도들이다. 참고적으로, 도 11은 도 3의 R1 영역에 대한 또 다른 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 11 내지 도 13을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 중 적어도 하나의 게이트 전극은 제3 방향(Z)에서 관통 구조체(THV)와 중첩된다.
예를 들어, 도 11에 도시된 것처럼, 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 중 적어도 하나의 게이트 전극은 제3 방향(Z)에서 관통 구조체(THV)와 중첩되는 돌출부(GP)를 포함할 수 있다.
몇몇 실시예에서, 복수의 게이트 전극들(GSL, WL1~WLn, SSL) 중 최하부의 게이트 전극(예를 들어, 그라운드 선택 라인(GSL))은 돌출부(GP)를 포함할 수 있다. 예를 들어, 도 12에 도시된 것처럼, 그라운드 선택 라인(GSL)은 그 위에 적층되는 다른 게이트 전극들(WL1~WLn, SSL)보다 관통 구조체(THV)를 향해 돌출되는 돌출부(GP)를 포함할 수 있다. 이에 따라, 그라운드 선택 라인(GSL)의 돌출부(GP)는 제3 방향(Z)에서 복수의 제2 절연 패턴(115)과 중첩될 수 있다.
몇몇 실시예에서, 돌출부(GP)에 대응되는 제2 절연 패턴(115)은 다른 게이트 전극들에 대응되는 제2 절연 패턴(115)과 식각 선택비가 다른 물질을 포함할 수 있다. 예를 들어, 그라운드 선택 라인(GSL)은 돌출부(GP)를 포함할 수 있다. 이 때, 그라운드 선택 라인(GSL)에 대응되는 제2 절연 패턴(115)의 질소 비는 다른 게이트 전극들(WL1~SSL)에 대응되는 제2 절연 패턴(115)의 질소 비와 다를 수 있다.
이러한 경우에, 복수의 게이트 전극들(GSL, WL1~WLn)을 형성하기 위한 공정(예를 들어, 리플레이스먼트 공정)에서, 그라운드 선택 라인(GSL)에 대응되는 제2 절연 패턴(115)의 식각량이 증가할 수 있다. 이에 따라, 그라운드 선택 라인(GSL)은 그 위에 적층되는 다른 게이트 전극들(WL1~WLn, SSL)보다 관통 구조체(THV)를 향해 돌출되는 돌출부(GP)를 포함할 수 있다.
몇몇 실시예에서, 그라운드 선택 라인(GSL)을 절단하는 하부 절단 영역(GC)이 형성될 수 있다. 도 11 및 도 12에 도시된 것처럼, 하부 절단 영역(GC)은 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC) 또는 관통 구조체(THV)와 연결되어 그라운드 선택 라인(GSL)을 절단할 수 있다.
몇몇 실시예에서, 돌출부(GP)는 하부 절단 영역(GC)이 형성되지 않는 관통 구조체(THV)를 향해 돌출될 수 있다. 예를 들어, 도 11에서, 하부 절단 영역(GC)의 일부는 각각의 관통 구조체(THV)의 좌측면, 우측면 및 하부면을 둘러쌀 수 있다. 이러한 경우에, 돌출부(GP)는 관통 구조체(THV)의 상부면으로부터만 관통 구조체(THV)를 향해 돌출될 수 있다.
복수의 게이트 전극들(GSL, WL1~WLn)을 형성하기 위한 공정(예를 들어, 리플레이스먼트 공정)에서, 하부 절단 영역(GC)은 그라운드 선택 라인(GSL)에 대응되는 제2 절연 패턴(115)이 식각되는 것을 방지할 수 있다. 이에 따라, 하부 절단 영역(GC)은 돌출부(GP)가 형성되는 영역을 조절할 수 있다.
몇몇 실시예에서, 확장 영역(EXT)의 관통 영역(THR) 내에 돌출부(GP)와 접속되는 제2 관통 비아(158)가 형성될 수 있다. 제2 관통 비아(158)는 관통 구조체(THV)를 관통하여 돌출부(GP)와 접속될 수 있다. 예를 들어, 제2 관통 비아(158)는 관통 영역(THR) 내에서 제3 방향(Z)으로 연장되어 복수의 제1 절연 패턴(110) 및 복수의 제2 절연 패턴(115)을 관통할 수 있다.
몇몇 실시예에서, 제2 관통 비아(158)는 제1 관통 비아(154)와 접속될 수 있다. 예를 들어, 제3 층간 절연막(146) 상에 연결 배선(156)이 형성될 수 있다. 제1 관통 비아(154) 및 제2 관통 비아(158)는 제1 내지 제3 층간 절연막(142, 144, 146)을 관통하여 각각 연결 배선(156)과 접속될 수 있다. 이에 따라, 연결 배선(156)은 제1 관통 비아(154)와 제2 관통 비아(158)를 연결할 수 있다. 몇몇 실시예에서, 그라운드 선택 라인(GSL)은 제1 관통 비아(154)를 통해 주변 회로 소자(PT)와 접속될 수 있다.
도 11 및 도 13을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 돌출부(GP)를 포함하는 게이트 전극의 두께는 다른 게이트 전극의 두께보다 크다.
예를 들어, 그라운드 선택 라인(GSL)은 돌출부(GP)를 포함할 수 있다. 이 때, 그라운드 선택 라인(GSL)의 두께(D11)는 그 위에 적층되는 다른 게이트 전극(예를 들어, WL1)의 두께(D12)보다 클 수 있다.
이러한 경우에, 복수의 게이트 전극들(GSL, WL1~WLn)을 형성하기 위한 공정(예를 들어, 리플레이스먼트 공정)에서, 그라운드 선택 라인(GSL)에 대응되는 제2 절연 패턴(115)의 식각량이 증가할 수 있다. 이에 따라, 그라운드 선택 라인(GSL)은 그 위에 적층되는 다른 게이트 전극들(WL1~WLn, SSL)보다 관통 구조체(THV)를 향해 돌출되는 돌출부(GP)를 포함할 수 있다.
도 14는 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 참고적으로, 도 14는 도 3의 R1 영역에 대한 또 다른 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 13을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 14를 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치는, 그라운드 선택 라인(GSL)을 절단하는 추가 절단 영역(AC)을 더 포함한다.
추가 절단 영역(AC)은 그라운드 선택 라인(GSL)을 절단하는 확장 게이트 절단 영역(CNC)으로부터 연장될 수 있다. 예를 들어, 추가 절단 영역(AC)은 그라운드 선택 라인(GSL) 내에서 제2 방향(Y)으로 연장되어, 그라운드 선택 라인(GSL)을 절단하는 확장 게이트 절단 영역(GNC)과 연결될 수 있다. 즉, 추가 절단 영역(AC)은 확장 게이트 절단 영역(CNC)과 함께 그라운드 선택 라인(GSL)을 절단할 수 있다. 추가 절단 영역(AC)은 돌출부(GP)에 인접할 수 있다.
이러한 경우에, 복수의 게이트 전극들(GSL, WL1~WLn)을 형성하기 위한 공정(예를 들어, 리플레이스먼트 공정)에서, 추가 절단 영역(AC)이 형성되는 그라운드 선택 라인(GSL)에 대응되는 제2 절연 패턴(115)의 식각량이 증가할 수 있다. 이에 따라, 그라운드 선택 라인(GSL)은 그 위에 적층되는 다른 게이트 전극들(WL1~WLn, SSL)보다 관통 구조체(THV)를 향해 돌출되는 돌출부(GP)를 포함할 수 있다.
도 15는 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 15를 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치는 제1 확장 영역(EXT1) 및 제2 확장 영역(EXT2)을 포함한다.
제1 확장 영역(EXT1) 및 제2 확장 영역(EXT2)은 셀 어레이 영역(CELL)의 양 측에 각각 배열될 수 있다. 예를 들어, 제1 확장 영역(EXT1), 셀 어레이 영역(CELL) 및 제2 확장 영역(EXT2)은 제2 방향(Y)을 따라 순차적으로 배열될 수 있다.
제1 확장 영역(EXT1) 및 제2 확장 영역(EXT2)은 각각 도 1 내지 도 7을 이용하여 상술한 확장 영역(EXT)과 실질적으로 동일하므로, 이하에서 자세한 설명은 생략한다. 예를 들어, 제1 확장 영역(EXT1) 및 제2 확장 영역(EXT2)은 각각 콘택 영역(CNR) 및 관통 영역(THR)을 포함할 수 있다.
몇몇 실시예에서, 제1 확장 영역(EXT1)과 제2 확장 영역(EXT2)은 셀 어레이 영역(CELL)을 중심으로 대칭적으로 배열될 수 있다.
도 16은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 15를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 16을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 제1 확장 영역(EXT1)의 관통 구조체(THV)와 제2 확장 영역(EXT2)의 관통 구조체(THV)는 지그재그 형태로 배열된다.
예를 들어, 하나의 메모리 셀 블록(예를 들어, BLK1)에 대하여, 제1 확장 영역(EXT1) 내에는 관통 구조체(THV)가 형성되지 않을 수 있고, 제2 확장 영역(EXT2) 내에는 관통 구조체(THV)가 형성될 수 있다. 또는, 예를 들어, 다른 하나의 메모리 셀 블록(예를 들어, BLK2)에 대하여, 제1 확장 영역(EXT1) 내에는 관통 구조체(THV)가 형성될 수 있고, 제2 확장 영역(EXT2) 내에는 관통 구조체(THV)가 형성되지 않을 수 있다.
도 17은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 도 18a 내지 도 18c는 도 17의 R4 영역을 설명하기 위한 다양한 확대도들이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 17을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 제1 확장 영역(EXT1) 및/또는 제2 확장 영역(EXT2)의 폭은 셀 어레이 영역(CELL)의 폭보다 크다.
여기서, 폭이란, 제1 방향(X)으로의 폭을 의미한다. 예를 들어, 하나의 메모리 셀 블록(예를 들어, BLK2)에 대하여, 확장 영역(예를 들어, 제1 확장 영역(EXT1))의 폭(D22)은 셀 어레이 영역(CELL)의 폭(D21)보다 클 수 있다.
제1 확장 영역(EXT1) 및/또는 제2 확장 영역(EXT2)의 폭이 셀 어레이 영역(CELL)의 폭보다 큰 경우에, 제1 확장 영역(EXT1) 및/또는 제2 확장 영역(EXT2) 내에 보다 큰 영역의 콘택 영역(CNR) 및/또는 관통 영역(THR)을 형성할 수 있다. 예를 들어, 도 17에서 관통 구조체(THV)가 형성되는 영역은 도 16에서 관통 구조체(THV)가 형성되는 영역보다 클 수 있다.
도 17 내지 18c를 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 인접하는 2개의 블록 분리 영역(WLC) 내에 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC), 관통 구조체(THV) 및 하부 절단 영역(GC)이 다양하게 배치될 수 있다.
예를 들어, 인접하는 2개의 블록 분리 영역(WLC) 내에 1개의 셀 게이트 절단 영역(CAC)이 형성될 수 있다. 이에 따라, 인접하는 2개의 블록 분리 영역(WLC) 내에 2개의 구역(예를 들어, 제4 및 제5 구역(IV, V))이 형성될 수 있다.
몇몇 실시예에서, 절단 구조체(SC)는 블록 분리 영역(WLC)과 셀 게이트 절단 영역(CAC) 사이에 개재될 수 있다. 예를 들어, 절단 구조체(SC)는 제4 및 제5 구역(IV, V)을 각각 정의하는 블록 분리 영역(WLC)과 셀 게이트 절단 영역(CAC) 사이에 개재될 수 있다. 이에 따라, 제4 및 제5 구역(IV, V)은 각각 전기적으로 분리되어 별개로 제어되는 2개의 스트링 선택 라인(SSL)을 제공할 수 있다.
하부 절단 영역(GC)은 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC) 또는 관통 구조체(THV)와 연결되어 그라운드 선택 라인(GSL)을 절단할 수 있다. 예를 들어, 도 18a를 참조하면, 인접하는 2개의 블록 분리 영역(WLC) 내에, 셀 게이트 절단 영역(CAC), 확장 게이트 절단 영역(CNC), 관통 구조체(THV) 및 하부 절단 영역(GC)에 의해 절단되는 2개의 그라운드 선택 라인(GSL)이 형성될 수 있다. 이에 따라, 제4 및 제5 구역(IV, V)은 전기적으로 분리되어 별개로 제어되는 2개의 그라운드 선택 라인(GSL)을 제공할 수 있다.
몇몇 실시예에서, 하부 절단 영역(GC)의 일부는 인접하는 2개의 블록 분리 영역(WLC)을 연결할 수 있다. 예를 들어, 인접하는 2개의 블록 분리 영역(WLC) 간의 거리가 가까워지는 영역(예를 들어, 셀 어레이 영역(CELL)과 제1 확장 영역(EXT1)의 경계)에서, 하부 절단 영역(GC)의 일부는 제1 방향(X)으로 연장될 수 있다.
도 17 및 도 18b를 참조하면, 도 18a와 비교할 때, 관통 구조체(THV)의 크기가 증가할 수 있다. 예를 들어, 확장 게이트 절단 영역(CNC)이 형성되는 영역의 크기가 감소할 수 있다. 이러한 경우에, 복수의 게이트 전극들(GSL, WL1~WLn)을 형성하기 위한 공정(예를 들어, 리플레이스먼트 공정)에서 제2 절연 패턴(115)의 식각량이 감소할 수 있다. 예를 들어, 관통 구조체(THV)는 제2 방향(Y)으로 더 연장될 수 있다.
몇몇 실시예에서, 셀 게이트 절단 영역(CAC), 관통 구조체(THV) 및 하부 절단 영역(GC)에 의해 절단되는 2개의 그라운드 선택 라인(GSL)이 형성될 수 있다.
도 17 및 도 18c를 참조하면, 도 18a와 비교할 때, 제1 확장 영역(EXT1)에서 하부 절단 영역(GC)의 일부는 제2 방향(Y)으로 길게 연장될 수 있다. 예를 들어, 인접하는 2개의 블록 분리 영역(WLC) 사이에 관통 구조체(THV)가 형성되지 않을 수 있다. 이러한 경우에, 하부 절단 영역(GC)의 일부는 제2 방향(Y)으로 길게 연장되어 인접하는 2개의 블록 분리 영역(WLC) 내에 2개의 그라운드 선택 라인(GSL)을 제공할 수 있다.
도 19는 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 18c를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 19를 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 각각의 메모리 셀 블록(BLK1~BLKn)은 제1 확장 영역(EXT1) 및 제2 확장 영역(EXT2) 중 하나 내에 형성되지 않는다.
예를 들어, 제1 메모리 셀 블록(BLK1)은 셀 어레이 영역(CELL) 및 제2 확장 영역(EXT2) 내에 형성될 수 있고, 제1 확장 영역(EXT1)까지 연장되지 않을 수 있다. 또한, 예를 들어, 제2 메모리 셀 블록(BLK2)은 셀 어레이 영역(CELL) 및 제1 확장 영역(EXT1) 내에 형성될 수 있고, 제2 확장 영역(EXT2)까지 연장되지 않을 수 있다.
몇몇 실시예에서, 도 17과 비교할 때, 제1 메모리 셀 블록(BLK1)과 제3 메모리 셀 블록(BLK3) 사이에 1개의 블록 절단 영역(WLC)만이 형성될 수 있다.
도 20은 몇몇 실시예에 따른 반도체 메모리 장치를 설명하기 위한 레이아웃도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 20을 참조하면, 몇몇 실시예에 따른 반도체 메모리 장치에서, 콘택 영역(CNR) 및 관통 영역(THR)은 제1 방향(X)을 따라서도 교대로 배열된다.
예를 들어, 제1 확장 영역(EXT1) 내에서, 콘택 영역(CNR) 및 관통 영역(THR)은 제1 방향(X)을 따라서 교대로 배열될 수 있다. 또한, 예를 들어, 제2 확장 영역(EXT1) 내에서, 콘택 영역(CNR) 및 관통 영역(THR)은 제1 방향(X)을 따라서 교대로 배열될 수 있다.
도 20에서, 각각의 메모리 셀 블록(BLK1~BLKn) 내에 1개의 관통 영역(THR)이 형성되는 것만이 도시되었으나, 이는 설명의 편의를 위한 것일 뿐이다. 예를 들어, 제1 메모리 셀 블록(BLK1) 내에, 제2 방향(Y)을 따라 교대로 배열되는 복수의 관통 영역(THR) 및 복수의 콘택 영역(CNR)이 형성될 수도 있음은 물론이다.
이하에서, 도 1 내지 도 29를 참조하여, 몇몇 실시예에 따른 반도체 메모리 장치를 설명한다.
도 21 내지 도 29은 몇몇 실시예에 따른 반도체 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 20을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 21 및 도 22를 참조하면, 제1 기판(100) 상에 몰드 구조체(MS)를 형성한다. 참고적으로, 도 22는 도 21의 A-A를 따라서 절단한 단면도이다.
몰드 구조체(MS)는 제1 기판(100) 상에 형성될 수 있다. 몰드 구조체(MS)는 제1 기판(100) 상에 교대로 적층되는 제1 절연막(110L)들 및 제2 절연막(115L)들을 포함할 수 있다.
몇몇 실시예에서, 셀 어레이 영역(CELL)의 몰드 구조체(MS) 내에 절단 구조체(SC)가 형성될 수 있다. 예를 들어, 셀 어레이 영역(CELL) 내에 복수의 절단 구조체(SC)들이 제1 방향(X)을 따라 배열될 수 있다. 각각의 절단 구조체(SC)는 제2 방향(Y)으로 연장되어 제2 절연막(115L)들 중 최상부의 제2 절연막(115L)을 절단할 수 있다.
도 23 및 도 24를 참조하면, 확장 영역(EXT) 내의 몰드 구조체(MS)를 계단형으로 패터닝한다. 참고적으로, 도 24는 도 23의 A-A를 따라서 절단한 단면도이다.
제1 절연막(110L)은 패터닝되어, 확장 영역(EXT)에서 제2 방향(Y)을 따라 계단형으로 형성되는 제1 절연 패턴(110)을 형성할 수 있다. 또한, 제2 절연막(115L)은 패터닝되어, 확장 영역(EXT)에서 제2 방향(Y)을 따라 계단형으로 형성되는 제2 절연 패턴(115)을 형성할 수 있다.
확장 영역(EXT)은 콘택 영역(CNR) 및 관통 영역(THR)을 포함할 수 있다. 콘택 영역(CNR) 및 관통 영역(THR)은 제2 방향(Y)을 따라 교대로 배열될 수 있다. 몇몇 실시예에서, 관통 영역(THR)에서 돌출되는 제2 절연 패턴(115)의 길이는, 콘택 영역(CNR)에서 돌출되는 제2 절연 패턴(115)의 길이보다 길 수 있다.
도 25 및 도 26을 참조하면, 몰드 구조체(MS) 내에 채널 구조체(CH), 블록 분리 트렌치(WLT), 셀 게이트 절단 트렌치(CAT) 및 확장 게이트 절단 트렌치(CNT)를 형성한다. 참고적으로, 도 26은 도 25의 A-A를 따라서 절단한 단면도이다.
채널 구조체(CS)는 몰드 구조체(MS)를 관통할 수 있다. 채널 구조체(CH)는 제1 절연 패턴(110)들 및 제2 절연 패턴(115)들과 교차하는 방향으로 연장될 수 있다. 예를 들어, 채널 구조체(CS)는 제3 방향(Z)으로 연장되는 필러(pillar) 모양(예를 들어, 원기둥 모양)일 수 있다.
블록 분리 트렌치(WLT)는 셀 어레이 영역(CELL) 및 확장 영역(EXT) 내에 형성되어 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다. 셀 게이트 절단 트렌치(CAT)는 셀 어레이 영역(CELL) 내에 형성되어 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다. 확장 게이트 절단 트렌치(CNT)는 확장 영역(EXT) 내에 형성되어 복수의 게이트 전극들(GSL, WL1~WLn, SSL)을 절단할 수 있다.
도 28 및 도 29를 참조하면, 블록 분리 트렌치(WLT), 셀 게이트 절단 트렌치(CAT) 및 확장 게이트 절단 트렌치(CNT)를 이용하여 각각의 제2 절연 패턴(115)의 적어도 일부를 제거한다. 참고적으로, 도 29는 도 28의 A-A를 따라서 절단한 단면도이다.
예를 들어, 블록 분리 트렌치(WLT), 셀 게이트 절단 트렌치(CAT) 및 확장 게이트 절단 트렌치(CNT)를 이용하여 각각의 제2 절연 패턴(115)의 적어도 일부를 제거하는 풀백(pull back) 공정이 수행될 수 있다. 이에 따라, 제2 절연 패턴(115)의 일부가 잔존하여, 관통 영역(THR) 내에 관통 구조체(THV)가 형성될 수 있다. 관통 구조체(THV)는 교대로 적층되는 복수의 제1 절연 패턴(110)들 및 복수의 제2 절연 패턴(115)들을 포함할 수 있다.
이어서, 블록 분리 트렌치(WLT), 셀 게이트 절단 트렌치(CAT) 및 확장 게이트 절단 트렌치(CNT)를 각각 채우는 블록 분리 영역(WLC), 셀 게이트 절단 영역(CAC) 및 확장 게이트 절단 영역(CNC)이 형성될 수 있다.
이어서, 도 4 및 도 5를 참조하면, 상술한 게이트 콘택(152), 제1 관통 비아(154), 비트 라인(BL) 및 연결 배선(156)이 형성될 수 있다. 이에 따라, 집적도 및 신뢰성이 향상된 반도체 메모리 장치의 제조 방법이 제공될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 제1 기판 105: 불순물 영역
110: 제1 절연 패턴 115: 제2 절연 패턴
130: 반도체 패턴 142: 제1 층간 절연막
144: 제2 층간 절연막 146: 제3 층간 절연막
152: 게이트 콘택 154: 관통 비아
156: 연결 배선 170: 비트 라인 콘택
CELL: 셀 어레이 영역 EXT: 확장 영역
CNR: 콘택 영역 THR: 관통 영역
THV: 관통 구조체 WLC: 블록 절단 영역
CAC: 셀 게이트 절단 영역 CNC: 확장 게이트 절단 영역
SC: 분리 구조체 GC: 하부 절단 영역

Claims (20)

  1. 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로,
    제1 기판 상에 교대로 적층되는 복수의 제1 절연 패턴 및 복수의 게이트 전극을 포함하는 몰드 구조체;
    상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 각각의 상기 게이트 전극과 교차하는 채널 구조체;
    상기 콘택 영역의 상기 몰드 구조체 상에, 각각의 상기 게이트 전극과 접속되는 게이트 콘택; 및
    상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 제1 절연 패턴과 교대로 적층되는 복수의 제2 절연 패턴을 포함하고,
    복수의 상기 제2 절연 패턴은 복수의 상기 제1 절연 패턴과 다른 물질을 포함하는 반도체 메모리 장치.
  2. 제 1항에 있어서,
    상기 확장 영역의 상기 몰드 구조체 내에, 상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 게이트 절단 영역을 더 포함하고,
    각각의 상기 게이트 절단 영역은 상기 제1 방향으로 연장되어 상기 콘택 영역 내의 상기 몰드 구조체를 절단하며, 상기 관통 영역 내의 상기 몰드 구조체를 비절단하는 반도체 메모리 장치.
  3. 제 1항에 있어서,
    상기 확장 영역 내에서, 복수의 상기 게이트 전극은 상기 제1 방향을 따라 계단형으로 배열되는 반도체 메모리 장치.
  4. 제 3항에 있어서,
    상기 관통 영역 내의 각각의 상기 게이트 전극이 돌출되는 길이는, 상기 콘택 영역 내의 각각의 상기 게이트 전극이 돌출되는 길이보다 긴 반도체 메모리 장치.
  5. 제 3항에 있어서,
    상기 확장 영역 내에서, 복수의 상기 게이트 전극은 상기 제1 방향과 교차하는 제2 방향을 따라 계단형으로 배열되는 반도체 메모리 장치.
  6. 제 1항에 있어서,
    상기 관통 영역 내에, 복수의 상기 제1 절연 패턴 및 복수의 상기 제2 절연 패턴을 관통하는 관통 비아를 더 포함하는 반도체 메모리 장치.
  7. 제 6항에 있어서,
    상기 관통 비아는 상기 게이트 콘택과 접속되는 반도체 메모리 장치.
  8. 제 6항에 있어서,
    상기 제1 기판이 그 위에 적층되는 제2 기판과,
    상기 제2 기판 상에, 상기 관통 비아와 접속되는 주변 회로 소자를 더 포함하는 반도체 메모리 장치.
  9. 제 1항에 있어서,
    상기 확장 영역의 상기 몰드 구조체의 상면을 덮는 층간 절연막을 더 포함하고,
    상기 게이트 콘택은 상기 층간 절연막을 관통하여 각각의 상기 게이트 전극과 접속되는 반도체 메모리 장치.
  10. 제 1항에 있어서,
    상기 제1 절연 패턴은 산화물을 포함하고, 상기 제2 절연 패턴은 질화물을 포함하는 반도체 메모리 장치.
  11. 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로,
    기판 상에 서로 이격되어 적층되는 복수의 게이트 전극을 포함하는 몰드 구조체;
    상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 각각의 상기 게이트 전극과 교차하는 채널 구조체;
    상기 콘택 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 복수의 상기 게이트 전극을 절단하는 확장 게이트 절단 영역; 및
    상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 게이트 전극과 동일 레벨에 적층되는 복수의 절연 패턴을 포함하고,
    각각의 상기 절연 패턴은, 상기 제1 방향을 따라 연장되는 제1 측면과, 상기 확장 게이트 절단 영역의 일단을 중심으로 원호를 형성하는 제2 측면을 포함하는 반도체 메모리 장치.
  12. 제 11항에 있어서,
    상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 블록 분리 영역을 더 포함하고,
    각각의 상기 블록 분리 영역은 상기 제1 방향으로 연장되어 상기 몰드 구조체를 완전히 절단하는 반도체 메모리 장치.
  13. 제 12항에 있어서,
    상기 셀 어레이 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 복수의 상기 게이트 전극을 절단하는 셀 게이트 절단 영역을 더 포함하고,
    상기 셀 게이트 절단 영역은, 인접하는 2개의 상기 블록 분리 영역 사이에 개재되는 반도체 메모리 장치.
  14. 제 13항에 있어서,
    상기 블록 분리 영역과 상기 셀 게이트 절단 영역 사이에, 상기 제1 방향으로 연장되어 복수의 상기 게이트 전극 중 최상부의 게이트 전극을 절단하는 절단 구조체를 더 포함하는 반도체 메모리 장치.
  15. 제 11항에 있어서,
    상기 콘택 영역의 상기 몰드 구조체 상에, 각각의 상기 게이트 전극과 접속되는 게이트 콘택과,
    상기 관통 영역 내에, 복수의 상기 절연 패턴을 관통하여 주변 회로 소자에 접속되는 관통 비아와,
    상기 게이트 콘택과 상기 관통 비아를 연결하는 연결 배선을 더 포함하는 반도체 메모리 장치.
  16. 제 11항에 있어서,
    상기 콘택 영역 내에서, 복수의 상기 게이트 전극은 상기 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 계단형으로 배열되고,
    상기 관통 영역 내에서, 복수의 상기 게이트 전극은 상기 제2 방향을 따라 계단형으로 배열되는 반도체 메모리 장치.
  17. 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하는 반도체 메모리 장치로,
    그라운드 선택 라인과, 상기 그라운드 선택 라인 상에 적층되는 복수의 워드 라인을 포함하는 몰드 구조체;
    상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 상기 그라운드 선택 라인 및 각각의 상기 워드 라인과 교차하는 채널 구조체;
    상기 콘택 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 복수의 상기 게이트 전극을 절단하는 확장 게이트 절단 영역; 및
    상기 관통 영역의 상기 몰드 구조체 내에, 복수의 상기 워드 라인과 동일 레벨에 적층되는 복수의 절연 패턴을 포함하고,
    상기 그라운드 선택 라인의 일부는, 상기 기판의 상면과 수직하는 방향에서 복수의 상기 절연 패턴과 중첩되는 반도체 메모리 장치.
  18. 제 17항에 있어서,
    상기 콘택 영역의 상기 몰드 구조체 상에, 각각의 상기 워드 라인과 접속되는 게이트 콘택과,
    상기 관통 영역 내에, 복수의 상기 절연 패턴을 관통하여 주변 회로 소자에 접속되는 제1 관통 비아를 더 포함하는 반도체 메모리 장치.
  19. 제 18항에 있어서,
    상기 관통 영역 내에, 복수의 상기 절연 패턴을 관통하여 상기 그라운드 선택 라인과 접속되는 제2 관통 비아를 더 포함하는 반도체 메모리 장치.
  20. 제1 방향을 따라 배열되는 셀 어레이 영역 및 확장 영역을 포함하는 기판을 제공하되, 상기 확장 영역은 상기 제1 방향을 따라 교대로 배열되는 콘택 영역 및 관통 영역을 포함하고,
    상기 기판 상에 교대로 적층되는 제1 절연 패턴 및 제2 절연 패턴을 포함하는 몰드 구조체를 형성하고,
    상기 셀 어레이 영역의 상기 몰드 구조체를 관통하여, 상기 제1 절연 패턴 및 상기 제2 절연 패턴과 교차하는 채널 구조체를 형성하고,
    상기 콘택 영역의 상기 몰드 구조체 내에, 상기 제1 방향으로 연장되어 상기 몰드 구조체를 절단하는 확장 게이트 절단 영역을 형성하고,
    상기 관통 영역 내의 상기 제2 절연 패턴의 일부가 잔존하도록, 상기 확장 게이트 절단 영역을 이용하여 상기 콘택 영역 내의 상기 제2 절연 패턴을 선택적으로 제거하는 것을 포함하는 반도체 메모리 장치의 제조 방법.
KR1020200002422A 2020-01-08 2020-01-08 반도체 메모리 장치 및 그 제조 방법 KR20210089358A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200002422A KR20210089358A (ko) 2020-01-08 2020-01-08 반도체 메모리 장치 및 그 제조 방법
US17/018,400 US11862566B2 (en) 2020-01-08 2020-09-11 Semiconductor device including a cell array region and an extension region
CN202011584455.4A CN113097219A (zh) 2020-01-08 2020-12-28 半导体器件及其制造方法
US18/514,716 US20240088045A1 (en) 2020-01-08 2023-11-20 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200002422A KR20210089358A (ko) 2020-01-08 2020-01-08 반도체 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210089358A true KR20210089358A (ko) 2021-07-16

Family

ID=76654032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200002422A KR20210089358A (ko) 2020-01-08 2020-01-08 반도체 메모리 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11862566B2 (ko)
KR (1) KR20210089358A (ko)
CN (1) CN113097219A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220030348A (ko) * 2020-08-27 2022-03-11 삼성전자주식회사 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666594B2 (en) * 2014-09-05 2017-05-30 Sandisk Technologies Llc Multi-charge region memory cells for a vertical NAND device
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US10249640B2 (en) * 2016-06-08 2019-04-02 Sandisk Technologies Llc Within-array through-memory-level via structures and method of making thereof
KR20180135526A (ko) * 2017-06-12 2018-12-21 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102366971B1 (ko) 2017-08-08 2022-02-24 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP7028592B2 (ja) 2017-09-19 2022-03-02 株式会社フジミインコーポレーテッド 表面処理組成物、表面処理組成物の製造方法、表面処理方法、および半導体基板の製造方法
KR102587973B1 (ko) 2017-11-07 2023-10-12 삼성전자주식회사 3차원 반도체 메모리 장치
KR102533145B1 (ko) 2017-12-01 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치
US11342351B2 (en) * 2018-01-10 2022-05-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
KR102566771B1 (ko) 2018-01-31 2023-08-14 삼성전자주식회사 3차원 반도체 소자
KR102640174B1 (ko) * 2018-07-17 2024-02-26 삼성전자주식회사 3차원 반도체 소자
US10903222B2 (en) * 2019-02-05 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device containing a carbon-doped source contact layer and methods for making the same

Also Published As

Publication number Publication date
US20240088045A1 (en) 2024-03-14
CN113097219A (zh) 2021-07-09
US11862566B2 (en) 2024-01-02
US20210210431A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US11374019B2 (en) Three-dimensional semiconductor memory device including an electrode connecting portion
US10546876B2 (en) Semiconductor devices including stacked electrodes
KR102649372B1 (ko) 3차원 반도체 메모리 장치
US11778821B2 (en) Semiconductor memory devices and methods for fabricating the same
US11411018B2 (en) Integrated circuit device
US20210399003A1 (en) Three-dimensional semiconductor memory device
US20240088045A1 (en) Semiconductor device and method of fabricating the same
US20240155844A1 (en) Semiconductor memory device with mold structure
US11456254B2 (en) Three-dimensional semiconductor memory device
KR20220085146A (ko) 반도체 메모리 장치, 그 제조 방법 및 그를 포함하는 전자 시스템
KR20210112051A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20220104663A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20230067175A (ko) 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 전자 시스템
US11594550B2 (en) Nonvolatile memory device with h-shaped blocks and method of fabricating the same
KR20230138669A (ko) 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 전자 시스템
US20230147901A1 (en) Semiconductor memory devices, electronic systems including the same and fabricating methods of the same
KR20220159316A (ko) 반도체 메모리 장치
KR20230050839A (ko) 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 전자 시스템
KR20220151341A (ko) 반도체 메모리 장치, 그를 포함하는 전자 시스템 및 그의 제조 방법
KR20230002161A (ko) 반도체 메모리 장치
KR20230112826A (ko) 비휘발성 메모리 장치 및 이를 포함하는 전자 시스템
KR20230093394A (ko) 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230103156A (ko) 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 전자 시스템
KR20240050999A (ko) 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220050852A (ko) 비휘발성 메모리 장치 및 이를 포함하는 전자 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal