KR20210070110A - 전극 형성 방법 - Google Patents

전극 형성 방법 Download PDF

Info

Publication number
KR20210070110A
KR20210070110A KR1020190160178A KR20190160178A KR20210070110A KR 20210070110 A KR20210070110 A KR 20210070110A KR 1020190160178 A KR1020190160178 A KR 1020190160178A KR 20190160178 A KR20190160178 A KR 20190160178A KR 20210070110 A KR20210070110 A KR 20210070110A
Authority
KR
South Korea
Prior art keywords
electrode
forming
base
mask pattern
conductive film
Prior art date
Application number
KR1020190160178A
Other languages
English (en)
Inventor
조원태
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020190160178A priority Critical patent/KR20210070110A/ko
Priority to CN202080079950.1A priority patent/CN114746984A/zh
Priority to PCT/KR2020/016693 priority patent/WO2021112471A1/ko
Priority to US17/770,288 priority patent/US20220392769A1/en
Priority to TW109142402A priority patent/TW202125827A/zh
Publication of KR20210070110A publication Critical patent/KR20210070110A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 전극 형성 방법은 말단(end tail)이 공유 결합 및 이중 결합 중 어느 하나의 결합 구조를 가지는 고분자(polymer)인 마스크 재료를 이용하여, 베이스의 일면 중 일부 영역이 노출되도록 베이스의 일면에 마스크 패턴을 형성하는 과정, 마스크 패턴이 형성된 베이스를 챔버 내부로 장입시키는 과정, 챔버 내부로 구리를 포함하는 소스 원료 및 소스 원료와 반응하는 반응 원료를 교번하여 분사하는 원자층 증착 방법으로, 노출된 베이스의 일면에 구리를 포함하는 도전막을 형성하는 도전막 형성 과정을 포함한다.
따라서, 본 발명의 실시예에 따른 전극 형성 방법에 의하면, 마스크 패턴 표면 상에 전극 형성 원료에 의한 박막이 형성되지 않는다. 이에, 마스크 패턴 제거시에 잔여물이 남지 않고, 이로 인해 잔여물에 의한 결함(defect) 발생을 방지할 수 있다.

Description

전극 형성 방법{METHOD OF FORMING ELECTRODE}
본 발명은 전극 형성 방법에 관한 것으로, 보다 상세하게는 결함 및 절연 파괴 발생을 방지할 수 있는 전극 형성 방법에 관한 것이다.
박막 트랜지스터(TFT: Thin Film Transistor)는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
기판 상에 게이트 전극을 형성하는데 있어서, 일반적으로 도전막 형성 공정 및 도전막을 패터닝하는 공정을 거친다. 그리고, 도전막을 패터닝하는데 있어서, 식각 용액을 이용하는 습식 식각(wet etching) 방법 또는 화학적기계연마(CMP) 방법으로 실시한다.
그런데, 이러한 패터닝 공정 시에, 기판의 일면 중 도전막이 제거된 영역에 잔여물이 남게되고, 이 잔여물에 의한 결함(defect) 또는 절연 파괴 등의 문제가 발생되어, 박막 트랜지스터의 품질을 저하시키거나, 불량을 야기시킬 수 있다.
그리고, 전극 형성을 위해 도전막 형성 후, 상기 도전막을 패터닝하는 공정을 실시해야 하므로, 공정이 복잡한 문제가 있다.
한국공개특허 2001-0003400
본 발명은 결함 및 절연 파괴 발생을 방지할 수 있는 전극 형성 방법을 제공한다.
본 발명은 공정이 단순한 전극 형성 방법을 제공한다.
본 발명의 실시예에 따른 전극 형성 방법은 베이스의 일면에 고분자(polymer)로 이루어진 마스크 패턴이 형성되어 상기 일면 중 일부 영역이 노출된 상기 베이스를 챔버로 반입시키는 단계; 상기 챔버 내부로 구리를 포함하는 소스 원료 및 상기 소스 원료와 반응하는 반응 원료를 교번하여 분사하여 상기 베이스의 상기 일부영역에 구리를 포함하는 도전막을 형성하는 도전막 형성 단계;를 포함한다.
상기 마스크 패턴을 형성하는 마스크 재료로 말단(end tail)에 -OH(하이드록시기) 및 -NH(아미노기)의 작용기를 가지지 않는 고분자 재료를 사용한다.
상기 마스크 재료로 PMMA(poly(methyl methacrylate)), PtBMA(poly(tert-butyl methylacrylate)), PVP(poly(vinyl pyrrolidone)), PMAM(poly(methyl methacrylamide)), PS-b-PMMA(polystyrene-block-poly(methyl methacrylate)) 중 적어도 하나를 사용한다.
상기 챔버 내부로 분사된 소스 원료는 노출된 상기 베이스의 일면에 흡착되고, 상기 반응 원료는 상기 베이스에 흡착된 소스 원료와 반응하여, 노출된 상기 베이스의 일면에 도전막을 형성하며, 상기 소스 원료를 흡착시키는 과정 및 상기 반응 원료를 상기 소스 원료와 반응시키는 과정을 복수번 반복한다.
상기 반응 원료로 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ)를 이용할 수 있다.
상기 원자층 증착 방법으로 도전막을 형성하는데 있어서, 상기 챔버 내부를 350℃ 이하로 조절하는 것이 바람직하다.
상기 도전막 형성 과정은, 상기 원자층 증착 방법으로 상기 베이스의 일면에 도전막을 형성하는 1차막 형성 과정 이후에 실시되며, 상기 1차막 형성 과정에서 형성된 도전막을 시드(seed)로 전기 도금을 실시하여, 상기 1차막 형성 과정에서 형성된 도전막 상에 추가로 도전막을 더 형성하는 2차막 형성 과정을 포함한다.
상기 도전막 형성 종료 후에 실시되며, 유기 용매를 이용하거나, 산소 및 수소 중 적어도 하나를 이용하여 발생된 플라즈마를 이용하여 상기 마스크 패턴을 제거하는 과정을 포함한다.
상기 베이스는 금속 기판, 금속 산화물막이 형성된 기판, 글래스(glass) 기판, 플랙서블한 플라스틱 기판 및 유기물막이 형성된 기판 중 어느 하나일 수 있다.
상기 금속 기판은 실리콘(Si) 및 저머늄(Ge) 중 적어도 하나를 포함하고, 상기 금속 산화물막이 형성된 기판은, 상면에 이산화규소(SiO2), 산화지르코늄(ZrO2, Zr2O3), 산화하프늄(HfO2, Hf2O3) 및 산화알루미늄(Al2O3), IGZO 중 적어도 하나의 박막이 형성된 기판일 수 있다.
본 발명의 실시예에서는 고분자(polymer)로 이루어진 마스크 패턴이 형성된 베이스 상에 전극 형성 공정을 실시함으로써, 베이스 일면에 선택적으로 전극을 형성할 수 있다. 이에, 베이스 상에 전극 형성용 도전막을 형성한 후에 상기 도전막을 패터닝하는 공정을 생략할 수 있다. 따라서, 전극을 형성하는 공정이 보다 단순해지고, 이에 생산율이 향상되는 효과가 있다.
또한, 마스크 패턴은 전극 형성 원료가 흡착되지 않거나, 용이하지 않고, 화학적 결합 또는 반응하지 않는 고분자 재료로 형성되기 때문에, 마스크 패턴 표면 상에 전극 형성 원료에 의한 박막이 형성되지 않는다. 이렇게, 전극 형성시에 마스크 패턴 상에 박막이 형성되지 않으므로, 마스크 패턴이 제거되었을 때, 마스크 패턴이 형성되었던 베이스 영역에 잔여물이 남지 않는다. 따라서, 잔여물에 의한 결함(defect) 발생을 방지할 수 있다.
또한, 마스크 패턴 상에 전극과 연결된 박막이 형성되어 있지 않기 때문에, 마스크 패턴을 제거하는 공정시에 전극이 손상되지 않아, 전극의 품질 저하를 방지할 수 있다.
도 1 내지 도 3은 본 발명의 실시예에 따른 전극 형성 방법을 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 전극 형성 방법을 나타낸 순서도이다.
도 5는 구리(Cu)를 포함하는 도전막 형성 공정을 실시한 실험예에 따른 시편의 사진이다.
도 6 및 도 7은 구리(Cu)를 포함하는 도전막 형성 공정을 실시한 시편의 XPS(X-ray photoelectron spectroscopy) 그래프이다.
도 8은 본 발명의 실시예에 따른 방법으로 전극이 형성된 박막 트랜지스터를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 요소를 지칭한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 전극 형성 방법을 나타낸 도면이다. 도 4는 본 발명의 실시예에 따른 전극 형성 방법을 나타낸 순서도이다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 전극 형성 방법은, 전극(13)을 형성할 대상체(이하, 베이스(11)) 상에 마스크 패턴(12)을 형성하는 과정(S100)(도 1 참조) 및 마스크 패턴(12)이 형성된 베이스(11)로 원료를 분사하여 도전막 즉. 전극(13)을 형성하는 과정(S200)을 포함한다. 또한, 전극 형성 방법은 전극(13)을 형성한 후, 마스크 패턴(12)을 제거하는 과정(S300)(도 3 참조)을 더 포함할 수 있다.
베이스(11)는 금속 기판, 금속 산화물막이 형성된 기판, 글래스(glass) 기판, 플랙서블한 PE, PES, PET, PEN 등과 같은 플라스틱 기판일 수 있다.
여기서, 금속 기판이란, 금속으로 이루어진 기판으로서, 실리콘(Si) 및 저머늄(Ge) 중 적어도 하나를 포함하는 기판일 수 있다.
그리고, 금속 산화물막이 형성된 기판은, 금속, 글래스, 플라스틱 중 적어도 하나로 이루어진 기판 상에 금속 산화물막이 형성된 것일 수 있다. 여기서, 금속 산화물막은 이산화규소(SiO2), 산화지르코늄(ZrO2, Zr2O3), 산화하프늄(HfO2, Hf2O3) 및 산화알루미늄(Al2O3), IGZO 중 적어도 하나로 이루어진 막일 수 있다. IGZO는 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)을 도핑한 것일 수 있다.
이렇게, 금속 기판, 금속 산화물막이 형성된 기판, 글래스(glass) 기판, 플랙서블한 플라스틱 기판을 베이스(11)로 사용하므로, 베이스(11)가 금속, 금속 산화물, 글래스, 플라스틱 중 어느 하나를 포함하는 것으로 설명할 수 있다.
이러한 베이스(11)는 박막 트랜지스터 제조를 위해 일면에 게이트 전극이 형성될 기판 또는 박막 트랜지스터 제조를 위해 게이트 전극, 게이트 절연막 및 활성층이 적층되어, 상기 활성층 상부에 소스 및 드레인 전극이 형성될 기판일 수 있다. 또한, 베이스(11)는 유기발광장치(Organic Light Emitting Device)의 제조를 위해, 애노드 전극이 형성될 기판일 수 있다.
그리고, 금속 기판, 금속 산화물막이 형성된 기판은 박막 트랜지스터 제조를 위한 기판일 수 있다. 또한, 글래스(glass) 기판, 플랙서블한 플라스틱 기판은 박막 트랜지스터 또는 유기발광장치(Organic Light Emitting Device) 제조를 위한 기판일 수 있다.
또한, 베이스(11)는 유기물막이 형성된 기판일 수 있다. 보다 구체적으로, 베이스는 유기발광장치(Organic Light Emitting Device) 제조를 위해 글래스(glass) 기판 또는 플랙서블한 플라스틱 기판 상에 애노드 전극 및 유기물막이 적층된 것일 수 있다. 이에, 베이스(11)가 기판 및 기판 상에 형성된 유기물막을 포함하는 것으로 설명할 수 있다. 그리고, 유기물막은 애노드(anode) 상에 순차 적층된 정공주입층, 정공수송층, 발광층 및 전자수송층을 포함할 수 있다.
따라서, 실시예에 따른 방법으로 베이스(11) 상에 형성된 전극(13)은, 박막 트랜지스터의 전극, 유기발광장치의 전극일 수 있다. 보다 구체적으로, 실시예에 따른 방법으로 전극(13)은, 박막 트랜지스터의 게이트 전극, 소스 및 드레인 전극 중 적어도 하나이거나, 유기발광장치의 애노드 전극 및 캐소드 전극 중 적어도 하나일 수 있다. 다른 말로 설명하면, 실시예에 따른 전극 형성 방법으로, 박막 트랜지스터의 게이트 전극, 소스 전극, 드레인 전극, 유기발광소자의 애노드 전극 및 캐소드 전극 중 적어도 하나를 형성할 수 있다.
실시예에서는 상술한 바와 같은 베이스(11) 상에 마스크 패턴(12)을 형성한 후, 구리(Cu)를 포함하는 전극(13)을 형성한다.
먼저, 구리(Cu)를 포함하는 전극(13)을 형성하는 방법에 대해 간략히 설명한다. 실시예에서는 전극(13)을 형성하는데 있어서, 원자층 증착(Atomic Layer Deposition; ALD) 방법으로 형성한다. 즉, 베이스(11)가 안착되는 챔버 내부로 구리를 포함하는 소스 원료인 전구체 및 상기 소스 원료와 반응하는 반응 원료를 교번하여 분사하는 방법으로 전극을 형성한다. 챔버 내부로 소스 원료가 분사되면, 상기 소스 원료가 베이스(11) 표면에 흡착되고, 이후 반응 원료가 분사되면, 베이스(11) 상에 흡착된 소스 원료와 반응하여 도전막이 형성된다. 여기서, 마스크 패턴(12)에 의해 노출되어 베이스(11)의 일면에 형성된 도전막이 곧 전극(13)이 된다.
구리를 포함하는 소스 원료 즉 전구체로서, Cu(dmamb)2(Bis(dimethylamino-methy-butoxy)copper) 및 Cu(dmamp)2(dimethylamino-2-methyl-2-propoxy)Cu(Ⅱ)) 중 적어도 하나를 이용할 수 있다. 그리고, 반응 원료로 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ)를 이용할 수 있다.
베이스의 일 표면(이하, 일면)에 도전막 즉, 전극(13)을 형성하는데 있어서, 일면의 일부 영역에 전극(13)을 형성한다. 즉, 베이스(11) 일면 전체에 전극(13)을 형성하지 않고, 베이스(11) 일면 중 일부 영역에만 선택적으로 전극(13)을 형성한다.
이를 위해, 실시예에서는 전극(13) 형성 공정 전에 도 1과 같이 베이스(11)의 일면 상에 마스크 패턴(12)을 형성한다. 즉, 베이스(11)의 일면 중, 전극(13)이 형성될 영역을 노출시키고, 나머지 영역에 막(이하, 차단막(12a))을 형성하는 마스크 패턴(12)을 형성한다. 이와 같이, 전극(13)이 형성될 영역이 노출되도록 베이스(11)의 일면에 차단막(12a)을 형성함으로써 마스크 패턴(12)이 형성되므로, 마스크 패턴(12)은 차단막(12a)을 포함하는 것으로 설명할 수 있다.
베이스(11)의 일면에 마스크 패턴(12)이 형성되면, 도 2와 같이 상기 마스크 패턴(12)에 의해 노출되어 있는 영역에만 전극(13)이 형성된다. 즉, 마스크 패턴(12)에 노출되어 있는 영역에만 소스 원료가 흡착되고, 흡착된 소스 원료와 반응 원료가 반응하여 전극(13)이 형성된다. 그리고, 베이스(11)의 일면 중, 마스크 패턴(12)에 의해 노출되어 있는 영역 외의 영역에는 차단막(12a)이 형성되어 있으므로, 차단막(12a)에 의해 차폐되어 있는 영역으로는 전극 형성 원료 즉, 소스 원료 및 반응 원료가 도달하지 않아 전극이 형성되지 않는다.
실시예에서는 베이스(11)의 일면 중, 마스크 패턴(12)에 의해 차폐되어 있는 영역뿐만 아니라, 마스크 패턴(12) 상에도 전극 형성 원료에 의한 박막이 형성되지 않도록 한다.
이를 위해, 마스크 패턴(12)을 형성하는 재료(이하, 마스크 재료)로, 전극 형성 원료가 흡착되지 않거나 용이하지 않으며, 전극 형성 원료와 화학적 결합 및 반응하지 않는 고분자(polymer)를 사용한다. 보다 바람직하게는, 마스크 재료는 전극(13)을 형성하기 위한 소스 원료가 흡착되지 않거나 용이하지 않으며, 상기 소스 원료와 화학적 결합 및 반응이 되지 않는 재료일 수 있다.
또한, 마스크 재료는 350℃ 이하, 보다 바람직하게는 100℃ 내지 300℃의 온도에서 전극 형성용 소스 원료가 흡착되지 않거나, 용이하지 않으며, 상기 소스 원료와 화학적 결합 및 반응이 되지 않는 재료일 수 있다. 그리고, 마스크 재료는 350℃ 이하의 온도에서 해리 또는 결합이 끊어지지 않는 고분자 재료일 수 있다.
이를 위해, 실시예에서는, 화학 구조식에 있어서 말단(end tail)에 -OH(하이드록시기) 또는 -NH(아미노기)로 이루어진 작용기를 가지지 않고, 말단(end tail)이 공유 결합 또는 이중 결합을 하고 있는 고분자 재료를 마스크 재료로 사용한다.
공유 결합 또는 이중 결합을 하고 있는 결합 구조는 결합 에너지(binding energy)가 크며, -OH(하이드록시기) 및 -NH(아미노기)와 같은 단일 결합에 비해서도 크다. 또한 결합 에너지가 클수록 안정적이다. 이에, 말단이 공유 결합 또는 이중 결합을 하고 있는 재료의 경우, 다른 원료와의 반응 또는 화학적 결합이 되지 않고, 흡착되지 않는다.
구체적인 예로서, 마스크 재료는 PMMA(poly(methyl methacrylate)), PtBMA(poly(tert-butyl methylacrylate)), PVP(poly(vinyl pyrrolidone)), PMAM(poly(methyl methacrylamide)), PS-b-PMMA(polystyrene-block-poly(methyl methacrylate)) 중 적어도 하나일 수 있다.
한편, 말단(end tail)에 -OH(하이드록시기) 또는 -NH(아미노기) 작용기가 있는 재료로 마스크 패턴(12)을 형성하는 경우, 마스크 패턴(12) 표면 상에 전극(13) 형성 원료 즉, 소스 원료가 흡착되거나, 화학적으로 결합되거나, 마스크 패턴(12)과 반응할 수 있고, 이에 마스크 패턴(12) 상에 소스 원료에 의한 박막 즉, 도전막이 형성될 수 있다. 이는, -OH(하이드록시기) 및 -NH(아미노기) 작용기를 가지는 재료는 다른 원료와 쉽게 화학적으로 결합하거나, 반응하기 때문이다. 이에, 전극 형성 공정 시에, 베이스의 일면 중, 노출되어 있는 영역뿐만 아니라, 마스크 패턴(12) 표면 상에도 도전막이 형성되고, 상기 도전막이 마스크 패턴(12)에 의해 노출된 영역에 형성된 전극(13)과 연결되도록 형성되는 문제가 있다.
하지만, 실시예에서는 말단(end tail)에 -OH(하이드록시기) 또는 -NH(아미노기) 작용기를 가지지 않는 고분자 재료, 보다 구체적을 상술한 예시와 같은 고분자 재료를 이용하여 마스크 패턴(12)을 형성하기 때문에, 전극 형성 원료 즉, 소스 원료가 흡착되거나, 화학적으로 결합되거나, 마스크 패턴(12)과 반응하지 않는다. 이에, 마스크 패턴(12) 표면 상에 전극 형성 원료가 증착 또는 박막이 형성되지 않는다. 즉, 베이스(11)의 일면 중 마스크 패턴(12)에 의해 노출된 영역에만 소스 원료가 흡착되고, 흡착된 소스 원료와 반응 원료가 반응하여, 상기 노출 영역에만 전극(13)이 형성되고, 마스크 패턴(12) 상에는 형성되지 않는다. 한편, 마스크 패턴(12) 표면 상에 소스 원료가 흡착 또는 안착될 수는 있으나, 아주 소량이며, 박막을 이루지 못한다.
베이스(11)의 일면에 마스크 패턴(12)을 형성하는 과정은, 베이스(11)의 일면에 마스크 재료를 이용하여 코팅막을 형성하는 과정 및 베이스(11)의 일면 중, 전극(13)이 형성될 영역이 노출되도록 코팅막을 패터닝하는 과정을 포함할 수 있다.
마스크 재료는 소정의 점도를 가지는 페이스트(paste), 액상, 필름(film) 상태일 수 있다.
그리고, 마스크 재료를 이용하여 코팅막을 형성하는데 있어서, 스핀 코팅(spin coating), 인쇄(Printing) 방법 등으로 도포하여 코팅막을 형성할 수 있다. 그리고, 마스크 재료를 코팅한 후, 열 경화 또는 광 경화 방법으로 경화시켜 코팅막을 형성할 수 있다.
코팅막을 패터닝하는 과정은, 베이스(11)의 일면 중, 전극(13)이 형성될 영역에 형성된 코팅막을 제거하여, 상기 영역을 노출시키는 공정이다. 이렇게 코팅막을 패터닝하면, 전극(13)이 형성될 영역 외에 차단막(12a)이 형성된 마스크 패턴(12)이 형성된다. 이러한 코팅막 패터닝 공정은 전자빔 리소그래피(electron beamlithography) 방법을 통해 실시할 수 있다.
상기에서는 베이스(11) 표면에 코팅막을 형성한 후, 코팅막을 패터닝하는 방법으로 마스크 패턴(12)을 형성하는 것을 설명하였다. 하지만, 이에 한정되지 않고, 잉크젯 프린팅(ink jet printing) 방법으로 마스크 패턴(12)을 바로 형성할 수 있다. 즉, 베이스(11)의 일면 중, 전극(13)이 형성될 영역을 제외한 영역에 차단막(12a)을 바로 형성하여 마스크 패턴(12)을 형성할 수 있다.
베이스(11)의 일면에 전극(13)이 형성될 영역이 노출되도록 마스크 패턴(12)이 형성되면, 베이스(11) 상에 전극(13)을 형성한다. 이를 위해, 베이스(11)를 전극(13)을 형성할 기판 처리 장치의 챔버 내로 장입시킨다.
여기서, 기판 처리 장치는 원자층 증착(ALD) 방법으로 박막을 형성하는 장치일 수 있다. 보다 구체적으로, 기판 처리 장치는 내부 공간을 가지는 챔버, 챔버 내부에 위치되며, 베이스(11)가 안착되는 서셉터 및 서셉터와 대향되게 배치되어, 베이스를 향해 전극 형성을 위한 원료를 분사하는 분사부를 포함할 수 있다. 그리고, 분사부는 베이스를 향해 전극 형성을 위한 소스 원료, 상기 소스 원료와 반응하는 반응 원료 및 퍼지 원료를 교번하여 분사하는 수단일 수 있다.
마스크 패턴(12)이 형성된 베이스(11)가 챔버 내 서셉터 상에 안착되면, 베이스(11)를 350℃ 이하 보다 바람직하게는 100℃ 내지 300℃의 온도로 가열한다. 그리고, 분사부를 동작시켜 베이스(11)를 향해, 소스 원료, 반응 원료 및 퍼지 원료를 교번하여 복수회 분사한다.
이에, 마스크 패턴(12)이 형성된 베이스(11)의 일면에 전극(13)이 형성된다. 즉, 베이스(11)의 일면 중 마스크 패턴(12)에 의해 노출된 영역에 소스 원료가 흡착되고, 흡착된 소스 원료가 반응 원료와 반응함으로써, 도전막 즉, 전극(13)이 형성된다. 보다 더 구체적으로, 베이스(11)의 일면 중 마스크 패턴(12)에 의해 노출된 영역에 구리를 포함하는 소스 원료 예컨대, Cu(dmamb)2(Bis(dimethylamino-methy-butoxy)copper) 및 Cu(dmamp)2(dimethylamino-2-methyl-2-propoxy)Cu(Ⅱ)) 중 적어도 하나가 흡착된다. 이후, 흡착된 소스 원료와 반응 원료인 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ)가 반응하여 구리(Cu)를 포함하는 도전막 즉, 전극(13)이 형성된다.
이때, '소스 원료, 반응 원료 및 퍼지 원료'를 순차적으로 분사하는 것을 한 사이클(cycle)이라고 할 때, 복수의 사이클을 실시하여, 목적하는 두께로 전극을 형성한다.
또한, 전극(13)을 100nm 이상의 두께로 형성하고자 하는 경우, 두 단계로 전극을 형성할 수 있다. 즉, 먼저 원자층 증착 방법으로 1차 도전막을 형성(이하, 1차 막)한 후, 상기 원자층 증착 방법에 비해 성막 속도가 빠른 방법 예컨대 전기 도금(electro plating) 방법으로 1차막 상에 2차 도전막(이하, 2차 막)을 형성하여 전극(13)을 형성할 수 있다.
전기 도금(electro plating) 방법으로 2차막을 형성하는데 있어서, 1차막이 전기 도금을 위한 시드(seed) 역할을 한다. 즉, 원자층 증착 방법으로 구리를 포함하는 시드(seed)(1차막)를 형성하고, 전기 도금을 통해 시드(seed) 상에 2차막을 형성한다.
전기 도금 방법으로 2차막을 형성하기 위해, 구리(Cu)를 포함하는 전해질 용매를 마련하고, 구리(Cu) 판을 마련한다. 그리고, 전해질 용매에 1차막 즉, 시드가 형성된 베이스(11)와 구리판을 침지시킨다. 이후, 베이스(11)를 음극(-), 구리판을 양극(+)으로 하여 직류 전원을 인가하면, 시드 상에 구리(Cu)가 도금되어 2차막이 형성된다.
베이스(11) 일면에 전극이 형성되면, 도 3과 같이 마스크 패턴(12)을 제거한다. 이때, 아세톤, 아이피에이(isopropyl alcohol; IPA) 등과 같은 유기 용매를 사용하여 마스크 패턴(12)을 세정하여 제거할 수 있다. 마스크 패턴(12)을 세정, 제거하는데 있어서, 유기 용매를 사용하기 때문에, 마스크 패턴(12)에 산화물막 또는 유기물막이 형성되어 있더라도, 영향을 받지 않는다. 이에, 산화물막 또는 유기물층이 제거되거나, 특성이 저하되지 않는다.
또한, 상기에서는 마스크 패턴(12)을 형성하는데 있어서, 유기 용매를 이용하는 방법을 설명하였으나, 이에 한정되지 않고, 산소(O2) 및 수소(H2) 중 적어도 하나를 포함하는 원료를 이용하여 형성된 플라즈마를 이용하는 건식 세정 방법으로 제거할 수 있다.
이와 같이, 실시예에서는 마스크 패턴(12)이 형성된 베이스(11) 상에 전극 형성 공정을 실시함으로써, 베이스(11) 일면에 선택적으로 전극(13)을 형성할 수 있다. 이에, 베이스(11) 상에 전극 형성용 도전막을 형성한 후에 상기 도전막을 패터닝하는 공정 예컨대, 습식 에칭(wet etching) 또는 화학적기계연마(CMP) 공정 등을 생략할 수 있다. 따라서, 전극(13)을 형성하는 공정이 보다 단순해지고, 이에 생산율이 향상되는 효과가 있다.
또한, 마스크 패턴(12)은 전극 형성 원료가 흡착되지 않거나, 용이하지 않으며, 화학적 결합 또는 반응하지 않는 고분자 재료로 형성되기 때문에, 마스크 패턴(12) 표면 상에 전극 형성 원료에 의한 도전막이 형성되지 않는다. 또한, 전극 형성 시에 마스크 패턴에 도전막이 형성되지 않기 때문에, 마스크 패턴(12) 상에 전극과 연결된 도전막이 형성되지 않는 것으로 설명될 수 있다.
이렇게, 전극(13) 형성시에 마스크 패턴(12) 상에 도전막이 형성되지 않으므로, 마스크 패턴(12)을 제거할 때, 마스크 패턴(12)이 형성되었던 베이스(11) 영역에 잔여물이 남지 않는다. 따라서, 잔여물에 의한 결함(defect) 발생 및 절연 파괴 등의 문제 발생을 방지할 수 있다.
또한, 마스크 패턴(12) 상에 전극과 연결된 도전막이 형성되어 있지 않기 때문에, 마스크 패턴(12)을 제거하는 공정시에 전극(13)이 손상되지 않아, 전극(13)의 절연 파괴 문제 발생을 방지할 수 있다.
도 5는 구리(Cu)를 포함하는 도전막 형성 공정을 실시한 실험예에 따른 시편의 사진이다. 도 6 및 도 7은 구리(Cu)를 포함하는 도전막 형성 공정을 실시한 시편의 XPS(X-ray photoelectron spectroscopy) 그래프이다.
표 1은 구리(Cu)를 포함하는 도전막 형성 공정을 실시한 시편의 표면에서 제 1 위치(#1) 및 제 4 위치(#4)에서 검출된 원료의 비율(atomic ratio(at%))를 나타낸 것이다.
Cu(at%) C(at%) O(at%) N(at%)
제 1 위치(#1) 21.04 58.58 12.00 8.37
제 4 위치(#4) 1.22 75.49 23.29 0
실험을 위하여, 동일한 베이스 즉, 실리콘으로 이루어진 금속 기판(또는 실리콘 웨이퍼)를 마련하였다.
그리고, 일 베이스에서 제 4 위치(#4), 제 5 위치(#5), 제 6 위치(#6) 각각에는 PMMA 고분자 재료를 이용하여 코팅막을 형성하였고, 제 1 위치(#1), 제 2 위치(#2), 제 3 위치(#3)에는 코팅막을 형성하지 않았다. 이후, 원자층 증착 방법으로 상기 베이스 상에 구리(Cu)를 포함하는 도전막 형성 공정을 실시하였다.
도 6, 도 7 및 표 1을 참조하면, PMMA 코팅막이 형성된 시편 표면에서는 구리(Cu)가 거의 검출되지 않았으나, 코팅막이 형성되지 않은 시편 표면에서는 구리(Cu)가 다량 검출되었다. PMMA 코팅막이 형성된 제 4 위치(#4)에서 검출된 구리(Cu)는 코팅막 상에 아주 소량으로 붙어있는 정도로, 박막 형태를 이루지는 못한다.
이로부터, 실시예에 따른 마스크 패턴이 형성된 베이스 상에 전극 형성 공정을 실시할 때, 전극 형성 원료 즉 소스 원료에 의한 도전막이 형성되지 않거나 용이하지 않음을 알 수 있다.
도 8은 본 발명의 실시예에 따른 방법으로 전극이 형성된 박막 트랜지스터를 도시한 도면이다.
이하, 도 1 내지 도 4, 도 8을 참조하여, 본 발명의 실시예에 따른 방법으로 전극 및 박막 트랜지스터를 형성하는 방법을 설명한다. 이때, 실시예에 따른 방법으로 박막 트랜지스터의 게이트 전극을 형성하는 방법을 설명한다.
먼저, 베이스를 마련한다. 여기서, 베이스는 금속 기판, 금속 산화물막이 형성된 기판, 글래스(glass) 기판, 플랙서블한 PE, PES, PET, PEN 등과 같은 플라스틱 기판 중 어느 하나의 기판일 수 있다.
이하에서는 박막 트랜지스터의 제조를 위해 게이트 전극이 형성되는 기판을 베이스로 명명하고, 도 8에서는 베이스를 도면부호 110으로 설명한다. 또한, 베이스(110) 상에 형성되는 전극을 게이트 전극으로 명명하고, 도면부호 120으로 설명한다.
베이스(110)가 마련되면, 베이스(110)의 일면에 마스크 패턴(12)을 형성한다. 이때, 도 1과 같이 전극 즉, 게이트 전극(120)이 형성될 영역을 제외한 영역에 차단막(12a)이 형성되도록, 마스크 패턴을 형성한다. 여기서, 마스크 패턴은 PMMA(poly(methyl methacrylate)), PtBMA(poly(tert-butyl methylacrylate)), PVP(poly(vinyl pyrrolidone)), PMAM(poly(methyl methacrylamide)), PS-b-PMMA(polystyrene-block-poly(methyl methacrylate)) 중 적어도 하나의 재료로 형성된다.
일면에 마스크 패턴(12)이 형성되면, 도 2 및 도 4와 같이 상기 베이스(110)의 일면에 즉, 게이트 전극(120)을 형성한다. 이를 위해, 마스크 패턴(12)이 형성된 베이스(110)를 전극 형성용 기판 처리 장치의 챔버 내부로 장입시키고, 서셉터 상에 안착시킨다. 이후, 베이스(110)를 350℃ 이하 보다 바람직하게는 100℃ 내지 300℃의 온도로 가열한다.
그리고, 분사부를 이용하여 챔버 내부로 구리를 포함하는 소스 원료, 상기 소스 원료와 반응하는 반응 원료 및 퍼지 원료를 교번하여 분사한다. 여기서, 소스 원료는 Cu(dmamb)2(Bis(dimethylamino-methy-butoxy)copper) 및 Cu(dmamp)2(dimethylamino-2-methyl-2-propoxy)Cu(Ⅱ)) 중 적어도 하나일 수 있고, 반응 원료는 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ), 퍼지 원료는 질소일 수 있다.
소스 원료가 챔버 내부로 분사되면, 베이스(110)의 일면 중 마스크 패턴(12)에 의해 노출된 영역에 상기 소스 원료가 흡착된다. 그리고, 베이스(110)에 흡착된 소스 원료와 반응 원료가 반응하여, 마스크 패턴(12)에 의해 노출된 베이스(110)의 일면에 구리(Cu)를 포함하는 도전막 예컨대 Cu3N 막으로 이루어진 전극이 형성된다.
이렇게, 베이스(110)의 일면에 게이트 전극(120)이 형성될 때, 마스크 패턴(12)의 표면에는 도전막이 형성되지 않는다. 다른 말로 설명하면, 마스크 패턴(12)의 표면 상에 전극 형성용 소스 원료가 흡착되거나, 화학적으로 결합되거나, 상기 마스크 패턴과 반응하지 않는다. 이에, 마스크 패턴(12)의 표면에 소스 원료에 의한 Cu3N 막이 형성되지 않고, 상기 마스크 패턴(12)에 의해 노출되어 있는 베이스(11)의 일면 영역에만 형성된다.
게이트 전극(120) 형성 공정이 종료되면, 챔버로부터 베이스(110)를 반출한다. 그리고, 베이스(110) 상에 형성되어 있는 마스크 패턴(12)을 제거한다.
다음으로, 실시예에 따른 방법으로 형성된 전극 즉, 게이트 전극(120)이 형성된 베이스(110) 상에 게이트 절연막(130), 활성층(140), 소스 및 드레인 전극(150a, 150b)을 순차적으로 형성한다.
여기서, 게이트 절연막(130)은 산화물막 및 질화물막 중 어느 하나로 형성될 수 있다. 활성층(140)은 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)을 도핑한 IGZO 박막으로 형성될 수 있다. 또한, 활성층(140)은 산화아연(ZnO)에 인듐(In)을 도핑한 IZO 박막으로 형성되거나, 산화아연(ZnO)에 갈륨(Ga)을 도핑한 GZO 박막으로 형성될 수 있다. 게이트 절연막(130) 및 활성층(140)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법 또는 원자층 증착(Atomic Layer Deposition; ALD) 방법으로 형성할 수 있다.
소스 전극(150a) 및 드레인 전극(150a, 150b)은 활성층(140) 상부에 형성되며, 게이트 전극(120)과 일부 중첩되어 게이트 전극(120)을 사이에 두고 상호 이격되어 형성된다. 즉, 소스 전극(150a)과 드레인 전극(150b)은 활성층(140) 상에서 서로 이격 형성 될 수 있다. 그리고, 소스 전극(150a)과 드레인 전극(150b)은 스퍼터링(sputtering) 방법으로 형성할 수 있다.
상기에서는 실시예에 따른 전극 형성 방법으로 게이트 전극을 형성하는 것을 설명하였다. 하지만, 이에 한정되지 않고, 소스 전극(150a) 및 드레인 전극(150b) 중 적어도 하나를 실시예에 따른 전극 형성 방법으로 형성할 수 있다.
이를 위해 먼저, 활성층(140) 상에 소스 및 드레인 전극(150a, 150b)이 형성될 영역이 노출되도록 마스크 패턴(12)을 형성한다. 그리고, 원자층 증착 방법으로 구리(Cu)를 포함하는 소스 원료 및 반응 원료인 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ)를 분사하면, Cu3N로 이루어진 소스 전극(150a) 및 드레인 전극(150b)이 형성된다.
소스 전극(150a) 및 드레인 전극(150b)이 형성되면, 유기 용매, 산소 및 수소를 이용하여 형성된 플라즈마를 이용하여 마스크 패턴(12)을 제거한다. 이러한 마스크 패턴(12) 제거 공정 시에도 소스 전극(150a) 및 드레인 전극(150b)의 하지층인 활성층 및 게이트 절연막 등이 영향을 받지 않는다.
이와 같이 실시예에 따른 방법으로 소스 전극(150a) 및 드레인 전극(150b)을 형성하면, 종래와 같이 활성층 상에 도전막을 형성한 후, 활성층이 노출되도록 에칭하는 공정을 생략할 수 있다. 이에, 소스 전극(150a) 및 드레인 전극(150b) 형성 공정이 단순해지는 효과가 있다.
상기에서는 실시예에 따른 방법으로 박막 트랜지스터의 게이트 전극(120), 소스 및 드레인 전극(150a, 150b)을 형성하는 예를 설명하였다. 하지만 이에 한정되지 않고, 상술한 바와 같이, 유기 발광 장치의 제조를 위해 글래스 기판 또는 플랙서블한 플라스틱 기판 상에 애노드 전극을 형성하거나, 유기물막 상에 캐소드 전극을 형성하는 공정에 적용할 수도 있다.
이와 같이, 실시예에서는 마스크 패턴(12)이 형성된 베이스(11) 상에 전극 형성 공정을 실시함으로써, 베이스(11) 일면에 선택적으로 전극(13)을 형성할 수 있다. 이에, 베이스(11) 상에 전극 형성용 도전막을 형성한 후에 상기 도전막을 패터닝하는 공정을 생략할 수 있다. 따라서, 전극(13)을 형성하는 공정이 보다 단순해지고, 이에 생산율이 향상되는 효과가 있다.
또한, 마스크 패턴(12)은 전극 형성 원료가 흡착되지 않거나, 용이하지 않으며, 화학적 결합 또는 반응하지 않는 고분자 재료로 형성되기 때문에, 마스크 패턴(12) 표면 상에 전극 형성 원료에 의한 도전막이 형성되지 않는다.
그리고, 전극(13) 형성시에 마스크 패턴(12) 상에 도전막이 형성되지 않으므로, 마스크 패턴(12)을 제거할 때, 마스크 패턴(12)이 형성되었던 베이스(11) 영역에 잔여물이 남지 않는다. 따라서, 잔여물에 의한 결함(defect) 발생을 방지할 수 있다.
또한, 마스크 패턴(12) 상에 전극과 연결된 도전막이 형성되어 있지 않기 때문에, 마스크 패턴(12)을 제거하는 공정시에 전극이 손상되지 않아, 전극(13)의 절연 파괴 발생을 방지할 수 있다.
11: 베이스 12a:차단막
12: 마스크 패턴 13: 전극
110: 기판

Claims (10)

  1. 베이스의 일면에 고분자(polymer)로 이루어진 마스크 패턴이 형성되어 상기 일면 중 일부 영역이 노출된 상기 베이스를 챔버로 반입시키는 단계;
    상기 챔버 내부로 구리를 포함하는 소스 원료 및 상기 소스 원료와 반응하는 반응 원료를 교번하여 분사하여 상기 베이스의 상기 일부영역에 구리를 포함하는 도전막을 형성하는 도전막 형성 단계;
    를 포함하는 전극 형성 방법.
  2. 청구항 1에 있어서,
    상기 마스크 패턴을 형성하는 마스크 재료로 말단(end tail)에 -OH(하이드록시기) 및 -NH(아미노기)의 작용기를 가지지 않는 고분자 재료를 사용하는 전극 형성 방법.
  3. 청구항 2에 있어서,
    상기 마스크 재료로 PMMA(poly(methyl methacrylate)), PtBMA(poly(tert-butyl methylacrylate)), PVP(poly(vinyl pyrrolidone)), PMAM(poly(methyl methacrylamide)), PS-b-PMMA(polystyrene-block-poly(methyl methacrylate)) 중 적어도 하나를 사용하는 전극 형성 방법.
  4. 청구항 1에 있어서,
    상기 챔버 내부로 분사된 소스 원료는 노출된 상기 베이스의 일면에 흡착되고, 상기 반응 원료는 상기 베이스에 흡착된 소스 원료와 반응하여, 노출된 상기 베이스의 일면에 도전막을 형성하며,
    상기 소스 원료를 흡착시키는 과정 및 상기 반응 원료를 상기 소스 원료와 반응시키는 과정을 복수번 반복하는 전극 형성 방법.
  5. 청구항 4에 있어서,
    상기 반응 원료로 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ)를 이용하는 전극 형성 방법.
  6. 청구항 1에 있어서,
    상기 원자층 증착 방법으로 도전막을 형성하는데 있어서, 상기 챔버 내부를 350℃ 이하로 조절하는 전극 형성 방법.
  7. 청구항 1에 있어서,
    상기 도전막 형성 과정은,
    상기 원자층 증착 방법으로 상기 베이스의 일면에 도전막을 형성하는 1차막 형성 과정 이후에 실시되며, 상기 1차막 형성 과정에서 형성된 도전막을 시드(seed)로 전기 도금을 실시하여, 상기 1차막 형성 과정에서 형성된 도전막 상에 추가로 도전막을 더 형성하는 2차막 형성 과정을 포함하는 전극 형성 방법.
  8. 청구항 1에 있어서,
    상기 도전막 형성 종료 후에 실시되며, 유기 용매를 이용하거나, 산소 및 수소 중 적어도 하나를 이용하여 발생된 플라즈마를 이용하여 상기 마스크 패턴을 제거하는 과정을 포함하는 전극 형성 방법.
  9. 청구항 1에 있어서,
    상기 베이스는 금속 기판, 금속 산화물막이 형성된 기판, 글래스(glass) 기판, 플랙서블한 플라스틱 기판 및 유기물막이 형성된 기판 중 어느 하나인 전극 형성 방법.
  10. 청구항 9에 있어서,
    상기 금속 기판은 실리콘(Si) 및 저머늄(Ge) 중 적어도 하나를 포함하고,
    상기 금속 산화물막이 형성된 기판은, 상면에 이산화규소(SiO2), 산화지르코늄(ZrO2, Zr2O3), 산화하프늄(HfO2, Hf2O3) 및 산화알루미늄(Al2O3), IGZO 중 적어도 하나의 박막이 형성된 기판인 전극 형성 방법.
KR1020190160178A 2019-12-04 2019-12-04 전극 형성 방법 KR20210070110A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190160178A KR20210070110A (ko) 2019-12-04 2019-12-04 전극 형성 방법
CN202080079950.1A CN114746984A (zh) 2019-12-04 2020-11-24 形成电极的方法
PCT/KR2020/016693 WO2021112471A1 (ko) 2019-12-04 2020-11-24 전극 형성 방법
US17/770,288 US20220392769A1 (en) 2019-12-04 2020-11-24 Method for forming electrode
TW109142402A TW202125827A (zh) 2019-12-04 2020-12-02 形成電極的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190160178A KR20210070110A (ko) 2019-12-04 2019-12-04 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR20210070110A true KR20210070110A (ko) 2021-06-14

Family

ID=76222583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160178A KR20210070110A (ko) 2019-12-04 2019-12-04 전극 형성 방법

Country Status (5)

Country Link
US (1) US20220392769A1 (ko)
KR (1) KR20210070110A (ko)
CN (1) CN114746984A (ko)
TW (1) TW202125827A (ko)
WO (1) WO2021112471A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003400A1 (en) 1999-12-11 2001-06-14 Rainer Grimm Roof module for motor vehicles

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690000B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20110003775A (ko) * 2009-07-06 2011-01-13 주성엔지니어링(주) 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법
KR102037406B1 (ko) * 2012-04-05 2019-11-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101367183B1 (ko) * 2012-04-24 2014-02-26 건국대학교 산학협력단 Ｐｍｍａ 섀도우마스크 제조방법, ｐｍｍａ 섀도우마스크 및 ｐｍｍａ 섀도우마스크를 이용한 금속패턴 형성방법
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003400A1 (en) 1999-12-11 2001-06-14 Rainer Grimm Roof module for motor vehicles

Also Published As

Publication number Publication date
TW202125827A (zh) 2021-07-01
US20220392769A1 (en) 2022-12-08
WO2021112471A1 (ko) 2021-06-10
CN114746984A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
JP5729707B2 (ja) 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
TWI356497B (en) Display device and method for fabricating the same
US9117914B1 (en) VTFT with polymer core
TW201442238A (zh) 金屬氧化物薄膜電晶體及其製作方法
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US20150257283A1 (en) Forming vertically spaced electrodes
TW200934287A (en) Method of manufacturing display apparatus
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
US9147770B1 (en) VTFT with extended electrode
US9202898B2 (en) Fabricating VTFT with polymer core
TWI681461B (zh) 製造場效電晶體的方法
US9368491B2 (en) Enhancement mode inverter with variable thickness dielectric stack
CN109950322B (zh) 一种顶栅型薄膜晶体管及其制作方法
KR20210070110A (ko) 전극 형성 방법
US9129993B1 (en) Forming a VTFT using printing
US9198283B2 (en) Vertically spaced electrode structure
US20140319488A1 (en) Thin film formation for device sensitive to environment
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9236486B2 (en) Offset independently operable VTFT electrodes
US8937016B2 (en) Substrate preparation for selective area deposition
US9012257B2 (en) Vapor deposition apparatus and method, and method of manufacturing organic light emitting display apparatus
KR102317441B1 (ko) 박막 트랜지스터 및 그 제조방법
WO2015134082A1 (en) Vtft with polymer core
CN110164878A (zh) 阵列基板及其制备方法
KR102326186B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination