CN114746984A - 形成电极的方法 - Google Patents

形成电极的方法 Download PDF

Info

Publication number
CN114746984A
CN114746984A CN202080079950.1A CN202080079950A CN114746984A CN 114746984 A CN114746984 A CN 114746984A CN 202080079950 A CN202080079950 A CN 202080079950A CN 114746984 A CN114746984 A CN 114746984A
Authority
CN
China
Prior art keywords
substrate
forming
electrode
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080079950.1A
Other languages
English (en)
Inventor
曹源泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jusung Engineering Co Ltd
Original Assignee
Jusung Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jusung Engineering Co Ltd filed Critical Jusung Engineering Co Ltd
Publication of CN114746984A publication Critical patent/CN114746984A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

依照示例实施例的形成电极的方法，包含屏蔽图案形成制程、载入制程及导电层形成制程。在屏蔽图案形成制程中，藉由使用屏蔽材料而在基底的一表面上形成屏蔽图案以露出基底的一表面的局部区域，所述屏蔽材料为包含具有共价键及双键的至少一键结结构的末端的聚合物。在载入制程中，将在其上形成有屏蔽图案的基底载入腔室内。在导电层形成制程上，藉由使用原子层沉积法将含铜的来源材料及与来源材料反应的反应材料交互喷射进腔室内，而于基底的露出的一表面上形成含铜的导电层。因此，根据依照示例实施例的形成电极的方法，由用于形成电极的材料而成的薄膜不形成于屏蔽图案的表面上。当去除屏蔽图案时不会留下残留物，以防止残留物所致的缺陷发生。

Description

形成电极的方法
技术领域
本发明涉及一种形成电极的方法，特别涉及一种能防止缺陷及绝缘破坏(insulation breakdown)发生的形成电极的方法。
背景技术
薄膜晶体管(thin-film transistor，TFT)可作为电路以独立地驱动在液晶显示器(liquid crystal display，LDC)、有机电致发光(electro luminescence，EL)显示器等中的各像素。薄膜晶体管与栅极线及数据线一起形成于显示设备的下部基板上。亦即，薄膜晶体管包含系为栅极线的部分的栅极电极、作为通道的主动层、系为数据线的部分的源极电极与漏极电极以与栅极绝缘层等。
当在基板上形成栅极电极时，一般会采用形成导电层的制程及图案化导电层的制程。而且，当将导电层图案化时，将进行利用蚀刻剂的湿蚀刻法或化学机械研磨法(chemical mechanical polishing，CMP)。
于此，在图案化制程的期间，从基板表面去除导电层的区域可能会留下残留物。因此，残留物可能会产生如缺陷或绝缘破坏等限制，而导致薄膜晶体管故障或质量劣化等。
并且，由于图案化导电层的制程不可避免地在形成导电层之后进行以形成电极，故整个制程会变得复杂。参考自韩国专利公开案2001-0003400。
[相关文献]
[专利文献]
《专利文献1》：韩国专利公开案2001-0003400
发明内容
本发明提供一种形成电极的方法，其能够防止缺陷及绝缘破坏。
本发明亦提供形成电极的简单方法。
依照示例实施例，形成电极的方法包含：制程，经由于一基底的一表面形成以一聚合物所制成的一屏蔽图案而露出此一表面的一局部区域的基底载入腔室内；以及导电层形成制程，包含经由将含铜的来源材料及与来源材料发生反应的反应材料交互喷射进腔室内，以于基底的一表面的局部区域上形成含铜的导电层。
在一示例实施例中，可使用于其末端不具有羟官能基(－OH)及胺官能基(－NH)的聚合物材料作为用于形成屏蔽图案的屏蔽材料。
在一示例实施例中，可使用聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)、聚甲基丙烯酸三级丁酯(poly(tert-butyl methylacrylate)，PtBMA)、聚乙烯氢吡咯酮(poly(vinyl pyrrolidone)，PVP)、聚甲基甲基丙烯酰胺(poly(methylmethacrylamide，PMAM)、聚苯乙烯聚甲基丙烯酸甲酯嵌段共聚物(polystyrene-block-poly(methyl methacrylate)，PS-b-PMMA)的其中至少一者以作为屏蔽材料。
在一示例实施例中，可藉由将喷射进腔室内的来源材料吸附至所露出的基底的一表面，且使反应材料与吸附于基底的来源材料发生反应，而在所露出的基底的一表面上形成导电层，以及可重复多次吸附来源材料及使反应材料与来源材料反应的步骤。
在一示例实施例中，可使用二乙基锌(diethyl zinc，Zn(C2H5)2，DEZ)以作为反应材料。
在一示例实施例中，可在导电层形成制程中，腔室的内部温度被调整至350℃以下。
在一示例实施例中，导电层形成制程可包含在形成主要层之后进行形成次要层，主要层由在基底的一表面上的导电层所形成，藉由使用在主要层的形成中所形成的导电层作为种层以进行电镀，且在主要层的形成中所形成的导电层上形成另一导电层。
在一示例实施例中，方法可更包含屏蔽图案去除制程，包含在导电层形成制程完成之后藉由使用有机溶剂或由使用氧及氢的其中至少一者而产生的电浆去除屏蔽图案。
在一示例实施例中，基底可为金属基板、在其上形成有金属氧化物层的基板、玻璃基板、可挠塑料基板及在其上形成有有机物层的基板的一者。
在一示例实施例中，金属基板可包含硅(Si)及锗(Ge)的其中至少一者，且在其上形成有金属氧化物层的基板可为在其上形成有由二氧化硅(SiO2)、氧化锆(ZrO2、Zr2O3)、氧化铪(HfO2、Hf2O3)、氧化铝(Al2O3)及氧化铟镓锌(IGZO)的其中至少一者所制成的薄膜的基板。
附图说明
自结合所附附图的以下描述，可以更详细理解示例实施例。
图1至图3系绘示依照示例实施例的形成电极的方法的图。
图4系表示依照示例实施例的形成电极的方法流程图。
图5系进行含铜(Cu)的导电层形成制程的示例实施例的样品的照片。
图6及图7系已经历含铜(Cu)的导电层形成制程的样品的X射线光电子能谱(X-rayphotoelectron spectroscopy，XPS)图表。
图8系绘示其中藉由依照本发明的示例实施例的方法形成电极的薄膜晶体管的图。
具体实施方式
以下将参照所附附图而更详细描述具体实施例。然而，本发明可以不同的形式实施，且不应解释为以于此阐述的实施例为限。而是提供此等实施例，以使本发明透彻且完整，且将向本技术领域中普通技术人员充分传达本发明的范畴。在附图中，为了绘示清楚，夸大了层体及区域的尺度。在全文中，相似的参照符号指示相似的组件。
图1至图3系绘示依照示例实施例的形成电极的方法的图。图4系表示依照示例实施例的形成电极的方法的流程图。
参照图1至图4，依照示例实施例的形成电极的方法包含制程S100及制程S200，制程S100包含在供电极13形成的目标物体(以下称为基底11)上形成屏蔽图案12，制程S200包含藉由将材料喷射至在形成有屏蔽图案12的基底11上以形成导电层(即电极13)。并且，形成电极的方法可更包含制程S300，在形成电极13之后去除屏蔽图案12。
基底11可为金属基板、在其上形成有金属氧化物层的基板、玻璃基板或诸如PE、PES、PET及PEN的可挠塑料基板。
于此，金属基板可由金属所制成，且包含硅(Si)及锗(Ge)的其中至少一者。
而且，可形成在其上形成有金属氧化物层的基板，以使金属氧化物层形成于由金属、玻璃及塑料的其中至少一者所制成的基板上。于此，金属氧化物层可由二氧化硅(SiO2)、氧化锆(ZrO2、Zr2O3)、氧化铪(HfO2、Hf2O3)、氧化铝(Al2O3)及氧化铟镓锌(IGZO)的其中至少一者所制成。IGZO可藉由将铟(In)及镓(Ga)掺杂于氧化锌(ZnO)而形成。
由于如上所述使用金属基板、在其上形成有金属氧化物层的基板、玻璃基板或可挠塑料基板作为基底11，故基底11可描述成包含金属、金属氧化物、玻璃及塑料的任一者。
上述基底11可为具有在其上形成有栅极电极以制造薄膜晶体管的一表面的基板，或可为在其上堆叠有栅极电极、栅极绝缘层及主动层且在主动层上形成有源极电极及漏极电极以制造薄膜晶体管的基板。并且，基底11可为在其上形成有阳极电极以制造有机发光装置的基板。
而且，金属基板及在其上形成有金属氧化物层的基板皆可为用于制造薄膜晶体管的基板。并且，玻璃基板及可挠塑料基板皆可为用于制造薄膜晶体管或有机发光装置的基板。
并且，基底11可为在其上形成有有机物层的基板。更具体而言，基底可藉由将阳极电极及有机物层堆叠于玻璃基板或可挠塑料基板上而制造，以制造有机发光装置。于是，基底11可描述成包含基板及形成于基板上的有机物层。而且，有机物层可包含依序堆叠于阳极上的电洞注入层、电动传输层、发光层及电子传输层。
因此，藉由依照示例实施例的方法形成于基底11上的电极13可为薄膜晶体管的电极或有机发光装置的电极。更具体而言，藉由依照示例实施例的方法形成的电极13可为薄膜晶体管的栅极电极及漏极电极的其中至少一者，或有机发光装置的阳极电极及阴极电极的其中至少一者。换言之，藉由依照示例实施例的形成电极的方法，可形成薄膜晶体管的栅极电极、源极电极、漏极电极以及有机发光装置的阳极电极及阴极电极的其中至少一者。
在示例实施例中，屏蔽图案12形成于基底11上，且接下来形成含铜(Cu)的电极13。
首先，将简单描述形成含铜(Cu)电极13的方法。在示例实施例中，电极13系藉由原子层沉积法(atomic layer deposition，ALD)所形成。亦即，电极系藉由将含铜的来源材料的前驱物及与来源材料反应的反应材料交互喷射进安置有基底11的腔室内的方法所形成。当将来源材料喷射进腔室内时，来源材料吸附于基底11表面，且接下来在喷射反应材料时，反应材料与吸附于基底11上的来源材料发生反应以形成导电层。于此，经由屏蔽图案12露出且形成于基底11表面上的导电层为电极13。
可使用双(二甲胺基甲基丁氧基)铜(II)(bis(dimethylamino-methyl-butoxy)copper(II)，Cu(dmamb)2)及双(二甲胺基-2-甲基-2-丙氧基)铜(II)(bis(dimethylamino-2-methyl-2-propoxy)Cu(II)，Cu(dmamp)2)的其中至少一者作为含铜的来源材料(即前驱物)。而且，可使用二乙基锌(diethyl zinc，Zn(C2H5)2，DEZ)作为反应材料。
当在基底的一表面上形成导电层(即电极13)时，在此表面的局部区域上形成电极13。亦即，仅在基底11的一表面的局部区域上选择性形成电极13，而非在基底11的一表面的整体上形成电极13。
为此，在示例实施例中，如图1所示，在形成电极13的制程之前，在基底11的一表面上形成屏蔽图案12。亦即，在基底11的一表面中，使在其上供电极13形成的区域露出，形成一层体(以下称作遮挡层12a)的屏蔽图案12形成于剩余的区域上。如上所述，由于屏蔽图案12系藉由在基底11的一表面上形成遮挡层12a所形成，以露出在其上供电极13形成的区域，屏蔽图案12可描述成包含遮挡层12a。
当屏蔽图案12形成于基底11的一表面上时，电极13仅形成于经由屏蔽图案12露出的区域上。亦即，来源材料仅吸附于经由屏蔽图案12露出的区域，且所吸附的来源材料与反应材料发生反应以形成电极13。而且，在基底11的一表面中，由于遮挡层12a形成于除了经由屏蔽图案12露出的区域以外的剩余区域，故用于形成电极的源料(即来源材料)及反应材料不会抵达由遮挡层12a所遮挡的区域，且不于其上形成电极。
在示例实施例中，在基底11的一表面中，用于形成电极的材料所形成的薄膜既不形成于由屏蔽图案12所遮挡的区域上，亦不形成于屏蔽图案12上。
为此，因聚合物不与用于形成电极的材料发生化学键结及反应，且用于形成电极的材料不吸附或几乎不吸附于聚合物，故使用聚合物以作为用于形成屏蔽图案12的材料(以下称作屏蔽材料)。较佳者，屏蔽材料可为与用于形成电极13的来源材料不吸附或几乎不吸附且不与所述来源材料化学键结或反应的材料。
并且，屏蔽材料可为与用于形成电极13的来源材料不吸附或几乎不吸附且在350℃以下的温度(以在100℃至300℃的范围为较佳)不与所述来源材料化学键结或反应的材料。而且，屏蔽材料可为在350℃以下的温度不解离或键结不断开的聚合物材料。
为此，在示例实施例中，使用在化学结构中具有形成共价键或双键的末端而非在末端具有由羟基(－OH)或胺基(－NH)所构成的官能基的聚合物材料作为屏蔽材料。
共价键或双键的键结结构具有大于羟基(－OH)或胺基(－NH)的单键的键结能(binding energy)。并且，键结结构的稳定度会随着键结能增加而增加。于是，在具有形成共价键或双键的末端的材料的情况下，不会与另一材料发生反应或发生化学键结，亦不会发生吸附。
作为具体范例，屏蔽材料可为聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)、聚甲基丙烯酸三级丁酯(poly(tert-butyl methylacrylate)，PtBMA)、聚乙烯氢吡咯酮(poly(vinyl pyrrolidone)，PVP)、聚甲基甲基丙烯酰胺(poly(methylmethacrylamide，PMAM)、聚苯乙烯聚甲基丙烯酸甲酯嵌段共聚物(polystyrene-block-poly(methyl methacrylate)，PS-b-PMMA)的其中至少一者。
当屏蔽图案12由在末端具有羟官能基(－OH)或胺官能基(－NH)的材料所制成时，用于形成电极13的材料(即来源材料)可能会吸附于或化学键结于屏蔽图案12的表面，或与屏蔽图案12发生反应。因此，由来源材料而成的薄膜(即导电层)可能会形成于屏蔽图案12上。发生此现象的原因在于，具有羟官能基(－OH)或胺官能基(－NH)的材料容易与另一材料化学键结或反应。于是，在形成电极的制程期间产生了限制，使得导电层不仅形成于基底的一表面中的露出的区域上，亦形成于屏蔽图案12的表面上，且导电层连接至形成于经由屏蔽图案12露出的区域中的电极13。
然而，示例实施例中，由于藉由使用于末端不具有羟官能基(－OH)或胺官能基(－NH)的聚合物材料来形成屏蔽图案12，更具体而言为如以上示例实施例中所述的聚合物材料，故用于形成电极的材料(即来源材料)不吸附于屏蔽图案12、不化学键结于屏蔽图案12或不与屏蔽图案12发生反应。于是，用于形成电极的材料不沉积于屏蔽图案12的表面或不于屏蔽图案12的表面上形成薄膜。亦即，来源材料仅吸附于基底11的一表面中经由屏蔽图案12露出的区域，且所吸附的来源材料与反应材料发生反应，以仅于露出区域上形成电极而非于屏蔽图案12上形成电极。于此，来源材料虽可吸附于或安置于屏蔽图案12的表面上，但因仅极少量的来源材料可吸附于或安置于其上，故在其上不形成薄膜。
在基底11的一表面上形成屏蔽图案12的制程，可包含藉由使用屏蔽材料而在基底11的一表面上形成涂覆层的制程，以及图案化此涂覆层以在基底11的一表面中露出在其上供电极13形成的区域的制程。
屏蔽材料可为具有预定黏度的胶状、液状或薄膜的状态。
而且，当藉由使用屏蔽材料形成涂覆层时，屏蔽材料可藉由旋涂法或印刷法涂布以形成涂覆层。而且，可藉由涂布屏蔽材料，且接下来利用热固化法或光固化法固化所涂布的屏蔽材料，而形成涂覆层。
在图案化涂覆层的制程中，去除形成于在基底11的一表面中在其上供电极13形成的区域上的涂覆层，以露出所去除的区域。当图案化如上所述的涂覆层时，形成屏蔽图案12以使遮挡层12a形成于除了在其上供电极13形成的区域以外的剩余区域上。上述图案化涂覆层的制程可藉由电子束微影法来进行。
上文中，描述藉由在基底11的表面上形成涂覆层且接下来图案化涂覆层而形成屏蔽图案的制程。然而，示例实施例不以此为限。举例而言，屏蔽图案12可藉由喷墨印刷法而直接形成。亦即，可藉由在基底11的一表面中除了在其上供电极13形成的区域以外的剩余区域上直接形成遮挡层12a，来形成屏蔽图案12。
当形成屏蔽图案12以露出在基底11的一表面中在其上供电极13形成的区域时，在基底11上形成电极13。为此，将基底11载入用于形成电极13的基板处理设备的腔室内。
于此，基板处理设备可藉由原子层沉积(ALD)法来形成薄膜。更具体而言，基板处理设备可包含具有内部空间的腔室、设置于腔室内且在其上供基底11安置的基座(susceptor)、用以将用于形成电极的材料喷向基底的喷射单元。于此，喷射单元可朝向基底交互喷射用于形成电极的来源材料、用以与来源材料发生反应的反应材料及吹扫材料。
当将在其上形成有屏蔽图案12的基底11安置于腔室内的基座上时，将基底11加热至350℃以下的温度(以100℃至300℃的温度为佳)。之后，喷射单元朝向基底11多次交互喷射来源材料、反应材料及吹扫材料。
于是，电极13形成于在其上形成有屏蔽图案12的基底11的一表面上。亦即，随着来源材料吸附于在基底11的一表面中经由屏蔽图案12露出的区域以及吸附的来源材料与反应材料发生反应，以形成导电层即电极13。更具体而言，例如双(二甲胺基甲基丁氧基)铜(II)(bis(dimethylamino-methyl-butoxy)copper(II)，Cu(dmamb)2)及双(二甲胺基-2-甲基-2-丙氧基)铜(II)(bis(dimethylamino-2-methyl-2-propoxy)Cu(II)，Cu(dmamp)2)的其中至少一者的含铜来源材料将吸附于在基底11的一表面中经由屏蔽图案12露出的区域。之后，吸附的来源材料与系为反应材料的二乙基锌(diethyl zinc，Zn(C2H5)2，DEZ)反应，以形成含铜(Cu)的导电层即电极13。
当将依序喷射“来源材料、反应材料及吹扫材料”的特征作为一个循环时，藉由进行多次此循环以形成具有目标厚度的电极。
并且，当形成具有100nm以上的厚度的电极13时，可藉由二个制程形成电极。亦即，可形成电极13，以使主要导电层(以下称作第一层)先藉由原子层沉积法而形成，之后次要导电层(以下称作第二层)藉由比原子层沉积法更快的层体成长速度的方法(例如电镀法)而形成于第一层上。
当藉由电镀法形成第二层时，第一层能用作为用于电镀的种层。亦即，藉由原子层沉积法形成含铜的种层(第一层)，且藉由电镀法于种层上形成第二层。
为了藉由电镀法形成第二层，准备含铜(Cu)的电解质溶剂，且准备铜(Cu)板。而且，将在其上形成有第一层即种层的基底11及铜板浸渍于电解质溶剂中。之后，当藉由使用基基底11作为负极(－)且将铜板作为正极(+)施加直流电源时，铜(Cu)会镀于种层上以形成第二层。
当在基底11的一表面上形成电极时，如图3所示去除屏蔽图案12。于此，可藉由使用如异丙醇(isopropyl alcohol，IPA)等有机溶剂清洗并去除屏蔽图案12。由于使用有机溶剂清洗并去除屏蔽图案12，故即使在屏蔽图案12上形成氧化物层或有机物层，亦不影响屏蔽图案12的清洗及去除。于是，不会去除氧化物层或有机物层，或者其特性不会劣化。
虽于上已述使用有机溶剂去除屏蔽图案12的方法，但示例实施例不以此为限。举例而言，可藉由使用电浆的干式清洁法去除屏蔽图案12，所述电浆由使用含氧(O2)及氢(H2)的其中至少一者的材料所形成。
如上所述，在示例实施例中，藉由进行将电极形成于在其上形成有屏蔽图案12的基底11上的制程，可在基底11的一表面上选择性形成电极13。于是，可省略在基底11上形成用于形成电极的导电层的制程及之后图案化导电层(例如湿蚀刻或化学机械研磨(chemical mechanical polishing，CMP))等制程。因此，可进一步简化形成电极13的制程，且因此可增加生产率。
并且，由于屏蔽图案12系由与用于形成电极的材料不吸附或几乎不吸附且不与所述用于形成电极的材料化学键结或反应的聚合物材料所制成，故由用于形成电极的材料而成的导电层不会形成于屏蔽图案12的表面上。并且，由于在形成电极时导电层不会形成于屏蔽图案上，故可描述成连接于电极的导电层不会形成于屏蔽图案12上。
如上所述，由于在形成电极13时导电层不会形成于屏蔽图案12上，故在去除屏蔽图案12时残留物不会残留于在其上形成有屏蔽图案12的基底11的区域上。因此，可防止由残留物所致的诸如缺陷产生及绝缘破坏的限制。
并且，由于连接于电极的导电层不会形成于屏蔽图案12上，故在去除屏蔽图案12的制程中可不伤害电极，以防止电极13发生绝缘破坏。
图5系进行含铜(Cu)的导电层形成制程的示例实施例的样品的照片。图6及图7系已经历含铜(Cu)的导电层形成制程的样品的X射线光电子能谱(X-ray photoelectronspectroscopy，XPS)图表。
表1表示在已经历含铜(Cu)的导电层形成制程的样品表面上于第一位置(#1)及第四位置(#4)检测材料的原子比例(atomic ratio(at％))。
[表1]
Cu(at％) C(at％) O(at％) N(at％)
第一位置(#1) 21.04 58.58 12.00 8.37
第四位置(#4) 1.22 75.49 23.29 0
为了实验准备相同的基底(即，由硅所制成的金属基板(或硅晶圆))。
而且，在一个基底上，由PMMA聚合物材料所制成的涂覆层形成于第四位置(#4)、第五位置(#5)及第六位置(#6)的各者，涂覆层不形成于第一位置(#1)、第二位置(#2)及第三位置(#3)的各者。接下来，藉由使用原子层沉积法在基底上进行含铜(Cu)的导电层形成制程。
参照图6、图7及表1，在其上形成有PMMA涂覆层的样品的表面上几乎未检测到铜(Cu)，同时在其上未形成涂覆层的样品的表面上检测到大量的铜(Cu)。在其上形成有PMMA涂覆层的第四位置(#4)仅检测到无法形成薄膜的极少量的铜(Cu)。
由上述结果可知，当依照示例性实施例进行形成电极的制程时，由用于形成电极的材料(即来源材料)而成的导电层不形成或几乎不形成于在其上形成有屏蔽图案的基底上。
图8系绘示其中藉由依照示例实施例的方法形成电极的薄膜晶体管的图。
以下，参照图1至图4及图8，将描述藉由使用依照示例实施例的方法来形成薄膜晶体管及电极的方法。
首先，准备基底。于此，基底可为金属基板、在其上形成有金属氧化物层的基板、玻璃基板或诸如PE、PES、PET及PEN的可挠塑料基板的一者。
以下于图8中，将在其上供栅极电极形成而用于制造薄膜晶体管的基板称为基底，且藉由参考符号110标示此基底。并且，形成于基底110上的电极称为栅极电极，且藉由参考符号120标示此栅极电极。
当准备基底110时，将屏蔽图案12形成于基底110的一表面上。于此，如图1所示，形成屏蔽图案以在除了在其上形成有栅极电极120的区域以外的区域上形成遮挡层12a。于此，屏蔽图案由聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)、聚甲基丙烯酸三级丁酯(poly(tert-butyl methylacrylate)，PtBMA)、聚乙烯氢吡咯酮(poly(vinylpyrrolidone)，PVP)、聚甲基甲基丙烯酰胺(poly(methyl methacrylamide，PMAM)、聚苯乙烯聚甲基丙烯酸甲酯嵌段共聚物(polystyrene-block-poly(methyl methacrylate)，PS-b-PMMA)的其中至少一者所制成。
当屏蔽图案12形成于一表面上时，如图2及图4所示在基底110的一表面上形成栅极电极120。为此，将在其上形成有屏蔽图案12的基底110载入用于形成电极的基板处理设备的腔室内，并安置于基座上。之后，将基底110加热至350℃以下的温度(以100℃至300℃的温度为较佳)。
而且，藉由使用喷射单元将含铜的来源材料、与来源材料发生反应的反应材料及吹扫材料交互喷射进腔室内。于此，来源材料可为双(二甲胺基甲基丁氧基)铜(II)(bis(dimethylamino-methyl-butoxy)copper(II)，Cu(dmamb)2)及双(二甲胺基-2-甲基-2-丙氧基)铜(II)(bis(dimethylamino-2-methyl-2-propoxy)Cu(II)，Cu(dmamp)2)的其中至少一者，反应材料可为二乙基锌(diethyl zinc，Zn(C2H5)2，DEZ)，而吹扫材料可为氮气。
当来源材料喷射进腔室内时，来源材料吸附于在基底110的一表面中经由屏蔽图案12露出的区域。而且，当吸附于基底110的来源材料与反应材料发生反应时，含铜(Cu)的导电层(例如含Cu3N层的电极)形成于基底110的经由屏蔽图案12露出的一表面上。
当如上所述将栅极电极120形成于基底110的一表面上时，导电层不形成于屏蔽图案12的表面上。换言之，用于形成电极的来源材料不会吸附于或化学键结于屏蔽图案12的表面，且不与屏蔽图案12发生反应。于是，由来源材料而成的Cu3N层仅形成于基底11的经由屏蔽图案12露出的一表面上，而不形成于屏蔽图案12的表面上。
当形成栅极电极120的制程完成时，自腔室将基底110移出。之后，去除形成于基底110上的屏蔽图案12。
接下来，栅极绝缘层130、主动层140以及源极电极150a及漏极电极150b依序形成于藉由使用依照示例实施例的方法而形成的电极上，即形成于其上形成有栅极电极120的基底110上。
于此，栅极绝缘层130可由氧化物层及氮化物层的一者所形成。主动层140可由藉由将铟(In)及镓(Ga)掺杂于氧化锌(ZnO)而获得的氧化铟镓锌(IGZO)薄膜所形成。并且，主动层140可由藉由将铟(In)掺杂于氧化锌(ZnO)而获得的氧化铟锌(IZO)薄膜所形成，或可由藉由将镓(Ga)掺杂于氧化锌(ZnO)而获得的氧化镓锌(GZO)薄膜所形成。栅极绝缘层130及主动层140的各者可藉由化学气相沉积(chemical vapor deposition，CVD)法或原子层沉积(atomic layer deposition，ALD)法而形成。
源极电极150a及漏极电极150b彼此间隔设置于主动层140上，二者之间具有栅极电极120且同时局部重叠于栅极电极120。亦即，源极电极150a及漏极电极150b可在主动层140上彼此间隔。并且，源极电极150a及漏极电极150b可藉由溅射法而形成。
以上，描述藉由使用依照示例实施例的形成电极的方法来形成栅极电极的方法。然而，示例实施例不以此为限。举例而言，源极电极150a及漏极电极150b的其中至少一者可藉由依照示例实施例的形成电极的方法来形成。
为此，将屏蔽图案12形成于主动层140上，以露出在其上供源极电极150a及漏极电极150b形成的区域。之后，当藉由原子层沉积法喷射含铜(Cu)的来源材料及系为反应材料的二乙基锌(diethyl zinc，Zn(C2H5)2，DEZ)时，形成由Cu3N所制成的源极电极150a及漏极电极150b。
当形成源极电极150a及漏极电极150b时，藉由使用有机溶剂或由氧及氢所形成的电浆来去除屏蔽图案12。即使在进行去除屏蔽图案12的制程时，设置于源极电极150a及漏极电极150b下方的主动层与栅极绝缘层亦不受影响。
当如上所述藉由依照示例实施例的方法形成源极电极150a及漏极电极150b时，可省略蚀刻以露出主动层的制程。因此，可简化形成源极电极150a及漏极电极150b的制程。
以上，描述藉由使用依照示例实施例的方法来形成薄膜晶体管的源极电极150a及漏极电极150b以与栅极电极120的范例。然而，示例实施例不以此为限。举例而言，如上所述，此方法可应用于为了制造有机发光装置而在玻璃基板或可挠塑料基板上形成阳极电极或在有机物层上形成阴极电极的制程。
如上所述，在示例实施例中，可藉由进行将电极形成于在其上形成有屏蔽图案12的基底11上的制程，而在基底11的一表面上选择性形成电极13。于是，可省略在基底11上形成用于形成电极的导电层之后图案化导电层的制程。因此，可进一步简化形成电极13的制程，且因此可增加生产率。
并且，由于屏蔽图案12系由与用于形成电极的材料不吸附或几乎不吸附且不与所述用于形成电极的材料化学键结或反应的聚合物材料所制成，故由用于形成电极的材料而成的导电层不会形成于屏蔽图案12的表面上。
而且，由于在形成电极13时导电层不会形成于屏蔽图案12上，故在去除屏蔽图案12时残留物不会残留于在其上形成有屏蔽图案12的基底11的区域上。因此，可防止由残留物所致的缺陷。
并且，由于连接于电极的导电层不会形成于屏蔽图案12上，故在去除屏蔽图案12的制程中可不伤害电极，以防止电极13发生绝缘破坏。
在示例实施例中，可藉由进行将电极形成于在其上形成有由聚合物所制成的屏蔽图案的基底上的制程，而在基底的一表面上选择性形成电极。于是，可省略在基底上形成用于形成电极的导电层之后图案化导电层的制程。因此，可进一步简化形成电极的制程，且因此可增加生产率。
并且，由于屏蔽图案系由与用于形成电极的材料不吸附或几乎不吸附且不与所述用于形成电极的材料化学键结或反应的聚合物材料所制成，故由用于形成电极的材料而成的薄膜不会形成于屏蔽图案的表面上。如上所述，由于在形成电极时薄膜不会形成于屏蔽图案上，故残留物不会残留于在其上形成有屏蔽图案12的基底的区域上。因此，可防止由残留物所致的缺陷。
并且，由于连接于电极的薄膜不会形成于屏蔽图案上，故可在去除屏蔽图案的制程期间不伤害电极，以防止电极质量劣化。
虽已描述本发明的示例实施例，但应理解本发明不应以此等示例实施例为限，而对于本领域中普通技术人员而言，可在权利要求所请求保护的本发明的精神及范畴内做出各种改变及修改。

Claims (10)

1.一种形成电极的方法，包括：
一制程，经由于一基底的一表面形成以一聚合物所制成的一屏蔽图案而露出该一表面的一局部区域的该基底载入一腔室内；以及
一导电层形成制程，包含经由将含铜的一来源材料及与该来源材料发生反应的一反应材料交互喷射进该腔室内，以于该基底的该一表面的该局部区域上形成含铜的一导电层。
2.如权利要求1所述的方法，其中使用于其一末端不具有一羟官能基(－OH)及一胺官能基(－NH)的一聚合物材料作为用于形成该屏蔽图案的一屏蔽材料。
3.如权利要求2所述的方法，其中使用聚甲基丙烯酸甲酯(poly(methylmethacrylate)，PMMA)、聚甲基丙烯酸三级丁酯(poly(tert-butyl methylacrylate)，PtBMA)、聚乙烯氢吡咯酮(poly(vinyl pyrrolidone)，PVP)、聚甲基甲基丙烯酰胺(poly(methyl methacrylamide，PMAM)、聚苯乙烯聚甲基丙烯酸甲酯嵌段共聚物(polystyrene-block-poly(methyl methacrylate)，PS-b-PMMA)的其中至少一者以作为该屏蔽材料。
4.如权利要求1所述的方法，其中藉由将喷射进该腔室内的该来源材料吸附至所露出的该基底的该一表面，且使该反应材料与吸附于该基底的该来源材料发生反应，而在所露出的该基底的该一表面上形成该导电层，以及
重复多次吸附该来源材料及使该反应材料与该来源材料发生反应的步骤。
5.如权利要求4所述的方法，其中使用二乙基锌(diethyl zinc，Zn(C2H5)2，DEZ)以作为该反应材料。
6.如权利要求1所述的方法，其中在该导电层形成制程中，该腔室的内部温度被调整至350℃以下。
7.如权利要求1所述的方法，其中该导电层形成制程包括在形成一主要层之后进行形成一次要层，该主要层由在该基底的该一表面上的该导电层所形成，藉由使用在该主要层的形成中所形成的该导电层作为一种层以进行电镀，且在该主要层的形成中所形成的该导电层上形成另一导电层。
8.如权利要求1所述的方法，更包括一屏蔽图案去除制程，包含在该导电层形成制程完成之后藉由使用有机溶剂或由使用氧及氢的其中至少一者而产生的电浆去除该屏蔽图案。
9.如权利要求1所述的方法，其中该基底系一金属基板、在其上形成有一金属氧化物层的一基板、一玻璃基板、一可挠塑料基板及在其上形成有一有机物层的一基板的一者。
10.如权利要求9所述的方法，其中该金属基板包括硅(Si)及锗(Ge)的其中至少一者，且
在其上形成有该金属氧化物层的该基板，系在其上形成有由二氧化硅(SiO2)、氧化锆(ZrO2、Zr2O3)、氧化铪(HfO2、Hf2O3)、氧化铝(Al2O3)及氧化铟镓锌(IGZO)的其中至少一者所制成的薄膜的一基板。
CN202080079950.1A 2019-12-04 2020-11-24 形成电极的方法 Pending CN114746984A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0160178 2019-12-04
KR1020190160178A KR20210070110A (ko) 2019-12-04 2019-12-04 전극 형성 방법
PCT/KR2020/016693 WO2021112471A1 (ko) 2019-12-04 2020-11-24 전극 형성 방법

Publications (1)

Publication Number Publication Date
CN114746984A true CN114746984A (zh) 2022-07-12

Family

ID=76222583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080079950.1A Pending CN114746984A (zh) 2019-12-04 2020-11-24 形成电极的方法

Country Status (5)

Country Link
US (1) US20220392769A1 (zh)
KR (1) KR20210070110A (zh)
CN (1) CN114746984A (zh)
TW (1) TW202125827A (zh)
WO (1) WO2021112471A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959809B4 (de) 1999-12-11 2005-08-04 Arvinmeritor Gmbh Dachmodul für Kraftfahrzeuge
KR100690000B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20110003775A (ko) * 2009-07-06 2011-01-13 주성엔지니어링(주) 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법
KR102037406B1 (ko) * 2012-04-05 2019-11-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101367183B1 (ko) * 2012-04-24 2014-02-26 건국대학교 산학협력단 Ｐｍｍａ 섀도우마스크 제조방법, ｐｍｍａ 섀도우마스크 및 ｐｍｍａ 섀도우마스크를 이용한 금속패턴 형성방법
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor

Also Published As

Publication number Publication date
KR20210070110A (ko) 2021-06-14
TW202125827A (zh) 2021-07-01
US20220392769A1 (en) 2022-12-08
WO2021112471A1 (ko) 2021-06-10

Similar Documents

Publication Publication Date Title
US20190233940A1 (en) Treatment methods for silicon nitride thin films
US8921236B1 (en) Patterning for selective area deposition
TWI415267B (zh) 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程
JP5729707B2 (ja) 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
US8653516B1 (en) High performance thin film transistor
US8846545B2 (en) Method of forming patterned thin film dielectric stack
US8791023B2 (en) Patterned thin film dielectric layer formation
KR20110028385A (ko) 고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
US9362116B2 (en) Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
US6911233B2 (en) Method for depositing thin film using plasma chemical vapor deposition
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
KR102208520B1 (ko) 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들
CN107369716B (zh) 薄膜晶体管及制作方法、显示装置
KR20100112915A (ko) 금속 산화물 박막 형성 방법 및 금속 산화물 박막 트랜지스터 제조 방법
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
CN114746984A (zh) 形成电极的方法
US8216639B2 (en) Methods for elimination or reduction of oxide and/or soot deposition in carbon containing layers
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
US8937016B2 (en) Substrate preparation for selective area deposition
US9012257B2 (en) Vapor deposition apparatus and method, and method of manufacturing organic light emitting display apparatus
KR101827514B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN110164878A (zh) 阵列基板及其制备方法
KR102326186B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
CN111370364B (zh) 阵列面板及其制作方法
JP2006278486A (ja) 薄膜堆積体および薄膜堆積体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination