KR20210055744A - 구성요소들 사이의 연결이 개선된 공기 공동 패키지 - Google Patents
구성요소들 사이의 연결이 개선된 공기 공동 패키지 Download PDFInfo
- Publication number
- KR20210055744A KR20210055744A KR1020217010130A KR20217010130A KR20210055744A KR 20210055744 A KR20210055744 A KR 20210055744A KR 1020217010130 A KR1020217010130 A KR 1020217010130A KR 20217010130 A KR20217010130 A KR 20217010130A KR 20210055744 A KR20210055744 A KR 20210055744A
- Authority
- KR
- South Korea
- Prior art keywords
- recess
- flange
- width
- depth
- dovetail
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 125000003700 epoxy group Chemical group 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4878—Mechanical treatment, e.g. deforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/171—Frame
- H01L2924/173—Connection portion, e.g. seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Packaging Frangible Articles (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
제1 리세스 및 일치하는 제2 리세스로 구성된 하나 이상의 도브테일 리세스를 갖는 공기 공동 패키지가 개시된다. 제1 리세스는 제1 깊이를 갖고 제2 리세스는 제2 깊이를 갖는다. 제1 리세스는 하부 폭 및 제1 하부 폭보다 작은 상부 폭을 가져서 도브테일 형상을 생성한다. 개별 도브테일 리세스는 제1 폭과 깊이에서 플랜지에 제1 리세스를 생성함으로써 생성된다. 제2 폭과 제2 깊이를 갖고 제1 리세스와 일치하는 제2 리세스가 플랜지 내로 가압된다. 제2 폭은 제1 폭보다 크고 제2 깊이는 제1 깊이보다 작다. 제2 리세스를 가압하면 상부 부분에서 제1 폭이 감소되어, 제1 리세스가 도브테일 형상을 형성하게 된다.
Description
본 개시내용은 전반적으로 공기 공동 패키지의 구성요소들 사이의 연결을 개선하는 구조 및 메커니즘을 갖는 공기 공동 패키지에 관한 것이다.
전자 디바이스는 전세계에 걸쳐 소비자 및 상업용 제품과 디바이스에서 유비쿼터스(ubiquitous)이다. 대부분은 흔히 실리콘, 갈륨 아세나이드, 및 기타 유사한 "반도체" 재료와 같은 재료로 구성되는 회로를 포함하며, 업계에서 일반적으로 "다이" 또는 "칩"으로 지칭된다. 임의의 주어진 다이는 다양한 기능을 수행하기 위해 다수의 회로 요소를 포함할 수 있다. 사용시, 이들 다이는 일반적으로 다이 및 다양한 기능을 제공하는 다양한 전기 구성요소를 수용하기 위한 용적을 둘러싸는 하우징으로 구성된 공기 공동 패키지(air cavity package)(ACP)로서 공지된 패키지에 통합되는 경우가 많다. ACP 하우징은 통상적으로 플랜지 또는 베이스, 플랜지에 부착된 하나 이상의 절연 측벽, 및 절연 측벽을 통해 연장되는 리드 프레임을 포함한다. 하우징 내에서, 리드 프레임은 다이에 결합된다. 많은 보호 하우징은 측벽 세트 및 덮개를 비롯한 2개의 부품을 포함하지만, 일부 하우징은 일체형 조립체로서 몰딩된다.
접착제 및 에폭시, 기계적 체결구 등을 사용하여 기계적으로 결합하는 것과 같이 ACP의 구성요소를 조립하는 다양한 종래의 공지된 방법이 있다. 그러나, 접착제 및 에폭시와 같은 이들 방법 중 일부는, 예를 들어 분리 또는 박리에 의해 실패할 수 있다. 이들 결합을 개선하기 위한 종래의 기술은 보다 복잡한 기하형상(예를 들어, 플랜지에 생성된 긴 채널) 및 접착제가 도포되는 표면의 기계적 및/또는 화학적 처리를 포함하여 구성요소의 더 많은 처리 단계를 필요로 하여, 추가의 처리 단계 및 비용을 발생시킨다. 따라서, 처리 및 관련 비용에 큰 영향을 미치지 않으면서 ACP의 구성요소를 서로 고정하는 강도와 능력을 개선시키는 구조 및 메커니즘에 대한 요구가 존재한다.
본 개시내용이 종래 기술의 단점을 해결하는 방식이 아래에서 보다 상세하게 설명되지만, 일반적으로, 본 개시내용은 ACP 구성요소의 연결을 개선하기 위한 하나 이상의 개별 도브테일 리세스(즉, 몰드 로킹 장치)를 갖는 ACP에 관한 것이다. 본 개시내용의 ACP는 플랜지, 리드 프레임, 및 측벽 및/또는 덮개를 포함한다. 본 개시내용의 다양한 양태에 따르면, 측벽은 액정 폴리머(liquid crystal polymer)(LCP)와 같은 다양한 유형의 폴리머 및 다른 적절한 재료를 포함할 수 있다.
본 개시내용에 따르면, 플랜지는 측벽과 플랜지가 연결되는 영역에 근접한 하나 이상의 개별 도브테일 리세스를 가질 수 있다. 개별 도브테일 리세스는 몰드 로킹 장치의 역할을 한다. 각각의 도브테일 리세스는 제1 리세스 및 제1 리세스와 일치하는 제2 리세스로 구성된다. 제1 리세스는 제1 깊이를 갖고 제2 리세스는 제1 깊이보다 작은 제2 깊이를 갖는다. 제1 리세스는 제1 하부 폭 및 제1 하부 폭보다 작은 제1 상부 폭을 갖고, 이에 따라 도브테일 리세스 내의 재료의 하부 폭이 도브테일 리세스의 제1 상부 폭보다 크기 때문에, 측벽의 몰딩된 재료가 경화 후 플랜지의 도브테일 리세스 내에서 보다 견고하게 로킹되게 하는 도브테일 형상을 생성한다.
본 개시내용에 따르면, 도브테일 리세스는 먼저 제1 폭 및 깊이에서 플랜지에 제1 리세스를 생성함으로써 생성된다. 다음에, 제2 폭 및 제2 깊이를 가지며 제1 리세스와 일치하는 제2 리세스가 플랜지 내로 가압된다. 제2 폭은 제1 폭보다 크고 제2 깊이는 제1 깊이보다 작다. 따라서, 제2 리세스의 가압은 제1 리세스의 상부 부분에서의 제1 폭이 감소되어 돌출부를 생성하게 하여, 제1 리세스가 도브테일 형상을 형성하게 한다.
첨부 도면은 본 개시내용의 추가 이해를 제공하기 위해 포함되고 본 명세서에 통합되어 그 일부를 구성하며, 본 개시내용의 실시예를 예시하고, 설명과 함께 본 개시내용의 원리를 설명하는 역할을 하며, 동일한 숫자는 동일한 요소를 나타내고 도면에서:
도 1은 개별 도브테일 리세스, 리드 프레임, 측벽 및 덮개를 갖는 플랜지가 있는 공기 공동 패키지의 단면도이고;
도 2는 도브테일 리세스가 내부에 형성된 플랜지의 일부의 확대 단면도이며;
도 3a는 도브테일로 형상화되기 전에 제1 리세스를 갖는 플랜지의 일부의 확대 단면도이고;
도 3b는 내부에 제2 리세스를 형성하는 프레스와 함께 도 3a의 플랜지 부분의 확대 단면도이며;
도 3c는 도브테일 형상을 갖는 제1 리세스를 보여주는, 프레스가 제거된 후 도 3a의 플랜지 부분의 확대 단면도이고;
도 4는 공기 공동 패키지 측벽의 부착 위치에 근접한 복수의 개별 도브테일 리세스를 갖는 공기 공동 패키지 플랜지의 평면도이다.
도 1은 개별 도브테일 리세스, 리드 프레임, 측벽 및 덮개를 갖는 플랜지가 있는 공기 공동 패키지의 단면도이고;
도 2는 도브테일 리세스가 내부에 형성된 플랜지의 일부의 확대 단면도이며;
도 3a는 도브테일로 형상화되기 전에 제1 리세스를 갖는 플랜지의 일부의 확대 단면도이고;
도 3b는 내부에 제2 리세스를 형성하는 프레스와 함께 도 3a의 플랜지 부분의 확대 단면도이며;
도 3c는 도브테일 형상을 갖는 제1 리세스를 보여주는, 프레스가 제거된 후 도 3a의 플랜지 부분의 확대 단면도이고;
도 4는 공기 공동 패키지 측벽의 부착 위치에 근접한 복수의 개별 도브테일 리세스를 갖는 공기 공동 패키지 플랜지의 평면도이다.
본 기술 분야의 숙련자는 본 개시내용의 다양한 양태가 본 명세서에 개시된 다양한 기능을 수행하도록 구성된 임의의 수의 구조, 구성요소, 및 시스템에 의해 실현될 수 있다는 것을 쉽게 이해할 것이다. 달리 말하면, 다른 그러한 구조, 구성요소, 및 시스템은 의도된 기능을 수행하기 위해 본 명세서에 통합될 수 있다. 또한, 본 명세서에 참조된 첨부 도면은 모두 반드시 실척으로 작성된 것은 아니며 본 개시내용의 다양한 양태를 예시하기 위해 과장될 수 있으며, 그 점에서 도면은 제한하는 것으로 해석되어서는 안된다는 점에 유의해야 한다.
도 1을 참조하면, 본 개시내용에 따른 ACP(100)는 통상적으로 다이(120)를 둘러싸는 하우징(110)을 포함한다. 하우징(110)은 통상적으로 플랜지(130), 플랜지(130)에 부착된 절연성 측벽(140), 및 측벽을 통해 연장되는 리드 프레임(150)을 포함한다. 하우징(110) 내에서, 리드 프레임(150)은 다이(120)에 결합된다.
도 1에 예시된 것과 같은 일부 실시예에서, 하우징(110)은 측벽(140)에 부착된 덮개(160)를 더 포함할 수 있지만, 일부 하우징(110)은 일체형 조립체로서 몰딩될 수 있다.
위에서 언급한 바와 같이, 접착제 및 에폭시를 사용하는 것과 같이 ACP(100)의 구성요소를 조립하는 다양한 종래의 공지된 방법이 존재한다. 이 조립은 측벽(140)을 플랜지(130)에 부착하는 것을 포함하고, 임의로 ACP(100)를 완성하기 위해 부착되어야 하는 ACP(100)의 임의의 수의 다른 구성요소를 포함한다. 그러나, 위에서도 언급한 바와 같이, 접착제와 에폭시는 실패할 수 있다. 따라서, 본 개시내용에 따르면, 구성요소들 사이의 연결을 개선하기 위한 메커니즘이 제공된다.
예를 들어, 도 2를 참조하면, 내부에 개별 도브테일 리세스(170)를 갖는 플랜지(130)의 일부가 도시되어 있다. 본 명세서에서 사용될 때, "개별"은 각각의 도브테일 리세스(170)가 세장형 채널 또는 홈이 아닌 단일의 규정된 지점에 형성됨을 의미한다. 도브테일 리세스(170)는 제1 리세스(172) 및 제1 리세스(172)와 일치하는 제2 리세스(174)로 구성된다. 제1 리세스는 제1 깊이(D1)를 갖고, 제2 리세스(174)는 제1 깊이(D1)보다 작은 제2 깊이(D2)를 갖는다.
제1 및 제2 리세스(172, 174)의 형상은 달라질 수 있다. 예를 들어, 제1 및 제2 리세스(172, 174)는, 아래에서 상세히 설명되는 바와 같이, 타원(예를 들어, 원형, 난형 등), 다각형(예를 들어, 직사각형, 팔각형 등), 또는 개별 도브테일 프로파일을 갖는 다른 형상으로 형성될 수 있다. 게다가, 제1 리세스(172)와 제2 리세스(174)는 서로 상이한 형상을 가질 수 있다. 추가로, 본 명세서의 설명은 주로 플랜지(130)의 일부에 있는 도브테일 리세스(170)에 관한 것이지만, 다수의 개별 도브테일 리세스(170)가 하나의 플랜지(130)에 포함될 수 있다는 것을 이해해야 한다.
제1 리세스(172)는 제1 하부 폭(LW1) 및 제1 하부 폭(LW1)보다 작은 제1 상부 폭(UW1)을 갖는다. 따라서, 제1 리세스(172)의 형상은 "돌출부"를 제공하는 "도브테일"로 일반적으로 공지된 것이다. 그러한 돌출부 때문에, 측벽(140)이 제1 리세스(172)에 몰딩되고 채워질 때, 제1 리세스(172)의 제1 하부 폭(LW1)에 근접하게 위치된 측벽(140)의 부분이 제1 리세스(172)의 제1 상부 폭(UW1)보다 크기 때문에, 측벽(140)은 플랜지에 보다 견고하게 연결된다.
본 개시내용에 따르면, 제2 리세스(174)는 제2 깊이(D2) 및 제2 깊이(D2)를 따라 대체로 동일한 제2 폭(W2)을 갖는다(폭은 용례에 기초하여 달라질 수 있음). 제2 폭(W2)은 제1 상부 폭(UW1) 및 제1 하부 폭(LW1) 중 어느 한쪽보다 크다. 제2 리세스(174)의 제2 폭(W2)의 더 큰 폭은 제1 리세스(172)의 도브테일 형상의 형성을 용이하게 한다.
예를 들어, 이제 도 3a 내지 도 3c를 참조하면, 플랜지(130)의 일부가 도시되어 있다. 도 3a에서, 제1 리세스(172)는 제1 깊이(D1)(도 2)를 갖는 플랜지(130)에 형성되었다. 제1 리세스(172)는 임의의 현재 공지된 또는 아직 공지되지 않은 수단에 의해 플랜지(130)에 형성될 수 있다. 예를 들어, 제1 리세스(172)는 제1 리세스(172)를 플랜지(130)에 스탬핑 또는 가압하여 형성될 수 있다. 제1 리세스(172)가 플랜지(130)에 초기에 형성될 때, 도브테일 형상을 갖지 않는다. 오히려, 도브테일 형상을 생성하는 것은 제2 리세스(174)의 생성이다. 즉, 이제 도 3b를 참조하면, 원하는 제2 리세스(174)의 형상과 동일한 일반적인 형상을 갖는 프레스(180)가 제1 리세스(172)(도 3b)와 일치하는 플랜지(130)에 적용되고 플랜지(130) 내로 제2 깊이(D2)(도 2)까지 가압되어 제2 리세스(174)를 형성한다. 제2 리세스(174)의 형성 압력은 제2 리세스(174)와 제1 리세스(172)가 만나는 플랜지(130)의 재료를 제1 리세스(172)의 상부 부분에서 절첩되거나 "돌출"되게 하여, 제1 리세스(172)의 제1 하부 폭(LW1)보다 작은 제1 리세스(172)의 제1 상부 폭(UW1)을 생성하고, 프레스(180)의 제거시(도 3c), 제1 리세스(172)의 도브테일 형상이 생성되어, 측벽(140)의 재료가 경화될 때 측벽(140)을 플랜지(130)에 로킹하는 데 도움이 된다.
본 개시내용에 따르면, 다수의 도브테일 리세스(170)는 측벽(140)을 플랜지(130)에 고정하는 데 사용될 수 있다. 예를 들어, 도 4를 참조하면, 측벽(140)이 플랜지(130)에 부착되는 곳에 근접한 플랜지(130)의 주변 주위에 다수의 도브테일 리세스(170)를 갖는 플랜지(130)의 평면도가 도시되어 있다. 본 개시내용에 따르면, 도브테일 리세스(170)의 수 및 위치는 ACP(100)의 요구 사항에 따라 달라질 수 있다. 예를 들어, 예시된 플랜지(130)는 8개의 도브테일 리세스(170)를 갖는다. 그러나, 단순히 더 많은 리세스를 추가함으로써 추가 도브테일 리세스(170a)(가상선으로 도시됨)가 제공될 수 있다. 유사하게, 도브테일 리세스(170)의 수는 필요에 따라 감소될 수 있다. 더욱이, 본 기술 분야의 숙련자가 이해할 수 있는 바와 같이, 도브테일 리세스의 위치도 달라질 수 있다. 예를 들어, 도브테일 리세스(170)를 특정 용례에 따라 서로 상이하게 이격시키는 것이 바람직할 수 있다. 달리 언급하면, 개별 도브테일 리세스(170, 170a)의 수 및 배치는 단지 예시를 위한 것이며, 여기서 고려되는 개별 도브테일 리세스(170)는 고도로 맞춤화될 수 있다.
마지막으로, 전술한 설명은 고려되는 본 개시내용의 특정 실시예 및 예를 강조한다. 그러나, 본 기술 분야의 숙련자가 인식할 수 있는 바와 같이, 본 개시내용의 범위는 재료, 작동 조건, 작동 절차, 및 기타 파라미터 및 그 구성요소 및 조립 절차의 관점에서 상기의 변형 및 수정으로 마찬가지로 확장된다.
마찬가지로, 본 명세서에 설명된 방법 및 시스템의 구조 및 기능의 세부 사항과 함께 다양한 대안을 포함하여, 많은 특징 및 이점이 전술한 설명에 기재되었다. 본 개시내용은 단지 예시를 위한 것이며, 따라서 완전한 것으로 의도되지 않는다. 다양한 수정이, 특히 첨부된 청구범위가 나타내는 용어의 광범위하고 일반적인 의미에 의해 지시된 전체 범위까지, 본 개시내용의 원리 내에서 동일한 조합을 포함하는 순서, 프로세스, 구조, 요소, 구성요소 및 배치의 문제에서 이루어질 수 있다는 것은 본 기술 분야의 숙련자에게 명백할 것이다. 그러한 다양한 수정이 첨부된 청구범위의 사상 및 범위를 벗어나지 않는 한, 그 수정은 본 명세서에 포함되도록 의도된다.
Claims (9)
- 공기 공동 패키지의 플랜지에 개별 도브테일 리세스를 생성하는 방법으로서,
제1 폭 및 제1 깊이를 갖는 제1 리세스를 플랜지에 생성하는 단계;
플랜지 내로 제2 리세스를 가압하는 단계를 포함하고, 제2 리세스는 제1 리세스와 일치하고 제2 폭 및 제2 깊이를 가지며, 제2 폭은 제1 폭보다 크고 제2 깊이는 제1 깊이보다 작고;
제2 리세스를 가압하면 제1 리세스의 상부 부분에서 제1 폭이 감소되어, 제1 리세스가 도브테일 형상을 형성하게 되는, 방법. - 제1항에 있어서, 제1 리세스는 타원형인, 방법.
- 제2항에 있어서, 제2 리세스는 타원형인, 방법.
- 제1항에 있어서, 제1 리세스는 직사각형인, 방법.
- 제4항에 있어서, 제2 리세스는 직사각형인, 방법.
- 제1항에 있어서, 복수의 개별 도브테일 리세스가 공기 공동 패키지 측벽의 부착 위치에 근접한 플랜지에 생성되는, 방법.
- 공기 공동 패키지 측벽의 부착 위치에 근접한 플랜지 주변의 주위에 복수의 개별 도브테일 리세스를 갖는 플랜지를 포함하는, 공기 공동 패키지.
- 제7항에 있어서, 개별 도브테일 리세스 중 적어도 하나는 타원형인, 공기 공동 패키지.
- 제7항에 있어서, 개별 도브테일 리세스 중 적어도 하나는 직사각형인, 공기 공동 패키지.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862729707P | 2018-09-11 | 2018-09-11 | |
US62/729,707 | 2018-09-11 | ||
PCT/IB2019/057546 WO2020053728A2 (en) | 2018-09-11 | 2019-09-06 | Air cavity package with improved connections between components |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210055744A true KR20210055744A (ko) | 2021-05-17 |
Family
ID=69778358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020217010130A KR20210055744A (ko) | 2018-09-11 | 2019-09-06 | 구성요소들 사이의 연결이 개선된 공기 공동 패키지 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20220051956A1 (ko) |
EP (1) | EP3850657A4 (ko) |
JP (1) | JP2022500859A (ko) |
KR (1) | KR20210055744A (ko) |
CN (1) | CN113169074A (ko) |
PH (1) | PH12021550516A1 (ko) |
SG (1) | SG11202102415XA (ko) |
WO (1) | WO2020053728A2 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021038407A1 (en) | 2019-08-28 | 2021-03-04 | King Abdullah University Of Science And Technology | Versatile optical fiber sensor and method for detecting red palm weevil, farm fires, and soil moisture |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6294409B1 (en) * | 2000-01-27 | 2001-09-25 | Siliconware Precisionware Industries Co., Ltd. | Method of forming a constricted-mouth dimple structure on a leadframe die pad |
JP2001347338A (ja) * | 2001-04-11 | 2001-12-18 | Sony Corp | プレス成形物及びプレス成形方法 |
US7091602B2 (en) * | 2002-12-13 | 2006-08-15 | Freescale Semiconductor, Inc. | Miniature moldlocks for heatsink or flag for an overmolded plastic package |
SG157957A1 (en) * | 2003-01-29 | 2010-01-29 | Interplex Qlp Inc | Package for integrated circuit die |
JP5833459B2 (ja) * | 2012-01-31 | 2015-12-16 | 新光電気工業株式会社 | リードフレーム及びその製造方法と半導体装置及びその製造方法 |
JP6195771B2 (ja) * | 2013-10-02 | 2017-09-13 | 株式会社三井ハイテック | リードフレーム及びその製造方法並びにそれを用いた半導体装置 |
CN203760461U (zh) * | 2014-04-15 | 2014-08-06 | 宁波华龙电子股份有限公司 | 引线框架版件 |
JP6408431B2 (ja) * | 2015-06-11 | 2018-10-17 | Shプレシジョン株式会社 | リードフレーム、リードフレームの製造方法、および半導体装置 |
CN207542272U (zh) * | 2017-11-27 | 2018-06-26 | 同辉电子科技股份有限公司 | 通信用GaN基射频功放芯片 |
-
2019
- 2019-09-06 KR KR1020217010130A patent/KR20210055744A/ko unknown
- 2019-09-06 US US17/274,887 patent/US20220051956A1/en not_active Abandoned
- 2019-09-06 WO PCT/IB2019/057546 patent/WO2020053728A2/en active Application Filing
- 2019-09-06 CN CN201980072420.1A patent/CN113169074A/zh active Pending
- 2019-09-06 EP EP19859521.7A patent/EP3850657A4/en not_active Withdrawn
- 2019-09-06 SG SG11202102415XA patent/SG11202102415XA/en unknown
- 2019-09-06 JP JP2021513869A patent/JP2022500859A/ja active Pending
-
2021
- 2021-03-10 PH PH12021550516A patent/PH12021550516A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP3850657A2 (en) | 2021-07-21 |
WO2020053728A2 (en) | 2020-03-19 |
EP3850657A4 (en) | 2022-06-15 |
WO2020053728A3 (en) | 2020-06-11 |
US20220051956A1 (en) | 2022-02-17 |
CN113169074A (zh) | 2021-07-23 |
PH12021550516A1 (en) | 2022-02-28 |
JP2022500859A (ja) | 2022-01-04 |
SG11202102415XA (en) | 2021-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3733114B2 (ja) | プラスチックパッケージベース及びエアキャビティ型パッケージ | |
JP5310660B2 (ja) | 半導体装置 | |
US10483176B2 (en) | Semiconductor module | |
US7002803B2 (en) | Electronic product with heat radiating plate | |
US8637971B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
EP1606983B1 (en) | Structural unit and method for the production of a structural unit | |
KR20050089825A (ko) | 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 | |
JPH03136355A (ja) | ヒートシンク付半導体装置 | |
US10957633B2 (en) | Semiconductor device packaging assembly, lead frame strip and unit lead frame with trenches or grooves for guiding liquefied molding material | |
KR20210055744A (ko) | 구성요소들 사이의 연결이 개선된 공기 공동 패키지 | |
CN106158807B (zh) | 高频高输出设备 | |
US4778146A (en) | Leadframe for flash-free insert molding and method therefor | |
JPH043450A (ja) | 樹脂封止型半導体装置 | |
CN210123730U (zh) | 半导体封装组件 | |
JP4537774B2 (ja) | リードフレームの製造方法 | |
JPH105895A (ja) | 樹脂封止型電子部品の金属支持板の製造方法 | |
CN115527956A (zh) | 空腔封装结构及封装方法 | |
KR20160035916A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
EP3942601B1 (en) | Electronic molded cavity package | |
WO2019110096A1 (en) | Lead frame, method for manufacturing a lead frame and semiconductor device with a lead frame | |
RU180845U1 (ru) | Выводная рамка пластикового корпуса мощного полупроводникового прибора | |
CN110718512A (zh) | 包括滚花基座凸缘的包覆成型微电子封装及其生产方法 | |
CN108604577B (zh) | 电子装置以及电子装置的制造方法 | |
JP5772306B2 (ja) | モールドパッケージの製造方法 | |
CN114203662A (zh) | 模制的rf功率封装 |