KR20210042997A - 반도체 제조에서 확률적 불량 메트릭의 사용 - Google Patents

반도체 제조에서 확률적 불량 메트릭의 사용 Download PDF

Info

Publication number
KR20210042997A
KR20210042997A KR1020217009719A KR20217009719A KR20210042997A KR 20210042997 A KR20210042997 A KR 20210042997A KR 1020217009719 A KR1020217009719 A KR 1020217009719A KR 20217009719 A KR20217009719 A KR 20217009719A KR 20210042997 A KR20210042997 A KR 20210042997A
Authority
KR
South Korea
Prior art keywords
probabilistic
input
calculation engine
semiconductor
defect
Prior art date
Application number
KR1020217009719A
Other languages
English (en)
Other versions
KR102513715B1 (ko
Inventor
윙-샨 리비 리웅
카우쉭 사
알렌 파크
앤드류 크로스
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20210042997A publication Critical patent/KR20210042997A/ko
Application granted granted Critical
Publication of KR102513715B1 publication Critical patent/KR102513715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

확률적 계산 엔진은 반도체 검사 도구 또는 반도체 검토 도구로부터 입력을 수신한다. 확률적 계산 엔진은 입력으로부터 비정상 위치 및 패턴 변화를 결정하고 입력으로부터 확률적 불량을 결정한다. 확률적 계산 엔진과 연결된 전자 데이터 저장 유닛은 공지된 확률적 행동 및 공지된 공정 계측 변화를 갖는 데이터베이스를 포함할 수 있다. 확률적 계산 엔진은 확률적 피처를 플래그로 표시하고, 불량률을 결정하거나 불량 확률을 결정할 수 있다.

Description

반도체 제조에서 확률적 불량 메트릭의 사용
관련 출원에 대한 상호 참조
본 출원은 2018년 9월 7일자에 출원되어 미국 출원 번호 제 62/728,708 호가 부여된 가출원에 대한 우선권을 주장하고, 이의 개시 내용은 본 명세서에 참조로 포함된다.
기술분야
본 개시는 반도체 검사 및 계측에 관한 것이다.
반도체 제조 산업의 진화에는 수율 관리, 특히 계측 및 검사 시스템에 대한 요구가 커지고 있다. 임계 치수는 계속 축소되고 있지만, 업계는 높은 수율, 고가의 생산을 달성하기 위한 시간을 줄여야 한다. 수율 문제를 검출하여 이를 해결하는데 걸리는 총 시간을 최소화하는 것이 반도체 제조업체의 투자 수익(return-on-investment)을 결정한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스의 제조는 통상적으로 다수의 제조 공정 사용하여 반도체 웨이퍼를 처리하여 다양한 피처 및 다수 레벨의 반도체 디바이스를 형성하는 것을 포함한다. 예를 들어, 리소그래피는 레티클로부터의 패턴을 반도체 웨이퍼 상에 정렬된 포토 레지스트에 전사하는 것을 포함하는 반도체 제조 공정이다. 반도체 제조 공정의 추가적인 예들은, 화학적 기계적 연마(chemical-mechanical polishing; CMP), 에칭, 증착 및 이온 주입을 포함하지만 이에 제한되는 것은 아니다. 다수의 반도체 디바이스가 단일 반도체 웨이퍼 상에 정렬되어 제조될 수 있고, 그리고 나서 개별적인 반도체 디바이스로 분리될 수 있다.
검사 공정이 반도체 제조 동안 다양한 단계에서 사용되어 웨이퍼 상의 결함을 검출하여 제조 공정에서 더욱 높은 수율을 촉진시키고 더욱 높은 수익을 창출한다. 검사는 집적 회로(integrated circuit; IC)와 같은 반도체 디바이스를 제조하는 데 항상 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 보다 작은 결함이 디바이스를 불량하게 할 수 있기 때문에, 허용 가능한 반도체 디바이스의 성공적인 제조를 위해 검사가 더욱 중요해지고 있다. 예를 들어, 반도체 디바이스의 치수가 감소함에 따라, 비교적 작은 결함이라도 반도체 디바이스에 원치 않는 수차를 유발할 수 있기 때문에, 크기가 감소하는 결함의 검출이 필요하게 되었다.
반도체 제조 동안 공정을 모니터링하고 제어하기 위해 다양한 단계에서 계측 공정이 사용된다. 웨이퍼 상의 결함을 검출하는 검사 공정과 달리, 계측 공정은 기존 검사 도구를 사용하여 결정될 수 없는 웨이퍼의 하나 이상의 특성을 측정하는 데 사용된다는 점에서 계측 공정은 검사 공정과 상이하다. 계측 공정은 웨이퍼의 하나 이상의 특성을 측정하는 데 사용되어 하나 이상의 특성으로부터 공정 성능을 결정할 수 있다. 예를 들어, 계측 공정은 공정 동안 웨이퍼 상에 형성된 피처의 치수(예를 들어, 선 너비, 두께 등)를 측정할 수 있다. 또한, 웨이퍼의 하나 이상의 특성이 허용 가능하지 않는 경우(예를 들어, 특성(들)에 대한 미리 결정된 범위를 벗어남), 웨이퍼의 하나 이상의 특성의 측정은 공정의 하나 이상의 파라미터를 변경하는 데 사용되어 공정에 의해 제조된 추가 웨이퍼는 허용 가능한 특성(들)을 가질 수 있다.
웨이퍼 검사 도구에 의해 생성된 이미지나 정보에만 기초하여 결함 분류를 수행할 수 없는 경우가 많다. 이러한 경우, 결함 검토 도구를 사용하여 추가 정보가 생성될 수 있고, 그런 다음 그 추가 정보에 기초하여 결함 분류가 결정된다. 일부 이러한 경우에, 광학적 결함 발견 장치에 의해 발견된 결함은 고해상도 주사 전자 현미경(scanning electron microscope; SEM) 검토 도구를 사용하여 검토될 수 있다. 그러나, 광학 기반 시스템을 사용하여 결함 검토가 수행될 수도 있다. 예를 들어, 광학 검사에 의해 검출된 결함 집단을 확인하기 위해 레이저 기반 결함 검토가 수행될 수 있다.
노출 선량이 감소하고 레지스트 치수가 약 100 나노미터 미만으로 축소됨에 따라, 확률적 레지스트 영향 및 레지스트 이미지에 대한 임계 치수 주사 전자 현미경의 영향은 무시할 수 없게 된다. 리소그래피 동안 조명 파장을 감소시키면 광자 에너지 증가로 인해(예를 들어, 조명의 광자 에너지는 파장에 반비례하거나 주파수에 비례함) 주어진 방사선량으로 샘플을 노출시키는 데 필요한 조명 소스의 광자 수가 감소한다. 샘플에 입사되는 광자 수를 감소시키면 주어진 샘플 체적에서 광자 흡수의 불확실성과 관련된 자연 발생 현상인 광자 샷 노이즈(photon shot noise; PSN)가 증가할 수 있다. PSN의 영향은 이러한 리소그래피 공정과 관련된 광자 수가 적은 EUV에서 특히 문제가 된다. 제조될 피처의 크기가 레지스트의 감광성 분자(예를 들어, 광산 발생기(photoacid generator; PAG))의 크기에 접근함에 따라, 레지스트에서 감광성 분자의 무작위 분포는 주어진 샘플 체적에서 광자 흡수와 관련된 추가 불확실성을 도입할 수 있다. 따라서, 광자 흡수와 관련된 확률적 노이즈는 광자 통계와 레지스트 상호작용 항의 복소 컨볼루션일 수 있다. 결과적으로, 명목상 동일한 제조 조건에서도, 특정 제조 결함이 확률적으로 발생할 수 있다. 확률적 결함은 고급 설계 규칙에서 문제가 되고 있다. 확률적 결함은 본질적으로 무작위이지만, 더 높은 빈도로 약한 패턴(또는 핫스팟)에 영향을 미치는 것으로 보인다. 선량 변화는 확률적 불량에 가장 민감한 경향이 있는 변수이지만, 그 빈도는 선량, 광학 근접 보정(optical proximity correction; OPC), 임계 치수(critical dimension; CD), 설계 또는 피치의 변화에 의해 영향을 받을 수 있다. 확률적으로 발생하는 제조 결함, 즉 확률적 결함은 필드 내의 여러 위치에서, 단일 웨이퍼 상의 여러 필드에 걸쳐 지정된 위치에서, 또는 여러 웨이퍼에 걸쳐 샘플 상의 지정된 위치에서, 명목상 동일한 구조가 명목상 동일한 조건에서 제조될 때 특정 확률로 발생할 수 있다.
확률적 결함은 제조 환경의 다수의 문제를 나타낼 수 있다. 통상적으로, 결함은 결정적인 것으로 가정할 수 있으므로, 노출 파라미터 및 샘플 상에 제조될 요소의 패턴을 포함하는 공지된 생산 레시피에 따라 제조될 때 공지된 결함이 일관되게 존재할 것이다. 예를 들어, 공정 윈도우 검증(process window qualification; PWQ)은 통상적으로 노출 조건이 공정 윈도우를 벗어날 때 항상 발생하는 공정 한계 결함을 식별한다. 예를 들어, 공정 윈도우는 리소그래피 도구의 광축을 따른 샘플의 위치(예를 들어, 샘플의 초점 위치) 또는 노출 동안 샘플에 입사하는 조명 소스부터의 에너지 선량과 관련된 디포커스에 대한 한계를 정의할 수 있다. 따라서, 주어진 노출 조건에서 항상 발생하지 않는 확률적 결함의 존재는 일반적인 PWQ 알고리즘에 불확실성을 도입할 수 있다.
확률적 불량을 결정하는 이전의 기술은 경험적 특성화 또는 확률적 행동 식별을 사용했다. 이러한 이전의 기술은 다양한 불량 위치를 수동으로 비교하고 고 선량 변조와 저 선량 변조에서 불량률을 비교했다. 또한, 확률적 불량에서 비확률적 불량을 수동으로 분리해야 했다. 이러한 이전의 기술은 더 큰 웨이퍼 영역을 다룰 수 없고, 제한된 수의 임계 피처만 다룰 수 있으며, 검사 시스템 또는 수율 관리 소프트웨어의 직접 출력을 사용하지 않는다. 확률적 불량 메트릭은 불량 임계 피처의 총 수를 검사된 임계 피처의 총 수로 나눈 값으로 정의된다. SEM 이미지 기반 오프라인 분석은 통상적으로 적시에 많은 수의 임계 피처를 다룰 수 없다. 또한 이전의 기술은 확률적 불량을 결정할 때 설계를 고려하지 않았다.
따라서, 확률적 불량을 결정하기 위한 개선된 시스템 및 기술이 필요하다.
제 1 실시예에서 시스템이 제공된다. 이 시스템은 입력을 제공하는 반도체 검사 도구 또는 반도체 검토 도구 및 공지된 확률적 행동 및 공지된 공정 계측 변화를 갖는 데이터베이스를 포함하는 전자 데이터 저장 유닛을 포함한다. 전자 데이터 저장 유닛과 전자 통신하는 확률적 계산 엔진이 반도체 검사 도구 또는 반도체 검토 도구로부터 입력을 수신하고, 입력으로부터 비정상 위치 및 패턴 변화를 결정하고, 입력으로부터 확률적 불량을 결정하도록 구성된다.
반도체 검사 도구 또는 반도체 검토 도구는 전자 빔 또는 광자 빔을 사용할 수 있다.
입력은 계측 규칙, 결함 규칙, 설계 규칙, 웨이퍼 레벨 데이터, 수율 분석, 장비 데이터, 고장 진단, 또는 마스크 변화, 중 하나 이상을 포함할 수 있다.
확률적 계산 엔진은 또한 입력으로부터 불량률을 결정하도록 구성될 수 있다.
확률적 계산 엔진은 또한 입력으로부터 임계 피처의 불량 확률을 결정하도록 구성될 수 있다.
확률적 계산 엔진은 또한 입력으로부터 무작위 결함 및 비확률적 불량을 결정하도록 구성될 수 있다.
확률적 계산 엔진은 신경망에서 실행될 수 있다.
제 2 실시예에서 방법이 제공된다. 방법은 확률적 계산 엔진에서 반도체 검사 도구 또는 반도체 검토 도구로부터 입력을 수신하는 단계를 포함한다. 비정상 위치 및 패턴 변화가 확률적 계산 엔진을 사용하여 입력으로부터 결정된다. 확률적 불량이 확률적 계산 엔진을 사용하여 입력으로부터 결정된다.
방법은 확률적 불량과 연관된 확률적 피처를 플래그로 표시하는(flagging) 단계를 포함할 수 있다. 예를 들어, 확률적 피처의 검사가 수행된다. 이것은 검사 결과에 기초하여 확률적 피처를 확인하는 단계를 더 포함할 수 있다.
방법은 전자 빔을 사용하는 반도체 검사 도구 또는 반도체 검토 도구로 반도체 웨이퍼를 이미징하는 단계를 포함할 수 있다.
방법은 광자 빔을 사용하는 반도체 검사 도구로 반도체 웨이퍼를 이미징하는 단계를 포함할 수 있다.
입력은 계측 규칙, 결함 규칙, 설계 규칙, 웨이퍼 레벨 데이터, 수율 분석, 장비 데이터, 고장 진단, 또는 마스크 변화, 중 하나 이상을 포함할 수 있다.
방법은 확률적 계산 엔진을 사용하여 입력으로부터 불량률을 결정하는 단계를 포함할 수 있다.
방법은 확률적 계산 엔진을 사용하여 입력으로부터 임계 피처의 불량 확률을 결정하는 단계를 포함할 수 있다.
방법은 확률적 계산 엔진을 사용하여 입력으로부터 무작위 결함 및 비확률적 불량을 결정하는 단계를 포함할 수 있다.
확률적 계산 엔진은 신경망에서 실행될 수 있다.
비일시적 컴퓨터 판독 가능 매체가 제 2 실시예의 방법을 실행할 것을 프로세서에 지시하도록 구성된 프로그램을 저장할 수 있다.
본 개시의 본질 및 목적의 완전한 이해를 위해, 첨부 도면들과 함께 취해진 다음의 상세한 설명을 참조해야 한다.
도 1는 본 개시에 따른 방법의 흐름도이다.
도 2는 본 개시에 따른 시스템의 블록도이다.
도 3은 본 개시에 따른 반도체 검사 도구의 블록도이다.
도 4는 확률적 피처의 예를 도시한다.
도 5는 확률적 핫스팟을 도시한다.
청구된 주제가 특정 실시예들에 관하여 설명될 것이지만, 본 명세서에 기재된 모든 이점 및 특징을 제공하지 않는 실시예들을 포함하는 다른 실시예들도 또한 본 개시의 범위 내에 있다. 본 개시의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 공정 단계 및 전자적 변경이 이루어질 수 있다. 따라서, 본 개시의 범위는 오직 첨부된 청구범위를 참조하여 정의된다.
본 명세서에 개시된 실시예들은 검사를 유도하기 위해 집적 회로(IC) 설계 파일을 사용한다. IC 설계 파일을 사용하여 광학 및/또는 전자 빔 검사의 분석을 수행하여 반도체 제조 공정에 대한 확률적 불량 메트릭을 출력할 수 있다. IC 설계 파일을 또한 사용하여 검사 시스템 또는 수율 관리 소프트웨어로부터 직접 출력을 제공할 수 있다.
통계적으로 중요한 주어진 피처의 합리적인 확률적 불량률을 획득하기 위해, 일반적으로 대형 면적 검사가 필요하다. 확률적 이벤트는 통상적으로 확률이 낮은 이벤트이다. 예를 들어, 확률적 이벤트는 유효 수율의 경우 1 조에 1 개의 불량일 수 있다. 피처 치수(예를 들어, 임계 치수) 분포는 종종 기울어진 꼬리를 갖는 비정규 분포이다. 이는 플래그로 표시될 수 있는 테일 이벤트(7σ)이며, 불량을 설명하는 다양한 메트릭이 계산될 수 있다. 전통적인 CD SEM, 검토 SEM, 또는 심지어 느린 검사 SEM 기반 커버리지는 7σ 이벤트를 검출하는 데 불충분하다. 또한, 확률적 이벤트는 복잡하며 열악한 이해 관계를 기반으로 할 수 있다. 설계 통합, 광학 검사 결합 고속 SEM 검토 또는 검사 시스템을 대신 사용하여 확률적 불량률을 계산할 수 있다. 이것은 더 넓은 샘플 커버리지, 더 높은 처리량을 제공할 것이며, IC 설계를 통합한다.
확률적 결함의 확률의 계산을 위한 결함 검사 데이터와 함께 다양한 데이터 소스의 통합은 확률적 불량을 결정하는 데 사용될 수 있다. 이러한 데이터 소스는, 예를 들어, CD, 피치, 라인 에지 거칠기(line edge roughness; LER), 라인 폭 거칠기(line width roughness; LWR), 표면 거칠기, 노출 초점, 노출 선량, 포토 마스크 측정, 설계 컨텍스트, 또는 기타 파라미터를 포함한다. 데이터 소스를 사용하여 결함 또는 계측 데이터와 상관시켜 변화 소스를 식별할 수 있다. 이러한 소스를 한 장소에 두면 확률적 결함으로부터 설계 또는 공정 체계를 분리할 때 도움이 될 수 있다.
도 1은 방법(100)의 흐름도이다. 단계(101)에서, 확률적 계산 엔진에서 반도체 검사 도구 또는 반도체 검토 도구로부터 입력이 수신된다. 입력은 계측 규칙, 결함 규칙, 설계 규칙, 웨이퍼 레벨 데이터(예를 들어, 확률적 결함 및 설계 핫스팟의 잠재적 위치), 수율 분석(예를 들어, 총 영향), 장비 데이터, 고장 진단, 또는 마스크 변화, 중 하나 이상을 포함할 수 있다. 입력은 또한, 예를 들어, CD, 피치, LER, LWR, 표면 거칠기, 노출 초점, 노출 선량, 포토 마스크 측정, 설계 컨텍스트 또는 기타 파라미터와 같은 데이터를 포함할 수 있다. 다른 입력도 가능하다. 웨이퍼 검사 시스템 또는 수율 관리 소프트웨어의 직접 출력을 사용할 수 있다. 예를 들어, 입력은 설계 핫스팟, 피치, 선량, LER, 또는 LWR을 포함한다.
입력은 특정 설계 또는 확률적 결함의 유형에 기초하여 선택될 수 있다. 예를 들어, 더 높은 LER 또는 LWR은 확률적 결함의 더 높은 확률을 나타낼 수 있다. 더 좁은 피치는 확률적 결함을 증가시킬 수 있다. 하부 측 상의 과도한 선량 변화는 확률적 결함을 증가시킬 수 있다.
입력을 제공할 수 있는 이미지는 전자 빔 또는 광자 빔을 사용하는 반도체 검사 도구 또는 반도체 검토 도구를 사용하여 생성될 수 있다. x선 또는 이온 빔을 사용하는 다른 반도체 검사 도구가 또한 사용될 수 있다.
단계(102)에서, 비정상 위치 및 패턴 변화가 확률적 계산 엔진을 사용하여 입력으로부터 결정된다. 확률적 계산 엔진은 신경망과 같은 기계 학습 접근 방식을 사용하여 실행될 수 있다. 결함 검사 후, 실제 설계/공정 체계로부터 가능한 확률적 영향의 분리가 필요하다. 설계 컨텍스트는 국부적으로 연구될 수 있다. 동일한 패턴 컨텍스트에 대해 한 위치에서 다른 위치로 불량 지점이 변경되는 경우(광학 및 검토 SEM 이미지 분석 및 검사 도구에서 제공하는 기타 결함 속성에 의해 결정될 수 있음), 그 패턴은 확률적 핫스팟이다. 실제 설계 핫스팟의 경우, 동일한 지점이 항상 불량할 것이다. 이러한 구분은 검사 도구의 속성 및 다른 소스의 다양한 규칙을 사용하여 설계 기반 그룹화(design based grouping; DBG)를 넘어서 추가 단계로 이루어질 수 있다. 불량률은 검사된 패턴의 총 수에 대한 확률적 패턴이 불량한 경우의 수의 비율을 사용하여 계산될 수 있으며, 이는 설계로부터 결정될 수 있다. 예를 들어, 타겟 검사 및 불량률 계산의 예와 같이 우선 순위를 사용할 수 있는 수율 관리 소프트웨어의 시뮬레이션 또는 과거 기록으로부터 핫스팟이 확률적인 것으로 공지된다.
단계(103)에서, 확률적 불량이 신경망을 사용하여 실행될 수 있는 확률적 계산 엔진을 사용하여 입력으로부터 결정된다. 이 설계는 검사 도구 결과의 DBG에서 사용되고 검사 영역에서 각 그룹의 빈도를 결정(예를 들어, 불량률 계산)하는 데 사용될 수 있다.
확률적 불량과 연관된 확률적 피처는 확률적 불량이 결정되거나 식별된 후에 플래그로 표시될 수 있다. 예컨대, SEM을 사용하여, 플래그로 표시된 확률적 피처에 대해 검사를 수행할 수 있다. 이 검사의 결과에 기초하여 확률적 피처를 확인할 수 있다.
도 4는 확률적 피처의 예를 도시한다. 일반적인 결함 특성은 광자, 화학적 샷 노이즈, 축소된 피처 크기 또는 기타 원인의 결과일 수 있다. 확률적 피처는 무작위적이고 본질적으로 분리될 수 있지만, 약한 패턴(핫스팟)은 더 높은 빈도로 영향을 받을 수 있다. 패턴 유형에 관계없이 불량이 발생할 수 있다. 불량 확률은 낮고 가우시안이 아닐 수 있으며, CD, 선량, OPC, 피치, 재료, 또는 기타 원인의 영향을 받을 수 있다.
도 5는 확률적 핫스팟을 도시한다. 상이한 트렌치는 상이한 비율로 불량하게 된다. 각 유형에는 고유한 불량 확률이 있다.
예를 들어, 유도 검사가 확률적 불량의 위치 또는 피처를 기반으로 결정될 수 있다. 유도 검사는 잠재적인 확률적 불량의 유사한 위치를 검색하거나 볼 수 있다. 유도 검사를 사용하여 확률적 피처를 플래그로 표시할 수 있다. 유도 검사에서 더 많은 데이터를 수집하기 위해 샘플링 방법이 권장될 수 있다.
불량률이 확률적 계산 엔진을 사용하여 입력으로부터 결정될 수 있다. 불량률은 검사된 컨텍스트 유형 또는 설계 그룹의 수에 대한 컨텍스트 유형(예를 들어, 설계 그룹) 당 확률적 불량의 수이다.
임계 피처의 불량 확률이 확률적 계산 엔진을 사용하여 입력으로부터 결정될 수 있다. 불량 확률은 특정 구조 또는 구조 유형이 확률적 불량에 의해 영향을 받을 확률이다. 이것은 불량률로 경험적으로 측정되거나 시뮬레이션을 사용하여 계산될 수 있다.
무작위 결함 및 비확률적 불량이 또한 확률적 계산 엔진을 사용하여 입력으로부터 결정될 수 있다. 확률적 영향을 받지 않는 패턴 결함(예를 들어, 핫스팟)을 비확률적 불량이라고 한다. 무작위 결함은 일반적으로 입자 유형 결함이다. 고급 샘플링 및 분류를 사용하여 확률적 피처를 다른 불량과 분리할 수 있다.
대안적인 실시예에서, 확률적 불량을 결정하기 위해 방법(100)에서 IC 설계 없이 SEM 기반 이미지가 오프라인으로 사용된다.
비일시적 컴퓨터 판독 가능 매체가 방법(100)의 실시예를 실행할 것을 프로세서에 지시하도록 구성된 프로그램을 저장할 수 있다.
방법(100)은 다수의 이점을 제공하기 위해 사용될 수 있다. 첫째, IC 설계 파일 정보는 임계 피처의 총 수를 이해하는 데 사용될 수 있다. IC 설계 파일은 또한 검사 및/또는 결함 분류를 유도하는 데 사용될 수 있다.
둘째, IC 설계 파일 정보와 기계 학습 기술을 결합하여 광학 검사 결과, SEM 검사 결과 및/또는 SEM 검토 결과의 분류를 수행하여 확률적 불량 임계 패턴의 수를 분석할 수 있다. 확률은 공지된 행동에 기초하거나 행동 본질 또는 불량 특징의 변화를 평가함으로써 결정될 수 있다. 이 결정은 자동화될 수 있다.
셋째, 확률적 불량 메트릭이 검사 시스템에서 직접 출력될 수 있다. 메트릭 중 하나는 불량률일 수 있다.
넷째, 확률적 불량 메트릭은 선량, 초점, 또는 기타 파라미터와 같은 공정 윈도우 파라미터마다 직접 출력될 수 있다. 공정 윈도우 파라미터는 공정 윈도우 피처와 유사할 수 있다.
도 2는 데이터 소스를 통합하고 확률적 행동 또는 불량의 확률을 계산하는 시스템(200)의 블록도이다. 전자 데이터 저장 유닛(201)이 공지된 확률적 행동 및 공지된 공정 계측 변화를 갖는 데이터베이스를 포함한다. 공지된 확률적 행동 및/또는 공지된 공정 계측 변화는 또한 수율 관리 소프트웨어에 저장되거나, 넣거나 가져올 수 있다. 확률적 계산 엔진(202)이 전자 데이터 저장 유닛(201)과 전자 통신한다. 확률적 계산 엔진(202)은 반도체 검사 도구 또는 반도체 검토 도구로부터 입력(203)을 수신하도록 구성된다. 반도체 검사 도구 또는 반도체 검토 도구는, 예를 들어, 전자 빔 또는 광자 빔을 사용할 수 있다. 입력은 계측 규칙(예를 들어, 라인 공간), 결함 규칙, 설계 규칙, 웨이퍼 레벨 데이터, 수율 분석, 장비 데이터, 고장 진단, 또는 마스크 변화, 중 하나 이상을 포함한다. 다른 입력도 가능하다. 확률적 계산 엔진(202)은 입력으로부터 비정상 위치 및 패턴 변화를 결정하고, 입력으로부터 확률적 불량을 결정할 수 있다.
확률적 계산 엔진(202)은 핫스팟 또는 약한 지점을 찾고 이들이 일관성이 있는지 또는 무작위적 위치에 있는지를 결정할 수 있다. 비정상 위치는 결함(예를 들어, 물리적 변화, 패턴 변화, 또는 치수 변화)으로 간주될 수 있다. 모델 및/또는 의사 결정 트리가 생성될 수 있다. 예상되는 행동의 클러스터 분석을 수행하여 이상치를 찾을 수 있다.
확률적 계산 엔진(202)은 또한 입력에 기초하여 불량률, 임계 피처의 불량 확률, 또는 무작위 결함 및 비확률적 불량을 결정하도록 구성될 수 있다.
확률적 계산 엔진(202)에서, IC 설계 정보가 사용되어 임계 피처의 총 수를 이해하고, 광학 또는 SEM 검사를 유도하고, 결함 특성의 변화를 계산하거나, 결함을 평가 또는 분류하여 반도체 웨이퍼에 대한 확률적 이벤트를 계산할 수 있다. 확률로 임계 피처의 불량률 또는 불량 확률과 같은 다양한 메트릭을 결정할 수 있다. 결함 검사 시스템 또는 수율 관리 소프트웨어는 확률적 불량 메트릭을 직접 출력할 수 있다. 다양한 입력 속성(예를 들어, CD 또는 CD 분포, LER/LWR 분포, 초점, 선량 분포, 결함 수량 및 분포, 설계로부터의 정규화된 편차 등)에 기초한 패턴의 예상 동작을 기반으로, 각각의 불량을 식별하고 정량화할 수 있다.
확률적 계산 엔진(202)은 모델을 개선하기 위해 계속 학습할 수 있다. 이것은 신경망과 같은 심층 학습 시스템을 사용할 수 있다.
확률적 계산 엔진(202)은 반도체 검사 도구 또는 반도체 검토 도구의 일부로서 구현될 수 있다. 확률적 계산 엔진(202)은 또한 반도체 제조 설비를 위한 수율 관리 시스템과 같은 독립형 유닛으로서 동작할 수 있다. 확률적 계산 엔진(202)은 온라인 또는 오프라인으로 동작할 수 있다. 확률적 계산 엔진(202)은 IC 설계와 함께 또는 IC 설계 없이 동작할 수 있다.
확률적 계산 엔진(202)은 공지된 행동에 기초하거나 행동 본질 또는 불량 특성의 변화를 평가함으로써 자동으로 확률을 결정할 수 있다. 관심 영역(예를 들어, 검사 영역 또는 관리 영역)에서 확률적 피처의 설계 레이아웃 유도 검사 및 플래그 표시는 확률적 계산 엔진(202)을 사용하여 수행될 수 있다.
다른 샘플링 및 위치 측정이 확률적 계산 엔진(202)을 사용하여 수행될 수 있다. 첫째, 불량 지점 분포 및 컨텍스트에 기초한 다양한 샘플링을 사용하여 동일한 피처의 상이한 불량 지점을 캡처할 수 있다. 둘째, 선량 관통 행동은 다른 무작위 또는 설계 체계적 이벤트로부터 확률적 이벤트의 격리를 더욱 도울 수 있다. 선량 관통 행동은 변조된 웨이퍼(예를 들어, PWQ, 즉 Process Window Discovery)에서 사용할 수 있다. 셋째, 불량을 둘러싼 공간적 컨텍스트를 캡처하여 불량이 실제 설계 체계인지 확률적 효과에 의해 과장되었는지를 이해할 수 있다.
확률적 계산 엔진(202)은 플래그로 표시된 결함의 SEM 검토 또는 SEM 검사 확인과 결합될 수 있다. 이상이 보이지 않으면 불량률 계산을 수행할 수 있다.
관리 영역의 모든 피처 인스턴스에 대한 설계 기반 계산을 수행할 수 있다. 이 출력에는 두 가지 유형이 있으며, 하나는 OPC를 무시하고(설계 의도만 가짐) 다른 하나는 OPC 차이를 고려한다. 계산에는 또한 컨텍스트 파라미터도 포함될 수 있다. 예를 들어, 일치 항목을 찾을 때 주변 컨텍스트의 양을 고려할 수 있다.
검사 시스템 또는 수율 관리 소프트웨어로부터 출력된 불량 메트릭을 사용할 수 있다. 불량률을 계산할 수 있으며, 플래그로 표시된 위치에 대한 SEM 검토에서 다른 치수 또는 크기 메트릭을 획득할 수 있다. 그런 다음, 변화를 연구할 수 있다. 이러한 변화는 배경보다 높은 신호에 기초하여 검사 시스템에 의해 플래그로 표시되었기 때문에, 극단적인 것으로 예상된다. 따라서, 이는 크기 분포의 꼬리를 나타낼 수 있다. 이 정보에서 피처 변화 범위를 획득할 수 있다.
불량율은 또한 고려 중인 피처 내에서 "가장 불량한 영역"으로 서브 태깅될 수 있다. 이것은, 예를 들어, "중간", "끝" 또는 "코너"가 될 수 있다. 이러한 태깅은 약한 지점의 확률적 불량을 식별하는 데 도움이 될 수 있으며, 이는 설계자에게 정보를 공개할 수 있다. 예를 들어, 다른 영역보다 한 영역에서 더 자주 불량하게 되는 피처는 확률적 효과에 의해 과장된 체계적 설계 문제를 가질 수 있다.
대규모 검토 샘플은 처리량을 제한할 수 있지만, 결함 데이터는 IC 설계 파일에서 생성된 것과 같은 불량률로 정규화될 수 있다.
프로세서를 사용하여 동작할 수 있는 확률적 계산 엔진(202)은 신경망(예를 들어, 컨볼루션 신경망(convolutional neural network; CNN) 모듈)을 사용하여 실행될 수 있다. 확률적 계산 엔진(202)은 본 명세서에서 추가로 설명되는 구성 중 하나를 가질 수 있다. 신경망 기술에 기반을 둔 심층 학습은 일반적으로 심층 아키텍처로 공지된, 많은 뉴런 계층을 가진 확률적 그래프 모델이다. 심층 학습 기술은 이미지, 텍스트, 음성 등의 정보를 계층적 방식으로 처리한다. 본 개시에서 심층 학습을 사용함에 있어서, 피처 추출이 데이터 학습을 사용하여 자동으로 수행된다. 예를 들어, 결함은 하나 이상의 추출된 피처에 기초하여 확률적 계산 엔진(202)을 사용하여 분류, 정렬 또는 비닝될 수 있다.
분류 또는 회귀 모드의 신경망을 사용한 이미지 분류 및 예측을 사용하여 동일한 설계 컨텍스트에서 여러 불량 지점을 플래그로 표시할 수 있다. 이는 확률적 핫스팟과 비확률적 핫스팟을 분리하는 데 도움이 될 수 있다. 예컨대, 수율 관리 소프트웨어에 저장된 데이터를 사용하여, 확률적 행동을 예측하는 데 가장 유용한 피처의 과거 순위 매김에 신경망이 또한 사용될 수 있다.
일반적으로 말하면, 심층 학습(심층 구조적 학습, 계층적 학습 또는 심층 기계 학습이라고도 함)은 데이터에서 높은 수준의 추상화를 모델링하려는 일련의 알고리즘을 기반으로 하는 기계 학습의 한 분야이다. 간단한 경우, 두 세트의 뉴런이 있을 수 있으며, 입력 신호를 수신하는 뉴런과 출력 신호를 보내는 뉴런이 있을 수 있다. 입력 계층이 입력을 수신하면, 입력 계층은 그 입력의 수정된 버전을 다음 계층에 전달한다. 심층 신경망에서는 입력과 출력 사이에 많은 계층이 있어 알고리즘이 여러 선형 및 비선형 변환으로 구성된 여러 처리 계층을 사용할 수 있게 한다.
심층 학습은 데이터의 학습 표현에 기초하는 기계 학습 방법의 더 광범위한 계열의 일부이다. 관측(예를 들어, 참조용으로 추출될 피처)은 픽셀 당 세기 값의 벡터와 같은 많은 방식으로 표현될 수 있거나, 에지 세트, 특정 형상의 영역 등으로 보다 추상적인 방식으로 표현될 수 있다. 일부 표현은 학습 과제를 단순화할 때 다른 표현보다 양호하다(예를 들어, 얼굴 인식 또는 얼굴 표정 인식). 심층 학습은 비지도 또는 반지도 피처 학습 및 계층적 피처 추출을 위한 효율적인 알고리즘을 제공할 수 있다.
이 분야의 연구는 보다 양호한 표현을 만들고 대규모 데이터로부터 이러한 표현을 학습하는 모델을 생성하도록 시도한다. 표현의 일부는 신경 과학의 발전에서 영감을 받고, 다양한 자극과 뇌의 연관된 신경 반응 사이의 관계를 정의하려고 하는 신경 코딩과 같은 신경계에서의 정보 처리 및 통신 패턴의 해석에 대략 기반을 둔다.
확률 사양 및 네트워크 아키텍처에 따라 심층 아키텍처를 갖는 신경망의 많은 변형이 있으며, 심층 신뢰 신경망(Deep Belief Networks; DBN), 제한된 볼츠만 머신(Restricted Boltzmann Machines; RBM) 및 오토 인코더를 포함하지만 이에 제한되지 않는다. 다른 유형의 심층 신경망인 CNN을 피처 분석에 사용할 수 있다. 실제 구현은 입력 이미지의 크기, 분석될 피처의 수 및 문제의 본질에 따라 다를 수 있다. 본 명세서에 개시된 신경망 외에 다른 계층이 확률적 계산 엔진(202)에 포함될 수 있다.
일 실시예에서, 심층 학습 모델은 기계 학습 모델이다. 기계 학습은 일반적으로 컴퓨터에 명시적으로 프로그래밍되지 않고도 학습할 수 있는 능력을 제공하는 인공 지능(AI) 유형으로 정의될 수 있다. 기계 학습은 새로운 데이터에 노출될 때 성장하고 변화하도록 스스로를 가르칠 수 있는 컴퓨터 프로그램 개발에 중점을 둔다. 기계 학습은 데이터로 학습하고 데이터에 대한 예측을 할 수 있는 알고리즘의 연구 및 구성을 탐구한다. 이러한 알고리즘은 샘플 입력으로 모델을 구축하여 데이터 구동 예측 또는 결정을 내림으로써 엄격하게 정적인 프로그램 명령어를 따르는 것을 극복한다.
일부 실시예들에서, 심층 학습 모델은 생성 모델이다. 생성 모델은 일반적으로 사실상 확률적인 모델로 정의될 수 있다. 다시 말해서, 생성 모델은 순방향 시뮬레이션 또는 규칙 기반 접근 방식을 수행하는 모델이다. 생성 모델은 적절한 훈련 데이터 세트에 기초하여 학습될 수 있다(그 파라미터가 학습될 수 있다는 점에서). 일 실시예에서, 심층 학습 모델은 심층 생성 모델로 구성된다. 예를 들어, 모델은 여러 알고리즘 또는 변환을 수행하는 다중 계층을 포함할 수 있다는 점에서 모델은 심층 학습 아키텍처를 갖도록 구성될 수 있다.
다른 실시예에서, 심층 학습 모델은 신경망으로 구성된다. 추가 실시예에서, 심층 학습 모델은 훈련을 위해 공급된 데이터에 따라 세계를 모델링하는 일련의 가중치를 갖는 심층 신경망일 수 있다. 신경망은 일반적으로 생물학적 뇌가 축색 돌기에 의해 연결된 생물학적 뉴런의 비교적 큰 클러스터를 사용하여 문제를 해결하는 방식을 대략 모델링하는 비교적 큰 신경 유닛 모음을 기반으로 하는 계산적 접근 방식으로 정의될 수 있다. 각각의 신경 유닛은 많은 다른 유닛과 연결되어 있으며, 링크는 연결된 신경 유닛의 활성화 상태에 대한 영향을 강화하거나 억제할 수 있다. 이러한 시스템은 명시적으로 프로그래밍되는 것이 아니라 자가 학습 및 훈련되어 종래의 컴퓨터 프로그램에서 솔루션 또는 피처 검출을 표현하기 어려운 영역에서 탁월하다.
신경망은 통상적으로 다수의 계층으로 구성되며, 신호 경로는 앞에서 뒤로 이동한다. 여러 신경망은 훨씬 더 추상적이지만, 신경망의 목표는 인간의 뇌와 같은 방식으로 문제를 해결하는 것이다. 현대 신경망 프로젝트는 통상적으로 수천에서 수백만 개의 신경 유닛 및 수백만 개의 연결로 작동한다. 신경망은 당 업계에 공지된 임의의 적합한 아키텍처 및/또는 구성을 가질 수 있다.
일 실시예에서, 본 명세서에 개시된 반도체 검사 애플리케이션에 사용되는 심층 학습 모델은 AlexNet(알렉스넷)으로 구성된다. 예를 들어, AlexNet는 다수의 컨볼루션 계층(예를 들어, 5 개)과 회전 및 변환 오프셋을 결정하기 위한 피처를 분석하도록 조합하여 구성되고 훈련된 다수의 완전 연결 계층(예를 들어, 3 개)을 포함한다. 이러한 다른 실시예에서, 본 명세서에 개시된 반도체 검사 애플리케이션에 사용되는 심층 학습 모델은 GoogleNet(구글넷)으로 구성된다. 예를 들어, GoogleNet은 컨볼루션, 풀링과 같은 계층과 회전 및 변환 오프셋을 결정하기 위한 피처를 분석하도록 구성되고 훈련된 본 명세서에서 추가로 설명된 것과 같은 완전 연결 계층을 포함할 수 있다. GoogleNet 아키텍처는 비교적 많은 수의 계층(특히 본 명세서에 설명된 일부 다른 신경망과 비교할 때)을 포함할 수 있지만, 일부 계층은 병렬로 동작할 수 있으며, 서로 병렬로 기능하는 계층 그룹은 일반적으로 인셉션 모듈로 지칭된다. 다른 계층은 순차적으로 동작할 수 있다. 따라서, GoogleNet은 모든 계층이 순차적 구조로 배열되지 않는다는 점에서 본 명세서에 설명된 다른 신경망과 상이하다. 병렬 계층은 Google(구글)의 Inception Network(인셉션 네트워크) 또는 기타 구조와 유사할 수 있다.
추가의 이러한 실시예에서, 본 명세서에 개시된 반도체 검사 애플리케이션에 사용되는 심층 학습 모델은 비주얼 지오메트리 그룹(Visual Geometry Group; VGG) 네트워크로 구성된다. 예를 들어, VGG 네트워크는 컨볼루션 계층의 수를 증가시키면서 아키텍처의 다른 파라미터를 고정시킴으로써 생성되었다. 심도를 증가시키기 위해 컨볼루션 계층을 추가하는 것은 모든 계층에서 상당히 작은 컨볼루션 필터를 사용함으로써 가능하다. 본 명세서에 설명된 다른 신경망과 마찬가지로, VGG 네트워크는 회전 및 변환 오프셋을 결정하기 위한 피처를 분석하도록 생성되고 훈련되었다. VGG 네트워크는 또한 컨볼루션 계층과 완전 연결 계층을 포함한다.
일부 이러한 실시예들에서, 본 명세서에 개시된 반도체 검사 애플리케이션에 사용되는 심층 학습 모델은 심층 잔류 신경망으로 구성된다. 예를 들어, 본 명세서에 설명된 일부 다른 네트워크와 마찬가지로, 심층 잔류 신경망은 컨볼루션 계층 및 완전 연결 계층을 포함할 수 있으며, 이러한 계층은 피처 속성 추출을 위해 결합하여 구성 및 훈련된다. 심층 잔류 신경망에서, 계층은 참조되지 않은 기능을 학습하는 대신, 계층 입력을 참조하여 잔류 기능을 학습하도록 구성된다. 특히, 몇 개의 적층된 계층 각각이 원하는 기본 매핑에 직접 맞기를 바라는 대신, 이러한 계층은 잔류 매핑에 맞도록 명시적으로 허용되며, 이는 바로가기 연결(shortcut connection)이 있는 피드 포워드 신경망에 의해 실현된다. 바로가기 연결은 하나 이상의 계층을 건너 뛰는 연결이다. 심층 잔류 신경망은 컨볼루션 계층을 포함하는 일반 신경망 구조를 취하고, 일반 신경망을 가져와서 이를 잔류 학습 대응물로 바꾸는 바로가기 연결을 삽입함으로써 생성될 수 있다.
추가의 이러한 실시예에서, 본 명세서에 개시된 반도체 검사 애플리케이션에 사용되는 심층 학습 모델은 회전 및 변환 오프셋을 결정하기 위한 피처를 분석하도록 구성된 하나 이상의 완전 연결 계층을 포함한다. 완전 연결 계층은 일반적으로 각 노드가 이전 계층의 각 노드에 연결되는 계층으로 정의될 수 있다. 완전 연결 계층(들)은 컨볼루션 계층(들)에 의해 추출된 피처에 기초하여 분류를 수행할 수 있으며, 이는 본 명세서에서 추가로 설명되는 바와 같이 구성될 수 있다. 완전 연결 계층(들)은 피처 선택 및 분류를 위해 구성된다. 다시 말해서, 완전 연결 계층(들)은 피처 맵에서 피처를 선택하고, 그런 다음 선택된 피처에 기초하여 입력 이미지(들)를 분석한다. 선택된 피처는 피처 맵의 모든 피처(해당되는 경우) 또는 피처 맵의 일부 피처만 포함할 수 있다.
일부 실시예들에서, 심층 학습 모델에 의해 결정된 정보는 심층 학습 모델에 의해 추출된 피처 속성을 포함한다. 이러한 일 실시예에서, 심층 학습 모델은 하나 이상의 컨볼루션 계층을 포함한다. 컨볼루션 계층(들)은 당 업계에 공지된 임의의 적합한 구성을 가질 수 있다. 이러한 방식으로, 심층 학습 모델(또는 심층 학습 모델의 적어도 일부)은 CNN으로 구성될 수 있다. 예를 들어, 심층 학습 모델은 국부 피처를 추출하기 위해, 일반적으로 컨볼루션 및 풀링 계층의 스택인 CNN으로 구성될 수 있다. 본 명세서에 설명된 실시예들은 CNN과 같은 심층 학습 개념을 이용하여 일반적으로 다루기 힘든 표현 반전 문제를 해결할 수 있다. 심층 학습 모델은 당 업계에 공지된 임의의 CNN 구성 또는 아키텍처를 가질 수 있다. 하나 이상의 풀링 계층은 또한 당 업계에 공지된 임의의 적합한 구성(예를 들어, 최대 풀링 계층)을 가질 수 있고, 일반적으로 가장 중요한 피처를 유지하면서 하나 이상의 컨볼루션 계층에 의해 생성된 피처 맵의 치수를 감소시키도록 구성된다.
일반적으로, 본 명세서에 설명된 심층 학습 모델은 훈련된 심층 학습 모델이다. 예를 들어, 심층 학습 모델은 하나 이상의 다른 시스템 및/또는 방법에 의해 이전에 훈련되었을 수 있다. 심층 학습 모델은 이미 생성되어 훈련되고, 그런 다음 모델의 기능은 본 명세서에 설명된 바와 같이 결정되며, 그런 다음 이 모델을 사용하여 심층 학습 모델에 대한 하나 이상의 추가 기능을 수행할 수 있다.
전술한 바와 같이, 본 명세서에서는 심층 학습 시스템의 아키텍처를 설명하기 위해 CNN이 사용되었지만, 본 개시는 CNN으로 제한되지 않는다. 심층 학습 아키텍처의 다른 변형이 실시예들에서 사용될 수 있다. 예를 들어, 오토 인코더, DBN 및 RBM을 사용할 수 있다. 랜덤 포레스트를 사용할 수도 있다.
훈련 데이터가 모델 훈련(예를 들어, CNN 훈련)에 입력될 수 있으며, 이는 임의의 적합한 방식으로 수행될 수 있다. 예를 들어, 모델 훈련은 훈련 데이터를 심층 학습 모델(예를 들어, CNN)에 입력하는 것과, 모델의 출력이 외부 검증 데이터와 동일(또는 실질적으로 동일)할 때까지 모델의 하나 이상의 파라미터를 수정하는 것을 포함할 수 있다. 모델 훈련은 하나 이상의 훈련된 모델을 생성할 수 있고, 이는 모델 선택에 전송될 수 있으며, 모델 선택은 검증 데이터를 사용하여 수행된다. 하나 이상의 훈련된 모델에 입력되는 검증 데이터에 대해 각각의 하나 이상의 훈련된 모델에 의해 생성된 결과는 검증 데이터와 비교되어 어떤 모델이 최상의 모델인지 결정할 수 있다. 예를 들어, 검증 데이터와 가장 근접하게 일치하는 결과를 생성하는 모델이 최상의 모델로 선택될 수 있다. 그런 다음, 선택된 모델(예를 들어, 최상의 모델)의 모델 평가에 테스트 데이터가 사용될 수 있다. 모델 평가는 임의의 적합한 방식으로 수행될 수 있다. 최상의 모델이 모델 배포로 전송될 수도 있고, 모델 배포에서 최상의 모델은 사용(훈련 후 모드)을 위해 반도체 검사 도구에 전송될 수 있다.
일 실시예에서, 확률적 계산 엔진은 식별된 샘플로 훈련된 모델을 포함한다. 모델은 새로운 데이터로 검증될 수 있으며, 이는 또한 모델을 지속적으로 훈련시키는 데에도 사용될 수 있다. 모델이 안정화되면 훈련이 종료될 수 있다. 예를 들어, 확률적 계산 엔진은 특정 계층, 패턴 또는 애플리케이션에 가장 유용할 수 있는 입력으로 훈련된다. 확률을 변조하는 변수와 관련된 입력은 확률적 계산 엔진을 훈련하는 데 더 유용할 수 있다. 여기에는 노출 조건, 패턴 레이아웃, 피치 또는 CD가 포함될 수 있다. 여기에는 LER/LWR 또는 설계를 사용하여 계산된 특정 결함 속성도 포함될 수 있다. 그런 다음, 주성분 분석(Primary Component Analysis; PCA)과 같은 표준 방법을 사용하여 치수를 절단함으로써 이미지를 사용할 수도 있다. 그런 다음, 확률적 계산 엔진은 해당 특정 계층, 패턴 또는 애플리케이션에 사용된다.
도 3은 시스템(300)의 일 실시예의 블록도이다. 시스템(300)은 웨이퍼(304)의 이미지를 생성하도록 구성된 웨이퍼 검사 도구(전자 칼럼(301)을 포함함)를 포함한다.
웨이퍼 검사 도구는 적어도 에너지 소스 및 검출기를 포함하는 출력 획득 서브시스템을 포함한다. 출력 획득 서브시스템은 전자 빔 기반 출력 획득 서브시스템일 수 있다. 예를 들어, 일 실시예에서, 웨이퍼(304)에 지향된 에너지는 전자를 포함하고, 웨이퍼(304)로부터 검출된 에너지는 전자를 포함한다. 이러한 방식으로, 에너지 소스는 전자 빔 소스일 수 있다. 도 3에 도시된 이러한 하나의 실시예에서, 출력 획득 서브시스템은 컴퓨터 서브시스템(302)에 결합된 전자 칼럼(301)을 포함한다. 스테이지(310)가 웨이퍼(304)를 홀딩할 수 있다.
또한, 도 3에 도시된 바와 같이, 전자 칼럼(301)은 하나 이상의 요소(305)에 의해 웨이퍼(304)에 포커싱되는 전자를 발생시키도록 구성된 전자 빔 소스(303)를 포함한다. 전자 빔 소스(303)는, 예를 들어, 캐소드 소스 또는 이미터 팁을 포함할 수 있다. 하나 이상의 요소(305)는, 예를 들어, 건 렌즈, 애노드, 빔 제한 조리개, 게이트 밸브, 빔 전류 선택 조리개, 대물렌즈 및 스캐닝 서브시스템을 포함할 수 있으며, 이들 모두는 당 업계에 공지된 임의의 적합한 요소를 포함할 수 있다.
웨이퍼(304)로부터 반환된 전자(예를 들어, 2차 전자)가 하나 이상의 요소(306)에 의해 검출기(307)에 포커싱될 수 있다. 하나 이상의 요소(306)는, 예를 들어, 스캐닝 서브시스템을 포함할 수 있으며, 이는 요소(들)(305)에 포함된 스캐닝 서브시스템과 동일할 수 있다.
전자 칼럼(301)은 또한 당 업계에 공지된 임의의 다른 적합한 요소를 포함할 수 있다.
도 3에서는 전자가 경사 입사각으로 웨이퍼(304)에 지향되고 다른 경사 각도로 웨이퍼(304)로부터 산란되도록 전자 칼럼(301)이 구성되는 것으로 도시되어 있지만, 전자 빔은 임의의 적합한 각도로 웨이퍼(304)에 지향되고 웨이퍼(304)로부터 산란될 수 있다. 또한, 전자 빔 기반 출력 획득 서브시스템은 (예를 들어, 상이한 조명 각도, 수집 각도 등으로) 웨이퍼(304)의 이미지를 생성하기 위해 다중 모드를 사용하도록 구성될 수 있다. 전자 빔 기반 출력 획득 서브시스템의 다중 모드는 출력 획득 서브시스템의 임의의 이미지 생성 파라미터에서 상이할 수 있다.
컴퓨터 서브시스템(302)은 위에서 설명된 바와 같이 검출기(307)에 결합될 수 있다. 검출기(307)는 웨이퍼(304)의 표면으로부터 반환된 전자를 검출하여 웨이퍼(304)의 전자 빔 이미지를 형성할 수 있다. 전자 빔 이미지는 임의의 적합한 전자 빔 이미지를 포함할 수 있다. 컴퓨터 서브시스템(302)은 검출기(307)의 출력 및/또는 전자 빔 이미지를 사용하여 본 명세서에 설명된 기능들 중 임의의 기능을 수행하도록 구성될 수 있다. 컴퓨터 서브시스템(302)은 본 명세서에 설명된 임의의 추가의 단계(들)를 수행하도록 구성될 수 있다. 도 3에 도시된 출력 획득 서브시스템을 포함하는 시스템(300)은 본 명세서에 설명된 바와 같이 또한 구성될 수 있다.
도 3은 본 명세서에서 설명된 실시예들에서 사용될 수 있는 전자 빔 기반 출력 획득 서브시스템의 구성을 일반적으로 도시하기 위해 본 명세서에 제공된 것임을 유념한다. 본 명세서에서 설명된 전자 빔 기반 출력 획득 서브시스템 구성은 상업적 출력 획득 시스템을 설계할 때 일반적으로 수행되는 바와 같이 출력 획득 서브시스템의 성능을 최적화하도록 변경될 수 있다. 또한, 본 명에서에 설명된 시스템은 기존 시스템을 사용하여 (예를 들어, 본 명세서에 설명된 기능을 기존 시스템에 추가함으로써) 구현될 수 있다. 이러한 일부 시스템의 경우, 본 명세서에 설명된 방법은 (예를 들어, 시스템의 다른 기능에 더하여) 시스템의 선택적 기능으로서 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 완전히 새로운 시스템으로 설계될 수 있다.
출력 획득 서브시스템이 전자 빔 기반 출력 획득 서브시스템인 것으로서 위에서 설명되었지만, 출력 획득 서브시스템은 이온 빔 기반 출력 획득 서브시스템일 수 있다. 이러한 출력 획득 서브시스템은 전자 빔 소스가 당 업계에 공지된 임의의 적합한 이온 빔 소스로 대체될 수 있다는 것을 제외하고는, 도 3에 도시된 바와 같이 구성될 수 있다. 또한, 출력 획득 서브시스템은 상업적으로 사용 가능한 포커싱 이온 빔(focused ion beam; FIB) 시스템, 헬륨 이온 현미경(helium ion microscopy; HIM) 시스템, 및 2차 이온 질량 분광기(secondary ion mass spectroscopy; SIMS) 시스템 내에 포함된 것과 같은 임의의 다른 적합한 이온 빔 기반 출력 획득 서브시스템일 수 있다.
컴퓨터 서브시스템(302)은 프로세서(308) 및 전자 데이터 저장 유닛(309)을 포함한다. 프로세서(308)는 마이크로 프로세서, 마이크로 컨트롤러 또는 다른 디바이스를 포함할 수 있다. 프로세서(308)는 확률적 계산 엔진(202)의 실시예를 포함할 수 있다. 전자 데이터 저장 유닛(309)은 전자 데이터 저장 유닛(201)의 실시예를 포함할 수 있거나 그 실시예일 수 있다.
컴퓨터 서브시스템(302)은 프로세서(308)가 출력을 수신할 수 있도록 임의의 적합한 방식으로 (예를 들어, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 시스템(300)의 컴포넌트에 결합될 수 있다. 프로세서(308)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 웨이퍼 검사 도구는 프로세서(308)로부터 명령어 또는 기타 정보를 수신할 수 있다. 프로세서(308) 및/또는 전자 데이터 저장 유닛(309)은 선택적으로 다른 웨이퍼 검사 도구, 웨이퍼 계측 도구 또는 웨이퍼 검토 도구(도시되지 않음)와 전자 통신할 수 있어 추가 정보를 수신하거나 명령어를 전송할 수 있다.
프로세서(308)는 검출기(307)와 같은 웨이퍼 검사 도구와 전자 통신한다. 프로세서(308)는 검출기(307)로부터의 측정을 사용하여 생성된 이미지를 처리하도록 구성될 수 있다. 예를 들어, 프로세서는 방법(100)의 실시예들을 수행할 수 있다.
본 명세서에 설명된 컴퓨터 서브시스템(302), 다른 시스템(들) 또는 다른 서브시스템(들)은 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인 프레임 컴퓨터 시스템, 워크 스테이션, 네트워크 기기, 인터넷 기기 또는 다른 디바이스를 포함하는 다양한 시스템의 일부일 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당 업계에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 고속 처리 및 소프트웨어를 갖는 플랫폼을 독립형 또는 네트워크형 도구로서 포함할 수 있다.
프로세서(308) 및 전자 데이터 저장 유닛(309)은 시스템(300) 또는 다른 디바이스 내에 또는 다른 부분에 배치될 수 있다. 예를 들어, 프로세서(308) 및 전자 데이터 저장 유닛(309)은 독립형 제어 유닛의 일부이거나 중앙 집중식 품질 제어 유닛에 있을 수 있다. 다수의 프로세서(308) 또는 전자 데이터 저장 유닛(309)이 사용될 수 있다.
프로세서(308)는 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수 있다. 또한, 본 명세서에 설명된 바와 같은 기능이 하나의 유닛에 의해 수행될 수 있거나, 상이한 컴포넌트들 간에 분할될 수 있으며, 각각의 컴포넌트는 결국 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 프로세서(308)가 다양한 방법 및 기능을 구현하기 위한 프로그램 코드 또는 명령어는 전자 데이터 저장 유닛(309) 내의 메모리 또는 다른 메모리와 같은 판독 가능 저장 매체에 저장될 수 있다.
시스템(300)이 하나 이상의 컴퓨터 서브시스템(302)을 포함하는 경우, 상이한 서브시스템은 이미지, 데이터, 정보, 명령어 등이 서브시스템 간에 전송될 수 있도록 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당 업계에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가 서브시스템(들)에 결합될 수 있다. 이러한 서브시스템 중 2 개 이상이 또한 공유된 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
프로세서(308)는 시스템(300)의 출력 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예를 들어, 프로세서(308)는 출력을 전자 데이터 저장 유닛(309) 또는 다른 저장 매체에 전송하도록 구성될 수 있다. 프로세서(308)는 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
프로세서(308) 또는 컴퓨터 서브시스템(302)은 결함 검토 시스템, 검사 시스템, 계측 시스템, 또는 일부 다른 유형의 시스템의 일부일 수 있다. 따라서, 본 명세서에 개시된 실시예들은 상이한 애플리케이션에 적합한 다소 상이한 능력을 갖는 시스템에 대해 다수의 방식으로 조정될 수 있는 일부 구성을 설명한다.
시스템이 하나 이상의 서브시스템을 포함하는 경우, 상이한 서브시스템은 이미지, 데이터, 정보, 명령어 등이 서브시스템 간에 전송될 수 있도록 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당 업계에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가 서브시스템(들)에 결합될 수 있다. 이러한 서브시스템 중 2 개 이상이 또한 공유된 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
프로세서(308)는 본 명세서에 설명된 실시예들 중 임의의 실시예에 따라 구성될 수 있다. 프로세서(308)는 또한 시스템(300)의 출력을 사용하거나 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가 단계를 수행하도록 구성될 수 있다.
프로세서(308)는 당 업계에 공지된 임의의 방식으로 시스템(300)의 다양한 컴포넌트 또는 서브시스템 중 임의의 것에 통신 가능하게 결합될 수 있다. 더욱이, 프로세서(308)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템으로부터 데이터 또는 정보(예를 들어, 검토 도구와 같은 검사 시스템의 검사 결과, 설계 데이터를 포함하는 원격 데이터베이스 등)를 수신 및/또는 획득하도록 구성될 수 있다. 이러한 방식으로, 전송 매체는 프로세서(308)와 시스템(300)의 다른 서브시스템 또는 시스템(300) 외부의 시스템 사이의 데이터 링크로서의 역할을 할 수 있다.
본 명세서에 개시된 시스템(300) 및 방법의 다양한 단계, 기능 및/또는 동작은 전자 회로, 로직 게이트, 멀티플렉서, 프로그램 가능 로직 디바이스, ASIC, 아날로그 또는 디지털 제어부/스위치, 마이크로 컨트롤러 또는 컴퓨팅 시스템 중 하나 이상에 의해 수행된다. 본 명세서에 설명된 것과 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통해 전송되거나 이에 저장될 수 있다. 캐리어 매체는 읽기 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 예를 들어, 본 개시 내용 전체에 걸쳐 설명된 다양한 단계는 단일 프로세서(308)(또는 컴퓨터 서브시스템(302)) 또는 대안적으로 다수의 프로세서(308)(또는 다수의 컴퓨터 서브시스템(302))에 의해 수행될 수 있다. 더욱이, 시스템(300)의 상이한 서브시스템은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수 있다. 그러므로, 상기 설명은 본 개시에 대한 제한으로 해석되어서는 안 되고, 단지 예시로서 해석되어야 한다.
추가 실시예는 프로세서 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 특히, 프로세서(308)와 같은 프로세서는 실행 가능한 프로그램 명령어를 포함하는 전자 데이터 저장 유닛(309)과 같은 비일시적 컴퓨터 판독 가능 매체와 전자 데이터 저장 매체 내의 메모리에 결합될 수 있다. 컴퓨터 구현 방법은 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 예를 들어, 프로세서(308)는 방법(100)의 단계들의 일부 또는 전부를 수행하도록 프로그래밍될 수 있다. 전자 데이터 저장 유닛(309)의 메모리는 자기 또는 광 디스크, 자기 테이프 또는 당 업계에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수 있다.
시스템(300)과 관련하여 개시되었지만, 광학 또는 x선 시스템이 또한 방법(100) 또는 확률적 계산 엔진(202)에 대한 이미지 또는 입력을 생성하는 데 사용될 수 있다.
방법의 각각의 단계는 본 명세서에서 설명된 바와 같이 수행될 수 있다. 방법은 또한 본 명세서에서 설명된 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 단계는 본 명세서에서 설명된 임의의 실시예에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 게다가, 위에서 설명된 방법은 본 명세서에 설명된 임의의 시스템 실시예에 의해 수행될 수 있다.
본 개시가 하나 이상의 특정 실시예들에 관하여 설명되었지만, 본 개시의 범위를 벗어나지 않고 본 개시의 다른 실시예들이 이루어질 수 있음을 이해할 것이다. 따라서, 본 개시는 첨부된 청구범위 및 그것의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.

Claims (20)

  1. 시스템에 있어서,
    입력을 제공하는 반도체 검사 도구 또는 반도체 검토 도구;
    공지된 확률적 행동 및 공지된 공정 계측 변화를 갖는 데이터베이스를 포함하는 전자 데이터 저장 유닛; 및
    상기 전자 데이터 저장 유닛과 전자 통신하는 확률적 계산 엔진
    을 포함하고, 상기 확률적 계산 엔진은:
    상기 반도체 검사 도구 또는 상기 반도체 검토 도구로부터 상기 입력을 수신하고;
    상기 입력으로부터 비정상 위치 및 패턴 변화를 결정하며;
    상기 입력으로부터 확률적 불량을 결정하도록 구성되는 것인, 시스템.
  2. 제 1 항에 있어서, 상기 반도체 검사 도구 또는 상기 반도체 검토 도구는 전자 빔을 사용하는 것인, 시스템.
  3. 제 1 항에 있어서, 상기 반도체 검사 도구는 광자 빔을 사용하는 것인, 시스템.
  4. 제 1 항에 있어서, 상기 입력은 계측 규칙, 결함 규칙, 설계 규칙, 웨이퍼 레벨 데이터, 수율 분석, 장비 데이터, 고장 진단, 또는 마스크 변화, 중 하나 이상을 포함하는 것인, 시스템.
  5. 제 1 항에 있어서, 상기 확률적 계산 엔진은 또한 상기 입력으로부터 불량률을 결정하도록 구성되는 것인, 시스템.
  6. 제 1 항에 있어서, 상기 확률적 계산 엔진은 또한 상기 입력으로부터 임계 피처의 불량 확률을 결정하도록 구성되는 것인, 시스템.
  7. 제 1 항에 있어서, 상기 확률적 계산 엔진은 또한 상기 입력으로부터 무작위 결함 및 비확률적 불량을 결정하도록 구성되는 것인, 시스템.
  8. 제 1 항에 있어서, 상기 확률적 계산 엔진은 신경망에서 실행되는 것인, 시스템.
  9. 방법에 있어서,
    확률적 계산 엔진에서 반도체 검사 도구 또는 반도체 검토 도구로부터 입력을 수신하는 단계;
    상기 확률적 계산 엔진을 사용하여 상기 입력으로부터 비정상 위치 및 패턴 변화를 결정하는 단계; 및
    상기 확률적 계산 엔진을 사용하여 상기 입력으로부터 확률적 불량을 결정하는 단계
    를 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 확률적 불량과 연관된 확률적 피처를 플래그로 표시하는(flagging) 단계
    를 더 포함하는 방법.
  11. 제 10 항에 있어서,
    상기 확률적 피처의 검사를 수행하는 단계
    를 더 포함하는 방법.
  12. 제 11 항에 있어서,
    상기 검사 결과에 기초하여 상기 확률적 피처를 확인하는 단계
    를 더 포함하는 방법.
  13. 제 9 항에 있어서,
    상기 반도체 검사 도구 또는 상기 반도체 검토 도구로 반도체 웨이퍼를 이미징하는 단계
    를 더 포함하고, 상기 반도체 검사 도구 또는 상기 반도체 검토 도구는 전자 빔을 사용하는 것인, 방법.
  14. 제 9 항에 있어서,
    상기 반도체 검사 도구로 반도체 웨이퍼를 이미징하는 단계
    를 더 포함하고, 상기 반도체 검사 도구는 광자 빔을 사용하는 것인, 방법.
  15. 제 9 항에 있어서, 상기 입력은 계측 규칙, 결함 규칙, 설계 규칙, 웨이퍼 레벨 데이터, 수율 분석, 장비 데이터, 고장 진단, 또는 마스크 변화, 중 하나 이상을 포함하는 것인, 방법.
  16. 제 9 항에 있어서,
    상기 확률적 계산 엔진을 사용하여 상기 입력으로부터 불량률을 결정하는 단계
    를 더 포함하는 방법.
  17. 제 9 항에 있어서,
    상기 확률적 계산 엔진을 사용하여 상기 입력으로부터 임계 피처의 불량 확률을 결정하는 단계
    를 더 포함하는 방법.
  18. 제 9 항에 있어서,
    상기 확률적 계산 엔진을 사용하여 상기 입력으로부터 무작위 결함 및 비확률적 불량을 결정하는 단계
    를 더 포함하는 방법.
  19. 제 9 항에 있어서, 상기 확률적 계산 엔진은 신경망에서 실행되는 것인, 방법.
  20. 제 9 항의 방법을 실행하기 위해 프로세서에 지시하도록 구성된 프로그램을 저장한 비일시적 컴퓨터 판독 가능 매체.
KR1020217009719A 2018-09-07 2019-09-05 반도체 제조에서 확률적 불량 메트릭의 사용 KR102513715B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862728708P 2018-09-07 2018-09-07
US62/728,708 2018-09-07
US16/241,467 2019-01-07
US16/241,467 US10818001B2 (en) 2018-09-07 2019-01-07 Using stochastic failure metrics in semiconductor manufacturing
PCT/US2019/049830 WO2020051386A1 (en) 2018-09-07 2019-09-05 Using stochastic failure metrics in semiconductor manufacturing

Publications (2)

Publication Number Publication Date
KR20210042997A true KR20210042997A (ko) 2021-04-20
KR102513715B1 KR102513715B1 (ko) 2023-03-23

Family

ID=69720343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009719A KR102513715B1 (ko) 2018-09-07 2019-09-05 반도체 제조에서 확률적 불량 메트릭의 사용

Country Status (6)

Country Link
US (1) US10818001B2 (ko)
EP (1) EP3847689A4 (ko)
KR (1) KR102513715B1 (ko)
CN (2) CN117334609A (ko)
TW (1) TWI782229B (ko)
WO (1) WO2020051386A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304178B2 (en) * 2015-09-18 2019-05-28 Taiwan Semiconductor Manfacturing Company, Ltd. Method and system for diagnosing a semiconductor wafer
US11187992B2 (en) * 2017-10-23 2021-11-30 Applied Materials, Inc. Predictive modeling of metrology in semiconductor processes
JP7173937B2 (ja) 2019-08-08 2022-11-16 株式会社日立ハイテク 荷電粒子線装置
JP7159128B2 (ja) 2019-08-08 2022-10-24 株式会社日立ハイテク 荷電粒子線装置
US11301977B2 (en) * 2020-04-10 2022-04-12 General Electric Company Systems and methods for automatic defect recognition
CN113158984B (zh) * 2021-05-18 2022-06-17 石家庄铁道大学 基于复Morlet小波和轻量级卷积网络的轴承故障诊断方法
US11614480B2 (en) * 2021-06-08 2023-03-28 Kla Corporation System and method for Z-PAT defect-guided statistical outlier detection of semiconductor reliability failures
WO2023002673A1 (ja) * 2021-07-20 2023-01-26 コニカミノルタ株式会社 解析装置、解析システム、解析方法、および解析プログラム
US20230326710A1 (en) * 2022-04-06 2023-10-12 Kla Corporation Screening edge placement uniformity wafer stochastics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093674A (ko) * 2000-03-28 2001-10-29 니시무로 타이죠 반도체검사장치, 반도체결함해석장치,반도체설계데이터수정장치, 반도체검사방법,반도체결함해석방법, 반도체설계데이터수정방법 및컴퓨터판독가능한 기록매체
JP2004117229A (ja) * 2002-09-27 2004-04-15 Hitachi Ltd 欠陥データ解析方法及びその装置並びにレビューシステム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738979D1 (de) * 1996-03-19 2008-10-23 Hitachi Ltd Prozesssteuerungssystem
DE10011200A1 (de) * 2000-03-08 2001-09-13 Leica Microsystems Verfahren zur Bewertung von Strukturfehlern auf einer Waferoberfläche
JP3996774B2 (ja) * 2002-01-09 2007-10-24 株式会社日立ハイテクノロジーズ パターン欠陥検査方法及びパターン欠陥検査装置
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
TWI469235B (zh) * 2007-08-20 2015-01-11 Kla Tencor Corp 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法
JP6185693B2 (ja) * 2008-06-11 2017-08-23 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
US8826209B2 (en) * 2011-06-30 2014-09-02 Synopsys, Inc. Automated inline defect characterization
NL2009982A (en) 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
US9330987B2 (en) 2013-09-09 2016-05-03 Hermes-Microvision, Inc. Hot spot identification, inspection, and review
CN105992975B (zh) * 2014-02-11 2018-06-01 Asml荷兰有限公司 用于计算任意图案的随机变化的模型
WO2015139951A1 (en) 2014-03-18 2015-09-24 Asml Netherlands B.V. Pattern placement error aware optimization
CN104022050A (zh) * 2014-04-22 2014-09-03 上海华力微电子有限公司 一种晶圆批次中重复位置缺陷的检测方法
US11094502B2 (en) * 2015-12-24 2021-08-17 Asml Netherlands B.V. Method and apparatus for inspection
US10181185B2 (en) * 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US11802763B2 (en) * 2016-09-01 2023-10-31 Hitachi High-Tech Corporation Pattern measurement device and computer program
US10365617B2 (en) * 2016-12-12 2019-07-30 Dmo Systems Limited Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
US10474042B2 (en) * 2017-03-22 2019-11-12 Kla-Tencor Corporation Stochastically-aware metrology and fabrication
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
US10733744B2 (en) * 2017-05-11 2020-08-04 Kla-Tencor Corp. Learning based approach for aligning images acquired with different modalities

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093674A (ko) * 2000-03-28 2001-10-29 니시무로 타이죠 반도체검사장치, 반도체결함해석장치,반도체설계데이터수정장치, 반도체검사방법,반도체결함해석방법, 반도체설계데이터수정방법 및컴퓨터판독가능한 기록매체
JP2004117229A (ja) * 2002-09-27 2004-04-15 Hitachi Ltd 欠陥データ解析方法及びその装置並びにレビューシステム

Also Published As

Publication number Publication date
CN112703587A (zh) 2021-04-23
KR102513715B1 (ko) 2023-03-23
TWI782229B (zh) 2022-11-01
US20200082523A1 (en) 2020-03-12
CN117334609A (zh) 2024-01-02
US10818001B2 (en) 2020-10-27
WO2020051386A1 (en) 2020-03-12
EP3847689A4 (en) 2022-06-22
EP3847689A1 (en) 2021-07-14
TW202024608A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
KR102513715B1 (ko) 반도체 제조에서 확률적 불량 메트릭의 사용
TWI773888B (zh) 訓練用於低解析度影像中之缺陷偵測之神經網路
KR102466582B1 (ko) 결함 분류기 트레이닝을 위한 능동적 학습
KR102384125B1 (ko) 웨이퍼 상에서 검출되는 결함에서 주목하는 결함 및 방해물의 식별
TWI710763B (zh) 經組態以偵測一樣品上之缺陷之系統及用於偵測一樣品上之缺陷之電腦實施方法
US11580375B2 (en) Accelerated training of a machine learning based model for semiconductor applications
US10679333B2 (en) Defect detection, classification, and process window control using scanning electron microscope metrology
JP7216822B2 (ja) 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用
JP2019537839A (ja) 半導体用途向けに構成された深層学習モデルのための診断システムおよび方法
IL259705A (en) Accelerated training of machine model based on learning for semiconductor applications
US11694327B2 (en) Cross layer common-unique analysis for nuisance filtering
WO2022066489A1 (en) Interpretable deep learning-based defect detection and classification

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant