CN117334609A - 在半导体制造中使用随机故障度量 - Google Patents

在半导体制造中使用随机故障度量 Download PDF

Info

Publication number
CN117334609A
CN117334609A CN202311421942.2A CN202311421942A CN117334609A CN 117334609 A CN117334609 A CN 117334609A CN 202311421942 A CN202311421942 A CN 202311421942A CN 117334609 A CN117334609 A CN 117334609A
Authority
CN
China
Prior art keywords
random
inspection tool
input
semiconductor inspection
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311421942.2A
Other languages
English (en)
Inventor
W-S·R·李恩
K·沙赫
A·帕克
A·克罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN117334609A publication Critical patent/CN117334609A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本申请涉及在半导体制造中使用随机故障度量。随机计算引擎从半导体检验工具或半导体检视工具接收输入。所述随机计算引擎从所述输入确定异常位置及图案变化且从所述输入确定随机故障。与所述随机计算引擎连接的电子数据存储单元可包含具有已知随机行为及已知过程计量变化的数据库。所述随机计算引擎可标记随机特征，确定故障率，或确定故障概率。

Description

在半导体制造中使用随机故障度量
分案申请的相关信息
本申请是申请日为2019年9月5日、申请号为201980058091.5、发明名称为“在半导体制造中使用随机故障度量”的发明专利申请的分案申请。
相关申请案的交叉参考
本申请案主张2018年9月7日申请且经让与的第62/728,708号美国临时专利申请案的优先权，所述案的揭示内容特此以引用的方式并入。
技术领域
本发明涉及半导体检验及计量。
背景技术
半导体制造产业的演进对良率管理及特定来说，计量及检验系统提出更高要求。临界尺寸继续收缩，而产业需要减少用于实现高良率、高价值生产的时间。最小化从检测到良率问题到解决所述问题的总时间确定半导体制造商的投资回报率。
制造例如逻辑及存储器装置的半导体装置通常包含使用大量制造过程处理半导体晶片以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从分划板转印到布置于半导体晶片上的光致抗蚀剂的半导体制造过程。半导体制造过程的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可以一布置制造于单个半导体晶片上且接着被分成个别半导体装置。
在半导体制造期间的各个步骤使用检验过程以检测晶片上的缺陷以促进制造过程中的更高良率及因此更高利润。检验始终是制造半导体装置(例如集成电路(IC))的重要部分。然而，随着半导体装置的尺寸减小，检验对于可接受半导体装置的成功制造变得更为重要，这是因为较小缺陷可引起装置故障。例如，随着半导体装置的尺寸减小，具有减小的大小的缺陷的检测已变得必要，这是因为相对小缺陷可引起半导体装置中的非所要像差。
在半导体制造期间的各个步骤还使用计量过程以监测且控制过程。计量过程与检验过程不同之处在于：不同于其中在晶片上检测缺陷的检验过程，计量过程用于测量无法使用现存检验工具确定的晶片的一或多个特性。计量过程可用于测量晶片的一或多个特性，使得可从所述一或多个特性确定过程的性能。例如，计量过程可测量在过程期间形成于晶片上的特征的尺寸(例如，线宽、厚度等)。另外，如果晶片的一或多个特性是不可接受的(例如，在所述特性的预定范围之外)，那么可使用晶片的一或多个特性的测量以更改过程的一或多个参数使得由工艺制造的额外晶片具有可接受特性。
缺陷分类通常无法仅基于由晶片检验工具产生的图像或信息执行。在这些例子中，可使用缺陷检视工具产生额外信息且接着基于所述额外信息确定缺陷分类。在一些此类例子中，由光学缺陷寻找设备寻找的缺陷可使用高分辨率扫描电子显微镜(SEM)检视工具检视。然而，缺陷检视还可使用基于光学的系统执行。例如，可执行基于激光的缺陷检视以验证由光学检验检测的缺陷群体。
随着曝光剂量减小且抗蚀剂尺寸收缩到小于约一百纳米，随机抗蚀剂效应及临界尺寸扫描电子显微镜对抗蚀剂图像的效应变得不可忽略。减小光刻期间的照明的波长归因于增加的光子能量(例如，照明的光子能量与波长成反比或与频率成正比)而减小使用给定剂量的辐射曝光样品所需的来自照明源的光子的数目。减小入射于样品上的光子的数目可增加光子散粒噪声(PSN)，与样品的给定体积中的光子的吸收的不确定性相关的自然发生的现象。PSN的影响对于具有与这些光刻过程相关联的较低数目个光子的EUV尤其成问题。随着待制造的特征的大小接近抗蚀剂(例如，光酸产生器(PAG))中的光敏分子的大小，光敏分子在抗蚀剂中的随机分布可引入与样品的给定体积中的光子的吸收相关联的额外不确定性。因此，与光子吸收相关联的随机噪声可为光子统计学及抗蚀剂相互作用项的复合卷积。因此，即使在标称上相同的制造条件下，某些制造缺陷仍可随机发生。随机缺陷正在变为先进设计规则的问题。随机缺陷本质上是随机的，但其被视为影响具有较高频率的弱图案(或热点)。剂量改变是随机故障趋于最敏感的变量，但其频率可受改变的剂量、光学近接校正(OPC)、临界尺寸(CD)、设计或节距影响。当在标称上相同的条件下场内的多个位置处、跨单个晶片上的多个场的给定位置处或跨多个晶片的样品上的给定位置处制造标称上相同的结构时，随机发生的制造缺陷或随机缺陷可以特定概率发生。
随机缺陷可提出制造环境中的多个挑战。通常，可假定缺陷为确定性，使得当根据包含待制造于样品上的元件的图案及曝光参数的已知生产配方制造时，已知缺陷将持续存在。例如，工艺窗合格性检定(PWQ)通常识别在曝光条件下降到工艺窗之外时始终发生的工艺限制缺陷。例如，工艺窗可界定对沿着光刻工具的光学轴的样品的位置(例如，样品的焦点位置)相关联的散焦或来自曝光期间入射于样品上的照明源的能量的剂量的限制。因此，在给定曝光条件下并非始终发生的随机缺陷的存在可将不确定性引入典型PWQ算法中。
用于确定随机故障的先前技术使用随机行为的经验特性或识别。这些先前技术手动地比较故障的各个位置且通过比较在高到低剂量调制下的故障率。还需要将非随机性与随机故障手动地分离。这些先前技术能够涵盖较大晶片区域，可仅涵盖有限数目个关键特征且不使用检验系统或良率管理软件的直接输出。将随机故障度量定义为故障关键特征的总数除以经检验关键特征的总数。基于SEM图像的脱机分析通常还无法以适时方式涵盖大量关键特征。当确定随机故障时，先前技术还未考虑设计。
因此，需要用于确定随机故障的经改进系统及技术。
发明内容
在第一实施例中提供一种系统。所述系统包括：半导体检验工具或半导体检视工具，其提供输入；及电子数据存储单元，其包含具有已知随机行为及已知过程计量变化的数据库。随机计算引擎与所述电子数据存储单元电子通信且经配置以从所述半导体检验工具或所述半导体检视工具接收所述输入；从所述输入确定异常位置及图案变化；及从所述输入确定随机故障。
所述半导体检验工具或所述半导体检视工具可使用电子束或光子束。
所述输入可包含计量规则、缺陷规则、设计规则、晶片级数据、良率分析、设备数据、故障诊断或掩模变化的一或多者。
所述随机计算引擎可进一步经配置以从所述输入确定故障率。
所述随机计算引擎可进一步经配置以从所述输入确定关键特征的故障概率。
所述随机计算引擎可进一步经配置以从所述输入确定随机缺陷及非随机故障。
所述随机计算引擎可在神经网络上运行。
在第二实施例中提供一种方法。所述方法包括在随机计算引擎处从半导体检验工具或半导体检视工具接收输入。使用所述随机计算引擎从所述输入确定异常位置及图案变化。使用所述随机计算引擎从所述输入确定随机故障。
所述方法可包含标记与所述随机故障相关联的随机特征。在例子中，执行所述随机特征的检验。此可进一步包含基于所述检验的结果验证所述随机特征。
所述方法可包含运用使用电子束的半导体检验工具或半导体检视工具来使半导体晶片成像。
所述方法可包含运用使用光子束的半导体检验工具来使半导体晶片成像。
所述输入可包含计量规则、缺陷规则、设计规则、晶片级数据、良率分析、设备数据、故障诊断或掩模变化的一或多者。
所述方法可包含使用所述随机计算引擎从所述输入确定故障率。
所述方法可包含使用所述随机计算引擎从所述输入确定关键特征的故障概率。
所述方法可包含使用所述随机计算引擎从所述输入确定随机缺陷及非随机故障。
所述随机计算引擎可在神经网络上运行。
非暂时性计算机可读媒体可存储经配置以指示处理器执行第二实施例的方法的程序。
附图说明
为了更全面理解本发明的性质及目标，应结合随附图式参考以下详细描述，其中：
图1是根据本发明的方法的流程图；
图2是根据本发明的系统的框图；
图3是根据本发明的半导体检验工具的框图；
图4说明随机特征的实例；及
图5说明随机热点。
具体实施方式
虽然将依据特定实施例描述所主张标的物，但其它实施例(包含不提供本文中陈述的全部益处及特征的实施例)也在本发明的范围内。可做出各种结构、逻辑、过程步骤及电子改变而不脱离本发明的范围。因此，本发明的范围仅通过参考随附权利要求书界定。
本文中揭示的实施例使用集成电路(IC)设计文件以导引检验。IC设计文件可用于进行光学及/或电子束检验的分析以输出半导体制造过程的随机故障度量。IC设计文件还可用于提供来自检验系统或良率管理软件的直接输出。
为了以统计显著性获得给定特征的合理随机故障率，通常需要大区域检验。随机事件通常是低概率事件。例如，在有效良率的情况下，随机事件可为一万亿中一次故障。特征尺寸(例如，临界尺寸)分布通常是非正常的，其具有偏斜尾部。可标记尾部事件(7σ)且接着可计算描述故障的各种度量。传统基于CD SEM、检视SEM或甚至缓慢检验SEM的涵盖范围不足以用于检测7σ事件。此外，随机事件是复杂的且可为基于不良理解的关系。可代替性地使用设计集成、光学检验耦合的快速SEM检视或检验系统以计算随机故障率。此将提供样品的较大涵盖范围、较高处理能力且并入IC设计。
并入各种数据源以及用于计算随机故障概率的缺陷检验数据可用于确定随机故障。这些数据源包含(例如)CD、节距、线边缘粗糙度(LER)、线宽粗糙度(LWR)、表面粗糙度、曝光焦点、曝光剂量、光掩模测量、设计背景或其它参数。数据源可用于与缺陷或计量数据相互关联以识别变化源。将这些源放在一个位置可在使设计或过程系统与随机缺陷分离时提供帮助。
图1是方法100的流程图。在101处，在随机计算引擎处从半导体检验工具或半导体检视工具接收输入。输入可包含计量规则、缺陷规则、设计规则、晶片级数据(例如，随机缺陷及设计热点的潜在位置)、良率分析(例如，总影响)、设备数据、故障诊断或掩模变化的一或多者。输入还可包含例如(举例来说)CD、节距、LER、LWR、表面粗糙度、曝光焦点、曝光剂量、光掩模测量、设计背景或其它参数的数据。其它输入是可行的。可使用晶片检验系统或良率管理软件的直接输出。在例子中，输入包含设计热点、节距、剂量、LER或LWR。
可基于随机缺陷的特定设计或类型选取输入。例如，较高LER或LWR可指示随机缺陷的较高概率。较紧密节距可导致增加的随机缺陷。下侧上的过量剂量变化可导致增加的随机缺陷。
可提供输入的图像可使用半导体检验工具或半导体检视工具(其使用电子束或光子束)产生。还可使用其它半导体检验工具，其使用x射线或离子束。
在102处，使用随机计算引擎从输入确定异常位置及图案变化。随机计算引擎可使用机器学习方法(例如神经网络)运行。在缺陷检验之后，需要真实设计/过程分析系统与可能随机影响的分离。可本地研究设计背景。如果针对相同图案背景故障点在一个位置到另一位置之间改变(此可由光学及检视SEM图像分析两者及由检验工具提供的其它缺陷属性确定)，那么图案是随机热点。针对真实设计热点，相同点将始终故障。可将此类区别制成超出使用检验工具的属性及来自其它源的各种规则的基于设计的分组(DBG)的额外步骤。可通过获取随机图案故障的例子的数目与经检验的此类图案的总数(其可从设计确定)的比率而计算故障率。如果例如从来自良率管理软件的模拟或历史记录已知热点是随机的，那么其可先验使用，如作为用于目标检验及故障率计算的实例。
在103处，使用可使用神经网络运行的随机计算引擎从输入确定随机故障。设计可用于检验工具结果的DBG中且用于确定检验区域中的每一群组的频率(例如，以计算故障率)。
可在确定或识别随机故障之后标记与随机故障相关联的随机特征。可例如使用SEM对经标记的随机特征执行检验。可基于此检验的结果验证随机特征。
图4说明随机特征的实例。典型缺陷特性可为光子、化学散粒噪声、经减小特征大小或其它原因的结果。随机特征本质上可为随机的且经隔离，但弱图案(热点)可以较高频率受影响。不管图案类型为何，故障可发生。故障概率可为低的且非高斯(Gaussian)，且可受CD、剂量、OPC、节距、材料或其它原因影响。
图5说明随机热点。不同沟槽以不同速率发生故障。每一类型具有其自身故障概率。
在例子中，可基于随机故障的位置或特征确定经导引检验。经导引检验可搜索或查看潜在随机故障的类似位置。经导引检验可用于标记随机特征。可针对经导引检验推荐取样方法以搜集更多数据。
可使用随机计算引擎从输入确定故障率。故障率是数个经检验的此类型的背景或设计群组内的每一类型的背景(例如，设计群组)的随机故障的数目。
可使用随机计算引擎从输入确定关键特征的故障概率。故障概率是受随机故障影响的特定结构或结构类型的概率。此可在经验上测量为故障率或使用模拟计算。
还可使用随机计算引擎从输入确定随机缺陷及非随机故障。未经受随机效应的图案缺陷(例如，热点)被称为非随机故障。随机故障通常是粒子类型故障。可使用先进取样及分类以将随机特征与其它故障分离。
在替代实施例中，在方法100中在无IC设计的情况下脱机使用基于SEM的图像以确定随机故障。
非暂时性计算机可读媒体可存储经配置以指示处理器执行方法100的实施例的程序。
方法100可用于提供多个益处。首先，IC设计文件信息可用于理解关键特征的总数。IC设计文件还可用于导引检验及/或缺陷分类。
第二，将IC设计文件信息与机器学习技术组合可用于进行光学检验结果、SEM检验结果及/或SEM检视结果的分类以分析随机故障关键特征的数目。可基于已知行为或通过评估行为的性质或故障字符的变化而确定随机性。此确定可为自动化的。
第三，可从检验系统间接输出随机故障度量。度量中的一者可为故障率。
第四，可按每工艺窗参数(例如，剂量、焦点或其它参数)间接输出随机故障度量。工艺窗参数可类似于工艺窗特征。
图2是集成数据源且计算随机行为或故障的概率的系统200的框图。电子数据存储单元201包含具有已知随机行为及已知过程计量变化的数据库。已知随机行为及/或已知过程计量变化还可经存储、拉入或拉出良率管理软件。随机计算引擎202与电子数据存储单元201电子通信。随机计算引擎202经配置以从半导体检验工具或半导体检视工具接收输入203。半导体检验工具或半导体检视工具可使用(例如)电子束或光子束。输入包含计量规则(例如，线空间)、缺陷规则、设计规则、晶片级数据、良率分析、设备数据、故障诊断或掩模变化的一或多者。其它输入是可行的。随机计算引擎202可从输入确定异常位置及图案变化且从输入确定随机故障。
随机引擎202可寻找热点或弱点且确定其是否一致或在随机位置处。可将异常位置视为缺陷(例如，物理变化、图案变化或尺寸改变)。可产生模型及/或确定树。可执行预期行为的丛集分析以寻找离群点。
随机计算引擎202可进一步经配置以基于输入确定故障率、关键特征的故障概率或随机缺陷及非随机故障。
使用随机计算引擎202，IC设计信息可用于理解关键特征的总数、导引光学或SEM检验、计算缺陷特性的变化或评估或分类缺陷以计算半导体晶片上的随机事件。可确定各种度量，例如归因于随机性的故障率或故障概率。缺陷检验系统或良率管理软件可直接输出随机故障度量。基于图案的预期行为(基于各种输入属性(例如，CD或CD分布、LER/LWR分布、焦点、剂量分布、缺陷数量及分布、从设计的正规化偏差等))，可识别且量化每一故障。
随机计算引擎202可继续学习改进其模型。此可使用深度学习系统，例如神经网络。
随机计算引擎202可经实施为半导体检验工具或半导体检视工具的部分。随机计算引擎202还可操作为独立单元，例如用于半导体制造设施的良率管理系统。随机计算引擎202可在线或脱机操作。随机计算引擎202可使用或不使用IC设计操作。
随机计算引擎202可基于已知行为或通过评估行为的性质或故障特性的变化而自动地确定随机性。可使用随机计算引擎202执行所关注区域(例如，检验区域或关心区域)中的随机特征的设计布局导引的检验及标记。
可使用随机计算引擎202执行其它取样及局部化。首先，可使用基于故障点分布及背景的不同取样以捕获相同特征的不同故障点。第二，通过剂量行为可进一步有助于隔离随机事件与其它随机或设计系统事件。通过剂量行为可在经调制晶片中(例如，在PWQ或工艺窗发现中)可用。第三，可捕获故障周围的空间背景以理解故障是否是真实设计系统或由随机效应放大。
随机计算引擎202可与经标记缺陷的SEM检视或SEM检验验证组合。如果未见异常，那么可执行错误率的计算。
可执行关心区域中的特征的全部例子的基于设计的计算。此输出可具有两个特点：舍弃OPC(仅具有设计意图)的一个特点及考虑OPC差异的另一特点。计算还可具有背景参数。例如，当尝试寻找匹配时，可考虑周围背景的量。
可使用从检验系统或良率管理软件输出的故障度量。可计算故障率，且可从经标记位置的SEM检视获得其它尺寸或大小度量。可接着研究变化。预期这些变化是极值，这是因为其由检验系统基于高于背景的信号标记。因此，这些可表示大小分布的尾部。可从此信息获得特征变化范围。
故障率可进一步经子标识为所考虑特征内的“最故障区域”。此可为(例如)“中间”、“端部”或“拐角”。此标识可有助于识别可将信息显露给设计者的随机故障的弱点。例如，在一个区域中比在另一区域中更频繁故障的特征可具有由随机效应放大的系统设计问题。
大检视样品可限制处理能力，但缺陷数据可以故障率(例如从IC设计文件产生的故障率)正规化。
可使用处理器操作的随机计算引擎202可使用神经网络(例如，卷积神经网络(CNN)模块)运行。随机计算引擎202可具有本文中进一步描述的配置中的一者。根植于神经网络技术中，深度学习是具有许多神经层的概率图模型，通常称为深度架构。深度学习技术以阶层方式处理信息，例如图像、文字、语音等。在本发明中使用深度学习中，使用来自数据的学习自动地完成特征提取。例如，可使用随机计算引擎202基于一或多个经提取特征对缺陷分类、排序或分格化。
在分类或回归模式中使用神经网络的图像分类及预测可用于在相同设计背景中标记多个故障点。此可有助于分离随机热点与非随机热点。神经网络还可用于例如使用存储于良率管理软件中的数据的对于预测随机行为最有用的特征的历史排名。
一般来说，深度学习(还称为深度结构化学习、阶层式学习或深度机器学习)是基于尝试建模数据中的高级抽象的一组算法的机器学习的分支。在简单情况中，可存在两组神经元：接收输入信号的神经元及发送输出信号的神经元。当输入层接收输入时，其将输入的经修改版本传递到下一层。在深度网络中，输入与输出之间存在许多层，从而允许算法使用由多个线性及非线性变换构成的多个处理层。
深度学习是基于数据的学习表示的机器学习方法的更广泛族的部分。观察(例如，待提取以供参考的特征)可以许多方式(例如每像素的强度值的向量)或以更抽象方式(如一组边缘、特定形状的区域等)表示。深度学习可提供用于非监督或半监督式特征学习及阶层式特征提取的有效算法。
在此领域中的研究尝试制成更佳表示且产生模型以从大规模数据学习这些表示。一些表示受神经科学的进展启发且松散地基于神经系统中的信息处理及通信模型的解译，例如尝试定义各种刺激与脑中的相关联神经元响应之间的关系的神经编码。
存在具有取决于可能性规范及网络架构的深度架构的神经网络的许多变体，包含(但不限于)深度信念网络(DBN)、受限玻尔兹曼(Boltzmann)机器(RBM)及自动编码器。另一类型的深度神经网络(CNN)可用于特征分析。实际实施方案可取决于输入图像的大小、待分析的特征的数目及问题的性质而变化。除了本文中揭示的神经网络之外，其它层还可包含于随机计算引擎202中。
在实施例中，深度学习模型是机器学习模型。机器学习可大体上定义为对计算机提供在未经明确编程的情况下学习的能力的一种类型的人工智能(AI)。机器学习致力于开发可教示自身在曝露于新数据时生长及改变的计算机程序。机器学习探索可从数据学习且对数据作出预测的算法的研究及构造。此类算法藉由通过从样本输入建立模型来作出数据驱动预测或决策而克服以下严格静态程序指令。
在一些实施例中，深度学习模型是生成模型。生成模型可大体上定义为本质上概率性的模型。换句话说，生成模型是执行顺向模拟或基于规则的方法的模型。可基于适合训练数据集学习生成模型(其中可学习其参数)。在一个实施例中，深度学习模型经配置为深度生成模型。例如，模型可经配置以具有深度学习架构，其中模型可包含执行数个算法或变换的多个层。
在另一实施例中，深度学习模型经配置为神经网络。在另一实施例中，深度学习模型可为具有一组权重的深度神经网络，所述权重根据已经馈送以训练模型的数据建模世界。神经网络可大体上定义为基于神经单元的相对大集合的计算方法，其松散地建模生物大脑使用由轴突连接的生物神经元的相对大丛集解决问题的方式。每一神经单元与许多其它神经单元连接，且链结可强制执行或抑制其对经连接神经单元的激发状态的效应。这些系统是自学习且经训练而非明确编程且在解决方案或特征检测难以按传统计算机程序表达的领域中具有优势。
神经网络通常由多个层组成，且信号路径从前部横越到后部。虽然若干神经网络远更抽象，但神经网络的目标是以与人脑相同的方式解决问题。现代神经网络项目通常使用数千到数百万神经单元及数百万连接工作。神经网络可具有所属领域中已知的任何适合架构及/或配置。
在一个实施例中，用于本文中揭示的半导体检验应用的深度学习模型经配置为AlexNet。例如，AlexNet包含其后接着数个完全连接层(例如，3)的数个卷积层(例如，5)，其组合地经配置且经训练以分析用于确定旋转及平移偏移的特征。在另一此实施例中，用于本文中揭示的半导体检验应用的深度学习模型经配置为GoogleNet。例如，GoogleNet可包含层，例如卷积层、汇集层及完全连接层，例如本文中进一步描述的经配置且经训练以分析用于确定旋转及平移偏移的特征的层。虽然GoogleNet架构可包含相对高数目个层(尤其相较于本文中描述的一些其它神经网络)，但一些层可并行操作，且彼此并行运作的层群组通常称为起始模块。其它层可循序操作。因此，GoogleNet与本文中描述的其它神经网络不同之处在于并非所有层都以循序结构布置。并行层可类似于Google的起始网络或其它结构。
在另一此实施例中，用于本文中揭示的半导体检验应用的深度学习模型经配置为视觉几何群组(VGG)网络。例如，通过增加卷积层的数目同时固定架构的其它参数而建立VGG网络。通过在全部层中使用基本上小的卷积滤波器可添加卷积层以增加深度。如同本文中描述的其它神经网络，产生且训练VGG网络以分析用于确定旋转及平移偏移的特征。VGG网络还包含其后接着完全连接层的卷积层。
在一些此类实施例中，用于本文中揭示的半导体检验应用的深度学习模型经配置为深度残余网络。例如，如同本文中描述的一些其它网络，深度残余网络可包含其后接着完全连接层的卷积层，其组合地经配置且经训练用于特征性质提取。在深度残余网络中，所述层经配置以参考层输入学习残余功能而非学习未引用功能。特定来说，代替希望每一若干堆叠层直接拟合所要底层映像，明确允许这些层拟合残余映像，其由具有快捷方式连接的前馈神经网络实现。快捷方式连接是略过一或多个层的连接。可通过获取包含卷积层的普通神经网络结构且插入快捷方式连接而产生深度残余网，其借此获取普通神经网络且将其转变为其残余学习对应物。
在另一此实施例中，用于本文中揭示的半导体检验应用的深度学习模型包含经配置用于分析用于确定旋转及平移偏移的特征的一或多个完全连接层。完全连接层可大体上定义为其中每一节点连接到先前层中的每一节点的层。完全连接层可基于由卷积层提取的特征执行分类，其可如本文中进一步描述那样配置。完全连接层经配置用于特征选择及分类。换句话说，完全连接层从特征图选择特征且接着基于经选择特征分析输入图像。经选择特征可包含特征图中的全部特征(若适当)或仅特征图中的一些特征。
在一些实施例中，由深度学习模型确定的信息包含由深度学习模型提取的特征性质。在一个此实施例中，深度学习模型包含一或多个卷积层。卷积层可具有所属领域中已知的任何适合配置。以此方式，深度学习模型(或深度学习模型的至少一部分)可经配置为CNN。例如，深度学习模型可经配置为用以提取局部特征的CNN，其通常是卷积层及汇集层的堆叠。本文中描述的实施例可利用深度学习概念(例如CNN)来解决通常难处理的表示反演问题。深度学习模型可具有所属领域中已知的任何CNN配置或架构。一或多个汇集层还可具有所属领域中已知的任何适合配置(例如，最大汇集层)且通常经配置用于减少由一或多个卷积层产生的特征图的维数同时维持最重要的特征。
一般来说，本文中描述的深度学习模型是经训练深度学习模型。例如，可通过一或多个其它系统及/或方法先前训练深度学习模型。深度学习模型已经产生且训练且接着如本文中描述那样确定模型的功能性，模型的功能性可接着用于执行用于深度学习模型的一或多个额外功能。
如上文陈述，虽然本文中使用CNN以说明深度学习系统的架构，但本发明不限于CNN。可在实施例中使用深度学习架构的其它变体。例如，可使用自动编码器、DBN及RBM。还可使用随机森林。
可将训练数据输入到模型训练(例如，CNN训练)，模型训练可以任何适合方式执行。例如，模型训练可包含将训练数据输入到深度学习模型(例如，CNN)且修改模型的一或多个参数直到模型的输出与外部验证数据相同(或基本上相同)。模型训练可产生一或多个经训练模型，接着可将所述一或多个经训练模型发送到模型选择，使用验证数据执行模型选择。可比较由每一一或多个经训练模型针对输入到一或多个经训练模型的验证数据产生的结果与验证数据以确定哪一模型是最佳模型。例如，可将产生最紧密匹配验证数据的结果的模型选择为最佳模型。测试数据可接着用于经选择的模型(例如，最佳模型)的模型评估。可以任何适合方式执行模型评估。还可将最佳模型发送到模型部署，其中最佳模型可被发送到半导体检验工具以供使用(训练后模式)。
在实施例中，随机计算引擎包含使用经识别样品训练的模型。模型可使用新数据验证，所述新数据还可用于持续训练模型。当模型稳定时，训练可结束。在例子中，使用对于特定层、图案或应用最有价值的输入训练随机计算引擎。与调制随机性的变量有关的输入可对于训练随机计算引擎更有价值。此可包含曝光条件、图案布局、节距或CD。此还可包含LER/LWR或使用设计计算的某些缺陷属性。接着，还可通过使用标准方法(如主成分分析(PCA))截断尺寸而使用图像。接着，随机计算引擎用于所述特定层、图案或应用。
图3是系统300的实施例的框图。系统300包含经配置以产生晶片304的图像的晶片检验工具(其包含电子柱301)。
晶片检验工具包含输出获取子系统，所述输出获取子系统包含至少一能量源及检测器。输出获取子系统可为基于电子束的输出获取子系统。例如，在一个实施例中，经引导到晶片304的能量包含电子，且从晶片304检测的能量包含电子。以此方式，能量源可为电子束源。在图3中展示的一个此实施例中，输出获取子系统包含电子柱301，电子柱301经耦合到计算机子系统302。载物台310可固持晶片304。
还如图3中展示，电子柱301包含经配置以产生由一或多个元件305聚焦到晶片304的电子的电子束源303。电子束源303可包含(例如)阴极源或射极尖端。一或多个元件305可包含(例如)枪透镜、阳极、束限制孔隙、闸阀、束电流选择孔隙、物镜及扫描子系统，其全部可包含所属领域中已知的任何此类适合元件。
从晶片304返回的电子(例如，二次电子)可由一或多个元件306聚焦到检测器307。一或多个元件306可包含(例如)扫描子系统，所述扫描子系统可为包含于元件305中的相同扫描子系统。
电子柱301还可包含所属领域中已知的任何其它适合元件。
虽然在图3中将电子柱301展示为经配置使得电子按倾斜入射角引导到晶片304且按另一倾斜角从晶片304散射，但电子束可按任何适合角度引导到晶片且从晶片304散射。另外，基于电子束的输出获取子系统可经配置以使用多个模式来产生晶片304的图像(例如，具有不同照明角、收集角等)。基于电子束的输出获取子系统的多个模式在输出获取子系统的任何图像产生参数方面可为不同的。
计算机子系统302可耦合到检测器307，如上文描述。检测器307可检测从晶片304的表面返回的电子，借此形成晶片304的电子束图像。所述电子束图像可包含任何适合电子束图像。计算机子系统302可经配置以使用检测器307的输出及/或电子束图像执行本文中描述的功能的任何者。计算机子系统302可经配置以执行本文中描述的任何额外步骤。可如本文中描述那样进一步配置包含图3中展示的输出获取子系统的系统300。
应注意，在本文中提供图3以大体上说明可在本文中描述的实施例中使用的基于电子束的输出获取子系统的配置。可更改本文中描述的基于电子束的输出获取子系统布置以如在设计商业输出获取子系统时通常执行那样优化输出获取子系统的性能。另外，可使用现存系统(例如，通过将本文中描述的功能性添加到现存系统)实施本文中描述的系统。对于一些此类系统，可将本文中描述的方法提供为系统的任选功能性(例如，除了系统的其它功能性之外)。替代地，可将本文中描述的系统设计为全新系统。
虽然上文将输出获取子系统描述为基于电子束的输出获取子系统，但输出获取子系统可为基于离子束的输出获取子系统。可如图3中展示那样配置此输出获取子系统，除了可使用所属领域中已知的任何适合离子束源替换电子束源外。另外，输出获取子系统可为任何其它适合基于离子束的输出获取子系统，例如包含于市售聚焦离子束(FIB)系统、氦离子显微镜(HIM)系统及二次离子质谱仪(SIMS)系统中的基于离子束的输出获取子系统。
计算机子系统302包含处理器308及电子数据存储单元309。处理器308可包含微处理器、微控制器或其它装置。处理器308可包含随机计算引擎202的实施例。电子数据存储单元309可包含或可为电子数据存储单元201的实施例。
计算机子系统302可以任何适合方式(例如，经由可包含有线及/或无线传输媒体的一或多个传输媒体)耦合到系统300的组件，使得处理器308可接收输出。处理器308可经配置以使用输出执行数个功能。晶片检验工具可从处理器308接收指令或其它信息。处理器308及/或电子数据存储单元309任选地可与另一晶片检验工具、晶片计量工具或晶片检视工具(未说明)电子通信以接收额外信息或发送指令。
处理器308与晶片检验工具(例如检测器307)电子通信。处理器308可经配置以处理使用来自检测器307的测量产生的图像。例如，处理器可执行方法100的实施例。
本文中描述的计算机子系统302、其它系统或其它子系统可为各种系统的部分，包含个人计算机系统、图像计算机、主计算机系统、工作站、网络设备、因特网设备或其它装置。子系统或系统还可包含所属领域中已知的任何适合处理器(例如平行处理器)。另外，所述子系统或所述系统可包含具有高速处理及软件的平台(作为独立工具或网络工具)。
处理器308及电子数据存储单元309可安置于系统300或另一装置中或另外系系统300或另一装置的部分。在实例中，处理器308及电子数据存储单元309可为独立控制单元的部分或在集中质量控制单元中。可使用多个处理器308或电子数据存储单元309。
实践上，处理器308可由硬件、软件及固件的任何组合实施。而且，如本文中描述的其功能可由一个单元执行或在不同组件当中划分，所述不同组件的每一者又可由硬件、软件及固件的任何组合实施。供处理器308实施各种方法及功能的程序代码或指令可存储于可读存储媒体(例如电子数据存储单元309中的存储器或其它存储器)中。
如果系统300包含一个以上计算机子系统302，那么不同子系统可彼此耦合，使得可在子系统之间发送图像、数据、信息、指令等。例如，一个子系统可通过可包含所属领域中已知的任何适合有线及/或无线传输媒体的任何适合传输媒体耦合到额外子系统。两个或两个以上此类子系统还可通过共享计算机可读存储媒体(未展示)而有效耦合。
处理器308可经配置以使用系统300的输出或其它输出执行数个功能。例如，处理器308可经配置以将输出发送到电子数据存储单元309或另一存储媒体。可如本文中描述那样进一步配置处理器308。
处理器308或计算机子系统302可为缺陷检视系统、检验系统、计量系统或某一其它类型的系统的部分。因此，本文中揭示的实施例描述可以数个方式针对具有或多或少适合于不同应用的不同能力的系统定制的一些配置。
如果系统包含一个以上子系统，那么不同子系统可彼此耦合，使得可在子系统之间发送图像、数据、信息、指令等。例如，一个子系统可通过可包含所属领域中已知的任何适合有线及/或无线传输媒体的任何适合传输媒体耦合到额外子系统。两个或两个以上此类子系统还可通过共享计算机可读存储媒体(未展示)而有效耦合。
可根据本文中描述的任何实施例配置处理器308。处理器308还可经配置以使用系统300的输出或使用来自其它源的图像或数据执行其它功能或额外步骤。
处理器308可以所属领域中已知的任何方式通信地耦合到系统300的各种组件或子系统的任何者。此外，处理器308可经配置以通过可包含有线及/或无线部分的传输媒体从其它系统接收及/或获取数据或信息(例如，来自例如检视工具的检验系统的检验结果、包含设计数据的远程数据库及类似物)。以此方式，传输媒体可充当处理器308与系统300的其它子系统或系统300外部的系统之间的数据链路。
系统300的各种步骤、功能及/或操作及本文中揭示的方法由以下一或多者实行：电子电路、逻辑门、多路复用器、可编程逻辑装置、ASIC、模拟或数字控制件/开关、微控制器或计算系统。实施例如本文中描述的方法的方法的程序指令可经由载体媒体传输或存储于载体媒体上。载体媒体可包含存储媒体，例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带及类似物。载体媒体可包含传输媒体，例如导线、电缆或无线传输链路。例如，贯穿本发明描述的各种步骤可由单个处理器308(或计算机子系统302)或替代地多个处理器308(或多个计算机子系统302)实行。此外，系统300的不同子系统可包含一或多个计算或逻辑系统。因此，上文描述不应解译为对本发明的限制而仅为说明。
额外实施例涉及一种存储可在处理器上执行的程序指令的非暂时性计算机可读媒体。特定来说，处理器(例如处理器308)可耦合到具有包含可执行程序指令的非暂时性计算机可读媒体的电子数据存储媒体(例如电子数据存储单元309)中的存储器。计算机实施方法可包含本文中描述的任何方法的任何步骤。例如，处理器308可经编程以执行方法100的步骤的一些或全部。电子数据存储单元309中的存储器可为存储媒体，例如磁盘或光盘、磁带或所属领域中已知的任何其它适合非暂时性计算机可读媒体。
虽然关于系统300进行揭示，但光学或x射线系统还可用于产生用于方法100或随机计算引擎202的图像或输入。
可如本文中描述那样执行方法的每一步骤。方法还可包含可由本文中描述的处理器及/或计算机子系统或系统执行的任何其它步骤。步骤可由一或多个计算机系统执行，所述一或多个计算机系统可根据本文中描述的任何实施例经配置。另外，上文描述的方法可由本文中描述的任何系统实施例执行。
虽然已关于一或多个特定实施例描述本发明，但应理解，可进行本发明的其它实施例而不脱离本发明的范围。因此，将本发明视为仅由随附权利要求书及其合理解译限制。

Claims (20)

1.一种系统，其包括：
半导体检验工具或半导体检视工具，其提供输入；
电子数据存储单元，其包含具有已知随机行为及已知过程计量变化的数据库；及
随机计算引擎，其在神经网络上运行，其与所述电子数据存储单元电子通信且经配置以：
从所述半导体检验工具或所述半导体检视工具接收所述输入；
接收集成电路设计文件；
从所述输入确定异常位置及图案变化；及
从所述输入及所述集成电路设计文件确定随机故障；
其中所述随机计算引擎进一步经配置以：
使用基于故障点分布及背景的不同取样以捕获相同特征的不同故障点；
通过剂量行为隔离随机事件与其它随机或设计系统事件；以及
捕获故障周围的空间背景以理解故障是否是真实设计系统或由随机效应放大。
2.根据权利要求1所述的系统，其中所述半导体检验工具或所述半导体检视工具使用电子束。
3.根据权利要求1所述的系统，其中所述半导体检验工具使用光子束。
4.根据权利要求1所述的系统，其中所述输入包含计量规则、缺陷规则、设计规则、晶片级数据、良率分析、设备数据、故障诊断或掩模变化中的一或多者。
5.根据权利要求1所述的系统，其中所述随机计算引擎进一步经配置以从所述输入确定故障率。
6.根据权利要求1所述的系统，其中所述随机计算引擎进一步经配置以从所述输入确定关键特征的故障概率。
7.根据权利要求1所述的系统，其中所述随机计算引擎进一步经配置以从所述输入确定随机缺陷及非随机故障。
8.根据权利要求1所述的系统，其中所述输入包括来自所述半导体检验工具或所述半导体检视工具的图像。
9.一种方法，其包括：
在随机计算引擎处从半导体检验工具或半导体检视工具接收输入，所述随机计算引擎在神经网络上运行；
在所述随机计算引擎处接收集成电路设计文件；
使用所述随机计算引擎从所述输入确定异常位置及图案变化；及
使用所述随机计算引擎从所述输入及所述集成电路设计文件确定随机故障；
其中所述随机计算引擎经配置以：
使用基于故障点分布及背景的不同取样以捕获相同特征的不同故障点；
通过剂量行为隔离随机事件与其它随机或设计系统事件；以及
捕获故障周围的空间背景以理解故障是否是真实设计系统或由随机效应放大。
10.根据权利要求9所述的方法，其进一步包括标记与所述随机故障相关联的随机特征。
11.根据权利要求10所述的方法，其进一步包括执行所述随机特征的检验。
12.根据权利要求11所述的方法，其进一步包括基于所述检验的结果验证所述随机特征。
13.根据权利要求9所述的方法，其进一步包括使用所述半导体检验工具或所述半导体检视工具来使半导体晶片成像，其中所述半导体检验工具或所述半导体检视工具使用电子束。
14.根据权利要求9所述的方法，其进一步包括使用所述半导体检验工具来使半导体晶片成像，其中所述半导体检验工具使用光子束。
15.根据权利要求9所述的方法，其中所述输入包含计量规则、缺陷规则、设计规则、晶片级数据、良率分析、设备数据、故障诊断或掩模变化中的一或多者。
16.根据权利要求9所述的方法，其进一步包括使用所述随机计算引擎从所述输入确定故障率。
17.根据权利要求9所述的方法，其进一步包括使用所述随机计算引擎从所述输入确定关键特征的故障概率。
18.根据权利要求9所述的方法，其进一步包括使用所述随机计算引擎从所述输入确定随机缺陷及非随机故障。
19.根据权利要求9所述的方法，其中所述输入包括来自所述半导体检验工具或所述半导体检视工具的图像。
20.一种非暂时性计算机可读媒体，其存储经配置以指示处理器执行根据权利要求9所述的方法的程序。
CN202311421942.2A 2018-09-07 2019-09-05 在半导体制造中使用随机故障度量 Pending CN117334609A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862728708P 2018-09-07 2018-09-07
US62/728,708 2018-09-07
US16/241,467 US10818001B2 (en) 2018-09-07 2019-01-07 Using stochastic failure metrics in semiconductor manufacturing
US16/241,467 2019-01-07
CN201980058091.5A CN112703587A (zh) 2018-09-07 2019-09-05 在半导体制造中使用随机故障度量
PCT/US2019/049830 WO2020051386A1 (en) 2018-09-07 2019-09-05 Using stochastic failure metrics in semiconductor manufacturing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980058091.5A Division CN112703587A (zh) 2018-09-07 2019-09-05 在半导体制造中使用随机故障度量

Publications (1)

Publication Number Publication Date
CN117334609A true CN117334609A (zh) 2024-01-02

Family

ID=69720343

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311421942.2A Pending CN117334609A (zh) 2018-09-07 2019-09-05 在半导体制造中使用随机故障度量
CN201980058091.5A Pending CN112703587A (zh) 2018-09-07 2019-09-05 在半导体制造中使用随机故障度量

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980058091.5A Pending CN112703587A (zh) 2018-09-07 2019-09-05 在半导体制造中使用随机故障度量

Country Status (6)

Country Link
US (1) US10818001B2 (zh)
EP (1) EP3847689A4 (zh)
KR (1) KR102513715B1 (zh)
CN (2) CN117334609A (zh)
TW (1) TWI782229B (zh)
WO (1) WO2020051386A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304178B2 (en) * 2015-09-18 2019-05-28 Taiwan Semiconductor Manfacturing Company, Ltd. Method and system for diagnosing a semiconductor wafer
US11187992B2 (en) * 2017-10-23 2021-11-30 Applied Materials, Inc. Predictive modeling of metrology in semiconductor processes
JP7159128B2 (ja) 2019-08-08 2022-10-24 株式会社日立ハイテク 荷電粒子線装置
JP7173937B2 (ja) 2019-08-08 2022-11-16 株式会社日立ハイテク 荷電粒子線装置
US11301977B2 (en) * 2020-04-10 2022-04-12 General Electric Company Systems and methods for automatic defect recognition
CN113158984B (zh) * 2021-05-18 2022-06-17 石家庄铁道大学 基于复Morlet小波和轻量级卷积网络的轴承故障诊断方法
US11614480B2 (en) * 2021-06-08 2023-03-28 Kla Corporation System and method for Z-PAT defect-guided statistical outlier detection of semiconductor reliability failures
WO2023002673A1 (ja) * 2021-07-20 2023-01-26 コニカミノルタ株式会社 解析装置、解析システム、解析方法、および解析プログラム
US20230326710A1 (en) * 2022-04-06 2023-10-12 Kla Corporation Screening edge placement uniformity wafer stochastics

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738979D1 (de) * 1996-03-19 2008-10-23 Hitachi Ltd Prozesssteuerungssystem
DE10011200A1 (de) * 2000-03-08 2001-09-13 Leica Microsystems Verfahren zur Bewertung von Strukturfehlern auf einer Waferoberfläche
JP2001274209A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体
JP3996774B2 (ja) * 2002-01-09 2007-10-24 株式会社日立ハイテクノロジーズ パターン欠陥検査方法及びパターン欠陥検査装置
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
JP4310090B2 (ja) * 2002-09-27 2009-08-05 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR101448971B1 (ko) * 2007-08-20 2014-10-13 케이엘에이-텐코어 코오포레이션 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들
WO2009152046A1 (en) * 2008-06-11 2009-12-17 Kla-Tencor Corporation Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof
US8826209B2 (en) * 2011-06-30 2014-09-02 Synopsys, Inc. Automated inline defect characterization
NL2009982A (en) 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
US9330987B2 (en) 2013-09-09 2016-05-03 Hermes-Microvision, Inc. Hot spot identification, inspection, and review
CN105992975B (zh) * 2014-02-11 2018-06-01 Asml荷兰有限公司 用于计算任意图案的随机变化的模型
KR102146437B1 (ko) 2014-03-18 2020-08-21 에이에스엠엘 네델란즈 비.브이. 패턴 배치 에러 인식의 최적화
CN104022050A (zh) * 2014-04-22 2014-09-03 上海华力微电子有限公司 一种晶圆批次中重复位置缺陷的检测方法
KR102182011B1 (ko) * 2015-12-24 2020-11-24 에이에스엠엘 네델란즈 비.브이. 검사 방법 및 장치
US10181185B2 (en) * 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US11802763B2 (en) * 2016-09-01 2023-10-31 Hitachi High-Tech Corporation Pattern measurement device and computer program
US10365617B2 (en) * 2016-12-12 2019-07-30 Dmo Systems Limited Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
US10474042B2 (en) * 2017-03-22 2019-11-12 Kla-Tencor Corporation Stochastically-aware metrology and fabrication
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
US10733744B2 (en) * 2017-05-11 2020-08-04 Kla-Tencor Corp. Learning based approach for aligning images acquired with different modalities

Also Published As

Publication number Publication date
EP3847689A1 (en) 2021-07-14
US10818001B2 (en) 2020-10-27
US20200082523A1 (en) 2020-03-12
KR102513715B1 (ko) 2023-03-23
EP3847689A4 (en) 2022-06-22
KR20210042997A (ko) 2021-04-20
WO2020051386A1 (en) 2020-03-12
CN112703587A (zh) 2021-04-23
TWI782229B (zh) 2022-11-01
TW202024608A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
US10818001B2 (en) Using stochastic failure metrics in semiconductor manufacturing
CN111052331B (zh) 识别检测到的缺陷中的扰乱及所关注缺陷的系统及方法
US10599951B2 (en) Training a neural network for defect detection in low resolution images
KR102372147B1 (ko) 학습 기반 결함 분류기의 트레이닝
TWI710763B (zh) 經組態以偵測一樣品上之缺陷之系統及用於偵測一樣品上之缺陷之電腦實施方法
US10679333B2 (en) Defect detection, classification, and process window control using scanning electron microscope metrology
US11580398B2 (en) Diagnostic systems and methods for deep learning models configured for semiconductor applications
US10672588B1 (en) Using deep learning based defect detection and classification schemes for pixel level image quantification
IL259705A (en) Accelerated training of machine model based on learning for semiconductor applications
TW201732305A (zh) 以影像為基礎之樣本程序控制
US20220012866A1 (en) Cross layer common-unique analysis for nuisance filtering
CN111566789B (zh) 使用电子显微法的半导体计量及缺陷分类
CN116209895A (zh) 基于可解释深度学习的缺陷检测及分类

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination