KR20210036810A

KR20210036810A - 고주파 전원 장치 및 고주파 전력의 출력 방법

Info

Publication number: KR20210036810A
Application number: KR1020200114686A
Authority: KR
Inventors: 카츠유키 후카노; 유야 나카모리; 코지 이타다니; 사토루 하마이시
Original assignee: 가부시키가이샤 다이헨
Priority date: 2019-09-26
Filing date: 2020-09-08
Publication date: 2021-04-05
Also published as: JP7423233B2; US11769651B2; JP2021057929A; US20210098237A1; CN112564694A

Abstract

[과제] 고주파 전력의 급변을 완화하는 것이 가능한 고주파 전원 장치 및 고주파 전력의 출력 방법을 제공한다.
[해결수단] 고주파 전원 장치는, 고주파 신호를 생성하고, 생성한 고주파 신호의 진폭 또는 위상을 주기적으로 제어하고, 진폭 또는 위상이 제어된 고주파 신호에 근거하여, 크기가 제어되는 고주파 전력을 출력한다. 고주파 전원 장치는, 고주파 전력의 크기가, 제어 주기 중의 제1 기간에 제1 레벨이 되고, 제1 기간과는 다른 제어 주기 중의 제2 기간에, 제1 레벨 보다 낮은 제2 레벨이 되도록, 고주파 신호의 진폭 또는 위상을 제어한다. 고주파 전원 장치는, 제어 주기의 길이에 대한 제1 주기의 길이의 비 및 제2 레벨의 적어도 일방을 점감 또는 점증시키는 동시에, 제1 레벨을 점증 또는 점감시킨다.

Description

고주파 전원 장치 및 고주파 전력의 출력 방법{HIGH-FREQUENCY POWER SUPPLY DEVICE AND OUTPUT METHOD OF HIGH-FREQUENCY POWER}

본 개시는, 플라스마 처리 장치에 고주파 전력을 공급하는 고주파 전원 장치 및 고주파 전력의 출력 방법에 관한 것이다.

반도체 디바이스 등의 제조에 이용되는 플라스마 처리 장치에 고주파 전력을 공급하는 여러 가지의 방식이 있다. 하나의 방식에서는, 플라스마의 생성에 적절한 비교적 높은 주파수의 고주파 전력을 제1 전원으로부터 상부 전극으로 공급한다. 또한, 피처리체에서의 플라스마 중의 이온의 인입(引入)에 적절한 비교적 낮은 주파수의 고주파 전력을 제2 전원으로부터 하부 전극에 공급한다.

이하에서는, 온(On) 또는 하이(High) 레벨을 포괄적으로 제1 레벨이라고 하고, 오프(Off) 또는 로우(Low) 레벨을 포괄적으로 제2 레벨이라고 한다. 특허문헌 1에서는, 피처리 기판에 대한 차징 데미지(Charging damage)를 억제하는 기술이 고안되어 있다. 이 기술에서는, 제1 전원의 고주파 전력을 소정 주파수로 제1 레벨/제2 레벨로 진폭 편이 변조하여 플라스마를 연속적으로 생성하는 시간을 단축한다. 이에 따라, 피처리 기판에 대한 차징 데미지가 억제된다. 또, 제2 전원의 고주파 전력을 제2 주파수로 제1 레벨/제2 레벨로 변조하여 피처리 기판 상의 소정의 막의 에칭이 진행하는 시간을 단속(斷續)시킨다. 이에 따라, 이른바 마이크로 로딩 효과가 저감하고, 높은 에칭레이트(시간 당 에칭 양)로의 에칭이 가능하게 된다.

한편, 플라스마 상태 등의 처리 조건을, 이른바 레시피에 따라 각 처리 스텝에서 순차로 절체하는 것이 실시되고 있다. 예를 들면, 플라스마를 간헐적으로 생성시키는 경우에, 플라스마를 생성하는 고주파 전력의 크기를 제1 레벨/제2 레벨로 주기적으로 변조시키고 있다(특허문헌 2 참조).

[특허문헌 1] 일본 특허공개 2015-90759호 공보 [특허문헌 2] 일본 특허공개 2013-214583호 공보

그렇지만, 특허문헌 1 및 2에 개시된 기술에 의하면, 고주파 전력이 무변조의 상태에서 진폭 편이 변조된 상태로 불연속적으로 변화한다. 또, 고주파 전력의 크기가 제1 레벨 및 제2 레벨에서 제3 레벨 및 제4 레벨로 계단 형상으로 변화한다. 이 때문에, 플라스마 중의 이온이나 래디칼(radical)의 발생 조건이 급변(急變)하여 플라스마가 불안정하게 될 가능성이 있다.

본 개시는 이러한 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 고주파 전력의 급변을 완화하는 것이 가능한 고주파 전원 장치 및 고주파 전력의 출력 방법을 제공하는 것에 있다.

본 개시의 일 양태에 따른 고주파 전원 장치는, 고주파 신호를 생성하는 고주파 생성부와, 상기 고주파 생성부가 생성하는 고주파 신호의 진폭 또는 위상을 주기적으로 제어하는 제어부와, 상기 제어부에 의해 진폭 또는 위상이 제어된 고주파 신호에 근거해, 크기가 제어되는 고주파 전력을 출력하는 고주파 출력부를 갖추고, 상기 제어부는, 상기 고주파 출력부가 출력하는 고주파 전력의 크기가, 제어 주기 중의 제1 기간에 제1 레벨이 되고, 상기 제1 기간과는 다른 상기 제어 주기 중의 제2 기간에 상기 제1 레벨 보다 낮은 제2 레벨이 되도록, 상기 고주파 신호의 진폭 또는 위상을 제어하고, 상기 제어부는, 상기 제어 주기의 길이에 대한 상기 제1 기간의 길이의 비(比) 및 상기 제2 레벨의 적어도 일방을 점감(漸減) 또는 점증(漸增)시키고, 상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점감시킬 경우, 상기 고주파 출력부가 출력하는 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점증시키고, 상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점증시킬 경우, 상기 고주파 출력부가 출력하는 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점감시킨다.

본 개시의 일 양태에 따른 고주파 전력의 출력 방법은, 진폭 또는 위상이 주기적으로 제어되는 고주파 신호에 근거해 크기가 제어되는 고주파 전력의 출력 방법에 있어서, 상기 고주파 전력의 크기가, 제어 주기 중의 제1 기간에 제1 레벨이 되고, 상기 제1 기간과는 다른 상기 제어 주기 중의 제2 기간에 상기 제1 레벨 보다 낮은 제2 레벨이 되도록, 상기 고주파 신호의 진폭 또는 위상을 제어하고, 상기 제어 주기의 길이에 대한 상기 제1 기간의 길이의 비 및 상기 제2 레벨의 적어도 일방을 점감 또는 점증시키고, 상기 비 및 상기 제2 레벨의 적어도 일방을 점감시킬 경우, 상기 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점증시키고, 상기 비 및 상기 제2 레벨의 적어도 일방을 점증시킬 경우, 상기 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점감시킨다.

본 양태에 있어서는, 제어부는, 고주파 생성부가 생성하는 고주파 신호의 진폭 또는 위상을 주기적으로 제어함으로써, 고주파 출력부가 출력하는 고주파 전력의 크기를, 제1 기간 및 제2 기간 각각에서, 제1 레벨 및 제2 레벨로 주기적으로 조정한다. 제2 레벨은 제1 레벨 보다 낮다. 제어부는, 게다가, 고주파 신호의 진폭 또는 위상을 주기적으로 제어하는 동안, 제어 주기에 대한 제1 기간의 듀티비 및 제2 레벨의 적어도 일방을 점감 또는 점증시키는 동시에, 제1 레벨을 점증 또는 점감시킨다. 이에 따라, 고주파 출력부가 출력하는 고주파 전력의 평균치를 일정하게 유지한다. 즉, 듀티비 및 제2 레벨의 적어도 일방을 점감하는 경우, 제어부는 제1 레벨을 점증한다. 듀티비 및 제2 레벨의 적어도 일방을 점증하는 경우, 제어부는 제1 레벨을 점감한다. 이에 따라, 고주파 전력의 평균치를 일정하게 유지한다.

본 개시의 일 양태에 따른 고주파 전원 장치에서는, 상기 고주파 생성부는, 동일 주파수의 제1 고주파 신호 및 제2 고주파 신호를 포함하는 복수의 고주파 신호를 생성하고, 상기 제어부는, 상기 제1 기간 및 상기 제2 기간 각각에서의 상기 제1 고주파 신호와 상기 제2 고주파 신호와의 위상차를 제어하고, 상기 고주파 출력부는, 상기 제1 고주파 신호에 따른 위상을 가지는 제1 고주파 전압을 생성하는 제1 생성부와, 상기 제2 고주파 신호에 따른 위상을 가지는 제2 고주파 전압을 생성하는 제2 생성부와, 상기 제1 생성부 및 상기 제2 생성부가 생성한 제1 고주파 전압 및 제2 고주파 전압 각각에 근거한 고주파 전력을, 상기 위상차에 따른 비율로 합성하는 전력 합성부를 가진다.

본 양태에 있어서는, 고주파 생성부는, 주파수가 동일한 제1 고주파 신호 및 제2 고주파 신호를 생성한다. 제어부는, 제1 고주파 신호와 제2 고주파 신호와의 위상차를 제1 기간 및 제2 기간 각각에서 각각 별도로 제어한다. 고주파 출력부는, 제1 고주파 신호에 따른 위상을 가지는 제1 고주파 전압을 생성하는 동시에, 제2 고주파 신호에 따른 위상을 가지는 제2 고주파 전압을 생성한다. 고주파 출력부는, 게다가, 생성한 제1 고주파 전압 및 제2 고주파 전압 각각에 근거한 고주파 전력을, 제1 고주파 전압과 제2 고주파 전압과의 위상차에 따른 비율로 합성하고, 합성한 고주파 전력을 출력한다. 제1 고주파 전압 및 제2 고주파 전압 각각에 근거한 고주파 전력을 제1 기간 및 제2 기간에서 다른 비율로 합성함으로써, 제1 기간 및 제2 기간 각각에서 출력하는 고주파 전력의 크기는 제1 레벨 및 제2 레벨로 변화한다.

본 개시의 일 양태에 따른 고주파 전원 장치에서는, 상기 제어부는, 상기 제1 기간 및 상기 제2 기간 각각에서의 상기 고주파 신호의 진폭을 제어하고, 상기 고주파 출력부는, 상기 제어부에 의해 진폭이 제어된 고주파 신호에 따른 크기를 가지는 고주파 전력을 출력한다.

본 양태에 있어서는, 제어부는, 고주파 생성부가 생성하는 고주파 신호의 진폭을 제1 기간 및 제2 기간 각각에서 제어한다. 고주파 출력부는, 진폭이 제어된 고주파 신호에 따른 크기를 가지는 고주파 전력을 생성한다. 이에 따라, 제1 기간 및 제2 기간 각각에서 출력되는 고주파 전력의 크기는 제1 레벨 및 제2 레벨로 변화한다.

본 개시의 일 양태에 따른 고주파 전원 장치는, 상기 고주파 출력부가 출력하는 고주파 전력을 검출하는 전력 검출부를 더 갖추고, 상기 제어부는, 상기 제1 기간 및 상기 제2 기간 각각에서 상기 전력 검출부가 검출하는 고주파 전력의 크기와, 상기 제1 레벨 및 상기 제2 레벨이 일치하도록, 상기 고주파 신호의 진폭 또는 위상을 조정한다.

본 양태에 있어서는, 제1 기간 및 제2 기간 각각에서 고주파 출력부가 출력하는 고주파 전력이 검출된다. 제어부는, 고주파 신호의 진폭 또는 위상을 제어함으로써, 검출되는 고주파 전력의 크기를, 제1 기간 및 제2 기간 각각에서 고주파 출력부가 출력해야 할 고주파 전력의 목표치인 제1 레벨 및 제2 레벨에 일치시킨다. 결과, 각 제어 주기에서 출력되는 고주파 전력의 크기가 정확하게 조정된다.

본 개시의 일 양태에 따른 고주파 전원 장치는, 제1 고주파 신호 및 제2 고주파 신호를 생성하는 고주파 생성부와, 상기 고주파 생성부가 생성하는 제1 고주파 신호 및 제2 고주파 신호의 진폭 또는 위상을 주기적으로 제어하는 제어부와, 상기 제어부에 의해 진폭 또는 위상이 제어된 제1 고주파 신호에 근거해, 크기가 제어되는 고주파 전력을 출력하는 제1 고주파 출력부와, 상기 제어부에 의해 진폭 또는 위상이 제어된 제2 고주파 신호에 근거해, 크기가 제어되는 고주파 전력을 출력하는 제2 고주파 출력부를 갖추고, 상기 제어부는, 상기 제1 고주파 출력부가 출력하는 고주파 전력의 크기가 제어 주기 중의 제1 기간에 제1 레벨이 되도록, 상기 제1 고주파 신호의 진폭 또는 위상을 제어하고, 상기 제어부는, 상기 제2 고주파 출력부가 출력하는 고주파 전력의 크기가, 상기 제1 기간과는 다른 상기 제어 주기 중의 제2 기간에 상기 제1 레벨 보다 낮은 제2 레벨이 되도록, 상기 제2 고주파 신호의 진폭 또는 위상을 제어하고, 상기 제어부는, 상기 제어 주기의 길이에 대한 상기 제1 기간의 길이의 비 및 상기 제2 레벨의 적어도 일방을 점감 또는 점증시키고, 상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점감시킬 경우, 상기 제1 고주파 출력부 및 상기 제2 고주파 출력부가 출력하는 고주파 전력의 합의 평균치가 일정해지도록, 상기 제1 레벨을 점증시키고, 상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점증시킬 경우, 상기 제1 고주파 출력부 및 상기 제2 고주파 출력부가 출력하는 고주파 전력의 합의 평균치가 일정해지도록, 상기 제1 레벨을 점감시킨다.

본 양태에 있어서는, 제어부는, 고주파 생성부가 생성하는 제1 고주파 신호 및 제2 고주파 신호의 진폭 또는 위상을 주기적으로 제어한다. 제1 고주파 출력부는, 진폭 또는 위상이 제어된 제1 고주파 신호에 근거해 고주파 전력을 출력한다. 제2 고주파 출력부는, 진폭 또는 위상이 제어된 제2 고주파 신호에 근거해 고주파 전력을 출력한다. 제1 고주파 출력부가 출력하는 고주파 전력의 크기는 제1 기간에서 주기적으로 제1 레벨로 조정된다. 제2 고주파 출력부가 출력하는 고주파 전력의 크기는 제2 기간에서 주기적으로 제2 레벨로 조정된다. 제2 레벨은 제1 레벨 보다 낮다. 제어부는, 게다가, 제1 고주파 신호 및 제2 고주파 신호의 진폭 또는 위상을 주기적으로 제어하는 동안, 제어 주기에 대한 제1 기간의 듀티비 및 제2 레벨의 적어도 일방을 점감 또는 점증시키는 동시에, 제1 레벨을 점증 또는 점감시킨다. 이에 따라, 제1 고주파 출력부 및 제2 고주파 출력부가 출력하는 고주파 전력의 합의 평균치를 일정하게 한다. 즉, 듀티비 및 제2 레벨의 적어도 일방을 점감하는 경우, 제어부는 제1 레벨을 점증한다. 듀티비 및 제2 레벨의 적어도 일방을 점증하는 경우, 제어부는 제1 레벨을 점감한다. 이에 따라, 고주파 전력의 합의 평균치를 일정하게 유지한다.

본 개시에 의하면, 고주파 전력의 급변을 완화하는 것이 가능해진다.

[도 1] 실시 형태 1에 따른 고주파 전원 장치의 구성 예를 나타내는 블록도이다.
[도 2] 전력 합성부의 구성 예를 나타내는 회로도이다.
[도 3] 실시 형태 1에 따른 고주파 전원 장치에서 제1 기간을 점감시키는 경우의 고주파 전력을 모식적으로 도시한 설명도이다.
[도 4] 실시 형태 1에 따른 고주파 전원 장치에서 이용되는 듀티비와 위상차의 대응 관계를 나타내는 도표이다.
[도 5] 펄스 생성부 및 고주파 생성부 각각에서 듀티비 및 위상차를 설정하는 제어부의 처리 절차를 나타내는 플로우 차트이다.
[도 6] 변형 예 1에 따른 고주파 전원 장치에서 제1 기간을 점감시키는 경우의 고주파 전력을 모식적으로 도시한 설명도이다.
[도 7] 변형 예 1에 따른 고주파 전원 장치에서 이용되는 듀티비와 위상차의 대응 관계를 나타내는 도표이다.
[도 8] 변형 예 2에 따른 고주파 전원 장치에서 제2 레벨을 점감시키는 경우의 고주파 전력을 모식적으로 도시한 설명도이다.
[도 9] 변형 예 2에 따른 고주파 전원 장치에서 이용되는 듀티비와 위상차의 대응 관계를 나타내는 도표이다.
[도 10] 실시 형태 2에 따른 고주파 전원 장치의 구성 예를 나타내는 블록도이다.
[도 11] 펄스 생성부에 듀티비 및 펄스 레벨을 설정하는 제어부의 처리 절차를 나타내는 플로우 차트이다.
[도 12] 실시 형태 3에 따른 고주파 전원 장치의 구성 예를 나타내는 블록도이다.

이하, 본 개시를 그 실시 형태를 나타내는 도면에 근거해 상술한다.

(실시 형태 1)

도 1은, 실시 형태 1에 따른 고주파 전원 장치(100)의 구성 예를 나타내는 블록도이다. 고주파 전원 장치(100)는, 고주파 생성부(1), 제어부(2) 및 고주파 출력부(3)를 갖춘다. 고주파 생성부(1)는, 동일 주파수의 고주파 신호(S1 및 S2)를 생성한다. 고주파 신호(S1 및 S2) 각각은, 제1 고주파 신호 및 제2 고주파 신호에 상당한다. 제어부(2)는, 고주파 생성부(1)가 생성하는 고주파 신호(S1 및 S2)의 위상을 제어한다. 고주파 출력부(3)는, 위상이 제어된 고주파 신호(S1 및 S2)에 근거해, 크기가 조정되는 고주파 전력(Ps)을 출력한다.

고주파 전원 장치(100)는, 펄스 생성부(4) 및 전력 검출부(5)를 더 갖춘다. 펄스 생성부(4)는, 제어부(2)가 고주파 신호(S1 및 S2)의 위상을 제어해야 할 타이밍을 통지하기 위한 펄스를 생성한다. 전력 검출부(5)는, 고주파 출력부(3)가 출력하는 고주파 전력을 검출한다. 고주파 출력부(3)가 출력한 고주파 전력은, 전력 검출부(5) 및 정합기(200)를 통해, 플라스마 처리 장치 등의 부하에 공급된다. 정합기(200)는, 부하와의 임피던스 정합을 도모한다.

고주파 생성부(1)는, 예를 들어, 다이렉트·디지털·신시사이저(synthesizer)로 구성된다. 고주파 생성부(1)가 생성하는 고주파 신호(S1)의 전압은, v(t) = Asin(2πft + φ1)로 표현된다. 고주파 생성부(1)가 생성하는 고주파 신호(S2)의 전압은, v(t) = Asin(2πft + φ2)로 표현된다. A는, 예를 들면 일정 진폭이다. f는, 제어부(2)로부터 설정되는 주파수이며, 예를 들면, 2 MHz, 13.56 MHz, 27 MHz, 60 MHz 등의 공업용의 RF대(Radio Frequency)의 주파수이다. φ2-φ1(또는 φ1-φ2)은, 고주파 신호(S1)와 고주파 신호(S2)와의 위상차 이다. φ2-φ1(또는 φ1-φ2)은, 제어부(2)에 의해 설정된 위상차 θ로 조정된다. 제어부(2)가 위상 φ1 및 φ2를 고주파 생성부(1)에 대해 설정할 경우, 고주파 신호(S1)와 고주파 신호(S2)와의 위상차가 θ = φ2-φ1(또는 φ1-φ2)을 만족하도록 고주파 생성부(1)가 조정을 실시하면 무방하다.

제어부(2)는, 도시하지 않은 CPU(Central Processing Unit)를 가진다. 제어부(2)는, 미리 ROM(Read Only Memory)에 기억된 제어 프로그램에 따라 각 부의 동작을 제어하는 동시에, 입출력, 연산 등의 처리를 실시한다. 일시적으로 발생한 정보는 RAM(Random Access Memory)에 기억된다. 예를 들면, CPU가 실시하는 각 처리의 절차를 정한 컴퓨터 프로그램을, 도시하지 않은 수단을 이용해 미리 RAM에 로드하고, 로드된 컴퓨터 프로그램을 CPU로 실행한다. 또한, 제어부(2)를 마이크로 컴퓨터 또는 전용의 하드웨어 회로로 구성해도 무방하다.

고주파 출력부(3)는, DC-RF 변환부(31 및 32)와, 전력 합성부(33)를 가진다. DC-RF 변환부(31)는, 고주파 생성부(1)가 생성한 고주파 신호(S1)에 따른 위상을 가지는 고주파 전압(V1)을 생성한다. DC-RF 변환부(32)는, 고주파 생성부(1)가 생성한 고주파 신호(S2)에 따른 위상을 가지는 고주파 전압(V2)을 생성한다. 고주파 전압(V1 및 V2) 각각은, 제1 고주파 전압 및 제2 고주파 전압에 상당한다. 전력 합성부(33)는, DC-RF 변환부(31)가 생성한 고주파 전압(V1)에 근거한 고주파 전력(P1)과, DC-RF 변환부(32)가 생성한 고주파 전압(V2)에 근거한 고주파 전력(P2)을 합성한다. DC-RF 변환부(31 및 32)에는, 직류 전원(30)으로부터 직류 전력이 공급된다. 전력 합성부(33)에서 합성된 고주파 전력(Ps)의 고주파 성분은 필터 회로(34)에서 제거된다. 고주파 성분이 제거된 후, 고주파 전력(Ps)의 기본파 성분이 부하 측에 출력된다.

DC-RF 변환부(31 및 32) 각각은, 예를 들면, 하프 브릿지형의 D급 앰프, 콘덴서 및 LC 로우패스 필터로 구성된다. 콘덴서는, D급 앰프의 출력에 포함되는 직류를 컷(Cut)한다. LC 로우패스 필터는, D급 앰프의 출력에 포함되는 고조파를 제거한다. DC-RF 변환부(31)가 생성하는 고주파 전압(V1)은, v(t) = Bsin(2πft + θ1)로 표현된다. DC-RF 변환부(32)가 생성하는 고주파 전압(V2)은, v(t) = Bsin(2πft + θ2)로 표현된다. B는, 직류 전원(30)의 전압에 따른 일정 진폭이다. 고주파 전압(V1)과 고주파 전압(V2)과의 위상차인 θ2-θ1(또는 θ1-θ2)은, 고주파 신호(S1)와 고주파 신호(S2)와의 위상차 θ와 동등하다.

상술한 것처럼, 고주파 전력(P1)은, DC-RF 변환부(31)가 생성한 제1 고주파 전압(V1)에 근거한다. 고주파 전력(P2)은, DC-RF 변환부(32)가 생성한 제2 고주파 전압(V2)에 근거한다. 전력 합성부(33)는, 고주파 전력(P1 및 P2)을, 고주파 전압(V1)과 고주파 전압(V2)과의 위상차, 즉 고주파 신호(S1)와 고주파 신호(S2)와의 위상차에 따라 합성한다. 이에 따라, 전력 합성부(33)는, 출력하는 고주파 전력(Ps)의 크기를 조정한다. 이하에서는, 전력 합성부(33)를 설명한다.

도 2는, 전력 합성부(33)의 구성 예를 나타내는 회로도이다. 전력 합성부(33)는, 저항기(R) 및 전송 트랜스(Tt)를 포함한 하이브리드 회로에 의해 구성되어 있다. 전송 트랜스(Tt)에 대해서, 제1 권선(卷線)의 감는 횟수와 제2 권선의 감는 횟수의 비는 일대일 이다. 전력 합성부(33)는, 게다가, 2개의 입력 포트(N1 및 N2)와, 하나의 썸 포트(sum port)(Ns)를 가진다. 입력 포트(N1)에는, 고주파 전압(V1)이 인가된다. 입력 포트(N2)에는, 고주파 전압(V2)이 인가된다.

입력 포트(N1)의 일단은, 저항기(R)의 일단과, 전송 트랜스(Tt)의 제1 권선이 감기 시작하는 일단에 접속되어 있다. 전송 트랜스(Tt)의 제1 권선의 타단은, 제2 권선이 감기 시작하는 일단과 썸 포트(Ns)의 일단에 접속되어 있다. 전송 트랜스(Tt)의 제2 권선의 타단은, 저항기(R)의 타단과 입력 포트(N2)의 일단에 접속되어 있다. 입력 포트(N1 및 N2) 및 썸 포트(Ns) 각각의 타단은, 접지 전위에 접속되어 있다.

썸 포트(Ns)에는 부하가 접속된다. 부하의 임피던스가 R0/2인 경우, 저항기(R)의 저항값을 2R0로 하는 것에 의해, 입력 포트(N1 및 N2) 각각의 입력 임피던스가 R0가 되는 것이 알려져 있다. 이 상세는, 일본 특허공개 2017-201630호 공보에 기재되어 있다. 고주파 전력(P1)은 입력 포트(N1)로부터 입력된다. 고주파 전력(P2)은 입력 포트(N2)로부터 입력된다. 고주파 전력(P1)은 고주파 전압(V1)을 나타내는 상기의 전압식을 이용해, 이하의 식(1) 대로 표현된다. 고주파 전력(P2)은 고주파 전압(V2)을 나타내는 상기의 전압식을 이용해, 이하의 식(2) 대로 표현된다.

····· (1)

····· (2)

일본 특허공개 2017-201630호 공보에 의하면, 고주파 전압(V1 및 V2) 각각을 나타내는 상술의 전압식을 이용하여, 입력 포트(N1 및 N2)에 유입하는 전류와, 저항기(R)에 흐르는 전류가 산출된다. 그리고, 전송 트랜스(Tt)의 제1 권선 및 제2 권선에 흐르는 전류가 산출되고, 썸 포트(Ns)로부터 출력되는 전류가 산출된다. 결과, 썸 포트(Ns)로부터 출력되는 고주파 전압(Vs) 및 고주파 전력(Ps) 각각이 이하의 식(3) 및 (4) 대로 표현된다. 따라서, 고주파 전력(Ps)의 평균치(Ps＿avr)는, 이하의 식(5)로 표현된다.

···(3)

··(4)

····(5)

단,

.

식(1), (2) 및 (4)를 대비(對比)하는 것에 의해, 전력 합성부(33)에 입력되는 고주파 전력 (P1 + P2) 중에서, 전력 합성부(33)로부터 출력되는 고주파 전력(Ps)이 차지하는 비율 η은, 이하의 식(6)으로 표현된다. 나머지의 고주파 전력은 저항기(R)에서 소비된다. 고주파 전력(P1 및 P2)을 합성하는 비율 η을 먼저 결정한 경우, 위상차 θ는 이하의 식(7)에 의해 구해진다.

··········· (6)

··········· (7)

또한, 썸 포트(Ns)에 접속되는 부하의 임피던스가 Ro/2와 다른 경우에도, 위상차 θ를, 0에서 2π의 범위로 변화시킴으로써, 전력 합성부(33)로부터 출력되는 고주파 전력(Ps)의 크기를 조정할 수 있다. 전력 합성부(33)의 구성은 도 2에 도시한 구성으로 한정되지 않는다. 전력 합성부(33)의 구성은, 예를 들면, 이른바 90°하이브리드 회로를 이용해 고주파 전력(P1 및 P2)을 합성하는 구성이어도 무방하다. 이하에서는, 필터 회로(34)에서 생기는 전력 손실을 무시한다. 이 경우, 전력 합성부(33)가 출력한 고주파 전력(Ps)은, 크기가 유지된 상태에서, 고주파 출력부(3)로부터 출력된다.

도 1에 도시되어 있는 펄스 생성부(4)는, 예를 들면, 범용의 타이머 IC 또는 마이크로 컴퓨터에 내장되어 있는 타이머를 가진다. 펄스 생성부(4)는, 제어부(2)에 의해 설정된 주기 및 듀티비를 가지는 펄스를 생성한다. 이 펄스의 파고치(波高値)는, 이른바, 논리 레벨이다. 펄스의 주기는, 주파수(f)의 역수로 나타나는 주기 보다 충분히 길다. 주파수(f)는, 고주파 생성부(1)에서 제어부(2)에 의해 설정된다. 펄스 생성부(4)는, 생성한 펄스를 제어부(2)에 부여함으로써, 펄스의 온 기간의 개시 시점 및 펄스의 오프 기간의 개시 시점을 제어부(2)에 주기적으로 통지한다.

편의상, 펄스 생성부(4)에서, 듀티비가 100%로 설정된 경우에도, 2개의 개시 시점이 제어부(2)에 통지된다. 이하에서는, 펄스 생성부(4)가 생성하는 펄스의 온 기간 및 오프 기간 각각을 제1 기간 및 제2 기간이라고 한다. 또, 제1 기간 및 제2 기간의 반복 주기를 제어 주기라고 한다.

전력 검출부(5)는, 방향성 결합기를 포함하고, 고주파 출력부(3)가 부하측으로 출력하는 진행파 전력과, 부하측으로부터 반사된 반사파 전력을 검출한다. 전력 검출부(5)는, 검출 결과를 제어부(2)에 피드백한다. 전력 검출부(5)의 구성은 진행파 전력 만을 검출하는 구성이어도 무방하다.

정합기(200)는, 고주파 전원 장치(100)로부터 독립해서 고주파 출력부(3)와 부하와의 임피던스의 정합을 도모할 수 있다. 그러나, 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 크기가, 비교적 짧은 주기로 변화하는 구성에서는, 상시 임피던스의 정합을 도모하는 것이 곤란하게 될 가능성이 있다. 그래서, 실시 형태 1에서는, 정합기(200)는, 상기의 제1 기간에 중점적으로 임피던스의 정합을 도모한다. 이를 위해, 정합기(200)에는 제어부(2)로부터 제1 기간에 관한 타이밍이 통지된다. 또한, 제1 기간을 나타내는 신호가 펄스 생성부(4)로부터 정합기(200)에 직접적으로 주어져도 무방하다.

상기의 구성에서는, 제어부(2)는, 부하에 공급되는 고주파 전력(Ps)의 크기를 제1 기간 및 제2 기간 각각에서 제1 레벨 및 제2 레벨로 주기적으로 변화시킬 수 있다. 제어부(2)는, 제1 기간 및 제2 기간 각각의 개시 시점이 통지되도록 하기 위해, 펄스 생성부(4)에서 펄스의 주기 및 듀티비를 설정한다. 듀티비는, 제1 기간 및 제2 기간의 반복 주기, 즉 제어 주기에 대한 제1 기간의 비(比)이다. 이에 따라, 펄스 생성부(4)는, 예를 들면, 인터럽트(割入)를 실시함으로써, 제1 기간의 개시 시점 및 제2 기간의 개시 시점을 제어부(2)에 주기적으로 통지한다.

펄스 생성부(4)로부터 제1 기간 및 제2 기간 각각의 개시 시점이 통지된 경우, 제어부(2)는, 전력 합성부(33)로부터 출력되는 고주파 전력(Ps)의 크기가 제1 레벨 및 제2 레벨이 되도록, 고주파 생성부(1)에 상이한 위상차를 설정한다. 여기서, 고주파 전력(Ps)의 제1 레벨에 대응하는 위상차와, 고주파 전력(Ps)의 제2 레벨에 대응하는 위상차는, 미리 식(5) 및 (7)에 근거해 산출되어도 무방하다. 이 경우, 2개의 산출값은 도시하지 않은 기억부에 기억되어 있다. 또, 제1 레벨 및 제2 레벨 각각에 대응하는 위상차는, 설정할 때 마다, 산출되어도 무방하다. 식(5)로 표현되는 고주파 전력(Ps)의 평균치(Ps＿avr)의 최대값은 (B²/R0)이다. 설정할 때 마다, 위상차를 산출하는 경우, 최대값 (B²/R0)에 대한 제1 레벨의 비율 η과 최대값 (B²/R0)에 대한 제2 레벨의 비율 η을 산출한다. 산출한 2개의 η에 대한 위상차 θ를 식(7)에 근거해 각각 별도로 산출한다. 고주파 전력(Ps)의 평균치(Ps＿avr)의 최대값은, 실측에 의해 산출되어도 무방하다.

제어부(2)가 고주파 생성부(1)에 위상차 θ를 설정한 경우, DC-RF 변환부(31 및 32) 각각이 출력하는 고주파 전력(P1 및 P2)은, 전력 합성부(33)에서 θ에 따른 비율 η로 합성된다. 합성된 고주파 전력(Ps)은 부하에 공급된다. 부하에 공급되는 고주파 전력(Ps)은, 제1 기간 및 제2 기간 각각에서 제1 레벨 및 제2 레벨이 되도록 조정된다. 그러나, 실제의 고주파 전력(P1 및 P2)의 크기는, 상술의 식(1) 및 (2)로 표현된 것처럼 부하의 임피던스 (R0/2)의 변동의 영향을 받는다. 또, 전력 합성부(33)의 입력 임피던스와 DC-RF 변환부(31 및 32)의 출력 임피던스에 대해 반드시 정합이 취해지고 있는 것은 아니다. 또, 전력 합성부(33)의 출력 임피던스와 부하의 임피던스에 대해서도 반드시 정합이 취해지고 있는 것은 아니다. 이 결과, 전력 합성부(33)에서의 합성의 비율 η도 식(6)에서 산출되는 값과는 다른 값이 된다.

그래서, 제1 기간 및 제2 기간 각각에서 고주파 출력부(3)로부터 부하에 공급되는 고주파 전력(Ps)이 목표의 제1 레벨 및 제2 레벨에 가까워지도록, 피드백 제어를 실시해도 무방하다. 구체적으로 제어부(2)는, 제1 기간 및 제2 기간 각각에서 전력 검출부(5)로부터 피드백 된 진행파 전력(또는, 진행파 전력과 반사 전력의 차분)의 검출 결과와, 목표의 제1 레벨 및 제2 레벨과의 편차를 각각 별도로 산출한다. 제어부(2)는, 산출한 편차가 제로에 가까워지도록, 고주파 생성부(1)에 설정하는 위상차 θ를 증감하는 제어를 실시한다. 구체적인 피드백 제어에 대해서는 다양한 공지의 방법이 존재하기 때문에, 피드백 제어의 설명을 생략한다.

상기의 피드백 제어에 관련하여, 전력 검출부(5)로부터 진행파 전력의 검출 결과가 피드백 되는 구성에서는, 부하에서 소비되는 전력이 목표의 제1 레벨 및 제2 레벨 보다 반사파 전력 분 만큼 적어지도록 위상차 θ의 제어가 실시된다. 또, 전력 검출부(5)로부터 진행파 전력과 반사 전력의 차분의 검출 결과가 피드백 되는 구성에서는, 실제로 부하에서 소비되는 전력이 목표의 제1 레벨 및 제2 레벨이 되도록 위상차 θ의 제어가 실시된다. 피드백 제어의 응답이 비교적 느린 구성에서는, 예를 들면, 전력 검출부(5)로부터 피드백 된 검출 결과의 평균치가, 목표의 제1 레벨 및 제2 레벨의 평균치가 되도록 위상차 θ의 제어를 실시해도 무방하다. 이 경우, 제어부(2)가 제1 기간 및 제2 기간 각각에서 설정하는 위상차 θ는, 하나 또는 복수의 제어 주기 마다 일괄적으로 결정된다.

상술한 것처럼, 고주파 출력부(3)로부터 부하에 고주파 전력(Ps)이 공급된다. 고주파 전력(Ps)의 크기가 제1 레벨에서, 이 제1 레벨과는 크게 다른 레벨로 급격하게 변화한 경우, 또는, 고주파 전력(Ps)의 크기가 제2 레벨에서, 이 제2 레벨과는 크게 다른 레벨로 급격하게 변화한 경우, 플라스마가 불안정하게 될 가능성이 있다. 제1 기간의 듀티비가 급격하게 변화하는 경우에도, 플라스마가 불안정하게 될 가능성이 있다. 그래서, 실시 형태 1에 있어서는, 제1 기간의 듀티비를 변화시키는 경우, 듀티비를 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시킨다. 이에 따라, 제1 기간의 듀티비의 시간 변화와, 제1 레벨의 시간 변화가 매끄러워지고, 또한 고주파 출력부(3)로부터 부하에 공급되는 고주파 전력(Ps)의 평균치가 일정하게 유지된다. 결과, 플라스마가 안정적으로 유지된다.

도 3은, 실시 형태 1에 따른 고주파 전원 장치(100)에서 제1 기간을 점감시키는 경우의 고주파 전력(Ps)을 모식적으로 도시한 설명도이다. 도 3에 도시한 2개 도면의 가로축은, 동일한 시간축(t)이다. 상단의 도면은 제1 기간 및 제2 기간을 포함한 제어 주기가 제1 기간에서 시작되는 경우를 예시하고 있다. 하단의 도면은 제어 주기가 제2 기간에서 시작되는 경우를 예시하고 있다. 제어 주기는 T로 나타나 있다. 제어부(2)는, 제1 기간의 듀티비를 제어 주기 마다 75%, 50%, 25%의 순서로 점감시키는 동시에, 제1 레벨을 1167 W, 1500 W, 2500 W의 순서로 점증시킨다.

상단의 도면에 나타낸 제1 기간 및 하단의 도면에 나타낸 제2 기간은, 펄스 생성부(4)가 생성하는 펄스의 온 기간에 대응하고 있다. 제어부(2)는, 예를 들면, 펄스 생성부(4)에 설정하는 듀티비를 점감시킨다. 이에 따라, 펄스 생성부(4)로부터 통지되는 타이밍에 동기해서, 상단의 도면의 제1 기간을 점감시킨다. 또한, 듀티비를 점감시키는 경우의 스텝 폭은 25%로 한정되지 않고, 보다 미세한 값이어도 무방하다. 또, 동일한 듀티비를 복수 주기 만큼 계속시킨 후에 보다 작은 듀티비로 감소시켜도 무방하다. 듀티비는 직선적으로 감소시키지 않아도 무방하다. 실시 형태 1에서는, 제2 레벨은 600 W로 고정되어 있다.

상단의 도면에 도시한 1번째의 제어 주기, 2번째의 제어 주기 및 3번째의 제어 주기 각각에서의 고주파 전력(Ps)의 평균치를 Ps1, Ps2 및 Ps3로 기재한다. 평균치(Ps1, Ps2 및 Ps3) 각각은, 이하의 식(8), (9) 및 (10) 대로이다. 단위는 W이다. 소수점 이하는 반올림(四捨五入) 되고 있다. 각 식에서 감산하고 있는 「100」의 값은, 제2 기간에서의 반사 전력의 상정 값이다. 제1 기간에서는 임피던스의 정합이 도모되고 있는 것으로 가정하고 있다.

··(8)

··(9)

··(10)

상단의 도면과 비교한 경우, 하단의 도면에서는, 각 제어 주기가 제2 기간에서 시작된다는 차이가 있을 뿐이다. 하단의 도면에서, 각 제어 주기에서의 고주파 전력(Ps)의 평균치는, 상단의 도면의 경우에서의 평균치와 마찬가지이다. 또한, 도 3에서는, 제1 기간의 듀티비를 점감시키는 경우의 고주파 전력(Ps)의 시간 변화에 대해 설명하였다. 그러나, 제1 기간의 듀티비를 점증시키는 경우의 고주파 전력(Ps)의 시간 변화는, 도 3에서 시간축의 방향을 반대로 한 도면으로 나타난다. 이 경우, 제1 기간의 듀티비의 점증에 수반하여 제1 레벨을 점감시킨다.

도 4는, 실시 형태 1에 따른 고주파 전원 장치(100)에서 이용되는 듀티비와 위상차의 대응 관계를 나타내는 도표이다. 이 도표의 내용이 테이블로서 도시하지 않은 기억부에 기억되어 있다. 테이블에는, 제1 레벨 및 제2 레벨 각각에 대해, 복수의 듀티비에 대응하는 전력(W), 위상차 및 진폭(상대값)이 기억되어 있다. 도 3에서는, 복수의 듀티비로서 100%, 75%, 50% 및 25%가 예시되어 있고, 이들에 대응하는 전력(W), 위상차 및 진폭(상대값)이 나타나 있다. 제1 레벨 및 제2 레벨 각각의 전력은, 도 3에 도시한 전력과 대응하고 있다. 도 4에 도시한 펄스 레벨은, 전력의 크기에 대응하는 펄스 형상의 전압 신호의 레벨의 상대값을 나타내고, 후술하는 실시 형태 2 및 3에서 이용된다.

예를 들면, 전력 합성부(33)에서 합성된 고주파 전력(Ps)의 최대값이 2500 W라고 가정한다. 이 경우, 위상차 θ14는, 제로이다. 위상차 θ13은, 식(6)에 근거해 산출되고, 1500/2500 = cos²(θ/2)를 만족하는 θ이다. 마찬가지로, 위상차 θ12는, 1167/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ11은, 1000/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ22로부터 θ24는, 600/2500 = cos²(θ/2)를 만족하는 θ이다. 듀티비가 100%인 경우, 제1 레벨 및 제2 레벨(2개의 레벨)의 양방이 존재하는 일은 없다. 그러나, 편의상, 제1 레벨 및 제2 레벨은 1000 W인 것으로 해서 위상차 및 진폭이 기억되고 있다. 이하에서는, 도 4에 도시한 도표에 대응하는 테이블을 참조해 위상차 θ를 제어하는 방법을, 플로우 차트를 이용해 설명한다.

도 5는, 펄스 생성부(4) 및 고주파 생성부(1) 각각에서 듀티비 및 위상차를 설정하는 제어부(2)의 처리 절차를 나타내는 플로우 차트이다. 도면 중의 Pa 및 Pt 각각은, 도 4에 도시한 도표의 각 열(列)의 내용이 기억되어 있는 영역의 선두 주소를 나타내는 포인터이다. 이 포인터를 이하에서는, 단지 열의 포인터라고 한다. 각 열의 내용을 배열로 간주할 경우, Pa 및 Pt는 배열의 주소를 나타내는 포인터이다. Pa는, 현재 참조하고 있는 열의 선두 주소를 나타낸다. Pt는, 최종적으로 목표로 하는 열의 선두 주소를 나타낸다. ΔP는, 2개의 열의 선두 주소 간 거리를 나타내는 차분이다. 제어부(2)는, 현재 열의 포인터(Pa) 및 목표 열의 포인터(Pt)를 기억하고 있다.

도 3에 도시한 것처럼, 제1 기간의 듀티비를 점감시키는 경우, 제어부(2)는, 최종적으로 목표로 하는 듀티비인 25%에 대응하는 열의 포인터를 Pt에 설정하고, 이웃하는 열 사이의 거리(양(正)의 값)를 ΔP에 설정한다. 그 후, 제어부(2)는 도 5에 도시한 처리를 기동한다. Pa의 초기값은, 100%의 듀티비에 대응하는 열의 포인터이다. 제1 기간의 듀티비를 점증시키는 경우에는, 제어부(2)는, 목표로 하는 새로운 듀티비에 대응하는 열의 포인터를 Pt에 설정할 때, 이웃하는 열 사이의 거리의 부호를 반전함으로써 얻어지는 값(음(負)의 값)을 ΔP에 설정한다.

도 5의 처리가 기동된 경우, 제어부(2)는, 목표로 하는 듀티비에 대응하는 열의 포인터(Pt)를 도시하지 않은 기억부에 일시적으로 기억한다(S11). 다음으로, 제어부(2)는, 현재 열의 포인터(Pa)에 ΔP를 가산한다(S12). 여기서, ΔP가 양(正)의 값인 경우, Pa가 나타내는 열은 1단계 만큼 듀티비가 작은 옆의 열로 변경된다. ΔP가 음(負)의 값인 경우, Pa가 나타내는 열은 1단계 만큼 듀티비가 큰 옆의 열로 변경된다.

그 후, 제어부(2)는, 포인터(Pa)에 의해 도 4에 도시한 도표에 대응하는 테이블을 참조해(S13), Pa가 나타내는 열의 내용으로부터 듀티비를 독출한다(S14). 제어부(2)는, 독출한 듀티비를 펄스 생성부(4)에 대해 설정한다(S15). 여기서 설정된 듀티비는, 현재의 제어 주기에 이어지는 다음의 제어 주기에서 반영된다. 펄스 생성부(4)에는, 초기화 처리에 대해 제어 주기가 설정되어 있다. 다음으로, 제어부(2)는, Pa가 나타내는 열의 내용으로부터 제1 레벨 및 제2 레벨 각각 대응하는 위상차를 독출한다(S16).

그 후, 제어부(2)는, 펄스 생성부(4)로부터 제1 기간의 입상(立上)이 통지되었는지 여부를 판정한다(S17). 제어부(2)는, 제1 기간의 입상이 통지되지 않은 경우(S17: NO), 입상이 통지될 때까지 대기한다. 제어부(2)는, 제1 기간의 입상이 통지된 경우(S17: YES), 스텝(S16)에서 미리 독출한 위상차 중에서, 제1 레벨에 대응하는 위상차를 고주파 생성부(1)에 설정한다(S18).

그 후, 제어부(2)는, 펄스 생성부(4)로부터 제2 기간의 입상(立上)이 통지되었는지 여부를 판정한다(S19). 제어부(2)는, 제2 기간의 입상이 통지되지 않은 경우(S19: NO), 제2 기간의 입상이 통지될 때까지 대기한다. 제어부(2)는, 제2 기간의 입상이 통지된 경우(S19: YES), 스텝(S16)에서 미리 독출한 위상차 중에서, 제2 레벨에 대응하는 위상차를 고주파 생성부(1)에 설정한다(S20).

그 후, 제어부(2)는, 현재 열의 포인터(Pa)가 목표 열의 포인터(Pt)와 일치하는지 여부를 판정한다(S21). 제어부(2)는, 포인터(Pa)가 포인터(Pt)와 일치하는 경우(S21: YES), 이후의 제1 레벨 및 제2 레벨 각각 대응하는 위상차를 주기적으로 설정하기 위해, 스텝(S17)으로 처리를 이동한다. 제어부(2)는, 포인터(Pa)가 포인터(Pt)와 일치하지 않는 경우(S21: NO), 스텝(S21)에서 이용한 Pt에 변경이 있는지 여부를 판정한다(S22).

포인터(Pt)에 대해 변경이 없는 것은, 제1 기간의 듀티비의 점감 또는 점증이 완료하지 않은 것을 나타낸다. 제어부(2)는, 포인터(Pt)에 대해 변경이 없는 경우(S22: NO), 현재 열의 포인터(Pa)를 1개 진행시키기 위해, 처리를 스텝(S12)으로 이동한다. 포인터(Pt)에 대해 변경이 있는 것은, 목표로 하는 열의 포인터가 변경된 것을 나타낸다. 제어부(2)는, 포인터(Pt)에 대해 변경이 있는 경우(S22: YES), 제1 기간의 듀티비의 점감 또는 점증의 시퀀스를 최초부터 개시하기 위해, 처리를 스텝(S11)으로 이동한다.

이상의 도 5에 도시한 제어부(2)의 처리 절차는, 도 3의 상단에 도시한 것처럼, 제1 기간이 제2 기간 보다 먼저 개시하는 경우에 대응한다. 도 3의 하단에 도시한 것처럼, 제2 기간이 제1 기간 보다 먼저 개시하는 경우의 제어부(2)의 처리 절차에 대해서는, 도 4에 도시한 도표에 대응하는 테이블과, 도 5에 도시한 처리 절차의 일부를 변경하면 된다. 구체적으로는, 최초에, 테이블의 각 열에 기억한 듀티비를, 제1 기간의 듀티비로부터, 제2 기간의 듀티비로 변경한다.

이에 따라, 도 5의 스텝(S15)에서는 제2 기간의 듀티비가 펄스 생성부(4)에서 설정되기 때문에, 하나의 제어 주기에서 제2 기간의 개시 시점이 먼저 통지된다. 따라서, 제어부(2)는, 이하와 같이 스텝(S17에서 S20)을 실행하면 무방하다. 도 5의 스텝(S17)에서는, 제어부(2)는 제2 기간의 입상을 대기한다. 스텝(S18)에서는, 제어부(2)는 제2 레벨에 대응하는 위상차를 고주파 생성부(1)에서 설정한다. 스텝(S19)에서는 제어부(2)는 제1 기간의 입상을 대기한다. 스텝(S20)에서는, 제어부(2)는 제1 레벨에 대응하는 위상차를 고주파 생성부(1)에서 설정한다.

실시 형태 1에 의하면, 제어부(2)는, 고주파 생성부(1)가 생성하는 고주파 신호(S1 및 S2)의 위상을 주기적으로 제어한다. 고주파 출력부(3)는, 위상이 제어된 고주파 신호(S1 및 S2)에 근거해 고주파 전력(Ps)을 출력한다. 제어부(2)가 고주파 신호(S1 및 S2)의 위상을 제어함으로써, 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 크기는, 제1 기간 및 제2 기간 각각에서 주기적으로 제1 레벨 및 제2 레벨로 조정된다. 제2 레벨은 제1 레벨 보다 낮다. 제어부(2)는, 게다가, 상기 위상을 주기적으로 제어하는 동안에, 제어 주기에 대한 제1 기간의 듀티비를 점감시키는 동시에, 제1 레벨을 점증시킨다. 이에 따라, 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 평균치를 일정하게 유지한다. 따라서, 고주파 전력(Ps)의 급변을 완화하는 것이 가능해진다.

또, 실시 형태 1에 의하면, 고주파 생성부(1)는 동일 주파수를 가지는 고주파 신호(S1 및 S2)를 생성한다. 제어부(2)는, 고주파 신호(S1)와 고주파 신호(S2)와의 위상차 θ를 제1 기간 및 제2 기간 각각에서 각각 별도로 제어한다. DC-RF 변환부(31 및 32)는 고주파 출력부(3)에 포함된다. DC-RF 변환부(31)는, 고주파 신호(S1)에 따른 위상을 가지는 고주파 전압(V1)을 생성한다. DC-RF 변환부(32)는, 고주파 신호(S2)에 따른 위상을 가지는 고주파 전압(V2)을 생성한다. 고주파 출력부(3)는, 생성된 고주파 전압(V1 및 V2) 각각에 근거한 고주파 전력(P1 및 P2)을, 고주파 전압(V1)과 고주파 전압(V2)과의 위상차 θ에 따른 비율로 합성한다. 고주파 출력부(3)는, 합성한 고주파 전력(Ps)을 출력한다. 고주파 전력(P1 및 P2) 각각은 고주파 전압(V1 및 V2)에 근거한다. 제1 기간 및 제2 기간 각각에서, 고주파 전력(P1 및 P2)을 서로 다른 비율로 합성한다. 이에 따라, 제1 기간 및 제2 기간 각각에서 출력하는 고주파 전력(Ps)의 크기를 제1 레벨 및 제2 레벨로 변경시킬 수 있다.

게다가, 실시 형태 1에 의하면, 제1 기간에서 고주파 출력부(3)가 출력하는 고주파 전력(Ps)에 대해서, 전력 검출부(5)에 의해 검출된 크기와, 제1 레벨이 일치하도록, 제어부(2)는 상술의 위상을 제어한다. 여기서, 제1 레벨은, 현재의 제어 주기의 제1 기간에서 고주파 출력부(3)가 출력해야 할 고주파 전력(Ps)의 목표치이다. 제2 기간에서 고주파 출력부(3)가 출력하는 고주파 전력(Ps)에 대해서, 전력 검출부(5)에 의해 검출된 크기와, 제2 레벨이 일치하도록, 제어부(2)는 상술의 위상을 제어한다. 여기서, 제2 레벨은, 현재의 제어 주기의 제2 기간에서 고주파 출력부(3)가 출력해야 할 고주파 전력(Ps)의 목표치이다. 이상과 같이, 제어부(2)는 위상을 제어하므로, 각 제어 주기에서 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 크기를 정확하게 조정할 수 있다.

(변형 예 1)

실시 형태 1은, 제1 기간의 듀티비를 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시키는 형태이다. 변형 예 1은, 제1 기간의 듀티비 및 제2 레벨을 모두 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시키는 형태이다. 변형 예 1에 따른 고주파 전원 장치의 블록 구성은, 실시 형태 1의 도 1에 도시한 고주파 전원 장치(100)의 블록 구성과 마찬가지이다. 이 때문에, 변형 예 1에서는, 실시 형태 1에 대응하는 개소에는 마찬가지의 부호를 교부하고, 그 구성의 설명을 생략한다.

도 6은, 변형 예 1에 따른 고주파 전원 장치(100)에서 제1 기간의 듀티비를 점감시키는 경우의 고주파 전력(Ps)을 모식적으로 도시한 설명도이다. 도 6에 도시한 2개 도면의 가로축은, 동일한 시간축(t)이다. 상단의 도면은 제1 기간 및 제2 기간을 포함한 제어 주기가 제1 기간에서 시작되는 경우를 예시하고 있다. 하단의 도면은 제어 주기가 제2 기간에서 시작되는 경우를 예시하고 있다. 제1 기간의 듀티비를 제어 주기 마다 75%, 50%, 25%의 순서로 점감시킨다. 이와 함께, 제1 레벨을 1056 W, 1333 W, 2500 W의 순서로 점증시키는 동시에, 제2 레벨을 933 W, 766 W, 600 W의 순서로 점감시킨다.

상단의 도면에 도시한 1번째의 제어 주기, 2번째의 제어 주기 및 3번째의 제어 주기 각각에서의 고주파 전력(Ps)의 평균치를 Ps1, Ps2 및 Ps3로 기재한다. 예를 들면, 평균치(Ps1, Ps2 및 Ps3) 각각은, 이하의 식(11), (12) 및 (13) 대로이다. 단위는 W이다. 소수점 이하는 반올림 되고 있다.

··(11)

··(12)

··(13)

상단의 도면과 비교한 경우, 하단의 도면에서는, 각 제어 주기가 제2 기간에서 시작된다는 차이가 있을 뿐이다. 하단의 도면에서, 각 제어 주기에서의 고주파 전력(Ps)의 평균치는, 상단의 도면의 경우와 마찬가지이다. 또한, 도 6에서는, 제1 기간의 듀티비를 점감시키는 경우의 고주파 전력(Ps)의 시간 변화를 설명하였다. 제1 기간의 듀티비를 점증시키는 경우의 고주파 전력(Ps)의 시간 변화는, 도 6에서 시간축의 방향을 반대로 한 도면으로 표현된다. 이 경우, 제1 기간의 듀티비를 점증한다. 이와 함께, 제1 레벨을 점감시키는 동시에, 제2 레벨을 점증시킨다.

도 7은, 변형 예 1에 따른 고주파 전원 장치(100)에서 이용되는 듀티비와 위상차의 대응 관계를 나타내는 도표이다. 이 도표의 내용은 테이블로서 기억되어 있다. 테이블에는, 제1 레벨 및 제2 레벨 각각에 대해, 복수의 듀티비에 대응하는 전력(W), 위상차 및 진폭(상대값)이 기억되어 있다. 도 7에서는, 복수의 듀티비로서 100%, 75%, 50%및 25%가 예시되어 있고, 이들에 대응하는 전력(W), 위상차 및 진폭(상대값)이 나타나 있다. 제1 레벨 및 제2 레벨 각각의 전력은, 도 6에 도시한 전력과 대응하고 있다.

예를 들면, 전력 합성부(33)에서 합성된 고주파 전력(Ps)의 최대값이 2500 W라고 가정한다. 이 경우, 위상차 θ34는, 제로이다. 위상차 θ33은, 식(6)에 근거해 산출되고, 1333/2500 = cos²(θ/2)를 만족하는 θ이다. 마찬가지로, 위상차 θ32는, 1056/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ31은, 1000/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ44는, 600/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ43은, 766/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ42는, 933/2500 = cos²(θ/2)를 만족하는 θ이다.

고주파 생성부(1)에서 주기적으로 위상차를 설정하는 제어부(2)의 처리 절차를 나타내는 플로우 차트는, 실시 형태 1에 나타낸 플로우 차트와 동일하다. 이 때문에, 변형 예 1에 따른 플로우 차트의 도시 및 설명을 생략한다.

이상과 같이, 변형 예 1에 의하면, 제어부(2)는, 고주파 생성부(1)가 생성하는 고주파 신호(S1 및 S2)의 위상을 주기적으로 제어한다. 제어부(2)는 위상을 제어하고 있는 동안에 제어 주기에 대한 제1 기간의 듀티비를 점감시킨다. 제어부(2)는, 이와 함께, 제1 레벨을 점증시키는 동시에, 제2 레벨을 점감시킨다. 이에 따라, 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 평균치를 일정하게 유지한다. 따라서, 고주파 전력(Ps)의 급변을 완화하는 것이 가능해진다.

(변형 예 2)

실시 형태 1은, 제1 기간의 듀티비를 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시키는 형태이다. 변형 예 2는, 제2 레벨을 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시키는 형태이다. 변형 예 2에 따른 고주파 전원 장치의 블록 구성은, 실시 형태 1의 도 1에 도시한 고주파 전원 장치(100)의 블록 구성과 마찬가지이다. 이 때문에, 변형 예 2에서는, 실시 형태 1에 대응하는 개소에는 마찬가지의 부호를 교부하고, 그 구성의 설명을 생략한다.

도 8은, 변형 예 2에 따른 고주파 전원 장치(100)에서 제2 레벨을 점감시키는 경우의 고주파 전력(Ps)을 모식적으로 도시한 설명도이다. 도 8에 도시한 2개 도면의 가로축은, 동일한 시간축(t)이다. 상단의 도면은 제1 기간 및 제2 기간을 포함한 제어 주기가 제1 기간에서 시작되는 경우를 예시하고 있다. 하단의 도면은 제어 주기가 제2 기간에서 시작되는 경우를 예시하고 있다. 제1 기간의 듀티비를 25%로 고정하고 있는 상태에서, 제1 레벨을 1375 W, 1750 W, 2125 W, 2500 W의 순서로 점증시키는 동시에, 제2 레벨을 975 W, 850 W, 725 W, 600 W의 순서로 점감시킨다.

상단의 도면에 도시한 1번째의 제어 주기, 2번째의 제어 주기 및 3번째의 제어 주기 각각에서의 고주파 전력(Ps)의 평균치를 Ps1, Ps2 및 Ps3로 기재한다. 예를 들면, 평균치(Ps1, Ps2 및 Ps3) 각각은, 이하의 식(14), (15) 및 (16) 대로이다. 단위는 W이다.

상단의 도면과 비교한 경우, 하단의 도면에서는, 각 제어 주기가 제2 기간에서 시작된다는 차이가 있을 뿐이다. 하단의 도면에서, 각 제어 주기에서의 고주파 전력(Ps)의 평균치는, 상단의 도면의 경우와 마찬가지이다. 또한, 도 8에서는, 제2 레벨을 점감시키는 경우의 고주파 전력(Ps)의 시간 변화를 설명하였다. 제2 레벨을 점증시키는 경우의 고주파 전력(Ps)의 시간 변화는, 도 8에서 시간축의 방향을 반대로 한 도면으로 표현된다. 이 경우, 제1 기간의 듀티비를 일정값으로 고정하고 있는 상태에서, 제1 레벨을 점감시키는 동시에, 제2 레벨을 점증시킨다.

도 9는, 변형 예 2에 따른 고주파 전원 장치(100)에서 이용되는 듀티비와 위상차의 대응 관계를 나타내는 도표이다. 이 도표의 내용은 테이블로서 기억되어 있다. 테이블에는, 제1 레벨 및 제2 레벨 각각에 대해, 듀티비가 일률적으로 25%인 경우의 전력(W), 위상차 및 진폭(상대값)이 기억되어 있다. 제1 레벨 및 제2 레벨 각각의 전력은, 도 8에 도시한 전력과 대응하고 있다.

예를 들면, 전력 합성부(33)에서 합성된 고주파 전력(Ps)의 최대값이 2500 W라고 가정한다. 이 경우, 위상차 θ55는, 제로이다. 위상차 θ54는, 식(6)에 근거해 산출되고, 2125/2500 = cos²(θ/2)를 만족하는 θ이다. 마찬가지로, 위상차 θ53은, 1750/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ52는, 1375/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ51은, 1000/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ65는, 600/2500 = cos²(θ/2)를 만족하는 θ이며, 위상차 θ64는, 725/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ63은, 850/2500 = cos²(θ/2)를 만족하는 θ이다. 위상차 θ62는, 975/2500 = cos²(θ/2)를 만족하는 θ이다.

고주파 생성부(1)에서 주기적으로 위상차를 설정하는 제어부(2)의 처리 절차를 나타내는 플로우 차트는, 실시 형태 1에 나타낸 플로우 차트와 동일하다. 이 때문에, 변형 예 2에 따른 플로우 차트의 도시 및 설명을 생략한다.

이상과 같이, 변형 예 2에 의하면, 제어부(2)는, 고주파 생성부(1)가 생성하는 고주파 신호(S1 및 S2)의 위상을 주기적으로 제어한다. 제어부(2)는 위상을 제어하고 있는 동안에, 제1 레벨을 점증시키는 동시에, 제2 레벨을 점감시킨다. 이에 따라, 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 평균치를 일정하게 유지한다. 따라서, 고주파 전력(Ps)의 급변을 완화하는 것이 가능해진다.

(실시 형태 2)

실시 형태 1에서는, 제어부(2)는, 고주파 생성부(1)가 생성하는 고주파 신호(S1 및 S2)의 위상을 주기적으로 제어한다. 고주파 출력부(3)는, 위상이 제어된 고주파 신호(S1 및 S2)에 근거해 고주파 전력(Ps)을 출력한다. 고주파 출력부(3)가 출력하는 고주파 전력(Ps)의 크기는, 주기적으로 제1 레벨 및 제2 레벨로 조정된다. 실시 형태 2에서는, 제어부(2)는, 고주파 생성부가 생성하는 고주파 신호의 진폭을 주기적으로 제어한다. 고주파 출력부는, 진폭이 제어된 고주파 신호에 근거해 고주파 전력을 출력한다. 고주파 출력부가 출력하는 고주파 전력의 크기는, 주기적으로 제1 레벨 및 제2 레벨로 조정된다.

도 10은, 실시 형태 2에 따른 고주파 전원 장치(100b)의 구성 예를 나타내는 블록도이다. 고주파 전원 장치(100b)는, 고주파 생성부(1b), 제어부(2b) 및 고주파 출력부(9)를 갖춘다. 고주파 생성부(1b)는, 고주파 신호(Sm)를 생성한다. 제어부(2b)는, 고주파 생성부(1b)가 생성하는 고주파 신호(Sm)의 진폭을 제어한다. 고주파 출력부(9)는, 진폭이 제어된 고주파 신호(Sm)에 따른 크기를 가지는 고주파 전력(Po)을 출력한다. 고주파 전원 장치(100b)는, 고주파 출력부(9)가 출력하는 고주파 전력(Po)을 검출하는 전력 검출부(5)를 더 갖춘다. 고주파 출력부(9)가 출력한 고주파 전력(Po)은, 전력 검출부(5) 및 정합기(200)를 통해 부하에 공급된다. 정합기(200)는, 전력 검출부(5) 및 부하와의 임피던스 정합을 도모한다. 실시 형태 2에서, 실시 형태 1에 대응하는 개소에는 동일한 부호를 교부하고, 그 구성의 설명을 생략한다.

고주파 생성부(1b)는, 고주파 발진부(6), 펄스 생성부(7) 및 승산기(8)를 가진다. 고주파 발진부(6)는, 고주파의 연속 신호(S0)를 발진한다. 펄스 생성부(7)는, 고주파 발진부(6)가 발진한 연속 신호(S0)를 변조하기 위한 구형파(矩形波) 형상의 펄스 신호(Vp)를 생성한다. 승산기(8)는, 고주파 발진부(6)가 발진한 연속 신호(S0) 및 펄스 생성부(7)가 생성한 펄스 신호(Vp)를 승산(乘算)함으로써, 연속 신호(S0)의 진폭을 변조한다. 구형파 형상의 신호는, 계단 형상의 입상(立上) 및 입하(立下)을 가지는 신호이다. 구형파 형상의 신호에서는, 입상 전 및 입하 후의 레벨은 반드시 제로 레벨인 것은 아니다. 여기에서는, 구형파 형상의 신호도 넓은 의미의 펄스 신호로 간주한다. 구형파 형상의 신호에 대해, 입상부터 입하까지를 온(On) 기간으로 한다.

제어부(2b)는 CPU, ROM 및 RAM을 가지고, 하드웨어적으로는 실시 형태 1의 도 1에 도시한 제어부(2)와 마찬가지로 구성되어 있다. 소프트웨어적으로는, 제어부(2)는 펄스 생성부(4)에서 듀티비를 주기적으로 설정하는 동시에, 고주파 생성부(1)에서 위상차 θ를 주기적으로 설정한다. 제어부(2b)는, 펄스 생성부(7)에서, 듀티비 및 2개의 펄스 레벨을 주기적으로 설정한다. 이 상세에 대해서는 후술한다.

고주파 발진부(6)는, 예를 들면, 다이렉트·디지털·신시사이저로 구성된다. 고주파 발진부(6)가 발진하는 고주파의 연속 신호(S0)의 전압은, v(t) = A0sin(2πft + φ)로 표현된다. 고주파 발진부(6)는, 고주파의 연속 신호(S0)를 승산기(8)의 일방의 승산 입력에 입력한다. A0는, 일정 진폭이다. φ는, 초기 위상이다. f는, 제어부(2b)로부터 설정되는 주파수이며, 예를 들면, 2 MHz, 13.56 MHz, 27 MHz, 60 MHz 등의 공업용의 RF대의 주파수이다.

펄스 생성부(7)는, 예를 들면, 다이렉트·디지털·신시사이저로 구성된다. 펄스 생성부(7)는, 제어부(2b)에 의해 설정된 주기, 듀티비 및 2개의 펄스 레벨에 따라, 하이 레벨 및 로우 레벨을 가지는 펄스 신호(Vp)를 생성한다. 펄스 생성부(7)는, 생성한 펄스 신호(Vp)를 승산기(8)의 타방의 승산 입력에 입력한다. 펄스 신호(Vp)의 주기는, 제어부(2b)가 고주파 발진부(6)에서 설정하는 주파수(f)의 역수로 나타나는 주기 보다 충분히 길다. 펄스 생성부(7)는, 펄스 신호(Vp)가 하이 레벨인 기간의 개시 시점과, 펄스 신호(Vp)가 로우 레벨인 기간의 개시 시점을, 제어부(2b)에 주기적으로 통지한다.

편의상, 펄스 생성부(7)에서, 듀티비가 100%로 설정된 경우에도, 2개의 개시 시점이 제어부(2b)에 통지된다. 상술한 것처럼, 펄스 생성부(7)는 펄스 신호(Vp)를 생성한다. 이하에서는, 펄스 신호(Vp)가 하이 레벨인 기간을 제1 기간이라고 한다. 펄스 신호(Vp)가 로우 레벨인 기간을 제2 기간이라고 한다. 또, 제1 기간 및 제2 기간의 반복 주기를 제어 주기라고 한다.

승산기(8)는, 예를 들면, 아날로그 승산기 또는 디지털 변조기로 구성된다. 승산기(8)에 대해서, 2개의 승산 입력에는, 고주파의 연속 신호(S0)의 순간값과, 펄스 신호(Vp)의 순간값이 입력된다. 승산기(8)는, 고주파의 연속 신호(S0)의 순간값과, 펄스 신호(Vp)의 순간값과의 승산 처리를 실시한다. 이에 따라, 고주파의 연속 신호(S0)의 진폭 편이 변조가 실시된다. 승산기(8)는, 진폭 편이 변조를 실시함으로써 얻어진 고주파 신호(Sm)를 출력한다. 펄스 신호(Vp)의 신호 레벨이 일정한 기준 레벨(Lr)이며, 또한 듀티비가 100%인 경우, 승산기(8)가 출력하는 고주파 신호(Sm)는, 상기의 연속 신호(S0)를 나타내는 전압식을 이용하여, 이하의 식(17) 대로 표현된다.

········(17)

단, B0: 일정 진폭.

고주파 출력부(9)는, 리니어 앰프로 구성된다. 고주파 출력부(9)는, 승산기(8), 즉, 고주파 생성부(1b)로부터 입력된 고주파 신호(Sm)를 직선적으로 증폭하고, 증폭에 의해 얻어진 고주파 전압(Vo)을 출력한다. 이에 따라, 고주파 전압(Vo)에 따른 크기를 가지는 고주파 전력(Po)이 부하 측에 공급된다. 고주파 출력부(9)로부터 부하측을 본 임피던스는, 실시 형태 1과 마찬가지로, R0/2라고 가정한다. 펄스 신호(Vp)의 신호 레벨이 일정한 기준 레벨(Lr)인 경우, 고주파 출력부(9)가 출력하는 고주파 전력(Po)은, 식(17)을 이용해 이하의 식(18) 대로 표현된다. 이 경우, 고주파 전력(Po)의 평균치(Po＿avr)는, 이하의 식(19) 대로 표현되고, 기준 레벨(Lr)의 2승에 비례한다.

···(18)

·············(19)

단, G: 고주파 출력부(9)의 증폭률.

상술의 구성에 의해, 제어부(2b)는, 부하에 공급되는 고주파 전력(Po)의 크기를 제1 기간 및 제2 기간 각각에서 제1 레벨 및 제2 레벨로 주기적으로 변화시킬 수 있다. 제어부(2b)는, 제1 기간 및 제2 기간 각각의 개시 시점이 통지되도록 하기 위해, 펄스 생성부(7)에서 펄스 신호(Vp)의 주기 및 듀티비를 설정한다. 듀티비는, 제1 기간 및 제2 기간의 반복 주기, 즉 제어 주기에 대한 제1 기간의 비이다. 이에 따라, 펄스 생성부(7)는, 예를 들면, 인터럽트를 실시함으로써, 제1 기간의 개시 시점 및 제2 기간의 개시 시점을 제어부(2b)에 주기적으로 통지한다.

펄스 생성부(7)로부터 제1 기간 및 제2 기간 각각의 개시 시점이 통지된 경우, 제어부(2b)는, 고주파 출력부(9)로부터 출력되는 고주파 전력(Po)의 크기가 제1 레벨 및 제2 레벨이 되도록, 펄스 생성부(7)에서, 상이한 펄스 레벨을 설정한다. 제1 기간 및 제2 기간 각각의 개시 시점에서 펄스 생성부(7)에 설정된 펄스 레벨은, 펄스 생성부(7)가 생성하는 펄스 신호(Vp)의 온 기간 및 오프 기간에서의 신호 레벨에 반영된다. 그리고, 이러한 신호 레벨에 근거해 고주파 전력(Po)의 크기가 제1 레벨 및 제2 레벨로 조정된다.

여기서, 제1 레벨에 대응하는 펄스 레벨과, 제2 레벨에 대응하는 펄스 레벨은, 미리 식(19)에 근거해 산출되어도 무방하다. 이 경우, 2개의 산출값은 도시하지 않은 기억부에 기억되어 있다. 또, 제1 레벨 및 제2 레벨 각각 대응하는 펄스 레벨은, 설정할 때 마다, 산출되어도 무방하다. 상술한 것처럼, 고주파 전력(Po)의 평균치(Po＿avr)는, 식(19)로 표현된다. 구체적으로는, 평균치(Po＿avr)에 대한 제1 레벨의 배율(倍率)과, 평균치(Po＿avr)에 대한 제2 레벨의 배율을 산출한다. 산출한 2개의 배율 각각의 제곱근에 상기의 기준 레벨(Lr)을 곱하는 것에 의해, 하이 레벨 및 로우 레벨의 펄스 레벨을 산출한다. 펄스 신호(Vp)의 신호 레벨이 일정한 기준 레벨(Lr)인 경우의 고주파 전력(Po)의 평균치(Po＿avr)는, 실측에 의해 산출되어도 무방하다.

제1 기간 및 제2 기간 각각에서 고주파 출력부(9)로부터 부하에 공급되는 고주파 전력(Po)이 목표의 제1 레벨 및 제2 레벨에 가까워지도록, 피드백 제어를 실시할 수 있다. 이는, 실시 형태 1의 경우와 마찬가지이다. 또, 제1 레벨 또는 제2 레벨을 변화시키는 경우, 제1 레벨 또는 제2 레벨의 변화와 함께, 제1 기간의 듀티비를 점감(또는 점증)시켜, 플라스마의 안정을 유지한다. 이것도, 실시 형태 1, 변형 예 1 및 변형 예 2의 경우와 마찬가지이다.

예를 들면, 제1 기간의 듀티비를 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시키는 경우, 듀티비의 변화에 따라 펄스 생성부(7)에 설정하는 펄스 레벨을 변화시킨다. 펄스 레벨을 변화시키기 위해, 예를 들면, 실시 형태 1의 도 4에 도시한 도표가 이용된다. 이상과 같이 펄스 레벨을 변화시키는 경우, 제1 기간은, 펄스 생성부(7)가 생성하는 구형파 형상의 펄스 신호(Vp)의 온 기간에 대응하고 있다. 제어부(2)는, 예를 들면, 펄스 생성부(7)에 설정하는 듀티비를 점감시킨다. 이에 따라, 펄스 생성부(7)로부터 통지되는 타이밍에 동기하여 제1 기간을 점감시킬 수 있다.

마찬가지로, 제1 기간의 듀티비 및 제2 레벨을 모두 점감(또는 점증)시키고, 또한 제1 레벨을 점증(또는 점감)시키는 경우, 듀티비의 변화에 따라 펄스 생성부(7)에 설정하는 펄스 레벨을 변화시킨다. 펄스 레벨을 변화시키기 위해, 예를 들면, 변형 예 1의 도 7에 도시한 도표가 이용된다. 또, 제2 레벨을 점감(또는 점증)시키는 동시에, 제1 레벨을 점증(또는 점감)시킨다고 가정한다. 이 경우, 목표의 제2 레벨을 향해서 펄스 생성부(7)에서 설정하는 펄스 레벨을 점감(또는 점증)시키고, 또한 목표의 제1 레벨을 향해서 펄스 생성부(7)에서 설정하는 펄스 레벨을 점증(또는 점감)시킨다. 펄스 레벨을 점감 또는 점증하기 위해, 예를 들면, 변형 예 2의 도 9에 도시한 도표가 이용된다.

또한, 도 4, 도 7및 도 9에서는, 제1 레벨이 1000 W일 때의 펄스 레벨이 기준 레벨(Lr)로서 설정되어 있다. 1000 W에 대한 제1 레벨 및 제2 레벨 각각의 배율의 제곱근이, 기준 레벨(Lr)에 대한 상대적인 펄스 레벨로서 설정되어 있다. 이하에서는, 도 4, 도 7및 도 9에 도시한 도표에 대응하는 테이블을 참조해 펄스 레벨을 제어하는 방법을, 플로우 차트를 이용해 설명한다.

도 11은, 펄스 생성부(7)에 듀티비 및 펄스 레벨을 설정하는 제어부(2b)의 처리 절차를 나타내는 플로우 차트이다. 도면 중의 스텝(S36, S38 및 S40)을 제외한 스텝(S31에서 S42까지)은, 실시 형태 1의 도 5에 도시한 스텝(S11에서 S22까지)에 대응하고 있다. 이러한 처리 내용은 실시 형태 1과 마찬가지이다. 따라서, 스텝(S36, S38 및 S40)을 중심으로 설명한다.

도 11의 처리가 기동되어, 스텝(S31에서 S35까지)의 처리를 마친 경우, 제어부(2b)는, Pa가 나타내는 열의 내용으로부터 제1 레벨 및 제2 레벨 각각 대응하는 펄스 레벨을 독출한다(S36). 그 후, 제어부(2b)는, 펄스 생성부(7)로부터 제1 기간의 입상(立上)이 통지되었는지 여부를 판정한다(S37). 제어부(2b), 제1 기간의 입상이 통지되지 않은 경우(S37: NO), 입상이 통지될 때까지 대기한다. 제1 기간의 입상이 통지된 경우(S37: YES), 제어부(2b)는, 스텝(S36)에서 미리 독출한 펄스 레벨 중에서, 제1 레벨에 대응하는 펄스 레벨을 펄스 생성부(7)에 설정한다(S38).

그 후, 제어부(2b)는, 펄스 생성부(7)로부터 제2 기간의 입상(立上)이 통지되었는지 여부를 판정한다(S39). 제어부(2b)는, 제2 기간의 입상이 통지되지 않은 경우(S39: NO), 입상이 통지될 때까지 대기한다. 제2 기간의 입상이 통지된 경우(S39: YES), 제어부(2b)는, 스텝(S36)에서 미리 독출한 펄스 레벨 중에서, 제2 레벨에 대응하는 펄스 레벨을 펄스 생성부(7)에 설정한다(S40). 이하의 처리는 실시 형태 1의 경우와 마찬가지이다.

이상과 같이, 실시 형태 2에 의하면, 제어부(2b)는, 고주파 생성부(1b)가 생성하는 고주파 신호(Sm)의 진폭을 주기적으로 제어한다. 고주파 출력부(9)는, 진폭이 제어된 고주파 신호(Sm)에 근거한 고주파 전력(Po)을 출력한다. 제어부(2b)가 고주파 신호(Sm)의 진폭을 주기적으로 제어함으로써, 고주파 출력부(9)가 출력하는 고주파 전력(Po)의 크기가 제1 기간 및 제2 기간 각각에서 주기적으로 제1 레벨 및 제2 레벨로 조정된다. 제2 레벨은 제1 레벨 보다 낮다. 제어부(2b)는, 게다가, 상기 진폭을 주기적으로 제어하는 동안에, 제어 주기에 대한 제1 기간의 듀티비 및 제2 레벨의 적어도 일방을 점감 또는 점증시키는 동시에, 제1 레벨을 점증 또는 점감시킨다. 이에 따라, 고주파 출력부(9)가 출력하는 고주파 전력(Po)의 평균치를 일정하게 유지한다. 따라서, 고주파 전력(Po)의 급변을 완화하는 것이 가능해진다.

또, 실시 형태 2에 의하면, 제어부(2b)는, 고주파 생성부(1b)가 생성하는 고주파 신호(Sm)의 진폭을 제1 기간 및 제2 기간 각각에서 제어한다. 고주파 출력부(9)는, 진폭이 제어된 고주파 신호(Sm)에 따른 크기를 가지는 고주파 전력(Po)을 생성한다. 따라서, 제1 기간 및 제2 기간 각각에서 출력하는 고주파 전력(Po)의 크기를 제1 레벨 및 제2 레벨로 변화시킬 수 있다.

(실시 형태 3)

실시 형태 2는, 진폭 편이 변조를 실시하는 것에 의해 제1 레벨 및 제2 레벨로 조정된 고주파 전력(Po)을, 하나의 고주파 출력부(9)가 부하에 공급하는 형태이다. 실시 형태 3에서는, 하나의 고주파 출력부(9)가 제1 기간만 제1 레벨의 고주파 전력(Po1)을 부하에 공급한다. 게다가, 다른 고주파 출력부(9)가 제2 기간만 제2 레벨의 고주파 전력(Po2)을 부하에 공급한다. 하나의 고주파 출력부(9)는 제1 고주파 출력부에 상당한다. 다른 고주파 출력부는 제2 고주파 출력부에 상당한다.

도 12는, 실시 형태 3에 따른 고주파 전원 장치(100c)의 구성 예를 나타내는 블록도이다. 고주파 전원 장치(100c)는, 고주파 생성부(1c), 제어부(2c) 및 고주파 출력부(9 및 9)를 갖춘다. 고주파 생성부(1c)는, 고주파 신호(Sm1 및 Sm2)를 생성한다. 고주파 신호(Sm1 및 Sm2) 각각은, 제1 고주파 신호 및 제2 고주파 신호에 상당한다. 제어부(2c)는, 고주파 생성부(1c)가 생성하는 고주파 신호(Sm1 및 Sm2)의 진폭을 제어한다. 하나의 고주파 출력부(9)는, 진폭이 제어된 고주파 신호(Sm1)에 따른 크기를 가지는 고주파 전력(Po1)을 출력한다. 다른 고주파 출력부(9)는, 진폭이 제어된 고주파 신호(Sm2)에 따른 크기를 가지는 고주파 전력(Po2)을 출력한다.

고주파 전원 장치(100c)는, 고주파 출력부(9 및 9) 각각이 출력하는 고주파 전력(Po1 및 Po2)을 검출하는 전력 검출부(5 및 5)를 더 갖춘다. 하나의 고주파 출력부(9)가 출력한 고주파 전력(Po1)은, 하나의 전력 검출부(5) 및 하나의 정합기(200)를 통해, 부하(300)가 가지는 전극(301)에 공급된다. 다른 고주파 출력부(9)가 출력한 고주파 전력(Po2)은, 다른 전력 검출부(5) 및 다른 정합기(200)를 통해, 부하(300)가 가지는 전극(301)에 공급된다. 정합기(200 및 200)는 부하(300)와의 임피던스 정합을 도모한다. 부하(300)는 플라스마 처리 장치이다. 부하(300)가 가지는 타방의 전극(302)은 접지되어 있다. 실시 형태 1 및 2에 대응하는 개소에는 동일한 부호를 교부하고, 그 구성의 설명을 생략한다.

고주파 생성부(1c)는, 고주파 발진부(6), 펄스 생성부(7b) 및 승산기(8 및 8)를 가진다. 고주파 발진부(6)는 고주파의 연속 신호(S0)를 발진한다. 펄스 생성부(7b)는, 고주파 발진부(6)가 발진한 연속 신호(S0)를 변조하기 위한 펄스 신호(Vp1 및 Vp2)를 생성한다. 하나의 승산기(8)는, 고주파 발진부(6)가 발진한 연속 신호(S0)와, 펄스 생성부(7b)가 생성한 펄스 신호(Vp1)를 승산하는 것에 의해, 연속 신호(S0)의 진폭을 변조한다. 다른 승산기(8)는, 고주파 발진부(6)가 발진한 연속 신호(S0)와, 펄스 생성부(7b)가 생성한 펄스 신호(Vp2)를 승산하는 것에 의해, 연속 신호(S0)의 진폭을 변조한다.

제어부(2c)는 CPU, ROM 및 RAM을 가지고, 실시 형태 2의 도 10에 도시한 제어부(2b)와 마찬가지로 구성되어 있다. 단, 전력 검출부(5 및 5)의 검출 결과는 각각 별도로 제어부(2c)에 입력된다. 게다가, 제어부(2c)는, 제1 기간 및 제2 기간 각각에 관한 타이밍을 정합기(200 및 200)에 통지한다. 정합기(200 및 200) 각각에, 펄스 생성부(7b)로부터 직접적으로 제1 기간을 나타내는 신호 및 제2 기간을 나타내는 신호가 주어져도 무방하다.

고주파 발진부(6)는, 발진한 연속 신호(S0)를 승산기(8 및 8)로 분배한다. 이에 따라, 연속 신호(S0)가 승산기(8 및 8) 각각의 일방의 승산 입력에 입력된다. 또한, 주파수가 상이한 2개의 연속 신호 각각을 승산기(8 및 8)에 입력해도 무방하다.

펄스 생성부(7b)는, 제어부(2c)에 의해 설정된 주기 및 듀티비에 따라, 하이 레벨의 펄스 신호(Vp1)를 생성하고, 생성한 펄스 신호(Vp1)를 일방의 승산기(8)의 타방의 승산 입력에 입력한다. 게다가, 펄스 생성부(7b)는, 펄스 신호(Vp1)의 오프 기간에 펄스 신호(Vp1)로부터 로우 레벨의 펄스 신호(Vp2)를 생성하고, 생성한 펄스 신호(Vp2)를 타방의 승산기(8)의 타방의 승산 입력에 입력한다. 환언하면, 실시 형태 2의 펄스 생성부(7)가 생성하는 구형파 형상의 펄스 신호(Vp)에 관해서, 펄스 생성부(7b)는, 제1 기간 중, 펄스 신호(Vp1)를 출력하고, 제2 기간 중, 펄스 신호(Vp2)를 출력한다. 펄스 신호(Vp1 및 Vp2)는, 오프 기간이 제로 레벨인 좁은 의미의 펄스 신호이다. 펄스 생성부(7b)는, 생성한 펄스 신호(Vp1 및 Vp2) 각각의 개시 시점을 제어부(2c)에 주기적으로 통지한다.

편의상, 펄스 생성부(7b)에서, 듀티비가 100%로 설정된 경우에도, 2개의 개시 시점이 제어부(2c)에 통지된다. 상술한 것처럼, 펄스 생성부(7b)는 펄스 신호(Vp1 및 Vp2)를 생성한다. 이하에서는, 펄스 신호(Vp1)의 온 기간을 제1 기간이라고 한다. 펄스 신호(Vp2)의 온 기간을 제2 기간이라고 한다. 또, 제1 기간 및 제2 기간의 반복 주기를 제어 주기라고 한다.

승산기(8 및 8) 각각은, 고주파의 연속 신호(S0)의 진폭 편이 변조를 실시한다. 하나의 승산기(8)는 고주파 신호(Sm1)를 출력한다. 다른 승산기(8)는 고주파 신호(Sm2)를 출력한다. 고주파 출력부(9 및 9) 각각은, 승산기(8 및 8), 즉, 고주파 생성부(1c)로부터 출력된 고주파 신호(Sm1 및 Sm2)를 직선적으로 증폭한다. 고주파 출력부(9 및 9) 각각은, 증폭에 의해 얻어진 고주파 전압(Vo1 및 Vo2)를 출력한다. 이에 따라, 고주파 전압(Vo1 및 Vo2) 각각에 따른 크기의 고주파 전력(Po1 및 Po2)이 부하(300) 측에 공급된다.

상술의 구성에 의해, 제어부(2c)는, 부하(300)에 공급되는 고주파 전력(Po1)의 크기를, 제1 기간 중, 제1 레벨로 조정할 수 있다. 또, 제어부(2c)는, 부하(300)에 공급되는 고주파 전력(Po2)의 크기를, 제2 기간 중, 제2 레벨로 조정할 수 있다. 제어부(2c)는, 제1 기간 및 제2 기간 각각의 개시 시점이 통지되도록 하기 위해, 펄스 생성부(7b)에 대해 펄스의 주기 및 펄스 신호(Vp1)의 듀티비를 설정한다. 듀티비는, 제1 기간 및 제2 기간의 반복 주기, 즉 제어 주기에 대한 제1 기간의 비이다. 이에 따라, 펄스 생성부(7b)는, 예를 들면, 인터럽트를 실시하는 것으로, 제1 기간의 개시 시점 및 제2 기간의 개시 시점을 제어부(2c)에 주기적으로 통지한다.

펄스 생성부(7b)로부터 제1 기간의 개시 시점이 통지된 경우, 제어부(2c)는, 하나의 고주파 출력부(9)로부터 출력되는 고주파 전력(Po1)의 크기가 제1 레벨이 되도록, 펄스 생성부(7b)에서 하나의 펄스 레벨을 설정한다. 또, 펄스 생성부(7b)로부터 제2 기간의 개시 시점이 통지된 경우, 제어부(2c)는, 다른 고주파 출력부(9)로부터 출력되는 고주파 전력(Po2)의 크기가 제2 레벨이 되도록, 펄스 생성부(7b)에서, 다른 펄스 레벨을 설정한다. 제어부(2c)는 펄스 레벨을 설정한다. 제1 레벨에 대응하는 펄스 레벨, 및, 제2 레벨에 대응하는 펄스 레벨은, 실시 형태 2와 마찬가지로 미리 산출되어도 무방하다. 이 경우, 2개의 산출값은 도시하지 않은 기억부에 기억되고 있다. 제1 레벨 및 제2 레벨 각각 대응하는 펄스 레벨은, 설정할 때 마다, 산출되어도 무방하다.

상술한 것처럼, 제1 기간 및 제2 기간 각각에서, 고주파 출력부(9 및 9)로부터 고주파 전력(Po1 및 Po2)이 부하(300)에 공급된다. 고주파 전력(Po1 및 Po2) 각각이 목표의 제1 레벨 및 제2 레벨에 가까워지도록, 피드백 제어를 실시할 수 있다. 이는, 실시 형태 1 및 2의 경우와 마찬가지이다. 또, 제1 레벨 또는 제2 레벨을 변화시키는 경우, 제1 레벨 또는 제2 레벨의 변화와 함께, 제1 기간의 듀티비를 점감(또는 점증)시켜, 플라스마의 안정을 유지한다. 이것도, 실시 형태 1 및 2, 및 변형 예 1 및 변형 예 2의 경우와 마찬가지이다.

상술한 대로, 제어부(2c)가 펄스 생성부(7b)에 설정하는 내용은, 실시 형태 2의 제어부(2b)가 펄스 생성부(7)에 설정하는 내용과 마찬가지이다. 이 때문에, 펄스 생성부(7b)에 주기적으로 듀티비 및 펄스 레벨을 설정하는 제어부(2c)의 처리 절차는, 실시 형태 2의 도 11에 도시한 처리 절차와 마찬가지이다. 따라서, 여기에서는, 처리 절차를 나타내는 플로우 차트의 도시 및 설명을 생략한다.

이상과 같이, 실시 형태 3에 의하면, 제어부(2c)는, 고주파 생성부(1c)가 생성하는 고주파 신호(Sm1 및 Sm2)의 진폭을 주기적으로 제어한다. 고주파 출력부(9 및 9) 각각은, 진폭이 제어된 고주파 신호(Sm1 및 Sm2)에 근거한 고주파 전력(Po1 및 Po2)을 출력한다. 제어부(2c)가 고주파 신호(Sm1 및 Sm2)의 진폭을 주기적으로 제어함으로써, 고주파 전력(Po1 및 Po2) 각각의 크기가 제1 기간 및 제2 기간에서 주기적으로 제1 레벨 및 제2 레벨로 조정된다. 제어부(2c)는, 게다가, 상기 진폭을 주기적으로 제어하는 동안에, 제어 주기에 대한 제1 기간의 듀티비 및 제2 레벨의 적어도 일방을 점감 또는 점증시키는 동시에, 제1 레벨을 점증 또는 점감시킨다. 이에 따라, 고주파 출력부(9 및 9) 각각이 출력하는 고주파 전력(Po1 및 Po2)의 합의 평균치를 일정하게 유지한다. 즉, 제1 기간의 듀티비 및 제2 레벨의 적어도 일방을 점감시킬 경우, 제1 레벨을 점증시킨다. 제1 기간의 듀티비 및 제2 레벨의 적어도 일방을 점증시킬 경우, 제1 레벨을 점감시킨다. 이에 따라, 고주파 전력(Po1 및 Po2)의 합의 평균치가 일정하게 유지된다. 따라서, 고주파 전력(Po)의 급변을 완화하는 것이 가능해진다.

실시 형태 3에서는, 고주파 신호(Sm1 및 Sm2)의 각각에 대해, 제어부(2c)는, 실시 형태 2의 경우와 마찬가지로 진폭을 제어함으로써, 부하(300)에 공급되는 고주파 전력(Po1 및 Po2) 각각의 크기를 제1 레벨 및 제2 레벨로 조정하였다. 그렇지만, 부하(300)에 공급되는 2계통의 고주파 전력 각각의 크기를 제1 레벨 및 제2 레벨로 조정하는 구성은, 상술한 구성으로 한정되지 않는다. 1세트의 고주파 신호에 2개의 신호가 포함되어 있다고 가정한다. 예를 들면, 고주파 신호(Sm1 및 Sm2) 대신에, 2세트의 고주파 신호를 발생시켜도 무방하다. 이 구성에서는, 예를 들면, 각 세트의 고주파 신호에 대해서, 제어부는, 실시 형태 1의 경우와 마찬가지로 위상차를 제어한다. 이에 따라, 부하(300)에 공급되는 2계통의 고주파 전력 각각의 크기가 제1 레벨 및 제2 레벨로 조정된다.

이번에 개시된 실시 형태는, 모든 점에서 예시이며, 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상술한 의미가 아니라, 특허 청구의 범위에 의해 나타나고, 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다. 또, 각 실시 형태에서 기재되어 있는 기술적 특징은, 서로 조합하는 것이 가능하다.

100, 100b, 100c: 고주파 전원 장치
1, 1b, 1c: 고주파 생성부
2, 2b, 2c: 제어부
3: 고주파 출력부
30: 직류 전원
31, 32: DC-RF 변환부
33: 전력 합성부
R: 저항기
N1, N2: 입력 포트
Ns: 썸 포트
Tt: 전송 트랜스
34: 필터 회로
4: 펄스 생성부
5: 전력 검출부
6: 고주파 발진부
7, 7b: 펄스 생성부
8: 승산기
9: 고주파 출력부
200: 정합기
300: 부하
301, 302: 전극

Claims

고주파 신호를 생성하는 고주파 생성부와,
상기 고주파 생성부가 생성하는 고주파 신호의 진폭 또는 위상을 주기적으로 제어하는 제어부와,
상기 제어부에 의해 진폭 또는 위상이 제어된 고주파 신호에 근거해, 크기가 제어되는 고주파 전력을 출력하는 고주파 출력부
를 갖추고,
상기 제어부는, 상기 고주파 출력부가 출력하는 고주파 전력의 크기가, 제어 주기 중의 제1 기간에 제1 레벨이 되고, 상기 제1 기간과는 다른 상기 제어 주기 중의 제2 기간에 상기 제1 레벨 보다 낮은 제2 레벨이 되도록, 상기 고주파 신호의 진폭 또는 위상을 제어하고,
상기 제어부는, 상기 제어 주기의 길이에 대한 상기 제1 기간의 길이의 비 및 상기 제2 레벨의 적어도 일방을 점감 또는 점증시키고,
상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점감시킬 경우, 상기 고주파 출력부가 출력하는 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점증시키고,
상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점증시킬 경우, 상기 고주파 출력부가 출력하는 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점감시키는
고주파 전원 장치.
제1항에 있어서,
상기 고주파 생성부는, 동일 주파수의 제1 고주파 신호 및 제2 고주파 신호를 포함하는 복수의 고주파 신호를 생성하고,
상기 제어부는, 상기 제1 기간 및 상기 제2 기간 각각에서의 상기 제1 고주파 신호와 상기 제2 고주파 신호와의 위상차를 제어하고,
상기 고주파 출력부는,
상기 제1 고주파 신호에 따른 위상을 가지는 제1 고주파 전압을 생성하는 제1 생성부와,
상기 제2 고주파 신호에 따른 위상을 가지는 제2 고주파 전압을 생성하는 제2 생성부와,
상기 제1 생성부 및 상기 제2 생성부가 생성한 제1 고주파 전압 및 제2 고주파 전압 각각에 근거한 고주파 전력을, 상기 위상차에 따른 비율로 합성하는 전력 합성부
를 가지는 고주파 전원 장치.
제1항에 있어서,
상기 제어부는, 상기 제1 기간 및 상기 제2 기간 각각에서의 상기 고주파 신호의 진폭을 제어하고,
상기 고주파 출력부는, 상기 제어부에 의해 진폭이 제어된 고주파 신호에 따른 크기를 가지는 고주파 전력을 출력하는
고주파 전원 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 고주파 출력부가 출력하는 고주파 전력을 검출하는 전력 검출부
를 더 갖추고,
상기 제어부는, 상기 제1 기간 및 상기 제2 기간 각각에서 상기 전력 검출부가 검출하는 고주파 전력의 크기와, 상기 제1 레벨 및 상기 제2 레벨이 일치하도록, 상기 고주파 신호의 진폭 또는 위상을 조정하는
고주파 전원 장치.
제1 고주파 신호 및 제2 고주파 신호를 생성하는 고주파 생성부와,
상기 고주파 생성부가 생성하는 제1 고주파 신호 및 제2 고주파 신호의 진폭 또는 위상을 주기적으로 제어하는 제어부와,
상기 제어부에 의해 진폭 또는 위상이 제어된 제1 고주파 신호에 근거해, 크기가 제어되는 고주파 전력을 출력하는 제1 고주파 출력부와,
상기 제어부에 의해 진폭 또는 위상이 제어된 제2 고주파 신호에 근거해, 크기가 제어되는 고주파 전력을 출력하는 제2 고주파 출력부
를 갖추고,
상기 제어부는, 상기 제1 고주파 출력부가 출력하는 고주파 전력의 크기가 제어 주기 중의 제1 기간에 제1 레벨이 되도록, 상기 제1 고주파 신호의 진폭 또는 위상을 제어하고,
상기 제어부는, 상기 제2 고주파 출력부가 출력하는 고주파 전력의 크기가, 상기 제1 기간과는 다른 상기 제어 주기 중의 제2 기간에 상기 제1 레벨 보다 낮은 제2 레벨이 되도록, 상기 제2 고주파 신호의 진폭 또는 위상을 제어하고,
상기 제어부는, 상기 제어 주기의 길이에 대한 상기 제1 기간의 길이의 비 및 상기 제2 레벨의 적어도 일방을 점감 또는 점증시키고,
상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점감시킬 경우, 상기 제1 고주파 출력부 및 상기 제2 고주파 출력부가 출력하는 고주파 전력의 합의 평균치가 일정해지도록, 상기 제1 레벨을 점증시키고,
상기 제어부는, 상기 비 및 상기 제2 레벨의 적어도 일방을 점증시킬 경우, 상기 제1 고주파 출력부 및 상기 제2 고주파 출력부가 출력하는 고주파 전력의 합의 평균치가 일정해지도록, 상기 제1 레벨을 점감시키는
고주파 전원 장치.
진폭 또는 위상이 주기적으로 제어되는 고주파 신호에 근거해 크기가 제어되는 고주파 전력의 출력 방법에 있어서,
상기 고주파 전력의 크기가, 제어 주기 중의 제1 기간에 제1 레벨이 되고, 상기 제1 기간과는 다른 상기 제어 주기 중의 제2 기간에 상기 제1 레벨 보다 낮은 제2 레벨이 되도록, 상기 고주파 신호의 진폭 또는 위상을 제어하고,
상기 제어 주기의 길이에 대한 상기 제1 기간의 길이의 비 및 상기 제2 레벨의 적어도 일방을 점감 또는 점증시키고,
상기 비 및 상기 제2 레벨의 적어도 일방을 점감시킬 경우, 상기 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점증시키고,
상기 비 및 상기 제2 레벨의 적어도 일방을 점증시킬 경우, 상기 고주파 전력의 평균치가 일정해지도록, 상기 제1 레벨을 점감시키는
고주파 전력의 출력 방법.