KR20210034905A - 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판 - Google Patents

루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판 Download PDF

Info

Publication number
KR20210034905A
KR20210034905A KR1020190116842A KR20190116842A KR20210034905A KR 20210034905 A KR20210034905 A KR 20210034905A KR 1020190116842 A KR1020190116842 A KR 1020190116842A KR 20190116842 A KR20190116842 A KR 20190116842A KR 20210034905 A KR20210034905 A KR 20210034905A
Authority
KR
South Korea
Prior art keywords
film
etchant composition
ruthenium
silicon
ruthenium metal
Prior art date
Application number
KR1020190116842A
Other languages
English (en)
Inventor
윤효중
백종욱
김민정
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020190116842A priority Critical patent/KR20210034905A/ko
Publication of KR20210034905A publication Critical patent/KR20210034905A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/44Compositions for etching metallic material from a metallic material substrate of different composition
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(A) 과요오드산, (B) 유기술폰산 및 (C) 물을 포함하는 식각액 조성물로, 식각액 조성물의 pH가 2 이하인 루테늄 금속막 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판을 제공한다.

Description

루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판{AN ETCHANT COMPOSITION FOR RUTHENIUM METAL FILM, A PATTERN FORMATION METHOD AND A MANUFACTURING METHOD OF ARRAY SUBSTRATE USING THE ETCHANT COMPOSITION, AND AN ARRAY SUBSTRATE MANUFACTURED THEREFROM}
본 발명은 루테늄 금속막 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 이에 따라 제조된 어레이 기판에 관한 것이다.
텅스텐은 액정 디스플레이, 반도체 디바이스의 박막 트랜지스터의 게이트 전극, 배선, 배리어층이나 콘택트홀, 비어홀의 매립 등에 사용되어 왔다. 그러나, 텅스텐을 전극 등으로 사용하는 경우, 비교적 높은 저항을 나타내는 문제가 있어 현재 새로운 금속으로의 재료변경을 모색하고 있는 상황이다.
관련하여, 루테늄은 산화 이후에도 전도성을 계속 유지하여 용량저하를 일으키지 않고, 비교적 저렴한 가격으로 기존의 텅스텐을 대체할 수 있는 전극재료로 주목 받고 있다.
한편, 반도체 소자 제조 공정에 있어서, 기판상의 배선이나 비아홀 등을 형성하기 위하여 필요한 부분만을 남기고 불필요한 부분을 제거하는 공정이 필요하며, 특히 최근 커패시터의 점유면적을 줄이기 위하여 전극막을 좁은 홀 속에 형성하는 방식의 공정이 빈번하게 채용되고 있다.
이에 따라, 얇은 루테늄 금속막을 균일하게 형성하기 위하여, 루테늄 금속막을 효율적으로 식각하면서도, 하부 막질에는 손상이 없는 식각액 조성물의 개발이 요구되고 있다.
대한민국 공개특허 제10-2014-0134283호는 알칼리성 에칭액을 이용하여 루테늄 등의 금속을 식각하는 방법에 관한 발명이나, 수산화나트륨 또는 수산화칼륨 등의 강알칼리를 사용하여 하부 실리콘 산화막 및 실리콘 질화막의 손상이 발생하며, 특히 루테늄의 식각시 RuO4 등의 유독가스가 발생되는 문제를 해결하고 있지 못한 실정이다.
대한민국 공개특허 제10-2014-0134283호
본 발명은 상술한 종래 기술의 문제점을 개선하기 위한 것으로, 하부막인 실리콘막 및 배리어막 등의 하부막의 손상 없이 루테늄 함유 금속막만을 선택적으로 식각할 수 있고, 루테늄 식각시 유독가스 발생을 방지할 수 있는 루테늄 금속막 식각액 조성물을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 (A) 과요오드산, (B) 유기술폰산 및 (C) 물을 포함하는 식각액 조성물로, 식각액 조성물의 pH가 2 이하인 루테늄 금속막 식각액 조성물을 제공한다.
또한, 본 발명은, 상기 루테늄 금속막 식각액 조성물을 사용하는 패턴 형성 방법을 제공한다.
또한, 본 발명은, 상기 루테늄 금속막 식각액 조성물을 사용하는 어레이 기판의 제조 방법을 제공한다.
또한, 본 발명은, 상기 제조 방법에 따라 제조된 어레이 기판을 제공한다.
본 발명의 루테늄 금속막 식각액 조성물은 하부막인 실리콘막 및 배리어막 등의 손상 없이 루테늄 금속막을 선택적으로 식각할 수 있고, 식각된 금속의 재부착을 방지할 수 있으며, 특히 루테늄 식각시 RuO4 등의 유독가스 발생을 방지할 수 있는 효과를 제공한다.
도 1은 기판 상에 절연막이 형성된 상태를 도시한 단면도이다.
도 2는 기판 상에 절연막 및 금속막이 형성된 상태를 도시한 단면도이다.
도 3은 기판 상에 절연막 및 식각된 금속막이 형성된 상태를 도시한 단면도이다.
도 4는 기판 상에 절연막, 배리어막 및 금속막이 형성된 상태를 도시한 단면도이다.
도 5는 기판 상에 절연막, 배리어막 및 식각된 금속막이 형성된 상태를 도시한 단면도이다.
본 발명은, (A) 과요오드산, (B) 유기술폰산 및 (C) 물을 포함하는 식각액 조성물로, 식각액 조성물의 pH가 2 이하인 루테늄 금속막 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판에 관한 것이다.
본 발명의 루테늄 금속막 식각액 조성물은, 하부막인 실리콘막 및 배리어막의 손상 없이 루테늄 금속막만을 선택적으로 식각하고, 식각된 금속의 재부착을 방지할 수 있는 특징을 갖는다.
특히 과요오드산과 함께 유기술폰산을 포함함으로써, 루테늄 식각시 발생할 수 있는 RuO4 등의 유독가스 발생을 방지할 수 있으며, 루테늄산화막의 용해속도를 향상시켜 루테늄산화막을 효과적으로 식각할 수 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 루테늄 금속막은 루테늄막, 루테늄합금막 또는 루테늄산화막으로 이루어진 단일막, 또는 상기 단일막과 실리콘막 및 배리어막으로 이루어진 군에서 선택되는 1종 이상으로 구성되는 다층막일 수 있다.
또한, 상기 실리콘막은 실리콘산화막, 실리콘산질화막, 탄화산화실리콘막, 탄화실리콘막 및 실리콘질화막으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있으며, 상기 배리어막은 질화티탄막 및 질화탄탈막으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다.
< 식각액 조성물 >
본 발명의 루테늄 금속막 식각액 조성물은, (A) 과요오드산 및 (B) 유기술폰산을 포함하며, 용제로써 (C) 물을 포함할 수 있다. 또한, 상기 식각액 조성물의 pH는 2 이하인 것을 특징으로 한다.
(A) 과요오드산
본 발명의 식각액 조성물에 포함되는 과요오드산은 루테늄(Ru) 금속막을 산화하여 식각하는 역할을 수행한다.
상기 본 발명에 포함되는 과요오드산은 금속이온 또는 암모늄이온과 염을 형성하지 않는다는 점에서 과요오드산염 등의 다른 산화제와 구별된다.
본 발명의 과요오드산과 달리, 금속이온이나 암모늄이온과 염화합물을 형성하는 과요오드산염, 요오드산염, 과황산염, 과탄산염 및 질산염 등은 루테늄 금속막에 대해 식각성능을 나타내지 않거나 우수하지 못하며, 특히 금속이온을 포함하는 염 화합물을 사용하는 경우, 식각 후 불산희석액 등을 이용한 후세정 공정이 요구되어, 하부막인 실리콘막 및 배리어막의 손상이 수반되는 문제가 있다.
상기 과요오드산의 함량은 조성물 총 중량에 대하여, 0.1 내지 10 중량%로 포함되는 것이 바람직하며, 1 내지 10 중량%가 더욱 바람직하다. 상기 과요오드산이 상기 함량범위 내로 포함되는 경우, 루테늄 금속막에 대해 적정 수준의 식각 속도를 나타낼 수 있으며, 실리콘막 및 배리어막을 포함하는 다층막에서 실리콘막 및 배리어막의 손상 없이 루테늄 금속막을 선택적으로 식각할 수 있다.
(B) 유기술폰산
본 발명의 식각액 조성물은 유기술폰산을 포함하는 것을 특징으로 한다. 상기 유기술폰산은 식각액 조성물의 pH를 조절하는 역할을 하며, 루테늄산화막의 용해속도를 향상시켜 루테늄산화막을 제거하는 역할을 수행한다.
특히, 유기술폰산의 술폰산기가 산성영역에서의 루테늄 산화상태인 RuO2와 배위결합을 통해 안정한 배위화합물을 형성함으로써 RuO2가 RuO4로 산화되는 반응을 억제할 수 있고, 일부 생성되는 RuO4와도 안정한 배위화합물을 형성함으로써 반응물을 안정화 시킬 수 있으며, 이에 따라 독성가스인 RuO4의 발생을 억제할 수 있다.
만약, 본 발명의 식각액 조성물이 상기 유기술폰산을 포함하지 않고, 과요오드산의 단독으로 루테늄 금속막을 식각할 경우, 루테늄막의 표면이 산화된 루테늄산화막 형태로 잔존하여 디바이스의 성능을 저하시킬 수 있으며, 식각된 용액 내에서 독성가스인 RuO4가 점차 발생하여 작업환경의 오염을 초래할 수 있다.
또한, 본 발명의 식각액 조성물이 황산, 질산 등과 같은 무기산을 포함하는 경우, 식각 후 이어지는 알코올류를 이용한 세정공정에서 발열 및 폭발의 위험성이 있으므로, 본 발명의 식각액 조성물은 황산, 질산 등과 같은 무기산을 포함하지 않는 것이 바람직하다.
상기 유기술폰산은 pKa 값이 2.5 이하인, 메탄술폰산, 에탄술폰산, 1-프로판술폰산, 파라톨루엔술폰산, 나프탈렌디술폰산, 에탄디술폰산, 도데실벤젠술폰산 및 벤젠술폰산으로으로 이루어진 군에서 선택되는 1종 이상을 포함하는 것이 바람직하다.
상기 유기술폰산의 함량은 조성물 총 중량에 대하여, 0.1 내지 20 중량%로 포함되는 것이 바람직하며, 1 내지 15 중량%가 더욱 바람직하다. 상기 유기술폰산이 상기 함량범위 내로 포함되는 경우, 루테늄막에 대한 용해력이 충분하여 루테늄산화막 잔류를 더욱 줄일 수 있으며, 실리콘막 및 배리어막을 포함하는 다층막에서 실리콘막 및 배리어막의 손상 없이 루테늄 금속막을 선택적으로 식각할 수 있다.
(C) 물
본 발명의 식각액 조성물에 포함되는 물은 반도체 공정용 탈이온수일 수 있으며, 바람직하게는 18㏁/㎝ 이상의 상기 탈이온수를 사용할 수 있다.
본 발명에서 물은 잔량으로 포함될 수 있으며, 상기 잔량은, 본 발명의 필수 성분 및 그 외 다른 성분들을 더 포함한 총 조성물의 중량이 100 중량%가 되도록 하는 잔량을 의미한다.
구체적으로, 본 발명은 조성물의 총 중량 대비 20 내지 99 중량%로 포함될 수 있다.
한편, 본 발명의 루테늄 금속막 식각액 조성물이 불소이온을 내는 화합물을 포함하는 경우, 하부막인 실리콘막 및 배리어막을 손상시키는 문제점을 초래할 수 있다. 따라서, 본 발명의 루테늄 금속막 식각액 조성물은 불소이온을 내는 화합물을 포함하지 않는 것이 바람직하다. 상기 불소이온을 내는 화합물은 구체적으로 불산 등을 들 수 있다.
< 패턴 형성 방법 >
또한, 본 발명은, 본 발명에 따른 식각액 조성물을 이용하는 패턴 형성 방법을 제공한다. 본 발명의 패턴 형성 방법은, 본 발명에 따른 식각액 조성물을 사용하는 점을 제외하고는, 공지의 패턴 형성 방법에 따라 패턴을 형성 할 수 있다.
일 예로, 상기 패턴 형성 방법은, 기판 상에 루테늄 금속막으로 이루어진 단일막, 또는 상기 단일막과 실리콘막 및 배리어막으로 이루어진 군에서 선택되는 1종 이상으로 구성되는 다층막을 형성하는 단계; 및 본 발명에 따른 식각액 조성물을 사용하여 상기 루테늄 금속막을 선택적으로 식각하는 단계를 포함한다.
이하, 도면을 참조하여, 본 발명에 따른 식각액 조성물을 이용하는 패턴 형성 방법을 구체적으로 설명한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 개략적인 단면도들이다.
도 1을 참조하면, 기판(100) 상에 절연막(110)을 형성할 수 있다.
기판(100)은 단결정 실리콘, 단결정 게르마늄과 같은 반도체 물질을 포함할 수 있으며, 폴리실리콘을 포함하도록 형성될 수도 있다.
절연막(110)은 실리콘막으로 이루어진다. 상기 실리콘막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 폴리실록산 등과 같은 절연물질을 포함하도록 형성될 수 있으며, 구체적으로 실리콘산화막, 실리콘산질화막, 탄화산화실리콘막, 탄화실리콘막 및 실리콘질화막으로 이루어진 군에서 선택되는 1종 이상일 수 있다. 상기 절연막(110)은, 예를 들면, 화학 기상 증착(CVD) 공정, 스퍼터링(sputtering) 공정, 물리 기상 증착(PVD) 공정, 원자층 증착(ALD) 공정 등을 통해 형성될 수 있다.
절연막(110)을 부분적으로 식각하여 절연막(110) 내에 개구부(115)가 형성될 수 있다. 일부 실시예들에 있어서, 개구부(115)를 통해 기판(100) 상면이 노출될 수 있다. 일부 실시예들에 있어서, 기판(100) 및 절연막(110) 아래에 하부 도전 패턴(미도시) 및 하부 절연막(미도시)이 형성될 수도 있다. 이 경우, 개구부(115)를 통해 상기 하부 도전 패턴의 상면이 노출될 수도 있다.
도 2를 참조하면, 개구부(115) 내에 금속 패턴(130)을 형성할 수 있다. 예시적인 실시예들에 따르면, 절연막(110) 및 기판(100) 상에 개구부(115)를 충분히 채우도록 루테늄 금속막을 스퍼터링 공정 등을 통해 형성할 수 있다. 이후, 예를 들면 화학 기계적 연마(CMP) 공정을 통해 절연막(110) 상면이 노출될 때까지 상기 루테늄 막 상부를 평탄화하여 금속 패턴(130)을 형성할 수 있다. 루테늄 금속막은 상기에서 설명한 바와 같다.
도 3을 참조하면, 본 발명에 따른 식각액 조성물을 사용하여 금속 패턴(130)의 상부를 부분적으로 식각할 수 있다. 이에 따라, 금속 패턴(130)의 상면이 절연막(110)의 상면 아래에 위치하도록 금속 패턴(130)은 절연막(110) 측벽에 대해 리세스될 수 있다.
상술한 바와 같이, 상기 식각액 조성물은 루테늄 금속막에 대해 상대적으로 저온 조건에서도 적정 식각 속도를 유지하면서 향상된 표면 균일성을 제공할 수 있다. 따라서, 예를 들면, 나노 스케일의 반도체 배선 공정에 있어서, 금속 패턴(130)의 상부 미세 식각을 통한 배선 분리(isolation) 공정을 고 신뢰성으로 수행할 수 있다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 개략적인 단면도들이다.
도 4를 참조하면, 도 1을 참조로 설명한 개구부(115) 내에 순차적으로 배리어 패턴(120) 및 금속 패턴(135)을 형성할 수 있다. 예시적인 실시예들에 따르면, 개구부(115)를 채우며 금속 질화물을 포함하는 배리어막 및 루테늄 금속막을 순차적으로 형성할 수 있다.
상기 배리어막은 절연막(110)의 상면, 개구부(115)의 측벽 및 개구부(115)의 저면을 따라 연속적으로 컨포멀하게 형성될 수 있다. 예를 들면, 상기 배리어막은 질화티탄(TiN) 또는 질화탄탈(TaN)을 포함하도록 스퍼터링 공정, ALD 공정, CVD 공정 등을 통해 형성될 수 있다. 상기 금속막은 개구부(115)의 나머지 부분을 충분히 채우도록 상기 배리어막 상에 형성될 수 있다.
이후, CMP 공정을 통해 상기 루테늄 금속막 및 배리어막 상부들을 절연막(110) 상면이 노출될 때까지 평탄화할 수 있다. 이에 따라, 상기 루테늄 금속막 및 상기 배리어막으로부터 각각 금속 패턴(135) 및 배리어 패턴(120)이 형성될 수 있다. 배리어 패턴(120)을 통해 금속 패턴(135) 및 절연막(110) 사이의 물질 확산이 차단될 수 있다.
도 5를 참조하면, 본 발명에 따른 식각액 조성물을 사용하여 금속 패턴(135)의 상부를 부분적으로 제거할 수 있다. 예시적인 실시예들에 따르면, 상기 식각액 조성물은 루테늄 금속막에 대해 선택성을 가질 수 있다. 이에 따라 배리어 패턴(120)은 실질적으로 식각되지 않으며, 금속 패턴(135)의 상부 만이 선택적으로 식각될 수 있다.
상기 식각 공정은 예를 들면, 70℃ 이하, 또는 60℃ 이하의 저온 조건에서도 수행될 수 있다. 따라서, 고온 식각 공정에서 발생하는 공정 불량 역시 감소시킬 수 있다.
< 어레이 기판의 제조 방법 >
또한, 본 발명은, 본 발명에 따른 식각액 조성물을 이용하는 어레이 기판의 제조 방법을 제공한다. 본 발명의 어레이 기판의 제조 방법은, 본 발명에 따른 식각액 조성물을 사용하는 점을 제외하고는, 공지의 어레이 기판의 제조 방법에 따라 어레이 기판을 제조 할 수 있다.
일 예로, 상기 어레이 기판의 제조 방법은, 상술한 패턴 형성 방법을 포함하며, 구체적으로, a) 기판 상에 게이트 전극을 형성하는 단계; b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c) 상기 게이트 절연층 상에 반도체층(a-Si:H)을 형성하는 단계; 및 d) 상기 반도체 층 상에 소스/드레인 전극을 형성하는 단계;를 포함하는 어레이 기판의 제조 방법에 있어서, 상기 a)단계 또는 d)단계는 상기 기판 상에 루테늄 금속막을 형성하는 단계, 및 상기 형성된 루테늄 금속막을 본 발명에 따른 식각액 조성물로 식각하는 단계를 포함할 수 있다.
< 상기 어레이 기판의 제조 방법에 따라 제조된 어레이 기판 >
또한, 본 발명은 상술한 어레이 기판의 제조 방법에 따라 제조된 어레이 기판 및 이를 포함하는 일체의 소자를 포함할 수 있다.
일 예로, 상기 어레이 기판은 박막트랜지스터(TFT) 어레이 기판일 수 있다.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명한다. 그러나 하기의 실시예는 본 발명을 더욱 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 하기의 실시예에 의하여 한정되는 것은 아니다.
실시예 및 비교예에 따른 식각액 조성물의 제조
하기 표 1을 참조하여, 실시예 및 비교예에 따른 식각액 조성물을 제조하였다.
(단위: 중량%) 산화제 유기술폰산 알칼리 pH
A1 A2 A3 A4 A5 B1 B2 B3 B4 B5
실시예1 1 - - - - 2 - - - - - - 잔량 0.4
실시예2 0.5 - - - - - 5 - - - - - 잔량 0.3
실시예3 2 - - - - - - 2 - - - - 잔량 0.7
실시예4 2 - - - - - - - - 0.05 - - 잔량 1.8
실시예5 5 - - - - - - - 1 - - - 잔량 0.7
실시예6 1 - - - - - - - - 2 - - 잔량 1.4
실시예7 1.5 - - - - 10 - - - - - - 잔량 0.1
실시예8 10 - - - - - 0.5 - - - - - 잔량 1.0
실시예9 0.5 - - - - - - 0.2 - - - - 잔량 1.9
실시예10 5 - - - - - - 0.1 - - - - 잔량 1.0
실시예11 3 - - - - - - - 3 - - - 잔량 0.9
실시예12 0.1 - - - - - - - - 15 - - 잔량 0.2
실시예13 0.1 - - - - - - - - 1 - - 잔량 2.0
실시예14 0.5 - - - - 10 - - - - - - 잔량 0.1
실시예15 1.0 - - - - - 2 - 1 - - - 잔량 0.6
실시예16 3 - - - - - - - 23 - - - 잔량 0.0
실시예17 2 - - - - - - 5 - - - - 잔량 0.5
실시예18 1 - - - - 20 - - - - - - 잔량 0.1
비교예1 - - - - - - 5 - - - 불화붕산
1.0
- 잔량 0.5
비교예2 5 - - - - - - - - - - - 잔량 1.2
비교예3 0.5 - - - - - - - - - - MIPA1.0 잔량 5.1
비교예4 0.5 - - - - - 0.3 - - - - MIPA1.0 잔량 2.5
비교예5 - 2 - - - - - 8 - - - - 잔량 0.7
비교예6 - - 5 - - 3 - - - - - - 잔량 1.4
비교예7 - - - 2 - - - 3 - - - - 잔량 0.9
비교예8 - - - - 1 - - - 5 - - - 잔량 0.5
비교예9 - - - 10 - - - - - 0.5 - - 잔량 4.1
비교예10 0.5 - - - - - - - - - 초산5 - 잔량 2.3
비교예11 3 - - - - - - - - - 황산5 - 잔량 0.2
A1: 과요오드산
A2: 질산세륨암모늄
A3: 과황산암모늄
A4: 요오드산암모늄
A5: 과요오드산칼륨
B1: 나프탈렌디술폰산
B2: 에탄디술폰산
B3: 파라톨루엔술폰산
B4: 메탄술폰산
B5: 도데실벤젠술폰산
MIPA: 모노이소프로판올아민
시험예
실시예 및 비교예에 따른 식각액 조성물에 대해, 성능 평가를 다음과 같이 실시하였다.
평가 1: 루테늄막 및 루테늄산화막에 대한 식각 속도 평가
루테늄막(Ru)이 150Å 두께로 증착된 실리콘 웨이퍼 및 루테늄산화막(RuO2)이 150Å 두께로 증착된 웨이퍼를 2X2㎠의 크기로 잘라 준비한 후, 상기 실시예 및 비교예에 따른 식각액 조성물에 상기 준비된 각 기판을 50℃에서 1분 동안 침지하였다. 이후, 탈이온수 및 이소프로필알코올로 세정 및 건조하고, 막두께 측정기로 4-point probe장비(AIT사 CMT series)와 및 엘립소미터(Ostuka사)를 이용해 막 두께를 측정하여 식각 속도를 계산하였으며, 아래의 평가 기준으로 평가하여 하기 표 2에 나타내었다.
<루테늄 및 루테늄산화막 평가 기준>
◎: 식각 속도 50 Å/min 이상
○: 식각 속도 20 Å/min 이상 50 Å/min 미만
△: 식각 속도 20 Å/min 미만
×: 식각 안됨
평가 2: 실리콘막 및 배리어막에 대한 식각 속도 평가
티타늄질화막(TiN), 실리콘산화막(SiOx) 및 실리콘질화막(SiNx)이 각각 형성된 웨이퍼를 2X2㎠의 크기로 잘라 준비한 후, 상기 실시예 및 비교예에 따른 식각액 조성물에 상기 준비된 각 기판을 50℃에서 1분 동안 침지하였다. 이후, 탈이온수 및 이소프로필알코올로 세정 및 건조하고, 막두께 측정기 및 엘립소미터를 이용해 막 두께를 측정하여 식각 속도를 계산하였으며, 아래의 평가 기준으로 평가하여 하기 표 2에 나타내었다.
<티타늄질화막, 실리콘산화막 및 실리콘질화막 평가 기준>
×: 식각 속도 5 Å/min 이상
△: 식각 속도 1 Å/min 이상 5 Å/min 미만
○: 식각 속도 1 Å/min 미만
구분 Ru 식각 속도
(Å/min)
RuO2 식각속도
(Å/min)
TiN 식각 속도
(Å/min)
SiOx 식각속도
(Å/min)
SiNx 식각속도
(Å/min)
실시예1
실시예2
실시예3
실시예4
실시예5
실시예6
실시예7
실시예8
실시예9
실시예10
실시예11
실시예12
실시예13
실시예14
실시예15
실시예16
실시예17
실시예18
비교예1 × × × ×
비교예2 ×
비교예3 × ×
비교예4 ×
비교예5
비교예6 × ×
비교예7 × ×
비교예8
비교예9 × ×
비교예10 ×
비교예11
상기 표 2를 참조하면, 본원 실시예에 따른 식각액 조성물을 사용하는 경우, 루테늄(Ru)막에 대한 식각속도가 우수한 반면, 티타늄질화막, 실리콘산화막 및 실리콘질화막 매우 낮은 식각속도를 나타내어, 루테늄 금속막을 선택적으로 식각할 수 있음을 알 수 있다.
아울러, 본원 실시예에 따른 식각액 조성물을 사용하는 경우, 루테늄막 표면이 산화된 형태인 루테늄산화막(RuO2)에 대한 식각속도 역시 우수한 점을 확인할 수 있다. 상기 결과를 통해, RuO2가 본원 식각액 조성물 중의 유기술폰산과의 배위결합을 통해 안정한 배위화합물을 형성함으로써 RuO2가 RuO4로 산화되는 반응을 억제할 수 있고, 이에 따라 유독가스인 RuO4의 발생을 방지할 수 있음을 알 수 있다.
반면, 상기 비교예에 따른 식각액 조성물을 사용하는 경우, 루테늄 금속막에 대한 식각속도가 떨어지거나 식각할 수 없는 반면, 티타늄질화막, 실리콘산화막 및 실리콘질화막에 대한 손상을 일으킬 수 있음을 알 수 있다.

Claims (11)

  1. (A) 과요오드산, (B) 유기술폰산 및 (C) 물을 포함하는 루테늄 금속막 식각액 조성물로,
    상기 식각액 조성물은 pH가 2 이하인 루테늄 금속막 식각액 조성물.
  2. 청구항 1에 있어서,
    상기 루테늄 금속막은 루테늄막, 루테늄합금막 또는 루테늄산화막으로 이루어진 단일막, 또는 상기 단일막과 실리콘막 및 배리어막으로 이루어진 군에서 선택되는 1종 이상으로 구성되는 다층막인 것을 특징으로 하는 루테늄 금속막 식각액 조성물.
  3. 청구항 2에 있어서,
    상기 식각액 조성물은 상기 다층막으로부터 상기 루테늄 금속막을 선택적으로 식각하는 것을 특징으로 하는 루테늄 금속막 식각액 조성물.
  4. 청구항 2에 있어서,
    상기 실리콘막은 실리콘산화막, 실리콘산질화막, 탄화산화실리콘막, 탄화실리콘막 및 실리콘질화막으로 이루어진 군에서 선택되는 1종 이상을 포함하고,
    상기 배리어막은 질화티탄막 및 질화탄탈막으로 이루어진 군에서 선택되는 1종 이상을 포함하는 것을 특징으로 하는 루테늄 금속막 식각액 조성물.
  5. 청구항 1에 있어서,
    상기 식각액 조성물은 불산을 포함하지 않는 것을 특징으로 하는 루테늄 금속막 식각액 조성물.
  6. 청구항 1에 있어서,
    조성물 총 중량에 대하여,
    (A) 과요오드산 0.1 내지 10 중량%,
    (B) 유기술폰산 0.1 내지 20 중량% 및
    (C) 상기 조성물 총 중량이 100중량%가 되도록 하는 잔량의 물을 포함하는 것을 특징으로 하는 루테늄 금속막 식각액 조성물.
  7. 기판 상에 루테늄 금속막으로 이루어진 단일막, 또는 상기 단일막과 실리콘막 및 배리어막으로 이루어진 군에서 선택되는 1종 이상으로 구성되는 다층막을 형성하는 단계; 및
    청구항 1 내지 6 중 어느 한 항의 식각액 조성물을 사용하여 상기 루테늄 금속막을 선택적으로 식각하는 단계를 포함하는 패턴 형성 방법.
  8. 청구항 7에 있어서,
    상기 루테늄 금속막은 루테늄막, 루테늄합금막 또는 루테늄산화막으로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 패턴 형성 방법.
  9. 청구항 7에 있어서,
    상기 실리콘막은 실리콘산화막, 실리콘산질화막, 탄화산화실리콘막, 탄화실리콘막 및 실리콘질화막으로 이루어진 군에서 선택되는 1종 이상을 포함하고,
    상기 배리어막은 질화티탄막 및 질화탄탈막으로 이루어진 군에서 선택되는 1종 이상을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  10. 청구항 7의 패턴 형성 방법을 포함하는 어레이 기판의 제조 방법.
  11. 청구항 10의 제조 방법에 따라 제조된 어레이 기판.
KR1020190116842A 2019-09-23 2019-09-23 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판 KR20210034905A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190116842A KR20210034905A (ko) 2019-09-23 2019-09-23 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190116842A KR20210034905A (ko) 2019-09-23 2019-09-23 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판

Publications (1)

Publication Number Publication Date
KR20210034905A true KR20210034905A (ko) 2021-03-31

Family

ID=75238052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190116842A KR20210034905A (ko) 2019-09-23 2019-09-23 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판

Country Status (1)

Country Link
KR (1) KR20210034905A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140134283A (ko) 2012-03-12 2014-11-21 가부시끼가이샤 제이씨유 선택적 에칭방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140134283A (ko) 2012-03-12 2014-11-21 가부시끼가이샤 제이씨유 선택적 에칭방법

Similar Documents

Publication Publication Date Title
US8586483B2 (en) Semiconductor device structures and compositions for forming same
JP3645144B2 (ja) 半導体装置の製造方法
TW201923040A (zh) 蝕刻組成物
JP2006294815A (ja) 半導体装置及びその製造方法
JP4848402B2 (ja) 半導体集積回路装置の製造方法
US20100267225A1 (en) Method of manufacturing semiconductor device
KR20210034905A (ko) 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
KR102179756B1 (ko) 질화 금속막 식각액 조성물
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
JP4199232B2 (ja) 半導体集積回路装置の量産方法
KR101789251B1 (ko) 화학적 기계적 연마 후 세정용 조성물
KR102553455B1 (ko) 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR102617800B1 (ko) 결정질 물질의 표면에서 비결정질 부동태화 층을 제거하기 위한 세정용 화학적 조성물
KR20210051085A (ko) 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102373108B1 (ko) 도전막 식각액 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20170124705A (ko) 질화티타늄 막의 식각액 조성물
KR20210092472A (ko) 몰리브데늄 식각액 조성물 및 이를 이용한 패턴 형성 방법
TWI640655B (zh) 製備薄膜電晶體陣列之方法及用於鉬基金屬膜/金屬氧化物膜之蝕刻劑組成物
KR100338823B1 (ko) 반도체장치의 게이트전극 제조방법
KR20230032470A (ko) 루테늄 함유막 식각액 조성물 및 이를 사용한 도전 패턴 형성 방법
KR20210100923A (ko) 금속막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20230113149A (ko) 티타늄막의 식각액 조성물 및 이를 이용한 식각방법
KR102368026B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR20230033319A (ko) 실리콘 식각액 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]