KR20210031458A - 금속 베이스 기판 - Google Patents

금속 베이스 기판 Download PDF

Info

Publication number
KR20210031458A
KR20210031458A KR1020217000426A KR20217000426A KR20210031458A KR 20210031458 A KR20210031458 A KR 20210031458A KR 1020217000426 A KR1020217000426 A KR 1020217000426A KR 20217000426 A KR20217000426 A KR 20217000426A KR 20210031458 A KR20210031458 A KR 20210031458A
Authority
KR
South Korea
Prior art keywords
layer
circuit layer
base substrate
metal base
grain size
Prior art date
Application number
KR1020217000426A
Other languages
English (en)
Inventor
후미아키 이시카와
소헤이 노나카
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=69165149&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20210031458(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20210031458A publication Critical patent/KR20210031458A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/03—3 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/107—Ceramic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/302—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

금속 기판 (10) 과, 절연층 (20) 과, 회로층 (40) 이 이 순서로 적층된 금속 베이스 기판 (2) 으로서, 상기 절연층 (20) 은, 수지를 함유하고, 상기 회로층 (40) 은, 막 두께가 10 ㎛ 이상 1000 ㎛ 이하의 범위 내에 있고, 단위가 ㎛ 로 나타나는 평균 결정 입경과 단위가 질량％ 로 나타나는 순도가 하기의 식 (1) 을 만족하는 금속 베이스 기판 (2).
평균 결정 입경/(100 － 순도) ＞ 5 (1)

Description

금속 베이스 기판
본 발명은, 금속 베이스 기판에 관한 것이다.
본원은, 2018년 7월 18일에, 일본에 출원된 일본 특허출원 2018-134789호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
반도체 소자 등의 전자 부품을 실장하기 위한 기판의 하나로서, 금속 베이스 기판이 알려져 있다. 금속 베이스 기판은, 금속 기판과, 절연층과, 회로층이 이 순서로 적층된 적층체이다. 전자 부품은, 회로층 위에 솔더를 개재하여 실장된다. 이와 같은 구성으로 된 금속 베이스 기판에서는, 전자 부품에서 발생한 열은, 절연층을 통하여 금속 기판에 전달되고, 금속 기판으로부터 외부로 방열된다.
금속 베이스 기판의 절연층은, 일반적으로 절연성이 우수한 수지와, 열 전도율이 우수한 세라믹 입자 (열 전도성 필러) 를 함유하는 절연성 수지 조성물로 형성되어 있다. 절연층용의 수지로는, 폴리이미드 수지나 폴리아미드이미드 수지, 실리콘 수지가 사용되고 있다. 예를 들어, 특허문헌 1 에는, 절연층으로서, 열 전도성 필러를 40 ∼ 80 vol％ 의 범위 내에서 함유하는 폴리이미드 수지층을 사용한 금속 피복 적층체가 개시되어 있다. 또, 특허문헌 2 에는, 절연층을 형성하는 수지가 폴리디메틸실록산 골격으로 이루어지는 실리콘 수지이고, 절연층 중의 무기 충전재가 45 ∼ 60 체적％ 이고, 무기 충전재의 25 질량％ 이상이 결정성 실리카인 회로 기판이 개시되어 있다.
일본 특허공보 제5665449호 (B) 일본 공개특허공보 2017-152610호 (A)
그런데, 특허문헌 1 에 기재되어 있는 금속 피복 적층체는 일반적으로 열 팽창률이 크고, 통상 세라믹으로 이루어지는 전자 부품은 열 팽창률이 낮다. 금속 피복 적층체와 전자 부품의 열 팽창률의 차가 커지면, 전자 부품의 온/오프나 외부 환경에 의한 냉열 사이클에 의해, 전자 부품과 금속 베이스 기판을 접합하고 있는 솔더에 부여되는 응력이 커져, 솔더 크랙이 발생하기 쉬워진다는 문제가 있었다.
한편, 특허문헌 2 에 기재되어 있는 실리콘 수지는, 폴리이미드 수지나 폴리아미드이미드 수지와 비교하면 탄성이 낮다. 그러나, 금속 베이스 기판의 절연층에는, 열 전도성 필러가 함유되어 있기 때문에, 절연층의 탄성은 실리콘 수지 단체와 비교하여 저하된다. 이 때문에, 절연층용의 수지로서 실리콘 수지를 사용하는 것만으로는, 냉열 사이클에 의해, 전자 부품과 금속 베이스 기판을 접합하고 있는 솔더에 부여되는 응력을 충분히 저감시키는 것은 어렵다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로서, 그 목적은, 솔더를 개재하여 전자 부품을 실장한 상태에서, 냉열 사이클을 부여해도, 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 회로 기판을 제공하는 것에 있다.
상기의 과제를 해결하기 위해서, 본 발명의 금속 베이스 기판은, 금속 기판과, 절연층과, 회로층이 이 순서로 적층된 금속 베이스 기판으로서, 상기 절연층은, 수지를 함유하고, 상기 회로층은, 막 두께가 10 ㎛ 이상 1000 ㎛ 이하의 범위 내에 있고, 단위가 ㎛ 로 나타나는 평균 결정 입경과 단위가 질량％ 로 나타나는 순도가 하기의 식 (1) 을 만족하는 것을 특징으로 하고 있다.
평균 결정 입경/(100 － 순도) ＞ 5 (1)
본 발명의 금속 베이스 기판에 의하면, 회로층은, 막 두께가 10 ㎛ 이상 1000 ㎛ 이하의 범위 내에 있고, 평균 결정 입경과 순도가 상기의 식 (1) 을 만족하므로 변형되기 쉽다. 이 때문에, 냉열 사이클이 부여된 경우에는, 회로층이 변형됨으로써, 솔더에 부여되는 응력을 완화시킬 수 있기 때문에, 솔더 크랙의 발생을 억제할 수 있다.
여기서, 본 발명의 금속 베이스 기판에 있어서, 상기 회로층은, 상기 평균 결정 입경과 상기 순도가 하기의 식 (2) 를 만족하는 것이 바람직하다.
평균 결정 입경/(100 － 순도) ＞ 20 (2)
이 경우, 회로층이, 상기의 식 (2) 를 만족하여, 보다 변형되기 쉬워지므로, 솔더에 부여되는 응력을 보다 확실하게 완화시킬 수 있다.
또, 본 발명의 금속 베이스 기판에 있어서, 상기 회로층은, 상기 평균 결정 입경이 0.3 ㎛ 이상인 것이 바람직하다.
이 경우, 회로층은, 평균 결정 입경이 0.3 ㎛ 이상으로 크기 때문에, 회로층을 구성하는 금속 결정립끼리가 슬라이딩하기 쉬워진다. 따라서, 회로층이 보다 변형되기 쉬워지므로, 솔더에 부여되는 응력을 보다 확실하게 완화시킬 수 있다.
또, 본 발명의 금속 베이스 기판에 있어서, 상기 회로층은, 상기 순도가 99.99 질량％ 이상인 것이 바람직하다.
이 경우, 회로층은 순도가 99.99 질량％ 이상으로 높고, 불순물의 함유량이 적어지므로, 금속 결정립끼리가 슬라이딩하기 쉬워진다. 따라서, 회로층이 보다 변형되기 쉬워지므로, 솔더에 부여되는 응력을 보다 확실하게 완화시킬 수 있다.
또, 본 발명의 금속 베이스 기판에 있어서, 상기 회로층은, 알루미늄으로 이루어지는 것이 바람직하다.
이 경우, 알루미늄은 열처리에 의해 평균 결정 입경이 증대되기 쉽기 때문에, 회로층에 의한 솔더 크랙의 발생을 억제하는 효과를 열처리에 의해 비교적 용이하게 높일 수 있다.
본 발명에 의하면, 솔더를 개재하여 전자 부품을 실장한 상태에서, 냉열 사이클을 부여해도, 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 기판을 제공하는 것이 가능해진다.
도 1 은, 본 발명의 일 실시형태에 관련된 금속 베이스 기판을 사용한 모듈의 개략 단면도이다.
이하에, 본 발명의 실시형태인 금속 베이스 기판에 대해, 첨부한 도면을 참조하여 설명한다.
도 1 은, 본 발명의 일 실시형태에 관련된 금속 베이스 기판을 사용한 모듈의 개략 단면도이다.
도 1 에 있어서, 모듈 (1) 은, 금속 베이스 기판 (2) 과, 금속 베이스 기판 (2) 위에 실장된 전자 부품 (3) 을 포함한다. 금속 베이스 기판 (2) 은, 금속 기판 (10) 과, 절연층 (20) 과, 밀착층 (30) 과, 회로층 (40) 이 이 순서로 적층된 적층체이다. 회로층 (40) 은, 회로 패턴상으로 형성되어 있다. 그 회로 패턴상으로 형성된 회로층 (40) 위에, 전자 부품 (3) 이 솔더 (4) 를 개재하여 접합되어 있다.
금속 기판 (10) 은, 금속 베이스 기판 (2) 의 베이스가 되는 부재이다. 금속 기판 (10) 으로는, 구리판, 알루미늄판 및 이것들의 적층판을 사용할 수 있다.
절연층 (20) 은, 금속 기판 (10) 과 회로층 (40) 을 절연하기 위한 층이다. 절연층 (20) 은, 절연성 수지 (21) 와 세라믹 입자 (22) (열 전도성 필러) 를 함유하는 절연성 수지 조성물로 형성되어 있다. 절연층 (20) 을, 절연성이 높은 절연성 수지 (21) 와, 열 전도도가 높은 세라믹 입자 (22) 를 함유하는 절연성 수지 조성물로 형성함으로써, 절연성을 유지하면서, 회로층 (40) 에서 금속 기판 (10) 까지의 금속 베이스 기판 (2) 전체의 열 저항을 보다 저감시킬 수 있다.
절연성 수지 (21) 는, 폴리이미드 수지 또는 폴리아미드이미드 수지, 혹은 이것들의 혼합물인 것이 바람직하다. 폴리이미드 수지 및 폴리아미드이미드 수지는 이미드 결합을 가지므로, 우수한 내열성과 기계 특성을 갖는다.
세라믹 입자 (22) 로는, 실리카 (이산화규소) 입자, 알루미나 (산화알루미늄) 입자, 질화붕소 (BN) 입자, 산화티탄 입자, 알루미나 도프 실리카 입자, 알루미나 수화물 입자, 질화알루미늄 입자 등을 사용할 수 있다. 세라믹 입자 (22) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 이들 세라믹 입자 중에서는, 알루미나 입자는 열 전도성이 높은 점에서 바람직하다. 세라믹 입자 (22) 의 형태는 특별히 제한은 없지만, 미세한 세라믹 입자의 응집 입자, 혹은 단결정의 세라믹 입자인 것이 바람직하다.
미세한 세라믹 입자의 응집 입자는, 일차 입자가 비교적 약하게 연결되어 있는 어글로메레이트여도 되고, 일차 입자가 비교적 강하게 연결되어 있는 애그리게이트여도 된다. 또, 응집 입자끼리가 더욱 집합된 입자 집합체를 형성하고 있어도 된다. 세라믹 입자 (22) 의 일차 입자가 응집 입자를 형성하여 절연층 (20) 중에 분산되어 있음으로써, 세라믹 입자 (22) 간의 상호 접촉에 의한 네트워크가 형성되어, 세라믹 입자 (22) 의 일차 입자 간을 열이 전도되기 쉬워져, 절연층 (20) 의 열 전도도가 향상된다.
미세한 세라믹 입자의 응집 입자의 시판품으로는, AE50, AE130, AE200, AE300, AE380, AE90E (모두, 니혼 아에로질 주식회사 제조), T400 (바커사 제조), SFP-20M (덴카 주식회사 제조) 등의 실리카 입자, Alu65 (니혼 아에로질 주식회사 제조), AA-04 (스미토모 화학 주식회사 제조) 등의 알루미나 입자, AP-170S (Maruka 사 제조) 등의 질화붕소 입자, AEROXIDE (R) TiO2 P90 (니혼 아에로질 주식회사 제조) 등의 산화티탄 입자, MOX170 (니혼 아에로질 주식회사 제조) 등의 알루미나 도프 실리카 입자, Sasol 사 제조의 알루미나 수화물 입자 등을 사용할 수 있다.
단결정의 세라믹 입자는, α 알루미나 (αAl2O3) 의 결정 구조를 갖는 α 알루미나 단결정 입자인 것이 바람직하다. α 알루미나 단결정 입자의 시판품으로는, 스미토모 화학 주식회사로부터 판매되고 있는 어드밴스드 알루미나 (AA) 시리즈의 AA-03, AA-04, AA-05, AA-07, AA-1.5 등을 사용할 수 있다.
절연층 (20) 의 세라믹 입자 (22) 의 함유량은, 5 체적％ 이상 60 체적％ 이하의 범위 내에 있는 것이 바람직하다. 세라믹 입자 (22) 의 함유량이 지나치게 적어지면, 절연층 (20) 의 열 전도성이 충분히 향상되지 않을 우려가 있다. 한편, 세라믹 입자 (22) 의 함유량이 지나치게 많아지면, 절연성 수지 (21) 의 함유량이 상대적으로 감소하여, 절연층 (20) 의 형상을 안정적으로 유지할 수 없게 될 우려가 있다. 또, 세라믹 입자 (22) 가 과잉되게 큰 응집 입자를 형성하기 쉬워져, 절연층 (20) 의 밀착층 (30) 측의 표면 조도 Ra 가 커질 우려가 있다. 절연층 (20) 의 열 전도성을 확실하게 향상시키기 위해서는, 세라믹 입자 (22) 의 함유량은 10 체적％ 이상인 것이 바람직하다. 또, 절연층 (20) 의 형상의 안정성을 확실하게 향상시키고, 표면 조도 Ra 를 낮추기 위해서는, 세라믹 입자 (22) 의 함유량은 50 체적％ 이하인 것이 특히 바람직하다.
절연층 (20) 의 막 두께는, 특별히 제한되는 것은 아니지만, 1 ㎛ 이상 200 ㎛ 이하의 범위 내에 있는 것이 바람직하고, 3 ㎛ 이상 100 ㎛ 이하의 범위 내에 있는 것이 특히 바람직하다.
밀착층 (30) 은, 절연층 (20) 과 회로층 (40) 의 밀착성을 향상시키기 위한 층이다. 밀착층 (30) 은, 영률이 낮고, 절연층 (20) 과 회로층 (40) 의 밀착성이 높은 것이 바람직하다. 밀착층 (30) 의 25 ℃ 에 있어서의 영률은, 5 ㎬ 이하인 것이 바람직하고, 0.01 ㎬ 이상 3 ㎬ 이하의 범위 내에 있는 것이 특히 바람직하다.
밀착층 (30) 은, 수지로 이루어지는 것이 바람직하다. 수지로는, 실리콘 수지, 에폭시 수지, 폴리아미드이미드 수지, 폴리이미드 수지를 사용할 수 있다. 실리콘 수지는, 각종 유기기를 도입한 변성 실리콘 수지를 함유한다. 변성 실리콘 수지의 예로는, 폴리이미드 변성 실리콘 수지, 폴리에스테르 변성 실리콘 수지, 우레탄 변성 실리콘 수지, 아크릴 변성 실리콘 수지, 올레핀 변성 실리콘 수지, 에테르 변성 실리콘 수지, 알코올 변성 실리콘 수지, 불소 변성 실리콘 수지, 아미노 변성 실리콘 수지, 메르캅토 변성 실리콘 수지, 카르복시 변성 실리콘 수지를 들 수 있다. 에폭시 수지의 예로는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 노볼락형 에폭시 수지, 지방족형 에폭시 수지, 글리시딜 아민형 에폭시 수지 등을 들 수 있다. 이들 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
밀착층 (30) 은, 열 전도성을 향상시키기 위해서, 열 전도성 필러를 분산시켜도 된다. 열 전도성 필러로는, 세라믹 입자를 사용할 수 있다. 세라믹 입자의 예로는, 실리카 (이산화규소) 입자, 알루미나 (산화알루미늄) 입자, 질화붕소 입자, 산화티탄 입자, 알루미나 도프 실리카 입자, 알루미나 수화물 입자, 질화알루미늄 입자 등을 들 수 있다. 밀착층 (30) 중의 열 전도성 필러의 함유량은, 5 체적％ 이상 60 체적％ 이하의 범위 내에 있는 것이 바람직하고, 10 체적％ 이상 50 체적％ 이하의 범위 내에 있는 것이 특히 바람직하다.
밀착층 (30) 의 막 두께는, 특별히 제한되는 것은 아니지만, 0.1 ㎛ 이상 20 ㎛ 이하의 범위 내에 있는 것이 바람직하고, 0.5 ㎛ 이상 5 ㎛ 이하의 범위 내에 있는 것이 특히 바람직하다.
회로층 (40) 은, 단위가 ㎛ 로 나타나는 평균 결정 입경과 단위가 질량％ 로 나타나는 순도가 하기의 식 (1) 을 만족하도록 되어 있다.
평균 결정 입경/(100 － 순도) ＞ 5 (1)
평균 결정 입경과 순도는 하기의 식 (2) 를 만족하는 것이 바람직하고, 하기의 식 (3) 을 만족하는 것이 특히 바람직하다.
평균 결정 입경/(100 － 순도) ＞ 20 (2)
평균 결정 입경/(100 － 순도) ＞ 200 (3)
회로층 (40) 을 구성하는 금속은, 평균 결정 입경이 커짐에 따라서, 전위의 슬라이딩을 억제하는 결정립계가 감소하기 때문에, 금속 결정립끼리가 슬라이딩하기 쉬워지는 경향이 있다. 이 때문에, 회로층 (40) 은, 평균 결정 입경이 커짐에 따라, 변형되기 쉬워진다. 회로층 (40) 을 보다 확실하게 변형되기 쉽게 하기 위해서는, 회로층 (40) 의 평균 결정 입경은, 0.3 ㎛ 이상인 것이 바람직하고, 1.0 ㎛ 이상인 것이 보다 바람직하고, 20 ㎛ 이상 1000 ㎛ 이하의 범위 내에 있는 것이 특히 바람직하다. 결정 입경이 0.3 ㎛ 이하이면, 가공 경화를 일으키기 쉬워, 솔더에 크랙이 발생하기 쉬워진다. 결정 입경이 1000 ㎛ 를 초과하면, 그러한 시료의 제작이 어렵고, 또 핸들링도 하기 어렵다. 또한, 회로층 (40) 의 평균 결정 입경은, EBSD 법 (전자선 후방 산란 회절 분석법) 에 의해 측정한 값이다.
또, 회로층 (40) 을 구성하는 금속은, 순도가 높고, 불순물이 적어짐에 따라, 결함이 줄기 때문에 금속 결정립끼리가 슬라이딩하기 쉬워지는 경향이 있다. 이 때문에, 회로층 (40) 은, 순도가 높아짐에 따라, 변형되기 쉬워진다. 회로층 (40) 을 보다 확실하게 변형되기 쉽게 하기 위해서는, 회로층 (40) 의 순도는, 99 질량％ 이상인 것이 바람직하고, 99.99 질량％ 이상인 것이 보다 바람직하고, 99.999 질량％ 이상인 것이 특히 바람직하다. 또한, 회로층 (40) 의 순도는, 차수법 (差數法) 에 의해 측정한 값이다. 차수법이란, 시료 중의 불순물 원소의 함유율을 측정하고, 100 질량％ 에서 불순물 원소의 함유율을 뺀 값을 시료의 순도로 하는 방법이다. 본 실시형태에서는, 불순물 원소의 함유율은, ICP-MS 법에 의해 측정하고, 측정 대상의 불순물 원소는, 시료 중에 0.01 질량ppm 이상 함유되는 원소로 한다.
회로층 (40) 의 재료로는, 알루미늄, 구리, 은, 금, 주석, 철, 니켈, 크롬, 몰리브덴, 텅스텐, 팔라듐, 티탄, 아연 및 이들 금속의 합금을 사용할 수 있다. 이들 금속 중에서는, 알루미늄, 구리가 바람직하고, 특히 알루미늄이 바람직하다. 회로층 (40) 의 막 두께는, 10 ㎛ 이상 1000 ㎛ 이하의 범위 내, 바람직하게는 20 ㎛ 이상 100 ㎛ 이하의 범위 내에 있다. 회로층 (40) 의 막 두께가 지나치게 얇아지면, 열 저항이 높아질 우려가 있다. 한편, 회로층 (40) 의 막 두께가 지나치게 두꺼워지면, 에칭에 의해 회로 패턴을 형성하는 것이 곤란해질 우려가 있다. 또, 회로층 (40) 의 막 두께가 지나치게 두꺼워지면, 모듈 (1) 을 구성하는 각 재료의 열 팽창 계수의 차이에 의해, 회로층 (40) 에 부여되는 열응력이 커져, 냉열 사이클 중에, 절연층 (20) 과 회로층 (40) 이 박리되기 쉬워질 우려가 있다.
회로층 (40) 에 실장되는 전자 부품 (3) 의 예로는 특별히 제한은 없고, 반도체 소자, 저항, 커패시터, 수정 발진기 등을 들 수 있다. 반도체 소자의 예로는, MOSFET (Metal-oxide-semiconductor field effect transistor), IGBT (Insulated Gate Bipolar Transistor), LSI (Large Scale Integration), LED (발광 다이오드), LED 칩, LED-CSP (LED-Chip Size Package) 를 들 수 있다.
다음으로, 본 실시형태의 금속 베이스 기판 (2) 의 제조 방법에 대해 설명한다.
본 실시형태의 금속 베이스 기판 (2) 은, 예를 들어, 금속 기판 (10) 위에 절연층 (20) 과 밀착층 (30) 을 이 순서로 적층하고, 이어서 밀착층 (30) 위에 회로층 (40) 을 첩부하는 방법에 의해 제조할 수 있다.
금속 기판 (10) 위에 절연성 수지 (21) 와 세라믹 입자 (22) 를 함유하는 조성물로 이루어지는 절연층 (20) 을 형성하는 방법으로는, 도포법 혹은 전착법을 사용할 수 있다.
도포법은, 절연성 수지 (21) 와 세라믹 입자 (22) 와 용제를 함유하는 절연층 형성용 도포액을, 금속 기판 (10) 의 표면에 도포하여 도포층을 형성하고, 이어서 도포층을 가열하고, 건조시켜 절연층 (20) 을 금속 기판 (10) 위에 형성하는 방법이다. 절연층 형성용 도포액을 금속 기판 (10) 의 표면에 도포하는 방법으로는, 스핀 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 블레이드 코트법, 다이 코트법, 그라비아 코트법, 딥 코트법 등을 사용할 수 있다.
전착법은, 전하를 갖는 절연성 수지 입자와 세라믹 입자가 분산되어 있는 전착액에, 금속 기판 (10) 과 전극을 침지시키고, 금속 기판 (10) 과 전극 사이에 직류 전압을 인가함으로써, 금속 기판 (10) 의 표면에 절연성 수지 입자와 세라믹 입자를 전착시켜 전착층을 형성하고, 이어서 전착층을 가열하고, 건조시켜 절연층 (20) 을 금속 기판 (10) 위에 형성하는 방법이다. 전착액은, 예를 들어, 세라믹 입자를 함유하는 절연성 수지 용액에, 절연성 수지의 빈용매를 첨가하여, 절연성 수지를 석출시킴으로써 조제할 수 있다. 절연성 수지의 빈용매로는, 예를 들어, 물을 사용할 수 있다.
절연층 (20) 위에 밀착층 (30) 을 형성하는 방법으로는, 도포법을 사용할 수 있다. 밀착층 (30) 은, 밀착층 형성용의 수지와 용제와 필요에 따라 첨가되는 열 전도성 필러를 함유하는 밀착층 형성용 도포액을, 절연층 (20) 의 표면에 도포하여 도포층을 형성하고, 이어서 도포층을 가열하고, 건조시킴으로써 형성할 수 있다. 밀착층 형성용 도포액을 절연층 (20) 의 표면에 도포하는 방법으로는, 스핀 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 블레이드 코트법, 다이 코트법, 그라비아 코트법, 딥 코트법 등을 사용할 수 있다.
회로층 (40) 은, 밀착층 (30) 위에 회로층 (40) 을 중첩시키고, 이어서, 회로층 (40) 을 가압하면서 가열함으로써 첩합 (貼合) 할 수 있다. 가열은, 회로층 (40) 이 산화되지 않도록, 비산화성 분위기 중 (예를 들어, 질소 분위기 중, 진공 중) 에서 실시하는 것이 바람직하다.
회로층 (40) 은, 밀착층 (30) 에 첩합시키기 전에, 평균 결정 입경과 순도가 상기의 식 (1) 을 만족하도록 조정하는 것이 바람직하다. 회로층 (40) 의 평균 결정 입경은, 예를 들어, 열처리에 의해 조정할 수 있다. 알루미늄은, 열처리에 의해 평균 결정 입경이 증대되어, 변형되기 쉬워진다. 열처리는, 200 ℃ 이상 500 ℃ 이하의 온도에서 실시하는 것이 바람직하다. 열처리의 시간은, 가열 온도에 따라 상이한데, 통상적으로는, 5 분간 이상 500 분간 이하의 범위 내이다.
이상과 같은 구성으로 된 본 실시형태의 금속 베이스 기판 (2) 에 의하면, 회로층 (40) 은, 막 두께가 10 ㎛ 이상 1000 ㎛ 이하의 범위 내에 있고, 평균 결정 입경과 순도가 상기의 식 (1) 을 만족하므로 변형되기 쉽다. 이 때문에, 냉열 사이클이 부여된 경우에는, 회로층 (40) 이 변형됨으로써, 솔더에 부여되는 응력을 완화시킬 수 있기 때문에, 솔더 크랙의 발생을 억제할 수 있다.
또, 본 실시형태의 금속 베이스 기판 (2) 에 있어서는, 평균 결정 입경과 순도가 상기의 식 (2) 특히 바람직하게는 식 (3) 을 만족하는 경우에는, 회로층이 보다 변형되기 쉬워지므로, 솔더에 부여되는 응력을 보다 확실하게 완화시킬 수 있다.
또, 본 실시형태의 금속 베이스 기판 (2) 에 있어서는, 회로층 (40) 의 평균 결정 입경이 0.3 ㎛ 이상인 경우에는, 회로층 (40) 을 구성하는 금속 결정립끼리가 슬라이딩하기 쉬워진다. 따라서, 회로층 (40) 이 보다 확실하게 변형되기 쉬워지므로, 솔더에 부여되는 응력을 보다 확실하게 완화시킬 수 있다.
또, 본 실시형태의 금속 베이스 기판 (2) 에 있어서는, 회로층의 순도가 99.99 질량％ 이상인 경우, 순도가 높고, 불순물의 함유량이 적어지므로, 금속 결정립끼리가 슬라이딩하기 쉬워진다. 따라서, 회로층 (40) 이 보다 확실하게 변형되기 쉬워지므로, 솔더에 부여되는 응력을 보다 확실하게 완화시킬 수 있다.
또, 본 실시형태의 금속 베이스 기판 (2) 에 있어서는, 회로층 (40) 이 알루미늄으로 이루어지는 경우, 회로층 (40) 에 의한 솔더 크랙의 발생을 억제하는 효과를 열처리에 의해 비교적 용이하게 높일 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 이것에 한정되지는 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
예를 들어, 본 실시형태에서는, 절연층 (20) 과 회로층 (40) 사이에 밀착층 (30) 을 형성한 구성을 설명했지만 이것에 한정되지는 않는다. 절연층 (20) 단독으로 회로층 (40) 과의 밀착성을 충분히 확보할 수 있는 경우에는, 밀착층 (30) 을 형성하지 않아도 된다. 또, 절연층 (20) 과 밀착층 (30) 의 순서를 반대로 해도 된다. 이 경우, 회로층 (40), 절연층 (20), 밀착층 (30) 을, 이 순서로 적층한 적층체를 제작하고, 이 적층체의 밀착층 (30) 과 금속 기판 (10) 을 열압착에 의해 압착시킴으로써 금속 베이스 기판을 제조할 수 있다.
실시예
이하에, 본 발명의 작용 효과를 실시예에 의해 설명한다.
[본 발명예 1]
용량 300 ㎖ 의 세퍼러블 플라스크에, 4,4'-디아미노디페닐에테르, 및 NMP (N-메틸-2-피롤리돈) 를 주입하였다. NMP 량은, 얻어지는 폴리아믹산의 농도가 40 질량％ 가 되도록 조정하였다. 상온에서 교반하여, 4,4'-디아미노디페닐에테르을 완전히 용해시킨 후, 내온이 30 ℃ 를 초과하지 않도록, 소정량의 테트라카르복실산 2무수물을 소량씩 첨가하였다. 그 후, 질소 분위기하에서 16 시간의 교반을 계속하여, 폴리아믹산 (폴리이미드 전구체) 용액을 조제하였다.
세라믹 입자 (열 전도성 필러) 로서, 알루미나 입자 (평균 입자경 : 0.5 ㎛) 를 준비하였다. 준비한 알루미나 입자 1.0 g 과 NMP 10 g 을 혼합하고, 30 분간 초음파 처리하여, 알루미나 입자 분산액을 조제하였다.
상기와 같이 하여 조제한 폴리아믹산 용액과 알루미나 입자 분산액을, 가열에 의해 생성되는 고형물 (절연층) 중의 알루미나 입자의 함유량이 30 체적％ 가 되도록 혼합하고, 이어서, NMP 로, 혼합물 중의 폴리아믹산의 농도가 5 질량％ 가 되도록 희석하였다. 계속해서 얻어진 혼합물을, 주식회사 스기노 머신사 제조 스타 버스트를 사용하여, 압력 50 ㎫ 의 고압 분사 처리를 10 회 반복함으로써 분산 처리를 실시하여, 알루미나 입자 분산 폴리아믹산 용액 (절연층 형성용 도포액) 을 조제하였다.
두께 0.3 ㎜ 이고 30 ㎜ × 20 ㎜ 의 구리 기판의 표면에, 절연층 형성용 도포액을, 가열에 의해 생성되는 절연층의 막 두께가 10 ㎛ 가 되도록 바 코트법에 의해 도포하여 절연층 형성용 도포층을 형성하였다. 이어서, 절연층 형성용 도포층을 형성한 구리 기판을 핫 플레이트 상에 배치하고, 실온으로부터 3 ℃/분으로 60 ℃ 까지 승온시키고, 60 ℃ 에서 100 분간, 추가로 1 ℃/분으로 120 ℃ 까지 승온시키고, 120 ℃ 에서 100 분간 가열하여, 절연층 형성용 도포층을 건조시켰다. 그 후, 구리 기판을 250 ℃ 에서 1 분간, 400 ℃ 에서 1 분간 가열하여, 절연층이 형성된 구리 기판을 제작하였다.
폴리아미드이미드 (탄성률 : 2 ㎬) 와 NMP 를, 질량비로 1 : 6 이 되는 비율로 혼합하고, 폴리아미드이미드를 용해시켜 폴리아미드이미드 용액 (밀착층 형성용 도포액) 을 조제하였다.
상기의 절연층이 형성된 구리 기판의 절연층 위에 밀착층 형성용 도포액을, 가열에 의해 생성되는 밀착층의 막 두께가 1 ㎛ 가 되도록 스핀 코트법에 의해 도포하여, 밀착층 형성용 도포층을 형성하였다. 이어서, 밀착층 형성용 도포층을 형성한 절연층이 형성된 구리 기판을 가열하고, 밀착층 형성용 도포층을 건조시켜, 절연층 위에 밀착층을 형성하여, 구리 기판과 절연층과 밀착층이 이 순서로 적층된 적층체를 얻었다.
알루미늄박 (막 두께 : 40 ㎛, 사이즈 : 30 ㎜ × 20 ㎜) 을 준비하였다. 이 알루미늄박은, 순도가 99.999431 질량％, 평균 결정 입경이 0.2 ㎛ 이고, 평균 결정 입경/(100 － 순도) 가 351 이었다. 또한, 알루미늄박의 순도 및 평균 결정 입경은, 하기 방법에 의해 측정하였다.
(순도의 측정 방법)
알루미늄박을 산으로 용해하고, 얻어진 알루미늄 용액 중의 불순물 원소 함유량을 ICP-MS 법에 의해 측정하였다. 얻어진 불순물 원소 함유량으로부터 알루미늄박 중의 불순물 원소의 합계 함유율을 구하고, 100 질량％ 에서 불순물 원소의 합계 함유율을 뺀 값을 알루미늄박의 순도로 하였다. 불순물 원소는, Na, Mg, Si, P, K, Ca, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Nb, Mo, Ru, Pd, Ag, In, Sn, Sb, Ba, Hf, W, Pt, Au, Pb, Bi 로 하였다.
(평균 결정 입경의 측정 방법)
EBSD 측정 장치 (FEI 사 제조 Quanta FEG 450, EDAX/TSL 사 제조 OIM Data Collection) 와, 해석 소프트웨어 (EDAX/TSL 사 제조 OIM Data Analysis ver.5.3) 를 사용하여, 전자선의 가속 전압 : 15 ㎸, 측정 스텝 : 0.5 ㎛, 측정 범위 : 84 ㎛ × 56 ㎛, 해석 범위 : 84 ㎛ × 56 ㎛ 의 조건에서 EBSD 법에 의해 측정하였다.
준비한 알루미늄박의 일방의 표면을, 표면 처리액 (맥 주식회사 제조, 아말파 A-10201M) 에 2 분간 침지시켰다. 이어서, 표면 처리액으로부터 취출한 알루미늄박을 수세하고, 농도 5 질량％ 의 황산 수용액에 20 초간 침지시켜 중화한 후, 재차 수세하고 건조시켜, 표면 처리가 완료된 알루미늄박을 얻었다. 상기의 적층체의 밀착층 위에 표면 처리가 완료된 알루미늄박을, 표면 처리된 면이 밀착층에 접하도록 중첩시키고, 이어서, 카본 지그를 사용하여 5 ㎫ 의 압력을 부여하면서, 진공 중에서 215 ℃ 의 온도에서 20 분간 가열하여, 밀착층과 알루미늄박을 첩합시켰다. 이렇게 하여 구리 기판과 절연층과 밀착층과 알루미늄박으로 이루어지는 회로층이 이 순서로 적층된 금속 베이스 기판을 제작하였다.
[본 발명예 2 ∼ 23, 비교예 1 ∼ 3]
알루미늄박으로서, 막 두께와 순도와 평균 결정 입경과 평균 결정 입경/(100 － 순도) 가 하기의 표 1 에 나타내는 값인 것을 사용한 것 이외에는, 본 발명예 1 과 동일하게 하여 금속 베이스 기판을 제작하였다. 또한, 본 발명예 2 ∼ 5, 7 ∼ 23 및 비교예 3 에서는, 알루미늄박을 300 ℃ 의 온도에서 하기의 표 1 에 나타내는 열처리 시간으로 열처리함으로써, 평균 결정 입경과 평균 결정 입경/(100 － 순도) 를 조정하였다.
[평가]
금속 베이스 기판의 회로층 상에, Sn-Ag-Cu 솔더 (센쥬 금속 공업 주식회사 제조 : M705) 를 도포하여, 두께 100 ㎛ 이고 2.5 ㎜ × 2.5 ㎜ 의 솔더층을 형성하고, 그 솔더층 위에 가로세로 2.5 ㎜ × 2.5 ㎜ 의 Si 칩을 탑재하여, 시험체를 제작하였다. 제작한 시험체에, 1 사이클이 -40 ℃ × 30 분간 ∼ 150 ℃ × 30 분간인 냉열 사이클을 3000 사이클 부여하였다. 냉열 사이클 부여 후의 시험체를 수지 매립하고, 단면을 연마에 의해 드러내었다. 시험체의 솔더층의 단면을 관찰하여, 솔더층에 발생한 크랙의 길이 (㎛) 를 측정하였다. 그 결과를 하기의 표 1 에 나타낸다.
Figure pct00001
회로층 (알루미늄박) 의 평균 결정 입경과 순도가, 상기의 식 (1) 을 만족하는 본 발명예 1 ∼ 23 의 금속 베이스 기판은, 상기의 식 (1) 을 만족하지 않는 비교예 1 ∼ 2 의 금속 베이스 기판과 비교하여, 냉열 사이클 부여 후의 솔더층의 크랙 길이가 짧아졌다. 이것은, 본 발명예 1 ∼ 23 의 금속 베이스 기판에서는, 냉열 사이클 부여시에 회로층이 변형됨으로써, 솔더층에 부여되는 응력이 완화되었기 때문인 것으로 생각된다. 특히, 회로층의 평균 결정 입경과 순도가, 상기의 식 (2) 를 만족하고, 평균 결정 입경이 0.3 ㎛ 이상이고, 순도가 99.99 질량％ 이상이 된 본 발명예 2 ∼ 5, 7 ∼ 12, 21 ∼ 23 의 금속 베이스 기판은, 냉열 사이클 부여 후의 솔더층의 크랙 길이가 0.2 ㎛ 이하로 현저하게 짧아졌다. 또, 회로층 (알루미늄박) 의 막 두께가, 본 발명의 범위를 초과하는 비교예 3 의 금속 베이스 기판은, 냉열 사이클 중에 절연층과 회로층이 박리되었다.
[본 발명예 24 ∼ 26, 비교예 4]
알루미늄박 대신에, 막 두께와 순도와 평균 결정 입경과 평균 결정 입경/(100 － 순도) 가 하기의 표 2 에 나타내는 값인 구리박을 사용한 것 이외에는, 본 발명예 1 과 동일하게 하여 금속 베이스 기판을 제작하고, 냉열 사이클 부여 후의 솔더층의 크랙 길이를 측정하였다. 구리박의 평균 결정 입경과 평균 결정 입경/(100 － 순도) 는, 300 ℃ 의 온도에서 하기의 표 2 에 나타내는 열처리 시간으로 열처리함으로써 조정하였다. 또한, 구리박의 순도는, 불순물 원소를, Na, Mg, Si, Al, P, K, Ca, Ti, V, Cr, Mn, Fe, Co, Ni, Zn, Ga, Ge, Nb, Mo, Ru, Pd, Ag, In, Sn, Sb, Ba, Hf, W, Pt, Au, Pb, Bi 로 한 것 이외에는, 알루미늄박의 순도와 동일하게 하여 측정하였다. 구리박의 평균 결정 입경은, 알루미늄박의 평균 결정 입경과 동일하게 하여 측정하였다.
Figure pct00002
회로층에 구리박을 사용한 경우에 대해서도 동일하게, 회로층의 평균 결정 입경과 순도가, 상기의 식 (1) 을 만족하는 본 발명예 24 ∼ 26 의 금속 베이스 기판은, 상기의 식 (1) 을 만족하지 않는 비교예 4 의 금속 베이스 기판과 비교하여, 냉열 사이클 부여 후의 솔더층의 크랙 길이가 짧아졌다. 특히, 회로층의 평균 결정 입경과 순도가, 상기의 식 (2) 를 만족하고, 평균 결정 입경이 0.3 ㎛ 이상이고, 순도가 99.99 질량％ 이상이 된 본 발명예 25 ∼ 26 의 금속 베이스 기판은, 냉열 사이클 부여 후의 솔더층의 크랙 길이가 0.2 ㎛ 이하로 현저하게 짧아졌다.
이상의 결과로부터, 본 발명예에 의하면, 솔더를 개재하여 전자 부품을 실장한 상태에서, 냉열 사이클을 부여해도, 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 기판을 제공하는 것이 가능해지는 것이 확인되었다.
산업상 이용가능성
솔더를 개재하여 전자 부품을 실장한 상태에서, 냉열 사이클을 부여해도, 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 회로 기판을 제공할 수 있다.
1 : 모듈
2 : 금속 베이스 기판
3 : 전자 부품
4 : 솔더
10 : 금속 기판
20 : 절연층
21 : 절연성 수지
22 : 세라믹 입자
30 : 밀착층
40 : 회로층

Claims (5)

  1. 금속 기판과, 절연층과, 회로층이 이 순서로 적층된 금속 베이스 기판으로서,
    상기 절연층은, 수지를 함유하고,
    상기 회로층은, 막 두께가 10 ㎛ 이상 1000 ㎛ 이하의 범위 내에 있고, 단위가 ㎛ 로 나타나는 평균 결정 입경과 단위가 질량％ 로 나타나는 순도가 하기의 식 (1) 을 만족하는 것을 특징으로 하는 금속 베이스 기판.
    평균 결정 입경/(100 － 순도) ＞ 5 (1)
  2. 제 1 항에 있어서,
    상기 회로층은, 상기 평균 결정 입경과 상기 순도가 하기의 식 (2) 를 만족하는 것을 특징으로 하는 금속 베이스 기판.
    평균 결정 입경/(100 － 순도) ＞ 20 (2)
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 회로층은, 상기 평균 결정 입경이 0.3 ㎛ 이상인 것을 특징으로 하는 금속 베이스 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 회로층은, 상기 순도가 99.99 질량％ 이상인 것을 특징으로 하는 금속 베이스 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 회로층은, 알루미늄으로 이루어지는 것을 특징으로 하는 금속 베이스 기판.
KR1020217000426A 2018-07-18 2019-07-17 금속 베이스 기판 KR20210031458A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018134789A JP7147313B2 (ja) 2018-07-18 2018-07-18 金属ベース基板
JPJP-P-2018-134789 2018-07-18
PCT/JP2019/028080 WO2020017550A1 (ja) 2018-07-18 2019-07-17 金属ベース基板

Publications (1)

Publication Number Publication Date
KR20210031458A true KR20210031458A (ko) 2021-03-19

Family

ID=69165149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000426A KR20210031458A (ko) 2018-07-18 2019-07-17 금속 베이스 기판

Country Status (7)

Country Link
US (1) US20210298170A1 (ko)
EP (1) EP3826436A4 (ko)
JP (1) JP7147313B2 (ko)
KR (1) KR20210031458A (ko)
CN (1) CN112425271A (ko)
TW (1) TW202019247A (ko)
WO (1) WO2020017550A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021163827A (ja) * 2020-03-31 2021-10-11 三菱マテリアル株式会社 金属ベース基板、電子部品実装基板
JP2021163880A (ja) * 2020-03-31 2021-10-11 三菱マテリアル株式会社 銅ベース基板
JP2023055139A (ja) * 2021-10-05 2023-04-17 三菱マテリアル株式会社 金属ベース基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665449B2 (ja) 2010-09-17 2015-02-04 新日鉄住金化学株式会社 金属張積層体及び熱伝導性ポリイミドフィルム
JP2017152610A (ja) 2016-02-26 2017-08-31 デンカ株式会社 回路基板及び電子部品搭載基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022289A (ja) * 1998-07-01 2000-01-21 Denki Kagaku Kogyo Kk 回路基板用樹脂組成物とそれを用いた回路基板
EP1055650B1 (en) * 1998-11-11 2014-10-29 Totankako Co., Ltd. Carbon-based metal composite material, method for preparation thereof and use thereof
JP2000256081A (ja) * 1999-03-08 2000-09-19 Mitsubishi Materials Corp 半導体実装用絶縁基板の改質方法
KR100657729B1 (ko) * 1999-10-21 2006-12-13 신닛테츠가가쿠 가부시키가이샤 적층체 및 그의 제조방법
JP4349952B2 (ja) * 2004-03-24 2009-10-21 京セラ株式会社 ウェハ支持部材とその製造方法
JP4544964B2 (ja) * 2004-10-27 2010-09-15 京セラ株式会社 放熱基板
JP5105217B2 (ja) * 2005-04-25 2012-12-26 大日本印刷株式会社 金属積層体
JP4749166B2 (ja) * 2006-01-30 2011-08-17 日東電工株式会社 配線回路基板
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP5028147B2 (ja) * 2007-05-29 2012-09-19 株式会社アライドマテリアル 半導体装置用ヒートスプレッダとその製造方法
US7957100B1 (en) * 2007-08-29 2011-06-07 Magnecomp Corporation Disk drive gimbal having reduced residual stress and related method of manufacture
JP5359644B2 (ja) * 2009-07-23 2013-12-04 三菱マテリアル株式会社 パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2011084800A (ja) * 2009-10-19 2011-04-28 Sumitomo Chemical Co Ltd 高純度アルミニウム圧延板とその圧延板の製造方法
WO2011058607A1 (ja) * 2009-11-13 2011-05-19 株式会社日立製作所 絶縁性構造及びその製造方法
JP4835775B2 (ja) * 2009-12-18 2011-12-14 大日本印刷株式会社 サスペンション回路基板、ハードディスク用サスペンションおよびハードディスクドライブ
JP6010926B2 (ja) * 2012-02-29 2016-10-19 三菱マテリアル株式会社 接合材料、パワーモジュール及びパワーモジュールの製造方法
JP6127540B2 (ja) * 2012-03-30 2017-05-17 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP6027823B2 (ja) * 2012-09-07 2016-11-16 三菱マテリアル株式会社 熱延銅板、及び、熱延銅板の形状調整方法
JP6621076B2 (ja) * 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
CN106165090B (zh) * 2014-04-25 2020-07-03 三菱综合材料株式会社 功率模块用基板单元及功率模块
KR102453166B1 (ko) * 2014-06-30 2022-10-07 미쓰비시 마테리알 가부시키가이샤 세라믹스/알루미늄 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법, 및 세라믹스/알루미늄 접합체, 파워 모듈용 기판
JP6189822B2 (ja) * 2014-11-28 2017-08-30 デンカ株式会社 窒化ホウ素樹脂複合体回路基板
JP6462958B2 (ja) * 2016-06-16 2019-01-30 三菱電機株式会社 半導体実装用放熱ベース板およびその製造方法
JP2018134789A (ja) 2017-02-22 2018-08-30 三菱ケミカル株式会社 繊維強化樹脂材料および繊維強化樹脂成形体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665449B2 (ja) 2010-09-17 2015-02-04 新日鉄住金化学株式会社 金属張積層体及び熱伝導性ポリイミドフィルム
JP2017152610A (ja) 2016-02-26 2017-08-31 デンカ株式会社 回路基板及び電子部品搭載基板

Also Published As

Publication number Publication date
EP3826436A1 (en) 2021-05-26
JP2020013874A (ja) 2020-01-23
US20210298170A1 (en) 2021-09-23
WO2020017550A1 (ja) 2020-01-23
CN112425271A (zh) 2021-02-26
TW202019247A (zh) 2020-05-16
EP3826436A4 (en) 2022-04-20
JP7147313B2 (ja) 2022-10-05

Similar Documents

Publication Publication Date Title
KR20210031458A (ko) 금속 베이스 기판
EP3236495B1 (en) Circuit substrate and electronic device
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JP2012023403A (ja) 回路基板およびこれを用いた半導体モジュール
US9941235B2 (en) Power module substrate with Ag underlayer and power module
EP3749069A1 (en) Metal base substrate
JP7143659B2 (ja) 金属ベース基板
JP2017065935A (ja) セラミックス回路基板
JP5516190B2 (ja) 樹脂組成物、樹脂付き金属箔、及び金属ベース基板
JP2017152610A (ja) 回路基板及び電子部品搭載基板
US20230105989A1 (en) Copper base substrate
US20230111128A1 (en) Metal base substrate, electronic component mounting substrate
JP2020136577A (ja) 放熱基板
WO2023058667A1 (ja) 金属ベース基板
JP2011094147A (ja) 低弾性接着剤並びにこの接着剤を用いた積層物、接着剤付き放熱板、接着剤付き金属箔
WO2022149558A1 (ja) 金属ベース基板
JP7259206B2 (ja) 金属ベース基板
JP5429054B2 (ja) 樹脂組成物、樹脂付き金属箔、及び金属ベース基板
JPWO2019131353A1 (ja) 熱硬化性組成物及びペースト

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application