KR20210028632A - 저 증기압 에어로졸-보조 cvd - Google Patents

저 증기압 에어로졸-보조 cvd Download PDF

Info

Publication number
KR20210028632A
KR20210028632A KR1020210029456A KR20210029456A KR20210028632A KR 20210028632 A KR20210028632 A KR 20210028632A KR 1020210029456 A KR1020210029456 A KR 1020210029456A KR 20210029456 A KR20210029456 A KR 20210029456A KR 20210028632 A KR20210028632 A KR 20210028632A
Authority
KR
South Korea
Prior art keywords
substrate
layer
electric field
substrate processing
aerosol droplets
Prior art date
Application number
KR1020210029456A
Other languages
English (en)
Other versions
KR102392620B1 (ko
Inventor
랑아 라오 아르네팔리
닐레쉬 치만라오 바굴
프레나 손타리아 고라디아
로버트 잔 비저
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/045,081 external-priority patent/US10163629B2/en
Priority claimed from US15/286,234 external-priority patent/US10273577B2/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210028632A publication Critical patent/KR20210028632A/ko
Application granted granted Critical
Publication of KR102392620B1 publication Critical patent/KR102392620B1/ko

Links

Images

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판의 표면 상에 막들을 프로세싱하기 위한 시스템들 및 방법들이 설명된다. 시스템들은 하나 또는 그 초과의 전구체들의 응집 물질(condensed matter)(액체 또는 고체)로부터 액적들을 형성하는 에어로졸 생성기들을 보유한다. 캐리어 가스가 응집 물질을 통해 유동되고, 기판 프로세싱 구역에 배치된 기판을 향하여 액적(droplet)들을 푸시(push)한다. 에어로졸 생성기와 연결된 인라인 펌프가 또한, 기판을 향하여 액적들을 푸시하기 위해 사용될 수 있다. 액적들을 사이에서 통과시키도록 구성된 2개의 전도성 플레이트들 사이에 직류(DC) 전기장이 인가된다. 액적들의 사이즈는 DC 전기장의 인가에 의해 바람직하게 감소된다. DC 전기장을 통과한 후에, 액적들은 기판 프로세싱 구역 내로 통과되고, 막들을 증착 또는 에칭하기 위해 기판과 화학적으로 반응한다.

Description

저 증기압 에어로졸-보조 CVD{LOW VAPOR PRESSURE AEROSOL-ASSISTED CVD}
관련 출원들의 상호 참조
[0001] 본원은, 2015년 11월 16일자로 출원된 미국 가 특허 출원 번호 62/255,644 호에 대해 우선권을 주장하는, 2016년 2월 16일자로 출원된 미국 특허 출원 번호 제 15/045,081 호의 부분 계속 출원이다. 제 15/045,081 호 및 제 62/255,644 호의 개시들은 이로써, 모든 목적들에 대해 그 전체가 인용에 의해 포함된다.
분야
[0002] 본원에서 설명되는 실시예들은, 저 증기압 전구체들을 사용하는 화학 기상 증착에 관한 것이다.
[0003] 가스들의 화학 반응에 의해 기판 상에 막들을 형성하는 것은, 현대의 반도체 디바이스들의 제작에서의 주요한 단계들 중 하나이다. 이러한 증착 프로세스들은, 화학 기상 증착(CVD), 뿐만 아니라, 종래의 CVD 기법들과 조합되어 플라즈마를 사용하는 플라즈마 강화 화학 기상 증착(PECVD)을 포함한다. CVD 및 PECVD 유전체 층들은 반도체 디바이스들에서 상이한 층들로서 사용될 수 있다. 예컨대, 유전체 층들은 디바이스에서 전도성 라인들 또는 배선(interconnect)들 사이의 금속간 유전체 층들로서 사용될 수 있다. 대안적으로, 유전체 층들은 배리어 층들, 에칭 스톱(stop)들, 또는 스페이서들, 뿐만 아니라, 다른 층들로서 사용될 수 있다.
[0004] 화학 전구체들이 기판 프로세싱 챔버의 기판 프로세싱 구역 내로 도입되었다. 기판이 기판 프로세싱 구역 내에 위치되고, 하나 또는 그 초과의 전구체들이 막을 증착하기 위해 기판 프로세싱 구역 내로 도입될 수 있다. 액체 전구체들이, 기판 프로세싱 구역 내로 증기를 운반하기 위해 액체를 통해 캐리어 가스를 "버블링(bubbling)"함으로써, 사용될 수 있다. 이러한 기법의 유효성은 액체의 증기압에 따라 좌우된다. 액체의 온도는 증기압을 증가시키기 위해 증가될 수 있다. 초음파 생성기가 또한, 기판 프로세싱 구역으로의 전구체들의 전달을 증가시키도록, 액적들을 생성하기 위해 사용되었지만, 액적 사이즈가 증착 균일성 및 갭충전 능력들에 대해 악영향을 미칠 수 있다.
[0005] 저 증기압 전구체들을 활용할 수 있는 이용가능한 애플리케이션들을 확장하기 위해, 에어로졸(aerosol)-보조 CVD에서 액적 사이즈들을 감소시키기 위한 방법들이 요구된다.
[0006] 기판의 표면 상의 막들을 프로세싱하기 위한 시스템들 및 방법들이 설명된다. 시스템들은 하나 또는 그 초과의 전구체들의 응집 물질(액체 또는 고체)로부터 액적들을 형성하는 에어로졸 생성기들을 보유한다. 캐리어 가스가 응집 물질을 통해 유동되고, 기판 프로세싱 구역에 배치된 기판을 향하여 액적들을 푸시(push)한다. 에어로졸 생성기와 연결된 인라인 기계 펌프가 또한, 기판을 향하여 액적들을 푸시하기 위해 사용될 수 있다. 사이에서 액적들을 통과시키도록 구성된 2개의 전도성 플레이트들 사이에 직류(DC) 전기장이 인가된다. 액적들의 사이즈는 바람직하게, DC 전기장의 인가에 의해 감소된다. DC 전기장을 통과한 후에, 액적들은 기판 프로세싱 구역 내로 통과하고, 막들을 증착하거나 또는 에칭하기 위해 기판과 화학적으로 반응한다.
[0007] 본원에서 개시되는 실시예들은 기판 상에 자기-조립 단분자층(self-assembled monolayer)을 형성하기 위한 장치를 포함한다. 장치는 가열된 캐리어 가스 공급부를 포함한다. 장치는, 가열된 캐리어 가스 공급부로부터 가열된 캐리어 가스를 수용하도록 구성되고, 응집 물질 전구체로부터 에어로졸 액적들을 생성하도록 구성된 에어로졸 생성기를 더 포함한다. 장치는, 에어로졸 액적들을 수용하도록 구성된 전구체 도관을 더 포함한다. 장치는 DC 전력 공급부를 더 포함한다. 장치는 상단 전극 및 바닥 전극을 더 포함한다. 상단 전극 및 바닥 전극은 평행하고, 에어로졸 액적들을 수용하도록 구성된 전기 갭을 형성한다. 상단 전극 및 바닥 전극은 DC 전력 공급부로부터 진공 전기 피드스루(feedthrough)들을 통해 차이 전압(differential voltage)으로 바이어싱된다. 차이 전압은 에어로졸 액적들의 사이즈를 감소시키기 위해 상단 전극과 바닥 전극 사이에 인가된다. 장치는 챔버 내의 기판 프로세싱 구역 내에 배치된 기판 페데스탈을 더 포함한다. 기판 페데스탈은 자기-조립 단분자층의 형성 동안에 기판을 지지하도록 구성된다.
[0008] 차이 전압은 500 V/cm 내지 20,000 V/cm의 크기를 갖는 전기장을 형성하도록 선택될 수 있다. 차이 전압은 100 볼트 내지 2 킬로볼트일 수 있다. 에어로졸 액적들은 3 nm 내지 75 nm의 직경을 가질 수 있다.
[0009] 본원에서 개시되는 실시예들은 기판 프로세싱 장치를 포함한다. 기판 프로세싱 장치는 기판 프로세싱 장치 내의 기판 프로세싱 구역 내에 배치된 기판 페데스탈을 포함한다. 기판 페데스탈은 막의 프로세싱 동안에 기판을 지지하도록 구성된다. 기판 프로세싱 장치는 캐리어 가스 공급부를 더 포함한다. 기판 프로세싱 장치는, 캐리어 가스 공급부로부터 캐리어 가스를 수용하도록 구성되고, 액체 전구체로부터 에어로졸 액적들을 생성하도록 구성된 에어로졸 생성기를 더 포함한다. 기판 프로세싱 장치는 캐리어 가스 공급부와 에어로졸 생성기 사이에서 캐리어 가스를 가열하기 위한 가열기를 더 포함한다. 기판 프로세싱 장치는 에어로졸 액적들의 생성을 촉진하도록 에어로졸 생성기에 부착된 압전 변환기를 더 포함한다. 기판 프로세싱 장치는 에어로졸 액적들을 수용하도록 구성된 전구체 도관을 더 포함한다. 기판 프로세싱 장치는 DC 전력 공급부를 더 포함한다. 기판 프로세싱 장치는 제 1 전극 및 제 2 전극을 더 포함한다. 제 1 전극 및 제 2 전극은 서로에 대해 평행하고, 갭에 의해 분리된다. 갭은 에어로졸 액적들을 수용하고, DC 전력 공급부로부터 진공 전기 피드스루들을 통해 전압을 수용하도록 구성된다. 전압은, 에어로졸 액적들이 기판에 도달할 때까지, 에어로졸 액적들의 사이즈를 3 nm 내지 75 nm의 에어로졸 액적들의 사이즈로 감소시키고, 그러한 에어로졸 액적들의 사이즈를 유지하기 위해, 제 1 전극과 제 2 전극 사이에 인가된다.
[0010] 액체 전구체는, 옥틸포스폰 산(CH3(CH2)6CH2-P(O)(OH)2), 퍼플루오로옥틸포스폰 산(CF3(CF2)5CH2-CH2-P(O)(OH)2), 옥타데실포스폰 산(CH3(CH2)16CH2-P(O)(OH)2), 데실 포스폰 산, 메시틸 포스폰 산, 시클로헥실 포스폰 산, 헥실 포스폰 산, 또는 부틸 포스폰 산 중 하나 또는 그 초과를 포함할 수 있다. 제 1 전극 및 제 2 전극은 수평일 수 있다. 기판은 제 1 전극 및 제 2 전극 양자 모두에 대해 평행할 수 있다. 기판은 제 1 전극과 제 2 전극 사이에 배치될 수 있다. 압전 변환기는 액체 전구체와 직접적으로 접촉할 수 있다. 액체 전구체는 용제에서 고체 전구체를 용해시킴으로써 형성될 수 있다. 기판은 제 1 전극 및 제 2 전극 양자 모두에 대해 수직일 수 있다. 기판 페데스탈은 전기 절연체일 수 있다.
[0011] 본원에서 개시되는 실시예들은 기판 상에 막을 형성하기 위한 기판 프로세싱 챔버들을 포함한다. 기판 프로세싱 챔버들은 캐리어 가스 공급부를 포함한다. 기판 프로세싱 챔버들은, 가열된 캐리어 가스 공급부로부터 가열된 캐리어 가스를 수용하도록 구성되고, 응집 물질 전구체로부터 에어로졸 액적들을 생성하도록 구성된 에어로졸 생성기를 더 포함한다. 기판 프로세싱 챔버들은 에어로졸 액적들을 수용하도록 구성된 전구체 도관을 더 포함한다. 기판 프로세싱 챔버들은 DC 전력 공급부를 더 포함한다. 기판 프로세싱 챔버들은 DC 전력 공급부로부터 DC 전압을 수용하도록 구성된 제 1 전극 및 제 2 전극을 더 포함한다. 제 1 전극 및 제 2 전극은 평행하고, 제 1 전극과 제 2 전극 사이에 갭을 형성한다. DC 전압은 에어로졸 액적들의 사이즈를 감소시키기 위해 제 1 전극과 제 2 전극 사이에 인가된다. 제 1 전극과 제 2 전극 사이에 인가되는 DC 전압은, 제 1 전극으로부터, 기판을 직접적으로 향하여 그리고 제 2 전극을 직접적으로 향하여 포인팅(pointing)되는 전기장을 형성한다. 기판 프로세싱 챔버들은 챔버 내의 기판 프로세싱 구역 내에 배치된 기판 페데스탈을 더 포함한다. 기판 페데스탈은 막의 프로세싱 동안에 기판을 지지하도록 구성된다.
[0012] 갭은, 에어로졸 액적들이 제 1 전극 또는 제 2 전극을 통과하지 않으면서, 전구체 도관으로부터 직접적으로 에어로졸 액적들을 수용하도록 구성될 수 있다. 갭은 제 1 전극 또는 제 2 전극에서의 하나 또는 그 초과의 개구들을 통해 에어로졸 액적들을 수용하도록 구성될 수 있다. 기판 페데스탈은 탄소 블록(carbon block)을 포함할 수 있다.
[0013] 본 고안의 실시예들은 기판 상에 층을 형성하는 방법들을 포함한다. 방법들은 기판 프로세싱 챔버의 기판 프로세싱 구역 내에 기판을 배치하는 단계를 포함한다. 방법들은 에어로졸 생성기 내에 액체 전구체를 배치하는 단계를 더 포함한다. 방법들은 에어로졸 액적들을 생성하기 위해, 에어로졸 생성기 내로 캐리어 가스를 유동시키는 단계를 더 포함한다. 방법들은 에어로졸 액적들에 전기장을 인가하는 단계를 더 포함한다. 방법들은 기판 프로세싱 구역 내로 에어로졸 액적들을 유동시키는 단계를 더 포함한다. 방법들은 에어로졸 액적들로부터 기판 상에 층을 형성하는 단계를 더 포함한다.
[0014] 층은 II-VI 또는 III-V 반도체 중 하나일 수 있다. 층은, 붕소 질화물, 알루미늄 질화물, 갈륨 비소, 갈륨 인, 인듐 비소, 또는 안티몬화 인듐 중 하나일 수 있다. 층은 금속-산화물일 수 있고, 산소 및 금속 원소로 구성될 수 있다. 전기장은 기판을 향하여 포인팅되는 전기장을 갖는 DC 전기장일 수 있다. 방법들은 층 상에 단분자층을 형성하기 위해, 기판 프로세싱 구역 내로 제 2 전구체를 유동시키는 단계를 더 포함할 수 있다. 층을 형성하는 동안의 기판 프로세싱 구역에서의 전자 온도는 0.5 eV 미만일 수 있다.
[0015] 본 고안의 실시예들은 기판 상의 층을 프로세싱하는 방법들을 포함한다. 방법들은 기판 프로세싱 챔버의 기판 프로세싱 구역 내에 기판을 배치하는 단계를 포함한다. 방법들은 에어로졸 생성기 내에서 전구체 용액을 형성하기 위해, 용제 내에 고체 전구체를 용해시키는 단계를 더 포함한다. 방법들은 에어로졸 액적들을 생성하기 위해, 에어로졸 생성기 내로 캐리어 가스를 유동시키는 단계를 더 포함한다. 방법들은 에어로졸 액적들에 전기장을 인가하는 단계를 더 포함한다. 방법들은 기판 프로세싱 구역 내로 에어로졸 액적들을 유동시키는 단계를 더 포함한다. 방법들은 에어로졸 액적들과의 화학 반응에 의해, 기판 상의 층을 에칭하는 단계를 더 포함한다.
[0016] 층은 2개의 원소들만으로 구성될 수 있다. 층은 III 족 원소 및 V 족 원소로 구성될 수 있다. 층은 II 족 원소 및 VI 족 원소로 구성될 수 있다. 방법들은 층으로부터 하나의 단분자층을 제거하기 위해, 기판 프로세싱 구역 내로 제 2 전구체를 유동시키는 단계를 더 포함할 수 있다. 전기장은 기판을 향하여 포인팅되는 전기장을 갖는 DC 전기장일 수 있다. 전기장은 500 V/cm 내지 20,000 V/cm의 크기를 가질 수 있다. 에어로졸 액적들은 3 nm 내지 75 nm의 직경을 가질 수 있다. 층을 에칭하는 동안의 기판 프로세싱 구역에서의 전자 온도는 0.5 eV 미만일 수 있다.
[0017] 부가적인 실시예들 및 특징들이 하기의 설명에서 일부 제시되며, 일부는 개시되는 실시예들의 실시에 의해 학습될 수 있거나 또는 본 명세서의 검토 시에 당업자에게 명백하게 될 것이다. 개시되는 실시예들의 특징들 및 이점들은 본 명세서에서 설명되는 수단들(instrumentalities), 조합들, 및 방법들에 의해 실현 및 달성될 수 있다.
[0018] 본 명세서의 나머지 부분들 및 도면들을 참조함으로써, 개시되는 실시예들의 성질 및 이점들의 추가적인 이해가 실현될 수 있다.
[0019] 도 1은, 실시예들에 따른 막 형성 프로세스의 흐름도.
[0020] 도 2는, 실시예들에 따른 막 형성 프로세스의 흐름도.
[0021] 도 3a는, 실시예들에 따른, 자기-조립 단분자층의 선택적인 증착 후의 패터닝된 기판의 측면도.
[0022] 도 3b는, 실시예들에 따른, 자기-조립 단분자층을 사용한 선택적인 증착 후의 패터닝된 기판의 측면도.
[0023] 도 3c는, 실시예들에 따른, 자기-조립 단분자층의 제거 후의 패터닝된 기판의 측면도.
[0024] 도 3d는, 본원에서 개시되는 실시예들을 이용하지 않은, 자기-조립 단분자층의 선택적인 증착 후의 패터닝된 기판의 측면도.
[0025] 도 4는, 실시예들에 따른, 자기-조립 단분자층을 갖는 그리고 갖지 않는 재료들에 대한 접촉각의 차트.
[0026] 도 5a는, 실시예들에 따른 기판 프로세싱 챔버의 개략적인 단면도를 도시하는 도면.
[0027] 도 5b는, 실시예들에 따른 기판 프로세싱 챔버의 개략적인 단면도를 도시하는 도면.
[0028] 도 5c는, 실시예들에 따른 기판 프로세싱 챔버의 개략적인 단면도를 도시하는 도면.
[0029] 도 6은, 실시예들에 따른 방법들을 포함하는 증착 기법들의 개략적인 대조를 도시하는 도면.
[0030] 도 7은, 실시예들에 따른 예시적인 기판 프로세싱 시스템의 상면도를 도시하는 도면.
[0031] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처(feature)들은 동일한 참조 부호를 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 부호에 이어서, 대시, 및 유사한 컴포넌트들 사이를 구별하는 제 2 부호를 뒤따르게 함으로써, 구별될 수 있다. 명세서에서 제 1 참조 부호만이 사용되는 경우에, 설명은, 제 2 참조 부호에 관계없이, 동일한 제 1 참조 부호를 갖는 유사한 컴포넌트들 중 어느 하나에 적용가능하다.
[0032] 기판의 표면 상의 막들을 프로세싱하기 위한 시스템들 및 방법들이 설명된다. 시스템들은 하나 또는 그 초과의 전구체들의 응집 물질(액체 또는 고체)로부터 액적들을 형성하는 에어로졸 생성기들을 보유한다. 캐리어 가스가 응집 물질을 통해 유동되고, 기판 프로세싱 구역에 배치된 기판을 향하여 액적들을 푸시한다. 에어로졸 생성기와 연결된 인라인 기계 펌프가 또한, 기판을 향하여 액적들을 푸시하기 위해 사용될 수 있다. 사이에서 액적들을 통과시키도록 구성된 2개의 전도성 플레이트들 사이에 직류(DC) 전기장이 인가된다. 액적들의 사이즈는 바람직하게, DC 전기장의 인가에 의해 감소된다. DC 전기장을 통과한 후에, 액적들은 기판 프로세싱 구역 내로 통과하고, 막들을 증착하거나 또는 에칭하기 위해 기판과 화학적으로 반응한다.
[0033] 예컨대, CVD, 원자 층 에칭(ALEt), 및 원자 층 증착(ALD) 챔버들에서 사용될 수 있는 이용가능한 화학 전구체들의 조(suite)를 확장하기 위한 요구가 존재한다. 저 증기압 고체 전구체들 및 고 비등점 액체 전구체들은 CVD, ALEt, 또는 ALD 챔버들 내로 증기 상으로 전달하기가 어려웠다. 이는 박막 재료 증착에 대한 전구체의 사용을 제한하였다. 프로세싱 챔버들 내로의 고체 및 저 증기압 액체들의 전달을 개선하는 것은 특히, 하나 초과의 원소를 함유하는 막들의 증착을 개선할 수 있다. 자기-조립 단분자층들(SAM)이 특히, 저 증기압 전구체들의 사용으로부터 이익을 얻을 수 있다. 반도체 막 형성 애플리케이션들은 액체 증착 프로세스들에 비해 건식 증착 프로세스들(증기 상)로부터 이익을 얻는다.
[0034] 본원에서 설명되는 실시예들은 저 증기압을 갖는 액체 전구체 및/또는 고체 전구체를 수반할 수 있다. 액체들 및 고체들(또는 조합)은 일반적으로, 응집 물질로서 설명될 수 있다. 실시예들에 따르면, 응집 물질은, 지속적으로, 이웃하는 원자들/분자들에 의해 주어지는 힘들의 영향 하에 있는 원자들/분자들로 구성되고, 평균 자유 행로를 본질적으로 갖지 않거나, 또는 평균 자유 행로를 갖지 않는 물질로서 정의될 수 있다. 실시예들에서, 저 증기압을 갖는 고체 전구체가 단일 용제, 또는 양립가능한 용제들의 혼합물에서 용해될 수 있고, 그 조합이 응집 물질이라고 지칭될 수 있다. 에어로졸이 응집 물질로부터 형성되고, 초음파 가습기를 사용하여 형성될 수 있다. 초음파 가습기는 하나 또는 그 초과의 주파수들에서 동작될 수 있는 압전 변한기를 가질 수 있다. 초음파 가습기는, 질소(N2) 또는 아르곤(Ar)과 같은 캐리어 가스를 사용하여 반응 챔버(기판 프로세싱 구역) 내로 운반되는 에어로졸 액적들을 생성할 수 있다. 캐리어 가스는 비활성일 수 있고, 응집 물질 또는 기판과 공유 화학 결합들을 형성하지 않을 수 있다. 에어로졸 생성기와 연결된 인라인 기계 펌프가 또한, 기판을 향하여 액적들을 푸시하기 위해 사용될 수 있다.
[0035] 에어로졸 액적들은, 응집을 방지하고, 에어로졸 액적들이 기판 프로세싱 구역에 진입한 후에 기판과의 반응을 촉진하도록 가열되는 도관(들)을 통과할 수 있다. 기판 프로세싱 구역은 기판 프로세싱 챔버 내에 존재하고, 기판 프로세싱 구역 내로의 전구체들의 전달 전에 대기 가스들에 대해 진공배기되는(evacuated) 진공 챔버이다. 실시예들에서, 기판 프로세싱 구역은 외부 대기로부터 밀봉되고, 대기 가스들을 진공배기시키기 위해 대기압보다 훨씬 더 낮은 압력에서 동작될 수 있다. 응집 물질 전구체들은 에어로졸 액적들을 생성하기 위해 휘발될 필요는 없다. 응집 물질 전구체들은 용제, 또는 용제들의 혼합물에서 용해가능할 수 있고, 그로부터 에어로졸 액적들이 생성된다. 본원에서 설명되는 실시예들의 결과로서, 휘발성이 더 이상 필요하지 않기 때문에, 더 넓은 범위의 전구체들이 이제 사용될 수 있다. 기판 프로세싱 챔버는 또한, 전기장을 생성할 수 있는 2개의 전극들을 갖도록 구성될 수 있다. 전기장은 바람직하게, 에어로졸 액적들의 사이즈를 감소시키거나 또는 에어로졸 액적들의 작은 사이즈를 유지하는 것으로 발견되었다.
[0036] 본원에서 설명되는 실시예들을 더 잘 이해하고 인식하기 위해, 실시예들에 따른 막 형성 프로세스들(101 및 201)의 흐름도들인, 도 1 및 도 2가 이제 참조된다. 동시에, 실시예들에 따른 기판 프로세싱 챔버(1001)의 개략적인 단면도를 포함하는 도 5a가 참조될 것이다. 도 5a, 도 5b, 도 5c, 또는 이들의 엘리먼트들의 조합들의 기판 프로세싱 챔버들 중 임의의 것이, 본원에서 설명되는 프로세스들(예컨대, 101 또는 102)을 수행하기 위해 사용될 수 있다. 프로세스(101)에서, 동작(110)에서, 기판(1013)이 기판 프로세싱 챔버(1001)의 기판 프로세싱 구역 내로 전달된다. 기판(1013)은 기판 페데스탈(1014)에 의해 지지되며, 그러한 기판 페데스탈(1014)은, 기판 페데스탈(1014)을 통해, 열적으로 제어되는 액체를 통과시킴으로써, 저항성으로 가열될 수 있고 그리고/또는 냉각될 수 있다. 기판 페데스탈의 일부 및 기판(1013)의 전부가 기판 프로세싱 구역 내부에 있는 것으로 도시된다. 그 외에, 기판 프로세싱 구역은, 막 형성 동안에 챔버 바디(1006)의 온도를 유익하게 감소시키기 위해 포함될 수 있는 석영 하우징(1016) 및 석영 배플(baffle)(1012)에 의해 한정된다.
[0037] 동작(120)에서, 고체 전구체가 용제에서 용해되고, 압전 변환기(1004-1)를 갖는 에어로졸 생성기(1003-1)에 배치된다. 동작(130)에서, 캐리어 가스가 가열된 캐리어 가스 공급부(1002)에서 가열되고, 에어로졸 생성기(1003-1) 내로 유동된다. 압전 변환기(1004-1)가 변환기의 상단 및 바닥에 발진 전압(oscillating voltage)을 인가함으로써 진동되고, 에어로졸 생성기(1003-1)에서의 전구체 용액으로부터 에어로졸 액적들이 생성된다(동작(140)). 또한, 동작(140)에서, 에어로졸 액적들은 전구체 도관(1015-1)을 통해 유동하고, 상단 덮개(1005)를 통해 기판 프로세싱 챔버(1001)에 진입한다. 에어로졸 액적들은 또한, 기판(1013)을 하우징하는 기판 프로세싱 구역에 진입하기 전에, 상단 전극(1009)을 통해 유동하고, 그 후에, 바닥 전극(1010)을 통해 유동한다. 에어로졸 액적들이 2개의 전극들 사이를 통과하는 동안에, 상단 전극(1009) 및 바닥 전극(1010) 사이에 DC 전기장이 인가된다(동작(150)). 전기장은 전기장 구역(1011)에 인가되고, 상단 전극(1009)으로부터 바닥 전극(1010)을 향하여 포인팅된다. 절연체(1008)는 상단 전극(1009)과 바닥 전극(1010) 사이의 전기적인 분리를 유지하도록 구성된다. 실시예들에서, 챔버 바디(1006) 및 상단 덮개(1005)가 또한, 상단 전극(1009)과 바닥 전극(1010) 중 하나 또는 양자 모두로부터 전기적으로 절연될 수 있다. DC 전압 차이가 DC 전력 공급부(1007) 내에서 생성되고, 진공 양립가능 전기 피드스루들을 통해 기판 프로세싱 구역 내로 통과된다. 실시예들에서, 기판(1013)의 주 평면(major plane)에 대해 수직인 DC 전기장의 인가를 통해, 에어로졸 액적들의 작은 사이즈가 감소되거나 또는 유지된다. 상단 전극(1009) 및 바닥 전극(1010)은, 에어로졸 액적들이 이들 양자 모두를 통과하게 허용하는 구멍들을 갖지만, 그 외에는 평탄하고, 각각 기판(1013)의 주 평면에 대해 평행하다. 기판이 또한, 증착 동안에 전기적으로 바이어싱될 수 있다. 동작(160)에서, 에어로졸 액적들로부터 기판(1013) 상에 막이 증착되고, 동작(170)에서, 기판이 기판 프로세싱 구역으로부터 제거된다.
[0038] 에어로졸 생성기들(1003)은, 추가로, 작은 에어로졸 액적 사이즈들을 유지하기 위해, 기판 프로세싱 챔버(100) 가까이 위치될 수 있다. 에어로졸 생성기들(1003) 내의 볼륨은, 프로세싱될 기판의 면적에 대해 대략적으로 비례할 수 있다. 예컨대, 300 mm 기판에 대해 에어로졸 액적들을 생성하기 위해, 일 리터 에어로졸 생성기(1003)가 사용될 수 있다. 기판 프로세싱 챔버(1001)를 향하는 전구체 도관(1015-1) 내의 에어로졸 액적들의 유량을 제어하기 위해, 질량 유동 제어기가 사용될 수 있다. 전구체 도관(1015-1)은, 작은 에어로졸 액적 사이즈들을 유지하는 것을 또한 보조하는, 에어로졸 액적들의 상승된 온도(실온 초과)를 유지하기 위한 가열된 활성탄(activated charcoal)을 포함할 수 있다.
[0039] 막 형성 프로세스(101)에 대해 고체 전구체가 사용되었다. 실시예들에서, 고체 또는 액체 전구체가 사용되었을 수 있고, 저 증기압 전구체들을 수용하는 것에서 기법의 유효성을 나타내기 위해, 고체 전구체가 예시되었다. 다음의 예에서, 액체 전구체가 사용되지만, 실시예들에서, 고체 전구체가 액체 전구체를 대체할 수 있다. 동작(210)에서, 기판이 기판 프로세싱 구역 내에 배치된다.
[0040] 임베딩된(embedded) 변환기(1004-2)를 갖는 에어로졸 생성기(1003-2)에 액체 전구체가 배치된다. 캐리어 가스가 가열된 캐리어 가스 공급부(1002)에서 가열되고, 에어로졸 생성기(1003-2) 내로 유동된다. 변환기(1004-2)가 변환기의 상단 및 바닥에 발진 전압을 인가함으로써 진동되고, 에어로졸 생성기(1003-2)에서의 전구체 용액으로부터 에어로졸 액적들이 생성된다(동작(220)). 실시예들에 따르면, 액체 전구체는 또한, 제 1 예의 고체 전구체에 대한 경우에서와 같이, 용제 또는 양립가능한 용제들의 조합에서 용해될 수 있다. 그 후에, 에어로졸 액적들은 전구체 도관(1015-2)을 통해 유동하고, 상단 덮개(1005)를 통해 기판 프로세싱 챔버(1001)에 진입한다. 그 후에, 에어로졸 액적들은, 동작(230)에서, 기판(1013)을 하우징하는 기판 프로세싱 구역에 진입하기 전에, 상단 전극(1009)을 통해 그리고 바닥 전극(1010)을 통해 유동한다. 기판 프로세싱 구역에 진입하기 전에, 에어로졸 액적들이 2개의 전극들 사이를 통과하는 동안에, 상단 전극(1009) 및 바닥 전극(1010) 사이에 DC 전기장이 인가된다. 전기장은 전기장 구역(1011)에 인가되고, 상단 전극(1009)으로부터 바닥 전극(1010)을 향하여 포인팅된다. 절연체(1008)는 상단 전극(1009)과 바닥 전극(1010) 사이의 전기적인 분리를 유지하도록 구성된다. DC 전압 차이가 DC 전력 공급부(1007) 내에서 생성되고, 진공 양립가능 전기 피드스루들을 통해 기판 프로세싱 구역 내로 통과된다. 실시예들에서, 기판(1013)의 주 평면에 대해 수직인 DC 전기장의 인가를 통해, 에어로졸 액적들의 작은 사이즈가 감소되거나 또는 유지된다. 상단 전극(1009) 및 바닥 전극(1010)은, 에어로졸 액적들이 이들 양자 모두를 통과하게 허용하는 하나 또는 그 초과의 구멍들을 갖지만, 그 외에는 평탄하고, 각각 기판(1013)의 주 평면에 대해 평행하다. 실시예들에서, 페데스탈은 챔버 바디(1006), 상단 전극(1009), 및/또는 바닥 전극(1010)에 관하여 전기적으로 바이어싱될 수 있다.
[0041] 작은 에어로졸 액적들로부터 기판(1013) 상에 박막이 증착된다. 기판 프로세싱 구역은 반응되지 않은 에어로졸 액적들 및 반응 부산물들을 제거하기 위해 진공배기될 수 있다. 그 후에, 동작(250)에서, "원자" 층 증착 막(ALD)의 형성을 완료하기 위해, 별개의 화학적인 특성들을 갖는 제 2 전구체가 기판 프로세싱 구역 내로 유동된다(동작(240)). 목표 두께가 달성되지 않은 경우에, 프로세스는 반복될 수 있다(동작(260)). 목표 두께가 달성되면, 동작(270)에서, 기판 프로세싱 구역으로부터 기판이 제거된다. 일반적으로 말하자면, 전구체들은, 본 예에서와 같이, 순차적이고 교번하는 방식으로 기판 프로세싱 구역에 전달될 수 있거나, 또는 실시예들에 따라 전구체들은 동시에 반응기에 진입할 수 있다. 실시예들에서, 전구체들은, 기판 프로세싱 구역에 진입하기 전에, 서로 조합될 수 있다.
[0042] 본원에서 설명되는 장비 및 프로세스들의 이익들은 프로세싱 시간에서의 감소와 관련될 수 있다. 저 증기 전구체들을 사용하는 막 형성은, 유익한 막 두께를 획득하기 위해, 종종, 수 시간 및 심지어 수십 시간을 요구하는 것으로 발견되었다. 본원에서 설명되는 하드웨어 및 기법들은, 실시예들에 따라, 백배 이상 내지 천배 이상만큼, 막 에칭/형성 시간들을 감소시키기 위해 사용될 수 있다. 실시예들에서, 에칭/증착 시간들은, 5 초 내지 5 분, 또는 15 초 내지 2 분일 수 있다. 본원에서 설명되는 증기 에칭 또는 증기 증착 기법들은, 가스-표면 화학 반응들에 의해 반응들이 지배되는 "건식" 프로세스이다. 몇몇 종래 기술 프로세스는, 바람직한 에칭 또는 증착 레이트들을 획득하기 위해, 저 증기압 전구체를 함유하는 액체 용액 내에 패터닝된 기판을 침지하는 것을 수반한다. 본원에서, 전구체들은 가스-상으로 기판에 전달되고, 따라서, 프로세스들은 건식 프로세스들로서 설명될 수 있다. 본원에서 설명되는 건식 프로세스들은, 액체 프로세싱의 표면 장력의 결과로서 작은 선폭(linewidth)의 패터닝된 기판들에 대해 발생할 수 있는 손상을 피한다. 건식 프로세스들 및 장비의 이익은, 패턴 붕괴를 피하면서 고 에칭/증착 레이트들을 달성하는 것을 포함한다.
[0043] 본원에서 설명되는 모든 실시예들에서, 전구체들은, 용제에서 용해된 것을 포함할 수 있는 응집 물질 상에 있다. 실시예들에서, 응집 물질 전구체의 증기압은, 용해 전에(또는 용제가 전혀 사용되지 않은 경우에), 제로(zero)일 수 있거나, 측정불가능하게 낮을 수 있거나, 10 Torr 미만일 수 있거나, 20 Torr 미만일 수 있거나, 또는 30 Torr 미만일 수 있다. 실시예들에 따르면, 응집 물질 전구체 및 적합한 용제를 함유하는 용액의 증기압은, 용해 후에, 10 Torr, 30 Torr 미만, 또는 50 Torr 미만일 수 있다. 예시적인 응집 물질 전구체들은, 원인이 되는 증착 애플리케이션을 소개한 후에 제시될 것이다.
[0044] 본원에서 설명되는 하드웨어 및 기법들로부터 이익을 얻을 수 있는 예시적인 증착 애플리케이션은, 저 증기압 액체 전구체들의 사용을 수반할 수 있는, 자기-조립 단분자층들의 형성이다. 본원에서 설명되는 증착 프로세스들의 이익은, 미세하고 복잡하게 패터닝된 기판들 상의 극도로 등각적인(conformal) 증착 레이트이다. 깊은 갭들, 트렌치들, 또는 비아들은 종종, 특히 액적 사이즈들이 피처 사이즈들 또는 선폭들과 비교하여 큰 경우에, 트렌치 내의 깊은 부분들에 비하여 이들의 개구 근처에서 더 높은 증착 레이트를 나타낸다. 실시예들에 따르면, 본원에서 설명되는 방법들은, 0.5 nm 내지 20 nm, 1 nm 내지 10 nm, 또는 2 nm 내지 5 nm의 균일한 또는 비교적 균일한 두께를 갖는 등각적인 막들을 증착하기 위해 사용될 수 있다. 대안적으로, 방법들은, 패터닝된 기판 상의 복잡한 패터닝에도 불구하고, 균일한 에칭 레이트로 에칭하기 위해 사용될 수 있다. 실시예들에서, 비아 또는 트렌치(피처들)의 폭들 및 깊이들은, 3 nm 내지 20 nm, 또는 5 nm 내지 10 nm일 수 있다. 본원에서 설명되는 모든 파라미터들은 에칭 및 증착 양자 모두에 대해 적용될 수 있지만, 예시적인 예들은 증착 프로세스들을 설명한다. 실시예들에서, (더 좁은 치수에서의) 비아 또는 트렌치의 폭은, 30 nm 미만, 20 nm 미만, 또는 10 nm 미만일 수 있다. 본원에서, 깊이들은 트렌치의 상단으로부터 바닥까지 측정된다. 본원에서, "상단", "위", 및 "상"은, 기판 평면으로부터 수직으로 먼, 그리고 수직 방향으로 기판의 주 평면으로부터 멀어지는, 부분들/방향들을 설명하기 위해 사용될 것이다. "수직의"는, "상단"을 향하는 "상" 방향으로 정렬된 아이템들을 설명하기 위해 사용될 것이다. 이제 의미들이 명확하게 될 다른 유사한 용어들이 사용될 수 있다.
[0045] 예시적인 저 증기압 전구체들은, 자기-조립 단분자층들(SAM들)을 형성하기 위해 사용될 수 있는 전구체들을 포함한다. 본원에서 설명되는 기법들은 아래에서 제시되는 것들보다 다수의 더 많은 것들에 대해 사용될 수 있지만, 예시적인 예들은 본원에서 개시되는 실시예들을 이해하는 것을 보조할 수 있다. 자기-조립 단분자층들을 증착하기 위해 사용되는 전구체들은, 자기-조립 단분자층들의 형성에 대해 도움이 되는 것으로 발견된, 헤드 모이어티들(head moieties)(HM)과 화학적으로 별개인 테일 모이어티들(tail moieties)(TM)을 가질 수 있다. 전구체들은 화학식 PO(OH)2를 갖는 HM을 포함하는 포스폰 산일 수 있다. 실시예들에 따르면, 저 증기압 응집 물질 전구체들은, 옥틸포스폰 산(CH3(CH2)6CH2-P(O)(OH)2), 퍼플루오로옥틸포스폰 산(CF3(CF2)5CH2-CH2-P(O)(OH)2), 옥타데실포스폰 산(CH3(CH2)16CH2-P(O)(OH)2), 데실 포스폰 산, 메시틸 포스폰 산, 시클로헥실 포스폰 산, 헥실 포스폰 산, 또는 부틸 포스폰 산 중 하나 또는 그 초과를 포함할 수 있다.
[0046] 테일 모이어티(TM)는, 제 2 증착 전구체에 대한 후속 노출 동안에, 패터닝된 층 상의 막 형성을 방지할 수 있거나 또는 방해할 수 있다. 실시예들에 따르면, 포스폰 산 전구체의 테일 모이어티는, 사슬로 서로 공유 결합된, 5개 초과의 탄소 원자들, 6개 초과의 탄소 원자들, 또는 7개 초과의 탄소 원자들을 갖는 퍼플루오르화 알킬 기를 포함할 수 있다. 훨씬 더 작은 수소 원자들을 대신하는 더 큰 불소 원자들의 존재는 더 작은 탄소 사슬들에 대한 패터닝된 층의 핵형성을 방해하는 것으로 보인다. 실시예들에서, 포스폰 산 전구체의 테일 모이어티는, 사슬로 공유 결합된, 12개 초과의 탄소 원자들, 14개 초과의 탄소 원자들, 또는 16개 초과의 탄소 원자들을 갖는 알킬 기를 포함할 수 있다. 실시예들에 따르면, TM은 -CH2, C6H5, C6H4, C2H5, 또는 -CH2CH2CH3와 같은 선형 또는 방향족 탄화수소들을 포함할 수 있다.
[0047] 자기-조립 단분자층(SAM)을 증착하기 위해 사용되는 전구체들은, 기판과 공유 결합하는 헤드 모이어티, 및 기판으로부터 멀어지도록 공유 결합으로부터 연장되는 테일 모이어티를 제공할 수 있다. 테일 모이어티는 사슬이라고 지칭되는 비교적 긴 공유-결합된 시퀀스를 포함한다. 실시예들에서, SAM은 300 ℃ 또는 350 ℃의 기판 온도들까지 안정적(분해 저항)일 수 있다. 화학 전구체 분자의 HM은 티올 기와 같은 황-함유 기를 함유할 수 있다. 실시예들에 따르면, 전구체는, 메테인싸이올(methanethiol)(CH3SH), 에테인싸이올(ethanethiol)(C2H5SH), 또는 부탄티올(butanethiol)(C4H9SH), N-알카네티올들{CH3(CH2)n-1SH, 여기에서, n은 8, 12, 16, 18, 20, 22, 또는 29} 중 하나 또는 그 초과일 수 있다. 실시예들에서, 전구체는, CF3 및 CF2 종단된 티올들, 예컨대, CF3(CF2)n(CH2)11)SH 및 CF3(CF2)9(CH2)nSH(여기에서, n은 2, 11, 또는 17), 및 (CF3(CH2)nSH)(여기에서, n은 9 내지 15) 중 하나 또는 그 초과일 수 있다. 실시예들에 따르면, 헤드 기는 질소 함유 기를 함유할 수 있다. 실시예들에서, 전구체는, 3-아미노프로필트리에톡시실란(APTES), (3-아미노프로필)트리메톡시실란(APTMS), 1,3 디아미노 프로판, 에틸렌디아민, 에틸렌디아민테트라아세트산, 디에틸아민, 및 메틸아민 중 하나 또는 그 초과일 수 있다.
[0048] SAM 위의 패터닝된 층 상으로의 막의 증착 레이트는, 자기-조립 단분자층에 의해 덮이지 않은 부분 위의 막의 증착 레이트보다 훨씬 더 작을 수 있다. SAM 위의 막의 증착 레이트는 SAM의 존재에 의해 감소될 수 있고, 증착 레이트는, SAM이 존재하지 않은 경우보다 훨씬 더 작을 수 있다. 실시예들에서, SAM-프리(free) 부분들 위의 증착 레이트는, SAM 부분들 위의 성장 레이트의 백배 초과, 백오십배 초과, 또는 이백배 초과일 수 있다. SAM 층의 존재 또는 부재는, 패터닝된 기판 상의 상이한 노출된 부분들에 대한 저 증기압 전구체의 친화도에서의 차이에 의해 결정될 수 있다. 예컨대, SAM의 증착 레이트는, 노출된 금속 부분 위에서 쉽게 진행될 수 있지만, 패터닝된 기판의 노출된 유전체 부분 위에서는 그렇지 않을 수 있다. 금속 부분은 전기적으로 전도성일 수 있고, 다른 원소들이 존재하지 않는 경우에 응집 물질 상태로 전도성 재료를 형성하는 원소를 포함할 수 있거나 또는 그러한 원소로 구성될 수 있다. 실시예들에서, 노출된 금속 부분 상의 SAM 층의 증착 레이트는, 10, 15, 20, 또는 25의 승인자만큼, 노출된 유전체 부분 상의 증착 레이트를 초과할 수 있다.
[0049] 실시예들에서, 전구체들은 패터닝된 층의 2개 또는 그 초과의 화학적으로 별개인 부분들 모두 상에 증착될 수 있지만, 2개의 부분들 중 하나 상에서만 공유 결합들을 형성할 수 있다. 다른 부분 상에서, 전구체들은 물리 흡착(physisorption)에 의해 결합될 수 있고, 이는, 전구체들과 제 2 노출된 표면 부분 사이에 공유 결합들이 형성되지 않는 것을 의미한다. 이러한 시나리오에서, 화학 흡착된(공유 결합된) 전구체들은 머무르게 허용하면서, 물리 흡착된 전구체들은 쉽게 제거될 수 있다. 이는, 선택적으로-증착되는 SAM 층을 생성하기 위한 대안적인 방법이다.
[0050] 본원에서 성장되는 바와 같은 자기-조립 단분자층(SAM)은, 패터닝된 기판의 다른 부분들 상에는 증착되지 않으면서, 패터닝된 기판의 몇몇 부분들 상에 선택적으로 증착될 수 있다. 그 후에, SAM 코팅이 없는 구역들 상에서만 후속 증착이 진행될 수 있다. 본원에서 설명되는 방법들은, 리소그래피 패터닝을 수반하는 종래의 방법들과 비교하여, 비용 절감들 및 증가된 오버레이 정확도를 제공할 수 있다. SAM 선택적인 증착 후에, 후속 증착이 또한, 선택적인 증착이라고 지칭될 수 있지만, 선택적으로 증착된 SAM 층의 반전된 이미지이다. 후속하여 증착된 막은, 완성된 집적 회로의 기능에서 또는 추가적인 프로세싱에서, (SAM과 비교하여) 더 큰 유용성을 가질 수 있다. 도 3a, 도 3b, 및 도 3c는, 자기-조립 단분자층(310) 및 선택적으로 증착된 유전체(315-1)의 선택적인 증착 동안의 그리고 후의 포인트들에서의 패터닝된 기판의 측면도들이다. 도 3a에서, 자기-조립 단분자층(310)이, 패터닝된 기판(301) 내의 갭에서의 노출된 구리(305) 상에 증착되지만, 다른 노출된 부분들 상에는 증착되지 않는다. 노출된 구리(305)는 베어(bare) 상태일 수 있으며, 즉, 자기-조립 단분자층(310)과 구리(305)의 상단 사이에 라이너 층 또는 배리어 층을 갖지 않을 수 있다.
[0051] 도 3b는, 자기-조립 단분자층을 갖지 않는 위치들, 즉, 본 예에서 구리가 아닌 위치들에서 형성된 선택적으로 증착된 유전체(315-1)를 도시한다. 도 3c에서 도시된 바와 같이, 자기-조립 단분자층(310)은, 패터닝된 기판(301)의 갭들에서의 인레이된(inlaid) 구리(305)를 제외한 모든 곳에, 선택적으로 증착된 유전체(315-1)를 남기도록 제거될 수 있다. 도 3d는, 본원에서 개시되는 실시예들을 이용하지 않은, 자기-조립 단분자층의 선택적인 증착 후의 패터닝된 기판의 측면도이다. 자기-조립 단분자층들을 형성하는 종래 기술의 방법들이, 도 3a 내지 도 3c의 프로세스 흐름을 이용하여 테스트되었으며, 인레이된 구리(305)의 부분들을 덮고, 완성된 디바이스들 내의 저항률을 증가시키거나 또는 완성된 디바이스들의 고장을 초래하는 선택적으로 증착된 유전체(315-2)를 생성하는 경향을 갖는다.
[0052] 도 4는, 실시예들에 따른, 흡착된 자기-조립 단분자층을 갖지 않는 그리고 갖는 재료들에 대한 접촉각의 차트를 도시한다. 접촉각은, 탈이온수로 표면을 적시고, 다양한 재료들에 대하여 탈이온수에 의해 형성되는 각도를 관찰함으로써, 각각의 표면에 대해 측정되었다. 실리콘 산화물, 저-k 유전체, 구리, 및 티타늄 질화물이 접촉각을 측정하기 위해 규정되었고, 4개의 재료들은 좌측으로부터 우측으로 도시된다. 도 4에서의 각각의 점선 직사각형은 4개의 재료들 중 하나를 표현하고, 2개의 측정들을 포함하며: 하나의 측정은 베어 표면으로부터의 측정이고, 하나의 측정은 옥타데실포스폰 산(ODPA로서 표시됨)에 대한 노출 후의 측정이다. 구리만이, 옥타데실포스폰 산에 노출된 표면과 베어 표면 사이에서 통계적으로-상당한 차이를 나타낸다. 노출된 표면과 베어 표면 사이의 차이의 부재는, 실리콘 산화물, 저-k 유전체, 및 티타늄 질화물 각각 상으로의 옥타데실포스폰 산의 화학적인 흡착의 부재에 대한 근거이다. 실시예들에서, 자기-조립 단분자층은, 패터닝된 기판의 다른 부분 상에는 형성되지 않으면서, 패터닝된 기판의 몇몇 부분들(예컨대, 구리) 상에 형성될 수 있다. 실시예들에 따르면, 그 후에, SAM 코팅을 갖지 않은 구역들 상에만 후속 증착이 진행될 수 있다.
[0053] 실시예들에 따르면, 저 증기압 응집 물질 전구체를 용해시키기 위해 사용될 수 있는 예시적인 용제들은, 이소프로필 알코올(IPA), 1-부탄올, 톨루엔, 크실렌, 벤젠, 헥산, 시클로헥산, 테트라히드로푸란, 디메틸 술폭시드, 디메틸포름아미드, 아세토니트릴, 디클로로메탄, 에틸 아세테이트, 및 클로로포름 중 하나 또는 그 초과를 포함할 수 있다. 실시예들에서, 용제는 방향족 탄화수소를 포함할 수 있거나, 탄소 및 수소를 포함할 수 있거나 또는 탄소 및 수소로 구성될 수 있거나, 또는 탄소, 수소 및 산소를 포함할 수 있거나 또는 탄소, 수소 및 산소로 구성될 수 있다.
[0054] 도 5a는, 이전에 설명된 방법들을 수행하기 위해 사용될 수 있는, 실시예들에 따른 기판 프로세싱 챔버의 개략적인 단면도를 도시한다. 기판 온도는, 성장되는 막의 타입에 따라, 증착 동안에 실온 위로 상승될 수 있다. 본원에서 도입되는 건식 프로세스들은, 종래 기술의 액체 프로세스들보다 더 높은 온도들에서 프로세스들이 수행될 수 있게 한다. 작은 에어로졸 액적들이 석영 배플(1012)의 홀들에서 빠져나갈 수 있고, 그 후에, 기판이 100 ℃ 내지 800 ℃, 200 ℃ 내지 700 ℃, 300 ℃ 내지 600 ℃, 또는 400 ℃ 내지 500 ℃의 온도로 유지되는 동안에, 기판(1013)에 접근할 수 있고, 기판(1013)과 접촉할 수 있다. 이러한 기판 온도들은 본원에서 설명되는 모든 증착 동작들에 대해 적용된다. 챔버 바디(1006) 및/또는 상단 덮개(1005)는, 석영 배플(1012)/석영 하우징(1016) 내부의 기판 프로세싱 구역과 챔버 바디(1006) 및 상단 덮개(1005) 외부의 대기 사이에서 진공 무결성을 유지하면서 비교적 높은 온도들(가능하게는, 최대 400 ℃)을 견딜 수 있는 스테인리스 스틸(예컨대, SST 304 또는 바람직하게는 SST 316)일 수 있다. 챔버 바디(1006), 상단 덮개(1005), 및 임의의 다른 컴포넌트들은, 기판 프로세싱 챔버(1001) 외부의 대기와 기판 프로세싱 구역 사이의 가스 격리를 보장하기 위해, 특정한 프로세스 환경과 양립가능한 O-링들로 밀봉될 수 있다.
[0055] 챔버 바디(1006) 및/또는 상단 덮개(1005)는, 예컨대 스테인리스 스틸을 통해 머시닝되거나 또는 형성된 냉각제 채널들을 통해 냉각제를 유동시킴으로써 냉각될 수 있다. 냉각제 채널들은, 높은 온도들에 대한 노출로부터 O-링들을 보호하기 위해, O-링 연결들 근처에 제공될 수 있다. 챔버 바디(1006) 및/또는 상단 덮개(1006)의 온도들은, 석영 하우징(1016) 및 석영 배플(1012) 내(기판 프로세싱 구역)의 기저(base) 압력에서의 감소 또는 안전성을 위해, 막 형성 동안에 70 ℃ 미만으로 유지될 수 있다. 석영 배플(1012) 및 석영 하우징(1016)의 존재는 추가로, 챔버 바디(1006) 및/또는 상단 덮개(1005)의 동작 온도에서의 감소를 용이하게 할 수 있다. 석영 배플(1012)(예컨대, 개구들을 갖는 석영 부분), 상단 전극(1009), 및/또는 바닥 전극(1010)은 막 형성 동안에 100 ℃ 미만으로 유지될 수 있다. 기판 페데스탈(1014)은 이전에 제공된 기판(1013)의 바람직한 온도들로 가열될 수 있고, 프로세스를 보조하는 레벨로 기판(1013)의 온도를 유지할 수 있다. 기판 페데스탈(1014)은, 석영 배플(1012)의 바닥에 관하여 기판(1013)을 위치시키는 것에서 유연성(flexibility)을 제공하기 위해, 수직으로 조정가능할 수 있다. 열전대들이, 냉각제 유량 및/또는 온도의 피드백 제어를 제공하기 위해, 챔버 바디(1006) 및/또는 상단 덮개(1005)에 부착될 수 있거나 또는 챔버 바디(1006) 및/또는 상단 덮개(1005) 내에 임베딩될 수 있다. 열전대들은 또한, 상부 안전성 온도 세트 포인트가 초과되는 경우에, 전구체 유량을 중단(shut down)시키고, 또한, 기판 페데스탈(1014)로의 열을 중단시키기 위해 사용될 수 있다.
[0056] 실시예들에서, 본원에서 설명되는 증착 프로세스들 동안의 기판 프로세싱 구역에서의 압력은, 10 Torr 내지 750 Torr, 20 Torr 내지 700 Torr, 또는 100 Torr 내지 600 Torr일 수 있다. 실시예들에 따르면, 반응들은 기판 그 자체의 온도에 의해서만 여기되어 열적으로 진행될 수 있다. 증착 반응을 발생시키기 위해 기판의 온도에 의존하는 실시예들에서, "플라즈마-프리(plasma-free)"라는 용어는, 본원에서, 플라즈마 전력을 사용하지 않거나 또는 플라즈마 전력을 본질적으로 사용하지 않는 애플리케이션 동안의 기판 프로세싱 구역을 설명하기 위해 사용될 수 있다. 기판 프로세싱 구역에서의 플라즈마의 부재는 개별적으로 또는 조합되어 사용될 수 있는 수개의 상보적인 방식들로 정량화될 것이다. 플라즈마 전력은 또한, 적절한 반응들이 진행될 수 있게 하기 위해, 작은 임계치 양들 미만으로 유지될 수 있다. 실시예들에서, 기판 프로세싱 구역에 인가되는 플라즈마 전력은, 100 와트 미만, 50 와트 미만, 30 와트 미만, 10 와트 미만일 수 있고, 0 와트일 수 있다.
[0057] 임의의 국부적인 플라즈마의 부재(또는 크기의 감소)는 바람직하게, 증착 프로세스들을 더 등각적이게 만들고, 피처들을 변형시킬 가능성이 더 낮아지게 만든다. "플라즈마-프리"라는 용어는, 본원에서, 기판 프로세싱 구역에 플라즈마 전력을 인가하지 않거나 또는 본질적으로 인가하지 않는 동안의 기판 프로세싱 구역을 설명하기 위해 사용될 것이다. 다른 방식으로 말하자면, 실시예들에 따르면, 기판 프로세싱 구역에서의 전자 온도는, 0.5 eV 미만, 0.45 eV 미만, 0.4 eV 미만, 또는 0.35 eV 미만일 수 있다. 실시예들에서, 저 증기압 전구체는, 기판 프로세싱 구역에 진입하기 전에, 어떠한 원격 플라즈마에 의해서도 여기되지 않는다. 예컨대, 원격 플라즈마 구역 또는 개별적인 챔버 구역이 존재하고, 기판 프로세싱 구역을 향하여 에어로졸 액적들을 안내(conduct)하기 위해 사용되는 경우에, 임의의 원격 구역(들)은, 본원에서 정의되는 바와 같이, 플라즈마-프리일 수 있다.
[0058] 상단 전극(1009)과 바닥 전극(1010) 사이에 갭(도 5a에서 전기장 구역(1011)으로서 도시됨)이 존재한다. 전기장 구역(1011)을 형성하는 갭은 상단 전극(1009)의 바닥 표면과 바닥 전극(1010)의 상단 표면 사이에서 측정된다. 실시예들에 따르면, 전기장 구역(1011)의 높이는, 0.5 mm 내지 10 mm, 또는 1 mm 내지 3 mm일 수 있다. 실시예들에서, 작은 에어로졸 액적 사이즈들을 유지하거나 또는 달성하기 위해 상단 전극(1009)과 바닥 전극(1010) 사이에 인가되는 전압은, 바닥 전극(1010)에 관하여 양의 전위로 상단 전극(1009)을 놓거나, 또는 상단 전극(1009)에 관하여 양의 전위로 바닥 전극(1010)을 놓는 DC 전압일 수 있다. 실시예들에 따르면, DC 전압 차이의 크기는, 100 볼트 내지 2 킬로볼트, 200 볼트 내지 1,000 볼트, 또는 500 볼트 내지 800 볼트일 수 있다. 실시예들에서, 상단 전극(1009)과 바닥 전극(1010) 사이의 DC 전기장은, 500 V/cm 내지 20,000 V/cm, 1,000 V/cm 내지 10,000 V/cm, 또는 2,000 V/cm 내지 7,000 V/cm의 크기를 가질 수 있다. 실시예들에 따르면, 작은 직경 액적들은, 에어로졸 액적들이 대전되지 않고 무-극성인 경우들에서도, DC 전기장의 인가에 의해, 감소되거나 또는 이들의 사이즈가 유지되는 것으로 발견되었다.
[0059] 본원에서 설명되는 프로세스들 및 하드웨어의 부가적인 이익들이 이제 설명될 수 있다. 종래 기술의 에어로졸 액적들은 약 0.5 μm 내지 수 μm의 직경들을 가졌었다. 기판으로 전구체들을 전달하는 큰 직경의 액적들을 갖는 것으로부터 수개의 문제들이 발생된다. 실시예들에 따르면, 본원에서 형성되는 에어로졸 액적들은, 3 nm 내지 75 nm, 5 nm 내지 50 nm, 또는 10 nm 내지 25 nm의 직경을 가질 수 있다. 작은 에어로졸 액적 치수들은 패터닝된 기판 상의 더 작은 피처들 내로의 전구체 소스들의 침투를 용이하게 한다. 더 작은 사이즈들은 재료 갭충전(gapfill)을 향상시킬 수 있고, 갭들 내에 트래핑되는(trapped) 공극들이 더 적어지게 할 수 있다. 더 작은 사이즈들은 또한, 좁은 갭들에 침투하는 능력의 결과로서, 더 등각적인 증착을 가능하게 할 수 있다. 더 작은 사이즈를 갖는 에어로졸 액적들은 또한, 표면 대 볼륨 비율을 증가시키고, 이는, 저 증기압 전구체(그리고, 사용되는 경우, 용제)에 존재하는 원소들의 더 신속한 방출(release)을 가능하게 한다. 몇몇 원소들은 증착되는 막에서 바람직하지 않다. 본원에서 설명되는 더 작은 액적 사이즈들은, 바람직하지 않은 원소들(예컨대, 탄소 또는 수소)이 휘발성 종을 형성할 수 있게 하고, 그러한 휘발성 종은 증착 반응 동안에 표면으로부터 쉽게 떠난다. 부가적인 이익들은, 본원에서 설명되는 기법들을 사용하는 것에 의한, 결정립계들(grain boundaries)의 사이즈 및 수에서의 감소, 뿐만 아니라, 표면 거칠기의 감소를 포함한다.
[0060] 에어로졸 생성기들(1003)에서 초음파 교반을 사용하여 작은 에어로졸 액적들이 발생될(initiated) 수 있다. 논의되는 바와 같이, 에어로졸 액적들의 사이즈는, 에어로졸 액적들이 기판 프로세싱 구역 내로 통과하기 전에 전기장 구역(1011)에 DC 전기장을 인가함으로써, 감소될 수 있다(또는 에어로졸 액적들의 성장이 억제될 수 있다). 입자 필터(1019)가, 전구체 도관들(1015)을 통해, 전기장 구역(1011)을 통해, 그리고 기판 프로세싱 구역 내로 통과하게 허용되는 에어로졸 액적들의 사이즈들을 추가로 감소시키기 위해, 에어로졸 생성기들(1003)로부터의 하류에 설치될 수 있다. 실시예들에 따르면, 입자 필터(1019)는, 0.3 μm 미만, 0.25 μm 미만, 또는 0.2 μm 미만의 직경을 갖는 에어로졸 액적들이 통과하게 허용할 수 있으면서, 그러한 사이즈 임계치들보다 더 큰 직경들을 갖는 액적들의 유동을 금지할 수 있거나 또는 억제할 수 있다. 필터는, 상단 전극(1009) 바로 위를 포함하여, 전구체 도관들(1015)을 따라 어느 곳에나 배치될 수 있다. 실시예들에서, 필터는 상단 전극(1009)에, 전기장 구역(1011)에, 바닥 전극(1010)에, 또는 심지어, 바닥 전극(1010)의 하류에 위치될 수 있다. 에어로졸 액적들의 사이즈들은 인-시튜(in-situ) 입자 사이즈 분석기들(예컨대, 응집 입자 카운터 또는 검출기)을 사용하여 측정될 수 있다.
[0061] 기판 프로세싱 챔버(1001) 내의 기판 프로세싱 구역은, 본원에서 설명되는 모든 증착 동작들 동안에, 기판 프로세싱 구역 내로 에어로졸 액적들을 도입하기 전에, 진공 펌프(1017)를 사용하여 진공배기될 수 있다. 몇몇 화학물질들은, 진공 펌프(1017)를 통과한 후에, 대기로 방출되기 전에, 추가적인 프로세싱을 요구할 수 있다. 스크러버(scrubber)(1018)가 프로세스 유출물들을 방출하기 전에, 프로세스 유출물들의 화학 성분들을 변형시키거나 또는 제거하기 위해, 진공 펌프(1017)로부터의 하류에 배치될 수 있다. 폐쇄-루프 배기 피드백 시스템이 기판 프로세싱 구역 내에서 바람직한 압력을 유지하기 위해 사용될 수 있다. 기판 프로세싱 구역 내의 압력이 세트 포인트 압력을 초과하는 것으로 측정되는 경우(초과압력(overpressure) 상황)에서, 자동 밸브(미도시)가 진공 펌프(1017) 및 스크러버(1018)에 기판 프로세싱 구역을 개방하여, 기판 프로세싱 챔버(1001) 내부의 압력을 방출할 수 있다.
[0062] 본원에서 설명되는 장비 및 기법들은 금속들, 반도체들, 및 절연체들을 포함하는 다양한 층들을 에칭하거나 또는 형성하는데 유용할 수 있다. 실시예들에 따르면, 층들은 등각적일 수 있고, 유기 또는 무기 분자들로부터 형성된 자기-조립 단분자층(SAM)들일 수 있거나, 또는 원자 층 증착(ALD)될 수 있다. 순전히, 예시적인 예들로서, 이러한 기법들을 사용하여 에칭될 수 있거나 또는 증착될 수 있는 막들은 인듐 갈륨 비소, 인듐 갈륨 인, 갈륨 비소, 및 티타늄 산화물을 포함한다. 실시예들에서, 막들은 금속 산화물들, III-V 반도체들, 또는 II-VI 반도체들일 수 있다.
[0063] 도 5a는, 기판 프로세싱 구역 내로 저 증기압 전구체들을 전달하기 위한 2개의 에어로졸 생성기들(1003-1 및 1003-2)을 도시한다. 2개 초과의 에어로졸 생성기들이 존재할 수 있고, 이들은, 단순히 가독성을 증가시키기 위해 도면에서 도시되지 않은 비-에어로졸 생성 소스들에 의해 강화될 수 있다. 대안적으로, 에어로졸 생성기들 중 하나 또는 그 초과에서의 변환기들이, 도시된 하드웨어에 대해 비-에어로졸 생성 소스를 제공하기 위해 제외될 수 있다. 막 성장 동안에, 에어로졸 생성 소스들 중 하나 또는 그 초과는, 전자 수용체 또는 공여체로 도핑된 반도체를 성장시키는 경우에 유용할 수 있는 바와 같이, 막에 도펀트(들)를 전달하기 위해 사용될 수 있다. 이러한 방식으로, 본원에서 설명되는 기법들 및 하드웨어를 사용하여, n-타입 또는 p-타입 반도체(예컨대, 실리콘)가 형성될 수 있다.
[0064] 도 5b는, 이전에 설명된 방법들을 수행하기 위해 또한 사용될 수 있는, 실시예들에 따른, 다른 기판 프로세싱 챔버(1101)의 개략적인 단면도를 도시한다. 각각의 실시예의 피처들 및 엘리먼트들은, 추가적인 실시예들에 도달하기 위해, 다른 실시예의 몇몇 또는 모든 피처들 및 엘리먼트들에 부가될 수 있다. 기판(1113)이 증착을 위해 기판 프로세싱 챔버(1101)의 기판 프로세싱 구역 내에 배치된다. 기판(1113)은 바닥 전극(1114) 상에 지지된다. 캐리어 가스가 캐리어 가스 공급부(1102)로부터 캐리어 가스 공급 밸브(1104)를 통해 그리고 에어로졸 생성기(1110) 내로 유동된다. RF 전력 공급부(1106)는, 에어로졸 생성기(1110)와 물리적으로 접촉하도록 배치된 압전 변환기(1108)에 교번하는 전기 신호(예컨대, 초음파)를 공급하도록 구성된다. 압전 변환기(1108)는 전구체의 응집 물질 소스(예컨대, 고체 또는 액체)를 기화시키고, 캐리어 가스 공급부(1102)로부터 발생되는 캐리어 가스는 에어로졸 생성기(1110)를 통해 유동하고, 기화된 전구체를 챔버 입구 밸브(1111)를 통해 기판 프로세싱 챔버(1101)의 기판 프로세싱 구역 내로 운반한다. 캐리어 가스는, 이전과 같이, 캐리어 가스 공급 밸브(1104)를 통과하고 에어로졸 생성기(1110)에 진입하기 전에, 가열될 수 있다.
[0065] 바닥 전극(1114)은 상단 전극(1112)에 대해 평행하고, 기화된 전구체 또는 에어로졸 액적들은 전극들 사이로부터 기판 프로세싱 구역 내로 전달된다. 도 5a는 전극들 중 하나를 통해 전달되는 에어로졸 액적들을 도시하였고, 도 5b는 전극을 통하는 유동이 필요하지 않은 구성을 도시한다. DC 전력 공급부(이번에는 도시되지 않음)가, 기판 프로세싱 구역에서, 기화된 전구체에서의 작은 액적 사이즈를 달성하거나 또는 유지하기 위해, 상단 전극(1112)과 바닥 전극(1114) 사이에 DC 전압을 인가하도록 구성된다. 전기장은 상단 전극(1112)으로부터 바닥 전극(1114)을 향하여 포인팅된다. 독립적으로 제어가능한 전압 레벨들을 보장하기 위해, 전기 절연체가 상단 전극(1112)과 바닥 전극(1114) 사이에 배치된다. 실시예들에서, DC 전력 공급부 내에서 생성된 DC 전압 차이가, 진공 피드스루들을 사용하거나, 또는 먼저 진공을 통과하지 않으면서 전극들에 직접적으로, 상단 전극(1112) 및 바닥 전극(1114)에 인가될 수 있다. 실시예들에서, 에어로졸 액적들의 작은 사이즈는, 기판(1113)에 대해 수직인 DC 전기장의 인가를 통해, 감소되거나 또는 유지된다. 실시예들에서, 상단 전극(1112) 및 바닥 전극(1114)은 평행하고, 각각 기판(1113)의 주 평면에 대해 평행하다. 기판은 증착 동안에 전기적으로 바이어싱될 수 있다. 에어로졸 액적들로부터 기판(1113) 상에 막이 증착된다. 진공 펌프(1118)를 사용하여, 반응되지 않은 전구체 또는 다른 프로세스 유출물들이 밖으로 펌핑될 수 있고, 스크러버(1120)가 환경 적합성을 증가시키기 위해 프로세스 유출물들을 화학적으로 변경하기 위해 사용될 수 있다.
[0066] 가열기 코일(1116)이 상단 전극(1112) 및/또는 바닥 전극(1114) 상에 배치될 수 있다. 상단 전극(1112) 및/또는 바닥 전극(1114)을 가열하는 것은 기화된 전구체의 응집을 방해하고, 액적 사이즈를 추가로 감소시킨다. 기판 온도는, 성장되는 막의 타입에 따라, 증착 동안에 실온 위로 상승될 수 있다. 본원에서 도입되는 건식 프로세스들은 프로세스들이 종래 기술의 액체 프로세스들보다 더 높은 온도들에서 수행될 수 있게 한다. 실시예들에 따르면, 기판이 100 ℃ 내지 800 ℃, 200 ℃ 내지 700 ℃, 300 ℃ 내지 600 ℃, 또는 400 ℃ 내지 500 ℃의 온도로 유지되는 동안에, 기화된 전구체가 기판(1113)과 접촉한다. 프로세스 압력들이 또한 이전에 제공되었고, 간결성을 위해 여기에서 반복되지 않을 것이다. 실시예들에 따르면, 반응들은 기판 그 자체의 온도에 의해서만 여기되어 열적으로 진행될 수 있다. 기판 프로세싱 구역은, 이전에 정의가 제시된 플라즈마-프리로서 설명될 수 있다. 실시예들에 따르면, 상단 전극(1112)과 바닥 전극(1114) 사이의 갭은 1.0 mm 내지 10 mm, 또는 1.5 mm 내지 3 mm일 수 있다. 전압들, 전기장 강도들, 액적 사이즈들, 및 프로세스 이익들은 이전에 제시되었다.
[0067] 도 5c는, 이전에 설명된 방법들을 수행하기 위해 또한 사용될 수 있는, 실시예들에 따른, 다른 기판 프로세싱 챔버(1201)의 개략적인 단면도를 도시한다. 각각의 실시예의 피처들 및 엘리먼트들은, 추가적인 실시예들에 도달하기 위해, 다른 실시예의 몇몇 또는 모든 피처들 및 엘리먼트들에 부가될 수 있다. 기판(1215)이, 증착 전에, 기판 프로세싱 챔버(1201)의 기판 프로세싱 구역 내에 배치된다. 기판(1215)은 기판 페데스탈(1216) 상에 지지된다. 실시예들에서, 기판 페데스탈(1216)은 전기 절연체인 진공 양립가능한 재료일 수 있다. 기판 페데스탈(1216)은 추가로, 본원에서 설명되는 기판 온도들에서 진공 양립가능하도록 구성될 수 있다. 실시예들에서, 기판 페데스탈(1216)은 탄소 블록일 수 있고, 탄소를 포함할 수 있거나 또는 탄소로 구성될 수 있다. 캐리어 가스가 캐리어 가스 공급부(1202)로부터 에어로졸 생성기(1210) 내로 유동되고, 액체 전구체(1206)를 통해 버블링된다. RF 전력 공급부(미도시)는 에어로졸 생성기(1210) 내부에 배치된 압전 변환기(1204)에 교번하는 전기 신호(예컨대, 초음파)를 공급하도록 구성된다. 압전 변환기(1204)는, 기판 프로세싱 챔버(1201)의 기판 프로세싱 구역을 향하는 액체 전구체(1206) 재료의 에어로졸 액적들의 운반을 유익하게 촉진하도록 진동될 수 있다.
[0068] 이러한 특정한 실시예들에서, 전극들은 수직으로 정렬된다. 제 1 전극(1214)은 다시, 제 2 전극(1218)에 대해 평행하고, 기화된 전구체 또는 에어로졸 액적들은 제 1 전극(1214)을 통해 전극들 사이의 기판 프로세싱 구역 내로 전달된다. 도 5a는 전극들 중 하나를 통해 전달되는 에어로졸 액적들을 도시하였고, 도 5c는 마찬가지로 그러한 특성을 갖는 구성을 도시한다. DC 전력 공급부(미도시)는, 기판 프로세싱 구역에서, 기화된 전구체에서의 작은 액적 사이즈를 달성하거나 또는 유지하기 위해, 제 1 전극(1214)과 제 2 전극(1218) 사이에 DC 전압을 인가하도록 구성된다. 전기장은 제 1 전극(1214)으로부터 제 2 전극(1218)을 향하여 포인팅된다. 제 1 전극(1214)과 제 2 전극(1218) 사이의 모든 직접적인 연결들은 전기적으로 절연된다. 실시예들에서, 입구 플레이트(1212)가 또한, 제 1 전극(1214)과 입구 플레이트(1212) 사이에 입구 절연체(1213)를 삽입함으로써, 제 1 전극(1214)으로부터 전기적으로 격리될 수 있다. 유사하게, 출구 플레이트(1220)가, 제 1 전극(1218)과 출구 플레이트(1220) 사이에 출구 절연체(1219)를 삽입함으로써, 제 2 전극(1218)으로부터 전기적으로 격리될 수 있다. 실시예들에서, DC 전력 공급부 내에서 생성된 DC 전압 차이가, 진공 피드스루들을 사용하거나, 또는 먼저 진공을 통과하지 않으면서 전극들에 직접적으로, 제 1 전극(1214) 및 제 2 전극(1218)에 인가될 수 있다. 실시예들에서, 에어로졸 액적들의 작은 사이즈는, 도 5a 및 도 5b에서 도시된 실시예들 각각과 대조적으로, 기판(1215)에 대해 평행한 DC 전기장의 인가를 통해, 감소되거나 또는 유지된다. 실시예들에서, 제 1 전극(1214) 및 제 2 전극(1218)은 평탄하고, 각각 기판(1215)의 주 평면에 대해 수직이다. 에어로졸 액적들로부터 기판(1215) 상에 막이 증착된다. 실시예들에 따르면, 반응되지 않은 전구체 또는 다른 프로세스 유출물들은 제 2 전극(1218), 출구 절연체(1219), 및 출구 플레이트(1220)를 통해 밖으로 펌핑될 수 있다. 프로세스 유출물들은 진공 펌프(1222)를 통해 밖으로 펌핑될 수 있다. 기판 온도들, 프로세스 압력들, 전기장 강도들, 액적 사이즈들, 및 프로세스 이익들은 이전에 제시되었다.
[0069] 도 6은, 실시예들에 따른 방법들을 포함하는 증착 기법들의 개략적인 대조를 도시한다. 습식 스프레이 열분해, 건식 스프레이 열분해, 에어로졸-보조 CVD(본원에서의 방법들), 및 분말 스프레이 열분해가 각각 도 6에서 표현되고 비교된다. 습식 및 건식 스프레이 열분해, 에어로졸-보조 CVD(AACVD), 및 분말 스프레이 열분해 각각은, 큰 액적들(1511)을 형성하는 능력을 가질 수 있다. 큰 액적들(1511)은, 건식 스프레이 열분해, AACVD, 및 분말 스프레이 열분해의 경우들에서, 캐리어 유체(1512)로부터 분리될 수 있다. 액적들은, 전구체들(1531)을 기화시키기 위한 본원에서 설명되는 방법들 및 수단(instrumentation)의 양상들을 사용하여, 사이즈가 추가로 감소되고, 작은 사이즈가 유지된다. 박막(1541)의 바람직한 균일성은, 전구체 융합체(amalgamation)들의 사이즈들을 개별적인 분자 컴포넌트들에 이르기까지 감소시키고, 개별적인 분자 컴포넌트들을 포함함으로써 달성된다. 균일한 박막(1541)이 기판(1551) 상에 형성되지만, 습식 스프레이 열분해, 건식 스프레이 열분해, 및 분말 스프레이 열분해 각각에서 여전히 응집(clumping)이 관찰된다.
[0070] 지금까지 논의된 예들은, 교번하는 노출 또는 연속적인 노출을 통해 기판 상에 막들을 증착하기 위해, 저 증기압 전구체들을 사용한다. 본원에서 설명되는 기법들은 또한, 저 증기압을 보유하는 에칭 전구체(에천트)에 대한 노출을 통한 교번하는 또는 연속적인 노출에 의해 에칭을 수행하기 위해 사용될 수 있다. 실시예들에서, 저 증기압 에천트는 할로겐-함유 전구체, 불소-함유 전구체, 염소-함유 전구체, 또는 브롬-함유 전구체일 수 있다. 실시예들에 따르면, 저 증기압 에천트는 금속-및-할로겐-함유 전구체일 수 있고, 여기에서, 할로겐은 불소, 염소, 또는 브롬일 수 있다. 유사하게, 실시예들에서, 저 증기압 에천트는 할론(예컨대, 할로알칸)일 수 있다. 저 증기압 에천트는, 본원에서 제시되는 기법들에 의해 개선되는 저 증기압들과 연관되는, 본원에서의 다른 곳에서 설명되는 바와 같이, 긴 알킬 사슬을 보유할 수 있다.
[0071] 실시예들에서, 본원에서 설명되는 프로세스들은 제 1 전구체 및 제 2 전구체에 대한 각각의 교번하는 노출 동안 단분자층의 제거를 수반할 수 있다. 실시예들에 따르면, 본원에서 설명되는 프로세스들은 제 1 전구체 및 제 2 전구체에 대한 각각의 교번하는 노출 동안 재료의 단분자층의 증착을 수반할 수 있다. 제 1 전구체 및 제 2 전구체는 양자 모두, 에어로졸 생성 기법들로 준비되는 저 증기압 전구체들일 수 있다. 대안적으로, 전구체들 중 하나는 에어로졸 생성 기법들을 사용하여 준비될 수 있는 저 증기압 전구체들일 수 있고, 다른 하나는 비교적 높은 증기압을 보유할 수 있고, 더 간단한 종래의 수단에 의해 기판 프로세싱 구역으로 전달될 수 있다.
[0072] 본원에서 설명되는 모든 실시예들에서, 저 증기압 응집 물질 전구체(예컨대, 고체 전구체 또는 액체 전구체)는 5 mgm(분당 밀리그램) 내지 500 mgm, 10 mgm 내지 300 mgm, 또는 25 mgm 내지 200 mgm의 유량으로 공급될 수 있다. 2개 또는 그 초과의 저 증기압 응집 물질 전구체가 사용될 수 있고, 그러한 경우에서, 각각의 저 증기압 응집 물질 전구체는 위에서 주어진 범위들 사이의 유량을 가질 수 있다. 원자 층 증착에 대한 경우일 수 있는 바와 같이, 다른 타입들의 전구체들이 또한 사용될 수 있다. 본원에서 설명되는 실시예들 중 임의의 실시예에서, 다른 전구체는 5 sccm 내지 2,000 sccm, 10 sccm 내지 1,000 sccm, 또는 25 sccm 내지 700 sccm의 유량으로 공급될 수 있다. 본원에서 설명되는 에어로졸 액적 생성 방법들 및 하드웨어를 사용한 막 성정 레이트들은, 종래 기술의 에어로졸-보조 화학 기상 증착의 느린 증착 레이트와 대조적으로, 실시예들에서, 300 Å/min을 초과할 수 있거나, 500 Å/min을 초과할 수 있거나, 또는 1,000 Å/min을 초과할 수 있다.
[0073] 설명되는 실시예들 각각은, 원자 층 증착 프로세스들 동안의 순차적인 교번하는 노출들 사이에 진공배기 동작들을 보유할 수 있다. 일반적으로 말하자면, 본원에서 설명되는 모든 프로세스들의 증착 및 에칭 동작들은 대신에, 단순히, 교번하는 노출 증착 시퀀스들 동안에, 기판 프로세싱 구역 내로의 전구체들의 유동에서 중단을 가질 수 있다. 대안적으로, 기판 프로세싱 구역은, 패터닝된 기판 상의 노출된 재료들에 대해 본질적으로 화학 반응성을 나타내지 않는 가스를 사용하여 활성적으로 퍼징될(purged) 수 있다. 전구체 중단 또는 활성적인 퍼징 후에, 패터닝된 기판의/패터닝된 기판 상으로의 에칭/증착을 계속하기 위해, 다음 전구체가 기판 프로세싱 구역 내로 유동될 수 있다.
[0074] 금속은, 금속 원소만으로 구성된 고체로 전도성 재료를 형성하는 "금속 원소"를 포함할 수 있거나 또는 그러한 "금속 원소"로 구성될 수 있다. 실시예들에서, 하나의 금속 원소(또는 비교적 순수한 형태의 금속)로만 구성된 전도성 재료는 20 ℃에서 10-5 Ω-m 미만의 전도율을 가질 수 있다. 실시예들에 따르면, 전도성 재료는 다른 전도성 재료와 접합되는 경우에 옴 접촉들을 형성할 수 있다. 본원에서 설명되는 바와 같은 금속 구역은 금속 원소(들)로 구성될 수 있거나, 또는 또한 금속 질화물일 수 있고, 이는, 질소가, 전형적으로 금속 질화물이 전기 전도율을 유지하게 허용하는 낮은 전기 음성도를 갖기 때문이다. 실시예들에서, 금속 질화물은 금속 원소 및 질소를 포함할 수 있고, 금속 원소 및 질소로 구성될 수 있다. 텅스텐 및 텅스텐 질화물의 예시적인 경우에서, 금속은 텅스텐을 포함할 수 있거나 또는 텅스텐으로 구성될 수 있고, 금속 질화물은 텅스텐 및 질소를 포함할 수 있거나, 또는 텅스텐 및 질소로 구성될 수 있다.
[0075] 본원에서 설명되는 프로세스들의 이점 및 이익은, 기판 상의 재료들의 에칭 또는 증착의 등각적인 레이트에 있다. 본원에서 사용되는 바와 같이, 등각적인 에칭, 등각적인 증착, 및 등각적인 막과 같은 용어들은, 표면의 형상과 무관하게, 패터닝된 표면의 윤곽들과 일치하는 막들 또는 제거 레이트들을 지칭한다. 제거 레이트 또는 증착된 층의 상단 및 바닥 표면들은 대체로 평행할 수 있다. 증착 프로세스가 100 % 등각적일 수는 없을 것이고, 따라서, "대체로"라는 용어는 용인가능한 허용오차들을 허용한다는 것을 당업자는 인식할 것이다. 유사하게, 등각적인 층은 대체로 균일한 두께를 갖는 층을 지칭한다. 등각적인 층은 내측 표면과 동일한 형상의 외측 표면을 가질 수 있다.
[0076] 기판 프로세싱 챔버들의 실시예들은, 집적 회로 칩들을 생성하기 위한 더 큰 제작 시스템들에 통합될 수 있다. 도 7은, 실시예들에서의 증착, 에칭, 베이킹, 및 경화 챔버들의 하나의 그러한 기판 프로세싱 시스템(메인프레임)(2101)을 도시한다. 도면에서, 전방 개방 통합 포드(front opening unified pod)들(로드 락 챔버들(2102))의 쌍이, 로봇식 암들(2104)에 의해 수용되고, 기판 프로세싱 챔버들(2108a 내지 2108f) 중 하나 내로 배치되기 전에 저압 홀딩 영역(2106) 내에 배치되는 다양한 사이즈들의 기판들을 공급한다. 제 2 로봇식 암(2110)은, 홀딩 영역(2106)으로부터 기판 프로세싱 챔버들(2108a 내지 2108f)로 그리고 그 역으로 기판 웨이퍼들을 운송하기 위해 사용될 수 있다. 각각의 기판 프로세싱 챔버(2108a 내지 f)는, 순환 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 에칭, 원자 층 에칭, 사전-세정, 탈기, 배향, 및 다른 기판 프로세스들에 부가하여, 본원에서 설명되는 건식 에칭 프로세스들을 포함하는 다수의 기판 프로세싱 동작들을 수행하도록 장비될 수 있다.
[0077] 본원에서 사용되는 바와 같이, "패터닝된 기판"은, 층들이 위에 형성된, 또는 층들이 위에 형성되지 않은 지지 기판일 수 있다. 패터닝된 기판은, 다양한 도핑 농도들 및 프로파일들의 반도체 또는 절연체일 수 있고, 예컨대, 집적 회로들의 제조에서 사용되는 타입의 반도체 기판일 수 있다. 패터닝된 기판의 노출된 "금속"은 주로 금속 원소이지만, 질소, 산소, 수소, 실리콘, 및 탄소와 같은 다른 원소 성분들의 소수 농도들을 포함할 수 있다. 노출된 "금속"은 금속 원소로 구성될 수 있거나, 또는 본질적으로 금속 원소로 구성될 수 있다. 패터닝된 기판의 노출된 "금속 질화물"은 주로 질소 및 금속 원소이지만, 산소, 수소, 실리콘, 및 탄소와 같은 다른 원소 성분들의 소수 농도들을 포함할 수 있다. 노출된 "금속 질화물"은 질소 및 금속 원소로 구성될 수 있거나, 또는 본질적으로 질소 및 금속 원소로 구성될 수 있다. 본원에서 설명되는 방법들에 따라 프로세싱될 수 있는 층들의 다른 예들은, 티타늄 산화물, 알루미늄 산화물, 지르코늄 산화물, 티타늄-도핑된 실리콘 산화물, 및 하프늄 산화물을 포함한다.
[0078] 패터닝된 기판의 노출된 "실리콘" 또는 "폴리실리콘"은 주로 Si이지만, 질소, 산소, 수소, 및 탄소와 같은 다른 원소 성분들의 소수 농도들을 포함할 수 있다. 노출된 "실리콘" 또는 "폴리실리콘"은 실리콘으로 구성될 수 있거나, 또는 본질적으로 실리콘으로 구성될 수 있다. 패터닝된 기판의 노출된 "실리콘 질화물"은 주로 실리콘 및 질소이지만, 산소, 수소, 및 탄소와 같은 다른 원소 성분들의 소수 농도들을 포함할 수 있다. "노출된 실리콘 질화물"은 실리콘 및 질소로 구성될 수 있거나, 또는 본질적으로 실리콘 및 질소로 구성될 수 있다. 패터닝된 기판의 노출된 "실리콘 산화물"은 주로 SiO2이지만, 다른 원소 성분들(예컨대, 질소, 수소, 탄소)의 소수 농도들을 포함할 수 있다. 몇몇 실시예들에서, 본원에서 개시되는 방법들을 사용하여 에칭되는 실리콘 산화물 구역들은 본질적으로 실리콘 및 산소로 구성된다.
[0079] 본원에서 설명되는 캐리어 가스들은 비활성 가스들일 수 있다. "비활성 가스"라는 문구는, 층 내로 혼합되거나(incorporated) 또는 에칭하는 경우에, 화학 결합들을 형성하지 않는 임의의 가스를 지칭한다. 예시적인 비활성 가스들은 노블(noble) 가스들을 포함하지만, (전형적으로) 미량(trace amounts)이 층에 트래핑되는(trapped) 경우에 화학 결합들이 형성되지 않는 한 다른 가스들을 포함할 수 있다.
[0080] 갭은 임의의 수평 종횡비를 갖는 에칭된 기하형상이다. 표면 위에서 보면, 갭들은 원형, 타원형, 다각형, 직사각형, 또는 다양한 다른 형상들로 나타날 수 있다. "트렌치"는 긴 갭이다. 트렌치는, 종횡비가 모우트(moat)의 폭에 의해 제산된 모우트의 길이 또는 둘레인, 재료의 아일랜드(island) 주위의 모우트의 형상일 수 있다. "비아"는, 거의 유니티(unity)인, 위에서 볼 때, 수평 종횡비를 갖는 짧은 갭이다. 비아는 원형, 약간 타원형, 다각형, 또는 약간 직사각형으로 나타날 수 있다. 비아는 수직 전기 연결을 형성하기 위해 금속으로 충전될 수 있거나 또는 충전되지 않을 수 있다.
[0081] 수개의 실시예들이 개시되었지만, 개시된 실시예들의 사상을 벗어나지 않고, 다양한 변형들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것이 당업자에 의해 인지될 것이다. 부가적으로, 개시된 실시예들을 불필요하게 불명료히 하는 것을 방지하기 위해서, 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 따라서, 위의 설명은 청구항들의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0082] 수치 범위가 주어진 경우, 그러한 수치 범위의 상한들과 하한들 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않는 한 하한의 단위의 소수점 이하 추가 한 자리까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 값과 그러한 명시된 범위내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상한들과 하한들은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상한과 하한 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지 그러한 소범위에서 제외되든지 간에, 임의의 한계값이 명시된 범위에서 구체적으로 제외된 것이 아닌 한, 또한, 개시된 실시예들에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0083] 본원 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들("a", "an" 및 "the")은 문맥상 달리 명백히 표시되어 있지 않는 한 복수의 지시대상들을 포함한다. 따라서, 예컨대, "프로세스(a process)"라는 언급은 복수의 그러한 프로세스들을 포함하며, "상기 유전체 재료(the dielectric material)"라는 언급은 당업자에게 알려진 하나 또는 그 초과의 유전체 재료들 및 그 등가물들에 대한 언급을 포함하며, 기타의 경우도 유사하다.
[0084] 또한, 본 명세서 및 다음의 청구항들에서 사용되는 경우에, 포함("comprise," "comprising," "include," "including," 및 "includes")이라는 단어들은, 언급된 피처들, 정수들, 컴포넌트들, 또는 단계들의 존재를 특정하도록 의도되지만, 이들은 하나 또는 그 초과의 다른 피처들, 정수들, 컴포넌트들, 단계들, 행위들, 또는 그룹들의 존재 또는 부가를 배제하는 것은 아니다.

Claims (17)

  1. 기판 상에 층을 형성하기 위한 방법으로서,
    상기 기판을 기판 프로세싱 챔버의 기판 프로세싱 영역 내에 배치하는 단계;
    액체 전구체를 에어로졸 생성기 내에 배치하는 단계;
    에어로졸 액적들을 생성하기 위해 캐리어 가스를 상기 에어로졸 생성기 내로 유동시키는 단계;
    상기 에어로졸 액적들을 상단 전극 내의 구멍들을 통해, 상기 상단 전극 아래의 전기장을 통해, 그리고 그 후 바닥 전극 내의 구멍들을 통해 아래로 통과시키는 단계 ― 상기 에어로졸 액적들은 대전되지 않음 ―;
    상기 상단 전극과 상기 바닥 전극 사이에 전압을 인가함으로써 상기 에어로졸 액적들에 상기 전기장을 인가하는 단계;
    상기 에어로졸 액적들을 상기 바닥 전극 내의 구멍들을 통해 상기 기판 프로세싱 영역 내로 유동시키는 단계; 및
    상기 에어로졸 액적들로부터 상기 기판 상의 층을 형성하는 단계
    를 포함하는,
    기판 상에 층을 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 층은 자기-조립 단분자층들(SAM)인,
    기판 상에 층을 형성하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 자기-조립 단분자층은 상기 기판의 노출된 유전체 부분들이 아닌 상기 기판의 노출된 구리 부분들 상에 선택적으로 형성되고, 상기 방법은 상기 자기-조립 단분자층에 의해 차단된 노출된 구리 부분들이 아닌 노출된 유전체 부분들 상에 선택적으로 증착된 유전체를 형성하는 단계를 더 포함하는,
    기판 상에 층을 형성하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 선택적으로 증착된 유전체는 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물, 또는 티타늄-도핑된 실리콘 산화물 중 하나인,
    기판 상에 층을 형성하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 액체 전구체는 옥틸포스폰 산(CH3(CH2)6CH2-P(O)(OH)2), 퍼플루오로옥틸포스폰 산(CF3(CF2)5CH2-CH2-P(O)(OH)2), 옥타데실포스폰 산(CH3(CH2)16CH2-P(O)(OH)2), 데실 포스폰 산, 메시틸 포스폰 산, 시클로헥실 포스폰 산, 헥실 포스폰 산, 또는 부틸 포스폰 산 중 하나 또는 그 초과를 포함하는,
    기판 상에 층을 형성하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 층은 II-VI 반도체 또는 III-V 반도체 중 하나인,
    기판 상에 층을 형성하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 층은 붕소 질화물, 알루미늄 질화물, 갈륨 비소, 갈륨 인, 인듐 비소, 또는 안티몬화 인듐 중 하나인,
    기판 상에 층을 형성하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 층은 금속-산화물인,
    기판 상에 층을 형성하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 층은 산소 및 금속 원소로 구성되는,
    기판 상에 층을 형성하기 위한 방법.
  10. 제 1 항에 있어서,
    상기 전기장은 기판을 향하여 포인팅되는 전기장을 갖는 DC 전기장인,
    기판 상에 층을 형성하기 위한 방법.
  11. 제 1 항에 있어서,
    상기 층 상에 단분자층을 형성하기 위해 제 2 전구체를 상기 기판 프로세싱 영역 내로 유동시키는 단계를 더 포함하는,
    기판 상에 층을 형성하기 위한 방법.
  12. 기판 상의 층을 프로세싱하기 위한 방법으로서,
    상기 기판을 기판 프로세싱 챔버의 기판 프로세싱 영역 내에 배치하는 단계;
    에어로졸 생성기 내에 전구체 용액을 형성하기 위해 용제 내에 고체 전구체를 용해시키는 단계;
    에어로졸 액적들을 생성하기 위해 캐리어 가스를 상기 에어로졸 생성기 내로 유동시키는 단계;
    상기 에어로졸 액적들을 상단 전극 내의 구멍들을 통해, 상기 상단 전극 아래의 전기장을 통해, 그리고 그 후 바닥 전극 내의 구멍들을 통해 아래로 통과시키는 단계 ― 상기 에어로졸 액적들은 대전되지 않음 ―;
    상기 상단 전극과 상기 바닥 전극 사이에 전압을 인가함으로써 상기 에어로졸 액적들에 상기 전기장을 인가하는 단계;
    상기 에어로졸 액적들을 상기 바닥 전극 내의 구멍들을 통해 상기 기판 프로세싱 영역 내로 유동시키는 단계; 및
    상기 에어로졸 액적들과의 화학 반응에 의해 상기 기판 상의 층을 에칭하는 단계
    를 포함하는,
    기판 상의 층을 프로세싱하기 위한 방법.
  13. 제 12 항에 있어서,
    상기 층은 두 개의 원소들로 구성되는,
    기판 상의 층을 프로세싱하기 위한 방법.
  14. 제 12 항에 있어서,
    상기 층에서 하나의 단분자층을 제거하기 위해 제 2 전구체를 상기 기판 프로세싱 영역 내로 유동시키는 단계를 더 포함하는,
    기판 상의 층을 프로세싱하기 위한 방법.
  15. 제 12 항에 있어서,
    상기 전기장은 기판을 향하여 포인팅되는 전기장을 갖는 DC 전기장인,
    기판 상의 층을 프로세싱하기 위한 방법.
  16. 제 12 항에 있어서,
    상기 전기장은 500 V/cm 내지 20,000 V/cm의 크기를 가지는,
    기판 상의 층을 프로세싱하기 위한 방법.
  17. 제 12 항에 있어서,
    상기 에어로졸 액적들은 3 nm 내지 75 nm의 직경을 가지는,
    기판 상의 층을 프로세싱하기 위한 방법.
KR1020210029456A 2015-11-16 2021-03-05 저 증기압 에어로졸-보조 cvd KR102392620B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562255644P 2015-11-16 2015-11-16
US62/255,644 2015-11-16
US15/045,081 US10163629B2 (en) 2015-11-16 2016-02-16 Low vapor pressure aerosol-assisted CVD
US15/045,081 2016-02-16
US15/286,234 US10273577B2 (en) 2015-11-16 2016-10-05 Low vapor pressure aerosol-assisted CVD
US15/286,234 2016-10-05
KR2020160006227U KR20170002095U (ko) 2015-11-16 2016-10-26 저 증기압 에어로졸-보조 cvd

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR2020160006227U Division KR20170002095U (ko) 2015-11-16 2016-10-26 저 증기압 에어로졸-보조 cvd

Publications (2)

Publication Number Publication Date
KR20210028632A true KR20210028632A (ko) 2021-03-12
KR102392620B1 KR102392620B1 (ko) 2022-04-28

Family

ID=57709288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210029456A KR102392620B1 (ko) 2015-11-16 2021-03-05 저 증기압 에어로졸-보조 cvd

Country Status (3)

Country Link
JP (1) JP3208344U (ko)
KR (1) KR102392620B1 (ko)
TW (1) TWI745311B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739984B (zh) * 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
JP7126107B2 (ja) * 2017-02-28 2022-08-26 株式会社Flosfia 成膜方法
US10017856B1 (en) 2017-04-17 2018-07-10 Applied Materials, Inc. Flowable gapfill using solvents
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
TWI834553B (zh) * 2023-05-12 2024-03-01 國立清華大學 氣溶膠沉積設備

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002535482A (ja) * 1999-01-15 2002-10-22 インペリアル カレッジ オブ サイエンス， テクノロジー アンド メディシン 物質製造
EP1357576A2 (en) * 2002-04-22 2003-10-29 Nisshinbo Industries, Inc. Highly heat-resistant plasma etching electrode and dry etching device including the same
JP4254238B2 (ja) * 2000-12-22 2009-04-15 セイコーエプソン株式会社 パターン形成方法および装置
KR20140068014A (ko) * 2011-09-01 2014-06-05 멤스스타 리미티드 장치 상에 코팅을 증착하기 위한 개선된 증착 기술
KR20140104028A (ko) * 2011-12-16 2014-08-27 클라리언트 파이넌스 (비브이아이)리미티드 디알킬포스핀산과 알킬포스폰산의 혼합물, 이의 제조 방법 및 이의 용도

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349668B1 (en) * 1998-04-27 2002-02-26 Msp Corporation Method and apparatus for thin film deposition on large area substrates
US10273577B2 (en) * 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002535482A (ja) * 1999-01-15 2002-10-22 インペリアル カレッジ オブ サイエンス， テクノロジー アンド メディシン 物質製造
JP4254238B2 (ja) * 2000-12-22 2009-04-15 セイコーエプソン株式会社 パターン形成方法および装置
EP1357576A2 (en) * 2002-04-22 2003-10-29 Nisshinbo Industries, Inc. Highly heat-resistant plasma etching electrode and dry etching device including the same
KR20140068014A (ko) * 2011-09-01 2014-06-05 멤스스타 리미티드 장치 상에 코팅을 증착하기 위한 개선된 증착 기술
KR20140104028A (ko) * 2011-12-16 2014-08-27 클라리언트 파이넌스 (비브이아이)리미티드 디알킬포스핀산과 알킬포스폰산의 혼합물, 이의 제조 방법 및 이의 용도

Also Published As

Publication number Publication date
JP3208344U (ja) 2017-01-05
TWI745311B (zh) 2021-11-11
KR102392620B1 (ko) 2022-04-28
TW201728778A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
KR102523592B1 (ko) 저 증기압 에어로졸-보조 cvd
US10163629B2 (en) Low vapor pressure aerosol-assisted CVD
KR102392620B1 (ko) 저 증기압 에어로졸-보조 cvd
US10280507B2 (en) Flowable gapfill using solvents
KR102513600B1 (ko) 산화물 박막의 증착
JP6997237B2 (ja) ３ｄ ｎａｎｄフラッシュメモリを製造する方法
US9721789B1 (en) Saving ion-damaged spacers
TWI765861B (zh) 用於原位清洗銅表面以及沉積與移除自組裝單層的方法與設備
KR102644442B1 (ko) 고 종횡비 실린더 에칭을 위해 금속-함유 측벽 패시베이션을 증착하기 위한 기법
US9478434B2 (en) Chlorine-based hardmask removal
US11066747B2 (en) Chemical delivery chamber for self-assembled monolayer processes
KR20170028259A (ko) 고종횡비 유전체 에칭을 위한 마스크 축소층
WO2020101974A1 (en) Peald processes using ruthenium precursor
CN116508146A (zh) 低电阻栅极氧化物金属化衬里
KR20220084153A (ko) SIO2:SINx 에칭 선택도를 향상시키기 위한 선택적 부착
CN109923660B (zh) 高压退火及降低湿蚀刻速率
WO2018195408A1 (en) Self-aligned via process flow
US10256112B1 (en) Selective tungsten removal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant