KR20210021199A - Variable low resistance area based electronic device and controlling thereof - Google Patents

Variable low resistance area based electronic device and controlling thereof Download PDF

Info

Publication number
KR20210021199A
KR20210021199A KR1020190099831A KR20190099831A KR20210021199A KR 20210021199 A KR20210021199 A KR 20210021199A KR 1020190099831 A KR1020190099831 A KR 1020190099831A KR 20190099831 A KR20190099831 A KR 20190099831A KR 20210021199 A KR20210021199 A KR 20210021199A
Authority
KR
South Korea
Prior art keywords
electrode
region
active layer
polarization
electrodes
Prior art date
Application number
KR1020190099831A
Other languages
Korean (ko)
Other versions
KR102246248B1 (en
Inventor
손종화
손종역
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020190099831A priority Critical patent/KR102246248B1/en
Publication of KR20210021199A publication Critical patent/KR20210021199A/en
Priority to KR1020210052637A priority patent/KR102642562B1/en
Application granted granted Critical
Publication of KR102246248B1 publication Critical patent/KR102246248B1/en

Links

Images

Classifications

    • H01L45/122
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H01L45/1253
    • H01L45/147
    • H01L45/149
    • H01L45/16
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Provided are a variable low resistance area-based electronic element and a controlling method thereof, which have improved electrical properties, and are easily applied to various uses. According to one embodiment of the present invention, the variable low resistance area-based electronic element includes: a first electrode set including a plurality of first electrodes spaced apart from each other; a second electrode spaced apart from the first electrodes, and including an area overlapping the first electrodes; a first active layer formed between the first electrode set and the second electrode, and including a spontaneous polarization material; at least one first variable low resistance area including an area corresponding to a boundary of a polarization area formed in the first active layer and having a lower electrical resistance than other adjacent areas by applying an electric field to the first active layer through the first electrode set; a third electrode set spaced apart from the second electrode, including an area overlapping the second electrode, and including a plurality of third electrodes spaced apart from each other; a second active layer formed between the second electrode and the third electrode set, and including a spontaneous polarization material; and at least one second variable low resistance area including an area corresponding to a boundary of a polarization area formed in the second active layer and having a lower electrical resistance than other adjacent areas by applying an electric field to the second active layer through the third electrode set.

Description

변동 저저항 영역 기반 전자 소자 및 이의 제어 방법{Variable low resistance area based electronic device and controlling thereof} Variable low resistance area based electronic device and controlling method thereof

본 발명은 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to an electronic device using a variable low resistance region and a control method thereof.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.As technology advances and interest in the convenience of people's life increases, attempts to develop various electronic products are becoming more active.

또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely.

이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.Such electronic products include various electrical devices, for example, CPU, memory, and various other electrical devices. These devices may include various types of electric circuits.

예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields, such as home sensor devices for IoT and bioelectronic devices for ergonomics, as well as computers and smartphones.

한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.On the other hand, according to the recent speed of technological development and the rapid improvement of the living standards of users, the use and application fields of such electric devices rapidly increase, and the demand thereof is also increasing accordingly.

이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there is a limit to implementing and controlling electronic circuits that are easily and quickly applied to various electric devices that are commonly used.

한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. On the other hand, memory devices, particularly nonvolatile memory devices, are widely used as information storage and/or processing devices of various electronic devices such as cameras and communication devices as well as computers.

이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.In particular, many developments have been made in terms of the life and speed of such a memory device. Most of the problems are in securing the life and speed of the memory, but there is a limitation in implementing a memory device with improved memory life.

본 발명은 전기적 특성이 향상되고 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법을 제공할 수 있다. The present invention can provide an electronic device based on a variable low-resistance region and a method for controlling the same, which has improved electrical characteristics and can be easily applied to various uses.

본 발명의 일 실시예는 서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 제2 전극, 상기 제1 전극 세트와 상기 제2 전극의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제1 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 제1 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제1 변동 저저항 영역, 상기 제2 전극과 이격되고 상기 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트, 상기 제2 전극과 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층 및 상기 제3 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 제2 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제2 변동 저저항 영역을 포함하는 변동 저저항 영역 기반 전자 소자를 개시한다. An embodiment of the present invention is a first electrode set having a plurality of first electrodes disposed to be spaced apart from each other, and a second electrode formed to include a region spaced apart from the plurality of first electrodes and overlapping the plurality of first electrodes , A first active layer formed between the first electrode set and the second electrode and including a spontaneous polarization material, polarization formed in the first active layer by applying an electric field to the first active layer through the first electrode set At least one first fluctuating low-resistance region including a region corresponding to the boundary of the region and having a lower electrical resistance than other adjacent regions, a plurality of regions spaced apart from the second electrode and disposed to be spaced apart from each other with regions overlapping the second electrode A third electrode set having a third electrode of, a second active layer formed between the second electrode and the third electrode set and including a spontaneously polarizable material, and an electric field in the second active layer through the third electrode set An electronic device based on a variable low-resistance region including at least one second variable low-resistance region corresponding to a boundary of a polarization region formed in the second active layer and having an electrical resistance lower than that of other adjacent regions by applying is disclosed.

본 실시예에 있어서, 상기 제1 전극 세트의 복수의 제1 전극 중 적어도 어느 하나는 상기 제2 3 전극 세트의 복수의 제2 3 전극 중 적어도 어느 하나와 전기적으로 연결되도록 형성될 수 있다.In this embodiment, at least one of the plurality of first electrodes of the first electrode set may be formed to be electrically connected to at least one of the plurality of second third electrodes of the second third electrode set.

본 실시예에 있어서, 상기 제1 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함할 수 있다.In this embodiment, the first fluctuation low resistance region may include one formed to contact the second electrode.

본 실시예에 있어서, 상기 제2 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함할 수 있다. In the present embodiment, the second variable low resistance region may include one formed to be in contact with the second electrode.

본 발명의 다른 실시예는 서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 제2 전극, 상기 제1 전극 세트와 상기 제2 전극의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제2 전극과 이격되고 상기 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트 및 상기 제2 전극과 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층을 포함하는 변동 저저항 영역 기반 전자 소자에 대하여, 상기 제1 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제1 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제1 변동 저저항 영역을 통하여 상기 제1 전극 세트 및 상기 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함할 수 있다.In another embodiment of the present invention, a first electrode set having a plurality of first electrodes disposed to be spaced apart from each other, a second electrode formed to include a region spaced apart from the plurality of first electrodes and overlapping the plurality of first electrodes , A first active layer formed between the first electrode set and the second electrode and comprising a spontaneous polarization material, a plurality of first active layers spaced apart from the second electrode and disposed to be spaced apart from each other having a region overlapping the second electrode With respect to a variable low-resistance region-based electronic device comprising a third electrode set having a third electrode of and a second active layer formed between the second electrode and the third electrode set and comprising a spontaneously polarizable material, the Forming a polarized region of the active layer by applying an electric field to the first active layer through a first electrode set, and a first variable low resistance including a region having a lower electrical resistance than other adjacent regions corresponding to the boundary of the polarized region The step of forming a region may include forming a current flow between the first electrode set and the second electrode through the first variable low resistance region.

본 실시예에 있어서 상기 제3 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제2 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제2 변동 저저항 영역을 통하여 상기 제3 전극 세트 및 상기 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함할 수 있다.In the present embodiment, the step of forming a polarized region of the active layer by applying an electric field to the second active layer through the third electrode set, and a region having a lower electrical resistance than other adjacent regions corresponding to the boundary of the polarized region. Forming a second variable low resistance region to form a current flow between the third electrode set and the second electrode through the second variable low resistance region.

본 실시예에 있어서 상기 제1 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함할 수 있다.In the present embodiment, the first fluctuation low resistance region may include one formed to contact the second electrode.

본 실시예에 있어서 상기 제2 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함할 수 있다.In the present embodiment, the second variable low-resistance region may include one formed to be in contact with the second electrode.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features, and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명에 관한 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있고, 전기적 특성이 향상된 전자 소자를 구현할 수 있고, 정밀한 제어가 가능한 전자 소자를 구현할 수 있다.The electronic device using the variable low resistance region and the control method thereof according to the present invention can be easily applied to a variety of applications, can implement an electronic device with improved electrical characteristics, and can implement an electronic device capable of precise control.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 일 구조의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 구조의 제어 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 다른 구조의 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다.
도 7a 내지 도 7d는 도 5의 구조의 제어 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 개략적인 평면도이다.
도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 10 내지 도 14는 도 8의 구조의 동작을 설명하기 위한 도면들이다.
도 15와 도 16은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 단면도이다.
도 17은 도 15의 구조의 다른 예를 개략적으로 도시한 단면도이다.
도 18은 도 15의 구조의 또 다른 예를 개략적으로 도시한 단면도이다.
도 19는 도 15의 구조의 또 다른 예를 개략적으로 도시한 단면도이다.
도 20은 도 15의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 21은 도 15의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 22는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 23은 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 24는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 25는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 26은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 27은 도 26의 K 방향에서 본 개략적인 부분 평면도이다.
도 28은 도 25 및 도 26의 L 방향에서 본 개략적인 측면도이다.
도 29 및 도 30은 도 26의 전자 소자의 변형예를 도시한 도면이다.
도 31은 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 32는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
1 is a schematic plan view of an exemplary structure shown to describe an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.
3 is an enlarged view of K of FIG. 2.
4A to 4C are diagrams for explaining a method of controlling the structure of FIG. 1.
5 is a schematic plan view of another exemplary structure shown to describe an electronic device according to an embodiment of the present invention.
6 is a cross-sectional view taken along the line VI-VI of FIG. 5.
7A to 7D are views for explaining a method of controlling the structure of FIG. 5.
8 is a schematic plan view of another exemplary structure illustrated to describe an electronic device according to an embodiment of the present invention.
9 is a cross-sectional view taken along line II-II of FIG. 8.
10 to 14 are diagrams for explaining the operation of the structure of FIG. 8.
15 and 16 are cross-sectional views of another exemplary structure illustrating an electronic device according to an embodiment of the present invention.
17 is a cross-sectional view schematically showing another example of the structure of FIG. 15.
18 is a cross-sectional view schematically showing another example of the structure of FIG. 15.
19 is a cross-sectional view schematically showing another example of the structure of FIG. 15.
FIG. 20 is a schematic cross-sectional view illustrating an example of a section II′ of FIG. 15.
FIG. 21 is a cross-sectional view schematically illustrating another example of the section II′ of FIG. 15.
22 is a cross-sectional view schematically illustrating another example of the cross-section II′ of FIG. 15.
FIG. 23 is a cross-sectional view schematically illustrating another example of the section II′ of FIG. 15.
FIG. 24 is a schematic cross-sectional view illustrating another example of the cross-section II′ of FIG. 15.
FIG. 25 is a cross-sectional view schematically illustrating another example of the section II′ of FIG. 15.
26 is a schematic cross-sectional view showing an electronic device according to an embodiment of the present invention.
FIG. 27 is a schematic partial plan view of FIG. 26 in the direction K.
FIG. 28 is a schematic side view of FIGS. 25 and 26 viewed from the L direction.
29 and 30 are diagrams illustrating a modified example of the electronic device of FIG. 26.
31 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.
32 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to embodiments of the present invention shown in the accompanying drawings.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments are illustrated in the drawings and will be described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them will be apparent with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding constituent elements are assigned the same reference numerals, and redundant descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are not used in a limiting meaning, but for the purpose of distinguishing one component from another component.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly indicates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or elements described in the specification are present, and do not preclude the possibility of adding one or more other features or elements in advance.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, components may be exaggerated or reduced in size for convenience of description. For example, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, and the present invention is not necessarily limited to what is shown.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, y-axis, and z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. When a certain embodiment can be implemented differently, a specific process order may be performed differently from the described order. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the described order.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 일 구조의 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 2의 K의 확대도이다.1 is a schematic plan view of an exemplary structure shown to describe an electronic device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and FIG. 3 is It is an enlarged view of K of 2.

도 1 및 도 2를 참조하면 본 실시예의 전자 소자를 설명하기 위한 전자 소자(10)는 활성층(11), 인가 전극(12), 변동 저저항 영역(VL)을 포함할 수 있다.Referring to FIGS. 1 and 2, the electronic device 10 for describing the electronic device of the present embodiment may include an active layer 11, an application electrode 12, and a variable low resistance region VL.

활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 11 may include a spontaneous polarization material. For example, the active layer 11 may include an insulating material and may include a ferroelectric material. That is, the active layer 11 may include a material having spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 11 may comprise a perovskite-based material, for example, it may include BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. In addition, as another example, the active layer 11 has an ABX3 structure, where A may include one or more materials selected from inorganic materials such as Cs, Ru, etc., capable of forming a CnH2n+1 alkyl group, and a perovskite solar cell structure, and B May include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 11 may be formed by using various other ferroelectric materials, descriptions of all examples thereof will be omitted. In addition, when the active layer 11 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 11 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. In addition, the active layer 11 can maintain a polarized state even when the applied electric field is removed.

인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(11)에 인가할 수 있다.The application electrode 12 may be formed to apply an electric field to the active layer 11, and for example, a voltage may be applied to the active layer 11.

선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.As an alternative embodiment, the application electrode 12 may be formed to come into contact with the upper surface of the active layer 11.

또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the application electrode 12 may be formed to apply voltages of various sizes to the active layer 11 and to control the time of application of the voltage.

선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.As an alternative embodiment, the application electrode 12 may be a gate electrode.

예를들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 12 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있다.The application electrode 12 may include various materials, and may include a material having high electrical conductivity. For example, the application electrode 12 may be formed using various metals.

예를들면 인가 전극(12)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 12 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials, or may be formed using a nitride of these materials.

또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.In addition, as an optional embodiment, the application electrode 12 may include a laminate structure.

도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.Although not shown, as an alternative embodiment, one or more insulating layers may be further disposed between the application electrode 12 and the active layer 11.

변동 저저항 영역(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형을 갖는 전류의 패쓰로 형성될 수 있다.The fluctuation low resistance region VL is a region formed in the active layer 11 and is a region through which current can flow, and may be formed as a path of a current having a linear shape around the application electrode 12 as shown in FIG. 1. have.

구체적으로 변동 저저항 영역(VL)은 활성층(11)의 영역 중 변동 저저항 영역(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the low-variable resistance region VL is a region in which electrical resistance is lower than that of other regions adjacent to the low-variable resistance region VL among the regions of the active layer 11.

또한, 인가 전극(12)을 통한 변동 저저항 영역(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 영역(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the variable low resistance region VL through the application electrode 12, even if the electric field through the application electrode 12 is removed, for example, even if the voltage is removed, the polarization state of the active layer 11 is Since it is maintained, the fluctuation low resistance region VL is maintained, and a state in which a path of current is formed can be maintained.

이를 통하여 다양한 전자 회로를 구성할 수 있다.Through this, various electronic circuits can be configured.

변동 저저항 영역(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(11)의 전체의 두께에 대응될 수 있다.The variable low resistance region VL has a height HVL, and this height HVL may correspond to the overall thickness of the active layer 11.

이러한 변동 저저항 영역(VL)은 높이(HVL)는 인가 전극(12)을 통한 전기장의 가할 때 전기장의 세기, 예를들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다는 클 수 있다.The height HVL of the variable low resistance region VL may be proportional to the strength of the electric field, for example, the magnitude of the voltage when the electric field is applied through the application electrode 12. At least, the magnitude of the electric field may be larger than the inherent anti-electric field of the active layer 11.

변동 저저항 영역(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를들면 생성, 소멸 또는 이동할 수 있다.The variable low resistance region VL is a region formed when a voltage is applied to the active layer 11 through the application electrode 12, and can be changed, for example, created, destroyed, or moved through the control of the application electrode 12. .

활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11F)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제1 분극 영역(11F)의 경계에 형성될 수 있다.The active layer 11 may include a first polarization region 11F having a first polarization direction, and the variable low resistance region VL may be formed at the boundary of the first polarization region 11F.

또한, 제1 분극 영역(11F)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(11R)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, a second polarization region 11R having a second polarization direction may be included so as to be adjacent to the first polarization region 11F, and the variable low resistance region VL is at the boundary of the second polarization region 11R. Can be formed. The second direction may be at least a different direction from the first direction, and may be, for example, a direction opposite to the first direction.

예를들면 변동 저저항 영역(VL)은 제1 분극 영역(11F)과 제2 분극 영역(11R)의 사이에 형성될 수 있다. 이를 통하여 변동 저저항 영역(VL)을 중심으로 제1 방향(예를들면 도 2를 기준으로 아래로부터 위를 향하는 방향)의 분극 방향을 갖는 제1 분극 영역(11F) 및 상기 제1 방향과 반대 방향(예를들면 도 2를 기준으로 위로부터 아래를 향하는 방향)의 분극 방향을 갖는 제2 분극 영역(11R)이 구별되도록 배치될 수 있다.For example, the variable low resistance region VL may be formed between the first polarization region 11F and the second polarization region 11R. Through this, a first polarization region 11F having a polarization direction in a first direction (e.g., from bottom to top based on FIG. 2) around the fluctuating low resistance region VL and opposite to the first direction. A second polarization region 11R having a polarization direction in a direction (eg, from top to bottom based on FIG. 2) may be disposed to be distinguished.

변동 저저항 영역(VL)은 일 방향의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 영역(VL)의 이동 거리에 비례할 수 있다.The variable low resistance region VL may have a width WVL in one direction, which may be proportional to the moving distance of the variable low resistance region VL.

또한, 이러한 폭(WVL)은 변동 저저항 영역(VL)으로 정의되는 평면상의 영역의 폭일 수 있고, 이는 제1 분극 영역(11F)의 폭에 대응한다고 할 수 있다.In addition, this width WVL may be the width of a planar area defined as the variable low resistance area VL, which can be said to correspond to the width of the first polarization area 11F.

또한, 변동 저저항 영역(VL)은 제1 분극 영역(11F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제1 분극 영역(11F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)를 가질 수 있다. In addition, the variable low resistance region VL may be formed to correspond to the entire side of the boundary line of the first polarization region 11F, and may have a thickness TVL1 in a direction away from the side surface of the first polarization region 11F. have.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an optional embodiment, the thickness TVL1 may be 0.1 to 0.3 nanometers.

도 4a 내지 도 4c는 도 1의 구조의 제어 방법을 설명하기 위한 도면이다. 4A to 4C are diagrams for explaining a method of controlling the structure of FIG. 1.

도 4a를 참조하면, 활성층(11)은 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.Referring to FIG. 4A, the active layer 11 may include a second polarization region 11R having a second polarization direction. As an alternative embodiment, a polarization state of the active layer 11 as shown in FIG. 4A may be formed by applying an initializing electric field through the application electrode 12.

그리고 나서 도 4b를 참조하면, 활성층(11)에 제1 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 인가 전극(12)과 중첩된 영역에 우선 제1 분극 영역(11F)이 형성될 수 있다. Then, referring to FIG. 4B, a first polarization region 11F is formed in the active layer 11. As a specific example, a first polarization region 11F may be first formed in a region overlapping the application electrode 12 so as to correspond to the width of the application electrode 12.

인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제1 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.It is larger than the anti-electric field of the active layer 11 through the application electrode 12, and has a size such that the height HVL of the first polarization region 11F can be formed to at least correspond to the entire thickness of the active layer 11 An electric field may be applied to the active layer 11.

이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제2 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제1 분극 영역(11F)으로 변하게 할 수 있다.The polarization direction of one region of the second polarization region 11R of the active layer 11 may be changed through the application of the electric field through the application electrode 12 to change the polarization direction to the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1km/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate in the height HVL direction of the first polarization region 11F may be very fast, for example, it may grow at a rate of 1 km/sec (second).

그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제1 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 제2 분극 영역(11R)의 영역을 점진적으로 제1 분극 영역(11F)으로 변환할 수 있다.Then, if the electric field through the applied electrode 12 is continuously maintained, that is, over time, the first polarization region 11F moves in the horizontal direction (H), that is, in a direction orthogonal to the height (HVL), and its size increases. I can. That is, the area of the second polarization area 11R may be gradually converted into the first polarization area 11F.

선택적 실시예로서 제1 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the first polarization region 11F in the horizontal direction H may be very fast, for example, it may grow at a rate of 1 m/sec (second).

이를 통하여 변동 저저항 영역(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를들면 변동 저저항 영역(VL)의 폭이고 제1 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.Through this, the size of the variable low resistance region VL can be controlled, for example, the width of the variable low resistance region VL and corresponding to the growth distance of the first polarization region 11F, so the growth speed and electric field It can be proportional to the holding time. For example, the growth distance may be proportional to the product of the growth speed and the duration of the electric field.

또한, 제1 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.Further, the growth speed of the first polarized region 11F may be proportional to the sum of the growth speed in the height HVL direction and the growth speed in the horizontal direction H.

그러므로 변동 저저항 영역(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.Therefore, the size of the fluctuating low resistance region VL can be adjusted as desired by controlling the electric field holding time.

구체적으로 도 4c에 도시한 것과 같이 제1 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 영역(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.Specifically, as shown in FIG. 4C, the first polarization region 11F spreads and increases, and accordingly, the fluctuation low resistance region VL can also move in a direction away from the application electrode 12.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through the application electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and at the boundary between the first polarization region and the second polarization region. A corresponding fluctuation low resistance region can be formed. Such a low-variable resistance region is a region having a low resistance and a region having a reduced resistance, and can be a path of current, so that an electronic circuit can be easily formed.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를들면 전압의 크기를 제어하여 변동 저저항 영역의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.In addition, in this embodiment, by controlling the magnitude of the electric field through the applied electrode, for example, by controlling the magnitude of the voltage, the height of the fluctuating low-resistance region can be determined, and specifically, the height corresponding to the total thickness of the active layer is controlled can do.

또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 영역의 크기, 예를들면 폭을 결정할 수 있다. 이러한 변동 저저항 영역의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.In addition, it is possible to determine the size, for example, the width of the variable low resistance region by controlling the time to maintain the electric field through the applied electrode. The size of the path of the current flow can be easily controlled through the control of the size of the fluctuation low resistance region.

또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 영역은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.In addition, even if the electric field through the applied electrode is removed, the polarization state of the polarized region is maintained, so the path of the current can be easily maintained. When the polarization region is expanded by continuously maintaining the electric field through the applied electrode, the already formed fluctuation is reduced. In the resistance region, resistance may be lowered so that current does not flow.

이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.Through this, it is possible to control the dissipation of the current path, and as a result, it is possible to easily control the flow of the current.

본 실시예의 구조를 다양한 용도에 사용할 수 있고, 예를들면 변동 저저항 영역에 접하도록 하나 이상의 전극을 연결할 수 있다.The structure of this embodiment can be used for various purposes, for example, one or more electrodes can be connected so as to contact a variable low resistance region.

도 5는 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 다른 구조의 개략적인 평면도이다.5 is a schematic plan view of another exemplary structure shown to describe an electronic device according to an embodiment of the present invention.

도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5.

도 5 및 도 6을 참조하면 본 실시예의 전자 소자를 설명하기 위한 전자 소자(20)는 활성층(21), 인가 전극(22), 변동 저저항 영역(VL1, VL2, VL3)을 포함할 수 있다.5 and 6, the electronic device 20 for describing the electronic device of the present embodiment may include an active layer 21, an application electrode 22, and variable low resistance regions VL1, VL2, and VL3. .

활성층(21)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(21)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(21)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 21 may include a spontaneous polarization material. For example, the active layer 21 may include an insulating material and may include a ferroelectric material. That is, the active layer 21 may include a material having spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(21)은 페로브스카이트 계열 물질을 포함할 수 있고, 구체적 설명은 전술한 실시예와 동일하므로 생략한다.As an optional embodiment, the active layer 21 may include a perovskite-based material, and a detailed description thereof will be omitted since it is the same as the above-described embodiment.

인가 전극(22)은 활성층(21)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(21)에 인가할 수 있다. 구체적 내용은 전술한 실시예와 동일하므로 생략한다.The application electrode 22 may be formed to apply an electric field to the active layer 21, and for example, a voltage may be applied to the active layer 21. Details are the same as in the above-described embodiment, and thus will be omitted.

변동 저저항 영역(VL1, VL2, VL3)은 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 포함할 수 있다.The variable low resistance regions VL1, VL2, and VL3 may include a first variable low resistance region VL1, a second variable low resistance region VL2, and a third variable low resistance region VL3.

제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)보다 큰 폭을 가질 수 있다. 예를들면 제1 변동 저저항 영역(VL1)으로 둘러싸인 영역은 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역은 제3 변동 저저항 영역(VL3)으로 둘러싸인 영역보다 큰 폭을 가질 수 있다.The first fluctuating low resistance region VL1 may have a larger width than the second fluctuating low resistance region VL2, and the second fluctuating low resistance region VL2 may have a larger width than the third fluctuating low resistance region VL3. have. For example, the region surrounded by the first fluctuating low resistance region VL1 has a larger width than the region surrounded by the second fluctuation low resistance region VL2, and the region surrounded by the second fluctuation low resistance region VL2 has a third fluctuation. It may have a larger width than a region surrounded by the low resistance region VL3.

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)의 외곽에 배치되고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)의 외곽에 배치될 수 있다.As an optional embodiment, the first fluctuating low-resistance region VL1 is disposed outside the second fluctuating low-resistance region VL2, and the second fluctuating low-resistance region VL2 is the outer circumference of the third fluctuating low-resistance region VL3. Can be placed on

제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 선형을 갖는 전류의 패쓰로 형성될 수 있다.The first fluctuating low-resistance region VL1, the second fluctuating low-resistance region VL2, and the third fluctuating low-resistance region VL3 are regions formed in the active layer 21 and are regions through which current can flow, and have a linear current. It can be formed with a path of.

구체적으로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)의 영역 중 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the first fluctuating low-resistance region VL1, the second fluctuating low-resistance region VL2, and the third fluctuating low-resistance region VL3 are among the regions of the active layer 21. This is a region in which electrical resistance is lower than that of other regions adjacent to the second low fluctuation resistance region VL2 and the third low fluctuation resistance region VL3.

또한, 인가 전극(22)을 통한 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 형성한 후에, 인가 전극(22)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(21)의 분극 상태는 유지되므로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the first fluctuating low resistance region VL1, the second fluctuating low resistance region VL2, and the third fluctuating low resistance region VL3 through the application electrode 22, Since the polarization state of the active layer 21 is maintained even when the electric field is removed or voltage is removed, the first fluctuating low resistance region VL1, the second fluctuating low resistance region VL2, and the third fluctuating low resistance region (VL3) is maintained, and the state in which the path of the current is formed can be maintained.

이를 통하여 다양한 전자 회로를 구성할 수 있다. 예를들면 하나 이상의 데이터를 저장할 수 있는 메모리 소자의 적어도 일부를 구성할 수 있다.Through this, various electronic circuits can be configured. For example, at least a portion of a memory device capable of storing one or more data may be configured.

변동 저저항 영역(VL1, VL2, VL3)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(21)의 전체의 두께에 대응될 수 있다.The variable low resistance regions VL1, VL2, and VL3 have a height HVL, and this height HVL may correspond to the overall thickness of the active layer 21.

활성층(21)은 제1 분극 방향을 갖는 제1 분극 영역(21F1, 21F3)을 포함할 수 있고, 변동 저저항 영역(VL1, VL2, VL3)은 이러한 제1 분극 영역(21F1, 21F3)의 경계에 형성될 수 있다.The active layer 21 may include first polarization regions 21F1 and 21F3 having a first polarization direction, and the fluctuation low resistance regions VL1, VL2, and VL3 are the boundaries of these first polarization regions 21F1 and 21F3. Can be formed in

또한, 제1 분극 영역(21F1, 21F3)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(21R1, 21R2)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(21R1, 21R2)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, second polarization regions 21R1 and 21R2 having a second polarization direction may be included so as to be adjacent to the first polarization regions 21F1 and 21F3, and the variable low resistance region VL is the second polarization region 21R1. , 21R2). The second direction may be at least a different direction from the first direction, and may be, for example, a direction opposite to the first direction.

예를들면 제1 변동 저저항 영역(VL1)은 제1 분극 영역(21F1)과 제2 분극 영역(21R1)의 사이에 형성될 수 있다.For example, the first variable low resistance region VL1 may be formed between the first polarization region 21F1 and the second polarization region 21R1.

또한, 제2 변동 저저항 영역(VL2)은 제1 분극 영역(21F1)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.In addition, the second fluctuation low resistance region VL2 may be formed between the first polarization region 21F1 and the second polarization region 21R2.

또한 제3 변동 저저항 영역(VL3)은 제1 분극 영역(21F3)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.In addition, the third low-variation resistance region VL3 may be formed between the first polarization region 21F3 and the second polarization region 21R2.

도 7a 내지 도 7d는 도 5의 구조의 제어 방법을 설명하기 위한 도면이다.7A to 7D are views for explaining a method of controlling the structure of FIG. 5.

도 7a를 참조하면, 활성층(21)은 제2 분극 방향을 갖는 제2 분극 영역(21R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(22)을 통한 초기화 전기장을 인가하여 도 7a와 같은 활성층(21)의 분극 상태를 형성할 수 있다.Referring to FIG. 7A, the active layer 21 may include a second polarization region 21R having a second polarization direction. As an alternative embodiment, a polarization state of the active layer 21 as shown in FIG. 7A may be formed by applying an initializing electric field through the application electrode 22.

그리고 나서 도 7b를 참조하면, 활성층(21)에 제1 분극 영역(21F)이 형성된다. 구체적 예로서 인가 전극(22)의 폭에 대응하도록 인가 전극(22)과 중첩된 영역에 우선 제1 분극 영역(21F)이 형성된 후에 수평 방향으로 성장하여 도 7b와 같은 상태를 형성할 수 있다. 또한, 도 7a의 제1 분극 영역(21R)은 축소되어 도 7b와 같은 형태의 제1 분극 영역(21R1)으로 변할 수 있다.Then, referring to FIG. 7B, a first polarization region 21F is formed in the active layer 21. As a specific example, the first polarization region 21F is first formed in a region overlapping the application electrode 22 so as to correspond to the width of the application electrode 22 and then grows in a horizontal direction to form a state as shown in FIG. 7B. In addition, the first polarization region 21R of FIG. 7A may be reduced to change into the first polarization region 21R1 of FIG. 7B.

제1 분극 영역(21F)과 제2 분극 영역(21R1)의 사이에 제1 변동 저저항 영역(VL1)이 형성될 수 있다.A first low-variation resistance region VL1 may be formed between the first polarization region 21F and the second polarization region 21R1.

그리고 나서 도 7c를 참조하면 도 7b와 반대 방향의 전기장을 인가하여 제1 분극 영역(21F)의 일부의 영역의 분극 방향을 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)으로 변환할 수 있다. 예를들면 제1 분극 영역(21F)의 제1 분극 방향과 반대 방향인 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)이 형성될 수 있다.Then, referring to FIG. 7C, the polarization direction of a portion of the first polarization region 21F is converted into a second polarization region 21R2 having a polarization direction in the second direction by applying an electric field in the opposite direction to that of FIG. 7B. I can. For example, a second polarization region 21R2 having a polarization direction in a second direction opposite to the first polarization direction of the first polarization region 21F may be formed.

또한, 이를 통하여 도 7b의 제1 분극 영역(21F)은 크기가 축소되어 도 7c에 도시된 형태의 제1 분극 영역(21F1)로 변할 수 잇다.In addition, through this, the size of the first polarization region 21F of FIG. 7B may be reduced and may be changed to the first polarization region 21F1 of the shape shown in FIG. 7C.

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F1)의 사이에 제2 변동 저저항 영역(VL2)이 형성될 수 있다.A second variable low resistance region VL2 may be formed between the second polarization region 21R2 and the first polarization region 21F1.

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1)은 그대로 유지될 수 있다.Since the polarization state is maintained, the first fluctuating low resistance region VL1 may be maintained as it is.

그리고 나서 도 7d를 참조하면, 도 7c와 반대 방향의 전기장을 인가하여 제2 분극 영역(21R2)의 일부의 영역의 분극 방향을 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)으로 변환할 수 있다. 예를들면 제2 분극 영역(21R2)의 제2 분극 방향과 반대 방향인 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)이 형성될 수 있다.Then, referring to FIG. 7D, the polarization direction of a portion of the second polarization region 21R2 is converted into a first polarization region 21F3 having a polarization direction in the first direction by applying an electric field in the opposite direction to that of FIG. 7C. can do. For example, a first polarization region 21F3 having a polarization direction in a first direction opposite to the second polarization direction of the second polarization region 21R2 may be formed.

또한, 이를 통하여 도 7c의 제2 분극 영역(21R2)은 크기가 축소되어 도 7d에 도시된 형태의 제2 분극 영역(21R2)으로 변할 수 있다. In addition, through this, the size of the second polarization region 21R2 of FIG. 7C may be reduced to change into the second polarization region 21R2 of the shape shown in FIG. 7D.

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F3)의 사이에 제3 변동 저저항 영역(VL3)이 형성될 수 있다.A third variable low resistance region VL3 may be formed between the second polarization region 21R2 and the first polarization region 21F3.

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1) 및 제2 변동 저저항 영역(VL2)은 그대로 유지되고, 이와 함께 제3 변동 저저항 영역(VL3)이 추가될 수 있다.Since the polarization state is maintained, the first fluctuating low-resistance region VL1 and the second fluctuating low-resistance region VL2 are maintained as they are, and a third fluctuating low-resistance region VL3 may be added thereto.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through the application electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and at the boundary between the first polarization region and the second polarization region. A corresponding fluctuation low resistance region can be formed. Such a low-variable resistance region is a region having a low resistance and a region having a reduced resistance, and can be a path of current, so that an electronic circuit can be easily formed.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하고, 전기장의 방향을 제어할 수 있고, 이를 통하여 활성층에 대하여 복수의 제1 분극 영역 또는 복수의 제2 분극 영역을 형성할 수 있다. In addition, according to the present exemplary embodiment, the magnitude of the electric field through the application electrode can be controlled and the direction of the electric field can be controlled, thereby forming a plurality of first polarization regions or a plurality of second polarization regions with respect to the active layer.

이러한 복수의 제1 분극 영역 또는 복수의 제2 분극 영역들 사이의 경계선에는 복수의 변동 저저항 영역을 형성할 수 있다. 이러한 복수의 변동 저저항 영역의 각각은 전류의 패쓰를 형성할 수 있으므로 다양한 형태와 용도의 전자 회로를 용이하게 생성할 수 있고 제어할 수 있다.A plurality of low-variable resistance regions may be formed at a boundary line between the plurality of first polarization regions or the plurality of second polarization regions. Since each of the plurality of fluctuating low resistance regions can form a path of current, it is possible to easily generate and control electronic circuits of various types and uses.

예를들면 인가 전극을 중심으로 복수의 변동 저저항 영역의 개수를 선택적으로 적용할 수 있어서 다양한 전류 경로를 형성할 수 있고, 이러한 전류 경로에 따른 다양한 데이터를 저장하는 메모리를 구현할 수 있다. For example, since the number of variable low resistance regions can be selectively applied around the applied electrode, various current paths can be formed, and a memory for storing various data according to the current path can be implemented.

도 8은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 개략적인 평면도이고, 도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.8 is a schematic plan view of another exemplary structure shown to describe an electronic device according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line II-II of FIG. 8.

도 8 및 도 9를 참조하면 본 실시예의 전자 소자(100)는 활성층(110), 인가 전극(120), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(131, 132)를 포함할 수 있다.8 and 9, the electronic device 100 of the present embodiment may include an active layer 110, an application electrode 120, a variable low resistance region VL, and one or more connection electrode units 131 and 132. have.

활성층(110)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(110)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(110)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 110 may include a spontaneous polarization material. For example, the active layer 110 may include an insulating material and may include a ferroelectric material. That is, the active layer 110 may include a material having spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 110 may comprise a perovskite-based material, for example, it may include BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.In addition, as another example, the active layer 110 has an ABX3 structure, where A may include one or more materials selected from inorganic materials such as Cs, Ru, etc., capable of forming a CnH2n+1 alkyl group, and a perovskite solar cell structure, and B May include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 110 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바에 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 110 may be formed by using various other ferroelectric materials, descriptions of all examples thereof will be omitted. In addition, when the active layer 110 is formed, the ferroelectric material may be doped with various other materials to include an additional function or to improve electrical characteristics.

활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 110 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. In addition, the active layer 110 may maintain a polarized state even when the applied electric field is removed.

인가 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(110)에 인가할 수 있다.The application electrode 120 may be formed to apply an electric field to the active layer 110, and for example, a voltage may be applied to the active layer 110.

선택적 실시예로서 인가 전극(120)은 활성층(110)의 상면에 접하도록 형성될 수 있다.As an alternative embodiment, the application electrode 120 may be formed to be in contact with the upper surface of the active layer 110.

또한, 인가 전극(120)은 활성층(110)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the application electrode 120 may apply voltages of various sizes to the active layer 110 and may be formed to control the time of voltage application.

선택적 실시예로서 인가 전극(120)은 게이트 전극일 수 있다.As an alternative embodiment, the application electrode 120 may be a gate electrode.

예를들면 인가 전극(120)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 120 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(120)을 형성할 수 있다.The application electrode 120 may include various materials, and may include a material having high electrical conductivity. For example, the application electrode 120 may be formed using various metals.

예를들면 인가 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 120 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials, or may be formed using a nitride of these materials.

또한 선택적 실시예로서 인가 전극(120)은 적층체 구조를 포함할 수도 있다.In addition, as an optional embodiment, the application electrode 120 may include a laminate structure.

연결 전극부(131, 132)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 포함할 수 있다.The connection electrode parts 131 and 132 may include one or more electrode members, and for example, may include a first connection electrode member 131 and a second connection electrode member 132.

연결 전극부(131, 132)는 활성층(110)상에 형성될 수 있고, 예를들면 활성층(110)의 상면에 인가 전극(120)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(110)과 접하도록 형성될 수 있다.The connection electrode portions 131 and 132 may be formed on the active layer 110, for example, may be formed to be spaced apart from the application electrode 120 on the upper surface of the active layer 110, and as an alternative embodiment, the active layer 110 ) Can be formed to contact.

제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The first connection electrode member 131 and the second connection electrode member 132 may be formed using various conductive materials. For example, the first connection electrode member 131 and the second connection electrode member 132 may be formed to contain aluminum, chromium, copper, tantalum, titanium, molybdenum, or tungsten.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 복수의 도전층을 적층한 구조를 포함할 수 있다.As an alternative embodiment, the first connection electrode member 131 and the second connection electrode member 132 may include a structure in which a plurality of conductive layers are stacked.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3―SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3―ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may be formed using a conductive metal oxide, for example, indium oxide (eg, In 2 O 3 ), tin oxide. (E.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloy (e.g. In 2 O 3 -SnO 2 ) or indium zinc oxide alloy (e.g. In 2 O 3 -ZnO) Can be formed.

선택적 실시예로서 연결 전극부(131, 132)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an alternative embodiment, the connection electrode units 131 and 132 may be terminal members including input/output of electrical signals.

또한 구체적 예로서 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 소스 전극 또는 드레인 전극을 포함할 수 있다.In addition, as a specific example, the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode units 131 and 132 may include a source electrode or a drain electrode.

도 10 내지 도 14는 도 8의 전자 소자의 동작을 설명하기 위한 도면들이다.10 to 14 are diagrams for explaining the operation of the electronic device of FIG. 8.

도 10은 인가 전극(120)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이고, 도 11은 도 10의 Ⅷ-Ⅷ선을 따라 절취한 단면도이고, 도 12는 도 11의 K의 확대도이다.10 is a diagram showing a state in which a first electric field is applied through the application electrode 120, FIG. 11 is a cross-sectional view taken along line VIII-VIII of FIG. 10, and FIG. 12 is an enlarged view of K of FIG. 11 to be.

도 10 내지 도 14를 참조하면 인가 전극(120)을 통하여 제1 전기장이 활성층(110)에 인가되면 활성층(110)의 적어도 일 영역은 분극 영역(110F)을 포함할 수 있다.Referring to FIGS. 10 to 14, when a first electric field is applied to the active layer 110 through the application electrode 120, at least one region of the active layer 110 may include a polarization region 110F.

이러한 분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다.The polarization region 110F may have a shape surrounding the application electrode 120 around the application electrode 120. The polarization region 110F may have a boundary line.

제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The first low fluctuation resistance region VL1 may be formed in a region corresponding to the side of the boundary line. Referring to FIG. 10, the application electrode 120 may be formed in a linear shape surrounding the application electrode 120.

예를들면 제1 변동 저저항 영역(VL1)은 인가 전극(120)을 둘러싸도록 일 방향으로 제1 폭(WVL1)을 가질 수 있다.For example, the first variable low resistance region VL1 may have a first width WVL1 in one direction so as to surround the application electrode 120.

또한, 제1 변동 저저항 영역(VL1)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)을 가질 수 있다. In addition, the first variable low resistance region VL1 may be formed to correspond to the entire side of the boundary line of the polarization region 110F, and may have a thickness TVL1 in a direction away from the side surface of the polarization region 110F.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an optional embodiment, the thickness TVL1 may be 0.1 to 0.3 nanometers.

선택적 실시예로서 인가 전극(120)을 통하여 제1 전압이 활성층(110)에 인가되기 전에 초기화 전기장을 활성층(110)에 인가하는 과정을 진행할 수 있다.As an alternative embodiment, before the first voltage is applied to the active layer 110 through the application electrode 120, a process of applying an initialization electric field to the active layer 110 may be performed.

이러한 초기화 전기장을 활성층(110)에 인가하는 과정을 통하여 활성층(110)의 영역을 분극 영역(110F)과 상이한 방향의 분극, 예를들면 반대 방향의 분극 영역으로 모두 전환하는 단계를 포함할 수 있다.The process of applying such an initializing electric field to the active layer 110 may include converting all regions of the active layer 110 to polarization in a direction different from the polarization region 110F, for example, a polarization region in the opposite direction. .

그리고 나서, 이와 반대 방향의 전기장을 가하여 일 영역에 분극 영역(110F)을 형성할 수 있다.Then, the polarization region 110F may be formed in one region by applying an electric field in the opposite direction.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제1 변동 저저항 영역(VL1)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F) 및 제1 변동 저저항 영역(VL1)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The first variable low-resistance region VL1 formed at the boundary of the polarization region 110F of the active layer 110 may be changed to a region having a lower resistance than other regions of the active layer 110. For example, the first low fluctuation resistance region VL1 may have a lower resistance than the polarization region 110F of the active layer 110 and a region of the active layer 110 surrounding the first fluctuation low resistance region VL1.

이를 통하여 제1 변동 저저항 영역(VL1)은 전류의 통로를 형성할 수 있다.Through this, the first fluctuating low resistance region VL1 may form a current path.

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an alternative embodiment, the first variable low resistance region VL1 may correspond to a region of a plurality of domain walls provided in the active layer 110.

또한, 이러한 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL1)의 상태, 즉 저저항 상태는 유지될 수 있다.In addition, the first fluctuating low resistance region VL1 may be maintained continuously as long as the polarization state of the polarization region 110F of the active layer 110 is maintained. That is, even when the first voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the variable low resistance region VL1, that is, the low resistance state may be maintained.

도 10 및 도 11에 도시한 것과 같이 제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있다. 다만, 연결 전극부(131, 132)가 제1 변동 저저항 영역(VL1)에 대응되지 않으므로 연결 전극부(131, 132)를 통한 전류의 흐름은 발생하지 않을 수 있다.As shown in FIGS. 10 and 11, a current path may be formed through the first variable low resistance region VL1. However, since the connection electrode portions 131 and 132 do not correspond to the first fluctuating low resistance region VL1, current flow through the connection electrode portions 131 and 132 may not occur.

도 13은 인가 전극(120)을 통하여 제1 전기장을 일정시간 더 유지한 상태를 도시한 도면이고, 도 14는 도 13의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.FIG. 13 is a diagram illustrating a state in which the first electric field is further maintained for a predetermined period of time through the application electrode 120, and FIG. 14 is a cross-sectional view taken along line XI-XI of FIG. 13.

도 13 및 도 14를 참조하면 인가 전극(120)을 통한 제1 전기장의 유지 시간이 길어져, 도 10 및 도 11의 분극 영역(110F)이 수평 방향으로 이동하여 분극 영역(110F)이 커지고 그에 따라 제1 변동 저저항 영역(VL1)보다 큰 제2 변동 저저항 영역(VL2) 이 형성될 수 있다.13 and 14, the holding time of the first electric field through the application electrode 120 increases, so that the polarization region 110F of FIGS. 10 and 11 moves in the horizontal direction, thereby increasing the polarization region 110F. A second low fluctuation resistance region VL2 that is larger than the first low fluctuation resistance region VL1 may be formed.

예를들면 도 10 및 도 11에서 인가한 전압을 일정 시간 동안 계속적으로 유지하여 도 13 및 도 14와 같은 구조를 형성할 수 있다.For example, by continuously maintaining the voltage applied in FIGS. 10 and 11 for a predetermined period of time, a structure as shown in FIGS. 13 and 14 may be formed.

분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다. 제2 변동 저저항 영역(VL2)은 이러한 분극 영역(110F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 13을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The polarization region 110F may have a shape surrounding the application electrode 120 around the application electrode 120. The polarization region 110F may have a boundary line. The second low fluctuation resistance region VL2 may be formed in a region corresponding to a side surface of the boundary line of the polarization region 110F. Referring to FIG. 13, the application electrode 120 may be formed in a linear shape surrounding the application electrode 120.

예를들면 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 둘러싸도록 일 방향으로 제2 폭(WVL2)을 가질 수 있고, 제2 폭(WVL2)은 제1 폭(WVL1)보다 클 수 있다.For example, the second variable low-resistance region VL2 may have a second width WVL2 in one direction so as to surround the applied electrode 120, and the second width WVL2 is greater than the first width WVL1. I can.

또한, 제2 변동 저저항 영역(VL2)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.In addition, the second fluctuating low resistance region VL2 may be formed to correspond to the entire side of the boundary line of the polarization region 110F, and may have a thickness in a direction away from the side surface of the polarization region 110F, and an optional embodiment As such, the thickness may be 0.1 to 0.3 nanometers.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제2 변동 저저항 영역(VL2)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 영역(110F) 및 제2 변동 저저항 영역(VL2)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The second variable low resistance region VL2 formed at the boundary of the polarization region 110F of the active layer 110 may be changed to a region having a lower resistance than other regions of the active layer 110. For example, the second low-variable resistance region VL2 may have a lower resistance than a region of the active layer 110 surrounding the polarization region 110F of the active layer 110 and the second low-variability region VL2.

이를 통하여 제2 변동 저저항 영역(VL2)은 전류의 통로를 형성할 수 있다.Through this, the second fluctuation low resistance region VL2 may form a current path.

선택적 실시예로서 제2 변동 저저항 영역(VL2)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an alternative embodiment, the second variable low resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 110.

또한, 이러한 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제2 전압을 제거하여도 제2 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.In addition, the second fluctuating low resistance region VL2 may be maintained continuously as long as the polarization state of the active layer 110 is maintained. That is, even if the second voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the second variable low resistance region VL2, that is, the low resistance state may be maintained.

그러므로 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있다. Therefore, a current path may be formed through the second fluctuation low resistance region VL2.

또한, 구체적인 예로서 연결 전극부(131, 132)가 제2 변동 저저항 영역(VL2)에 대응되도록 형성되고, 예를들면 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)가 서로 이격된 채 제2 변동 저저항 영역(VL2)의 상면과 접하도록 배치될 수 있다.In addition, as a specific example, the connection electrode portions 131 and 132 are formed to correspond to the second variable low resistance region VL2, for example, the first connection electrode member 131 of the connection electrode portions 131 and 132 and The second connection electrode members 132 may be disposed to be in contact with the upper surface of the second variable low resistance region VL2 while being spaced apart from each other.

이를 통하여 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통하여 전류가 흐를 수 있다.Through this, current may flow through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode units 131 and 132.

또한, 다양한 전기적 신호를 발생할 수 있다. 예를들면 도 13 및 도 14 상태에서의 전기장을 더 지속적으로 인가할 경우, 즉 인가 시간이 증가할 경우 제2 변동 저저항 영역(VL2)은 더 이동하여 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)을 벗어날 수 있다. 이에 따라 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통해서 전류가 흐르지 않을 수 있다.In addition, various electrical signals can be generated. For example, when the electric field in the states of FIGS. 13 and 14 is more continuously applied, that is, when the application time increases, the second fluctuating low resistance region VL2 is further moved and the first connection electrode member 131 and the second 2 It may escape from the connection electrode member 132. Accordingly, current may not flow through the first connection electrode member 131 and the second connection electrode member 132.

또한, 선택적 실시예로서 활성층(110)의 전체에 대한 초기화 과정을 진행할 수도 있다. In addition, as an optional embodiment, an initialization process for the entire active layer 110 may be performed.

그리고 나서 다시 인가 전극(120)을 통하여 활성층(110)에 전기장을 인가할 경우 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)에 전류가 흐를 수 있다.Then, when an electric field is again applied to the active layer 110 through the application electrode 120, current flows through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode units 131 and 132. I can.

본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.The electronic circuit of the present embodiment may apply voltages of various sizes to the active layer through the application electrode, and control the applied time.

이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.Through this, a polarization region can be formed in the active layer with a region having a desired size, and a variable low resistance region can be formed at the boundary of the polarization region.

이러한 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.When a connection electrode part is formed to correspond to such a fluctuating low-resistance region, for example, when the connection electrode part is in contact, a current may flow through the connection electrode part, and even if the voltage is removed, the active layer containing the ferroelectric material can maintain a polarized state. The fluctuating low-resistance region of the boundary can also be maintained, so that current can continue to flow.

또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.In addition, a voltage may be applied to the active layer through the application electrode so that the variable low resistance region is changed into a polarization region, and the current does not flow through the connection electrode portion through which the current flows.

이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다. By controlling the voltage of the applied electrode, the flow of current can be controlled, and the electronic circuit can be used for various purposes through the control of the current flow.

선택적 실시예로서 전자 회로는 메모리로 사용할 수 있다.As an alternative embodiment, the electronic circuit can be used as a memory.

예를들면 전류의 흐름을 1, 흐르지 않음을 0이라고 정의하여 메모리로 사용할 수 있고, 구체적 예로서 전압 제 거시에도 전류가 흐를 수 있는 바 비휘발성 메모리로도 사용할 수 있다.For example, it can be used as a memory by defining the flow of current as 1 and not flowing as 0, and as a specific example, since current can flow even when voltage is removed, it can also be used as a nonvolatile memory.

또한, 전자 회로는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다.In addition, the electronic circuit may constitute a circuit unit that generates and transmits various signals, and may be used as a switching element.

또한, 그 밖에 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오 칩 등 다양한 분야에 적용될 수 있다.In addition, since it can be applied in a simple structure to other parts requiring control of electrical signals, it can be applied to various fields such as variable circuits, CPUs, and biochips.

도 15와 도 16은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 단면도이다.15 and 16 are cross-sectional views of another exemplary structure illustrating an electronic device according to an embodiment of the present invention.

도 15 및 도 16을 참조하면, 본 발명의 일 실시예에 따른 전자 소자(200)는 제1 전극(210), 제1 전극(210)과 마주하는 제2 전극(220), 제1 전극(210)과 제2 전극(220) 사이에 개재된 활성층(230)을 포함할 수 있다. 15 and 16, an electronic device 200 according to an embodiment of the present invention includes a first electrode 210, a second electrode 220 facing the first electrode 210, and a first electrode ( An active layer 230 interposed between the 210 and the second electrode 220 may be included.

제1 전극(210)과 제2 전극(220) 중 적어도 어느 하나는 활성층(230)과 가장 인접한 제1 면(S1)과 활성층(230)으로부터 가장 멀리 이격된 제2 면(S2)을 포함하며, 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다. 일 예로, 제1 전극(210)과 제2 전극(220) 중 적어도 어느 하나는 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부(212)를 포함할 수 있다. At least one of the first electrode 210 and the second electrode 220 includes a first surface S1 closest to the active layer 230 and a second surface S2 spaced farthest from the active layer 230, and In this case, the size of the horizontal cross-sectional area on the first surface S1 may be smaller than the size of the horizontal cross-sectional area on the second surface S2. As an example, at least one of the first electrode 210 and the second electrode 220 may include at least one protrusion 212 protruding in a direction toward the other electrode.

도 15 및 도 16에서는 일 예로, 제1 전극(210)이 하나의 돌출부(212)를 포함하는 것을 예시하고 있으나, 본 발명은 이에 한하지 않으며, 돌출부(212)는 제2 전극(220)에 형성되거나, 제1 전극(210)과 제2 전극(220)에 모두 형성될 수 있다. 또한, 돌출부(212)는 복수 개 형성될 수 있다. 돌출부(212)는 제1 전극(210)과 일체로 형성될 수 있다.15 and 16 illustrate that the first electrode 210 includes one protrusion 212 as an example, but the present invention is not limited thereto, and the protrusion 212 is attached to the second electrode 220. It may be formed or may be formed on both the first electrode 210 and the second electrode 220. In addition, a plurality of protrusions 212 may be formed. The protrusion 212 may be integrally formed with the first electrode 210.

또한 이러한 돌출부(212)의 구성은 후술하는 실시예들의 전극들에도 적용될 수 있다.In addition, the configuration of the protrusion 212 may be applied to electrodes of embodiments described later.

제1 전극(210)과 제2 전극(220)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The first electrode 210 and the second electrode 220 are made of a metal material such as platinum, gold, aluminum, silver, or copper, a conductive polymer such as PEDOT:PSS or polyaniline, and indium oxide (e.g., In 2 O 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium oxide tin oxide alloy (e.g. In 2 O 3- SnO 2 ) or indium oxide zinc oxide (e.g. In 2 O 3- Metal oxides such as ZnO) may be included.

활성층(230)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(230)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(230)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 230 may include a spontaneous polarization material. For example, the active layer 230 may include an insulating material and may include a ferroelectric material. That is, the active layer 230 may include a material having spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(230)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 230 may comprise a perovskite-based material, for example, it may include BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(230)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(230)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.In addition, as another example, the active layer 230 has an ABX3 structure, where A may include at least one material selected from inorganic materials such as Cs, Ru, etc., capable of forming a CnH2n+1 alkyl group, and a perovskite solar cell structure, and B May include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 230 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

이와 같은 활성층(230)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(230)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 230 has spontaneous polarization, and the degree and direction of polarization may be controlled according to the application of an electric field. In addition, the active layer 230 may maintain a polarized state even when the applied electric field is removed.

한편, 활성층(230)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1)의 외곽인 제2 영역(A2)을 포함할 수 있다. 상술한 바와 같이, 활성층(230)과 가장 인접한 제1 면(S1)의 수평 단면적이 제2 면(S2)의 수평 단면적보다 좁으므로, 활성층(230)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1) 영역에서의 두께가 제2 영역(A2)에서의 두께보다 작을 수 있다. Meanwhile, the active layer 230 may include a first region A1 vertically overlapping with the first surface S1 and a second region A2 that is an outer edge of the first region A1. As described above, since the horizontal cross-sectional area of the first surface S1 closest to the active layer 230 is narrower than the horizontal cross-sectional area of the second surface S2, the active layer 230 is vertical to the first surface S1. The thickness in the overlapping first area A1 may be smaller than the thickness in the second area A2.

활성층(230)은 도 15에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서는 활성층(230)에 의해 제1 전극(210)과 제2 전극(220) 사이에는 전류가 흐르지 않을 수 있다.As shown in FIG. 15, the active layer 230 may be in a state of having polarization in the first direction. For example, both the first region A1 and the second region A2 may have the same polarization in the first direction. In this state, current may not flow between the first electrode 210 and the second electrode 220 by the active layer 230.

그러나, 제1 전극(210)과 제2 전극(220)에 활성층(230)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 16에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(230)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다.However, when a first voltage greater than a coercive voltage at which the charge of the hysteresis loop of the active layer 230 is 0 is applied to the first electrode 210 and the second electrode 220, as shown in FIG. Likewise, the polarization direction of the first region A1 is changed by the first electric field generated between the first electrode 210 and the second electrode 220, and the active layer 230 has the first region A1 and the second It may be divided into an area A2.

이때, 활성층(230)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 활성층(230)의 두께에 비례하여 증가하므로, 제1 영역(A1)보다 두께가 두꺼운 제2 영역(A2)에서는 활성층(230)의 분극 방향이 변경되지 않는다. 즉, 제1 전극(210)과 제2 전극(220)에 활성층(230)의 보자 전압보다 큰 제1 전압을 인가함에 따라, 제1 영역(A1)에서만 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다. 일 예로, 제1 방향과 제2 방향으로 서로 반대 방향일 수 있다. At this time, since the magnitude of the voltage for changing the polarization direction of the domain of the active layer 230 increases in proportion to the thickness of the active layer 230, the second region A2 having a thickness greater than that of the first region A1 The polarization direction of the active layer 230 is not changed. That is, as a first voltage greater than the coercive voltage of the active layer 230 is applied to the first electrode 210 and the second electrode 220, the polarization in the second direction different from the first direction only in the first region A1 Can have As an example, the first direction and the second direction may be opposite to each other.

한편, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 활성층(230)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 영역(C)이 생성될 수 있다. On the other hand, when the polarization directions in the first region A1 and the second region A2 are opposite, the unit lattice structure of the active layer 230 is localized at the boundary between the first region A1 and the second region A2. As it is changed to, an electrical polarization different from that of the first region A1 and the second region A2 occurs, whereby free electrons accumulate at the boundary between the first region A1 and the second region A2, resulting in current. A fluctuating low-resistance region C that can flow may be created.

상기와 같은 변동 저저항 영역(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되고, 제1 영역(A1)은 제1 면(S1)의 면적에 의해 변경되는바, 변동 저저항 영역(C)이 생성되는 위치 또한 제1 면(S1)의 면적에 의해 조절될 수 있다. The fluctuating low resistance region C as described above is formed at the boundary between the first region A1 and the second region A2, and the first region A1 is changed by the area of the first surface S1. , The position where the variable low resistance region C is generated may also be adjusted by the area of the first surface S1.

한편, 제1 전극(210)과 제2 전극(220)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 전극(210)과 제2 전극(220) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(230)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 될 수 있다. On the other hand, when a second voltage for reversing the polarization direction of the first region A1 is applied to the first electrode 210 and the second electrode 220, between the first electrode 210 and the second electrode 220 The first region A1 may have polarization in the first direction again by the generated second electric field. The second voltage may be greater than the coercive voltage of the active layer 230 and may have a polarity opposite to the first voltage. Accordingly, a difference in polarization between the first region A1 and the second region A2 may be eliminated.

제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 영역(C)은 소멸된다. 이와 같은 상태는 도 15에 도시된 상태와 동일하다. 즉, 활성층(230)에 의해 제1 전극(210)과 제2 전극(220)은 절연상태가 되므로, 제1 전극(210)과 제2 전극(220) 사이에 전압을 인가하더라도, 제1 전극(210)과 제2 전극(220) 사이에는 전류가 흐르지 않게 된다.When the polarization difference between the first region A1 and the second region A2 disappears, the fluctuating low resistance region C between the first region A1 and the second region A2 disappears. This state is the same as the state shown in FIG. 15. That is, since the first electrode 210 and the second electrode 220 are insulated by the active layer 230, even if a voltage is applied between the first electrode 210 and the second electrode 220, the first electrode Current does not flow between 210 and the second electrode 220.

따라서, 제1 전극(210)과 제2 전극(220)에 인가되는 전압을 제어하여 전자 소자(200)의 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(200)는 다양한 용도에 이용될 수 있다.Accordingly, by controlling the voltage applied to the first electrode 210 and the second electrode 220, the flow of current in the electronic device 200 can be controlled, and the electronic device 200 can be controlled by controlling the current flow. Can be used for various purposes.

예를 들어, 전자 소자(200)를 비휘발성 메모리로 사용할 수 있다. 보다 구체적으로, 도 16에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220)에 보자 전압(coercive voltage)보다 큰 제1 전압이 인가함으로써 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(210)과 제2 전극(220)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.For example, the electronic device 200 may be used as a nonvolatile memory. More specifically, as shown in FIG. 16, a first voltage greater than a coercive voltage is applied to the first electrode 210 and the second electrode 220, thereby changing the polarization direction of the first region A1. After the change, even if no voltage is applied to the first electrode 210 and the second electrode 220, the polarization direction of the first region A1 remains unchanged. This state is set to a logic value of '1'. It can be understood as being input.

한편, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 영역(C)이 형성되기 때문에, 제1 전극(210)과 제2 전극(220) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극이 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(230)의 보자 전압(coercive voltage) 보다 작을 수 있다.On the other hand, when the polarization direction of the first region A1 is changed, a fluctuating low resistance region C is formed. Therefore, when a read voltage is applied between the first electrode 210 and the second electrode 220, the current is easily reduced. It flows, whereby the logical value '1' can be read. In this case, in order to prevent the polarization of the first region A1 from being affected by the read voltage, the read voltage may be smaller than the coercive voltage of the active layer 230.

또한, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(210)과 제2 전극(220)에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다. In addition, when a second voltage is applied to the first electrode 210 and the second electrode 220 to return the polarization direction of the first region A1, the polarization of the first region A1 and the second region A2 The direction becomes the same, and this state can be viewed as inputting a logic value of '0'.

또한, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 변동 저저항 영역(C)이 소멸되며, 이에 따라 제1 전극(210)과 제2 전극(220) 사이에 전압을 인가하더라도, 제1 전극(210)과 제2 전극(220) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.In addition, when the polarization directions of the first region A1 and the second region A2 are the same, the fluctuating low resistance region C between the first region A1 and the second region A2 disappears. Accordingly, even if a voltage is applied between the first electrode 210 and the second electrode 220, current does not flow between the first electrode 210 and the second electrode 220, whereby the logical value '0' Can be read.

즉, 본 발명에 따른 전자 소자(200)를 메모리로 사용하는 경우, 제1 전극(210)과 제2 전극(220)으로의 전압 인가에 의해 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 변동 저저항 영역(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있다.That is, when the electronic device 200 according to the present invention is used as a memory, the polarization state of the first region A1 is selectively changed by applying voltage to the first electrode 210 and the second electrode 220. , By measuring the current flowing in the fluctuating low-resistance region (C) that is generated or extinguished accordingly, the logical values '1' and '0' can be read. Can be improved.

또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 변동 저저항 영역(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 영역(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, according to the present invention, the fluctuation low resistance region C generated by the application of the electric field may be formed only in a certain region. Therefore, the variable low-resistance region C is formed only in a limited position without causing an increase or expansion of the domain region in which the polarization state changes in proportion to the application time of the electric field. Therefore, when applied to a nonvolatile memory, the variable called the electric field application time is There is an advantage that you do not need to consider.

또한, 제1 전극(210)과 제2 전극(220)이 적층된 상태로써, 변동 저저항 영역(C)은 제1 전극(210)과 제2 전극(220)을 잇는 최단 거리로 형성되는바, 소자의 크기가 감소하여 집적화가 가능할 수 있다. 뿐만 아니라, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다.In addition, as the first electrode 210 and the second electrode 220 are stacked, the variable low resistance region C is formed with the shortest distance connecting the first electrode 210 and the second electrode 220. , As the size of the device is reduced, integration may be possible. In addition, since the magnitude of the current flowing when reading the logical values '1' and '0' is different, the readability of the data can be improved.

또한, 본 발명에 따른 전자 소자(200)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 변동 저저항 영역(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(200)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.In addition, the electronic device 200 according to the present invention may constitute a circuit unit that generates and transmits various signals, and may also be used as a switching device. For example, it is possible to control ON/OFF of the current flow by the generation and disappearance of the fluctuating low resistance region C. In addition, since the electronic device 200 according to the present invention can be applied in a simple structure to a portion requiring control of an electrical signal, it can be applied to various fields such as variable circuits, CPUs, and biochips.

또 다른 예로, 본 발명에 따른 전자 소자(200)는 전류 경로 제어 영역들을 다양하게 형성 시킬 수 있는 축전기에 활용될 수 있다. 예를 들어, 서로 마주보는 제1 전극(210)과 제2 전극(220) 간의 거리를 다양하게 형성하면, 제1 전극(210)과 제2 전극(220)에 인가되는 전기장의 크기에 따라 변동 저저항 영역(C)이 형성되는 위치가 다양하게 조절될 수 있고, 이에 의해 축전지에서 전류 경로 제어 영역들을 다양하게 형성될 수 있다.As another example, the electronic device 200 according to the present invention may be used in a capacitor capable of forming various current path control regions. For example, if the distance between the first electrode 210 and the second electrode 220 facing each other is formed in various ways, it varies according to the magnitude of the electric field applied to the first electrode 210 and the second electrode 220 The position at which the low resistance region C is formed may be variously adjusted, whereby the current path control regions may be variously formed in the storage battery.

도 17 내지 도 19는 도 15의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. 17 to 19 are cross-sectional views schematically illustrating another example of the electronic device of FIG. 15, respectively.

먼저, 도 17을 참조하면, 전자 소자(200B)는 제1 전극(210), 제1 전극(210)과 마주하는 제2 전극(220), 제1 전극(210)과 제2 전극(220) 사이에 개재된 활성층(230), 제1 중간층(291) 및 제2 중간층(292)을 포함할 수 있다.First, referring to FIG. 17, the electronic device 200B includes a first electrode 210, a second electrode 220 facing the first electrode 210, a first electrode 210 and a second electrode 220. An active layer 230, a first intermediate layer 291, and a second intermediate layer 292 interposed therebetween may be included.

제1 전극(210)과 제2 전극(220) 중 적어도 어느 하나는 활성층(230)과 가장 인접한 제1 면(S1)과 활성층(230)으로부터 가장 멀리 이격된 제2 면(S2)을 포함할 수 있다. 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다.At least one of the first electrode 210 and the second electrode 220 may include a first surface S1 closest to the active layer 230 and a second surface S2 spaced farthest from the active layer 230. I can. In this case, the size of the horizontal cross-sectional area on the first surface S1 may be smaller than the size of the horizontal cross-sectional area on the second surface S2.

일 예로, 도 17에 도시된 바와 같이, 제1 전극(210)은 제2 전극(220)을 향해 돌출된 돌출부(212)를 포함할 수 있다. 또한, 돌출부(212)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 테이퍼 형상은 제1 면(S1)을 포함할 수 있다. 예를 들어, 돌출부(212)는 고깔 형상을 가질 수 있다. 다만, 돌출부(212)의 수평 단면의 형상은 원형에 한정되지 않으며, 삼각형, 사각형, 또는 다각형 등 다양할 수 있다.For example, as shown in FIG. 17, the first electrode 210 may include a protrusion 212 protruding toward the second electrode 220. In addition, at least a portion of the protrusion 212 may have a tapered shape. The tapered shape may include a first surface S1. For example, the protrusion 212 may have a cone shape. However, the shape of the horizontal cross section of the protrusion 212 is not limited to a circle, and may be various, such as a triangle, a square, or a polygon.

이처럼, 돌출부(212)가 제1 면(S1)을 포함하는 테이퍼 형상을 가지면, 제1 전극(210)과 제2 전극(220) 사이에 제1 영역(A1)의 분극을 바꾸기 위한 전압이 인가될 때, 제1 면(S1)과 제2 전극(220) 사이에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.As such, when the protrusion 212 has a tapered shape including the first surface S1, a voltage for changing the polarization of the first region A1 is applied between the first electrode 210 and the second electrode 220 In this case, since the electric field may be concentrated between the first surface S1 and the second electrode 220, the polarization of the first region A1 can be changed more quickly and effectively.

이러한 도 17의 돌출부(212)의 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.The configuration of the protrusion 212 of FIG. 17 may be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32 to be described later.

도 18은 도 17과 유사하게 제1 전극(210)이 테이퍼 형상을 가지는 구조를 가지는 전자 소자(200C)를 도시하고 있다. 다만, 도 18에서는 제1 전극(210)이 전체적으로 테이퍼 형상을 가지는 예를 도시하고 있다. 18 illustrates an electronic device 200C having a structure in which the first electrode 210 has a tapered shape similar to that of FIG. 17. However, FIG. 18 shows an example in which the first electrode 210 has an overall tapered shape.

이러한 도 18의 제1 전극(210)의 테이퍼 형상 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.The tapered configuration of the first electrode 210 of FIG. 18 may be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32 to be described later.

또한, 도 19는 제1 전극(210)과 제2 전극(220)이 모두 테이퍼 형상을 가지는 예를 도시하고 있다. 구체적으로, 도 19의 전자 소자(200D)의 제1 전극(210)과 제2 전극(220)은 각각 제1 면(S1)과 제2 면(S2)을 포함하고, 제1 전극(210)의 제1 면(S1)과 제2 전극(220)의 제1 면(S1) 사이에 활성층(230)의 제1 영역(A1)이 구획될 수 있다. 이때, 서로 마주보는 제1 전극(210)의 제1 면(S1)과 제2 전극(220)의 제1 면(S1)의 면적은 효과적인 전계 유도를 위해 동일한 것이 바람직하다.Also, FIG. 19 shows an example in which both the first electrode 210 and the second electrode 220 have a tapered shape. Specifically, the first electrode 210 and the second electrode 220 of the electronic device 200D of FIG. 19 each include a first surface S1 and a second surface S2, and the first electrode 210 The first region A1 of the active layer 230 may be partitioned between the first surface S1 of the and the first surface S1 of the second electrode 220. In this case, the area of the first surface S1 of the first electrode 210 and the first surface S1 of the second electrode 220 facing each other is preferably the same for effective electric field induction.

이러한 도 19의 제1 전극(210) 및 제2 전극(220)의 테이퍼 형상 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.The tapered configuration of the first electrode 210 and the second electrode 220 of FIG. 19 may be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32 to be described later.

도 20 내지 도 25는 도 15의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. 20 to 25 are cross-sectional views schematically illustrating another example of the electronic device of FIG. 15, respectively.

도 20 내지 도 25에는 제1 전극(210)의 돌출부(212)의 형상을 도시하고 있으나, 앞서 설명한 바와 같이 본 발명은 제1 전극(도 15의 210) 및/또는 제2 전극(도 15의 220)이 전체적으로 테이퍼 형상을 가질 수도 있고, 돌출부(212)는 제1 전극(도 15의 210) 및/또는 제2 전극(도 15의 220)과 일체적으로 형성될 수 있으므로, 이하 돌출부(212)는 제1 전극(210) 및/또는 제2 전극(220)의 일부로 이해될 수 있다.20 to 25 illustrate the shape of the protrusion 212 of the first electrode 210, but as described above, the present invention relates to the first electrode (210 of FIG. 15) and/or the second electrode (FIG. 15). 220 may have a tapered shape as a whole, and the protrusion 212 may be integrally formed with the first electrode (210 of FIG. 15) and/or the second electrode (220 of FIG. 15), so the following protrusion 212 ) May be understood as a part of the first electrode 210 and/or the second electrode 220.

또한 도 20 내지 도 25의 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.In addition, the configurations of FIGS. 20 to 25 may be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32 to be described later.

도 20은 도 15의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.FIG. 20 is a schematic cross-sectional view illustrating an example of the cross-section line II′ of FIG. 15.

도 20은 전자 소자(200E)의 돌출부(212)와 활성층(230)이 모두 원형의 단면을 가지는 예를 도시하고 있다. 20 shows an example in which both the protrusion 212 and the active layer 230 of the electronic device 200E have a circular cross section.

도 21은 도 15의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.FIG. 21 is a schematic cross-sectional view of another example of a cross-section line II′ of FIG. 15.

도 21은 전자 소자(200F)의 돌출부(212)는 사각형의 단면을 가지고 활성층(230)은 원형의 단면을 가지는 예를 도시하고 있다. 21 illustrates an example in which the protrusion 212 of the electronic device 200F has a rectangular cross section and the active layer 230 has a circular cross section.

도 22는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 22 is a schematic cross-sectional view illustrating another example of the cross-section line II′ of FIG. 15.

도 22는 전자 소자(200G)의 돌출부(212)와 활성층(230)이 모두 사각형의 단면을 가지는 예를 도시하고 있다. 즉, 돌출부(212)와 활성층(230)은 상기의 형상에 한정되는 것이 아니라, 다양한 형상을 가질 수 있다. 22 illustrates an example in which both the protrusion 212 and the active layer 230 of the electronic device 200G have a rectangular cross section. That is, the protrusion 212 and the active layer 230 are not limited to the above shape, but may have various shapes.

도 23은 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.23 is a cross-sectional view schematically showing another example of the cross-section line II′ of FIG. 15.

도 23은 제1 돌출부(212a)와 제2 돌출부(212b)를 포함하는 전자 소자(200H)를 도시한다. 제1 돌출부(212a)와 제2 돌출부(212b)는 서로 이격될 수 있으며, 서로 다른 전압이 인가될 수 있다. 일 예로 제2 전극(도 15의 220)이 일체로 형성된 경우는, 변동 저저항 영역(도 16의 VL)이 2개 형성될 수 있으므로, 전자 소자(200H)가 메모리로 사용되는 경우, 논리 값 '0', '1', '2', '3'을 기록 및 읽을 수 있다. 23 shows an electronic device 200H including a first protrusion 212a and a second protrusion 212b. The first protrusion 212a and the second protrusion 212b may be spaced apart from each other, and different voltages may be applied. For example, when the second electrode (220 in FIG. 15) is integrally formed, two variable low-resistance regions (VL in FIG. 16) may be formed, so when the electronic element 200H is used as a memory, a logical value '0', '1', '2', and '3' can be recorded and read.

도 24는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 24 is a schematic cross-sectional view of another example of the cross-section II' of FIG. 15.

도 24는 제1 돌출부(212a), 제2 돌출부(212b), 제3 돌출부(212c), 및 제4 돌출부(212d)를 포함하는 전자 소자(200I)를 도시하고 있다. 제1 돌출부(212a) 내지 제4 돌출부(212d)는 서로 전기적으로 분리될 수 있다. 또한, 제1 돌출부(212a), 제2 돌출부(212b), 제3 돌출부(212c), 및 제4 돌출부(212d)와 대향하는 제2 전극(도 15의 220)도 분리될 수 있다. 따라서, 전자 소자(200H)가 메모리로 사용되는 경우, 전자 소자(200H)의 처리 데이터의 양은 증가할 수 있다. 24 illustrates an electronic device 200I including a first protrusion 212a, a second protrusion 212b, a third protrusion 212c, and a fourth protrusion 212d. The first to fourth protrusions 212a to 212d may be electrically separated from each other. In addition, the first protrusion 212a, the second protrusion 212b, the third protrusion 212c, and the second electrode (220 of FIG. 15) facing the fourth protrusion 212d may be separated. Accordingly, when the electronic device 200H is used as a memory, the amount of data processed by the electronic device 200H may increase.

도 25는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 25 is a schematic cross-sectional view illustrating another example of the cross-section II′ of FIG. 15.

도 25는 전자 소자(200J)의 돌출부(212)가 일측 방향으로 연장된 예를 도시한다.25 shows an example in which the protrusion 212 of the electronic device 200J extends in one direction.

또한 상기에서 설명한 돌출부의 다양한 패턴 형상은 후술할 실시예들에 선택적으로 그대로 적용 가능할 수 있는 바, 이에 대한 내용은 후술할 실시예에서 구체적으로 설명하지 않도록 한다.In addition, the various pattern shapes of the protrusions described above may be selectively applied as they are to the embodiments to be described later, and details thereof will not be described in detail in the following embodiments.

도 26은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이고, 도 27은 도 26의 K 방향에서 본 개략적인 부분 평면도이고, 도 28은 도 25 및 도 26의 L 방향에서 본 개략적인 측면도이다.26 is a schematic cross-sectional view showing an electronic device according to an embodiment of the present invention, FIG. 27 is a schematic partial plan view as viewed from the direction K in FIG. 26, and FIG. 28 is It is a schematic side view.

도 26 내지 도 28을 참조하면 본 실시예의 전자 소자(300)는 제1 전극 세트(310A), 제2 전극(310B), 제1 활성층(310C), 제1 변동 저저항 영역(VL14A), 제3 전극 세트(320A), 제2 활성층(320C) 및 제2 변동 저저항 영역(320C)을 포함할 수 있다.26 to 28, the electronic device 300 of the present embodiment includes a first electrode set 310A, a second electrode 310B, a first active layer 310C, a first variable low resistance region VL14A, and A third electrode set 320A, a second active layer 320C, and a second variable low resistance region 320C may be included.

제1 전극 세트(310A)는 서로 이격되도록 배치된 복수의 제1 전극(311A, 312A, 313A, 314A)을 가질 수 있다. 도 26에 4개의 제1 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제1 전극을 포함할 수 있다.The first electrode set 310A may have a plurality of first electrodes 311A, 312A, 313A, and 314A disposed to be spaced apart from each other. Although four first electrodes are shown in FIG. 26, the present invention is not limited thereto and may include a variety of first electrodes.

제1 전극 세트(310A)의 복수의 제1 전극(311A, 312A, 313A, 314A)은 일 방향을 따라서 이격된 채 배열될 수 있고, 예를들면 제1 방향(예를들면 도면의 X축 방향)을 따라 배열될 수 있다.The plurality of first electrodes 311A, 312A, 313A, 314A of the first electrode set 310A may be arranged spaced apart along one direction, for example, in the first direction (for example, the X-axis direction in the drawing). ) Can be arranged along.

제1 전극 세트(310A)의 복수의 제1 전극(311A, 312A, 313A, 314A)은 제1 활성층(310C)에 전압을 인가할 수 있도록 형성될 수 있다. 예를들면 복수의 제1 전극(311A, 312A, 313A, 314A)은 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The plurality of first electrodes 311A, 312A, 313A, 314A of the first electrode set 310A may be formed to apply a voltage to the first active layer 310C. For example, the plurality of first electrodes 311A, 312A, 313A, 314A may be formed of a metal material such as gold, aluminum, silver, or copper, a conductive polymer such as PEDOT:PSS or polyaniline, and indium oxide (e.g., In 2 O 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloy (e.g. In 2 O 3- SnO 2 ) or indium oxide zinc oxide alloy (e.g. In 2 O 3 -ZnO) and the like may be included.

복수의 제1 전극(311A, 312A, 313A, 314A)은 개별적으로 제어될 수 있다. 복수의 제1 전극(311A, 312A, 313A, 314A)의 개별적 제어를 통하여 복수의 제1 전극(311A, 312A, 313A, 314A)을 통한 전압 인가의 영역 및 개수를 결정할 수 있다.The plurality of first electrodes 311A, 312A, 313A, and 314A may be individually controlled. Through individual control of the plurality of first electrodes 311A, 312A, 313A, 314A, the region and number of voltage application through the plurality of first electrodes 311A, 312A, 313A, 314A may be determined.

선택적 실시예로서 복수의 제1 전극(311A, 312A, 313A, 314A)은 일 방향을 따라서 길게 연장된 형태를 가질 수 있고, 예를들면 지면과 수직한 방향을 따라 길게 연장된 형태를 가질 수 있다. 구체적 예로서 도 27에 도시한 것과 같이 제1 전극(314A)은 제2 방향(예를들면 도 27의 Y축 방향)을 따라 연장된 길이를 가질 수 있다. As an optional embodiment, the plurality of first electrodes 311A, 312A, 313A, and 314A may have a shape elongated along one direction, for example, may have a shape elongated along a direction perpendicular to the ground. . As a specific example, as illustrated in FIG. 27, the first electrode 314A may have a length extending along the second direction (eg, the Y-axis direction of FIG. 27 ).

선택적 실시예로서 도시하지 않은 복수의 제1 전극(311A, 312A, 313A)도 제1 전극(314A)과 서로 이격된 채 길이를 갖도록 연장된 형태를 가질 수 있고, 예를들면 제1 전극(314A)과 나란하게 제2 방향(예를들면 도 27의 Y축 방향)을 따라 연장된 길이를 가질 수 있다. As an optional embodiment, a plurality of first electrodes 311A, 312A, and 313A, not shown, may also have a shape that is extended to have a length spaced apart from the first electrode 314A, for example, the first electrode 314A. ) And may have a length extending along the second direction (eg, the Y-axis direction of FIG. 27).

선택적 실시예로서 복수의 제1 전극(311A, 312A, 313A, 314A)은 각각 본체 부(10ma), 제1 돌출부(10pa1) 및 제2 돌출부(10pa2)를 포함할 수 있다.As an optional embodiment, the plurality of first electrodes 311A, 312A, 313A, and 314A may each include a body portion 10ma, a first protrusion 10pa1, and a second protrusion 10pa2.

본체부(10ma)는 복수의 제1 전극(311A, 312A, 313A, 314A)의 주된 영역으로서 선택적 실시예로서 도 27에 도시한 것과 같이 일 방향으로 길게 연장된 형태를 가질 수 있다.The body portion 10ma is a main area of the plurality of first electrodes 311A, 312A, 313A, and 314A, and may have a shape extending in one direction as shown in FIG. 27 as an optional embodiment.

제1 돌출부(10pa1)는 본체부(10ma)로부터 돌출된 형태로서 본체부(10ma)보다 작은 폭을 가질 수 있고, 제2 전극(310B)을 향하도록 돌출될 수 있다. 이를 통하여 제1 돌출부(10pa1)과 제2 전극(310B)의 사이의 제1 활성층(310C)의 영역에 제1 변동 저저항 영역(VL14A)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.The first protrusion 10pa1 may protrude from the main body 10ma and may have a smaller width than the main body 10ma, and may protrude toward the second electrode 310B. Through this, the first fluctuating low resistance region VL14A in the region of the first active layer 310C between the first protrusion 10pa1 and the second electrode 310B can be easily formed through application of a small voltage in a short time. I can.

선택적 실시예로서 제2 돌출부(10pa2)가 본체부(10ma)로부터 돌출된 형태로서 본체부(10ma)보다 작은 폭을 가질 수 있고, 제1 돌출부(10pa1)과 반대 방향을 향하도록 돌출될 수 있다.As an optional embodiment, the second protrusion 10pa2 protrudes from the main body 10ma and may have a smaller width than the main body 10ma, and may protrude to face the opposite direction to the first protrusion 10pa1. .

제2 전극(310B)은 상기 복수의 제1 전극(311A, 312A, 313A, 314A)과 이격되도록 배치될 수 있다.The second electrode 310B may be disposed to be spaced apart from the plurality of first electrodes 311A, 312A, 313A, and 314A.

또한 제2 전극(310B)은 상기 복수의 제1 전극(311A, 312A, 313A, 314A)과 중첩된 영역을 포함하도록 형성될 수 있다.In addition, the second electrode 310B may be formed to include a region overlapping the plurality of first electrodes 311A, 312A, 313A, and 314A.

제2 전극(310B)은 제1 방향을 따라서 길게 연장된 길이를 가질 수 있다.The second electrode 310B may have a length extending along the first direction.

예를들면 제2 전극(310B)은 상기 복수의 제1 전극(311A, 312A, 313A, 314A)이 배열된 방향을 따라서 길게 연장된 형태를 가질 수 있다.For example, the second electrode 310B may have an elongated shape along a direction in which the plurality of first electrodes 311A, 312A, 313A, and 314A are arranged.

선택적 실시예로서 제2 전극(310B)은 상기 복수의 제1 전극(311A, 312A, 313A, 314A)의 각각과 교차하는 방향으로 길이를 갖도록 연장될 수 있다. 구체적 예로서 도 27에 도시한 것과 같이 제1 전극(311A, 312A, 313A, 314A)의 연장 방향과 교차하거나, 예를들면 직교하는 방향(도 27 기준 Y축 방향)으로 연장된 형태를 가질 수 있다.As an alternative embodiment, the second electrode 310B may extend to have a length in a direction crossing each of the plurality of first electrodes 311A, 312A, 313A, and 314A. As a specific example, as shown in FIG. 27, the first electrode 311A, 312A, 313A, 314A may have a shape that intersects with the extension direction or extends in a direction that is orthogonal to, for example, the Y-axis direction of FIG. 27. have.

선택적 실시예로서 제2 전극(310B)은 본체부(10mb), 제1 돌출부(10pb1) 및 제2 돌출부(10pb2)를 포함할 수 있다.As an alternative embodiment, the second electrode 310B may include a body portion 10mb, a first protrusion 10pb1, and a second protrusion 10pb2.

본체부(10mb)는 제2 전극(310B)의 주된 영역으로서 선택적 실시예로서 도 27에 도시한 것과 같이 일 방향으로 길게 연장된 형태를 가질 수 있다.The body portion 10mb is a main area of the second electrode 310B and may have a shape extending in one direction as shown in FIG. 27 as an optional embodiment.

제1 돌출부(10pb1)는 본체부(10mb)로부터 돌출된 형태로서 본체부(10mb)보다 작은 폭을 가질 수 있고, 제1 전극 세트(310A)을 향하도록 돌출될 수 있다. 이를 통하여 제1 돌출부(10pb1)과 제1 전극 세트(310A)의 사이의 제1 활성층(310C)의 영역에 제1 변동 저저항 영역(VL14A)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.The first protrusion 10pb1 may protrude from the main body 10mb, may have a width smaller than that of the main body 10mb, and may protrude toward the first electrode set 310A. Through this, the first fluctuating low resistance region VL14A is easily formed by applying a small voltage to the region of the first active layer 310C between the first protrusion 10pb1 and the first electrode set 310A. Can be.

또한, 전술한 제1 전극 세트(310A)의 제1 돌출부(10pa1)과 제2 전극(310B)의 제1 돌출부(10pb1)이 서로 대향하도록 돌출되어 그 사이의 제1 활성층(310C)에 제1 변동 저저항 영역(VL14A)이 용이하게 형성될 수 있다.In addition, the first protrusion 10pa1 of the first electrode set 310A and the first protrusion 10pb1 of the second electrode 310B protrude so as to face each other, so that the first active layer 310C between the first protrusions 10pa1 The fluctuation low resistance region VL14A can be easily formed.

선택적 실시예로서 제2 돌출부(10pb2)는 본체부(10mb)로부터 돌출된 형태로서 본체부(10mb)보다 작은 폭을 가질 수 있고, 제3 전극 세트(320A)을 향하도록 돌출될 수 있다. 이를 통하여 제2 돌출부(10pb2)과 제3 전극 세트(320A)의 사이의 제2 활성층(320C)의 영역에 제2 변동 저저항 영역(VL24A)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.As an alternative embodiment, the second protrusion 10pb2 may protrude from the main body 10mb and may have a smaller width than the main body 10mb, and may protrude toward the third electrode set 320A. Through this, the second fluctuating low-resistance region VL24A is easily formed by applying a small voltage to the region of the second active layer 320C between the second protrusion 10pb2 and the third electrode set 320A. Can be.

또한, 후술할 제3 전극 세트(320A)의 제1 돌출부(20pa1)과 제2 전극(310B)의 제2 돌출부(10pb2)가 서로 대향하도록 돌출되어 그 사이의 제2 활성층(320C)에 제2 변동 저저항 영역(VL24A)이 용이하게 형성될 수 있다.In addition, the first protrusion 20pa1 of the third electrode set 320A to be described later and the second protrusion 10pb2 of the second electrode 310B protrude to face each other, so that a second active layer 320C therebetween The fluctuation low resistance region VL24A can be easily formed.

제1 활성층(310C)은 제1 전극 세트(310A)와 상기 제2 전극(310B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The first active layer 310C may be formed between the first electrode set 310A and the second electrode 310B and may include a spontaneous polarization material.

제1 활성층(310C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The first active layer 310C may be formed using the same material as the active layer of the above-described embodiments.

예를들면 제1 활성층(310C)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 선택적 실시예로서 제1 활성층(310C)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.For example, the first active layer 310C may include an insulating material and may include a ferroelectric material. A first active layer (310C) as an alternative embodiment may comprise a perovskite-based material, for example, may include BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 제1 활성층(310C)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 제1 활성층(310C)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. In addition, as another example, the first active layer 310C has an ABX3 structure, where A may include at least one material selected from inorganic materials such as Cs and Ru capable of forming a CnH2n+1 alkyl group and a perovskite solar cell structure, and , B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the first active layer 310C is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC(NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , ( CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )( HC(NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) It may include.

이와 같은 제1 활성층(310C)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 제1 활성층(310C)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The first active layer 310C has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. In addition, even when the applied electric field is removed, the first active layer 310C may maintain a polarized state.

제1 변동 저저항 영역(VL14A)은 상기 제1 전극 세트(310A)를 통하여 상기 제1 활성층(310C)에 전기장을 인가하여 상기 제1 활성층(310C)에 형성된 분극 영역(fa1)의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The first variable low resistance region VL14A corresponds to the boundary of the polarization region fa1 formed in the first active layer 310C by applying an electric field to the first active layer 310C through the first electrode set 310A. And a region having lower electrical resistance than other adjacent regions.

도 26 내지 도 28은 예시적으로 제1 변동 저저항 영역(VL14A)이 상기 제1 전극 세트(310A)의 제1 전극(314A)의 전압 인가를 통하여 형성된 것을 도시하고 있다.26 to 28 exemplarily show that the first variable low resistance region VL14A is formed by applying a voltage to the first electrode 314A of the first electrode set 310A.

본 발명은 이에 한정되지 않고 제1 전극 세트(310A)의 복수의 제1 전극(311A, 312A, 313A, 314A)의 개별적 제어를 통하여 복수의 제1 전극(311A, 312A, 313A, 314A)의 각각에 대응하고 서로 이격되는 복수의 제1 변동 저저항 영역을 선택적으로 형성할 수 있다.The present invention is not limited thereto, and each of the plurality of first electrodes 311A, 312A, 313A, 314A through individual control of the plurality of first electrodes 311A, 312A, 313A, 314A of the first electrode set 310A A plurality of first fluctuating low resistance regions corresponding to and spaced apart from each other may be selectively formed.

제1 변동 저저항 영역(VL14A)은 제2 전극(310B)와 접할 수 있다. 이를 통하여 복수의 제1 전극(311A, 312A, 313A, 314A)의 각각으로부터 제2 전극(310B)으로 전류의 흐름이 형성될 수 있다.The first variable low resistance region VL14A may contact the second electrode 310B. Through this, a current flow may be formed from each of the plurality of first electrodes 311A, 312A, 313A, and 314A to the second electrode 310B.

이를 통하여 전자 소자(300)의 다양한 기능이 구현될 수 있다.Through this, various functions of the electronic device 300 may be implemented.

제1 변동 저저항 영역(VL14A)에 대한 내용은 전술한 실시예들에서의 변동 저저항 영역의 구성을 통하여 충분히 이해 가능한 바, 더 구체적 내용의 설명은 생략한다.Details of the first low fluctuation resistance region VL14A can be sufficiently understood through the configuration of the low fluctuation resistance region in the above-described embodiments, and a more detailed description thereof will be omitted.

제3 전극 세트(320A)는 상기 제2 전극(310B)과 이격되고 상기 제2 전극(310B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극(321A, 322A, 323A, 324A)을 가질 수 있다.The third electrode set 320A is a plurality of third electrodes 321A, 322A, 323A, 324A that are spaced apart from the second electrode 310B and have a region overlapping with the second electrode 310B and are disposed to be spaced apart from each other. Can have

도 26에 4개의 제3 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제3 전극을 포함할 수 있다.Although four third electrodes are shown in FIG. 26, the present invention is not limited thereto and may include a variety of third electrodes.

제3 전극 세트(320A)의 복수의 제3 전극(321A, 322A, 323A, 324A)은 일 방향을 따라서 이격된 채 배열될 수 있고, 예를들면 제1 방향(예를들면 도면의 X축 방향)을 따라 배열될 수 있다.The plurality of third electrodes 321A, 322A, 323A, 324A of the third electrode set 320A may be arranged spaced apart along one direction, for example, in the first direction (for example, the X-axis direction in the drawing). ) Can be arranged along.

제3 전극 세트(320A)의 복수의 제3 전극(321A, 322A, 323A, 324A)은 제2 활성층(320C)에 전압을 인가할 수 있도록 형성될 수 있다. 예를들면 복수의 제3 전극(321A, 322A, 323A, 324A)은 제1 전극 세트(310A)와 동일한 재질로 형성될 수 있고, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The plurality of third electrodes 321A, 322A, 323A, 324A of the third electrode set 320A may be formed to apply a voltage to the second active layer 320C. For example, the plurality of third electrodes 321A, 322A, 323A, 324A may be formed of the same material as the first electrode set 310A, and may be formed of a metal material such as gold, aluminum, silver, or copper, PEDOT:PSS or Conductive polymers such as polyaniline, indium oxide (e.g. In 2 O 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium oxide tin oxide alloy (e.g. In 2 O 3) - SnO 2) or indium zinc oxide alloy (for example, may include a metal oxide such as In 2 O 3 -ZnO).

복수의 제3 전극(321A, 322A, 323A, 324A)은 개별적으로 제어될 수 있다. 복수의 제3 전극(321A, 322A, 323A, 324A)의 개별적 제어를 통하여 복수의 제3 전극(321A, 322A, 323A, 324A)을 통한 전압 인가의 영역 및 개수를 결정할 수 있다.The plurality of third electrodes 321A, 322A, 323A, and 324A may be individually controlled. Through individual control of the plurality of third electrodes 321A, 322A, 323A, 324A, the region and number of voltage application through the plurality of third electrodes 321A, 322A, 323A, 324A may be determined.

선택적 실시예로서 복수의 제3 전극(321A, 322A, 323A, 324A)은 일 방향을 따라서 길게 연장된 형태를 가질 수 있고, 예를들면 지면과 수직한 방향을 따라 길게 연장된 형태를 가질 수 있다. As an optional embodiment, the plurality of third electrodes 321A, 322A, 323A, 324A may have a shape elongated along one direction, for example, may have a shape elongated along a direction perpendicular to the ground. .

구체적 예로서 복수의 제3 전극(321A, 322A, 323A, 324A)은 제1 전극 세트(310A)의 복수의 제1 전극(311A, 312A, 313A, 314A)과 나란한 방향, 예를들면 제2 방향(예를들면 도 27의 Y축 방향)을 따라 연장된 길이를 가질 수 있다. As a specific example, the plurality of third electrodes 321A, 322A, 323A, 324A is in a direction parallel to the plurality of first electrodes 311A, 312A, 313A, 314A of the first electrode set 310A, for example, in a second direction. (For example, it may have a length extending along the Y-axis direction in FIG. 27).

선택적 실시예로서 복수의 제3 전극(321A, 322A, 323A, 324A)은 제1 전극 세트(310A)의 복수의 제1 전극(311A, 312A, 313A, 314A)과 중첩된 영역을 포함하도록 배치될 수 있다.As an optional embodiment, the plurality of third electrodes 321A, 322A, 323A, 324A may be disposed to include a region overlapping with the plurality of first electrodes 311A, 312A, 313A, 314A of the first electrode set 310A. I can.

선택적 실시예로서 복수의 제3 전극(321A, 322A, 323A, 324A)은 각각 본체 부(20ma), 제1 돌출부(20pa1) 및 제2 돌출부(20pa2)를 포함할 수 있다.As an optional embodiment, the plurality of third electrodes 321A, 322A, 323A, and 324A may each include a body portion 20ma, a first protrusion 20pa1, and a second protrusion 20pa2.

본체부(20ma)는 복수의 제3 전극(321A, 322A, 323A, 324A)의 주된 영역으로서 선택적 실시예로서 일 방향으로 길게 연장된 형태를 가질 수 있다.The body portion 20ma is a main region of the plurality of third electrodes 321A, 322A, 323A, and 324A, and may have a shape extending in one direction as an optional embodiment.

제1 돌출부(20pa1)는 본체부(20ma)로부터 돌출된 형태로서 본체부(20ma)보다 작은 폭을 가질 수 있고, 제2 전극(310B)을 향하도록 돌출될 수 있다. 이를 통하여 제1 돌출부(20pa1)와 제2 전극(310B)의 사이의 제2 활성층(320C)의 영역에 제2 변동 저저항 영역(VL24A)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.The first protrusion 20pa1 protrudes from the main body 20ma and may have a smaller width than the main body 20ma, and may protrude toward the second electrode 310B. Through this, the second fluctuating low resistance region VL24A can be easily formed in a region of the second active layer 320C between the first protrusion 20pa1 and the second electrode 310B through application of a small voltage in a short time. I can.

선택적 실시예로서 제2 돌출부(20pa2)가 본체부(20ma)로부터 돌출된 형태로서 본체부(20ma)보다 작은 폭을 가질 수 있고, 제1 돌출부(20pa1)와 반대 방향을 향하도록 돌출될 수 있다.As an optional embodiment, the second protrusion 20pa2 protrudes from the main body 20ma and may have a smaller width than the main body 20ma, and may protrude in a direction opposite to the first protrusion 20pa1. .

제2 활성층(320C) Second active layer 320C

제2 활성층(320C)은 상기 제2 전극(310B)과 상기 제3 전극 세트(320A)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The second active layer 320C may be formed between the second electrode 310B and the third electrode set 320A and may include a spontaneous polarization material.

제2 활성층(320C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The second active layer 320C may be formed using the same material as the active layer of the above-described embodiments.

예를들면 제2 활성층(320C)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 선택적 실시예로서 제2 활성층(320C)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.For example, the second active layer 320C may include an insulating material and may include a ferroelectric material. A second active layer (320C) as an alternative embodiment may comprise a perovskite-based material, for example, may include BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 제2 활성층(320C)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 제1 활성층(310C)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. In addition, as another example, the second active layer 320C has an ABX3 structure, where A may include one or more materials selected from inorganic materials such as Cs, Ru, etc., capable of forming a CnH2n+1 alkyl group, and a perovskite solar cell structure, and , B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the first active layer 310C is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC(NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , ( CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )( HC(NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) It may include.

이와 같은 제2 활성층(320C)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 제2 활성층(320C)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The second active layer 320C has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. In addition, the second active layer 320C may maintain a polarized state even when the applied electric field is removed.

선택적 실시예로서 제1 활성층(310C)와 제2 활성층(320C)은 적어도 일 영역에서 연결될 수 있고, 예를들면 제2 전극(310B)와 인접한 영역의 연결 활성층 영역(CUA)을 통하여 연결될 수 있다. As an optional embodiment, the first active layer 310C and the second active layer 320C may be connected in at least one region, for example, through a connection active layer region CUA adjacent to the second electrode 310B. .

이를 통하여 제1 전극 세트(310A)와 제3 전극 세트(320A)의 사이에 제2 전극(310B)이 안정적으로 배치될 수 있고, 제1 활성층(310C) 및 제2 활성층(320C)이 제1 전극 세트(310A)와 제3 전극 세트(320A)의 사이에서 제2 전극(310B)과 상호 지지하면서 안정적 배치를 구현할 수 있다.Through this, the second electrode 310B may be stably disposed between the first electrode set 310A and the third electrode set 320A, and the first active layer 310C and the second active layer 320C are first It is possible to implement a stable arrangement while mutually supporting the second electrode 310B between the electrode set 310A and the third electrode set 320A.

제2 변동 저저항 영역(VL24A)은 상기 제3 전극 세트(320A)를 통하여 상기 제2 활성층(320C)에 전기장을 인가하여 상기 제2 활성층(320C)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The second variable low resistance region VL24A corresponds to the boundary of the polarization region formed in the second active layer 320C by applying an electric field to the second active layer 320C through the third electrode set 320A, A region having an electrical resistance lower than that of the region may be included.

도 26 및 도 28은 예시적으로 제2 변동 저저항 영역(VL24A)이 상기 제3 전극 세트(320A)의 제3 전극(324A)의 전압 인가를 통하여 형성된 것을 도시하고 있다.26 and 28 exemplarily show that the second variable low resistance region VL24A is formed by applying a voltage to the third electrode 324A of the third electrode set 320A.

본 발명은 이에 한정되지 않고 제3 전극 세트(320A)의 복수의 제3 전극(321A, 322A, 323A, 324A)의 개별적 제어를 통하여 복수의 제3 전극(321A, 322A, 323A, 324A)의 각각에 대응하는 제2 변동 저저항 영역을 선택적으로 형성할 수 있다.The present invention is not limited thereto, and each of the plurality of third electrodes 321A, 322A, 323A, 324A through individual control of the plurality of third electrodes 321A, 322A, 323A, 324A of the third electrode set 320A A second fluctuation low resistance region corresponding to may be selectively formed.

제2 변동 저저항 영역(VL24A)은 제2 전극(310B)와 접할 수 있다. 이를 통하여 복수의 제3 전극(321A, 322A, 323A, 324A)의 각각과 제2 전극(310B)의 사이에 전류의 흐름이 형성될 수 있다.The second variable low resistance region VL24A may contact the second electrode 310B. Through this, a current flow may be formed between each of the plurality of third electrodes 321A, 322A, 323A, and 324A and the second electrode 310B.

이를 통하여 전자 소자(300)의 다양한 기능이 구현될 수 있다.Through this, various functions of the electronic device 300 may be implemented.

제2 변동 저저항 영역(VL24A)에 대한 내용은 전술한 실시예들에서의 변동 저저항 영역의 구성을 통하여 충분히 이해 가능한 바, 더 구체적 내용의 설명은 생략한다.Details of the second low fluctuation resistance region VL24A can be sufficiently understood through the configuration of the low fluctuation resistance region in the above-described embodiments, and a more detailed description thereof will be omitted.

본 실시예의 전자 소자는 제1 전극 세트의 복수의 제1 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제1 전극에 대응하도록 서로 이격된 복수의 제1 변동 저저항 영역을 형성할 수 있다.The electronic device of the present embodiment may individually control a plurality of first electrodes of the first electrode set to form variable low resistance regions in the active layer, respectively, and for example, a plurality of spaced apart from each other so as to correspond to the plurality of first electrodes. A first fluctuation low resistance region may be formed.

또한 본 실시예의 전자 소자는 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제3 전극에 대응하도록 서로 이격된 복수의 제2 변동 저저항 영역을 형성할 수 있다.In addition, the electronic device of the present embodiment may individually control a plurality of third electrodes of the third electrode set to form variable low resistance regions in the active layer, respectively. For example, a plurality of spaced apart from each other to correspond to a plurality of third electrodes. The second fluctuation low resistance region of may be formed.

이러한 제1 변동 저저항 영역은 제2 전극과 접할 수 있고 이를 통하여 복수의 제1 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.The first variable low-resistance region may contact the second electrode, and through this, a current may flow between the plurality of first electrodes and the second electrode.

또한 제2 변동 저저항 영역은 제2 전극과 접할 수 있고 이를 통하여 복수의 제3 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.In addition, the second fluctuation low-resistance region may contact the second electrode, and through this, a current may flow between the plurality of third electrodes and the second electrode.

결과적으로 제1 전극 세트로부터 제3 전극 세트 사이에 전류의 흐름이 발생할 수 있다.As a result, current may flow between the first electrode set and the third electrode set.

제1 전극 세트의 복수의 제1 전극의 개별적인 신호 제어 및 이를 통한 전류의 흐름과 이를 인식하는 것을 통하여 다양한 데이터의 입력 및 출력이 가능할 수 있다. 또한, 제1 전극 세트와 두께 방향으로 대향되도록 배치된 제3 전극 세트의 복수의 제2 전극을 개별적으로 제어하여 제1 전극 세트와 제3 전극 세트 간의 전류의 흐름을 다양한 형태로 제어할 수 있다.It is possible to input and output various data through individual signal control of the plurality of first electrodes of the first electrode set and the flow of current and recognition thereof. In addition, by individually controlling a plurality of second electrodes of the first electrode set and the third electrode set disposed to face each other in the thickness direction, the flow of current between the first electrode set and the third electrode set may be controlled in various forms. .

이를 통하여 다양한 용도, 다양한 특성을 갖는 전자 소자를 구현할 수 있고, 예를들면 집적도가 높은 메모리를 구현할 수 있다.Through this, an electronic device having various uses and various characteristics can be implemented, and for example, a memory having a high degree of integration can be implemented.

도 29 및 도 30은 도 26의 전자 소자의 변형예를 도시한 도면이다.29 and 30 are diagrams illustrating a modified example of the electronic device of FIG. 26.

도 29를 참조하면 본 실시예의 전자 소자(300')는 제1 전극 세트(310A), 제2 전극(310B'), 제1 활성층(310C), 제1 변동 저저항 영역(VL14A), 제3 전극 세트(320A), 제2 활성층(320C) 및 제2 변동 저저항 영역(320C)을 포함할 수 있다.Referring to FIG. 29, the electronic device 300 ′ of the present exemplary embodiment includes a first electrode set 310A, a second electrode 310B', a first active layer 310C, a first variable low resistance region VL14A, and a third. An electrode set 320A, a second active layer 320C, and a second variable low resistance region 320C may be included.

본 실시예의 전자 소자(300')의 구성 중 전술한 실시예의 전자 소자(300)의 부재의 참조 부호와 동일한 참조 부호를 갖는 부재들은 전술한 전자 소자(300)에서 설명한 바와 동일하거나 유사한 범위내에서 변형이 가능하므로 구체적 설명은 생략한다.Among the configurations of the electronic device 300 ′ of the present embodiment, members having the same reference numerals as those of the members of the electronic device 300 of the above-described embodiment are within the same or similar range as described for the electronic device 300 described above. Since modifications are possible, detailed descriptions are omitted.

본 실시예의 제2 전극(310B')는 돌출부를 구비하지 않은 형태, 예를들면 전체적으로 본체부에 대응하는 형태를 가질 수 있다.The second electrode 310B' according to the present exemplary embodiment may have a shape without a protrusion, for example, a shape corresponding to the body portion as a whole.

다른 예로서 도 30을 참조하면 본 실시예의 전자 소자(300")는 제1 전극 세트(310A"), 제2 전극(310B"), 제1 활성층(310C), 제1 변동 저저항 영역(VL14A), 제3 전극 세트(320A"), 제2 활성층(320C) 및 제2 변동 저저항 영역(320C)을 포함할 수 있다.As another example, referring to FIG. 30, the electronic device 300 ″ of the present exemplary embodiment includes a first electrode set 310A″, a second electrode 310B″, a first active layer 310C, and a first variable low resistance region VL14A. ), a third electrode set 320A", a second active layer 320C, and a second variable low resistance region 320C.

본 실시예의 전자 소자(300")의 구성 중 전술한 실시예의 전자 소자(300)의 부재의 참조 부호와 동일한 참조 부호를 갖는 부재들은 전술한 전자 소자(300)에서 설명한 바와 동일하거나 유사한 범위내에서 변형이 가능하므로 구체적 설명은 생략한다.Among the configurations of the electronic device 300" of the present embodiment, members having the same reference numerals as those of the members of the electronic device 300 of the above-described embodiment are within the same or similar range as described for the electronic device 300 described above. Since modifications are possible, detailed descriptions are omitted.

본 실시예의 제1 전극 세트(310A")은 복수의 제1 전극(311A", 312A", 313A", 314A")를 포함할 수 있고, 이들 각각의 적어도 하나는 돌출부를 구비하지 않은 형태, 예를들면 전체적으로 본체부에 대응하는 형태를 가질 수 있다.The first electrode set 310A" of the present embodiment may include a plurality of first electrodes 311A", 312A", 313A", 314A"), and at least one of them does not have a protrusion, eg For example, it may have a shape corresponding to the body part as a whole.

또한 이에 따라 제1 변동 저저항 영역(VL14A)은 복수의 제1 전극(311A", 312A", 313A", 314A")의 가장자리와 접하거나 이를 벗어나는 영역에 형성될 수 있다.In addition, accordingly, the first variable low-resistance region VL14A may be formed in a region in contact with or outside the edges of the plurality of first electrodes 311A", 312A", 313A", and 314A".

또한 선택적 실시예로서 본 실시예의 제3 전극 세트(320A")은 복수의 제3 전극(321A", 322A", 323A", 324A")을 포함할 수 있고, 이들 각각의 적어도 하나는 돌출부를 구비하지 않은 형태, 예를들면 전체적으로 본체부에 대응하는 형태를 가질 수 있다.In addition, as an optional embodiment, the third electrode set 320A" of this embodiment may include a plurality of third electrodes 321A", 322A", 323A", and 324A", each of which at least one has a protrusion. It may have a shape that does not correspond to the body part as a whole, for example.

또한 이에 따라 제2 변동 저저항 영역(VL24A)은 복수의 제3 전극(321A", 322A", 323A", 324A")의 가장자리와 접하거나 이를 벗어나는 영역에 형성될 수 있다.In addition, accordingly, the second variable low-resistance region VL24A may be formed in a region in contact with or outside the edges of the plurality of third electrodes 321A", 322A", 323A", and 324A".

도 31은 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.31 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(400)는 제1 전극 세트(410A), 제2 전극(410B), 제1 활성층(410C), 제1 변동 저저항 영역(VL14A), 제3 전극 세트(420A), 제2 활성층(420C) , 제2 변동 저저항 영역(VL24A), 제4 전극(420B), 제3 활성층(430C), 제5 전극 세트(430A), 제3 변동 저저항 영역(VL34A)를 포함할 수 있다.The electronic device 400 of the present embodiment includes a first electrode set 410A, a second electrode 410B, a first active layer 410C, a first variable low resistance region VL14A, a third electrode set 420A, and 2 active layer 420C, a second variable low resistance region VL24A, a fourth electrode 420B, a third active layer 430C, a fifth electrode set 430A, and a third variable low resistance region VL34A. I can.

설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.For convenience of explanation, the description will focus on differences from the above-described embodiment.

제1 전극 세트(410A)는 서로 이격되도록 배치된 복수의 제1 전극(411A, 412A, 413A, 414A)을 가질 수 있다. 도 31에 4개의 제1 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제1 전극을 포함할 수 있다.The first electrode set 410A may have a plurality of first electrodes 411A, 412A, 413A, and 414A disposed to be spaced apart from each other. Although four first electrodes are shown in FIG. 31, the present invention is not limited thereto and may include a variety of first electrodes.

제1 전극 세트(410A)은 전술한 실시예의 제1 전극 세트(310A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제1 전극 세트(410A)에 대한 더 구체적인 설명은 생략한다.The first electrode set 410A is the same as the first electrode set 310A of the above-described embodiment or within a range that can be partially modified as necessary. For convenience of description, the first electrode set 410A is more specific. Description is omitted.

제2 전극(410B)은 상기 복수의 제1 전극(411A, 412A, 413A, 414A)과 이격되도록 배치될 수 있다.The second electrode 410B may be disposed to be spaced apart from the plurality of first electrodes 411A, 412A, 413A, and 414A.

또한 제2 전극(410B)은 상기 복수의 제1 전극(411A, 412A, 413A, 414A)과 중첩된 영역을 포함하도록 형성될 수 있다.In addition, the second electrode 410B may be formed to include a region overlapping the plurality of first electrodes 411A, 412A, 413A, and 414A.

제2 전극(410B)은 제2 방향을 따라서 길게 연장된 길이를 가질 수 있다.The second electrode 410B may have a length extending along the second direction.

제2 전극(410B)은 전술한 실시예의 제2 전극(310B)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제2 전극(410B)에 대한 더 구체적인 설명은 생략한다.The second electrode 410B is the same as the second electrode 310B of the above-described embodiment or within a range that can be partially modified as necessary, and a more detailed description of the second electrode 410B is omitted for convenience of description. do.

제1 활성층(410C)은 제1 전극 세트(410A)와 상기 제2 전극(410B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The first active layer 410C is formed between the first electrode set 410A and the second electrode 410B, and may include a spontaneous polarization material.

제1 활성층(410C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The first active layer 410C may be formed using the same material as the active layer of the above-described embodiments.

제1 활성층(410C)은 전술한 실시예의 제1 활성층(310C)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제1 활성층(410C)에 대한 더 구체적인 설명은 생략한다.The first active layer 410C is the same as the first active layer 310C of the above-described embodiment or within a range that can be partially modified as necessary, and a more detailed description of the first active layer 410C is omitted for convenience of description. do.

제1 변동 저저항 영역(VL14A)은 상기 제1 전극 세트(410A)를 통하여 상기 제1 활성층(410C)에 전기장을 인가하여 상기 제1 활성층(410C)에 형성된 분극 영역(fa1)의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The first variable low resistance region VL14A corresponds to the boundary of the polarization region fa1 formed in the first active layer 410C by applying an electric field to the first active layer 410C through the first electrode set 410A. And a region having lower electrical resistance than other adjacent regions.

제1 변동 저저항 영역(VL14A)은 전술한 실시예의 제1 변동 저저항 영역(VL14A)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제1 변동 저저항 영역(VL14A)에 대한 더 구체적인 설명은 생략한다.The first fluctuating low-resistance region VL14A is the same as the first fluctuating low-resistance region VL14A of the above-described embodiment, or within a range that can be partially deformed as needed. A more detailed description of VL14A) will be omitted.

제3 전극 세트(420A)는 상기 제2 전극(410B)과 이격되고 상기 제2 전극(410B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극(421A, 422A, 423A, 424A)을 가질 수 있다.The third electrode set 420A is a plurality of third electrodes 421A, 422A, 423A, 424A that are spaced apart from the second electrode 410B and have a region overlapping with the second electrode 410B and are disposed to be spaced apart from each other. Can have

도 31에 4개의 제3 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제3 전극을 포함할 수 있다.Although four third electrodes are shown in FIG. 31, the present invention is not limited thereto and may include a variety of third electrodes.

제3 전극 세트(420A)은 전술한 실시예의 제3 전극 세트(320A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제3 전극 세트(420A)에 대한 더 구체적인 설명은 생략한다.The third electrode set 420A is the same as the third electrode set 320A of the above-described embodiment, or within a range that can be partially modified as necessary. For convenience of description, the third electrode set 420A is more specific. Description is omitted.

제2 활성층(420C)은 제1 영역(420c1) 및 제2 영역(420c2)을 포함할 수 있다. 제2 활성층(420C)은 자발 분극성 재료를 포함할 수 있다. 예를들면 제2 활성층(420C)은 제2 활성층(420C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The second active layer 420C may include a first region 420c1 and a second region 420c2. The second active layer 420C may include a spontaneous polarization material. For example, the second active layer 420C and the second active layer 420C may be formed of the same material as the active layer of the above-described embodiments.

제2 활성층(420C)의 제1 영역(420c1)은 제2 전극(410B)과 제3 전극 세트(420A)의 사이에 형성될 수 있다.The first region 420c1 of the second active layer 420C may be formed between the second electrode 410B and the third electrode set 420A.

제2 활성층(420C)의 제2 영역(420c2)은 제3 전극 세트(420A)과 제4 전극(420B)의 사이에 형성될 수 있다.The second region 420c2 of the second active layer 420C may be formed between the third electrode set 420A and the fourth electrode 420B.

도면에 도시한 것과 같이 제2 활성층(420C)의 제1 영역(420c1) 및 제2 영역(420c2)은 연결되도록 형성될 수 있다. 예를들면 제2 활성층(420C)은 일체로 형성될 수 있다.As shown in the drawing, the first region 420c1 and the second region 420c2 of the second active layer 420C may be formed to be connected. For example, the second active layer 420C may be integrally formed.

또한, 다른 예로서 제2 활성층(420C)의 제1 영역(420c1) 및 제2 영역(420c2)은 서로 다른 층으로 형성될 수 있고, 선택적 실시예로서 서로 연결되지 않고 이격되도록 형성될 수 있다. In addition, as another example, the first region 420c1 and the second region 420c2 of the second active layer 420C may be formed of different layers, and may be formed to be spaced apart without being connected to each other as an alternative embodiment.

제2 변동 저저항 영역(VL24A)은 제1 영역(VL24AU) 및 제2 영역(VL24AD)를 포함할 수 있다.The second variable low resistance region VL24A may include a first region VL24AU and a second region VL24AD.

제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU)은 상기 제3 전극 세트(420A)를 통하여 상기 제2 활성층(420C)의 제1 영역(420C1)에 전기장을 인가하여 상기 제2 활성층(420C)의 제1 영역(420C1)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The second active layer by applying an electric field to the first region 420C1 of the second active layer 420C through the third electrode set 420A to the first region VL24AU of the second variable low resistance region VL24A. A region corresponding to the boundary of the polarization region formed in the first region 420C1 of 420C and having an electrical resistance lower than that of other adjacent regions may be included.

제2 변동 저저항 영역(VL24A)의 제2 영역(VL24AD)은 상기 제3 전극 세트(420A)를 통하여 상기 제2 활성층(420C)의 제2 영역(420C2)에 전기장을 인가하여 상기 제2 활성층(420C)의 제2 영역(420C2)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The second region VL24AD of the second variable low resistance region VL24A applies an electric field to the second region 420C2 of the second active layer 420C through the third electrode set 420A to form the second active layer. A region corresponding to the boundary of the polarization region formed in the second region 420C2 of 420C and having an electrical resistance lower than that of other adjacent regions may be included.

이를 통하여 제3 전극 세트(420A)에 대응되는 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU) 및 제2 영역(VL24AD)을 용이하게 형성할 수 있고, 예를들면 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU) 및 제2 영역(VL24AD)을 동시에 형성할 수 있다.Through this, it is possible to easily form the first region VL24AU and the second region VL24AD of the second variable low resistance region VL24A corresponding to the third electrode set 420A, for example, The first region VL24AU and the second region VL24AD of the resistance region VL24A may be simultaneously formed.

제4 전극(420B)은 제3 전극 세트(420A)의 복수의 제3 전극(421A, 422A, 423A, 424A)과 이격되도록 배치될 수 있다.The fourth electrode 420B may be disposed to be spaced apart from the plurality of third electrodes 421A, 422A, 423A, and 424A of the third electrode set 420A.

또한 제4 전극(420B)은 상기 복수의 제3 전극(421A, 422A, 423A, 424A)과 중첩된 영역을 포함하도록 형성될 수 있다.Further, the fourth electrode 420B may be formed to include a region overlapping the plurality of third electrodes 421A, 422A, 423A, and 424A.

제4 전극(420B)은 제2 방향을 따라서 길게 연장된 길이를 가질 수 있다.The fourth electrode 420B may have a length extending along the second direction.

제4 전극(420B)은 제2 전극(410B)과 동일한 재질 또는 유사한 재질로 형성될 수 있다.The fourth electrode 420B may be formed of the same material or a similar material as the second electrode 410B.

또한 제4 전극(420B)은 제2 전극(410B)과 동일한 구성을 가질 수 있고, 변형가능한 범위내에서 일부 변형될 수 있는 바, 제4 전극(420B)에 대한 더 구체적인 설명은 생략한다.Also, since the fourth electrode 420B may have the same configuration as the second electrode 410B and may be partially deformed within a deformable range, a more detailed description of the fourth electrode 420B will be omitted.

선택적 실시예로서 제5 전극 세트(430A)가 더 배치될 수 있다.As an optional embodiment, a fifth electrode set 430A may be further disposed.

제5 전극 세트(430A)는 제4 전극(420B)과 이격되고 상기 제4 전극(420B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제5 전극(431A, 432A, 433A, 434A)을 가질 수 있다.The fifth electrode set 430A includes a plurality of fifth electrodes 431A, 432A, 433A, 434A that are spaced apart from the fourth electrode 420B and have a region overlapping with the fourth electrode 420B and are disposed to be spaced apart from each other. Can have.

도 31에 4개의 제5 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제5 전극을 포함할 수 있다.Although four fifth electrodes are shown in FIG. 31, the present invention is not limited thereto and may include a variety of fifth electrodes.

제5 전극 세트(430A)은 제3 전극 세트(420A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제5 전극 세트(430A)에 대한 더 구체적인 설명은 생략한다.The fifth electrode set 430A is the same as the third electrode set 420A or within a range that can be partially modified as necessary, and a more detailed description of the fifth electrode set 430A will be omitted for convenience of description. .

제3 활성층(430C)은 제5 전극 세트(430A)와 제4 전극(420B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The third active layer 430C is formed between the fifth electrode set 430A and the fourth electrode 420B and may include a spontaneous polarization material.

제3 활성층(430C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The third active layer 430C may be formed using the same material as the active layer of the above-described embodiments.

제3 활성층(430C)은 제1 활성층(410C)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제3 활성층(430C)에 대한 더 구체적인 설명은 생략한다.The third active layer 430C is the same as the first active layer 410C or within a range that can be partially deformed as necessary, and a more detailed description of the third active layer 430C will be omitted for convenience of description.

제3 변동 저저항 영역(VL34A)은 제5 전극 세트(430A)를 통하여 상기 제3 활성층(430C)에 전기장을 인가하여 상기 제3 활성층(430C)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The third variable low resistance region VL34A corresponds to the boundary of the polarization region formed in the third active layer 430C by applying an electric field to the third active layer 430C through the fifth electrode set 430A and is adjacent to another region. A region having lower electrical resistance may be included.

제3 변동 저저항 영역(VL34A)에 대한 설명은 전술한 실시예들 또는 제1 변동 저저항 영역(VL14A)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제3 변동 저저항 영역(VL34A)에 대한 더 구체적인 설명은 생략한다.The description of the third low variable resistance region VL34A is the same as the above-described embodiments or the first variable low resistance region VL14A, or within a range that can be partially modified as necessary. A more detailed description of the fluctuation low resistance region VL34A will be omitted.

본 실시예의 전자 소자는 제1 전극 세트의 복수의 제1 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제1 전극에 대응하도록 서로 이격된 복수의 제1 변동 저저항 영역을 형성할 수 있다.The electronic device of the present embodiment may individually control a plurality of first electrodes of the first electrode set to form variable low resistance regions in the active layer, respectively, and for example, a plurality of spaced apart from each other so as to correspond to the plurality of first electrodes. A first fluctuation low resistance region may be formed.

또한 본 실시예의 전자 소자는 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제3 전극에 대응하도록 서로 이격된 복수의 제2 변동 저저항 영역을 형성할 수 있다.In addition, the electronic device of the present embodiment may individually control a plurality of third electrodes of the third electrode set to form variable low resistance regions in the active layer, respectively. For example, a plurality of spaced apart from each other to correspond to a plurality of third electrodes. The second fluctuation low resistance region of may be formed.

또한, 이 때 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 제2 변동 저저항 영역을 형성 시 제3 전극 세트의 일 방향 및 이와 다른 방향에 각각에 제2 변동 저저항 영역의 제1 영역 및 제2 영역을 형성할 수 있다. In addition, at this time, when forming a second variable low resistance region in the active layer by individually controlling a plurality of third electrodes of the third electrode set, a second variable low resistance region in one direction and a different direction of the third electrode set, respectively. A first region and a second region of may be formed.

예를들면 하나의 제3 전극을 통하여 전압을 활성층에 인가하여 하나의 제3 전극의 일 방향에 제2 변동 저저항 영역의 제1 영역 및 이와 다른 일 방향에 제2 변동 저저항 영역의 제2 영역을 형성할 수 있다.For example, by applying a voltage to the active layer through one third electrode, the first region of the second fluctuating low-resistance region in one direction of one third electrode and the second fluctuation low-resistance region in the other direction. Areas can be formed.

이를 통하여 하나의 제3 전극의 서로 마주보는 측면의 각각에 하나씩 변동 저저항 영역을 형성할 수 있다.Through this, a variable low-resistance region may be formed on each side of one third electrode facing each other.

이러한 제1 변동 저저항 영역은 제2 전극과 접할 수 있고 이를 통하여 복수의 제1 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.The first variable low-resistance region may contact the second electrode, and through this, a current may flow between the plurality of first electrodes and the second electrode.

또한 제2 변동 저저항 영역의 제1 영역은 제2 전극과 접할 수 있고 이를 통하여 복수의 제3 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.In addition, the first region of the second fluctuation low resistance region may contact the second electrode, and through this, a current may flow between the plurality of third electrodes and the second electrode.

이와 함께 제2 변동 저저항 영역의 제2 영역은 제4 전극과 접할 수 있고 이를 통하여 복수의 제3 전극과 제4 전극의 사이에 전류의 흐름이 발생할 수 있다.In addition, the second region of the second fluctuation low resistance region may contact the fourth electrode, and through this, a current may flow between the plurality of third and fourth electrodes.

또한, 선택적 실시예로서 복수의 제5 전극을 갖는 제5 전극 세트를 더 포함할 수 있다.In addition, as an optional embodiment, a fifth electrode set having a plurality of fifth electrodes may be further included.

이를 통하여 제3 변동 저저항 영역은 제4 전극과 접할 수 있고 이를 통하여 복수의 제5 전극과 제4 전극의 사이에 전류의 흐름이 발생할 수 있다.Through this, the third variable low-resistance region may contact the fourth electrode, and a current may flow between the plurality of fifth and fourth electrodes.

결과적으로 제1 전극 세트로부터 제3 전극 세트 사이에 전류의 흐름이 발생할 수 있고, 또한 제3 전극 세트로부터 제5 전극 세트 사이에 전류의 흐름이 발생할 수 있고, 나아가 필요한 경우 제1 전극 세트로부터 제5 전극 세트 사이에 전류의 흐름이 발생할 수 있다.As a result, a current flow may occur between the first electrode set and the third electrode set, and a current flow may occur between the third electrode set and the fifth electrode set. 5 Current flow may occur between sets of electrodes.

제1, 3 및 5 전극 세트의 복수의 전극의 개별적인 신호 제어 및 이를 통한 전류의 흐름과 이를 인식하는 것을 통하여 다양한 데이터의 입력 및 출력이 가능할 수 있다. It is possible to input and output various data through individual signal control of a plurality of electrodes of the first, third, and fifth electrode sets and the flow of current and recognition thereof.

또한, 제1 전극 세트와 제3 전극 세트 간의 전류의 흐름, 제3 전극 세트와 제5 전극 세트 간의 전류의 흐름을 다양한 형태로 제어할 수 있다.In addition, the flow of current between the first electrode set and the third electrode set and the flow of current between the third electrode set and the fifth electrode set may be controlled in various forms.

이를 통하여 다양한 용도, 다양한 특성을 갖는 전자 소자를 구현할 수 있고, 예를들면 집적도가 높은 메모리를 구현할 수 있다.Through this, an electronic device having various uses and various characteristics can be implemented, and for example, a memory having a high degree of integration can be implemented.

도 32는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.32 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(500)는 제1 전극 세트(510A), 제2 전극(510B), 제1 활성층(510C), 제1 변동 저저항 영역(VL14A), 제3 전극 세트(520A), 제2 활성층(520C) , 제2 변동 저저항 영역(VL24A), 제4 전극(520B), 제3 활성층(530C), 제5 전극 세트(530A), 제3 변동 저저항 영역(VL34A), 제6 전극(530B), 제4 활성층(540C), 제7 전극 세트(540A) 및 제4 변동 저저항 영역(VL44A)을 포함할 수 있다.The electronic device 500 of the present embodiment includes a first electrode set 510A, a second electrode 510B, a first active layer 510C, a first variable low resistance region VL14A, a third electrode set 520A, and 2 active layer 520C, second variable low resistance region VL24A, fourth electrode 520B, third active layer 530C, fifth electrode set 530A, third variable low resistance region VL34A, sixth An electrode 530B, a fourth active layer 540C, a seventh electrode set 540A, and a fourth variable low resistance region VL44A may be included.

설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.For convenience of explanation, the description will focus on differences from the above-described embodiment.

제1 전극 세트(510A)는 서로 이격되도록 배치된 복수의 제1 전극(511A, 512A, 513A, 514A)을 가질 수 있다. 도 32에 4개의 제1 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제1 전극을 포함할 수 있다.The first electrode set 510A may have a plurality of first electrodes 511A, 512A, 513A, and 514A disposed to be spaced apart from each other. Although four first electrodes are shown in FIG. 32, the present invention is not limited thereto and may include a variety of first electrodes.

제1 전극 세트(510A)은 전술한 실시예의 제1 전극 세트(310A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제1 전극 세트(510A)에 대한 더 구체적인 설명은 생략한다.The first electrode set 510A is the same as the first electrode set 310A of the above-described embodiment or within a range that can be partially modified as necessary. For convenience of description, the first electrode set 510A is more specific. Description is omitted.

제2 전극(510B)은 상기 복수의 제1 전극(511A, 512A, 513A, 514A)과 이격되도록 배치될 수 있다.The second electrode 510B may be disposed to be spaced apart from the plurality of first electrodes 511A, 512A, 513A, and 514A.

또한 제2 전극(510B)은 상기 복수의 제1 전극(511A, 512A, 513A, 514A)과 중첩된 영역을 포함하도록 형성될 수 있다.Also, the second electrode 510B may be formed to include a region overlapping the plurality of first electrodes 511A, 512A, 513A, and 514A.

제2 전극(510B)은 제2 방향을 따라서 길게 연장된 길이를 가질 수 있다.The second electrode 510B may have a length extending along the second direction.

제2 전극(510B)은 전술한 실시예의 제2 전극(310B)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제2 전극(510B)에 대한 더 구체적인 설명은 생략한다.The second electrode 510B is the same as the second electrode 310B of the above-described embodiment or within a range that can be partially modified as necessary, and a more detailed description of the second electrode 510B is omitted for convenience of description. do.

제1 활성층(510C)은 제1 전극 세트(510A)와 상기 제2 전극(510B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The first active layer 510C may be formed between the first electrode set 510A and the second electrode 510B and may include a spontaneous polarization material.

제1 활성층(510C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The first active layer 510C may be formed using the same material as the active layer of the above-described embodiments.

제1 활성층(510C)은 전술한 실시예의 제1 활성층(310C)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제1 활성층(510C)에 대한 더 구체적인 설명은 생략한다.The first active layer 510C is the same as the first active layer 310C of the above-described embodiment, or within a range that can be partially modified as necessary, and a more detailed description of the first active layer 510C is omitted for convenience of description. do.

제1 변동 저저항 영역(VL14A)은 상기 제1 전극 세트(510A)를 통하여 상기 제1 활성층(510C)에 전기장을 인가하여 상기 제1 활성층(510C)에 형성된 분극 영역(fa1)의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The first variable low resistance region VL14A corresponds to the boundary of the polarization region fa1 formed in the first active layer 510C by applying an electric field to the first active layer 510C through the first electrode set 510A. And a region having lower electrical resistance than other adjacent regions.

제1 변동 저저항 영역(VL14A)은 전술한 실시예의 제1 변동 저저항 영역(VL14A)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제1 변동 저저항 영역(VL14A)에 대한 더 구체적인 설명은 생략한다.The first fluctuating low-resistance region VL14A is the same as the first fluctuating low-resistance region VL14A of the above-described embodiment, or within a range that can be partially deformed as needed. A more detailed description of VL14A) will be omitted.

제3 전극 세트(520A)는 상기 제2 전극(510B)과 이격되고 상기 제2 전극(510B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극(521A, 522A, 523A, 524A)을 가질 수 있다.The third electrode set 520A is a plurality of third electrodes 521A, 522A, 523A, 524A that are spaced apart from the second electrode 510B and have a region overlapping with the second electrode 510B and are disposed to be spaced apart from each other. Can have

도 32에 4개의 제3 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제3 전극을 포함할 수 있다.Although four third electrodes are shown in FIG. 32, the present invention is not limited thereto and may include a variety of third electrodes.

제3 전극 세트(520A)은 전술한 실시예의 제3 전극 세트(320A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제3 전극 세트(520A)에 대한 더 구체적인 설명은 생략한다.The third electrode set 520A is the same as the third electrode set 320A of the above-described embodiment or within a range that can be partially modified as necessary. For convenience of description, the third electrode set 520A is more specific. Description is omitted.

제2 활성층(520C)은 제1 영역(520c1) 및 제2 영역(520c2)을 포함할 수 있다. 제2 활성층(520C)은 자발 분극성 재료를 포함할 수 있다. 예를들면 제2 활성층(520C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The second active layer 520C may include a first region 520c1 and a second region 520c2. The second active layer 520C may include a self-polarizing material. For example, the second active layer 520C may be formed using the same material as the active layer of the above-described embodiments.

제2 활성층(520C)의 제1 영역(520c1)은 제2 전극(510B)과 제3 전극 세트(520A)의 사이에 형성될 수 있다.The first region 520c1 of the second active layer 520C may be formed between the second electrode 510B and the third electrode set 520A.

제2 활성층(520C)의 제2 영역(520c2)은 제3 전극 세트(520A)과 제4 전극(520B)의 사이에 형성될 수 있다.The second region 520c2 of the second active layer 520C may be formed between the third electrode set 520A and the fourth electrode 520B.

도면에 도시한 것과 같이 제2 활성층(520C)의 제1 영역(520c1) 및 제2 영역(520c2)은 연결되도록 형성될 수 있다. 예를들면 제2 활성층(520C)은 일체로 형성될 수 있다.As shown in the drawing, the first region 520c1 and the second region 520c2 of the second active layer 520C may be formed to be connected. For example, the second active layer 520C may be integrally formed.

또한, 다른 예로서 제2 활성층(520C)의 제1 영역(520c1) 및 제2 영역(520c2)은 서로 다른 층으로 형성될 수 있고, 선택적 실시예로서 서로 연결되지 않고 이격되도록 형성될 수 있다. In addition, as another example, the first region 520c1 and the second region 520c2 of the second active layer 520C may be formed of different layers, and may be formed to be spaced apart without being connected to each other as an alternative embodiment.

제2 변동 저저항 영역(VL24A)은 제1 영역(VL24AU) 및 제2 영역(VL24AD)를 포함할 수 있다.The second variable low resistance region VL24A may include a first region VL24AU and a second region VL24AD.

제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU)은 상기 제3 전극 세트(520A)를 통하여 상기 제2 활성층(520C)의 제1 영역(520C1)에 전기장을 인가하여 상기 제2 활성층(520C)의 제1 영역(520C1)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The first region VL24AU of the second variable low resistance region VL24A applies an electric field to the first region 520C1 of the second active layer 520C through the third electrode set 520A to form the second active layer. A region corresponding to the boundary of the polarization region formed in the first region 520C1 of 520C and having an electrical resistance lower than that of other adjacent regions may be included.

제2 변동 저저항 영역(VL24A)의 제2 영역(VL24AD)은 상기 제3 전극 세트(520A)를 통하여 상기 제2 활성층(520C)의 제2 영역(520C2)에 전기장을 인가하여 상기 제2 활성층(520C)의 제2 영역(520C2)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The second region VL24AD of the second variable low resistance region VL24A applies an electric field to the second region 520C2 of the second active layer 520C through the third electrode set 520A to form the second active layer. A region corresponding to the boundary of the polarization region formed in the second region 520C2 of 520C and having an electrical resistance lower than that of other adjacent regions may be included.

이를 통하여 제3 전극 세트(520A)에 대응되는 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU) 및 제2 영역(VL24AD)을 용이하게 형성할 수 있고, 예를들면 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU) 및 제2 영역(VL24AD)을 동시에 형성할 수 있다.Through this, the first region (VL24AU) and the second region (VL24AD) of the second variable low resistance region VL24A corresponding to the third electrode set 520A can be easily formed. The first region VL24AU and the second region VL24AD of the resistance region VL24A may be simultaneously formed.

제4 전극(520B)은 제3 전극 세트(520A)의 복수의 제3 전극(521A, 522A, 523A, 524A)과 이격되도록 배치될 수 있다.The fourth electrode 520B may be disposed to be spaced apart from the plurality of third electrodes 521A, 522A, 523A, and 524A of the third electrode set 520A.

또한 제4 전극(520B)은 상기 복수의 제3 전극(521A, 522A, 523A, 524A)과 중첩된 영역을 포함하도록 형성될 수 있다.Further, the fourth electrode 520B may be formed to include a region overlapping the plurality of third electrodes 521A, 522A, 523A, and 524A.

제4 전극(520B)은 제2 방향을 따라서 길게 연장된 길이를 가질 수 있다.The fourth electrode 520B may have a length extending along the second direction.

제4 전극(520B)은 제2 전극(510B)과 동일한 재질 또는 유사한 재질로 형성될 수 있다.The fourth electrode 520B may be formed of the same material or a similar material as the second electrode 510B.

또한 제4 전극(520B)은 제2 전극(510B)과 동일한 구성을 가질 수 있고, 변형가능한 범위내에서 일부 변형될 수 있는 바, 제4 전극(520B)에 대한 더 구체적인 설명은 생략한다.Further, since the fourth electrode 520B may have the same configuration as the second electrode 510B and may be partially deformed within a deformable range, a more detailed description of the fourth electrode 520B will be omitted.

제5 전극 세트(530A)는 제4 전극(520B)과 이격되고 상기 제4 전극(520B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제5 전극(531A, 532A, 533A, 534A)을 가질 수 있다.The fifth electrode set 530A includes a plurality of fifth electrodes 531A, 532A, 533A, and 534A that are spaced apart from the fourth electrode 520B and overlapped with the fourth electrode 520B and are disposed to be spaced apart from each other. Can have.

도 32에 4개의 제5 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제5 전극을 포함할 수 있다.Although four fifth electrodes are shown in FIG. 32, the present invention is not limited thereto and may include a variety of fifth electrodes.

제5 전극 세트(530A)은 제3 전극 세트(520A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제5 전극 세트(530A)에 대한 더 구체적인 설명은 생략한다.The fifth electrode set 530A is the same as the third electrode set 520A or within a range that can be partially modified as necessary, and a more detailed description of the fifth electrode set 530A will be omitted for convenience of description. .

제3 활성층(530C)은 제1 영역(530c1) 및 제2 영역(530c2)을 포함할 수 있다. 제3 활성층(530C)은 자발 분극성 재료를 포함할 수 있다. 예를들면 제3 활성층(530C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The third active layer 530C may include a first region 530c1 and a second region 530c2. The third active layer 530C may include a self-polarizing material. For example, the third active layer 530C may be formed using the same material as the active layer of the above-described embodiments.

제3 활성층(530C)의 제1 영역(530c1)은 제4 전극(520B)과 제5 전극 세트(530A)의 사이에 형성될 수 있다.The first region 530c1 of the third active layer 530C may be formed between the fourth electrode 520B and the fifth electrode set 530A.

제3 활성층(530C)의 제2 영역(530c2)은 제5 전극 세트(530A)과 제6 전극(530B)의 사이에 형성될 수 있다.The second region 530c2 of the third active layer 530C may be formed between the fifth electrode set 530A and the sixth electrode 530B.

도면에 도시한 것과 같이 제3 활성층(530C)의 제1 영역(530c1) 및 제2 영역(530c2)은 연결되도록 형성될 수 있다. 예를들면 제3 활성층(530C)은 일체로 형성될 수 있다.As shown in the drawing, the first region 530c1 and the second region 530c2 of the third active layer 530C may be formed to be connected. For example, the third active layer 530C may be integrally formed.

또한, 다른 예로서 제3 활성층(530C)의 제1 영역(530c1) 및 제2 영역(530c2)은 서로 다른 층으로 형성될 수 있고, 선택적 실시예로서 서로 연결되지 않고 이격되도록 형성될 수 있다. In addition, as another example, the first region 530c1 and the second region 530c2 of the third active layer 530C may be formed of different layers, and may be formed to be spaced apart without being connected to each other as an alternative embodiment.

제3 변동 저저항 영역(VL34A)은 제1 영역(VL34AU) 및 제2 영역(VL34AD)를 포함할 수 있다.The third low variable resistance region VL34A may include a first region VL34AU and a second region VL34AD.

제3 변동 저저항 영역(VL34A)의 제1 영역(VL34AU)은 상기 제5 전극 세트(530A)를 통하여 상기 제3 활성층(530C)의 제1 영역(530C1)에 전기장을 인가하여 상기 제3 활성층(530C)의 제1 영역(530C1)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The third active layer by applying an electric field to the first region 530C1 of the third active layer 530C through the fifth electrode set 530A to the first region VL34AU of the third variable low resistance region VL34A. A region corresponding to the boundary of the polarization region formed in the first region 530C1 of 530C and having an electrical resistance lower than that of other adjacent regions may be included.

제3 변동 저저항 영역(VL34A)의 제2 영역(VL34AD)은 상기 제5 전극 세트(530A)를 통하여 상기 제3 활성층(530C)의 제2 영역(530C2)에 전기장을 인가하여 상기 제3 활성층(530C)의 제2 영역(530C2)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The second region VL34AD of the third variable low resistance region VL34A applies an electric field to the second region 530C2 of the third active layer 530C through the fifth electrode set 530A to form the third active layer. A region corresponding to the boundary of the polarization region formed in the second region 530C2 of 530C and having an electrical resistance lower than that of other adjacent regions may be included.

이를 통하여 제5 전극 세트(530A)에 대응되는 제3 변동 저저항 영역(VL34A)의 제1 영역(VL34AU) 및 제2 영역(VL34AD)을 용이하게 형성할 수 있고, 예를들면 제3 변동 저저항 영역(VL34A)의 제1 영역(VL34AU) 및 제2 영역(VL34AD)을 동시에 형성할 수 있다.Through this, the first region VL34AU and the second region VL34AD of the third low-variable resistance region VL34A corresponding to the fifth electrode set 530A can be easily formed. For example, the third low-resistance region VL34AD can be formed. The first region VL34AU and the second region VL34AD of the resistance region VL34A may be simultaneously formed.

제6 전극(530B)은 제5 전극 세트(530A)의 복수의 제5 전극(531A, 532A, 533A, 534A)과 이격되도록 배치될 수 있다.The sixth electrode 530B may be disposed to be spaced apart from the plurality of fifth electrodes 531A, 532A, 533A, and 534A of the fifth electrode set 530A.

또한 제6 전극(530B)은 상기 복수의 제5 전극(531A, 532A, 533A, 534A)과 중첩된 영역을 포함하도록 형성될 수 있다.Also, the sixth electrode 530B may be formed to include a region overlapping the plurality of fifth electrodes 531A, 532A, 533A, and 534A.

제6 전극(530B)은 제2 방향을 따라서 길게 연장된 길이를 가질 수 있다.The sixth electrode 530B may have a length extending along the second direction.

제6 전극(530B)은 제4 전극(520B) 또는 제2 전극(510B)과 동일한 재질 또는 유사한 재질로 형성될 수 있다.The sixth electrode 530B may be formed of the same material or a similar material as the fourth electrode 520B or the second electrode 510B.

또한 제6 전극(530B)은 제4 전극(520B) 또는 제2 전극(510B)과 동일한 구성을 가질 수 있고, 변형가능한 범위내에서 일부 변형될 수 있는 바, 제6 전극(530B)에 대한 더 구체적인 설명은 생략한다.In addition, the sixth electrode 530B may have the same configuration as the fourth electrode 520B or the second electrode 510B, and may be partially deformed within a deformable range. Detailed description will be omitted.

선택적 실시예로서 제7 전극 세트(540A)가 더 배치될 수 있다.As an optional embodiment, a seventh electrode set 540A may be further disposed.

제7 전극 세트(540A)는 제6 전극(530B)과 이격되고 상기 제6 전극(530B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제7 전극(531A, 532A, 533A, 534A)을 가질 수 있다.The seventh electrode set 540A includes a plurality of seventh electrodes 531A, 532A, 533A, and 534A that are spaced apart from the sixth electrode 530B and have a region overlapping the sixth electrode 530B and are spaced apart from each other. Can have.

도 32에 4개의 제7 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제7 전극을 포함할 수 있다.Although four seventh electrodes are shown in FIG. 32, the present invention is not limited thereto and may include a variety of seventh electrodes.

제7 전극 세트(540A)는 제1 전극 세트(510A), 제3 전극 세트(520A) 또는 제5 전극 세트(530A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제7 전극 세트(540A)에 대한 더 구체적인 설명은 생략한다.The seventh electrode set 540A is the same as the first electrode set 510A, the third electrode set 520A, or the fifth electrode set 530A, or within a range that can be partially modified as necessary, for convenience of description. For this purpose, a more detailed description of the seventh electrode set 540A will be omitted.

제4 활성층(540C)은 제7 전극 세트(540A)와 제6 전극(530B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The fourth active layer 540C is formed between the seventh electrode set 540A and the sixth electrode 530B, and may include a spontaneous polarization material.

제4 활성층(540C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The fourth active layer 540C may be formed using the same material as the active layer of the above-described embodiments.

제4 활성층(540C)은 제1 활성층(510C)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제4 활성층(540C)에 대한 더 구체적인 설명은 생략한다.The fourth active layer 540C is the same as the first active layer 510C or within a range that can be partially deformed as necessary, and a more detailed description of the fourth active layer 540C will be omitted for convenience of description.

제4 변동 저저항 영역(VL44A)은 제7 전극 세트(540A)를 통하여 상기 제4 활성층(540C)에 전기장을 인가하여 상기 제4 활성층(540C)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The fourth variable low-resistance region VL44A corresponds to the boundary of the polarization region formed on the fourth active layer 540C by applying an electric field to the fourth active layer 540C through the seventh electrode set 540A and is adjacent to another region. It may include a region having a lower electrical resistance.

제4 변동 저저항 영역(VL44A)에 대한 설명은 전술한 실시예들 또는 제1 변동 저저항 영역(VL14A)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위내로서 설명의 편의를 위하여 제4 변동 저저항 영역(VL44A)에 대한 더 구체적인 설명은 생략한다.The description of the fourth low variable resistance region VL44A is the same as the above-described embodiments or the first variable low resistance region VL14A, or within a range that can be partially modified as necessary. A more detailed description of the variable low resistance region VL44A will be omitted.

본 실시예의 전자 소자는 제1 전극 세트의 복수의 제1 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제1 전극에 대응하도록 서로 이격된 복수의 제1 변동 저저항 영역을 형성할 수 있다.The electronic device of the present embodiment may individually control a plurality of first electrodes of the first electrode set to form variable low resistance regions in the active layer, respectively, and for example, a plurality of spaced apart from each other so as to correspond to the plurality of first electrodes. A first fluctuation low resistance region may be formed.

또한 본 실시예의 전자 소자는 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제3 전극에 대응하도록 서로 이격된 복수의 제2 변동 저저항 영역을 형성할 수 있다.In addition, the electronic device of the present embodiment may individually control a plurality of third electrodes of the third electrode set to form variable low resistance regions in the active layer, respectively. For example, a plurality of spaced apart from each other to correspond to a plurality of third electrodes. The second fluctuation low resistance region of may be formed.

또한, 이 때 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 제2 변동 저저항 영역을 형성 시 제3 전극 세트의 일 방향 및 이와 다른 방향에 각각에 제2 변동 저저항 영역의 제1 영역 및 제2 영역을 형성할 수 있다. In addition, at this time, when forming a second variable low resistance region in the active layer by individually controlling a plurality of third electrodes of the third electrode set, a second variable low resistance region in one direction and a different direction of the third electrode set, respectively. A first region and a second region of may be formed.

예를들면 하나의 제3 전극을 통하여 전압을 활성층에 인가하여 하나의 제3 전극의 일 방향에 제2 변동 저저항 영역의 제1 영역 및 이와 다른 일 방향에 제2 변동 저저항 영역의 제2 영역을 형성할 수 있다.For example, by applying a voltage to the active layer through one third electrode, the first region of the second fluctuating low-resistance region in one direction of one third electrode and the second fluctuation low-resistance region in the other direction. Areas can be formed.

이를 통하여 하나의 제3 전극의 서로 마주보는 측면의 각각에 하나씩 변동 저저항 영역을 형성할 수 있다.Through this, a variable low-resistance region may be formed on each side of one third electrode facing each other.

이러한 제1 변동 저저항 영역은 제2 전극과 접할 수 있고 이를 통하여 복수의 제1 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.The first variable low-resistance region may contact the second electrode, and through this, a current may flow between the plurality of first electrodes and the second electrode.

또한 제2 변동 저저항 영역의 제1 영역은 제2 전극과 접할 수 있고 이를 통하여 복수의 제3 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.In addition, the first region of the second fluctuation low resistance region may contact the second electrode, and through this, a current may flow between the plurality of third electrodes and the second electrode.

이와 함께 제2 변동 저저항 영역의 제2 영역은 제4 전극과 접할 수 있고 이를 통하여 복수의 제3 전극과 제4 전극의 사이에 전류의 흐름이 발생할 수 있다.In addition, the second region of the second fluctuation low resistance region may contact the fourth electrode, and through this, a current may flow between the plurality of third and fourth electrodes.

또한, 선택적 실시예로서 복수의 제5 전극을 갖는 제5 전극 세트를 더 포함할 수 있다.In addition, as an optional embodiment, a fifth electrode set having a plurality of fifth electrodes may be further included.

이를 통하여 제3 변동 저저항 영역은 제4 전극과 접할 수 있고 이를 통하여 복수의 제5 전극과 제4 전극의 사이에 전류의 흐름이 발생할 수 있다.Through this, the third variable low-resistance region may contact the fourth electrode, and a current may flow between the plurality of fifth and fourth electrodes.

또한, 선택적 실시예로서 복수의 제7 전극을 갖는 제7 전극 세트를 더 포함할 수 있다.In addition, as an optional embodiment, a seventh electrode set having a plurality of seventh electrodes may be further included.

이를 통하여 제4 변동 저저항 영역은 제6 전극과 접할 수 있고 이를 통하여 복수의 제7 전극과 제6 전극의 사이에 전류의 흐름이 발생할 수 있다.Through this, the fourth variable low-resistance region may contact the sixth electrode, and through this, a current may flow between the plurality of seventh and sixth electrodes.

이를 통하여 다양한 용도, 다양한 특성을 갖는 전자 소자를 구현할 수 있고, 예를들면 집적도가 높은 메모리를 구현할 수 있다.Through this, an electronic device having various uses and various characteristics can be implemented, and for example, a memory having a high degree of integration can be implemented.

도시하지 않았으나 본 발명은 다양한 개수의 전극 세트, 이와 인접하는 전극 및 활성층을 다양하게 구현할 수 있고, 예를들면 적층된 개수를 필요에 따라 다양하게 결정할 수 있고, 이를 통하여 원하는 구조 및 전기적 특성의 전자 소자를 정밀하고 용이하게 구현할 수 있다.Although not shown, the present invention can variously implement a variety of electrode sets, electrodes and active layers adjacent thereto, and for example, the number of stacked electrodes can be determined in various ways as necessary, through which electrons having a desired structure and electrical characteristics The device can be accurately and easily implemented.

상기에서 설명한 대로 각 경우마다 전류값이 달라지고 이에 따라 다양한 정보를 저장할 수 있다.As described above, the current value varies in each case, and various information can be stored accordingly.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific implementations described in the embodiments are examples, and do not limit the scope of the embodiments in any way. In addition, if there is no specific mention such as "essential", "important", etc., it may not be an essential component for the application of the present invention.

실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of the embodiment (especially in the claims), the use of the term "above" and the similar reference term may correspond to both the singular and the plural. In addition, when a range is described in an embodiment, the invention to which individual values falling within the range are applied (unless otherwise stated), it is the same as describing each individual value constituting the range in the detailed description. . Finally, if there is no clearly stated or contrary to the order of steps constituting the method according to the embodiment, the steps may be performed in an appropriate order. The embodiments are not necessarily limited according to the order of description of the steps. The use of all examples or illustrative terms (for example, etc.) in the embodiments is merely for describing the embodiments in detail, and the scope of the embodiments is limited by the above examples or illustrative terms unless limited by the claims. It is not. In addition, those skilled in the art can recognize that various modifications, combinations, and changes may be configured according to design conditions and factors within the scope of the appended claims or their equivalents.

100, 200, 300, 400, 500: 전자 소자
110, 230, 310C: 활성층
120: 인가 전극
VL, VL1, VL2, VL14A: 변동 저저항 영역
310A: 제1 전극 세트
310B: 제2 전극
320A: 제3 전극 세트
100, 200, 300, 400, 500: electronic device
110, 230, 310C: active layer
120: applied electrode
VL, VL1, VL2, VL14A: fluctuation low resistance area
310A: first electrode set
310B: second electrode
320A: third electrode set

Claims (8)

서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트;
상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 제2 전극;
상기 제1 전극 세트와 상기 제2 전극의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층;
상기 제1 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 제1 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제1 변동 저저항 영역;
상기 제2 전극과 이격되고 상기 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트;
상기 제2 전극과 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층; 및
상기 제3 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 제2 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제2 변동 저저항 영역을 포함하는 변동 저저항 영역 기반 전자 소자.
A first electrode set having a plurality of first electrodes disposed to be spaced apart from each other;
A second electrode spaced apart from the plurality of first electrodes and formed to include a region overlapping the plurality of first electrodes;
A first active layer formed between the first electrode set and the second electrode and comprising a spontaneously polarizable material;
At least one first fluctuating low-resistance region that corresponds to a boundary of a polarization region formed in the first active layer by applying an electric field to the first active layer through the first electrode set and has a lower electrical resistance than other adjacent regions;
A third electrode set spaced apart from the second electrode and having a plurality of third electrodes disposed to be spaced apart from each other and having a region overlapping the second electrode;
A second active layer formed between the second electrode and the third electrode set and comprising a spontaneously polarizable material; And
By applying an electric field to the second active layer through the third electrode set, at least one second fluctuating low-resistance region, which corresponds to a boundary of a polarization region formed in the second active layer and has a lower electrical resistance than other adjacent regions, is formed. An electronic device based on a fluctuating low resistance region comprising.
제1 항에 있어서,
상기 제1 전극 세트의 복수의 제1 전극 중 적어도 어느 하나는 상기 제2 3 전극 세트의 복수의 제2 3 전극 중 적어도 어느 하나와 전기적으로 연결되도록 형성된 변동 저저항 영역 기반 전자 소자.
The method of claim 1,
At least one of the plurality of first electrodes of the first electrode set is formed to be electrically connected to at least one of the plurality of second third electrodes of the second third electrode set.
제1 항에 있어서,
상기 제1 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함하는 변동 저저항 영역 기반 전자 소자.
The method of claim 1,
The first variable low resistance region is formed to be in contact with the second electrode.
제1 항에 있어서,
상기 제2 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함하는 변동 저저항 영역 기반 전자 소자.
The method of claim 1,
The second variable low resistance region is formed to contact the second electrode.
서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 제2 전극, 상기 제1 전극 세트와 상기 제2 전극의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제2 전극과 이격되고 상기 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트 및 상기 제2 전극과 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층을 포함하는 변동 저저항 영역 기반 전자 소자에 대하여,
상기 제1 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계; 및
상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제1 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제1 변동 저저항 영역을 통하여 상기 제1 전극 세트 및 상기 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법.
A first electrode set having a plurality of first electrodes disposed to be spaced apart from each other, a second electrode formed to include a region spaced apart from the plurality of first electrodes and overlapping the plurality of first electrodes, the first electrode set, and A first active layer formed between the second electrodes and including a spontaneous polarization material, a plurality of third electrodes spaced apart from the second electrode and having a region overlapping the second electrode and disposed to be spaced apart from each other With respect to a variable low-resistance region-based electronic device comprising a three electrode set and a second active layer formed between the second electrode and the third electrode set and comprising a spontaneous polarization material,
Forming a polarization region of the active layer by applying an electric field to the first active layer through the first electrode set; And
Forming a step of forming a first variable low-resistance region including a region having a lower electrical resistance than other adjacent regions in correspondence with the boundary of the polarization region, and the first electrode set and the first electrode set through the first variance low-resistance region. A method of controlling an electronic device based on a variable low resistance region comprising the step of forming a current flow between two electrodes.
제5 항에 있어서,
상기 제3 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계; 및
상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제2 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제2 변동 저저항 영역을 통하여 상기 제3 전극 세트 및 상기 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법.
The method of claim 5,
Forming a polarization region of the active layer by applying an electric field to the second active layer through the third electrode set; And
Forming a step of forming a second variable low-resistance region including a region having a lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region, and the third electrode set and the third electrode through the second low-variable resistance region. A method of controlling an electronic device based on a variable low resistance region comprising the step of forming a current flow between two electrodes.
제5 항에 있어서,
상기 제1 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법.
The method of claim 5,
The first variable low-resistance region is formed to be in contact with the second electrode.
제5 항에 있어서,
상기 제2 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법.
The method of claim 5,
The second variable low resistance region is formed to contact the second electrode.
KR1020190099831A 2019-08-14 2019-08-14 Variable low resistance area based electronic device and controlling thereof KR102246248B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190099831A KR102246248B1 (en) 2019-08-14 2019-08-14 Variable low resistance area based electronic device and controlling thereof
KR1020210052637A KR102642562B1 (en) 2019-08-14 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190099831A KR102246248B1 (en) 2019-08-14 2019-08-14 Variable low resistance area based electronic device and controlling thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210052637A Division KR102642562B1 (en) 2019-08-14 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Publications (2)

Publication Number Publication Date
KR20210021199A true KR20210021199A (en) 2021-02-25
KR102246248B1 KR102246248B1 (en) 2021-04-30

Family

ID=74731200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190099831A KR102246248B1 (en) 2019-08-14 2019-08-14 Variable low resistance area based electronic device and controlling thereof

Country Status (1)

Country Link
KR (1) KR102246248B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102642562B1 (en) * 2019-08-14 2024-03-04 브이메모리 주식회사 Variable low resistance area based electronic device and controlling thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060010785A (en) * 2003-05-08 2006-02-02 마쯔시다덴기산교 가부시키가이샤 Electric switch and storage device using same
KR20110121332A (en) * 2010-04-30 2011-11-07 주식회사 하이닉스반도체 Non volatile memory device and method for manufacturing the same
US20110309860A1 (en) * 2010-03-10 2011-12-22 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same as an exclusive-or (xor) circuit
KR20130061176A (en) * 2010-10-13 2013-06-10 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 Ferroelectric thin film having superlattice structure, manufacturing method thereof, ferroelectric element, and manufacturing method thereof
KR102007391B1 (en) * 2018-11-02 2019-08-06 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060010785A (en) * 2003-05-08 2006-02-02 마쯔시다덴기산교 가부시키가이샤 Electric switch and storage device using same
US20110309860A1 (en) * 2010-03-10 2011-12-22 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same as an exclusive-or (xor) circuit
KR20110121332A (en) * 2010-04-30 2011-11-07 주식회사 하이닉스반도체 Non volatile memory device and method for manufacturing the same
KR20130061176A (en) * 2010-10-13 2013-06-10 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 Ferroelectric thin film having superlattice structure, manufacturing method thereof, ferroelectric element, and manufacturing method thereof
KR102007391B1 (en) * 2018-11-02 2019-08-06 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof

Also Published As

Publication number Publication date
KR102246248B1 (en) 2021-04-30

Similar Documents

Publication Publication Date Title
JP7052148B2 (en) Fluctuating low resistance line non-volatile memory element and its operation method
JP2021535618A (en) Current path control method using electric field and electronic devices
KR102246248B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102652757B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102642562B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246249B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102151711B1 (en) Controlling method for electric current path using electric field and electric circuit
KR102246247B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102629599B1 (en) Variable low resistance area based memory device and controlling thereof
KR102230796B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102642566B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246246B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102623526B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102606509B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102484129B1 (en) Variable low resistance area based memory device and controlling thereof
KR102656291B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102370745B1 (en) Variable low resistance area based memory device and controlling thereof
KR102302898B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102572125B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102662869B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102051042B1 (en) Electric circuit using variable low resistance area and controlling thereof
KR102262604B1 (en) Variable low resistance area based electronic device and controlling thereof
KR20200106015A (en) Controlling method for electric current path using electric field and electric circuit
KR20200083908A (en) Variable low resistance area based memory device and controlling thereof
KR20210083239A (en) Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right