KR102572125B1 - Variable low resistance line non-volatile memory device and operating method thereof - Google Patents
Variable low resistance line non-volatile memory device and operating method thereof Download PDFInfo
- Publication number
- KR102572125B1 KR102572125B1 KR1020210019859A KR20210019859A KR102572125B1 KR 102572125 B1 KR102572125 B1 KR 102572125B1 KR 1020210019859 A KR1020210019859 A KR 1020210019859A KR 20210019859 A KR20210019859 A KR 20210019859A KR 102572125 B1 KR102572125 B1 KR 102572125B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- base
- gate
- polarization
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title description 6
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000000926 separation method Methods 0.000 abstract description 11
- 230000010287 polarization Effects 0.000 description 51
- 230000015654 memory Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 상기 베이스의 제1 면 상에 위치하는 게이트; 및 상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하는 비휘발성 메모리 소자를 개시한다.One embodiment of the present invention, a base comprising a spontaneously polarizable material; a gate located on the first side of the base; and a first electrode and a second electrode located on a second surface of the base opposite to the first surface and spaced apart from each other, and a width of the gate along a direction in which the first electrode and the second electrode are spaced apart. is greater than a separation distance between the first electrode and the second electrode, and the first electrode and the second electrode overlap the gate in a vertical direction.
Description
개시된 실시예들은 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법에 관한 것이다.The disclosed embodiments relate to a variable low-resistance line non-volatile memory device and an operating method thereof.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.As technology advances and people's interest in the convenience of life increases, attempts to develop various electronic products are becoming more active.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are increasingly being miniaturized and integrated, and the places where they are used are increasing widely.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를 들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electrical devices, for example, CPUs, memories, and other various electrical devices. These electronic devices may include various types of electrical circuits.
예를 들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields, such as computers, smart phones, home sensor devices for IoT, and bio-electronic devices for ergonomics.
최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.With the recent speed of technological development and the rapid improvement of users' living standards, the use and application fields of these electric devices are rapidly increasing, and the demand for them is also increasing accordingly.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전기 회로를 구현하고 제어하는데 한계가 있다.In accordance with this trend, there is a limit to implementing and controlling an electric circuit that can be easily and quickly applied to various electric devices that are commonly used.
한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터 뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다.Meanwhile, memory devices, particularly non-volatile memory devices, are widely used as information storage and/or processing devices of various electronic devices such as computers, cameras, and communication devices.
이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 각 메모리 소자의 특수한 한계로 인해 한계가 있는 상황이다.These memory devices are being developed particularly in terms of lifespan and speed. Most of the tasks are to secure memory lifespan and speed, but there are limitations due to the special limitations of each memory device.
기존의 실리콘계 메모리 소자에 대한 연구에 더하여 최근에는 강유전체 메모리(Fe-RAM), 저항 변화 메모리(ReRAM), 상 변화 메모리(P-RAM), 등이 차세대 메모리로 연구되고 있다.In addition to studies on conventional silicon-based memory devices, ferroelectric memories (Fe-RAM), resistive memory (ReRAM), phase change memories (P-RAM), and the like have recently been studied as next-generation memories.
강유전체 메모리는 종래의 DRAM과 유사한 원리를 이용하는 데, 캐패시터 중간의 유전막으로 강유전체를 사용하는 것으로, 강유전체에 전계를 인가하면 캐패시터에 전하가 축적된다. 이러한 강유전체 메모리는 소자의 고집적화에 따라 강유전체 분극을 활용해야 함으로 축전기의 크기를 작게 하는 것에는 한계가 있다. 이에 따라 메모리 소자의 크기를 일정크기 이하로 줄일 수 없으므로 데이타 저장용량에 있어서 한계를 가진다.The ferroelectric memory uses a principle similar to that of the conventional DRAM. A ferroelectric is used as a dielectric film in the middle of a capacitor. When an electric field is applied to the ferroelectric, electric charges are accumulated in the capacitor. Such a ferroelectric memory has limitations in reducing the size of a capacitor because ferroelectric polarization must be utilized according to the high integration of devices. Accordingly, since the size of the memory device cannot be reduced below a certain size, the data storage capacity is limited.
저항 변화 메모리는 금속의 이온화 또는 산소 결핍에 의해 스위칭 특성이 일어나도록 하는 것인 데, 결국 저항 변화를 위해 물질의 변화가 이루어져야 하기 때문에 소자의 열화 문제 등이 생길 수 있다.In the resistance change memory, switching characteristics are caused by ionization of metal or lack of oxygen. In the end, since a material must be changed to change resistance, problems such as deterioration of the device may occur.
상 변화 메모리는 Ge-Sb-Te계의 상변화막의 비저항이 비정질 상태와 결정 상태에서 서로 다른 점을 이용하는 것으로, 물질의 상 변화를 이용하는 것인 만큼 역시 장시간 사용에 따른 소자의 열화 문제가 발생될 수 있다.Phase change memory uses the difference in specific resistance of Ge-Sb-Te-based phase-change films in amorphous and crystalline states. can
상기와 같은 종래의 차세대 메모리 소자들의 경우 소자의 집적도 문제, 소자의 수명 문제, 및/또는 메모리 속도의 한계 등 여전히 많은 한계들을 갖고 있는 상황이다.In the case of the conventional next-generation memory devices as described above, there are still many limitations such as device integration problems, device lifespan problems, and/or memory speed limitations.
본 발명의 실시예는, 상기와 같은 문제, 한계 및/또는 필요를 해결하기 위한 것으로, 데이터의 보존 기간이 길고, 메모리 속도가 높으며, 소자 집적도를 향상시킬 수 있는 메모리 소자 및 이의 동작 방법을 제공하는 데에 목적이 있다.Embodiments of the present invention are to solve the above problems, limitations and / or needs, to provide a memory device and its operating method capable of providing a long data retention period, high memory speed, and improved device integration. has a purpose to
본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 상기 베이스의 제1 면 상에 위치하는 게이트; 및 상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하는 비휘발성 메모리 소자를 제공할 수 있다.One embodiment of the present invention, a base comprising a spontaneously polarizable material; a gate located on the first side of the base; and a first electrode and a second electrode located on a second surface of the base opposite to the first surface and spaced apart from each other, and a width of the gate along a direction in which the first electrode and the second electrode are spaced apart. is greater than the separation distance between the first electrode and the second electrode, and the first electrode and the second electrode overlap the gate in a vertical direction.
또 다른 실시예에 따르면, 상기 게이트와 상기 제1 면 사이에 절연층을 더 포함할 수 있다.According to another embodiment, an insulating layer may be further included between the gate and the first surface.
또 다른 실시예에 따르면, 상기 베이스는 상기 게이트의 하면과 상기 수직 방향으로 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하며, 상기 제2 영역은 제1 방향의 분극을 가지고, 상기 제1 영역은 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다.According to another embodiment, the base includes a first region overlapping a lower surface of the gate in the vertical direction and a second region around the first region, wherein the second region has a polarization in the first direction. , The first region may optionally have a polarization in the first direction or a polarization in a second direction different from the first direction.
또 다른 실시예에 따르면, 상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 베이스는 상기 제1 영역과 상기 제2 영역 사이에 변동 저저항 라인을 포함할 수 있다.According to another embodiment, when the first region has a polarization in the second direction, the base may include a variable low-resistance line between the first region and the second region.
또 다른 실시예에 따르면, 상기 변동 저저항 라인은 상기 제1 전극 및 상기 제2 전극과 중첩할 수 있다.According to another embodiment, the variable low resistance line may overlap the first electrode and the second electrode.
또 다른 실시예에 따르면, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 두꺼울 수 있다.According to another embodiment, a thickness of the second region may be greater than a thickness of the first region.
또 다른 실시예에 따르면, 상기 게이트는 상기 베이스 내로 인입된 돌출부를 더 포함할 수 있다.According to another embodiment, the gate may further include a protrusion drawn into the base.
또 다른 실시예에 따르면, 상기 돌출부는 테이퍼 형상을 포함할 수 있다.According to another embodiment, the protrusion may include a tapered shape.
본 발명의 다른 실시예는, 자발 분극성 재료를 포함하고 제1 방향의 분극을 가지는 베이스와, 상기 베이스의 제1 면 상에 위치하는 게이트와, 상기 제1 면과 반대면인 상기 베이스의 제2 면 상에 위치하고 서로 이격된 제1 전극과 제2 전극을 포함하는 비휘발성 메모리 소자에 있어서, 상기 게이트를 통하여, 상기 게이트의 하면과 중첩하는 상기 베이스의 제1 영역의 분극방향을 상기 제1 방향에서 제2 방향으로 변경하는 단계; 및 상기 제1 영역과 상기 제1 영역의 주변인 상기 베이스의 제2 영역 사이에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 단계;를 포함하고, 상기 변동 저저항 라인은 상기 제1 전극 및 상기 제2 전극과 중첩하여 형성되고, 상기 제1 전극과 상기 제2 전극은 상기 변동 저저항 라인을 통해 서로 전기적으로 연결되는 비휘발성 메모리 소자의 동작 방법을 제공할 수 있다.Another embodiment of the present invention is a base comprising a spontaneously polarizable material and having a polarization in a first direction, a gate positioned on a first surface of the base, and a first surface of the base opposite to the first surface. In the non-volatile memory device including a first electrode and a second electrode located on two surfaces and spaced apart from each other, a polarization direction of a first region of the base overlapping a lower surface of the gate through the gate is set to the first electrode. changing from one direction to a second direction; and forming a variable low-resistance line through which a current can flow between the first region and a second region of the base that is a periphery of the first region, wherein the variable low-resistance line includes the first electrode and the second region of the base. An operating method of a nonvolatile memory device may be provided in which the second electrode is overlapped with the second electrode, and the first electrode and the second electrode are electrically connected to each other through the variable low resistance line.
또 다른 실시예에 따르면, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하고, 상기 변동 저저항 라인이 이루는 면적은 상기 게이트의 상기 하면의 면적과 동일하게 형성될 수 있다.According to another embodiment, the width of the gate along the separation direction of the first electrode and the second electrode is greater than the separation distance between the first electrode and the second electrode, and the first electrode and the second electrode may overlap the gate in a vertical direction, and an area formed by the variable low-resistance line may be equal to an area of the lower surface of the gate.
또 다른 실시예에 따르면, 상기 게이트의 상기 하면과 상기 제1 면 사이에 절연층이 더 형성되어 상기 제1 전극과 상기 게이트 및 상기 제2 전극과 상기 게이트는 절연 상태를 유지할 수 있다.According to another embodiment, an insulating layer may be further formed between the lower surface of the gate and the first surface so that the first electrode and the gate and the second electrode and the gate may maintain an insulated state.
또 다른 실시예에 따르면, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 두껍게 형성되고, 상기 제1 영역의 분극방향의 변경시 상기 제2 영역의 분극방향은 유지될 수 있다.According to another embodiment, the thickness of the second region may be thicker than that of the first region, and the polarization direction of the second region may be maintained when the polarization direction of the first region is changed.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims and detailed description of the invention.
상기한 바와 같은 본 발명의 실시예들에 따르면, 데이터의 보존 기간이 길고, 메모리 속도가 빠르며, 소자 집적도를 향상시킬 수 있는 메모리 소자를 제공할 수 있다.According to the embodiments of the present invention as described above, it is possible to provide a memory device having a long data retention period, high memory speed, and improved device integration.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 단면도이다.
도 4는 도 1의 I-I'단면의 다른 예를 개략적으로 도시한 단면도이다.
도 5는 도 1의 I-I'단면의 또 다른 예를 개략적으로 도시한 단면도이다.1 is a plan view schematically illustrating a nonvolatile memory device according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically illustrating an example of a section II′ of FIG. 1 .
FIG. 3 is a cross-sectional view illustrating an operating method of the nonvolatile memory device of FIG. 1 .
FIG. 4 is a cross-sectional view schematically illustrating another example of the II' section of FIG. 1 .
FIG. 5 is a cross-sectional view schematically illustrating another example of the II′ section of FIG. 1 .
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and methods for achieving them will become clear with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.In the following embodiments, terms such as first and second are used for the purpose of distinguishing one component from another component without limiting meaning.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, expressions in the singular number include plural expressions unless the context clearly dictates otherwise.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that features or components described in the specification exist, and do not preclude the possibility that one or more other features or components may be added.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part such as a film, region, component, etc. is said to be on or on another part, not only when it is directly above the other part, but also when another film, region, component, etc. is interposed therebetween. Including if there is
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the illustrated bar.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. When an embodiment is otherwise implementable, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order reverse to the order described.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be given the same reference numerals when described with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.1 is a plan view schematically illustrating a nonvolatile memory device according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view schematically illustrating an example of a cross section II′ of FIG. 1 .
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자(100)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. 또한, 게이트(110)와 제1 면 사이에 절연층(112)을 더 포함할 수 있다.1 and 2, a non-volatile memory device 100 according to an embodiment of the present invention includes a base 120 including a spontaneously polarizable material and a gate positioned on a first surface of the base 120. 110 and a first electrode 130 and a second electrode 140 located on the second surface of the base 120 opposite to the first surface and spaced apart from each other. In addition, an insulating layer 112 may be further included between the gate 110 and the first surface.
베이스(120)는 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(120)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(120)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Base 120 may include a spontaneously polarizable material. For example, the base 120 may include an insulating material and may include a ferroelectric material. That is, the base 120 may include a material having a spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.
선택적 실시예로서 베이스(120)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment, the base 120 may include a perovskite-based material, such as BaTiO 3 , SrTiO 3 , BiFe 3 , PbTiO 3 , PbZrO 3 , and SrBi 2 Ta 2 O 9 . .
또한 다른 예로서 베이스(120)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 베이스(120)는 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0=x, y≤=1)를 포함할 수 있다.In addition, as another example, the base 120 has an ABX 3 structure, A is an alkyl group of C n H 2n + 1 , and may include one or more materials selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure. B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the base 120 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3 , CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0=x, y≤=1) can include
기타 다양한 강유전성 재료를 이용하여 베이스(120)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 베이스(120)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the base 120 may be formed using various other ferroelectric materials, description of all examples thereof will be omitted. In addition, when forming the base 120, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical characteristics.
베이스(120)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(120)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The base 120 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. In addition, the base 120 may maintain a polarized state even when the applied electric field is removed.
게이트(110)는 베이스(120)에 전기장을 인가할 수 있도록 형성될 수 있다. 게이트(110)는 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다. 예를 들어, 상기 게이트(120) 별도의 장치에 연결되어 게이트 신호를 인가 받을 수 있다.The gate 110 may be formed to apply an electric field to the base 120 . The gate 110 may be electrically connected to a power source (not shown) or a power controller. For example, the gate 120 may be connected to a separate device to receive a gate signal.
게이트(110)는 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를 들면 다양한 금속을 이용하여 게이트(110)를 형성할 수 있는 데, 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다. 또한 선택적 실시예로서 게이트(110)는 적층체 구조를 포함할 수도 있다.The gate 110 may include various materials and may include a material with high electrical conductivity. For example, the gate 110 can be formed using various metals, such as aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or a nitride of these materials. Also, as an optional embodiment, the gate 110 may include a laminate structure.
제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. The first electrode 130 and the second electrode 140 are spaced apart from each other and positioned to overlap the gate 110 in the vertical direction. That is, the width D1 of the gate 110 along the separation direction between the first electrode 130 and the second electrode 140 is greater than the separation distance D2 between the first electrode 130 and the second electrode 140. can be big
제1 전극(130)과 제2 전극(140)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The first electrode 130 and the second electrode 140 may be formed of a metal material such as platinum, gold, aluminum, silver, or copper, a conductive polymer such as PEDOT:PSS or polyaniline, or indium oxide (eg, In 2 O 3 ), tin oxide (eg SnO 2 ), zinc oxide (eg ZnO), indium oxide tin oxide alloy (eg In 2 O 3- SnO 2 ) or indium oxide zinc oxide alloy (eg In 2 O 3- ZnO) and the like.
한편, 베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다. Meanwhile, the base 120 may include a first area A1 vertically overlapping the lower surface of the gate 110 and a second area A2 around the first area A1. In A1), the polarization direction may be selectively changed through the gate 110, and the first electrode 130 and the second electrode 140 are electrically connected by changing the polarization direction of the first region A1. Alternatively, it may have an insulating state.
예를 들어, 도 2에 도시된 바와 같이 제1 영역(A1)과 제2 영역(A2)이 모두 동일하게 제1 방향의 분극을 가진 상태에서는 베이스(120)의 절연성에 의해 제1 전극(130)과 제2 전극(140) 사이에는 전류가 흐르지 않을 수 있다. 그러나, 제1 영역(A1)의 분극 방향이 변경된 경우는, 제1 영역(A1)과 제2 영역(A2)의 경계에서 베이스(120)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 라인(도 3의 VL)이 형성될 수 있고, 이에 의해 제1 전극(130)과 제2 전극(140)은 전기적으로 연결될 수 있다. For example, as shown in FIG. 2 , in a state in which both the first area A1 and the second area A2 have the same polarization in the first direction, the first electrode 130 is formed by the insulating property of the base 120. ) and the second electrode 140 may not flow. However, when the polarization direction of the first region A1 is changed, the unit cell structure of the base 120 is locally changed at the boundary between the first region A1 and the second region A2, and the first region A1 ) and an electrical polarization different from that of the second region A2, whereby free electrons are accumulated at the boundary between the first region A1 and the second region A2 to allow current to flow through the variable low-resistance line ( VL of FIG. 3) may be formed, whereby the first electrode 130 and the second electrode 140 may be electrically connected.
게이트(110)와 베이스(120) 사이에는 선택적으로 절연층(112)이 위치할 수 있다. 본 발명에 따른 비휘발성 메모리 소자(100)는, 제1 영역(A1)의 분극 방향을 바꿀 때만 게이트(110)에 전압이 인가되고, 제1 영역(A1)의 분극 방향이 결정된 후에는 게이트(110)에는 전압이 인가되지 않고 제1 전극(130)과 제2 전극(140) 사이에서의 전류 흐름만을 측정한다. 따라서, 절연층(112)이 없더라도 비휘발성 메모리 소자(100)의 동작에 아무런 문제가 발생하지 않는다. 그러나, 게이트(110)와 베이스(120) 사이에 절연층(112)을 더 포함하면, 게이트(110)와 변동 저저항 라인(도 3의 VL) 간의 단락을 방지할 수 있게 되어, 비휘발성 메모리 소자(100)의 동작 안정성이 더욱 향상될 수 있다.An insulating layer 112 may be selectively positioned between the gate 110 and the base 120 . In the non-volatile memory device 100 according to the present invention, a voltage is applied to the gate 110 only when the polarization direction of the first region A1 is changed, and after the polarization direction of the first region A1 is determined, the gate ( 110, no voltage is applied and only current flow between the first electrode 130 and the second electrode 140 is measured. Therefore, even if the insulating layer 112 does not exist, no problem occurs in the operation of the non-volatile memory device 100 . However, if the insulating layer 112 is further included between the gate 110 and the base 120, a short circuit between the gate 110 and the variable low-resistance line (VL in FIG. 3) can be prevented. Operational stability of the device 100 may be further improved.
이와 같은 절연층(112)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 포함할 수 있고, 단층 또는 복수 층으로 구성될 수 있다.Such an insulating layer 112 includes an inorganic material such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, titanium oxide, or titanium nitride, or an organic material such as polyimide, polyester, or acryl. It can be made of a single layer or multiple layers.
이하에서는 비휘발성 메모리 소자(100)의 동작에 대하여서는 도 3을 참조하여 보다 자세히 설명하기로 한다.Hereinafter, the operation of the non-volatile memory device 100 will be described in detail with reference to FIG. 3 .
*도 3은 도 1의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 단면도로서, 도 2와 마찬가지로 도 1의 I-I'단면의 일 예를 도시하고 있다.* FIG. 3 is a cross-sectional view for explaining an operating method of the non-volatile memory device of FIG. 1, and, like FIG. 2, shows an example of the II' section of FIG.
도 3은 게이트(110)를 통해 베이스(120)의 제1 영역(A1)의 분극 방향이 제1 방향과 상이한 제2 방향으로 변경된 상태를 도시한다. FIG. 3 shows a state in which the polarization direction of the first region A1 of the base 120 is changed to a second direction different from the first direction through the gate 110 .
보다 구체적으로, 베이스(120)가 전체적으로 제1 방향의 분극 상태를 가진 상태에서, 게이트(110)와 제1 전극(130) 및 게이트(110)와 제2 전극(140)에 사이에 베이스(120)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면 이들 사이에 발생된 전기장에 의해, 도 3에 도시된 바와 같이, 제1 영역(A1)은 제1 방향의 분극 상태에서 제2 방향의 분극 상태를 가지도록 변경되며, 이에 의해 베이스(120)는 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다. 일 예로, 제1 방향과 제2 방향은 서로 반대 방향일 수 있다. More specifically, in a state in which the base 120 has a polarization state in the first direction as a whole, the base 120 is between the gate 110 and the first electrode 130 and between the gate 110 and the second electrode 140. As shown in FIG. The polarization state in one direction is changed to have a polarization state in the second direction, and as a result, the base 120 may be divided into a first area A1 and a second area A2. For example, the first direction and the second direction may be opposite to each other.
이처럼 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.After the polarization direction of the first region A1 is changed, the polarization direction of the first region A1 remains unchanged, and this state can be understood as inputting a logic value '1'.
또한, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 전류가 흐를 수 있는 변동 저저항 라인(VL)이 생성될 수 있다. 일 예로, 변동 저저항 라인(VL)은 0.1nm 내지 0.5nm의 폭을 가질 수 있다.In addition, when polarization directions in the first region A1 and the second region A2 are opposite, the variable low-resistance line ( VL) can be created. For example, the variable low resistance line VL may have a width of 0.1 nm to 0.5 nm.
변동 저저항 라인(VL)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는데, 이때 제1 전극(130)과 제2 전극(140)은 변동 저저항 라인(VL)과 중첩하도록 위치하므로, 제1 전극(130)과 제2 전극(140)은 변동 저저항 라인(VL)에 의해 전기적으로 연결될 수 있다. 즉, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 라인(VL)이 형성되기 때문에, 제1 전극(130)과 제2 전극(140) 사이에는 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다.The variable low-resistance line VL is formed at the boundary between the first region A1 and the second region A2. At this time, the first electrode 130 and the second electrode 140 are connected to the variable low-resistance line VL Since they are positioned so as to overlap, the first electrode 130 and the second electrode 140 may be electrically connected by the variable low resistance line VL. That is, since the variable low-resistance line VL is formed when the polarization direction of the first region A1 is changed, current easily flows between the first electrode 130 and the second electrode 140, thereby logic logic The value '1' can be read.
한편, 제1 영역(A1)의 분극 방향을 되돌리기 위해 게이트(110)와 제1 전극(130) 및 게이트(110)와 제2 전극(140)에 사이에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지며, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다.Meanwhile, when a second voltage is applied between the gate 110 and the first electrode 130 and between the gate 110 and the second electrode 140 to reverse the polarization direction of the first region A1, the first region A1 The polarization directions of (A1) and the second area (A2) become the same, and this state can be regarded as inputting a logic value of '0'.
제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 라인(VL)은 소멸된다. 이와 같은 상태는 도 2에 도시된 상태와 동일하다. 즉, 제1 전극(130)과 제2 전극(140)은 절연상태가 되므로, 제1 전극(130)과 제2 전극(140) 사이에는 전류가 흐르지 않게 되며, 이에 의해 논리 값 '0'을 읽을 수 있다.When the polarization difference between the first area A1 and the second area A2 disappears, the variable low-resistance line VL between the first area A1 and the second area A2 disappears. This state is the same as the state shown in FIG. 2 . That is, since the first electrode 130 and the second electrode 140 are in an insulated state, no current flows between the first electrode 130 and the second electrode 140, whereby the logic value '0' is obtained. can read
한편, 제1 영역(A1)의 크기는 게이트(110)에 인가되는 전압의 크기 및 시간에 의해 조절될 수 있다. 예를 들어, 베이스(120)의 분극방향을 바꾸기 위해 게이트(110)에 전압을 인가하면, 우선 게이트(110)의 하면과 중첩하는 위치에서 수직 방향으로 분극 방향이 바뀌며 제2 분극 영역이 성장하고, 그리고 나서 계속적으로 수평방향으로 분극 방향이 바뀌면서 제2 분극 영역이 성장하여 제1 영역(A1)이 정의된다. 이때, 제2 분극 영역의 수직 방향으로의 성장 속도는 수평 방향으로의 성장 속도 보다 매우 빠를 수 있다. 예를 들어, 제2 분극 영역은 수직 방향으로는 약 1km/sec(초)의 속도를 갖고 성장할 수 있으며, 수평 방향으로는 약 1m/sec(초)의 속도를 갖고 성장할 수 있다.Meanwhile, the size of the first area A1 may be adjusted by the size and time of the voltage applied to the gate 110 . For example, when a voltage is applied to the gate 110 to change the polarization direction of the base 120, the polarization direction is changed in the vertical direction at a position overlapping the lower surface of the gate 110, and the second polarization region grows, Then, while the polarization direction continuously changes in the horizontal direction, the second polarization region grows to define the first region A1. In this case, the growth rate of the second polarization region in the vertical direction may be much faster than the growth rate in the horizontal direction. For example, the second polarization region may grow at a speed of about 1 km/sec (second) in a vertical direction and may grow at a speed of about 1 m/sec (second) in a horizontal direction.
한편, 도 3에 도시된 바와 같이, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있고, 제1 전극(130)과 제2 전극(140)은 모두 수직 방향으로 게이트(110)와 중첩하도록 위치한다. 따라서, 수직 방향으로만 제2 분극 영역이 성장하여 제1 영역(A1)을 형성하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성된다. 즉, 제1 영역(A1)을 형성할 때 수평 방향으로 제2 분극 영역이 성장시킬 필요가 없으므로, 보다 신속하게 제1 영역(A1)의 분극 방향을 변경할 수 있으며, 이에 의해 비휘발성 메모리 소자(100)가 매우 빠른 속도로 구동될 수 있다. Meanwhile, as shown in FIG. 3 , the width D1 of the gate 110 along the separation direction between the first electrode 130 and the second electrode 140 is ), and both the first electrode 130 and the second electrode 140 are positioned to overlap the gate 110 in the vertical direction. Therefore, even if the second polarization region grows only in the vertical direction to form the first region A1, the variable low-resistance line VL formed at the boundary between the first region A1 and the second region A2 It is formed to overlap the first electrode 130 and the second electrode 140 . That is, since it is not necessary to grow the second polarization region in the horizontal direction when forming the first region A1, the polarization direction of the first region A1 can be changed more quickly, and thereby the non-volatile memory device ( 100) can be driven at very high speeds.
또한, 제1 영역(A1)은 게이트(110)의 하면과 중첩하여 형성되고, 변동 저저항 라인(VL)은 제1 영역(A1)과 제2 영역(A2)의 경계에서 형성되는바, 변동 저저항 라인(VL)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 라인(VL)이 형성되므로, 변동 저저항 라인(VL)의 형성 위치 등을 고려하기 위한 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, the first region A1 is formed overlapping the lower surface of the gate 110, and the variable low-resistance line VL is formed at the boundary between the first region A1 and the second region A2. The low resistance line VL may be formed only in a certain area. Therefore, since the variable low-resistance line VL is formed only at a limited position without causing an increase or enlargement of the domain region where the polarization state changes in proportion to the application time of the electric field, the formation position of the variable low-resistance line VL There is an advantage in not having to consider the variable of electric field application time for consideration.
한편, 도 3에서는 게이트(110)와 베이스(120) 사이에 절연층(112)이 위치하는 예를 도시하고 있지만, 절연층(112)이 생략될 수 있음은 앞서 설명한 바와 동일하다.Meanwhile, although FIG. 3 shows an example in which the insulating layer 112 is positioned between the gate 110 and the base 120, it is the same as described above that the insulating layer 112 may be omitted.
도 4는 도 1의 I-I'단면의 다른 예를 개략적으로 도시한 단면도이다. FIG. 4 is a cross-sectional view schematically illustrating another example of the II' section of FIG. 1 .
도 4를 참조하면, 비휘발성 메모리 소자(100B)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. 또한, 게이트(110)와 제1 면 사이에는 선택적으로 절연층(112)이 더 위치할 수 있다.Referring to FIG. 4 , a non-volatile memory device 100B includes a base 120 including a spontaneously polarizable material, a gate 110 positioned on a first surface of the base 120, and a surface opposite to the first surface. It may include a first electrode 130 and a second electrode 140 located on the second surface of the base 120 and spaced apart from each other. In addition, an insulating layer 112 may be selectively further positioned between the gate 110 and the first surface.
베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있음은 앞서 설명한 바와 동일하다.The base 120 may include a first area A1 vertically overlapping the lower surface of the gate 110 and a second area A2 around the first area A1. The polarization direction may be selectively changed through the gate 110, and the first electrode 130 and the second electrode 140 are electrically connected or insulated by the change in the polarization direction of the first region A1. Being able to have a state is the same as described above.
또한, 제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. 따라서, 제1 영역(A1)에서 제2 분극 영역이 성장할 때 수직 방향으로만 제2 분극 영역이 성장하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(도 3의 VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성되는바, 비휘발성 메모리 소자(100B)는 매우 빠른 속도로 구동될 수 있다. In addition, the first electrode 130 and the second electrode 140 are spaced apart from each other and positioned to overlap the gate 110 in the vertical direction. That is, the width D1 of the gate 110 along the separation direction between the first electrode 130 and the second electrode 140 is greater than the separation distance D2 between the first electrode 130 and the second electrode 140. can be big Therefore, when the second polarized region grows in the first region A1, even if the second polarized region grows only in the vertical direction, the variable low-resistance line is formed at the boundary between the first region A1 and the second region A2. (VL in FIG. 3) is formed to overlap the first electrode 130 and the second electrode 140, so the non-volatile memory device 100B can be driven at a very high speed.
한편, 도 4에 도시된 바와 같이, 제2 영역(A2)의 두께(T2)는 제1 영역(A1)의 두께(T1)보다 두꺼울 수 있다. 또한, 게이트(110)는 베이스(120) 내로 인입된 돌출부(114)를 더 포함할 수 있다. 일 예로, 돌출부(114)의 폭은 베이스(120)의 상면에서의 폭보다 작을 수 있으며, 제1 영역(A1)과 중첩하는 베이스(120)의 하면은 돌출부(114)의 하면일 수 있다. 또한, 절연층(112)은 돌출부(114)와 베이스(120) 사이에 위치할 수 있다.Meanwhile, as shown in FIG. 4 , the thickness T2 of the second area A2 may be greater than the thickness T1 of the first area A1. In addition, the gate 110 may further include a protrusion 114 drawn into the base 120 . For example, the width of the protrusion 114 may be smaller than the width of the upper surface of the base 120, and the lower surface of the base 120 overlapping the first area A1 may be the lower surface of the protrusion 114. In addition, the insulating layer 112 may be positioned between the protrusion 114 and the base 120 .
상술한 바와 같이, 베이스(120)가 전체적으로 제1 방향의 분극을 가질 때, 게이트(110)와 제1 전극(130) 및 제2 전극(140) 사이에 제1 전압을 인가하면, 제1 영역(A1)은 제2 방향의 분극을 가지도록 변경될 수 있다.As described above, when a first voltage is applied between the gate 110 and the first electrode 130 and the second electrode 140 when the base 120 has polarization in the first direction as a whole, the first region (A1) may be changed to have polarization in the second direction.
한편, 베이스(120)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 베이스(120)의 두께에 비례하여 증가한다. 따라서, 제1 영역(A1)의 두께가 제2 영역(A2)의 두께 보다 얇으면, 제1 영역(A1)의 분극 방향을 바꾸기 위해 인가되는 전압의 크기를 감소시킬 수 있고, 제1 영역(A1)에서의 분극 방향의 변경이 더욱 빠르게 이루어질 수 있다. 따라서, 비휘발성 메모리 소자(100B)의 구동 속도가 더욱 증가하고, 소비 전력이 감소할 수 있다.Meanwhile, the voltage for changing the polarization direction of the domain of the base 120 increases in proportion to the thickness of the base 120 . Therefore, when the thickness of the first area A1 is smaller than the thickness of the second area A2, the magnitude of the voltage applied to change the polarization direction of the first area A1 may be reduced, and the first area ( The change of polarization direction in A1) can be made faster. Accordingly, the driving speed of the nonvolatile memory device 100B may be further increased and power consumption may be reduced.
도 5는 도 1의 I-I'단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 5 is a cross-sectional view schematically illustrating another example of the II′ section of FIG. 1 .
도 5를 참조하면, 비휘발성 메모리 소자(100C)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. Referring to FIG. 5 , the non-volatile memory device 100C includes a base 120 including a spontaneously polarizable material, a gate 110 positioned on a first surface of the base 120, and a surface opposite to the first surface. It may include a first electrode 130 and a second electrode 140 located on the second surface of the base 120 and spaced apart from each other.
베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다.The base 120 may include a first area A1 vertically overlapping the lower surface of the gate 110 and a second area A2 around the first area A1. The polarization direction may be selectively changed through the gate 110, and the first electrode 130 and the second electrode 140 are electrically connected or insulated by the change in the polarization direction of the first region A1. can have a state.
또한, 제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. 따라서, 제1 영역(A1)에서 제2 분극 영역이 성장할 때 수직 방향으로만 제2 분극 영역이 성장하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(도 3의 VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성되는바, 비휘발성 메모리 소자(100B)는 매우 빠른 속도로 구동될 수 있음은 앞서 설명한 바와 동일하다. In addition, the first electrode 130 and the second electrode 140 are spaced apart from each other and positioned to overlap the gate 110 in the vertical direction. That is, the width D1 of the gate 110 along the separation direction between the first electrode 130 and the second electrode 140 is greater than the separation distance D2 between the first electrode 130 and the second electrode 140. can be big Therefore, when the second polarized region grows in the first region A1, even if the second polarized region grows only in the vertical direction, the variable low-resistance line is formed at the boundary between the first region A1 and the second region A2. (VL in FIG. 3) is formed to overlap the first electrode 130 and the second electrode 140, and the fact that the nonvolatile memory device 100B can be driven at a very high speed is the same as described above.
도 5에 도시된 바와 같이, 게이트(110)는 베이스(120) 내로 인입된 돌출부(115)를 더 포함할 수 있다. 이에 의해, 제1 영역(A1)의 두께가 감소하여 비휘발성 메모리 소자(100B)의 구동 속도가 더욱 증가하고, 소비 전력이 감소할 수 있다.As shown in FIG. 5 , the gate 110 may further include a protrusion 115 drawn into the base 120 . As a result, the thickness of the first region A1 is reduced, so that the driving speed of the nonvolatile memory device 100B is further increased and power consumption is reduced.
한편, 도 5에 도시된 바와 같이, 돌출부(115)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 일 예로, 테이퍼 형상은 베이스(120)의 상면에서 돌출부(115)의 하면까지 이어지는 경사면을 포함할 수 있다. 또한, 선택적으로 절연층(112)은 돌출부(115)의 하면과 베이스(120) 사이에 위치할 수 있다. Meanwhile, as shown in FIG. 5 , at least a portion of the protrusion 115 may have a tapered shape. For example, the tapered shape may include an inclined surface extending from the upper surface of the base 120 to the lower surface of the protrusion 115 . Also, optionally, the insulating layer 112 may be positioned between the lower surface of the protrusion 115 and the base 120 .
이처럼, 돌출부(112)가 테이퍼 형상을 가지면, 게이트(110)에 전압이 인가될 때, 돌출부(115)의 하면에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.As such, when the protruding portion 112 has a tapered shape, when a voltage is applied to the gate 110, the electric field can be concentrated on the lower surface of the protruding portion 115, so that the polarization of the first region A1 can be more quickly and effectively. You can change it.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to one embodiment shown in the drawings, but this is merely exemplary, and those skilled in the art will understand that various modifications and variations of the embodiment are possible therefrom. Therefore, the true technical scope of protection of the present invention should be determined by the technical spirit of the appended claims.
Claims (1)
상기 베이스의 제1 면 상에 위치하는 게이트; 및
상기 베이스 상에 상기 게이트와 이격되도록 배치된 제1 전극과 제2 전극;을 포함하고,
상기 베이스는 제1 영역 및 제2 영역을 포함하며,
상기 베이스의 상기 제1 영역과 상기 제2 영역의 사이에 전류가 흐를 수 있는 변동 저저항 라인이 형성되고,
상기 제1 전극과 상기 제2 전극의 사이에 서로 이격된 이격 영역이 위치하고,
상기 변동 저저항 라인은 상기 베이스의 두께 전체에 대응하도록 형성되고,
상기 베이스의 두께 전체에 대응하도록 형성된 변동 저저항 라인은 상기 제1 전극의 상면 및 상기 제2 전극의 상면과 각각 중첩되도록 형성되고,
상기 베이스의 두께 전체에 대응하도록 형성된 상기 변동 저저항 라인은, 상기 제1 전극 및 상기 제2 전극의 사이의 이격 영역과 중첩되지 않는 것을 포함하는, 비휘발성 메모리 소자.a base comprising a spontaneously polarizable material;
a gate located on the first side of the base; and
Including; a first electrode and a second electrode disposed on the base to be spaced apart from the gate,
The base includes a first region and a second region,
A variable low-resistance line through which current can flow is formed between the first region and the second region of the base,
A spaced area spaced apart from each other is located between the first electrode and the second electrode,
The variable low-resistance line is formed to correspond to the entire thickness of the base,
The variable low-resistance line formed to correspond to the entire thickness of the base is formed to overlap the upper surface of the first electrode and the upper surface of the second electrode, respectively;
The variable low-resistance line formed to correspond to the entire thickness of the base does not overlap a spaced area between the first electrode and the second electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210019859A KR102572125B1 (en) | 2019-02-13 | 2021-02-15 | Variable low resistance line non-volatile memory device and operating method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190016839A KR102218662B1 (en) | 2019-02-13 | 2019-02-13 | Variable low resistance line non-volatile memory device and operating method thereof |
| KR1020210019859A KR102572125B1 (en) | 2019-02-13 | 2021-02-15 | Variable low resistance line non-volatile memory device and operating method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190016839A Division KR102218662B1 (en) | 2019-02-13 | 2019-02-13 | Variable low resistance line non-volatile memory device and operating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210022020A KR20210022020A (en) | 2021-03-02 |
| KR102572125B1 true KR102572125B1 (en) | 2023-08-30 |
Family
ID=87846086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210019859A KR102572125B1 (en) | 2019-02-13 | 2021-02-15 | Variable low resistance line non-volatile memory device and operating method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102572125B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343014A (en) | 2003-05-19 | 2004-12-02 | Sharp Corp | Semiconductor memory, semiconductor device, and their manufacturing method, portable electronic apparatus, and ic card |
| JP2007258282A (en) * | 2006-03-20 | 2007-10-04 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same and storage device |
| JP2009099606A (en) * | 2007-10-12 | 2009-05-07 | Panasonic Corp | Semiconductor memory device, method for manufacturing the same, and semiconductor switching device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4856950B2 (en) * | 2003-05-08 | 2012-01-18 | パナソニック株式会社 | Electric switch and memory element using the same |
-
2021
- 2021-02-15 KR KR1020210019859A patent/KR102572125B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343014A (en) | 2003-05-19 | 2004-12-02 | Sharp Corp | Semiconductor memory, semiconductor device, and their manufacturing method, portable electronic apparatus, and ic card |
| JP2007258282A (en) * | 2006-03-20 | 2007-10-04 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same and storage device |
| JP2009099606A (en) * | 2007-10-12 | 2009-05-07 | Panasonic Corp | Semiconductor memory device, method for manufacturing the same, and semiconductor switching device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210022020A (en) | 2021-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102007391B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
| US11527715B2 (en) | Method for controlling current path by using electric field, and electronic element | |
| KR102652757B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
| KR102572125B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
| KR102218662B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
| KR102246248B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102246247B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102246246B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102623526B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102230796B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102262604B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102474130B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
| KR102154638B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
| KR102484129B1 (en) | Variable low resistance area based memory device and controlling thereof | |
| KR102606509B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102656291B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102302898B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR102218663B1 (en) | Controlling method for electric current path using electric field and electric device | |
| KR102272521B1 (en) | Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same | |
| KR20210052414A (en) | Variable low resistance area based electronic device and controlling thereof | |
| KR20210031438A (en) | Variable low resistance area based memory device and controlling thereof | |
| KR20210022021A (en) | Controlling method for electric current path using electric field and electric device | |
| KR20210020206A (en) | Controlling method for electric current path using electric field and electric device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |