KR102218662B1 - Variable low resistance line non-volatile memory device and operating method thereof - Google Patents
Variable low resistance line non-volatile memory device and operating method thereof Download PDFInfo
- Publication number
- KR102218662B1 KR102218662B1 KR1020190016839A KR20190016839A KR102218662B1 KR 102218662 B1 KR102218662 B1 KR 102218662B1 KR 1020190016839 A KR1020190016839 A KR 1020190016839A KR 20190016839 A KR20190016839 A KR 20190016839A KR 102218662 B1 KR102218662 B1 KR 102218662B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- base
- gate
- polarization
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000000926 separation method Methods 0.000 claims abstract description 18
- 230000002269 spontaneous effect Effects 0.000 claims abstract description 8
- 230000010287 polarization Effects 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 17
- 230000015654 memory Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- -1 SnO 2 ) Chemical compound 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L45/1233—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H01L45/1253—
-
- H01L45/16—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 상기 베이스의 제1 면 상에 위치하는 게이트; 및 상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하는 비휘발성 메모리 소자를 개시한다.An embodiment of the present invention, a base comprising a spontaneous polarizable material; A gate positioned on the first surface of the base; And a first electrode and a second electrode located on a second surface of the base opposite to the first surface and spaced apart from each other, and a width of the gate along a separation direction between the first electrode and the second electrode. Is greater than a separation distance between the first electrode and the second electrode, and the first electrode and the second electrode overlap the gate in a vertical direction.
Description
개시된 실시예들은 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법에 관한 것이다.Disclosed embodiments relate to a variable low resistance line nonvolatile memory device and a method of operating the same.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.As technology advances and interest in the convenience of people's life increases, attempts to develop various electronic products are becoming more active.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를 들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.Such electronic products include various electrical devices, for example, CPU, memory, and various other electrical devices. These electronic devices may include various types of electric circuits.
예를 들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields, such as home sensor devices for IoT and bioelectronic devices for ergonomics, as well as computers and smartphones.
최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.With the recent speed of technological development and the rapid improvement of the living standards of users, the use and application fields of these electric devices are rapidly increasing, and the demand for such electric devices is also increasing accordingly.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전기 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there is a limit to implementing and controlling electric circuits that are easily and quickly applied to various electric devices that are commonly used.
한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터 뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다.On the other hand, memory devices, especially nonvolatile memory devices, are widely used as information storage and/or processing devices of various electronic devices such as cameras and communication devices as well as computers.
이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 각 메모리 소자의 특수한 한계로 인해 한계가 있는 상황이다.Many of these memory devices have been developed, especially in terms of life and speed, and most of the problems are in securing the life and speed of the memory, but there is a limit due to the special limitations of each memory device.
기존의 실리콘계 메모리 소자에 대한 연구에 더하여 최근에는 강유전체 메모리(Fe-RAM), 저항 변화 메모리(ReRAM), 상 변화 메모리(P-RAM), 등이 차세대 메모리로 연구되고 있다.In addition to studies on conventional silicon-based memory devices, recently, ferroelectric memory (Fe-RAM), resistance change memory (ReRAM), phase change memory (P-RAM), etc. are being studied as next-generation memories.
강유전체 메모리는 종래의 DRAM과 유사한 원리를 이용하는 데, 캐패시터 중간의 유전막으로 강유전체를 사용하는 것으로, 강유전체에 전계를 인가하면 캐패시터에 전하가 축적된다. 이러한 강유전체 메모리는 소자의 고집적화에 따라 강유전체 분극을 활용해야 함으로 축전기의 크기를 작게 하는 것에는 한계가 있다. 이에 따라 메모리 소자의 크기를 일정크기 이하로 줄일 수 없으므로 데이타 저장용량에 있어서 한계를 가진다.A ferroelectric memory uses a principle similar to that of a conventional DRAM. A ferroelectric is used as a dielectric film in the middle of the capacitor. When an electric field is applied to the ferroelectric, electric charges are accumulated in the capacitor. Such ferroelectric memories have limitations in reducing the size of capacitors because ferroelectric polarization has to be used as devices become highly integrated. Accordingly, since the size of the memory device cannot be reduced to a certain size or less, the data storage capacity is limited.
저항 변화 메모리는 금속의 이온화 또는 산소 결핍에 의해 스위칭 특성이 일어나도록 하는 것인 데, 결국 저항 변화를 위해 물질의 변화가 이루어져야 하기 때문에 소자의 열화 문제 등이 생길 수 있다.The resistance change memory allows switching characteristics to occur due to metal ionization or oxygen starvation. Eventually, since a material must be changed to change resistance, a problem of device deterioration may occur.
상 변화 메모리는 Ge-Sb-Te계의 상변화막의 비저항이 비정질 상태와 결정 상태에서 서로 다른 점을 이용하는 것으로, 물질의 상 변화를 이용하는 것인 만큼 역시 장시간 사용에 따른 소자의 열화 문제가 발생될 수 있다.The phase change memory uses a point in which the resistivity of the Ge-Sb-Te-based phase change film is different between the amorphous state and the crystalline state. I can.
상기와 같은 종래의 차세대 메모리 소자들의 경우 소자의 집적도 문제, 소자의 수명 문제, 및/또는 메모리 속도의 한계 등 여전히 많은 한계들을 갖고 있는 상황이다.In the case of the conventional next-generation memory devices as described above, there are still many limitations, such as a device integration problem, a device lifetime problem, and/or a memory speed limit.
본 발명의 실시예는, 상기와 같은 문제, 한계 및/또는 필요를 해결하기 위한 것으로, 데이터의 보존 기간이 길고, 메모리 속도가 높으며, 소자 집적도를 향상시킬 수 있는 메모리 소자 및 이의 동작 방법을 제공하는 데에 목적이 있다.An embodiment of the present invention is to solve the above problems, limitations and/or needs, and provides a memory device capable of increasing data retention, high memory speed, and improving device integration, and a method of operating the same. There is a purpose to do it.
본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 상기 베이스의 제1 면 상에 위치하는 게이트; 및 상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하는 비휘발성 메모리 소자를 제공할 수 있다.An embodiment of the present invention, a base comprising a spontaneous polarizable material; A gate positioned on the first surface of the base; And a first electrode and a second electrode located on a second surface of the base opposite to the first surface and spaced apart from each other, and a width of the gate along a separation direction between the first electrode and the second electrode. Is greater than a separation distance between the first electrode and the second electrode, and the first electrode and the second electrode may provide a nonvolatile memory device overlapping the gate in a vertical direction.
또 다른 실시예에 따르면, 상기 게이트와 상기 제1 면 사이에 절연층을 더 포함할 수 있다.According to another embodiment, an insulating layer may be further included between the gate and the first surface.
또 다른 실시예에 따르면, 상기 베이스는 상기 게이트의 하면과 상기 수직 방향으로 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하며, 상기 제2 영역은 제1 방향의 분극을 가지고, 상기 제1 영역은 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다.According to another embodiment, the base includes a first region overlapping a lower surface of the gate in the vertical direction and a second region around the first region, and the second region has polarization in the first direction. , The first region may selectively have polarization in the first direction or polarization in a second direction different from the first direction.
또 다른 실시예에 따르면, 상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 베이스는 상기 제1 영역과 상기 제2 영역 사이에 변동 저저항 라인을 포함할 수 있다.According to another embodiment, when the first region has polarization in the second direction, the base may include a variable low resistance line between the first region and the second region.
또 다른 실시예에 따르면, 상기 변동 저저항 라인은 상기 제1 전극 및 상기 제2 전극과 중첩할 수 있다.According to another embodiment, the variable low resistance line may overlap the first electrode and the second electrode.
또 다른 실시예에 따르면, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 두꺼울 수 있다.According to another embodiment, the thickness of the second region may be thicker than the thickness of the first region.
또 다른 실시예에 따르면, 상기 게이트는 상기 베이스 내로 인입된 돌출부를 더 포함할 수 있다.According to another embodiment, the gate may further include a protrusion introduced into the base.
또 다른 실시예에 따르면, 상기 돌출부는 테이퍼 형상을 포함할 수 있다.According to another embodiment, the protrusion may have a tapered shape.
본 발명의 다른 실시예는, 자발 분극성 재료를 포함하고 제1 방향의 분극을 가지는 베이스와, 상기 베이스의 제1 면 상에 위치하는 게이트와, 상기 제1 면과 반대면인 상기 베이스의 제2 면 상에 위치하고 서로 이격된 제1 전극과 제2 전극을 포함하는 비휘발성 메모리 소자에 있어서, 상기 게이트를 통하여, 상기 게이트의 하면과 중첩하는 상기 베이스의 제1 영역의 분극방향을 상기 제1 방향에서 제2 방향으로 변경하는 단계; 및 상기 제1 영역과 상기 제1 영역의 주변인 상기 베이스의 제2 영역 사이에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 단계;를 포함하고, 상기 변동 저저항 라인은 상기 제1 전극 및 상기 제2 전극과 중첩하여 형성되고, 상기 제1 전극과 상기 제2 전극은 상기 변동 저저항 라인을 통해 서로 전기적으로 연결되는 비휘발성 메모리 소자의 동작 방법을 제공할 수 있다.Another embodiment of the present invention includes a base comprising a spontaneous polarization material and having a polarization in a first direction, a gate positioned on a first surface of the base, and a first surface of the base opposite to the first surface. In a nonvolatile memory device comprising a first electrode and a second electrode located on two surfaces and spaced apart from each other, the polarization direction of the first region of the base overlapping the lower surface of the gate through the gate Changing from a direction to a second direction; And forming a fluctuating low-resistance line through which a current flows between the first region and the second region of the base, which is a periphery of the first region, wherein the fluctuating low-resistance line comprises the first electrode and the A method of operating a nonvolatile memory device, which is formed to overlap with the second electrode, and wherein the first electrode and the second electrode are electrically connected to each other through the variable low resistance line, may be provided.
또 다른 실시예에 따르면, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하고, 상기 변동 저저항 라인이 이루는 면적은 상기 게이트의 상기 하면의 면적과 동일하게 형성될 수 있다.According to another embodiment, a width of the gate along a separation direction between the first electrode and the second electrode is greater than a separation distance between the first electrode and the second electrode, and the first electrode and the second electrode May overlap the gate in a vertical direction, and an area formed by the variable low resistance line may be formed equal to an area of the lower surface of the gate.
또 다른 실시예에 따르면, 상기 게이트의 상기 하면과 상기 제1 면 사이에 절연층이 더 형성되어 상기 제1 전극과 상기 게이트 및 상기 제2 전극과 상기 게이트는 절연 상태를 유지할 수 있다.According to another embodiment, an insulating layer is further formed between the lower surface of the gate and the first surface, so that the first electrode, the gate, and the second electrode and the gate may maintain an insulating state.
또 다른 실시예에 따르면, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 두껍게 형성되고, 상기 제1 영역의 분극방향의 변경시 상기 제2 영역의 분극방향은 유지될 수 있다.According to another embodiment, the thickness of the second region is formed to be thicker than that of the first region, and when the polarization direction of the first region is changed, the polarization direction of the second region may be maintained.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features, and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.
상기한 바와 같은 본 발명의 실시예들에 따르면, 데이터의 보존 기간이 길고, 메모리 속도가 빠르며, 소자 집적도를 향상시킬 수 있는 메모리 소자를 제공할 수 있다.According to the embodiments of the present invention as described above, it is possible to provide a memory device having a long data retention period, a high memory speed, and improving device integration.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 단면도이다.
도 4는 도 1의 I-I'단면의 다른 예를 개략적으로 도시한 단면도이다.
도 5는 도 1의 I-I'단면의 또 다른 예를 개략적으로 도시한 단면도이다.1 is a schematic plan view of a nonvolatile memory device according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view illustrating an example of a cross-section line II′ of FIG. 1.
3 is a cross-sectional view illustrating a method of operating the nonvolatile memory device of FIG. 1.
FIG. 4 is a schematic cross-sectional view illustrating another example of the cross-section II′ of FIG. 1.
FIG. 5 is a schematic cross-sectional view illustrating another example of the cross-section II′ of FIG. 1.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them will be apparent with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.In the following embodiments, terms such as first and second are used for the purpose of distinguishing one constituent element from other constituent elements rather than a limiting meaning.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly indicates otherwise.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or elements described in the specification are present, and do not preclude the possibility of adding one or more other features or elements in advance.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part such as a film, a region, or a component is on or on another part, not only the case directly above the other part, but also another film, region, component, etc. are interposed therebetween. This includes cases where there is.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, components may be exaggerated or reduced in size for convenience of description. For example, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, and the present invention is not necessarily limited to what is shown.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. When a certain embodiment can be implemented differently, a specific process order may be performed differently from the described order. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the described order.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding components will be given the same reference numerals.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.1 is a plan view schematically illustrating a nonvolatile memory device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view schematically illustrating an example of a cross-sectional view taken along line II′ of FIG. 1.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자(100)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. 또한, 게이트(110)와 제1 면 사이에 절연층(112)을 더 포함할 수 있다.1 and 2, a
베이스(120)는 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(120)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(120)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The
선택적 실시예로서 베이스(120)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the
또한 다른 예로서 베이스(120)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 베이스(120)는 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0=x, y≤=1)를 포함할 수 있다.In addition, as another example, the
기타 다양한 강유전성 재료를 이용하여 베이스(120)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 베이스(120)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The base 120 may be formed using various other ferroelectric materials, and descriptions of all examples thereof will be omitted. In addition, when forming the
베이스(120)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(120)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
게이트(110)는 베이스(120)에 전기장을 인가할 수 있도록 형성될 수 있다. 게이트(110)는 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다. 예를 들어, 상기 게이트(120) 별도의 장치에 연결되어 게이트 신호를 인가 받을 수 있다.The
게이트(110)는 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를 들면 다양한 금속을 이용하여 게이트(110)를 형성할 수 있는 데, 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다. 또한 선택적 실시예로서 게이트(110)는 적층체 구조를 포함할 수도 있다.The
제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. The
제1 전극(130)과 제2 전극(140)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The
한편, 베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다. Meanwhile, the
예를 들어, 도 2에 도시된 바와 같이 제1 영역(A1)과 제2 영역(A2)이 모두 동일하게 제1 방향의 분극을 가진 상태에서는 베이스(120)의 절연성에 의해 제1 전극(130)과 제2 전극(140) 사이에는 전류가 흐르지 않을 수 있다. 그러나, 제1 영역(A1)의 분극 방향이 변경된 경우는, 제1 영역(A1)과 제2 영역(A2)의 경계에서 베이스(120)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 라인(도 3의 VL)이 형성될 수 있고, 이에 의해 제1 전극(130)과 제2 전극(140)은 전기적으로 연결될 수 있다. For example, as shown in FIG. 2, when both the first region A1 and the second region A2 have the same polarization in the first direction, the
게이트(110)와 베이스(120) 사이에는 선택적으로 절연층(112)이 위치할 수 있다. 본 발명에 따른 비휘발성 메모리 소자(100)는, 제1 영역(A1)의 분극 방향을 바꿀 때만 게이트(110)에 전압이 인가되고, 제1 영역(A1)의 분극 방향이 결정된 후에는 게이트(110)에는 전압이 인가되지 않고 제1 전극(130)과 제2 전극(140) 사이에서의 전류 흐름만을 측정한다. 따라서, 절연층(112)이 없더라도 비휘발성 메모리 소자(100)의 동작에 아무런 문제가 발생하지 않는다. 그러나, 게이트(110)와 베이스(120) 사이에 절연층(112)을 더 포함하면, 게이트(110)와 변동 저저항 라인(도 3의 VL) 간의 단락을 방지할 수 있게 되어, 비휘발성 메모리 소자(100)의 동작 안정성이 더욱 향상될 수 있다.An insulating
이와 같은 절연층(112)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 포함할 수 있고, 단층 또는 복수 층으로 구성될 수 있다.Such insulating
이하에서는 비휘발성 메모리 소자(100)의 동작에 대하여서는 도 3을 참조하여 보다 자세히 설명하기로 한다.Hereinafter, the operation of the
도 3은 도 1의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 단면도로서, 도 2와 마찬가지로 도 1의 I-I'단면의 일 예를 도시하고 있다.FIG. 3 is a cross-sectional view illustrating a method of operating the nonvolatile memory device of FIG. 1, and similarly to FIG. 2, an example of a cross-sectional view of FIG. 1 is illustrated.
도 3은 게이트(110)를 통해 베이스(120)의 제1 영역(A1)의 분극 방향이 제1 방향과 상이한 제2 방향으로 변경된 상태를 도시한다. 3 shows a state in which the polarization direction of the first region A1 of the
보다 구체적으로, 베이스(120)가 전체적으로 제1 방향의 분극 상태를 가진 상태에서, 게이트(110)와 제1 전극(130) 및 게이트(110)와 제2 전극(140)에 사이에 베이스(120)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면 이들 사이에 발생된 전기장에 의해, 도 3에 도시된 바와 같이, 제1 영역(A1)은 제1 방향의 분극 상태에서 제2 방향의 분극 상태를 가지도록 변경되며, 이에 의해 베이스(120)는 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다. 일 예로, 제1 방향과 제2 방향은 서로 반대 방향일 수 있다. More specifically, in a state in which the
이처럼 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.After the polarization direction of the first region A1 is changed as described above, the polarization direction of the first region A1 is maintained unchanged, and such a state can be understood as inputting the logic value '1'.
또한, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 전류가 흐를 수 있는 변동 저저항 라인(VL)이 생성될 수 있다. 일 예로, 변동 저저항 라인(VL)은 0.1nm 내지 0.5nm의 폭을 가질 수 있다.In addition, when the polarization directions in the first region A1 and the second region A2 are opposite, at the boundary between the first region A1 and the second region A2, a fluctuating low-resistance line ( VL) can be created. For example, the variable low resistance line VL may have a width of 0.1 nm to 0.5 nm.
변동 저저항 라인(VL)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는데, 이때 제1 전극(130)과 제2 전극(140)은 변동 저저항 라인(VL)과 중첩하도록 위치하므로, 제1 전극(130)과 제2 전극(140)은 변동 저저항 라인(VL)에 의해 전기적으로 연결될 수 있다. 즉, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 라인(VL)이 형성되기 때문에, 제1 전극(130)과 제2 전극(140) 사이에는 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다.The variable low resistance line VL is formed at the boundary between the first region A1 and the second region A2, wherein the
한편, 제1 영역(A1)의 분극 방향을 되돌리기 위해 게이트(110)와 제1 전극(130) 및 게이트(110)와 제2 전극(140)에 사이에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지며, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다.Meanwhile, when a second voltage is applied between the
제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 라인(VL)은 소멸된다. 이와 같은 상태는 도 2에 도시된 상태와 동일하다. 즉, 제1 전극(130)과 제2 전극(140)은 절연상태가 되므로, 제1 전극(130)과 제2 전극(140) 사이에는 전류가 흐르지 않게 되며, 이에 의해 논리 값 '0'을 읽을 수 있다.When the polarization difference between the first region A1 and the second region A2 disappears, the fluctuating low resistance line VL between the first region A1 and the second region A2 disappears. This state is the same as the state shown in FIG. 2. That is, since the
한편, 제1 영역(A1)의 크기는 게이트(110)에 인가되는 전압의 크기 및 시간에 의해 조절될 수 있다. 예를 들어, 베이스(120)의 분극방향을 바꾸기 위해 게이트(110)에 전압을 인가하면, 우선 게이트(110)의 하면과 중첩하는 위치에서 수직 방향으로 분극 방향이 바뀌며 제2 분극 영역이 성장하고, 그리고 나서 계속적으로 수평방향으로 분극 방향이 바뀌면서 제2 분극 영역이 성장하여 제1 영역(A1)이 정의된다. 이때, 제2 분극 영역의 수직 방향으로의 성장 속도는 수평 방향으로의 성장 속도 보다 매우 빠를 수 있다. 예를 들어, 제2 분극 영역은 수직 방향으로는 약 1km/sec(초)의 속도를 갖고 성장할 수 있으며, 수평 방향으로는 약 1m/sec(초)의 속도를 갖고 성장할 수 있다.Meanwhile, the size of the first region A1 may be adjusted by the size and time of the voltage applied to the
한편, 도 3에 도시된 바와 같이, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있고, 제1 전극(130)과 제2 전극(140)은 모두 수직 방향으로 게이트(110)와 중첩하도록 위치한다. 따라서, 수직 방향으로만 제2 분극 영역이 성장하여 제1 영역(A1)을 형성하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성된다. 즉, 제1 영역(A1)을 형성할 때 수평 방향으로 제2 분극 영역이 성장시킬 필요가 없으므로, 보다 신속하게 제1 영역(A1)의 분극 방향을 변경할 수 있으며, 이에 의해 비휘발성 메모리 소자(100)가 매우 빠른 속도로 구동될 수 있다. Meanwhile, as shown in FIG. 3, the width D1 of the
또한, 제1 영역(A1)은 게이트(110)의 하면과 중첩하여 형성되고, 변동 저저항 라인(VL)은 제1 영역(A1)과 제2 영역(A2)의 경계에서 형성되는바, 변동 저저항 라인(VL)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 라인(VL)이 형성되므로, 변동 저저항 라인(VL)의 형성 위치 등을 고려하기 위한 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, the first region A1 is formed to overlap the lower surface of the
한편, 도 3에서는 게이트(110)와 베이스(120) 사이에 절연층(112)이 위치하는 예를 도시하고 있지만, 절연층(112)이 생략될 수 있음은 앞서 설명한 바와 동일하다.Meanwhile, in FIG. 3, an example in which the insulating
도 4는 도 1의 I-I'단면의 다른 예를 개략적으로 도시한 단면도이다. FIG. 4 is a schematic cross-sectional view illustrating another example of the cross-section II' of FIG. 1.
도 4를 참조하면, 비휘발성 메모리 소자(100B)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. 또한, 게이트(110)와 제1 면 사이에는 선택적으로 절연층(112)이 더 위치할 수 있다.Referring to FIG. 4, the
베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있음은 앞서 설명한 바와 동일하다.The base 120 may include a first area A1 overlapping the lower surface of the
또한, 제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. 따라서, 제1 영역(A1)에서 제2 분극 영역이 성장할 때 수직 방향으로만 제2 분극 영역이 성장하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(도 3의 VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성되는바, 비휘발성 메모리 소자(100B)는 매우 빠른 속도로 구동될 수 있다. In addition, the
한편, 도 4에 도시된 바와 같이, 제2 영역(A2)의 두께(T2)는 제1 영역(A1)의 두께(T1)보다 두꺼울 수 있다. 또한, 게이트(110)는 베이스(120) 내로 인입된 돌출부(114)를 더 포함할 수 있다. 일 예로, 돌출부(114)의 폭은 베이스(120)의 상면에서의 폭보다 작을 수 있으며, 제1 영역(A1)과 중첩하는 베이스(120)의 하면은 돌출부(114)의 하면일 수 있다. 또한, 절연층(112)은 돌출부(114)와 베이스(120) 사이에 위치할 수 있다.Meanwhile, as illustrated in FIG. 4, the thickness T2 of the second region A2 may be thicker than the thickness T1 of the first region A1. In addition, the
상술한 바와 같이, 베이스(120)가 전체적으로 제1 방향의 분극을 가질 때, 게이트(110)와 제1 전극(130) 및 제2 전극(140) 사이에 제1 전압을 인가하면, 제1 영역(A1)은 제2 방향의 분극을 가지도록 변경될 수 있다.As described above, when the base 120 as a whole has polarization in the first direction, when a first voltage is applied between the
한편, 베이스(120)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 베이스(120)의 두께에 비례하여 증가한다. 따라서, 제1 영역(A1)의 두께가 제2 영역(A2)의 두께 보다 얇으면, 제1 영역(A1)의 분극 방향을 바꾸기 위해 인가되는 전압의 크기를 감소시킬 수 있고, 제1 영역(A1)에서의 분극 방향의 변경이 더욱 빠르게 이루어질 수 있다. 따라서, 비휘발성 메모리 소자(100B)의 구동 속도가 더욱 증가하고, 소비 전력이 감소할 수 있다.On the other hand, the magnitude of the voltage for changing the polarization direction of the domain of the base 120 increases in proportion to the thickness of the
도 5는 도 1의 I-I'단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 5 is a schematic cross-sectional view illustrating another example of the cross-section II′ of FIG. 1.
도 5를 참조하면, 비휘발성 메모리 소자(100C)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. Referring to FIG. 5, the
베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다.The base 120 may include a first area A1 overlapping the lower surface of the
또한, 제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. 따라서, 제1 영역(A1)에서 제2 분극 영역이 성장할 때 수직 방향으로만 제2 분극 영역이 성장하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(도 3의 VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성되는바, 비휘발성 메모리 소자(100B)는 매우 빠른 속도로 구동될 수 있음은 앞서 설명한 바와 동일하다. In addition, the
도 5에 도시된 바와 같이, 게이트(110)는 베이스(120) 내로 인입된 돌출부(115)를 더 포함할 수 있다. 이에 의해, 제1 영역(A1)의 두께가 감소하여 비휘발성 메모리 소자(100B)의 구동 속도가 더욱 증가하고, 소비 전력이 감소할 수 있다.5, the
한편, 도 5에 도시된 바와 같이, 돌출부(115)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 일 예로, 테이퍼 형상은 베이스(120)의 상면에서 돌출부(115)의 하면까지 이어지는 경사면을 포함할 수 있다. 또한, 선택적으로 절연층(112)은 돌출부(115)의 하면과 베이스(120) 사이에 위치할 수 있다. Meanwhile, as shown in FIG. 5, at least a portion of the
이처럼, 돌출부(112)가 테이퍼 형상을 가지면, 게이트(110)에 전압이 인가될 때, 돌출부(115)의 하면에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.As described above, if the
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to an embodiment shown in the drawings, but this is only exemplary, and those of ordinary skill in the art will understand that various modifications and variations of the embodiment are possible therefrom. Therefore, the true technical scope of the present invention should be determined by the technical spirit of the appended claims.
Claims (12)
상기 베이스의 제1 면 상에 위치하고, 상기 베이스 내로 인입된 돌출부를 포함하는 게이트; 및
상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고,
상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 돌출부의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 돌출부와 중첩하고,
상기 베이스는 상기 게이트의 하면과 상기 수직 방향으로 중첩하는 제1 영역과 상기 제1 영역 주변에 위치하며, 상기 제1 영역보다 두꺼운 제2 영역을 포함하며,
상기 제2 영역은 제1 방향의 분극을 가지고, 상기 제1 영역은 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가지고,
상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 제1 영역과 상기 제2 영역 사이에 상기 수직방향으로 상기 제1 전극 및 상기 제2 전극과 접하는 변동 저저항 라인이 형성되는 비휘발성 메모리 소자.A base comprising a spontaneously polarizable material;
A gate positioned on the first surface of the base and including a protrusion introduced into the base; And
Including; a first electrode and a second electrode located on the second surface of the base opposite to the first surface and spaced apart from each other,
The width of the protrusion along the separation direction between the first electrode and the second electrode is greater than a separation distance between the first electrode and the second electrode, and the first electrode and the second electrode are vertically aligned with the protrusion. Overlap,
The base includes a first region overlapping the lower surface of the gate in the vertical direction and a second region disposed around the first region, and thicker than the first region,
The second region has a polarization in a first direction, the first region optionally has a polarization in the first direction or a polarization in a second direction different from the first direction,
When the first region has polarization in the second direction, a variable low-resistance line is formed between the first region and the second region in the vertical direction and in contact with the first electrode and the second electrode. Memory device.
상기 게이트와 상기 제1 면 사이에 절연층을 더 포함하는 비휘발성 메모리 소자.The method of claim 1,
Nonvolatile memory device further comprising an insulating layer between the gate and the first surface.
상기 변동 저저항 라인은 상기 베이스의 두께 전체에 걸쳐 상기 수직 방향으로 형성되는 비휘발성 메모리 소자.The method of claim 1,
The variable low resistance line is formed in the vertical direction over the entire thickness of the base.
상기 돌출부는 테이퍼 형상을 포함하는 비휘발성 메모리 소자.The method of claim 1,
The protrusion has a tapered shape.
상기 게이트를 통하여, 상기 돌출부의 하면과 수직 방향으로 중첩하는 상기 베이스의 제1 영역의 분극방향을 상기 제1 방향에서 제2 방향으로 변경하는 단계; 및
상기 제1 영역과, 상기 제1 영역의 주변에 위치하며 상기 제1 영역보다 두꺼운 상기 베이스의 제2 영역 사이에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 단계;를 포함하고,
상기 변동 저저항 라인은 상기 수직방향으로 상기 제1 전극 및 상기 제2 전극과 접하여 형성되고, 상기 제1 전극과 상기 제2 전극은 상기 변동 저저항 라인을 통해 서로 전기적으로 연결되는 비휘발성 메모리 소자의 동작 방법.A base comprising a spontaneous polarization material and having polarization in a first direction, a gate including a protrusion positioned on a first surface of the base and leading into the base, and a first surface of the base opposite to the first surface In a nonvolatile memory device comprising a first electrode and a second electrode located on two sides and spaced apart from each other,
Changing a polarization direction of the first region of the base vertically overlapping the lower surface of the protrusion through the gate from the first direction to a second direction; And
Forming a variable low-resistance line through which a current can flow between the first region and a second region of the base that is located around the first region and is thicker than the first region; and
The variable low resistance line is formed in contact with the first electrode and the second electrode in the vertical direction, and the first electrode and the second electrode are electrically connected to each other through the variable low resistance line. Method of operation.
상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 돌출부의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 돌출부와 중첩하고,
상기 변동 저저항 라인이 이루는 면적은 상기 돌출부의 상기 하면의 면적과 동일하게 형성되는 비휘발성 메모리 소자의 동작 방법.The method of claim 9,
The width of the protrusion along the separation direction between the first electrode and the second electrode is greater than a separation distance between the first electrode and the second electrode, and the first electrode and the second electrode are vertically aligned with the protrusion. Overlap,
A method of operating a nonvolatile memory device in which an area formed by the variable low resistance line is formed equal to an area of the lower surface of the protrusion.
상기 돌출부의 상기 하면과 상기 제1 면 사이에 절연층이 더 형성되어 상기 제1 전극과 상기 게이트 및 상기 제2 전극과 상기 게이트는 절연 상태를 유지하는 비휘발성 메모리 소자의 동작 방법.The method of claim 9,
An insulating layer is further formed between the lower surface of the protrusion and the first surface to maintain an insulating state between the first electrode and the gate, and the second electrode and the gate.
상기 제1 영역의 분극방향의 변경시 상기 제2 영역의 분극방향은 유지되는 비휘발성 메모리 소자의 동작 방법.The method of claim 9,
A method of operating a nonvolatile memory device in which the polarization direction of the second region is maintained when the polarization direction of the first region is changed.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190016839A KR102218662B1 (en) | 2019-02-13 | 2019-02-13 | Variable low resistance line non-volatile memory device and operating method thereof |
KR1020210019859A KR102572125B1 (en) | 2019-02-13 | 2021-02-15 | Variable low resistance line non-volatile memory device and operating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190016839A KR102218662B1 (en) | 2019-02-13 | 2019-02-13 | Variable low resistance line non-volatile memory device and operating method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210019859A Division KR102572125B1 (en) | 2019-02-13 | 2021-02-15 | Variable low resistance line non-volatile memory device and operating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200099250A KR20200099250A (en) | 2020-08-24 |
KR102218662B1 true KR102218662B1 (en) | 2021-02-23 |
Family
ID=72235156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190016839A KR102218662B1 (en) | 2019-02-13 | 2019-02-13 | Variable low resistance line non-volatile memory device and operating method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102218662B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004343014A (en) * | 2003-05-19 | 2004-12-02 | Sharp Corp | Semiconductor memory, semiconductor device, and their manufacturing method, portable electronic apparatus, and ic card |
JP2007258282A (en) * | 2006-03-20 | 2007-10-04 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same and storage device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4856950B2 (en) * | 2003-05-08 | 2012-01-18 | パナソニック株式会社 | Electric switch and memory element using the same |
-
2019
- 2019-02-13 KR KR1020190016839A patent/KR102218662B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004343014A (en) * | 2003-05-19 | 2004-12-02 | Sharp Corp | Semiconductor memory, semiconductor device, and their manufacturing method, portable electronic apparatus, and ic card |
JP2007258282A (en) * | 2006-03-20 | 2007-10-04 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same and storage device |
Also Published As
Publication number | Publication date |
---|---|
KR20200099250A (en) | 2020-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108369956B (en) | Ferroelectric capacitor, ferroelectric field effect transistor and method for use in forming electronic component comprising conductive material and ferroelectric material | |
KR102007391B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
US11527715B2 (en) | Method for controlling current path by using electric field, and electronic element | |
KR102652757B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102218662B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102572125B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102246248B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102246247B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102623526B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102154638B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102262604B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102606509B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102218663B1 (en) | Controlling method for electric current path using electric field and electric device | |
KR102230796B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102474130B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102302898B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102599612B1 (en) | Controlling method for electric current path using electric field and electric device | |
KR102280823B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR20210033961A (en) | Variable low resistance area based electronic device and controlling thereof | |
KR20210013455A (en) | Variable low resistance area based electronic device and controlling thereof | |
KR20210052414A (en) | Variable low resistance area based electronic device and controlling thereof | |
KR20210031438A (en) | Variable low resistance area based memory device and controlling thereof | |
KR20210083239A (en) | Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same | |
KR20210020206A (en) | Controlling method for electric current path using electric field and electric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |