KR102642566B1 - Variable low resistance area based electronic device and controlling thereof - Google Patents

Variable low resistance area based electronic device and controlling thereof Download PDF

Info

Publication number
KR102642566B1
KR102642566B1 KR1020210052638A KR20210052638A KR102642566B1 KR 102642566 B1 KR102642566 B1 KR 102642566B1 KR 1020210052638 A KR1020210052638 A KR 1020210052638A KR 20210052638 A KR20210052638 A KR 20210052638A KR 102642566 B1 KR102642566 B1 KR 102642566B1
Authority
KR
South Korea
Prior art keywords
electrode
active layer
electrodes
electrode set
region
Prior art date
Application number
KR1020210052638A
Other languages
Korean (ko)
Other versions
KR20210049744A (en
Inventor
손종화
손종역
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190099832A external-priority patent/KR102246249B1/en
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020210052638A priority Critical patent/KR102642566B1/en
Publication of KR20210049744A publication Critical patent/KR20210049744A/en
Application granted granted Critical
Publication of KR102642566B1 publication Critical patent/KR102642566B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Abstract

본 발명의 일 실시예는 서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 복수의 제2 전극을 갖는 제2 전극 세트, 상기 제1 전극 세트와 상기 제2 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제1 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 제1 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제1 변동 저저항 영역, 상기 제2 전극 세트와 이격되고 상기 복수의 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트, 상기 제2 전극 세트와 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층 및 상기 제3 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 제2 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제2 변동 저저항 영역을 포함하는 변동 저저항 영역 기반 전자 소자를 개시한다. One embodiment of the present invention includes a first electrode set having a plurality of first electrodes spaced apart from each other, a plurality of electrodes spaced apart from the plurality of first electrodes and formed to include an area overlapping with the plurality of first electrodes. A second electrode set having two electrodes, a first active layer formed between the first electrode set and the second electrode set and comprising a spontaneously polarizable material, through the first electrode set or the second electrode set. At least one first variable low-resistance region, which corresponds to the boundary of a polarization region formed in the first active layer by applying an electric field to the first active layer and includes a region with lower electrical resistance than other adjacent regions, is spaced apart from the second electrode set; A third electrode set having an area overlapping with the plurality of second electrodes and a plurality of third electrodes arranged to be spaced apart from each other, formed between the second electrode set and the third electrode set and comprising a spontaneously polarizable material. A region corresponding to the boundary of the polarization region formed in the second active layer by applying an electric field to the second active layer through the second active layer and the third electrode set or the second electrode set and having lower electrical resistance than other adjacent regions. Disclosed is an electronic device based on a variable low-resistance region including one or more second variable low-resistance regions including.

Description

변동 저저항 영역 기반 전자 소자 및 이의 제어 방법{Variable low resistance area based electronic device and controlling thereof}{Variable low resistance area based electronic device and controlling the same}

본 발명은 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to an electronic device using a variable low-resistance region and a method of controlling the same.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.As technology advances and people's interest in convenience in life increases, attempts to develop various electronic products are becoming more active.

또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.Additionally, these electronic products are becoming increasingly smaller and more integrated, and the locations in which they are used are increasing widely.

이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electrical devices, such as CPUs, memory, and various other electrical devices. These devices may include various types of electrical circuits.

예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in a variety of fields, including not only computers and smartphones, but also home sensor devices for IoT and bioelectronic devices for ergonomics.

한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.Meanwhile, with the recent pace of technological development and rapid improvement in users' living standards, the use and application areas of these electric devices are rapidly increasing, and the demand for them is also increasing accordingly.

이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there are limitations in implementing and controlling electronic circuits that can be easily and quickly applied to various commonly used electrical devices.

한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. Meanwhile, memory elements, especially non-volatile memory elements, are widely used as information storage and/or processing devices in various electronic devices such as computers, cameras, and communication devices.

이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.These memory devices are being developed a lot, especially in terms of lifespan and speed. Most of the challenges are securing memory lifespan and speed, but there are limits to implementing improved memory devices.

본 발명은 전기적 특성이 향상되고 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법을 제공할 수 있다. The present invention can provide an electronic device based on a variable low-resistance region that has improved electrical characteristics and can be easily applied to various applications, and a method of controlling the same.

본 발명의 일 실시예는 서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 복수의 제2 전극을 갖는 제2 전극 세트, 상기 제1 전극 세트와 상기 제2 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제1 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 제1 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제1 변동 저저항 영역, 상기 제2 전극 세트와 이격되고 상기 복수의 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트, 상기 제2 전극 세트와 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층 및 상기 제3 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 제2 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제2 변동 저저항 영역을 포함하는 변동 저저항 영역 기반 전자 소자를 개시한다. One embodiment of the present invention includes a first electrode set having a plurality of first electrodes spaced apart from each other, a plurality of electrodes spaced apart from the plurality of first electrodes and formed to include an area overlapping with the plurality of first electrodes. A second electrode set having two electrodes, a first active layer formed between the first electrode set and the second electrode set and comprising a spontaneously polarizable material, through the first electrode set or the second electrode set. At least one first variable low-resistance region, which corresponds to the boundary of a polarization region formed in the first active layer by applying an electric field to the first active layer and includes a region with lower electrical resistance than other adjacent regions, is spaced apart from the second electrode set; A third electrode set having an area overlapping with the plurality of second electrodes and a plurality of third electrodes arranged to be spaced apart from each other, formed between the second electrode set and the third electrode set and comprising a spontaneously polarizable material. A region corresponding to the boundary of the polarization region formed in the second active layer by applying an electric field to the second active layer through the second active layer and the third electrode set or the second electrode set and having lower electrical resistance than other adjacent regions. Disclosed is an electronic device based on a variable low-resistance region including one or more second variable low-resistance regions including.

본 실시예에 있어서, 상기 제1 전극 세트의 복수의 제1 전극 중 적어도 어느 하나는 상기 제1 변동 저저항 영역 및 상기 제2 변동 저저항 영역을 통하여 상기 제3 전극 세트의 복수의 제3 전극 중 적어도 어느 하나와 전기적으로 연결되도록 형성될 수 있다.In this embodiment, at least one of the plurality of first electrodes of the first electrode set is connected to the plurality of third electrodes of the third electrode set through the first variable low-resistance region and the second variable low-resistance region. It may be formed to be electrically connected to at least one of the.

본 실시예에 있어서 상기 제1 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함할 수 있다.In this embodiment, the first variable low-resistance region may include a region formed to contact the second electrode.

본 실시예에 있어서 상기 제2 변동 저저항 영역은 상기 제2 전극과 접하도록 형성된 것을 포함할 수 있다.In this embodiment, the second variable low-resistance region may include one formed to contact the second electrode.

본 실시예에 있어서 상기 제1 변동 저저항 영역은 상기 제1 전극 세트의 복수의 제1 전극과 상기 제2 전극 세트의 복수의 제2 전극이 서로 중첩되는 복수의 영역 중 적어도 하나에 대응하도록 형성되는 것을 포함할 수 있다. In this embodiment, the first variable low-resistance region is formed to correspond to at least one of a plurality of regions where the plurality of first electrodes of the first electrode set and the plurality of second electrodes of the second electrode set overlap each other. It may include becoming.

본 발명의 다른 실시예는 서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 복수의 제2 전극을 갖는 제2 전극 세트, 상기 제1 전극 세트와 상기 제2 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제2 전극 세트와 이격되고 상기 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트 및 상기 제2 전극세트와 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층을 포함하는 변동 저저항 영역 기반 전자 소자에 대하여, 상기 제1 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제1 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제1 변동 저저항 영역을 통하여 상기 복수의 제1 전극 중 적어도 하나 및 상기 복수의 제2 전극 중 적어도 하나간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법을 개시한다.Another embodiment of the present invention includes a first electrode set having a plurality of first electrodes arranged to be spaced apart from each other, spaced apart from the plurality of first electrodes, spaced apart from the plurality of first electrodes, and overlapping with the plurality of first electrodes. a second electrode set having a plurality of second electrodes formed to include a region, a first active layer formed between the first electrode set and the second electrode set and including a spontaneously polarizable material, the second electrode set a third electrode set having a plurality of third electrodes spaced apart from each other and having an area overlapping with the second electrode, and a spontaneously polarizable material formed between the second electrode set and the third electrode set. For an electronic device based on a variable low-resistance region including a second active layer, forming a polarization region of the active layer by applying an electric field to the first active layer through the first electrode set or the second electrode set. and forming a first variable low-resistance region including a region with lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region, thereby forming one of the plurality of first electrodes through the first variable low-resistance region. Disclosed is a method for controlling an electronic device based on a variable low-resistance region, including forming a current flow between at least one of the plurality of second electrodes.

본 실시예에 있어서 상기 제3 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제2 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제2 변동 저저항 영역을 통하여 상기 복수의 제2 전극 중 적어도 하나 및 상기 복수의 제3 전극 중 적어도 하나 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법. 는 하나 이상의 제2 변동 저저항 영역을 포함하는 변동 저저항 영역 기반 전자 소자를 개시한다. In this embodiment, forming a polarization region of the active layer by applying an electric field to the second active layer through the third electrode set or the second electrode set, and forming a polarization region of the active layer, are more electrically active than other adjacent regions corresponding to the boundary of the polarization region. forming a second variable low-resistance region including a low-resistance region, thereby forming a current between at least one of the plurality of second electrodes and at least one of the plurality of third electrodes through the second variable low-resistance region. A method of controlling an electronic device based on a variable low-resistance region including the step of forming a flow of . Discloses an electronic device based on a variable low-resistance region including one or more second variable low-resistance regions.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages in addition to those described above will become apparent from the following drawings, claims and detailed description of the invention.

본 발명에 관한 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있고, 전기적 특성이 향상된 전자 소자를 구현할 수 있고, 정밀한 제어가 가능한 전자 소자를 구현할 수 있다.The electronic device and its control method using a variable low-resistance region according to the present invention can be easily applied to a variety of purposes, and can implement an electronic device with improved electrical characteristics and an electronic device capable of precise control.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 일 구조의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 구조의 제어 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 다른 구조의 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다.
도 7a 내지 도 7d는 도 5의 구조의 제어 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 개략적인 평면도이다.
도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 10 내지 도 14는 도 8의 구조의 동작을 설명하기 위한 도면들이다.
도 15와 도 16은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 단면도이다.
도 17은 도 15의 구조의 다른 예를 개략적으로 도시한 단면도이다.
도 18은 도 15의 구조의 또 다른 예를 개략적으로 도시한 단면도이다.
도 19는 도 15의 구조의 또 다른 예를 개략적으로 도시한 단면도이다.
도 20은 도 15의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 21은 도 15의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 22는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 23은 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 24는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 25는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 26은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 27은 도 26의 K 방향에서 본 개략적인 부분 평면도이다.
도 28은 도 26의 Ⅹ-Ⅹ선을 따라 절취한 단면도이다.
도 29는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 30은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
1 is a schematic plan view of an exemplary structure shown to explain an electronic device according to an embodiment of the present invention.
Figure 2 is a cross-sectional view taken along line II-II of Figure 1.
Figure 3 is an enlarged view of K in Figure 2.
FIGS. 4A to 4C are diagrams for explaining a control method of the structure of FIG. 1.
5 is a schematic plan view of another exemplary structure shown to explain an electronic device according to an embodiment of the present invention.
Figure 6 is a cross-sectional view taken along line VI-VI of Figure 5.
FIGS. 7A to 7D are diagrams for explaining a control method of the structure of FIG. 5.
Figure 8 is a schematic plan view of another exemplary structure shown to explain an electronic device according to an embodiment of the present invention.
Figure 9 is a cross-sectional view taken along line II-II of Figure 8.
Figures 10 to 14 are diagrams for explaining the operation of the structure of Figure 8.
15 and 16 are cross-sectional views of another exemplary structure shown to explain an electronic device according to an embodiment of the present invention.
Figure 17 is a cross-sectional view schematically showing another example of the structure of Figure 15.
FIG. 18 is a cross-sectional view schematically showing another example of the structure of FIG. 15.
FIG. 19 is a cross-sectional view schematically showing another example of the structure of FIG. 15.
FIG. 20 is a cross-sectional view schematically showing an example of section II' of FIG. 15.
FIG. 21 is a cross-sectional view schematically showing another example of section II' of FIG. 15.
FIG. 22 is a cross-sectional view schematically showing another example of section II' of FIG. 15.
FIG. 23 is a cross-sectional view schematically showing another example of section II' of FIG. 15.
FIG. 24 is a cross-sectional view schematically showing another example of section II' of FIG. 15.
FIG. 25 is a cross-sectional view schematically showing another example of section II' of FIG. 15.
Figure 26 is a schematic cross-sectional view showing an electronic device according to an embodiment of the present invention.
FIG. 27 is a schematic partial plan view seen from direction K of FIG. 26.
FIG. 28 is a cross-sectional view taken along line X-X of FIG. 26.
Figure 29 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.
Figure 30 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to embodiments of the present invention shown in the attached drawings.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can be modified in various ways and can have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. The effects and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. When describing with reference to the drawings, identical or corresponding components will be assigned the same reference numerals and redundant description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are used not in a limiting sense but for the purpose of distinguishing one component from another component.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, singular terms include plural terms unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that the features or components described in the specification exist, and do not exclude in advance the possibility of adding one or more other features or components.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the sizes of components may be exaggerated or reduced for convenience of explanation. For example, the size and thickness of each component shown in the drawings are shown arbitrarily for convenience of explanation, so the present invention is not necessarily limited to what is shown.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, y-axis, and z-axis are not limited to the three axes in the Cartesian coordinate system, but can be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may also refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. In cases where an embodiment can be implemented differently, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially at the same time, or may be performed in an order opposite to that in which they are described.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 일 구조의 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 2의 K의 확대도이다.FIG. 1 is a schematic plan view of an exemplary structure shown to explain an electronic device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and FIG. 3 is a This is an enlarged view of K in 2.

도 1 및 도 2를 참조하면 본 실시예의 전자 소자를 설명하기 위한 전자 소자(10)는 활성층(11), 인가 전극(12), 변동 저저항 영역(VL)을 포함할 수 있다.Referring to FIGS. 1 and 2 , the electronic device 10 for explaining the electronic device of this embodiment may include an active layer 11, an applied electrode 12, and a variable low-resistance region (VL).

활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 11 may include a spontaneously polarizable material. For example, the active layer 11 includes an insulating material and may include a ferroelectric material. That is, the active layer 11 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional example, the active layer 11 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. Also, as another example, the active layer 11 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 11 can be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. Additionally, when forming the active layer 11, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical properties.

활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 11 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 11 can maintain its polarization state even when the applied electric field is removed.

인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(11)에 인가할 수 있다.The application electrode 12 may be formed to apply an electric field to the active layer 11, and for example, may apply a voltage to the active layer 11.

선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the application electrode 12 may be formed to contact the top surface of the active layer 11.

또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. Additionally, the application electrode 12 can be formed to apply voltages of various sizes to the active layer 11 and to control the time of voltage application.

선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.As an alternative embodiment, the input electrode 12 may be a gate electrode.

예를들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 12 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있다.The applying electrode 12 may include various materials and may include materials with high electrical conductivity. For example, the application electrode 12 can be formed using various metals.

예를들면 인가 전극(12)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 12 can be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium or copper. Alternatively, it can be formed using alloys of these materials or nitrides of these materials.

또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.Additionally, as an optional embodiment, the applying electrode 12 may include a laminate structure.

도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.Although not shown, as an optional embodiment, one or more insulating layers may be further disposed between the applying electrode 12 and the active layer 11.

변동 저저항 영역(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형을 갖는 전류의 패쓰로 형성될 수 있다.The variable low-resistance region (VL) is a region formed in the active layer 11 through which current can flow, and can also be formed as a linear current path around the application electrode 12, as shown in FIG. 1. there is.

구체적으로 변동 저저항 영역(VL)은 활성층(11)의 영역 중 변동 저저항 영역(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the variable low-resistance region (VL) is a region of the active layer 11 with lower electrical resistance than other regions adjacent to the variable low-resistance region (VL).

또한, 인가 전극(12)을 통한 변동 저저항 영역(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 영역(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the variable low-resistance region (VL) through the application electrode 12, even if the electric field through the application electrode 12 is removed, for example, even if the voltage is removed, the polarization state of the active layer 11 remains. Since this is maintained, the variable low-resistance region (VL) is maintained and a current path can be maintained.

이를 통하여 다양한 전자 회로를 구성할 수 있다.Through this, various electronic circuits can be constructed.

변동 저저항 영역(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(11)의 전체의 두께에 대응될 수 있다.The variable low-resistance region VL has a height HVL, and this height HVL may correspond to the overall thickness of the active layer 11.

이러한 변동 저저항 영역(VL)은 높이(HVL)는 인가 전극(12)을 통한 전기장의 가할 때 전기장의 세기, 예를들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다는 클 수 있다.The height (HVL) of this variable low-resistance region (VL) may be proportional to the intensity of the electric field, for example, the magnitude of the voltage, when the electric field is applied through the application electrode 12. At least the size of this electric field may be larger than the inherent coercive electric field of the active layer 11.

변동 저저항 영역(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를들면 생성, 소멸 또는 이동할 수 있다.The variable low-resistance region (VL) is a region formed when voltage is applied to the active layer 11 through the applied electrode 12, and can vary, for example, create, disappear, or move through control of the applied electrode 12. .

활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11F)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제1 분극 영역(11F)의 경계에 형성될 수 있다.The active layer 11 may include a first polarization region 11F having a first polarization direction, and a variable low-resistance region VL may be formed at the boundary of the first polarization region 11F.

또한, 제1 분극 영역(11F)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(11R)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, it may include a second polarization region 11R having a second polarization direction adjacent to the first polarization region 11F, and the variable low-resistance region VL is located at the boundary of the second polarization region 11R. can be formed. The second direction may be at least a different direction from the first direction, for example, a direction opposite to the first direction.

예를들면 변동 저저항 영역(VL)은 제1 분극 영역(11F)과 제2 분극 영역(11R)의 사이에 형성될 수 있다. 이를 통하여 변동 저저항 영역(VL)을 중심으로 제1 방향(예를들면 도 2를 기준으로 아래로부터 위를 향하는 방향)의 분극 방향을 갖는 제1 분극 영역(11F) 및 상기 제1 방향과 반대 방향(예를들면 도 2를 기준으로 위로부터 아래를 향하는 방향)의 분극 방향을 갖는 제2 분극 영역(11R)이 구별되도록 배치될 수 있다.For example, the variable low-resistance region VL may be formed between the first polarization region 11F and the second polarization region 11R. Through this, a first polarization region 11F having a polarization direction in a first direction (for example, a direction from bottom to top based on FIG. 2) centered on the variable low-resistance region VL and a polarization direction opposite to the first direction. The second polarization region 11R having a polarization direction (for example, a direction from top to bottom with respect to FIG. 2) may be arranged to be distinct.

변동 저저항 영역(VL)은 일 방향의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 영역(VL)의 이동 거리에 비례할 수 있다.The variable low-resistance region (VL) may have a width (WVL) in one direction, which may be proportional to the moving distance of the variable low-resistance region (VL).

또한, 이러한 폭(WVL)은 변동 저저항 영역(VL)으로 정의되는 평면상의 영역의 폭일 수 있고, 이는 제1 분극 영역(11F)의 폭에 대응한다고 할 수 있다.Additionally, this width (WVL) may be the width of a region on a plane defined as the variable low-resistance region (VL), which can be said to correspond to the width of the first polarization region (11F).

또한, 변동 저저항 영역(VL)은 제1 분극 영역(11F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제1 분극 영역(11F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)를 가질 수 있다. Additionally, the variable low-resistance region VL may be formed to correspond to the entire side of the boundary line of the first polarization region 11F and may have a thickness TVL1 in a direction away from the side of the first polarization region 11F. there is.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative example, this thickness TVL1 may be between 0.1 and 0.3 nanometers.

도 4a 내지 도 4c는 도 1의 구조의 제어 방법을 설명하기 위한 도면이다. FIGS. 4A to 4C are diagrams for explaining a control method of the structure of FIG. 1.

도 4a를 참조하면, 활성층(11)은 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.Referring to FIG. 4A, the active layer 11 may include a second polarization region 11R having a second polarization direction. As an optional embodiment, the polarization state of the active layer 11 as shown in FIG. 4A may be formed by applying an initializing electric field through the application electrode 12.

그리고 나서 도 4b를 참조하면, 활성층(11)에 제1 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 인가 전극(12)과 중첩된 영역에 우선 제1 분극 영역(11F)이 형성될 수 있다. Then, referring to FIG. 4B, a first polarization region 11F is formed in the active layer 11. As a specific example, a first polarization region 11F may be formed in an area overlapping with the application electrode 12 to correspond to the width of the application electrode 12.

인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제1 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.It is larger than the coercive electric field of the active layer 11 through the applied electrode 12, and is large enough to enable the height (HVL) of the first polarization region 11F to be formed to at least correspond to the entire thickness of the active layer 11. An electric field may be applied to the active layer 11.

이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제2 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제1 분극 영역(11F)으로 변하게 할 수 있다.By applying an electric field through the application electrode 12, the polarization direction of one region of the second polarization region 11R of the active layer 11 can be changed to change into the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1km/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the first polarization region 11F in the height (HVL) direction may be very fast, for example, at a rate of 1 km/sec.

그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제1 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 제2 분극 영역(11R)의 영역을 점진적으로 제1 분극 영역(11F)으로 변환할 수 있다.Then, if the electric field through the applied electrode 12 is continuously maintained, that is, over time, the first polarization region 11F moves in the horizontal direction H, that is, in the direction perpendicular to the height HVL, and increases in size. You can. That is, the area of the second polarization region 11R can be gradually converted into the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the first polarization region 11F in the horizontal direction (H) may be very fast, for example, at a rate of 1 m/sec.

이를 통하여 변동 저저항 영역(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를들면 변동 저저항 영역(VL)의 폭이고 제1 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.Through this, the size of the variable low-resistance region (VL) can be controlled. This size is, for example, the width of the variable low-resistance region (VL) and corresponds to the growth distance of the first polarization region (11F), so the growth speed and electric field It may be proportional to the holding time. For example, the growth distance may be proportional to the product of the growth speed and the electric field maintenance time.

또한, 제1 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.Additionally, the growth speed of the first polarization region 11F may be proportional to the sum of the growth speed in the height (HVL) direction and the growth speed in the horizontal direction (H).

그러므로 변동 저저항 영역(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.Therefore, the size of the variable low-resistance region (VL) can be adjusted as desired by controlling the electric field maintenance time.

구체적으로 도 4c에 도시한 것과 같이 제1 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 영역(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.Specifically, as shown in FIG. 4C, the first polarization region 11F spreads out and becomes large, and accordingly, the variable low-resistance region VL can also move in a direction away from the application electrode 12.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through an applied electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and a first polarization region is formed at the boundary between the first polarization region and the second polarization region. A corresponding variable low-resistance region can be formed. This variable low-resistance area is a low-resistance area and can serve as a path for current, making it possible to easily form an electronic circuit.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를들면 전압의 크기를 제어하여 변동 저저항 영역의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.In addition, in this embodiment, the height of the variable low-resistance region can be determined by controlling the size of the voltage through the applied electrode, for example, and specifically controlled to have a height corresponding to the entire thickness of the active layer. can do.

또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 영역의 크기, 예를들면 폭을 결정할 수 있다. 이러한 변동 저저항 영역의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.Additionally, the size, for example, width, of the variable low-resistance region can be determined by controlling the time for maintaining the electric field through the applied electrode. By controlling the size of this variable low-resistance area, the size of the path of current flow can be easily controlled.

또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 영역은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.In addition, even if the electric field through the applied electrode is removed, the polarization state of the polarization region is maintained, so the path of the current can be easily maintained. When the polarization region is expanded by continuously maintaining the electric field through the applied electrode, the fluctuation that has already been formed is reduced. In the resistance area, the resistance may be lowered so that no current flows.

이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.Through this, the extinction of the current path can be controlled, and as a result, the flow of current can be easily controlled.

본 실시예의 구조를 다양한 용도에 사용할 수 있고, 예를들면 변동 저저항 영역에 접하도록 하나 이상의 전극을 연결할 수 있다.The structure of this embodiment can be used for a variety of purposes, for example, one or more electrodes can be connected to contact a variable low-resistance region.

도 5는 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 다른 구조의 개략적인 평면도이다.5 is a schematic plan view of another exemplary structure shown to explain an electronic device according to an embodiment of the present invention.

도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다. Figure 6 is a cross-sectional view taken along line VI-VI of Figure 5.

도 5 및 도 6을 참조하면 본 실시예의 전자 소자를 설명하기 위한 전자 소자(20)는 활성층(21), 인가 전극(22), 변동 저저항 영역(VL1, VL2, VL3)을 포함할 수 있다.5 and 6, the electronic device 20 for explaining the electronic device of this embodiment may include an active layer 21, an applied electrode 22, and variable low-resistance regions (VL1, VL2, and VL3). .

활성층(21)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(21)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(21)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 21 may include a spontaneously polarizable material. For example, the active layer 21 includes an insulating material and may include a ferroelectric material. That is, the active layer 21 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(21)은 페로브스카이트 계열 물질을 포함할 수 있고, 구체적 설명은 전술한 실시예와 동일하므로 생략한다.As an optional embodiment, the active layer 21 may include a perovskite-based material, and the detailed description is the same as the above-described embodiment and is therefore omitted.

인가 전극(22)은 활성층(21)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(21)에 인가할 수 있다. 구체적 내용은 전술한 실시예와 동일하므로 생략한다.The application electrode 22 may be formed to apply an electric field to the active layer 21, and for example, may apply a voltage to the active layer 21. Since the specific details are the same as the above-described embodiment, they are omitted.

변동 저저항 영역(VL1, VL2, VL3)은 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 포함할 수 있다.The variable low-resistance regions (VL1, VL2, and VL3) may include a first variable low-resistance region (VL1), a second variable low-resistance region (VL2), and a third variable low-resistance region (VL3).

제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)보다 큰 폭을 가질 수 있다. 예를들면 제1 변동 저저항 영역(VL1)으로 둘러싸인 영역은 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역은 제3 변동 저저항 영역(VL3)으로 둘러싸인 영역보다 큰 폭을 가질 수 있다.The first variable low-resistance area (VL1) may have a larger width than the second variable low-resistance area (VL2), and the second variable low-resistance area (VL2) may have a larger width than the third variable low-resistance area (VL3). there is. For example, the area surrounded by the first variable low-resistance area (VL1) has a larger width than the area surrounded by the second variable low-resistance area (VL2), and the area surrounded by the second variable low-resistance area (VL2) has a wider width than the area surrounded by the second variable low-resistance area (VL2). It can have a larger width than the area surrounded by the low-resistance area (VL3).

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)의 외곽에 배치되고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)의 외곽에 배치될 수 있다.As an optional embodiment, the first variable low-resistance region (VL1) is disposed outside the second variable low-resistance region (VL2), and the second variable low-resistance region (VL2) is disposed outside the third variable low-resistance region (VL3). can be placed in

제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 선형을 갖는 전류의 패쓰로 형성될 수 있다.The first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) are regions formed in the active layer 21 and are regions through which current can flow, and the current has a linear shape. It can be formed as a path of .

구체적으로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)의 영역 중 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) are the first variable low-resistance region (VL1) and the third variable low-resistance region (VL1) among the regions of the active layer 21. This is an area with lower electrical resistance than other areas adjacent to the 2 variable low-resistance area (VL2) and the third variable low-resistance area (VL3).

또한, 인가 전극(22)을 통한 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 형성한 후에, 인가 전극(22)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(21)의 분극 상태는 유지되므로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) through the applied electrode 22, Even if the electric field is removed, for example, the voltage is removed, the polarization state of the active layer 21 is maintained, so that the first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) is maintained and can maintain the state in which the current path is formed.

이를 통하여 다양한 전자 회로를 구성할 수 있다. 예를들면 하나 이상의 데이터를 저장할 수 있는 메모리 소자의 적어도 일부를 구성할 수 있다.Through this, various electronic circuits can be constructed. For example, it may form at least a portion of a memory device capable of storing one or more data.

변동 저저항 영역(VL1, VL2, VL3)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(21)의 전체의 두께에 대응될 수 있다.The variable low-resistance regions VL1, VL2, and VL3 have a height HVL, and this height HVL may correspond to the overall thickness of the active layer 21.

활성층(21)은 제1 분극 방향을 갖는 제1 분극 영역(21F1, 21F3)을 포함할 수 있고, 변동 저저항 영역(VL1, VL2, VL3)은 이러한 제1 분극 영역(21F1, 21F3)의 경계에 형성될 수 있다.The active layer 21 may include first polarization regions 21F1 and 21F3 having a first polarization direction, and the variable low-resistance regions VL1, VL2, and VL3 are boundaries of the first polarization regions 21F1 and 21F3. can be formed in

또한, 제1 분극 영역(21F1, 21F3)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(21R1, 21R2)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(21R1, 21R2)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, it may include second polarization regions 21R1 and 21R2 having a second polarization direction adjacent to the first polarization regions 21F1 and 21F3, and the variable low-resistance region VL is formed in the second polarization region 21R1. , 21R2) can be formed at the border. The second direction may be at least a different direction from the first direction, for example, a direction opposite to the first direction.

예를들면 제1 변동 저저항 영역(VL1)은 제1 분극 영역(21F1)과 제2 분극 영역(21R1)의 사이에 형성될 수 있다.For example, the first variable low-resistance region VL1 may be formed between the first polarization region 21F1 and the second polarization region 21R1.

또한, 제2 변동 저저항 영역(VL2)은 제1 분극 영역(21F1)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Additionally, the second variable low-resistance region VL2 may be formed between the first polarization region 21F1 and the second polarization region 21R2.

또한 제3 변동 저저항 영역(VL3)은 제1 분극 영역(21F3)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Additionally, the third variable low-resistance region VL3 may be formed between the first polarization region 21F3 and the second polarization region 21R2.

도 7a 내지 도 7d는 도 5의 구조의 제어 방법을 설명하기 위한 도면이다.FIGS. 7A to 7D are diagrams for explaining a control method of the structure of FIG. 5.

도 7a를 참조하면, 활성층(21)은 제2 분극 방향을 갖는 제2 분극 영역(21R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(22)을 통한 초기화 전기장을 인가하여 도 7a와 같은 활성층(21)의 분극 상태를 형성할 수 있다.Referring to FIG. 7A, the active layer 21 may include a second polarization region 21R having a second polarization direction. As an optional embodiment, the polarization state of the active layer 21 as shown in FIG. 7A may be formed by applying an initializing electric field through the application electrode 22.

그리고 나서 도 7b를 참조하면, 활성층(21)에 제1 분극 영역(21F)이 형성된다. 구체적 예로서 인가 전극(22)의 폭에 대응하도록 인가 전극(22)과 중첩된 영역에 우선 제1 분극 영역(21F)이 형성된 후에 수평 방향으로 성장하여 도 7b와 같은 상태를 형성할 수 있다. 또한, 도 7a의 제1 분극 영역(21R)은 축소되어 도 7b와 같은 형태의 제1 분극 영역(21R1)으로 변할 수 있다.Then, referring to FIG. 7B, a first polarization region 21F is formed in the active layer 21. As a specific example, the first polarization region 21F may first be formed in an area overlapping the application electrode 22 to correspond to the width of the application electrode 22, and then grow in the horizontal direction to form a state as shown in FIG. 7B. Additionally, the first polarization region 21R of FIG. 7A may be reduced and changed into a first polarization region 21R1 of the same shape as that of FIG. 7B.

제1 분극 영역(21F)과 제2 분극 영역(21R1)의 사이에 제1 변동 저저항 영역(VL1)이 형성될 수 있다.A first variable low resistance region VL1 may be formed between the first polarization region 21F and the second polarization region 21R1.

그리고 나서 도 7c를 참조하면 도 7b와 반대 방향의 전기장을 인가하여 제1 분극 영역(21F)의 일부의 영역의 분극 방향을 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)으로 변환할 수 있다. 예를들면 제1 분극 영역(21F)의 제1 분극 방향과 반대 방향인 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)이 형성될 수 있다.Then, referring to FIG. 7C, an electric field in a direction opposite to that of FIG. 7B is applied to convert the polarization direction of a portion of the first polarization region 21F into a second polarization region 21R2 having a polarization direction in the second direction. You can. For example, a second polarization region 21R2 may be formed having a polarization direction in a second direction opposite to the first polarization direction of the first polarization region 21F.

또한, 이를 통하여 도 7b의 제1 분극 영역(21F)은 크기가 축소되어 도 7c에 도시된 형태의 제1 분극 영역(21F1)로 변할 수 잇다.In addition, through this, the first polarization region 21F of FIG. 7B can be reduced in size and changed into the first polarization region 21F1 of the form shown in FIG. 7C.

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F1)의 사이에 제2 변동 저저항 영역(VL2)이 형성될 수 있다.A second variable low-resistance region VL2 may be formed between the second polarization region 21R2 and the first polarization region 21F1.

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1)은 그대로 유지될 수 있다.Since this polarization state is maintained, the first variable low-resistance region VL1 can be maintained as is.

그리고 나서 도 7d를 참조하면, 도 7c와 반대 방향의 전기장을 인가하여 제2 분극 영역(21R2)의 일부의 영역의 분극 방향을 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)으로 변환할 수 있다. 예를들면 제2 분극 영역(21R2)의 제2 분극 방향과 반대 방향인 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)이 형성될 수 있다.Then, referring to FIG. 7D, an electric field in a direction opposite to that of FIG. 7C is applied to convert the polarization direction of a portion of the second polarization region 21R2 into a first polarization region 21F3 having a polarization direction in the first direction. can do. For example, a first polarization region 21F3 may be formed having a first polarization direction opposite to the second polarization direction of the second polarization region 21R2.

또한, 이를 통하여 도 7c의 제2 분극 영역(21R2)은 크기가 축소되어 도 7d에 도시된 형태의 제2 분극 영역(21R2)으로 변할 수 있다. In addition, through this, the second polarization region 21R2 of FIG. 7C can be reduced in size and changed into the second polarization region 21R2 of the form shown in FIG. 7D.

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F3)의 사이에 제3 변동 저저항 영역(VL3)이 형성될 수 있다.A third variable low-resistance region VL3 may be formed between the second polarization region 21R2 and the first polarization region 21F3.

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1) 및 제2 변동 저저항 영역(VL2)은 그대로 유지되고, 이와 함께 제3 변동 저저항 영역(VL3)이 추가될 수 있다.Since this polarization state is maintained, the first variable low-resistance region VL1 and the second variable low-resistance region VL2 are maintained, and a third variable low-resistance region VL3 can be added.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through an applied electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and a first polarization region is formed at the boundary between the first polarization region and the second polarization region. A corresponding variable low-resistance region can be formed. This variable low-resistance area is a low-resistance area and can serve as a path for current, making it possible to easily form an electronic circuit.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하고, 전기장의 방향을 제어할 수 있고, 이를 통하여 활성층에 대하여 복수의 제1 분극 영역 또는 복수의 제2 분극 영역을 형성할 수 있다. Additionally, this embodiment can control the size of the electric field through the applied electrode and the direction of the electric field, thereby forming a plurality of first polarization regions or a plurality of second polarization regions with respect to the active layer.

이러한 복수의 제1 분극 영역 또는 복수의 제2 분극 영역들 사이의 경계선에는 복수의 변동 저저항 영역을 형성할 수 있다. 이러한 복수의 변동 저저항 영역의 각각은 전류의 패쓰를 형성할 수 있으므로 다양한 형태와 용도의 전자 회로를 용이하게 생성할 수 있고 제어할 수 있다.A plurality of variable low-resistance regions may be formed on the boundary line between the plurality of first polarization regions or the plurality of second polarization regions. Since each of these plurality of variable low-resistance regions can form a path of current, electronic circuits of various shapes and purposes can be easily created and controlled.

예를들면 인가 전극을 중심으로 복수의 변동 저저항 영역의 개수를 선택적으로 적용할 수 있어서 다양한 전류 경로를 형성할 수 있고, 이러한 전류 경로에 따른 다양한 데이터를 저장하는 메모리를 구현할 수 있다. For example, by selectively applying a plurality of variable low-resistance regions centered on the applied electrode, various current paths can be formed, and a memory that stores various data according to these current paths can be implemented.

도 8은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 개략적인 평면도이고, 도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.FIG. 8 is a schematic plan view of another exemplary structure shown to explain an electronic device according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line II-II of FIG. 8.

도 8 및 도 9를 참조하면 본 실시예의 전자 소자(100)는 활성층(110), 인가 전극(120), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(131, 132)를 포함할 수 있다.8 and 9, the electronic device 100 of this embodiment may include an active layer 110, an applied electrode 120, a variable low-resistance region (VL), and one or more connection electrode portions 131 and 132. there is.

활성층(110)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(110)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(110)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Active layer 110 may include a spontaneously polarizable material. For example, active layer 110 may include an insulating material and may include a ferroelectric material. That is, the active layer 110 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the active layer 110 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 110 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 110 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바에 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 110 can be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. Additionally, when forming the active layer 110, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical properties.

활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 110 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 110 can maintain its polarization state even when the applied electric field is removed.

인가 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(110)에 인가할 수 있다.The application electrode 120 may be formed to apply an electric field to the active layer 110, and for example, may apply a voltage to the active layer 110.

선택적 실시예로서 인가 전극(120)은 활성층(110)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the applying electrode 120 may be formed to contact the top surface of the active layer 110.

또한, 인가 전극(120)은 활성층(110)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. Additionally, the application electrode 120 can be formed to apply voltages of various sizes to the active layer 110 and to control the time of voltage application.

선택적 실시예로서 인가 전극(120)은 게이트 전극일 수 있다.As an alternative embodiment, the input electrode 120 may be a gate electrode.

예를들면 인가 전극(120)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 120 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(120)을 형성할 수 있다.The applying electrode 120 may include various materials and may include materials with high electrical conductivity. For example, the application electrode 120 can be formed using various metals.

예를들면 인가 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 120 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using alloys of these materials or nitrides of these materials.

또한 선택적 실시예로서 인가 전극(120)은 적층체 구조를 포함할 수도 있다.Additionally, as an optional embodiment, the applying electrode 120 may include a laminate structure.

연결 전극부(131, 132)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 포함할 수 있다.The connection electrode parts 131 and 132 may include one or more electrode members, for example, a first connection electrode member 131 and a second connection electrode member 132.

연결 전극부(131, 132)는 활성층(110)상에 형성될 수 있고, 예를들면 활성층(110)의 상면에 인가 전극(120)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(110)과 접하도록 형성될 수 있다.The connection electrode portions 131 and 132 may be formed on the active layer 110, for example, may be formed on the upper surface of the active layer 110 to be spaced apart from the application electrode 120, and as an optional embodiment, the active layer 110 ) can be formed to contact.

제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The first connection electrode member 131 and the second connection electrode member 132 can be formed using various conductive materials. For example, the first connection electrode member 131 and the second connection electrode member 132 may be formed to contain aluminum, chromium, copper, tantalum, titanium, molybdenum, or tungsten.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may include a structure in which a plurality of conductive layers are stacked.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3―SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3―ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may be formed using a conductive metal oxide, for example, indium oxide (e.g., In 2 O 3 ) or tin oxide. (e.g., SnO 2 ), zinc oxide (e.g., ZnO), indium tin oxide alloy (e.g., In 2 O 3 —SnO 2 ), or indium zinc oxide alloy (e.g., In 2 O 3 —ZnO). can be formed.

선택적 실시예로서 연결 전극부(131, 132)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the connection electrode units 131 and 132 may be terminal members that include input and output of electrical signals.

또한 구체적 예로서 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132 may include a source electrode or a drain electrode.

도 10 내지 도 14는 도 8의 전자 소자의 동작을 설명하기 위한 도면들이다.FIGS. 10 to 14 are diagrams for explaining the operation of the electronic device of FIG. 8.

도 10은 인가 전극(120)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이고, 도 11은 도 10의 Ⅷ-Ⅷ선을 따라 절취한 단면도이고, 도 12는 도 11의 K의 확대도이다.FIG. 10 is a diagram showing a state in which a first electric field is applied through the application electrode 120, FIG. 11 is a cross-sectional view taken along line VIII-VIII of FIG. 10, and FIG. 12 is an enlarged view of K in FIG. 11. am.

도 10 내지 도 14를 참조하면 인가 전극(120)을 통하여 제1 전기장이 활성층(110)에 인가되면 활성층(110)의 적어도 일 영역은 분극 영역(110F)을 포함할 수 있다.Referring to FIGS. 10 to 14 , when the first electric field is applied to the active layer 110 through the applied electrode 120, at least one region of the active layer 110 may include a polarization region 110F.

이러한 분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다.This polarization region 110F may be shaped to surround the application electrode 120 with the application electrode 120 as the center. The polarization region 110F may have a boundary line.

제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The first variable low-resistance region VL1 may be formed in an area corresponding to the side of this boundary line. Referring to FIG. 10 , it may be formed in a linear shape surrounding the application electrode 120 with the application electrode 120 as the center.

예를들면 제1 변동 저저항 영역(VL1)은 인가 전극(120)을 둘러싸도록 일 방향으로 제1 폭(WVL1)을 가질 수 있다.For example, the first variable low-resistance region VL1 may have a first width WVL1 in one direction so as to surround the application electrode 120 .

또한, 제1 변동 저저항 영역(VL1)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)을 가질 수 있다. Additionally, the first variable low-resistance region VL1 may be formed to correspond to the entire side of the boundary line of the polarization region 110F and may have a thickness TVL1 in a direction away from the side of the polarization region 110F.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative example, this thickness TVL1 may be between 0.1 and 0.3 nanometers.

선택적 실시예로서 인가 전극(120)을 통하여 제1 전압이 활성층(110)에 인가되기 전에 초기화 전기장을 활성층(110)에 인가하는 과정을 진행할 수 있다.As an optional embodiment, a process of applying an initialization electric field to the active layer 110 may be performed before the first voltage is applied to the active layer 110 through the applying electrode 120.

이러한 초기화 전기장을 활성층(110)에 인가하는 과정을 통하여 활성층(110)의 영역을 분극 영역(110F)과 상이한 방향의 분극, 예를들면 반대 방향의 분극 영역으로 모두 전환하는 단계를 포함할 수 있다.The process of applying this initialization electric field to the active layer 110 may include converting the area of the active layer 110 into a polarization area in a direction different from the polarization area 110F, for example, into a polarization area in the opposite direction. .

그리고 나서, 이와 반대 방향의 전기장을 가하여 일 영역에 분극 영역(110F)을 형성할 수 있다.Then, a polarization region 110F can be formed in one region by applying an electric field in the opposite direction.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제1 변동 저저항 영역(VL1)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F) 및 제1 변동 저저항 영역(VL1)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The first variable low-resistance region VL1 formed at the boundary of the polarization region 110F of the active layer 110 may change into a region with lower resistance than other regions of the active layer 110. For example, the first variable low-resistance region VL1 may have a lower resistance than the polarization region 110F of the active layer 110 and the region of the active layer 110 surrounding the first variable low-resistance region VL1.

이를 통하여 제1 변동 저저항 영역(VL1)은 전류의 통로를 형성할 수 있다.Through this, the first variable low-resistance region VL1 can form a current path.

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the first variable low-resistance region VL1 may correspond to one region of a plurality of domain walls provided in the active layer 110.

또한, 이러한 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL1)의 상태, 즉 저저항 상태는 유지될 수 있다.Additionally, this first variable low-resistance region VL1 can be maintained if the polarization state of the polarization region 110F of the active layer 110 is maintained. That is, even if the first voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the variable low-resistance region VL1, that is, the low-resistance state, can be maintained.

도 10 및 도 11에 도시한 것과 같이 제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있다. 다만, 연결 전극부(131, 132)가 제1 변동 저저항 영역(VL1)에 대응되지 않으므로 연결 전극부(131, 132)를 통한 전류의 흐름은 발생하지 않을 수 있다.As shown in FIGS. 10 and 11 , a current path may be formed through the first variable low-resistance region VL1. However, since the connection electrode units 131 and 132 do not correspond to the first variable low-resistance region VL1, current may not flow through the connection electrode units 131 and 132.

도 13은 인가 전극(120)을 통하여 제1 전기장을 일정시간 더 유지한 상태를 도시한 도면이고, 도 14는 도 13의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.FIG. 13 is a diagram showing a state in which the first electric field is maintained for a certain period of time through the applied electrode 120, and FIG. 14 is a cross-sectional view taken along line XI-XI of FIG. 13.

도 13 및 도 14를 참조하면 인가 전극(120)을 통한 제1 전기장의 유지 시간이 길어져, 도 10 및 도 11의 분극 영역(110F)이 수평 방향으로 이동하여 분극 영역(110F)이 커지고 그에 따라 제1 변동 저저항 영역(VL1)보다 큰 제2 변동 저저항 영역(VL2) 이 형성될 수 있다.Referring to FIGS. 13 and 14 , the maintenance time of the first electric field through the applied electrode 120 becomes longer, and the polarization region 110F of FIGS. 10 and 11 moves in the horizontal direction, thereby increasing the polarization region 110F. A second variable low-resistance region (VL2) larger than the first variable low-resistance region (VL1) may be formed.

예를들면 도 10 및 도 11에서 인가한 전압을 일정 시간 동안 계속적으로 유지하여 도 13 및 도 14와 같은 구조를 형성할 수 있다.For example, the voltage applied in FIGS. 10 and 11 can be continuously maintained for a certain period of time to form the structures shown in FIGS. 13 and 14.

분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다. 제2 변동 저저항 영역(VL2)은 이러한 분극 영역(110F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 13을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The polarization region 110F may be shaped to surround the application electrode 120 with the application electrode 120 as the center. The polarization region 110F may have a boundary line. The second variable low-resistance region VL2 may be formed in an area corresponding to the side of the boundary line of the polarization region 110F. Referring to FIG. 13, it may be formed in a linear shape surrounding the application electrode 120 with the application electrode 120 as the center.

예를들면 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 둘러싸도록 일 방향으로 제2 폭(WVL2)을 가질 수 있고, 제2 폭(WVL2)은 제1 폭(WVL1)보다 클 수 있다.For example, the second variable low-resistance region VL2 may have a second width WVL2 in one direction to surround the application electrode 120, and the second width WVL2 is greater than the first width WVL1. You can.

또한, 제2 변동 저저항 영역(VL2)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.In addition, the second variable low-resistance region VL2 may be formed to correspond to the entire side of the boundary line of the polarization region 110F and may have a thickness in a direction away from the side of the polarization region 110F, an optional embodiment. This thickness may be 0.1 to 0.3 nanometers.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제2 변동 저저항 영역(VL2)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 영역(110F) 및 제2 변동 저저항 영역(VL2)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The second variable low-resistance region VL2 formed at the boundary of the polarization region 110F of the active layer 110 may change into a region with lower resistance than other regions of the active layer 110. For example, the second variable low-resistance region VL2 may have a lower resistance than the polarization region 110F of the active layer 110 and the region of the active layer 110 surrounding the second variable low-resistance region VL2.

이를 통하여 제2 변동 저저항 영역(VL2)은 전류의 통로를 형성할 수 있다.Through this, the second variable low-resistance region VL2 can form a current path.

선택적 실시예로서 제2 변동 저저항 영역(VL2)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the second variable low-resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 110.

또한, 이러한 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제2 전압을 제거하여도 제2 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Additionally, this second variable low-resistance region VL2 can be maintained as long as the polarization state of the active layer 110 is maintained. That is, even if the second voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the second variable low-resistance region VL2, that is, the low-resistance state, can be maintained.

그러므로 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있다. Therefore, a current path can be formed through the second variable low-resistance region VL2.

또한, 구체적인 예로서 연결 전극부(131, 132)가 제2 변동 저저항 영역(VL2)에 대응되도록 형성되고, 예를들면 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)가 서로 이격된 채 제2 변동 저저항 영역(VL2)의 상면과 접하도록 배치될 수 있다.In addition, as a specific example, the connection electrode parts 131 and 132 are formed to correspond to the second variable low-resistance region VL2, for example, the first connection electrode member 131 of the connection electrode parts 131 and 132 and The second connection electrode members 132 may be arranged to be in contact with the upper surface of the second variable low-resistance region VL2 while being spaced apart from each other.

이를 통하여 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통하여 전류가 흐를 수 있다.Through this, current can flow through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132.

또한, 다양한 전기적 신호를 발생할 수 있다. 예를들면 도 13 및 도 14 상태에서의 전기장을 더 지속적으로 인가할 경우, 즉 인가 시간이 증가할 경우 제2 변동 저저항 영역(VL2)은 더 이동하여 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)을 벗어날 수 있다. 이에 따라 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통해서 전류가 흐르지 않을 수 있다.Additionally, various electrical signals can be generated. For example, when the electric field in the state of FIGS. 13 and 14 is applied more continuously, that is, when the application time increases, the second variable low-resistance region VL2 moves further to connect the first connection electrode member 131 and the first connection electrode member 131. 2 It is possible to leave the connection electrode member 132. Accordingly, current may not flow through the first connection electrode member 131 and the second connection electrode member 132.

또한, 선택적 실시예로서 활성층(110)의 전체에 대한 초기화 과정을 진행할 수도 있다. Additionally, as an optional embodiment, an initialization process for the entire active layer 110 may be performed.

그리고 나서 다시 인가 전극(120)을 통하여 활성층(110)에 전기장을 인가할 경우 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)에 전류가 흐를 수 있다.Then, when an electric field is applied to the active layer 110 through the application electrode 120 again, current flows through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132. You can.

본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.The electronic circuit of this embodiment can apply voltages of various sizes to the active layer through an application electrode and control the application time.

이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.Through this, a polarization region of a desired size can be formed in the active layer, and a variable low-resistance region can be formed at the boundary of this polarization region.

이러한 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.In order to correspond to this fluctuating low-resistance region, for example, when the connection electrode is formed to be in contact, current can flow through the connection electrode, and even when the voltage is removed, the active layer containing the ferroelectric material can maintain the polarization state. The fluctuating low-resistance region at the boundary can also be maintained, allowing current to continue to flow.

또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.In addition, voltage can be applied to the active layer through an application electrode to change the variable low-resistance region into a polarization region, and through this, current does not flow in the connection electrode portion through which current flows.

이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다. The flow of current can be controlled by controlling the voltage of the applied electrode, and through control of the flow of current, electronic circuits can be used for various purposes.

선택적 실시예로서 전자 회로는 메모리로 사용할 수 있다.As an alternative embodiment, electronic circuitry may be used as memory.

예를들면 전류의 흐름을 1, 흐르지 않음을 0이라고 정의하여 메모리로 사용할 수 있고, 구체적 예로서 전압 제 거시에도 전류가 흐를 수 있는 바 비휘발성 메모리로도 사용할 수 있다.For example, it can be used as a memory by defining current flow as 1 and non-flow as 0. As a specific example, current can flow even when the voltage is removed, so it can also be used as a non-volatile memory.

또한, 전자 회로는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다.Additionally, the electronic circuit can constitute a circuit part that generates and transmits various signals, and can also be used as a switching element.

또한, 그 밖에 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오 칩 등 다양한 분야에 적용될 수 있다.In addition, since it can be applied with a simple structure to other parts that require control of electrical signals, it can be applied to various fields such as variable circuits, CPUs, and bio chips.

도 15와 도 16은 본 발명의 일 실시예에 관한 전자 소자를 설명하기 위하여 도시한 예시적인 또 다른 구조의 단면도이다.15 and 16 are cross-sectional views of another exemplary structure shown to explain an electronic device according to an embodiment of the present invention.

도 15 및 도 16을 참조하면, 본 발명의 일 실시예에 따른 전자 소자(200)는 제1 전극(210), 제1 전극(210)과 마주하는 제2 전극(220), 제1 전극(210)과 제2 전극(220) 사이에 개재된 활성층(230)을 포함할 수 있다. 15 and 16, the electronic device 200 according to an embodiment of the present invention includes a first electrode 210, a second electrode 220 facing the first electrode 210, and a first electrode ( It may include an active layer 230 interposed between 210) and the second electrode 220.

제1 전극(210)과 제2 전극(220) 중 적어도 어느 하나는 활성층(230)과 가장 인접한 제1 면(S1)과 활성층(230)으로부터 가장 멀리 이격된 제2 면(S2)을 포함하며, 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다. 일 예로, 제1 전극(210)과 제2 전극(220) 중 적어도 어느 하나는 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부(212)를 포함할 수 있다. At least one of the first electrode 210 and the second electrode 220 includes a first surface (S1) closest to the active layer 230 and a second surface (S2) furthest from the active layer 230, , At this time, the size of the horizontal cross-sectional area on the first surface (S1) may be smaller than the size of the horizontal cross-sectional area on the second surface (S2). As an example, at least one of the first electrode 210 and the second electrode 220 may include at least one protrusion 212 that protrudes in a direction toward the other electrode.

도 15 및 도 16에서는 일 예로, 제1 전극(210)이 하나의 돌출부(212)를 포함하는 것을 예시하고 있으나, 본 발명은 이에 한하지 않으며, 돌출부(212)는 제2 전극(220)에 형성되거나, 제1 전극(210)과 제2 전극(220)에 모두 형성될 수 있다. 또한, 돌출부(212)는 복수 개 형성될 수 있다. 돌출부(212)는 제1 전극(210)과 일체로 형성될 수 있다.15 and 16 illustrate that the first electrode 210 includes one protrusion 212, but the present invention is not limited to this, and the protrusion 212 is attached to the second electrode 220. It may be formed on both the first electrode 210 and the second electrode 220. Additionally, a plurality of protrusions 212 may be formed. The protrusion 212 may be formed integrally with the first electrode 210.

또한 이러한 돌출부(212)의 구성은 후술하는 실시예들의 전극들에도 적용될 수 있다.Additionally, this configuration of the protrusion 212 may also be applied to electrodes of embodiments described later.

제1 전극(210)과 제2 전극(220)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The first electrode 210 and the second electrode 220 are made of a metal material such as platinum, gold, aluminum, silver or copper, a conductive polymer such as PEDOT:PSS or polyaniline, or indium oxide (e.g., In 2 O). 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloy (e.g. In 2 O 3 - SnO 2 ) or indium zinc oxide alloy (e.g. In 2 O 3 - It may contain metal oxides such as ZnO).

활성층(230)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(230)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(230)은 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Active layer 230 may include a spontaneously polarizable material. For example, the active layer 230 includes an insulating material and may include a ferroelectric material. That is, the active layer 230 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(230)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional example, the active layer 230 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(230)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(230)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 230 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B. may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 230 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

이와 같은 활성층(230)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(230)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.This active layer 230 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 230 can maintain its polarization state even when the applied electric field is removed.

한편, 활성층(230)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1)의 외곽인 제2 영역(A2)을 포함할 수 있다. 상술한 바와 같이, 활성층(230)과 가장 인접한 제1 면(S1)의 수평 단면적이 제2 면(S2)의 수평 단면적보다 좁으므로, 활성층(230)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1) 영역에서의 두께가 제2 영역(A2)에서의 두께보다 작을 수 있다. Meanwhile, the active layer 230 may include a first area A1 vertically overlapping the first surface S1 and a second area A2 outside the first area A1. As described above, since the horizontal cross-sectional area of the first surface (S1) closest to the active layer 230 is narrower than the horizontal cross-sectional area of the second surface (S2), the active layer 230 is vertical to the first surface (S1). The thickness of the overlapping first area A1 may be smaller than the thickness of the second area A2.

활성층(230)은 도 15에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서는 활성층(230)에 의해 제1 전극(210)과 제2 전극(220) 사이에는 전류가 흐르지 않을 수 있다.The active layer 230 may be polarized in the first direction, as shown in FIG. 15 . For example, both the first area A1 and the second area A2 may have the same polarization in the first direction. In this state, current may not flow between the first electrode 210 and the second electrode 220 due to the active layer 230.

그러나, 제1 전극(210)과 제2 전극(220)에 활성층(230)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 16에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(230)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다.However, when a first voltage greater than the coercive voltage at which the charge of the hysteresis loop of the active layer 230 becomes 0 is applied to the first electrode 210 and the second electrode 220, as shown in FIG. 16 Likewise, the polarization direction of the first area A1 changes due to the first electric field generated between the first electrode 210 and the second electrode 220, and the active layer 230 is formed between the first area A1 and the second electrode 220. It can be divided into area A2.

이때, 활성층(230)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 활성층(230)의 두께에 비례하여 증가하므로, 제1 영역(A1)보다 두께가 두꺼운 제2 영역(A2)에서는 활성층(230)의 분극 방향이 변경되지 않는다. 즉, 제1 전극(210)과 제2 전극(220)에 활성층(230)의 보자 전압보다 큰 제1 전압을 인가함에 따라, 제1 영역(A1)에서만 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다. 일 예로, 제1 방향과 제2 방향으로 서로 반대 방향일 수 있다. At this time, the magnitude of the voltage for changing the polarization direction of the domain of the active layer 230 increases in proportion to the thickness of the active layer 230, so in the second area A2, which is thicker than the first area A1, The polarization direction of the active layer 230 does not change. That is, as a first voltage greater than the coercive voltage of the active layer 230 is applied to the first electrode 210 and the second electrode 220, polarization in the second direction different from the first direction occurs only in the first area A1. You can have For example, the first direction and the second direction may be opposite to each other.

한편, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 활성층(230)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 영역(C)이 생성될 수 있다. Meanwhile, when the polarization directions in the first area (A1) and the second area (A2) are opposite, the unit lattice structure of the active layer 230 is localized at the boundary between the first area (A1) and the second area (A2). As this changes, an electrical polarization different from that of the first area (A1) and the second area (A2) occurs, and as a result, free electrons accumulate at the boundary between the first area (A1) and the second area (A2), causing a current to increase. A variable low-resistance region (C) capable of flowing may be created.

상기와 같은 변동 저저항 영역(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되고, 제1 영역(A1)은 제1 면(S1)의 면적에 의해 변경되는바, 변동 저저항 영역(C)이 생성되는 위치 또한 제1 면(S1)의 면적에 의해 조절될 수 있다. The variable low-resistance area C as described above is formed at the boundary between the first area A1 and the second area A2, and the first area A1 is changed by the area of the first surface S1. , the location where the variable low-resistance region C is generated can also be adjusted by the area of the first surface S1.

한편, 제1 전극(210)과 제2 전극(220)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 전극(210)과 제2 전극(220) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(230)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 될 수 있다. Meanwhile, when a second voltage to return the polarization direction of the first area A1 is applied to the first electrode 210 and the second electrode 220, a gap between the first electrode 210 and the second electrode 220 The first area A1 may have polarization in the first direction again due to the generated second electric field. The second voltage may be greater than the coercive voltage of the active layer 230 and may have a polarity opposite to the first voltage. As a result, the polarization difference between the first area A1 and the second area A2 may be eliminated.

제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 영역(C)은 소멸된다. 이와 같은 상태는 도 15에 도시된 상태와 동일하다. 즉, 활성층(230)에 의해 제1 전극(210)과 제2 전극(220)은 절연상태가 되므로, 제1 전극(210)과 제2 전극(220) 사이에 전압을 인가하더라도, 제1 전극(210)과 제2 전극(220) 사이에는 전류가 흐르지 않게 된다.When the polarization difference between the first area A1 and the second area A2 disappears, the variable low-resistance area C between the first area A1 and the second area A2 disappears. This state is the same as the state shown in FIG. 15. That is, since the first electrode 210 and the second electrode 220 are insulated by the active layer 230, even if a voltage is applied between the first electrode 210 and the second electrode 220, the first electrode 210 and the second electrode 220 are insulated. No current flows between 210 and the second electrode 220.

따라서, 제1 전극(210)과 제2 전극(220)에 인가되는 전압을 제어하여 전자 소자(200)의 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(200)는 다양한 용도에 이용될 수 있다.Therefore, the flow of current in the electronic device 200 can be controlled by controlling the voltage applied to the first electrode 210 and the second electrode 220, and the electronic device 200 can be controlled by controlling the flow of this current. Can be used for various purposes.

예를 들어, 전자 소자(200)를 비휘발성 메모리로 사용할 수 있다. 보다 구체적으로, 도 16에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220)에 보자 전압(coercive voltage)보다 큰 제1 전압이 인가함으로써 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(210)과 제2 전극(220)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.For example, the electronic device 200 can be used as a non-volatile memory. More specifically, as shown in FIG. 16, the polarization direction of the first area A1 is changed by applying a first voltage greater than the coercive voltage to the first electrode 210 and the second electrode 220. After the change, even if no voltage is applied to the first electrode 210 and the second electrode 220, the polarization direction of the first area A1 is maintained unchanged, and this state is expressed as a logic value of '1'. This can be understood as input.

한편, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 영역(C)이 형성되기 때문에, 제1 전극(210)과 제2 전극(220) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극이 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(230)의 보자 전압(coercive voltage) 보다 작을 수 있다.Meanwhile, when the polarization direction of the first area (A1) changes, a variable low-resistance area (C) is formed, so when a read voltage is applied between the first electrode 210 and the second electrode 220, the current easily flows. It flows, and as a result, the logical value '1' can be read. At this time, in order to prevent the polarization of the first area A1 from being affected by the read voltage, the read voltage may be smaller than the coercive voltage of the active layer 230.

또한, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(210)과 제2 전극(220)에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다. Additionally, when a second voltage is applied to the first electrode 210 and the second electrode 220 to return the polarization direction of the first area A1, the polarization of the first area A1 and the second area A2 The direction becomes the same, and this state can be viewed as the logic value '0' being input.

또한, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 변동 저저항 영역(C)이 소멸되며, 이에 따라 제1 전극(210)과 제2 전극(220) 사이에 전압을 인가하더라도, 제1 전극(210)과 제2 전극(220) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.In addition, when the polarization directions of the first area (A1) and the second area (A2) are the same, the variable low-resistance area (C) between the first area (A1) and the second area (A2) disappears. Accordingly, even if a voltage is applied between the first electrode 210 and the second electrode 220, the current does not flow between the first electrode 210 and the second electrode 220, and as a result, the logic value is '0'. You can read .

즉, 본 발명에 따른 전자 소자(200)를 메모리로 사용하는 경우, 제1 전극(210)과 제2 전극(220)으로의 전압 인가에 의해 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 변동 저저항 영역(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있다.That is, when the electronic device 200 according to the present invention is used as a memory, the polarization state of the first area A1 is selectively changed by applying voltage to the first electrode 210 and the second electrode 220. , the logic values '1' and '0' can be read by measuring the current flowing in the fluctuating low-resistance region (C) that is created or destroyed accordingly, and data recording and playback speeds are faster than the method of measuring the residual polarization of existing domains. can be improved.

또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 변동 저저항 영역(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 영역(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, according to the present invention, the variable low-resistance region C generated according to the application of an electric field can be formed only in a certain region. Therefore, the domain area where the polarization state changes in proportion to the application time of the electric field does not increase or expand, and the fluctuating low-resistance region (C) is formed only in limited locations, so when applied to non-volatile memory, the variable called electric field application time is used. There is an advantage that you don't have to consider it.

또한, 제1 전극(210)과 제2 전극(220)이 적층된 상태로써, 변동 저저항 영역(C)은 제1 전극(210)과 제2 전극(220)을 잇는 최단 거리로 형성되는바, 소자의 크기가 감소하여 집적화가 가능할 수 있다. 뿐만 아니라, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다.In addition, as the first electrode 210 and the second electrode 220 are stacked, the variable low-resistance region C is formed at the shortest distance connecting the first electrode 210 and the second electrode 220. , integration may be possible by reducing the size of the device. In addition, the size of the current flowing when reading logic values '1' and '0' is different, so the readability of the data can be improved.

또한, 본 발명에 따른 전자 소자(200)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 변동 저저항 영역(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(200)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.Additionally, the electronic device 200 according to the present invention can form a circuit unit that generates and transmits various signals, and can also be used as a switching device. For example, the ON/OFF of current flow can be controlled by the creation and disappearance of the variable low-resistance region (C). In addition, the electronic device 200 according to the present invention can be applied in a simple structure to parts that require control of electrical signals, so it can be applied to various fields such as variable circuits, CPUs, and biochips.

또 다른 예로, 본 발명에 따른 전자 소자(200)는 전류 경로 제어 영역들을 다양하게 형성 시킬 수 있는 축전기에 활용될 수 있다. 예를 들어, 서로 마주보는 제1 전극(210)과 제2 전극(220) 간의 거리를 다양하게 형성하면, 제1 전극(210)과 제2 전극(220)에 인가되는 전기장의 크기에 따라 변동 저저항 영역(C)이 형성되는 위치가 다양하게 조절될 수 있고, 이에 의해 축전지에서 전류 경로 제어 영역들을 다양하게 형성될 수 있다.As another example, the electronic device 200 according to the present invention can be used in a capacitor that can form various current path control regions. For example, if the distance between the first electrode 210 and the second electrode 220 facing each other is varied, it may vary depending on the size of the electric field applied to the first electrode 210 and the second electrode 220. The position at which the low-resistance region C is formed can be adjusted in various ways, thereby allowing various current path control regions to be formed in the storage battery.

도 17 내지 도 19는 도 15의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. Figures 17 to 19 are cross-sectional views schematically showing another example of the electronic device of Figure 15, respectively.

먼저, 도 17을 참조하면, 전자 소자(200B)는 제1 전극(210), 제1 전극(210)과 마주하는 제2 전극(220), 제1 전극(210)과 제2 전극(220) 사이에 개재된 활성층(230), 제1 중간층(291) 및 제2 중간층(292)을 포함할 수 있다.First, referring to FIG. 17, the electronic device 200B includes a first electrode 210, a second electrode 220 facing the first electrode 210, and a first electrode 210 and a second electrode 220. It may include an active layer 230, a first intermediate layer 291, and a second intermediate layer 292 interposed therebetween.

제1 전극(210)과 제2 전극(220) 중 적어도 어느 하나는 활성층(230)과 가장 인접한 제1 면(S1)과 활성층(230)으로부터 가장 멀리 이격된 제2 면(S2)을 포함할 수 있다. 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다.At least one of the first electrode 210 and the second electrode 220 may include a first surface (S1) closest to the active layer 230 and a second surface (S2) furthest from the active layer 230. You can. At this time, the size of the horizontal cross-sectional area on the first surface (S1) may be smaller than the size of the horizontal cross-sectional area on the second surface (S2).

일 예로, 도 17에 도시된 바와 같이, 제1 전극(210)은 제2 전극(220)을 향해 돌출된 돌출부(212)를 포함할 수 있다. 또한, 돌출부(212)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 테이퍼 형상은 제1 면(S1)을 포함할 수 있다. 예를 들어, 돌출부(212)는 고깔 형상을 가질 수 있다. 다만, 돌출부(212)의 수평 단면의 형상은 원형에 한정되지 않으며, 삼각형, 사각형, 또는 다각형 등 다양할 수 있다.For example, as shown in FIG. 17 , the first electrode 210 may include a protrusion 212 that protrudes toward the second electrode 220 . Additionally, at least a portion of the protrusion 212 may have a tapered shape. The tapered shape may include a first surface (S1). For example, the protrusion 212 may have a cone shape. However, the shape of the horizontal cross-section of the protrusion 212 is not limited to a circle, and may be various, such as a triangle, square, or polygon.

이처럼, 돌출부(212)가 제1 면(S1)을 포함하는 테이퍼 형상을 가지면, 제1 전극(210)과 제2 전극(220) 사이에 제1 영역(A1)의 분극을 바꾸기 위한 전압이 인가될 때, 제1 면(S1)과 제2 전극(220) 사이에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.As such, when the protrusion 212 has a tapered shape including the first surface S1, a voltage to change the polarization of the first area A1 is applied between the first electrode 210 and the second electrode 220. When this happens, the electric field can be concentrated between the first surface S1 and the second electrode 220, so the polarization of the first area A1 can be changed more quickly and effectively.

이러한 도 17의 돌출부(212)의 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.This configuration of the protrusion 212 of FIG. 17 can also be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32, which will be described later.

도 18은 도 17과 유사하게 제1 전극(210)이 테이퍼 형상을 가지는 구조를 가지는 전자 소자(200C)를 도시하고 있다. 다만, 도 18에서는 제1 전극(210)이 전체적으로 테이퍼 형상을 가지는 예를 도시하고 있다. FIG. 18 shows an electronic device 200C having a structure in which the first electrode 210 has a tapered shape, similar to FIG. 17 . However, Figure 18 shows an example where the first electrode 210 has an overall tapered shape.

이러한 도 18의 제1 전극(210)의 테이퍼 형상 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.This tapered configuration of the first electrode 210 of FIG. 18 can also be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32, which will be described later.

또한, 도 19는 제1 전극(210)과 제2 전극(220)이 모두 테이퍼 형상을 가지는 예를 도시하고 있다. 구체적으로, 도 19의 전자 소자(200D)의 제1 전극(210)과 제2 전극(220)은 각각 제1 면(S1)과 제2 면(S2)을 포함하고, 제1 전극(210)의 제1 면(S1)과 제2 전극(220)의 제1 면(S1) 사이에 활성층(230)의 제1 영역(A1)이 구획될 수 있다. 이때, 서로 마주보는 제1 전극(210)의 제1 면(S1)과 제2 전극(220)의 제1 면(S1)의 면적은 효과적인 전계 유도를 위해 동일한 것이 바람직하다.Additionally, FIG. 19 shows an example in which both the first electrode 210 and the second electrode 220 have a tapered shape. Specifically, the first electrode 210 and the second electrode 220 of the electronic device 200D of FIG. 19 include a first surface (S1) and a second surface (S2), respectively, and the first electrode 210 The first area A1 of the active layer 230 may be defined between the first surface S1 of the second electrode 220 and the first surface S1 of the second electrode 220 . At this time, it is preferable that the areas of the first surface S1 of the first electrode 210 and the first surface S1 of the second electrode 220 facing each other are the same for effective electric field induction.

이러한 도 19의 제1 전극(210) 및 제2 전극(220)의 테이퍼 형상 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.This tapered configuration of the first electrode 210 and the second electrode 220 of FIG. 19 can also be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32, which will be described later.

도 20 내지 도 25는 도 15의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. Figures 20 to 25 are cross-sectional views schematically showing another example of the electronic device of Figure 15, respectively.

도 20 내지 도 25에는 제1 전극(210)의 돌출부(212)의 형상을 도시하고 있으나, 앞서 설명한 바와 같이 본 발명은 제1 전극(도 15의 210) 및/또는 제2 전극(도 15의 220)이 전체적으로 테이퍼 형상을 가질 수도 있고, 돌출부(212)는 제1 전극(도 15의 210) 및/또는 제2 전극(도 15의 220)과 일체적으로 형성될 수 있으므로, 이하 돌출부(212)는 제1 전극(210) 및/또는 제2 전극(220)의 일부로 이해될 수 있다.20 to 25 show the shape of the protrusion 212 of the first electrode 210. However, as described above, the present invention is designed to use the first electrode (210 in FIG. 15) and/or the second electrode (210 in FIG. 15). Since 220 may have an overall tapered shape, and the protrusion 212 may be formed integrally with the first electrode (210 in FIG. 15) and/or the second electrode (220 in FIG. 15), hereinafter the protrusion 212 ) may be understood as a part of the first electrode 210 and/or the second electrode 220.

또한 도 20 내지 도 25의 구성은 후술할 도 26 내지 도 32의 실시예들에 포함되는 전극들에도 선택적으로 적용할 수 있다.Additionally, the configurations of FIGS. 20 to 25 can be selectively applied to electrodes included in the embodiments of FIGS. 26 to 32 that will be described later.

도 20은 도 15의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.FIG. 20 is a cross-sectional view schematically showing an example of a cross-section taken along line II' of FIG. 15.

도 20은 전자 소자(200E)의 돌출부(212)와 활성층(230)이 모두 원형의 단면을 가지는 예를 도시하고 있다. FIG. 20 shows an example in which both the protrusion 212 and the active layer 230 of the electronic device 200E have circular cross-sections.

도 21은 도 15의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.FIG. 21 is a cross-sectional view schematically showing another example of the cross-section taken along line II' of FIG. 15.

도 21은 전자 소자(200F)의 돌출부(212)는 사각형의 단면을 가지고 활성층(230)은 원형의 단면을 가지는 예를 도시하고 있다. FIG. 21 shows an example where the protrusion 212 of the electronic device 200F has a square cross-section and the active layer 230 has a circular cross-section.

도 22는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 22 is a cross-sectional view schematically showing another example of the cross-section taken along line II' of FIG. 15.

도 22는 전자 소자(200G)의 돌출부(212)와 활성층(230)이 모두 사각형의 단면을 가지는 예를 도시하고 있다. 즉, 돌출부(212)와 활성층(230)은 상기의 형상에 한정되는 것이 아니라, 다양한 형상을 가질 수 있다. FIG. 22 shows an example in which both the protrusion 212 and the active layer 230 of the electronic device 200G have a rectangular cross-section. That is, the protrusion 212 and the active layer 230 are not limited to the above shapes, but may have various shapes.

도 23은 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 23 is a cross-sectional view schematically showing another example of the cross-section taken along line II' of FIG. 15.

도 23은 제1 돌출부(212a)와 제2 돌출부(212b)를 포함하는 전자 소자(200H)를 도시한다. 제1 돌출부(212a)와 제2 돌출부(212b)는 서로 이격될 수 있으며, 서로 다른 전압이 인가될 수 있다. 일 예로 제2 전극(도 15의 220)이 일체로 형성된 경우는, 변동 저저항 영역(도 16의 VL)이 2개 형성될 수 있으므로, 전자 소자(200H)가 메모리로 사용되는 경우, 논리 값 '0', '1', '2', '3'을 기록 및 읽을 수 있다. FIG. 23 shows an electronic device 200H including a first protrusion 212a and a second protrusion 212b. The first protrusion 212a and the second protrusion 212b may be spaced apart from each other, and different voltages may be applied to them. For example, when the second electrode (220 in FIG. 15) is formed integrally, two variable low-resistance regions (VL in FIG. 16) may be formed, so when the electronic device 200H is used as a memory, the logic value '0', '1', '2', and '3' can be recorded and read.

도 24는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 24 is a cross-sectional view schematically showing another example of the cross-section taken along line II' of FIG. 15.

도 24는 제1 돌출부(212a), 제2 돌출부(212b), 제3 돌출부(212c), 및 제4 돌출부(212d)를 포함하는 전자 소자(200I)를 도시하고 있다. 제1 돌출부(212a) 내지 제4 돌출부(212d)는 서로 전기적으로 분리될 수 있다. 또한, 제1 돌출부(212a), 제2 돌출부(212b), 제3 돌출부(212c), 및 제4 돌출부(212d)와 대향하는 제2 전극(도 15의 220)도 분리될 수 있다. 따라서, 전자 소자(200H)가 메모리로 사용되는 경우, 전자 소자(200H)의 처리 데이터의 양은 증가할 수 있다. FIG. 24 shows an electronic device 200I including a first protrusion 212a, a second protrusion 212b, a third protrusion 212c, and a fourth protrusion 212d. The first to fourth protrusions 212a to 212d may be electrically separated from each other. Additionally, the second electrode (220 in FIG. 15) facing the first protrusion 212a, second protrusion 212b, third protrusion 212c, and fourth protrusion 212d may also be separated. Accordingly, when the electronic device 200H is used as a memory, the amount of data processed by the electronic device 200H may increase.

도 25는 도 15의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 25 is a cross-sectional view schematically showing another example of the cross-section taken along line II' of FIG. 15.

도 25는 전자 소자(200J)의 돌출부(212)가 일측 방향으로 연장된 예를 도시한다.FIG. 25 shows an example in which the protrusion 212 of the electronic device 200J extends in one direction.

또한 상기에서 설명한 돌출부의 다양한 패턴 형상은 후술할 실시예들에 선택적으로 그대로 적용 가능할 수 있는 바, 이에 대한 내용은 후술할 실시예에서 구체적으로 설명하지 않도록 한다.In addition, the various pattern shapes of the protrusions described above may be selectively applied to embodiments to be described later, and details about this will not be described in detail in the embodiments to be described later.

도 26은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이고, 도 27은 도 26의 K 방향에서 본 개략적인 부분 평면도이고, 도 28은 도 26의 Ⅹ-Ⅹ선을 따라 절취한 단면도이다.FIG. 26 is a schematic cross-sectional view showing an electronic device according to an embodiment of the present invention, FIG. 27 is a schematic partial plan view viewed from the K direction of FIG. 26, and FIG. 28 is cut along line Ⅹ-Ⅹ of FIG. 26. This is a cross-sectional view.

본 실시예의 전자 소자(400)는 제1 전극 세트(410A), 제2 전극 세트(410B), 제1 활성층(410C), 제1 변동 저저항 영역(VL14A), 제3 전극 세트(420A), 제2 활성층(420C), 제2 변동 저저항 영역(VL24A), 제4 전극 세트(420B), 제3 활성층(430C), 제5 전극 세트(430A), 제3 변동 저저항 영역(VL34A)를 포함할 수 있다.The electronic device 400 of this embodiment includes a first electrode set 410A, a second electrode set 410B, a first active layer 410C, a first variable low-resistance region VL14A, a third electrode set 420A, The second active layer 420C, the second variable low-resistance region (VL24A), the fourth electrode set 420B, the third active layer 430C, the fifth electrode set 430A, and the third variable low-resistance region (VL34A). It can be included.

제1 전극 세트(410A)는 서로 이격되도록 배치된 복수의 제1 전극(411A, 412A, 413A, 414A)을 가질 수 있다. 도 26에 3개의 제1 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제1 전극을 포함할 수 있다.The first electrode set 410A may have a plurality of first electrodes 411A, 412A, 413A, and 414A arranged to be spaced apart from each other. Although three first electrodes are shown in FIG. 26, the present invention is not limited thereto and may include various numbers of first electrodes.

제1 전극 세트(410A)의 복수의 제1 전극(411A, 412A, 413A)은 일 방향을 따라서 이격된 채 배열될 수 있고, 예를들면 제1 방향(예를들면 도면의 X축 방향)을 따라 배열될 수 있다.The plurality of first electrodes 411A, 412A, and 413A of the first electrode set 410A may be arranged spaced apart along one direction, for example, in the first direction (for example, the X-axis direction in the drawing). can be arranged accordingly.

제1 전극 세트(410A)의 복수의 제1 전극(411A, 412A, 413A)은 제1 활성층(410C)에 전압을 인가할 수 있도록 형성될 수 있다. 예를들면 복수의 제1 전극(411A, 412A, 413A)은 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The plurality of first electrodes 411A, 412A, and 413A of the first electrode set 410A may be formed to apply a voltage to the first active layer 410C. For example, the plurality of first electrodes 411A, 412A, and 413A may be made of metal materials such as gold, aluminum, silver, or copper, conductive polymers such as PEDOT:PSS or polyaniline, or indium oxide (e.g., In 2 O). 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloy (e.g. In 2 O 3 - SnO 2 ) or indium zinc oxide alloy (e.g. In 2 O 3 - It may contain metal oxides such as ZnO).

복수의 제1 전극(411A, 412A, 413A)은 개별적으로 제어될 수 있다. 복수의 제1 전극(411A, 412A, 413A)의 개별적 제어를 통하여 복수의 제1 전극(411A, 412A, 413A)을 통한 전압 인가의 영역 및 개수를 결정할 수 있다.The plurality of first electrodes 411A, 412A, and 413A can be individually controlled. The area and number of voltage applications through the plurality of first electrodes 411A, 412A, and 413A can be determined through individual control of the plurality of first electrodes 411A, 412A, and 413A.

선택적 실시예로서 복수의 제1 전극(411A, 412A, 413A)은 일 방향을 따라서 길게 연장된 형태를 가질 수 있다. 예를들면 도 26의 지면을 관통하는 방향 또는 도 28의 Y축 방향을 따라 길게 연장된 형태를 가질 수 있다. As an optional embodiment, the plurality of first electrodes 411A, 412A, and 413A may have a shape extending long along one direction. For example, it may have a shape that extends long along the direction penetrating the page of FIG. 26 or the Y-axis direction of FIG. 28.

도 28에 구체적으로 도시하지 않은 복수의 제1 전극(411A, 412A, 413A)도 제1 전극(413A)과 서로 이격된 채 길이를 갖도록 연장된 형태를 가질 수 있고, 예를들면 제1 전극(413A)과 나란하게 연장된 형태를 가질 수 있다.A plurality of first electrodes 411A, 412A, and 413A, which are not specifically shown in FIG. 28, may also have a shape extended to have a length while being spaced apart from the first electrode 413A, for example, the first electrode (413A) 413A) and may have a shape extended in parallel.

선택적 실시예로서 복수의 제1 전극(411A, 412A, 413A)은 각각 본체 부(10ma), 제1 돌출부(10pa1) 및 제2 돌출부(10pa2)를 포함할 수 있다.As an optional embodiment, the plurality of first electrodes 411A, 412A, and 413A may each include a body portion 10ma, a first protrusion 10pa1, and a second protrusion 10pa2.

본체부(10ma)는 복수의 제1 전극(411A, 412A, 413A)의 주된 영역으로서 선택적 실시예로서 도 27에 도시한 것과 같이 일 방향으로 길게 연장된 형태를 가질 수 있다.The main body portion 10ma is the main area of the plurality of first electrodes 411A, 412A, and 413A, and as an optional embodiment, may have a shape extending long in one direction as shown in FIG. 27.

제1 돌출부(10pa1)는 본체부(10ma)로부터 돌출된 형태로서 본체부(10ma)보다 작은 폭을 가질 수 있고, 제2 전극 세트(410B)를 향하도록 돌출될 수 있다. 이를 통하여 제1 돌출부(10pa1)와 제2 전극 세트(410B)의 사이의 제1 활성층(410C)의 영역에 제1 변동 저저항 영역(VL14A)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.The first protrusion 10pa1 protrudes from the main body 10ma, may have a smaller width than the main body 10ma, and may protrude toward the second electrode set 410B. Through this, the first variable low-resistance region VL14A is easily formed in the area of the first active layer 410C between the first protrusion 10pa1 and the second electrode set 410B through application of a small voltage in a short time. It can be.

선택적 실시예로서 제2 돌출부(10pa2)가 본체부(10ma)로부터 돌출된 형태로서 본체부(10ma)보다 작은 폭을 가질 수 있고, 제1 돌출부(10pa1)와 반대 방향을 향하도록 돌출될 수 있다.As an optional embodiment, the second protrusion 10pa2 protrudes from the main body 10ma and may have a smaller width than the main body 10ma and may protrude in a direction opposite to the first protrusion 10pa1. .

제2 전극 세트(410B)은 상기 복수의 제1 전극(411A, 412A, 413A, 414A)과 이격되도록 배치될 수 있다.The second electrode set 410B may be arranged to be spaced apart from the plurality of first electrodes 411A, 412A, 413A, and 414A.

또한 제2 전극 세트(410B)은 상기 복수의 제1 전극(411A, 412A, 413A, 414A)과 중첩된 영역을 포함하도록 형성될 수 있다.Additionally, the second electrode set 410B may be formed to include an area overlapping with the plurality of first electrodes 411A, 412A, 413A, and 414A.

제2 전극 세트(410B)는 제1 방향을 따라서 길게 연장된 길이를 가질 수 있다.The second electrode set 410B may have a long length extending along the first direction.

제2 전극 세트(410B)는 서로 이격되도록 배치된 복수의 제2 전극(411B, 412B, 413B)을 가질 수 있다. 도 28에 3개의 제2 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제2 전극을 포함할 수 있다.The second electrode set 410B may have a plurality of second electrodes 411B, 412B, and 413B arranged to be spaced apart from each other. Although three second electrodes are shown in FIG. 28, the present invention is not limited thereto and may include a various number of second electrodes.

제2 전극 세트(410B)의 복수의 제2 전극(411A, 412A, 413A)은 일 방향을 따라서 이격된 채 배열될 수 있고, 예를들면 제2 방향(예를들면 도 28의 Y축 방향)을 따라 이격되어 배열될 수 있다.The plurality of second electrodes 411A, 412A, and 413A of the second electrode set 410B may be arranged spaced apart along one direction, for example, in the second direction (for example, the Y-axis direction in FIG. 28). Can be arranged spaced apart along.

제2 전극 세트(410B)의 복수의 제2전극(411B, 412B, 413B)은 제1 활성층(410C) 및 제2 활성층(420C)에 전압을 인가할 수 있도록 형성될 수 있다. 예를들면 복수의 제2 전극(411A, 412A, 413A)은 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The plurality of second electrodes 411B, 412B, and 413B of the second electrode set 410B may be formed to apply voltage to the first active layer 410C and the second active layer 420C. For example, the plurality of second electrodes 411A, 412A, and 413A are made of metal materials such as gold, aluminum, silver, or copper, conductive polymers such as PEDOT:PSS or polyaniline, and indium oxide (e.g., In 2 O). 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloy (e.g. In 2 O 3 - SnO 2 ) or indium zinc oxide alloy (e.g. In 2 O 3 - It may contain metal oxides such as ZnO).

복수의 제2 전극(411A, 412A, 413A)은 개별적으로 제어될 수 있다. 복수의 제2 전극(411A, 412A, 413A)의 개별적 제어를 통하여 복수의 제2 전극(411A, 412A, 413A)을 통한 전압 인가의 영역 및 개수를 결정할 수 있다.The plurality of second electrodes 411A, 412A, and 413A can be individually controlled. The area and number of voltage applications through the plurality of second electrodes 411A, 412A, and 413A can be determined through individual control of the plurality of second electrodes 411A, 412A, and 413A.

선택적 실시예로서 복수의 제2 전극(411A, 412A, 413A)은 일 방향을 따라서 길게 연장된 형태를 가질 수 있고, 예를들면 도 26의 X축 방향을 따라 길게 연장된 형태를 가질 수 있다. As an optional embodiment, the plurality of second electrodes 411A, 412A, and 413A may have a shape extending long along one direction, for example, may have a shape extending long along the X-axis direction of FIG. 26.

선택적 실시예로서 복수의 제2 전극(411A, 412A, 413A)은 서로 이격된 채 길이를 갖고 나란하게 형성될 수 있다.As an optional embodiment, the plurality of second electrodes 411A, 412A, and 413A may be formed side by side and spaced apart from each other.

선택적 실시예로서 복수의 제2 전극(411A, 412A, 413A)은 각각 본체부(10mb), 제1 돌출부(10pb1) 및 제2 돌출부(10pb2)를 포함할 수 있다.As an optional embodiment, the plurality of second electrodes 411A, 412A, and 413A may each include a body portion 10mb, a first protrusion 10pb1, and a second protrusion 10pb2.

본체부(10mb)는 복수의 제2 전극(411A, 412A, 413A)의 주된 영역으로서 선택적 실시예로서 도 27에 도시한 것과 같이 일 방향으로 길게 연장된 형태를 가질 수 있다.The main body portion 10mb is the main area of the plurality of second electrodes 411A, 412A, and 413A, and as an optional embodiment, may have a shape extending long in one direction as shown in FIG. 27.

제1 돌출부(10pb1)는 본체부(10ma)로부터 돌출된 형태로서 본체부(10mb)보다 작은 폭을 가질 수 있고, 제1 전극 세트(410A)를 향하도록 돌출될 수 있다. 이를 통하여 제1 돌출부(10pb1)와 제1 전극 세트(410A)의 사이의 제1 활성층(410C)의 영역에 제1 변동 저저항 영역(VL14A)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.The first protrusion 10pb1 protrudes from the main body 10ma, may have a smaller width than the main body 10mb, and may protrude toward the first electrode set 410A. Through this, the first variable low-resistance region VL14A is easily formed in the area of the first active layer 410C between the first protrusion 10pb1 and the first electrode set 410A through application of a small voltage in a short time. It can be.

선택적 실시예로서 제2 돌출부(10pb2)가 본체부(10mb)로부터 돌출된 형태로서 본체부(10mb)보다 작은 폭을 가질 수 있고, 제1 돌출부(10pb1)와 반대 방향을 향하도록 돌출될 수 있다.As an optional embodiment, the second protrusion 10pb2 protrudes from the main body 10mb, may have a smaller width than the main body 10mb, and may protrude in a direction opposite to the first protrusion 10pb1. .

또한, 후술할 제3 전극 세트(420A)의 제1 돌출부와 제2 전극 세트(410B)의 제2 돌출부(10pb2)가 서로 대향하도록 돌출되어 그 사이의 제2 활성층(420C)에 제2 변동 저저항 영역(VL24A)이 용이하게 형성될 수 있다.In addition, the first protrusion 10pb2 of the third electrode set 420A, which will be described later, and the second protrusion 10pb2 of the second electrode set 410B protrude to face each other, so that the second active layer 420C therebetween The resistance region (VL24A) can be easily formed.

(4제1 활성층(410C)은 제1 전극 세트(410A)와 상기 제2 전극 세트(410B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.(4) The first active layer 410C is formed between the first electrode set 410A and the second electrode set 410B and may include a spontaneously polarizable material.

제1 활성층(410C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The first active layer 410C can be formed using the same material as the active layer in the above-described embodiments.

예를들면 제1 활성층(410C)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 선택적 실시예로서 제1 활성층(410C)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.For example, the first active layer 410C may include an insulating material and a ferroelectric material. As an optional example, the first active layer 410C may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 제1 활성층(410C)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 제1 활성층(410C)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. Also, as another example, the first active layer 410C has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru that can form a perovskite solar cell structure, , B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the first active layer 410C is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC(NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , ( CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )( HC(NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) may include.

이와 같은 제1 활성층(410C)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 제1 활성층(410C)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.This first active layer 410C has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the first active layer 410C can maintain its polarization state even when the applied electric field is removed.

(4제1 변동 저저항 영역(VL14A)은 상기 제1 전극 세트(410A)를 통하여 상기 제1 활성층(410C)에 전기장을 인가하여 상기 제1 활성층(410C)에 형성된 분극 영역(fa1)의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.(4The first variable low-resistance region VL14A is the boundary of the polarization region fa1 formed in the first active layer 410C by applying an electric field to the first active layer 410C through the first electrode set 410A. It may include an area that corresponds to and has lower electrical resistance than other adjacent areas.

도 26 내지 도 28은 예시적으로 제1 변동 저저항 영역(VL14A)이 상기 제1 전극 세트(410A)의 제1 전극(413A)의 전압 인가를 통하여 형성된 것을 도시하고 있다.26 to 28 exemplarily show that the first variable low-resistance region VL14A is formed through voltage application to the first electrode 413A of the first electrode set 410A.

본 발명은 이에 한정되지 않고 제1 전극 세트(410A)의 복수의 제1 전극(411A, 412A, 413A)의 개별적 제어를 통하여 복수의 제1 전극(411A, 412A, 413A)의 각각에 대응하고 서로 이격되는 복수의 제1 변동 저저항 영역을 선택적으로 형성할 수 있다.The present invention is not limited to this, but corresponds to each of the plurality of first electrodes 411A, 412A, and 413A through individual control of the plurality of first electrodes 411A, 412A, and 413A of the first electrode set 410A and is connected to each other. A plurality of spaced apart first variable low-resistance regions can be selectively formed.

제1 변동 저저항 영역(VL14A)은 제2 전극 세트(410B)와 접할 수 있다. 이를 통하여 복수의 제1 전극(411A, 412A, 413A)의 각각으로부터 제2 전극 세트(410B)로 전류의 흐름이 형성될 수 있고, 구체적 예로서 제2 전극 세트(410B)의 복수의 제2 전극(411B, 412B, 413B)의 각각으로 전류의 흐름이 형성될 수 있다.The first variable low-resistance region VL14A may be in contact with the second electrode set 410B. Through this, a current flow can be formed from each of the plurality of first electrodes 411A, 412A, and 413A to the second electrode set 410B, and as a specific example, the plurality of second electrodes of the second electrode set 410B A current flow may be formed in each of (411B, 412B, and 413B).

구체적 예로서 제2 전극 세트(410B)의 복수의 제2 전극(411B, 412B, 413B)의 각각에 인가되는 전압을 개별적으로 제어할 수 있고, 이를 통하여 복수의 제1 전극(411A, 412A, 413A)과 복수의 제2 전극(411B, 412B, 413B)이 서로 교차하는 복수의 영역 중 하나 이상의 영역에 선택적으로 제1 변동 저저항 영역(VL14A)을 형성할 수 있다.As a specific example, the voltage applied to each of the plurality of second electrodes 411B, 412B, and 413B of the second electrode set 410B can be individually controlled, and through this, the plurality of first electrodes 411A, 412A, and 413A ) and a plurality of second electrodes 411B, 412B, and 413B may selectively form a first variable low-resistance region VL14A in one or more of the plurality of regions where the second electrodes 411B, 412B, and 413B intersect.

이러한 영역별로 선택적으로 형성된 하나 이상의 제1 변동 저저항 영역(VL14A)을 통하여 복수의 제1 전극(411A, 412A, 413A) 중 하나 이상과 복수의 제2 전극(411B, 412B, 413B) 중 하나 이상의 전극간 전류의 흐름이 형성될 수 있다.One or more of the plurality of first electrodes (411A, 412A, 413A) and one or more of the plurality of second electrodes (411B, 412B, 413B) through one or more first variable low-resistance regions (VL14A) selectively formed for each region. A flow of current between electrodes may be formed.

이를 통하여 전자 소자(400)의 다양한 기능이 구현될 수 있다.Through this, various functions of the electronic device 400 can be implemented.

제1 변동 저저항 영역(VL14A)에 대한 내용은 전술한 실시예들에서의 변동 저저항 영역의 구성을 통하여 충분히 이해 가능한 바, 더 구체적 내용의 설명은 생략한다.Since the content of the first variable low-resistance region VL14A can be fully understood through the configuration of the variable low-resistance region in the above-described embodiments, a more detailed description will be omitted.

제3 전극 세트(420A)는 상기 제2 전극 세트(410B)와 이격되고 상기 제2 전극(410B)세트와 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극(421A, 422A, 423A)을 가질 수 있다.The third electrode set 420A is spaced apart from the second electrode set 410B, has an area overlapping with the second electrode set 410B, and includes a plurality of third electrodes 421A, 422A, and 423A arranged to be spaced apart from each other. You can have

도 26에 3개의 제3 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제3 전극을 포함할 수 있다.Although three third electrodes are shown in FIG. 26, the present invention is not limited thereto and may include various numbers of third electrodes.

제3 전극 세트(420A)의 복수의 제3 전극(421A, 422A, 423A)은 일 방향을 따라서 이격된 채 배열될 수 있고, 예를들면 제1 방향(예를들면 도면의 X축 방향)을 따라 배열될 수 있다.The plurality of third electrodes 421A, 422A, and 423A of the third electrode set 420A may be arranged spaced apart along one direction, for example, in the first direction (for example, the X-axis direction in the drawing). can be arranged accordingly.

제3 전극 세트(420A)의 복수의 제3 전극(421A, 422A, 423A)은 제2 활성층(420C)에 전압을 인가할 수 있도록 형성될 수 있다. 예를들면 복수의 제3 전극(421A, 422A, 423A)은 제1 전극 세트(410A)와 동일한 재질로 형성될 수 있고, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The plurality of third electrodes 421A, 422A, and 423A of the third electrode set 420A may be formed to apply a voltage to the second active layer 420C. For example, the plurality of third electrodes 421A, 422A, and 423A may be formed of the same material as the first electrode set 410A, metal materials such as gold, aluminum, silver, or copper, PEDOT:PSS, or polyaniline ( conductive polymers such as polyaniline, indium oxide (e.g. In 2 O 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloys (e.g. In 2 O 3- SnO) 2 ) or a metal oxide such as indium oxide zinc oxide alloy (eg, In 2 O 3 -ZnO).

복수의 제3 전극(421A, 422A, 423A)은 개별적으로 제어될 수 있다. 복수의 제3 전극(421A, 422A, 423A)의 개별적 제어를 통하여 복수의 제3 전극(421A, 422A, 423A)을 통한 전압 인가의 영역 및 개수를 결정할 수 있다.The plurality of third electrodes 421A, 422A, and 423A can be individually controlled. The area and number of voltage applications through the plurality of third electrodes 421A, 422A, and 423A can be determined through individual control of the plurality of third electrodes 421A, 422A, and 423A.

선택적 실시예로서 복수의 제3 전극(421A, 422A, 423A)은 일 방향을 따라서 길게 연장된 형태를 가질 수 있고, 예를들면 지면과 수직한 방향을 따라 길게 연장된 형태를 가질 수 있다. As an optional embodiment, the plurality of third electrodes 421A, 422A, and 423A may have a shape extending long along one direction, for example, may have a shape extending long along a direction perpendicular to the ground.

구체적 예로서 복수의 제3 전극(421A, 422A, 423A)은 제1 전극 세트(410A)의 복수의 제1 전극(411A, 412A, 413A)과 나란한 방향, 예를들면 제2 방향(예를들면 도 28의 Y축 방향)을 따라 연장된 길이를 가질 수 있다. As a specific example, the plurality of third electrodes 421A, 422A, and 423A are oriented in a direction parallel to the plurality of first electrodes 411A, 412A, and 413A of the first electrode set 410A, for example, in a second direction (e.g. It may have a length extending along the Y-axis direction of FIG. 28.

선택적 실시예로서 복수의 제3 전극(421A, 422A, 423A)은 제1 전극 세트(410A)의 복수의 제1 전극(411A, 412A, 413A)과 중첩된 영역을 포함하도록 배치될 수 있다.As an optional example, the plurality of third electrodes 421A, 422A, and 423A may be arranged to include an area overlapping with the plurality of first electrodes 411A, 412A, and 413A of the first electrode set 410A.

선택적 실시예로서 복수의 제3 전극(421A, 422A, 423A)은 각각 본체 부, 제1 돌출부 및 제2 돌출부를 포함할 수 있고, 이러한 내용은 전술한 제1 전극 세트(410A)의 구조와 유사하게 적용할 수 있다.As an optional embodiment, the plurality of third electrodes 421A, 422A, and 423A may each include a body portion, a first protrusion, and a second protrusion, which is similar to the structure of the first electrode set 410A described above. It can be applied easily.

복수의 제3 전극(421A, 422A, 423A)의 돌출부의 형태를 이용하여 복수의 제3 전극(421A, 422A, 423A)과 제2 전극 세트(410B)의 사이의 제2 활성층(420C)의 영역(420c1)에 제2 변동 저저항 영역(VL24AU)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.The area of the second active layer 420C between the plurality of third electrodes 421A, 422A, 423A and the second electrode set 410B using the shape of the protrusion of the plurality of third electrodes 421A, 422A, 423A. The second variable low-resistance region (VL24AU) in (420c1) can be easily formed by applying a small voltage in a short time.

또한 복수의 제3 전극(421A, 422A, 423A)의 돌출부의 형태를 이용하여 복수의 제3 전극(421A, 422A, 423A)와 후술할 제4 전극 세트(420B)의 사이의 제2 활성층(420C)의 영역(420c2)에 제2 변동 저저항 영역(VL24AD)이 빠른 시간에 작은 전압의 인가를 통하여 용이하게 형성될 수 있다.In addition, by using the shape of the protrusions of the plurality of third electrodes 421A, 422A, 423A, the second active layer 420C is formed between the plurality of third electrodes 421A, 422A, 423A and the fourth electrode set 420B, which will be described later. ) The second variable low-resistance region VL24AD can be easily formed in the region 420c2 by applying a small voltage in a short time.

선택적 실시예로서 복수의 제3 전극(421A, 422A, 423A)은 각각 복수의 제1 전극(411A, 412A, 413A)과 중첩되는 영역을 포함할 수 있고 나란하게 형성될 수도 있다.As an optional embodiment, the plurality of third electrodes 421A, 422A, and 423A may each include an area overlapping with the plurality of first electrodes 411A, 412A, and 413A and may be formed side by side.

제2 활성층(420C)은 제1 영역(420c1) 및 제2 영역(420c2)을 포함할 수 있다. 제2 활성층(420C)은 자발 분극성 재료를 포함할 수 있다. 예를들면 제2 활성층(420C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The second active layer 420C may include a first region 420c1 and a second region 420c2. The second active layer 420C may include a self-polarizing material. For example, the second active layer 420C can be formed using the same material as the active layer in the above-described embodiments.

제2 활성층(420C)의 제1 영역(420c1)은 제2 전극 세트(410B)와 제3 전극 세트(420A)의 사이에 형성될 수 있다.The first region 420c1 of the second active layer 420C may be formed between the second electrode set 410B and the third electrode set 420A.

제2 활성층(420C)의 제2 영역(420c2)은 제3 전극 세트(420A)와 제4 전극 세트(420B)의 사이에 형성될 수 있다.The second region 420c2 of the second active layer 420C may be formed between the third electrode set 420A and the fourth electrode set 420B.

도면에 도시한 것과 같이 제2 활성층(420C)의 제1 영역(420c1) 및 제2 영역(420c2)은 연결되도록 형성될 수 있다. 예를들면 제2 활성층(420C)은 일체로 형성될 수 있다.As shown in the drawing, the first region 420c1 and the second region 420c2 of the second active layer 420C may be formed to be connected. For example, the second active layer 420C may be formed integrally.

또한, 다른 예로서 제2 활성층(420C)의 제1 영역(420c1) 및 제2 영역(420c2)은 서로 다른 층으로 형성될 수 있고, 선택적 실시예로서 서로 연결되지 않고 이격되도록 형성될 수도 있다. Additionally, as another example, the first region 420c1 and the second region 420c2 of the second active layer 420C may be formed as different layers, and as an optional embodiment, may be formed to be spaced apart from each other rather than connected to each other.

제2 변동 저저항 영역(VL24A)은 제1 영역(VL24AU) 및 제2 영역(VL24AD)를 포함할 수 있다.The second variable low-resistance area VL24A may include a first area VL24AU and a second area VL24AD.

제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU)은 상기 제3 전극 세트(420A)를 통하여 상기 제2 활성층(420C)의 제1 영역(420C1)에 전기장을 인가하여 상기 제2 활성층(420C)의 제1 영역(420C1)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The first region (VL24AU) of the second variable low-resistance region (VL24A) applies an electric field to the first region (420C1) of the second active layer (420C) through the third electrode set (420A) to form the second active layer (VL24AU). It may include a region corresponding to the boundary of the polarization region formed in the first region 420C1 of (420C) and having lower electrical resistance than other adjacent regions.

또한 선택적 실시예로서 제3 전극 세트(420A)의 복수의 제3 전극(421A, 422A, 423A)의 각각에 인가되는 전압 및 제2 전극 세트(410B)의 복수의 제2 전극(411B, 412B, 413B)의 각각에 인가되는 전압을 개별적으로 제어할 수 있고 이를 통하여 복수의 제3 전극(421A, 412A, 413A)과 복수의 제2 전극(411B, 412B, 413B)이 서로 교차하는 복수의 영역 중 하나 이상의 영역에 선택적으로 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU)을 형성할 수 있다.Also, as an optional embodiment, the voltage applied to each of the plurality of third electrodes 421A, 422A, and 423A of the third electrode set 420A and the plurality of second electrodes 411B, 412B of the second electrode set 410B, The voltage applied to each of the 413B) can be individually controlled, and through this, the plurality of third electrodes 421A, 412A, 413A and the plurality of second electrodes 411B, 412B, 413B are selected from among the plurality of areas where they intersect each other. The first area (VL24AU) of the second variable low-resistance area (VL24A) may be selectively formed in one or more areas.

이러한 영역별로 선택적으로 형성된 하나 이상의 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU)을 통하여 복수의 제2 전극(411B, 412B, 413B) 중 하나 이상과 복수의 제3 전극(421A, 422A, 423A) 중 하나 이상의 전극간 전류의 흐름이 형성될 수 있다.One or more of the plurality of second electrodes 411B, 412B, 413B and the plurality of third electrodes 421A, A current flow between one or more electrodes (422A, 423A) may be formed.

제2 변동 저저항 영역(VL24A)의 제2 영역(VL24AD)은 상기 제3 전극 세트(420A)를 통하여 상기 제2 활성층(420C)의 제2 영역(420C2)에 전기장을 인가하여 상기 제2 활성층(420C)의 제2 영역(420C2)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The second region VL24AD of the second variable low-resistance region VL24A applies an electric field to the second region 420C2 of the second active layer 420C through the third electrode set 420A, thereby forming the second active layer. It may include a region corresponding to the boundary of the polarization region formed in the second region 420C2 of (420C) and having lower electrical resistance than other adjacent regions.

또한 선택적 실시예로서 제3 전극 세트(420A)의 복수의 제3 전극(421A, 422A, 423A)의 각각에 인가되는 전압 및 후술할 제4 전극 세트(420B)의 복수의 제4 전극(421B, 422B, 423B)의 각각에 인가되는 전압을 개별적으로 제어할 수 있고 이를 통하여 복수의 제3 전극(421A, 412A, 413A)과 복수의 제4 전극(421B, 422B, 423B)이 서로 교차하는 복수의 영역 중 하나 이상의 영역에 선택적으로 제2 변동 저저항 영역(VL24A)의 제2 영역(VL24AD)을 형성할 수 있다.In addition, as an optional embodiment, the voltage applied to each of the plurality of third electrodes 421A, 422A, and 423A of the third electrode set 420A and the plurality of fourth electrodes 421B of the fourth electrode set 420B, which will be described later, The voltage applied to each of (422B, 423B) can be individually controlled, and through this, a plurality of third electrodes (421A, 412A, 413A) and a plurality of fourth electrodes (421B, 422B, 423B) intersect each other. The second region VL24AD of the second variable low-resistance region VL24A may be selectively formed in one or more of the regions.

이러한 영역별로 선택적으로 형성된 하나 이상의 제2 변동 저저항 영역(VL24A)의 제2 영역(VL24AD)을 통하여 복수의 제3 전극(421A, 422A, 423A) 중 하나 이상의 전극과 복수의 제4 전극(421B, 422B, 423B)중 하나 이상의 전극간 전류의 흐름이 형성될 수 있다.One or more of the plurality of third electrodes (421A, 422A, 423A) and the plurality of fourth electrodes (421B) through the second region (VL24AD) of one or more second variable low-resistance regions (VL24A) selectively formed for each region. , 422B, 423B), a current flow may be formed between one or more electrodes.

제3 전극 세트(420A)에 대응되는 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU) 및 제2 영역(VL24AD)을 용이하게 형성할 수 있고, 예를들면 제2 변동 저저항 영역(VL24A)의 제1 영역(VL24AU) 및 제2 영역(VL24AD)을 동시에 형성할 수 있다.The first region (VL24AU) and the second region (VL24AD) of the second variable low-resistance region (VL24A) corresponding to the third electrode set 420A can be easily formed, for example, the second variable low-resistance region. The first region (VL24AU) and the second region (VL24AD) of (VL24A) may be formed simultaneously.

제4 전극 세트(420B)은 제3 전극 세트(420A)의 복수의 제3 전극(421A, 422A, 423A)과 이격되도록 배치될 수 있다.The fourth electrode set 420B may be arranged to be spaced apart from the plurality of third electrodes 421A, 422A, and 423A of the third electrode set 420A.

또한 제4 전극 세트(420B)는 복수의 제3 전극(421A, 422A, 423A)과 중첩된 영역을 포함하도록 형성될 수 있다.Additionally, the fourth electrode set 420B may be formed to include an area overlapping with a plurality of third electrodes 421A, 422A, and 423A.

제4 전극 세트(420B)은 제1 방향을 따라서 길게 연장된 길이를 가질 수 있다.The fourth electrode set 420B may have a long length extending along the first direction.

제4 전극 세트(420B)는 서로 이격되도록 배치된 복수의 제4 전극(421B, 422B, 423B)을 가질 수 있다. 도 28에 3개의 제4 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제4 전극을 포함할 수 있다.The fourth electrode set 420B may have a plurality of fourth electrodes 421B, 422B, and 423B arranged to be spaced apart from each other. Although three fourth electrodes are shown in FIG. 28, the present invention is not limited thereto and may include a various number of fourth electrodes.

제4 전극 세트(420B)의 복수의 제4 전극(421A, 422A, 423A)은 일 방향을 따라서 이격된 채 배열될 수 있고, 예를들면 제2 방향(예를들면 도 28의 Y축 방향)을 따라 이격되어 배열될 수 있다.The plurality of fourth electrodes 421A, 422A, and 423A of the fourth electrode set 420B may be arranged spaced apart along one direction, for example, in the second direction (for example, the Y-axis direction in FIG. 28). It can be arranged spaced apart along .

제4 전극 세트(420B)의 복수의 제4 전극(421A, 422A, 423A)은 제2 활성층(420C) 및 제3 활성층(430C)에 전압을 인가할 수 있도록 형성될 수 있다. The plurality of fourth electrodes 421A, 422A, and 423A of the fourth electrode set 420B may be formed to apply voltage to the second active layer 420C and the third active layer 430C.

복수의 제4 전극(421A, 422A, 423A)은 개별적으로 제어될 수 있다. 복수의 제4 전극(421A, 422A, 423A)의 개별적 제어를 통하여 복수의 제4 전극(421A, 422A, 423A)을 통한 전압 인가의 영역 및 개수를 결정할 수 있다.The plurality of fourth electrodes 421A, 422A, and 423A can be individually controlled. The area and number of voltage applications through the plurality of fourth electrodes 421A, 422A, and 423A can be determined through individual control of the plurality of fourth electrodes 421A, 422A, and 423A.

선택적 실시예로서 복수의 제4 전극(421A, 422A, 423A)은 일 방향을 따라서 길게 연장된 형태를 가질 수 있고, 예를들면 도 26의 X축 방향을 따라 길게 연장된 형태를 가질 수 있다. As an optional embodiment, the plurality of fourth electrodes 421A, 422A, and 423A may have a shape extending long along one direction, for example, may have a shape extending long along the X-axis direction of FIG. 26.

선택적 실시예로서 복수의 제4 전극(421A, 422A, 423A)은 서로 이격된 채 길이를 갖고 나란하게 형성될 수 있다.As an optional embodiment, the plurality of fourth electrodes 421A, 422A, and 423A may be formed side by side and spaced apart from each other.

선택적 실시예로서 복수의 제4 전극(421A, 422A, 423A)은 각각 본체부, 제1 돌출부 및 제2 돌출부를 포함할 수 있고, 예를들면 전술한 제2 전극 세트(410B)의 구조를 그대로 적용할 수 있다.As an optional embodiment, the plurality of fourth electrodes 421A, 422A, and 423A may each include a main body, a first protrusion, and a second protrusion, and may, for example, maintain the structure of the above-described second electrode set 410B as is. It can be applied.

선택적 실시예로서 제5 전극 세트(430A)가 더 배치될 수 있다.As an optional embodiment, a fifth electrode set 430A may be further disposed.

제5 전극 세트(430A)는 제4 전극 세트(420B)과 이격되고 상기 제4 전극 세트(420B)과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제5 전극(431A, 432A, 433A, 434A)을 가질 수 있다.The fifth electrode set 430A is spaced apart from the fourth electrode set 420B, has an area overlapping with the fourth electrode set 420B, and includes a plurality of fifth electrodes 431A, 432A, 433A, and 434A arranged to be spaced apart from each other. ) can have.

도 31에 4개의 제5 전극이 도시되어 있으나, 본 발명은 이에 한정되지 않고 다양한 개수의 제5 전극을 포함할 수 있다.Although four fifth electrodes are shown in FIG. 31, the present invention is not limited thereto and may include various numbers of fifth electrodes.

제5 전극 세트(430A)는 상기 제4 전극 세트(420B)와 이격되고 상기 제4 전극 세트(420B)와 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제5 전극(431A, 432A, 433A)을 가질 수 있다.The fifth electrode set 430A is spaced apart from the fourth electrode set 420B, has an area overlapping with the fourth electrode set 420B, and includes a plurality of fifth electrodes 431A, 432A, and 433A arranged to be spaced apart from each other. You can have

제5 전극 세트(430A)는 제1 전극 세트(410A) 또는 제3 전극 세트(420A)와 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위 내로서 설명의 편의를 위하여 제5 전극 세트(430A)에 대한 더 구체적인 설명은 생략한다.The fifth electrode set 430A is the same as the first electrode set 410A or the third electrode set 420A, or is within a range that can be partially modified as needed, and for convenience of explanation, the fifth electrode set 430A is referred to as the fifth electrode set 430A. A more detailed explanation is omitted.

제3 활성층(430C)은 제5 전극 세트(430A)와 제4 전극 세트(420B)의 사이에 형성되고 자발 분극성 재료를 포함할 수 있다.The third active layer 430C is formed between the fifth electrode set 430A and the fourth electrode set 420B and may include a spontaneously polarizable material.

제3 활성층(430C)은 전술한 실시예들의 활성층과 같은 재료를 이용하여 형성할 수 있다.The third active layer 430C can be formed using the same material as the active layers of the above-described embodiments.

제3 활성층(430C)은 제1 활성층(410C) 또는 제2 활성층(420C)과 동일하거나 이를 필요에 따라 일부 변형할 수 있는 범위 내로서 설명의 편의를 위하여 제3 활성층(430C)에 대한 더 구체적인 설명은 생략한다.The third active layer 430C is the same as the first active layer 410C or the second active layer 420C or can be partially modified as needed. For convenience of explanation, more detailed information about the third active layer 430C is provided. The explanation is omitted.

제3 변동 저저항 영역(VL34A)은 제5 전극 세트(430A)를 통하여 상기 제3 활성층(430C)에 전기장을 인가하여 상기 제3 활성층(430C)에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함할 수 있다.The third variable low-resistance region VL34A corresponds to the boundary of the polarization region formed in the third active layer 430C by applying an electric field to the third active layer 430C through the fifth electrode set 430A and is another adjacent region. It may include areas with lower electrical resistance.

또한 선택적 실시예로서 제5 전극 세트(430A)의 복수의 제5 전극(431A, 432A, 433A)의 각각에 인가되는 전압 및 제4 전극 세트(420B)의 복수의 제4 전극(421B, 422B, 423B)의 각각에 인가되는 전압을 개별적으로 제어할 수 있고 이를 통하여 복수의 제5 전극(431A, 432A, 433A)과 복수의 제4 전극(421B, 422B, 423B)이 서로 교차하는 복수의 영역 중 하나 이상의 영역에 선택적으로 제3 변동 저저항 영역(VL34A)을 형성할 수 있다.Also, as an optional embodiment, the voltage applied to each of the plurality of fifth electrodes 431A, 432A, and 433A of the fifth electrode set 430A and the plurality of fourth electrodes 421B, 422B of the fourth electrode set 420B, The voltage applied to each of the 423B) can be individually controlled, and through this, the plurality of fifth electrodes 431A, 432A, 433A and the plurality of fourth electrodes 421B, 422B, 423B are selected from among the plurality of areas where they intersect each other. A third variable low-resistance region (VL34A) may be selectively formed in one or more regions.

이러한 영역별로 선택적으로 형성된 하나 이상의 제3 변동 저저항 영역(VL34A)을 통하여 복수의 제5 전극(431A, 432A, 433A) 중 하나 이상과 복수의 제4 전극(421B, 422B, 423B) 중 하나 이상의 전극간 전류의 흐름이 형성될 수 있다.One or more of the plurality of fifth electrodes (431A, 432A, 433A) and one or more of the plurality of fourth electrodes (421B, 422B, 423B) through one or more third variable low-resistance regions (VL34A) selectively formed for each region. A flow of current between electrodes may be formed.

선택적 실시예로서 본 실시예의 전자 소자(400)는 제1 보호층(CPV1) 또는 제2 보호층(CPV2)를 포함할 수 있다.As an optional example, the electronic device 400 of this embodiment may include a first protective layer (CPV1) or a second protective layer (CPV2).

제1 보호층(CPV1)은 제1 전극 세트(410A)상에 형성될 수 있다. 예를들면 제1 보호층(CPV1)은 제1 전극 세트(410A)상에 형성될 수 있고, 선택적 실시예로서 제1 보호층(CPV1)은 제1 전극 세트(410A)를 덮도록 형성할 수 있다. The first protective layer (CPV1) may be formed on the first electrode set (410A). For example, the first protective layer (CPV1) may be formed on the first electrode set (410A), and as an optional embodiment, the first protective layer (CPV1) may be formed to cover the first electrode set (410A). there is.

제1 보호층(CPV1)은 제1 전극 세트(410A)를 보호할 수 있고, 이를 통하여 제1 전극 세트(410A)의 하부, 즉 제1 전극 세트(410A)로부터 순차적으로 배치되는 제1 활성층(410C), 제3 전극 세트(420A), 제2 활성층(420C), 제4 전극 세트(420B), 제3 활성층(430C) 및 제5 전극 세트(430A)을 보호를 용이하게 할 수 있다.The first protective layer (CPV1) can protect the first electrode set 410A, and through this, the first active layer ( 410C), the third electrode set 420A, the second active layer 420C, the fourth electrode set 420B, the third active layer 430C, and the fifth electrode set 430A can be easily protected.

또한 선택적 실시예로서 제1 보호층(CPV1)은 제1 활성층(410C)과 접하도록 형성될 수 있다. 이를 통하여 제1 활성층(410C)의 손상 및 이탈을 용이하게 감소하고 방지할 수 있다.Additionally, as an optional embodiment, the first protective layer (CPV1) may be formed to contact the first active layer (410C). Through this, damage and separation of the first active layer 410C can be easily reduced and prevented.

제1 보호층(CPV1)은 다양한 재료를 이용하여 형성할 수 있고, 예를들면 절연 재료를 이용하여 형성할 수 있다.The first protective layer (CPV1) can be formed using various materials, for example, an insulating material.

제2 보호층(CPV2)은 제5 전극 세트(430A)상에 형성될 수 있다. 예를들면 제2 보호층(CPV2)은 제5 전극 세트(430A)상에 형성될 수 있고, 선택적 실시예로서 제2 보호층(CPV2)은 제5 전극 세트(430A)를 덮도록 형성할 수 있다. The second protective layer (CPV2) may be formed on the fifth electrode set (430A). For example, the second protective layer (CPV2) may be formed on the fifth electrode set (430A), and as an optional embodiment, the second protective layer (CPV2) may be formed to cover the fifth electrode set (430A). there is.

제2 보호층(CPV2)은 제5 전극 세트(430A)를 보호할 수 있고, 이를 통하여 제5 전극 세트(430A)의 하부, 즉 제5 전극 세트(430A)로부터 순차적으로 배치되는 제3 활성층(430C), 제4 전극 세트(420B), 제2 활성층(420C), 제3 전극 세트(420A), 제1 활성층(410C) 및 제1 전극 세트(410A)의 보호를 용이하게 할 수 있다.The second protective layer (CPV2) can protect the fifth electrode set 430A, and through this, the third active layer ( 430C), the fourth electrode set 420B, the second active layer 420C, the third electrode set 420A, the first active layer 410C, and the first electrode set 410A can be easily protected.

또한 선택적 실시예로서 제2 보호층(CPV2)은 제3 활성층(430C)과 접하도록 형성될 수 있다. 이를 통하여 제3 활성층(430C)의 손상 및 이탈을 용이하게 감소하고 방지할 수 있다.Additionally, as an optional embodiment, the second protective layer (CPV2) may be formed to contact the third active layer (430C). Through this, damage and separation of the third active layer 430C can be easily reduced and prevented.

제2 보호층(CPV2)은 다양한 재료를 이용하여 형성할 수 있고, 예를들면 절연 재료를 이용하여 형성할 수 있다.The second protective layer (CPV2) can be formed using various materials, for example, an insulating material.

또한 선택적 실시예로서 전자 소자(400)는 제1 보호층(CPV1) 및 제2 보호층(CPV2)을 모두 포함할 수 있고, 이를 통하여 전자 소자(400)의 일측 및 이와 마주하는 타측의 보호를 용이하게 할 수 있다.Additionally, as an optional embodiment, the electronic device 400 may include both a first protective layer (CPV1) and a second protective layer (CPV2), through which one side of the electronic device 400 and the other side facing it are protected. It can be done easily.

제1 보호층(CPV1) 또는 제2 보호층(CPV2)은 후술할 실시예에도 선택적으로 적용할 수 있는 바, 후술하는 실시예들에서 이러한 설명은 생략한다.The first protective layer (CPV1) or the second protective layer (CPV2) can be selectively applied to embodiments to be described later, and therefore, such descriptions will be omitted in the embodiments to be described later.

본 실시예의 전자 소자는 제1 전극 세트의 복수의 제1 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제1 전극에 대응하도록 서로 이격된 복수의 제1 변동 저저항 영역을 형성할 수 있다.The electronic device of this embodiment can form variable low-resistance regions in the active layer by individually controlling the plurality of first electrodes of the first electrode set, for example, a plurality of variable low-resistance regions spaced apart from each other to correspond to the plurality of first electrodes. A first variable low-resistance region may be formed.

또한 본 실시예의 전자 소자는 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 변동 저저항 영역을 각각 형성할 수 있고, 예를들면 복수의 제3 전극에 대응하도록 서로 이격된 복수의 제2 변동 저저항 영역을 형성할 수 있다.In addition, the electronic device of this embodiment can form variable low-resistance regions in the active layer by individually controlling the plurality of third electrodes of the third electrode set, for example, a plurality of variable low-resistance regions spaced apart from each other to correspond to the plurality of third electrodes. A second variable low-resistance region may be formed.

또한, 이 때 제3 전극 세트의 복수의 제3 전극을 개별적으로 제어하여 활성층에 제2 변동 저저항 영역을 형성 시 제3 전극 세트의 일 방향 및 이와 다른 방향에 각각에 제2 변동 저저항 영역의 제1 영역 및 제2 영역을 형성할 수 있다. In addition, at this time, when forming a second variable low-resistance region in the active layer by individually controlling the plurality of third electrodes of the third electrode set, a second variable low-resistance region is formed in one direction and the other direction of the third electrode set. A first region and a second region may be formed.

예를들면 하나의 제3 전극을 통하여 전압을 활성층에 인가하여 하나의 제3 전극의 일 방향에 제2 변동 저저항 영역의 제1 영역 및 이와 다른 일 방향에 제2 변동 저저항 영역의 제2 영역을 형성할 수 있다.For example, a voltage is applied to the active layer through one third electrode, so that the first region of the second variable low-resistance region is in one direction of the one third electrode and the second region of the second variable low-resistance region is in the other direction. Areas can be formed.

이를 통하여 하나의 제3 전극의 서로 마주보는 측면의 각각에 하나씩 변동 저저항 영역을 형성할 수 있다.Through this, one variable low-resistance region can be formed on each opposing side of one third electrode.

이러한 제1 변동 저저항 영역은 제2 전극 세트의 제2 전극과 접할 수 있고 이를 통하여 제1 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.This first variable low-resistance region may be in contact with the second electrode of the second electrode set, and through this, current may flow between the first electrode and the second electrode.

또한 제2 변동 저저항 영역의 제1 영역은 제2 전극과 접할 수 있고 이를 통하여 제3 전극과 제2 전극의 사이에 전류의 흐름이 발생할 수 있다.Additionally, the first region of the second variable low-resistance region may be in contact with the second electrode, and through this, current may flow between the third electrode and the second electrode.

이와 함께 제2 변동 저저항 영역의 제2 영역은 제4 전극과 접할 수 있고 이를 통하여 제3 전극과 제4 전극의 사이에 전류의 흐름이 발생할 수 있다.At the same time, the second region of the second variable low-resistance region may be in contact with the fourth electrode, and through this, current may flow between the third electrode and the fourth electrode.

또한, 선택적 실시예로서 복수의 제5 전극을 갖는 제5 전극 세트를 더 포함할 수 있다.Additionally, as an optional embodiment, a fifth electrode set having a plurality of fifth electrodes may be further included.

이를 통하여 제3 변동 저저항 영역은 제4 전극과 접할 수 있고 이를 통하여 제5 전극과 제4 전극의 사이에 전류의 흐름이 발생할 수 있다.Through this, the third variable low-resistance region can come into contact with the fourth electrode, and through this, current flow can occur between the fifth electrode and the fourth electrode.

결과적으로 제1 전극 세트로부터 제3 전극 세트 사이에 전류의 흐름이 발생할 수 있고, 또한 제3 전극 세트로부터 제5 전극 세트 사이에 전류의 흐름이 발생할 수 있고, 나아가 필요한 경우 제1 전극 세트로부터 제5 전극 세트 사이에 전류의 흐름이 발생할 수 있다.As a result, a flow of current may occur between the first electrode set and the third electrode set, and also a flow of current may occur between the third electrode set and the fifth electrode set, and further, if necessary, a flow of current may occur between the first electrode set and the third electrode set. 5 Current flow can occur between sets of electrodes.

제1, 3 및 5 전극 세트의 복수의 전극의 개별적인 신호 제어 및 이를 통한 전류의 흐름과 이를 인식하는 것을 통하여 다양한 데이터의 입력 및 출력이 가능할 수 있다. Input and output of various data may be possible through individual signal control of the plurality of electrodes of the first, third, and fifth electrode sets and recognition of the flow of current through them.

또한, 제1 전극 세트와 제3 전극 세트 간의 전류의 흐름, 제3 전극 세트와 제5 전극 세트 간의 전류의 흐름을 다양한 형태로 제어할 수 있다.Additionally, the flow of current between the first electrode set and the third electrode set and the flow of current between the third electrode set and the fifth electrode set can be controlled in various ways.

이를 통하여 다양한 용도, 다양한 특성을 갖는 전자 소자를 구현할 수 있고, 예를들면 집적도가 높은 메모리를 구현할 수 있다.Through this, electronic devices with various uses and various characteristics can be implemented, for example, memories with high integration can be implemented.

또한, 서로 교차하는 전극 세트, 예를들면 제1 전극 세트의 복수의 전극을 통한 개별적 전압 제어 및 이와 함께 제2 전극 세트의 복수의 전극을 통한 개별적 제어를 할 수 있고, 이에 따라 제1 전극 세트의 복수의 전극과 제2 전극 세트의 복수의 전극이 서로 중첩되는 복수의 영역 중 하나 이상의 영역에 대응되는 활성층의 영역에 변동 저저항 영역을 형성할 수 있다.In addition, individual voltage control can be performed through a plurality of electrodes of the electrode sets that intersect each other, for example, a plurality of electrodes of the first electrode set, and individual control through a plurality of electrodes of the second electrode set, and thus, the first electrode set can be controlled individually. A variable low-resistance region may be formed in a region of the active layer corresponding to one or more regions among the plurality of regions where the plurality of electrodes and the plurality of electrodes of the second electrode set overlap each other.

이를 통하여 다양하고 복잡한 전기적 신호에 대한 제어를 용이하게 할 수 있고, 메모리 소자의 집적도를 향상할 수 있고, 정밀한 전기 소자 구현을 용이하게 할 수 있다.Through this, it is possible to facilitate the control of various and complex electrical signals, improve the integration of memory devices, and facilitate the implementation of precise electrical devices.

도 29는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.Figure 29 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(500)는 제1 전극 세트(510A), 제2 전극 세트(510B), 제3 전극 세트(520A), 제4 전극 세트(520B) 및 제5 전극 세트(530A)을 포함할 수 있다.The electronic device 500 of this embodiment includes a first electrode set 510A, a second electrode set 510B, a third electrode set 520A, a fourth electrode set 520B, and a fifth electrode set 530A. can do.

제1 전극 세트(510A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제1 전극(511A, 512A, 513A)을 포함할 수 있다. 복수의 제1 전극(511A, 512A, 513A)은 일 방향을 따라 연장되어 길이를 가질 수 있다. The first electrode set 510A may include a plurality of first electrodes 511A, 512A, and 513A that are spaced apart from each other and can be individually controlled. The plurality of first electrodes 511A, 512A, and 513A may extend in one direction and have a length.

제2 전극 세트(510B)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제2 전극(511B, 512B, 513B)을 포함할 수 있다. 복수의 제2 전극(511B, 512B, 513B)은 복수의 제1 전극(511A, 512A, 513A)과 교차하는 방향, 예를들면 직교하는 방향을 따라 연장되어 길이를 가질 수 있다.The second electrode set 510B may include a plurality of second electrodes 511B, 512B, and 513B that are spaced apart from each other and can be individually controlled. The plurality of second electrodes 511B, 512B, and 513B may have a length extending in a direction intersecting the plurality of first electrodes 511A, 512A, and 513A, for example, in a direction perpendicular to the plurality of first electrodes 511A, 512A, and 513A.

도시하지 않았으나 제1 전극 세트(510A)와 제2 전극 세트(510B)의 사이에는 활성층이 배치되고, 활성층의 영역 중 제1 전극 세트(510A)와 제2 전극 세트(510B)이 중첩되는 복수의 영역들에는 제1 전극 세트(510A)와 제2 전극 세트(510B)의 각각의 복수의 전극의 개별적 제어에 따라 선택적으로 변동 저저항 영역이 하나 이상 형성될 수 있고, 이를 통하여 전류의 흐름이 영역별로 형성될 수 있다.Although not shown, an active layer is disposed between the first electrode set 510A and the second electrode set 510B, and a plurality of overlapping areas of the active layer include the first electrode set 510A and the second electrode set 510B. In the regions, one or more variable low-resistance regions may be selectively formed according to individual control of each of the plurality of electrodes of the first electrode set 510A and the second electrode set 510B, and the flow of current through this region may be formed. A star can be formed.

제3 전극 세트(520A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제3 전극(521A, 522A, 523A)을 포함할 수 있다. 복수의 제3 전극(521A, 522A, 523A)은 일 방향을 따라 연장되어 길이를 가질 수 있다. 복수의 제3 전극(521A, 522A, 523A)은 복수의 제2 전극(511B, 512B, 513B)과 교차하는 방향, 예를들면 직교하는 방향을 따라 연장되어 길이를 가질 수 있다.The third electrode set 520A may include a plurality of third electrodes 521A, 522A, and 523A that are spaced apart from each other and can be individually controlled. The plurality of third electrodes 521A, 522A, and 523A may have a length extending along one direction. The plurality of third electrodes 521A, 522A, and 523A may have a length extending in a direction intersecting the plurality of second electrodes 511B, 512B, and 513B, for example, in a direction perpendicular to the plurality of second electrodes 511B, 512B, and 513B.

도시하지 않았으나 제3 전극 세트(520A)와 제2 전극 세트(510B)의 사이에는 활성층이 배치되고, 활성층의 영역 중 제3 전극 세트(520A)와 제2 전극 세트(510B)이 중첩되는 복수의 영역들에는 제3 전극 세트(520A)와 제2 전극 세트(510B)의 각각의 복수의 전극의 개별적 제어에 따라 선택적으로 변동 저저항 영역이 하나 이상 형성될 수 있고, 이를 통하여 전류의 흐름이 영역별로 형성될 수 있다.Although not shown, an active layer is disposed between the third electrode set 520A and the second electrode set 510B, and a plurality of overlapping areas of the active layer include the third electrode set 520A and the second electrode set 510B. In the regions, one or more variable low-resistance regions may be selectively formed according to individual control of each of the plurality of electrodes of the third electrode set 520A and the second electrode set 510B, and the flow of current through this region may be formed. A star can be formed.

제4 전극 세트(520B)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제4 전극(521B, 522B, 523B)을 포함할 수 있다. 복수의 제4 전극(521B, 522B, 523B)은 복수의 제3 전극(521A, 522A, 523A)과 교차하는 방향, 예를들면 직교하는 방향을 따라 연장되어 길이를 가질 수 있다.The fourth electrode set 520B may include a plurality of fourth electrodes 521B, 522B, and 523B that are spaced apart from each other and can be individually controlled. The plurality of fourth electrodes 521B, 522B, and 523B may have a length extending in a direction intersecting the plurality of third electrodes 521A, 522A, and 523A, for example, in a direction perpendicular to the plurality of third electrodes 521A, 522A, and 523A.

도시하지 않았으나 제3 전극 세트(520A)와 제4 전극 세트(520B)의 사이에는 활성층이 배치되고, 활성층의 영역 중 제3 전극 세트(520A)와 제4 전극 세트(520B)이 중첩되는 복수의 영역들에는 제3 전극 세트(520A)와 제4 전극 세트(520B)의 각각의 복수의 전극의 개별적 제어에 따라 선택적으로 변동 저저항 영역이 하나 이상 형성될 수 있고, 이를 통하여 전류의 흐름이 영역별로 형성될 수 있다.Although not shown, an active layer is disposed between the third electrode set 520A and the fourth electrode set 520B, and a plurality of overlapping areas of the active layer include the third electrode set 520A and the fourth electrode set 520B. In the regions, one or more variable low-resistance regions may be selectively formed according to individual control of each of the plurality of electrodes of the third electrode set 520A and the fourth electrode set 520B, and the flow of current through this region may be formed. A star can be formed.

제5 전극 세트(530A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제3 전극(531A, 532A, 533A)을 포함할 수 있다. 복수의 제5 전극(531A, 532A, 533A)은 일 방향을 따라 연장되어 길이를 가질 수 있다. 복수의 제5 전극(531A, 532A, 533A)은 복수의 제5 전극(531B, 532B, 533B)과 교차하는 방향, 예를들면 직교하는 방향을 따라 연장되어 길이를 가질 수 있다.The fifth electrode set 530A may include a plurality of third electrodes 531A, 532A, and 533A that are spaced apart from each other and can be individually controlled. The plurality of fifth electrodes 531A, 532A, and 533A may extend in one direction and have a length. The plurality of fifth electrodes 531A, 532A, and 533A may have a length extending in a direction intersecting the plurality of fifth electrodes 531B, 532B, and 533B, for example, in a direction perpendicular to the plurality of fifth electrodes 531B, 532B, and 533B.

도시하지 않았으나 제5 전극 세트(530A)와 제4 전극 세트(520B)의 사이에는 활성층이 배치되고, 활성층의 영역 중 제5 전극 세트(530A)와 제4 전극 세트(520B)이 중첩되는 복수의 영역들에는 제5 전극 세트(530A)와 제4 전극 세트(520B)의 각각의 복수의 전극의 개별적 제어에 따라 선택적으로 변동 저저항 영역이 하나 이상 형성될 수 있고, 이를 통하여 전류의 흐름이 영역별로 형성될 수 있다.Although not shown, an active layer is disposed between the fifth electrode set 530A and the fourth electrode set 520B, and a plurality of overlapping areas of the active layer include the fifth electrode set 530A and the fourth electrode set 520B. In the regions, one or more variable low-resistance regions may be selectively formed according to individual control of each of the plurality of electrodes of the fifth electrode set 530A and the fourth electrode set 520B, and the flow of current through this region may be formed. A star can be formed.

도 30은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.Figure 30 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(600)는 제1 전극 세트(610A), 제2 전극 세트(610B), 제3 전극 세트(620A), 제4 전극 세트(620B), 제5 전극 세트(630A), 제6 전극 세트(630B), 제7 전극 세트(640A), 제8 전극 세트(640B) 및 제9 전극 세트(650A)를 포함할 수 있다.The electronic device 600 of this embodiment includes a first electrode set 610A, a second electrode set 610B, a third electrode set 620A, a fourth electrode set 620B, a fifth electrode set 630A, and a third electrode set 620A. It may include a 6th electrode set 630B, a 7th electrode set 640A, an 8th electrode set 640B, and a 9th electrode set 650A.

제1 전극 세트(610A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제1 전극(611A, 612A, 613A, 614A, 615A)을 포함할 수 있다.The first electrode set 610A may include a plurality of first electrodes 611A, 612A, 613A, 614A, and 615A that are spaced apart from each other and can be individually controlled.

제2 전극 세트(610B)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제2 전극(611B, 612B, 613B, 614B, 615B)을 포함할 수 있다.The second electrode set 610B may include a plurality of second electrodes 611B, 612B, 613B, 614B, and 615B that are spaced apart from each other and can be individually controlled.

제3 전극 세트(620A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제3 전극(621A, 622A, 623A, 624A, 625A)을 포함할 수 있다.The third electrode set 620A may include a plurality of third electrodes 621A, 622A, 623A, 624A, and 625A that are spaced apart from each other and can be individually controlled.

제4 전극 세트(620B)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제4 전극(621B, 622B, 623B, 624B, 625B)을 포함할 수 있다. The fourth electrode set 620B may include a plurality of fourth electrodes 621B, 622B, 623B, 624B, and 625B that are spaced apart from each other and can be individually controlled.

제5 전극 세트(630A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제5 전극(631A, 632A, 633A, 634A, 635A)을 포함할 수 있다. The fifth electrode set 630A may include a plurality of fifth electrodes 631A, 632A, 633A, 634A, and 635A that are spaced apart from each other and can be individually controlled.

제6 전극 세트(630B)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제6 전극(631B, 632B, 633B, 634B, 635B)을 포함할 수 있다. The sixth electrode set 630B may include a plurality of sixth electrodes 631B, 632B, 633B, 634B, and 635B that are spaced apart from each other and can be individually controlled.

제7 전극 세트(640A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제7 전극(641A, 642A, 643A, 644A, 645A)을 포함할 수 있다.The seventh electrode set 640A may include a plurality of seventh electrodes 641A, 642A, 643A, 644A, and 645A that are spaced apart from each other and can be individually controlled.

제8 전극 세트(640B)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제8 전극(641B, 642B, 643B, 644B, 645B)을 포함할 수 있다.The eighth electrode set 640B may include a plurality of eighth electrodes 641B, 642B, 643B, 644B, and 645B that are spaced apart from each other and can be individually controlled.

제9 전극 세트(650A)는 서로 이격되고 개별적으로 제어될 수 있도록 형성된 복수의 제1 전극(611A, 612A, 613A, 614A, 615A)을 포함할 수 있다.The ninth electrode set 650A may include a plurality of first electrodes 611A, 612A, 613A, 614A, and 615A that are spaced apart from each other and can be individually controlled.

본 발명의 전극 세트들에 포함되고 서로 이격되도록 형성되어 개별적으로 제어되는 복수의 전극들의 개수는 다양하게 결정될 수 있다. 전술한 실시예들에서 복수의 전극은 3개 또는 5개로 설명하였으나 이는 예시적인 것으로서 제조하고자 하는 전기 소자, 구체적인 예로서 메모리 소자 등의 크기와 용도 등에 따라 다양한 개수의 전극을 포함하도록 전극 세트를 형성할 수 있다.The number of electrodes included in the electrode sets of the present invention and formed to be spaced apart from each other and individually controlled can be determined in various ways. In the above-described embodiments, the plurality of electrodes is described as 3 or 5, but this is an example and an electrode set is formed to include a various number of electrodes depending on the size and purpose of the electrical device to be manufactured, as a specific example, a memory device, etc. can do.

선택적 실시예로서 각 전극 세트에 포함된 복수의 전극의 개수가 서로 동일할 수 있고, 필요한 경우에 전극의 개수를 상이하도록 전극 세트를 형성할 수 있다.As an optional embodiment, the number of electrodes included in each electrode set may be the same, and if necessary, the electrode sets may be formed to have different numbers of electrodes.

또한 본 발명에 포함되는 전극 세트의 개수는 다양하게 결정될 수 있다. 전술한 실시예들에서 5개의 전극 세트 및 9개의 전극 세트로 설명하였으나 이는 예시적인 것으로서 제조하고자 하는 전기 소자, 구체적인 예로서 메모리 소자 등의 크기와 용도 등에 따라 다양한 개수의 전극을 포함하도록 전극 세트를 형성할 수 있다.Additionally, the number of electrode sets included in the present invention can be determined in various ways. In the above-described embodiments, 5 electrode sets and 9 electrode sets were described, but this is an example and the electrode sets are configured to include various numbers of electrodes depending on the size and purpose of the electrical device to be manufactured, as a specific example, a memory device, etc. can be formed.

전극 세트를 다양하게 함에 따라 도면을 기준으로 다양한 두께 또는 높이의 전자 소자를 구현할 수 있고, 이러한 두께 또는 높이 방향으로의 전류의 흐름을 정밀하게 제어하여 집적도를 높인 메모리 소자, 정밀한 신호 전달을 위한 소자 등 다양한 전자 소자를 용이하게 구현할 수 있다.By varying the electrode set, electronic devices of various thicknesses or heights can be implemented based on the drawing, memory devices with increased integration by precisely controlling the flow of current in the thickness or height direction, and devices for precise signal transmission. Various electronic devices such as these can be easily implemented.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiments shown in the drawings, but these are merely illustrative, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached patent claims.

실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.Specific implementations described in the embodiments are examples and do not limit the scope of the embodiments in any way. Additionally, if there is no specific mention such as “essential,” “important,” etc., it may not be a necessary component for the application of the present invention.

실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of the embodiment (particularly in the claims), the use of the term “above” and similar referential terms may refer to both the singular and the plural. In addition, when a range is described in an example, the invention includes the application of individual values within the range (unless there is a statement to the contrary), and is the same as describing each individual value constituting the range in the detailed description. . Lastly, unless the order of the steps constituting the method according to the embodiment is clearly stated or there is no description to the contrary, the steps may be performed in an appropriate order. The embodiments are not necessarily limited by the order of description of the steps above. The use of any examples or illustrative terms (e.g., etc.) in the embodiments is merely for describing the embodiments in detail, and unless limited by the claims, the scope of the embodiments is not limited by the examples or illustrative terms. That is not the case. Additionally, those skilled in the art will recognize that various modifications, combinations and changes may be made depending on design conditions and factors within the scope of the appended claims or their equivalents.

100, 200, 400, 500, 600: 전자 소자
110, 230, 410C: 활성층
120: 인가 전극
VL, VL1, VL2, VL14A: 변동 저저항 영역
410A: 제1 전극 세트
410B: 제2 전극 세트
420A: 제3 전극 세트
100, 200, 400, 500, 600: Electronic devices
110, 230, 410C: active layer
120: applied electrode
VL, VL1, VL2, VL14A: Variable low-resistance region
410A: first electrode set
410B: Second electrode set
420A: Third electrode set

Claims (2)

서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트;
상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 복수의 제2 전극을 갖는 제2 전극 세트;
상기 제1 전극 세트와 상기 제2 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층;
상기 제1 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 제1 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제1 변동 저저항 영역;
상기 제2 전극 세트와 이격되고 상기 복수의 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트;
상기 제2 전극 세트와 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층; 및
상기 제3 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제2 활성층에 전기장을 인가하여 상기 제2 활성층에 형성된 분극 영역의 경계에 대응하고 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 제2 변동 저저항 영역을 포함하고,
상기 제2 전극 세트의 적어도 하나 이상의 제2 전극은 본체부, 상기 본체부로부터 상기 제1 전극을 향하도록 형성된 제1 돌출부 및 상기 본체부로부터 상기 제3 전극을 향하도록 형성된 제2 돌출부를 포함하는,
변동 저저항 영역 기반 전자 소자.
A first electrode set having a plurality of first electrodes arranged to be spaced apart from each other;
a second electrode set having a plurality of second electrodes spaced apart from the plurality of first electrodes and formed to include an area overlapping with the plurality of first electrodes;
a first active layer formed between the first electrode set and the second electrode set and comprising a spontaneously polarizable material;
One or more electrodes including a region corresponding to the boundary of a polarization region formed in the first active layer by applying an electric field to the first active layer through the first electrode set or the second electrode set and having a lower electrical resistance than other adjacent regions. 1 Variable low-resistance region;
a third electrode set spaced apart from the second electrode set and having a plurality of third electrodes arranged to be spaced apart from each other and having an area overlapping with the plurality of second electrodes;
a second active layer formed between the second electrode set and the third electrode set and including a spontaneously polarizable material; and
One or more electrodes including a region corresponding to the boundary of a polarization region formed in the second active layer by applying an electric field to the second active layer through the third electrode set or the second electrode set and having a lower electrical resistance than other adjacent regions. 2 Contains a variable low-resistance region,
At least one second electrode of the second electrode set includes a main body, a first protrusion formed from the main body towards the first electrode, and a second protrusion formed from the main body towards the third electrode. ,
Electronic devices based on variable low-resistance regions.
서로 이격되도록 배치된 복수의 제1 전극을 갖는 제1 전극 세트, 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 이격되고 상기 복수의 제1 전극과 중첩된 영역을 포함하도록 형성된 복수의 제2 전극을 갖는 제2 전극 세트, 상기 제1 전극 세트와 상기 제2 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제1 활성층, 상기 제2 전극 세트와 이격되고 상기 제2 전극과 중첩된 영역을 갖고 서로 이격되도록 배치된 복수의 제3 전극을 갖는 제3 전극 세트 및 상기 제2 전극세트와 상기 제3 전극 세트의 사이에 형성되고 자발 분극성 재료를 포함하는 제2 활성층을 포함하는 변동 저저항 영역 기반 전자 소자에 대하여,
상기 제1 전극 세트 또는 상기 제2 전극 세트를 통하여 상기 제1 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계; 및
상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 제1 변동 저저항 영역을 형성하는 단계를 형성하여 상기 제1 변동 저저항 영역을 통하여 상기 복수의 제1 전극 중 적어도 하나 및 상기 복수의 제2 전극 중 적어도 하나간의 전류의 흐름이 형성되도록 하는 단계를 포함하고,
포함하고,
상기 제2 전극 세트의 적어도 하나 이상의 제2 전극은 본체부, 상기 본체부로부터 상기 제1 전극을 향하도록 형성된 제1 돌출부 및 상기 본체부로부터 상기 제3 전극을 향하도록 형성된 제2 돌출부를 포함하는,
변동 저저항 영역 기반 전자 소자 제어 방법.
A first electrode set having a plurality of first electrodes arranged to be spaced apart from each other, a plurality of spaced apart from the plurality of first electrodes and formed to include a region spaced apart from the plurality of first electrodes and overlapping with the plurality of first electrodes. a second electrode set having a second electrode, a first active layer formed between the first electrode set and the second electrode set and comprising a spontaneously polarizable material, spaced apart from the second electrode set and the second electrode a third electrode set having a plurality of third electrodes with overlapping regions and arranged to be spaced apart from each other, and a second active layer formed between the second electrode set and the third electrode set and comprising a spontaneously polarizable material. Regarding electronic devices based on variable low-resistance regions including,
forming a polarization region of the active layer by applying an electric field to the first active layer through the first electrode set or the second electrode set; and
Forming a first variable low-resistance region including a region with lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region, and forming at least one of the plurality of first electrodes through the first variable low-resistance region. A step of forming a current flow between one electrode and at least one of the plurality of second electrodes,
Contains,
At least one second electrode of the second electrode set includes a main body, a first protrusion formed from the main body towards the first electrode, and a second protrusion formed from the main body towards the third electrode. ,
Electronic device control method based on variable low-resistance region.
KR1020210052638A 2019-08-14 2021-04-22 Variable low resistance area based electronic device and controlling thereof KR102642566B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210052638A KR102642566B1 (en) 2019-08-14 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190099832A KR102246249B1 (en) 2019-08-14 2019-08-14 Variable low resistance area based electronic device and controlling thereof
KR1020210052638A KR102642566B1 (en) 2019-08-14 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190099832A Division KR102246249B1 (en) 2019-08-14 2019-08-14 Variable low resistance area based electronic device and controlling thereof

Publications (2)

Publication Number Publication Date
KR20210049744A KR20210049744A (en) 2021-05-06
KR102642566B1 true KR102642566B1 (en) 2024-03-04

Family

ID=90297605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210052638A KR102642566B1 (en) 2019-08-14 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Country Status (1)

Country Link
KR (1) KR102642566B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309860A1 (en) 2010-03-10 2011-12-22 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same as an exclusive-or (xor) circuit
KR102007391B1 (en) 2018-11-02 2019-08-06 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof
KR102246249B1 (en) * 2019-08-14 2021-04-30 브이메모리 주식회사 Variable low resistance area based electronic device and controlling thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304880B2 (en) * 2003-05-08 2007-12-04 Matsushita Electric Industrial Co., Ltd. Electric switch and memory device using the same
KR101102548B1 (en) * 2010-04-30 2012-01-04 한양대학교 산학협력단 Non volatile memory device and method for manufacturing the same
US9543500B2 (en) * 2010-10-13 2017-01-10 National Institute For Materials Science Ferroelectric thin film having superlattice structure, manufacturing method thereof, ferroelectric element, and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309860A1 (en) 2010-03-10 2011-12-22 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same as an exclusive-or (xor) circuit
KR102007391B1 (en) 2018-11-02 2019-08-06 브이메모리 주식회사 Variable low resistance line non-volatile memory device and operating method thereof
KR102246249B1 (en) * 2019-08-14 2021-04-30 브이메모리 주식회사 Variable low resistance area based electronic device and controlling thereof

Also Published As

Publication number Publication date
KR20210049744A (en) 2021-05-06

Similar Documents

Publication Publication Date Title
US11527715B2 (en) Method for controlling current path by using electric field, and electronic element
KR102246249B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102642566B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102652757B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102246248B1 (en) Variable low resistance area based electronic device and controlling thereof
CN112640289B (en) Current path range control method using electric field and electronic circuit
KR102642562B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102606509B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102629599B1 (en) Variable low resistance area based memory device and controlling thereof
KR102623526B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102656291B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102230796B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246246B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246247B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102280823B1 (en) Variable low resistance area based memory device and controlling thereof
KR102643887B1 (en) Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same
KR102585903B1 (en) Electric circuit using variable low resistance area and controlling thereof
KR102304219B1 (en) Controlling method for electric current path using electric field and electric device
KR102599623B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102599612B1 (en) Controlling method for electric current path using electric field and electric device
KR102302898B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102051042B1 (en) Electric circuit using variable low resistance area and controlling thereof
KR102059485B1 (en) Variable low resistance area based memory device and controlling thereof
KR20210031438A (en) Variable low resistance area based memory device and controlling thereof
KR20200106015A (en) Controlling method for electric current path using electric field and electric circuit

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant