KR20210014095A - 클록 및 전압들의 자율 보안 및 기능 안전을 위한 장치 - Google Patents
클록 및 전압들의 자율 보안 및 기능 안전을 위한 장치 Download PDFInfo
- Publication number
- KR20210014095A KR20210014095A KR1020207027840A KR20207027840A KR20210014095A KR 20210014095 A KR20210014095 A KR 20210014095A KR 1020207027840 A KR1020207027840 A KR 1020207027840A KR 20207027840 A KR20207027840 A KR 20207027840A KR 20210014095 A KR20210014095 A KR 20210014095A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- counter
- output
- multiplexer
- frequency
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000012360 testing method Methods 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000000872 buffer Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000032683 aging Effects 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003679 aging effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Power Sources (AREA)
- Electric Clocks (AREA)
Abstract
클록 및 전압들의 자율 보안 및 기능 안전(functional safety)(FUSA)을 위한 장치가 제공된다. 장치는 다이 외부의 제1 클록을 수신하기 위해 핀에 통신 가능하게 커플링되는 제1 입력, 및 분배기의 출력에 커플링되는 제2 입력을 갖는 멀티플렉서; 제2 클록을 제공하기 위한 발진기; 및 발진기 및 멀티플렉서의 출력에 커플링되는 카운터 - 카운터는 제2 클록과 함께 동작하고, 제1 클록의 주파수를 결정함 - 를 포함할 수 있다. 장치는 FUSA에 대한 전압(들)을 모니터링하기 위한 전압 모니터 회로부, FUSA에 대한 기준 생성기, FUSA에 대한 듀티 사이클 모니터, FUSA에 대한 주파수 저하 모니터, 및 FUSA에 대한 위상 오차 저하 모니터를 추가로 포함할 수 있다.
Description
본 출원은 2018년 6월 27일자로 출원되고 발명의 명칭이 "APPARATUS FOR AUTONOMOUS SECURITY AND FUNCTIONAL SAFETY OF CLOCK AND VOLTAGES"인 미국 특허 출원 번호 제16/020,918호의 우선권을 주장하며, 이는 전체적으로 참조로 포함된다.
컴퓨팅 디바이스들(예를 들어, 랩톱, 태블릿, 스마트폰, 컴퓨터들, 서버들, 사물 인터넷(internet-of-things) 등)이 사용자들의 일상적인 구조가 됨에 따라, 하드웨어 및 소프트웨어의 보안이 가장 중요해지고 있다. 프로세서의 물리적 핀들 상의 신호들이 프로세서로 하여금 의도하지 않은 기능을 수행하게 하도록 조작될 수 있다. 예를 들어, 프로세서의 내부 사용을 위해 비-휘발성 메모리에 저장된 데이터가 프로세서의 핀들 상의 상이한 신호들을 사용하여 허가받지 않은 사용자들에 의해 리트리브될 수 있다. 마찬가지로, 프로세서 상에서 실행되는 소프트웨어가 프로세서의 하드웨어로 하여금 허가받지 않은 기능들을 수행하게 할 수 있다(예를 들어, 위상 고정 루프(phase locked loop)의 분배기 비율을 낮출 수 있다). 컴퓨팅 디바이스들로부터 소프트웨어 바이러스들을 완화시키고/시키거나 제거하기 위해 많은 노력들을 기울였지만, 하드웨어는 대부분 정교한 해커에게 보호되지 않은 상태로 남아 있다.
본 개시내용의 실시예들은 아래에 주어진 상세한 설명 및 본 개시내용의 다양한 실시예들의 첨부 도면들로부터 보다 완전히 이해될 것이지만, 본 개시내용을 특정 실시예들로 제한하는 것으로 취해져서는 안되며, 이는 단지 설명 및 이해를 위해서만 취해져야 한다.
도 1은 본 개시내용의 일부 실시예들에 따라 프로세서에 기능 안전(functional safety)(FUSA)을 제공하기 위한 클록 및 전압 모니터들의 하이 레벨 아키텍처를 예시한다.
도 2는 일부 실시예들에 따른 하이 레벨 아키텍처의 타이밍 다이어그램을 도시하는 플롯을 예시한다.
도 3은 일부 실시예들에 따라 FUSA에 대한 클록의 주파수를 모니터링하기 위한 좁은 범위의 단일 주파수 발진기를 예시한다.
도 4는 일부 실시예들에 따라 FUSA에 대한 전압을 모니터링하기 위한 전압 모니터 회로부를 예시한다.
도 5는 일부 실시예들에 따른 FUSA에 대한 기준 생성기를 예시한다.
도 6은 일부 실시예들에 따라 FUSA를 모니터링하기 위해 하나 이상의 성능 모니터링 회로부에 커플링되는 클로킹 아키텍처를 예시한다.
도 7은 일부 실시예들에 따라 FUSA를 제공하기 위한 병렬 프리픽스 트리 아키텍처에 기초한 스케일러블 비교기를 예시한다.
도 8은 일부 실시예들에 따른 FUSA에 대한 듀티 사이클 모니터를 예시한다.
도 9a 및 도 9b는 일부 실시예들에 따라 각각 FUSA에 대한 주파수 저하 모니터, 및 노화 영향을 보여주는 플롯을 예시한다.
도 10a는 일부 실시예들에 따라 기준 클록을 피드백 클록과 비교하고, 위상 고정의 표시자들을 생성하기 위한 회로부를 예시한다.
도 10b는 일부 실시예들에 따라 FUSA 목적들을 위한 위상 오차(phase error) 저하를 결정하기 위한 로직을 예시한다.
도 11은 일부 실시예들에 따른 도 1의 아키텍처에 대한 전력-투입 검출기(power-up detector)를 예시한다.
도 12는 본 개시내용의 일부 실시예들에 따라 FUSA를 개선하기 위한 장치를 갖는 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC(System-on-Chip)를 예시한다.
도 1은 본 개시내용의 일부 실시예들에 따라 프로세서에 기능 안전(functional safety)(FUSA)을 제공하기 위한 클록 및 전압 모니터들의 하이 레벨 아키텍처를 예시한다.
도 2는 일부 실시예들에 따른 하이 레벨 아키텍처의 타이밍 다이어그램을 도시하는 플롯을 예시한다.
도 3은 일부 실시예들에 따라 FUSA에 대한 클록의 주파수를 모니터링하기 위한 좁은 범위의 단일 주파수 발진기를 예시한다.
도 4는 일부 실시예들에 따라 FUSA에 대한 전압을 모니터링하기 위한 전압 모니터 회로부를 예시한다.
도 5는 일부 실시예들에 따른 FUSA에 대한 기준 생성기를 예시한다.
도 6은 일부 실시예들에 따라 FUSA를 모니터링하기 위해 하나 이상의 성능 모니터링 회로부에 커플링되는 클로킹 아키텍처를 예시한다.
도 7은 일부 실시예들에 따라 FUSA를 제공하기 위한 병렬 프리픽스 트리 아키텍처에 기초한 스케일러블 비교기를 예시한다.
도 8은 일부 실시예들에 따른 FUSA에 대한 듀티 사이클 모니터를 예시한다.
도 9a 및 도 9b는 일부 실시예들에 따라 각각 FUSA에 대한 주파수 저하 모니터, 및 노화 영향을 보여주는 플롯을 예시한다.
도 10a는 일부 실시예들에 따라 기준 클록을 피드백 클록과 비교하고, 위상 고정의 표시자들을 생성하기 위한 회로부를 예시한다.
도 10b는 일부 실시예들에 따라 FUSA 목적들을 위한 위상 오차(phase error) 저하를 결정하기 위한 로직을 예시한다.
도 11은 일부 실시예들에 따른 도 1의 아키텍처에 대한 전력-투입 검출기(power-up detector)를 예시한다.
도 12는 본 개시내용의 일부 실시예들에 따라 FUSA를 개선하기 위한 장치를 갖는 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC(System-on-Chip)를 예시한다.
다양한 실시예들은 엄격한 보안 및 기능 안전(FUSA) 요구 사항들을 충족시키기 위해 관심 있는 모든 외부 및 내부 클록 주파수들을 지속적으로 정확하게 모니터링하기 위한 방법 및 장치를 설명한다. 일부 실시예들에서, FUSA를 위한 장치는 부트 또는 퓨즈 다운 로드들 전에 외부 전압 및 클로킹 파라미터들을 자율적으로 모니터링한다. 예를 들어, 다양한 회로들의 임의의 트리밍 또는 교정과는 별도로, 장치는 외부 전압 및 클로킹 파라미터들에 대한 임의의 예기치 않은 변경을 식별하고 플래깅하기 위해 외부 전압 및 클로킹 파라미터들을 모니터링한다. 일부 실시예들에서는, 하나의 통합 솔루션에서의 보안 및 기능 안전을 위해 결합된 전압/클록의 정확한 모니터들이 제공된다.
일부 실시예들은 관심 있는 클록 주파수들 및 전압들을 지속적으로 추적하고, 최소 및 최대 임계값들이 초과되는 경우 및 이들이 초과될 때, 하나 이상의 기능 및 보안 제어기에 오류들을 보고하는 모니터들을 제공한다. 이러한 임계값들은 제품별로 사전 프로그래밍될 수도 있고, 또는 나중 스테이지에서 프로그래밍 가능할 수도 있다. 일부 실시예들에서는, 외부 및/또는 내부 클록들을 정확하게 모니터링 및/또는 샘플링하기 위해 안정적인 클록을 전달하는 매우 좁은 주파수 범위 발진기(예를 들어, 인덕터-커패시터(LC) 고주파 탱크)가 제공된다. 일부 실시예들에서는, 외부 클록이 토글링되어 모니터들에 관여하는 때를 검출하는 토글 모니터가 제공된다. 일부 실시예들에서는, 전압 기준 생성기들(예를 들어, 밴드갭(BG) 회로부) 및 전압 조정기들(예를 들어, 낮은 드롭아웃 조정기)이 FUSA 모니터들에 의해 필요한 내부 전압들을 독립적으로 생성하기 위해 제공된다. 일부 실시예들에서, 전압 기준 생성기들 및 전압 조정기들은 넓은 입력 공급 전압 범위를 지원한다. 전력 공급 전압 및 기준 전압 생성을 가능하게 하는 빌트-인 전력-온 검출기(power-on detector)(POD)도 제공된다. 일부 실시예들에서, 전압 모니터는 전압을 지속적으로 추적하고, 설정된 임계값들로부터의 임의의 변화들을 보고한다. 하나의 이러한 실시예에서는, 보안을 위해, 퓨즈 다운 로드들 전에 하드웨어 디폴트들이 사용되며, 기능 안전을 위한 다양한 회로부들에 대한 트리밍 또는 교정 코드들이 트리밍 또는 교정 절차들을 활성화(enabling)하기 전에 적용될 수 있다.
일부 실시예들에서, 모니터들에 의해 발견되는 일부 또는 모든 이상들(예를 들어, 오버클로킹, 외부 기준 클록의 주파수 변경, 공급 전압 변경 등)은 다운스트림 회로들 및 로직의 회로 파라미터들을 재조정함으로써 완화될 수 있다. 예를 들어, 외부 클록의 주파수가 변경되는 경우, 대응하는 위상 고정 루프(phase locked loop)(PLL)가 올바른 클록을 생성하지 못할 수 있다. 이를 수정하기 위해, 외부 클록 주파수가 결정되고, PLL 출력 클록이 그 예상 주파수로 유지되도록 PLL 분배기 비율에 대해 적절한 변경이 이루어진다.
일부 실시예들에서는, 위상 고정 루프(PLL)들의 피드백 클록들을 모니터링하기 위한 장치가 제공된다. 일부 실시예들에서, 피드백 클록들은 모니터의 정확도를 증가시키기 위해 해당 클록들을 모니터링하기 전에 분배기에 의해 주파수 분할된다. 일부 실시예들은 PLL들에 대한 피드백 클록들을 모니터링하는 것을 참조하여 설명되지만, 알려진 기준 클록 주파수들에 의해 설정된 알려진 주파수들을 갖는 임의의 클록들이 모니터링될 수 있다. 일부 실시예들에서는, 고속 카운터들/로직의 복제를 피하면서 관심 있는 여러 클록들 중에서 어떤 클록들을 모니터링할지를 로테이션하는 FUSA 제어기가 제공된다. 일부 실시예들에서, 모니터들은 잠금 타이머를 지정한 후에 PLL 클록 분배기 비율들을 내부적으로 변경하기 위해 BIST(built-in self-test)를 갖는 HVM(high volume monitoring)에 사용된다. 예를 들어, 다양한 실시예들의 모니터들은 정확도를 위해 HDMI 300+ 주파수들을 테스트하는 데 사용되며, 이는 테스트 시간을 크게 감소시킨다.
다음의 설명에서, 본 개시내용의 실시예들의 보다 철저한 설명을 제공하기 위해 많은 세부 사항들이 논의된다. 그러나, 본 기술분야의 통상의 기술자에게는 본 개시내용의 실시예들이 이러한 특정 세부 사항들 없이 실시될 수 있다는 것이 명백할 것이다. 다른 예들에서는, 본 개시내용의 실시예들을 모호하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 디바이스들이 상세하기보다는 블록도 형태로 도시된다.
실시예들의 대응하는 도면들에서, 신호들은 선들로 표현된다는 점에 유의하도록 한다. 일부 선들은 더 많은 구성 신호 경로들을 나타내기 위해 더 두꺼울 수 있고/있거나, 주요 정보 흐름 방향을 나타내기 위해 하나 이상의 단부에 화살표들을 가질 수 있다. 이러한 표시들은 제한하려는 의도가 아니다. 오히려, 선들은 회로 또는 로직 유닛의 더 쉬운 이해를 용이하게 하기 위해 하나 이상의 예시적인 실시예와 관련하여 사용된다. 설계 요구들 또는 선호도들에 의해 지시된 임의의 표현된 신호는 실제로 어느 한 방향으로 이동할 수 있는 하나 이상의 신호를 포함할 수 있으며, 임의의 적절한 타입의 신호 체계로 구현될 수 있다.
명세서 전체 및 청구 범위에서, "연결되는(connected)"이라는 용어는 임의의 중간 디바이스없이 연결되는 사물들 간의 전기적, 기계적 또는 자기적 연결과 같은 직접 연결을 의미한다.
"커플링되는(coupled)"이라는 용어는 연결되는 사물들 간의 직접적 전기적, 기계적 또는 자기적 연결, 또는 하나 이상의 수동 또는 능동 중간 디바이스를 통한 간접적 연결과 같은 직접 또는 간접 연결을 의미한다.
여기서, "인접한(adjacent)"이라는 용어는 일반적으로 사물이 다른 사물 옆에 있거나(예를 들어, 바로 옆에 있거나 또는 그들 사이에 하나 이상의 사물을 두고 가까이 있음) 또는 이에 맞닿은(예를 들어, 그것과 접하는) 포지션을 지칭한다.
"회로(circuit)" 또는 "모듈(module)"이라는 용어는 원하는 기능을 제공하기 위해 서로 협력하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트를 지칭할 수 있다.
"신호(signal)"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호 또는 데이터/클록 신호를 지칭할 수 있다. 단수 표현("a", "an" 및 "the")의 의미는 복수의 참조들을 포함한다. "내에/에서(in)"의 의미는 "내에/에서(in)" 및 "상에(on)"를 포함한다.
"스케일링(scaling)"이라는 용어는 일반적으로 하나의 프로세스 기술로부터 다른 프로세스 기술로 설계(개략도 및 레이아웃)를 변환하고, 후속적으로 레이아웃 영역에서 축소되는 것을 지칭한다. "스케일링"이라는 용어는 일반적으로 동일한 기술 노드 내에서 레이아웃 및 디바이스들의 사이즈를 축소하는 것을 지칭하기도 한다. "스케일링"이라는 용어는 또한 다른 파라미터, 예를 들어, 전력 공급 레벨에 대한 신호 주파수의 조정(예를 들어, 속도 감소 또는 속도 증가 - 즉, 각각 다운 스케일링 또는 업 스케일링)을 지칭할 수 있다. "실질적으로(substantially)", "가까이(close)", "대략(approximately)", "가까이(near)" 및 "약(about)"이라는 용어들은 일반적으로 타겟 값의 +/- 10% 이내를 지칭한다.
공통 객체를 설명하기 위해 "제1", "제2" 및 "제3" 등의 서수 형용사들의 사용을 달리 명시하지 않는 한, 이는 단지 유사한 객체들의 상이한 예들이 참조되고 있음을 나타내며, 그렇게 설명된 객체들이 시간적으로, 공간적으로, 순위 방식으로 또는 임의의 다른 방식으로 주어진 시퀀스에 있어야 함을 암시하는 것으로 의도되지 않는다.
본 개시내용의 목적상, "A 및/또는 B" 및 "A 또는 B"라는 문구들은 (A), (B) 또는 (A 및 B)를 의미한다. 본 개시내용의 목적상, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C) 또는 (A, B 및 C)를 의미한다.
상세한 설명 및 청구 범위에서 "왼쪽(left)", "오른쪽(right)", "앞(front)", "뒤(back)", "상부(top)", "하부(bottom)", "위(over)", "아래(under)" 등의 용어들이 있는 경우, 이들은 설명 목적으로 사용되며, 영구적인 상대 포지션들을 설명하는 데 반드시 필요한 것은 아니다.
임의의 다른 도면의 엘리먼트들과 동일한 참조 번호들(또는 명칭들)을 갖는 도면들의 해당 엘리먼트들은 설명된 것과 유사한 임의의 방식으로 동작하거나 기능할 수 있지만, 이에 제한되지 않는다는 점이 지적된다.
실시예들의 목적상, 본 명세서에 설명된 다양한 회로들 및 로직 블록들의 트랜지스터들은 금속 산화물 반도체(metal oxide semiconductor)(MOS) 트랜지스터들 또는 그 파생물들이며, 여기서 MOS 트랜지스터들은 드레인, 소스, 게이트 및 벌크 단자들을 포함한다. 트랜지스터들 및/또는 MOS 트랜지스터 파생물들은 또한 트라이-게이트(Tri-Gate) 및 FinFET 트랜지스터들, 게이트 올 어라운드 원통형 트랜지스터(Gate All Around Cylindrical Transistor)들, 터널링 FET(Tunneling FET)(TFET), 정사각형 와이어(Square Wire), 또는 직사각형 리본 트랜지스터들, 강유전성 FET(ferroelectric FET)(FeFET)들, 또는 탄소 나노 튜브들 또는 스핀트로닉 디바이스들과 같은 트랜지스터 기능을 구현하는 다른 디바이스들도 포함한다. MOSFET 대칭 소스 및 드레인 단자들은 동일한 단자들이며, 본 명세서에서 상호 교환적으로 사용된다. 반면에, TFET 디바이스는 비대칭 소스 및 드레인 단자들을 갖는다. 본 기술분야의 통상의 기술자는 다른 트랜지스터들, 예를 들어, 바이-폴라 접합 트랜지스터들(BJT PNP/NPN), BiCMOS, CMOS 등이 본 개시내용의 범위를 벗어나지 않고 사용될 수 있다는 것을 이해할 것이다.
도 1은 본 개시내용의 일부 실시예들에 따라 프로세서에 기능 안전(FUSA)을 제공하기 위한 클록 및 전압 모니터들의 하이 레벨 아키텍처(100)를 예시한다. 일부 실시예들에서, FUSA에 대한 아키텍처(100)는 박스 101로 함께 묶인 밴드갭(BG) 회로, 낮은 드롭아웃(low dropout)(LDO) 조정기, 전력-온 검출기(power-on detector)(POD) 및 전압 모니터(voltage monitor)(VM); 발진기(예를 들어, LC-탱크 발진기)(102); 복수의 카운터들 및 비교기들(1031-n)(여기서, 'n'은 1보다 큰 정수임); 토글 검출기(104); 분배기(105), 멀티플렉서(106), 제어기(107), 멀티플렉서(108) 및 분배기(109)를 포함한다. 일부 실시예들에서는, 토글 검출기(104), 제어기(107) 및 FUSA를 제공하는 프로세스를 제어하는 다른 회로부들이 FUSA 제어기의 일부이다.
일부 실시예들에서, 블록 101의 POD는 VccIn 전력 공급 레일 상의 전압(예를 들어, 1.2V 내지 2V)을 검출하고, 전압을 최소(Min) 임계값 및 최대(Max) 임계값과 비교한다. POD의 하나의 가능한 구현은 도 11을 참조하여 예시된다. 도 1을 다시 참조하면, 일부 실시예들에서, 블록 101의 밴드갭(BG) 회로는 하나 이상의 전압 모니터 및 LDO에 대한 기준 전압으로서 사용되는 기준 전압을 생성한다. 일부 실시예들에서, 전압 모니터(들)는 VccIn의 전압을 지속적으로 추적하고, 설정된 임계값들로부터의 임의의 변화들을 보고한다. 보안을 위해, 퓨즈 다운 로드들 전에 임계값들에 대한 하드웨어 디폴트들이 사용된다. 일부 실시예들에서는, 기능 안전을 위한 트리밍 코드들(trim) 또는 교정 코드들이 활성화 전에 BG 회로에 적용될 수 있다. 일부 실시예들에서, 블록 101의 전압 모니터(VM)들은 공급 전압 VccIn을 알려진 최소(min) 및 최대(max) 임계값들과 비교한다. 만약 VccIn 전압 레벨이 min/max 임계값들을 벗어나는 경우, 오류 신호가 생성된다(예를 들어, Error_0이 어서트(assert)된다). 전압 조정기와 함께 BG 회로를 사용하는 한 가지 가능한 아키텍처가 도 5를 참조하여 설명된다.
다시 도 1을 참조하면, 일부 실시예들에서, 좁은 범위 발진기(102)는 아키텍처(100)의 다양한 로직들에 발진 클록 OSC_Clk를 제공하는 데 사용된다. 예를 들어, 발진 클록 OSC_Clk는 특정(또는 프로그래밍 가능) 시간 윈도우 내에서 보이는 에지들을 카운트하기 위해 카운터들 및/또는 비교기들(1031-n)에 제공된다. 일부 실시예들에서, 좁은 범위 발진기(102)는 함께, 예를 들어, +/- 400MHz 미만의 전체 범위를 갖는 디폴트 중간-조대 대역(default mid-coarse band) 및 미세 코드들을 갖는 LC-탱크를 포함한다. LC-탱크의 한 가지 가능한 아키텍처가 도 3을 참조하여 예시된다.
다시 도 1을 참조하면, 일부 실시예들에서, 카운터들(1031-n)은 특정 수의 사이클의 입력 클록에 의해 결정되는 시간 윈도우 동안 입력 클록 OSC_Clk를 샘플링하는 데 사용된다(예를 들어, XTAL의 버전, 선택된 피드백 클록 FB_Clk). 카운터들의 1차 정확도는 샘플링된 클록의 공칭 주파수 및 플립-플롭들의 메타 안정성에 의해 설정되며, LC-탱크 주파수 OSC_Clk의 변화에 약하게 민감하다.
일부 실시예들에서, 토글 검출기(또는 모니터)(104)는 외부 클록 XTAL이 토글링된 후, XTAL 또는 다른 기준 모니터들에 자율적으로 관여하는 때를 검출한다. 예를 들어, 토글 검출기(104)는 XTAL 클록에 대해 천이(예를 들어, 로우-하이 또는 하이-로우)가 관찰되는 때를 식별하는 에지 검출 회로를 포함한다. XTAL 클록은, 예를 들어, 크리스탈에 의해 생성된 오프-다이 클록일 수 있다.
다양한 실시예들에서, 토글 검출기(104)는 다이 상에 있고, 외부 클록 XTAL을 수신하는 핀에 통신 가능하게 커플링된다. 일부 실시예들에서, 토글 검출기(104)가 XTAL 클록의 천이를 식별할 때, 이것은 인에이블 신호 EN_XTAL을 생성한다. 인에이블 신호 EN_XTAL은 카운터들 및 비교기들을 활성화하는 데 사용되어, XTAL의 주파수를 카운트하고 카운트된 주파수를 최소(min) 및/또는 최대(max) 임계 주파수 숫자와 비교하기 시작한다. 각각의 카운터 및 비교기 블록(1031-n)으로부터의 출력은 카운트 값(예를 들어, 블록 1031으로부터의 Count_1) 및 주파수 카운트 값이 최소 또는 최대 예상 카운트 값들의 범위들을 벗어났음을 나타내는 오류 표시자(예를 들어, 블록 1031으로부터의 Error_1)이다. 여기서, 보안을 위해, FUSA에 고정 XTAL/기준들이 사용된다. 예를 들어, 다수의 XTAL/기준 주파수들이 지원되는 경우, min/max 임계값들을 사전 정의하기 위해 스트랩들 또는 퓨즈들이 사용될 수 있다.
카운터(1031-n)의 정확도를 증가시키기 위해, 입력 클록은 주파수 분할된다. 일부 실시예들에서는, 분배기(105)가 XTAL 클록의 주파수를 분할하기 위해 사용된다. 그 후, 분할된 주파수는 카운터(1031)에 대해 (선택 신호 Sel1에 따라) XTAL 클록 또는 분할된 XTAL 클록 중 하나를 제공하는 멀티플렉서(Mux.)(106)에 제공된다. 일부 실시예들에서는, 제어기(도시 생략)가 Sel1 신호를 제공한다. 이 제어기는 FUSA 제어기라고도 한다. Mux(106)는 XTAL의 주파수를 직접 또는 분할된 형태로 카운트할 수 있는 유연성을 허용한다.
일부 실시예들에서, 카운터들 중 하나(예를 들어, 103n)는 여러 PLL 피드백 클록들 PLL_FB1 내지 PLL_FBn 중 하나의 것의 주파수를 카운트한다. PLL 피드백 클록들 PLL_FB1 내지 PLL_FBn은 알려진 또는 그들 각각의 분배기 비율들로부터 파생된 고정된 주파수들을 갖는다. XTAL 클록의 경우와 같이, 멀티플렉서(108) 및 분배기(109)는 피드백 클록들 중 하나를 선택하고, 더 정확하게 카운트하기 위해 카운터(103n)에 대한 FB_Clk를 생성하도록 그 주파수를 분할하기 위해 제공된다. 일반적으로, 분배기 비율이 높을수록, 클록 모니터 정확도가 향상된다. 일부 실시예들에서는, 제어기(107)(예를 들어, FUSA 제어기의 일부)가 제공되며, 이것은 주파수 천이들 동안 에러들을 마스킹하기 위해 각각의 클록 및 상태 천이에 대한 지식을 이용하여 PLL_FB1 내지 PLL_FBn 중 어떤 클록을 순차적으로 모니터링할지를 로테이션할 수 있다. 이 클록 로테이션 솔루션은 PLL들의 피드백 클록들이 PLL 분배기 비율에 관계없이 일정한 주파수를 갖는다고 하면 실제 분배기 비율을 알 필요가 없을 수 있다. 카운터(103n)는, FB_Clk가 카운트하는 데 이용 가능할 때, ENn에 의해 활성화된다. 다양한 실시예들에서, 이 인에이블 신호 ENn은, 제어기(107)가 토글링하는 FB_Clk 또는 클록들(PLL_FB1 내지 PLL_FBn) 중 하나, 일부 또는 전부의 토글링을 검출할 때, 제어기(107)에 의해 어서트된다.
도 2는 일부 실시예들에 따른 하이 레벨 아키텍처의 타이밍 다이어그램을 도시하는 플롯(200)을 예시한다. 플롯(200)은 아키텍처(100)의 동작을 보여주는 예들로서 XTAL, OSC_Clk, EN 및 Count_1의 네 가지 파형을 도시한다. 토글 검출기(104)가 XTAL 클록의 천이를 검출할 때, 인에이블 신호 EN이 어서트된다. EN이 어서트되면, 카운터(1031)는 그것의 두 상승 에지 사이의 OSC_Clk의 에지들의 주파수를 카운트하기 시작한다. 카운터의 값은 멀티비트 코드인 Count_1로 표시된다.
도 3은 일부 실시예들에 따라 FUSA에 대한 클록의 주파수를 모니터링하기 위한 좁은 범위의 단일 주파수 발진기(300)(LC-탱크 발진기라고도 함)를 예시한다. LC-탱크 발진기(300)는 커패시터 뱅크들(301 및 302)에 직렬로 및 병렬로 함께 커플링되는 인덕터들(L1 및 L2)을 포함한다. 일부 실시예들에서, 커패시터 뱅크(301)는 이진 가중된 커패시터들을 포함하는 조대 뱅크(coarse bank)이다. 일부 실시예들에서, 커패시터 뱅크(302)는 온도계 가중된 커패시터들을 포함하는 미세 뱅크(fine bank)이다. 여기서, 조대 뱅크는 각각의 커패시터가 커패시턴스 네트워크에 추가될 때 미세 뱅크로부터의 커패시터가 커패시턴스 네트워크에 추가될 때보다 훨씬 더 많은 양만큼 커패시턴스를 증가시키는 커패시터들의 그룹을 지칭한다.
일부 실시예들에서, n-형 트랜지스터들 MN0 및 MN1은 교차-커플링되고, 또한 인덕터들(L1 및 L2) 및 커패시터 뱅크들(301 및 302)에 커플링되어, 발진을 유발하고 또한 발진 주파수를 제어하게 한다. 다양한 실시예들에서, 발진 진폭은 트랜지스터들 MN0 및 MN1의 소스에 대해 저항들 R[0] 내지 R[n]을 더한/뺀 Ivco[0] 내지 Ivco[n]에 의해 제어되는 스위치들에 의해 튜닝될 수 있다. 따라서, LC-탱크 발진기의 바이어스 전류가 수정된다. 일부 실시예들에서, LC-탱크 발진기(300)의 출력 Vcoout는 포스트 VCO(전압 제어형 발진기) 버퍼(post VCO(voltage controlled oscillator) buffer)(PVB)(303)에 의해 버퍼링된다. LC-탱크 발진기(300)의 균형을 맞추기 위해, 복제 또는 더미 PVB(304)도 Vcoout 클록에 대해 동일한 상승 및 하강 시간들을 제공하기 위해 인덕터 L1에 커플링된다. 다양한 실시예들에서, Vcoout(예를 들어, OSC_Clk)는 외부 및/또는 내부 클록들을 정확하게 모니터링하거나 샘플링하는 데 사용되는 안정적인 클록이다.
도 4는 일부 실시예들에 따라 FUSA에 대한 전압을 모니터링하기 위한 전압 모니터(VM) 회로부(400)를 예시한다. 일부 실시예들에서, VM 회로부(400)은 제1 비교기(401) 및 제2 비교기(402)를 포함한다. 일부 실시예들에서, 제1 비교기(401) 및 제2 비교기(402)로부터의 출력 VmaxCmpOut 및 VminCmpOut은 각각 스티키(sticky) 출력들이다. 예를 들어, 노드들 상의 신호들 VmaxCmpOut 및 VminCmpOut이 변경될 때, 해당 신호들은 래치되고 해당 로직 상태들을 유지한다. 일부 실시예들에서, 제1 비교기(401) 및 제2 비교기(402)는 클록 비교기들이다. 제1 비교기(401) 및 제2 비교기(402)를 구현하기 위해 임의의 적절한 클록 비교기가 사용될 수 있다.
다양한 실시예들에서, 비교기들(401/402)에 대한 전력 공급 VccRef는 도 5를 참조하여 논의되는 낮은 드롭아웃(LDO) 조정기 회로부에 의해 제공된다. 다시 도 4를 참조하면, 여기서, 제1 비교기(401)는 전력 공급 VccX의 분할된 버전 Vp를 높은 또는 최대 임계값 Vmax_thresh과 비교한다. 제2 비교기(402)는 전력 공급 VccX의 분할된 버전 Vp를 낮은 또는 최소 임계값 Vmin_thresh와 비교한다. 이와 같이, 제1 비교기(401)는 높은 임계값을 참조하여 VccX를 모니터링하고, 제2 비교기(402)는 낮은 임계값을 참조하여 VccX를 모니터링한다. 일부 실시예들에서, 전력 공급 VccX의 분할된 버전 Vp는 저항성 디바이스들 RCM1 및 RCM2를 포함하는 저항성 래더 또는 전압 분배기에 의해 생성된다. 일부 실시예들에서, 저항성 디바이스들 RCM1 및 RCM2는 조정 가능한 저항들을 갖는다.
일부 실시예들에서, 최대 임계값 Vmax_thresh 및 최소 임계값 Vmin_thresh는 저항성 분배기에 의해 생성된다. 이 예에서는, 최대 임계값 Vmax_thresh 및 최소 임계값 Vmin_thresh를 제공하기 위해 3개의 조정 가능한 저항성 디바이스들 RTH1 내지 RTH3의 스택이 사용된다. 저항성 디바이스들은 임의의 적절한 방식으로 구현될 수 있다. 예를 들어, 저항성 디바이스들은 개별 저항기들, 선형 영역에서 동작하는 트랜지스터들 등을 사용하여 구현될 수 있다. 이러한 저항성 디바이스들은 조정 가능한 저항들을 가질 수 있다. 프로세서는 VccX가 예상 임계값보다 높거나 낮은 때를 표시함으로써, 임의의 기능 안전 문제들을 검출하고, 이를 완화시키기 위한 단계들을 취할 수 있다.
도 5는 일부 실시예들에 따른 FUSA에 대한 기준 생성기 아키텍처(500)를 예시한다. 일부 실시예들에서, 제1 비교기(401) 및 제2 비교기(402)에 대한 기준 전압 공급 VccVref는 유한 상태 머신(finite state machine)(FSM)(501), BG 기준 생성기(502) 및 저전압 조정기(VR)(503)를 포함하는 아키텍처(500)에 의해 제공될 수 있다. 일부 실시예들에서는, BGref의 전압 값에 따라, FSM(501)이 예상 레벨까지 BGref의 레벨을 얻기 위해 BG 기준 생성기(502)의 하나 이상의 디바이스를 트리밍함으로써(예를 들어, 디바이스들의 전류/전압 구동 강도를 조정함으로써) BG 기준 생성기(502)를 교정한다. 일부 실시예들에서, VR(503)은 VccIn에 의해 전력이 공급되는 낮은 드롭아웃(LDO) 조정기이다. VR(503)을 구현하기 위해 임의의 적절한 LDO 조정기 설계가 사용될 수 있다. 일부 실시예들에서, VR(503)은 단위 이득 버퍼(unity gain buffer)일 수 있다. VR(503)을 구현하기 위해 임의의 적절한 단위 이득 버퍼 설계가 사용될 수 있다.
도 6은 일부 실시예들에 따라 FUSA를 모니터링하기 위해 하나 이상의 성능 모니터링 회로부에 커플링되는 클로킹 아키텍처(600)를 예시한다. 아키텍처(600)는 위상-주파수 검출기(phase-frequency detector)(PFD)(601), 차지 펌프(charge pump)(CP)(602), 루프 필터 또는 저역 통과 필터(low pass filter)(LPF)(603), 전압 제어형 발진기(VCO)(604), 포스트 VCO 버퍼(PVB)(605), 멀티플렉서(606), 분배기(607), 듀티 사이클 조정(duty cycle adjustment)(DCA) 회로부(608), 클록 분배 버퍼들(609), 듀티 사이클 상태 머신(610) 및 델타-시그마 변조기(delta-sigma modulator)(DSM)(611)를 포함한다. 일부 실시예들에서, 클로킹 아키텍처(600)의 다양한 회로부들은 도메인들(613, 614 및 615)에 의해 표시되는 상이한 공급들 상에서 동작한다. 일부 실시예들에서, VCO는 LDO(612)로부터 별도의 전력 공급을 수신한다. 일부 실시예들에서, 하나 이상의 CP(602), 루프 필터(603), VCO(604), PVB(605), 피드백 분배기(607) 및 클록 전파 경로를 따르는 다른 디바이스들/회로부들은 LDO(612)로부터 별도의 전력 공급을 수신한다. 클로킹 아키텍처는 XTAL 또는 XTAL 또는 그 파생물과 같은 기준 클록(RefClk)을 수신하고, 이 클록은 FBClk(예를 들어, PLL_FB1 내지 PLL_FBn 중 하나)를 포함하는 PFD(601)에 의해 수신된다. PFD(601)의 출력은 CP(602)가 제어 노드로 차지를 싱크 또는 소싱하도록 지시하는 업 및 다운(Dn) 신호들이다. 그 후, 제어 노드 상의 전압은 VCO(604)의 발진 주파수를 제어하는 Vcntl을 생성하기 위해 LPF(603)에 의해 필터링된다. VCO의 출력 Vclk는 605에 의해 버퍼링되고, DCA 회로부(608)에 제공된다. 일부 실시예들에서는, ClkGrid 또는 PLLClk 중 하나가 분배기(607)에 대한 입력을 위해 Mux(606)에 의해 클록으로서 선택된다. 일부 실시예들에서, 분배기(607)는 DSM(611)으로부터 정수 비율 또는 분수 분할 비율을 수신한다. 다양한 실시예들에서, 클로킹 아키텍처(600)의 기능 안전의 성능은 Up, Dn, ClkGrid의 듀티 사이클 등과 같은 신호들을 체크함으로써 모니터링된다. Up, Dn, ClkGrid의 듀티 사이클의 예상 특성들로부터 그들의 특성들의 변경은 클로킹 아키텍처(600)에 대한 기능적 안전 위험에 대한 통찰력을 제공할 수 있다. 여기서, 클로킹 아키텍처(600)는 위상 고정 루프이고, FUSA 모니터링에 대한 예시적인 아키텍처로서 도시된다. 그러나, FUSA 모니터링에 대한 기술들은 임의의 클로킹 아키텍처에 적용 가능할 수 있다.
도 7은 일부 실시예들에 따라 FUSA를 제공하기 위한 병렬 프리픽스 트리 아키텍처(700)에 기초한 스케일러블 비교기를 예시한다. 일부 실시예들에서, 제1 및 제2 비교기들(401/402)은 아키텍처(700)를 사용하여 구현된다. 일부 실시예들에서, 비교기 아키텍처(700)는 입력들 a[i] 및 b[i]를 비교하기 위한 NAND 게이트(701) 및 NOR 게이트(704), 및 그 뒤의 복소 로직(702) 및 AND 게이트(705), 복소 로직(703) 및 AND 게이트(706) 등을 포함하는 스테이지들을 포함하는 멀티비트 비교기 트리이다. 여기서는, 멀티비트 비교기 트리의 처음 몇개의 스테이지들이 도시되며, 그 제1 스테이지는 이진 단어 "a"의 단일 비트들이 "b"의 대응하는 비트들보다 큰지(G[i]) 또는 이와 동일한지(E[i])를 계산한다. 나머지 스테이지들은 유의성 [i,i-j]의 G 및 E 비트들을 [i-j-1,i-k]의 비트들과 대수적으로 결합하여 유의성 [i,i-k]를 생성한다. 이 fanin-2 도시는 예이며, 대안적인 비교 인코딩들(예를 들어, equal-to 대신 less-than)에서와 같이, fanin-3+의 트리들도 가능하다.
도 8은 일부 실시예들에 따른 FUSA에 대한 듀티 사이클 모니터(800)를 예시한다. 일부 실시예들에서, 듀티 사이클 모니터는 DCC(듀티 사이클 보정기(Duty Cycle Corrector))(610)로부터의 듀티 사이클 코드를 미리 결정된 코드(801)와 비교하는 비교기(802)(예를 들어, 아키텍처(700)에 기초함)를 포함한다. DCC는 일부 실시예들에 따라 클록 그리드의 듀티 사이클을 감지한다. 일부 실시예들에서, DCA 코드들은 DCD를 최소화하기 위해 DCC에 의해 업데이트된다. 그 후, 비교기(802)의 출력은 FUSA 제어기에 제공된다. FUSA 제어기는 듀티 사이클의 상태에 관한 보고서 또는 표시자를 제공하고, PLLClk의 듀티 사이클이 그것의 예상 범위를 벗어난 때를 표시할 수 있다. 예를 들어, 듀티 사이클 모니터(800)는 p-형 대 n-형 디바이스들의 비대칭 노화로 인한 듀티 사이클 왜곡(duty cycle distortion)(DCD)에 대한 통찰력을 제공할 수 있다. DCD는 위상 경로 타이밍 위반들 및 심지어 펄스 폭 증발을 일으킬 수 있다.
도 9a 및 도 9b는 일부 실시예들에 따라 각각 FUSA에 대한 주파수 저하 모니터(900), 및 노화 영향을 보여주는 플롯(920)을 예시한다. 일부 실시예들에서, 주파수 저하 모니터(900)는 VCO 입력 제어 전압 Vctrl을 디지털 표현 V1(예를 들어, 10비트 디지털 코드 V1[9:0])으로 변환하는 아날로그-디지털 변환기(analog-to-digital converter)(ADC)를 포함한다. 일부 실시예들에서, 디지털 코드의 Vctrl의 원래 값(
)은 메모리(902)에 저장된다. 이 원래 값은 제품/다이가 제조되고 처음 사용되었을 때 주어진 분배기 비율에 대한 Vctrl의 값이다. 그 후, 
에 대응하는 원래 값 V2가 V1(
에 대응함)과 비교되어, 노화가 PLL(613) 및 이에 따라 FUSA의 성능에 얼마나 영향을 미쳤는지를 결정한다. 동일한 타겟 주파수 Ftgt에 대해 제어 전압 Vctrl의 시프트 결정을 가능하게 하기 위해, 일부 실시예들에서는, VCfresh가 생성될 때 사용되는 분배기 비율이 비교기(902)의 출력이 FUSA 제어기에 제공되기 전에 타겟 주파수 분배기 비율과 비교된다. 예를 들어, 비교기(902)의 출력은 FUSA 제어기가 시간에 따른 Vcntl의 저하에 관해 통보받기 전에 XNOR 게이트(905)의 출력과 AND된다.
도 10a는 일부 실시예들에 따라 기준 클록을 피드백 클록과 비교하고, 위상 고정의 표시자들을 생성하기 위한 회로부(1000)을 예시한다. 일부 실시예들에서, 회로부(1000)은 도시된 바와 같이 함께 커플링되는 XOR 게이트(1001), 그 뒤의 지연 버퍼들(1002), 멀티플렉서들(1003 및 1004), 및 AND 게이트들(1005 및 1006)의 체인을 포함한다. XOR 게이트(1001)에 대한 입력들은 기준 클록(clkref) 및 피드백 클록(clkfb)이다. 이들 클록들은 비교되고, 비교(예를 들어, XOR 게이트(1001))의 출력이 펄스들 RawUnlock 및 FusaUnlock으로 변환된다. 여기서, RawUnlock 및 FusaUnlock은 clkref 및 clkfb의 위상들에서의 분리의 초기 표시들을 제공한다. 일부 실시예들에서, 멀티플렉서(1003)는 clkfb 및 clkref의 위상들이 RawUnlock 표시를 호출하기에 충분히 분리된 때를 표시하기 위한 임계값을 수정하는 데 사용된다. 이 임계값은 RawThresh에 의해 수정될 수 있다. 일부 실시예들에서, 멀티플렉서(1004)는 clkfb 및 clkref의 위상들이 FusaUnlock 표시를 호출하기에 충분히 분리된 때를 표시하기 위한 임계값을 수정하는 데 사용된다. 이 임계값은 FusaThresh에 의해 수정될 수 있다.
도 10b는 일부 실시예들에 따라 FUSA 목적들을 위한 위상 오차 저하를 결정하기 위한 로직(1020)을 예시한다. 클로킹 소스(예를 들어, PLL)의 디바이스들이 노화됨에 따라, 디바이스들은 더 느려지고, 클로킹 소스들은 디바이스들이 새로이 제조되었을때보다 일찍 위상 또는 주파수 잠금을 잃을 수 있다. 일부 실시예들에서, 로직(1020)은 클로킹 소스의 위상 또는 주파수 잠금의 초기 잠금 실패를 표시함으로써 잠금 저하를 모니터링하고 경고하기 위해 제공된다. 이 조기 표시(예를 들어, FUSA Lock)는 클로킹 소스들이 그들의 시스템의 잠금 해제를 선언하지 않도록 클로킹 소스들과 연관된 잠금 검출기의 잠금 윈도우를 수정할 수 있는 FUSA 제어기에 제공된다. FUSA 제어기는 프로세서의 로직들이 완화된 타이밍 마진들을 가질 수 있도록 클로킹 주파수 요구 사항들을 감소시키기 위해 전력 또는 주파수 관리 시스템을 추가로 요청할 수 있다.
일부 실시예들에서, 로직(1020)은 다운 카운터(1021), 잠금 검출기(1022) 및 FUSA 잠금 검출기(1023)를 포함한다. 여기서, 잠금 검출기(1022) 및 FUSA 잠금 검출기(1023)는 클로킹 소스의 실제 잠금 검출기의 복제들이다. 다운 카운터(1021)는, Lock이 디-어서트(de-assert)될 때까지(예를 들어, 잠금이 없을 때까지), 최대 잠금 임계값(초기(Init) 잠금 임계값(Init_LockThresh)이라고도 지칭됨)으로부터 카운트다운된다. 일부 실시예들에서, 다운 카운터(1021)는 OSC_clk 상에서도 동작한다(예를 들어, 카운터 클록 CntrClk는 OSC_Clk 또는 그것의 분할된 버전과 동일하다). Lock이 디-어서트될 때, 시간 0에서의 실제 PLL 위상 오차가 결정된다. 여기서, 잠금 검출기(1021)는 (기준 클록 RefClk와 피드백 FbClk를 비교하는) 위상 주파수 검출기로부터 생성되는 Up 및 Down 펄스들을 모니터링하는 임의의 적절한 잠금 검출기 회로부이다. Up 및 Down 펄스들의 차이가 미리 결정된 시간 동안 PLL_LockThrshold(잠금 임계값) 내에 있는 한, Lock 신호가 어서트된다. Up 및 Down 펄스들의 차이가 PLL_LockThreshold보다 커질 때, Lock 신호는 디-어서트되어, 클로킹 소스의 잠금 손실을 표시한다.
다운 카운터(1021)가 카운트 다운하고 PLL_LockThreshold 값을 감소시킴에 따라, 잠금 검출기(1022)가 Lock의 손실을 선언할 때까지, 잠금을 정당화하기 위한 잠금 검출기(1022) 윈도우가 눌려진다. Lock이 디-어서트될 때(예를 들어, Lock 신호가 잠금 손실을 표시할 때), 시간 0에서의 기준 또는 실제 PLL 위상 오차가 결정된다. 일부 실시예들에서는, 특정 프로세스, 전압, 온도 조건에 대해 Lock이 디-어서트되게 하는 PLL_LockThreshold의 값이 비-휘발성 메모리에 기록된다. 이제, 기준 PLL_LockThreshold가 결정되었으므로, 노화에 의해 유도되는 저하를 설명하기 위해 실제 PLL_LockThreshold 값에 노화 가드 대역(guard band)(GB)이 추가된다. 이와 같이, FUSA_Lock 신호를 통해 FUSA 제어기에 조기 잠금 실패를 제공하는 수정된 잠금 임계값 FUSA_LockThresh가 계산된다. 그 후, FUSA 제어기는 위상 오차 저하(예를 들어, Clkref와 Clkfb 간의 위상 오차)를 완화시키기 위해 적절한 단계들을 취할 수 있다. 적절한 단계들의 예들은 전력 공급 전압 레벨 감소, 위상 고정 루프의 분배기 비율 변경을 통한 동작 주파수 감소 등을 포함한다.
도 11은 일부 실시예들에 따라 도 1에 사용되는 전력-온 검출기(POD)(1100)를 예시한다. 일부 실시예들에서, POD(1100)는 도시된 바와 같이 함께 커플링되는 저항기들 R1, R2, R3, R4 및 R5, 다이오드들(1101 및 1102), 슈미트 트리거 버퍼(Schmitt Trigger buffer)(1104) 및 디지털 필터(1105)를 포함하는 밴드갭 기준 회로를 포함한다. 여기서, VCCIN은 사용하기에 "양호한" 만큼 충분히 높은지 여부를 확인하기 위해 모니터링되고 있는 입력 전력 공급이다. 어서트될 때 표시자 PowerUp은 VCCIN이 다른 로직 및 회로들에 의해 사용될 수 있을 만큼 충분히 높다는 것을 나타낸다. 예를 들어, PowerUp은 기능 안전 또는 보안 테스트 동작을 활성화하거나 비활성화하는 데 사용된다.
다이오드(1102)는 다이오드(1101)보다 N배 더 크고, 따라서 R2를 통한 전류는 R1을 통한 전류보다 N배(전류 R5를 뺀 값) 더 크다. 두 저항기들 R1 및 R2와 연관된 전압들 V1 및 V2는 비교기(1103)에 의해 비교된다. 비교기(1103)의 출력은 VCCIN/2(예를 들어, VCCIN의 절반) 상에서 동작하는 신호로 변환되어, 슈미트 트리거(1104)에 제공된다. 전력 공급 VCCIN이 임계값을 넘는 때, 슈미트 트리거(1104)의 출력은 토글링되어, 가능한 전력이 양호함을 나타낸다. 슈미트 트리거(1104)의 출력은 올바른 전력 투입(power up) 표시를 보장하기 위해 디지털 필터(1105)에 의해 필터링된다. PowerUp 표시자는 다른 FUSA 회로부들이 다양한 특성들(예를 들어, 클록 주파수, 전압들, 듀티 사이클, 위상 오차 등)을 모니터링하는 것을 가능하게 하기 위해 FUSA 제어기에 사용된다.
다양한 실시예들의 다양한 클록 및 전압 모니터들은 하드웨어 안전성 및 보안 제품들을 위한 기본 요소들이다. 다양한 보안 모니터들은 거의 실시간 또는 실시간 자율 응답들을 제공한다. FUSA 모니터들은 시간에 따른 클록들 및 전압들의 변경을 추적한다.
도 12는 본 개시내용의 일부 실시예들에 따라 FUSA를 개선하기 위한 장치를 갖는 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC(System-on-Chip)를 예시한다. 도 12는 평평한 표면 인터페이스 커넥터들이 사용될 수 있는 모바일 디바이스의 실시예의 블록도를 예시한다. 일부 실시예들에서, 컴퓨팅 디바이스(1600)는 컴퓨팅 태블릿, 모바일폰 또는 스마트폰, 무선-가능형 e-리더, 또는 다른 무선 모바일 디바이스와 같은 모바일 컴퓨팅 디바이스를 나타낸다. 특정 컴포넌트들이 일반적으로 도시되며, 이러한 디바이스의 모든 컴포넌트들이 컴퓨팅 디바이스(1600)에 도시되지는 않는다는 것이 이해될 것이다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 논의된 일부 실시예들에 따라 FUSA를 개선하기 위한 장치를 갖는 제1 프로세서(1610)를 포함한다. 일부 실시예들에 따르면, 컴퓨팅 디바이스(1600)의 다른 블록들도 FUSA를 개선하기 위한 장치를 포함할 수 있다. 본 개시내용의 다양한 실시예들은 또한 시스템 실시예가, 예를 들어, 휴대폰 또는 개인용 디지털 어시스턴트와 같은 무선 디바이스에 통합될 수 있도록 무선 인터페이스와 같은 1670 내의 네트워크 인터페이스를 포함할 수 있다.
일부 실시예들에서, 프로세서(1610)(및/또는 프로세서(1690))는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로제어기들, 프로그램 가능 로직 디바이스들 또는 다른 프로세싱 수단과 같은 하나 이상의 물리적 디바이스를 포함할 수 있다. 프로세서(1610)에 의해 수행되는 프로세싱 동작들은 애플리케이션들 및/또는 디바이스 기능들이 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 프로세싱 동작들은 인간 사용자 또는 다른 디바이스들과의 I/O(입력/출력)와 관련된 동작들, 전력 관리와 관련된 동작들, 및/또는 컴퓨팅 디바이스(1600)를 다른 디바이스에 연결하는 것과 관련된 동작들을 포함한다. 프로세싱 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O와 관련된 동작들을 포함할 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 컴퓨팅 디바이스에 오디오 기능들을 제공하는 것과 연관된 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어(예를 들어, 드라이버들, 코덱들) 컴포넌트들을 나타내는 오디오 서브시스템(1620)을 포함한다. 오디오 기능들은 스피커 및/또는 헤드폰 출력뿐만 아니라 마이크로폰 입력을 포함할 수 있다. 이러한 기능들을 위한 디바이스들은 컴퓨팅 디바이스(1600)에 통합되거나 또는 컴퓨팅 디바이스(1600)에 연결될 수 있다. 일 실시예에서, 사용자는 프로세서(1610)에 의해 수신되고 프로세싱되는 오디오 커맨드들을 제공함으로써 컴퓨팅 디바이스(1600)와 상호 작용한다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 디스플레이 서브시스템(1630)을 포함한다. 디스플레이 서브시스템(1630)은 사용자가 컴퓨팅 디바이스(1600)와 상호 작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스들) 및 소프트웨어(예를 들어, 드라이버들) 컴포넌트들을 나타낸다. 디스플레이 서브시스템(1630)은 사용자에게 디스플레이를 제공하는 데 사용되는 특정 스크린 또는 하드웨어 디바이스를 포함하는 디스플레이 인터페이스(1632)를 포함한다. 일 실시예에서, 디스플레이 인터페이스(1632)는 디스플레이와 관련된 적어도 일부 프로세싱을 수행하기 위해 프로세서(1610)와 분리된 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(1630)은 사용자에게 출력 및 입력을 모두 제공하는 터치 스크린(또는 터치 패드) 디바이스를 포함한다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 I/O 제어기(1640)를 포함한다. I/O 제어기(1640)는 사용자와의 상호 작용과 관련된 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 제어기(1640)는 오디오 서브시스템(1620) 및/또는 디스플레이 서브시스템(1630)의 일부인 하드웨어를 관리하도록 동작 가능하다. 추가적으로, I/O 제어기(1640)는 컴퓨팅 디바이스(1600)에 연결되는 추가 디바이스들에 대한 연결 포인트를 예시하며, 이를 통해 사용자가 시스템과 상호 작용할 수 있다. 예를 들어, 컴퓨팅 디바이스(1600)에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 디바이스들, 키보드 또는 키패드 디바이스들, 또는 카드 판독기들 또는 다른 디바이스들과 같은 특정 애플리케이션들과 함께 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
위에서 언급된 바와 같이, I/O 제어기(1640)는 오디오 서브시스템(1620) 및/또는 디스플레이 서브시스템(1630)과 상호 작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 컴퓨팅 디바이스(1600)의 하나 이상의 애플리케이션 또는 기능에 대한 입력 또는 커맨드들을 제공할 수 있다. 추가적으로, 오디오 출력은 디스플레이 출력 대신 또는 디스플레이 출력에 추가하여 제공될 수 있다. 다른 예에서, 디스플레이 서브시스템(1630)이 터치 스크린을 포함하는 경우, 디스플레이 디바이스는 또한 입력 디바이스로서 작용하며, 이는 I/O 제어기(1640)에 의해 적어도 부분적으로 관리될 수 있다. 또한, I/O 제어기(1640)에 의해 관리되는 I/O 기능들을 제공하기 위해 컴퓨팅 디바이스(1600) 상에 추가 버튼들 또는 스위치들이 있을 수 있다.
일부 실시예들에서, I/O 제어기(1640)는 가속도계들, 카메라들, 광 센서들 또는 다른 환경 센서들, 또는 컴퓨팅 디바이스(1600)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리한다. 입력은 직접적인 사용자 상호 작용의 일부일 수 있을 뿐만 아니라, 그것의 동작들에 영향을 미치기 위해 시스템에 환경 입력을 제공할 수도 있다(예를 들어, 소음 필터링, 밝기 검출을 위한 디스플레이 조정, 카메라에 플래시 적용 또는 다른 피처들 등).
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 배터리 전력 사용, 배터리 충전, 및 절전 동작과 관련된 피처들을 관리하는 전력 관리(1650)를 포함한다. 메모리 서브시스템(1660)은 컴퓨팅 디바이스(1600)에 정보를 저장하기 위한 메모리 디바이스들을 포함한다. 메모리는 비휘발성(메모리 디바이스에 대한 전력이 중단되는 경우, 상태가 변경되지 않음) 및/또는 휘발성(메모리 디바이스에 대한 전력이 중단되는 경우, 상태가 불확정됨) 메모리 디바이스들을 포함할 수 있다. 메모리 서브시스템(1660)은 애플리케이션 데이터, 사용자 데이터, 음악, 사진들, 문서들, 또는 다른 데이터뿐만 아니라, 컴퓨팅 디바이스(1600)의 애플리케이션들 및 기능들의 실행과 관련된 시스템 데이터(장기적이든 일시적이든)를 저장할 수 있다.
실시예들의 엘리먼트들은 또한 컴퓨터 실행 가능 명령어들(예를 들어, 본 명세서에서 논의되는 임의의 다른 프로세스들을 구현하기 위한 명령어들)을 저장하기 위한 머신 판독 가능 매체(예를 들어, 메모리(1660))로서 제공된다. 머신 판독 가능 매체(예를 들어, 메모리(1660))는 플래시 메모리, 광학 디스크들, CD-ROM들, DVD ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 상 변화 메모리(phase change memory)(PCM), 또는 전자 또는 컴퓨터 실행 가능 명령어들을 저장하기에 적절한 다른 타입들의 머신 판독 가능 매체를 포함할 수 있지만, 이에 제한되지 않는다. 예를 들어, 본 개시내용의 실시예들은 원격 컴퓨터(예를 들어, 서버)로부터 통신 링크(예를 들어, 모뎀 또는 네트워크 연결)를 통한 데이터 신호들을 통해 요청 컴퓨터(예를 들어, 클라이언트)로 전송될 수 있는 컴퓨터 프로그램(예를 들어, BIOS)으로서 다운로드될 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 커넥티비티(1670)를 포함한다. 커넥티비티(1670)는 컴퓨팅 디바이스(1600)가 외부 디바이스들과 통신하게 할 수 있도록 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 컴퓨팅 디바이스(1600)는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별도의 디바이스들뿐만 아니라, 헤드셋들, 프린터들 또는 기타 디바이스들과 같은 주변 장치들일 수 있다.
커넥티비티(1670)는 다수의 상이한 타입들의 커넥티비티를 포함할 수 있다. 일반화하기 위해, 컴퓨팅 디바이스(1600)는 셀룰러 커넥티비티(1672) 및 무선 커넥티비티(1674)로 예시된다. 셀룰러 커넥티비티(1672)는 일반적으로 GSM(이동 통신을 위한 글로벌 시스템(global system for mobile communications)) 또는 변형들 또는 파생물들, CDMA(코드 분할 다중 액세스(code division multiple access)) 또는 변형들 또는 파생물들, TDM(시분할 멀티플렉싱(time division multiplexing)) 또는 변형들 또는 파생물들, 또는 다른 셀룰러 서비스 표준들을 통해 제공되는 것과 같은 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 커넥티비티를 지칭한다. 무선 커넥티비티(또는 무선 인터페이스)(1674)는 셀룰러가 아닌 무선 커넥티비티를 지칭하며, (블루투스, 니어 필드(Near Field) 등과 같은) 개인 영역 네트워크들, (Wi-Fi와 같은) 근거리 네트워크들, 및/또는 (WiMax와 같은) 광역 네트워크들, 또는 다른 무선 통신을 포함할 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 주변 연결들(1680)을 포함한다. 주변 연결들(1680)은 주변 연결들을 만들기 위한 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)뿐만 아니라 하드웨어 인터페이스들 및 커넥터들을 포함한다. 컴퓨팅 디바이스(1600)는 다른 컴퓨팅 디바이스들로의 주변 디바이스("투(to)"(1682))일뿐만 아니라, 그에 연결된 주변 디바이스들("프럼(from)"(1684))일 수 있다는 것이 이해될 것이다. 컴퓨팅 디바이스(1600)는 일반적으로 컴퓨팅 디바이스(1600) 상의 콘텐츠를 관리(예를 들어, 다운로드 및/또는 업로드, 변경, 동기화)하는 것과 같은 목적들을 위해 다른 컴퓨팅 디바이스들에 연결하기 위한 "도킹" 커넥터를 갖는다. 또한, 도킹 커넥터는 컴퓨팅 디바이스(1600)가 특정 주변 장치들에 연결되게 할 수 있어, 컴퓨팅 디바이스(1600)가, 예를 들어, 시청각 또는 다른 시스템들로의 컨텐츠 출력을 제어하게 할 수 있다.
독점 도킹 커넥터 또는 다른 독점 연결 하드웨어에 추가하여, 컴퓨팅 디바이스(1600)는 공통 또는 표준-기반 커넥터들을 통해 주변 연결들(1680)을 만들 수 있다. 일반적인 타입들은 범용 직렬 버스(Universal Serial Bus)(USB) 커넥터(다수의 상이한 하드웨어 인터페이스들 중 임의의 것을 포함할 수 있음), MiniDisplayPort(MDP)를 포함하는 DisplayPort, HDMI(High Definition Multimedia Interface), Firewire 또는 다른 타입들을 포함할 수 있다.
명세서에서 "실시예", "일 실시예", "일부 실시예들" 또는 "다른 실시예들"에 대한 참조는 실시예들과 관련하여 설명된 특정 피처, 구조 또는 특성이 적어도 일부 실시예들에 포함되지만, 반드시 모든 실시예들에 포함되지는 않는다는 것을 의미한다. "실시예", "일 실시예" 또는 "일부 실시예들"의 다양한 출현들은 반드시 모두 동일한 실시예들을 지칭하는 것은 아니다. 명세서가 컴포넌트, 피처, 구조 또는 특성이 포함"될 수 있음"("may," "might," 또는 "could")을 명시하는 경우, 해당 특정 컴포넌트, 피처, 구조 또는 특성이 포함될 것을 요구하는 것은 아니다. 명세서 또는 청구범위가 하나("a" 또는 "an")의 엘리먼트를 지칭하는 경우, 이것은 엘리먼트들 중 하나만 있다는 것을 의미하지 않는다. 명세서 또는 청구 범위가 "추가" 엘리먼트를 지칭하는 경우, 이것은 2개 이상의 추가 엘리먼트가 존재하는 것을 배제하지 않는다.
더욱이, 특정 피처들, 구조들, 기능들 또는 특성들은 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수 있다. 예를 들어, 제1 실시예는 두 실시예와 연관된 특정 피처들, 구조들, 기능들 또는 특성들이 상호 배타적이지 않은 곳에서 제2 실시예와 결합될 수 있다.
본 개시내용은 그의 특정 실시예들과 함께 설명되었지만, 이러한 실시예들의 많은 대안들, 수정들 및 변형들이 전술한 설명에 비추어 본 기술분야의 통상의 기술자에게 명백할 것이다. 본 개시내용의 실시예들은 첨부된 청구범위의 넓은 범위에 속하는 모든 이러한 대안들, 수정들 및 변경들을 포함하도록 의도된다.
또한, 집적 회로(IC) 칩들 및 다른 컴포넌트들에 대한 잘 알려진 전력/접지 연결들은 예시 및 논의의 단순함을 위해 그리고 본 개시내용을 모호하게 하지 않기 위해 제시된 도면 내에 도시될 수도 있고 도시되지 않을 수도 있다. 또한, 배열들은 본 개시내용을 모호하게 하는 것을 피하기 위해 블록도 형태로, 또한 그러한 블록도 배열들의 구현에 대한 특성들이 본 개시내용이 구현되는 플랫폼에 매우 의존한다는 점에 비추어 도시될 수 있다(즉, 이러한 특성들은 본 기술분야의 통상의 기술자의 시야 내에 있어야 한다). 본 개시내용의 예시적인 실시예들을 설명하기 위해 특정 세부 사항들(예를 들어, 회로들)이 제시되는 경우, 본 개시내용은 이러한 특정 세부 사항들 없이 또는 이들의 변형과 함께 실시될 수 있다는 것이 본 기술분야의 통상의 기술자에게 명백해야 한다. 따라서, 설명은 제한 대신 예시적인 것으로 간주되어야 한다.
독자가 기술 개시내용의 본질과 요지를 확인할 수 있도록 요약서가 제공된다. 요약서는 청구 범위의 범위 또는 의미를 제한하는 데 사용되지 않을 것이라는 이해와 함께 제출된다. 이하의 청구 범위는 여기서 상세한 설명에 통합되며, 각각의 청구 범위는 별도의 실시예로서 그 자체로 존재한다.
Claims (20)
- 장치로서,
다이 외부의 제1 클록을 수신하기 위해 핀에 통신 가능하게 커플링되는 제1 입력, 및 분배기의 출력에 커플링되는 제2 입력을 갖는 멀티플렉서;
제2 클록을 제공하기 위한 발진기; 및
상기 발진기 및 상기 멀티플렉서의 출력에 커플링되는 카운터 - 상기 카운터는 상기 제2 클록과 함께 동작하고, 상기 제1 클록의 주파수를 결정함 -
를 포함하는 장치. - 제1항에 있어서, 상기 카운터의 출력을 기준과 비교하기 위한 비교기를 포함하는 장치.
- 제1항에 있어서, 상기 발진기는 인덕터-커패시터 탱크를 포함하는 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 전력 공급 레일에 커플링되는 전력-투입 검출기(power-up detector)를 포함하고, 상기 전력-투입 검출기는 상기 전력 공급 레일 상의 전력 공급이 임계값을 넘는 때를 결정하고, 상기 전력-투입 검출기의 출력은 기능 안전(functional safety) 또는 보안 테스트를 활성화(enable) 또는 비활성화(disable)하는 장치.
- 제3항에 있어서, 상기 인덕터-커패시터 탱크에 대한 기준 전압을 생성하기 위한 밴드갭 기준 회로를 포함하는 장치.
- 제5항에 있어서, 상기 기준 전압을 수신하고, 조정된 전력 공급을 생성하기 위한 낮은 드롭아웃 조정기(low dropout regulator)를 포함하는 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 클록의 상승 또는 하강 에지를 모니터링한 다음, 상기 카운터가 카운팅을 시작할 수 있게 하기 위한 회로부를 포함하는 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 카운터는 제1 카운터이고, 상기 멀티플렉서는 제1 멀티플렉서이고, 상기 장치는,
상기 제2 클록과 함께 동작하기 위한 제2 카운터; 및
복수의 클록 소스들로부터 복수의 클록들을 수신하기 위한 제2 멀티플렉서 - 상기 멀티플렉서는 상기 복수의 클록들 중 클록의 것인 출력을 제공하고, 상기 멀티플렉서의 출력은 상기 제2 카운터에 직접적으로 또는 간접적으로 제공됨 -
를 포함하는 장치. - 제8항에 있어서, 복수의 것 중 개별 위상 고정 루프의 출력의 듀티 사이클을 모니터링하기 위한 듀티 사이클 모니터를 포함하는 장치.
- 제9항에 있어서, 상기 개별 위상 고정 루프의 출력의 주파수를 모니터링하기 위한 주파수 저하 모니터를 포함하는 장치.
- 제9항에 있어서, 기준 위상 오차에 대한 상기 개별 위상 고정 루프의 위상 오차를 검출하기 위한 위상 오차 검출기를 포함하는 장치.
- 제9항에 있어서, 전력 공급의 전압 레벨을 모니터링하기 위한 전압 모니터를 포함하는 장치.
- 장치로서,
다이 외부의 제1 클록을 수신하기 위해 핀에 통신 가능하게 커플링되는 분배기;
상기 핀에 통신 가능하게 커플링되는 제1 입력, 및 상기 분배기의 출력에 커플링되는 제2 입력을 갖는 멀티플렉서;
제2 클록을 제공하기 위한 인덕터-커패시터 탱크; 및
상기 인덕터-커패시터 탱크 및 상기 멀티플렉서의 출력에 커플링되는 카운터 - 상기 카운터는 상기 제2 클록과 함께 동작하고, 상기 제1 클록의 주파수를 결정함 -
를 포함하는 장치. - 제13항에 있어서, 상기 제1 클록의 상승 또는 하강 에지를 모니터링한 다음, 상기 카운터가 카운팅을 시작할 수 있게 하기 위한 회로부를 포함하는 장치.
- 제13항에 있어서,
상기 카운터의 출력을 제1 기준과 비교하기 위한 제1 비교기; 및
상기 카운터의 출력을 제2 기준과 비교하기 위한 제2 비교기
를 포함하는 장치. - 시스템으로서,
메모리;
제1 클록을 생성하기 위한 클록 생성기;
상기 메모리 및 상기 클록 생성기에 커플링되는 프로세서 - 상기 프로세서는 제1항 내지 제12항 중 어느 한 항에 따른 장치를 포함함 -; 및
상기 프로세서가 다른 디바이스와 통신할 수 있게 하기 위한 안테나
를 포함하는 시스템. - 시스템으로서,
메모리;
제1 클록을 생성하기 위한 클록 생성기;
상기 메모리 및 상기 클록 생성기에 커플링되는 프로세서 - 상기 프로세서는 제13항 내지 제15항 중 어느 한 항에 따른 장치를 포함함 -; 및
상기 프로세서가 다른 디바이스와 통신할 수 있게 하기 위한 안테나
를 포함하는 시스템. - 방법으로서,
핀에서 다이 외부의 제1 클록을 수신하는 단계 - 상기 핀에는 분배기가 통신 가능하게 커플링됨 -;
멀티플렉서의 제1 입력에서 상기 제1 클록을 수신하는 단계;
상기 멀티플렉서의 제2 입력에서 상기 분배기의 출력을 수신하는 단계;
제2 클록을 제공하는 단계; 및
상기 제2 클록을 사용하여 상기 제1 클록의 주파수를 결정하는 단계
를 포함하는 방법. - 제18항에 있어서, 상기 제1 클록의 상승 또는 하강 에지를 모니터링하는 단계; 및 상기 제1 클록의 주파수를 결정하기 위해 카운터가 카운팅을 시작할 수 있게 하는 단계를 포함하는 방법.
- 제19항에 있어서,
상기 카운터의 출력을 제1 기준과 비교하는 단계; 및
상기 카운터의 출력을 제2 기준과 비교하는 단계
를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/020,918 US10824764B2 (en) | 2018-06-27 | 2018-06-27 | Apparatus for autonomous security and functional safety of clock and voltages |
| US16/020,918 | 2018-06-27 | ||
| PCT/US2019/034213 WO2020005439A1 (en) | 2018-06-27 | 2019-05-28 | Apparatus for autonomous security and functional safety clock and voltages |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210014095A true KR20210014095A (ko) | 2021-02-08 |
Family
ID=68985141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207027840A KR20210014095A (ko) | 2018-06-27 | 2019-05-28 | 클록 및 전압들의 자율 보안 및 기능 안전을 위한 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US10824764B2 (ko) |
| JP (2) | JP2021528875A (ko) |
| KR (1) | KR20210014095A (ko) |
| CN (1) | CN111902818A (ko) |
| DE (1) | DE112019002217T5 (ko) |
| WO (1) | WO2020005439A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102536240B1 (ko) * | 2019-02-26 | 2023-05-24 | 삼성전자주식회사 | 수신 회로 및 이를 포함하는 근거리 무선 통신 카드 |
| US11144081B2 (en) * | 2019-10-14 | 2021-10-12 | Himax Technologies Limited | Bandgap voltage generating apparatus and operation method thereof |
| US11880454B2 (en) * | 2020-05-14 | 2024-01-23 | Qualcomm Incorporated | On-die voltage-frequency security monitor |
| JPWO2022049907A1 (ko) * | 2020-09-04 | 2022-03-10 | ||
| US11070214B1 (en) * | 2020-10-14 | 2021-07-20 | Mellanox Technologies Denmark Aps | Test circuit for a digital phase-locked loop |
| US11095293B1 (en) * | 2020-12-31 | 2021-08-17 | Texas Instruments Incorporated | Low-power fractional analog PLL without feedback divider |
| US11947672B2 (en) * | 2021-03-02 | 2024-04-02 | Nxp B.V. | Voltage glitch detection circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4695791A (en) * | 1985-06-04 | 1987-09-22 | Hewlett-Packard Company | Auto ranging of a frequency measuring instrument |
| JPH05241680A (ja) * | 1992-03-03 | 1993-09-21 | Fujitsu Ltd | クロック同期方式 |
| JPH06149417A (ja) * | 1992-11-12 | 1994-05-27 | Fuji Electric Co Ltd | Ｃｐｕリセット装置 |
| US5930294A (en) * | 1997-08-07 | 1999-07-27 | Cisco Technology, Inc. | Frequency measurement circuit |
| JP3930773B2 (ja) * | 2002-07-19 | 2007-06-13 | 沖電気工業株式会社 | 周波数補正回路 |
| JP2009069947A (ja) * | 2007-09-11 | 2009-04-02 | Renesas Technology Corp | 半導体装置 |
| US8391105B2 (en) | 2010-05-13 | 2013-03-05 | Maxim Integrated Products, Inc. | Synchronization of a generated clock |
| US9354690B1 (en) | 2011-03-31 | 2016-05-31 | Adtran, Inc. | Systems and methods for adjusting core voltage to optimize power savings |
| KR101412711B1 (ko) * | 2013-08-02 | 2014-08-06 | (주)전전사 | 구내방송장치용 이상부하분석 처리방법 및 장치 |
| JP6285457B2 (ja) * | 2013-11-07 | 2018-02-28 | 株式会社日立製作所 | 共振器、位相同期回路及び半導体集積回路装置 |
| US9442184B2 (en) * | 2014-02-21 | 2016-09-13 | Nxp B.V. | Functional safety monitor pin |
| KR20170009291A (ko) * | 2015-07-16 | 2017-01-25 | 에스케이하이닉스 주식회사 | 클록 생성 장치 및 이를 포함하는 반도체 장치 |
| US10419005B2 (en) * | 2016-12-14 | 2019-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-locked-loop architecture |
| US10044356B2 (en) * | 2017-01-04 | 2018-08-07 | Himax Technologies Limited | Band selected clock data recovery circuit and associated method |
| US10270348B2 (en) * | 2017-02-23 | 2019-04-23 | Avago Technologies International Sales Pte. Limited | Synchronous switching regulator circuit |
| US10746797B1 (en) * | 2019-04-22 | 2020-08-18 | Texas Instruments Incorporated | Dynamically protective scan data control |
-
2018
- 2018-06-27 US US16/020,918 patent/US10824764B2/en active Active
-
2019
- 2019-05-28 DE DE112019002217.2T patent/DE112019002217T5/de active Pending
- 2019-05-28 JP JP2020549773A patent/JP2021528875A/ja active Pending
- 2019-05-28 KR KR1020207027840A patent/KR20210014095A/ko unknown
- 2019-05-28 CN CN201980021328.2A patent/CN111902818A/zh active Pending
- 2019-05-28 WO PCT/US2019/034213 patent/WO2020005439A1/en active Application Filing
-
2020
- 2020-11-02 US US17/087,414 patent/US11461504B2/en active Active
-
2024
- 2024-03-18 JP JP2024041880A patent/JP2024073587A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US10824764B2 (en) | 2020-11-03 |
| US20200004990A1 (en) | 2020-01-02 |
| US11461504B2 (en) | 2022-10-04 |
| JP2021528875A (ja) | 2021-10-21 |
| DE112019002217T5 (de) | 2021-02-18 |
| WO2020005439A8 (en) | 2020-07-09 |
| JP2024073587A (ja) | 2024-05-29 |
| US20210049307A1 (en) | 2021-02-18 |
| CN111902818A (zh) | 2020-11-06 |
| WO2020005439A1 (en) | 2020-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11461504B2 (en) | Apparatus for autonomous security and functional safety of clock and voltages including adjustment of a divider ratio | |
| US20240085973A1 (en) | Frequency overshoot and voltage droop mitigation apparatus and method | |
| US10574243B2 (en) | Apparatus and method for generating stable reference current | |
| US11722128B2 (en) | Duty cycle correction system and low dropout (LDO) regulator based delay-locked loop (DLL) | |
| US11387815B2 (en) | Apparatus and method for improving lock time | |
| EP3923470A1 (en) | Coupled frequency doubler with frequency tracking loop | |
| US11211934B2 (en) | Apparatus to improve lock time of a frequency locked loop | |
| US11188117B2 (en) | Low latency analog adaptive clocking | |
| US11909403B2 (en) | Low power apparatus and method to multiply frequency of a clock | |
| US9768788B2 (en) | Phase-locked loop with lower power charge pump |