KR20210013762A - 반도체 웨이퍼 프로세싱에서 웨이퍼 후면 손상을 최소화하는 방법들 - Google Patents

반도체 웨이퍼 프로세싱에서 웨이퍼 후면 손상을 최소화하는 방법들 Download PDF

Info

Publication number
KR20210013762A
KR20210013762A KR1020217001989A KR20217001989A KR20210013762A KR 20210013762 A KR20210013762 A KR 20210013762A KR 1020217001989 A KR1020217001989 A KR 1020217001989A KR 20217001989 A KR20217001989 A KR 20217001989A KR 20210013762 A KR20210013762 A KR 20210013762A
Authority
KR
South Korea
Prior art keywords
substrate support
substrate
support features
silicon
chucking surface
Prior art date
Application number
KR1020217001989A
Other languages
English (en)
Inventor
압둘 아지즈 카자
리앙파 후
수다 에스. 라티
가네쉬 바라수브라마니안
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210013762A publication Critical patent/KR20210013762A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Abstract

본 개시내용은 일반적으로, 반도체 프로세싱을 위한 기판 지지부들에 관한 것이다. 일 실시예에서, 기판 지지부가 제공된다. 기판 지지부는, 기판 척킹 표면을 포함하는 본체, 본체 내에 배치된 전극, 기판 척킹 표면 상에 형성된 복수의 기판 지지 피처들 ―기판 지지 피처들의 수는 기판 척킹 표면의 중심으로부터 기판 척킹 표면의 에지까지 반경방향으로 증가함―, 및 복수의 기판 지지 피처들 상에 형성된 시즈닝 층을 포함하고, 시즈닝 층은 실리콘 나이트라이드를 포함한다.

Description

반도체 웨이퍼 프로세싱에서 웨이퍼 후면 손상을 최소화하는 방법들
[0001] 본 개시내용의 실시예들은 일반적으로, 반도체 프로세싱을 위한 기판 지지부들에 관한 것이다.
[0002] 정전 척은, 기판을 기계적으로 클램핑하지 않고, 제조 프로세스 동안 기판을 유지 및 지지한다. 정전 척의 사용 동안, 반도체 웨이퍼와 같은 기판의 후면(backside)은, 정전 척의 표면에 내장된 하나 이상의 전극들로부터 제공되는 정전력에 의해 정전 척의 앞면(face)에 유지된다. 정전 척의 표면은 평탄할 수 있거나, 또는 기판으로부터 열을 제거하기 위해 기판을 추가로 상승시키는 하나 이상의 돌기들, 돌출부들 또는 다른 기판 지지 피처(feature)들을 가질 수 있다.
[0003] 반도체 디바이스들을 형성하기 위한 층들의 수 및 층 두께들은 증가했다. 기판의 전면(front side) 상에 증착되는 증가된 층들은 높은 프로세싱 온도들 동안 기판의 휨(bowing)(즉, 기판의 직경에 걸친 기판의 편향(deflection))을 초래할 수 있다. 기판의 휨은 리소그래피 프로세스 동안 디포커스(defocus) 또는 아웃포커스(out-of-focus) 문제들을 유발할 수 있다. 예컨대, 노출 동안, 기판 뒤틀림 유도 초점 드리프트(substrate warpage induced focus drift)는 CD(critical dimension) 균일성에 악영향을 미친다. 종래의 정전 척들은, 높은 척킹 전압들이 사용되면 충분히 강한 척킹력(chucking force) 또는 아킹(arcing)을 제공할 수 없기 때문에, 부분적으로 기판들의 증가된 편향을 적절히 척킹할 수 없다. 게다가, 기판 지지 피처들(예컨대, 돌기들 또는 돌출부들)은 반복적인 척킹 또는 디-척킹(de-chucking)에 기인하여 마모되고, 기판의 후면 층들 또는 표면들에 손상을 유발할 수 있으며, 이는 이어서, 기판의 전면 상에 증착된 층들에 손상을 주거나 또는 다른 방식으로 영향을 미친다. 그러므로, 이들 문제들을 해결할 수 있는 개선된 정전 척킹 디바이스들이 필요하다.
[0004] 본 개시내용은 일반적으로, 반도체 프로세싱을 위한 기판 지지부들에 관한 것이다. 일 실시예에서, 기판 지지부가 제공된다. 기판 지지부는 기판 척킹 표면을 갖는 세라믹 본체를 포함한다. RF 전극이 세라믹 본체 내에 배치된다. 가열 엘리먼트가 세라믹 본체에 내장된다. 복수의 기판 지지 피처들이 기판 척킹 표면 상에 형성된다. 기판 지지 피처들의 수는 기판 척킹 표면의 중심으로부터 기판 척킹 표면의 에지까지 반경방향으로 증가한다. 시즈닝 층이 복수의 기판 지지 피처들 상에 형성된다. 시즈닝 층은 실리콘 나이트라이드, 실리콘 또는 실리콘 옥사이드를 포함한다.
[0005] 다른 실시예에서, 기판 지지부는, 기판 척킹 표면을 포함하는 본체 ―기판 척킹 표면은 내부 구역, 및 내부 구역을 둘러싸는 외부 구역을 가짐―, 본체 내에 배치된 전극, 본체의 주변부 주위에 형성된 레지 ―레지는 외부 구역을 둘러쌈―, 및 기판 척킹 표면 상에 형성된 복수의 기판 지지 피처들을 포함하고, 복수의 기판 지지 피처들은 내부 구역에서의 제1 밀도 및 외부 구역에서의 제2 밀도를 가지며, 제1 밀도 대 제2 밀도의 비(ratio)는 약 4:1 내지 약 10:1이다.
[0006] 또 다른 실시예에서, 기판 지지부는, 기판 척킹 표면을 포함하는 본체, 본체에 배치된 전극, 본체에 배치된 온도 제어 디바이스, 기판 척킹 표면의 주변부 주위에 배치된 에지 링, 기판 척킹 표면 상에 형성된 복수의 기판 지지 피처들 ―기판 지지 피처들은 약 1000 개 이상의 총 수를 가지며, 기판 지지 피처들의 수는 기판 척킹 표면의 중심으로부터 에지 링까지 반경방향으로 증가함―, 및 복수의 기판 지지 피처들 상에 형성된 시즈닝 층을 포함하고, 시즈닝 층은 실리콘 옥사이드 및 실리콘 나이트라이드를 포함한다.
[0007] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 더욱 상세한 설명이 실시예들을 참조함으로써 이루어질 수 있으며, 이 실시예들 중 일부는 첨부된 도면들에서 예시된다. 그러나, 첨부된 도면들이 예시적인 실시예들만을 예시하며, 그러므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 동일하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0008] 도 1은 본 개시내용의 실시예에 따른, 프로세싱 챔버의 개략적인 배열(arrangement)이다.
[0009] 도 2는 본 개시내용의 실시예에 따른, 예시적인 기판 지지부의 단면도이다.
[0010] 도 3은 도 2의 기판 지지부의 평면도이다.
[0011] 도 4는 본 개시내용의 실시예에 따른, 기판 지지 피처들의 일부분을 도시하는 확대도이다.
[0012] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 언급 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다.
[0013] 도 1은 기판 지지부(140)를 내부에 갖고 있는 예시적인 프로세싱 챔버(100)이다. 프로세싱 챔버(100)는 일반적으로, 이 프로세싱 챔버(100)의 내부에 프로세싱 볼륨(112)을 정의하기 위해, 리드(102) 및 리드(102)에 커플링된 챔버 본체(104)를 포함한다. 프로세스 가스 입구(114)가 가스 소스(116)로부터 프로세싱 볼륨(112) 안으로 프로세스 가스를 제공하기 위해 리드(102)를 통해 형성될 수 있다. 대안적으로, 프로세스 가스 입구(114)는 프로세싱 챔버(100)의 측벽으로부터 측방향 프로세스 가스를 제공하도록 챔버 본체(104)에 형성될 수 있다. 일부 실시예들에서, 하나 이상의 프로세스 가스 입구들이 리드(102) 및 챔버 본체(104)에 형성될 수 있다. 샤프트(106)가 챔버 본체(104)의 최하부에 있는 개구(110)를 통해 프로세싱 볼륨(112) 안으로 연장된다. 샤프트(106)는 기판 지지부(140)에 커플링되고 이 기판 지지부(140)를 지지한다. 전력원(108)이, 샤프트(106)를 통해, 기판 지지부(140) 내에 배치된 전극(118)에 커플링된다. 전력원(108)은 기판(W)을 기판 지지부(140)에 척킹하기 위해 전극(118)을 바이어싱한다. 일 예에서, 기판 지지부(140)는 정전 척이다.
[0014] 기판 지지부(140) 상에 배치된 기판(W)이 도시된다. 기판(W)은 결정질 실리콘(예컨대, Si<100> 또는 Si<111>), 실리콘 옥사이드, 스트레인드 실리콘(strained silicon), 실리콘 게르마늄, 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들, 패터닝된 또는 패터닝되지 않은 웨이퍼들, SOI(silicon on insulator), 탄소 도핑된 실리콘 옥사이드들, 실리콘 나이트라이드, 도핑된 실리콘, 갈륨 아세나이드, 유리 또는 사파이어와 같은 재료일 수 있다. 기판(W)은 200 mm, 300 mm, 450 mm 또는 다른 직경과 같은 다양한 치수들을 가질 수 있으며, 원형, 직사각형 또는 정사각형 패널일 수 있다. 기판(W)은 실리콘 옥사이드, 실리콘 나이트라이드, 비정질 실리콘 또는 이들의 임의의 조합과 같이 기판(W)의 후면 상에 형성된 하나 이상의 층들(집합적으로, 후면 층들로 지칭됨)을 가질 수 있다. 일 실시예에서, 후면 층은 실리콘 나이트라이드, 비정질 실리콘 및 실리콘 옥사이드를 포함하는 삼중층(tri-layer) 스택인데, 실리콘 나이트라이드는 기판의 후면과 물리적으로 접촉한다.
[0015] 기판 지지부(140)는, 예시되지 않은 프로세싱 챔버들을 포함하여, 임의의 적절한 프로세싱 챔버들에 사용될 수 있다. 적절한 프로세싱 챔버들은 증착 챔버들 또는 에칭 챔버들을 포함(그러나, 이에 제한되지 않음)할 수 있다. 예시적인 증착 챔버는 CVD(chemical vapor deposition) 또는 PECVD(plasma enhanced chemical vapor deposition) 챔버일 수 있다. 예시적인 에칭 챔버는 플라즈마 에칭 챔버일 수 있다.
[0016] 도 2는 예시적인 기판 지지부(200)의 단면도이다. 기판 지지부(200)는 도 1의 기판 지지부(140)로서 사용될 수 있다. 기판 지지부(200)는 본체(202)를 갖는다. 본체(202)는 유전체 재료, 이를테면, 알루미늄 옥사이드 또는 알루미늄 나이트라이드와 같은 세라믹으로 만들어진다. 온도 제어 디바이스(208)가 기판 지지부(200)를 원하는 온도로 가열하거나 또는 냉각시키기 위해 본체(202) 내에 배치될 수 있다. 일 예에서, 온도 제어 디바이스(208)는 저항성 히터이다. 다른 실시예에서, 온도 제어 디바이스(208)는 채널이고, 채널은, 본체(202)에 열을 전도하고 그리고/또는 본체(202)로부터 열을 전도하기 위해, 이 채널을 통해 공기, 질소, 헬륨, 물, 글리콜 등과 같은 가열된 또는 냉각된 유체를 유동시키도록 구성된다. 온도 제어 디바이스(208)는 기판 지지부(200)의 온도를 섭씨 350 도를 초과하는 온도, 이를테면, 섭씨 550 도를 초과하는 온도, 예컨대, 약 섭씨 650 도로 상승시킬 수 있다. 전극(206)이 또한, 본체(202) 내에 배치된다. 전극(206)은 전력원(이를테면, 도 1의 전력원(108))에 커플링되고, 이 전력원은, 기판을 기판 지지부(200)에 척킹하기 위해 전극(206)에 전하를 제공한다. 전극(206)은 단극 또는 양극 척을 형성하는, 도시된 바와 같이 본체(202)의 직경에 걸쳐 있는 단일 컴포넌트 또는 개별 섹션들일 수 있다. 도시되지 않았지만, 전극(206)은 격자, 원형, 지그-재그형, 사행형 등과 같은 임의의 패턴으로 배열될 수 있다는 것이 고려된다.
[0017] 본체(202)는 기판 척킹 표면(212)을 갖는다. 레지(216)가 본체(202)에 기판 척킹 표면(212)을 정의하기 위해 본체(202)의 주변부 주위에 형성될 수 있다. 레지(216)는 약 0.5 mm 내지 약 10 mm, 예컨대, 약 1 mm 내지 약 5 mm의 폭을 가질 수 있다. 레지(216)는 레지(216)의 반경방향 내측으로 본체(202)에 함몰부(218)를 정의한다. 복수의 기판 지지 피처들(214)이 함몰부(218)에 배치된다. 기판 지지 피처들(214)은 기판 척킹 표면(212)의 내부 구역(222)을 정의하기 위해 함몰부(218)의 표면으로부터 위로 연장된다. 기판 지지 피처들(214)은 예컨대 원통형 딤플들, 리지들, 반구형 돌기들 등일 수 있다. 일 실시예에서, 기판 지지 피처들(214)은 함몰부(218)로부터 약 10 ㎛ 내지 약 50 ㎛의 높이로 연장된다. 기판 지지 피처들(214)의 최상부 표면 및 레지(216)의 최상부 표면은 동일 평면일 수 있거나 또는 상이한 높이들에 있을 수 있다. 기판 지지 피처들(214)은 약 1 mm 내지 약 6 mm, 이를테면, 약 2 mm 내지 약 4 mm의 직경을 가질 수 있다.
[0018] 일부 실시예들에서, 레지(216)는 생략된다. 대신, 에지 링(미도시)이 기판 척킹 표면(212)의 주변부에 배치될 수 있다. 에지 링은 약 10 ㎛ 내지 약 50 ㎛의 높이, 그리고 약 0.5 mm 내지 약 10 mm, 예컨대, 약 1 mm 내지 약 5 mm의 폭을 가질 수 있다. 그러한 경우에, 에지 링은 에지 링의 반경방향 내측에 내부 구역, 이를테면, 내부 구역(222)을 정의하고, 이 내부구역에는 기판 지지 피처들(214)이 배치될 수 있다.
[0019] 종래의 정전 척들의 문제들을 해결하기 위해, 개시된 기판 지지부들의 다양한 접근법들 및 특징들이 기판의 후면 손상을 감소시키기 위해 제공된다. 도 3은 본 개시내용의 실시예들에 따른, 기판 척킹 표면(212)을 도시하는 기판 지지부(200)의 평면도이다. 레지(216)에 의해 둘러싸인 기판 지지 피처들(214)이 도시된다. 일 실시예에서, 기판 지지 피처들(214)의 수는 120 개를 초과하도록 증가될 수 있는데, 이를테면, 약 500 개 이상, 이를테면, 약 800 개 이상, 예컨대, 1000 개 이상, 예컨대, 약 1500 개 내지 약 2000 개로 증가될 수 있다. 기판 지지 피처들(214) 사이의 최소 거리는 약 0.1 mm 내지 약 0.5 mm일 수 있다. 기판 지지 피처들(214)의 수를 증가시킴으로써, 기판 척킹 표면(212)에 기판을 척킹하기 위한 힘은 증가된 수의 기판 지지 피처들(214)에 의해 균등하게 공유될 수 있다. 이러한 접근을 이용하여, 반복적인 척킹 및 디-척킹에 기인한 기판 지지 피처들(214)에 대한 영향은 감소된다. 그러므로, 기판 지지 피처들(214)은 빠르게 마모되지 않으며, 기판 지지 피처들(214)의 표면 상에 날카로운 불규칙부들 ―이 불규칙부들은 기판의 후면 층들에 손상을 유발할 것임― 을 형성하지 않는다.
[0020] 기판 지지 피처들(214)의 수를 증가시키는 것은 또한, 기판을 기판 척킹 표면(212)에 척킹하기 위해 제공되는 영역이 크게 증가되기 때문에 유익하다. 도시된 일 실시예에서, 기판 지지 피처들(214)의 수(즉, 밀도)는 함몰부(218)의 내부 구역(250)에서보다 레지(216) 근처의 함몰부(218)의 외부 구역(252)에서 더 크다. 즉, 기판 지지 피처들(214)은 기판 지지부(200)의 기판 척킹 표면(212)의 내부 구역에서보다 기판 지지부(200)의 기판 척킹 표면(212)의 주변부에서 단위 면적당 수가 더 많다. 내부 구역(250)은 외부 구역(252)에 의해 둘러싸인다. 일부 실시예들에서, 기판 지지 피처들(214)의 반경방향 분포는 기판 척킹 표면(212)의 내부 구역에서보다 기판 척킹 표면(212)의 주변부 쪽으로 더 크다. 도 3에 도시된 일 실시예에서, 기판 지지 피처들(214)의 수는 기판 척킹 표면(212)의 중심(254)(또는 내부 구역)으로부터 레지(216)(또는 외부 구역(252)의 외부 주변부)까지 반경방향 외측으로 증가한다. 레지가 포함되지 않은 경우들에서, 기판 지지 피처들(214)의 수는 기판 척킹 표면(212)의 중심(254)으로부터 기판 척킹 표면(212)의 에지까지 반경방향 외측으로 증가될 수 있다. 임의의 경우에, 기판 척킹 표면(212) 상에 배치된 기판에 적용되는 척킹력은 기판 척킹 표면(212)의 외부 구역(252)에서 증가될 수 있어서, 1 mm 이상의 편향과 같이 매우 휘어진 기판(highly bowed substrate)이 기판 지지부(200)에 의해 유지(즉, "척킹")될 수 있게 된다. 이는 척킹 성능을 크게 개선시킬 수 있고, 매우 휘어진 기판들을 외부 구역에서 척킹하는 데 요구되는 척킹 전압을 최소화하는 것을 도울 수 있다. 증가된 수의 기판 지지 피처들(214)이 외부 구역(252)에서 요구되는 척킹 전압을 낮추기 때문에(즉, 척킹력을 낮추기 때문에), 기판의 후면 층들에 대한 손상들은 최소화될 수 있다.
[0021] 내부 구역(250)은 반경방향 거리를 갖고, 외부 구역(252)은 반경방향 거리를 가지며, 내부 구역(250)의 반경방향 거리와 외부 구역(252)의 반경방향 거리는 약 1:1 내지 약 4:1, 예컨대, 약 2:1 내지 약 3:1의 비일 수 있다. 기판 척킹 표면(212)이 300 mm 기판을 프로세싱하도록 구성되는 경우들에서, 내부 구역(250)의 반경방향 거리는, 기판 척킹 표면(212)의 중심(254)으로부터 측정하여, 약 80 mm 내지 약 115 mm, 예컨대, 약 100 mm일 수 있다. 외부 구역(252)의 반경방향 거리는, 내부 구역(250)의 외부 주변부(outer periphery)로부터 기판 척킹 표면(212)의 에지(예컨대, 기판 척킹 표면(212)과 레지(216) 사이의 인터페이스)까지 측정하여, 약 30 mm 내지 약 65 mm, 예컨대, 약 50 mm일 수 있다. 외부 구역(252)에서의 기판 지지 피처들(214)의 수는 제1 밀도(예컨대, 단위 면적당 수)를 가질 수 있고, 내부 구역(250)에서의 기판 지지 피처들(214)의 수는 제2 밀도를 가질 수 있다. 일부 실시예들에서, 제1 밀도 대 제2 밀도의 비는 약 1:1 이상, 예컨대, 약 2:1 이상, 이를테면, 약 4:1 내지 약 10:1일 수 있다.
[0022] 기판 지지 피처들(214)은 도 3에 도시된 바와 같이 동심원들로 배열될 수 있다. 기판 지지 피처들(214)의 다른 배열이 또한 고려된다. 예컨대, 기판 지지 피처들(214)은 반경방향 거리에 따라 직경이 증가하는 패턴으로 배열될 수 있거나, 또는 그 반대도 가능하다. 즉, 기판 지지 피처들(214)은 기판 척킹 표면(212)의 중심(254)으로부터 기판 척킹 표면(212)의 에지까지 반경방향 외측 방향으로 점차적으로 증가되는 직경들을 가질 수 있다. 이 접근법은, 내부 구역(250)보다 외부 구역(252)에서 더 높은 척킹력을 제공하기 위해 본 개시내용에 설명된 실시예들 중 임의의 실시예와 조합될 수 있다.
[0023] 개시된 지지부(200)는 부가적으로 또는 대안적으로, 기판의 후면 층들에 대한 손상을 감소시키기 위한 다른 피처들을 포함할 수 있다. 예컨대, 기판 척킹 표면(212) 상의 날카로운 불규칙부들이 후면 층들을 천공하여 기판의 전면 및 이 전면 상에 증착된 층들을 손상시킬 수 있다는 것이 관찰되었다. 기판 지지 피처들(214)의 평균 표면 거칠기(Ra)를 감소시키는 것은 기판의 후면과 접촉하는 기판 척킹 표면(212) 상의 임의의 불규칙한 조도(asperity)들을 최소화하여서, 기판의 후면 층들에 대한 손상을 감소시킬 수 있다. 다양한 실시예들에서, 기판 지지 피처들(214)은 약 65 ㎛ 이하, 이를테면, 약 50 ㎛ 이하, 예컨대, 1 ㎛ 내지 약 40 ㎛의 Ra를 가질 수 있다. 일 실시예에서, 기판 지지 피처들(214)의 Ra는 약 15 ㎛ 내지 약 20 ㎛이다.
[0024] 일부 실시예들에서, 기판 척킹 표면(212) 상에서 발견되는 임의의 불규칙부들에 의해 손상되는 것으로부터 기판의 후면 층들을 보호하기 위해 적어도 기판 지지 피처들(214) 상에 시즈닝 층이 증착될 수 있다. 도 4는 기판(W)을 지지하기 전의 기판 지지 피처들(214)의 일부분을 도시하는 확대도이다. 시즈닝 층(400)이 기판 지지 피처들(214)의 표면 상에 형성된다. 시즈닝 층(400)은 기판 지지 피처들(214)의 노출된 표면 상에 컨포멀하게(conformally) 형성될 수 있다. 대안적으로, 시즈닝 층(400)은, 기판 지지 피처들(214) 사이의 골짜기(valley)들로 가지 않고, 기판 지지 피처들(214)의 최상부 표면 상에 선택적으로 형성될 수 있다. 일부 경우들에서, 시즈닝 층(400)은 레지(216) 및/또는 전체 기판 척킹 표면(212)(도 2)을 덮도록 연장될 수 있다. 시즈닝 층(400)은, 기판과 접촉할 때 후면 층들에 대한 영향을 최소화한 경도를 가질 수 있다. 예컨대, 시즈닝 층(400)은 약 2 GPa 내지 약 50 GPa, 예컨대, 약 5 GPa 내지 약 30 GPa의 범위의 경도를 가질 수 있다. 적절한 재료는 실리콘, 실리콘 나이트라이드, 실리콘 옥사이드, 탄소 도핑된 실리콘 옥사이드(SiOC), 실리콘 카바이드(SiC), 질소 함유 실리콘 카바이드(SiCN), 알루미늄 옥사이드, 알루미늄 나이트라이드, 도핑되지 않은 실리콘 유리(USG), 이를테면, 실리콘 옥사이드, 보론-실리케이트 유리(BSG), 포스포러스-실리케이트 유리(PSG) 또는 보론-포스포러스-실리케이트 유리(BPSG), 또는 이들의 임의의 조합을 포함(그러나, 이에 제한되지 않음)할 수 있다. 낮은 경도를 갖고 기판의 프로세싱에 사용되는 화학물질에 대한 노출로 인한 열화에 내성이 있는(resistant) 재료들과 같은 다른 재료들이 또한 사용될 수 있다.
[0025] 시즈닝 층(400)은 위에서 열거된 재료의 단일 층일 수 있거나 또는 위에서 열거된 재료들의 임의의 조합을 포함하는 층 스택일 수 있다. 일 실시예에서, 시즈닝 층(400)은 임의의 순서로 배열될 수 있는 실리콘 옥사이드 및 실리콘 나이트라이드를 포함하는 이중층 스택이다. 다른 실시예에서, 시즈닝 층(400)은 임의의 순서로 배열될 수 있는 USG 및 실리콘 나이트라이드를 포함하는 이중층 스택이다. 또 다른 실시예에서, 시즈닝 층(400)은 SiCN이다. 시즈닝 프로세스 동안 시즈닝 재료 및 증착 온도를 변화시킴으로써 시즈닝 층(400)의 경도에 영향을 미치도록 시즈닝 층이 조정되거나 또는 조절될 수 있는 것이 고려된다. 시즈닝 재료를 선택할 때 유전 상수, 항복 전압 및 결함 성능과 같은 다른 인자들이 또한 고려될 수 있다.
[0026] 위에서 설명된 실시예들 중 임의의 실시예에서, 시즈닝 층(400)은 약 0.3 ㎛ 내지 약 10 ㎛의 두께를 가질 수 있다. 일 실시예에서, 시즈닝 층(400)은 인-시튜(in-situ)로 형성되고, 약 0.5 ㎛ 이상, 예컨대, 약 1 ㎛ 이상, 이를테면, 약 1.2 ㎛ 내지 약 3.5 ㎛의 두께를 갖는다. 일 예에서, 시즈닝 층(400)은 약 1 ㎛의 두께를 갖는다. 시즈닝 층(400)이 실리콘 나이트라이드 및 USG를 포함하는 예시적인 일 예에서, 시즈닝 층(400)의 전체 두께는 0.5 ㎛ 또는 1 ㎛일 수 있다. 시즈닝 층(400)이 USG인 다른 예시적인 예에서, 시즈닝 층(400)의 전체 두께는 1 ㎛이다. 시즈닝 층(400)이 SiCN인 또 다른 예시적인 예에서, 시즈닝 층(400)의 전체 두께는 1 ㎛이다. 어쨌든, 시즈닝 층(400)의 두께는, 기판 지지 피처들(214)의 Ra가 시즈닝 층(400)에 전달될 수 있도록 선택된다. 그러므로, 시즈닝 층(400)은 기판 지지 피처들(214)의 Ra와 실질적으로 동일한 Ra를 가질 수 있다. 게다가, 시즈닝 층(400)이 프로세싱 화학물질에 대한 노출로 인한 열화에 대한 기판 척킹 표면(212)의 내성(resistance)을 개선시키기 때문에, 기판 지지 피처들(214)의 Ra는 시즈닝 층이 형성되지 않는 종래의 설계들보다 훨씬 더 오래 유지되어서, 약 섭씨 650 도처럼, 이를테면 섭씨 550도를 초과하는 고온들에서 매우 휘어진 기판들을 척킹하는 기판 지지부(200)의 능력을 개선시킬 수 있다.
[0027] 시즈닝 층(400)은, 챔버의 세정 사이클의 일부와 같은, 기판의 각각의 프로세싱 동작 사이에서 인-시튜로 또는 한 번 형성될 수 있다. 추가로, 시즈닝 층(400)은 기판 지지부(200)가 동작하고 있는 동일한 챔버 내에서 인-시튜로 또는 상이한 챔버에 형성될 수 있다. 시즈닝 층(400)은 기판 척킹 표면(212), 또는 적어도, 기판 지지 피처들(214)의 표면에 주기적으로 다시 적용될 수 있다. 예컨대, 시즈닝 층(400)은, 배치식으로(in a batch) 미리 결정된 수의 기판들이 (예컨대, 필름 증착 또는 에칭 프로세스로) 프로세싱된 후에 기판 척킹 표면(212) 상에 다시 적용될 수 있다. 미리 결정된 수는 약 400 개 이상의 기판들, 이를테면, 약 1000 개 이상의 기판들, 예컨대, 약 2000 개의 기판들 내지 약 4000 개의 기판들일 수 있다.
[0028] 본원에서 설명된 접근법들 중 임의의 접근법에 부가하여, 기판 지지 피처들(214)에 의해 유발되는 손상을 감소시키기 위해 후면 층들(402)의 전체 두께는 증가될 수 있다. 즉, 기판 지지 피처들(214)이 후면 층들을 천공하는 것을 방지하기 위해 후면 층들의 전체 두께가 증가될 수 있다. 더 두꺼운 후면 층들을 천공하는 것은 기판 지지 피처들(214)의 표면 상의 날카로운 피처를 이용한 더 높은 힘을 필요로 한다. 그러한 경우에서, 시즈닝 층(400)은 선택적일 수 있다. 일 실시예에서, 후면 층들(예컨대, 다층 실리콘 옥사이드, 비정질 실리콘 및 실리콘 나이트라이드)의 전체 두께는 약 0.1 ㎛의 종래의 두께로부터 약 1 ㎛ 이상, 이를테면, 약 2 ㎛ 내지 약 10 ㎛의 두께로 증가될 수 있다. 이 접근법은 단독으로, 또는 본 개시내용에서 설명된 실시예들 중 하나 이상의 실시예들과 함께 구성될 수 있다는 것이 고려된다.
[0029] 본원에서 설명된 실시예들 중 임의의 하나 이상의 실시예들과 조합될 수 있는 일 실시예에서, 기판 지지부(200)는 기판 지지부(200)의 척킹 능력을 개선시키기 위해 특정 성능 파라미터들로 설계될 수 있다. 일 예에서, 본체(202)는 약 250 밀리암페어 내지 약 50 밀리암페어 사이의 누설 전류를 갖도록 설계된다. 기판 지지부(200)의 누설 전류를 제한함으로써, 이에 의해 제공되는 척킹력의 균일성이 크게 증가되어서, 기판 프로세싱의 품질이 개선된다.
[0030] 본원에서 설명된 실시예들 중 임의의 하나 이상의 실시예들과 조합될 수 있는 일 실시예에서, 본체(202)는 본체(202)의 동작 온도와 관련하여 원하는 비저항(resistivity), 이를테면, 약 0.1 x 1010 Ohm-cm 내지 약 1.0 x 1011 Ohm-cm의 비저항을 가질 수 있다. 예컨대, 본체(202)는 약 섭씨 550 도에서 약 0.1 x 1010 Ohm-cm 내지 약 1.0 x 1011 Ohm-cm, 이를테면, 약 0.8 x 1010 Ohm-cm 내지 약 7 x 1010 Ohm-cm의 비저항을 갖도록 설계될 수 있다. 비저항을 증가시킴으로써, 적당한 척킹력을 제공하는 데 필요한 전압이 낮아져서, 플라즈마의 아킹을 방지한다. 다른 예에서, 본체(202)는 약 섭씨 350 도에서 약 0.1 x 1010 Ohm-cm 내지 약 1.0 x 1011 Ohm-cm, 이를테면, 약 0.2 x 1010 Ohm-cm 내지 약 5 x 1010 Ohm-cm의 비저항을 갖도록 설계될 수 있다. 비저항을 증가시키는 것은 저온들, 이를테면, 섭씨 650 도 이하, 예컨대, 약 섭씨 550 도 이하에서 더 나은 척킹 성능을 야기한다.
[0031] 기판의 후면 층들에 대한 손상을 없애거나 또는 최소화하기 위한 다양한 접근법들이 개시된다. 이들 접근법들은 적어도 기판 지지 피처들 상에 시즈닝 층을 형성하는 것, 기판 지지 피처들의 표면 거칠기(Ra)(그리고 이에 따라, 기판 지지 피처들 상에 증착된 시즈닝 층의 Ra)를 변경하는 것, 기판 후면 층 두께를 증가시키는 것, 지지 피처들의 수를 증가시키는 것, 기판 척킹 표면의 외부 구역에서 기판 지지 피처들의 밀도를 증가시키는 것, 그리고 척킹 전압을 낮추는 것 등을 포함한다. 이들 접근법들은, 기판 지지 피처들의 열화에 대한 내성을 제공하며, 후면 손상이 후면 층들을 관통하여 기판의 전면 상에 증착된 층들을 손상시키는 것을 방지한다. 그러므로, 배경기술에서 논의된 바와 같이 리소그래피 프로세스 동안 초점 드리프트 문제들이 방지되거나 또는 최소화되어서, 기판 상의 피처들의 CD 균일성이 개선될 수 있다.
[0032] 전술된 내용은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 기본적인 범위로부터 벗어나지 않고, 본 개시내용의 다른 그리고 추가적인 실시예들이 고안될 수 있다.

Claims (15)

  1. 기판 척킹 표면을 포함하는 세라믹 본체;
    상기 세라믹 본체 내에 배치된 RF 전극;
    상기 세라믹 본체에 내장된 가열 엘리먼트 ―상기 가열 엘리먼트는 섭씨 600 도를 초과하는 온도들에서 동작하도록 구성됨―;
    상기 기판 척킹 표면 상에 형성된 복수의 기판 지지 피처(feature)들 ―상기 기판 지지 피처들의 수는 상기 기판 척킹 표면의 중심으로부터 상기 기판 척킹 표면의 에지까지 반경방향으로 증가함―; 및
    상기 복수의 기판 지지 피처들 상에 형성된 시즈닝 층
    을 포함하고,
    상기 시즈닝 층은 실리콘 나이트라이드, 실리콘 또는 실리콘 옥사이드를 포함하는,
    기판 지지부.
  2. 제1 항에 있어서,
    상기 복수의 기판 지지 피처들의 Ra는 약 15 ㎛ 내지 약 20 ㎛인,
    기판 지지부.
  3. 제1 항에 있어서,
    상기 시즈닝 층은 약 5 GPa 내지 약 30 GPa 범위의 경도(hardness)를 갖는,
    기판 지지부.
  4. 제1 항에 있어서,
    상기 시즈닝 층은 USG(undoped silicon glass)를 더 포함하는,
    기판 지지부.
  5. 제1 항에 있어서,
    상기 시즈닝 층은 약 0.5 ㎛ 내지 약 1.2 ㎛의 두께를 갖는,
    기판 지지부.
  6. 기판 척킹 표면을 포함하는 본체 ―상기 기판 척킹 표면은, 내부 구역 및 상기 내부 구역을 둘러싸는 외부 구역을 가짐―;
    상기 본체 내에 배치된 전극;
    상기 본체의 주변부 주위에 형성된 레지 ―상기 레지는 상기 외부 구역을 둘러쌈―; 및
    상기 기판 척킹 표면 상에 형성된 복수의 기판 지지 피처들
    을 포함하고,
    상기 복수의 기판 지지 피처들은 상기 내부 구역에서의 제1 밀도 및 상기 외부 구역에서의 제2 밀도를 가지며, 상기 제1 밀도 대 상기 제2 밀도의 비(ratio)는 약 4:1 내지 약 10:1인,
    기판 지지부.
  7. 제6 항에 있어서,
    상기 내부 구역은 제1 반경방향 거리를 갖고, 상기 외부 구역은 제2 반경방향 거리를 가지며, 상기 제1 반경방향 거리 대 상기 제2 반경방향 거리의 비는 약 2:1 내지 약 3:1인,
    기판 지지부.
  8. 제1 항 또는 제6 항에 있어서,
    상기 복수의 기판 지지 피처들의 총 수는 약 1000 개 이상인,
    기판 지지부.
  9. 제1 항 또는 제6 항에 있어서,
    상기 복수의 기판 지지 피처들은 동심원들로 배열되는,
    기판 지지부.
  10. 제1 항 또는 제6 항에 있어서,
    상기 복수의 기판 지지 피처들은 약 15 ㎛ 내지 약 20 ㎛의 평균 표면 거칠기(Ra)를 갖는,
    기판 지지부.
  11. 제6 항에 있어서,
    상기 복수의 기판 지지 피처들 상에 형성된 시즈닝 층을 더 포함하고, 상기 시즈닝 층은 실리콘, 실리콘 나이트라이드, 실리콘 옥사이드, 탄소 도핑된 실리콘 옥사이드(SiOC), 실리콘 카바이드(SiC), 질소 함유 실리콘 카바이드(SiCN), 알루미늄 옥사이드, 알루미늄 나이트라이드, 도핑되지 않은 실리콘 유리(USG), 보론-실리케이트 유리(BSG), 포스포러스-실리케이트 유리(PSG), 보론-포스포러스-실리케이트 유리(BPSG) 또는 이들의 임의의 조합을 포함하며, 상기 시즈닝 층은, 실리콘 옥사이드 및 실리콘 나이트라이드를 포함하는 이중층 스택인,
    기판 지지부.
  12. 제6 항에 있어서,
    상기 복수의 기판 지지 피처들의 각각의 피처는 약 1 mm 내지 약 6 mm의 직경, 및 약 10 ㎛ 내지 약 50 ㎛의 높이를 갖는,
    기판 지지부.
  13. 기판 척킹 표면을 포함하는 본체;
    상기 본체에 배치된 전극;
    상기 본체에 배치된 온도 제어 디바이스;
    상기 기판 척킹 표면의 주변부 주위에 배치된 에지 링;
    상기 기판 척킹 표면 상에 형성된 복수의 기판 지지 피처들 ―상기 기판 지지 피처들은 약 1000 개 이상의 총 수를 가지며, 상기 기판 지지 피처들의 수는 상기 기판 척킹 표면의 중심으로부터 상기 에지 링까지 반경방향으로 증가함―; 및
    상기 복수의 기판 지지 피처들 상에 형성된 시즈닝 층
    을 포함하고,
    상기 시즈닝 층은 실리콘 옥사이드 및 실리콘 나이트라이드를 포함하는,
    기판 지지부.
  14. 제13 항에 있어서,
    상기 복수의 기판 지지 피처들의 각각의 피처는 약 1 mm 내지 약 6 mm의 직경, 및 약 10 ㎛ 내지 약 50 ㎛의 높이를 갖는,
    기판 지지부.
  15. 제13 항에 있어서,
    상기 시즈닝 층은 실리콘, 탄소 도핑된 실리콘 옥사이드(SiOC), 실리콘 카바이드(SiC), 질소 함유 실리콘 카바이드(SiCN), 알루미늄 옥사이드, 알루미늄 나이트라이드, 도핑되지 않은 실리콘 유리(USG), 보론-실리케이트 유리(BSG), 포스포러스-실리케이트 유리(PSG), 보론-포스포러스-실리케이트 유리(BPSG) 또는 이들의 임의의 조합을 더 포함하는,
    기판 지지부.
KR1020217001989A 2018-06-22 2019-05-31 반도체 웨이퍼 프로세싱에서 웨이퍼 후면 손상을 최소화하는 방법들 KR20210013762A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862688753P 2018-06-22 2018-06-22
US62/688,753 2018-06-22
PCT/US2019/035073 WO2019245727A1 (en) 2018-06-22 2019-05-31 Methods of minimizing wafer backside damage in semiconductor wafer processing

Publications (1)

Publication Number Publication Date
KR20210013762A true KR20210013762A (ko) 2021-02-05

Family

ID=68982151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217001989A KR20210013762A (ko) 2018-06-22 2019-05-31 반도체 웨이퍼 프로세싱에서 웨이퍼 후면 손상을 최소화하는 방법들

Country Status (7)

Country Link
US (1) US10971390B2 (ko)
JP (1) JP2021527962A (ko)
KR (1) KR20210013762A (ko)
CN (1) CN112166497B (ko)
SG (1) SG11202010673RA (ko)
TW (1) TWI801594B (ko)
WO (1) WO2019245727A1 (ko)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0718438A (ja) * 1993-06-17 1995-01-20 Anelva Corp 静電チャック装置
US5583736A (en) 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
TW416100B (en) * 1997-07-02 2000-12-21 Applied Materials Inc Control of oxygen to silane ratio in a seasoning process to improve particle performance in an HDP-CVD system
US7824498B2 (en) * 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
JP4657824B2 (ja) * 2005-06-17 2011-03-23 東京エレクトロン株式会社 基板載置台、基板処理装置および基板載置台の製造方法
KR100769138B1 (ko) * 2005-10-12 2007-10-22 동부일렉트로닉스 주식회사 고밀도 플라즈마 화학기상 증착 방법을 이용한 플라즈마산화막 형성장치 및 형성방법
TW200735254A (en) * 2006-03-03 2007-09-16 Ngk Insulators Ltd Electrostatic chuck and producing method thereof
KR100804170B1 (ko) * 2006-06-13 2008-02-18 주식회사 아이피에스 웨이퍼블럭
JP2011530833A (ja) * 2008-08-12 2011-12-22 アプライド マテリアルズ インコーポレイテッド 静電チャックアセンブリ
KR102032744B1 (ko) * 2012-09-05 2019-11-11 삼성디스플레이 주식회사 기판 고정장치 및 이의 제조방법
WO2014084060A1 (ja) * 2012-11-28 2014-06-05 京セラ株式会社 載置用部材およびその製造方法
KR102112368B1 (ko) * 2013-02-28 2020-05-18 도쿄엘렉트론가부시키가이샤 탑재대 및 플라즈마 처리 장치
JP6173936B2 (ja) * 2013-02-28 2017-08-02 東京エレクトロン株式会社 載置台及びプラズマ処理装置
JP6279269B2 (ja) * 2013-09-25 2018-02-14 日本特殊陶業株式会社 真空吸着装置
WO2015077590A1 (en) 2013-11-22 2015-05-28 Applied Materials, Inc. Pad design for electrostatic chuck surface
US10403535B2 (en) * 2014-08-15 2019-09-03 Applied Materials, Inc. Method and apparatus of processing wafers with compressive or tensile stress at elevated temperatures in a plasma enhanced chemical vapor deposition system
US10325800B2 (en) 2014-08-26 2019-06-18 Applied Materials, Inc. High temperature electrostatic chucking with dielectric constant engineered in-situ charge trap materials
KR102174964B1 (ko) * 2014-09-30 2020-11-05 스미토모 오사카 세멘토 가부시키가이샤 정전 척 장치
US20160230269A1 (en) * 2015-02-06 2016-08-11 Applied Materials, Inc. Radially outward pad design for electrostatic chuck surface
US20180148835A1 (en) * 2016-11-29 2018-05-31 Lam Research Corporation Substrate support with varying depths of areas between mesas and corresponding temperature dependent method of fabricating

Also Published As

Publication number Publication date
US10971390B2 (en) 2021-04-06
CN112166497B (zh) 2021-12-21
CN112166497A (zh) 2021-01-01
JP2021527962A (ja) 2021-10-14
SG11202010673RA (en) 2021-01-28
US20190393072A1 (en) 2019-12-26
TW202006873A (zh) 2020-02-01
WO2019245727A1 (en) 2019-12-26
TWI801594B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
KR200476554Y1 (ko) 경사진 상부면을 가진 고온 에지 링
US20160049323A1 (en) Method and apparatus of processing wafers with compressive or tensile stress at elevated temperatures in a plasma enhanced chemical vapor deposition system
JP4348408B2 (ja) 半導体装置の製造方法
US20130155569A1 (en) High Conductivity Electrostatic Chuck
KR20110020269A (ko) 정전 척
TWI755800B (zh) 具有改善的高溫吸附的半導體基板支撐件
TWI795030B (zh) 用於減少斜面沉積的基板支撐組件及方法
US20170084477A1 (en) Substrate support unit and substrate treatment apparatus comprising the same
US11830706B2 (en) Heated pedestal design for improved heat transfer and temperature uniformity
US10971390B2 (en) Methods of minimizing wafer backside damage in semiconductor wafer processing
KR102647177B1 (ko) 플라즈마 처리 장치
KR100717694B1 (ko) 분리층을 갖는 정전척
US11133212B2 (en) High temperature electrostatic chuck
KR100783569B1 (ko) 캡 형 정전척
JP2005120410A (ja) 半導体装置の製造方法
US11929278B2 (en) Low impedance current path for edge non-uniformity tuning
US11610800B2 (en) Capacitive method of detecting wafer chucking and de-chucking
KR20230085179A (ko) 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들
JP2022532775A (ja) 基板裏側の損傷を最小限に抑える方法及び装置
JP2003209068A (ja) 半導体装置の製造方法
KR20050061729A (ko) 정전 척 구조체 및 그를 이용한 박막 형성 방법 및소자분리 방법
KR20080072254A (ko) 포커스링을 포함하는 반도체 소자 제조 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal