KR20230085179A - 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들 - Google Patents

유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들 Download PDF

Info

Publication number
KR20230085179A
KR20230085179A KR1020237015924A KR20237015924A KR20230085179A KR 20230085179 A KR20230085179 A KR 20230085179A KR 1020237015924 A KR1020237015924 A KR 1020237015924A KR 20237015924 A KR20237015924 A KR 20237015924A KR 20230085179 A KR20230085179 A KR 20230085179A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
substrate
semiconductor processing
substrate support
processing method
Prior art date
Application number
KR1020237015924A
Other languages
English (en)
Inventor
아크힐 싱할
앨리슨 야우
제퀴옹 자오
상-진 김
지준 지앙
디네쉬 파디
가네쉬 발라수브라마니안
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230085179A publication Critical patent/KR20230085179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Abstract

반도체 프로세싱 챔버의 기판 프로세싱 영역 내로 증착 프리커서들을 유동시키는 것을 포함할 수 있는 반도체 프로세싱 시스템들 및 방법이 설명되는데, 기판 프로세싱 영역은 정전 척을 포함한다. 방법들은 시즈닝된 정전 척을 형성하기 위해 증착 프리커서들로부터 정전 척 상에 시즈닝 층을 증착하는 것을 더 포함할 수 있다. 시즈닝 층은 약 3.5 이상의 유전 상수를 특징으로 할 수 있다. 방법들은 약 500 V 이상의 전압을 시즈닝된 정전 척에 인가하는 것을 여전히 더 포함할 수 있다. 시즈닝된 정전 척은, 전압이 인가될 때, 약 25 mA 이하의 누설 전류를 특징으로 할 수 있다.

Description

유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들
[0001] 본 출원은 2020년 10월 16일자로 출원된 발명의 명칭이 "SYSTEMS AND METHODS OF SEASONING ELECTROSTATIC CHUCKS WITH DIELECTRIC SEASONING FILMS"인 미국 특허 출원 번호 제17/073,071호의 이익 및 우선권을 주장하며, 이 가출원은 이로써 인용에 의해 그 전체가 통합된다.
[0002] 본 기술은 반도체 제조를 위한 컴포넌트들 및 장치들에 관한 것이다. 더 구체적으로, 본 기술은 기판 지지체 어셈블리들 및 다른 반도체 프로세싱 기기에 관한 것이다.
[0003] 집적 회로들은 기판 표면들 상에 복잡하게 패턴화된 재료 층들을 생성하는 프로세스들에 의해 가능하게 되었다. 기판 상에 패턴화된 재료를 생성하는 것은 재료를 형성하고 제거하기 위한 제어된 방법들을 필요로 한다. 집적 회로들을 제조하는 일부 프로세스들은 기판 웨이퍼 상에서의 많은 층들의 증착을 포함한다. 일부 경우들에서, 점점 증가하는 수의 층들에 의해 생성되는 누적 응력들이 제조 동안 기판 웨이퍼를 뒤틀 만큼 충분히 큰 응력들을 생성할 수 있다. 웨이퍼 뒤틀림은, 웨이퍼 표면에 걸친 불균일한 두께의 층들의 형성을 포함하여, 회로 제조에 대해 많은 악영향들을 끼칠 수 있다.
[0004] 웨이퍼 기판들 상에서 형성되는 층들의 수가 계속해서 증가함에 따라, 웨이퍼에 대한 응력의 양은 계속 증가하는데, 이것은 제조 동안 더욱 현저한 웨이퍼 뒤틀림을 초래한다. 따라서, 기판 웨이퍼의 뒤틀림이 더 적은 고품질 디바이스들 및 구조물들을 생산하기 위해 사용될 수 있는 개선된 시스템들 및 방법들에 대한 필요성이 존재한다. 이들 및 다른 필요성들은 본 기술에 의해 해결된다.
[0005] 본 기술의 실시예들은, 정전 척(electrostatic chuck)이 적은 양의 전하 누설을 가지면서 많은 양의 정전하를 유지하는 것을 허용하는 유전체 시즈닝 막(dielectric seasoning film)들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들을 포함한다. 시즈닝 막들은 약 3.5 이상의 유전 상수들(k 값들)을 특징으로 하는 유전성 재료들을 포함할 수 있다. 시즈닝 막들은 정전 척의 노출된 표면들뿐만 아니라, 기판 지지체 어셈블리의 다른 노출된 표면들 및 반도체 프로세싱 챔버의 내부 벽들 상에 증착될 수 있다. 전기적으로 절연성인 시즈닝 막은 높은 전압이 낮은 레벨들의 누설 전류를 가지면서 정전 척에 인가되는 것을 허용할 수 있다.
[0006] 본 기술의 실시예들은 반도체 프로세싱 챔버 내로 증착 프리커서들을 흐르게 하는 것을 포함하는 반도체 프로세싱 방법들을 포함한다. 프로세싱 챔버는 정전 척을 포함하는 기판 프로세싱 영역을 포함할 수 있다. 방법들은 시즈닝된 정전 척을 형성하기 위해 증착 프리커서들로부터 정전 척 상에 시즈닝 층(seasoning layer)을 증착하는 것을 더 포함할 수 있다. 시즈닝 층은 약 3.5 이상의 유전 상수를 특징으로 할 수 있다. 방법들은 약 500 V 이상의 전압을 시즈닝된 정전 척에 인가하는 것을 여전히 더 포함할 수 있다. 이 전압이 인가될 때, 시즈닝된 정전 척은 약 25 mA 이하의 누설 전류를 특징으로 할 수 있다.
[0007] 추가적인 실시예들에서, 시즈닝 층을 형성하는 증착 프리커서들은 실리콘 함유 프리커서를 포함할 수 있다. 또 다른 실시예들에서, 증착 프리커서들은 산소 분자(O2)를 또한 포함할 수 있다. 일부 실시예들에서, 증착 프리커서들로부터 형성되는 시즈닝 층은 도핑되지 않은 실리콘 산화물을 포함할 수 있다. 실시예들에서, 시즈닝 층은 약 500 Å 이상의 두께를 특징으로 할 수 있다. 추가적인 실시예들에서, 시즈닝 층은 실리콘 산화물 및 도핑되지 않은 폴리실리콘의 이중 층(bilayer)을 포함할 수 있다. 실시예들에서, 폴리실리콘 층은 약 300 Å 이하의 두께를 특징으로 할 수 있다. 또 다른 실시예들에서, 시즈닝 층은 약 1 at.%(원자퍼센트) 이하의 탄소를 특징으로 할 수 있다.
[0008] 본 기술의 실시예들은 반도체 웨이퍼를 정전 척과 접촉시키는 것을 포함하는 프로세싱 방법들을 또한 포함한다. 정전 척은 반도체 프로세싱 챔버의 기판 프로세싱 영역에서 로케이팅될 수 있다. 척은 약 3.5 이상의 유전 상수를 특징으로 하는 시즈닝 층을 사용하여 시즈닝될 수 있다. 방법들은 반도체 웨이퍼를 척킹하기 위해 약 500 V 이상의 클램핑 전압을 시즈닝된 정전 척에 인가하는 것을 더 포함할 수 있다. 클램핑 전압이 인가될 때, 정전 척은 약 25 mA 이하의 누설 전류를 특징으로 할 수 있다. 방법들은 척킹된 반도체 웨이퍼 상에 2개 초과의 층들을 증착하는 것을 또한 포함할 수 있다. 실시예들에서, 층들의 증착들은 약 500 MPa 이상의 응력을 웨이퍼에서 유도할 수 있다.
[0009] 추가적인 실시예들에서, 척킹된 웨이퍼는 층들의 증착 이후 약 100 ㎛ 이하의 휘어짐(bowing)을 특징으로 한다. 또 다른 실시예들에서, 척킹된 웨이퍼는 층들의 증착 이후에 평균 두께로부터 약 2 % 이하의 편차를 특징으로 할 수 있다. 또 다른 실시예들에서, 증착된 층들의 수는 층들의 적어도 50 쌍들일 수 있는데, 층들의 각각의 쌍은 유전체 층 및 반도체 층을 포함한다. 또 다른 실시예들에서, 시즈닝 층은 도핑되지 않은 실리콘 산화물을 포함할 수 있고 약 1 at.% 이하의 탄소를 특징으로 할 수 있다.
[0010] 본 기술의 실시예들은 기판 지지체 어셈블리를 더 포함할 수 있다. 어셈블리는 기판 지지체 어셈블리를 정의하는 정전 척 본체를 포함할 수 있다. 정전 척 본체는 약 3.5 이상의 유전 상수를 특징으로 하는 시즈닝 층을 사용하여 시즈닝될 수 있다. 기판 지지체 어셈블리는 정전 척 본체에 커플링되는 지지체 스템(support stem), 및 정전 척 본체 내에서 기판 지지체 표면과 지지체 스템 사이에서 임베딩되는 전극을 더 포함할 수 있다. 기판 지지체 어셈블리는 약 500 V 이상의 클램핑 전압에서 약 25 mA 이하의 정전 척 본체를 통한 누설 전류를 특징으로 할 수 있다.
[0011] 추가적인 실시예들에서, 시즈닝 층은 도핑되지 않은 실리콘 산화물을 포함할 수 있고, 약 500 Å 이상의 두께를 특징으로 할 수 있다. 또 다른 실시예들에서, 정전 척 본체는 약 1×109 ohm-cm 이상의 체적 저항률(volumetric resistivity)을 특징으로 하는 세라믹 재료를 포함할 수 있다. 또 다른 실시예들에서, 기판 지지체 어셈블리는 정전 척 본체 내에 임베딩되는 히터를 포함할 수 있다.
[0012] 그러한 기술은 종래의 시스템들 및 기법들에 비해 수많은 이익들을 제공할 수 있다. 예를 들면, 본 기술의 실시예들은, 웨이퍼 상에서의 다수의 층들의 증착에 의해 생성되는 응력들 하에서 웨이퍼의 휘어짐에 대한 경향에 대항하는 증가된 정전 척킹 힘들을 갖는 기판 지지체(substrate support)들을 제공할 수 있다. 추가적으로, 종래의 기술들에 비해 감소된 누설 전류들을 제공하는 것에 의해, 증가되는 전압 척킹 윈도우가 제공될 수 있다. 이들 및 다른 실시예들은, 그들의 이점들 및 피처들 중 많은 것과 함께, 하기의 설명 및 첨부된 도면들과 연계하여 더욱 상세하게 설명된다.
[0013] 본 명세서 및 도면들의 나머지 부분들에 대한 참조에 의해 개시된 기술의 본질 및 이점들의 추가적인 이해가 실현될 수 있다.
[0014] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 시스템의 최상부 평면도(top plan view)를 도시한다.
[0015] 도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템의 개략적인 단면도를 도시한다.
[0016] 도 3은 본 기술의 일부 실시예들에 따른 예시적인 기판 지지체 어셈블리의 개략적인 부분 단면도를 도시한다.
[0017] 도 4는 본 기술의 일부 실시예들에 따른 예시적인 기판 지지체 어셈블리의 개략적인 부분 단면도를 도시한다.
[0018] 도 5는 본 기술의 실시예들에 따른 프로세싱 방법들에서의 선택된 동작들을 도시한다.
[0019] 여러 가지 도면들은 개략도들로서 포함된다. 도면들은 예시적 목적들을 위한 것이며, 실척대로 도시된 것으로 구체적으로 언급되지 않는 한, 실척대로 도시된 것으로 간주되지 않는다는 것이 이해되어야 한다. 추가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며 실제 표현들과 비교하여 모든 양태들 또는 정보를 포함하지 않을 수 있으며, 예시적 목적들을 위해 과장된 자료들을 포함할 수 있다.
[0020] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 게다가, 동일한 타입의 다양한 컴포넌트들은, 유사한 컴포넌트들 사이를 구별하는 문자가 후속하는 참조 라벨에 의해 구별될 수 있다. 명세서에서 제1 참조 라벨만이 사용되는 경우, 설명은 문자에 관계없이 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 하나에 적용 가능하다.
[0021] 플라즈마 강화 증착 프로세스들은, 기판 상에서의 막 형성을 용이하게 하기 위해, 하나 이상의 구성 프리커서들을 에너자이징할 수 있다. 이들 형성된 막들은 기판 상에서 응력들을 야기하는 조건들 하에서 생성될 수 있다. 예를 들면, 산화물-질화물(oxide-nitride; ON) 또는 산화물-폴리실리콘(oxide-polysilicon; OP) 스택들과 같은, 수직 메모리 애플리케이션들을 위한 유전체 층들의 개발에서, 재료의 많은 층들이 기판 상에 증착될 수 있다. 이들 생성된 막들은 기판에 작용하는 내부 응력들을 특징으로 할 수 있다. 이것은 프로세싱 동안 기판으로 하여금 휘어지게 할 수 있는데, 이것은 불량한 균일성의 형성뿐만 아니라, 디바이스 손상 또는 오작동으로 이어질 수 있다.
[0022] 휘어짐 응력을 극복하기 위해 기판에 대해 클램핑 작용을 생성하기 위해 정전 척이 사용될 수 있다. 그러나, 이들 디바이스 스택들에서 층들의 개수들이 증가됨에 따라, 기판에 대해 작용하는 응력들은 증가하는데, 이것은 척킹 전압에서의 비례적인 증가를 필요로 할 수 있다. 척킹 전압(클램핑 전압으로서 또한 지칭됨)이 증가되는 경우, 정전 척은 증가된 레벨들의 누설 전류를 경험할 수 있다. 증가된 누설 전류는, 웨이퍼 기판을 휘어지게 하는 웨이퍼 기판에 대한 힘들을 상쇄하는 데 필요한 높은 정전기력들을 유지하는 척의 능력을 감소시킨다. 누설 전류가 너무 높은 경우, 정전 척은 다중 층 막 증착 동안 웨이퍼 기판이 휘는 것을 방지할 만큼 충분히 높은 정전기력을 생성할 수 없다.
[0023] 증가된 척킹 전압에 인한 증가된 누설 전류의 하나의 원인은, 정전 척의 노출된 표면들을 피복하는 시즈닝 막의 전기 전도도이다. 종래의 시즈닝 막들은 척의 표면들 상에 증착되는 실리콘 산화물 및 도핑된 폴리실리콘의 이중 층을 포함한다. 도핑된 폴리실리콘 층은, 특히, 척킹 전압에서의 점진적 증가(ramp up)로부터 척 상에 축적되는 전하에 대한 전기 도관으로서 작용할 수 있는 높은 전기 전도도를 갖는다. 척킹 전압이 증가됨에 따라, 전도성의 도핑된 폴리실리콘 층 전체에 걸친 누설 전류가 또한 증가된다. 이들 이슈들은, 종래의 기술들을, 증착 동안 층들의 증가된 스케일링을 수용할 수 없는 협소한 척킹 윈도우들로 제한하였다.
[0024] 본 기술은, 특히 증가된 척킹 전압들에서, 종래의 기술들에 비해 감소된 누설 전류들을 생성할 수 있는 특정한 전기적 특성들을 나타내는 특정한 재료들 및 구성들을 갖는 기판 지지체 어셈블리들을 사용하여 이들 도전 과제들을 극복한다. 추가적으로, 어셈블리들은, 누설 전류의 레벨들을 또한 감소시키면서, 인가된 척킹 전압의 증가된 레벨들을 통해 정전하의 증가된 축적을 허용하도록 척을 전기적으로 절연하는, 정전 척 본체의 표면들 상에 증착되는 시즈닝 층들을 포함할 수 있다.
[0025] 나머지 개시내용은 개시된 기술을 활용하는 특정한 증착 프로세스들을 루틴하게 식별할 것이지만, 시스템들 및 방법들은 다른 증착 및 세정 챔버들뿐만 아니라, 설명된 챔버들에서 발생할 수 있는 프로세스들에 동등하게 적용 가능하다는 것이 쉽게 이해될 것이다. 따라서, 본 기술은 오로지 이들 특정한 증착 프로세스들 또는 챔버들과 사용하기 위한 것으로 그렇게 제한되는 것으로 간주되어서는 안된다. 본 개시내용은, 본 기술의 실시예들에 따른 이 시스템에 대한 추가적인 변형들 및 조정들이 설명되기 이전에, 본 기술의 실시예들에 따른 페데스털들을 포함할 수 있는 하나의 가능한 시스템 및 챔버를 논의할 것이다.
[0026] 도 1은 실시예들에 따른 증착, 에칭, 베이킹, 및 경화 챔버들의 프로세싱 시스템(100)의 하나의 실시예의 최상부 평면도를 도시한다. 도면에서, 한 쌍의 전면 개방형 통합 포드(front opening unified pod; 102)들이, 로봇 암들(104)에 의해 수용되며 일렬의 섹션들(109a-c)에서 포지셔닝되는 기판 프로세싱 챔버들(108a-f) 중 하나 내에 배치되기 이전에 저압 유지 영역(106) 내에 배치되는 다양한 사이즈들의 기판들을 공급한다. 제2 로봇 암(110)은 유지 영역(106)으로부터 기판 프로세싱 챔버들(108a-f)로 그리고 역으로 기판 웨이퍼들을 이송하기 위해 사용될 수 있다. 각각의 기판 프로세싱 챔버(108a-f)는, 플라즈마 강화 화학 기상 증착, 원자 층 증착, 물리적 기상 증착, 에칭, 예비 세정, 탈기(degas), 배향, 및 어닐링, 애싱, 등을 포함한 다른 기판 프로세스들에 더하여, 본원에서 설명되는 반도체 재료들의 스택들의 형성을 포함하는 다수의 기판 프로세싱 동작들을 수행하도록 준비될 수 있다.
[0027] 기판 프로세싱 챔버들(108a-f)은 기판 상에 유전체 또는 다른 막을 증착, 어닐링, 경화 및/또는 에칭하기 위한 하나 이상의 시스템 컴포넌트들을 포함할 수 있다. 하나의 구성에서, 두 쌍들의 프로세싱 챔버들, 예를 들면, 108c-d 및 108e-f는 기판 상에 유전성 재료를 증착하기 위해 사용될 수 있고, 프로세싱 챔버들의 제3 쌍, 예를 들면, 108a-b는 증착된 유전체를 에칭하기 위해 사용될 수 있다. 다른 구성에서, 모두 세 개의 쌍들의 챔버들, 예를 들면, 108a-f는 기판 상에 교대하는 유전체 막들의 스택들을 증착하도록 구성될 수 있다. 상이한 실시예들에서, 설명되는 프로세스들 중 임의의 하나 이상은 도시된 제조 시스템으로부터 분리되는 챔버들에서 실행될 수 있다. 유전체 막들에 대한 증착, 에칭, 어닐링, 및 경화 챔버들의 추가적인 구성들이 시스템(100)에 의해 고려된다는 것이 인식될 것이다.
[0028] 도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템(200)의 개략적인 단면도를 도시한다. 플라즈마 시스템(200)은 상기에서 설명되는 일렬의 섹션들(109) 중 하나 이상에서 끼워질 수 있는 한 쌍의 프로세싱 챔버들(108)을 예시할 수 있는데, 한 쌍의 프로세싱 챔버들은 본 기술의 실시예들에 따른 기판 지지체 어셈블리들을 포함할 수 있다. 플라즈마 시스템(200)은 일반적으로 한 쌍의 프로세싱 영역들(220A 및 220B)을 정의하는 측벽들(212), 저부 벽(216), 및 내부 측벽(201)을 갖는 챔버 본체(202)를 포함할 수 있다. 프로세싱 영역들(220A-220B) 각각은 유사하게 구성될 수 있고, 동일한 컴포넌트들을 포함할 수 있다.
[0029] 예를 들면, 프로세싱 영역(220B) ― 이것의 컴포넌트들은 프로세싱 영역(220A) 내에 또한 포함될 수 있음 ― 은 플라즈마 시스템(200)의 저부 벽(216)에서 형성되는 통로(222)를 통해 프로세싱 영역에서 배치되는 페데스털(228)을 포함할 수 있다. 페데스털(228)은 본체 부분과 같은, 페데스털의 노출된 표면 상에 기판(229)을 지지하도록 적응되는 히터를 제공할 수 있다. 페테스털(228)은 가열 엘리먼트들(232), 예를 들면, 저항성 가열 엘리먼트들을 포함할 수 있는데, 이들은 가열하여 기판 온도를 소망되는 프로세스 온도로 제어할 수 있다. 페데스털(228)은 또한 원격 가열 엘리먼트, 예컨대 램프 어셈블리, 또는 임의의 다른 가열 디바이스에 의해 가열될 수 있다.
[0030] 페데스털(228)의 본체는 플랜지(233)에 의해 스템(stem; 226)에 커플링될 수 있다. 스템(226)은 페데스털(228)을 전력 콘센트 또는 전력 박스(203)와 전기적으로 커플링할 수 있다. 전력 박스(203)는 프로세싱 영역(220B) 내에서 페데스털(228)의 상승 및 이동을 제어하는 구동 시스템을 포함할 수 있다. 스템(226)은 페데스털(228)에 전력을 제공하기 위한 전력 계면들을 또한 포함할 수 있다. 전력 박스(203)는 전력 및 온도 표시자(indicator)들을 위한 계면들, 예컨대 열전쌍 계면들을 또한 포함할 수 있다. 스템(226)은 전력 박스(203)와 분리 가능하게 커플링되도록 적응되는 베이스 어셈블리(238)를 포함할 수 있다. 원주 링(circumferential ring; 235)이 전력 박스(203) 위에서 도시되어 있다. 일부 실시예들에서, 원주 링(235)은 베이스 어셈블리(238)와 전력 박스(203)의 상부(upper) 표면 사이에서 기계적 계면을 제공하도록 구성되는 기계적 정지부(stop) 또는 착지부(land)로서 적응되는 숄더(shoulder)일 수 있다.
[0031] 로드(230)가 프로세싱 영역(220B)의 저부 벽(216)에서 형성되는 통로(224)를 통해 포함될 수 있고 페데스털(228)의 본체를 통해 배치되는 기판 리프트 핀들(261)을 포지셔닝시키기 위해 활용될 수 있다. 기판 리프트 핀들(261)은 기판 이송 포트(260)를 통해 기판(229)을 프로세싱 영역(220B) 내외로 이송하기 위해 활용되는 로봇에 의한 기판(229)의 교환을 용이하게 하기 위해 페데스털로부터 기판(229)을 선택적으로 이격시킬 수 있다.
[0032] 챔버 덮개(204)가 챔버 본체(202)의 최상부(top) 부분과 커플링될 수 있다. 덮개(204)는 자신에게 커플링되는 하나 이상의 프리커서 분배 시스템들(208)을 수용할 수 있다. 프리커서 분배 시스템(208)은, 이중 채널 샤워헤드(218)를 통해 프로세싱 영역(220B) 내로 반응물 및 세정 프리커서들을 전달할 수 있는 프리커서 유입구 통로(240)를 포함할 수 있다. 이중 채널 샤워헤드(218)는 페이스플레이트(faceplate; 246) 중간에 배치되는 블로커 플레이트(blocker plate; 244)를 구비하는 환형의 베이스 플레이트(248)를 포함할 수 있다. 라디오 주파수(radio frequency; "RF") 소스(265)가 듀얼 채널 샤워헤드(218)와 커플링될 수 있는데, 이것은 듀얼 채널 샤워헤드(218)의 페이스플레이트(246)와 페데스털(228) 사이에서의 플라즈마 영역의 생성을 용이하게 하기 위해 듀얼 채널 샤워헤드(218)에 전력을 공급할 수 있다. 일부 실시예들에서, RF 소스는, 플라즈마 생성을 용이하게 하기 위해, 페데스털(228)과 같은 챔버 본체(202)의 다른 부분들과 커플링될 수 있다. 덮개(204)로 RF 전력을 전도하는 것을 방지하기 위해 덮개(204)와 이중 채널 샤워헤드(218) 사이에 유전성 절연체(258)가 배치될 수 있다. 페데스털(228)의 주변부에는 페데스털(228)과 맞물리는 쉐도우 링(shadow ring; 206)이 배치될 수 있다.
[0033] 동작 동안 환형의 베이스 플레이트(248)를 냉각시키기 위해 가스 분배 시스템(248)의 환형의 베이스 플레이트(208)에서 선택적인 냉각 채널(247)이 형성될 수 있다. 열 전달 유체, 예컨대 물, 에틸렌 글리콜, 가스, 등은, 베이스 플레이트(248)가 미리 정의된 온도로 유지될 수 있도록, 냉각 채널(247)을 통해 순환될 수 있다. 프로세싱 영역(220B) 내의 프로세싱 환경에 대한 측벽들(201, 212)의 노출을 방지하기 위해, 프로세싱 영역(220B) 내에서 챔버 본체(202)의 측벽들(201, 212)에 매우 근접하게 라이너 어셈블리(227)가 배치될 수 있다. 라이너 어셈블리(227)는, 프로세싱 영역(220B)으로부터 가스들 및 부산물들을 배출하도록 그리고 프로세싱 영역(220B) 내의 압력을 제어하도록 구성되는 펌핑 시스템(264)에 커플링될 수 있는 원주 펌핑 공동(circumferential pumping cavity; 225)을 포함할 수 있다. 라이너 어셈블리(227) 상에는 복수의 배기 포트들(231)이 형성될 수 있다. 배기 포트들(231)은 시스템(200) 내에서의 프로세싱을 촉진하는 방식으로 프로세싱 영역(220B)으로부터 원주 펌핑 공동(225)으로의 가스들의 흐름을 허용하도록 구성될 수 있다.
[0034] 도 3은 본 기술의 일부 실시예들에 따른 예시적인 반도체 프로세싱 챔버(300)의 개략적인 부분 단면도를 도시한다. 도 3은 도 2와 관련하여 상기에서 논의되는 하나 이상의 컴포넌트들을 포함할 수 있고, 그 챔버에 관련이 있는 추가적인 세부사항들을 예시할 수 있다. 챔버(300)는 앞서 설명되는 바와 같이 유전성 재료들의 스택들의 증착을 포함하는 반도체 프로세싱 동작들을 수행하기 위해 사용될 수 있다. 챔버(300)는 반도체 프로세싱 시스템의 프로세싱 영역의 부분적인 뷰를 나타낼 수 있고, 챔버(300)의 일부 실시예들에서 통합되는 것으로 이해되는 앞서 설명된 추가적인 덮개 스택 컴포넌트들과 같은 모든 컴포넌트들을 포함하지 않을 수 있다.
[0035] 언급되는 바와 같이, 도 3은 프로세싱 챔버(300)의 일부를 예시할 수 있다. 챔버(300)는 샤워헤드(305)뿐만 아니라, 기판 지지체 어셈블리(310)를 포함할 수 있다. 챔버 측벽들(315)과 함께, 샤워헤드(305) 및 기판 지지체(310)는 내부에서 플라즈마가 생성될 수 있는 기판 프로세싱 영역(320)을 정의할 수 있다. 기판 지지체 어셈블리는 정전 척 본체(325)를 포함할 수 있는데, 정전 척 본체(325)는 본체 내에 임베딩되는 또는 배치되는 하나 이상의 컴포넌트들을 포함할 수 있다. 최상부 퍽(top puck) 내에 통합되는 컴포넌트들은 일부 실시예들에서 프로세싱 재료들에 노출되지 않을 수 있고, 척 본체(325) 내에서 완전히 유지될 수 있다. 정전 척 본체(325)는 기판 지지체 표면(327)을 정의할 수 있고, 척 본체의 특정한 기하학적 형상(geometry)에 따라 두께 및 길이 또는 직경을 특징으로 할 수 있다. 일부 실시예들에서, 척 본체는 타원형일 수 있고, 중심 축으로부터 척 본체를 통과하는 하나 이상의 반경 방향 치수들을 특징으로 할 수 있다. 최상부 퍽은 임의의 기하학적 형상일 수 있고, 반경 방향 치수들이 논의될 때, 그들은 척 본체의 중앙 포지션으로부터 임의의 길이를 정의할 수 있다는 것이 이해되어야 한다.
[0036] 실시예들에서, 기판 지지체 어셈블리(310)의 노출된 표면들 상에 시즈닝 층(도시되지 않음)이 형성될 수 있다. 또 다른 실시예들에서, 시즈닝 층은 기판 프로세싱 영역에 노출되는 기판 지지체 표면(327)의 표면들 상에서 형성될 수 있다. 시즈닝 층은 기판 지지체 어셈블리(310) 상에 배치되는 반도체 웨이퍼와 아래에 있는 정전 척 본체(325) 사이의 전기 저항을 증가시킬 수 있다. 실시예들에서, 시즈닝 층은 약 3.5 이상의 유전 상수를 갖는 유전체 층을 포함할 수 있다. 또 다른 실시예들에서, 시즈닝 층은 실리콘 산화물 층을 포함할 수 있다. 여전히 추가적인 실시예들에서, 시즈닝 층은 실리콘 산화물 및 도핑되지 않은 폴리실리콘의 이중 층일 수 있다.
[0037] 정전 척 본체(325)는, 척 본체를 지지할 수 있으며 척 본체(325)의 내부 컴포넌트들과 커플링될 수 있는 전기적 및/또는 유체 라인들을 전달 및 수용하기 위한, 하기에서 논의될 바와 같은, 채널들을 포함할 수 있는 스템(330)과 커플링될 수 있다. 척 본체(325)는 정전 척으로서 동작하기 위한 연관된 채널들 또는 컴포넌트들을 포함할 수 있지만, 일부 실시예들에서, 어셈블리는 진공 척, 또는 임의의 다른 타입의 척킹 시스템에 대한 컴포넌트들로서 동작 할 수 있거나 또는 부품으로서 동작하거나 또는 그 척킹 시스템에 대한 컴포넌트들을 포함할 수 있다. 스템(330)은 기판 지지체 표면 반대쪽의 척 본체의 제2 표면 상에서 척 본체와 커플링될 수 있다. 정전 척 본체(325)는, 기판 지지체 표면에 근접한 척 본체 내에서 임베딩되는, DC 전극일 수 있는, 전극(335)을 포함할 수 있다. 전극(335)은 전력 소스(340)와 전기적으로 커플링될 수 있다. 전력 소스(340)는 전기적으로 전도성인 척 전극(335)에 에너지 또는 전압을 제공하도록 구성될 수 있다. 이것은 반도체 프로세싱 챔버(300)의 프로세싱 영역(320) 내에서 전구체의 플라즈마를 형성하도록 동작될 수 있지만, 다른 플라즈마 동작들이 유사하게 유지될 수 있다. 예를 들면, 전극(335)은 또한, 샤워헤드(305)와 전기적으로 커플링되는 RF 소스(307)를 포함하는 용량성 플라즈마 시스템을 위한 전기 접지로서 동작하는 척킹 메쉬(chucking mesh)일 수 있다. 예를 들면, 전극(335)은 RF 소스(307)로부터의 RF 전력에 대한 접지 경로로서 동작할 수 있고, 동시에, 기판 지지체 표면에 대한 기판의 정전 클램핑을 제공하기 위해 기판에 대한 전기 바이어스로서 또한 동작할 수 있다. 전력 소스(340)는 필터, 전력 공급부, 및 척킹 전압을 제공하도록 구성되는 다수의 다른 전기 컴포넌트들을 포함할 수 있다.
[0038] 동작 동안, 기판은 정전 척 본체의 기판 지지체 표면과 적어도 부분적으로 접촉할 수 있는데, 이것은 페데스털의 표면과 기판 사이에서 용량성 효과를 본질적으로 생성할 수 있는 접촉 갭을 생성할 수 있다. 접촉 갭에 전압이 인가될 수 있는데, 이것은 척킹을 위한 정전기력을 생성할 수 있다. 전력 공급부(340)는 전극으로부터 기판 지지체 표면 ― 여기서 전하가 축적될 수 있음 ― 으로 이동하는 전하를 제공할 수 있고, 그 전하는 기판에 있는 반대 전하들과 쿨롱 인력(Coulomb attraction)을 갖는 전하 층을 생성할 수 있으며, 그 전하 층은 기판을 척 본체의 기판 지지체 표면에 대해 정전기적으로 유지할 수 있다. 이러한 전하 이동은, 본 기술의 일부 실시예들에서 사용될 수 있는, 존슨 라벡(Johnsen-Rahbek) 타입 척킹을 위한 유전체 내의 유한한 저항에 기초하여 척 본체의 유전성 재료를 통해 흐르는 전류에 의해 발생할 수 있다.
[0039] 척 본체(325)는, 기판이 배치될 수 있는 오목한(recessed) 포켓을 제공할 수 있는 오목한 영역(345)을 기판 지지체 표면 내에서 또한 정의할 수 있다. 오목한 영역(345)은 최상부 퍽의 내부 영역에서 형성될 수 있고 프로세싱을 위해 기판을 수용하도록 구성될 수 있다. 오목한 영역(345)은 예시되는 바와 같이 정전 척 본체의 중앙 영역을 둘러쌀 수 있고, 임의의 다양한 기판 사이즈들을 수용하도록 사이즈가 정해질 수 있다. 기판은 오목한 영역 내에 안착될 수 있고, 기판을 둘러쌀 수 있는 외부 영역(347)이 이를 포함할 수 있다. 일부 실시예들에서, 외부 영역(347)의 높이는, 기판이 외부 영역(347)에서 기판 지지체 표면의 표면 높이와 동일하도록 하는 또는 그 아래로 오목하게 되도록 하는 그러한 것일 수 있다. 오목한 표면은 프로세싱 동안 에지 효과들을 제어할 수 있는데, 이것은 일부 실시예들에서 기판에 걸친 증착의 균일성을 개선할 수 있다. 일부 실시예들에서, 에지 링이 최상부 퍽의 주변부 주위에 배치될 수 있고, 내부에 기판이 안착될 수 있는 리세스를 적어도 부분적으로 정의할 수 있다. 일부 실시예들에서, 척 본체의 표면은 실질적으로 평면일 수 있고, 에지 링은 내부에 기판이 안착될 수 있는 리세스를 완전히 정의할 수 있다.
[0040] 일부 실시예들에서, 정전 척 본체(325) 및/또는 스템(330)은 절연성 또는 유전성 재료들일 수 있다. 예를 들면, 컴포넌트들을 형성하기 위해 산화물들, 질화물들, 탄화물들, 및 다른 재료들이 사용될 수 있다. 예시적인 재료들은, 알루미늄 산화물, 알루미늄 질화물, 실리콘 탄화물, 텅스텐 탄화물, 및 임의의 다른 금속 또는 전이 금속 산화물, 질화물, 탄화물, 붕화물, 또는 티탄산염뿐만 아니라, 이들 재료들 및 다른 절연성 또는 유전성 재료들의 조합들을 포함하여, 세라믹들을 포함할 수 있다. 특정한 온도 범위들에서 동작하도록 구성되는 복합물들을 제공하기 위해 상이한 등급들의 세라믹 재료들이 사용될 수 있고, 따라서 일부 실시예들에서 최상부 퍽 및 스템에 대해 상이한 세라믹 등급들의 유사한 재료들이 사용될 수 있다. 하기에서 추가로 설명될 바와 같이, 전기적 속성들을 조정하기 위해 일부 실시예들에서 도펀트들이 혼입될 수 있다. 예시적인 도펀트 재료들은 이트륨, 마그네슘, 실리콘, 철, 칼슘, 크롬, 나트륨, 니켈, 구리, 아연, 또는 세라믹성 또는 유전성 재료 내에 혼입되는 것으로 공지되어 있는 임의의 수의 다른 원소들을 포함할 수 있다.
[0041] 정전 척 본체(325)는 척 본체 내에 포함되는 임베딩된 히터(350)를 또한 포함할 수 있다. 히터(350)는 실시예들에서 저항성 히터 또는 유체 히터를 포함할 수 있다. 일부 실시예들에서, 전극(335)은 히터로서 동작될 수 있지만, 그러나 이들 동작들을 디커플링하는 것에 의해, 더욱 개별적인 제어가 제공될 수 있고, 플라즈마 형성을 위한 영역을 제한하면서 확장된 히터 커버리지가 제공될 수 있다. 히터(350)는 척 본체 재료와 본딩되는 또는 커플링되는 폴리머 히터를 포함할 수 있지만, 전도성 엘리먼트가 정전 척 본체 내에 임베딩될 수 있고 전류, 예컨대 AC 전류를 수신하여 최상부 퍽을 가열하도록 구성될 수 있다. 전류는 상기에서 논의되는 DC 전력과 유사한 채널을 통해 스템(330)을 통해 전달될 수 있다. 히터(350)는, 연관된 척 본체 및/또는 기판의 가열을 용이하게 하기 위해 저항 가열 엘리먼트에 전류를 제공할 수 있는 전력 공급부(365)와 커플링될 수 있다. 히터(350)는 실시예들에서 다수의 히터들을 포함할 수 있고, 각각의 히터는 척 본체의 구역과 연관될 수 있고, 따라서, 예시적인 척 본체들은 히터들과 유사한 수의 또는 히터들보다 더 많은 수의 구역들을 포함할 수 있다. 척킹 메쉬 전극(335)은 일부 실시예들에서 히터(350)와 기판 지지체 표면(327) 사이에서 포지셔닝될 수 있고, 하기에서 추가로 설명될 바와 같이 일부 실시예들에서 척 본체 내의 전극과 기판 지지체 표면 사이에서 일정 거리가 유지될 수 있다.
[0042] 히터(350)는 정전 척 본체(325)뿐만 아니라, 기판 지지체 표면(327) 상에 존재하는 기판에 걸쳐 온도들을 조정 가능하게 할 수 있다. 히터는 척 본체 및/또는 기판을 약 100 ℃ 이상으로 가열하기 위한 동작 온도들의 범위를 가질 수 있고, 히터는 약 125 ℃ 이상, 약 150 ℃ 이상, 약 175 ℃ 이상, 약 200 ℃ 이상, 약 250 ℃ 이상, 약 300 ℃ 이상, 약 350 ℃ 이상, 약 400 ℃ 이상, 약 450 ℃ 이상, 약 500 ℃ 이상, 약 550 ℃ 이상, 약 600 ℃ 이상, 약 650 ℃ 이상, 약 700 ℃ 이상, 약 750 ℃ 이상, 약 800 ℃ 이상, 약 850 이상 ℃, 약 900 ℃ 이상, 약 950 ℃ 이상, 약 1000 ℃ 이상, 또는 그 초과까지 가열하도록 구성될 수 있다. 히터는 이들 언급된 숫자들 중 임의의 두 개 사이에서 포괄되는 임의의 범위, 또는 이들 범위들 중 임의의 범위 내에 포괄되는 더 작은 범위들에서 동작하도록 또한 구성될 수 있다. 일부 실시예들에서, 하기에서 더 설명될 바와 같이, 척 히터는, 앞서 설명되는 바와 같이 메모리 디바이스들에 대한 재료의 스택들을 형성하는 것과 같은 증착 동작들 동안 기판 온도를 적어도 500 ℃보다 높게 유지하도록 동작될 수 있다.
[0043] 도 4는 본 기술의 일부 실시예들에 따른 예시적인 기판 지지체 어셈블리(400)의 개략적인 부분 단면도를 도시한다. 기판 지지체 어셈블리(400)는 앞서 설명된 재료들 또는 컴포넌트들 중 임의의 것을 포함할 수 있고, 앞서 논의된 기판 지지체 어셈블리들의 추가적인 세부사항들을 예시할 수 있다. 예시되는 바와 같이, 정전 척 본체(405)는 앞서 설명되는 바와 같이 임베딩된 전극(410) 및 임베딩된 히터(415)를 포함할 수 있다. 기판 지지체 표면(406)은 척 본체에 의해 정의될 수 있고 반도체 기판(430)을 지지하도록 구성될 수 있다. 기판 지지체 표면은 기판 지지체 표면 내에 오목한 포켓(408)을 정의할 수 있다. 오목한 레지(recessed ledge; 420)가 기판 지지체 표면에서 역시 정의될 수 있다. 오목한 레지는 오목한 포켓의 외부 반경 방향 에지로부터 반경 방향 안쪽으로 연장될 수 있다.
[0044] 상기에서 설명되는 바와 같이, 실시예들에서 히터(415) 및 전극(410) 각각에 대해 전력 공급부가 제공될 수 있는데, 이것은 임의의 수의 전력 공급부들일 수 있다. 예를 들면, 전극에 대한 전력 공급부는 DC 전력 공급부, 또는 임의의 다른 전력 공급부일 수 있고, 기판을 기판 지지체 표면(406)에 척킹하도록 구성되는 전압 범위를 제공할 수 있다. 예를 들면, 척킹 기판들이 더 두꺼운 증착 층들을 갖는 것 － 이는 휘어짐에 기여하는 더 큰 응력을 특징으로 할 수 있음 － 을 촉진하게 하기 위해, 본 기술의 일부 실시예들에 따른 시스템들에 대해 상대적으로 더 높은 전력 공급부가 사용될 수 있다. 하나의 비제한적 예로서, ON 또는 OP 스택들의 경우, 층들의 쌍들의 수가 증가됨에 따라, 기판에 대해 작용하는 힘들이 증가될 수 있다. 더 높은 온도들은 이들 힘들에 기여할 수 있으며, 휘어짐의 양을 추가로 증가시킬 수 있고, 기판을 지지체 어셈블리에 적절하게 척킹하는 성능에 문제를 일으킬 수 있다. 실시예들에서, 기판은, 약 100 ㎛ 이상, 약 200 ㎛ 이상, 약 300 ㎛ 이상, 약 400 ㎛ 이상, 약 500 ㎛ 이상, 약 600 ㎛ 이상, 약 700 ㎛ 이상, 약 800 ㎛ 이상, 약 900 ㎛ 이상, 약 1000 ㎛ 이상, 또는 그 초과인 휘어짐을 특징으로 할 수 있다.
[0045] 이들 힘들을 보상하기 위해, 증가된 척킹 전압이 사용되어 실질적으로 평면의 기판 표면을 유지할 수 있지만, 어떤 양의 휘어짐이 여전히 발생할 수 있다. 이들 층 쌍들이 계속 증가됨에 따라, 척킹을 유지하기 위한 최소 전압은 계속 증가할 수 있다. 결과적으로, 일부 실시예들에서, 최소 척킹 전압은 약 -250 V 이상일 수 있으며, 응력 및 보상할 쌍들의 수에 따라, 최소 척킹 전압은 약 -300 V 이상, 약 -350 V, 약 -400 V 이상, 약 -450 V 이상, 약 -500 V 이상, 약 -550 V 이상, 약 -600 V 이상, 약 -650 V 이상, 약 -700 V 이상, 약 -750 V 이상, 약 -800 V 이상, 약 -850 V 이상, 약 -900 V 이상, 약 -950 V 이상, 약 -1,000 V 이상, 또는 그 초과일 수 있다.
[0046] 그러나, 상기에서 언급되는 바와 같이, 이들 증착 동작들은 증가된 온도들에서 수행될 수 있는데, 이것은 척 본체 재료의 저항률, 및 J-R 척으로서 적절하게 동작하는 이 재료의 능력에 직접적으로 영향을 끼칠 수 있다. 예를 들면, 정전 척 본체(405)는, 예를 들면, 알루미늄 질화물일 수 있는데, 이것은 특정한 온도에서의 벌크 저항을 특징으로 할 수 있다. 재료의 온도가 증가됨에 따라, 저항은 떨어지고, 예를 들면, 500℃보다 높은 온도들에서는 크게 떨어질 수 있다. 저항이 떨어짐에 따라, 정전기 방전 또는 아크 방전의 가능성이 증가될 수 있다. 추가적으로, 다르게는 이들 증착들 동안 발생할 수 있는 기판의 실질적인 휘어짐을 제한하기 위해, 증가된 전압은 척킹을 유지하기 위해 사용될 수 있다. 그러나, 이 전압이 증가됨에 따라, 레지(420)의 영역 주위에서 아크 방전의 가능성이 유사하게 증가될 수 있는데, 이것은 척킹을 위해 인가될 수 있는 전압의 양을 제한할 수 있고, 이것은 휘어짐을 상쇄하는 능력을 제한할 수 있다. 이것은 종래에는 제품의 손상 및 감소된 품질로 이어졌다.
[0047] 그러나, 본 기술은, 종래의 기술과 비교하여, 아크 방전으로 이어지지 않으면서 증가된 전압 윈도우를 촉진할 수 있는 재료들 및 구성들을 활용한다. 예를 들면, 종래 기술은 약 -300 V 또는 약 -350 V 이상의 클램핑 전압들에서 아크 방전을 나타낼 수 있다. 이 전압은, 예컨대 수십 또는 수백 개의 재료의 층들을 갖는 ON 증착을 위한, 다중 층 스택들의 증착 동안 생성되는 막 응력들을 보상하기에는 불충분할 수 있다. 본 기술은, 약 -600 V 내지 약 -800 V를 포함하여, 약 -500 V 내지 약 -1000 V의 전압들에서 척킹을 용이하게 할 수 있는데, 이것은, 페데스털로부터의 아크 방전을 제한하면서, 더 많은 개수들의 증착 층들과 연관되는 응력들을 수용할 수 있다.
[0048] 본 기술은 정전 척 본체(405)와 기판(430) 사이의 전기 저항률을 추가로 증가시키는 시즈닝 층을 활용하는 실시예들을 또한 포함한다. 시즈닝 층에 의해 제공되는 증가된 전기 저항률은 더 높은 척킹 전압들 및 더 높은 동작 온도들에서 페데스털로부터의 아크 방전을 추가로 제한한다. 또한, 시즈닝 층은 더 높은 척킹 전압들 및 더 높은 동작 온도들에서 정전 척 재료들로부터의 누설 전류를 감소시킨다.
[0049] J-R 척킹의 경우, 척 본체 표면으로의 전하 이동을 용이하게 하는 페데스털 재료 내에서의 저항 변화들에 기인하여 온도가 증가됨에 따라 척킹력은 일반적으로 포화 레벨까지 증가된다. 그러나, 이것은, 종래에는, 척킹 전압이 증가된 기판 휘어짐을 수용하기 위한 레벨들까지 증가될 때 기판 주위에서의 아크 방전으로 이어졌다. 본 기술은, 기판 지지체 어셈블리에서 누설 전류를 감소시키는 것에 의해 증가된 기판 응력들을 보상하기 위해 증가된 척킹 전압들에서 동작할 수 있는 시즈닝 층들을 사용하여 코팅되는 어셈블리들을 제공하는 것에 의해 이들 결점들에 대해 개선된다. 누설 전류는 기판 지지체 재료 내에서의 이동의 표시자인데, 이것은 전극으로부터 발생되는 누설로부터 측정될 수 있다.
[0050] 종래의 기술들은 특정한 동작 온도들에서 약 25 mA 이상의 누설 전류들을 허용할 수 있는데, 이것은 500℃를 초과하는 동작 온도들에서 극적으로 증가될 수 있다. 종래의 기술들은 절연 층 손상 또는 기판 손상의 관점에서 누설 전류를 고려할 수 있지만, 척킹력을 높이기 위한 시도에서 상대적으로 높은 누설 전류들이 수락될 수 있다. 그러나, 이것은 종래의 설계들에서 증가된 아크 방전으로 이어졌다. 본 기술은 기판에서 척킹력을 유지하면서 누설 전류를 제한하기 위해 기판 지지체 재료들의 저항률을 효과적으로 증가시키는 것에 의해 누설 전류를 제한하도록 기판 지지체 어셈블리의 양태들 및 특성들을 수정한다. 따라서, 본 기술은, 더 높은 척킹 전압들에 기인하는 아크 방전을 또한 제한하거나 또는 방지하면서, 앞서 설명되는 바와 같이 응력들을 특징으로 하는 기판을 적절하게 척킹하는 범위 내에서 유지되는 누설 전류에 기초한 저항률을 특징으로 하는 기판 지지체 어셈블리들을 생성한다.
[0051] 정전 척 본체 상에 시즈닝 층을 형성하는 본 기술의 실시예들은 약 400 V 이상의 척킹 전압들에서 누설 전류를 제한할 수 있고, 약 450 V 이상, 약 500 V 이상, 약 550 V 이상, 약 600 V 이상, 약 650 V 이상, 약 700 V 이상, 약 750 V 이상, 약 800 V 이상, 약 850 V 이상, 약 900 V 이상, 또는 그 초과의 척킹 전압들에서 누설 전류를 제한할 수 있다. 본 기술은 이들 전압 범위들 내에서 누설 전류를 약 25 mA 이하까지 제한할 수 있고, 누설 전류를 약 20 mA 이하, 약 15 mA 이하, 약 10 mA 이하, 약 5 mA 이하, 약 4 mA 이하, 약 3 mA 이하, 약 2 mA 이하, 약 1 mA 이하, 또는 그 미만까지 제한할 수 있다. 그러나, 일부 실시예들에서, 누설 전류는 J-R 척킹을 용이하게 하기 위한 적절한 이동을 보장하기 위해 약 0.2 mA 이상으로 유지될 수 있고, 일부 실시예들에서는, 누설 전류들을 약 0.3 mA 이상, 약 0.5 mA 이상, 약 0.7 mA 이상, 약 1.0 mA 이상, 또는 그 초과로 유지할 수 있다.
[0052] 본 기술의 실시예들은 또한 약 500 ℃ 이상의 동작 온도들에서 누설 전류를 제한할 수 있고, 약 550 ℃ 이상, 약 600 ℃ 이상, 약 650 ℃ 이상, 약 700 ℃ 이상, 약 750 ℃ 이상, 또는 그 초과의 온도들에서 누설 전류를 제한할 수 있다. 상기에서 설명된 누설 전류 범위들은 상기에서 설명된 척킹 전압들 및 동작 온도들 둘 모두에서 동작하는 기판 지지체 어셈블리들에 적용될 수 있다.
[0053] 상기에서 언급되는 바와 같이, J-R 척킹은 기판과 페데스털 사이에서 제공되는 접촉 층(contact layer)의 저항에 적어도 부분적으로 기초할 수 있다. 정전 척 본체의 접촉 표면으로부터의 전극의 거리를 조정하는 것에 의해, 저항은 조정될 수 있다. 본 기술의 일부 실시예들의 증가된 온도들에 기초하여, 체제(regime)가 척킹력의 상대적 안정기(plateau)를 따를 수 있기 때문에, 척킹력은 실질적으로 유지될 수 있거나 또는 최소로 낮아질 수 있다. 결과적으로, 일부 실시예들에서, 전극은, 일부 실시예들에서, 접촉 표면으로부터 추가로 임베딩될 수 있는데, 이것은 기판 지지체 어셈블리의 저항을 효과적으로 증가시켜 아크 방전에 기여할 수 있는 누설 전류들을 감소시킬 수 있다.
[0054] 예를 들면, 도 4에서 예시되는 바와 같이, 오목한 포켓(408)에서의 기판 지지체 어셈블리의 최상부 표면과 같은 가장 바깥쪽을 따라 접촉 표면이 형성될 수 있다. 이 평면으로부터, 전극(410)은 전극과 기판 지지체 표면 사이의 최소 거리를 유지하기 위해 기판 지지체 어셈블리 내에 특정한 깊이로 임베딩될 수 있다. 예를 들면, 일부 실시예들에서, 전극(410)은 정전 척 본체 내에서 기판 지지체 표면(406)으로부터 약 2 mm 이상의 거리 또는 깊이에 임베딩될 수 있고, 기판 지지체 어셈블리의 특성들에 따라, 기판 지지체 표면으로부터 약 3 mm 이상, 약 4 mm 이상, 약 5 mm 이상, 약 6 mm 이상, 약 7 mm 이상, 약 8 mm 이상, 약 9 mm 이상, 약 10 mm 이상, 약 12 mm, 약 14 mm 이상, 약 16 mm 이상, 약 18 mm 이상, 약 20 mm 이상, 또는 그 초과의 거리에 임베딩될 수 있다.
[0055] 정전 척 본체(405)는 또한 특정한 체적 저항률을 특징으로 하는 재료들일 수 있거나 또는 그 재료들을 포함할 수 있다. 상기에서 언급되는 바와 같이, 척 본체는 세라믹 재료, 예컨대 알루미늄 질화물, 또는 상기에서 논의되는 재료들 중 임의의 것일 수 있거나 또는 그들을 포함할 수 있다. 일부 실시예들에서, 재료들은 임계치보다 높은 체적 저항률을 제공하도록 선택, 도핑, 또는 생성될 수 있다, 예컨대 소결될 수 있다. 예를 들면, 일부 실시예들에서, 척 본체는 약 550 ℃ 이상, 약 600 ℃ 이상, 약 650 ℃ 이상, 또는 그 초과의 온도에서 약 5×108 ohm-cm 이상의 체적 저항률을 특징으로 하는 유전성 재료, 예컨대 알루미늄 질화물 재료일 수 있거나 또는 그것을 포함할 수 있고, 그 유전성 재료는 이들 온도 범위들 중 임의의 것에서 약 1×109 ohm-cm 이상, 약 5×109 ohm-cm 이상, 약 1×1010 ohm-cm 이상, 약 3×1010 ohm-cm 이상, 약 5×1010 ohm-cm 이상, 약 7×1010 ohm-cm 이상, 약 1×1011 ohm-cm 이상, 약 3×1011 ohm-cm 이상, 약 5×1011 ohm-cm 이상, 약 7×1011 ohm-cm 이상, 약 1×1012 ohm-cm 이상, 또는 그 초과의 체적 저항률을 특징으로 할 수 있다.
[0056] 본 기술의 실시예들은 정전 척 본체의 노출된 표면들 상에 시즈닝 층을 형성하기 위한 프로세싱 방법들을 또한 포함한다. 방법들은, 상기에서 설명되는 프로세싱 시스템(200)을 포함한 다양한 프로세싱 챔버들뿐만 아니라, 플라즈마 증착이 수행될 수 있는 임의의 다른 챔버에서 수행될 수 있다. 방법들은 본 기술에 따른 방법들의 일부 실시예들과 구체적으로 연관될 수 있는 또는 연관되지 않을 수 있는 다수의 선택적인 동작들을 포함할 수 있다. 하나 이상의 동작들이 본 방법들 이전에 또는 이후에 또한 수행될 수 있다. 예를 들면, 정전 척 본체의 노출된 표면들 및 프로세싱 챔버 내의 다른 표면들 상에 시즈닝 층이 형성되기 이전에 반도체 프로세싱 챔버 내에서 세정 동작이 수행될 수 있다. 일부 경우들에서, 세정 동작은 이전 증착 동작들 동안 챔버 벽들 내에 또는 챔버 벽들 상에 증착되는 재료들을 제거하기 위해 NF3과 같은 에천트 가스를 프로세싱 챔버 내로 유동시키는 것을 포함할 수 있다. 또 다른 경우들에서, 세정 동작은 시즈닝 층에 의해 피복될 수 있는 챔버 벽들의 하나 이상의 노출된 표면들 상에 세정 잔류물들을 남길 수 있다.
[0057] 도 5는, 동작(505)에서 시즈닝 층을 증착하기 위한 증착 프리커서들을 반도체 프로세싱 챔버 내로 유동시키는 것을 포함하는 프로세싱 방법(500)의 실시예를 도시한다. 실시예들에서, 증착 프리커서들은 실란(SiH4)과 같은 하나 이상의 실리콘 함유 프리커서들을 포함할 수 있다. 추가적인 실시예들에서, 증착 프리커서들은 테트라에틸오르쏘실리케이트(tetraethylorthosilicate; TEOS)와 같은 하나 이상의 실리콘 및 산소 함유 프리커서들을 포함할 수 있다. 여전히 추가적인 실시예들에서, 증착 프리커서들은 산소 분자(O2)를 더 포함할 수 있다.
[0058] 일부 실시예들에서, 반도체 프로세싱 챔버 내로 흐르는 증착 프리커서들은 O2 및 실리콘 함유 프리커서를 포함할 수 있다. 실시예들에서, O2 대 실리콘 함유 프리커서의 유량 비율은 약 1:1 이상, 약 1.1:1 이상, 약 1.2:1 이상, 약 1.3:1 이상, 약 1.4:1 이상, 약 1.5:1 이상, 약 1.6:1 이상, 약 1.7:1 이상, 약 1.8:1 이상, 약 1.9:1 이상, 약 2:1 이상, 또는 그 초과일 수 있다. 또 다른 실시예들에서, O2에 대한 유량은 약 300 sccm 이상, 약 325 sccm 이상, 약 350 sccm 이상, 약 375 sccm 이상, 약 400 sccm 이상, 또는 그 초과일 수 있다. 여전히 추가적인 실시예들에서, 실리콘 함유 프리커서의 유량은 약 300 sccm 이하, 약 275 sccm 이하, 약 250 sccm 이하, 약 225 sccm 이하, 약 200 sccm 이하, 약 175 sccm 이하, 약 150 sccm 이하, 또는 그 미만일 수 있다.
[0059] 여전히 추가적인 실시예들에서, 증착 프리커서들은 헬륨, 아르곤, 또는 질소(N2)와 같은 하나 이상의 캐리어 가스들을 포함할 수 있다. 실시예들에서, 캐리어 가스는 실리콘 함유 프리커서 및 산소 함유 프리커서 중 하나 또는 둘 모두와 혼합될 수 있다. 또 다른 실시예들에서, 하나 이상의 캐리어 가스들에 대한 유량은 약 100 sccm 이상, 약 200 sccm 이상, 약 300 sccm 이상, 약 400 sccm 이상, 약 500 sccm 이상, 또는 그 초과일 수 있다.
[0060] 또 다른 실시예들에서, 증착 가스들은 도핑되지 않은 폴리실리콘으로 제조되는 시즈닝 층을 증착하기 위해 하나 이상의 도핑되지 않은 실리콘 함유 프리커서들을 포함할 수 있다. 이들 실시예들에서, 증착 프리커서들은 실란을 포함할 수 있다. 또 다른 실시예들에서, 실란은 실리콘 산화물을 포함하는 시즈닝 층의 제1 부분의 증착에 후속하여 반도체 프로세싱 챔버 내로 계속 흐를 수 있다. 이들 실시예들에서, 챔버 내로의 실란의 흐름을 수반하는 산소의 흐름은 감소되거나 또는 중단되고, 따라서, 증착 프리커서들은 시즈닝 층의 도핑되지 않은 폴리실리콘 부분의 증착 동안 존재하는 산소가 없거나 또는 감소된 양의 산소를 갖는다.
[0061] 실시예들에서, 방법(500)은 동작(510)에서 정전 척의 노출된 표면들 상에 시즈닝 층을 증착하는 것을 더 포함할 수 있다. 일부 실시예들에서, 증착은 시즈닝 층을 증착하기 위한 플라즈마 강화 화학적 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 동작을 포함할 수 있다. 또 다른 실시예들에서, PECVD 동작은 증착 프리커서들로부터 플라즈마를 생성하는 것, 및 증착 프리커서들의 플라즈마 유출물들로부터 시즈닝 층을 형성하는 것을 포함할 수 있다. 실시예들에서, 플라즈마를 생성하기 위해 증착 프리커서들에 공급되는 전력은 1 MHz 이상의 주파수를 갖는 RF 전력일 수 있다. 또 다른 실시예들에서, 증착 프리커서들에 공급되는 플라즈마 전력은 약 1000 와트 이상, 약 2000 와트 이상, 약 3000 와트 이상, 약 4000 와트 이상, 약 5000 와트 이상, 또는 그 초과일 수 있다.
[0062] 실시예들에서, 시즈닝 층의 증착은 정전 척을 가열하는 것을 또한 포함할 수 있다. 일부 실시예들에서, 척은 약 100 ℃ 이상, 약 150 ℃ 이상, 약 200 ℃ 이상, 약 250 ℃ 이상, 약 300 ℃ 이상, 또는 그 초과의 온도까지 가열될 수 있다. 일부 실시예들에서, 정전 척을 가열하는 것은 시즈닝 막과 기저의 척 재료 사이의 접착력을 개선한다.
[0063] 실시예들에서, 시즈닝 층의 증착은 약 10초 이상, 약 15초 이상, 약 20초 이상, 약 30초 이상, 약 45초 이상, 또는 그 초과 동안 발생할 수 있다. 증착 시간들은 시즈닝 층의 두께에 의존할 수 있다. 실시예들에서, 시즈닝 층은 약 500 Å 이상, 약 750 Å 이상, 약 1000 Å 이상, 약 1250 Å 이상, 약 1500 Å 이상, 약 1750 Å 이상, 약 2000 Å 이상, 또는 그 초과의 두께(즉, 깊이)를 가질 수 있다. 여전히 추가적인 실시예들에서, 증착 층은 재료의 단일 층일 수 있다. 여전히 추가적인 실시예들에서, 증착 층은 두 개의 상이한 재료들의 이중 층일 수 있다. 여전히 추가적인 실시예들에서, 증착 층은 세 개 이상의 상이한 재료들을 포함하는 다중 층일 수 있다.
[0064] 증착된 시즈닝 층은, 척킹 전압이 인가될 때, 정전 척으로부터 멀어지는 누설 전류의 양을 제한하는 전기적으로 절연성인 층을 제공한다. 실시예들에서, 증착된 시즈닝 층은 약 3.5 이상, 약 3.6 이상, 약 3.7 이상, 약 3.8 이상, 약 3.9 이상, 약 4 이상, 또는 그 초과의 유전 상수(k 값)를 갖는다. 또 다른 실시예들에서, 증착된 시즈닝 층은 도핑되지 않은 재료들만을 포함할 수 있다. 여전히 추가적인 실시예들에서, 증착된 시즈닝 층은 약 1 at.% 이하, 약 0.5 at.% 이하, 약 0.01 at.% 이하, 약 0.001 at.% 이하, 또는 그 미만의 탄소 레벨들을 가질 수 있다. 여전히 추가적인 실시예들에서, 증착된 시즈닝 층은 탄소가 없을 수 있다.
[0065] 실시예들에서, 방법(500)은, 동작(515)에서, 시즈닝된 정전 척과 기판 웨이퍼를 접촉시키는 것을 더 포함할 수 있다. 또 다른 실시예들에서, 기판 웨이퍼(즉, 반도체 기판)는 정전 척 본체에 의해 정의되는 시즈닝된 기판 지지체 표면 상에 배치될 수 있다. 시즈닝된 기판 지지체 표면은 시즈닝된 정전 척과 직접적으로 접촉하는 기판 웨이퍼의 표면과 지지체 표면 사이에서 시즈닝 층을 포함한다.
[0066] 방법(500)의 실시예들은 동작(520)에서 척킹 전압(즉, 클램핑 전압)을 시즈닝된 정전 척에 인가하는 것을 더 포함할 수 있다. 상기에서 언급되는 바와 같이, 척킹 전압은 기판 지지체 표면과 지지체 표면과 접촉하는 기판 웨이퍼의 표면 사이에서 정전기적 인력(attractive electrostatic force)을 생성한다. 이 정전기적 인력이 웨이퍼를 휘게 만드는 웨이퍼에 대한 응력들에 대항함으로써, 실질적으로 평면 형상인 기판 웨이퍼를 유지할 수 있다. 실시예들에서, 시즈닝된 정전 척에 인가되는 척킹 전압은, 약 -250 V 이상, 약 -300 V 이상, 약 -350 V 이상, 약 -400 V 이상, 약 -450 V 이상, 약 -500 V 이상, 약 -550 V 이상, 약 -600 V 이상, 약 -650 V 이상, 약 -700 V 이상, 또는 약 -750 V 이상, 약 -800 V 이상, 약 -850 V 이상, 약 -900 V 이상, 약 -950 V 이상, 약 -1,000 V 이상, 또는 그 초과일 수 있다.
[0067] 정전 척 상에서 형성되는 시즈닝 층은 전기적으로 절연성이며, 인가된 척킹 전압에서 척으로부터의 누설 전류를 감소시킨다. 실시예들에서, 상기에서 설명된 척킹 전압 범위들 내에서의 누설 전류는 약 10 mA 이하, 약 8 mA 이하, 약 6 mA 이하, 약 5 mA 이하, 약 4 mA 이하, 약 3.5 mA 이하, 약 3 mA 이하, 약 2.5 mA 이하, 약 2 mA 이하, 약 1.5 mA 이하, 또는 그 미만일 수 있다. 상기에서 언급되는 바와 같이, 일부 실시예들에서, 누설 전류는 J-R 척킹을 용이하게 하기 위한 적절한 이동을 보장하기 위해 약 0.2 mA 이상으로 유지될 수 있고, 일부 실시예들에서는, 누설 전류들을 약 0.3 mA 이상, 약 0.5 mA 이상, 약 0.7 mA 이상, 약 1.0 mA 이상, 또는 그 초과로 유지할 수 있다.
[0068] 본 기술의 실시예들은, 정전 척들 상에서, 도핑된 산화물 및 폴리실리콘 재료들을 종종 포함하는 종래의 시즈닝 층들보다 더욱 전기적으로 절연성인 시즈닝 층들의 형성을 제공한다. 이러한 증가된 전기 저항의 결과로서, 본 시즈닝 층들은, 웨이퍼 기판 상에 층들의 많은 스택들을 증착하는 것에 의해 생성되는 휘어지는 힘들에 대항하기 위해 경험되는 높은 척킹 전압들 및 높은 온도들에서 정전 척들로부터의 누설 전류를 감소시킨다. 이들 속성들은 3D-NAND 디바이스들과 같은 반도체 디바이스들을 제조하기 위해 다수의 ON 및 OP 증착들을 겪게 되는 웨이퍼들을 유지하는 정전 척들 상에 증착되는 시즈닝 층들에서 점점 더 중요해지고 있다.
[0069] 이전의 설명에서, 설명의 목적들을 위해, 본 기술의 다양한 실시예들의 이해를 제공하기 위해서 많은 세부사항들이 제시되었다. 그러나, 특정 실시예들이 이들 세부사항들 중 일부 없이 또는 추가적인 세부사항들과 함께 실시될 수 있다는 것이 당업자에게 자명할 것이다.
[0070] 여러 실시예들을 개시하였지만, 실시예들의 사상을 벗어나지 않으면서 다양한 수정들, 대안적인 구성들 및 등가물들이 사용될 수 있다는 것이 당업자들에 의해 인식될 것이다. 추가적으로, 본 기술을 불필요하게 모호하게 하는 것을 회피하기 위해서, 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 이에 따라서, 위의 설명은 기술의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0071] 값들의 범위가 주어진 경우, 그러한 값들의 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값들 또는 그 범위에 속하는 명시되지 않은 값들과 그러한 명시된 범위 내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상위 한계값 및 하위 한계값은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상위 한계값과 하위 한계값 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지, 둘 모두가 그러한 소범위에서 제외되는지 간에, 구체적으로 제외된 임의의 한계값이 명시된 범위에 있는 한, 또한 본 기술에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0072] 본원에서 그리고 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들은, 문맥이 명확하게 달리 지시하지 않는 한, 복수의 언급들을 포함한다. 따라서, 예컨대, "가열기"에 대한 언급은 복수의 그러한 가열기들을 포함하고, "돌출부"에 대한 언급은 당업자들에게 알려진 하나 이상의 돌출부들 및 이들의 등가물들에 대한 언급을 포함하는 식이다.
[0073] 또한, 본 명세서에서 그리고 다음의 청구항들에서 사용되는 경우, "포함한다(comprise(s))", "포함하는(comprising)", "함유한다(contain(s))", "함유하는(containing)", "포함한다(include(s))", 그리고 "포함하는(including)"이란 단어들은 진술된 특징들, 인티저(integer)들, 컴포넌트들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 컴포넌트들, 동작들, 액트들 또는 그룹들의 존재 또는 추가를 배제하지 않는다.

Claims (20)

  1. 반도체 프로세싱 방법으로서,
    반도체 프로세싱 챔버의 기판 프로세싱 영역 내로 증착 프리커서들을 유동시키는 단계 ― 상기 기판 프로세싱 영역은 정전 척(electrostatic chuck)을 포함함 ― ;
    시즈닝된(seasoned) 정전 척을 형성하기 위해 상기 증착 프리커서들로부터 상기 정전 척 상에 시즈닝 층을 증착하는 단계 ― 상기 시즈닝 층은 약 3.5 이상의 유전 상수를 특징으로 함 ― ; 및
    약 500 V 이상의 전압을 상기 시즈닝된 정전 척에 인가하는 단계 ― 상기 시즈닝된 정전 척은, 상기 전압이 인가될 때, 약 25 mA 이하의 누설 전류를 특징으로 함 ― 를 포함하는,
    반도체 프로세싱 방법.
  2. 제1 항에 있어서,
    상기 증착 프리커서들은 실리콘 함유 프리커서를 포함하는,
    반도체 프로세싱 방법.
  3. 제1 항에 있어서,
    상기 증착 프리커서들은 산소 분자(O2)를 포함하는,
    반도체 프로세싱 방법.
  4. 제1 항에 있어서,
    상기 시즈닝 층은 도핑되지 않은 실리콘 산화물을 포함하는,
    반도체 프로세싱 방법.
  5. 제1 항에 있어서,
    상기 시즈닝 층은 실리콘 산화물 및 도핑되지 않은 폴리실리콘의 이중 층(bilayer)을 포함하는,
    반도체 프로세싱 방법.
  6. 제1 항에 있어서,
    상기 시즈닝 층은 약 500 Å 이상의 두께를 특징으로 하는 실리콘 산화물 층을 포함하는,
    반도체 프로세싱 방법.
  7. 제1 항에 있어서,
    상기 시즈닝 층은 약 300 Å 이하의 두께를 특징으로 하는 폴리실리콘 층을 포함하는,
    반도체 프로세싱 방법.
  8. 제1항에 있어서,
    상기 시즈닝 층은 약 1 at.% 이하의 탄소를 특징으로 하는,
    반도체 프로세싱 방법.
  9. 반도체 프로세싱 방법으로서,
    반도체 프로세싱 챔버의 기판 프로세싱 영역에서 반도체 웨이퍼를 정전 척과 접촉시키는 단계 ― 상기 정전 척은 약 3.5 이상의 유전 상수를 특징으로 하는 시즈닝 층을 사용하여 시즈닝됨 ― ;
    상기 반도체 웨이퍼를 척킹하기 위해 약 500 V 이상의 클램핑 전압을 상기 시즈닝된 정전 척에 인가하는 단계 ― 상기 시즈닝된 정전 척은, 상기 전압이 인가될 때, 약 25 mA 이하의 누설 전류를 특징으로 함 ― ; 및
    상기 척킹된 웨이퍼 상에 2개 초과의 층들을 증착하는 단계 ― 상기 2개 초과의 층들의 증착은 상기 척킹된 웨이퍼에서 약 500 MPa 이상의 응력을 유발함 ― 를 포함하는,
    반도체 프로세싱 방법.
  10. 제9 항에 있어서,
    상기 척킹된 웨이퍼는, 상기 2개 초과의 층들의 증착 이후에 약 100 ㎛ 이하로 휘어지는 것을 특징으로 하는,
    반도체 프로세싱 방법.
  11. 제9 항에 있어서,
    상기 척킹된 웨이퍼는 상기 2개 초과의 층들의 증착 이후에 평균 두께로부터 약 2 % 이하의 편차를 특징으로 하는,
    반도체 프로세싱 방법.
  12. 제9 항에 있어서,
    상기 2개 초과의 층들은 층들의 적어도 50 개의 쌍들을 포함하고, 층들의 각각의 쌍은 유전체 층 및 반도체 층을 포함하는,
    반도체 프로세싱 방법.
  13. 제9항에 있어서,
    상기 시즈닝 층은 도핑되지 않은 실리콘 산화물을 포함하는, 반도체 프로세싱 방법.
  14. 제9 항에 있어서,
    상기 시즈닝 층은 약 1 at.% 이하의 탄소를 특징으로 하는,
    반도체 프로세싱 방법.
  15. 기판 지지체 어셈블리로서,
    기판 지지체 어셈블리를 정의하는 정전 척 본체 ― 상기 정전 척 본체는 약 3.5 이상의 유전 상수를 특징으로 하는 시즈닝 층을 사용하여 시즈닝됨 ― ;
    상기 정전 척 본체에 커플링되는 지지체 스템(support stem); 및
    상기 기판 지지체 표면과 상기 지지체 스템 사이에서 상기 정전 척 본체 내에 임베딩되는 전극 ― 상기 기판 지지체 어셈블리는 약 500 V 이상의 클램핑 전압에서, 상기 정전 척 본체를 통과하는 약 25 mA 이하의 누설 전류를 특징으로 함 ― 을 포함하는,
    기판 지지체 어셈블리.
  16. 제15 항에 있어서,
    상기 시즈닝 층은 도핑되지 않은 실리콘 산화물을 포함하는,
    기판 지지체 어셈블리.
  17. 제15 항에 있어서,
    상기 시즈닝 층은 약 500 Å 이상의 두께를 특징으로 하는,
    기판 지지체 어셈블리.
  18. 제15 항에 있어서,
    상기 정전 척 본체는 세라믹 재료를 포함하는,
    기판 지지체 어셈블리.
  19. 제18 항에 있어서,
    상기 세라믹 재료는 약 1×109 ohm-cm 이상의 체적 저항률(volumetric resistivity)을 특징으로 하는,
    기판 지지체 어셈블리.
  20. 제15 항에 있어서,
    상기 기판 지지체 어셈블리는 상기 정전 척 본체 내에 임베딩되는 히터를 더 포함하는,
    기판 지지체 어셈블리.
KR1020237015924A 2020-10-16 2021-10-12 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들 KR20230085179A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/073,071 US11646216B2 (en) 2020-10-16 2020-10-16 Systems and methods of seasoning electrostatic chucks with dielectric seasoning films
US17/073,071 2020-10-16
PCT/US2021/054458 WO2022081499A1 (en) 2020-10-16 2021-10-12 Systems and methods of seasoning electrostatic chucks with dielectric seasoning films

Publications (1)

Publication Number Publication Date
KR20230085179A true KR20230085179A (ko) 2023-06-13

Family

ID=81185490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015924A KR20230085179A (ko) 2020-10-16 2021-10-12 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들

Country Status (6)

Country Link
US (2) US11646216B2 (ko)
JP (1) JP2023546411A (ko)
KR (1) KR20230085179A (ko)
CN (1) CN116547795A (ko)
TW (1) TWI798868B (ko)
WO (1) WO2022081499A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04228572A (ja) 1990-08-10 1992-08-18 Sumitomo Electric Ind Ltd 硬質窒化ホウ素合成法
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
JP4782316B2 (ja) 2001-06-29 2011-09-28 東京エレクトロン株式会社 処理方法及びプラズマ装置
JP4720266B2 (ja) * 2005-04-08 2011-07-13 東京エレクトロン株式会社 成膜方法、成膜装置及びコンピュータプログラム
JP4476232B2 (ja) 2006-03-10 2010-06-09 三菱重工業株式会社 成膜装置のシーズニング方法
JP5030260B2 (ja) 2006-07-27 2012-09-19 コバレントマテリアル株式会社 静電チャック
US7659184B2 (en) 2008-02-25 2010-02-09 Applied Materials, Inc. Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
KR100997374B1 (ko) 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법
US9117668B2 (en) * 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US10325800B2 (en) * 2014-08-26 2019-06-18 Applied Materials, Inc. High temperature electrostatic chucking with dielectric constant engineered in-situ charge trap materials
KR102576122B1 (ko) 2015-06-05 2023-09-06 어플라이드 머티어리얼스, 인코포레이티드 붕소-도핑된 탄소 막들을 위한 정전 척킹 및 우수한 입자 성능을 가능하게 하기 위한 그레이딩된 인-시튜 전하 트랩핑 층들
WO2019074843A1 (en) 2017-10-09 2019-04-18 Applied Materials, Inc. ELECTROSTATIC CHUCK FOR SUBSTRATE TREATMENT WITHOUT DAMAGE

Also Published As

Publication number Publication date
CN116547795A (zh) 2023-08-04
US20220122872A1 (en) 2022-04-21
WO2022081499A1 (en) 2022-04-21
US20230274968A1 (en) 2023-08-31
US11646216B2 (en) 2023-05-09
JP2023546411A (ja) 2023-11-02
TW202225451A (zh) 2022-07-01
TWI798868B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
US11501993B2 (en) Semiconductor substrate supports with improved high temperature chucking
US11901209B2 (en) High temperature bipolar electrostatic chuck
US11495483B2 (en) Backside gas leakby for bevel deposition reduction
US20220130704A1 (en) Bipolar electrostatic chuck to limit dc discharge
KR20230085179A (ko) 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들
US11610800B2 (en) Capacitive method of detecting wafer chucking and de-chucking
US20220127723A1 (en) High heat loss heater and electrostatic chuck for semiconductor processing
US11929278B2 (en) Low impedance current path for edge non-uniformity tuning
TWI831061B (zh) 高溫雙極靜電卡盤
US20240055289A1 (en) Vacuum seal for electrostatic chuck
CN116547797A (zh) 集成非易失性存储器电极薄膜电阻器盖和蚀刻停止件