KR20210003696A - 반도체 패키지 테스트 장치 - Google Patents

반도체 패키지 테스트 장치 Download PDF

Info

Publication number
KR20210003696A
KR20210003696A KR1020200159619A KR20200159619A KR20210003696A KR 20210003696 A KR20210003696 A KR 20210003696A KR 1020200159619 A KR1020200159619 A KR 1020200159619A KR 20200159619 A KR20200159619 A KR 20200159619A KR 20210003696 A KR20210003696 A KR 20210003696A
Authority
KR
South Korea
Prior art keywords
semiconductor package
alignment
socket
interface board
test
Prior art date
Application number
KR1020200159619A
Other languages
English (en)
Other versions
KR102220341B1 (ko
Inventor
김응수
이창택
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020200159619A priority Critical patent/KR102220341B1/ko
Publication of KR20210003696A publication Critical patent/KR20210003696A/ko
Application granted granted Critical
Publication of KR102220341B1 publication Critical patent/KR102220341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 패키지 테스트 장치가 개시된다. 상기 장치는, 반도체 패키지의 전기적인 테스트를 위한 테스터와 상기 반도체 패키지 사이의 전기적인 연결을 위한 연결 단자들을 구비하는 인터페이스 보드와, 상기 반도체 패키지의 외부 단자들을 상기 연결 단자들에 접촉시키기 위하여 상기 반도체 패키지를 상기 인터페이스 보드 방향으로 가압하는 푸시 블록과, 상기 푸시 블록을 통해 상기 반도체 패키지를 테스트 온도로 가열 또는 냉각시키기 위하여 상기 푸시 블록의 후방 부위에 연결되는 온도 조절 유닛과, 상기 푸시 블록과 상기 인터페이스 보드를 열적으로 연결하기 위한 열전달 부재를 포함한다.

Description

반도체 패키지 테스트 장치{SEMICONDUCTOR PACKAGE TEST APPARATUS}
본 발명의 실시예들은 반도체 패키지 테스트 장치에 관한 것이다. 보다 상세하게는, 반도체 패키지의 전기적인 테스트를 위하여 상기 반도체 패키지를 테스터와 전기적으로 연결하기 위한 인터페이스 보드 및 푸시 블록을 구비하는 반도체 패키지 테스트 장치에 관한 것이다.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.
상기와 같이 제조된 반도체 패키지들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 상기 전기적 특성 검사에는 상기 반도체 패키지들을 핸들링하는 테스트 핸들러와 상기 반도체 패키지들을 검사하기 위한 테스터가 사용될 수 있다.
상기 전기적 특성 검사의 경우 테스트 트레이에 장착되는 인서트 조립체들에 상기 반도체 패키지들을 수납한 후 상기 인서트 조립체들에 수납된 반도체 패키지들의 외부 단자들과 상기 테스터를 전기적으로 연결한 후 검사 공정이 수행될 수 있다.
상기 인서트 조립체들은 상기 반도체 패키지들이 수용되는 포켓을 가질 수 있으며 상기 테스터는 인터페이스 보드 또는 하이픽스 보드를 통해 상기 반도체 패키지들과 전기적으로 연결될 수 있다. 상기 인터페이스 보드는 상기 테스터와 연결되는 소켓 보드들과, 상기 소켓 보드들 상에 탑재되며 상기 반도체 패키지들과 상기 소켓 보드들 사이를 전기적으로 연결하는 테스트 소켓들과, 상기 테스트 소켓들에 대하여 상기 반도체 패키지들을 정렬하기 위한 소켓 가이드들을 포함할 수 있다.
상기 소켓 가이드는 상기 테스트 소켓이 상기 테스트 트레이 방향으로 노출되도록 개구를 가질 수 있으며, 상기 인서트 조립체의 포켓 부위가 상기 개구 내부로 삽입될 수 있다. 상기 인서트 조립체의 포켓은 상기 반도체 패키지가 상기 테스트 소켓 방향으로 노출되도록 상기 반도체 패키지를 수납할 수 있으며, 상기 반도체 패키지의 외부 단자들은 상기 인서트 조립체의 포켓 부위가 상기 개구 내에 삽입된 상태에서 상기 테스트 소켓의 연결 단자들과 접촉될 수 있다.
한편, 상기 반도체 패키지들은 기 설정된 테스트 온도로 가열 또는 냉각될 수 있다. 일 예로서, 상기 테스트 핸들러는 상기 테스트 공정이 수행되는 테스트 챔버를 구비할 수 있으며, 상기 테스트 챔버의 내부 온도는 상기 테스트 온도로 유지될 수 있다. 즉, 상기 테스트 챔버 내에서 상기 반도체 패키지들과 상기 인터페이스 보드 등의 온도가 균일하게 조절될 수 있다.
상기와 다르게, 상기 반도체 패키지들은 푸시 블록들에 의해 상기 인터페이스 보드에 밀착될 수 있으며, 상기 푸시 블록들에는 상기 반도체 패키지들을 상기 테스트 온도로 가열 또는 냉각시키기 위한 온도 조절 유닛들이 연결될 수 있다. 즉, 상기 반도체 패키지들의 온도는 상기 온도 조절 유닛들로부터 상기 푸시 블록들을 통해 전달되는 열에 의해 조절될 수 있다. 이 경우, 상기 인터페이스 보드에 대한 별도의 온도 조절 수단이 없기 때문에 상기 반도체 패키지들의 온도 조절에 소요되는 시간이 상대적으로 증가될 수 있다. 즉, 상기 반도체 패키지들을 기 설정된 온도로 가열하는 경우 상기 푸시 블록들을 통해 상기 반도체 패키지들에 전달되는 열이 상기 인터페이스 보드로 손실될 수 있으므로 상기 반도체 패키지들의 온도 조절을 빠르게 하기 위해서는 상기 인터페이스 보드의 온도를 함께 조절할 필요가 있다.
대한민국 등록특허공보 제10-1877667호 (등록일자 2018년 07월 05일) 대한민국 등록특허공보 제10-1936348호 (등록일자 2019년 01월 02일)
본 발명의 실시예들은 인터페이스 보드의 온도를 반도체 패키지의 온도와 함께 조절할 수 있는 반도체 패키지 테스트 장치를 제공하는데 그 목적이 있다.
본 발명의 일부 실시예들에 따르면, 반도체 패키지 테스트 장치는, 반도체 패키지의 전기적인 테스트를 위한 테스터와 상기 반도체 패키지 사이의 전기적인 연결을 위한 연결 단자들을 구비하는 인터페이스 보드와, 상기 반도체 패키지의 외부 단자들을 상기 연결 단자들에 접촉시키기 위하여 상기 반도체 패키지를 상기 인터페이스 보드 방향으로 가압하는 푸시 블록과, 상기 푸시 블록을 통해 상기 반도체 패키지를 테스트 온도로 가열 또는 냉각시키기 위하여 상기 푸시 블록의 후방 부위에 연결되는 온도 조절 유닛과, 상기 푸시 블록과 상기 인터페이스 보드를 열적으로 연결하기 위한 열전달 부재를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 패키지 테스트 장치는, 상기 반도체 패키지의 외부 단자들이 상기 인터페이스 보드 방향으로 노출되도록 상기 반도체 패키지를 수납하는 포켓이 형성된 인서트 조립체와, 상기 반도체 패키지의 전기적인 테스트를 위해 상기 인터페이스 보드에 인접하도록 배치되며 상기 인서트 조립체가 장착되는 테스트 트레이를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 열전달 부재는 상기 인서트 조립체를 관통하여 상기 인터페이스 보드와 접촉되도록 구성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 열전달 부재는, 상기 인서트 조립체를 관통하여 상기 인터페이스 보드와 접촉되도록 구성되는 제1 열전달 부재와, 상기 푸시 블록과 상기 제1 열전달 부재 사이를 연결하는 제2 열전달 부재를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 패키지 테스트 장치는, 상기 테스트 트레이에 인접하도록 배치되며 상기 푸시 블록이 장착되는 매치 플레이트를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 패키지 테스트 장치는, 상기 매치 플레이트와 상기 푸시 블록 사이의 열전달을 방지하기 위한 단열 부재를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 열전달 부재는, 상기 인서트 조립체를 관통하여 상기 인터페이스 보드와 접촉되도록 구성되는 제1 열전달 부재와, 상기 단열 부재를 관통하여 상기 푸시 블록과 상기 제1 열전달 부재 사이를 연결하는 제2 열전달 부재를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 푸시 블록은 상기 온도 조절 유닛에 연결되는 플랜지부 및 상기 반도체 패키지를 가압하기 위해 상기 플랜지부로부터 상기 인터페이스 보드 방향으로 돌출되는 가압부를 포함할 수 있으며, 상기 제2 열전달 부재는 상기 플랜지부와 상기 제1 열전달 부재 사이를 연결할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 인터페이스 보드는, 상기 테스터와 전기적으로 연결되는 소켓 보드와, 상기 소켓 보드 상에 탑재되며 상기 반도체 패키지와 상기 소켓 보드 사이를 전기적으로 연결하는 테스트 소켓과, 상기 테스트 소켓에 대하여 상기 반도체 패키지를 정렬하기 위한 소켓 가이드를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 열전달 부재는 상기 소켓 가이드와 접촉되도록 구성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 반도체 패키지는 상기 푸시 블록에 의해 가압된 상태에서 상기 푸시 블록을 통해 전달되는 열에 의해 온도가 조절될 수 있으며, 상기 인터페이스 보드는 상기 열전달 부재를 통해 상기 푸시 블록과 연결되어 상기 반도체 패키지와 함께 온도 조절이 이루어질 수 있다. 즉, 상기 반도체 패키지를 기 설정된 테스트 온도로 가열 또는 냉각하는 경우 상기 인터페이스 보드가 상기 반도체 패키지와 함께 가열 또는 냉각될 수 있으므로, 상기 반도체 패키지의 온도 조절에 소요되는 시간이 크게 단축될 수 있다. 아울러, 상기 반도체 패키지의 테스트 온도를 보다 정밀하게 제어할 수 있으므로 상기 반도체 패키지에 대한 테스트 품질이 크게 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 반도체 패키지 테스트 장치의 구성 요소들이 서로 결합된 상태를 보여주는 개략적인 단면도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트 장치를 설명하기 위한 개략적인 구성도이며, 도 2는 도 1에 도시된 반도체 패키지 테스트 장치의 구성 요소들이 서로 결합된 상태를 보여주는 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 테스트 장치(100)는 반도체 패키지(10)의 전기적인 성능을 테스트하기 위하여 사용될 수 있다. 상기 반도체 패키지 테스트 장치(100)는, 반도체 패키지(10)의 전기적인 테스트를 위한 테스터(미도시)와 상기 반도체 패키지(10) 사이의 전기적인 연결을 위한 연결 단자들(112)을 구비하는 인터페이스 보드(110)와, 상기 반도체 패키지(10)의 외부 단자들(12)을 상기 연결 단자들(112)에 접촉시키기 위하여 상기 반도체 패키지(10)를 상기 인터페이스 보드(110) 방향으로 가압하는 푸시 블록(120)과, 상기 푸시 블록(120)을 통해 상기 반도체 패키지(10)를 테스트 온도로 가열 또는 냉각시키기 위하여 상기 푸시 블록(120)의 후방 부위에 연결되는 온도 조절 유닛(130)과, 상기 푸시 블록(120)과 상기 인터페이스 보드(110)를 열적으로 연결하기 위한 열전달 부재(140)를 포함할 수 있다.
도시되지는 않았으나, 상기 테스터는 상기 반도체 패키지(10)의 전기적인 테스트를 위한 신호들을 제공할 수 있으며, 상기 반도체 패키지(10)로부터의 출력 신호들을 분석하여 상기 반도체 패키지(10)의 전기적인 성능을 검사할 수 있다. 상기 테스터는 상기 신호들의 제공 및 상기 출력 신호들의 수신을 위한 테스트 보드(미도시)를 포함할 수 있으며, 상기 테스트 보드는 상기 인터페이스 보드(110)와 전기적으로 연결될 수 있다.
상기 인터페이스 보드(110)는 상기 테스터의 테스트 보드와 전기적으로 연결되는 소켓 보드(114)와, 상기 소켓 보드(114) 상에 탑재되며 상기 반도체 패키지(10)와 상기 소켓 보드(114) 사이를 전기적으로 연결하기 위한 테스트 소켓(116)과, 상기 테스트 소켓(116)에 대하여 상기 반도체 패키지(10)를 정렬하기 위한 소켓 가이드(118)를 포함할 수 있다. 상기 소켓 가이드(118)는 상기 테스트 소켓(116)을 노출시키는 개구(118A)를 가질 수 있으며, 도시되지는 않았으나, 복수의 체결 볼트들(미도시)에 의해 상기 소켓 보드(114)에 고정될 수 있다. 상기 테스트 소켓(116)은 상기 반도체 패키지(10)의 외부 단자들(12)과의 연결을 위한 연결 단자들(112)을 가질 수 있으며 상기 소켓 보드(114)와 상기 소켓 가이드(118) 사이에 배치될 수 있다.
상기 인터페이스 보드(110)는 일반적으로 널리 알려진 하이픽스 보드일 수 있으며, 상기 소켓 보드(114)가 장착되는 프레임(119)을 포함할 수 있다. 도시된 바에 의하면, 하나의 소켓 보드(114)가 상기 프레임(119)에 장착되고 있으나, 복수의 반도체 패키지들(10)에 대한 전기적인 테스트를 동시에 수행할 수 있도록 복수의 소켓 보드들(114)이 상기 프레임(119)에 장착될 수 있다.
상기 반도체 패키지 테스트 장치(100)는 상기 반도체 패키지(10)의 외부 단자들(12)이 상기 인터페이스 보드(110) 방향으로 노출되도록 상기 반도체 패키지(10)를 수납하는 포켓(152)이 형성된 인서트 조립체(150)와, 상기 반도체 패키지(10)의 전기적인 테스트를 위해 상기 인터페이스 보드(110)에 인접하도록 배치되며 상기 인서트 조립체(150)가 장착되는 테스트 트레이(154)를 포함할 수 있다. 도시된 바에 의하면, 하나의 인서트 조립체(150)가 상기 테스트 트레이(154)에 장착되고 있으나, 복수의 반도체 패키지들(10)에 대한 전기적인 테스트를 동시에 수행할 수 있도록 복수의 인서트 조립체들(150)이 상기 테스트 트레이(154)에 장착될 수 있다.
상기 반도체 패키지 테스트 장치(100)는 상기 테스트 트레이(154)에 인접하도록 배치되며 상기 푸시 블록(120)이 장착되는 매치 플레이트(160)를 포함할 수 있다. 예를 들면, 상기 매치 플레이트(160)에는 상기 푸시 블록(120)으로부터 상기 매치 플레이트(160)로의 열전달을 방지하기 위한 단열 부재(162)가 장착될 수 있으며, 상기 푸시 블록(120)은 상기 단열 부재(162)에 장착될 수 있다. 일 예로서, 상기 단열 부재(162)는 도시된 바와 같이 상기 푸시 블록(120)을 감싸도록 구성될 수 있으며 열전도도가 상대적으로 낮은 물질, 예를 들면, 플라스틱, 합성 수지 등으로 이루어질 수 있다. 아울러, 상기 푸시 블록(120)은 상대적으로 열전도도가 높은 물질, 예를 들면, 알루미늄, 구리 등으로 이루어질 수 있다.
상기 푸시 블록(120)은 상기 온도 조절 유닛(130)에 연결되는 플랜지부(122) 및 상기 반도체 패키지(10)를 가압하기 위해 상기 플랜지부(122)로부터 상기 인터페이스 보드(110) 방향으로 돌출되는 가압부(124)를 포함할 수 있다. 상기 온도 조절 유닛(130)으로는, 일 예로서, 열전 소자가 사용될 수 있으며, 도시되지는 않았으나, 상기 온도 조절 유닛(130)의 후방 부위에는 열을 방출하거나 흡수하기 위한 열전달 핀들이 구비되거나 별도의 히트 싱크가 연결될 수 있다. 도시된 바에 의하면, 하나의 푸시 블록(120)이 상기 매치 플레이트(160)에 장착되고 있으나, 복수의 반도체 패키지들(10)에 대한 전기적인 테스트를 위하여 복수의 푸시 블록들(120)이 상기 매치 플레이트(160)에 장착될 수 있다.
한편, 도시되지는 않았으나, 상기 반도체 패키지 테스트 장치(100)는 복수의 반도체 패키지들(10)을 커스터머 트레이로부터 상기 테스트 트레이(154)에 장착된 복수의 인서트 조립체들(150)로 이송하는 로드 유닛과, 테스트 공정이 완료된 반도체 패키지들(10)을 상기 테스트 트레이(154)로부터 커스터머 트레이로 이송하는 언로드 유닛과, 상기 테스트 트레이(154)를 상기 로드 유닛으로부터 상기 인터페이스 보드(110)에 인접하는 위치로 이송하고 테스트 공정이 완료된 후 상기 테스트 트레이를 상기 언로드 유닛으로 이송하는 트레이 이송 유닛과, 상기 푸시 블록들(120)에 의해 상기 반도체 패키지들(10)이 상기 인터페이스 보드(110)에 접속되도록 상기 매치 플레이트(160)를 밀어주는 구동 유닛 등을 포함할 수 있다. 상기 구동 유닛에 의해 상기 인서트 조립체(150)의 포켓 부위가 상기 소켓 가이드(118)의 개구(118A) 내측으로 삽입될 수 있으며, 이어서 상기 푸시 블록(120)에 의해 상기 반도체 패키지(10)가 상기 테스트 소켓(116)과 접속될 수 있다.
본 발명의 일 실시예에 따르면, 상기 열전달 부재(140)는 상기 단열 부재(162)와 상기 인서트 조립체(150)를 관통하여 상기 인터페이스 보드(110)와 접촉될 수 있다. 예를 들면, 상기 열전달 부재(140)는 상기 인서트 조립체(110)를 관통하여 상기 인터페이스 보드(110)와 접촉되도록 구성되는 제1 열전달 부재(142)와, 상기 푸시 블록(120)의 플랜지부(122)로부터 상기 인터페이스 보드(110) 방향으로 상기 단열 부재(162)를 관통하여 상기 플랜지부(122)와 상기 제1 열전달 부재(142) 사이를 연결하도록 구성된 제2 열전달 부재(144)를 포함할 수 있다. 상기 열전달 부재(140)는 상기 단열 부재(162)와 상기 인서트 조립체(150)를 관통하여 상기 인터페이스 보드(110)의 소켓 가이드(118)와 접촉되도록 구성될 수 있으며, 상대적으로 높은 열전도도를 갖는 물질, 예를 들면, 구리, 알루미늄 등으로 이루어질 수 있다.
한편, 상기 반도체 패키지 테스트 장치(100)는, 상기 반도체 패키지(10)와 상기 테스트 소켓(116) 사이의 정렬을 위해 상기 단열 부재(162)로부터 상기 인터페이스 보드(110) 방향으로 연장하는 제1 정렬핀(170)과, 상기 소켓 가이드(118)로부터 상기 제1 정렬핀(170)과 반대 방향으로 돌출되는 제2 정렬핀(172)을 포함할 수 있으며, 상기 인서트 조립체(150)에는 상기 제1 정렬핀(170)이 삽입되는 제1 정렬홀(180)과 상기 제2 정렬핀(172)이 삽입되는 제2 정렬홀(182)이 구비될 수 있다. 상기 제1 정렬홀(180)과 제2 정렬홀(182)은 동축으로 배치될 수 있으며 각각 상기 제1 정렬핀(170)과 제2 정렬핀(172)에 대응하는 내경을 가질 수 있다. 아울러, 상기 제2 정렬핀(172)에는 상기 제1 정렬핀(170)의 단부가 삽입되는 정렬홈(174)이 구비될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 반도체 패키지(10)는 상기 푸시 블록(120)에 의해 가압된 상태에서 상기 푸시 블록(120)을 통해 전달되는 열에 의해 온도가 조절될 수 있으며, 상기 인터페이스 보드(110)는 상기 열전달 부재(140)를 통해 상기 푸시 블록(120)과 연결되어 상기 반도체 패키지(10)와 함께 온도 조절이 이루어질 수 있다. 즉, 상기 반도체 패키지(10)를 기 설정된 테스트 온도로 가열 또는 냉각하는 경우 상기 인터페이스 보드(110)가 상기 반도체 패키지(10)와 함께 가열 또는 냉각될 수 있으므로, 상기 반도체 패키지(10)의 온도 조절에 소요되는 시간이 크게 단축될 수 있다. 아울러, 상기 반도체 패키지(10)의 테스트 온도를 보다 정밀하게 제어할 수 있으므로 상기 반도체 패키지(10)에 대한 테스트 품질이 크게 향상될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체 패키지 12 : 외부 단자
100 : 반도체 패키지 테스트 장치 110 : 인터페이스 보드
112 : 연결 단자 114 : 소켓 보드
116 : 테스트 소켓 118 : 소켓 가이드
119 : 프레임 120 : 푸시 블록
122 : 플랜지부 124 : 가압부
130 : 온도 조절 유닛 140 : 열전달 부재
142 : 제1 열전달 부재 144 : 제2 열전달 부재
150 : 인서트 조립체 152 : 포켓
154 : 테스트 트레이 160 : 매치 플레이트
162 : 단열 부재 170 : 제1 정렬핀
172 : 제2 정렬핀 174 : 정렬홈
180 : 제1 정렬홀 182 : 제2 정렬홀

Claims (10)

  1. 반도체 패키지의 전기적인 테스트를 위한 테스터와 상기 반도체 패키지 사이의 전기적인 연결을 위한 연결 단자들을 구비하는 인터페이스 보드;
    상기 반도체 패키지의 외부 단자들을 상기 연결 단자들에 접촉시키기 위하여 상기 반도체 패키지를 상기 인터페이스 보드 방향으로 가압하는 푸시 블록;
    상기 반도체 패키지를 테스트 온도로 가열 또는 냉각시키기 위하여 상기 푸시 블록과 연결되는 온도 조절 유닛;
    상기 푸시 블록이 장착되는 매치 플레이트; 및
    상기 매치 플레이트와 상기 푸시 블록 사이의 열전달을 방지하기 위한 단열 부재를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  2. 제1항에 있어서, 상기 반도체 패키지의 외부 단자들이 상기 인터페이스 보드 방향으로 노출되도록 상기 반도체 패키지를 수납하는 포켓이 형성된 인서트 조립체와,
    상기 인터페이스 보드와 상기 매치 플레이트 사이에 배치되며 상기 인서트 조립체가 장착되는 테스트 트레이를 더 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  3. 제2항에 있어서, 상기 인터페이스 보드는,
    상기 테스터와 전기적으로 연결되는 소켓 보드와,
    상기 소켓 보드 상에 배치되며 상기 반도체 패키지와 상기 소켓 보드 사이를 전기적으로 연결하기 위한 테스트 소켓과,
    상기 소켓 보드 상에 배치되며 상기 반도체 패키지와 상기 테스트 소켓 사이의 정렬을 위한 소켓 가이드를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  4. 제3항에 있어서, 상기 소켓 가이드는 상기 테스트 소켓을 노출시키는 개구를 갖고,
    상기 인서트 조립체의 포켓 부위가 상기 소켓 가이드의 개구 내측으로 삽입되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  5. 제3항에 있어서, 상기 반도체 패키지와 상기 테스트 소켓 사이의 정렬을 위해 상기 단열 부재로부터 상기 인터페이스 보드 방향으로 연장하는 정렬핀을 더 포함하고,
    상기 소켓 가이드는 상기 정렬핀이 삽입되는 정렬홈을 구비하며,
    상기 정렬핀은 상기 인서트 조립체를 관통하여 상기 정렬홈에 삽입되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  6. 제3항에 있어서, 상기 반도체 패키지와 상기 테스트 소켓 사이의 정렬을 위해 상기 소켓 가이드로부터 상기 인서트 조립체를 향하여 돌출되는 정렬핀을 더 포함하고,
    상기 인서트 조립체는 상기 정렬핀이 삽입되는 정렬홀을 구비하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  7. 제3항에 있어서, 상기 반도체 패키지와 상기 테스트 소켓 사이의 정렬을 위해 상기 단열 부재로부터 상기 인터페이스 보드 방향으로 연장하는 제1 정렬핀과,
    상기 반도체 패키지와 상기 테스트 소켓 사이의 정렬을 위해 상기 소켓 가이드로부터 상기 제1 정렬핀과 반대 방향으로 돌출되며 상기 제1 정렬핀의 단부가 삽입되는 정렬홈이 구비되는 제2 정렬핀을 더 포함하고,
    상기 인서트 조립체에는 상기 제1 정렬핀이 관통하는 제1 정렬홀 및 상기 제1 정렬홀과 동축으로 배치되며 상기 제2 정렬핀이 삽입되는 제2 정렬홀이 구비되며,
    상기 제1 정렬핀의 단부는 상기 제1 정렬홀을 관통하여 상기 제2 정렬홀에 삽입된 상기 제2 정렬핀의 상기 정렬홈에 삽입되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  8. 제1항에 있어서, 상기 온도 조절 유닛과 상기 인터페이스 보드 사이의 열전달을 위한 열전달 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  9. 제8항에 있어서, 상기 단열 부재는 상기 매치 플레이트에 장착되고 상기 푸시 블록을 감싸도록 구성되며,
    상기 열전달 부재는 상기 단열 부재를 관통하여 상기 인터페이스 보드와 접촉하도록 구성되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  10. 제9항에 있어서, 상기 푸시 블록은 상기 온도 조절 유닛에 연결되는 플랜지부 및 상기 반도체 패키지를 가압하기 위해 상기 플랜지부로부터 상기 인터페이스 보드 방향으로 돌출되는 가압부를 포함하고,
    상기 열전달 부재는 플랜지부와 연결되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
KR1020200159619A 2020-11-25 2020-11-25 반도체 패키지 테스트 장치 KR102220341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200159619A KR102220341B1 (ko) 2020-11-25 2020-11-25 반도체 패키지 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159619A KR102220341B1 (ko) 2020-11-25 2020-11-25 반도체 패키지 테스트 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079180A Division KR102185035B1 (ko) 2019-07-02 2019-07-02 반도체 패키지 테스트 장치

Publications (2)

Publication Number Publication Date
KR20210003696A true KR20210003696A (ko) 2021-01-12
KR102220341B1 KR102220341B1 (ko) 2021-02-25

Family

ID=74129808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159619A KR102220341B1 (ko) 2020-11-25 2020-11-25 반도체 패키지 테스트 장치

Country Status (1)

Country Link
KR (1) KR102220341B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002011684A (ja) * 2000-06-26 2002-01-15 Daito:Kk Ｉｃ吸着ハンドの放熱機構
JP2003028923A (ja) * 2001-07-12 2003-01-29 Advantest Corp ヒータ付プッシャ、電子部品ハンドリング装置および電子部品の温度制御方法
JP2007315906A (ja) * 2006-05-25 2007-12-06 Fujitsu Ltd 半導体装置の温度制御方法及び装置、及び半導体装置の試験方法及び試験装置
JP2008190895A (ja) * 2007-02-01 2008-08-21 Akim Kk 電子部品検査装置
JP2014238378A (ja) * 2013-06-10 2014-12-18 セイコーエプソン株式会社 電子部品押圧装置、電子部品押圧ユニット、電子部品搬送装置および電子部品検査装置
KR101877667B1 (ko) 2017-02-28 2018-07-11 세메스 주식회사 반도체 패키지 테스트 방법
KR101936348B1 (ko) 2012-09-17 2019-01-08 삼성전자주식회사 급속 온도 변환이 가능한 테스트 핸들러 및 그를 이용한 반도체 소자의 테스트 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002011684A (ja) * 2000-06-26 2002-01-15 Daito:Kk Ｉｃ吸着ハンドの放熱機構
JP2003028923A (ja) * 2001-07-12 2003-01-29 Advantest Corp ヒータ付プッシャ、電子部品ハンドリング装置および電子部品の温度制御方法
JP2007315906A (ja) * 2006-05-25 2007-12-06 Fujitsu Ltd 半導体装置の温度制御方法及び装置、及び半導体装置の試験方法及び試験装置
JP2008190895A (ja) * 2007-02-01 2008-08-21 Akim Kk 電子部品検査装置
KR101936348B1 (ko) 2012-09-17 2019-01-08 삼성전자주식회사 급속 온도 변환이 가능한 테스트 핸들러 및 그를 이용한 반도체 소자의 테스트 방법
JP2014238378A (ja) * 2013-06-10 2014-12-18 セイコーエプソン株式会社 電子部品押圧装置、電子部品押圧ユニット、電子部品搬送装置および電子部品検査装置
KR101877667B1 (ko) 2017-02-28 2018-07-11 세메스 주식회사 반도체 패키지 테스트 방법

Also Published As

Publication number Publication date
KR102220341B1 (ko) 2021-02-25

Similar Documents

Publication Publication Date Title
KR102185035B1 (ko) 반도체 패키지 테스트 장치
US8564317B2 (en) Test socket, and test apparatus with test socket to control a temperature of an object to be tested
US20180218926A1 (en) Active thermal control head having actuatable cold capacitor
US6313653B1 (en) IC chip tester with heating element for preventing condensation
KR100899142B1 (ko) 테스트 소켓
JP2003059602A (ja) 半導体装置用ソケット
US6956392B2 (en) Heat transfer apparatus for burn-in board
KR102351081B1 (ko) 인터페이스 모듈 및 이를 구비하는 반도체 소자 테스트 장치
TW201835595A (zh) 堆疊式封裝電子元件之壓測機構及其應用之測試分類設備
KR20120063576A (ko) 반도체 소자 테스트용 푸싱 기구 및 이를 포함하는 테스트 핸들러
KR101173391B1 (ko) 반도체 소자 테스트용 푸싱 기구 및 이를 포함하는 테스트 핸들러
KR102536180B1 (ko) 테스트 챔버의 내부 온도 측정 장치 및 이를 이용하여 테스트 챔버의 내부 온도를 교정하는 방법
KR20180028759A (ko) 테스트 핸들러
US20080142482A1 (en) Multipurpose decapsulation holder and method for a ball grid array package
KR102220341B1 (ko) 반도체 패키지 테스트 장치
US9807909B1 (en) Socket for electric component
KR20190001271A (ko) 본딩 헤드 및 이를 갖는 본딩 장치
KR102202079B1 (ko) 온도 측정 장치 및 이를 이용하는 테스트 핸들러의 온도 교정 방법
JP4041609B2 (ja) 電子部品試験装置
JP2008170179A (ja) オートハンドラ
KR102559273B1 (ko) 반도체 소자 테스트 장치의 온도를 조절하는 장치 및 그 방법
JP3294175B2 (ja) 信頼性試験用ウエハ収納室
JP3925826B2 (ja) 電子部品試験装置
JP2013002888A (ja) 半導体検査治具及び半導体検査装置
JP4202492B2 (ja) 電子部品試験装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right