KR20210002232A - 표시 패널 및 표시 장치 - Google Patents

표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR20210002232A
KR20210002232A KR1020190077605A KR20190077605A KR20210002232A KR 20210002232 A KR20210002232 A KR 20210002232A KR 1020190077605 A KR1020190077605 A KR 1020190077605A KR 20190077605 A KR20190077605 A KR 20190077605A KR 20210002232 A KR20210002232 A KR 20210002232A
Authority
KR
South Korea
Prior art keywords
emission
sub
area
pixel
disposed
Prior art date
Application number
KR1020190077605A
Other languages
English (en)
Inventor
김상훈
이승찬
김건희
김동현
문수현
전주희
홍성진
양태훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190077605A priority Critical patent/KR20210002232A/ko
Priority to US16/883,943 priority patent/US11871635B2/en
Priority to CN202010594491.2A priority patent/CN112151581A/zh
Priority to EP20182869.6A priority patent/EP3758068A3/en
Publication of KR20210002232A publication Critical patent/KR20210002232A/ko
Priority to US18/527,019 priority patent/US20240099092A1/en

Links

Images

Classifications

    • H01L27/3218—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3216—
    • H01L27/323—
    • H01L27/3244—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널은 제1 영역 및 제1 서브 영역과 제2 서브 영역을 포함하는 제2 영역을 포함하는 베이스층, 상기 제1 영역 위에 배치된 제1 화소들, 및 상기 제1 서브 영역 위에 배치된 제2 화소들을 포함하고, 상기 제2 화소들 각각은 화소 전극, 상기 화소 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치된 공통 전극을 포함하고, 상기 화소 전극은 상기 발광층에 대해 상기 제2 서브 영역들로부터 멀어지는 방향으로 쉬프트될 수 있다.

Description

표시 패널 및 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은 표시 패널 및 표시 장치에 관한 것으로, 상세하게는 전자 모듈의 센싱 감도가 향상된 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력 감지 부재, 및 전자 모듈과 같이 다양한 전자 부품들로 구성된 장치일 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다. 표시 패널은 광을 생성하는 발광 소자를 포함한다. 입력감지부재는 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 전자 모듈은 카메라, 적외선 감지 센서, 근접 센서 등을 포함할 수 있다. 전자 모듈은 표시 패널 아래에 배치될 수 있다.
본 발명은 전자 모듈의 센싱 감도가 향상된 표시 패널 및 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 패널은 제1 영역 및 제1 서브 영역과 제2 서브 영역을 포함하는 제2 영역을 포함하는 베이스층, 상기 제1 영역 위에 배치된 제1 화소들, 및 상기 제1 서브 영역 위에 배치된 제2 화소들을 포함하고, 상기 제1 화소들 각각은 제1 화소 전극, 상기 제1 화소 전극 위에 배치된 제1 발광층, 및 상기 제1 발광층 위에 배치된 제1 공통 전극을 포함하고, 상기 제2 화소들 각각은 제2 화소 전극, 상기 제2 화소 전극 위에 배치된 제2 발광층, 및 상기 제2 발광층 위에 배치된 제2 공통 전극을 포함하고, 상기 제2 화소 전극은 상기 제2 발광층에 대해 상기 제2 서브 영역으로부터 멀어지는 방향으로 쉬프트될 수 있다.
상기 제1 서브 영역 및 상기 제2 서브 영역 각각은 복수로 제공되고, 상기 제1 서브 영역들과 상기 제2 서브 영역들은 제1 방향으로 교대로 정의되고, 상기 제1 서브 영역들 및 상기 제2 서브 영역들은 상기 제1 방향과 교차하는 제2 방향으로 교대로 정의될 수 있다.
상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고, 평면 상에서 상기 제2 발광층과 상기 제2 화소 전극이 중첩하는 중첩 영역의 중심은 상기 제2 발광층의 중심으로부터 상기 제1 방향으로 이격될 수 있다.
상기 평면 상에서 상기 제1 발광층과 상기 제1 화소 전극이 중첩하는 중첩 영역의 중심은 상기 제1 발광층의 중심으로부터 상기 제1 방향과 정반대 방향으로 이격될 수 있다.
평면 상에서 상기 제1 발광층, 상기 제1 화소 전극, 상기 제2 발광층, 및 상기 제2 화소 전극은 사각 형상을 가질 수 있다.
평면 상에서 상기 제1 발광층의 면적은 상기 제1 화소 전극의 면적보다 크고, 상기 평면 상에서 상기 제2 발광층의 면적은 상기 제2 화소 전극의 면적보다 클 수 있다.
상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고, 상기 제1 화소 전극과 상기 제1 발광층이 중첩하는 제1 중첩 영역과 상기 제2 화소 전극과 상기 제2 발광층이 중첩하는 제2 중첩 영역이 정의되고, 상기 제1 중첩 영역은 상기 제2 중첩 영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 이격되고, 상기 제2 중첩 영역의 중심을 관통하는 상기 제2 방향으로 연장하는 가상선은 상기 제1 중첩 영역의 중심과 비중첩할 수 있다.
상기 제2 서브 영역 위에는 화소가 배치되지 않을 수 있다.
상기 제1 발광층은 복수로 제공되고, 상기 제2 발광층은 복수로 제공되고, 상기 제1 발광층들 및 상기 제2 발광층들은 동일한 규칙으로 배열될 수 있다.
상기 제1 화소 전극은 복수로 제공되고, 상기 제2 화소 전극은 복수로 제공되고, 상기 제1 화소 전극들은 제1 규칙으로 배열되고, 상기 제2 화소 전극들은 상기 제1 규칙과 상이한 제2 규칙으로 배열될 수 있다.
상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고, 상기 제1 화소들 및 상기 제2 화소들 각각은 제1 화소 발광 영역들, 제2 화소 발광 영역들, 및 제3 화소 발광 영역들을 포함하고, 상기 제1 화소 발광 영역들 및 상기 제2 화소 발광 영역들은 상기 제1 방향과 교차하는 제2 방향을 따라 교대로 배열되고, 상기 제2 화소 발광 영역들 및 상기 제3 화소 발광 영역들은 상기 제2 방향을 따라 교대로 배열되고, 상기 제2 화소 발광 영역들은 상기 제3 화소 발광 영역들로부터 상기 제1 방향으로 이격되고, 상기 제1 화소 발광 영역들은 상기 제2 화소 발광 영역들로부터 상기 제1 방향으로 이격될 수 있다.
상기 제1 서브 영역 위에 배치된 상기 제1 화소 발광 영역들의 개수는 2 개, 상기 제2 화소 발광 영역들의 개수는 4 개, 상기 제3 화소 발광 영역들의 개수는 2 개이고, 상기 제1 화소 발광 영역들은 적색 화소의 화소 발광 영역들이고, 상기 제2 화소 발광 영역들은 녹색 화소의 화소 발광 영역들이고, 상기 제3 화소 발광 영역들은 청색 화소의 화소 발광 영역들일 수 있다.
상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고, 상기 제1 화소 전극은 복수로 제공되고, 상기 제2 화소 전극은 복수로 제공되고, 상기 제1 방향으로 이격된 상기 제1 화소 전극들 사이의 제1 최소 거리는 상기 제1 방향으로 이격된 상기 제2 화소 전극들 사이의 제2 최소 거리보다 클 수 있다.
상기 제1 화소 전극의 크기는 상기 제2 화소 전극의 크기보다 클 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 해상도를 갖는 제1 표시 영역 및 상기 제1 해상도보다 낮은 제2 해상도를 갖는 제2 표시 영역이 정의되며, 상기 제1 표시 영역에 배치된 제1 화소들 및 상기 제2 표시 영역에 배치된 제2 화소들을 포함하는 표시 패널, 및 상기 제2 표시 영역 아래에 배치된 전자 모듈을 포함하고, 상기 제2 표시 영역은 상기 제2 화소들이 배치된 발광 영역 및 상기 제1 및 제2 화소들이 미배치된 투과 영역을 포함하고, 상기 제2 화소들 및 상기 제2 화소들 각각은 화소 전극, 상기 화소 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치된 공통 전극을 포함하고, 상기 발광 영역에서 상기 발광층은 상기 화소 전극과 중첩된 중첩 영역 및 상기 화소 전극과 비중첩된 비중첩 영역을 포함하고, 평면 상에서 상기 비중첩 영역은 상기 중첩 영역과 상기 투과 영역 사이에 배치될 수 있다.
상기 발광층의 면적은 상기 화소 전극의 면적보다 클 수 있다.
상기 발광층 및 상기 화소 전극은 사각 형상을 가질 수 있다.
상기 발광 영역에서 상기 화소 전극의 중심은 상기 발광층의 중심으로부터 상기 투과 영역과 멀어지는 방향으로 이격될 수 있다.
상기 제1 표시 영역과 상기 제2 표시 영역이 제1 방향으로 인접하고, 상기 제1 표시 영역에 배치된 상기 화소 전극의 중심을 관통하며 상기 제1 방향으로 연장하는 가상선은 상기 발광 영역에 배치된 상기 화소 전극의 중심과 비중첩할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 투과율을 갖는 제1 표시 영역 및 상기 제1 투과율보다 높은 제2 투과율을 갖고 상기 제1 표시 영역에 대해 제1 방향으로 인접한 제2 표시 영역을 포함하는 표시 패널을 포함하고, 상기 표시 패널은 상기 제1 표시 영역에 배치된 제1 화소들, 및 상기 제2 표시 영역에 배치된 제2 화소들을 포함하고, 상기 제1 화소들 및 제2 화소들 각각은 화소 전극, 상기 화소 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치된 공통 전극을 포함하고, 상기 제1 화소들의 화소 전극들 사이의 제1 최소 거리는 상기 제2 화소들의 화소 전극들 사이의 제2 최소 거리보다 크고, 상기 제1 최소 거리 및 상기 제2 최소 거리는 상기 제1 방향과 교차하는 제2 방향의 거리일 수 있다.
본 발명의 실시예에 따르면, 표시 패널의 투과 영역과 인접한 화소 전극은 발광층으로부터 투과 영역과 멀어지는 방향으로 쉬프트될 수 있다. 따라서, 화소 영역과 인접한 발광 영역의 일부분의 투과율이 향상될 수 있다. 따라서, 표시 패널 아래에 배치된 전자 모듈의 센싱 감도가 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4c는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 6a은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 확대하여 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 확대하여 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 확대하여 도시한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 서브 화소의 등가 회로도이다.
도 11는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 12b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 13는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 14a는 본 발명의 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 14b는 제2 서브 화소 전극의 길이 변화에 따른 투과율 향상 영역의 증가율을 도시한 그래프이다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 16a는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 16b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 16c는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 16d는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 18은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 19은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 20은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
도 21은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 이하, 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 태블릿, 노트북, 컴퓨터, 또는 텔레비전 등을 포함할 수 있다. 본 실시예에서, 표시 장치(DD)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있으며, 윈도우(100)의 전면(FS)과 대응될 수 있다. 이하, 표시 장치(DD)의 표시면, 전면, 및 윈도우(100)의 전면은 동일한 참조부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계창 및 애플리케이션 아이콘들이 도시되었다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
표시 장치(DD)는 윈도우(100), 표시 모듈(200), 구동 회로부(300), 하우징(400), 및 전자 모듈들(500)을 포함할 수 있다. 본 실시예에서, 윈도우(100)와 하우징(400)은 결합되어 표시 장치(DD)의 외관을 구성할 수 있다.
윈도우(100)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(100)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(100)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
평면 상에서 윈도우(100)는 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 본 명세서 내에서 "평면 상에서"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 또한, "두께 방향"은 제3 방향(DR3)을 의미할 수 있다.
투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의할 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
본 발명의 일 실시예에서, 센싱 영역들(SSA1, SSA2)은 후술하는 전자 모듈들(500)과 중첩하는 영역일 수 있다. 표시 장치(DD)는 센싱 영역들(SSA1, SSA2)을 통해 전자 모듈들(500)에 필요한 외부 신호를 수신하거나, 전자 모듈들(500)로부터 출력되는 신호를 외부에 제공할 수 있다. 본 발명에 따르면, 센싱 영역들(SSA1, SSA2)은 투과 영역(TA)과 중첩하여 정의될 수 있다. 따라서, 투과 영역(TA)외의 영역에서 센싱 영역들(SSA1, SSA2)을 제공하기 위해 구비되는 별도의 영역이 생략될 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소될 수 있다.
도 1b에서는 센싱 영역들(SSA1, SSA2)이 두 개인 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 센싱 영역들(SSA1, SSA2)은 셋 이상의 복수 개로 정의될 수도 있고, 하나가 생략되어 단수로 정의될 수도 있다. 또한, 도 1b에서는 센싱 영역들(SSA1, SSA2)이 투과 영역(TA)의 좌측 상단에 정의된 것을 예로 들었으나, 센싱 영역들(SSA1, SSA2)은 투과 영역(TA)의 우측 상단, 투과 영역(TA)의 중심부, 투과 영역(TA)의 좌측 하단, 또는 투과 영역(TA)의 우측 하단 등 다양한 영역에 정의될 수 있다. 또한, 하나의 센싱 영역(SSA1)은 투과 영역(TA)의 좌측 상단, 다른 하나의 센싱 영역(SSA2)은 투과 영역(TA)의 우측 상단에 정의될 수도 있다.
표시 모듈(200)은 윈도우(100) 아래에 배치될 수 있다. 본 명세서에서 "아래"는 표시 모듈(200)이 영상을 제공하는 방향의 반대 방향을 의미할 수 있다. 표시 모듈(200)은 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 표시 모듈(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 실시예에서, 표시 모듈(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 표시 장치(DD)의 배면을 향하게 되어, 표시 장치(DD) 전면에서의 베젤 영역(BZA)의 면적이 감소될 수 있다. 또는, 표시 모듈(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 모듈(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
구동 회로부(300)는 표시 모듈(200)과 전기적으로 연결될 수 있다. 구동 회로부(300)는 메인 회로 기판(MB) 및 연성 필름(CF)을 포함할 수 있다.
연성 필름(CF)은 표시 모듈(200)과 전기적으로 연결된다. 연성 필름(CF)은 주변 영역(NAA)에 배치된 표시 모듈(200)의 패드들에 접속될 수 있다. 연성 필름(CF)은 표시 모듈(200)을 구동하기 위한 전기적 신호를 표시 모듈(200)에 제공한다. 전기적 신호는 연성 필름(CF)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다. 메인 회로 기판(MB)은 표시 모듈(200)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다.
본 발명의 일 실시예에서, 센싱 영역들(SSA1, SSA2)과 대응되는 표시 모듈(200)의 일 영역은 센싱 영역들(SSA1, SSA2)과 중첩하지 않는 액티브 영역(AA)에 비해 상대적으로 높은 투과율을 가질 수 있다. 예를 들어, 표시 모듈(200)의 구성들 중 적어도 일부가 제거될 수 있다. 따라서, 전자 모듈들(500)이 센싱 영역들(SSA1, SSA2)을 통해 신호를 용이하게 전달 및/또는 수신할 수 있다.
전자 모듈들(500)은 제1 전자 모듈(501) 및 제2 전자 모듈(502)을 포함할 수 있다. 평면 상에서, 제1 및 제2 전자 모듈들(501, 502)은 센싱 영역들(SSA1, SSA2)과 중첩할 수 있다. 제1 및 제2 전자 모듈들(501, 502)은 표시 모듈(200) 아래에 배치될 수 있다. 제1 및 제2 전자 모듈들(501, 502)은 센싱 영역들(SSA1, SSA2)을 통해 전달되는 외부 입력을 수신하거나, 센싱 영역들(SSA1, SSA2)을 통해 출력을 제공할 수 있다.
하우징(400)은 윈도우(100)와 결합된다. 하우징(400)은 윈도우(100)와 결합되어 내부 공간을 제공한다. 표시 모듈(200) 및 전자 모듈들(500)은 내부 공간에 수용될 수 있다.
하우징(400)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(400)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(400)은 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 2를 참조하면, 표시 장치(DD)는 표시 모듈(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다.
표시 모듈(200)은 표시 패널(210) 및 입력 감지부(220)를 포함할 수 있다.
표시 패널(210)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(210)이 생성하는 영상(IM)은 전면(IS)에 표시되고, 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 감지부(220)는 외부에서 인가되는 외부 입력(TC)을 감지한다. 예를 들어, 입력 감지부(220)은 윈도우(100)에 제공되는 외부 입력(TC)을 감지할 수 있다. 외부 입력(TC)은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 외부 입력(TC)은 전면(FS)에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 외부 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 표시 장치(DD)의 구조에 따라 표시 장치(DD)의 측면이나 배면에 인가되는 외부 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전원공급 모듈(PM)은 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 표시 장치(DD)를 동작시키기 위한 다양한 기능성 모듈을 포함할 수 있다.
제1 전자 모듈(EM1)은 표시 모듈(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 표시 장치(DD)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 모듈(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 모듈(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함할 수 있다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 모듈(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 영상을 촬영할 수 있다.
본 발명의 일 실시예에 따른 제1 및 제2 전자 모듈들(501, 502) 각각은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제1 및 제2 전자 모듈들(501, 502) 각각은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 카메라 모듈(CMM), 열 감지 모듈 중 중 적어도 어느 하나를 포함할 수 있다. 제1 및 제2 전자 모듈들(501, 502)은 센싱 영역들(SSA1, SSA2)을 통해 수신되는 외부 피사체를 감지하거나, 센싱 영역들(SSA1, SSA2)을 통해 음성 등의 소리 신호, 또는 적외광 등의 광을 외부에 제공할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 3a를 참조하면, 표시 모듈(200)은 표시 패널(210), 입력 감지부(220), 및 결합 부재(SLM)을 포함할 수 있다. 입력 감지부(220)는 입력 감지 패널로 지칭될 수도 있다.
본 발명의 일 실시예에 따른 표시 패널(210)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(210)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다.
표시 패널(210)은 베이스층(BL), 표시 회로층(ML), 및 발광 소자층(EML)을 포함할 수 있다. 입력 감지부(220)는 커버 기판(CBL) 및 감지 회로층(ML-T)을 포함할 수 있다.
베이스층(BL) 및 커버 기판(CBL) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
표시 회로층(ML)은 베이스층(BL) 위에 배치될 수 있다. 표시 회로층(ML)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 표시 회로층(ML)의 복수의 도전층들은 신호 배선들 또는 화소의 제어 회로를 구성할 수 있다.
발광 소자층(EML)은 표시 회로층(ML) 위에 배치될 수 있다. 발광 소자층(EML)은 광을 발생하는 발광층을 포함할 수 있다. 예를 들어, 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 중 적어도 어느 하나를 포함할 수 있다.
커버 기판(CBL)은 발광 소자층(EML) 위에 배치될 수 있다. 커버 기판(CBL)과 발광 소자층(EML) 사이에는 소정의 공간이 정의될 수도 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지 또는 아크릴계 수지 등과 같은 충진재로 충진될 수도 있다.
감지 회로층(ML-T)은 커버 기판(CBL) 위에 배치될 수 있다. 감지 회로층(ML-T)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극, 감지 전극과 연결된 감지 배선, 및 감지 배선과 연결된 감지 패드를 구성할 수 있다.
베이스층(BL)과 커버 기판(CBL) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 베이스층(BL)과 커버 기판(CBL)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 씰(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b를 참조하면, 표시 모듈(200-F)은 표시 패널(210-F), 입력 감지부(220-F)를 포함할 수 있다. 입력 감지부(220-F)는 입력 감지층으로 지칭될 수도 있다.
표시 패널(210-F)은 베이스층(BL), 표시 회로층(ML), 발광 소자층(EML), 및 박막 봉지층(TFE)을 포함할 수 있다. 입력 감지부(220-F)는 베이스층(TFE) 및 감지 회로층(ML-T)을 포함할 수 있다. 박막 봉지층(TFE)과 베이스층(TFE)은 동일한 구성일 수 있다.
본 발명의 일 실시예에 따르면, 표시 패널(210-F)과 입력 감지부(220-F)는 연속 공정으로 형성될 수 있다. 즉, 감지 회로층(ML-T)은 박막 봉지층(TFE, 또는 베이스층) 위에 직접 형성될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4a를 참조하면, 표시 패널(210)에 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)이 정의될 수 있다. 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 표시 모듈(200, 도 1b 참조)의 액티브 영역(AA, 도 1b 참조)에 대응할 수 있다.
제2 표시 영역(DA2) 아래에는 전자 모듈들(500, 도 1b 참조)이 배치될 수 있다. 제2 표시 영역(DA2)의 투과율은 제1 표시 영역(DA1)의 투과율보다 높을 수 있다. 따라서, 제2 표시 영역(DA2)을 통해 신호가 용이하게 전자 모듈들(500)로 전달 및/또는 수신될 수 있다. 상기 투과율을 높이기 위해서, 제2 표시 영역(DA2)의 일부 구성이 생략될 수 있다. 예를 들어, 제2 표시 영역(DA2)에 배치된 화소들 중 일부가 제거될 수 있다.
본 발명의 일 실시예에서, 제2 표시 영역(DA2)은 센싱 영역들(SSA1, SSA2, 도 1a 참조)의 위치에 대응하여 제공될 수 있다. 예를 들어, 2 개의 센싱 영역들(SSA1, SSA2)이 제공된 경우, 제2 표시 영역(DA2, 이하 제2 표시 영역들)도 2 개로 제공될 수 있다. 제2 표시 영역들(DA2)은 서로 이격될 수 있다. 제2 표시 영역들(DA2) 각각은 제1 표시 영역(DA1)에 의해 둘러싸일 수 있다.
제1 표시 영역(DA1)에는 제1 화소들(PX1)이 배치되고, 제2 표시 영역(DA2)에는 제2 화소들(PX2)이 배치될 수 있다. 제1 화소들(PX1) 및 제2 화소들(PX2)은 광을 생성하는 화소일 수 있다. 동일한 면적 내의 제1 화소들(PX1)의 개수와 제2 화소들(PX2)의 개수는 서로 상이할 수 있다. 예를 들어, 제2 화소들(PX2)의 개수가 제1 화소들(PX1)의 개수보다 작을 수 있다. 따라서, 제2 표시 영역(DA2)의 투과율이 제1 표시 영역(DA1)의 투과율보다 높을 수 있다. 또한, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다.
도 4b는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4b를 설명함에 있어서 도 4a에서 설명된 구성 요소에 대해서는 유사한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 4b를 참조하면, 제1 표시 영역(DA1a) 및 제2 표시 영역(DA2a)이 표시 패널(210)에 정의될 수 있다.
제2 표시 영역(DA2a) 아래에는 전자 모듈들(500, 도 1b 참조)이 배치될 수 있다. 평면 상에서, 제2 표시 영역(DA2a)은 센싱 영역들(SSA1, SSA2, 도 1a 참조)과 중첩할 수 있다. 제2 표시 영역(DA2a)은 센싱 영역들(SSA1, SSA2)보다 넓은 면적을 가질 수 있다.
도 4b에서는 제2 표시 영역(DA2a)이 좌측 코너에 정의된 것을 예시적으로 도시하였으나, 제2 표시 영역(DA2a)은 전자 모듈들(500)의 위치에 따라 변경될 수 있다. 예를 들어, 본 발명의 일 실시예에서, 제2 표시 영역(DA2a)은 표시 패널(210)의 우측 코너에 정의될 수도 있다. 또한, 다른 일 실시예에서, 제2 표시 영역(DA2a)은 표시 패널(210)의 좌측 코너 및 우측 코너 모두에 정의될 수도 있다.
도 4c는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4c를 설명함에 있어서 도 4a에서 설명된 구성 요소에 대해서는 유사한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 4c를 참조하면, 제1 표시 영역(DA1b) 및 제2 표시 영역(DA2b)이 표시 패널(210)에 정의될 수 있다.
제2 표시 영역(DA2b) 아래에는 전자 모듈들(500, 도 1b 참조)이 배치될 수 있다. 평면 상에서, 제2 표시 영역(DA2b)은 센싱 영역들(SSA1, SSA2, 도 1a 참조)과 중첩할 수 있다. 제2 표시 영역(DA2b)은 센싱 영역들(SSA1, SSA2)보다 넓은 면적을 가질 수 있다.
제1 표시 영역(DA1b)과 제2 표시 영역(DA2b)은 제2 방향(DR2)으로 서로 인접할 수 있다. 제1 표시 영역(DA1b)과 제2 표시 영역(DA2b)의 경계는 제1 방향(DR1)으로 연장할 수 있다.
평면 상에서 보았을 때, 제2 표시 영역(DA2b)은 표시 패널(210)의 상부에 정의될 수 있다. 제2 표시 영역(DA2b)의 면적이 앞서 도 4a 및 도 4b에서 설명된 제2 표시 영역(DA2) 및 제2 표시 영역(DA2a)의 면적들보다 넓기 때문에, 전자 모듈들(500)의 위치 변경 자유도가 증가될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 구체적으로 도 5a는 표시 패널(210, 도 4a 참조)의 제1 표시 영역(DA1)을 확대하여 도시한 평면도일 수 있다.
도 5a를 참조하면, 제1 표시 영역(DA1)은 복수의 서브 발광 영역들(SA1a, SA2a)을 포함할 수 있다. 복수의 서브 발광 영역들(SA1a, SA2a)은 제1 서브 발광 영역들(SA1a) 및 제2 서브 발광 영역들(SA2a)을 포함할 수 있다.
제1 서브 발광 영역들(SA1a)은 제2 방향(DR2)을 따라 배열될 수 있다. 제2 서브 발광 영역들(SA2a)은 제2 방향(DR2)을 따라 배열될 수 있다. 제1 서브 발광 영역들(SA1a)과 제2 서브 발광 영역들(SA2a)은 제1 방향(DR1)으로 교대로 배열될 수 있다. 제1 서브 발광 영역들(SA1a)에 배치된 화소들과 제2 서브 발광 영역들(SA2a)에 배치된 화소들은 서로 상이할 수 있다. 이에 대한 설명은 후술된다.
도 5b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 구체적으로 도 5b는 표시 패널(210, 도 4a 참조)의 제1 표시 영역(DA1)을 확대하여 도시한 평면도일 수 있다.
도 5b를 참조하면, 제1 표시 영역(DA1-a)은 복수의 서브 발광 영역들(SA1a, SA2a)을 포함할 수 있다. 복수의 서브 발광 영역들(SA1a, SA2a)은 제1 서브 발광 영역들(SA1a) 및 제2 서브 발광 영역들(SA2a)을 포함할 수 있다.
제1 서브 발광 영역들(SA1a)과 제2 서브 발광 영역들(SA2a)은 제1 방향(DR1)으로 교대로 배열될 수 있다. 또한, 제1 서브 발광 영역들(SA1a)과 제2 서브 발광 영역들(SA2a)은 제2 방향(DR1)으로 교대로 배열될 수 있다. 예를 들어, 하나의 제1 서브 발광 영역과 하나의 제2 서브 발광 영역이 제1 방향(DR1) 및 제2 방향(DR2)을 따라 교대로 배열될 수 있다.
제1 서브 발광 영역들(SA1a)에 배치된 화소들과 제2 서브 발광 영역들(SA2a)에 배치된 화소들은 서로 상이할 수 있다. 이에 대한 설명은 후술된다.
도 6a은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 구체적으로 도 6a은 표시 패널(210, 도 4a 참조)의 제2 표시 영역(DA2)을 확대하여 도시한 평면도일 수 있다. 또한, 도 5a에 도시된 제1 표시 영역(DA1)과 동일한 면적의 제2 표시 영역(DA2)이 도 6a에 도시되었다. 도 4b 및 도 4c에 설명된 제2 표시 영역(DA2a, DA2b)에도 이하 설명되는 내용이 적용될 수 있다.
도 6a을 참조하면, 제2 표시 영역(DA2)은 발광 영역들(EA) 및 투과 영역들(TA)을 포함할 수 있다.
발광 영역들(EA)과 투과 영역들(TA)은 제1 방향(DR1)을 따라 교대로 배열되고, 제2 방향(DR2)을 따라 교대로 배열될 수 있다. 따라서, 하나의 발광 영역(EA)은 적어도 하나 이상의 투과 영역들(TA)과 인접할 수 있다.
발광 영역들(EA) 각각은 복수의 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 복수의 서브 발광 영역들(SA1b, SA2b)은 제1 서브 발광 영역들(SA1b) 및 제2 서브 발광 영역들(SA2b)을 포함할 수 있다. 본 발명의 일 실시예에서, 발광 영역들(EA) 각각은 2 개의 제1 서브 발광 영역들(SA1b) 및 2 개의 제2 서브 발광 영역들(SA2b)을 포함할 수 있다.
제1 서브 발광 영역들(SAb)은 제2 방향(DR2)을 따라 배열될 수 있다. 제2 서브 발광 영역들(SA2b)은 제2 방향(DR2)을 따라 배열될 수 있다. 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b)은 제1 방향(DR1)으로 교대로 배열될 수 있다. 제1 서브 발광 영역들(SA1b)에 배치된 화소들과 제2 서브 발광 영역들(SA2b)에 배치된 화소들은 서로 상이할 수 있다. 이에 대한 설명은 후술된다.
투과 영역들(TA)에는 화소가 미배치될 수 있다. 따라서, 투과 영역들(TA)의 투과율은 발광 영역들(EA)의 투과율보다 높을 수 있다. 투과 영역들(TA)에는 화소의 모든 구성이 배치되지 않을 수도 있고, 화소의 구성들 중 일부가 배치되지 않을 수도 있다. 또한, 일 실시예에서, 투과 영역들(TA)의 투과율을 증가시키기 위해 표시 패널(210)의 구성들 중 일부를 생략할 수 있다.
도 6b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 구체적으로 도 6b는 표시 패널(210, 도 4a 참조)의 제2 표시 영역(DA2)을 확대하여 도시한 평면도일 수 있다. 또한, 도 5b에 도시된 제1 표시 영역(DA1-a)과 동일한 면적의 제2 표시 영역(DA2-a)이 도 6b에 도시되었다. 도 4b 및 도 4c에 설명된 제2 표시 영역(DA2a, DA2b)에도 이하 설명되는 내용이 적용될 수 있다.
도 6b를 참조하면, 제2 표시 영역(DA2-a)은 발광 영역들(EA-a) 및 투과 영역들(TA)을 포함할 수 있다.
발광 영역들(EA-a) 각각은 복수의 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 복수의 서브 발광 영역들(SA1b, SA2b)은 제1 서브 발광 영역들(SA1b) 및 제2 서브 발광 영역들(SA2b)을 포함할 수 있다. 본 발명의 일 실시예에서, 발광 영역들(EA) 각각은 2 개의 제1 서브 발광 영역들(SA1b) 및 2 개의 제2 서브 발광 영역들(SA2b)을 포함할 수 있다.
제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b)은 제1 방향(DR1)으로 교대로 배열될 수 있다. 또한, 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b)은 제2 방향(DR2)으로 교대로 배열될 수 있다. 예를 들어, 하나의 제1 서브 발광 영역과 하나의 제2 서브 발광 영역이 제1 방향(DR1) 및 제2 방향(DR2)을 따라 교대로 배열될 수 있다.
제1 서브 발광 영역들(SA1a)에 배치된 화소들과 제2 서브 발광 영역들(SA2a)에 배치된 화소들은 서로 상이할 수 있다. 이에 대한 설명은 후술된다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 확대하여 도시한 평면도이다.
도 7을 참조하면, 제1 서브 발광 영역(SA1) 및 제2 서브 발광 영역(SA2)이 도시된다.
도 4a에서 설명된 제1 화소들(PX1) 및 제2 화소들(PX2) 각각은 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함할 수 있다. 제1 서브 화소는 제1 화소 발광 영역(PX-R)을 포함하고, 제2 서브 화소는 제2 화소 발광 영역(PX-G)을 포함하고, 제3 서브 화소는 제3 화소 발광 영역(PX-B)을 포함할 수 있다. 제1 화소 발광 영역(PX-R)은 적색 화소의 화소 발광 영역일 수 있고, 제2 화소 발광 영역(PX-G)은 녹색 화소의 화소 발광 영역일 수 있고, 제3 화소 발광 영역(PX-B)은 청색 화소의 화소 발광 영역일 수 잇다.
제1 서브 발광 영역(SA1)에는 제1 화소 발광 영역(PX-R) 및 제2 화소 발광 영역(PX-G)이 배치될 수 있다. 제2 서브 발광 영역(SA2)에는 제2 화소 발광 영역(PX-G) 및 제3 화소 발광 영역(PX-B)이 배치될 수 있다.
제1 화소 발광 영역(PX-R) 및 제2 화소 발광 영역(PX-G)은 제2 방향(DR2)을 따라 교대로 배열되고, 제2 화소 발광 영역(PX-G) 및 제3 화소 발광 영역(PX-B)은 제2 방향(DR2)을 따라 교대로 배열될 수 있다.
제1 서브 발광 영역(SA1)에 배치된 제2 화소 발광 영역(PX-G)은 제3 화소 발광 영역(PX-B)에 대해 제1 방향(DR1)으로 이격될 수 있다. 제2 서브 발광 영역(SA2)에 배치된 제2 화소 발광 영역(PX-G)은 제1 화소 발광 영역(PX-R)에 대해 제1 방향(DR1)으로 이격될 수 있다.
도 5a의 제1 서브 발광 영역들(SA1a) 및 도 6a의 제1 서브 발광 영역들(SA1b) 각각에는 제1 서브 발광 영역(SA1) 에 배치된 서브 화소들과 동일한 서브 화소들이 배치될 수 있다. 도 5a의 제2 서브 발광 영역들(SA2a) 및 도 6a의 제2 서브 발광 영역들(SA2b) 각각에는 제2 서브 발광 영역(SA2)에 배치된 서브 화소들과 동일한 서브 화소들이 배치될 수 있다.
도 7에서는 제1 화소 발광 영역(PX-R), 제2 화소 발광 영역(PX-G), 및 제3 화소 발광 영역(PX-B) 각각이 사각형 형상을 갖는 것으로 예를 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에서, 제1 화소 발광 영역(PX-R), 제2 화소 발광 영역(PX-G), 및 제3 화소 발광 영역(PX-B) 중 적어도 하나는 다각형, 예를 들어, 육각형 형상일 수도 있다. 또한, 제1 화소 발광 영역(PX-R), 제2 화소 발광 영역(PX-G), 및 제3 화소 발광 영역(PX-B)의 형상들은 서로 상이할 수도 있다. 예를 들어, 제1 화소 발광 영역(PX-R) 및 제3 화소 발광 영역(PX-B)은 사각형 형상을 갖고, 제2 화소 발광 영역(PX-G)은 육각형 형상을 가질 수도 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 확대하여 도시한 평면도이다.
도 8을 참조하면, 제1 서브 발광 영역(SA1-1) 및 제2 서브 발광 영역(SA2-1)이 도시된다.
제1 서브 발광 영역(SA1-1)에는 제1 화소 발광 영역(PX-R1) 및 제2 화소 발광 영역(PX-G1)이 배치될 수 있다. 제2 서브 발광 영역(SA2-1)에는 제2 화소 발광 영역(PX-G1) 및 제3 화소 발광 영역(PX-B1)이 배치될 수 있다.
제1 화소 발광 영역(PX-R1)은 제3 화소 발광 영역(PX-B1)과 제1 방향(DR1)으로 이격될 수 있다. 제1 서브 발광 영역(SA1-1)에 배치된 제2 화소 발광 영역(PX-G1)은 제2 서브 발광 영역(SA2-1)에 배치된 제2 화소 발광 영역(PX-G1)으로부터 제1 방향(DR1)으로 이격될 수 있다.
제1 서브 발광 영역(SA1-1)에서 제2 화소 발광 영역(PX-G1)은 제1 화소 발광 영역(PX-R1)으로부터 제4 방향(DR4)으로 이격되어 배치될 수 있다. 제4 방향(DR4)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향일 수 있다. 제2 서브 발광 영역(SA2-1)에서 제2 화소 발광 영역(PX-G1)은 제3 화소 발광 영역(PX-B1)으로부터 제4 방향(DR4)으로 이격되어 배치될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 확대하여 도시한 평면도이다.
도 9를 참조하면, 제1 서브 발광 영역(SA1-2) 및 제2 서브 발광 영역(SA2-2)이 도시된다.
제1 서브 발광 영역(SA1-2)에는 제1 화소 발광 영역(PX-R2) 및 제2 화소 발광 영역(PX-G2)이 배치될 수 있다. 제2 서브 발광 영역(SA2-2)에는 제2 화소 발광 영역(PX-G2) 및 제3 화소 발광 영역(PX-B2)이 배치될 수 있다.
제1 화소 발광 영역(PX-R2)은 제3 화소 발광 영역(PX-B2)과 제1 방향(DR1)으로 이격될 수 있다. 제1 서브 발광 영역(SA1-2)에 배치된 제2 화소 발광 영역(PX-G2)은 제2 서브 발광 영역(SA2-2)에 배치된 제2 화소 발광 영역(PX-G2)으로부터 제1 방향(DR1)으로 이격될 수 있다.
제1 서브 발광 영역(SA1-2)에서 제2 화소 발광 영역(PX-G2)은 제1 화소 발광 영역(PX-R2)으로부터 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제2 서브 발광 영역(SA2-2)에서 제2 화소 발광 영역(PX-G2)은 제3 화소 발광 영역(PX-B2)으로부터 제2 방향(DR2)으로 이격되어 배치될 수 있다. 즉, 제1 서브 발광 영역(SA1-2) 및 제2 서브 발광 영역(SA2-2) 각각에 배치된 서브 화소들은 하나의 열로 정렬될 수 있다.
도 10은 본 발명의 일 실시예에 따른 서브 화소의 등가 회로도이다.
도 10을 참조하면, 서브 화소(PX)는 액티브 영역(AA, 도 1b 참조)에 배치되며 광을 제공할 수 있다.
서브 화소(PX)는 복수의 신호 배선들과 전기적으로 연결될 수 있다. 도 10에서는 신호 배선들 중 스캔 배선들(SLi, SLi-1), 데이터 배선(DL), 제1 전원 배선(PL1), 제2 전원 배선(PL2), 초기화 전원 배선(VIL), 및 발광 제어 배선(ECLi)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 서브 화소(PX)는 다양한 신호 배선들에 추가로 연결될 수도 있으며, 도시된 신호 배선들 중 일부가 생략될 수도 있다.
서브 화소(PX)는 발광 소자(LD) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(LD)에 흐르는 전류량을 제어할 수 있다.
발광 소자(LD)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원 배선(PL1)에 연결될 수 있다. 제1 전원 배선(PL1)은 제1 전원(ELVDD)이 제공되는 배선일 수 있다. 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 명칭 될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(LD)에 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 데이터 배선(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 배선(SLi)에 접속된다. i번째 스캔 배선(SLi)으로 i번째 스캔 신호가 제공될 때 제2 트랜지스터(T2)는 턴-온되어 데이터 배선(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 배선(SLi)에 접속된다. i번째 스캔 배선(SLi)으로 i번째 스캔 신호가 제공될 때 제3 트랜지스터(T3)는 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원 배선(VIL) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 배선(SLi-1)에 접속된다. 노드(ND)는 제4 트랜지스터(T4)와 제1 트랜지스터(T1)의 제어 전극이 접속되는 노드일 수 있다. i-1번째 스캔 배선(SLi-1)으로 i-1번째 스캔신호가 제공될 때 제4 트랜지스터(T4)는 턴-온되어 노드(ND)로 초기화 전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 제1 전원 배선(PL1)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LD)의 애노드 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극과 제6 트랜지스터(T6)의 제어 전극은 i번째 발광 제어 배선(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원 배선(VIL)과 발광 소자(LD)의 애노드 전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 배선(SLi)에 접속된다. i번째 스캔 배선(SLi)으로 i번째 스캔신호가 제공될 때 제7 트랜지스터(T7)는 턴-온되어 초기화 전압(Vint)을 발광 소자(LD)의 애노드 전극으로 제공한다.
제7 트랜지스터(T7)는 서브 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(LD)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(LD)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 10에서는 제7 트랜지스터(T7)의 제어 전극이 i번째 스캔 배선(SLi)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i-1번째 스캔 배선(SLi-1) 또는 i+1번째 스캔 배선(미도시)에 접속될 수 있다.
도 10에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
커패시터(CP)는 제1 전원 배선(PL1)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
발광 소자(LD)는 제6 트랜지스터(T6)와 제2 전원 배선(PL2)에 전기적으로 연결될 수 있다. 발광 소자(LD)는 제2 전원(ELVSS)을 제2 전원 배선(PL2)을 통해 수신할 수 있다. 발광 소자(LD)는 발광층을 포함할 수 있다.
발광 소자(LD)는 제6 트랜지스터(T6)를 통해 전달된 신호와 제2 전원 배선(PL2)을 통해 수신된 제2 전원(ELVSS) 사이의 차이에 대응하는 전압으로 발광할 수 있다.
본 발명에서 서브 화소(PX)의 구조는 도 10에 도시된 구조로 한정되지 않는다. 본 발명의 다른 실시예에서 서브 화소(PX)는 발광 소자(LD)를 발광시키기 위한 다양한 형태로 구현될 수 있다.
도 11는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 11를 참조하면, 제1 절연층(10)은 베이스층(BL) 위에 배치된다. 제1 절연층(10)은 배리어층 및/또는 버퍼층을 포함할 수 있다. 상기 배리어층은 무기물을 포함할 수 있다. 상기 배리어층은 베이스층(BL)을 통해 유입되는 산소나 수분이 화소들로 침투되는 것을 방지할 수 있다. 상기 버퍼층은 무기물을 포함할 수 있다. 상기 버퍼층은 화소들이 베이스층(BL) 상에 안정적으로 형성되도록 베이스층(BL)보다 낮은 표면 에너지를 제공할 수 있다.
서브 화소들(PX, 도 10 참조) 각각은 화소 회로(CC, 도 10 참조) 및 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 화소 전극(E1), 발광층(EL), 및 공통 전극(E2)을 포함할 수 있다.
도 11에서는 화소 회로(CC) 중 하나의 트랜지스터(TR)에 대해서만 도시되었다. 트랜지스터(TR)는 도 10에서 설명된 제6 트랜지스터(T6)일 수 있다.
제1 절연층(10) 위에는 트랜지스터(TR)가 배치될 수 있다. 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 제1 전극(IE), 및 제2 전극(OE)을 포함한다. 반도체 패턴(SP)은 제1 절연층(10) 위에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다.
제1 전극(IE)과 제2 전극(OE)은 제2 절연층(20), 제3 절연층(30), 및 제4 절연층(40)을 관통하여 반도체 패턴(SP)의 일 측 및 타 측에 각각 접속된다. 본 발명의 일 실시예에 따른 트랜지스터(TR)는 다양한 적층 구조들로 형성될 수 있으며, 도 11에 도시된 실시예로 한정되지 않는다.
제5 절연층(50)은 제4 절연층(40) 상에 배치되어 제1 전극(IE) 및 제2 전극(OE)을 커버한다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
본 명세서에서 제1 절연층(10)부터 제5 절연층(50)까지를 표시 회로층(ML) 이라 지칭할 수 있다. 화소 회로의 적층 구조는 표시 회로층(ML)의 단면 구조에 대응될 수 있다.
화소 전극(E1)은 제5 절연층(50) 위에 배치된다. 화소 전극(E1)은 제5 절연층(50)을 관통하여 트랜지스터(TR)에 전기적으로 연결될 수 있다. 도 11에서는 화소 전극(E1)이 트랜지스터(TR)에 직접 연결된 것으로 도시되었으나, 화소 전극(E1)은 도 10에 도시된 제6 트랜지스터(T6)를 경유하여 트랜지스터(TR)에 전기적으로 연결될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60)에는 개구부가 정의되고, 개구부는 화소 전극(E1)의 적어도 일부를 노출시킬 수 있다. 제6 절연층(60)은 화소 정의막일 수 있다. 상기 개구부는 서브 화소(PX, 도 10 참조)의 화소 발광 영역에 대응될 수 있다.
발광층(EL)은 제6 절연층(60)에 정의된 개구부에 의해 노출된 화소 전극(E1) 상에 배치될 수 있다. 발광층(EL)은 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EL)은 적색, 녹색, 또는 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있다. 발광층(EL)은 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광층(EL)은 화소 전극(E1) 및 공통 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
공통 전극(E2)은 발광층(EL) 상에 배치될 수 있다. 공통 전극(E2)은 액티브 영역(AA, 도 1b 참조)으로부터 주변 영역(NAA, 도 1b 참조)까지 연장된 일체의 형상을 가질 수 있다. 공통 전극(E2)은 복수의 서브 화소들에 공통적으로 제공될 수 있다.
공통 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광층(EL)에서 생성된 광은 공통 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(LD, 도 10 참조)는 설계에 따라, 화소 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 12a는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다. 도 12a는 표시 패널(210)의 투과 영역(TA)의 단면도일 수 있다.
투과 영역(TA)에는 화소들이 미배치될 수 있다. 따라서, 투과 영역(TA)에는 베이스층(BL), 제1 내지 제6 절연층들(60), 및 공통 전극(E2)이 배치될 수 있다. 하지만, 이는 일 예일 뿐 본 발명이 이에 제한되는 것은 아니다.
투과 영역(TA)에는 투과율을 향상시키기 위해, 베이스층(BL), 제1 내지 제6 절연층들(60), 및 공통 전극(E2) 중 적어도 일부가 제거될 수 있다. 본 발명의 일 실시예에서, 투과 영역(TA)에서 공통 전극(E2)의 두께는 발광 영역(EA, 도 6a 참조)에서 공통 전극(E2)의 두께 이하일 수 있다.
도 12b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다. 도 12b는 표시 패널(210)의 투과 영역(TA)의 단면도일 수 있다.
도 12b에서는 도 12a와 비교하였을 때, 공통 전극(E2, 도 11 참조)이 배치되지 않을 수 있다. 본 발명의 일 실시예에서, 투과 영역(TA)과 중첩하는 공통 전극(E2)에는 홀이 정의될 수 있다. 따라서, 투과 영역(TA)의 투과율이 보다 향상될 수 있다.
도 13는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 13를 참조하면, 베이스층(BL), 화소 전극들(E1x, E1y), 및 발광층들(ELx, ELy)을 도시하였다.
베이스층(BL)은 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다. 제1 영역(AR1)과 제2 영역(AR2)은 제2 방향(DR2)으로 서로 인접할 수 있다. 제1 영역(AR1)은 제1 표시 영역(DA1, 도 4a 참조)에 대응하는 영역이다. 제2 영역(AR2)은 제2 표시 영역(DA2, 도 4a 참조)에 대응하는 영역이다.
제2 영역(AR2)은 제1 서브 영역들(SAR1) 및 제2 서브 영역들(SAR2)을 포함할 수 있다. 제1 서브 영역들(SAR1)은 발광 영역들(EA, 도 6a 참조)에 대응할 수 있다. 제2 서브 영역들(SAR2)은 투과 영역들(TA, 도 6a 참조)에 대응할 수 있다. 제1 서브 영역들(SAR1) 및 제2 서브 영역들(SAR2)은 제1 방향(DR1) 및 제2 방향(DR2)으로 교대로 정의될 수 있다.
화소 전극들(E1x, E1y)은 제1 화소 전극(E1x) 및 제2 화소 전극(E1y)을 포함할 수 있다. 제1 화소 전극(E1x)은 제1 영역(AR1) 위에 배치될 수 있다. 제2 화소 전극(E1y)은 제2 영역(AR2) 위에 배치될 수 있다. 예를 들어, 제2 화소 전극(E1y)은 제1 서브 영역들(SAR1) 위에 배치될 수 있다. 제2 서브 영역들(SAR2) 위에는 제2 화소 전극(E1y)이 배치되지 않을 수 있다.
발광층(ELx, ELy)은 제1 발광층(ELx) 및 제2 발광층(ELy)을 포함할 수 있다. 제1 발광층(ELx)은 제1 영역(AR1) 위에 배치될 수 있다. 제2 발광층(ELy)은 제2 영역(AR2) 위에 배치될 수 있다. 예를 들어, 제2 발광층(ELy)은 제1 서브 영역들(SAR1) 위에 배치될 수 있다.
제1 발광층(ELx)은 복수로 제공되고, 제2 발광층(ELy)은 복수로 제공될 수 있다. 본 발명의 일 실시예에서, 제1 발광층들(ELx)과 제2 발광층들(ELy)은 동일한 규칙으로 배열될 수 있다. 예를 들어, 제1 발광층들(ELx) 각각의 크기는 제2 발광층들(Ely) 중 대응하는 각각의 크기와 동일하고, 제1 발광층들(ELx) 사이의 이격 간격은 제2 발광층들(ELy) 사이의 이격 간격과 동일할 수 있다.
제1 화소 전극(E1x)은 복수로 제공되고, 제2 화소 전극(E1y)은 복수로 제공될 수 있다. 본 발명의 일 실시예에서, 제1 화소 전극들(E1x)은 제1 규칙으로 배열되고, 제2 화소 전극들(E1y)은 제1 규칙과 상이한 제2 규칙으로 배열될 수 있다. 예를 들어, 제1 화소 전극들(E1x) 사이의 제1 최소 거리(DT1)과 제2 화소 전극들(E1y) 사이의 제2 최소 거리(DT2)는 서로 상이할 수 있다. 제1 최소 거리(DT1)는 제1 방향(DR1)으로 이격되며 가장 인접한 2 개의 제1 화소 전극들(E1x) 사이의 거리일 수 있다. 제2 최소 거리(DT2)는 제1 방향(DR1)으로 이격되며 가장 인접한 2 개의 제2 화소 전극들(E1y) 사이의 거리일 수 있다.
제1 발광층(ELx)은 제1 화소 전극(E1x) 위에 배치되고, 제2 발광층(ELy)은 제2 화소 전극(E1y) 위에 배치될 수 있다. 평면 상에서, 제1 발광층(ELx)의 일부분은 제1 화소 전극(E1x)과 중첩하고, 제2 발광층(ELy)의 일부분은 제2 화소 전극(E1y)과 중첩할 수 있다. 제1 발광층(ELx)의 면적은 제1 화소 전극(E1x)의 면적보다 크고, 제2 발광층(ELy)의 면적은 제2 화소 전극(E1y)의 면적보다 클 수 있다.
본 발명의 실시예에 따르면, 제2 화소 전극(E1y)은 제2 발광층(ELy)으로부터 제2 서브 영역들(SRA2)로부터 멀어지는 방향으로 쉬프트될 수 있다. 제2 화소 전극(E1y)은 제2 발광층(ELy)보다 낮은 투과율을 가질 수 있다. 예를 들어, 제2 화소 전극(E1y)은 불투명한 금속을 포함할 수 있다. 제2 화소 전극(E1y)이 제2 서브 영역들(SRA2)로부터 멀어지는 방향으로 쉬프트됨에 따라 제1 서브 영역들(SAR1)의 일부 영역들(ATR1, ATR2)과 대응하는 표시 패널(210, 도 4a 참조)의 일부분의 투과율이 향상될 수 있다. 따라서, 제2 영역(AR2) 아래에 배치된 전자 모듈들(500, 도 1b 참조)의 센싱 감도가 향상될 수 있다.
제1 발광층(ELx)과 제1 화소 전극(E1x)이 중첩하는 제1 중첩 영역(OA1)이 정의되고, 제2 발광층(ELy)과 제2 화소 전극(E1y)이 중첩하는 제2 중첩 영역(OA2)이 정의된다. 제2 화소 전극(E1y)은 제2 발광층(ELy)으로부터 쉬프트되기 때문에 제2 중첩 영역(OA2)과 제2 서브 영역들(SAR2) 사이에 비중첩 영역(NOA)이 배치될 수 있다. 비중첩 영역(NOA)의 투과율은 제2 중첩 영역(OA2)의 투과율보다 높을 수 있다.
제2 중첩 영역(OA2)의 중심(CP2)은 제2 발광층(ELy)의 중심(CP-Ey)으로부터 이격될 수 있다. 예를 들어, 중심(CP2)은 중심(CP-Ey)으로부터 제2 서브 영역들(SAR2) 중 가장 인접한 제2 서브 영역과 멀어지는 방향으로 이격될 수 있다. 따라서, 중심(CP2)과 상기 가장 인접한 제2 서브 영역 사이에 중심(CP-Ey)이 배치될 수 있다.
제1 중첩 영역(OA1)의 중심(CP1)은 제1 발광층(ELx)의 중심(CP-Ex)으로부터 이격될 수 있다. 예를 들어, 중심(CP2)이 중심(CP-Ey)으로부터 제1 방향으로 이격되었을 때, 중심(CP1)은 중심(CP-Ex)으로부터 제1 방향과 정반대 방향으로 이격될 수 있다. 도 13를 참조하면, 중심(CP2)이 중심(CP-Ey)의 좌측에 있을 때, 중심(CP1)은 중심(CP-Ex)의 우측에 있을 수 있다. 이는, 제2 방향(DR2)으로 이격된 제1 화소 전극(E1x)과 제2 화소 전극(E1y), 제2 방향(DR2)으로 이격된 제1 발광층(ELx)과 제2 발광층(ELy)을 기준으로 설명된 것이다.
제2 발광층(ELy)의 중심(CP-Ey)과 제1 발광층(ELx)의 중심(CP-Ex)은 제2 방향(DR2)으로 연장하는 동일한 가상선 상에 배치될 수 있다. 하지만, 제1 중첩 영역(OA1)의 중심(CP1)과 제2 중첩 영역(OA2)의 중심(CP2)은 제2 방향(DR2)으로 연장하는 동일한 가상선 상에 배치되지 않을 수 있다. 예를 들어, 중심(CP2)을 관통하며, 제2 방향(DR2)으로 연장하는 가상선(IL)과 중심(CP1)은 비중첩할 수 있다.
도 14a는 본 발명의 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 14b는 제2 서브 화소 전극의 길이 변화에 따른 투과율 향상 영역의 증가율을 도시한 그래프이다.
도 14a 및 도 14b를 참조하면, 하나의 발광 영역(EA, 도 6a 참조)을 도시하였다. 하나의 발광 영역(EA)은 4 개의 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 따라서, 하나의 발광 영역(EA)에는 2 개의 제1 화소 발광 영역들(PX-R, 도 7 참조), 4 개의 제2 화소 발광 영역들(PX-G, 도 7 참조), 및 2 개의 제3 화소 발광 영역들(PX-B, 도 7 참조)이 배치될 수 있다.
도 14a에서는 제1 내지 제3 서브 화소 발광 영역들(PX-R, PX-G, PX-B)에 배치된 제1 내지 제3 서브 화소 전극들(E1-R, E1-G, E1-B)을 도시하였다.
본 발명의 실시예에 따르면, 제1 서브 화소 전극(E1-R), 제2 서브 화소 전극(E1-G), 및 제3 서브 화소 전극(E1-B)의 위치를 조절하여, 발광 영역(EA) 의 투과율을 향상시킬 수 있다.
제품의 해상도 및 크기가 결정되면, 각 서브 발광 영역들(SA1b, SA2b)의 제1 폭(DTa) 및 제2 폭(DTb), 제1 내지 제3 서브 화소 전극들(E1-R, E1-G, E1-B) 사이의 최소 이격 거리, 최소 마진, 및 제1 내지 제3 서브 화소 전극들(E1-R, E1-G, E1-B)의 면적들이 결정될 수 있다.
제1 폭(DTa)은 제1 방향(DR1)과 나란한 폭이고, 제2 폭(DTb)은 제2 방향(DR2)과 나란한 폭일 수 있다. 예를 들어, 제1 폭(DTa) 및 제2 폭(DTb)은 63 μm일 수 있다. 상기 최소 이격 거리는 13.8 μm일 수 있다. 상기 최소 마진은 5 μm일 수 있다. 제1 서브 화소 전극(E1-R)의 면적은 379.1 μm2이고, 제2 서브 화소 전극(E1-G)의 면적은 263.7 μm2이고, 제3 서브 화소 전극(E1-B)의 면적은 703.6 μm2일 수 있다.
제1 서브 화소 전극(E1-R)의 면적은 제1 길이(DTRa)와 제2 길이(DTRb)의 곱에 대응되고, 제2 서브 화소 전극(E1-G)의 면적은 제1 길이(DTGa)와 제2 길이(DTGb)의 곱에 대응되고, 제3 서브 화소 전극(E1-B)의 면적은 제1 길이(DTBa)와 제2 길이(DTBb)의 곱에 대응될 수 있다. 제1 길이들(DTRa, DTGa, DTBa)는 제1 방향(DR1)으로 연장하는 변의 길이일 수 있고, 제2 길이들(DTRb, DRGb, DTBb)는 제2 방향(DR2)으로 연장하는 변의 길이일 수 있다.
제1 서브 화소 전극(E1-R), 제2 서브 화소 전극(E1-G), 및 제3 서브 화소 전극(E1-B) 각각은 평면 상에서 사각 형상을 가질 수 있다. 또한, 제1 내지 제3 서브 화소 전극들(E1-R, E1-G, E1-B) 위에 배치된 발광층들 각각도 평면 상에서 사각 형상을 가질 수 있다.
도 14b는 제2 서브 화소 전극(E1-G)의 제2 길이(DTGb)의 변화에 따른 투과율 향상 영역의 비율을 도시한 그래프이다.
투과율 향상 영역은 일부 영역들(ATR1, ATR2)에 대응될 수 있다. 일부 영역들(ATR1, ATR2)은 제1 내지 제3 서브 화소 전극들(E1-R, E1-G, E1-B)이 배치되지 않은 영역에 해당될 수 있다. 투과율 향상 영역의 비율은 발광 영역(EA)의 면적 대비 일부 영역들(ATR1, ATR2)의 면적 비율일 수 있다.
제2 길이(DTRb)와 제2 길이(DTGb)의 합에 대응하는 제1 값 및 제2 길이(DTGb)와 제2 길이(DTBb)의 합에 대응하는 제2 값은 아래의 수학식 1과 같이 정의될 수 있다.
[수학식 1]
제1 값, 제2 값 = 제2 폭 - 2X(최소 이격 거리) - 최소 마진
상기 수학식 1에 따라 계산하면, 상기 제1 값 및 상기 제2 값은 30.4 μm일 수 있다. 따라서, 제2 서브 화소 전극(E1-G)의 제2 길이(DTGb)만 결정하면, 제2 길이(DTRb)와 제2 길이(DTBb)의 값이 결정될 수 있다. 또한, 제1 내지 제3 서브 화소 전극들(E1-R, E1-G, E1-B)의 면적들이 설정되어 있기 때문에 제1 길이들(DTRa, DTGa, DTBa)에 대한 값도 결정될 수 있다.
제2 길이(DTGb)에 따라 투과율 향상 영역의 비율을 측정한 결과, 제2 길이(DTGb)가 11.55μm일 때, 상기 비율이 41.3 퍼센트로 가장 높은 증가율을 보였다. 이 경우, 제1 길이(DTRa)는 20.11 μm, 제1 길이(DTGa)는 22.83 μm, 제1 길이(DTBa)는 37.33 μm, 제2 길이(DTRb)는 18.85 μm, 제2 길이(DTBb)는 18.85 μm로 결정될 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 15를 설명함에 있어서, 도 13와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 15를 참조하면, 베이스층(BL), 화소 전극들(E1x, E1ya), 및 발광층들(ELx, ELy)을 도시하였다.
화소 전극들(E1x, E1ya)은 제1 화소 전극(E1x) 및 제2 화소 전극(E1ya)을 포함할 수 있다. 제1 화소 전극(E1x)은 제1 영역(AR1) 위에 배치될 수 있다. 제2 화소 전극(E1ya)은 제2 영역(AR2) 위에 배치될 수 있다. 예를 들어, 제2 화소 전극(E1ya)은 제1 서브 영역들(SAR1) 위에 배치될 수 있다.
제1 화소 전극(E1x) 및 제2 화소 전극(E1ya) 각각은 제2 서브 화소 전극(E1-G, 도 14a 참조)일 수 있다. 본 발명의 일 실시예에서, 제1 길이(DTGa1)는 제1 길이(DTGa)보다 짧을 수 있다. 따라서, 제2 화소 전극(E1ya)의 크기는 제1 화소 전극(E1x)의 크기보다 작을 수 있다. 그 결과, 제2 서브 영역(SAR2)과 인접한 제1 서브 영역(SAR1)의 일부 영역의 투과율이 더 향상될 수 있다.
도 15에서는 제2 서브 화소 전극(E1-G)에 대응하는 제1 및 제2 화소 전극(E1x, E1ya)에 대해서만 설명하였지만, 상술된 설명은 제1 서브 화소 전극에 대응하는 화소 전극들 및 제3 서브 화소 전극에 대응하는 화소 전극들에도 모두 적용될 수 있을 것이다.
도 16a는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 16a를 참조하면, 제1 내지 제3 서브 화소 전극들(E1-Rx, E1-Gx, E1-Bx, E1-Ry, E1-Gy, E1-By), 및 제1 내지 제3 서브 발광층들(EL-Rx, EL-Gx, EL-Bx, EL-Ry, EL-Gy, EL-By)을 도시하였다.
제1 내지 제3 서브 화소 전극들(E1-Rx, E1-Gx, E1-Bx) 및 제1 내지 제3 서브 발광층들(EL-Rx, EL-Gx, EL-Bx)은 제1 영역(AR1) 위에 배치되며, 제1 표시 영역(DA1)에 포함될 수 있다.
제1 내지 제3 서브 화소 전극들(E1-Ry, E1-Gy, E1-By), 및 제1 내지 제3 서브 발광층들(EL-Ry, EL-Gy, EL-By)은 제1 서브 영역(SAR1) 위에 배치되며, 제2 표시 영역(DA2)에 포함될 수 있다.
제1 서브 영역(SAR1)에서 제1 내지 제3 서브 화소 전극들(E1-Ry, E1-Gy, E1-By)이 제1 내지 제3 서브 발광층들(EL-Ry, EL-Gy, EL-By)에 대해 쉬프트되어 배치되기 때문에, 제1 내지 제3 서브 발광층들(EL-Rx, EL-Gx, EL-Bx, EL-Ry, EL-Gy, EL-By)의 면적은 제1 내지 제3 서브 화소 전극들(E1-Rx, E1-Gx, E1-Bx, E1-Ry, E1-Gy, E1-By)의 면적보다 클 수 있다.
제1 서브 영역(SAR1)에서 제1 내지 제3 서브 화소 전극들(E1-Ry, E1-Gy, E1-By)은 제1 내지 제3 서브 발광층들(EL-Ry, EL-Gy, EL-By)에 대해 제2 서브 영역(SAR2)(또는 투과 영역(TA))과 멀어지는 방향으로 쉬프트될 수 있다.
도 16b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 16b를 참조하면, 제1 내지 제3 서브 화소 전극들(E1-Rx1, E1-Gx1, E1-Bx1, E1-Ry1, E1-Gy1, E1-By1), 및 제1 내지 제3 서브 발광층들(EL-Rx1, EL-Gx1, EL-Bx1, EL-Ry1, EL-Gy1, EL-By1)을 도시하였다.
제1 내지 제3 서브 화소 전극들(E1-Rx1, E1-Gx1, E1-Bx1) 및 제1 내지 제3 서브 발광층들(EL-Rx1, EL-Gx1, EL-Bx1)은 제1 영역(AR1) 위에 배치되며, 제1 표시 영역(DA1)에 포함될 수 있다.
제1 내지 제3 서브 화소 전극들(E1-Ry1, E1-Gy1, E1-By1), 및 제1 내지 제3 서브 발광층들(EL-Ry1, EL-Gy1, EL-By1)은 제2 영역(AR2) 위에 배치되며, 제2 표시 영역(DA2)에 포함될 수 있다.
제2 영역(AR2)에서 제1 내지 제3 서브 화소 전극들(E1-Ry1, E1-Gy1, E1-By1) 중 적어도 일부는 대응하는 제1 내지 제3 서브 발광층들(EL-Ry1, EL-Gy1, EL-By1)에 대해 쉬프트되어 배치될 수 있다.
예를 들어, 제1 영역(AR1) 위에 배치된 제1 서브 화소 전극(E1-Rx1)과 제1 서브 발광층(EL-Rx1)의 위치 관계는 제2 영역(AR2) 위에 배치된 제1 서브 화소 전극(E1-Ry1)과 제1 서브 발광층(EL-Ry1)의 위치 관계와 상이할 수 있다. 제2 영역(AR2) 위에 배치된 제1 서브 화소 전극(E1-Ry1)은 제1 서브 발광층(EL-Ry1)에 대해 투과 영역(TA)과 멀어지는 방향으로 쉬프트될 수 있다.
제1 영역(AR1) 위에 배치된 제2 서브 화소 전극(E1-Gx1)과 제2 서브 발광층(EL-Gx1)의 위치 관계는 제2 영역(AR2) 위에 배치된 제2 서브 화소 전극(E1-Gy1)과 제2 서브 발광층(EL-Gy1)의 위치 관계와 일부는 상이하고 일부는 동일할 수 있다. 예를 들어, 제1 서브 화소 전극(E1-Ry1)과 제2 방향(DR2)으로 이격된 제2 서브 화소 전극(E1-Gy1)만 제2 서브 발광층(EL-Gy1)에 대해 투과 영역(TA)과 멀어지는 방향으로 쉬프트될 수 있다.
제3 서브 발광층(EL-By1)에 대한 제3 서브 화소 전극(E1-By1)의 위치는 제1 영역(AR1)과 제2 영역(AR2)에서 동일할 수 있다.
도 16c는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 16c에서는 앞서 도 16b와 차이가 있는 부분에 대해서만 설명하고, 나머지 설명은 생략된다.
도 16c를 참조하면, 제1 내지 제3 서브 화소 전극들(E1-Rx1, E1-Gx1, E1-Bx1, E1-Ry1, E1-Gy1, E1-By1), 및 제1 내지 제3 서브 발광층들(EL-Rx1, EL-Gx1, EL-Bx1, EL-Ry1, EL-Gy1, EL-By1)을 도시하였다.
앞서 도 16b에서는 제3 서브 화소 전극(E1-By1)과 제2 서브 화소 전극(E1-Gy1)이 제2 방향(DR2)을 따라 교대로 배열되고, 제2 서브 화소 전극(E1-Gy1)과 제1 서브 화소 전극(E1-Ry1)이 제2 방향(DR2)을 따라 교대로 배열된다. 도 16c에서는 제2 방향(DR2)을 따라 배열된 제3 서브 화소 전극(E1-By1), 제2 서브 화소 전극(E1-Gy1), 제1 서브 화소 전극(E1-Ry1), 및 제2 서브 화소 전극(E1-Gy1)이 하나의 유닛으로 정의될 때, 상기 하나의 유닛이 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다.
상기 하나의 유닛 내에서 2 개의 제2 서브 화소 전극들(E1-Gy1) 중 하나의 제2 서브 화소 전극(E1-Gy1)이 제2 서브 발광층(EL-Gy1)에 대해 투과 영역(TA)과 멀어지는 방향으로 쉬프트될 수 있다. 즉, 상기 하나의 제2 서브 화소 전극(E1-Gy1)과 제2 서브 발광층(EL-Gy1)의 위치 관계는 제1 영역(AR1)과 제2 영역(AR2)에서 상이하고, 다른 하나의 제2 서브 화소 전극(E1-Gy1)과 제2 서브 발광층(EL-Gy1)의 위치 관계는 제1 영역(AR1)과 제2 영역(AR2)에서 동일할 수 있다.
도 16d는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 16d에서는 앞서 설명된 도 13과 차이가 있는 부분에 대해서만 설명하고, 나머지 설명은 생략된다.
도 16d를 참조하면, 제1 내지 제3 서브 화소 전극들(E1-Rx1, E1-Gx1, E1-Bx1, E1-Ry1, E1-Gy1, E1-By1), 및 제1 내지 제3 서브 발광층들(EL-Rx1, EL-Gx1, EL-Bx1, EL-Ry1, EL-Gy1, EL-By1)을 도시하였다.
앞서 도 13에서는 제3 서브 화소 전극(E1-By1)과 제2 서브 화소 전극(E1-Gy1)이 제2 방향(DR2)을 따라 배열되고, 제2 서브 화소 전극(E1-Gy1)과 제1 서브 화소 전극(E1-Ry1)이 제2 방향(DR2)을 따라 배열된다. 도 16d에서는 제2 방향(DR2)을 따라 배열된 제3 서브 화소 전극(E1-By1), 제2 서브 화소 전극(E1-Gy1), 제1 서브 화소 전극(E1-Ry1), 및 제2 서브 화소 전극(E1-Gy1)이 하나의 유닛으로 정의될 때, 상기 하나의 유닛이 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다.
도 16c 내지 도 16d에서, 제3 서브 화소 전극들(E1-Bx1, E1-By1)과 제3 서브 발광층들(EL-Bx1, EL-By1)의 크기가 동일한 것을 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에서, 제3 서브 화소 전극들(E1-Bx1, E1-By1)의 크기는 제3 서브 발광층들(EL-Bx1, EL-By1)의 크기보다 작을 수도 있다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 제2 표시 영역(DA2-1)은 도 4a 내지 도 4c에 도시된 제2 표시 영역들(DA2, DA2a, DA2b) 중 어느 하나의 일부분을 확대하여 도시한 것이다.
도 17을 참조하면, 제2 표시 영역(DA2-1)은 발광 영역들(EA-1) 및 투과 영역들(TA-1)을 포함할 수 있다. 발광 영역들(EA-1)과 투과 영역들(TA-1)은 제1 방향(DR1)을 따라 교대로 배열되고, 제2 방향(DR2)을 따라 교대로 배열될 수 있다. 투과 영역들(TA-1) 각각의 면적은 발광 영역들(EA-1) 각각의 면적에 대응할 수 있다.
발광 영역들(EA-1) 각각은 2 개의 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 서브 발광 영역들(SA1b, SA2b)은 제1 서브 발광 영역(SA1b) 및 제2 서브 발광 영역(SA2b)을 포함할 수 있다. 본 발명의 일 실시예에서, 발광 영역들(EA-1) 각각은 1 개의 제1 서브 발광 영역(SA1b) 및 1 개의 제2 서브 발광 영역(SA2b)을 포함할 수 있다. 제1 서브 발광 영역(SA1b)과 제2 서브 발광 영역(SA2b)은 제1 방향(DR1)으로 배열될 수 있다.
도 18은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 제2 표시 영역(DA2-2)은 도 4a 내지 도 4c에 도시된 제2 표시 영역들(DA2, DA2a, DA2b) 중 어느 하나의 일부분을 확대하여 도시한 것이다.
도 18을 참조하면, 제2 표시 영역(DA2-2)은 발광 영역들(EA-2) 및 투과 영역들(TA-2)을 포함할 수 있다. 투과 영역들(TA-2) 각각의 면적은 발광 영역들(EA-2) 각각의 면적에 대응할 수 있다.
발광 영역들(EA-2) 각각은 16 개의 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 서브 발광 영역들(SA1b, SA2b)은 제1 서브 발광 영역들(SA1b) 및 제2 서브 발광 영역들(SA2b)을 포함할 수 있다. 본 발명의 일 실시예에서, 발광 영역들(EA-2) 각각은 8 개의 제1 서브 발광 영역(SA1b) 및 8 개의 제2 서브 발광 영역(SA2b)을 포함할 수 있다. 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b) 각각은 제2 방향(DR2)으로 배열될 수 있다. 또한, 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b)은 제1 방향(DR1)으로 교대로 배열될 수 있다.
도 19은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 제2 표시 영역(DA2-2)은 도 4a 내지 도 4c에 도시된 제2 표시 영역들(DA2, DA2a, DA2b) 중 어느 하나의 일부분을 확대하여 도시한 것이다.
도 19을 참조하면, 제2 표시 영역(DA2-3)은 발광 영역들(EA-3) 및 투과 영역들(TA-3)을 포함할 수 있다. 투과 영역들(TA-3) 각각의 면적은 발광 영역들(EA-3) 각각의 면적에 대응할 수 있다.
발광 영역들(EA-3) 각각은 8 개의 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 서브 발광 영역들(SA1b, SA2b)은 제1 서브 발광 영역들(SA1b) 및 제2 서브 발광 영역들(SA2b)을 포함할 수 있다. 본 발명의 일 실시예에서, 발광 영역들(EA-2) 각각은 4 개의 제1 서브 발광 영역(SA1b) 및 4 개의 제2 서브 발광 영역(SA2b)을 포함할 수 있다. 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b) 각각은 제2 방향(DR2)으로 배열될 수 있다. 또한, 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b)은 제1 방향(DR1)으로 교대로 배열될 수 있다.
도 20은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 제2 표시 영역(DA2-3)은 도 4a 내지 도 4c에 도시된 제2 표시 영역들(DA2, DA2a, DA2b) 중 어느 하나의 일부분을 확대하여 도시한 것이다.
도 20를 참조하면, 제2 표시 영역(DA2-4)은 발광 영역들(EA-4) 및 투과 영역들(TA-4)을 포함할 수 있다. 발광 영역들(EA-4) 및 투과 영역들(TA-4) 각각은 제4 방향(DR4)을 따라 연장할 수 있다. 제4 방향(DR4)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향일 수 있다. 투과 영역들(TA-4)과 발광 영역들(EA-4)은 제5 방향(DR5)으로 교대로 배열될 수 있다. 제5 방향(DR5)은 제4 방향(DR4)과 교차하는 방향일 수 있다. 또한, 제5 방향(DR5)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차할 수 있다.
발광 영역들(EA-4) 각각은 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 서브 발광 영역들(SA1b, SA2b)은 계단 형상으로 배열될 수 있다. 예를 들어, 평면 상에서 보았을 때, 제1 서브 발광 영역(SA1b) 옆에 제2 서브 발광 영역(SA2b)이 배치될 수 있다. 제2 서브 발광 영역(SA2b) 아래에 제1 서브 발광 영역(SA1b)이 배치될 수 있다. 이와 같이, 제1 서브 발광 영역(SA1b) 및 제2 서브 발광 영역(SA2b)이 반복 배열되어, 발광 영역들(EA-4) 각각의 계단 형상을 가질 수 있다. 투과 영역들(TA-3) 각각의 형상은 발광 영역들(EA-4) 각각의 형상에 대응할 수 있다. 따라서, 투과 영역들(TA-3) 각각도 계단 형상을 가질 수 있다.
도 21은 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대하여 도시한 평면도이다. 제2 표시 영역(DA2-4)은 도 4a 내지 도 4c에 도시된 제2 표시 영역들(DA2, DA2a, DA2b) 중 어느 하나의 일부분을 확대하여 도시한 것이다.
도 21을 참조하면, 제2 표시 영역(DA2-5)은 발광 영역들(EA-5) 및 투과 영역들(TA-5)을 포함할 수 있다. 발광 영역들(EA-5) 및 투과 영역들(TA-5) 각각은 제2 방향(DR2)을 따라 연장할 수 있다. 투과 영역들(TA-5)과 발광 영역들(EA-5)은 제1 방향(DR1)으로 교대로 배열될 수 있다.
발광 영역들(EA-5) 각각은 서브 발광 영역들(SA1b, SA2b)을 포함할 수 있다. 서브 발광 영역들(SA1b, SA2b)은 제1 서브 발광 영역들(SA1b) 및 제2 서브 발광 영역들(SA2b)을 포함할 수 있다. 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b) 각각은 제2 방향(DR2)으로 배열될 수 있다. 또한, 제1 서브 발광 영역들(SA1b)과 제2 서브 발광 영역들(SA2b)은 제1 방향(DR1)으로 교대로 배열될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 210: 표시 패널
DA1: 제1 표시 영역 DA2: 제2 표시 영역
EA: 발광 영역 TA: 투과 영역
BL: 베이스층 AR1: 제1 영역
AR2: 제2 영역 SAR1: 제1 서브 영역
SAR2: 제2 서브 영역 E1x: 제1 화소 전극
ELx: 제1 발광층 E1y: 제2 화소 전극
ELy: 제2 발광층

Claims (20)

  1. 제1 영역 및 제1 서브 영역과 제2 서브 영역을 포함하는 제2 영역을 포함하는 베이스층;
    상기 제1 영역 위에 배치된 제1 화소들; 및
    상기 제1 서브 영역 위에 배치된 제2 화소들을 포함하고,
    상기 제1 화소들 각각은 제1 화소 전극, 상기 제1 화소 전극 위에 배치된 제1 발광층, 및 상기 제1 발광층 위에 배치된 제1 공통 전극을 포함하고, 상기 제2 화소들 각각은 제2 화소 전극, 상기 제2 화소 전극 위에 배치된 제2 발광층, 및 상기 제2 발광층 위에 배치된 제2 공통 전극을 포함하고, 상기 제2 화소 전극은 상기 제2 발광층에 대해 상기 제2 서브 영역으로부터 멀어지는 방향으로 쉬프트된 표시 패널.
  2. 제1 항에 있어서,
    상기 제1 서브 영역 및 상기 제2 서브 영역 각각은 복수로 제공되고, 상기 제1 서브 영역들과 상기 제2 서브 영역들은 제1 방향으로 교대로 정의되고, 상기 제1 서브 영역들 및 상기 제2 서브 영역들은 상기 제1 방향과 교차하는 제2 방향으로 교대로 정의된 표시 패널.
  3. 제1 항에 있어서,
    상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고,
    평면 상에서 상기 제2 발광층과 상기 제2 화소 전극이 중첩하는 중첩 영역의 중심은 상기 제2 발광층의 중심으로부터 상기 제1 방향으로 이격된 표시 패널.
  4. 제3 항에 있어서,
    상기 평면 상에서 상기 제1 발광층과 상기 제1 화소 전극이 중첩하는 중첩 영역의 중심은 상기 제1 발광층의 중심으로부터 상기 제1 방향과 정반대 방향으로 이격된 표시 패널.
  5. 제1 항에 있어서,
    평면 상에서 상기 제1 발광층, 상기 제1 화소 전극, 상기 제2 발광층, 및 상기 제2 화소 전극은 사각 형상을 갖는 표시 패널.
  6. 제1 항에 있어서,
    평면 상에서 상기 제1 발광층의 면적은 상기 제1 화소 전극의 면적보다 크고, 상기 평면 상에서 상기 제2 발광층의 면적은 상기 제2 화소 전극의 면적보다 큰 표시 패널.
  7. 제1 항에 있어서,
    상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고,
    상기 제1 화소 전극과 상기 제1 발광층이 중첩하는 제1 중첩 영역과 상기 제2 화소 전극과 상기 제2 발광층이 중첩하는 제2 중첩 영역이 정의되고, 상기 제1 중첩 영역은 상기 제2 중첩 영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 이격되고, 상기 제2 중첩 영역의 중심을 관통하는 상기 제2 방향으로 연장하는 가상선은 상기 제1 중첩 영역의 중심과 비중첩하는 표시 패널.
  8. 제1 항에 있어서,
    상기 제2 서브 영역 위에는 화소가 배치되지 않는 표시 패널.
  9. 제1 항에 있어서,
    상기 제1 발광층은 복수로 제공되고, 상기 제2 발광층은 복수로 제공되고, 상기 제1 발광층들 및 상기 제2 발광층들은 동일한 규칙으로 배열된 표시 패널.
  10. 제1 항에 있어서,
    상기 제1 화소 전극은 복수로 제공되고, 상기 제2 화소 전극은 복수로 제공되고, 상기 제1 화소 전극들은 제1 규칙으로 배열되고, 상기 제2 화소 전극들은 상기 제1 규칙과 상이한 제2 규칙으로 배열된 표시 패널.
  11. 제1 항에 있어서,
    상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고,
    상기 제1 화소들 및 상기 제2 화소들 각각은 제1 화소 발광 영역들, 제2 화소 발광 영역들, 및 제3 화소 발광 영역들을 포함하고,
    상기 제1 화소 발광 영역들 및 상기 제2 화소 발광 영역들은 상기 제1 방향과 교차하는 제2 방향을 따라 교대로 배열되고, 상기 제2 화소 발광 영역들 및 상기 제3 화소 발광 영역들은 상기 제2 방향을 따라 교대로 배열되고,
    상기 제2 화소 발광 영역들은 상기 제3 화소 발광 영역들로부터 상기 제1 방향으로 이격되고, 상기 제1 화소 발광 영역들은 상기 제2 화소 발광 영역들로부터 상기 제1 방향으로 이격된 표시 패널.
  12. 제11 항에 있어서,
    상기 제1 서브 영역 위에 배치된 상기 제1 화소 발광 영역들의 개수는 2 개, 상기 제2 화소 발광 영역들의 개수는 4 개, 상기 제3 화소 발광 영역들의 개수는 2 개이고, 상기 제1 화소 발광 영역들은 적색 화소의 화소 발광 영역들이고, 상기 제2 화소 발광 영역들은 녹색 화소의 화소 발광 영역들이고, 상기 제3 화소 발광 영역들은 청색 화소의 화소 발광 영역들인 표시 패널.
  13. 제1 항에 있어서,
    상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향으로 서로 인접하고,
    상기 제1 화소 전극은 복수로 제공되고, 상기 제2 화소 전극은 복수로 제공되고, 상기 제1 방향으로 이격된 상기 제1 화소 전극들 사이의 제1 최소 거리는 상기 제1 방향으로 이격된 상기 제2 화소 전극들 사이의 제2 최소 거리보다 큰 표시 패널.
  14. 제1 항에 있어서,
    상기 제1 화소 전극의 크기는 상기 제2 화소 전극의 크기보다 큰 표시 패널.
  15. 제1 해상도를 갖는 제1 표시 영역 및 상기 제1 해상도보다 낮은 제2 해상도를 갖는 제2 표시 영역이 정의되며, 상기 제1 표시 영역에 배치된 제1 화소들 및 상기 제2 표시 영역에 배치된 제2 화소들을 포함하는 표시 패널; 및
    상기 제2 표시 영역 아래에 배치된 전자 모듈을 포함하고,
    상기 제2 표시 영역은 상기 제2 화소들이 배치된 발광 영역 및 상기 제1 및 제2 화소들이 미배치된 투과 영역을 포함하고, 상기 제2 화소들 및 상기 제2 화소들 각각은 화소 전극, 상기 화소 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치된 공통 전극을 포함하고,
    상기 발광 영역에서 상기 발광층은 상기 화소 전극과 중첩된 중첩 영역 및 상기 화소 전극과 비중첩된 비중첩 영역을 포함하고, 평면 상에서 상기 비중첩 영역은 상기 중첩 영역과 상기 투과 영역 사이에 배치된 표시 장치.
  16. 제15 항에 있어서,
    상기 발광층의 면적은 상기 화소 전극의 면적보다 큰 표시 장치.
  17. 제15 항에 있어서,
    상기 발광층 및 상기 화소 전극은 사각 형상을 갖는 표시 장치.
  18. 제15 항에 있어서,
    상기 발광 영역에서 상기 화소 전극의 중심은 상기 발광층의 중심으로부터 상기 투과 영역과 멀어지는 방향으로 이격된 표시 장치.
  19. 제15 항에 있어서,
    상기 제1 표시 영역과 상기 제2 표시 영역이 제1 방향으로 인접하고, 상기 제1 표시 영역에 배치된 상기 화소 전극의 중심을 관통하며 상기 제1 방향으로 연장하는 가상선은 상기 발광 영역에 배치된 상기 화소 전극의 중심과 비중첩하는 표시 장치.
  20. 제1 투과율을 갖는 제1 표시 영역 및 상기 제1 투과율보다 높은 제2 투과율을 갖고 상기 제1 표시 영역에 대해 제1 방향으로 인접한 제2 표시 영역을 포함하는 표시 패널을 포함하고,
    상기 표시 패널은,
    상기 제1 표시 영역에 배치된 제1 화소들; 및
    상기 제2 표시 영역에 배치된 제2 화소들을 포함하고, 상기 제1 화소들 및 제2 화소들 각각은 화소 전극, 상기 화소 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치된 공통 전극을 포함하고,
    상기 제1 화소들의 화소 전극들 사이의 제1 최소 거리는 상기 제2 화소들의 화소 전극들 사이의 제2 최소 거리보다 크고, 상기 제1 최소 거리 및 상기 제2 최소 거리는 상기 제1 방향과 교차하는 제2 방향의 거리인 표시 장치.
KR1020190077605A 2019-06-28 2019-06-28 표시 패널 및 표시 장치 KR20210002232A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190077605A KR20210002232A (ko) 2019-06-28 2019-06-28 표시 패널 및 표시 장치
US16/883,943 US11871635B2 (en) 2019-06-28 2020-05-26 Display panel and display device
CN202010594491.2A CN112151581A (zh) 2019-06-28 2020-06-28 显示面板和显示设备
EP20182869.6A EP3758068A3 (en) 2019-06-28 2020-06-29 Display panel and display device
US18/527,019 US20240099092A1 (en) 2019-06-28 2023-12-01 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190077605A KR20210002232A (ko) 2019-06-28 2019-06-28 표시 패널 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20210002232A true KR20210002232A (ko) 2021-01-07

Family

ID=71401591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190077605A KR20210002232A (ko) 2019-06-28 2019-06-28 표시 패널 및 표시 장치

Country Status (4)

Country Link
US (2) US11871635B2 (ko)
EP (1) EP3758068A3 (ko)
KR (1) KR20210002232A (ko)
CN (1) CN112151581A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135437A1 (en) 2022-01-17 2023-07-20 Pek Automotive D.O.O Working tool reciprocation mechanism for agricultural machines

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070236A1 (ja) * 2019-10-08 2021-04-15 シャープ株式会社 発光デバイス
CN112687189B (zh) * 2020-12-28 2022-05-13 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230797A (ja) 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
KR20120124224A (ko) 2011-05-03 2012-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치
US9437132B2 (en) 2011-11-30 2016-09-06 Apple Inc. Devices and methods for providing access to internal component
US10832616B2 (en) 2012-03-06 2020-11-10 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
KR102020805B1 (ko) 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR102356841B1 (ko) 2014-11-21 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102465080B1 (ko) 2015-08-24 2022-11-10 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102388722B1 (ko) 2015-11-20 2022-04-21 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102373566B1 (ko) 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
KR20180092055A (ko) 2017-02-08 2018-08-17 삼성전자주식회사 입력 감지를 위한 디스플레이 및 디스플레이를 포함하는 전자 장치
CN108039357B (zh) 2017-11-30 2021-08-31 厦门天马微电子有限公司 一种有机发光显示面板和电子设备
KR101918751B1 (ko) 2017-12-07 2019-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108766990A (zh) 2018-06-05 2018-11-06 武汉华星光电半导体显示技术有限公司 显示面板
CN109037298B (zh) 2018-08-15 2021-06-29 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN109448575B (zh) 2018-12-29 2020-12-29 上海天马微电子有限公司 一种透明显示面板和透明显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135437A1 (en) 2022-01-17 2023-07-20 Pek Automotive D.O.O Working tool reciprocation mechanism for agricultural machines

Also Published As

Publication number Publication date
CN112151581A (zh) 2020-12-29
US20240099092A1 (en) 2024-03-21
US20200411606A1 (en) 2020-12-31
EP3758068A3 (en) 2021-04-14
US11871635B2 (en) 2024-01-09
EP3758068A2 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
US11342390B2 (en) Display panel, display device and a method for manufacturing a display panel
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
US11296267B2 (en) Display device
KR20200075996A (ko) 표시 장치
EP3758068A2 (en) Display panel and display device
KR102505625B1 (ko) 전자 장치
KR102601689B1 (ko) 전자 장치
KR20210126838A (ko) 표시패널 및 이를 갖는 표시장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20210038782A (ko) 전자 장치
KR20230169910A (ko) 전자 장치
CN111862802A (zh) 显示装置
CN111416055A (zh) 显示设备、制造显示设备的方法和电子装置
US11706957B2 (en) Display panel and display device with scan line cut and connected to another scan line in adjacent row
KR20200138509A (ko) 표시 장치 및 표시 장치 제조 방법
CN111538433B (zh) 输入感测电路
US20210327971A1 (en) Display panel and display device
KR20230033059A (ko) 표시장치
KR20190121690A (ko) 표시 패널 및 이를 포함하는 전자 장치
KR20200073338A (ko) 표시장치
US20210126173A1 (en) Electronic apparatus
KR20210003355A (ko) 표시장치
KR20220095282A (ko) 전자 장치
KR20230156203A (ko) 표시 장치
KR20230020051A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination