KR20200144197A - 불휘발성 메모리 장치의 동작 방법 - Google Patents

불휘발성 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20200144197A
KR20200144197A KR1020190071718A KR20190071718A KR20200144197A KR 20200144197 A KR20200144197 A KR 20200144197A KR 1020190071718 A KR1020190071718 A KR 1020190071718A KR 20190071718 A KR20190071718 A KR 20190071718A KR 20200144197 A KR20200144197 A KR 20200144197A
Authority
KR
South Korea
Prior art keywords
word line
page
program
read
pages
Prior art date
Application number
KR1020190071718A
Other languages
English (en)
Inventor
강경민
강동구
전수창
정원택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190071718A priority Critical patent/KR20200144197A/ko
Priority to US16/692,161 priority patent/US11625302B2/en
Priority to US16/941,956 priority patent/US11651829B2/en
Publication of KR20200144197A publication Critical patent/KR20200144197A/ko
Priority to US18/301,377 priority patent/US20230253059A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Abstract

본 발명의 실시 예에 따른, 불휘발성 메모리 장치의 동작 방법은 메모리 컨트롤러로부터 제1 워드라인에 대응하는 제1 내지 제3 페이지들을 수신하는 단계, 제1 내지 제3 페이지들을 모두 수신한 이후에, 제3 페이지를 기반으로 제2 워드라인에 대한 비선택 프로그램 동작을 수행하는 단계, 제1 워드라인에 대한 이전 페이지 읽기 동작을 수행하여 제1 워드라인에 저장된 이전 페이지를 독출하는 단계, 및 제1 및 제2 페이지들 및 이전 페이지를 기반으로 제1 워드라인에 대한 선택 프로그램 동작을 수행하는 단계를 포함한다.

Description

불휘발성 메모리 장치의 동작 방법{OPERATION METHOD OF NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로, 좀 더 상세하게는 불휘발성 메모리 장치의 동작 방법에 관한 것이다.
반도체 메모리는 SRAM, DRAM 등과 같이 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 휘발성 메모리 장치 및 플래시 메모리 장치, PRAM, MRAM, RRAM, FRAM 등과 같이 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 불휘발성 메모리 장치로 구분된다.
플래시 메모리 장치는 페이지 단위 또는 워드라인 단위로 프로그램 동작을 수행한다. 일반적으로 프로그램 전압은 고전압이기 때문에, 선택 워드라인에 대한 프로그램 동작이 수행되는 경우, 선택 워드라인과 인접한 워드라인의 메모리 셀들에서 열화(예를 들어, 워드라인 사이의 커플링으로 인한 열화)가 발생한다. 이러한 메모리 셀들의 열화는 플래시 메모리 장치의 신뢰성을 저하시키는 요인이 된다.
본 발명의 목적은 향상된 신뢰성 및 향상된 성능을 불휘발성 메모리 장치의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른, 불휘발성 메모리 장치의 동작 방법은 메모리 컨트롤러로부터 제1 워드라인에 대응하는 제1 내지 제3 페이지들을 수신하는 단계, 상기 제1 내지 제3 페이지들을 모두 수신한 이후에, 상기 제3 페이지를 기반으로 제2 워드라인에 대한 비선택 프로그램 동작을 수행하는 단계, 상기 제1 워드라인에 대한 이전 페이지 읽기 동작을 수행하여 상기 제1 워드라인에 저장된 이전 페이지를 독출하는 단계, 및 상기 제1 및 제2 페이지들 및 상기 이전 페이지를 기반으로 상기 제1 워드라인에 대한 선택 프로그램 동작을 수행하는 단계를 포함한다.
본 발명의 실시 예에 따른, 불휘발성 메모리 장치의 동작 방법은 제1 워드라인에 대응하는 복수의 제1 페이지들을 수신하는 단계, 상기 수신된 복수의 제1 페이지들 중 적어도 하나의 페이지를 상기 제1 워드라인과 다른 제2 워드라인에 프로그램하는 단계, 및 상기 복수의 제1 페이지들 중 상기 제2 워드라인에 프로그램되지 않은 남은 페이지들 및 상기 제1 워드라인에 저장된 이전 페이지를 기반으로, 상기 남은 페이지를 상기 제1 워드라인에 프로그램 하는 단계를 포함한다.
본 발명의 실시 예에 따른, 불휘발성 메모리 장치의 동작 방법은 제1 워드라인에 대응하는 제1 내지 제3 페이지들을 수신하는 단계, 상기 제1 워드라인에 대응하는 상기 제3 페이지를 상기 제1 워드라인과 다른 제2 워드라인에 프로그램하는 단계, 상기 제1 워드라인에 대응하는 상기 제1 및 제2 페이지들을 상기 제1 워드라인에 프로그램하는 단계, 상기 제2 워드라인에 대응하는 제4 내지 제6 페이지들을 수신하는 단계, 상기 제2 워드라인에 대응하는 상기 제6 페이지를 상기 제2 워드라인과 다른 제3 워드라인에 프로그램하는 단계, 상기 제1 워드라인에 프로그램된 상기 제3 페이지를 읽는 단계, 및 상기 읽은 제3 페이지 및 상기 제2 워드라인에 대응하는 상기 제4 및 제6 페이지들을 상기 제2 워드라인에 프로그램하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 불휘발성 메모리 장치는 메모리 컨트롤러부터 선택 워드라인에 대응하는 복수의 페이지를 수신하고, 수신된 복수의 페이지를 비선택 워드라인에 프로그램하고, 나머지 페이지를 선택 워드라인에 프로그램한다. 이 경우, 메모리 셀들의 열화가 감소될 수 있다.
또한, 한번의 프로그램 시퀀스를 통해 선택 워드라인에 대한 복수의 페이지가 프로그램되기 때문에, 불휘발성 메모리 장치의 성능이 향상된다. 따라서, 향상된 신뢰성 및 향상된 성능을 갖는 불휘발성 메모리 장치의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 예시적으로 보여주는 블록도이다.
도 2는 도 1의 메모리 컨트롤러를 보여주는 블록도이다.
도 3은 도 1의 불휘발성 메모리 장치를 보여주는 블록도이다.
도 4는 도 3의 메모리 셀 어레이에 포함된 복수의 메모리 블록들 하나의 메모리 블록(BLK)을 예시적으로 보여주는 회로도이다.
도 5a 내지 도 5c는 불휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 도면들이다.
도 6은 도 1의 불휘발성 메모리 장치의 동작을 보여주는 순서도이다.
도 7a 및 도 7b는 도 6의 순서도에 따른 동작을 설명하기 위한 타이밍도이다.
도 8a 및 도 8b는 도 6의 S120 단계, S130 단계, 및 S140 단계의 동작들을 설명하기 위한 도면들이다.
도 9a 내지 도 9c는 도 1의 불휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 도면들이다.
도 10은 도 1의 불휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다.
도 11a 및 도 11b는 도 6의 S140 단계의 동작을 좀 더 상세하게 설명하기 위한 도면들이다.
도 12a 및 12b는 도 6의 S140 단계의 동작을 좀 더 상세하게 설명하기 위한 도면들이다.
도 13a 및 도 13b는 도 6의 S140 단계의 동작을 좀 더 상세하게 설명하기 위한 도면들이다.
도 14는 도 1의 스토리지 장치의 동작 방법을 보여주는 순서도이다.
도 15는 도 1의 스토리지 장치의 동작을 보여주는 타이밍도이다.
도 16은 도 1의 불휘발성 메모리 장치의 읽기 동작을 보여주는 순서도이다.
도 17은 도 16의 순서도에 따른 읽기 동작을 설명하기 위한 도면들이다.
도 18은 도 1의 불휘발성 메모리 장치의 오픈 워드라인 또는 마지막 워드라인의 상태를 보여주는 도면이다.
도 19는 도 1의 불휘발성 메모리 장치의 비선택 읽기 동작을 좀 더 상세하게 설명하기 위한 순서도이다.
도 20은 도 1의 불휘발성 메모리 장치의 비선택 읽기 동작을 좀 더 상세하게 설명하기 위한 순서도이다.
도 21은 도 1의 스토리지 장치의 동작 방법을 보여주는 순서도이다.
도 22는 도 1의 스토리지 장치의 동작 방법을 보여주는 순서도이다.
도 23a 및 도 23b는 도 1의 불휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다.
도 24는 본 발명의 실시 예들에 따른 메모리 컨트롤러 및 불휘발성 메모리 장치가 적용된 스토리지 시스템을 예시적으로 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 스토리지 장치(100)는 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함할 수 있다. 스토리지 장치(100)는 개인용 컴퓨터, 서버, 워크 스테이션, 스마트폰, 태블릿 PC, 웨어러블 장치 등과 같은 전자 장치들에 포함되는 대용량 저장 장치일 수 있다.
메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 데이터(DATA)를 저장하거나 또는 불휘발성 메모리 장치(120)에 저장된 데이터(DATA)를 읽을 수 있다. 예를 들어, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)를 제어하기 위한 다양한 신호들(예를 들어, 제어 신호(CTRL), 커맨드(CMD), 어드레스(ADDR) 등)을 불휘발성 메모리 장치(120)로 제공할 수 있다.
불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 수신된 다양한 신호들에 응답하여 동작할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는, 메모리 컨트롤러(110)의 제어에 따라, 메모리 컨트롤러(110)로부터 수신된 데이터(DATA)를 저장하거나 또는 저장된 데이터(DATA)를 메모리 컨트롤러(110)로 제공할 수 있다.
예시적인 실시 예에서, 불휘발성 메모리 장치(120)는 낸드 플래시 메모리를 포함할 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(120)는 PRAM, MRAM, RRAM, FRAM 등과 같은 다양한 불휘발성 메모리들을 포함할 수 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 고속 프로그램 동작을 지원할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 하나의 선택 워드라인에 대응하는 복수의 페이지를 수신하고, 복수의 페이지에 대한 고속 프로그램 동작을 수행할 수 있다. 고속 프로그램 동작은 1회의 프로그램 시퀀스를 통해 수행되는 일련의 동작을 가리킬 수 있다. 예시적인 실시 예에서, 1회의 프로그램 시퀀스는 메모리 컨트롤러(110)로부터의 명시적인 제어 또는 간섭 없이 일련의 동작을 수행하는 구성을 가리킬 수 있다. 예시적인 실시 예에서, 1회의 프로그램 시퀀스동안 불휘발성 메모리 장치에 대한 비지 신호는 비지 상태를 유지할 수 있다.
예시적인 실시 예에서, 복수의 페이지는 하나의 워드라인에 대응되는 데이터이고, 1회의 커맨드 시퀀스를 통해 메모리 컨트롤러(110)로부터 수신될 수 있다. 1회의 커맨드 시퀀스는 메모리 컨트롤러(110)가 불휘발성 메모리 장치(120)의 동작을 제어하거나 또는 특정 정보를 송수신하기 위하여, 신호 라인들을 통해 제공되는 일련의 신호 전송 구성을 가리킬 수 있다.
불휘발성 메모리 장치(120)는 하나의 워드라인에 대응되는 복수의 페이지 중 적어도 하나의 페이지를 다른 워드라인에 프로그램할 수 있다. 상술된 불휘발성 메모리 장치(120)의 프로그램 동작에 따라, 메모리 셀들의 열화가 감소될 수 있다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)의 구성 및 동작 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 2는 도 1의 메모리 컨트롤러를 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 메모리 컨트롤러(110)는 프로세서(111), RAM(112), 데이터 처리 회로(113), 에러 정정 코드 엔진(114), 호스트 인터페이스 회로(115), 및 메모리 인터페이스 회로(116)를 포함할 수 있다.
프로세서(111)는 메모리 컨트롤러(110)의 제반 동작을 제어할 수 있다. RAM(112)은 메모리 컨트롤러(110)의 동작 메모리, 버퍼 메모리, 캐시 메모리 등으로 사용될 수 있다. RAM(112)에 포함된 다양한 정보, 데이터, 또는 명령어 등은 프로세서(111)에 의해 실행되거나 또는 관리될 수 있다.
예시적인 실시 예에서, RAM(112)은 플래시 변환 계층(FTL; Flash Translation Layer)을 포함할 수 있다. 플래시 변환 계층(FTL)은 호스트(Host) 및 불휘발성 메모리 장치(120) 사이의 인터페이스 역할을 수행할 수 있다. 예를 들어, 플래시 변환 계층(FTL)은 호스트(Host)에 의해 관리되는 논리적 어드레스를 불휘발성 메모리 장치(120)에서 식별 가능한 물리적 어드레스로 변환하는 어드레스 변환을 수행할 수 있다. 즉, 불휘발성 메모리 장치(120)의 물리적 저장 공간은 플래시 변환 계층(FTL)에 의해 관리될 수 있다. 예시적인 실시 예에서, 플래시 변환 계층(FTL)은 RAM(112)에 저장될 수 있고, RAM(112)에 저장된 플래시 변환 계층(FTL)은 프로세서(111)에 의해 실행될 수 있다.
데이터 처리 회로(113)는 불휘발성 메모리 장치(120)에 저장될 데이터(DATA) 또는 불휘발성 메모리 장치(120)로부터 읽어진 데이터(DATA)를 처리하도록 구성될 수 있다. 예를 들어, 데이터 처리 회로(113)는 랜더마이징 동작 또는 스테이트 쉐이핑 동작을 수행하도록 구성될 수 있다. 랜더마이징 동작은 불휘발성 메모리 장치(120)에 저장될 데이터가 불휘발성 메모리 장치(120)의 선택 워드라인에서 균일한 산포를 형성하도록 데이터를 가공하는 동작을 가리킬 수 있다. 스테이트 쉐이핑 동작은 불휘발성 메모리 장치(120)의 선택 워드라인에서 형성된 복수의 프로그램 상태들 중 특정 프로그램 상태(예를 들어, 최상위 프로그램 상태)를 형성하는 메모리 셀들의 개수가 감소하도록 불휘발성 메모리 장치(120)에 저장될 데이터를 가공하는 동작을 가리킬 수 있다.
예시적인 실시 예에서, 데이터 처리 회로(113)는 랜더마이징 동작 및 스테이트 쉐이핑 동작 중 어느 하나의 동작을 수행할 수 있다. 또는 데이터 처리 회로(113)는 랜더마이징 동작을 수행한 이후에, 스테이트 쉐이핑 동작을 수행하거나 또는 스페이트 쉐이핑 동작을 수행한 이후에 랜더마이징 동작을 수행할 수 있다.
에러 정정 코드(ECC; Error Correction Code) 엔진(114)은 불휘발성 메모리 장치(120)로부터 읽어진 데이터(DATA)의 에러를 검출하고 정정하도록 구성될 수 있다. 예를 들어, 에러 정정 코드(ECC)는 불휘발성 메모리 장치(120)에 저장될 제1 데이터에 대한 에러 정정 코드를 생성하고, 생성된 에러 정정 코드는 제1 데이터와 함께 불휘발성 메모리 장치(120)에 저장될 수 있다. 불휘발성 메모리 장치(120)로부터 제1 데이터가 읽어진 경우, ECC 엔진(114)은 제1 데이터에 대한 에러 정정 코드를 사용하여 불휘발성 메모리 장치(120)로부터 읽어진 제1 데이터에 대한 에러를 검출하고 정정할 수 있다.
호스트 인터페이스 회로(115)는 메모리 컨트롤러(110) 및 호스트(Host) 사이의 통신을 지원할 수 있다. 예시적인 실시 예에서, 호스트 인터페이스 회로(115)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), UFS(Universal Flash Storage), NVMe(Nonvolatile Memory express) 등과 같은 다양한 인터페이스들 중 적어도 하나를 지원할 수 있다.
메모리 인터페이스 회로(116)는 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120) 사이의 통신을 지원할 수 있다. 예시적인 실시 예에서, 메모리 인터페이스 회로(116)는 낸드 인터페이스를 지원할 수 있다.
도 3은 도 1의 불휘발성 메모리 장치를 보여주는 블록도이다. 이하에서, 설명의 편의를 위하여, 불휘발성 메모리 장치(120)는 낸드 플래시 메모리 장치인 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 1 및 도 3을 참조하면, 불휘발성 메모리 장치(120)는 메모리 셀 어레이(121), 어드레스 디코더(122), 페이지 버퍼(123), 입출력 회로(124), 및 제어 로직 회로(125)를 포함할 수 있다. 메모리 셀 어레이(121)는 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들 각각은 도 4를 참조하여 좀 더 상세하게 설명된다.
어드레스 디코더(122)는 스트링 선택 라인들(SSL), 워드라인들(WL), 및 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(121)와 연결될 수 있다. 어드레스 디코더(122)는 메모리 컨트롤러(110)로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(122)는 어드레스(ADDR)를 디코딩하고, 디코딩된 결과를 기반으로 스트링 선택 라인들(SSL), 워드라인들(WL), 및 접지 선택 라인들(GSL)의 전압을 제어할 수 있다.
페이지 버퍼(123)는 비트라인들(BL)을 통해 메모리 셀 어레이(121)와 연결될 수 있다. 페이지 버퍼(123)는 메모리 셀 어레이(121)로부터 읽은 데이터를 임시 저장하거나 또는 메모리 셀 어레이(121)에 저장될 데이터를 임시 저장하도록 구성될 수 있다.
입출력 회로(124)는 메모리 컨트롤러(110)로부터 수신된 데이터(DATA)를 데이터 라인(DL)을 통해 페이지 버퍼(123)로 제공하거나 또는 데이터 라인(DL)을 통해 수신된 데이터(DATA)를 메모리 컨트롤러(110)로 제공할 수 있다. 예시적인 실시 예에서, 입출력 회로(124)는 데이터 스트로브 신호(DQS)(미도시)에 동기하여, 메모리 컨트롤러(110)와 데이터(DATA)를 주고 받을 수 있다. 예시적인 실시 예에서, 도 3에 도시된 커맨드(CMD) 또는 어드레스(ADDR)와 같은 정보는 입출력 회로(124)를 통해 수신되고, 수신된 정보를 각각에 대응하는 회로들로 제공될 수 있다.
제어 로직 회로(125)는 불휘발성 메모리 장치(120)의 제반 동작을 제어할 수 있다. 예를 들어, 제어 로직 회로(125)는 메모리 컨트롤러(110)로부터의 커맨드(CMD) 또는 제어 신호(CTRL)를 기반으로 불휘발성 메모리 장치(120)가 다양한 동작(예를 들어, 프로그램 동작, 읽기 동작, 소거 동작 등)을 수행하도록 불휘발성 메모리 장치(120)의 각 구성 요소들을 제어할 수 있다.
도 4는 도 3의 메모리 셀 어레이에 포함된 복수의 메모리 블록들 하나의 메모리 블록(BLK)을 예시적으로 보여주는 회로도이다. 도 4를 참조하여 하나의 메모리 블록(BLK)이 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니다. 메모리 셀 어레이(121)에 포함된 복수의 메모리 블록들은 도 4의 메모리 블록(BLK)과 동일하거나 또는 유사한 구조를 가질 수 있다.
도 3 및 도 4를 참조하면, 메모리 블록(BLK)은 복수의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함할 수 있다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 행 방향(Row Direction) 및 열 방향(Column Direction)으로 배열될 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 중 동일한 열에 위치한 셀 스트링들은 동일한 비트라인과 연결될 수 있다. 예를 들어, 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)과 연결될 수 있고, 셀 스트링들(CS12, CS22)은 제2 비트라인(BL2)과 연결될 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 복수의 셀 트랜지스터들을 포함할 수 있다. 복수의 셀 트랜지스터들 각각은 전하 트랩형 플래시(CTF; charge trap flash) 메모리 셀일 수 있다. 복수의 셀 트랜지스터들은 행 방향 및 열 방향에 의해 형성된 평면(예를 들어, 반도체 기판(미도시))과 수직한 방향인 높이 방향(height direction)으로 적층될 수 있다.
복수의 셀 트랜지스터들은 대응하는 비트라인(예를 들어, BL1 또는 BL2) 및 공통 소스 라인(CSL) 사이에 직렬 연결될 수 있다. 예를 들어, 복수의 셀 트랜지스터들은 스트링 선택 트랜지스터들(SSTb, SSTa), 더미 메모리 셀들(DMC1, DMC2), 메모리 셀들(MC1~MC8), 및 접지 선택 트랜지스터들(GSTa, GSTb)을 포함할 수 있다. 직렬 연결된 스트링 선택 트랜지스터들(SSTb, SSTa)은 직렬 연결된 메모리 셀들(MC1~MC8) 및 대응하는 비트 라인(예를 들어, BL1 또는 BL2) 사이에 제공될 수 있다. 직렬 연결된 접지 선택 트랜지스터들(GSTa, GSTb)은 직렬 연결된 메모리 셀들(MC1~MC8) 및 공통 소스 라인(CSL) 사이에 제공될 수 있다.
예시적인 실시 예에서, 직렬 연결된 스트링 선택 트랜지스터들(SSTb, SSTa) 및 직렬 연결된 메모리 셀들(MC1~MC8) 사이에 제2 더미 메모리 셀(DMC2)이 제공될 수 있고, 직렬 연결된 메모리 셀들(MC1~MC8) 및 직렬 연결된 접지 선택 트랜지스터들(GSTb, GSTa) 사이에 제1 더미 메모리 셀(DMC1)이 제공될 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 메모리 셀들(MC1~MC8) 중 동일한 높이에 위치한 메모리 셀들은 서로 동일한 워드라인을 공유할 수 있다. 예를 들어, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 제1 메모리 셀들(MC1)은 기판(미도시)으로부터 동일한 높이에 위치할 수 있고, 제1 워드라인(WL1)을 공유할 수 있다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 제2 메모리 셀들(MC2)은 기판(미도시)으로부터 동일한 높이에 위치할 수 있고, 제2 워드라인(WL2)을 공유할 수 있다. 마찬가지로, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 제3 내지 제8 메모리 셀들(MC3~MC8) 각각은 기판(미도시)으로부터 동일한 높이에 위치할 수 있고, 각각 제3 내지 제8 워드라인들(WL3~WL8)을 공유할 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 더미 메모리 셀들(DMC1, DMC2) 중 동일한 높이에 위치한 더미 메모리 셀들은 서로 동일한 더미 워드라인을 공유할 수 있다. 예를 들어, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 제1 더미 메모리 셀들(DMC1)은 제1 더미 워드라인(DWL1)을 공유할 수 있고, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 제2 더미 메모리 셀들(DMC2)은 제2 더미 워드라인(DWL2)을 공유할 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 스트링 선택 트랜지스터들(SSTa, SSTb) 중 동일한 행 및 동일한 높이에 위치한 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인과 연결될 수 있다. 예를 들어, 셀 스트링들(CS11, CS12)의 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL1b)과 연결될 수 있고, 셀 스트링들(CS11, CS12)의 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)과 연결될 수 있다. 셀 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL2b)과 연결될 수 있고, 셀 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL2a)과 연결될 수 있다.
비록 도면에 도시되지는 않았으나, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 스트링 선택 트랜지스터들(SSTb, SSTa) 중 동일한 행에 위치한 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인을 공유할 수 있다. 예를 들어, 셀 스트링들(CS11, CS12)의 스트링 선택 트랜지스터들(SSTb, SSTa)은 제1 스트링 선택 라인을 공유할 수 있고, 셀 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SSTb, SSTa)은 제1 스트링 선택 라인과 다른 제2 스트링 선택 라인을 공유할 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 접지 선택 트랜지스터들(GSTb, GSTa) 중 동일한 행 및 동일한 높이에 위치한 접지 선택 트랜지스터들은 동일한 접지 선택 라인과 연결될 수 있다. 예를 들어, 셀 스트링들(CS11, CS12)의 접지 선택 트랜지스터들(GSTb)은 접지 선택 라인(GSL1b)과 연결될 수 있고, 셀 스트링들(CS11, CS12)의 접지 선택 트랜지스터들(GSLa)은 접지 선택 라인(GST1a)과 연결될 수 있다. 셀 스트링들(CS21, CS22)의 접지 선택 트랜지스터들(GSTb)은 접지 선택 라인(GSL2b)과 연결될 수 있고, 셀 스트링들(CS21, CS22)의 접지 선택 트랜지스터들(GSLa)은 접지 선택 라인(GST2a)과 연결될 수 있다.
비록 도면에 도시되지는 않았으나, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 접지 선택 트랜지스터들(GST1b, GST1a)은 서로 동일한 접지 선택 라인을 공유할 수 있다. 또는 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 접지 선택 트랜지스터들(GSTb, GSTa) 중 동일한 높이의 접지 선택 트랜지스터들은 동일한 접지 선택 라인을 공유할 수 있다. 또는, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 접지 선택 트랜지스터들(GSTb, GSTa) 중 동일한 행에 위치한 접지 선택 트랜지스터들은 동일한 접지 선택 라인을 공유할 수 있다.
예시적인 실시 예에서, 비록 도면에 도시되지는 않았으나, 메모리 블록(BLK)의 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 소거 제어 트랜지스터(ECT)를 더 포함할 수 있다. 소거 제어 트랜지스터(ECT)는 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각의 소거 제어 트랜지스터(ECT)는 기판으로부터 동일한 높이에 위치할 수 있고, 동일한 소거 제어 라인(ECL)과 연결될 수 있다. 예를 들어, 소거 제어 트랜지스터(ECT)는 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각에서, 공통 소스 라인(CSL) 및 접지 선택 트랜지스터(GSTa) 사이에 위치할 수 있다. 또는 소거 제어 트랜지스터(ECT)는 비트라인들(BL1, BL2) 및 스트링 선택 트랜지스터들(SSTb) 사이에 위치할 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
예시적인 실시 예에서, 도 4에 도시된 메모리 블록(BLK)은 예시적인 것이며, 셀 스트링들의 개수는 증가 또는 감소될 수 있으며, 셀 스트링들의 개수에 따라 셀 스트링을 구성하는 행들 및 열들의 개수가 증가 또는 감소될 수 있다. 또한, 메모리 블록(BLK)의 셀 트랜지스터들(GST, MC, DMC, SST 등)의 개수들은 각각 증가 또는 감소될 수 있으며, 셀 트랜지스터들의 개수들에 따라 메모리 블록(BLK)의 높이가 증가 또는 감소할 수 있다. 또한, 셀 트랜지스터들의 개수들에 따라 셀 트랜지스터들과 연결된 라인들(GSL, WL, DWL, SSL 등)의 개수들이 증가 또는 감소될 수 있다.
이하에서, 설명의 편의를 위하여, 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 셀들 각각은 3-비트의 데이터를 저장하는 TLC(Triple Level Cell)인 것으로 가정한다. 즉, 하나의 워드라인과 연결된 메모리 셀들은 3개의 페이지들을 저장할 수 있다. 이 때, 페이지는 특정 단위의 데이터를 가리킬 수 있다. 하나의 워드라인과 연결된 메모리 셀들은 3개의 페이지들은 각각 최하위 유효 비트(LSB; least significant bit) 페이지, 중간 유효 비트(CSB; center significant bit) 페이지, 및 최상위 유효 비트(MSB; most significant bit) 페이지일 수 있다.
이하에서, 설명의 편의를 위하여, 워드라인과 연결된 메모리 셀들을 프로그램하는 동작은 "워드라인에 대한 프로그램 동작"이라 칭한다. 또한, 워드라인과 연결된 메모리 셀들로부터 데이터 또는 페이지를 읽는 동작은 "워드라인에 대한 읽기 동작"이라 칭한다.
즉, 불휘발성 메모리 장치(120)는 3개의 페이지들을 기반으로 "하나의 워드라인에 대한 프로그램 동작"을 수행함으로써, 하나의 워드라인과 연결된 메모리 셀들에 3개의 페이지들을 저장할 수 있다. 또는, 불휘발성 메모리 장치(120)는 하나의 워드라인에 대한 읽기 동작을 수행함으로써, 하나의 워드라인과 연결된 메모리 셀들에 저장된 복수의 페이지들 중 적어도 하나의 페이지를 읽을 수 있다.
이하에서, 설명의 편의를 위하여, 메모리 컨트롤러(110)로부터 수신된 어드레스와 대응되는 워드라인을 "선택 워드라인"이라 칭한다. 다시 말해서, "선택 워드라인"은 메모리 컨트롤러(110)로부터 수신된 어드레스와 대응되는 워드라인을 가리킬 수 있다.
상술된 용어들 또는 가정들은 본 발명의 실시 예들을 간결하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 5a 내지 도 5c는 불휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 도면들이다. 도 5a 내지 도 5c를 참조하여, 불휘발성 메모리 장치의 쉐도우 프로그램 동작이 설명된다. 도 5a 내지 도 5c를 참조하면, 불휘발성 메모리 장치는 메모리 컨트롤러로부터 커맨드, 어드레스, 및 하나의 페이지를 수신하고, 수신된 커맨드에 응답하여, 어드레스에 대응하는 워드라인에 수신된 하나의 페이지를 프로그램할 수 있다. 이하에서, "워드라인에 페이지들을 저장하거나 또는 프로그램하는 것"은 워드라인과 연결된 메모리 셀들에 페이지들을 저장하는 것을 의미할 수 있다. "워드라인으로부터 페이지들을 읽는 것"은 워드라인과 연결된 메모리 셀들로부터 페이지들을 읽는 것을 의미할 수 있다.
예를 들어, 불휘발성 메모리 장치는 메모리 컨트롤러로부터 제1 커맨드(CM1), 제1 어드레스(ADD1), 제1 페이지(PD1), 및 제2 커맨드(CM2)를 수신할 수 있다. 제1 및 제2 커맨드들(CM1, CM2)는 쉐도우 프로그램 동작을 위한 커맨드 세트일 수 있다. 제1 어드레스(ADD1)는 제1 페이지(PD1)에 대한 물리적 어드레스(즉, 선택 워드라인)를 가리킬 수 있다. 제1 페이지(PD1)는 하나의 페이지를 가리킬 수 있다. 예시적인 실시 예에서, 앞서 설명된 바와 같이, 하나의 워드라인에 3개의 페이지가 저장될 수 있다. 즉, 하나의 페이지는 하나의 워드라인에 저장되는 3개의 페이지들(예를 들어, LSB 페이지, CSB 페이지, 및 MSB 페이지) 중 어느 하나를 가리킬 수 있다.
제1 커맨드(CM1), 제1 어드레스(ADD1), 제1 페이지(PD1), 및 제2 커맨드(CM2)가 수신된 이후에, 프로그램 시간(tPROG) 동안, 불휘발성 메모리 장치는 선택 워드라인에 대한 제1 프로그램 동작(PGM1)을 수행할 수 있다. 예를 들어, 도 5b에 도시된 바와 같이, 제1 프로그램 동작(PGM1)은 제1 페이지(PD1)를 기반으로, 선택 워드라인의 메모리 셀들 중 소거 상태(E)의 메모리 셀들이 소거 상태(E) 및 프로그램 상태(P01) 중 어느 하나를 갖도록 프로그램하는 동작을 가리킬 수 있다.
이후에, 불휘발성 메모리 장치는 제1 커맨드(CM1), 제2 어드레스(ADD2), 제2 페이지(PD2), 및 제2 커맨드(CM2)를 수신할 수 있다. 불휘발성 메모리 장치는 수신된 신호들에 응답하여, 프로그램 시간(tPROG) 동안, 제2 프로그램 동작(PGM2)을 수행할 수 있다. 도 5b에 도시된 바와 같이, 제2 프로그램 동작(PGM2)은 제1 및 제2 페이지들(PD1, PD2)을 기반으로, 선택 워드라인의 메모리 셀들 중 소거 상태(E)의 메모리 셀들이 소거 상태(E) 및 프로그램 상태(P11) 중 어느 하나의 상태를 갖고, 프로그램 상태(P01)의 메모리 셀들이 프로그램 상태들(P12, P13) 중 어느 하나의 상태를 갖도록 프로그램하는 동작을 가리킬 수 있다. 즉, 제2 프로그램(PMG2)이 완료된 이후에, 선택 워드라인의 메모리 셀들은 제1 및 제2 페이지들(PD1, PD2)을 저장할 것이다.
이후에, 불휘발성 메모리 장치는 제1 커맨드(CM1), 제3 어드레스(ADD3), 제3 페이지(PD3), 및 제2 커맨드(CM2)를 수신할 수 있다. 불휘발성 메모리 장치는 수신된 신호들에 응답하여, 프로그램 시간(tPROG) 동안, 제3 프로그램 동작(PGM3)을 수행할 수 있다. 도 5b에 도시된 바와 같이, 제3 프로그램 동작(PGM3)은 제1 내지 제3 페이지들(PD1, PD2, PD3)을 기반으로, 소거 상태(E)의 메모리 셀들이 소거 상태(E) 및 프로그램 상태(P21) 중 어느 하나의 상태를 갖고, 프로그램 상태(P11)의 메모리 셀들이 프로그램 상태들(P22, P23) 중 어느 하나의 상태를 갖고, 프로그램 상태(P12)의 메모리 셀들이 프로그램 상태들(P24, P25) 중 어느 하나의 상태를 갖고, 프로그램 상태(P13)의 메모리 셀들이 프로그램 상태들(P26, P27) 중 어느 하나의 상태를 갖도록 프로그램하는 동작을 가리킬 수 있다.
예시적인 실시 예에서, 선택 워드라인에 대한 프로그램 동작이 수행될 경우, 고전압의 프로그램 전압에 의한 커플링으로 인해, 인접 워드라인과 연결된 메모리 셀들이 열화될 수 있다. 이러한 메모리 셀들의 열화를 방지하기 위하여, 불휘발성 메모리 장치는 도 5c에 도시된 바와 같은 프로그램 순서에 따라 복수의 워드라인들 각각에 대한 프로그램 동작을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치는 제1 워드라인(WL1)에 대한 제1 프로그램 동작(PGM1)을 수행할 수 있다. 이후에, 불휘발성 메모리 장치는 제2 워드라인(WL2)에 대한 제2 프로그램 동작(PGM2), 제1 워드라인(WL1)에 대한 제2 프로그램 동작(PGM2), 제3 워드라인(WL3)에 대한 제1 프로그램 동작(PGM1), 제2 워드라인(WL2)에 대한 제2 프로그램 동작(PGM5), 및 제1 워드라인(WL1)에 대한 제3 프로그램 동작(PGM3)을 순차적으로 수행할 수 있다. 제1 워드라인(WL1)에 대한 제3 프로그램 동작(PGM3)이 완료된 경우, 제1 워드라인(WL1)과 연결된 메모리 셀들 각각은 3-비트의 데이터를 저장할 것이다.
상술된 바와 같이, 복수의 워드라인들 각각에 대한 프로그램 동작의 순서를 제어함으로써, 메모리 셀들 사이의 열화가 감소될 수 있다. 예시적인 실시 예에서, 복수의 워드라인들 각각의 프로그램 순서는 메모리 컨트롤러로부터 제공되는 어드레스(예를 들어, ADD1, ADD2, ADD3)에 의해 지정될 수 있다. 즉, 메모리 컨트롤러는 상술된 프로그램 순서를 기반으로 프로그램될 워드라인과 대응하는 어드레스를 불휘발성 메모리 장치로 제공할 수 있다.
상술된 바와 같이, 불휘발성 메모리 장치는 하나 페이지 및 어드레스를 수신하고, 수신된 페이지를 어드레스와 대응되는 워드라인(즉, 선택 워드라인)에 프로그램하고, 이후에, 다른 페이지 및 다른 어드레스를 수신하고, 수신된 다른 페이지를 다른 어드레스와 대응하는 워드라인(즉, 선택된 다른 워드라인)에 프로그램한다.
다시 말해서, 불휘발성 메모리 장치는 페이지 단위로, 페이지 수신 및 프로그램 동작(예를 들어, PGM1, PGM2, 또는 PGM3)을 수행한다. 좀 더 상세한 예로서, 도 5c에 도시된 바와 같이, 제1 워드라인(WL1)에 3개의 페이지들이 모두 저장되기 위해서는 적어도 6회의 프로그램 시퀀스들이 수행되어야 한다. 즉, 쉐도우 프로그램 방식에서, 페이지 단위로 데이터 수신 및 프로그램이 반복되기 때문에, 불휘발성 메모리 장치의 성능이 저하될 수 있다.
도 6은 도 1의 불휘발성 메모리 장치의 동작을 보여주는 순서도이다. 도 1, 도 6을 참조하면, S110 단계에서, 불휘발성 메모리 장치(120)는 선택 워드라인에 대응하는 복수의 페이지들, 어드레스, 및 프로그램 커맨드를 수신할 수 있다. 예시적인 실시 예에서, 불휘발성 메모리 장치(120)는 3개의 페이지들을 수신할 수 있다. 수신된 복수의 페이지들은 선택 워드라인(또는, 하나의 워드라인)에 대응하는 데이터일 수 있다. 즉, 복수의 페이지들과 동일한 커맨드 시퀀스를 통해 수신되는 어드레스는 선택 워드라인(또는 하나의 워드라인)에 대응될 것이다.
예시적인 실시 예에서, S110 단계의 동작은 하나의 커맨드 시퀀스를 통해 수행될 수 있다. 하나의 커맨드 시퀀스는 불휘발성 메모리 장치(120)가 특정 동작을 수행하기 위하여, 메모리 컨트롤러(110)로부터 수신되는 신호들의 집합을 가리킬 수 있다. 즉, 불휘발성 메모리 장치(120)는 하나의 커맨드 시퀀스를 통해 수신된 정보를 기반으로 대응하는 동작(예를 들어, 프로그램, 읽기, 소거 등)을 수행할 수 있다. S110 단계의 동작은 이하의 도 7a를 참조하여 더욱 상세하게 설명된다.
S120 단계에서, 불휘발성 메모리 장치(120)는 복수의 페이지들 중 적어도 하나의 페이지를 기반으로 비선택 워드라인에 대한 프로그램 동작(이하에서, "비선택 프로그램 동작(PGM_unsel)"이라 칭함.)을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 선택 워드라인에 대응하는 3개의 페이지들을 수신할 수 있다. 불휘발성 메모리 장치(120)는 3개의 페이지들 중 적어도 하나의 페이지를 선택 워드라인과 다른 비선택 워드라인에 프로그램할 수 있다.
예시적인 실시 예에서, 비선택 워드라인은 S110 단계에서 수신된 어드레스와 대응되지 않는 워드라인일 수 있다. 비선택 워드라인은 선택 워드라인과 인접한 상위 워드라인 또는 하위 워드라인일 수 있다. 또는 비선택 워드라인은 선택 워드라인과 물리적으로 이격된 워드라인일 수 있다.
S130 단계에서, 불휘발성 메모리 장치(130)는 선택 워드라인에 대한 읽기 동작(즉, 이전 페이지 읽기 동작(RD_pre))을 수행할 수 있다. 예를 들어, 현재 프로그램 동작에서의 선택 워드라인은, 불휘발성 메모리 장치(120)의 이전 프로그램 동작에서의 비선택 워드라인일 것이다. 즉, 불휘발성 메모리 장치(120)의 이전 프로그램 동작에서, 적어도 하나의 페이지가 현재의 선택 워드라인에 프로그램될 수 있다.
다시 말해서, 현재 프로그램 동작에서, 선택 워드라인은 적어도 하나의 페이지를 저장한 상태일 것이다. 이 때, 선택 워드라인에 저장된 적어도 하나의 페이지는 이전 프로그램 동작에서의 선택 워드라인에 대응되는 데이터일 것이다. 불휘발성 메모리 장치(120)는 선택 워드라인에 대한 이전 페이지 읽기 동작(RD_pre)을 수행하여, 저장된 적어도 하나의 페이지를 읽을 수 있다. 이하에서, 설명의 편의를 위하여, 현재의 선택 워드라인에 대한 이전 페이지 읽기 동작(RD_pre)을 통해 읽어진 페이지는 "이전 페이지(previous page)"라 칭한다.
S140 단계에서, 불휘발성 메모리 장치(120)는 복수의 페이지들 중 남은 페이지 및 이전 페이지를 기반으로, 선택 워드라인에 대한 프로그램 동작(즉, 선택 프로그램 동작(PGM_sel))을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(110)로부터 하나의 선택 워드라인과 대응되는 3개의 페이지들이 수신되고, 선택 프로그램 동작(PGM_sel)이 완료된 경우, 선택 워드라인에 3개의 페이지(즉, 수신된 3개의 페이지 중 일부 및 이전 페이지 읽기 동작에 의해 읽어진 페이지)가 저장될 것이다. 단, 선택 워드라인과 대응되는 3개의 페이지들 중 일부는 비선택 워드라인에 저장될 것이다. 예시적인 실시 예에서, 선택 프로그램 동작(PGM_sel)은 선택 워드라인 또는 선택 워드라인이 포함된 메모리 블록에 대한 소거 동작 없이 수행될 수 있다.
예시적인 실시 예에서, 도 6의 순서도의 각 동작들은 1회의 프로그램 시퀀스를 통해 수행될 수 있다. 즉, 도 6의 순서도에 따른 동작들이 수행됨으로써, 1회의 프로그램 시퀀스가 완료될 수 있다. 다시 말해서, 1회의 프로그램 시퀀스는 하나의 선택 워드라인에 대응하는 복수의 페이지들을 수신하는 동작; 비선택 워드라인에 대한 비선택 프로그램 동작(PMG_unsel); 선택 워드라인에 대한 이전 페이지 읽기 동작(RD_pre); 및 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 포함할 수 있다. 1회의 프로그램 시퀀스는 아토믹 동작(atomic operation)으로서, 별도의 메모리 컨트롤러(110)의 제어에 없이 수행될 수 있다. 1회의 프로그램 시퀀스 동안, 불휘발성 메모리 장치(120)의 비지 신호는 비지 상태를 유지할 수 있다.
도 7a 및 도 7b는 도 6의 순서도에 따른 동작을 설명하기 위한 타이밍도들이다. 도면의 간결성 및 설명의 편의를 위하여, 도 7a 및 도 7b에 도시된 타이밍도는 개략적으로 도시되며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예시적인 실시 예에서, 도 7a를 참조하여, 도 6의 S110 단계의 동작(즉, 페이지 수신 동작)이 설명되고, 도 7b를 참조하여, 비선택 프로그램 동작(PGM_unsel), 이전 페이지 읽기 동작(RD_pre), 및 선택 프로그램 동작(PGM_sel)이 설명된다.
도 1, 도 6, 도 7a, 및 도 7b를 참조하면, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 제1, 제2, 및 제3 페이지(PD1, PD2, PD3)를 수신할 수 있다. 예를 들어, 제1 페이지 셋업 파트(1st Page Setup Part)동안, 불휘발성 메모리 장치(120)는 커맨드(CD1), 제1 어드레스(ADD1), 제1 페이지(PD1), 및 커맨드(CD11)를 데이터 라인(DQx)을 통해 수신할 수 있다. 커맨드들(CD1, CD11)은 제1 페이지(PD1)를 셋업하기 위한 커맨드 세트일 수 있다. 제1 어드레스(ADD1)는 선택 워드라인과 대응되는 어드레스일 수 있다. 불휘발성 메모리 장치(120)는 커맨드(CD11)에 응답하여, 데이터 라인(DQx)을 통해 수신된 제1 페이지(PD1)를 덤프할 수 있다. 제1 페이지(PD1)가 덤프되는 동안 비지 신호(R/B)는 비지 상태일 수 있다.
이후에, 제2 페이지 셋업 파트(2nd Page Setup Part) 동안, 불휘발성 메모리 장치(120)는 커맨드(CD1), 제1 어드레스(ADD1), 제2 페이지(PD2), 및 커맨드(CD12)를 수신할 수 있다. 커맨드들(CD1, CD12)은 제2 페이지(PD2)를 셋업하기 위한 커맨드 세트일 수 있다. 제1 어드레스(ADD1)는 선택 워드라인과 대응되는 어드레스일 수 있다. 불휘발성 메모리 장치(120)는 커맨드(CD12)에 응답하여, 데이터 라인(DQx)을 통해 수신된 제2 페이지(PD2)를 덤프할 수 있다. 제2 페이지(PD2)가 덤프되는 동안 비지 신호(R/B)는 비지 상태일 수 있다.
이 후에, 제3 페이지 셋업 파트(3rd Page Setup Part) 동안, 불휘발성 메모리 장치(120)는 커맨드(CD1), 제1 어드레스(ADD1), 제3 페이지(PD2), 및 커맨드(CD13)를 수신할 수 있다. 커맨드들(CD1, CD13)은 제3 페이지(PD3)를 셋업하기 위한 커맨드 세트일 수 있다. 제1 어드레스(ADD1)는 선택 워드라인과 대응되는 어드레스일 수 있다. 불휘발성 메모리 장치(120)는 커맨드(CD13)에 응답하여, 데이터 라인(DQx)을 통해 수신된 제3 페이지(PD3)를 덤프할 수 있고, 제3 페이지(PD3)가 덤프되는 동안 비지 신호(R/B)는 비지 상태일 수 있다.
이후에, 프로그램 확인 파트(Program Confirm Part)에서, 불휘발성 메모리 장치(120)는 커맨드(CD21), 제2 어드레스(ADD2), 및 커맨드(CD22)를 수신할 수 있다. 커맨드(CD21, CD22)는 프로그램 동작을 개시하기 위한 프로그램 컨펌 커맨드 세트일 수 있다. 예시적인 실시 예에서, 제2 어드레스(ADD2)는 프로그램 순서에 대한 정보를 포함할 수 있다.
불휘발성 메모리 장치(120)는 커맨드(CD22)에 응답하여, 수신된 제1, 제2, 및 제3 페이지(PD1, PD2, PD3)를 기반으로 프로그램 시간(tPROG) 동안, 프로그램 동작을 수행할 수 있다. 프로그램 시간(tPROG) 동안, 비지 신호(R/B)는 비지 상태(즉, 로우 상태)일 수 있다.
상술된 바와 같이, 불휘발성 메모리 장치(120)는 하나의 선택 워드라인과 대응되는 복수의 페이지를 연속적으로 또는 순차적으로 수신하고, 복수의 페이지에 대한 수신 동작이 완료된 이후에, 프로그램 동작을 수행할 수 있다.
예시적인 실시 예에서, 제1, 제2, 및 제3 페이지(PD1, PD2, PD3) 각각에 대응하는 어드레스들이 제1 어드레스(ADD1)로 동일하므로, 제1, 제2, 및 제3 페이지(PD1, PD2, PD3)는 제1 어드레스(ADD1)에 대응하는 선택 워드라인에 프로그램되어야 할 것이다. 그러나, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 제1, 제2, 및 제3 페이지들(PD1, PD2, PD3) 중 어느 하나의 페이지를 선택 워드라인과 다른 비선택 워드라인에 프로그램할 수 있다.
예를 들어, 도 7b에 도시된 바와 같이, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 프로그램 시간(tPROG) 동안, 비선택 프로그램 동작(PGM_unsel), 이전 페이지 읽기 동작(RD_pre), 및 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 즉, 불휘발성 메모리 장치(120)는 프로그램 시간(tPROG) 동안, 제1, 제2, 및 제3 페이지들(PD1, PD2, PD3) 중 어느 하나의 페이지(예를 들어, PD3)를 선택 워드라인과 다른 비선택 워드라인에 프로그램하고(즉, PGM_unsel), 선택 워드라인에 현재 프로그램되어 있는 이전 페이지(previous page)를 읽고(즉, RD_pre), 제1, 제2, 및 제3 페이지들(PD1, PD2, PD3) 중 남은 페이지(예를 들어, PD1, PD2) 및 이전 페이지를 기반으로 선택 워드라인에 대한 프로그램 동작(즉, PGM_sel)을 수행할 수 있다.
선택 프로그램 동작(PGM_sel)이 완료된 경우, 3개의 페이지(예를 들어, PD1, PD2, 및 이전 페이지)가 선택 워드라인에 저장되고, 하나의 페이지(예를 들어, PD3)가 선택 워드라인과 다른 비선택 워드라인에 저장될 것이다.
예시적인 실시 예에서, 3개의 페이지들이 동일한 선택 워드라인에 한번에 프로그램되는 고속 프로그램 방식에서, 선택 워드라인으로 인가되는 고전압으로 인하여, 인접한 다른 워드라인의 메모리 셀들에서 열화가 발생할 수 있다. 반면에, 상술된 바와 같이, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 선택 워드라인에 적어도 하나의 페이지가 프로그램된 상태에서 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 수행하기 때문에, 메모리 셀들의 열화가 감소될 수 있다. 따라서, 불휘발성 메모리 장치의 신뢰성이 향상될 수 있다.
예시적인 실시 예에서, 3개의 페이지들이 동일한 선택 워드라인에 반복적으로 프로그램되는 재프로그램 방식은, 3개의 페이지들을 수신하는 수신 동작 및 3개의 페이지들을 반복 프로그램하는 동작이 미리 정해진 횟수(예를 들어, 3회)만큼 반복 수행된 이후에, 3개의 페이지들에 대한 읽기 동작이 가능하다. 이 경우, 3개의 페이지들을 수신하는 동작 및 프로그램 동작이 반복 수행되어야 하므로, 불휘발성 메모리 장치의 프로그램 속도가 저하될 수 있다. 반면에, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 3개의 페이지들을 수신하는 동작 및 3개의 페이지들을 비선택 워드라인 또는 선택 워드라인에 프로그램하는 동작을 1회만 수행하기 때문에, 데이터 수신 및 프로그램 동작의 반복 수행으로 인한 성능 저하가 방지될 수 있다. 따라서, 불휘발성 메모리 장치의 성능이 향상될 수 있다.
도 8a 및 도 8b는 도 6의 S120 단계, S130 단계, 및 S140 단계의 동작들을 설명하기 위한 도면들이다. 도 8a를 참조하여, 페이지 관점에서 각 단계의 동작들이 설명되고, 도 8b를 참조하여, 메모리 셀들의 산포 관점에서, 각 단계의 동작들이 설명된다. 도 8b에 도시된 산포도들의 가로축들은 메모리 셀들의 문턱 전압을 가리키고, 세로축들은 메모리 셀들의 개수를 가리킨다.
설명의 편의를 위하여, 현재 프로그램 동작에서, 선택 워드라인은 제1 워드라인(WL1)이고, 비선택 워드라인은 제2 워드라인(WL2)인 것으로 가정한다. 참조 번호는 각 워드라인을 구분하기 위해 사용되며, 워드라인의 물리적 위치를 의미하는 것은 아니다.
설명의 편의를 위하여, 제1 워드라인(WL1)은 이전 페이지(PDp)를 저장한 상태인 것으로 가정한다. 예를 들어, 제1 워드라인(WL1)에 대한 프로그램 동작 이전에, 제0 워드라인(WL0)(미도시)에 대한 프로그램 동작이 수행될 수 있다. 이제0 워드라인(WL0)(미도시)에 대한 프로그램 동작에서, 제0 워드라인(WL0)(미도시)은 선택 워드라인이고, 제1 워드라인(WL1)은 비선택 워드라인이며, 앞서 설명된 바와 같이, 제0 워드라인(WL0)에 대응하는 복수의 페이지 중 적어도 하나(예를 들어, PDp)가 제1 워드라인(WL1)에 비선택 프로그램될 수 있다. 즉, 제1 워드라인(WL1)에 대한 프로그램 동작이 개시되는 시점에서, 제1 워드라인(WL1)은 이전의 비선택 프로그램 동작에서 프로그램된 이전 페이지(PDp)를 저장한 상태일 것이다.
도 1, 도 3, 도 6, 도 8a, 및 도 8b를 참조하면, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 제1, 제2, 및 제3 페이지들(PD11, PD12, PD13)를 수신할 수 있다. 제1, 제2, 및 제3 페이지들(PD11, PD12, PD13)을 수신하는 동작은 도 7a 및 도 7b를 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 예시적인 실시 예에서, 수신된 제1, 제2, 및 제3 페이지들(PD11, PD12, PD13)은 불휘발성 메모리 장치(120)의 페이지 버퍼(123)에 저장될 수 있다.
불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 제1, 제2, 및 제3 페이지들(PD11, PD12, PD13) 중 하나의 페이지(예를 들어, PD13)를 비선택 워드라인인 제2 워드라인(WL2)에 프로그램(즉, 비선택 프로그램 동작(PGM_unsel)을 수행)할 수 있다.
예를 들어, 도 8b에 도시된 바와 같이, 불휘발성 메모리 장치(120)는 제2 워드라인(WL2)과 연결된 메모리 셀들이 소거 상태(E) 및 비선택 프로그램 상태(P01) 중 어느 하나의 상태를 갖도록 제2 워드라인(WL2)에 대한 비선택 프로그램 동작(PGM_unsel)을 수행할 수 있다. 예시적인 실시 예에서, 비선택 프로그램 동작(PGM_unsel)에서, 비선택 프로그램 상태(P01)를 검증하기 위하여, 비선택 검증 전압(VF01)이 사용될 수 있다. 제2 워드라인(WL2)에 대한 비선택 프로그램 동작(PGM_unsel)이 완료된 경우, 제2 워드라인(WL2)은 제1 워드라인(WL1)에 대응하는 제3 페이지(PD13)를 저장한 상태이고, 제1 워드라인(WL1)은 이전 페이지(PDp)를 저장한 상태일 것이다.
예시적인 실시 예에서, 선택 워드라인과 대응되는 복수의 페이지들의 개수가 n개(단, n은 양의 정수)이고, 비선택 워드라인에 대한 비선택 프로그램 동작(PGM_unsel)이 완료된 경우, 비선택 워드라인과 연결된 메모리 셀들은 2n개보다 적은 개수의 문턱 전압 산포를 형성할 것이다.
이 후에, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대한 이전 페이지 읽기 동작(RD_pre)을 수행하여, 이전 페이지(PDp)를 읽을 수 있다. 예를 들어, 도 8b에 도시된 바와 같이, 이전 페이지(PDp)가 저장된 제1 워드라인(WL1)의 메모리 셀들 각각은 소거 상태(E) 및 비선택 프로그램 상태(P01) 중 어느 하나의 상태를 가질 것이다. 불휘발성 메모리 장치(120)는 읽기 전압(VRD01)을 사용하여 이전 페이지 읽기 동작(RD_pre)을 수행함으로써, 이전 페이지(PDp)를 읽을 수 있다.
예시적인 실시 예에서, 이전 페이지 읽기 동작(RD_pre)에 의해 읽어진 이전 페이지(PDp)는 페이지 버퍼(123)(도 3 참조)의 특정 데이터 래치에 저장될 수 있다. 특정 데이터 래치는 비선택 워드라인에 프로그램된 페이지(즉, PD13)가 저장된 데이터 래치를 가리킬 수 있다. 즉, 이전 페이지 읽기 동작(RD_pre)이 수행된 이후에, 불휘발성 메모리 장치(120)의 페이지 버퍼(123)는 제1 워드라인(WL1)에 대응하는 제1 및 제2 페이지들(PD11, PD12) 및 다른 워드라인에 대응하는 이전 페이지(PDp)를 저장할 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 제1 및 제2 페이지들(PD11, PD12) 및 이전 페이지(PDp)를 기반으로 제1 워드라인(WL1)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 이전 페이지 읽기 동작(RD_pre)이 완료된 이후에, 불휘발성 메모리 장치(120)의 페이지 버퍼(123)는 제1 및 제2 페이지들(PD1, PD2) 및 이전 페이지(PDp)를 저장할 수 있다. 불휘발성 메모리 장치(120)는 페이지 버퍼(123)에 저장된 제1 및 제2 페이지들(PD1, PD2) 및 이전 페이지(PDp)를 기반으로 제1 워드라인(WL1)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
선택 프로그램 동작(PGM_sel)이 수행됨으로써, 제1 워드라인(WL1)의 메모리 셀들 중 소거 상태(E)를 갖는 메모리 셀들은 소거 상태(E) 및 제1 내지 제3 프로그램 상태들(P1~P3) 중 어느 하나의 상태를 가질 수 있고, 비선택 프로그램 상태(P01)를 갖는 메모리 셀들은 제4 내지 제7 프로그램 상태들(P4~P7) 중 어느 하나의 상태를 가질 수 있다. 선택 프로그램 동작(PMG_sel)에서, 제1 내지 제7 프로그램 상태들(P1~P7)을 검증하기 위하여, 제1 내지 제7 검증 전압들(VF1~VF7)이 사용될 수 있다.
제1 워드라인(WL1)에 대한 선택 프로그램 동작(PGM_sel)이 완료된 경우, 제1 워드라인(WL1)은 이전 페이지(PDp) 및 제1 워드라인(WL1)에 대응하는 제1 및 제2 페이지들(PD11, PD12)을 저장할 수 있고, 제2 워드라인(WL2)은 제1 워드라인(WL1)에 대응하는 제3 페이지(PD13)를 저장할 수 있다.
도 9a 내지 도 9c는 도 1의 불휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 도면들이다. 도면의 간결성 및 설명의 편의을 위하여, 하나의 메모리 블록(BLK)을 참조하여, 도 9a 내지 도 9c의 실시 예들이 설명되며, 메모리 블록(BLK)은 도 4를 참조하여 설명된 바와 유사한 구조를 가질 수 있다.
먼저, 도 1, 도 9a, 도 9b, 및 도 9c를 참조하면, 불휘발성 메모리 장치(120)의 메모리 블록(BLK)을 포함할 수 있다. 메모리 블록(BLK)은 제1 내지 제8 워드라인들(WL1~WL8)을 포함할 수 있다. 제1 및 제8 워드라인들(WL1~WL8)은 메모리 블록(BLK)의 에지 영역(또는 최상위 영역 또는 최하위 영역)에 위치할 수 있다. 제1 워드라인(WL1)부터 시작하여 제8 워드라인(WL8)까지 순차적으로 프로그램이 수행될 수 있다. 워드라인에 대한 프로그램 순서는 메모리 컨트롤러(110)에 의해 관리 또는 제어될 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
먼저 도 9a에 도시된 바와 같이, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 3개의 페이지들(PD11, PD12, PD13)을 메모리 컨트롤러(110)로부터 수신할 수 있다. 예시적인 실시 예에서, 제1 워드라인(WL1)은 메모리 블록(BLK)의 시작 워드라인일 수 있다. 시작 워드라인은 메모리 블록(BLK)에서 첫 번째로 프로그램이 수행되는 워드라인을 가리킬 수 있다. 또는 시작 워드라인은 메모리 컨트롤러(110)로부터 첫 번째로 수신된 페이지들에 대응하는 워드라인을 가리킬 수 있다.
이 경우, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 3개의 페이지들(PD11, PD12, PD13) 중 하나(예를 들어, PD13)를 제2 워드라인(WL2)(즉, 비선택 워드라인)에 프로그램할 수 있다(즉, 즉, 비선택 프로그램(PGM_unsel)). 이후에, 불휘발성 메모리 장치(120)는 나머지 페이지들(PD11, P12)를 기반으로 제1 워드라인(WL1)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 제2 워드라인(WL2)에 대응하는 3개의 페이지들(PD21, PD22, PD23)를 수신할 수 있다. 불휘발성 메모리 장치(120)는, 앞서 설명된 프로그램 방법에 따라, 3개의 페이지들(PD21, PD22, PD23) 중 하나(예를 들어, PD23)를 제3 워드라인(WL3)에 프로그램하고, 제2 워드라인(WL2)에 대한 이전 페이지 읽기 동작(RD_pre)을 수행하여 이전 페이지(PD13)를 읽고, 이전 페이지(PD13) 및 남은 페이지들(PD21, PD22)을 제2 워드라인(WL2)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 제3 내지 제7 워드라인들(WL3~WL7) 각각에 대응하는 복수의 페이지들(PD31~PD73) 각각을 수신하고, 복수의 페이지들(PD31~PD73)를 앞서 설명된 프로그램 방식과 유사하게 프로그램할 수 있다.
불휘발성 메모리 장치(120)는 제8 워드라인(WL8)에 대응하는 3개의 페이지들(PD81, PD82, PD83)를 수신할 수 있다. 예시적인 실시 예에서, 제8 워드라인(WL8)은 메모리 블록(BLK)의 마지막 워드라인일 수 있다. 예시적인 실시 예에서, 마지막 워드라인은 메모리 블록(BLK)에서 마지막으로 프로그램 동작이 수행되는 워드라인을 가리킬 수 있다. 또는 마지막 워드라인은 메모리 블록(BLK)에 대하여, 메모리 컨트롤러(110)로부터 마지막에 수시된 페이지와 대응되는 워드라인을 가리킬 수 있다.
이 경우, 불휘발성 메모리 장치(120)는 3개의 페이지들(PD81, PD82, PD83) 중 하나(예를 들어, PD83)를 메모리 블록(BLK)의 시작 워드라인인 제1 워드라인(WL1)에 프로그램할 수 있다. 이 때, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 이미 저장된 페이지들(PD11, PD12)을 읽고, 읽은 페이지들(PD11, PD12) 및 수신된 페이지(PD83)를 기반으로 제1 워드라인(WL1)에 대한 프로그램 동작을 수행할 수 있다. 불휘발성 메모리 장치(120)는 남은 페이지들(PD81, PD82) 및 제8 워드라인(WL8)에 이미 저장된 페이지(PD73)를 기반으로 제8 워드라인(WL8)에 대한 프로그램 동작을 수행할 수 있다.
하나의 메모리 블록(BLK)의 시작 워드라인 및 마지막 워드라인에 대한 프로그램 동작이 상술된 바와 같이 수행됨으로써, 메모리 블록(BLK)의 복수의 워드라인들(WL1~WL8) 각각에 3개의 페이지들이 저장되고, 메모리 블록(BLK) 전체에 대한 프로그램 동작이 완료될 수 있다. 도 9a의 실시 예에서, 메모리 블록(BLK) 전체에 대한 프로그램 동작이 완료된 경우, 특정 워드라인은 특정 워드라인과 대응하는 페이지 및 다른 워드라인과 대응하는 페이지를 저장할 것이다.
다음으로, 도 1 및 도 9b를 참조하면, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 2개의 페이지들(PD11, PD12)를 수신할 수 있다. 제1 워드라인(WL1)은 메모리 블록(BLK)의 시작 워드라인일 수 있고, 이 경우, 불휘발성 메모리 장치(120)는 2개의 페이지들(PD11, PD12) 중 일부(즉, PD12)를 제2 워드라인(WL2)에 프로그램하고, 나머지 페이지(PD11)를 제1 워드라인(WL1)에 프로그램할 수 있다.
불휘발성 메모리 장치(120)는 제2 워드라인(WL2)에 대응하는 2개의 페이지들(PD21, PD22)를 수신할 수 있다. 제2 워드라인(WL2)은 메모리 블록(BLK)의 시작 워드라인의 다음 워드라인(즉, 두 번째 워드라인)일 수 있다. 이 경우, 불휘발성 메모리 장치(120)는 2개의 페이지들(PD21, PD22) 중 일부(즉, PD22)를 제3 워드라인(WL3)에 프로그램하고, 제2 워드라인(WL2)에 이미 프로그램된 페이지(즉, PD12) 및 나머지 페이지(PD21)를 기반으로 제2 워드라인(WL2)에 대한 프로그램 동작을 수행할 수 있다.
이후에, 불휘발성 메모리 장치(120)는 제3 내지 제6 워드라인들(WL3~WL6) 각각에 대하여, 대응하는 복수의 페이지들(PD31~PD63)을 수신할 수 있고, 앞서 설명된 프로그램 방식에 따라, 복수의 페이지들(PD31~PD63)을 프로그램할 수 있다.
이후에, 불휘발성 메모리 장치(120)는 제7 워드라인(WL7)에 대응하는 2개의 페이지들(PD71, PD72)를 수신할 수 있다. 이 경우, 불휘발성 메모리 장치(120)는 2개의 페이지들(PD71, PD72) 중 일부(예를 들어, PD72)를 제8 워드라인(WL8)에 프로그램하고, 나머지 페이지(PD71) 및 제7 워드라인(WL7)에 이미 프로그램된 페이지(즉, PD63)를 기반으로 제7 워드라인(WL7)에 대한 프로그램 동작을 수행할 수 있다.
도 9b의 실시 예에서, 메모리 블록(BLK)의 마지막 워드라인인 제8 워드라인(WL8)에 대응하는 페이지는 수신되지 않을 수 있다. 도 9의 실시 예에서, 메모리 블록(BLK) 전체에 대한 프로그램 동작이 완료된 경우, 제1 및 제8 워드라인들(WL1, WL8)은 각각 하나의 페이지(PD11 및 PD72)를 저장할 수 있고, 제2 및 제7 워드라인들(WL2, WL7) 각각은 2개의 페이지들(PD21, PD12, 및 PD71, PD63)을 저장할 수 있고, 제3 내지 제6 워드라인들(WL3~WL6) 각각은 3개의 페이지들을 저장할 수 있다.
다음으로, 도 1 및 도 9c를 참조하면, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 3개의 페이지들(PD11, PD12, PD13)를 수신할 수 있다. 제1 워드라인(WL1) 메모리 블록(BLK)의 시작 워드라인일 수 있다. 이 경우, 불휘발성 메모리 장치(120)는 3개의 페이지들(PD11, PD12, PD13) 중 하나(PD13)를 제2 워드라인(WL2)에 프로그램하고, 나머지 페이지들(PD11, PD12)를 제1 워드라인(WL1)에 프로그램할 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 제2 내지 제6 워드라인들(WL2~WL6) 각각에 대응하는 복수의 페이지들(PD21~PD63)을 수신하고, 앞서 설명된 프로그램 방식에 따라 복수의 페이지들(PD21~PD63)을 프로그램할 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 제7 워드라인(WL7)에 대응하는 2개의 페이지들(PD71, PD72)을 수신할 수 있다. 불휘발성 메모리 장치(120)는 2개의 페이지들(PD71, PD72) 중 일부(PD72)를 제8 워드라인(WL8)에 프로그램할 수 있다. 불휘발성 메모리 장치(120)는 나머지 페이지(PD71) 및 제7 워드라인(WL7)에 이미 프로그램된 페이지(PD63)를 기반으로 제7 워드라인(WL7)에 대한 프로그램 동작을 수행할 수 있다.
이후에, 불휘발성 메모리 장치(120)는 제8 워드라인(WL8)에 대응하는 1개의 페이지(PD81)를 수신할 수 있고, 수신된 페이지(PD81) 및 제8 워드라인(WL8)에 이미 프로그램된 페이지(PD72)를 기반으로 제8 워드라인(WL8)에 대한 프로그램 동작을 수행할 수 있다.
도 9c의 실시 예에서, 메모리 블록(BLK) 전체에 대한 프로그램 동작이 완료된 경우, 제1, 제7, 및 제8 워드라인들(WL1, WL7, WL8)은 각각 2개의 페이지를 저장할 수 있고, 제2 내지 제6 워드라인들(WL2~WL6)은 각각 3개의 페이지를 저장할 수 있다.
상술된 워드라인에 대응되는 페이지의 개수, 프로그램 순서, 또는 프로그램 방식은 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 10은 도 1의 불휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다. 앞선 실시 예들에서, 하나의 워드라인과 3개의 페이지가 대응되는 경우, 3개의 페이지 중 1개의 페이지가 비선택 워드라인에 프로그램되는 실시 예가 설명되었다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 비선택 프로그램 동작에서 사용되는 페이지의 개수는 다양하게 변형될 수 있다.
도 1 및 도 10을 참조하면, 불휘발성 메모리 장치(120)는 선택 워드라인(Selected WL)에 대응하는 3개의 페이지들(PD11, PD12, PD13)를 수신할 수 있다. 이 후에, 불휘발성 메모리 장치(120)는 3개의 페이지들(PD11, PD12, PD13) 중 2개의 페이지들 (PD12, PD13)를 기반으로 비선택 워드라인에 대한 비선택 프로그램 동작(PGM_unsel)을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 3개의 페이지들(PD11, PD12, PD13) 중 2개의 페이지들(PD12, PD13)를 기반으로, 비선택 워드라인과 연결된 메모리 셀들이 소거 상태(E) 및 복수의 비선택 프로그램 상태들(P01, P02, P03, P04) 중 어느 하나의 상태를 갖도록, 비선택 프로그램 동작(PGM_unsel)을 수행할 수 있다. 예시적인 실시 예에서, 비선택 프로그램 동작(PGM_unsel)에서, 복수의 비선택 프로그램 상태들(P01, P02, P03)을 각각 검증하는데, 검증 전압들(VF01, VF02, VF03)이 사용될 수 있다.
이후에, 불휘발성 메모리 장치(120)는 선택 워드라인에 대한 이전 페이지 읽기 동작(RD_pre)을 수행할 수 있다. 예를 들어, 앞서 설명된 바와 유사하게, 선택 워드라인의 메모리 셀들은 2개의 이전 페이지들(PDp2, PDp3)를 저장할 것이다. 이 경우, 불휘발성 메모리 장치(120)는 읽기 전압들(VRD01, VRD02, VRD03)을 사용하여 선택 워드라인에 대한 이전 페이지 읽기 동작(RD_pre)을 수행함으로써, 2개의 이전 페이지들(PDp2, PDp3)를 읽을 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 남은 페이지(즉, PD11) 및 2개의 이전 페이지들(PDp2, PDp3)을 기반으로 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 남은 페이지(즉, PD11) 및 2개의 이전 페이지들(PDp2, PDp3)을 기반으로, 선택 워드라인과 연결된 메모리 셀들 중 소거 상태(E)를 갖는 메모리 셀이 소거 상태(E) 및 제1 프로그램 상태(P1) 중 어느 하나의 상태를 갖고, 프로그램 상태(P01)를 갖는 메모리 셀이 제2 및 제3 프로그램 상태들(P2, P3) 중 어느 하나의 상태를 갖고, 프로그램 상태(P02)를 갖는 메모리 셀이 제4 및 제5 프로그램 상태들(P4, P5) 중 어느 하나의 상태를 갖고, 프로그램 상태(P03)를 갖는 메모리 셀이 제6 및 제7 프로그램 상태들(P6, P7) 중 어느 하나의 상태를 갖도록 프로그램할 수 있다.
상술된 바와 같이, 비선택 프로그램 동작(PGM_sel)에서 사용되는 페이지의 개수는 상세한 설명에 게시된 실시 예들에 한정되지 않으며, 다양하게 변형될 수 있다.
예시적인 실시 예에서, 선택 워드라인에 대한 프로그램 시퀀스가 시작되는 시점에서, 선택 워드라인은 이미 프로그램된 이전 페이지를 저장한 상태일 것이다. 이전 페이지는 이전 프로그램 시퀀스에 의해 선택 워드라인에 프로그램된다. 즉, 이전 프로그램 시퀀스가 완료(또는 패스(pass))된 경우, 메모리 컨트롤러(110)는 이전 프로그램 동작에 대응하는 페이지(즉, 이전 페이지)가 불휘발성 메모리 장치(120)에 정상적으로 프로그램 된 것으로 인식할 것이다.
그러나 현재의 선택 워드라인에 대한 선택 프로그램 동작(PMG_sel)에서, 프로그램 페일이 발생한 경우, 선택 워드라인에 저장된 이전 페이지가 소실될 수 있고, 이 경우 이전 페이지가 복구되지 않을 수 있다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 선택 프로그램 동작(PGM_sel)에서 프로그램 페일이 발생하더라도, 선택 워드라인에 저장된 이전 페이지를 복구하는 방법 또는 장치를 제공할 수 있다. 이하의 도면들을 참조하여, 상술된 불휘발성 메모리 장치(120)의 동작이 좀 더 상세하게 설명된다.
도 11a 및 도 11b는 도 6의 S140 단계의 동작을 좀 더 상세하게 설명하기 위한 도면들이다. 도 11a 및 도 11b를 참조하여, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)의 선택 프로그램 동작(PGM_sel)이 설명된다.
도 1, 도 6, 도 11a, 및 도 11b를 참조하면, S130 단계 이후에, 불휘발성 메모리 장치(120)는 S141a 단계 내지 S143a 단계의 동작들을 수행할 수 있다. S141a 단계 내지 S143a 단계의 동작들은 도 6의 S140 단계에 포함될 수 있다.
S141a 단계에서, 불휘발성 메모리 장치(120)는 듀얼-펄스 ISPP(dual-pulse Incremental Step Pulse Programming) 방식에 따라, 선택 워드라인에 대한 선택 프로그램 동작을 수행할 수 있다. 예를 들어, 도 11b에 도시된 바와 같이, 불휘발성 메모리 장치(120)는 복수의 프로그램 루프들(PL1~PLn)을 수행함으로써, 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 복수의 프로그램 루프들(PL1~PLn) 각각은 2개의 프로그램 단계들 및 1개의 검증 단계를 포함할 수 있다. 즉, 복수의 프로그램 루프들(PL1~PLn)은 듀얼-펄스 ISPP 방식에 따라 수행될 수 있다.
예를 들어, 제1 프로그램 루프(PL1)는 'PGM_11'의 프로그램 단계, 'PGM_21'의 프로그램 단계, 및 'VFY1'의 검증 단계를 포함할 수 있다. 'PGM_11'의 프로그램 단계에서 'PP11'의 프로그램 전압이 선택 워드라인으로 인가될 수 있고, 'PGM_21'의 프로그램 단계에서 'PP21'의 프로그램 전압이 인가될 수 있다. 'PP21'의 크기는 'PP11'의 크기보다 클 수 있다. 이후에, 'VFY1'의 검증 단계에서, 선택 워드라인으로 적어도 하나의 검증 전압이 인가됨으로써, 메모리 셀들의 프로그램 상태가 검증될 수 있다.
제1 프로그램 루프(PL1) 이후에 수행되는 제2 프로그램 루프(PL2)는 'PGM_12'의 프로그램 단계, 'PGM_22'의 프로그램 단계, 및 'VFY2'의 검증 단계를 포함할 수 있다. 'PGM_12'의 프로그램 단계에서, 'PP12'의 프로그램 전압이 선택 워드라인으로 인가될 수 있고, 'PGM_22'의 프로그램 단계에서, 'PP22'의 프로그램 전압이 선택 워드라인으로 인가될 수 있다. 'PP22'의 크기는 'PP12'의 크기보다 클 수 있고, 'PP21'의 크기보다 클 수 있다. 'PP12'의 크기는 'PP11'의 크기보다 클 수 있다. 이후에, 'VFY2'의 검증 단계에서, 선택 워드라인의 적어도 하나의 검증 전압이 인가됨으로써, 메모리 셀들의 프로그램 상태가 검증될 수 있다.
불휘발성 메모리 장치(120)는 앞서 설명된 바와 유사하게, 복수의 프로그램 루프들(PL1~PLn)을 순차적으로 수행할 수 있다. 예시적인 실시 예에서, 복수의 프로그램 루프들(PL1~PLn)의 제1 프로그램 단계들(예를 들어, PGM_11, PGM_12, …PGM_1n)을 통해, 선택 워드라인의 메모리 셀들 중 소거 상태(E)를 갖는 메모리 셀들(이하에서, 설명의 편의를 위해 "제1 메모리 셀들"이라 칭함.)이 소거 상태(E) 및 제1 내지 제3 프로그램 상태들(P1~P3) 중 어느 하나의 상태를 갖도록 프로그램될 수 있다. 복수의 프로그램 루프들 중 제2 프로그램 단계들(예를 들어, PGM_21, PGM22, …PGM2n)을 통해, 선택 워드라인의 메모리 셀들 중 프로그램 상태(P01)를 갖는 메모리 셀들(이하에서, 설명의 편의를 위해 "제2 메모리 셀들"이라 칭함.)이 제4 내지 제7 프로그램 상태들(P4~P7) 중 어느 하나의 상태를 갖도록 프로그램될 수 있다.
다시 말해서, 선택 워드라인과 연결된 제1 메모리 셀들은 복수의 프로그램 루프들(PL1~PLn) 각각의 제1 프로그램 단계에 의해 프로그램되고, 선택 워드라인과 연결된 제2 메모리 셀들은 복수의 프로그램 루프들(PL1~PLn) 각각의 제2 프로그램 단계에 의해 프로그램될 수 있다.
이를 위하여, 복수의 프로그램 루프들(PL1~PLn) 각각의 제1 및 제2 프로그램 단계들에서, 대응하는 메모리 셀들이 프로그램되도록 비트 라인 셋업 동작이 수행될 수 있다. 예를 들어, 'PGM11'의 프로그램 단계에서, 'PP11'의 펄스가 인가되기 전에, 제2 메모리 셀들이 프로그램 금지되도록 대응하는 비트라인들이 설정될 수 있다. 'PGM21'의 프로그램 단계에서, 'PP21'의 펄스가 인가되기 전에, 제1 메모리 셀들이 프로그램 금지되도록 대응하는 비트라인들이 설정될 수 있다.
상술된 제1 및 제2 프로그램 단계들의 순서는 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 하나의 프로그램 루프에서, 제2 프로그램 단계가 먼저 수행된 이후에, 제1 프로그램 단계가 나중에 수행될 수 있다.
S142a 단계에서, 불휘발성 메모리 장치(120)는 프로그램 페일(program failure)이 발생했는지 판별할 수 있다. 예를 들어, 복수의 프로그램 루프들(PL1~PLn)이 모두 완료된 이후에, 프로그램 패스되지 않은 메모리 셀들이 존재하거나 또는 프로그램 패스되지 않은 메모리 셀들의 개수가 기준 값 이상인 경우, 불휘발성 메모리 장치(120)는 프로그램 페일로 판별할 수 있다. 또는 복수의 프로그램 루프들(PL1~PLn)이 수행되는 도중에, 프로그램 페일이 발생할 수 있다.
프로그램 페일이 발생한 경우, 선택 워드라인과 대응되는 3개의 페이지들 중 남은 페이지들은 메모리 컨트롤러(110)에 유지되므로, 남은 페이지들이 복구될 수 있다. 반면에, 선택 워드라인에 저장되어 있으나 선택 워드라인과 대응되지 않는 이전 페이지는 메모리 컨트롤러(110)에 유지되지 않기 때문에, 별도의 복구 방안이 요구된다.
선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)에서 프로그램 페일이 발생한 경우, S143a 단계에서, 불휘발성 메모리 장치(120)는 선택 워드라인에 대한 리드 리트라이(read retry)를 수행하여 이전 페이지를 복구할 수 있다.
예를 들어, 도 11b를 참조하여 설명된 바와 같이, 불휘발성 메모리 장치(120)는 듀얼-펄스 ISPP 방식에 따라 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 이 경우, 제1 메모리 셀들 및 제2 메모리 셀들이 각 프로그램 루프에서 함께 프로그램되기 때문에, 제1 메모리 셀들의 문턱 전압 산포 및 제2 메모리 셀들의 문턱 전압 산포가 중첩될 확률이 낮아진다.
이 경우, 제1 메모리 셀들 및 제2 메모리 셀들이 구분됨으로써, 이전 페이지가 복구될 수 있다. 예시적인 실시 예에서, 불휘발성 메모리 장치(120)에 저장될 페이지는 데이터 처리부(113)(도 2 참조)에 의해 랜더마이징된 데이터일 수 있다. 따라서, 특정 전압 레벨로 선택 워드라인과 연결된 메모리 셀들의 셀 카운팅을 수행하고, 셀 카운팅 결과를 기반으로 이전 페이지가 복구될 수 있다. 예시적인 실시 예에서, 선택 워드라인과 연결된 메모리 셀들의 온-셀 개수 및 오프-셀 개수가 서로 동일하거나 또는 그 차이가 기준치 이하가 되도록, 특정 전압 레벨이 결정될 수 있다. 예시적인 실시 예에서, 불휘발성 메모리 장치(120)는 특정 전압 레벨을 결정하기 위하여 복수 회의 셀-카운팅 동작들(즉, 리드 리트라이 동작)을 수행할 수 있다.
도 12a 및 12b는 도 6의 S140 단계의 동작을 좀 더 상세하게 설명하기 위한 도면들이다. 도 12a 및 도 12b를 참조하여, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)의 선택 프로그램 동작(PGM_sel)이 설명된다.
도 1, 도 6, 도 12a, 및 도 12b를 참조하면, S130 단계 이후에, 불휘발성 메모리 장치(120)는 S141b 단계 내지 S144b 단계의 동작들을 수행할 수 있다. S141b 단계 내지 S144b 단계의 동작들은 도 6의 S140 단계에 포함될 수 있다.
S141b 단계에서, 불휘발성 메모리 장치(120)는 2-스텝 ISPP(2-Step Incremental Step Pulse Programming) 방식에 따라 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
예를 들어, 도 12b에 도시된 바와 같이, 불휘발성 메모리 장치(120)는 복수의 프로그램 루프들(PL11~PL1i, PL21~PL2k)을 수행함으로써, 선택 워드라인에 대한 선택 프로그램 동작을 수행할 수 있다. 복수의 프로그램 루프들(PL11~PL1i, PL21~PL2k) 각각은 프로그램 단계(PGM_11~PGM_1i, PGM_21~PGM_2k) 및 검증 단계(VFY11~VFY1i, VFY21~VFY2k)를 각각 포함할 수 있다. 프로그램 단계(PGM_11~PGM_1i, PGM_21~PGM_2k) 각각에서, 대응하는 프로그램 전압(PP11~PP1i, PP21~PP2k)이 선택 워드라인으로 인가되고, 검증 단계(VFY11~VFY1i, VFY21~VFY2k) 각각에서, 대응하는 검증 전압이 선택 워드라인으로 인가될 수 있다.
복수의 프로그램 루프들(PL11~PL1i, PL21~PL2k)은 제1 프로그램 루프들(1st Loops; PL11~PL1i) 및 제2 프로그램 루프들(2nd Loops; PL21~PL2k)로 구분될 수 있다. 제1 프로그램 루프들(1st Loops; PL11~PL1i)은 선택 워드라인과 연결된 제2 메모리 셀들을 프로그램하기 위한 프로그램 루프들일 수 있고, 제2 프로그램 루프들(2nd Loops; PL21~PL2k)은 선택 워드라인과 연결된 제1 메모리 셀들을 프로그램하기 위한 프로그램 루프들일 수 있다. 즉, 제1 프로그램 루프들(PL11~PL1i) 각각에서 인가되는 프로그램 펄스들(PP11~PP1i) 중 적어도 하나 또는 전부는 제2 프로그램 루프들(PL21~PL2k) 각각에서 인가되는 프로그램 펄스들(PP21~PP2k) 중 적어도 하나 또는 전부보다 클 수 있다. 제1 프로그램 루프들(PL11~PL1i) 각각에서 인가되는 검증 전압은 제4 내지 제7 프로그램 상태들(P4~P7)을 검증하기 위한 검증 전압들 중 적어도 하나를 포함할 수 있고, 제2 프로그램 루프들(PL21~PL2k) 각각에서 인가되는 검증 전압은 제1 내지 제3 프로그램 상태들(P1~P3)을 검증하기 위한 검증 전압들 중 적어도 하나를 포함할 수 있다.
예시적인 실시 예에서, 제1 프로그램 루프들(PL11~PL1i)은 제2 프로그램 루프들(PL21~PL2k)보다 먼저 수행될 수 있다. 즉, 제1 프로그램 루프들(PL11~PL1i)을 통해 선택 워드라인의 제2 메모리 셀들이 먼저 프로그램되고, 이후에 제2 프로그램 루프들(PL21~PL2k)을 통해 선택 워드라인과 연결된 제1 메모리 셀들이 나중에 프로그램될 수 있다. 이 경우, 선택 프로그램 동작(PGM_sel)이 수행되는 도중에, 선택 워드라인의 제1 메모리 셀들의 문턱 전압 산포와 제2 메모리 셀들의 문턱 전압 산포가 중첩될 확률은 매우 낮을 것이다.
불휘발성 메모리 장치(120)는 S142b 단계의 동작을 수행할 수 있다. S142b 단계의 동작은 도 11a의 S142a 단계의 동작과 유사하므로 이에 대한 상세한 설명은 생략된다.
선택 워드라인에 대한 선택 프로그램(PGM_sel) 도중에 프로그램 페일이 발생한 경우, S143b 단계에서, 불휘발성 메모리 장치(120)는 적어도 2개의 기준 전압들을 사용하여 선택 워드라인에 대한 셀-카운팅 동작을 수행할 수 있다.
S144b 단계에서, 불휘발성 메모리 장치(120)는 셀-카운팅 결과들 중 하나를 선택하여, 이전 페이지 읽기 동작(RD_pre)의 결과와 대응되는 페이지(즉, 이전 페이지)를 복구할 수 있다.
예를 들어, 앞서 설명된 바와 같이, 제1 프로그램 루프들(PL11~PL1i)이 수행되는 도중에, 프로그램 페일이 발생한 경우, 선택 워드라인과 연결된 제1 메모리 셀들은 소거 상태(E)를 가질 것이다. 따라서, 제1 기준 전압(VR1)에 기반된 셀-카운팅 동작에 의해 이전 페이지가 복구될 수 있다. 또한, 제2 프로그램 루프들(PL21~PL2k)이 수행되는 도중에 또는 모든 프로그램 루프들이 수행된 이후에 프로그램 페일이 발생한 경우, 선택 워드라인과 연결된 제2 메모리 셀들은 제4 내지 제7 프로그램 상태들(P4~P7) 중 어느 하나로 정상적으로 프로그램된 상태일 것이다. 따라서, 제2 기준 전압(VR2)에 기반된 셀-카운팅 동작에 의해 이전 페이지가 복구될 수 있다.
즉, 불휘발성 메모리 장치(120)가 2-스텝 ISPP 방식에 따라 선택 프로그램 동작(PGM_sel)을 수행하는 도중에 프로그램 페일이 발생한 경우, 적어도 2회의 셀-카운팅 동작들을 통해 이전 페이지가 복구될 수 있다. 예시적인 실시 에에서, 불휘발성 메모리 장치(120)는 수행된 프로그램 루프 횟수를 기반으로 제1 및 제2 기준 전압들(VR1, VR2) 중 하나를 선택하고, 선택된 기준 전압을 기반으로 셀-카운팅을 수행하여 이전 페이지를 복구할 수 있다.
도 13a 및 도 13b는 도 6의 S140 단계의 동작을 좀 더 상세하게 설명하기 위한 도면들이다. 도 13a 및 도 13b를 참조하여, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)의 선택 프로그램 동작(PGM_sel)이 설명된다.
도 1, 도 6, 도 13a, 및 도 13b를 참조하면, S130 단계 이후에, 불휘발성 메모리 장치(120)는 S141c 단계 내지 S144c 단계의 동작들을 수행할 수 있다. S141c 단계 내지 S144c 단계의 동작들은 도 6의 S140 단계에 포함될 수 있다.
S141c 단계에서, 불휘발성 메모리 장치(120)는 일반 ISPP(normal Incremental Step Pulse Programming) 방식에 따라 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
S142c 단계에서, 불휘발성 메모리 장치(120)는 프로그램 페일이 발생했는지 판별할 수 있다.
프로그램 페일이 발생한 경우, S143c 단계에서, 불휘발성 메모리 장치(120)는 기준 전압을 사용하여 선택된 워드라인에 대한 읽기 동작을 수행할 수 있다. S144c 단계에서, 불휘발성 메모리 장치(120)는 특정 데이터 래치의 값 및 일긱 동작의 결과를 기반으로 이전 페이지를 복구할 수 있다.
예를 들어, 도 13b에 도시된 바와 같이, 불휘발성 메모리 장치(120)는 기준 전압(VRD01)을 사용하여 선택 워드라인에 대한 이전 페이지 읽기 동작(RD_pre)을 수행하여, 선택 워드라인에 저장된 이전 페이지를 읽을 수 있다. 이전 페이지는 페이지 버퍼(123)의 특정 데이터 래치(예를 들어, 3rd Latch)에 저장될 수 있다. 이후에, 불휘발성 메모리 장치(120)는 페이지 버퍼(123)의 데이터 래치들에 저장된 제1 및 제2 페이지들(PD11, PD12) 및 이전 페이지(PDp)를 기반으로 선택 워드라인에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
선택 프로그램 동작(PGM_sel)은 복수의 프로그램 루프들을 포함할 수 있고, 복수의 프로그램 루프들의 검증 결과에 따라, 이전 페이지(PDp)의 값이 변경될 수 있다. 이 때, 프로그램 페일이 발생한 경우, 불휘발성 메모리 장치(120)는 특정 기준 값(VR1)을 사용하여 선택 워드라인을 읽음으로써, 중간 데이터(DT)를 생성할 수 있다. 생성된 중간 데이터(DT) 및 프로그램 루프의 검증 결과에 따라 변경된 이전 페이지(PDp')의 정보가 조합됨으로써, 이전 페이지 데이터(PDp)가 복구될 수 있다.
도 14는 도 1의 스토리지 장치의 동작 방법을 보여주는 순서도이다. 앞서 설명된 바와 같이, 메모리 컨트롤러(110)는 선택 워드라인에 대한 프로그램 시퀀스가 패스인 경우, 선택 워드라인과 대응되는 페이지를 버퍼 메모리에서 해제할 수 있다. 이 때, 다음 워드라인에 대한 프로그램 시퀀스에서 프로그램 페일이 발생한 경우, 특정 페이지가 소실될 수 있다. 이를 방지하기 위하여, 메모리 컨트롤러(110)는 현재 선택 워드라인에 대응하는 페이지를 다음 워드라인에 대한 프로그램 시퀀스가 패스될 때까지 버퍼 메모리에 유지할 수 있다.
예를 들어, 도 1 및 도 14를 참조하면, S1110 단계에서, 메모리 컨트롤러(110)는 제1 워드라인(WL1)에 대응하는 복수의 제1 페이지들 및 제1 프로그램 커맨드를 불휘발성 메모리 장치(120)로 전송할 수 있다.
S1120 단계에서, 불휘발성 메모리 장치(120)는 앞서 설명된 프로그램 방식에 따라 수신된 복수의 제1 페이지들을 프로그램할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 복수의 제1 페이지들 중 일부를 기반으로 제2 워드라인(WL2)(즉, 현재 프로그램 동작에서는 비선택 워드라인)에 대한 비선택 프로그램 동작을 수행하고, 나머지 페이지 (및 이전 페이지)를 기반으로 제1 워드라인(WL1)(즉, 현재 프로그램 동작에서는 선택 워드라인)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 설명의 편의를 위하여, 제1 프로그램 커맨드에 대응하는 동작(즉, 비선택 프로그램 동작(PGM_unsel) 및 선택 프로그램 동작(PGM_sel)은 모두 패스인 것으로 가정한다.
S1130 단계에서, 불휘발성 메모리 장치(120)는 제1 프로그램 커맨드에 대응하는 프로그램 시퀀스가 패스임을 가리키는 정보(예를 들어, 상태 정보)를 메모리 컨트롤러(110)로 전송할 수 있다.
S1140 단계에서, 메모리 컨트롤러(110)는 제2 워드라인(WL2)에 대응하는 복수의 제2 페이지들 및 제2 프로그램 커맨드를 불휘발성 메모리 장치(120)로 전송할 수 있다.
S1150 단계에서, 메모리 컨트롤러(110)는 앞서 설명된 프로그램 방식에 따라 수신된 복수의 제2 페이지들을 프로그램할 수 있다. 이는 앞서 설명된 바와 유사하므로 이에 대한 상세한 설명은 생략된다. 설명의 편의를 위하여, 제2 프로그램 커맨드에 대응하는 동작(즉, 비선택 프로그램 동작(PGM_unsel) 및 선택 프로그램 동작(PGM_sel)은 모두 패스인 것으로 가정한다.
S1160 단계에서, 불휘발성 메모리 장치(120)는 제2 프로그램 커맨드에 대응하는 프로그램 시퀀스가 패스임을 가리키는 정보(예를 들어, 상태 정보)를 메모리 컨트롤러(110)로 전송할 수 있다.
S1170 단계에서, 불휘발성 메모리 장치(120)는 제2 프로그램 커맨드에 대응하는 프로그램 동작이 패스임을 가리키는 정보(예를 들어, 상태 정보)에 응답하여 복수의 제1 페이지들에 대응하는 버퍼 메모리를 해제할 수 있다. 예를 들어, S1150 단계의 제2 워드라인에 대한 프로그램 동작 도중에, 프로그램 페일이 발생한 경우, 복수의 제1 페이지 중 제2 워드라인에 저장된 일부 페이지가 소실될 수 있다. 그러나 메모리 컨트롤러(110)는 제2 프로그램 커맨드에 대응하는 프로그램 동작이 패스되기 전까지 이전 프로그램 동작에 대응하는 페이지들을 유지하고 있기 때문에, 메모리 컨트롤러(110)는 이전 페이지를 정상적으로 복구할 수 있다.
도 15는 도 1의 스토리지 장치의 동작을 보여주는 타이밍도이다. 도 1 및 도 15를 참조하면, 불휘발성 메모리 장치(120)는 프로그램 시간(tPROG) 동안, 비선택 프로그램 동작(PGM_unsel), 이전 페이지 읽기 동작(RD_pre), 및 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 앞서 설명된 바와 같이, 이전 페이지 읽기 동작(RD_pre)에 의해 이전 페이지가 선택 워드라인으로부터 읽어질 수 있다.
불휘발성 메모리 장치(120)는 이전 페이지 읽기 동작(RD_pre)을 완료한 이후에, 외부 비지 신호(R/B_ext)를 준비 상태(RDY)로 전환시킬 수 있다. 메모리 컨트롤러(110)는 준비 상태(RDY)의 외부 비지 신호(R/B_ext)에 응답하여, 상태 읽기 커맨드(CMD_S)를 불휘발성 메모리 장치(120)로 전송할 수 있다. 불휘발성 메모리 장치(120)는 상태 읽기 커맨드(CMD_S)에 응답하여 이전 페이지를 포함하는 상태 정보(SR)를 메모리 컨트롤러(110)로 전송할 수 있다. 메모리 컨트롤러(110)는 현재의 선택 프로그램 동작(PGM_sel)이 패스될 때까지 수신된 이전 페이지를 유지할 수 있다. 이 경우, 선택 프로그램 동작(PGM_sel)에서 프로그램 페일이 발생하더라도, 메모리 컨트롤러(110)가 이전 페이지를 유지하고 있기 때문에, 정상적으로 이전 페이지가 복구될 수 있다.
예시적인 실시 예에서, 외부 비지 신호(R/B_ext)가 준비 상태(RDY)로 전환되더라도, 내부 비지 신호(R/B_int)가 비지 상태(즉, tPROG)이므로, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 대한 별도의 동작(단, 상태 읽기 커맨드와 같은 특정 커맨드는 제외됨.)을 수행하지 않을 수 있다.
도 16은 도 1의 불휘발성 메모리 장치의 읽기 동작을 보여주는 순서도이다. 이하에서, 설명의 편의를 위하여, 불휘발성 메모리 장치(120)는 앞서 설명된 프로그램 방식을 기반으로 복수의 페이지를 프로그램한 것으로 가정한다. 즉, 불휘발성 메모리 장치(120)의 복수의 워드라인들 각각은 대응하는 페이지 및 대응하지 않는 페이지(또는 다른 워드라인과 대응하는 페이지 또는 이전 페이지)를 저장할 수 있다.
도 1 및 도 16을 참조하면, S210 단계에서, 불휘발성 메모리 장치(120)는 페이지(즉, 읽기 데이터)에 대응하는 읽기 어드레스 및 읽기 커맨드를 메모리 컨트롤러(110)로부터 수신할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 선택 워드라인으로부터 페이지 단위로 데이터를 읽을 수 있다. 즉, 하나의 워드라인에 3개의 페이지들이 기입된 경우, 불휘발성 메모리 장치(120)는 하나의 워드라인드로부터 3개의 페이지들 각각을 개별적으로 읽을 수 있다.
S220 단계에서, 불휘발성 메모리 장치(120)는 읽기 어드레스가 특정 페이지와 대응되는지 판별할 수 있다. 예를 들어, 읽기 어드레스는 선택 워드라인에서 어떤 페이지인지를 가리키는 정보를 포함할 수 있다. 좀 더 상세한 예로서, 하나의 워드라인에 3개의 페이지들이 저장된 경우, 3개의 페이지들은 각각 LBS(least significant bit) 페이지, CSB(center significant bit) 페이지, 및 MSB(most significant bit) 페이지일 수 있다. 읽기 어드레스는 선택 워드라인에 대한 물리적 어드레스; 그리고 읽기 페이지가 LSB인지, CSB인지, 또는 MSB인지에 대한 정보를 포함할 수 있다.
본 발명의 실시 예의 프로그램 방식에 따라 MSB 페이지가 비선택 워드라인에 프로그램된 것으로 가정한다. 이 경우, 불휘발성 메모리 장치(120)는 수신된 읽기 어드레스가 MSB 페이지 어드레스에 대응하는 것인지 판별할 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 비선택 프로그램 동작(PMG_unsel)에 의해 프로그램되는 페이지에 의해 특정 페이지 어드레스가 결정될 수 있다.
읽기 어드레스가 특정 페이지에 대응하지 않는 경우, S230 단계에서, 불휘발성 메모리 장치(120)는 선택 워드라인에 대한 읽기 동작(이하에서, "선택 읽기 동작"이라 칭함.)을 수행할 수 있다.
읽기 어드레스가 특정 페이지 어드레스에 대응하는 경우, S240 단계에서, 불휘발성 메모리 장치(120)는 비선택 워드라인에 대한 읽기 동작(이하에서, "비선 택 읽기 동작"이라 칭함.)을 수행할 수 있다. 예를 들어, 읽기 어드레스에 대응하는 선택 워드라인이 제1 워드라인이고, 읽기 어드레스에 대응하는 페이지가 MSB 페이지(즉, 특정 페이지)와 대응되는 것으로 가정한다. 이 경우, 읽기 어드레스에 대응하는 페이지(즉 제1 워드라인에 대응하는 MSB 페이지)는 제1 워드라인이 아닌 제2 워드라인(즉, 비선택 워드라인)에 저장된 상태일 것이다. 이에 따라, 불휘발성 메모리 장치(120)는 읽기 어드레스에 대응하는 페이지를 읽기 위하여, 비선택 워드라인에 대한 비선택 읽기 동작을 수행할 수 있다.
S250 단계에서, 불휘발성 메모리 장치(120)는 선택 읽기 동작 또는 비선택 읽기 동작을 통해 읽은 페이지를 출력할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 특정 페이지에 대하여 선택 워드라인이 아닌 비선택 워드라인에 대한 비선택 읽기 동작을 수행함으로써, 특정 페이지를 읽을 수 있다.
도 17은 도 16의 순서도에 따른 읽기 동작을 설명하기 위한 도면들이다. 도 1 및 도 17을 참조하면, 제1 워드라인(WL1)은 제1 워드라인(WL1)에 대응되는 2개의 페이지들(PD11, PD12) 및 다른 워드라인에 대응되는 1개의 페이지(PD03)를 저장할 수 있다. 제2 워드라인(WL2)은 제2 워드라인(WL2)에 대응하는 2개의 페이지(PD21, PD22) 및 제1 워드라인(WL1)에 대응하는 1개의 페이지(PD13)를 저장할 수 있다. 제1 및 제2 워드라인들(WL1, WL2)에 저장된 페이지들 및 이를 위한 프로그램 동작은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
제1 및 제2 워드라인들(WL1, WL2) 각각과 연결된 메모리 셀들은 소거 상태(E) 및 제1 내지 제7 프로그램 상태들(P1~P7) 중 어느 하나의 상태를 갖도록 프로그램된다. 예를 들어, 제1 워드라인(WL1)과 연결된 제1 메모리 셀에 대응하는 페이지들(PD03, PD12, PD11)의 값들이 [1, 1, 1]인 경우, 제1 메모리 셀은 소거 상태(E)를 갖도록 프로그램된다. 마찬가지로, 제2 워드라인(WL2)과 연결된 제2 메모리 셀에 대응하는 페이지(PD13, PD22, PD21)의 값들이 [0, 1, 0]인 경우, 제2 메모리 셀은 제4 프로그램 상태(P4)를 갖도록 프로그램된다. 나머지 프로그램 상태들에 대한 비트-오더링은 도 17에 도시된 바와 같으므로, 이에 대한 상세한 설명은 생략된다.
예시적인 실시 예에서, 불휘발성 메모리 장치(120)는 제1 워드라인(WL1)에 대응하는 제1 페이지(PD11)에 대한 읽기 커맨드를 수신할 수 있다. 이 경우, 불휘발성 메모리 장치(120)는 제2, 제5, 및 제7 읽기 전압들(RD2, RD5, RD7)을 사용하여 제1 워드라인(WL1)에 선택 읽기 동작을 수행함으로써, 제1 워드라인(WL1)에 대응하는 제1 페이지(PD11)를 읽을 수 있다.
마찬가지로, 불휘발성 메모리 장치(120)가 제1 워드라인(WL1)에 대응하는 제2 페이지(PD12)에 대한 읽기 커맨드를 수신한 경우, 제1, 제3, 및 제6 읽기 전압들(RD1, RD3, RD6)을 사용하여 제1 워드라인(WL1)에 선택 읽기 동작을 수행하므로써, 제1 워드라인(WL1)에 대응하는 제2 페이지(PD12)를 읽을 수 있다.
불휘발성 메모리 장치(120)가 제1 워드라인(WL1)에 대응하는 제3 페이지(PD13)에 대한 읽기 커맨드를 수신할 수 있다. 앞서 설명된 바와 같이, 제1 워드라인(WL1)에 대응하는 제3 페이지(PD13)는 제2 워드라인(WL2)에 저장된 상태이다. 이 경우, 불휘발성 메모리 장치(120)는 제4 읽기 전압(RD4)을 사용하여 비선택 워드라인인 제2 워드라인(WL2)에 대한 비선택 읽기 동작을 수행함으로써, 제1 워드라인(WL1)에 대응하는 제3 페이지(PD13)를 읽을 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)는 특정 페이지에 대하여, 선택 워드라인이 아닌 다른 비선택 워드라인에 대한 비선택 읽기 동작을 수행함으로써, 특정 페이지를 읽을 수 있다.
도 18은 도 1의 불휘발성 메모리 장치의 오픈 워드라인 또는 마지막 워드라인의 상태를 설명하기 위한 도면이다. 도 18에 도시된 산포도들의 가로축들은 메모리 셀들의 문턱 전압을 가리키고, 세로축들은 메모리 셀들의 개수를 가리킨다.
도 1 및 도 18을 참조하면, 3개의 페이지들(PD1, PD2, PD3)은 제n 워드라인(WLn)에 대응될 수 있다. 불휘발성 메모리 장치(120)는 도 1 내지 도 15를 참조하여 설명된 프로그램 방식에 따라, 3개의 페이지 중 1개의 페이지(PD3)를 제n 워드라인(WLn)과 다른 제n+1 워드라인(WLn+1)에 프로그램(즉, 비선택 프로그램(PGM_unsel))할 수 있고, 나머지 2개의 페이지(PD1, PD2) 및 이미 저장된 이전 페이지(PDp)를 제n 워드라인(WLn)에 프로그램(즉, 선택 프로그램(PGM_sel))할 수 있다.
예시적인 실시 예에서, 메모리 컨트롤러(110)는 제n 워드라인(WLn)에 대응하는 페이지(PD1, PD2, PD3)를 불휘발성 메모리 장치(120)로 전송한 이후에, 다른 워드라인(예를 들어, WLn+1 등)에 대응하는 페이지를 불휘발성 메모리 장치(120)로 전송하지 않을 수 있다. 다시 말해서, 제n 워드라인(WLn)은 제n 및 제n+1 워드라인들(WLn, WLn+1)이 포함된 메모리 블록(BLK)에서 마지막 워드라인일 수 있다. 이 경우, 마지막 워드라인인 제n 워드라인(WLn)에 대응하는 특정 페이지(즉, PD13)는 제n+1 워드라인(WLn+1)에 저장되고, 제n+1 워드라인(WLn+1)과 연결된 메모리 셀들은 도 18에 도시된 바와 같은 문턱 전압 산포(즉, E 또는 P01)를 가질 것이다. 따라서, 메모리 블록(BLK)의 마지막 워드라인에 대응하는 특정 페이지를 앞서 설명된 바와 같이 제4 읽기 전압(RD4)으로 읽을 경우, 특정 페이지가 정상적으로 독출되지 않을 수 있다. 이 경우, 별도의 읽기 방안이 요구될 수 있다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)가 메모리 블록(BLK)의 마지막 워드라인에 대응하는 특정 페이지를 읽는 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 19는 도 1의 불휘발성 메모리 장치의 비선택 읽기 동작을 좀 더 상세하게 설명하기 위한 순서도이다. 도 1, 도 18, 및 도 19를 참조하면, 불휘발성 메모리 장치(120)는 S210 단계, S220 단계, S230 단계, 및 S250 단계의 동작들을 수행할 수 있다. S210 단계, S220 단계, S230 단계, 및 S250 단계의 동작들은 도 16을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
S220 단계의 판별 결과가, 읽기 어드레스가 특정 페이지와 대응됨을 가리키는 경우, 불휘발성 메모리 장치(120)는 S241a 단계 및 S242b 단계의 동작들을 통해 비선택 읽기 동작을 수행할 수 있다.
S241a 단계에서, 불휘발성 메모리 장치(120)는 적어도 2개의 읽기 전압들을 기반으로 비선택 워드라인에 대한 비선택 읽기 동작을 수행할 수 있다. 예를 들어, 도 17에 도시된 바와 같이, 선택 워드라인이 제1 워드라인(WL1)인 경우, 제1 워드라인(WL1)과 대응되는 특정 페이지(즉, PD13)는 제2 워드라인(WL2)에 저장된 상태일 것이다. 이 경우, 제4 읽기 전압(RD4)을 사용하여 제2 워드라인(WL2)에 대한 비선택 읽기 동작을 수행함으로써, 특정 페이지(PD13)가 독출될 수 있다.
반면에, 도 18에 도시된 바와 같이, 선택 워드라인이 제n 워드라인(WLn)이고, 제n 워드라인(WLn)이 메모리 블록(BLK)의 마지막 워드라인인 경우, 제n 워드라인(WLn)에 대응하는 특정 페이지(즉, P3)은 제n+1 워드라인(WLn+1)에 저장된 상태일 것이다. 이 경우, 제4 읽기 전압(RD4)으로 특정 페이지(PD3)가 독출되지 않을 수 있다. 불휘발성 메모리 장치(120)는 다른 읽기 전압(예를 들어, RD2)을 사용하여 제n+1 워드라인(WLn+1)에 대한 비선택 읽기 동작을 수행함으로써, 특정 페이지(PD3)를 읽을 수 있다.
즉, 불휘발성 메모리 장치(120)는 읽기 어드레스가 특정 페이지와 대응되는 경우, 적어도 2개의 읽기 전압들(앞선 실시 예들에서, RD2, RD4)을 사용하여 비선택 워드라인에 대한 비선택 읽기 동작을 수행할 수 있다.
S242a 단계에서, 불휘발성 메모리 장치(120)는 읽기 동작들의 결과들 중 하나를 페이지로서 선택할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 불휘발성 메모리 장치(120)에 저장될 데이터는 메모리 컨트롤러(110)(좀 더 상세하게는, 데이터 처리 회로(113))에 의해 랜더마이징된다. 즉, 상술된 비선택 읽기 동작들의 결과들 각각에서의 온-셀 개수 및 오프-셀 개수를 비교함으로써, 페이지가 선택될 수 있다.
좀 더 상세한 예로서, 도 18에 도시된 바와 같은 제n+1 워드라인(WLn+1)에서, 제2 및 제4 읽기 전압들(RD2, RD4)을 사용하여 비선택 읽기 동작이 수행되는 것으로 가정한다. 제2 읽기 전압(RD2)을 사용하여 수행된 비선택 읽기 동작의 결과에서, 온-셀 개수 및 오프-셀 개수는 실질적으로 동일하거나 또는 그것들의 차이는 기준 값 이하일 것이다. 반면에, 제4 읽기 전압(RD4)을 사용하여 수생된 비선택 읽기 동작의 결과에서, 온-셀 개수 및 오프-셀 개수의 차이는 기준 값보다 클 것이다. 이 경우, 불휘발성 메모리 장치(120)는 제2 읽기 전압(RD2)을 사용하여 수행된 비선택 읽기 동작의 결과를 읽기 페이지로서 선택할 수 있다. 예시적인 실시 예에서, 기준 값은 메모리 컨트롤러(110)의 ECC 엔진(114)의 에러 정정 능력에 의해 결정될 수 있다.
상술된 바와 같이, 불휘발성 메모리 장치(120)는 특정 페이지(즉, 비선택 워드라인에 프로그램된 페이지)에 대한 읽기 동작에서, 적어도 2개의 읽기 전압들을 사용하여, 비선택 읽기 동작들을 수행하고, 비선택된 읽기 동작들의 결과들 중 하나를 특정 페이지로서 선택하여 출력할 수 있다.
도 20은 도 1의 불휘발성 메모리 장치의 비선택 읽기 동작을 좀 더 상세하게 설명하기 위한 순서도이다. 도 1, 도 18, 및 도 20을 참조하면, 불휘발성 메모리 장치(120)는 S210 단계, S220 단계, S230 단계, 및 S250 단계의 동작들을 수행할 수 있다. S210 단계, S220 단계, S230 단계, 및 S250 단계의 동작들은 도 16을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 읽기 어드레스가 특정 페이지와 대응되는 경우, 불휘발성 메모리 장치(120)는 S241b 단계 내지 S243b 단계의 동작들을 수행할 수 있다.
S241b 단계에서, 불휘발성 메모리 장치(120)는 복수의 읽기 전압들 중 하나를 기반으로 비선택 워드라인에 대한 밸리 서치 동작(valley search operation)을 수행할 수 있다. 예시적인 실시 예에서, 밸리 서치 동작은 기준 전압을 기반으로, 메모리 셀들에 의해 형성된 문턱 전압 산포의 골(valley)를 탐색하는 동작을 가리킨다. 예를 들어, 불휘발성 메모리 장치(120)는 복수의 읽기 전압들 중 하나(설명의 편의를 위해, 제4 읽기 전압(RD4)으로 가정함.)를 사용하여 비선택 워드라인과 연결된 메모리 셀들을 읽을 수 있다. 이후에, 불휘발성 메모리 장치(120)는 제4 읽기 전압(RD4)보다 소정의 레벨만큼 낮은 제1 전압 및 소정의 레벨만큼 높은 제2 전압을 각각 사용하여 비선택 워드라인과 연결된 메모리 셀들을 읽을 수 있다. 예시적인 실시 예에서, 제1 전압은 제4 읽기 전압(RD4)보다 낮고, 제3 읽기 전압(RD3)보다 높을 수 있다. 제2 전압은 제4 읽기 전압(RD4)보다 높을 수 있고, 제5 읽기 전압(RD5)보다 낮을 수 있다.
이후에, 불휘발성 메모리 장치(120)는 읽기 동작들 각각의 결과를 비교하거나 또는 조합함으로써, 비선택된 메모리 셀들에 의해 형성된 문턱 전압 산포의 골을 찾을 수 있다. 예시적인 실시 예에서, S241b 단계의 밸리 서치 동작은 메모리 컨트롤러(110)의 제어 없이 불휘발성 메모리 장치(120) 자체적으로 수행될 수 있다.
S242b 단계에서, 불휘발성 메모리 장치(120)는 밸리 서치 동작이 패스인지 판별할 수 있다. 예를 들어, 밸리 서치 동작이 패스인 것은 복수의 읽기 전압들 중 하나을 기반으로, 비선택된 메모리 셀들에 의해 형성된 문턱 전압 산포의 골이 탐색되었음을 가리킨다. 이 경우, 탐색된 골과 대응되는 전압을 사용하여 비선택 읽기 동작을 수행함으로써, 특정 페이지가 독출될 수 있다. 이 경우, 불휘발성 메모리 장치(120)는 이후의 S243b 단계의 동작을 생략할 수 있다.
반면에, 밸리 서치 동작이 실패인 경우, 특정 페이지가 정상적으로 독출될 수 없을 것이다. 이 경우, S243b 단계에서, 불휘발성 메모리 장치(120)는 복수의 읽기 전압들 중 다른 하나를 사용하여 비선택 워드라인에 대한 비선택 읽기 동작을 수행할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 제4 읽기 전압(RD4)을 기반으로 수행된 밸리 서치 동작이 실패인 경우, 비선택 워드라인은 도 18에 도시된 제n+1 워드라인(WLn+1)과 같은 산포를 가질 것이다. 이 경우, 제4 읽기 전압(RD4)과 다른 제2 읽기 전압(RD2)을 사용하여 비선택 워드라인에 대한 읽기 동작이 수행됨으로써, 특정 페이지가 독출될 수 있다.
도 21은 도 1의 스토리지 장치의 동작 방법을 보여주는 순서도이다. 도 1 및 도 21을 참조하면, S2110 단계에서, 메모리 컨트롤러(110)는 읽기 동작이 수행될 페이지가 특정 페이지인지, 그리고 마지막 워드라인에 대응하는지 판별할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 저장된 복수의 페이지의 물리적 위치 또는 물리적 어드레스를 관리할 수 있다. 이러한 관리 동작은 메모리 컨트롤러(110)에 의해 실행되는 플래시 변환 계층(FTL, 도 2 참조)에 의해 수행될 수 있다. 메모리 컨트롤러(110)의 플래시 변환 계층(FTL)은 읽기 동작이 수행될 페이지의 물리적 위치(즉, 특정 페이지인지 그리고 마지막 워드라인에 대응하는지)를 판별할 수 있다.
읽기 동작이 수행될 페이지가 특정 페이지가 아니거나 또는 마지막 워드라인에 대응하지 않는 경우(예를 들어, 도 17의 제1 워드라인에 대응하는 'PD13'), 메모리 컨트롤러(110)는 S2130 단계의 동작을 수행한다.
읽기 동작이 수행될 페이지가 특정 페이지고, 마지막 워드라인에 대응하는 경우(예를 들어, 도 18의 'PD3'), S2120 단계에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 읽기 전압의 레벨을 조정할 수 있다.
S2130 단계에서, 메모리 컨트롤러(110)는 읽기 커맨드 및 읽기 어드레스를 불휘발성 메모리 장치로 전송할 수 있다. S2140 단계에서, 불휘발성 메모리 장치(120)는 읽기 커맨드 및 읽기 어드레스에 응답하여 읽기 동작을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 도 16을 참조하여 설명된 바와 같이, 읽기 어드레스가 특정 페이지와 대응되지 않는 경우, 선택 워드라인에 대한 선택 읽기 동작을 수행하고, 읽기 어드레스가 특정 페이지와 대응되는 경우, 비선택 워드라인에 대한 비선택 읽기 동작을 수행할 수 있다. 예시적인 실시 예에서, S2120 단계에서, 메모리 컨트롤러(110)에 의해 읽기 전압의 레벨이 조정된 경우, 불휘발성 메모리 장치(120)는 조정된 읽기 전압을 사용하여 비선택 워드라인에 대한 비선택 읽기 동작을 수행할 수 있다. S2150 단계에서, 불휘발성 메모리 장치(120)는 읽은 페이지를 메모리 컨트롤러(110)로 전송할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 스토리지 장치(100)의 메모리 컨트롤러(110)는 읽기 동작이 수행될 페이지의 물리적 위치를 관리할 수 있고, 페이지의 물리적 위치를 기반으로 불휘발성 메모리 장치(120)의 읽기 전압의 레벨을 선택적으로 조정할 수 있다.
도 22는 도 1의 스토리지 장치의 동작 방법을 보여주는 순서도이다. 도 1 및 도 22를 참조하면, S2210 단계에서, 메모리 컨트롤러(110)는 읽기 커맨드 및 읽기 어드레스를 불휘발성 메모리 장치(120)로 전송할 수 있다.
S2220 단계에서, 불휘발성 메모리 장치(120)는 읽기 동작을 수행할 수 있다. S2220 단계의 읽기 동작은 도 16의 순서도에 따른 읽기 동작과 유사하므로 이에 대한 상세한 설명은 생략된다. S2230 단계에서, 불휘발성 메모리 장치(120)는 페이지를 메모리 컨트롤러(110)로 전송할 수 있다.
S2240 단계에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 수신된 페이지에 대한 에러 정정 동작을 수행하여, 에러 정정 동작이 실패인지 판별할 수 있다. 예를 들어, 메모리 컨트롤러(110)의 ECC 엔진(114)(도 2 참조)은 불휘발성 메모리 장치(120)로부터 수신된 페이지에 대한 에러 정정 동작을 수행할 수 있다.
페이지가 ECC 엔진의 에러 정정 능력 이상의 에러를 포함하는 경우, 메모리 컨트롤러(110)는 에러 정정 동작이 실패인 것으로 판단할 것이다. 이 경우, S2250 단계에서, 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)는 데이터 복구 동작을 수행할 수 있다. 예시적인 실시 예에서, 데이터 복구 동작은 PDT(predefined table), LRE(Least Read Estimation) 등과 같이 다양한 데이터 복구 동작을 포함할 수 있다. 예시적인 실시 예에서, 읽기 어드레스가 마지막 워드라인에 대응되는 특정 페이지를 가리키는 경우, S2220 단계의 읽기 동작에 의해 읽어진 페이지는 ECC 엔진(114)에 의해 에러가 정정되지 않을 것이다. 이 경우, S2250 단계의 데이터 복구 동작을 통해 읽기 어드레스에 대응되는 특정 페이지가 정상적으로 독출될 수 있다.
도 23a 및 도 23b는 도 1의 불휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다. 도 1 내지 도 22를 참조하여 설명된 실시 예들에서, 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 셀들 각각은 3-비트를 저장하는 TLC의 실시 예(즉, 하나의 워드라인에 3개의 페이지가 저장되는 실시 예)가 설명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
예를 들어, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 셀들 각각은 적어도 2-비트를 저장하는 메모리 셀들(예를 들어, MLC, TLC, QLC 등)일 수 있으며, 선택 워드라인에 대응되는 복수의 페이지 중 적어도 하나의 페이지를 기반으로 비선택 워드라인에 대한 비선택 프로그램을 수행할 수 있다.
좀 더 상세한 예로서, 도 1 및 도 23a를 참조하면, 불휘발성 메모리 장치(120)는 하나의 워드라인에 4개의 페이지(PD1, PD2, PD3, PD4)를 저장하도록 구성될 수 있다. 즉, 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 셀들 각각은 4-비트를 저장하는 QLC(Quad Level Cell)일 수 있다.
이 경우, 프로그램이 완료(다시 말해서, 선택 프로그램(PGM_sel)이 완료)된 워드라인과 연결된 메모리 셀들은 소거 상태(E) 및 복수의 프로그램 상태들(P1~P15) 중 어느 하나의 상태를 갖도록 프로그램될 수 있다.
앞서 설명된 바와 유사하게, 불휘발성 메모리 장치(120)는 선택 워드라인과 대응되는 복수의 페이지 중 일부를 기반으로 비선택 워드라인에 대한 비선택 프로그램 동작(PMG_unsel)을 수행할 수 있다.
예를 들어, 제n 워드라인(WLn)이 선택 워드라인이고, 제1 내지 제4 페이지(PD1~PD4)는 제n 워드라인(WLn)에 대응하는 것으로 가정한다. 제1 내지 제4 페이지(PD1~PD4)는 각각 최하위 유효 비트 페이지(LSB), 제1 중간 유효 비트 페이지(CSB1), 제2 중간 유효 비트 페이지(CSB2), 및 최상위 유효 비트 페이지(MSB)일 수 있다. 이 경우, 앞서 설명된 바와 유사하게, 불휘발성 메모리 장치(120)는 제1 내지 제4 페이지(PD1~PD4) 중 적어도 하나를 기반으로 제n+1 워드라인(WLn+1)(즉, 비선택 워드라인)에 대한 비선택 프로그램 동작(PGM_unsel)을 수행할 수 있다.
비선택 프로그램 동작(PGM_unsel)이 수행된 제n+1 워드라인(WLn+1)과 연결된 메모리 셀들은 소거 상태(E) 및 복수의 프로그램 상태들(P01~P03) 중 어느 하나의 상태를 가질 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 제n+1 워드라인(WLn+1)과 연결된 메모리 셀들 중 제0 메모리 셀들은 소거 상태(E)를 갖고, 제1 메모리 셀들은 프로그램 상태(P01)를 갖고, 제2 메모리 셀들은 프로그램 상태(P02)를 갖고, 제3 메모리 셀들은 프로그램 상태(P03)를 갖도록 프로그램할 수 있다.
제0 메모리 셀들은, 제1 내지 제4 페이지(PD1~PD4)를 기반으로 프로그램될 경우, 소거 상태(E) 또는 제1 프로그램 상태(P1)와 대응되는 메모리 셀들을 가리킬 수 있다. 제1 메모리 셀들은 제1 내지 제4 페이지(PD1~PD4)를 기반으로 프로그램될 경우, 제2 내지 제7 프로그램 상태들(P2~P7) 중 하나와 대응되는 메모리 셀들을 가리킬 수 있다. 제2 메모리 셀들은 제1 내지 제4 페이지(PD1~PD4)를 기반으로 프로그램될 경우, 제8 내지 제13 프로그램 상태들(P8~P13) 중 하나와 대응되는 메모리 셀들을 가리킬 수 있다. 제3 메모리 셀들은 제1 내지 제4 페이지(PD1~PD4)를 기반으로 프로그램될 경우, 제14 또는 제15 프로그램 상태(P14, P15)와 대응되는 메모리 셀들을 가리킬 수 있다.
이 때, 프로그램 상태(P01)의 문턱 전압 산포의 상한 값은 제2 프로그램 상태(P2)의 문턱 전압 산포의 상한 값보다 낮을 수 있고, 프로그램 상태(P02)의 문턱 전압 산포의 상한 값은 제8 프로그램 상태(P8)의 문턱 전압 산포의 상한 값보다 낮을 수 있고, 프로그램 상태(P03)의 문턱 전압 산포의 상한 값은 제14 프로그램 상태(P14)의 문턱 전압 산포의 상한 값보다 낮을 수 있다.
즉, 상술된 바와 같이, 비선택 워드라인인 제n+1 워드라인(WLn+1)에 대한 비선택 프로그램 동작(PGM_unsel)이 수행됨으로써, 제1 내지 제4 페이지(PD1~PD4) 중 제3 페이지(PD3)가 제n+1 워드라인(WLn+1)에 저장될 수 있다.
이후에, 불휘발성 메모리 장치(120)는 제n 워드라인(WLn)에 이미 프로그램된 이전 페이지(PDc)을 읽기 위해, 제n 워드라인(WLn)에 대한 이전 페이지 읽기 동작(RD_pre)을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 복수의 기준 값들을 사용하여 제n 워드라인(WLn)과 연결된 메모리 셀들의 상태(즉, E, P01, P02, P03)를 구분함으로써, 이전 페이지(PDc)를 읽을 수 있다. 예시적인 실시 예에서, 도 23a에 도시된 비트-오더링에 따르면, 이전 페이지 읽기 동작(RD_pre)에 의해, 소거 상태(E) 또는 프로그램 상태(P02)로 판별된 메모리 셀들에 대응하는 이전 페이지(PDc)의 비트 값은 "1"로 결정될 수 있고, 프로그램 상태들(P01, P03) 중 하나로 판별된 메모리 셀들에 대응하는 이전 페이지(PDc)의 비트 값은 "0"으로 결정될 수 있다.
이 후에, 불휘발성 메모리 장치(120)는 남은 페이지(PD1, PD2, PD4) 및 이전 페이지(PDc)를 기반으로 제n 워드라인(WLn)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 남은 페이지(PD1, PD2, PD4) 및 이전 페이지(PDc)를 기반으로 제n 워드라인(WLn)에 연결된 메모리 셀들 중 소거 상태(E)의 메모리 셀들 각각이 소거 상태(E) 및 제1 프로그램 상태(P1) 중 어느 하나를 갖고, 프로그램 상태(P01)의 메모리 셀들이 제2 내지 제7 프로그램 상태들(P2~P7) 중 하나를 갖고, 프로그램 상태(P02)의 메모리 셀들 각각이 제8 내지 제13 프로그램 상태들(P8~P13) 중 어느 하나를 갖고, 프로그램 상태(P04)의 메모리 셀들이 제14 및 제15 프로그램 상태들(P14, P15) 중 어느 하나를 갖도록, 제n 워드라인(WLn)에 대한 선택 프로그램 동작(PGM_sel)을 수행할 수 있다.
다음으로, 도 1 및 도 23b를 참조하면, 불휘발성 메모리 장치(120)는 복수의 읽기 전압들(RD1~RD15)을 사용하여 페이지를 읽을 수 있다. 예를 들어, 도 16을 참조하여 설명된 바와 같이, 읽기 어드레스가 특정 페이지(도 23a 및 도 23b의 실시 예에서, 제2 중간 유효 비트 페이지)와 대응되지 않는 경우, 불휘발성 메모리 장치(120)는 선택 워드라인에 대한 선택 읽기 동작을 수행하여 대응하는 페이지를 읽을 수 있다. 읽기 어드레스가 특정 페이지(도 23a 및 도 23b의 실시 예에서, 제2 중간 유효 비트 페이지)와 대응되는 경우, 불휘발성 메모리 장치(120)는 비선택 워드라인에 대한 비선택 읽기 동작을 수행하여 대응하는 페이지를 읽을 수 있다.
좀 더 상세한 예로서, 제n 워드라인(WLn)에 대응하는 제1 페이지(PD1)에 대한 읽기 어드레스가 수신된 경우, 불휘발성 메모리 장치(120)는 제1, 제4, 제6, 및 제11 읽기 전압들(RD1, RD4, RD6, RD11)을 사용하여 제n 워드라인(WLn)에 대한 선택 읽기 동작을 수행함으로써, 제n 워드라인(WLn)으로부터 제1 페이지(PD1)를 읽을 수 있다. 제n 워드라인(WLn)에 대응하는 제2 페이지(PD2)에 대한 읽기 어드레스가 수신된 경우, 불휘발성 메모리 장치(120)는 제3, 제7, 제9, 및 제13 읽기 전압들(RD3, RD7, RD9, RD13)을 사용하여 제n 워드라인(WLn)에 대한 선택 읽기 동작을 수행함으로써, 제n 워드라인(WLn)으로부터 제2 페이지(PD2)를 읽을 수 있다. 제n 워드라인(WLn)에 대응하는 제4 페이지(PD4)에 대한 읽기 어드레스가 수신된 경우, 불휘발성 메모리 장치(120)는 제5, 제10, 제12, 및 제15 읽기 전압들(RD5, RD10, RD12, RD15)을 사용하여 제n 워드라인(WLn)에 대한 선택 읽기 동작을 수행함으로써, 제n 워드라인(WLn)으로부터 제4 페이지(PD4)를 읽을 수 있다.
다른 워드라인(미도시)에 대응하는 페이지(PDc)(즉, 특정 페이지)에 대한 읽기 어드레스가 수신된 경우, 불휘발성 메모리 장치(120)는 제2, 제8, 및 제14 읽기 전압들(RD2, RD8, RD14)를 사용하여 제n 워드라인(WLn)에 대한 비선택 읽기 동작을 수행함으로써, 제n 워드라인(WLn)으로부터 페이지(PDc)를 읽을 수 있다.
예시적인 실시 예에서, 제n 워드라인(WLn)이 메모리 블록(BLK)의 마지막 워드라인이고, 제n 워드라인(WLn)에 대응하는 제3 페이지(PD3)에 대한 읽기 어드레스가 수신된 경우, 불휘발성 메모리 장치(120)는 제1, 제6, 및 제11 읽기 전압들(RD1, RD6, RD11)을 사용하여 제n+1 워드라인(WLn+1)에 대한 비선택 읽기 동작을 수행함으로써, 제n+1 워드라인(WLn+1)으로부터 제3 페이지(PD3)를 읽을 수 있다.
예시적인 실시 예에서, 제n 워드라인(WLn)에 대한 이전 페이지 읽기 동작(RD_pre)은 앞서 설명된 제3 페이지(PD3)를 읽기 위한 제n+1 워드라인(WLn+1)에 대한 비선택 읽기 동작과 유사할 수 있다.
예시적인 실시 예에서, 제n 워드라인(WLn)에 대한 이전 페이지 읽기 동작(RD_pre) 또는 제3 페이지(PD3)를 읽기 위한 제n+1 워드라인(WLn+1)에 대한 비선택 읽기 동작에서 사용되는 읽기 전압들은 예시적인 것이며 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 불휘발성 메모리 장치(120)는 소거 상태(E) 및 복수의 프로그램 상태들(P01~P03)을 구분하기 위한 다양한 기준 전압들을 사용하여 상술된 동작들을 수행할 수 있다.
예시적인 실시 예에서, 제n 워드라인(WLn)이 메모리 블록(BLK)의 마지막 워드라인이고, 읽기 어드레스가 제n 워드라인(WLn)에 대응하는 특정 페이지를 가리키는 경우, 불휘발성 메모리 장치(120) 또는 메모리 컨트롤러(110)는 도 18 내지 도 22를 참조하여 설명된 동작을 기반으로 특정 페이지를 읽을 수 있다.
도 24는 본 발명의 실시 예들에 따른 메모리 컨트롤러 및 불휘발성 메모리 장치가 적용된 스토리지 시스템을 예시적으로 보여주는 블록도이다. 도 24를 참조하면, 스토리지 시스템(1000)은 호스트(1100) 및 스토리지 장치(1200)를 포함한다.
스토리지 장치(1200)는 신호 커넥터(1201)를 통해 호스트(1100)와 신호(SIG)를 주고 받고, 전원 커넥터(1202)를 통해 전원(PWR)을 입력 받는다. 스토리지 장치(1200)는 SSD(Solid State Drive) 컨트롤러(1210), 복수의 불휘발성 메모리들(1221~122n), 보조 전원 장치(1230), 및 버퍼 메모리(1240)를 포함한다. 예시적으로, 복수의 불휘발성 메모리들(1221~122n) 각각은 도 1 내지 도 22를 참조하여 설명된 불휘발성 메모리 장치일 수 있다. 즉, 복수의 불휘발성 메모리(1221~122n)는 도 1 내지 도 22를 참조하여 설명된 프로그램 방법, 데이터 복구 방법, 및 읽기 방법을 기반으로 동작할 수 있다.
SSD 컨트롤러(1210)는 호스트(1100)로부터 수신된 신호(SIG)에 응답하여 복수의 불휘발성 메모리들(1221~122n)을 제어할 수 있다. 복수의 불휘발성 메모리들(1221~122n)은 SSD 컨트롤러(1210)의 제어에 따라 동작할 수 있다. 보조 전원 장치(1230)는 전원 커넥터(1002)를 통해 호스트(1100)와 연결된다. 보조 전원 장치(1230)는 호스트(1100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(1230)는 호스트(1100)로부터의 전원 공급이 원활하지 않을 경우, SSD(1200)의 전원을 제공할 수 있다. 예시적인 실시 예에서, SSD 컨트롤러(1210)는 도 1 내지 도 22를 참조하여 설명된 메모리 컨트롤러(110)일 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 불휘발성 메모리 장치의 동작 방법에 있어서,
    메모리 컨트롤러로부터 제1 워드라인에 대응하는 제1 내지 제3 페이지들을 수신하는 단계;
    상기 제1 내지 제3 페이지들을 모두 수신한 이후에, 상기 제3 페이지를 기반으로 제2 워드라인에 대한 비선택 프로그램 동작을 수행하는 단계;
    상기 제1 워드라인에 대한 이전 페이지 읽기 동작을 수행하여 상기 제1 워드라인에 저장된 이전 페이지를 독출하는 단계; 및
    상기 제1 및 제2 페이지들 및 상기 이전 페이지를 기반으로 상기 제1 워드라인에 대한 선택 프로그램 동작을 수행하는 단계를 포함하는 동작 방법.
  2. 제 1 항에 있어서,
    메모리 컨트롤러로부터 제1 워드라인에 대응하는 제1 내지 제3 페이지들을 수신하는 단계는:
    제1 페이지 셋업 파트 동안, 제1 커맨드 세트, 상기 제1 워드라인과 대응하는 제1 어드레스, 및 상기 제1 페이지를 수신하는 단계;
    제2 페이지 셋업 파트 동안, 제2 커맨드 세트, 상기 제1 어드레스, 및 상기 제2 페이지를 수신하는 단계; 및
    제3 페이지 셋업 파트 동안, 제3 커맨드 세트, 상기 제1 어드레스, 및 상기 제3 페이지를 수신하는 단계를 포함하고,
    상기 제1 내지 제3 페이지 셋업 파트들은 서로 연속는 동작 방법.
  3. 제 2 항에 있어서,
    상기 제1 내지 제3 페이지 셋업 파트들 이후에, 프로그램 컨펌 파트 동안 상기 메모리 컨트롤러로부터 프로그램 컨펌 커맨드 세트를 수신하는 단계를 더 포함하고,
    상기 프로그램 컨펌 커맨드 세트에 응답하여, 상기 비선택 프로그램 동작, 상기 이전 페이지 읽기 동작, 및 상기 선택 프로그램 동작이 연속적으로 수행되는 동작 방법.
  4. 제 1 항에 있어서,
    상기 비선택 프로그램 동작, 상기 이전 페이지 읽기 동작, 및 상기 선택 프로그램 동작은 비지 신호가 비지 상태를 유지하는 1회의 프로그램 시간(tPROG) 동안 수행되는 동작 방법.
  5. 제 1 항에 있어서,
    상기 비선택 프로그램 동작은:
    상기 제3 페이지를 기반으로, 상기 제2 워드라인과 연결된 메모리 셀들이 소거 상태 및 제1 비선택 프로그램 상태 중 어느 하나의 상태를 갖도록 프로그램하는 동작이고,
    상기 선택 프로그램 동작이 수행되기 전에, 상기 제1 워드라인과 연결된 메모리 셀들은 상기 이전 페이지를 기반으로 상기 소거 상태 및 상기 제1 비선택 프로그램 상태 중 어느 하나의 상태를 갖는 동작 방법.
  6. 제 5 항에 있어서,
    상기 이전 페이지 읽기 동작은 상기 제1 워드라인으로 제1 기준 전압을 인가함으로써 수행되고,
    상기 제1 기준 전압은 상기 소거 상태의 문턱 전압 산포의 상한 값보다 높고 상기 제1 비선택 프로그램 상태의 문턱 전압 산포의 하한 값보다 낮은 동작 방법.
  7. 제 5 항에 있어서,
    상기 선택 프로그램 동작은:
    상기 제1 페이지, 상기 제2 페이지, 및 상기 이전 페이지를 기반으로, 상기 제1 워드라인과 연결된 상기 메모리 셀들 중 상기 소거 상태를 갖는 제1 메모리 셀들이 상기 소거 상태 및 제1 내지 제3 프로그램 상태들 중 어느 하나의 상태를 갖고;
    상기 제1 페이지, 상기 제2 페이지, 및 상기 이전 페이지를 기반으로, 상기 제1 워드라인과 연결된 메모리 셀들 중 상기 제1 비선택 프로그램 상태를 갖는 제2 메모리 셀들이 제4 내지 제7 프로그램 상태들 중 어느 하나의 상태를 갖도록 프로그램하는 동작인 동작 방법.
  8. 제 7 항에 있어서,
    상기 제1 비선택 프로그램 상태의 문턱 전압 산포의 상한 값은 상기 제4 프로그램 상태의 문턱 전압 산포의 상한 값보다 낮은 동작 방법.
  9. 제 7 항에 있어서,
    상기 선택 프로그램 동작은 복수의 프로그램 루프들을 통해 수행되고,
    상기 복수의 프로그램 루프들 각각은:
    제1 프로그램 펄스를 상기 제1 워드라인으로 인가하여 상기 제2 메모리 셀들을 프로그램하는 제1 프로그램 단계;
    상기 제1 프로그램 펄스보다 낮은 제2 프로그램 펄스를 상기 제1 워드라인으로 인가하여 상기 제1 메모리 셀들을 프로그램하는 제2 프로그램 단계; 및
    상기 제1 워드라인으로 적어도 하나의 검증 전압을 인가하여, 상기 제1 및 제2 메모리 셀들의 상태들을 검증하는 검증 단계를 포함하는 동작 방법.
  10. 제 7 항에 있어서,
    상기 선택 프로그램 동작은 제1 프로그램 루프들 및 제2 프로그램 루프들을 통해 수행되고,
    상기 제1 프로그램 루프들 각각은:
    상기 제1 워드라인으로 제1 프로그램 펄스를 인가하여 상기 제2 메모리 셀들을 프로그램하는 제1 프로그램 단계; 및
    상기 제1 워드라인으로 적어도 하나의 제1 검증 전압을 인가하여 상기 제2 메모리 셀들의 상태를 검증하는 제1 검증 단계를 포함하고,
    상기 제2 프로그램 루프들 각각은:
    상기 제1 워드라인으로 제1 프로그램 펄스보다 낮은 제2 프로그램 펄스를 인가하여 상기 제1 메모리 셀들을 프로그램하는 제2 프로그램 단계; 및
    상기 제1 워드라인으로 적어도 하나의 제2 검증 전압을 인가하여 상기 제1 메모리 셀들의 상태를 검증하는 제2 검증 단계를 포함하고,
    상기 제1 프로그램 루프들이 모두 수행된 이후에, 상기 제2 프로그램 루프들이 수행되는 동작 방법.
  11. 제 1 항에 있어서,
    상기 제1 워드라인에 대응하는 읽기 페이지에 대응하는 읽기 어드레스 및 읽기 커맨드를 수신하는 단계;
    상기 읽기 어드레스가 상기 제3 페이지에 대응하는지 판별하는 단계; 및
    상기 읽기 어드레스가 상기 제3 페이지에 대응하는 경우, 상기 제2 워드라인에 대한 비선택 읽기 동작을 수행하여 상기 제2 워드라인으로부터 상기 제3 페이지를 상기 읽기 페이지로서 출력하고, 상기 읽기 어드레스가 상기 제3 페이지에 대응하지 않는 경우, 상기 제1 워드라인에 대한 선택 읽기 동작을 수행하여 상기 제1 및 제2 페이지들 중 하나를 상기 읽기 페이지로서 출력하는 단계를 더 포함하는 동작 방법.
  12. 제 11 항에 있어서,
    상기 제2 워드라인에 대한 상기 비선택 읽기 동작은:
    제1 읽기 전압을 상기 제2 워드라인에 인가하여 제1 셀-카운팅 동작을 수행하고, 상기 제1 읽기 전압과 다른 제2 읽기 전압을 상기 제2 워드라인에 인가하여 제2 셀-카운팅 동작을 수행하는 단계; 및
    상기 제1 셀-카운팅 동작의 결과 및 상기 제2 셀-카운팅 동작의 결과 중 하나를 상기 읽기 페이지로서 선택하여 출력하는 단계를 포함하는 동작 방법.
  13. 제 11 항에 있어서,
    상기 제2 워드라인에 대한 상기 비선택 읽기 동작은:
    제1 읽기 전압을 사용하여 상기 제2 워드라인에 대한 밸리 서치 동작을 수행하는 단계; 및
    상기 밸리 서치 동작이 성공인 경우, 상기 밸리 서치 동작의 결과를 상기 읽기 페이지로서 출력하고, 상기 밸리 서치 동작이 실패인 경우, 상기 제1 읽기 전압과 다른 제2 읽기 전압을 기반으로 상기 제2 워드라인에 대한 읽기 동작을 수행하고, 상기 읽기 동작의 결과를 상기 읽기 페이지로서 출력하는 단계를 포함하는 동작 방법.
  14. 불휘발성 메모리 장치의 동작 방법에 있어서,
    제1 워드라인에 대응하는 복수의 제1 페이지들을 수신하는 단계;
    상기 수신된 복수의 제1 페이지들 중 적어도 하나의 페이지를 상기 제1 워드라인과 다른 제2 워드라인에 프로그램하는 단계; 및
    상기 복수의 제1 페이지들 중 상기 제2 워드라인에 프로그램되지 않은 남은 페이지들 및 상기 제1 워드라인에 저장된 이전 페이지를 기반으로, 상기 남은 페이지를 상기 제1 워드라인에 프로그램 하는 단계를 포함하는 동작 방법.
  15. 제 14 항에 있어서,
    상기 제1 워드라인에 대응하는 상기 복수의 제1 페이지들을 모두 수신한 이후에, 프로그램 컨펌 커맨드 세트를 수신하는 단계를 더 포함하고,
    상기 프로그램 컨펌 커맨드 세트에 응답하여 상기 제2 워드라인에 대한 프로그램 및 상기 제1 워드라인에 대한 프로그램이 수행되는 동작 방법.
  16. 제 15 항에 있어서,
    상기 제1 워드라인에 대응하는 읽기 페이지에 대응하는 읽기 어드레스 및 읽기 커맨드를 수신하는 단계; 및
    상기 읽기 어드레스가 상기 복수의 제1 페이지들 중 상기 적어도 하나의 페이지와 대응되는 경우, 상기 제2 워드라인으로부터 상기 읽기 페이지를 읽고, 상기 읽기 어드레스가 상기 복수의 제1 페이지들 상기 적어도 하나의 페이지와 대응되지 않는 경우, 상기 제1 워드라인으로부터 상기 읽기 페이지를 읽는 단계를 포함하는 동작 방법.
  17. 불휘발성 메모리 장치의 동작 방법에 있어서,
    제1 워드라인에 대응하는 제1 내지 제3 페이지들을 수신하는 단계;
    상기 제1 워드라인에 대응하는 상기 제3 페이지를 상기 제1 워드라인과 다른 제2 워드라인에 프로그램하는 단계;
    상기 제1 워드라인에 대응하는 상기 제1 및 제2 페이지들을 상기 제1 워드라인에 프로그램하는 단계;
    상기 제2 워드라인에 대응하는 제4 내지 제6 페이지들을 수신하는 단계;
    상기 제2 워드라인에 대응하는 상기 제6 페이지를 상기 제2 워드라인과 다른 제3 워드라인에 프로그램하는 단계;
    상기 제1 워드라인에 프로그램된 상기 제3 페이지를 읽는 단계; 및
    상기 읽은 제3 페이지 및 상기 제2 워드라인에 대응하는 상기 제4 및 제6 페이지들을 상기 제2 워드라인에 프로그램하는 단계를 포함하는 동작 방법.
  18. 제 17 항에 있어서,
    상기 제1 워드라인은 상기 제1 워드라인이 포함된 메모리 블록의 시작 워드라인인 동작 방법.
  19. 제 17 항에 있어서,
    상기 제3 워드라인에 대응하는 제7 및 제8 페이지들을 수신하는 단계;
    상기 제3 워드라인에 대응하는 상기 제8 페이지를 상기 제3 워드라인과 다른 제4 워드라인에 프로그램하는 단계;
    상기 제3 워드라인에 프로그램된 상기 제6 페이지를 읽는 단계; 및
    상기 읽은 제3 페이지 및 상기 제3 워드라인에 대응하는 상기 제7 페이지를 상기 제3 워드라인에 프로그램하는 단계를 더 포함하는 동작 방법.
  20. 제 19 항에 있어서,
    상기 제4 워드라인에 대응하는 제 9 페이지를 수신하는 단계;
    상기 제4 워드라인에 프로그램된 상기 제8 페이지를 읽는 단계; 및
    상기 읽은 제8 페이지 및 상기 제4 워드라인에 대응하는 상기 제9 페이지를 상기 제4 워드라인에 프로그램하는 단계를 더 포함하고,
    상기 제4 워드라인은 상기 제4 워드라인이 포함된 메모리 블록의 마지막 워드라인인 동작 방법.
KR1020190071718A 2019-06-17 2019-06-17 불휘발성 메모리 장치의 동작 방법 KR20200144197A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190071718A KR20200144197A (ko) 2019-06-17 2019-06-17 불휘발성 메모리 장치의 동작 방법
US16/692,161 US11625302B2 (en) 2019-06-17 2019-11-22 Nonvolatile memory device and operation method thereof
US16/941,956 US11651829B2 (en) 2019-06-17 2020-07-29 Nonvolatile memory device and operation method thereof
US18/301,377 US20230253059A1 (en) 2019-06-17 2023-04-17 Nonvolatile memory device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190071718A KR20200144197A (ko) 2019-06-17 2019-06-17 불휘발성 메모리 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200144197A true KR20200144197A (ko) 2020-12-29

Family

ID=73746472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190071718A KR20200144197A (ko) 2019-06-17 2019-06-17 불휘발성 메모리 장치의 동작 방법

Country Status (2)

Country Link
US (1) US11625302B2 (ko)
KR (1) KR20200144197A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220059039A (ko) * 2020-11-02 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913704B2 (ja) * 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置
US7349260B2 (en) 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
US8307241B2 (en) 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US8228728B1 (en) 2009-09-14 2012-07-24 Marvell International Ltd. Programming method for multi-level cell flash for minimizing inter-cell interference
KR101636248B1 (ko) 2009-12-10 2016-07-06 삼성전자주식회사 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법
US8503233B2 (en) 2010-07-07 2013-08-06 Skymedi Corporation Method of twice programming a non-volatile flash memory with a sequence
KR101703279B1 (ko) 2010-08-05 2017-02-06 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
JP2013069392A (ja) 2011-09-26 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ書き込み方法
KR20130041603A (ko) 2011-10-17 2013-04-25 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법
KR102024850B1 (ko) * 2012-08-08 2019-11-05 삼성전자주식회사 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
US8861269B2 (en) * 2013-03-05 2014-10-14 Sandisk Technologies Inc. Internal data load for non-volatile storage
JP6262063B2 (ja) 2014-03-18 2018-01-17 東芝メモリ株式会社 不揮発性メモリおよび書き込み方法
JP6856400B2 (ja) * 2017-02-20 2021-04-07 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2019057345A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
US11114406B2 (en) 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip

Also Published As

Publication number Publication date
US20200394106A1 (en) 2020-12-17
US11625302B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
US11227659B2 (en) Nonvolatile memory device and storage device including nonvolatile memory device
KR102435873B1 (ko) 스토리지 장치 및 그것의 리드 리클레임 방법
KR102461099B1 (ko) 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
US9773557B2 (en) Multi-plane data order
KR101927212B1 (ko) 비휘발성 메모리 장치의 프로그래밍 방법
CN108305658B (zh) 半导体存储装置及其操作方法
US8164952B2 (en) Nonvolatile memory device and related method of programming
US9281068B2 (en) Nonvolatile memory and related reprogramming method
US20230253059A1 (en) Nonvolatile memory device and operation method thereof
CN106971754B (zh) 非易失性存储器设备、包括其的存储装置和操作其的方法
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
KR102392821B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102329800B1 (ko) 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
KR20170020658A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법 및 프로그램 검증 방법
CN110197693B (zh) 半导体存储器装置和与操作半导体存储器装置有关的方法
US10346097B2 (en) Nonvolatile memory device and storage device including nonvolatile memory device
US20180129559A1 (en) Semiconductor memory device, controller, and operating methods thereof
KR20200144197A (ko) 불휘발성 메모리 장치의 동작 방법
US20210357128A1 (en) Memory device, storage device including the same, and method of operating the storage device
KR20210054376A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20200071955A (ko) 비휘발성 메모리 장치의 동작 방법, 스토리지 장치의 동작 방법 및 스토리지 장치
US11799497B2 (en) Storage device including storage controller and method for operating storage controller
US20230386561A1 (en) Semiconductor memory device and controller for reading data with improved speed, and method of operating the semiconductor memory device and the controller
US20240078018A1 (en) Storage devices calculating a wordline gap value, and methods of operating the same
US20230307069A1 (en) Memory device and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal