KR20200140386A - 메모리-인-픽셀 디스플레이 - Google Patents

메모리-인-픽셀 디스플레이 Download PDF

Info

Publication number
KR20200140386A
KR20200140386A KR1020207034452A KR20207034452A KR20200140386A KR 20200140386 A KR20200140386 A KR 20200140386A KR 1020207034452 A KR1020207034452 A KR 1020207034452A KR 20207034452 A KR20207034452 A KR 20207034452A KR 20200140386 A KR20200140386 A KR 20200140386A
Authority
KR
South Korea
Prior art keywords
memory
pixel
signal
image data
subpixel
Prior art date
Application number
KR1020207034452A
Other languages
English (en)
Other versions
KR102321174B1 (ko
Inventor
이반 크네즈
티엔-치엔 쿠오
잉칸 린
빌린 왕
강훈 전
밋첼 허먼 클라인
호필 배
호세 안토니오 도밍게즈-카발레로
춘-야오 후앙
시에드 파르한 모히우딘
스탠리 보-팅 왕
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/399,805 external-priority patent/US10909926B2/en
Priority claimed from US16/399,792 external-priority patent/US11049448B2/en
Priority claimed from US16/399,797 external-priority patent/US10867548B2/en
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20200140386A publication Critical patent/KR20200140386A/ko
Application granted granted Critical
Publication of KR102321174B1 publication Critical patent/KR102321174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Led Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

전자 디스플레이(18)는 제1 픽셀(70)을 갖는 활성 영역을 포함할 수 있고, 제1 픽셀(70)은 활성 영역에 형성되는데, 여기서 제1 픽셀(70)은 이미지 데이터(86)에 응답하여 광을 방출한다. 전자 디스플레이(18)는, 또한, 이미지 데이터(86)를 제1 픽셀(70)로 송신하기 위한 제어기(60, 62, 54)를 포함할 수 있다. 제1 픽셀(70)은 제어기(60, 62, 54)로부터 수신된 이미지 데이터(86)를 디지털 방식으로 저장하기 위한 메모리(78) 및 메모리(78)로부터 이미지 데이터(86)를 수신하기 위한 드라이버 회로부(80)를 포함할 수 있다. 드라이버 회로부(80)는 이미지 데이터(86)에 응답하여 광이 방출되게 할 수 있다.

Description

메모리-인-픽셀 디스플레이
본 명세서에 개시된 소정의 실시예들의 개요가 아래에 기재된다. 이들 태양들은 단지 이들 소정의 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 태양들은 본 개시내용의 범주를 제한하도록 의도되지 않는다는 것을 이해해야 한다. 실제로, 본 개시내용은 아래에 기재되지 않을 수 있는 다양한 태양들을 포함할 수 있다.
전자 디스플레이의 픽셀들 내에 메모리를 구현함으로써 전자 디스플레이 상에의 프레젠테이션을 위한 이미지를 준비하도록 송신 및 프로세싱되는 이미지 데이터의 대역폭들, 또는 이미지 데이터의 동시에 송신되는 양들을 감소시키기 위한 방법들 및 시스템들은 엄청난 가치를 제공할 수 있다. 픽셀들 내에서의 그러한 메모리 구현은 전자 디스플레이와 연관된 프레임 버퍼의 제거를 허용할 수 있다. 픽셀들 내에 메모리를 갖는 것은 또한 전자 디스플레이들의 설계 복잡성을 완화시킬 수 있는데, 그 이유는 전자 디스플레이의 픽셀 어레이로 동시에 송신되는 이미지가 적을수록, 전자 디스플레이가 더 단순하게 설계될 수 있기 때문이다. 예를 들어, 픽셀들은 더 작은 그룹들로 프로그래밍될 수 있는데, 그 이유는 픽셀 내의 메모리가 이미지의 프레젠테이션 시까지 값들을 저장하기 때문이다.
본 개시내용은 전자 디스플레이 상에서의 프레젠테이션을 위해 이미지 데이터를 송신 및 프로세싱하는 것과 연관된 대역폭을 감소시키는 것을 도울 수 있는 드라이버와 메모리를 포함하는 하나 이상의 픽셀들을 갖는 전자 디스플레이를 기술한다. 픽셀 내에의 메모리의 포함은 픽셀의 발광 부분으로 출력하기 전에 이미지 데이터의 저장을 가능하게 할 수 있다. 따라서, 픽셀 내의 메모리는, 픽셀에 대한 개별 프레임 버퍼로서 작용함으로써 전자 디스플레이 내의 프레임 버퍼에 대한 의존도를 감소시킬 수 있거나, 또는 일부 경우들에서는 제거할 수 있다. 픽셀 내의 메모리는 픽셀의 발광 부분이 광을 방출하게 하기 위해 드라이버와 함께 사용될 수 있다.
본 개시내용의 다양한 태양들은 다음의 상세한 설명을 판독할 시에 그리고 도면들을 참조할 시에 더 양호하게 이해될 수 있다.
도 1은 일 실시예에 따른 전자 디바이스의 개략적인 블록도이다.
도 2는 일 실시예에 따른 도 1의 전자 디바이스의 일 실시예를 표현하는 시계의 사시도이다.
도 3은 일 실시예에 따른 도 1의 전자 디바이스의 일 실시예를 표현하는 태블릿 디바이스의 정면도이다.
도 4는 일 실시예에 따른 도 1의 전자 디바이스의 일 실시예를 표현하는 컴퓨터의 정면도이다.
도 5는 일 실시예에 따른 도 1의 전자 디바이스의 디스플레이 시스템의 블록도이다.
도 6은 일 실시예에 따른 도 5의 디스플레이 시스템의 픽셀 어레이의 블록도이다.
도 7은 일 실시예에 따른 도 6의 픽셀 어레이의 일 실시예의 블록도이다.
도 8은 일 실시예에 따른, 이진 펄스 폭 변조 방출 스킴에 따라 광을 방출하는 도 6의 픽셀 어레이의 픽셀의 블록도이다.
도 9는 일 실시예에 따른, 단일 펄스 폭 변조 방출 스킴에 따라 광을 방출하는 도 6의 픽셀 어레이의 픽셀의 일 실시예의 블록도이다.
도 10은 일 실시예에 따른, 펄스 밀도 변조 방출 스킴에 따라 광을 방출하는 도 6의 픽셀 어레이의 픽셀의 다른 실시예의 블록도이다.
도 11은 일 실시예에 따른, 도 5의 디스플레이 시스템의 열 드라이버에 의해 수행되는 프로그래밍 시퀀스들의 타이밍도이다.
도 12는 일 실시예에 따른, 전류 드라이브를 갖는 도 6의 픽셀 어레이의 서브픽셀의 제1 실시예의 회로도이다.
도 13은 일 실시예에 따른, 하이브리드 드라이브를 갖고 메모리를 갖는 도 6의 픽셀 어레이의 서브픽셀의 제2 실시예의 회로도이다.
도 14는 일 실시예에 따른, 이미지를 디스플레이하기 위해 도 13의 서브픽셀을 동작시키는 데 사용되는 제어 신호들의 타이밍도이다.
도 15는 일 실시예에 따른, 도 12의 서브픽셀에 대한 이진 펄스 폭 변조 방출 스킴에 대응하는 이미지 데이터의 송신을 시뮬레이션함으로써 생성된 전류 및 전압을 보여주는 그래프이다.
도 16은 일 실시예에 따른, 도 13의 서브픽셀에 대한 이진 펄스 폭 변조 방출 스킴에 대응하는 이미지 데이터의 송신을 시뮬레이션함으로써 생성된 전류 및 전압을 보여주는 그래프이다.
도 17은 일 실시예에 따른, 도 12의 서브픽셀에 커플링된 메모리 회로부의 회로도이다.
도 18은 일 실시예에 따른, 글로벌 애노드(global anode)를 구현하는 도 12의 서브픽셀의 일 실시예에 커플링된 도 17의 메모리 회로부의 일 실시예의 회로도이다.
도 19는 일 실시예에 따른, 도 18의 서브픽셀을 동작시키기 위한 프로세스이다.
도 20은 일 실시예에 따른, 글로벌 캐소드(global cathode)를 구현하는 도 18의 서브픽셀의 일 실시예의 회로도이다.
도 21은 일 실시예에 따른 도 13의 메모리 회로부의 일 실시예의 회로도이다.
도 22는 일 실시예에 따른, 도 21의 메모리 회로부를 동작시키기 위한 프로세스이다.
도 23은 일 실시예에 따른 도 13의 메모리 회로부의 일 실시예의 회로도이다.
도 24a는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 재정렬 없음(no reordering)에 대응하는 비트-평면(bit-plane) 그래프이다.
도 24b는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 재정렬 없음에 대응하는 에러 그래프이다.
도 24c는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 2회의 재정렬들에 대응하는 비트-평면 그래프이다.
도 24d는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 2회의 재정렬들에 대응하는 에러 그래프이다.
도 24e는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 3회의 재정렬들에 대응하는 비트-평면 그래프이다.
도 24f는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 3회의 재정렬들에 대응하는 에러 그래프이다.
도 24g는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 재정렬의 이상적인 경우에 대응하는 비트-평면 그래프이다.
도 24h는 일 실시예에 따른, 도 23의 메모리 회로부에서 구현된 재정렬의 이상적인 경우에 대응하는 에러 그래프이다.
도 25는 일 실시예에 따른, 시간 경과에 따른 그리고 추가 컬러 채널들의 포함을 갖는 도 24c의 비트-평면 그래프를 예시한 비트-평면 그래프이다.
도 26은 일 실시예에 따른, 도 25의 비트-평면 그래프의 제3 사분면과 연관된 로딩 및 방출 프로세스를 예시한 타이밍도이다.
도 27은 일 실시예에 따른, 디지털 미러 디스플레이에서 사용하기 위해 구현되는 도 23의 메모리 회로부의 일 실시예의 회로도이다.
도 28은 일 실시예에 따른, 액정 디스플레이에서 사용하기 위한 도 25의 픽셀의 일 실시예의 회로도이다.
도 29는 일 실시예에 따른, 도 5의 디스플레이 시스템을, 전자 디스플레이의 활성 영역 외부에 스마트 버퍼를 갖는 디스플레이 시스템과 비교한 블록도이다.
도 30은 일 실시예에 따른, 도 29의 스마트 버퍼에서 사용하기 위한 도 13의 메모리 회로부의 일 실시예의 회로도이다.
도 31은 일 실시예에 따른, 도 29의 스마트 버퍼를 갖는 디스플레이 시스템에서 사용하기 위한 도 6의 픽셀 어레이의 서브픽셀의 제3 실시예의 회로도이다.
하나 이상의 구체적인 실시예들이 아래에서 설명될 것이다. 이러한 실시예들에 대한 간명한 설명을 제공하려는 노력으로, 명세서에는 실제 구현의 모든 특징들이 설명되어 있지는 않다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에서, 구현마다 다를 수 있는 시스템-관련 및 사업-관련 제약들의 준수와 같은 개발자들의 특정 목표들을 달성하기 위해 많은 구현-특정 결정들이 이루어져야 한다는 것을 이해해야 한다. 또한, 그러한 개발 노력은 복잡하고 시간 소모적일 수 있지만, 그럼에도 본 개시내용의 이익을 갖는 본 발명이 속한 기술분야에서 통상의 지식을 가진 자들을 위한 설계, 제조, 및 제작의 일상적인 과제일 것이라는 것을 이해해야 한다.
본 개시내용의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 요소들 중 하나 이상이 존재한다는 것을 의미하도록 의도된다. 용어들 "포함하는(comprising, including)", 및 "갖는(having)"은 포괄적인 것이고 열거된 요소들 이외의 부가적인 요소들이 존재할 수 있음을 의미하도록 의도된다. 추가로, 본 개시내용의 "하나의 실시예" 또는 "일 실시예"에 대한 언급들은 나열된 특징부들을 또한 포함하는 추가 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않는다는 것을 이해해야 한다.
전자 디스플레이들은 휴대폰으로부터 컴퓨터, 텔레비전, 자동차 대시보드, 및 더 많은 것들에 이르는 다수의 전자 디바이스들에서 발견된다. 전자 디스플레이들은 개별 픽셀 크기를 감소시킴으로써 점점 더 높은 해상도들을 달성해 왔다. 그렇지만, 해상도들을 증가시키는 것은, 예를 들어 증가된 양들의 이미지 데이터를 프로세싱하는 것으로부터 증가되는 전력 소비를 야기함으로써, 이미지를 디스플레이하기 전에 프로세싱 회로부에 의해 프로세싱되는 증가된 해상도들과 연관되는 증가된 양의 이미지 데이터를 관리하는 것과 연관되는 어려움을 증가시킬 수 있다. 더욱이, 증가하는 해상도들은 이미지의 프레젠테이션을 위해 프로세싱 회로부로부터 픽셀 어레이로 이미지 데이터를 전달하는 데 사용되는 대역폭을 증가시킬 수 있는데, 그 이유는 더 높은 전자 디스플레이 해상도로 동일한 이미지를 전달하는 데에는 더 많은 이미지 데이터가 사용되기 때문이다.
본 개시내용의 실시예들은 각각의 픽셀에 대한 개별 프레임 버퍼로서 사용될 수 있는 메모리-인-픽셀 회로부를 구현하기 위한 시스템들 및 방법들에 관한 것인데, 이는 전자 디스플레이의 픽셀 어레이 및 드라이빙 회로부 외부의 프레임 버퍼에 대한 의존도를 감소시킬 수 있다. 메모리는 발광 다이오드(light-emitting diode, LED)를 포함하는 픽셀 회로부에서 구현될 수 있다. 유기 발광 다이오드(organic light-emitting diode, OLED)가 픽셀에서 발견될 수 있는 하나의 유형의 LED를 표현하지만, 다른 유형들의 LED들이 또한 사용될 수 있거나, 또는 액정 디스플레이(liquid crystal display, LCD), 플라즈마 디스플레이 패널, 및/또는 도트-매트릭스 디스플레이를 지원하기 위한 컴포넌트들과 같은 발광 컴포넌트들이 픽셀 회로부에서 사용될 수 있다.
메모리-인-픽셀 회로부를 구현하기 위한 본 개시내용의 시스템들 및 방법들은 디스플레이를 위한 픽셀 어레이들에 대한 이미지 데이터의 송신 대역폭들을 감소시킬 수 있는데, 그 이유는 픽셀이 메모리 내에 이미지 데이터를 저장할 수 있기 때문이다. 이러한 방식으로, 픽셀 외부의 이미지 데이터를 일시적으로 저장하기 위한 프레임 버퍼들에 대한 의존도가 감소되는데, 그 이유는 픽셀이 이미지 데이터의 디스플레이 전에 그 자신의 이미지 데이터를 저장하기 위한 그 자신의 메모리를 갖기 때문이다.
본 개시내용의 LED(예컨대, OLED) 디스플레이와 같은 자가-발광형 디스플레이 및 대응하는 회로부를 포함할 수 있는 적합한 전자 디바이스들의 대체적인 설명이 제공된다. OLED는 자가-발광형 픽셀에서 발견될 수 있는 하나의 유형의 LED를 표현하지만, 다른 유형들의 LED들이 또한 사용될 수 있다.
설명을 돕기 위해, 전자 디스플레이(18)를 포함하는 전자 디바이스(10)가 도 1에 도시되어 있다. 아래에서 더 상세히 기술되는 바와 같이, 전자 디바이스(10)는, 컴퓨터, 이동 전화, 휴대용 미디어 디바이스, 태블릿, 텔레비전, 가상현실 헤드셋, 차량 계기판 등과 같은 임의의 적합한 전자 디바이스일 수 있다. 따라서, 도 1이 단지 특정 구현의 하나의 예이고, 전자 디바이스(10)에 존재할 수 있는 컴포넌트들의 유형들을 예시하도록 의도되는 것이라는 것에 유의해야 한다. 전자 디바이스(10)는, 특히, 시스템 온 칩(system on a chip, SoC) 및/또는 프로세싱 회로(들)와 같은 프로세싱 코어 컴플렉스(12), 저장 디바이스(들)(14), 통신 인터페이스(들)(16), 전자 디스플레이(18), 입력 구조물들(20), 및 전원(22)을 포함할 수 있다. 도 1에 설명된 다양한 컴포넌트들은 하드웨어 요소들(예컨대, 회로부), 소프트웨어 요소들(예컨대, 명령어들을 저장하는 유형적인(tangible) 비일시적 컴퓨터 판독가능 매체), 또는 하드웨어와 소프트웨어 요소들 둘 모두의 조합을 포함할 수 있다. 다양한 도시된 컴포넌트들은 더 적은 수의 컴포넌트들로 조합될 수 있거나 추가의 컴포넌트들로 분리될 수 있다는 것에 유의해야 한다.
도시된 바와 같이, 프로세싱 코어 컴플렉스(12)는 저장 디바이스(들)(14)와 동작가능하게 커플링된다. 따라서, 프로세싱 코어 컴플렉스(12)는 이미지 데이터를 생성하고/하거나 송신하는 것과 같은 동작들을 수행하기 위해 저장 디바이스(들)(14)에 저장된 명령어들을 실행할 수 있다. 이와 같이, 프로세싱 코어 컴플렉스(12)는 하나 이상의 범용 마이크로프로세서, 하나 이상의 ASIC(application specific integrated circuit), 하나 이상의 FPGA(field programmable logic array), 또는 이들의 임의의 조합을 포함할 수 있다. 발광 컴포넌트들(예컨대, LED들, OLED들)을 포함하는 픽셀들을 사용하여, 전자 디스플레이(18)는 프로세싱 코어 컴플렉스(12)에 의해 생성된 이미지들을 보여줄 수 있다.
명령어들에 더하여, 저장 디바이스(들)(14)는 프로세싱 코어 컴플렉스(12)에 의해 프로세싱될 데이터를 저장할 수 있다. 따라서, 일부 실시예들에서, 저장 디바이스(들)(14)는 하나 이상의 유형적인 비일시적 컴퓨터 판독가능 매체들을 포함할 수 있다. 저장 디바이스(들)(14)는 휘발성 및/또는 비휘발성일 수 있다. 예를 들어, 저장 디바이스(들)(14)는 랜덤 액세스 메모리(random access memory, RAM) 및/또는 판독 전용 메모리(read only memory, ROM), 플래시 메모리, 하드 드라이브, 광학 디스크 등과 같은 재기록가능한 비휘발성 메모리, 또는 이들의 임의의 조합을 포함할 수 있다.
도시된 바와 같이, 프로세싱 코어 컴플렉스(12)는 또한 통신 인터페이스(들)(16)와 동작가능하게 커플링된다. 일부 실시예들에서, 통신 인터페이스(들)(16)는 데이터를 다른 전자 디바이스 및/또는 네트워크와 통신하는 것을 용이하게 할 수 있다. 예를 들어, 통신 인터페이스(들)(16)(예컨대, 무선 주파수 시스템)는 전자 디바이스(10)가 블루투스 네트워크와 같은 개인 영역 네트워크(PAN), 1622.11x Wi-Fi 네트워크와 같은 로컬 영역 네트워크(LAN), 및/또는 4G 또는 LTE(Long-Term Evolution) 셀룰러 네트워크와 같은 광역 네트워크(WAN)에 통신가능하게 커플링할 수 있게 할 수 있다.
추가로, 도시된 바와 같이, 프로세싱 코어 컴플렉스(12)는 또한 전원(22)에 동작가능하게 커플링된다. 일부 실시예들에서, 전원(22)은 프로세싱 코어 컴플렉스(12) 및/또는 전자 디스플레이(18)와 같은, 전자 디바이스(10) 내의 하나 이상의 컴포넌트들에 전력을 제공할 수 있다. 따라서, 전원(22)은 재충전가능한 리튬 폴리머(Li-poly) 배터리 및/또는 교류(alternating current, AC) 전력 변환기와 같은 임의의 적합한 에너지원을 포함할 수 있다.
도시된 바와 같이, 전자 디바이스(10)는 또한 하나 이상의 입력 구조물들(20)과 동작가능하게 커플링된다. 일부 실시예들에서, 입력 구조물들(20)은, 예를 들어 사용자 입력들을 수신함으로써, 전자 디바이스(10)와의 사용자 상호작용을 용이하게 할 수 있다. 따라서, 입력 구조물들(20)은 버튼, 키보드, 마우스, 트랙패드 등을 포함할 수 있다. 추가로, 일부 실시예들에서, 입력 구조물들(20)은 전자 디스플레이(18) 내의 터치 감지 컴포넌트들을 포함할 수 있다. 그러한 실시예들에서, 터치 감지 컴포넌트들은 전자 디스플레이(18)의 표면을 터치하는 객체의 발생 및/또는 위치를 검출함으로써 사용자 입력들을 수신할 수 있다.
사용자 입력들을 가능하게 하는 것에 더하여, 전자 디스플레이(18)는 하나 이상의 디스플레이 픽셀들을 갖는 디스플레이 패널을 포함할 수 있다. 전술된 바와 같이, 전자 디스플레이(18)는, 대응하는 이미지 데이터에 적어도 부분적으로 기초하여 프레임들을 디스플레이함으로써, 운영 체제의 그래픽 사용자 인터페이스(GUI), 애플리케이션 인터페이스, 정지 이미지, 또는 비디오 콘텐츠와 같은 정보의 시각적 표현들을 제시하기 위해 디스플레이 픽셀들로부터의 광 방출을 제어할 수 있다. 도시된 바와 같이, 전자 디스플레이(18)는 프로세싱 코어 컴플렉스(12)에 동작가능하게 커플링된다. 이러한 방식으로, 전자 디스플레이(18)는 프로세싱 코어 컴플렉스(12)에 의해 생성된 이미지 데이터에 적어도 부분적으로 기초하여 프레임들을 디스플레이할 수 있다. 추가로 또는 대안으로, 전자 디스플레이(18)는 통신 인터페이스(들)(16) 및/또는 입력 구조물들(20)을 통해 수신된 이미지 데이터에 적어도 부분적으로 기초하여 프레임들을 디스플레이할 수 있다.
이해될 수 있는 바와 같이, 전자 디바이스(10)는 다수의 상이한 형태들을 취할 수 있다. 도 2에 도시된 바와 같이, 전자 디바이스(10)는 시계(30)의 형태를 취할 수 있다. 예시적인 목적을 위해, 시계(30)는 Apple Inc.로부터 입수가능한 임의의 Apple Watch® 모델일 수 있다. 도시된 바와 같이, 시계(30)는 인클로저(32)(예컨대, 하우징)를 포함한다. 일부 실시예들에서, 인클로저(32)는 물리적 손상으로부터 내부 컴포넌트들을 보호하고/하거나 전자기 간섭으로부터 그들을 차폐시킬 수 있다(예컨대, 컴포넌트들을 하우징할 수 있음). 스트랩(34)은 시계(30)가 팔 또는 손목에 착용될 수 있게 할 수 있다. 전자 디스플레이(18)는 시계(30)의 동작에 관련된 정보를 디스플레이할 수 있다. 입력 구조물들(20)은, 사용자가 시계(30)를 활성화 또는 비활성화시키고/시키거나, 사용자 인터페이스를 홈 스크린으로 내비게이팅하고/하거나, 사용자 인터페이스를 사용자-구성가능 애플리케이션 스크린으로 내비게이팅하고/하거나, 음성-인식 특징부를 활성화시키고/시키거나, 볼륨 제어부를 제공하고/하거나, 진동 모드와 벨소리 모드 사이에서 토글링할 수 있게 할 수 있다. 도시된 바와 같이, 입력 구조물들(20)은 인클로저(32) 내의 개구들을 통해 액세스될 수 있다. 일부 실시예들에서, 입력 구조물들(20)은, 예를 들어 외부 디바이스들에 접속하기 위한 오디오 잭을 포함할 수 있다.
전자 디바이스(10)는, 또한, 도 3에 도시된 바와 같이, 태블릿 디바이스(40)의 형태를 취할 수 있다. 예시적인 목적을 위해, 태블릿 디바이스(40)는 Apple Inc.로부터 입수가능한 임의의 iPad® 모델일 수 있다. 태블릿 디바이스(40)의 크기에 따라, 태블릿 디바이스(40)는 휴대폰과 같은 핸드헬드 디바이스로서의 역할을 할 수 있다. 태블릿 디바이스(40)는 입력 구조물들(20)이 돌출될 수 있는 인클로저(42)를 포함한다. 소정 예들에서, 입력 구조물들(20)은 하드웨어 키패드(도시되지 않음)를 포함할 수 있다. 인클로저(42)는 또한 전자 디스플레이(18)를 보유한다. 입력 구조물들(20)은 사용자가 태블릿 디바이스(40)의 GUI와 상호작용할 수 있게 할 수 있다. 예를 들어, 입력 구조물들(20)은 사용자가 RCS(Rich Communication Service) 텍스트 메시지, SMS(Short Message Service) 텍스트 메시지를 타이핑하거나 전화 호출을 행할 수 있게 할 수 있다. 스피커(44)는 수신된 오디오 신호를 출력할 수 있고, 마이크로폰(46)은 사용자의 음성을 캡처할 수 있다. 태블릿 디바이스(40)는, 또한, 태블릿 디바이스(40)가 유선 접속을 통해 다른 전자 디바이스에 접속할 수 있게 하는 통신 인터페이스(16)를 포함할 수 있다.
도 4는 전자 디바이스(10)가 취할 수 있는 다른 형태를 표현하는 컴퓨터(48)를 예시한다. 예시적인 목적을 위해, 컴퓨터(48)는 Apple Inc.로부터 입수가능한 임의의 Macbook® 또는 iMac® 모델일 수 있다. 전자 디바이스(10)는 또한 데스크톱 컴퓨터를 비롯한 임의의 다른 컴퓨터의 형태를 취할 수 있다는 것을 이해해야 한다. 도 4에 도시된 컴퓨터(48)는 전자 디스플레이(18), 및 키보드 및 트랙 패드를 포함하는 입력 구조물들(20)을 포함한다. 컴퓨터(48)의 통신 인터페이스들(16)은, 예를 들어 USB(universal service bus) 접속을 포함할 수 있다.
임의의 경우에, 전술한 바와 같이, 전자 디바이스(10)의 전자 디스플레이(18) 상에 이미지들을 디스플레이함으로써 정보를 전달하도록 전자 디바이스(10)를 동작시키는 것은 대체적으로 전력을 소비한다. 추가로, 전술된 바와 같이, 전자 디바이스들(10)은, 종종, 유한한 양의 전기 에너지를 저장한다. 따라서, 전력 소비 효율을 개선하는 것을 용이하게 하기 위해, 전자 디바이스(10)는, 일부 실시예들에서, 이미지들을 디스플레이하는 데 있어서 외부 프레임 버퍼의 사용을 감소시키거나 제거하기 위한 방식으로서 메모리-인-픽셀을 구현하고, 따라서 이미지들을 디스플레이하고/하거나 전자 디스플레이(18) 내에 수신되는 이미지 데이터의 대역폭을 감소시키는 데 있어서 프레임 버퍼의 사용에 의해 소비되는 전력을 감소시키는 전자 디스플레이(18)를 포함할 수 있다. 일부 경우들에서, 내부 프레임 버퍼(예컨대, 전자 디스플레이(18) 내에, 예를 들어 전자 디스플레이(18)의 디스플레이 드라이버 집적 회로 내에 위치됨)가 메모리-인-픽셀 기법들 대신에 또는 이들에 더하여 사용될 수 있다. 메모리-인-픽셀 또는 관련 기법들을 구현함으로써, 전자 디스플레이(18)는 더 작은 대역폭들의 이미지 데이터로 프로그래밍되어, 전력 소비 절감을 추가로 가능하게 할 수 있다. 또한, 픽셀 내의 또는 온보드 프레임 버퍼 내의 메모리를 사용하는 전자 디스플레이(18)는, 픽셀 내에 메모리를 갖지 않고서 또는 온보드 프레임 버퍼를 갖지 않고서, 전자 디스플레이(18)보다 덜 복잡한 설계를 가질 수 있다. 이러한 이득들은, 새로운 이미지 데이터가 메모리에 기록될 때까지 픽셀이 그의 메모리로 송신된 데이터를 보유하기 때문에 실현될 수 있다.
유사하게, 이미지 데이터의 부분들은 전자 디스플레이(18)와 연관된 픽셀들의 서브세트를 한 번에 프로그래밍할 수 있다. 디스플레이될 이미지가 전형적으로 수치 데이터 또는 이미지 데이터로 변환되어, 이미지는 전자 디스플레이(18)의 컴포넌트들에 의해 해석가능하게 된다. 이러한 방식으로, 이미지 데이터 자체가 작은 "픽셀" 부분들로 분할될 수 있으며, 그 부분들 각각은 전자 디스플레이(18)의 픽셀 부분, 또는 전자 디스플레이(18)에 대응하는 디스플레이 패널의 픽셀 부분에 대응할 수 있다. 일부 실시예들에서, 이미지 데이터는 적색-녹색-청색 광의 조합들을 통해 표현되며, 따라서, 단일 컬러를 갖는 것으로 보이는 하나의 픽셀은, 실제로는, 일정 비율의 적색, 녹색, 및 청색 광을 각각 방출하여 그 단일 컬러를 생성하는 3개의 서브픽셀들이다. 이러한 방식으로, 적색-녹색-청색 광의 조합들을 정량화하는 수치 값들 또는 이미지 데이터는, 그들 특정 서브픽셀들에 대한 이미지 데이터의 컬러의 휘도 세기(예컨대, 밝기)를 연관시키는 디지털 휘도 레벨 또는 그레이 레벨에 대응할 수 있다. 이해되는 바와 같이, 이미지에서의 그레이 레벨들의 수는 보통, 2N개의 그레이 레벨들로서 표현될 수 있는 특정 전자 디스플레이(18)에서의 그레이 레벨들을 표현하는 데 사용되는 비트들의 수에 의존하는데, 여기서 N은 그레이 레벨들을 표현하는 데 사용되는 비트들의 수에 대응한다. 예로서, 전자 디스플레이(18)가 8-비트를 사용하여 그레이 레벨들을 표현하는 일 실시예에서, 그레이 레벨은, 총 256개의 잠재적 그레이 레벨들에 대해, 흑색 또는 조명 없음에 대한 0 내지 최대 조명 및/또는 충분한 조명에 대한 255의 범위에 이른다. 유사하게, 6-비트를 사용하는 전자 디스플레이(18)는 64개의 그레이 레벨들을 사용하여 각각의 서브픽셀에 대한 휘도 세기를 표현할 수 있다.
전자 디스플레이(18)의 픽셀들 내에 메모리를 갖는 것은, 이미지 데이터가 제2 컬러와 연관된 추가 서브픽셀들로 동시에 송신될 필요 없이, 이미지 데이터가 하나의 컬러와 연관된 서브픽셀들로 송신될 수 있게 한다. 본 개시내용의 목적을 위해, 서브픽셀들은 적색-녹색-청색 컬러 채널들에 관하여 논의되는데, 여기서 컬러 채널은, 추가 컬러 채널들과 조합될 때 진짜 또는 원하는 컬러의 이미지를 생성하는 단일 컬러에 대한 그레이 레벨들을 포함하는 이미지 데이터의 층이며, 컬러 채널에 대한 이미지 데이터는 그 컬러 채널에 대한 서브픽셀로 송신되는 이미지 데이터에 대응한다. 그러나, 청색-녹색-적색, 청록색-자홍색-황색, 및/또는 청록색-자홍색-황색-흑색과 같은 컬러 채널들 및/또는 서브픽셀들의 임의의 조합이 사용될 수 있다는 것을 이해해야 한다.
설명을 돕기 위해, 메모리-인-픽셀을 구현하지 않는 전자 디스플레이(18)와 연관된 디스플레이 시스템(50) 및 메모리-인-픽셀을 구현하는 전자 디스플레이(18)와 연관된 디스플레이 시스템(52)이 도 5에 도시되어 있는데, 이들 각각은 전자 디바이스(10)에서 각각 구현될 수 있다. 디스플레이 시스템(50)은 이미지 데이터(56)를 수신하기 위한 타이밍 제어기(54), 통신 링크(64)를 통해 타이밍 제어기(54)에 통신가능하게 커플링된 프레임 버퍼(58), 행 드라이버(60) 및 열 드라이버(62), 및 열 드라이버(62) 및 행 드라이버(60)로부터 제어 신호들을 수신하여 전자 디스플레이(18) 상에 이미지를 생성하는 픽셀 어레이(66)를 포함한다. 더욱이, 디스플레이 시스템(52)은 이미지 데이터(56)를 수신하기 위한 타이밍 제어기(54), 통신 링크(68)를 통해 타이밍 제어기(54)에 통신가능하게 커플링된 행 드라이버(60) 및 열 드라이버(62), 및 열 드라이버(62) 및 행 드라이버(60)로부터 제어 신호들을 수신하여 전자 디스플레이(18) 상에 이미지를 생성하는 메모리-인-픽셀 기법들을 구현하는 픽셀 어레이(69)를 포함한다.
이미지를 디스플레이하도록 준비함에 있어서, 디스플레이 시스템(50)은 타이밍 제어기(54)에서 이미지 데이터(56)를 수신할 수 있다. 타이밍 제어기(54)는 이미지 데이터(56)를 수신하고 사용하여, 열 드라이버(62) 및 행 드라이버(60)를 통해 픽셀 어레이(66)로의 이미지 데이터(56)의 제공을 제어하기 위한 클록 신호들 및/또는 제어 신호들을 결정할 수 있다. 추가로 또는 대안으로, 일부 실시예들에서, 이미지 데이터(56)는 프레임 버퍼(58)에 의해 수신된다.
어느 경우든, 프레임 버퍼(58)는 열 드라이버(62) 및/또는 행 드라이버(60)로 출력하기 전에 타이밍 제어기(54)가 이미지 데이터(56)를 저장하기 위한 외부 저장소로서의 역할을 할 수 있다. 타이밍 제어기(54)는 프레임 버퍼(58)로부터 통신 링크(64)를 통해 열 드라이버(62) 및/또는 행 드라이버(60)로 이미지 데이터(56)를 송신할 수 있다.
통신 링크(64)는 모든 채널들과 연관된 이미지 데이터(56), 예를 들어, 적색 채널, 녹색 채널, 및 청색 채널과 연관된 이미지 데이터(56)를 행 드라이버(60) 및/또는 열 드라이버(62)로 동시에 송신하기에 충분히 크다(예컨대, 이미지 데이터의 송신 대역폭을 통해 결정됨). 이러한 방식으로, 통신 링크(64)는 적색 채널, 녹색 채널 및 청색 채널에 대한 픽셀 어레이(66)의 각자의 픽셀과 연관된 이미지 데이터(56)를 동시에 전달한다. 열 드라이버(62) 및 행 드라이버(60)는 이미지 데이터(56)에 기초한 제어 신호들을 픽셀 어레이(66)로 송신할 수 있다. 제어 신호들에 응답하여, 픽셀 어레이(66)는, 예를 들어 0 내지 255 범위의 그레이 레벨들을 통해 나타내지는 다양한 광도(luminosity)들 또는 밝기로 광을 방출하여, 이미지를 전달한다.
그러나, 디스플레이 시스템(52)은 타이밍 제어기(54)에서 이미지 데이터(56)를 수신한다. 타이밍 제어기(54)는 이미지 데이터(56)를 사용하여, 이미지 데이터(56)를 메모리-인-픽셀 픽셀 어레이(69)에 공급하는 데 사용되는 클록 신호들을 결정할 수 있다. 타이밍 제어기(54)는 이미지 데이터(56)를 행 드라이버(60) 및/또는 열 드라이버(62)로 송신하여, 이미지 데이터(56)와 연관된 디지털 데이터 신호들로 픽셀 어레이(69)의 메모리를 프로그래밍하는데, 여기서 디지털 데이터 신호들은 픽셀 어레이(69)의 픽셀들에 대한 방출 밝기/그레이 레벨을 나타낸다.
메모리-인-픽셀 시스템들 및 방법들을 구현함으로써, 디스플레이 시스템(52)은, 예를 들어 통신 링크(64)를 통해 전달되는 신호들의 대역폭과 비교할 때, 통신 링크(68)를 통해 전달되는 신호들의 대역폭을 감소시킬 수 있다. 일부 경우들에서, 이미지 데이터(56)의 단일 채널은, 모든 채널들이 픽셀 어레이(66)로 동시에 송신되는 것(예컨대, 적색-녹색-청색 채널들)과는 대조적으로, 통신 링크(64)를 통해 송신될 수 있다(예컨대, 적색 채널). 이러한 방식으로, 통신 링크(68)는 상이한 시간들에서 적색 채널, 녹색 채널 및 청색 채널에 대한 픽셀 어레이(66)의 각자의 픽셀과 연관된 이미지 데이터(56)를 전달하여, 이미지 데이터(56)를 전달하는 데 사용되는 신호들의 전체적인 대역폭의 감소를 야기한다. 통신 링크(68)의 전체적인 대역폭을 감소시키는 것은, 전자 디바이스(10)의 전력 소비의 감소로 이어질 수 있는데, 그 이유는 주어진 시간에 더 적은 데이터(예컨대, 단일 채널의 이미지 데이터)를 프로세싱하는 것이 더 많은 데이터(예컨대, 3개의 채널들의 이미지 데이터)를 프로세싱하는 것보다 더 적은 프로세싱 리소스들을 소비할 수 있기 때문이다.
이미지들을 디스플레이하기 위해 메모리-인-픽셀을 갖는 픽셀 어레이(69)를 동작시키는 것에 대해 상술하기 위해, 통신 링크(68)를 통해 행 드라이버(60) 및/또는 열 드라이버(62)에 링크되는 타이밍 제어기(54)를 갖는 메모리-인-픽셀을 구현하는 디스플레이 시스템(52A)의 일례가 도 6에 도시되어 있다. 디스플레이 시스템(52A)은, 전자 디스플레이(18)의 컬러 채널들에 대응하는 서브픽셀들(72), 예를 들어 적색 서브픽셀(72R), 녹색 서브픽셀(72G), 및 청색 서브픽셀(72B)을 각각 갖는 하나 이상의 픽셀들(70)을 갖는 L개의 행들 × M개의 열들의 픽셀 어레이(69)를 포함하는데, 여기서 서브픽셀들(72) 각각은 최대 N개의 비트들을 저장하는 메모리(78) 및 광을 방출하도록 서브픽셀(72)을 동작시키는 드라이버(DRV)(80)를 포함하고, 도 6에 도시되어 있다. 도시된 디스플레이 시스템(52A)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 일부 실시예들에서, 픽셀 어레이(69)는, 적색-녹색-청색 컬러 채널들 대신에 또는 그들에 더하여, 청록색-황색-자홍색 컬러 채널들에 대응하는 다양한 양의 청록색, 황색, 및 자홍색 광을 방출하는 서브픽셀들(72)을 포함할 수 있다.
디스플레이 시스템(52A)의 동작을 설명하자면, 타이밍 제어기(54)는 픽셀 어레이(69)를 갖는 전자 디스플레이 상에 디스플레이될 다음 이미지에 대응하는 이미지 데이터(56)를 수신한다. 타이밍 제어기(54)는 이미지 데이터(56)에 응답하여 제어 신호들 및/또는 클록킹 신호들을 생성하고, 픽셀들(70)의 행들을 동작시키는 것에 관련된 신호들을 행 드라이버(60)로 송신하고, 픽셀들(70)의 열들을 동작시키는 것에 관련된 신호들을 열 드라이버(62)로 송신한다. 행 드라이버(60)는 타이밍 제어기(54)로부터 송신된 이미지 데이터(56)와 연관된 신호들에 응답하고, 각각의 적색-녹색-청색(RGB) 채널에 대한 방출 제어 신호들(82) 및 기록 제어 신호들(84)을 생성한다. 타이밍 제어기(54)로부터 송신되는 이미지 데이터(56)와 연관된 신호들에 또한 응답하는 열 드라이버(62)는 픽셀들(70) 각각의 메모리(78)로 송신될 이미지 데이터(86)를 생성한다. 열 드라이버(62)는 이미지 데이터(56)와 연관된 신호들 및/또는 이미지 데이터(56)에 응답하여 이미지 데이터(86)를 생성할 수 있지만, 일부 실시예들에서, 이미지 데이터(56)는 이미지 데이터(86)로서 픽셀들(70) 각각으로 송신된다. 열 드라이버(62)는, 또한 크기 N 비트인 메모리(78)의 크기와 매칭되는, 각각의 서브픽셀(72)에 대한 크기 N 비트의 데이터를 생성한다.
대체적으로, 발광 제어 신호들(82), 기록 제어 신호들(84), 및 이미지 데이터(86)의 송신을 통해, 픽셀들(70)은 전자 디스플레이(18) 상에 이미지를 생성하기 위해 광을 방출하도록 동작된다. 픽셀들(70) 각각은 행 드라이버(60)로부터 송신되는 방출 제어 신호들(82) 중의 각자의 방출 제어 신호(88), 기록 제어 신호들(84) 중의 각자의 3개의 기록 제어 신호들(90), 및 픽셀(70)의 채널들에 대한 각자의 이미지 데이터(92), 예를 들어, 적색 채널에 대한 N개의 비트들의 이미지 데이터(이미지 데이터 - R)(92R), 녹색 채널에 대한 N개의 비트들의 이미지 데이터(이미지 데이터 - G)(92G), 및 청색 채널에 대한 N개의 비트들의 이미지 데이터(이미지 데이터 - B)(92B)를 수신한다. 기록 제어 신호들(84)은 픽셀(70)의 메모리(78)가 열 드라이버(62)에 의해 송신된 이미지 데이터(86)에 의해 프로그래밍될 수 있게 할 수 있다. 또한, 방출 제어 신호들(82) 중의 각자의 방출 제어 신호(88)는, 픽셀(70)이 광을 방출할 수 있는지의 여부를 제어할 수 있다. 방출 제어 신호(88)는 일정 열의 각자의 픽셀들(70)로 송신된다. 인에이블된 방출 제어 신호(88)는 드라이버(80)를 활성화시켜서, 메모리(78)로부터의 디지털 이미지 데이터(92)가, 아날로그 데이터 신호들을 사용하여 광이 픽셀(70)로부터 방출되게 하는 픽셀(70)의 발광 부분, 예를 들어 서브픽셀(72)과 연관된 발광 다이오드(LED)로 송신되게 할 수 있다. 도시된 실시예에서, 픽셀들(70)의 열들, 예를 들어 제1 열 내의 픽셀들(70)(R1C1, R2C1, R3C1, 내지 RLC1)은 동일한 방출 제어 신호(88)를 수신한다. 픽셀(70)로 송신된 이미지 데이터(92)는 픽셀(70)이 전체적인 컬러 및/또는 밝기의 광을 방출하게 한다.
픽셀(70)로부터 방출된 인지된 컬러는 픽셀(70)의 3개의 채널들 각각으로부터 방출되는 광, 즉 각자의 서브픽셀 각각으로부터 방출되는 광에 기초하여 변화한다. 예를 들어, 0의 밝기를 출력하도록 각각의 서브픽셀을 동작시키는 것은 픽셀(70)이 오프인 것으로 보이게 하는 반면, 100%의 밝기를 출력하도록 적색 서브픽셀(72R)을, 50%의 밝기를 출력하도록 녹색 서브픽셀(72G)을, 그리고 0%의 밝기를 출력하도록 청색 서브픽셀(72B)을 동작시키는 것은 픽셀(70)이 주황색 컬러로서 인지되는 전체적인 컬러를 방출하게 할 수 있다. 따라서, 데이터는 렌더링되어, 픽셀(70)의 개별 컬러 채널들에 대응하도록 각각의 서브픽셀(72)로 송신된다.
픽셀(70)에서 메모리(78)를 구현하는 것은, 이미지의 원하는 프레젠테이션 시간 전에, 이미지 데이터(92)가 픽셀(70) 내에 프로그래밍될 수 있게 한다. 일부 실시예들에서, 인에이블된 기록 제어 신호(90)는 메모리(78)가 저장된 이미지 데이터(92)를 소거(또는 오버라이트)하게 하는데, 여기서 기록 제어 신호(90)를 인에이블시키지 않는 것은 메모리(78)가 프로그래밍된 이미지 데이터(92)를 유지하게 할 수 있다. 예를 들어, 새로운 이미지 데이터를 기록하기 위해, 기록 제어 신호 - R(90R)은 적색 서브픽셀(72R)의 메모리(78)가 소거하게 하여, 새로운 이미지 데이터, 즉 이미지 데이터 - R(92R)의 기록이 메모리(78) 내에 로딩될 수 있게 할 수 있다. 이러한 예에서, 기록 제어 신호 - B(90B)는 인에이블되지 않았고, 이에 따라, 청색 서브픽셀(72B)의 메모리(78)는, 그의 프로그래밍된 이미지 데이터, 즉 이미지 데이터 - B(92B)를 소거하지 않고 계속해서 보유한다. 픽셀들(70) 내에 메모리(78)를 갖는 것은, 도 5를 참조하여 앞서 설명된 바와 같이, 메모리(78)가 데이터의 전체 프레임 대신에 이미지 데이터(86)의 일부분들이 한 번에 기록될 수 있게 하여, 이용가능한 대역폭의 개선된 사용이 전자 디스플레이(18) 상에서의 디스플레이를 위해 이미지 데이터를 전달하게 하기 때문에 디스플레이 기술들 및 프로세싱 기술들에 대한 개선일 뿐 아니라 이미지 데이터를 프로세싱하는 데 사용되는 전력 소비에 대한 개선들이다.
픽셀 어레이(69)에서, 이미지 데이터(86)는, 직접 통신 커플링을 통해, 예를 들어 통신 커플링(94)을 통해, 열 드라이버(62)로부터 서브픽셀(72)로 전달된다. 일부 실시예들에서, 멀티플렉싱 회로는, 예를 들어 그러한 중재 시에 적색 서브픽셀(72R)이 청색 서브픽셀(72B) 또는 녹색 서브픽셀(72G)과 동시에 이미지 데이터(98)를 수신하지 않을 수 있는 경우에, 멀티플렉싱 제어 신호가 서브픽셀(72)로의 이미지 데이터(98)의 송신을 중재하기 위해 열 드라이버(62)에 의해 사용되도록 서브픽셀들(72)로의 이미지 데이터(86)의 송신을 제어하는 데 사용될 수 있다.
상술하기 위해, 통신 링크(68)를 통해 행 드라이버(60) 및 열 드라이버(62)에 링크되는 타이밍 제어기(54)를 포함하는 메모리-인-픽셀을 구현하는 전자 디스플레이(18)와 연관된 디스플레이 시스템(52B)의 예시적인 실시예가 도 7에 도시되어 있다. 도 6에 도시된 디스플레이 시스템(52A)과 유사한 디스플레이 시스템(52B)은 하나 이상의 픽셀들(70)을 갖는 L개의 행들 × M개의 열들의 픽셀 어레이(69)를 포함하고, 하나 이상의 픽셀들(70) 각각은 서브픽셀들(72), 예를 들어 적색 서브픽셀(72R), 녹색 서브픽셀(72G), 및 청색 서브픽셀(72B)을 갖는데, 여기서 서브픽셀들(72) 각각은 최대 N개의 비트들을 저장하는 메모리(78) 및 광을 방출하도록 서브픽셀(72)을 동작시키는 드라이버(DRV)(80)를 포함하고, 도 6에 도시되어 있다. 도시된 디스플레이 시스템(52B)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 도 6 및 도 7 둘 모두에 공통인 디스플레이 시스템(52)의 기능들 및/또는 설명들이 본 명세서에 의존됨에 유의한다.
도 7의 디스플레이 시스템(52B)의 예시적인 실시예에서, 픽셀 어레이(69)는 열 드라이버(62)로부터 크기 N 비트의 이미지 데이터(98)를 수신하는 멀티플렉싱 회로(96)를 포함한다. 멀티플렉싱 회로(96)는 멀티플렉싱 제어 신호들(101) 중의 각자의 멀티플렉싱 제어 신호(MUX 제어 신호)(100)에 응답한다. MUX 제어 신호(100)는 멀티플렉싱 회로(96)가 픽셀(70)의 서브픽셀(72)로 데이터를 출력하게 할 수 있다. 이러한 방식으로, 열 드라이버(62)는, MUX 제어 신호(100)의 방출을 통해, 픽셀(70)의 서브픽셀(72)(예컨대, 하나의 컬러 채널)을, 예를 들어 통신 커플링(94)을 통해, 한 번에 프로그래밍하도록 동작할 수 있다. 픽셀 어레이(69)에 대해, 서브픽셀(72) 회로들의 다양한 실시예들이 사용될 수 있다.
메모리-인-픽셀 기법들을 구현하는 서브픽셀(72)의 일 실시예의 일례는 메모리(78), 드라이버(80), 전류원(102), LED(103), 스위치(104), 및 카운터(105)를 포함하는데, 여기서 서브픽셀(72)은 이미지 데이터(98), 비트-평면 클록(106), 리셋 신호(108), 공통 전압(110), 제1 기준 전압(112), 제2 기준 전압(114), 및 데이터 클록(116)을 포함하는 다양한 신호들을 수신하고, 도 8에 도시되어 있다. 도시된 서브픽셀(72)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리(78)는 12-비트 레지스터로서 도시되어 있지만, 임의의 적합한 수의 비트들을 저장하기 위한 임의의 적합한 메모리 회로일 수 있다.
도시된 서브픽셀(72)은 이진 펄스 폭 변조 방출 스킴에 따라 방출할 수 있다. 서브픽셀(72)의 동작을 설명하기 위해, 이미지 데이터(98)는, 예를 들어 열 드라이버(62)로부터, 메모리(78)로 송신된다. 추가로 또는 대안으로, 이미지 데이터(92), 이미지 데이터(56), 또는 임의의 적합한 이미지 데이터가 저장을 위해 메모리(78)로 송신될 수 있다. 이미지 데이터(98)를 수신할 시, 메모리(78)는 데이터 클록(116)에 의해 클록-인된 이미지 데이터(98)를 저장한다. 이미지 데이터(98)는, 임의의 주어진 비트가 영("0") 또는 일("1")과 동일할 수 있도록 이진 데이터에 의해 표현될 수 있는데, 여기서 0은 시스템에 대한 논리 로우(logical low) 전압 값에 대응하고, 1은 시스템에 대한 논리 하이(logical high) 전압 값에 대응한다. 메모리(78)는, 카운터(105)와 비트-평면 클록(106)의 조합에 의해 생성된 클록킹 신호에 따라, 예를 들어 최하위 비트로부터 최상위 비트까지의 순서의 비트 단위로, 이미지 데이터(98)를 스위치(104)로 출력할 수 있다.
도시된 바와 같이, 비트-평면 클록(106)은 이미지 데이터(98) 내의 특정 비트의 영향의 레벨에 대응하도록 시간 경과에 따라 증가하는 클록킹 기간들을 갖는다. 이러한 방식으로, 이미지 데이터(98)의 최하위 비트는 이미지 데이터(98)의 최상위 비트보다 더 작은 클록킹 기간과 연관될 수 있다.
메모리(78)가, 예를 들어 비트-평면 클록(106)의 상승 에지에서, 이미지 데이터(98)를 출력할 때, 이미지 데이터(98)는 스위치(104)를 열리거나 닫히도록 동작시킨다. 0 비트는 스위치(104)가 열리게 하여, LED(103)가 광을 방출하지 않게 하는 반면, 1 비트는 스위치(104)가 닫히게 하여, LED(103)가 광을 방출하게 한다. 스위치(104)의 동작은 LED(103)로부터의 광의 방출을 변조하기 위한 방법으로서 다양한 방출 기간들에서 발생하여, 변조가 변화함에 따라 서브픽셀(72)의 인지되는 밝기가 변화하게 한다. 따라서, 메모리(78) 및 스위치(104)로부터 출력되는 이미지 데이터(98) 간의 관계를 통해, "000000000000"과 동일한 이미지 데이터(98)는 LED(103)가 광을 방출하지 않게 할 수 있는 반면, "101011000111"과 동일한 이미지 데이터(98)는 LED(103)가 더 밝은 것으로 인지되게 할 수 있다. "101011000111"과 동일한 이미지 데이터(98)는 더 밝은 것으로 인지될 수 있는데, 그 이유는 서브픽셀(72)이, 스위치(104)가 활성화되어 광을 방출하게 하는 값을 통해, 각각의 논리 하이 값 "1"에 응답하여 광을 방출하도록 동작하기 때문이다. 스위치(104)가 방출 기간 동안 더 많이 활성화될수록 픽셀은 더 밝게 인지되는데, 그 이유는 시간 경과에 따라 더 많은 광이 방출되기 때문이다(예컨대, 광은 "1"에 응답하여 방출되고, "0"에 응답하여 방출되지 않음). 이러한 방식으로, 이미지 데이터(98)는, 그레이 레벨의 정확한 이진 표현이 아니지만, 서브픽셀(72)에 대한 원하는 그레이 레벨로부터 도출될 수 있다. 그러나, 서브픽셀(72)에 대한 원하는 그레이 레벨이 실제로는 이미지 데이터(98)를 통해 송신되는 이진 표현과 동일하다는 시나리오들이 있을 수 있다는 것에 유의해야 한다.
스위치(104)가 닫힐 때, 공통 전압(110)과 제1 기준 전압(112) 사이에 전기 접속이 생성된다. 이는 전류원(102)으로부터의 전류가 LED(103)를 통해 송신되어, 광이 서브픽셀(72)로부터 방출될 수 있게 한다. 따라서, 서브픽셀(72)의 방출 기간들은 서브픽셀(72)로부터 방출된 인지된 광을 제어하기 위해 변화될 수 있는데, 여기서 방출 기간들은 메모리(78)에 저장된 이미지 데이터(98)의 비트 배치(예컨대, 최상위 비트, 최하위 비트)에 대응하며, 따라서, 이미지 데이터(98)의 비트가 최상위 비트 위치에 더 가까울수록 이미지 데이터(98)의 그 비트에 대응하는 방출 기간이 더 길다. 일단 카운터(105)가 최대 11을 카운트하면, 카운터(105)는 재시작되고, 예를 들어, 마지막 최상위 비트 방출 기간 이후의 다음 최하위 비트에 대응하도록 하기 위해 비트-평면 클록(106)이 그의 클록킹 간격들을 재시작하게 한다. 추가로 또는 대안으로, 일부 실시예들에서, 제2 기준 전압(114)은 LED(103)로부터 방출된 광을 제어하는 데 사용되는 전체적인 전류 값을 변경하기 위해 포함된다. 예를 들어, 제2 기준 전압(114)은, LED(103)로부터 광이 방출되게 하거나 LED(103)를 인에이블시키는 데 더 낮은 전류 값이 사용될 수 있도록, 전류 변화들에 대한 LED(103)의 감도(sensitivity)를 증가시킬 수 있다.
이러한 방출 스킴은 대체적으로 서브픽셀(72)에 대한 이진 펄스 폭 변조 방출 스킴으로 지칭되는데, 그 이유는 이미지 데이터(98)가, 서브픽셀(72)의 인지된 밝기를 변화시키는 방식으로 서브픽셀(72)로부터의 광 방출을 변조하도록 선택된 이진 데이터이기 때문이다. 그래프(118)는 이진 펄스 폭 변조 방출 스킴에 의해 야기된 서브픽셀(72)에 대한 방출 기간들을 도시한다. 이진 펄스 폭 변조 방출 스킴에 의해, 서브픽셀(72)은 광의 다양한 방출 기간들을 통해 방출되는 광의 인지되는 밝기를 변화시키도록 동작된다. 그래프(118)에 도시된 바와 같이, 서브픽셀(72)에 의해 수신된 이미지 데이터(98)는 5개의 비트들의 이진 데이터를 통해 표현된다. 따라서, 이미지 데이터(98)가 01111과 동일할 때, 서브픽셀(72)은 최하위 비트에 대한 방출 기간들(124A) 및 후속 비트들에 대한 방출 기간들(124B, 124C, 124D)을 갖는 제1 범위(120)에 대응하는 광을 방출한다. 이러한 실시예에서, 메모리(78)로부터의 이미지 데이터(98)의 최하위 비트는 먼저 스위치(104)를 동작시키는데, 이런 이유로 최하위 비트는 시간상 제1 방출 기간(124A)에 대응한다. 이와 같이, 스위치(104)를 동작시키기 위한 비트들의 송신 사이에서, 제1 방출 기간(124A)과 방출 기간(124B) 사이에 방출 기간이 없는 것으로 보이는 바와 같이, 방출이 일시적으로 중지된다. 또한, 이미지 데이터(98)가 11111과 동일할 때, 서브픽셀(72)의 방출 기간은 제2 범위(122)에 대응하는데, 이는 제1 범위(120)와 최상위 비트에 대응하는 마지막 방출 기간(124E)을 합한 것과 동일하다(예컨대, 그 이유는 최상위 비트가 현재 1로서 인에이블되어 있기 때문임).
이진 펄스 폭 변조 방출 스킴을 따를 때, 01111의 데이터를 갖는 이미지 데이터(98)는, 광이 전자 디스플레이(18)의 뷰어에 의해 어떻게 인지되는지에 기인하여, 11111의 데이터를 갖는 이미지 데이터(98)보다 덜 밝은 것으로 인지된다. 이는, (예컨대, 이미지 데이터(98) 내의 모든 1들, 즉 11111에 의해 표현되는 바와 같이) 총 방출 사이클 동안 발생하는 방출 기간들이 많을수록, 서브픽셀(72)로부터 방출된 광이 더 밝게 인지되기 때문이다. 이와 같이, 서브픽셀(72)이 제1 범위(120)에 더하여 마지막 방출 기간(124E) 동안 방출하는 경우(예컨대, 이미지 데이터(98)의 최상위 비트가 1인 경우), 서브픽셀(72)은 서브픽셀(72)이 제1 범위(120)에 대해서만 방출하는 것보다 전자 디스플레이(18) 상에서 더 밝은 것으로 인지될 수 있다.
메모리(78), 드라이버(80), 전류원(102), LED(103), 스위치(104), 카운터(130), 및 비교기(132)를 포함하는 서브픽셀(72)의 일 실시예의 다른 예가 도 9에 도시되어 있는데, 여기서 서브픽셀(72)은 이미지 데이터(98), 그레이 레벨 클록(134), 공통 전압(110), 제1 기준 전압(112), 제2 기준 전압(114), 및 데이터 클록(116)을 포함하는 다양한 신호들을 수신한다. 도시된 서브픽셀(72)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리(78)는 8-비트 레지스터로서 도시되어 있지만, 임의의 적합한 수의 비트들을 저장하기 위한 임의의 적합한 메모리 회로일 수 있다.
메모리-인-픽셀을 갖는 도시된 서브픽셀(72)은 단일 펄스 폭 방출 스킴에 따라 방출할 수 있다. 서브픽셀(72)의 동작을 설명하기 위해, 이미지 데이터(98)는 저장을 위해, 예를 들어 열 드라이버(62)로부터, 메모리(78)로 송신된다. 추가로 또는 대안으로, 이미지 데이터(92), 이미지 데이터(56), 또는 임의의 적합한 이미지 데이터가 저장을 위해 메모리(78)로 송신될 수 있다. 일부 실시예들에서, 이미지 데이터(98)는, 예를 들어 데이터 클록(116)의 상승 에지 상에서, 데이터 클록(116)에 의해 메모리(78) 내에 클록킹될 수 있다. 서브픽셀(72)에 전달되는 이미지 데이터(98)는 서브픽셀(72)이 광을 방출하려는 원하는 그레이 레벨에 대응할 수 있다. 메모리(78)에 저장된 이미지 데이터(98)를 사용하여, 비교기(132)는 카운터(130)에 의해 표현되는 현재 수가 메모리(78) 내의 이미지 데이터(98)보다 작거나 그와 같은지를 결정한다. 다시 말하면, 카운터(130)는 이미지 데이터(98)에 의해 나타내진 수까지 카운트하고, 카운터(130)에 의해 표현되는 수가 조건을 충족시킨 것, 예를 들어 이미지 데이터(98)에 의해 나타내진 수보다 작거나 그와 같은지에 응답하여, 비교기(132)는 그 조건이 충족될 때 스위치(104)를 닫기 위한 제어 신호를 출력한다. 조건이 충족되지 않을 때, 비교기(132)는 제어 신호를 출력하지 않고 스위치(104)를 연다. 추가로 또는 대안으로, 비교기(132)는 스위치(104)의 열림을 야기하도록 비활성화 제어 신호를 인에이블시킬 수 있다. 예를 들어, 메모리(78)가 수(181)에 대응하는 10110101의 이진 시퀀스를 저장하는 경우, 비교기(132)는 카운터(130)가 수(181)까지 카운트했는지의 여부를 검사할 것이고, 카운터(130)가 수(181)를 초과할 시, 비교기(132)는 스위치(104)를 열기 위한 신호를 송신하여, 이에 따라, 방출을 중지한다.
스위치(104)가 닫힐 때, 공통 전압(110)과 제1 기준 전압(112) 사이에 전기 접속이 생성된다. 이는 전류원(102)으로부터의 전류가 LED(103)를 통해 송신되어, 광이 서브픽셀(72)로부터 방출되게 한다. 따라서, 서브픽셀(72)의 방출 기간들은 이미지 데이터(98)에 의해 나타내진 수를 변경하는 것을 통해 서브픽셀(72)로부터 방출된 인지된 광을 제어하기 위해 변화될 수 있다. 추가로 또는 대안으로, 일부 실시예들에서, 제2 기준 전압(114)은 LED(103)로부터 방출된 광을 제어하는 데 사용되는 전체적인 전류 값을 변경하기 위해 포함된다. 예를 들어, 제2 기준 전압(114)은, LED(103)로부터 광이 방출되게 하거나 LED(103)를 인에이블시키는 데 더 낮은 전류 값이 사용될 수 있도록, 전류 변화들에 대한 LED(103)의 감도를 증가시킬 수 있다.
카운터(130)는 0으로부터 255까지 카운트하고, 그레이 레벨 클록(134), 예를 들어 그레이 레벨 클록(134)의 상승 에지에 기초하여 증분한다. 그레이 레벨 클록(134)의 기간들은 전자 디스플레이(18)에 대한 그레이 레벨의 증분들 사이의 시간 차이, 예를 들어, 100의 그레이 레벨을 방출하는 것과 101의 그레이 레벨을 방출하는 것 사이의 방출의 차이를 표현한다. 이러한 방식으로, 카운터(130)는 메모리(78)에 저장된 이미지 데이터(98)에 의해 표현되는 수까지 카운트하여, 후속으로, 원하는 그레이 레벨에 대응하는 기간 동안 방출이 발생하게 한다. 카운터(130)는 메모리(78)에 저장된 이미지 데이터(98)에 의해 표현되는 수를 넘어 최대 값, 예를 들어 255까지 계속해서 카운트할 수 있고, 최소 값, 예를 들어 0에서 카운팅을 재시작할 수 있다. 따라서, 일부 실시예들에서, 카운터(130)의 카운팅 범위는 카운터(130)의 설계를 통해, 예를 들어 카운터(130) 내에 포함된 다수의 레지스터들 및/또는 논리 컴포넌트들을 통해 정의될 수 있다. 카운터(130)가 0에서 카운팅을 재시작할 때까지, 추가 이미지 데이터(98)와 연관된 그레이 레벨의 다음 방출 기간에 대한 비교를 시작하기 위해 추가 이미지 데이터(98)가 메모리(78)에 저장될 수 있다.
이러한 방출 스킴을 따르는 것을 통해, 서브픽셀(72)은 단일 펄스 폭 변조 방출 스킴을 따를 수 있다. 단일 펄스 폭 변조 방출 스킴을 따르는 서브픽셀(72)로부터의 광의 방출의 표현이 그래프(136)에 도시되어 있다. 그래프(136)는 실제 방출 기간(138) 및 총 방출 기간(140)을 포함한다. 총 방출 기간(140)은 이미지 데이터(98)로서 송신된 최대 수, 예를 들어 255에 의해 표현되는 방출의 총 길이에 대응하고, 서브픽셀(72)로부터 방출된 광의 최대 인지된 밝기에 대응할 수 있다. 실제 방출 기간(138)은, 예를 들어 카운터(130)로부터, 이미지 데이터(98)로서 송신된 최대치보다 작은 수에 따라 서브픽셀(72)이 광을 방출했던 기간에 대응한다. 카운터(130)는 총 방출 기간(140)에 의해 표현되는 시간이 걸리는 0으로부터 255까지 증분하는 한편, 비교기(132)는 실제 방출 기간(138)에 의해 표현되는 시간 동안 광이 방출될 수 있게 한다. 이러한 방식으로, 서브픽셀(72)은 다양한 인지된 밝기의 광을 방출할 수 있다.
메모리(78), 드라이버(80), 전류원(102), LED(103), 스위치(104), 누산기(150), 및 가산기(152)를 포함하는 서브픽셀(72)의 일 실시예의 다른 예가 도 10에 도시되어 있는데, 여기서 서브픽셀(72)은 방출 클록(154), 이미지 데이터(98), 공통 전압(110), 제1 기준 전압(112), 제2 기준 전압(114), 및 데이터 클록(116)을 포함하는 다양한 신호들을 수신한다. 도시된 서브픽셀(72)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리(78)는 8-비트의 이미지 데이터(98)를 저장할 수 있는 것으로 도시되어 있지만, 임의의 적합한 수의 비트들을 저장하기 위한 임의의 적합한 메모리 회로일 수 있다.
메모리-인-픽셀을 갖는 도시된 서브픽셀(72)은 펄스 밀도 변조 방출 스킴에 따라 방출할 수 있다. 펄스 밀도 변조 방출 스킴에서, 각각의 펄스는 방출되는 광 및 방출 기간이 일정하지만 펄스들 사이의 분리 간격들은 가변적이다 - 여기서, 서브 픽셀 (72)로부터 방출되는 더 밝은 광은 동일한 기간 동안 더 많은 수의 펄스들에 대응한다. 펄스 밀도 변조 방출 스킴에 대한 서브픽셀(72)의 동작을 설명하기 위해, 이미지 데이터(98)는 저장을 위해, 예를 들어 열 드라이버(62)로부터, 메모리(78)로 송신된다. 추가로 또는 대안으로, 이미지 데이터(92), 이미지 데이터(56), 또는 임의의 적합한 이미지 데이터가 저장을 위해 메모리(78)로 송신될 수 있다. 서브픽셀(72)로 송신되는 이미지 데이터(98)는, 서브픽셀(72)이 광을 방출하려는 적어도 원하는 그레이 레벨에 기초하여 생성된다.
이미지 데이터(98)를 수신할 시, 메모리(78)는 데이터 클록(116)에 따라 이미지 데이터(98)를 저장하여, 예를 들어, 데이터 클록(116)의 각각의 상승 에지 상에 이미지 데이터(98)의 비트들을 비트 단위로 로딩한다. 메모리(78)는 누산기(150)에 저장된 이진 데이터에 추가될 이미지 데이터(98)를 출력한다. 누산기(150)가 8-비트 누산기인 것으로 도시되어 있지만, 임의의 적합한 누산기 또는 레지스터가 데이터를 일시적으로 저장하는 데 사용될 수 있다는 것을 이해해야 한다. 가산기(152)는 방출 클록(154), 예를 들어 방출 클록(154)의 상승 에지에 응답하여 이미지 데이터(98)와 누산기(150)의 이진 데이터의 이진 가산을 수행할 수 있다. 가산기(152)로부터의 합은 다음 이미지 데이터(98)와 함께 사용하기 위해 누산기(150)에서의 저장을 위해 송신되는 한편, 스위치(104)를 열고/열거나 닫는 데 캐리 비트(carry bit)가 사용된다.
스위치(104)가 닫힐 때, 공통 전압(110)과 제1 기준 전압(112) 사이에 전기 접속이 생성된다. 이는 전류원(102)으로부터의 전류가 LED(103)를 통해 송신되어, 대체적으로, 광이 서브픽셀(72)로부터 방출될 수 있게 한다. 이러한 방식으로, 방출 클록(154)에 의해 생성된 펄스와 가산으로부터의 캐리 비트를 송신하는 가산기(152)에 의해 생성된 펄스 사이의 가변 분리 간격들은 서브픽셀(72)로부터의 광의 방출을 변화시키는 데 기여할 수 있다. 따라서, 서브픽셀(72)의 방출 펄스들을 분리하는 간격들은 서브픽셀(72)로부터 방출된 광을 제어하기 위해 변화될 수 있는데, 여기서 더 밝은 광은 펄스들을 분리하는 더 작은 간격들에 응답하여 방출될 수 있다(예컨대, 더 높은 밀도의 펄스들은 LED(103)로부터 방출된 더 밝은 인지된 광에 대응함). 추가로 또는 대안으로, 일부 실시예들에서, 제2 기준 전압(114)은 LED(103)로부터 방출된 광을 제어하는 데 사용되는 전체적인 전류 값을 변경하기 위해 포함된다. 예를 들어, 제2 기준 전압(114)은, LED(103)로부터 광이 방출되게 하거나 LED(103)를 인에이블시키는 데 더 낮은 전류 값이 사용될 수 있도록, 전류 변화들에 대한 LED(103)의 감도를 증가시킬 수 있다.
그래프(156)는 펄스 밀도 변조 방출 스킴에 의해 야기된 펄스들 사이의 가변 분리 간격들 및 방출 펄스들을 도시한다. 펄스 밀도 변조 방출 스킴에 의해, 서브픽셀(72)은 상이한 길이의 비방출 간격들에 의해 분리된 펄스들을 방출하여, 서브픽셀(72)로부터 방출된 전체적인 광을 변화시킨다. 그래프(156)에 도시된 바와 같이, 이미지 데이터(98)는, 서브픽셀이 방출 펄스(158)를 방출하게 하고, 비방출 간격(160)의 기간 동안 방출하지 않게 할 수 있다. 예를 들어, 방출 펄스들(162)은 방출 간격(160)보다 더 작은, 각자의 방출 펄스들을 분리하는 비방출 간격을 가지며, 따라서, 서브픽셀(72)의 LED(103)는 방출 펄스(158)로 인해 LED(103)로부터 방출된 광보다 더 밝은 것으로 인지되는, 방출 펄스들(162)에 대한 광을 방출할 수 있다.
따라서, 요약하자면, 메모리-인-픽셀 기법들을 이용하는 것을 통해, 타이밍 제어기(54)는, 모든 서브픽셀들(72)에 대한 이미지 데이터를 동시에 프로그래밍하는 것과는 대조적으로, 이미지 데이터(98)의 더 적은 부분들에 있어서 이미지 데이터(98)를 디스플레이 시스템(52) 내에 프로그래밍할 수 있다. 설명을 위해, 하나 이상의 메모리들(78)에서의 저장을 위해 이미지 데이터를 송신하도록 준비하기 위해 디스플레이 시스템(52) 내에서 송신된 신호의 타이밍도가 적색 이미지 데이터 송신 기간(174R), 녹색 이미지 데이터 송신 기간(174G), 청색 이미지 데이터 송신 기간(174B), 하나 이상의 복사 기간들(176), 및 하나 이상의 인에이블 기간들(178)을 예시하고, 도 11에 도시되어 있다.
도시된 바와 같이, 열 드라이버(62)는 하나 이상의 적색 서브픽셀(72R)의 하나 이상의 메모리들(78) 내에의 적색 데이터의 복사를 개시하기 위한 신호를 수신할 수 있다. 신호를 수신할 시, 열 드라이버(62)는 복사 기간(176)에 진입하여, 적색 데이터를 적색 서브픽셀들(72R)로 송신하도록 준비할 수 있다. 복사 기간(176) 동안, 열 드라이버(62)는, 예를 들어, 행 디코더와 같은 내부 회로부를 통해, 디스플레이 시스템(52)의 픽셀들(70)과 연관된 멀티플렉싱 회로들(96)을 인에이블시키도록 준비할 수 있다. 열 드라이버(62) 또는 다른 적합한 회로부는, 예를 들어 멀티플렉싱 제어 신호들(101)을 인에이블시키고/시키거나 디스에이블시키는 것을 통해, 적색 서브픽셀들(72R)의 메모리들(78)의 프로그래밍을 허용하도록 멀티플렉싱 회로들(96)을 동작시킬 수 있고, 청색 서브픽셀들(72B) 및 녹색 서브픽셀들(72G)의 메모리들(78)의 프로그래밍을 허용하지 않도록 멀티플렉싱 회로들(96)을 동작시킬 수 있다. 이러한 방식으로, 적색 이미지 데이터는 적색 서브픽셀들(72R)에 대응하는 메모리들(78)로 송신되어 그들 내에 저장될 수 있다. 복사 기간(176)의 말미에, 열 드라이버(62)는 적색 이미지 데이터 송신 기간(174R) 동안 적색 이미지 데이터를 적색 서브픽셀들(72R)로 송신할 수 있다. 송신된 적색 이미지 데이터는 새로운 적색 이미지 데이터로 프로그래밍될 적색 서브픽셀들(72R)의 각자의 메모리들(78)로 송신된다. 적색 이미지 데이터를 적색 서브픽셀들(72R)로 송신할 시, 열 드라이버(62) 및 행 디코더는 녹색 이미지 데이터 및 청색 이미지 데이터에 대해 기술된 프로세스를 반복하여, 각각의 픽셀(70)과 연관된 다양한 컬러 채널들의 선택적 프로그래밍을 인에이블시킬 수 있다.
대체적으로, 서브픽셀(72)은, 예컨대 열 드라이버(62) 및/또는 행 드라이버(60)로부터, 하나 이상의 제어 신호들을 수신하는 것을 통해 광을 방출하도록 동작된다. 행 드라이버(60) 및 열 드라이버(62)는 제어 신호들을 사용함으로써 서브픽셀(72)의 동작을 제어하여, 서브픽셀(72)의 전류 드라이브와 같은 서브픽셀(72)의 컴포넌트들을 제어할 수 있다. 전술된 바와 같이, 열 드라이버(62)는 적어도 서브픽셀(72)로의 이미지 데이터의 송신을 담당할 수 있는 한편, 행 드라이버(60)는 서브픽셀(72)로 송신되는 방출을 제어하기 위한 하나 이상의 제어 신호들을 담당할 수 있다. 서브픽셀(72)은 트랜지스터와 같은, 이러한 제어 신호들 및 이미지 데이터에 응답하는 임의의 적합한 제어가능 요소를 포함할 수 있으며, 그의 일례가 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET)이다. 그러나, 박막 트랜지스터(thin film transistor, TFT)들, p-형 및/또는 n-형 MOSFET들, 및 다른 트랜지스터 유형들을 비롯한 임의의 다른 적합한 유형의 제어가능 요소들이 또한 사용될 수 있다.
일부 실시예들에서, 행 드라이버(60) 및/또는 열 드라이버(62)는 서브픽셀(72)에 대한 초기화 프로세스, 충전 프로세스, 프로그래밍 프로세스, 및 방출 프로세스를 수행하여, 전자 디스플레이(18) 상에 이미지를 디스플레이하도록 준비할 수 있다. 이러한 프로세스들을 수행하는 것을 통해, 전자 디스플레이(18)의 행 드라이버(60) 및/또는 열 드라이버(62)는 프로그래밍될 서브픽셀(72)을 초기화할 수 있고, 프로그래밍을 위해 커패시터를 충전할 수 있고, 서브픽셀(72)이 광을 방출하게 하도록 설계된 드라이빙 전류에 대응하는 신호들로 서브픽셀(72)을 프로그래밍할 수 있고, 이미지 데이터가 서브픽셀(72)로부터의 광의 방출을 제어할 수 있게 할 수 있다. 일부 실시예들에서, 전류 드라이브는 서브픽셀(72)에서 드라이빙 전류를 생성하는 것을 담당할 수 있다.
전류 드라이브를 갖는 서브픽셀 회로에 대해 상술하는 것을 돕기 위해, 초기화 트랜지스터(MINI)(220), 드라이빙 트랜지스터(MDR)(222), 선택 트랜지스터(MSEL)(224), 스위칭 트랜지스터(MS)(226), 리셋 트랜지스터(MRST)(228), LED(230)와 같은 발광 부분, 커패시터(232), 및 자동-제로 트랜지스터(MAZ)(234)를 포함하는 서브픽셀(72)의 일 실시예가 도 12에 도시되어 있다. 도시된 서브픽셀(72)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 행 드라이버(60) 및 열 드라이버(62)는 본 명세서에서 전자 디스플레이(18) 상에 다음 이미지를 디스플레이하는 것과 관련된 이미지 데이터 및 제어 신호들을 출력하는 것으로 기술되어 있지만, 임의의 적합한 컴포넌트가 제어 신호들을 방출하여 다음 이미지의 디스플레이를 위해 기술된 프로세스들을 수행하는 데 사용될 수 있다는 것을 이해해야 한다. 또한, 도 12에 도시된 회로부는 단지 서브픽셀(72) 및/또는 픽셀(70)에서 구현되는 회로부의 일례이며, 제한하는 것으로 해석되어서는 안 된다. 예를 들어, 전류 드라이브 회로(예컨대, 전류 드라이브) 대신에, 전압 드라이브 회로(예컨대, 전압 드라이브)가 서브픽셀(72)과 함께 사용될 수 있다.
초기화 프로세스 동안, 행 드라이버(60)는 리셋 제어(CSreset) 신호(235)를 인에이블시킬 수 있고, 자동-제로 제어(CSauto.zero) 신호(237)를 디스에이블시킬 수 있다. CSreset 신호(235)는 MRST(228)로 송신될 수 있다. CSreset 신호(235)를 수신한 것에 응답하여, MRST(228)는 활성화되어 제1 이미지의 디스플레이로부터의 잔류 신호들이 서브픽셀(72)로부터 배출되는 것을 허용할 수 있다. 이들 잔류 신호들은 시스템 접지 또는 시스템 기준 전압과 같은 잔류 신호들(예컨대, 0 볼트)의 배출을 조성하도록 설계된 전압 리셋(Vreset) 신호(239)에 커플링된 노드로 배출될 수 있다. 또한, 행 드라이버(60)는 선택 제어(CSselect) 신호(241)를 인에이블시킬 수 있다. CSselect 신호(241)는 MSEL(224)로 송신될 수 있다. CSselect 신호(241)를 수신한 것에 응답하여, MSEL(224)은 활성화되어 커패시터(232)의 노드로의 전압 데이터(Vdata) 신호(242)의 송신을 허용할 수 있다. 초기화 프로세스를 완료하기 위해, 행 드라이버(60)는 또한, 초기화 제어(CSinitialization) 신호(243)를 인에이블시킬 수 있다. CSinitialization 신호(243)는 MINI(220)로 송신될 수 있다. CSinitialization 신호(243)를 수신한 것에 응답하여, MINI(220)는 활성화되어 커패시터(232)의 초기화가 발생하는 것을 허용할 수 있다. 이 상태에서, 커패시터(232)는 Vdata 신호(242)와 초기화 전압(Vinitialization) 신호(244) 사이의 전압 차이에 대응하는 전압으로 충전될 수 있다. 이와 같이, 전압 차이는 커패시터(232)를 초기화하기 위한 원하는 전압 레벨에 기초하여 Vdata 신호(242) 및 Vinitialization 신호(244)에 대해 상이한 값들을 선택하는 한편, 초기화에 간섭할 수 있거나 LED(230)로부터의 의도치 않은 광 방출들을 야기할 수 있는 추가 신호들을 수신하는 것으로부터 서브픽셀(72)을 보호하는 것을 통해 프로그래밍될 수 있다. 행 드라이버(60)는, 행 드라이버(60)가 MINI(220)가 비활성화되게 하는 CSinitialization 신호(243)를 디스에이블시킬 때까지, 초기화 프로세스를 계속할 수 있다.
초기화 프로세스 후에, 행 드라이버(60)는 MINI(220) 및 MRST(228)가 비활성화되는 동안 충전 프로세스를 수행할 수 있다. 충전 프로세스 동안, MAZ(234) 및 MINI(220)는 비활성화된 상태로 유지되는 한편, MSEL(224)은 활성화된 상태로 유지된다. MSEL(224)이 활성화되어 있는 동안, 커패시터(232)는 Vdata 신호(242) 및 기준 전압(Vreference) 신호(246)에 기초하여 충전된다. 커패시터(232)를 충전하는 것은, MSEL(224)이 비활성화되는 동안에도, 드라이빙 전류가 MDR(222)을 통해 송신될 수 있게 할 수 있다. 일부 실시예에서, 커패시터(232)는 Vdata 신호(242)의 전압 값을 저장하여, MDR(222)이 방출 프로세스 전체에 걸쳐 활성화된 상태로 유지되게 한다 - 서브픽셀(72)이 방출을 위해 LED(230)를 통해 일정한 드라이빙 전류를 생성하는 것을 허용함. 이러한 방식으로, 서브픽셀(72)은 전류 드라이브를 갖는다 - MS(226)가 활성화되는 동안 드라이빙 전류가 LED(230)로부터의 광의 방출을 가능하게 하기 때문임.
프로그래밍 프로세스 동안, 행 드라이버(60)는 MAZ(234)의 활성화를 야기하는 CSauto.zero 신호(237)를 인에이블시킬 수 있다. MAZ(234)가 활성화될 때, 커패시터(232)의 노드와 MS(226)의 소스 노드 사이에 전기적 커플링이 형성되어, MS(226)의 소스 노드의 전압 값이 MDR(222)의 게이트 전압(Vg)(245)의 전압 값과 동일하게 증가하게 한다. MS(226)의 소스 노드의 전압이 Vg(245)의 전압 값과 동일하게 증가하기에 충분한 기간 후에, 행 드라이버(60)는 MAZ(234)가 비활성화되게 하는 CSauto.zero 신호(237)를 디스에이블시킬 수 있다. 이 상태에서, 서브픽셀(72)은 MS(226)의 활성화 시에 LED(230)로 송신할 준비가 된 전기 신호들로 프로그래밍된다. 즉, 이 상태에서, 서브픽셀(72)은 MS(226)를 인에이블시키는 CSimage.data 신호(247)에 응답하여 그 프로그래밍된 신호들을 통해 생성된 드라이빙 전류를 송신할 준비가 된다.
프로그래밍 프로세스의 완료 시에, 행 드라이버(60)는 방출 프로세스를 수행하도록 서브픽셀(72)을 동작시킬 수 있다. 방출 프로세스 동안, 서브픽셀(72)은, 예를 들어 열 드라이버(62)로부터 MS(226)로 송신되는 이미지 데이터 제어(CSimage.data) 신호(247)에 따라 광을 방출한다. 서브픽셀(72)은, 서브픽셀(72)을 통한 디스플레이를 위해 이미지 데이터를 야기하고/하거나 생성할 수 있는 전자 디바이스(10)의 임의의 적합한 컴포넌트로부터 CSimage.data 신호(247)를 수신할 수 있다. MS(226)는 인에이블된 CSimage.data 신호(247), 예를 들어 MS(226)를 스위칭하기에 충분한 (예컨대, MS(226)의 소스 노드에서의 프로그래밍된 전압 및 MS(226)의 임계 전압을 극복하기에 충분히 큰) 값을 갖는 논리 하이 비트의 전압에 응답하여 활성화된다. MS(226)의 활성화 시에, MS(226)의 소스 노드에 저장된 전압은 LED(230)를 통해 드라이빙 전류로서 송신된다. 드라이빙 전류가 LED(230)의 임계 전압 - 여기서 LED의 임계 전압은 일정 전압 값을 표현하고, 이 값 이상에서 광이 LED로부터 방출됨 - 을 초과하는 경우, 그에 따라, LED(230)는 드라이빙 전류의 값에 적어도 부분적으로 기초하여 광을 방출할 수 있다.
이해되는 바와 같이, CSimage.data 신호(247)는 이미지(예컨대, 제2 이미지)를 전달하기 위해 특정 그레이 레벨에서 방출하도록 서브픽셀(72)을 동작시키는 데 사용되는 이미지 데이터를 표현하는 이진 및/또는 디지털 데이터일 수 있다. 앞서 논의된 바와 같이, 서브픽셀(72)은 다양한 방출 스킴들에 따라 동작할 수 있고, 이와 같이, MS(226)로 송신되는 CSimage.data 신호(247)는 실시예들 사이에서 다를 수 있다. 그러나, 실시예들을 걸쳐서, CSimage.data 신호(247)는 디스플레이 상에 디스플레이될 이미지로부터 도출된다. 더욱이, CSimage.data 신호(247)의 인에이블링 및/또는 디스에이블링은 적어도 부분적으로, LED(230)가 광을 방출하거나 광을 방출하지 않게 하고, 그에 따라, CSimage.data 신호(247)가 서브픽셀(72)로부터의 광의 방출을 변조할 수 있게 할 수 있다.
방출 프로세스의 완료 시에, 행 드라이버(60)는 CSselect 신호(241)를 디스에이블시키고 CSSET 신호(235)를 인에이블시켜서, MSE(224)의 비활성화 및 MRST(228)의 활성화를 야기할 수 있다. MSEL(224)이 비활성화될 시, 서브픽셀(72)은 더 이상 광을 방출하도록 동작하지 않을 수 있는데, 그 이유는 커패시터(232)가 더 이상 전하를 수신하고 있지 않고, MRST(228)의 인에이블링에 의해 허용되는, 방출 프로세스로부터의 잔류 신호들이 배출되기 때문이다.
기술된 서브픽셀(72)은 전류 드라이브 픽셀로 간주되는데, 그 이유는 서브픽셀(72)이 광을 방출하거나 광을 방출하지 않도록 LED(230)를 구동하는 일차 전류를 갖기 때문이다. 일차 또는 드라이빙 전류는 서브픽셀(72)로부터의 발광 타이밍을 제어하는 다양한 제어 신호들에 응답하여 MS(226)를 통해 송신된다. 기술된 서브픽셀(72) 회로는 아날로그 출력으로의 추가 변환 없이 디지털 출력이 LED(230)로부터의 방출을 제어할 수 있는 방법을 비롯한 특정 이점들을 가질 수 있다. 또한, 커패시터(232)의 포함은 기판 바이어스 효과, 즉 일부 트랜지스터들의 게이트에 전압을 인가하는 것과 연관된 부작용으로부터 서브픽셀(72)과 연관된 임계 전압의 변화에 대한 보상을 가능하게 할 수 있다.
도 12의 서브픽셀(72)의 전류 드라이브 구조에 더하여 전압 드라이브가 포함될 경우에 서브픽셀(72)에 대한 추가의 개선들이 발생할 수 있다. 방출 프로세스의 시작에서, 전압 드라이브는 일정 기간 동안 인에이블되어, LED(230)의 애노드에 부스트(boost)를 제공하여 광의 초기 방출을 더 용이하게 만드는데, 여기서 LED(230)의 애노드를 부스트하지 않는 것보다, 광 방출을 인에이블시키는 데 더 낮은 드라이빙 전류가 사용될 수 있다. LED(230)를 구동하여 광을 방출하는 데 더 작은 드라이빙 전류 값이 사용될 수 있는데, 그 이유는 전압 드라이브에 의해 제공되는 부스트로 인해, LED(230)가 순방향 바이어스 영역, 또는 작은 전류 변화들에 더 민감한 LED(230)의 동작 영역에서 동작할 수 있기 때문이다.
설명을 위해, 전류 드라이브(270) 및 전압 드라이브(272)를 포함하는 하이브리드 드라이브를 갖고 메모리(78)를 갖는 서브픽셀(72)의 제2 실시예가 도 13에 도시되어 있다. 도시된 서브픽셀(72)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 전류 드라이브(270) 및 전압 드라이브(272)가 서브픽셀(72) 내의 별개의 요소들로서 도시되어 있지만, 드라이브들 중 하나 또는 둘 모두는 앞서 기술된 드라이버(80)에 포함될 수 있다.
행 드라이버(60) 및/또는 열 드라이버(62)는 제어 신호들을 인에이블시키고/시키거나 디스에이블시킴으로써 광을 방출하도록 서브픽셀(72)을 동작시킬 수 있다. 행 드라이버(60) 및/또는 열 드라이버(62)는, 서브픽셀(72)이 디스플레이될 이미지에 대응하는 이미지 데이터의 디스플레이를 가능하게 하는 초기화 프로세스, 충전 프로세스, 프로그래밍 프로세스, 및 방출 프로세스를 비롯한 다양한 프로세스들을 수행하여 서브픽셀(72)이 광을 방출하게 하기 위한 제어 신호들을 사용할 수 있다.
행 드라이버(60) 및/또는 열 드라이버(62) 및 도 13의 서브픽셀(72)에 의해 방출된 제어 신호들의 상호작용을 설명하는 것을 돕기 위해, Vdata 신호(242), CSinitialization 신호(243), CSselect 신호(241), CSauto.zero 신호(237), CSimage.data 신호(247), CSselect 신호(280), 및 CSreset 신호(235)를 포함한, 디스플레이하는 데 사용되는 신호들에 대응하는 타이밍도(279)가 도 14에 도시되어 있다. 타이밍도는 예시적인 것이며 제한하려는 것으로 의도되지 않는데, 예를 들어 도 14에 도시된 제어 신호들은 서브픽셀(72)에서 구현된 것보다 더 많거나 더 적은 제어 신호들을 표현할 수 있다는 것을 이해해야 한다.
전술된 초기화 프로세스는 기간(282)에 대응한다. 기간(282) 동안, 행 드라이버(60)는 Vdata 신호(242)에 대한 고전압을 제공할 수 있고, CSinitialization 신호(243)를 초기화 프로세스의 지속시간 동안 인에이블시킬 수 있고, CSselect 신호(241)를 기간(284) 동안 인에이블시킬 수 있고, CSauto.zero 신호(237)를 디스에이블시킬 수 있고, CSreset 신호(235)를 디스에이블시킬 수 있고, CSselect 신호(280)를 디스에이블시킬 수 있다.
도 13을 다시 참조하면, 행 드라이버(60)에 의해 출력되어 초기화 프로세스를 실행하기 위한 제어 신호들은, 앞서 기술된 바와 같이, 다양한 스위칭 요소들의 활성화 및/또는 비활성화를 야기한다. 서브픽셀(72) 내에 도 14의 제어 신호들을 구현하는 것은, 인에이블된 CSinitialization 신호(243)에 응답하여 MINI(220)가 활성화되게 하고, 인에이블된 CSselect 신호(241)에 응답하여 MSEL(224)이 활성화되게 하고, 디스에이블된 CSauto.zero 신호(237)에 응답하여 MAZ(234)가 비활성화되게 하고, 디스에이블된 CSreset 신호(235)에 응답하여 MRST(228)가 비활성화되게 하고, 디스에이블된 CSselect 신호(280)에 응답하여 전압 드라이브 스위칭 요소(MVD)(285)가 비활성화되게 한다. 이러한 배열은 Vdata 신호(242)와 Vinitialization 신호(244) 사이의 전압 값들의 차이가 커패시터(232)를 충전할 수 있게 한다. 행 드라이버(60)는, 행 드라이버(60)가, MINI(220)가 비활성화되게 하는 CSinitialization 신호(243)를 디스에이블시키고, 이에 따라, 초기화를 종료할 때까지, 초기화 프로세스를 계속할 수 있다.
도 14를 다시 참조하면, 타이밍도(279)는, 초기화 프로세스 이후에, 행 드라이버(60)가 서브픽셀(72)에 대한 충전 프로세스를 수행하기 위해 CSinitialization 신호(243)를 디스에이블시키는 것을 보여준다. 충전 프로세스 동안, Vdata 신호(242), CSauto.zero 신호(237), CSimage.data 신호(247), CSselect 신호(280), 및 CSreset 신호(235)는 그들의 이전 상태로 유지된다. 타이밍도(279)는, 예를 들어 서브픽셀(72) 및/또는 전자 디바이스(10)에 대한 이진 데이터에서의 논리 하이 값에 대응하는, 서브픽셀(72) 회로(DVDD)에 대한 고전압 레벨에서의 Vdata 신호(242)를 보여준다. 일부 실시예들에서, DVDD는 Vreference 신호(246)의 전압 값과 동일하다.
도 13을 다시 참조하면, 행 드라이버(60)에 의해 출력되는 제어 신호들은 충전 프로세스를 실행하기 위해 다양한 스위칭 요소들을 활성화시키고/시키거나 비활성화시킨다. CSinitialization 신호(243)의 디스에이블링 및 MINI(220)의 비활성화 시에, 커패시터(232)는 Vdata 신호(242) 및 Vreference 신호(246)에 기초하여 충전된다. 커패시터(232)를 충전하는 것은, MSEL(224)이 비활성화되는 동안에도, 전류 드라이브(270)가 방출 프로세스 동안 사용 중 상태로 유지될 수 있게 할 수 있다. 일부 실시예들에서, 커패시터(232)는 충전 프로세스 이후에 Vdata 신호(242)의 전압 값을 보유하여, MDR(222)이 방출 프로세스 전체에 걸쳐 활성화된 상태로 유지될 수 있게 한다 - 전류 드라이브(270)가 방출을 위해 LED(230)를 통해 일정한 드라이빙 전류를 생성하는 것을 허용함.
커패시터(232)를 충전하기에 적합한 설정된 기간 후에, 행 드라이버(60)는 프로그래밍 프로세스를 수행할 수 있다. 도 14를 간략하게 참조하면, 프로그래밍 프로세스를 수행하기 위해, 행 드라이버(60)는 기간(286) 동안 CSauto.zero 신호(237)를 인에이블시키고, CSinitialization 신호(243), Vdata 신호(242), CSimage.data 신호(247), CSselect 신호(280), 및 CSreset 신호(235)를 그들의 이전 상태로 보유한다. 도시된 바와 같이, 행 드라이버(60)는, 또한, 프로그래밍 프로세스 중의 기간(288) 동안 Vdata 신호(242)로서 접지 전압(GND)을 송신한다. GND는 전자 디스플레이(18), 전자 디바이스(0), 및/또는 서브픽셀(72)과 연관된 0 볼트 또는 임의의 적합한 접지 기준 전압과 동일할 수 있다.
도 13으로 돌아가면, 인에이블된 CSauto.zero 신호(237)에 응답하여, MAZ(234)가 활성화된다. MAZ(234)가 활성화될 때, 커패시터(232)의 노드와 MS(226)의 소스 노드 사이에 전기적 커플링이 형성되어, MS(226)의 소스 노드의 전압 값이 Vg(245)의 전압 값과 동일하게 증가하게 한다. 기간(286) 후에, 행 드라이버(60)는 CSSauto.zero 신호(237)를 디스에이블시키고, MAZ(234)는 비활성화된다. 이 상태에서, 서브픽셀(72)은 MS(226)의 활성화 시에 LED(230)로 송신할 준비가 된 전기 신호들로 프로그래밍된다. 즉, 이 상태에서, 서브픽셀(72)은 MS(226)를 인에이블시키는 CSimage.data 신호(247)에 응답하여 그 프로그래밍된 신호들을 통해 생성된 드라이빙 전류를 송신할 준비가 된다. 일단 MS(226)의 소스 노드가 Vg(245) 전압으로 프로그래밍되면, 행 드라이버(60)는 GND와 동일한 Vdata 신호(242)를 송신하고, 기간(284)의 말미에, MSEL(224)이 비활성화되게 하는 CSselect 신호(241)를 디스에이블시킨다. 프로그래밍 프로세스의 완료 시에, 행 드라이버(60)는 방출 프로세스를 수행하기 위해 제어 신호들을 인에이블시키고/시키거나 디스에이블시킬 수 있다.
도 14를 참조하면, 방출 프로세스 동안, 행 드라이버(60)는 Vdata 신호(242)를 DVDD로 반환할 수 있고, CSinitialization 신호(243)를 계속해서 디스에이블시킬 수 있고, CSselect 신호(241)를 계속해서 디스에이블시킬 수 있고, CSimage.data 신호(247)를 기간(290) 동안 인에이블시킬 수 있고, CSselect 신호(280)를 기간(292) 동안 인에이블시킬 수 있고, CSreset 신호(235)를 계속해서 디스에이블시킬 수 있다. 예시된 바와 같이, CSselect 신호(280)는 CSimage.data 신호(247)와 동시에 인에이블되지만, CSimage.data 신호(247)보다는 더 빨리 디스에이블된다. 이는, CSselect 신호(280)가 스위칭 요소를 활성화시켜서 서브픽셀(72)의 LED(230)의 애노드에 부스트를 제공하도록 작용하기 때문이다.
도 13으로 돌아가서 설명하자면, 서브픽셀(72)의 전압 드라이브 스위칭 요소(MVD)(285)는 전압 드라이브(272)가 활성화되게 하는 CSselect 신호(280)의 인에이블링에 응답하여 활성화된다. MVD(285)가 활성화된 것에 응답하여, CSimage.data 신호(247)가 처음 송신된 CSimage.data 신호(247)에 대해 스위칭 트랜지스터(MS)(302) 및 MS(226)를 인에이블시킬 시에, 기준 전압(Vreference) 신호(300)가 LED(230)의 애노드로 송신된다. 이는 Vreference 신호(300)가 LED(230)의 애노드에서 송신되게 하여, LED(230)로부터의 광 방출을 야기하기 위해 MS(226)의 소스로부터 더 작은 프로그래밍된 값을 인에이블하거나 "부스팅"하게 한다. 부스팅은 기간(292) 동안 계속될 수 있는데, 여기서 기간(292)의 종료 시에, 행 드라이버(60)는 CSselect 신호(280)를 디스에이블시켜서 MVD(285) 및 MS(302)의 비활성화를 야기한다.
대체적으로, 방출 프로세스는 기간(290) 동안 계속될 수 있는데, 이때 부스트는 더 짧은 기간, 예를 들어 기간(292) 동안 지속된다. 방출 프로세스 동안, 서브픽셀(72)은 MS(226)의 활성화에 응답하여 LED(230)를 통해 드라이빙 전류를 송신하도록 프로그래밍된다. 앞서 기술된 바와 같이, 서브픽셀(72)의 메모리(78)는 디지털 데이터를 저장하고, 디지털 데이터를 출력한다. 기술된 하이브리드 드라이브를 통해, 저장된 디지털 데이터는, 오버헤드가 거의 없고 전력 소비 증가 없이, 메모리(78)로부터, 서브픽셀(72)로부터의 광의 방출을 제어하기 위한 제어 신호로 변환되는 디지털 데이터로서 송신된다. 부스팅의 종결 시에, 일부 실시예들에서, 서브픽셀(72)은 기간(294)과 같은 지속기간 동안 CSreset 신호(235)의 인에이블링을 통해 리셋될 수 있다. 따라서, LED(230)로부터 방출된 광은, 도 8 내지 도 10과 함께 앞서 설명된 바와 같이, 이미지와 연관된 그레이 레벨들을 전달하기 위해 다양한 방출 스킴들을 따를 수 있는데, 그 이유는 메모리(78)로부터 출력된 이진 데이터가 LED(230)를 통해 방출된 광을 변조하도록 작용하기 때문이다.
서브픽셀(72)의 애노드 전압에 대한 "부스트"의 영향들을 설명하는 것을 돕기 위해, 예시적인 CSimage.data 신호(350), LED(230)의 애노드에서의 전압에 대응하는 전압 신호(352), 및 하이브리드 드라이브를 구현하지 않는 서브픽셀(72)에 대한 LED(230)를 통하는 전류에 대응하는 전류 신호(354)를 예시하는 그래프(348)가 도 15에 도시되어 있다. 타이밍도는 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다.
이러한 시뮬레이션에서, CSimage.data 신호(350)로서 점점 더 넓은 이진 펄스를 제공함으로써 이진 펄스 폭 변조 방출 스킴을 테스트하였다. 그래프(348)에 보여진 시뮬레이션 결과들은 대체적으로 2개의 부분들을 갖는다. 제1 부분(356)은 더 느린 방출 응답 시간에 대응할 수 있고, 제2 부분(358)은 정상 방출 응답 시간에 대응할 수 있는데, 여기서 방출 응답 시간은 대체적으로 LED(230)에 인가되는 전압들에 대한 그의 상대적인 응답성을 지칭한다. LED(230)와 같은 LED가, LED의 애노드와 캐소드 사이의 전압들의 차이에 기초하여 전도되도록 동작한다는 것에 또한 주목할 만하다. 애노드와 캐소드 사이의 전압의 차이가 임계 전압보다 큰 경우, LED는 LED를 통해 송신되는 전류의 값에 따라 광을 방출하도록 동작한다. 그래프(348)에서, 전류 신호(354)는 대체적으로 LED(230)의 방출에 대응할 수 있는데, 여기서 전류 신호(354)의 값들이 CSimage.data 신호(350)의 상태에 더 가깝게 매칭될수록, LED(230)의 방출 응답 시간이 더 양호해진다. 그래프(348)에서, LED(230)의 애노드 전압에 대한 느린 충전 효과의 영향들은 명백하다. 제1 부분(356) 동안, 전류 신호(354)는 제2 부분(358)보다 CSimage.data 신호(350)의 상태 변화들에 덜 응답하는 것으로 보이는데, 이는 제2 부분(358) 동안의 현재 신호(354) 및 CSimage.data 신호(350)의 진폭들의 대체적인 매칭 및 제1 부분(356) 동안의 매칭의 결여에 의해 나타내진 바와 같다. 방출 기간의 시작 시에 애노드를 부스트하는 것은 애노드 전압의 느린 충전 효과를 감소시키거나 제거할 수 있다.
도 16으로 진행하면, 비교를 위해, 예시적인 CSimage.data 신호(350), LED(230)의 애노드에서의 전압에 대응하는 전압 신호(374), 및 하이브리드 드라이브를 갖는 서브픽셀(72)에 대한 LED(230)를 통하는 전류에 대응하는 전류 신호(376)를 예시하는 그래프(370)가 도 16에 도시되어 있다. 타이밍도는 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, CSimage.data 신호(350)가 이진 펄스 폭 변조 방출 스킴을 따르는 것으로 도시되어 있지만, 임의의 적합한 방출 스킴이, 후술되는 바와 같은 응답성에 대해 동일한 개선을 야기할 수 있다.
그래프(348)와 유사한 이러한 시뮬레이션에서, CSimage.data 신호(350)로서 점점 더 넓은 이진 펄스를 제공함으로써 이진 펄스 폭 변조 방출 스킴을 테스트하였다. 그러나, 그래프(348)와 달리, 그래프(370)는 전류 신호(376)가 CSimage.data 신호(350)의 변화들에 응답하는 것을 보여준다. 이러한 개선된 응답성은, 적어도 부분적으로 서브픽셀(72)에의 전압 드라이브(272)의 추가로 인한 것이다. 하이브리드 드라이브의 전압 드라이브(272)가 LED(230)의 애노드를 "부스팅"하기 때문에, LED(230)의 애노드에서의 전압들의 더 작은 변화들은 그래프(348)의 제2 부분(358)의 동일한 및/또는 유사한 응답성을 끌어낼 수 있다. 따라서, 그래프(370)는, 적어도 서브픽셀(72) 내에 하이브리드 드라이브를 구현함으로써 제공되는 디스플레이 기술들에 대한 이득들 및 개선들을 보여준다.
전술된 바와 같이, 메모리-인-픽셀 기법들을 구현하는 디스플레이는 본 개시내용에서 앞서 기술된 이점들을 달성하기 위해 다양한 픽셀 회로부 실시예들 및 다양한 메모리 회로부 실시예들을 구현할 수 있다. 예시적인 실시예는 이진 펄스 폭 방출 스킴을 지원하는 메모리 회로인데, 여기서 메모리 회로에 저장된 디지털 데이터는 픽셀로부터의 광의 방출을 제어하기 위해 드라이버 회로에 출력된다. 리마인더로서, 이진 펄스 폭 방출 스킴은 메모리 회로로부터 송신된 디지털 데이터의 상이한 부분들에 기여 가중치들을 할당하기 위해, 클록킹 신호, 예를 들어 비트-평면 클록과 연계하여 작동한다. 일부 실시예들에서, 클록킹 신호는 저장된 디지털 데이터를 메모리 회로로부터 출력하기 위해 레지스터를 클록킹하는 데 사용된다. 그러나, 일부 실시예들에서, 시스템 클록 및/또는 행 드라이버(60)는 방출-인에이블링 신호가 인에이블되는 시간의 길이를 통해 발광 지속기간을 제어할 수 있다.
방출-인에이블 신호를 통해 방출을 제어하는 것을 용이하게 하는 메모리 회로를 설명하는 것을 돕기 위해, 메모리 회로부(400A), 아날로그 드라이버 회로부(402), 및 발광 회로부(404)를 포함하는 서브픽셀(72)이 도 17에 도시되어 있다. 서브픽셀(72)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리 회로부(400A)가 12개의 비트들의 디지털 데이터를 저장하는 것으로 도시되어 있지만, 12개 초과 또는 미만의 비트들의 디지털 데이터를 저장하기 위한 회로부와 같은 임의의 적합한 메모리 회로가 사용될 수 있다.
메모리 회로부(400A)는 기록 인에이블링 트랜지스터(MWR)들(406), 하나 이상의 인버터 쌍들(408), 및 송신 선택 트랜지스터(MSEL)들(410)을 포함할 수 있다. 메모리 회로부(400A)는, 예를 들어 열 드라이버(62)로부터, 디지털 데이터(DATA)(412)를 수신하고 저장한다. 메모리 회로부(400A)가 DATA(412)를 저장하기 전에, 행 드라이버(60)는 메모리가 이미지 데이터를 기억할 수 있도록 메모리(예컨대, 인버터 쌍들(406))에 이미지 데이터를 기록하는 것을 허용하기 위해 MWR들(408)을 활성화시키도록 기록 인에이블된 제어 신호(write_en)(414)를 인에이블시킬 수 있다. DATA(412)를 수신할 시, 인버터 쌍(408)은 DATA(412)의 값을 저장한다. 메모리 회로부(400A)를 사용하는 것은, DATA(412)의 각각의 비트가 한 번에 1 비트씩 저장되는 비트 단위 송신에 더하여, DATA(412)의 모든 비트들이 동시에, 또는 (예컨대, write_en 신호(414)가 인에이블될 때) 동일한 기록 사이클에서, 각자의 인버터 쌍들(408)에 저장되도록 DATA(412)의 병렬 송신을 허용한다는 것을 강조해야 한다. MSEL(410)은, 예를 들어 아날로그 드라이버 회로부(402)로 송신되도록 타깃화된 메모리의 비트의 MSEL(410)을 활성화시키도록 동작하는 행 드라이버(60)에 의해, 송신되는 인에이블된 선택 제어 신호(Sel)(415)에 응답하여 활성화된다. 이러한 방식으로, MSEL(410A)은 MSEL(410B)이 비활성화되는 것과 동시에 활성화될 수 있다. 따라서, 메모리 회로부(400A)에는 방출 프로세스가 시작되기 전에 하나 이상의 DATA(412)의 비트들이 로딩되고, DATA(412)는 각자의 MSEL(410)의 활성화에 의해 용이하게 비트 단위로 판독된다.
방출 프로세스, 예를 들어 도 14에 기술된 바와 같은 방출 프로세스의 시작 시에, 행 드라이버(60)는 방출 트랜지스터(MEM)(419)의 활성화에 적어도 부분적으로 기초하여 광 방출을 초기에 인에이블시키는 방식으로서 사전충전 제어 신호(Precharge)(416)를 인에이블시킬 수 있다. MEM(419)은 행 드라이버(60)가 방출 제어 신호(emit_en)(420)를 인에이블시킨 것에 응답하여 활성화될 수 있다. 일부 실시예들에서, 행 드라이버(60)는, MSEL(410)의 활성화 전에 LED(230)의 애노드를 사전충전 또는 부스트하기 위해 Vreference 신호(246)가 MS(226)로 송신되는 것을 허용하도록 emit_en 신호(420)와 동시에 Precharge 신호(416)를 인에이블시킬 수 있다. 사전충전이 완료된 후에, 그리고 방출 프로세스 동안, emit_en 신호(420)는 행 드라이버(60)에 의해 계속해서 인에이블될 수 있다. 한편, 행 드라이버(60)는 사전충전 후에 Precharge 신호(416)를 디스에이블시켜서, 저장된 DATA(412)가 MEM(419)의 활성화를 적어도 부분적으로 제어하게 한다. 이러한 방식으로, 인버터 쌍(408)으로부터 송신되는 저장된 DATA(412)는 MEM(419)이 저장된 값의 논리 값(예컨대, "1" 또는 "0")에 응답하여 활성화되게 할 수 있다. 일부 실시예들에서, 논리 하이 값은 Vreference 신호(246)와 동일하고, 논리 로우 값은 Vreference 신호(248)와 동일하다는 것에 유의한다.
저장된 DATA(412)가 메모리 회로부(400A)로부터 송신될 시에, 발광 회로부(404)는 MS(226)의 게이트에서 저장된 DATA(412)를 수신한다. MS(226)는 저장된 DATA(412)의 값에 응답하여 활성화되어, 아날로그 드라이버 회로부(402)에 의해 생성된 전류가 LED(230)로 송신되어 광 방출을 야기할 수 있게 한다. 저장된 DATA(412)가 CSimage.data 신호(247)로서 적용되는 한, 방출이 계속될 수 있다. 이러한 방식으로, 광은 도 12 내지 도 14에 대체적으로 기술된 초기화 프로세스, 충전 프로세스, 프로그래밍 프로세스, 및 방출 프로세스를 따르는 서브픽셀(72)로부터 방출된다.
메모리 회로부(400B), 및 발광 회로부(404)를 포함하는 아날로그 드라이버 회로부(442)를 갖는 서브픽셀(72)의 추가 실시예가 도 18에 도시되어 있다. 서브픽셀(72)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리 회로부(400B)가 16개의 비트들의 디지털 데이터를 저장하는 것으로 도시되어 있지만, 16개 초과 또는 미만의 비트들의 디지털 데이터를 저장하기 위한 회로부와 같은 임의의 적합한 메모리가 사용될 수 있다. 또한, 서브픽셀(72)이 발광 회로부(404)에 포함된 LED(230)를 갖는 것으로 도시되어 있지만, 임의의 적합한 발광 회로부(404)가 기술된 메모리-인-픽셀 기법들과 조합될 수 있다.
메모리 회로부(400B)는 하나 이상의 기록 인에이블링 트랜지스터(MWR)들(406), 하나 이상의 인버터 쌍들(408), 및 하나 이상의 선택 트랜지스터(MSEL)들(410)을 포함하는 것으로 도시되어 있다. DATA(412)는, 예를 들어 열 드라이버(62)로부터, 메모리 회로부(400B) 내로 수신된다. DATA(412)를 메모리 회로부(400B) 내에 송신하기 위해, 행 드라이버(60)는 DATA(412)의 비트 단위 메모리 저장을 가능하게 하도록 write_en 신호(406) 및 write_en의 역 신호(역 write_en)(444)를 인에이블시킬 수 있다. 예를 들어, 행 드라이버(60)는 MWR(406D) 및/또는 MWR(406C)을 활성화시킴으로써 인버터 쌍(408B) 내의 DATA(412)의 마지막 비트의 저장을 가능하게 할 수 있다. 따라서, 행 드라이버(60) 및 열 드라이버(62)는 메모리 회로부(400B)로의 DATA(412)의 비트 단위 송신 및 저장을 가능하게 하도록 동작할 수 있다.
인버터 쌍들(408) 내의 DATA(412)의 저장 시에, 메모리 회로부(400B)는 행 드라이버(60)가 송신을 위해 각자의 비트를 선택할 때까지 DATA(412)의 값을 저장한다. 송신을 위해 각자의 비트를 선택하기 전에, 행 드라이버(60)는 사전충전(Precharge) 신호(416)의 인에이블링을 통해 감지 증폭기(440)를 사전충전한다. 감지 증폭기(440) 및 후속 아날로그 드라이버 회로부(442)를 사전충전함으로써, 송신된 전기 신호들에 대한 서브픽셀(72)의 응답성은 사전충전되지 않은 서브픽셀(72)과 비교할 때 개선될 수 있다. 앞서 기술된 바와 같이, 서브픽셀(72)을 사전충전하는 것은 (예컨대, 회로부 응답성을 증가시킴으로써) 회로부에 대해 스위칭 상태들을 더 용이하고 덜 요구하게 만들 수 있다.
사전충전의 완료 시에, 행 드라이버(60)는 저장된 DATA(412)에 따라 방출을 야기하기 위해 아날로그 드라이버 회로부(442)로의 송신을 위한 비트를 선택한다. 아날로그 드라이버 회로부(442)로 비트를 송신하기 위해, 행 드라이버는 인버터 쌍(408)에 대응하는 MSEL(410)을 활성화시키도록 Sel 신호(415)를 인에이블시킬 수 있다. 예를 들어, 행 드라이버(60)는 인버터 쌍(408A)에 저장된 DATA(412)의 송신이 아날로그 드라이버 회로부(442)로 송신되게 하기 위해 MSEL(410A) 및 MSEL(410B)을 활성화시키도록 Sel 신호(415A)를 인에이블시킬 수 있다.
일부 실시예들에서, DATA(412)는 아날로그 드라이버 회로부(442)로 송신되기 전에 감지 증폭기(440)를 통해 송신된다. 감지 증폭기(440)는 DATA(412)의 논리 상태를 감지하도록 작용하고, 인접한 회로부에 대해 (예컨대, 신호 진폭을 증가시킴으로써) 감지된 논리 상태를 해석가능한 논리 상태로 증폭시킬 수 있다. 해석가능한 논리 상태는 아날로그 드라이버 회로부(442)의 MS(226)의 임계 전압에 적어도 부분적으로 기초할 수 있다. 예를 들어, 노드(446)로 송신되는 비트가 노드(448)에서 더 큰 전압 값을 갖는 것으로서 출력되는데, 이러한 더 큰 전압 값은 감지 증폭기(440)를 통한 송신에 의해 야기되고, 디스플레이 시스템(예컨대, 디스플레이 시스템(52))에 공통적인 임의의 적합한 전압 값을 표현하는, Vreference 신호(248)와 Vreference 신호(246) 사이의 전압 차이에 적어도 부분적으로 기초한다.
DATA(412)가 증폭된 후에, 증폭된 DATA(412)는 CSimage.data 신호(247)로서 아날로그 드라이버 회로부(442)로 송신되어 MS(226)를 활성화 또는 비활성화시킨다. 예를 들어, 일부 실시예들에서, MS(226)는 송신된 논리 하이 DATA(412)(예컨대, CSimage.data 신호(247)로서 송신됨)에 응답하여 비활성화되고, 송신된 논리 로우 DATA(412)에 응답하여 활성화된다. 이러한 방식으로, CSimage.data 신호(247)로서 송신된 디지털 데이터의 전압 값은 MS(226)의 바이어스 전압, 또는 상태를 변화시키도록 MS(226)를 동작시키는 전압 값에 대응한다. MS(226)의 활성화 시에, Vreference 신호(450)와 Vreference 신호(451) 사이의 전압 차이에 적어도 부분적으로 기초하여 아날로그 드라이버 회로부(442)에 의해 생성된 드라이빙 전류가 LED(230)를 통해 송신되어, 서브픽셀(72)이 광을 방출할 수 있게 한다. 따라서, 기술된 방식으로, 메모리 회로부(400B)에 저장된 DATA(412)는 픽셀 회로부(예컨대, 서브픽셀들, 픽셀들)로부터의 광 방출을 구동할 수 있다.
도 18 및 도 17의 서브픽셀(72)의 실시예의 동작을 요약하기 위해, 메모리 회로부(400)에 커플링된 서브픽셀(72)의 동작을 제어하기 위한 프로세스(461)의 일례가 도 19에서 기술된다. 대체적으로, 프로세스(461)는 현재 비트를 메모리에 로딩하는 것(블록(462)), 현재 비트가 메모리 내에 로딩될 마지막 비트인지의 여부를 결정하는 것(블록(464)), 현재 비트가 마지막 비트가 아닌 것에 응답하여, 다음 현재 비트를 메모리에 로딩하는 것(블록(462)), 및 현재 비트가 마지막 비트인 것에 응답하여, 메모리로부터의 비트 판독을 허용하도록 선택 신호를 인에이블시키는 것(블록(466)), 픽셀 회로부에서의 방출을 야기할 비트를 기다리는 것(블록(468)), 및 비트가 메모리로부터 판독될 마지막 비트인지의 여부를 결정하는 것(블록(471))을 포함한다. 비트가 마지막 비트인 것에 응답하여, 디스플레이 사이클을 완료하는 것(블록(472)), 및 비트가 마지막 비트가 아닌 것에 응답하여, 메모리로부터 다음 비트의 판독을 허용하도록 다음 선택 신호를 인에이블시키는 것(블록(466)). 일부 실시예들에서, 프로세스(461)는 프로세싱 코어 컴플렉스(12)와 같은 프로세싱 회로부를 사용하여, 하나 이상의 저장 디바이스들(14)과 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 실행함으로써 적어도 부분적으로 구현될 수 있다. 추가로 또는 대안으로, 프로세스(461)는 행 드라이버(60), 열 드라이버(62), 및/또는 타이밍 제어기(54)와 같은 디스플레이 제어 회로부에 형성된 회로 접속들에 기초하여 적어도 부분적으로 구현될 수 있다.
따라서, 일부 실시예들에서, 행 드라이버(60)는 메모리 회로부(400)에 현재 비트를 로딩할 수 있다(블록(462)). 전술된 바와 같이, 행 드라이버(60)는 DATA(412)의 현재 비트를 메모리 회로(400) 내에 비트 단위로 로딩할 수 있게 하도록, MWR(406B) 또는 MWR(406D)과 같은 각자의 스위칭 요소를 선택적으로 인에이블시킨다. MWR(406)의 인에이블링 시에, DATA(412)의 현재 비트에 대응하는 비트가, 예컨대 인버터 쌍(408)에서의, 저장을 위해 송신되는데, 여기서 현재 비트의 값은, 비트가 송신을 위해 선택될 때까지, 계속적으로 반전된다.
현재 비트를 메모리 내에 로딩한 후에, 행 드라이버(60)는 현재 비트가 마지막 비트인지의 여부를 결정할 수 있다(블록(464)). 마지막 비트는 DATA(412)의 최종 비트(예컨대, 메모리 회로부(400)에 저장될 마지막 비트)를 표현한다. 따라서, 현재 비트가 마지막 비트인지의 여부를 검사하는 것은, 저장을 위해 DATA(412) 모두가 열 드라이버(62)로부터 송신되었는지의 여부를 검사한다. 예를 들어, 최종 비트 위치에 대해 현재 비트 위치를 추적하기 위해 별개의 카운트를 유지하는 것을 비롯하여, 현재 비트가 마지막 비트인지의 여부를 결정하기 위해 다양한 기법들이 구현될 수 있다.
현재 비트가 마지막 비트가 아닌 것에 응답하여, 행 드라이버(60)는 메모리 회로부(400)에 다음 현재 비트를 로딩할 수 있다(블록(462)). 전술된 바와 같이, 행 드라이버(60)는 다음 각자의 스위칭 요소를 인에이블시켜서, DATA(412)의 다음 비트를 메모리 회로부(400) 내에 다음 현재 비트로서 비트 단위로 송신하는 것을 가능하게 할 수 있다. 따라서, 프로세스(461)는 DATA(412)의 마지막 비트가 메모리 회로부(400)에 저장될 때까지 반복된다.
그러나, 현재 비트가 마지막 비트인 것에 응답하여, 행 드라이버(60)는 메모리로부터의 비트를 송신하도록 선택 신호를 인에이블시킬 수 있다(블록(466)). 현재 비트가 마지막 비트일 때, 행 드라이버(60)는 메모리 회로부(400) 내에 저장될 타깃 데이터의 메모리 내로의 로딩이 완료되었다고 결정한다 - 따라서, 이때, 행 드라이버(60)는 DATA(412)에 대응하는 레벨 또는 광도로 서브픽셀(72)로부터의 광 방출을 야기하도록, 저장된 DATA(412)를 비트 단위로(bit-by-bit 또는 bitwise) 아날로그 드라이버 회로부(442)로 송신한다. 일부 실시예들에서, 행 드라이버(60)는 저장된 비트들을 최하위 비트로부터 최상위 비트의 순서로 송신하지만, 메모리 회로부(400) 및 디스플레이 시스템(52)에 대한 임의의 적합한 순서가 사용될 수 있다. 송신을 야기하기 위해, 행 드라이버(60)는 판독을 위해 메모리 회로부(400)로부터의 타깃 비트에 대응하는 Sel 신호(415)를 인에이블시킨다. Sel 신호(415)의 인에이블링 시에, 타깃 비트는 감지 증폭기(440) 및/또는 아날로그 드라이버 회로부(442)로 송신되어 광 방출을 야기한다.
다음으로, 행 드라이버(60)는 광이 서브픽셀(72)로부터 방출되게 하기 위해 메모리로부터의 송신된 비트에 대해 프로그래밍된 기간을 기다릴 수 있다(블록(468)). 행 드라이버(60)가 기다리는 동안, 인버터 쌍(408)에 저장된 비트는 MS(226)로 송신된다. MS(226)의 활성화 시에, 아날로그 드라이버 회로부(442)는 드라이빙 전류가 LED(230)를 통해 송신되는 것을 허용하여, 서브픽셀(72)로부터의 광 방출을 야기하게 한다. 도 8과 관련하여 앞서 기술된 바와 같이, 비트-평면 클록(106)은 전체적인 인지된 그레이 레벨에 대한 메모리로부터의 비트의 유의성(significance)에 대응하기 위해 광 방출의 폭들을 변조하도록 작용할 수 있다. 행 드라이버(60)는 비트-평면 클록(106)을 사용하여, 예를 들어 서브픽셀(72)의 전체적인 방출을 변조하는 것을 통해(예컨대, emit_en 신호(420)를 인에이블시키는 것을 통해), 그리고/또는 비트가 메모리 회로부(400)로부터 송신되도록 선택되는 기간을 변조하는 것을 통해(예컨대, MSEL(410)을 활성화시키기 위해 Sel 신호(415)의 비트의 유의성에 대응하는 기간 동안 인에이블시키는 것을 통해) 서브픽셀(72)로부터의 광 방출을 변조할 수 있다. 일부 실시예들에서, 행 드라이버(60)는 기다리지 않고, 메모리 회로부(400)로부터 판독된 비트가 저장된 DATA(412)의 마지막 비트였는지의 여부를 계속해서 결정한다는 것에 유의한다.
비트를 판독한 후에, 행 드라이버(60)는 그 비트가 저장된 DATA(412)의 마지막 비트였는지의 여부를 결정할 수 있다(블록(471)). 행 드라이버(60)는 마지막 비트가 판독되었고/되었거나 아날로그 드라이버 회로부(442)로 송신되었는지의 여부를 결정한다. 행 드라이버(60)는 다양한 방식들, 행 드라이버(60)가 메모리 회로부(400)로부터 예상되는 수의 비트들을 판독했을 때를 나타내기 위해 Sel 신호(415)의 인에이블링과 연계하여 증분하는 카운터를 유지하는 것을 통해 이러한 결정을 관리할 수 있다.
비트가 마지막 비트인 경우, 행 드라이버(60)는 디스플레이 사이클을 완료할 수 있다(블록(427)). 디스플레이 사이클은, 블록(427)에 도달할 시에, 행 드라이버(60)가 DATA(412)에 대응하는 그레이 레벨의 광을 방출하도록 전체 프로세스(461)를 포함할 수 있다. 디스플레이 사이클을 완료할 시에, 행 드라이버(60)는 방출을 위한 동일한 또는 상이한 그레이 레벨에 대응하는 새로운 DATA(412)를 수용할 준비가 되어 있을 수 있다.
그러나, 그 비트가 마지막 비트가 아닌 것에 응답하여, 행 드라이버(60)는 메모리로부터의 다음 현재 비트의 판독을 허용하도록 다음 선택 신호를 인에이블시킬 수 있다(블록(466)). 행 드라이버(60)는 다양한 방식들로 다음 선택 신호의 인에이블링을 관리할 수 있다 - 예를 들어, 최종 송신된 비트 위치에 대해 현재 송신된 비트 위치를 추적하기 위해 별개의 카운트를 유지함. 임의의 경우에, 행 드라이버(60)는 인에이블시킬 Sel 신호(415)(예컨대, 메모리 회로부(400)로부터 다음에 송신될 비트에 대응하는 Sel 신호(415))를 결정한다. 행 드라이버(60)가 어느 Sel 신호(415)를 인에이블시킬지를 결정할 때, 행 드라이버(60)는 송신을 위한 타깃 비트에 대응하는 MSEL(410)의 활성화를 야기하는 Sel 신호(415)를 인에이블시킨다. 행 드라이버(60)는 마지막 비트에 도달할 때까지 저장된 DATA(412)의 비트들을 송신하는 것을 반복할 수 있다. 마지막 비트에 도달할 시에, 행 드라이버(60)는 방출 사이클을 완료하고, 다음 방출 사이클을 준비할 수 있다(블록(427)).
도 18 및 도 19의 경우, 기술된 서브픽셀(72)의 실시예들은 글로벌 애노드를 갖는 아날로그 드라이버 회로부(442)를 갖는다. 서브픽셀(72)의 추가 실시예는 글로벌 캐소드를 갖는 아날로그 드라이버 회로부(442)를 가질 수 있다.
메모리 회로부(400C)를 포함하는 글로벌 캐소드, 및 발광 회로부(404)를 갖는 아날로그 드라이버 회로부(442)를 갖는 서브픽셀이 도 20에 도시되어 있다. 서브픽셀(72)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리 회로부(400C)가 데이터의 비트 단위 송신을 통해 16개의 비트들의 디지털 데이터를 저장하는 것으로 도시되어 있지만, 데이터의 병렬 송신을 허용하기 위한 회로부 및/또는 16개 초과 또는 미만의 비트들의 디지털 데이터를 저장하기 위한 회로부와 같은 임의의 적합한 메모리 회로가 사용될 수 있다.
도시된 실시예에서, LED(230)의 캐소드는 기준 전압(Vreference) 신호(470)에 커플링되고, LED(230)의 애노드는 MS(226A), MS(226B), MS(276), 및 MS(278)를 통해 기준 전압(Vreference) 신호(473)에 커플링된다. 앞서 설명된 바와 같이, DATA(412)가 메모리 회로부(400C)에 저장된 후에, 그리고 일부 실시예들에서, Precharge 신호들(416)을 통해 회로부를 사전충전한 후에, 행 드라이버(60)는 광 방출을 야기하도록 emit_en 신호(420)를 인에이블시킬 수 있다. MEM(480) 및 MEM(482)의 활성화 시에, 저장된 DATA(412)의 비트는 감지 증폭기(440)를 통해 송신되고, 증폭된 비트는 MEM(480)으로 송신되는 한편, 저장된 DATA(412)의 비트의 반전된 버전이 증폭 없이 MEM(482)으로 송신된다. 반전된 비트 및 증폭된 비트는 MS(226A, 226B)를 활성화시키기 위한 제어 신호들로서 사용되어, 이전의 논의들로부터의 CSimage.data 신호(247)와 같이 효과적으로 작용한다. MS(226A) 및 MS(226B)의 활성화 시에, 아날로그 드라이버 회로부(442)는 LED(230)를 통해 송신되어 광 방출을 야기하도록 Vreference 신호(473)와 Vreference 신호(470) 사이의 전압 차이에 적어도 부분적으로 기초하여 드라이빙 전류를 생성한다.
글로벌 애노드 실시예와 유사한 방식으로, 글로벌 캐소드 서브픽셀(72)은 이진 펄스 폭 변조 스킴을 따르는 것을 통해 상이한 그레이 레벨들을 생성할 수 있다. 이진 펄스 폭 변조 스킴은 행 드라이버(60)로부터 출력된 제어 신호들을 제어하기 위해 비트-평면 클록을 부분적으로 사용할 수 있다. 이러한 방식으로, emit_en 신호(420)는 인지된 그레이 레벨에 대한 더 적은 유의성의 비트들(예컨대, DATA(412)의 최하위 비트)에 대해 더 짧은 기간 동안 인에이블될 수 있고, 인지된 그레이 레벨에 대한 더 큰 유의성의 비트들(예컨대, DATA(412)의 최상위 비트)에 대해 더 긴 기간 동안 인에이블될 수 있다. 일부 실시예들에서, Sel 신호(415)는 상이한 그레이 레벨들에 따라 서브픽셀(72)로부터 광이 방출되게 하도록 변조될 수 있다.
도 9에 기술된 바와 같이, 메모리-인-픽셀 기법들 및 비교기를 이용하는 것은 행 드라이버가 단일 펄스 폭 변조 방출 스킴을 생성할 수 있게 할 수 있다. 따라서, 비교기(490), 메모리 회로부(491), 및 메모리 회로부(492)를 포함하는 서브픽셀(72)의 일 실시예가 도 21에 도시되어 있다. 서브픽셀(72)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리 회로부(492)가 LED 드라이버 회로부 및 서브픽셀(72)의 발광 회로부에 커플링된 것으로 도시되어 있지만, 메모리 회로부(492)는 임의의 적합한 발광 회로부 및/또는 드라이빙 회로부에 커플링될 수 있다.
도시된 서브픽셀(72)에서, 크기 n 비트의 DATA(412)는 앞서 기술된 것과 유사한 프로세스를 따르는 메모리 회로부(491) 내에 수신되는데, 즉, 행 드라이버(60)는 인버터 쌍들(496)로의 DATA(412)의 송신을 야기하기 위해 write_en 신호(494)를 인에이블시키도록 동작한다. 일부 실시예들에서, 행 드라이버(60)는, write_en 신호들(494)을 동시에 인에이블시킴으로써, DATA(412)와 연관된 모든 비트들의 인버터 쌍들(496) 내로의 병렬 송신을 야기하도록 열 드라이버(62)와 연계하여 동작한다. 추가로 또는 대안으로, 행 드라이버(60)는 write_en 신호들(494)을 선택적으로 인에이블시키는 것을 통해 DATA(412)와 연관된 비트들의 비트 단위 송신을 야기할 수 있다 - 예를 들어, DATA(412)의 제1 비트의 송신을 야기하도록 write_en 신호(494A)를 선택적으로 인에이블시킴으로써 비트를 인버터 쌍(496A) 내에 로딩함.
일단 DATA(412)가 인버터 쌍들(496)에 저장되면, 비교기(490)는 저장된 DATA(412)의 비트들 및 카운팅 회로부(예컨대, 카운터(130))로부터 송신된 비트들을 사용하여, 비트들의 2개의 세트들 사이의 비교를 수행한다. 리마인더로서, 단일 펄스 폭 변조 방출 스킴에서, 카운터(130)와 같은 카운팅 회로부는 그레이 레벨 클록(134)과 같은 클록킹 신호의 상승 에지 상에서 최대 그레이 레벨까지 증분하는데, 여기서 광 방출은, 카운팅 회로부가 저장된 DATA(412)에 의해 표현되는 수와 동일하고/하거나 이를 초과하는 수까지 카운트할 때까지, 서브픽셀(72)로부터 발생한다. 이러한 방식으로, 비교기(490)는 DATA(412)가 카운팅 회로부로부터 송신된 카운트와 동일한지의 여부를 나타내는 단일 비트로 DATA(412)의 모든 비트들의 압축을 수행한다. 따라서, 비교기(490)는 메모리 회로부(491) 및 메모리 회로부(492)의 일 실시예를 갖는 단일 비트로의 비트 단위 XNOR 압축을 수행하는데, 여기서 비교기(490)로부터의 출력은 모든 비트가 매칭되지 않는 한 논리 로우(예컨대, "0") 값이다. 모든 비트가 매칭되는 경우, 비교기(490)는 논리 하이 값을 출력한다. 비교기(490)로부터의 출력은 메모리 회로부(492)에 저장되는데, 여기서 그 값은, 앞서 기술된 바와 같이, LED 드라이버 및 발광 회로부로의 저장된 비교기(490)의 출력의 방출이 광 방출을 구동하게 하도록 행 드라이버(60)가 emit_en 신호(420)를 인에이블시킬 때까지 인버터 쌍(498)에서 보유된다. CNT_b[n:0]는 CNT[n:0]의 역에 대응하고, 인버터 쌍들(496)로부터의 반전된 출력을 CNT[n:0]의 반전된 비트와 비교하는 데 사용된다.
일부 실시예들에서, 카운팅 회로부가 감분할 수 있다는 것, 비교기(490)가 모든 비트가 매칭되는 경우에 논리 로우 값을 출력할 수 있다는 것, 또는 이들의 임의의 조합을 이해해야 한다. 다시 말하면, 다양한 유효 실시예들이 기술된 메모리-인-픽셀 기법들을 적용할 수 있다. 더욱이, 비교기(490)의 공통 출력(예컨대, MTCH) 노드를 사전충전하는 것으로부터 절전 이점들을 제공하기 위해 선택적 트랜지스터(500)가 서브픽셀(72)에 포함되어, 이에 의해, 회로부가 비교기(490)로부터의 출력의 변화들에 더 응답하게 만들 수 있다.
도 21에 도시된 서브픽셀(72)의 동작을 상술하기 위해, 비교기(490) 및 메모리 회로부(491)를 갖는 서브픽셀(72)을 동작시키기 위한 프로세스(520)가 도 22에서 기술된다. 대체적으로, 프로세스(520)는 메모리 회로부를 초기화하는 것(블록(522)), 비교기로부터의 공통 출력을 사전충전하는 것(블록(524)), 카운팅 회로부의 카운트를 증분시키는 것(블록(526)), 메모리 회로부에 저장된 자동 비교기 결정에 기초하여 방출을 야기하는 것(블록(528)), 및 카운팅 회로부가 최대 카운트에 도달했는지의 여부를 결정하는 것(블록(530))을 포함한다. 카운팅 회로부가 최대 카운트에 도달한 것에 응답하여, 다음 이미지를 준비하는 것(블록(532)), 및 카운팅 회로부가 최대 카운트에 도달하지 않은 것에 응답하여, 비교기로부터의 공통 출력을 사전충전하는 것(블록(524)). 일부 실시예들에서, 프로세스(520)는 프로세싱 코어 컴플렉스(12)와 같은 프로세싱 회로부를 사용하여, 하나 이상의 저장 디바이스들(14)과 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 실행함으로써 적어도 부분적으로 수행될 수 있다. 추가로 또는 대안으로, 프로세스(461)는 행 드라이버(60), 열 드라이버(62), 및/또는 타이밍 제어기(54)와 같은 디스플레이 제어 회로부에 형성된 회로 접속들에 기초하여 적어도 부분적으로 구현될 수 있다.
따라서, 일부 실시예들에서, 행 드라이버(60)는 메모리 회로부(492)를 초기화할 수 있다(블록(522)). 메모리 회로부(492)를 초기화하기 위해, 행 드라이버(60)는 메모리 회로부(492)의 노드를 저전압 값으로 강제하도록 제어 신호를 인에이블시킬 수 있다. 예를 들어 도 21을 참조하면, 메모리 회로부(492)를 초기화하기 위해, 행 드라이버는 메모리 회로부(492)의 노드(예컨대, S 노드)의 전압 값을 리셋하기 위해 S 리셋(S_rst) 신호를 인에이블시킬 수 있다. 메모리 회로부(492)의 노드를 초기화하는 것은, 비교기가 (예컨대, 카운팅 회로부에 의해 메모리에 저장된 그레이 레벨에 도달한 것에 응답하여) 서브픽셀(72)로부터의 광 방출을 중지하도록 논리 하이를 출력할 때까지 발광 회로부가 방출되게 할 수 있다. 다시 말하면, 비교기(490)를 구현하는 하나 이상의 서브픽셀들(72)의 경우, 서브픽셀들(72)은 광 방출을 동시에 함께 시작할 수 있지만, 상이한 시간들에서 광 방출을 중지할 수 있다 - 여기서 광 방출의 각자의 지속기간은 각자의 서브픽셀(72)에 대한 타깃 그레이 레벨에 대응함.
행 드라이버(60)는 메모리 회로부(492)를 초기화한 후에 비교기(490)를 사전충전할 수 있다(블록(524)). 비교기(490)를 사전충전하기 위해, 행 드라이버(60)는 전압이 회로부를 부스트하게 하도록 사전충전 신호를 인에이블시켜서, 이에 따라, 서브픽셀(72)이 비교기(490)로부터의 출력의 변화에 더 응답할 수 있게 할 수 있다. 비교기(490)를 사전충전하기 위해, 행 드라이버(60)는, 전압(예컨대, DVDD)이 비교기(490)(예컨대, 비교기(490)의 MTCH 노드)로 송신되어 회로부를 부스트하게 하도록 역 emit_en 신호(420)와 함께 작동하는 "Precharge" 신호를 인에이블시킬 수 있다. Precharge 신호에 응답하여 비교기(490)를 사전충전하도록 동작하는 특정 회로부가 도시되어 있지만, 다양한 유효 회로부 배열물들이 비교기(490)를 사전충전하는 것을 용이하게 하는 데 사용될 수 있다는 것을 이해해야 한다.
비교기(490)를 사전충전한 후에, 행 드라이버(60)는 카운팅 회로부의 카운트를 증분시킬 수 있다(블록(526)). 행 드라이버(60)는, 예를 들어 클록킹 신호가 증분의 타이밍을 맞추는 것에 응답하여 카운팅 회로부를 증분시킬 수 있다. 카운팅 회로부를 증분시킨 후에, 서브픽셀(72)은 카운팅 회로부의 카운트가 저장된 DATA(412)에 의해 표현되는 값과 동일하거나 그를 초과하는지의 여부를 자동으로 결정한다. 이는, 카운트의 개별 비트들 및 DATA(412)의 개별 비트들이 각각 비교기(490)로 송신되기 때문에 발생하는데, 여기서 비교기(490)는 비트들 모두가 매칭되는 경우에 논리 하이 값을, 또는 심지어 하나의 비트도 매칭되지 않는 경우에 논리 로우 값을 출력한다. 비교기(490)의 출력은 메모리 회로부(492)의 인버터 쌍(498)에서 저장 또는 기억을 위해 송신되는데, 여기서 그 값은 행 드라이버(60)가 emit_en 신호(420)의 인에이블링을 통해 방출을 가능하게 할 때까지 저장된다.
카운팅 회로부의 카운트를 증분시킨 후에, 행 드라이버(60)는 메모리 회로부(492)에 저장된 비교기(490)의 결정으로부터의 출력에 기초하여 방출을 야기한다(블록(528)). 행 드라이버(60)는 emit_en 신호(420)를 인에이블시키는 것을 통해 방출을 야기한다. 앞서 기술된 바와 같이, emit_en 신호(420)의 인에이블링 시에, 그 값은 인버터 쌍(498)으로부터 서브픽셀의 LED 드라이버 및 발광 회로부로 송신되어, 예를 들어 LED(230) 또는 임의의 적합한 발광 회로부로부터의 광 방출을 야기한다. 메모리 회로부(492)로부터 송신된 값은 광 방출을 야기하는 일을 담당하는 발광 회로부 및 LED 드라이버의 스위칭 회로부를 활성화시키거나 비활성화시킬 수 있다.
행 드라이버(60)가 비교기(490)로부터의 출력에 기초하여 방출을 야기할 시에, 행 드라이버는 카운팅 회로부의 카운트가 최대 카운트인지의 여부를 결정할 수 있다(블록(530)). 카운팅 회로부는 최소 값으로부터 최대 값까지, 예를 들어 0으로부터 255까지 카운트할 수 있다. 따라서, 최대 값 또는 최대 카운트가 카운팅 회로부에 의해 도달될 때, 행 드라이버(60)는 카운트를 재시작하도록 소정 프로세싱 단계들을 수행할 수 있다.
최대 카운트에 도달되지 않은 것에 응답하여, 행 드라이버(60)는 비교기(490)로부터의 공통 출력을 사전충전함으로써 프로세스(520)를 재시작한다(블록(524)). 따라서, 그로부터, 프로세스(520)는, 기술된 바와 같이, 행 드라이버(60)가, 저장된 DATA(412)가 카운팅 회로부에 의해 표현된 카운트와 동일하거나 그를 초과하는지의 여부를 나타내는, 비교기(490)로부터의 다른 출력을 송신하게 하는 것을 계속한다.
그러나, 최대 카운트에 도달한 것에 응답하여, 행 드라이버(60)는 다음 이미지를 준비한다(블록(532)). 이를 위해, 행 드라이버(60)는 다음 이미지를 전달하는 데 사용되는 서브픽셀(72)의 타깃 그레이 레벨에 대응하는 새로운 DATA(412)를 수신하도록 준비한다. 서브픽셀들(72)의 상이한 실시예들이 다양한 방식들로 준비할 수 있다. 예를 들어, 도 21로부터의 서브픽셀(72)은 메모리 회로부(491) 내로의 새로운 DATA(412)의 로딩을 용이하게 하기 위해 하나 이상의 write_en 신호들(494)을 인에이블시킬 수 있다. 일부 실시예들에서, 다음 이미지를 준비하는 것은 블록(526)에서, 카운팅 회로부가 0으로 증분하고 카운팅이 재시작할 수 있도록 카운팅 회로부의 카운트를 재시작하는 것을 포함한다. 카운팅 회로부가 카운터(130)와 같은 카운터를 형성하도록 함께 커플링되는 일련의 플립플롭(flip-flop)들인 실시예들에서, 카운팅 회로부가 회로부의 디지털 논리 속성들에 기초하여 그 자체에서 0으로 자동으로 재시작하기 때문에 카운팅 회로부를 0으로 재시작하는 것은 불필요하다는 것을 이해해야 한다.
이진 펄스 폭 변조 및 단일 펄스 폭 변조와 같은 몇몇의 방출 스킴들이, 방출 스킴의 사용이 서브픽셀로부터 방출되는 인지되는 그레이 레벨의 광을 생성할 수 있게 하도록 일반적인 동작 이론, 특정의 예시적인 메모리 회로부, 및 특정의 예시적인 픽셀 회로부에 대해 기술되었다. 추가 방출 스킴은 메모리-인-픽셀 기법들 - 이진 펄스 폭 변조 재정렬 방출 스킴 - 을 이용함으로써 수행될 수 있다.
설명을 돕기 위해, 하나 이상의 MWR들(406), 하나 이상의 MSEL들(410), 인버터 쌍들(408), 인버터 쌍(498), 및 스위치/리셋(SR) 래치(562)를 갖는 메모리 회로부(560)가 도 23에 도시되어 있다. 행 드라이버(60)는, 예를 들어 열 드라이버(62)가 메모리 회로부(560)에 DATA(412)를 저장하는 것을 허용하도록 제어 신호들을 인에이블시킴으로써, CSimage.data 신호(247)로서 픽셀의 발광 부분으로의 송신 전에 저장을 위해 메모리 회로부(560)에 DATA(412)를 제공하도록 열 드라이버(62)와 협력하여 작동할 수 있다.
대체적으로, 행 드라이버(60)는 다수의 비트들의 데이터를 메모리로부터 동일한 노드, 예를 들어 노드 BP_pre로 동시에 방출하도록 메모리 회로부(560)를 동작시킬 수 있다. 이러한 방식으로, 행 드라이버(60)는 DATA(412)에 의해 표현되는 비트 순서를 재배열하기 위해 방출 시간을 변조할 수 있다. 예를 들어, DATA(412)가 0010과 동일한 경우, 행 드라이버(60)는 방출이 1-0-0-0을 따르게 하여 "1"에 대한 방출 시간이 먼저 발생하고, "00"에 대응하는 기간 후에 방출되지 않도록 메모리 회로부(560)를 동작시킬 수 있다. 이러한 재배열은 전자 디스플레이(18) 상의 시각적 아티팩트들의 출현들을 개선하는 한편, 여전히, "0010"과 동일한 그레이 레벨이 서브픽셀로부터 방출되게 할 수 있다.
이진 펄스 폭 변조 재정렬 방출 스킴과 연관된 재정렬에 대해 더 상술하면, 도 24a는 비트-평면 그래프(580)를 도시하고, 도 24b는 에러 그래프(588)를 도시하고, 도 24c는 비트-평면 그래프(582)를 도시하고, 도 24d는 에러 그래프(590)를 도시하고, 도 24e는 비트-평면 그래프(584)를 도시하고, 도 24f는 에러 그래프(592)를 도시하고, 도 24g는 비트-평면 그래프(586)를 도시하고, 도 24h는 에러 그래프(594)를 도시하는데, 여기서 전체로서의 도 24는 총 에러에 대한 재정렬 효과들을 예시한다. 도 24a 내지 도 24h는 서브픽셀 및/또는 픽셀에 대한 타깃 그레이 레벨을 표현하는 6-비트 이진수에 대한 재정렬과 함께 그리고 재정렬이 없이 이진 펄스 폭 변조 방출 스킴을 구현하는 전자 디스플레이(18)의 시뮬레이션된 성능을 표현한다.
비트-평면 그래프(580)는 6개의 비트들에 의해 표현되는 그레이 레벨들에 대한 임의의 재정렬이 없는 이진 펄스 폭 변조 방출 스킴의 원래의 시퀀스를 보여주는데, 여기서 모든 비트-평면 그래프들(580, 582, 584, 586)은 광 방출에 대응하는 밝은 부분(595) 및 광 방출 없음에 대응하는 어두운 부분(596)을 갖는다. 비트-평면 그래프(580)는 행 드라이버(60)가 이진 펄스 폭 변조를 통해 광을 방출하기 위해 서브픽셀(72)을 동작시키는 것에 의해 야기된다(예컨대, LED(230)는 재정렬이 없이 최하위 내지 최상위 비트들의 이진 표현들에 응답하여 광을 방출하도록 구동되어, 0101이 1-0-1-0을 따르는 광을 방출하게 함). 비트-평면 그래프의 각각의 정사각형은, 최소 그레이 레벨(598)(모든 비트-평면 값들에 대한 모든 어두운 부분(596)에 대응함) 내지 최대 그레이 레벨(599)(모든 비트-평면 값들에 대한 모든 밝은 부분(595)에 대응함)의 범위에 이르는 특정 그레이 레벨을 야기하는 데 사용되는 비트-평면에 관하여 보여지는 특정 위치에서 특정 비트의 상대적 유의성을 보여준다. 예를 들어, 비트-평면 그래프(580)의 최상위 비트를 표현하는 블록(597)은 32 내지 64의 그레이 레벨들에 대해 논리 하이이고, 0 내지 32의 그레이 레벨들에 대해 논리 로우이다. 이는 이들 십진법 값들의 6-비트 이진 표현들과 일치한다. 또한, 모든 비트 평면들은 논리 로우 및 0의 그레이 레벨이고, 모두는 64의 그레이 레벨에서 논리 하이이다. 이들 이진 상태들은 이진수에서의 그레이 레벨의 수치 표현들에 대응하는데, 예를 들어 0의 그레이 레벨을 만들기 위해, 모든 비트-평면들은 논리 로우 또는 000000일 것으로 예상된다. 따라서, 비트-평면 그래프들은 그레이 레벨들을 표현하는 것에 대한 비트의 상대적 중요도를 시각적으로 표현할 수 있다(예컨대, 비트-평면 그래프(580)에서, 제6 비트의 상태는 그레이 레벨 값을 제1 비트 또는 최하위 비트보다 더 극적인 방식으로 변화시킴).
서브픽셀들(72)이 재정렬 없이 이진 펄스 폭 변조 방출 스킴을 따라서 광을 방출하도록 동작될 때, 총 에러 카운트들은 비트-평면 그래프(580) 및 에러 그래프(588)에서 보여지는 바와 같이 높다(예컨대, 322). 재정렬을 통해 총 에러 카운트들을 낮추는 것이 바람직할 수 있는데, 그 이유는, 에러들이 전자 디스플레이(18)의 전자 스크린 상에, 예를 들어 동적 허위 컨투어링(dynamic false contouring), 색분해(color breakup), 및/또는 하나 이상의 픽셀로부터 방출된 광의 플릭커링(flickering)으로서 나타나기 때문이다.
비트-평면 그래프(582) 및 비트-평면 그래프(584)에서 알 수 있는 바와 같이, 재정렬이 발생함에 따라, 그리고 최상위 비트들이 비트-평면 그래프들의 그레이 레벨들을 야기하기 위해 먼저 방출하도록 재정렬됨에 따라, 비트-평면 패턴은 비트-평면 그래프(586)에서 보여지는 이상적인 비트-평면처럼 보이는 경향이 있다. 또한, 에러는, 에러 그래프(588), 에러 그래프(590), 에러 그래프(592), 및 에러 그래프(594)에서 보여지는 바와 같이 재정렬이 발생함에 따라 감소한다. 인지된 이미지 품질은 비트-평면들의 재정렬을 통해 에러 카운트들을 감소시키는 것으로부터 개선될 수 있다. 이상적인 경우(예컨대, 비트-평면 그래프(586))는, 재정렬들의 수를 증가시키는 것을 통해, 그레이 레벨이 증가함에 따라 비트-평면 그래프(586)가 점진적인 비트-평면 변화에 대해 경향을 보이는 방식, 및 총 에러가 비트-평면에 의해 표현되는 일정 수의 총 상태들에 대해 경향을 보이는 방식을 보여준다(예컨대, 6개의 비트들은 64개의 총 상태들에 대응하여, 다음 관계를 따른다: 상태들의 수 = 2n, 여기서 n은 비트들의 수임).
도 23을 다시 참조하여 행 드라이버(60)가 이진 펄스 폭 변조 재정렬 방출 스킴을 수행하기 위해 메모리 회로부(560)를 어떻게 동작시키는지에 대해 상술하자면, 행 드라이버(60)는 메모리 회로부(560)로부터 재정렬된 DATA(412)의 송신을 조정하도록 제어 신호들을 인에이블시키고/시키거나 디스에이블시킨다. 예를 들어, 행 드라이버(60)는 인버터 쌍들(408)로부터 각자의 비트들을 송신하도록 Sel 신호들(415)을 선택적으로 인에이블시키고/시키거나 디스에이블시킬 수 있다. 일부 실시예들에서, 행 드라이버(60)는, DATA(412)의 비트 위치들에 대해 방출 기간들을 정의하는 비트-평면 클록(106)에 응답하여, Sel 신호들(415)을 선택적으로 인에이블시키고/시키거나 디스에이블시킬 수 있다.
하이 레벨에서, 그리고 이상적인 재정렬의 경우에 대해, 행 드라이버(60)는, DATA(412)의 비트가 논리 로우가 아니라면, 서브픽셀(72)로부터 광 방출을 야기하기 위해 DATA(412)를 CSimage.data 신호(247)로서 최상위 비트로부터 최하위 비트로의 순서로 송신하도록 메모리 회로부(560)를 동작시킬 수 있다. DATA(412)의 비트가 논리 로우인 경우, 행 드라이버(60)는 논리 로우 방출 기간을 스킵하도록, 그리고 다음 논리 하이 방출 기간에 따라 광을 방출하도록 메모리 회로부(560)를 효과적으로 동작시킨다. DATA(412)에 표현된 모든 논리 하이 비트들의 송신 시에, 행 드라이버(60)는 논리 로우들의 총 방출 기간과 동등한 지속시간 동안 일시정지되거나, 또는 일부 실시예들에서, 방출을 위해 새로운 DATA(412)를 프로세싱하도록 진행한다. 예를 들어, 방출 재정렬 예(600)를 참조하면, DATA(412)가 1111과 동일한 경우, CSimage.data 신호(247)는 "1111"과 동일한 총 방출 기간을 갖는 "1111"로서 메모리 회로부(560)로부터 송신되는 한편, DATA(412)가 "0011"과 동일한 경우, 메모리 회로부(560)로부터 송신된 CSimage.data 신호(247)는 "1100"과 동일하고, 이때 각자의 비트들은 "0011"과 동일한 방출 기간을 가지며, DATA(412)가 "0100"과 동일한 경우, 데이터는 CSimage.data 신호(247)로서 송신을 위해 "1000" 내에 기록된다. 궁극적으로, 광 방출의 단일 펄스 폭이 이진 펄스 폭 변조 방출 스킴에 대응하는 데이터로부터 생성된다.
재정렬 동안, 행 드라이버(60)는 메모리에 저장된 비트가 0인 경우에 비트를 방출하거나 비트를 무시하도록 메모리 회로부(560)를 동작시킬 수 있다. 행 드라이버(60)는 행 드라이버(60)가 수행하고자 하는 재정렬들의 횟수에 기초하여 몇몇 상이한 동작 모드들에서 동작할 수 있다. 예를 들어, 1회의 재정렬의 경우에, 행 드라이버(60)는 2개의 동작 모드들을 가질 수 있는 반면, 3회의 재정렬들의 경우에, 행 드라이버(60)는 8개의 동작 모드들을 가질 수 있다.
행 드라이버(60)는 현재 방출 시간과 사분면 시간의 비교에 적어도 부분적으로 기초하여 어느 동작 모드에서 동작할지를 결정할 수 있다. 행 드라이버(60)는 동작 모드를 정의하는 미리정의된 시간 프레임들과 현재 시간을 비교할 수 있다(예컨대, 제1 동작 모드는 제1 길이의 방출에 대응함). 이들 상이한 동작 모드들은 행 드라이버(60)가 방출을 야기하기 위해 이미지 데이터를 어떻게 우선순위화하는지를 정의할 수 있다. 예를 들어, 하나의 재정렬 예에 대해, 제1 동작 모드에서의 행 드라이버(60)는, 제1 최상위 비트가 이진 상태 "0"과 동일한 경우, 비트-평면(예컨대, 스위치(104)를 동작시키는 데 사용되는 이미지 데이터의 이진 상태들에 응답하여 광을 방출하도록 픽셀이 일반적으로 어떻게 동작되는지를 의미하는 비트-평면)에 따라 광 방출을 허용할 수 있지만, 제1 최상위 비트가 이진 상태 "1"과 동일한 경우, 행 드라이버(60)는, 비트-평면의 재정렬이 발생하게 하기 위해 비트-평면에 의해 정의된 광 방출과는 상관없이, 광 방출을 허용할 수 있다.
각각의 동작 모드에 대해, 재정렬들의 횟수에 상관없이, 행 드라이버(60)는 유사한 제어 작용들을 수행할 수 있다. 각각의 동작 모드에서의 행 드라이버(60)는 DATA(412)의 각각의 비트를 통해, 최하위 비트(예컨대, DATA[0](412A))로 시작하여 재정렬의 횟수에 대응하는 최상위 비트(예컨대, 1회의 재정렬에 대해 DATA[n-1](412), 2회의 재정렬들에 대해 DATA[n-2](412)) 이전의 비트로 진행하는 것을 반복하도록 동작한다. 각각의 반복에 대해, DATA[0]로 시작하여, 행 드라이버(60)는 S 노드를 리셋하고, 메모리 회로부(560)를 사전충전하고, SR 래치(562)로의 DATA[n](412B)의 비트의 송신을 허용하는 Sel 신호(415B)를 인에이블시키고, 최하위 비트의 현재 반복에 대응하는 Sel 신호(415)를 인에이블시켜서, 최상위 비트 또는 최하위 비트의 현재 반복이 CSimage.data 신호(247)로서 송신되게 한다.
행 드라이버(60)는 동작 모드에 기초하여 메모리 회로부(560)를 상이하게 동작시킬 수 있다. 예를 들어, 행 드라이버(60)가 제1 동작 모드에서 동작하는 경우, 행 드라이버(60)는, 추가로, Sel 신호(415B)의 인에이블링과 SR 래치(562)로의 DATA[n](412B)의 비트의 송신의 허용 사이에서 메모리 회로부(560)를 사전충전하고, 최하위 비트의 현재 반복에 대응하는 Sel 신호(415)를 인에이블시킨다. 추가로 또는 대안으로, 제1 동작 모드 이외의 동작 모드들에 대해, 행 드라이버는 Sel 신호(415B)를 인에이블시키고, 재정렬들의 횟수와 동일한 최상위 비트들의 수에 대응하는 다른 Sel 신호들(415)(예컨대, 2회의 재정렬들의 경우에 DATA[n](412B)에 대한 그리고 DATA[n-1](412)에 대한 Sel 신호들(415), 3회의 재정렬들의 경우에 DATA[n](412B)에 대한, DATA[n-1](412)에 대한, 그리고 DATA[n-2](412)에 대한 Sel 신호들(415))을 인에이블시키고, 최하위 비트의 현재 반복에 대응하는(예컨대, 첫 번째 반복의 경우에 DATA[0](412A), 두 번째 반복의 경우에 DATA[1](412), 세 번째 반복의 경우에 DATA[2](412)) Sel 신호(415)를 인에이블시킴으로써 종료된다.
따라서, 2회의 재정렬들의 예에 대해, 행 드라이버(60)는 6개의 비트들을 갖는 저장된 DATA(412)에 대해 4개의 상이한 동작 모드들에서 동작할 수 있다. 제1 동작 모드(예컨대, 0과 그레이 레벨 임계치인 16 사이의 그레이 레벨 값들의 1/4에 대응함)에 대해, 행 드라이버(60)는, DATA(412)의 각각의 비트에 대한 SET 신호에 더하여, S 노드를 리셋하고, 사전충전하고(예컨대, Precharge 신호(416)를 인에이블시킴), Sel[6](415)를 인에이블시키고, SET 신호(602)를 인에이블시키고, 사전충전하고, Sel[5](415)를 인에이블시키고, SET 신호(602)를 인에이블시키고, 사전충전하고, Sel[n](415)을 인에이블시켜서(예컨대, 첫 번째 반복 n=0의 경우, Sel[0](415A)가 인에이블됨), DATA[4](412)에 도달할 때까지 각각의 반복에서 0으로부터 n의 값을 증분시킬 수 있다. 제2 동작 모드(예컨대, 그레이 레벨 임계치인 16과 그레이 레벨 임계치의 2배인 32 사이의 그레이 레벨 값들의 2/4에 대응함)에 대해, 행 드라이버(60)는, DATA(412)의 각각의 비트에 대한 SET 신호에 더하여, S 노드를 리셋하고, 사전충전하고, Sel[6](415B)를 인에이블시키고, SET 신호(602)를 인에이블시키고, 사전충전하고, Sel[5](415)를 인에이블시키고, Sel[n]415를 인에이블시켜서, DATA[4](412)에 도달할 때까지 각각의 반복에서 0으로부터 n의 값을 증분시킬 수 있다. 제3 동작 모드(예컨대, 그레이 레벨 임계치의 2배인 32와 그레이 레벨 임계치의 3배인 48 사이의 그레이 레벨 값들의 3/4에 대응함)에 대해, 행 드라이버(60)는, DATA(412)의 각각의 비트에 대한 SET 신호에 더하여, S 노드를 리셋하고, 사전충전하고, Sel[6](415B)를 인에이블시키고, Sel[5](415)를 인에이블시키고, SET 신호(602)를 인에이블시키고, 사전충전하고, Sel[6](415B)를 인에이블시키고, Sel[n](415)을 인에이블시켜서, DATA[4](412)에 도달할 때까지 각각의 반복에서 0으로부터 n의 값을 증분시킬 수 있다. 제4 동작 모드(예컨대, 그레이 레벨 임계치의 3배인 48과 그레이 레벨 임계치의 4배인 64 사이의 그레이 레벨 값들의 4/4에 대응함)에 대해, 행 드라이버(60)는, DATA(412)의 각각의 비트에 대한 SET 신호에 더하여, S 노드를 리셋하고, 사전충전하고, Sel[6](415B)를 인에이블시키고, Sel[5](415)를 인에이블시키고, Sel[n](415)을 인에이블시켜서, DATA[4](412)에 도달할 때까지 각각의 반복에서 n의 값을 증분시킬 수 있다.
다르게 설명하기 위해, 도 25는 3개의 컬러 채널들로 2회의 재정렬들이 구현되는 이진 펄스 폭 변조 방출 스킴을 표현하는 비트-평면 그래프(604)를 포함한다. 도시된 바와 같이, 2회의 재정렬들에 대응하는 비트-평면 그래프(582)는 시간 경과에 따라 비트-평면 그래프(604)에서 그리고 하나의 픽셀(70)의 3개의 컬러 채널들로 표현된다. 행 드라이버(60)는 사분면들에 관하여 방출들의 타이밍을 맞출 수 있는데, 여기서 2회 재정렬 경우에 대해, 하나의 사분면(606)은 방출 시간의 1/4에 대략적으로 대응할 수 있다(예컨대, 1/2n, 여기서 n은 재정렬들의 횟수와 같음). 이들 사분면들(606)은 앞서 기술된 동작 모드들과 유사할 수 있다. 시간이 증가함에 따라, 전자 디스플레이(18)는 방출 우선순위를 변경할 수 있다 - 다시 말하면, 다른 비트들에게 주어진 것보다 방출 동안 특정 픽셀(70)에 대한 이미지 데이터의 2개의 최상위 비트들에게 더 높은 방출 우선순위가 주어질 수 있다. 전자 디스플레이(18)는, 일부 실시예들에서, 카운터에 의해 표현된 값과 최상위 비트들의 비교에 기초하여 방출을 관리하여, 클록킹 신호의 에지(예컨대, 상승 또는 하강 에지) 상에서 이진 상태 "00"로부터 이진 상태 "11"로 위로 증분시킬 수 있다(예컨대, 여기서 클록킹 신호의 하나의 기간은 하나의 사분면의 지속기간에 대응함). 따라서, 이들 실시예들에서, 픽셀(70)의 서브픽셀들(72)에 관하여, 제1 사분면(606A)에 대해, 2개의 최상위 비트(MSB)들이 이진 상태 "00"과 동일한 경우, 출력 논리 개요(610)에서 대체적으로 요약된 바와 같이, 서브픽셀(72)은 비트-평면(608)에 따라(예컨대, 표현되는 메모리(78)에 저장된 바와 같은 이진 데이터에 따라) 방출할 수 있지만, 2개의 최상위 비트들이 이진 상태들 "11", "01", 및/또는 "10"과 동일한 경우, 서브픽셀은 제1 사분면(606)의 채널의 방출 기간의 지속기간(예컨대, 제1 컬러 채널이 시간 지속기간(609)에 대응함) 동안 광을 방출한다.
다른 3개의 사분면들을 요약하자면, 서브픽셀(72)은, 제2 사분면(606B)에서 동작하는 동안, 2개의 최상위 비트들이 이진 상태 "01"과 동일한 경우에 비트-평면(608)에 따라 광을 방출하고, 2개의 최상위 비트들이 이진 상태 "10" 및/또는 "11"과 동일한 경우에 광을 방출하고, 2개의 최상위 비트들이 이진 상태 "00"과 동일한 경우에 광을 방출하지 않는다. 제3 사분면(606C)에서 동작하는 동안, 서브픽셀(72)은, 최상위 비트들이 이진 상태 "10"과 동일한 경우에 비트-평면(608)에 따라 광을 방출하고, 2개의 최상위 비트들이 "11"과 동일한 경우에 광을 방출하고, 2개의 최상위 비트들이 "00" 및/또는 "01"과 동일한 경우에 광을 방출하지 않는다. 추가로, 제4 사분면(606D)에서 동작하는 동안, 서브픽셀(72)은, 2개의 최상위 비트들이 이진 상태 "11"과 동일한 경우에 비트-평면(608)에 따라 광을 방출하고, 2개의 최상위 비트들이 "00", "01", 및/또는 "10"과 동일한 경우에 광을 방출하지 않는다. 따라서, 이러한 방식으로, 서브픽셀(72)은 2개의 최상위 비트들에 대응하는 광 방출을 재정렬하도록 동작되어, 2개의 최상위 비트들의 광 방출이 비트-평면(608)에 따른 발광 전에 발생하게 한다.
콘텐츠를 제공하는 것을 돕기 위해, 도 26은 2회의 재정렬들이 3개의 컬러 채널들로 구현되는 이진 펄스 폭 변조 방출 스킴의 타이밍도를 도시한다. 이러한 타이밍도는 행 드라이버(60)에 의해 수행되는 다른 작용들과 실질적으로 동시에 발생하는 메모리(78) 내로의 디지털 데이터의 로딩 사이의 관계를 보여준다. 예를 들어, 녹색 채널의 최상위 비트들의 데이터 로딩은 적색 채널의 최하위 비트의 방출의 시간(612)에서 발생한다. 도 26을 도 25와 비교하면, 바로 제4 사분면(606D)에 대해 기술되었던 바와 같이, 행 드라이버(60)는 서브픽셀(72)이, 메모리(78) 내에 저장되고 그로부터 송신되는 데이터에 의해 표현되는 비트-평면에 따라 광을 방출하는 것을 허용한다. 타이밍도에 나타내진 바와 같이, 모든 3개의 컬러 채널들에 대한 총 방출 기간은 채널-특정 방출 기간의 3배와 대략적으로 동일하다.
메모리 회로부(560), MWR들(406), MSEL들(410), 인버터 쌍들(408), 인버터 쌍(498), 아날로그 드라이버 회로부(561)에 커플링된 SR 래치(562)를 포함하는 이진 펄스 폭 변조 재정렬 방출 스킴을 따르도록 행 드라이버(60)에 의해 동작되는 픽셀의 예시적인 실시예가 도 27에 도시되어 있다. 이 도면은, 예를 들어 다양한 픽셀 회로부 및 아날로그 드라이빙 회로부가 메모리 회로부(560) 및 메모리-인-픽셀 기법들과 함께 사용될 수 있다는 것을
예시하기 위한 것이며 제한하기 위한 것이 아니다. 도 27은 디지털 미러 디스플레이(digital mirror display, DMD)에 적용되는 바와 같은 메모리 회로부(560)의 일례를 도시한다.
대체적으로, 도시된 메모리 회로부(560)는 메모리 회로부(560)에 대응하는 픽셀(70)의 컬러 채널에 대한 타깃 그레이 레벨에 대응하는 DATA(412)를 수신하도록 동작한다. 도시된 바와 같이, 메모리 회로부(560)는 각각의 컬러 채널에 대한 메모리의 상이한 컬러 그룹들을 포함한다. 이 실시예에서, 픽셀(70)은 각각의 컬러 채널(예컨대, R-G-B)에 대한 고유의 서브픽셀들(72) 대신에 각각의 컬러 채널에 대한 메모리 회로부를 갖는다. 행 드라이버(60)는 컬러 그룹(CG) 신호(564)를 인에이블시키는 것을 통해 컬러 채널들을 동작시킬 수 있다. CG 트랜지스터(MCG)(565)의 활성화 시에, 저장된 DATA(412)는 아날로그 드라이버 회로부(561)를 향해 송신된다. 행 드라이버(60)는 한 번에 하나의 컬러 채널이 송신되는 것을 허용할 수 있다. 따라서, 도시된 메모리 회로부(560)는 개별 메모리 회로부로부터 DMD 전극에 커플링된 공유된 출력 회로부로의 컬러 순차 출력을 용이하게 한다.
행 드라이버(60)는 도 23의 메모리 회로부(560)와 유사한 도시된 메모리 회로부(560)를 동작시킬 수 있다. 따라서, 2회의 재정렬들의 일례에 대해, 행 드라이버(60)는 4개의 상이한 동작 모드들에서 동작할 수 있는데, 여기서 동작 모드는 DATA(412)의 그레이 레벨 값에 기초하여 선택된다. DATA(412)를 인버터 쌍들(408)에 기록한 후에, 행 드라이버(60)는 아날로그 드라이버 회로부(561)를 통해 DMD 전극을 구동하기 위해, 저장된 DATA(412)를 SR 래치(562)로 한 번에 1비트씩 송신하도록 메모리 회로부(560)를 동작시킨다. 행 드라이버(60)는, 상이한 동작 모드들로 메모리 회로부(560)를 구동하여 CG 신호들(564)을 선택적으로 인에이블시키고/시키거나 디스에이블시킴으로써(예컨대, 비트-평면(7)에 대응하는 적색 데이터를 송신하도록 564B를 인에이블시킴), 이진 펄스 폭 변조 방출 데이터로부터 단일 펄스 폭 변조된 신호를 생성하도록 DATA(412)를 재정렬시킬 수 있다.
예를 들어, 그리고 전술된 바와 같이, 제1 동작 모드(예컨대, 0과 그레이 레벨 임계치 사이의 그레이 레벨들에 대응함)에 대해, 행 드라이버(60)는 S 노드를 리셋하고, 사전충전하고, Sel[n](415B)를 인에이블시키고, SET 신호(602)를 인에이블시키고, 사전충전하고, Sel[n-1](415)을 인에이블시키고, SET 신호(602)를 인에이블시키고, 사전충전하고, Sel[0](415A)를 인에이블시킬 수 있다. 행 드라이버는 DATA(412)의 각각의 비트에 대해 제1 동작 모드를 반복하여, DATA[n-2](여기서, 2는 재정렬의 횟수에 대응함)에 도달할 때까지 제1 비트로부터 DATA[0](412A)를 증분시킬 수 있다. 행 드라이버(60)는 제2, 제3, 및 제4 동작 모드들에 있는 동안 도 23에 대한 논의들에서 기술된 바와 같이 동작할 수 있다.
도 27과 유사하게, 단일 펄스 폭 변조 방출 스킴을 따르도록 행 드라이버(60)에 의해 동작되는, 메모리 회로부(654), 컬러 채널 선택 트랜지스터들(656), 인버터 쌍(498), 아날로그 드라이버 회로부(561), 및 발광 회로부(도시되지 않음)에 전기적으로 커플링된 비교기(490)를 포함하는 픽셀(650)의 예시적인 실시예가 도 28에 도시되어 있다. 이 도면은 예시적인 것이고 제한하는 것이 아닌데, 예를 들어, 임의의 적합한 픽셀 회로부가 메모리 회로부 및 메모리-인-픽셀 기법들, 예컨대 적합한 스위칭 요소들(예컨대, MOSFET들로 도시됨)의 추가의 그리고/또는 대안의 실시예들의 임의의 조합과 함께 사용될 수 있다. 도 28은 액정 디스플레이(LCD)에 적용된 바와 같은 픽셀(650)의 일례를 보여주기 위해 포함되고, 메모리 회로부(654) 및 비교기(490)의 동작은 대체적으로 도 22에 도시되고 기술된 프로세스를 따를 수 있다.
대체적으로, 픽셀(650)은 메모리, 예를 들어, 인버터 쌍들(408) 내로의 DATA(412)의 비트들의 기록을 허용하도록 write_en 신호(414)를 인에이블시키는 행 드라이버(60)에 의해 관리되는 데이터 기록 프로세스 동안 DATA(412)를 수신한다. 데이터 기록 프로세스 동안, 픽셀(650)은 적색 컬러 채널(DATA)(412R)에 대한 그레이 레벨 디지털 데이터, 녹색 컬러 채널(DATA)(412G)에 대한 그레이 레벨 디지털 데이터를, 그리고 청색 컬러 채널(DATA)(412B)에 대한 그레이 레벨 디지털 데이터를 수신하는데, 여기서 픽셀(650)은 DATA(412)를 메모리 회로부(654) 각각으로의 직렬 데이터 송신으로 그리고/또는 병렬 데이터 송신으로 수신한다. DATA(412)가 픽셀(650)의 메모리 내에 기록될 시, 비교기(490)는 메모리로부터의 DATA(412)와, 카운터(130)와 같은 카운팅 회로부, 및/또는 임의의 적합한 카운팅 방법으로부터 송신된 카운트의 자동 비교를 수행한다. 도 21로부터의 비교기(490)에서 기술된 동일한 방법들을 이용하여, 비교기(490)는, DATA(412) 및 카운팅 회로부로부터의 카운트(658)가 동일한 경우(예컨대, 모든 비트들과 매칭됨) "1"을 송신하거나, 또는 동일하지 않은 경우(예컨대, 하나 이상의 비트들이 매칭되지 않음) "0"을 송신한다. 행 드라이버(60)는 컬러 채널 선택 트랜지스터들(656)의 각자의 트랜지스터로 CG 신호(564)를 송신하여, 컬러 순차 방출을 위한 컬러 채널, 예를 들어 공유된 출력 스테이지를 통한 방출을 위한 적색, 녹색, 또는 청색 컬러 채널 중 어느 하나를 인에이블시킨다. 행 드라이버(60)가 컬러 채널로부터의 송신을 가능하게 할 시에, MTCH 비트는 저장을 위해 메모리 회로부(492)로 송신된다. 행 드라이버(60)는, 앞서 기술된 바와 같이, 저장된 MTCH 비트에 따른 광 방출을 허용하도록 EMIT 신호를 인에이블시킬 수 있다. 추가로 또는 대안으로, 행 드라이버(60)는, 메모리 회로부(492) 내의 저장된 MTCH 비트에 상관없이, 적어도 부분적으로 방출이 발생하게 하지 않는 GHOST 신호를 인에이블시킬 수 있다. 광을 방출하기 위해, 행 드라이버(60)는 EMT 신호를 인에이블시켜서, 저장된 MTCH 비트가 높은 기준 전압 및 낮은 기준 전압에 커플링된 아날로그 드라이버 회로부(561)로 송신되게 한다. 저장된 MTCH 비트는, 기준 전압들(예컨대, MS(566A), MS(566B))에 응답하여 LC 전극에 커플링된 MS(566)를 활성화시키고/시키거나 비활성화시키는 아날로그 드라이버 회로부(561)로 송신된다. 기준 전압들은, 5[V]및 VSS로 도시되어 있지만, MS(566)의 활성화 시에 LC 전극을 구동하는 데 사용되는 임의의 적합한 전압일 수 있다.
전술된 구조에 따라, 픽셀(650)은 단일 펄스 폭 변조 방출 스킴에 따라 방출하도록 동작될 수 있다. 상이한 실시예들은 상이한 방출 스킴들에 따라 방출하도록 행 드라이버(60)에 의해 동작될 수 있다. 예를 들어, 픽셀(650)의 컬러 채널은, 대체적으로, 픽셀(650)로 송신되는 디지털 데이터가 변화하고 비교기(490)가 제거되는 경우, 이진 펄스 폭 변조 방출 스킴에 따라 동작될 수 있다.
본 개시내용 전반에 걸쳐 논의된 바와 같이, 메모리-인-픽셀 기법들이 다양한 실시예들 및 디스플레이 기술들에 대해 유효하다는 것을 이해해야 한다. 도면들에서 논의되거나 개시된 각각의 기준 전압에 대해, 추가의 또는 대안의 기준 전압들이 사용될 수 있다는 것을 또한 이해하여야 한다. 추가로 또는 대안으로, 프레임 버퍼를 사용하는 것에 대한 의존도를 감소시키거나 제거하는 것으로 기술되었지만, 메모리-인-픽셀 기법들은, 일부 실시예들에서, 프레임 버퍼와 연계하여 사용될 수 있다는 것에 유의한다. 더욱이, 메모리 회로부가 6개의 비트들, 12개의 비트들, 8개의 비트들, 및/또는 16개의 비트들을 저장하는 것으로 기술되었지만, 임의의 적합한 메모리 구조가 임의의 적합한 수의 비트들을 저장하는 데 사용될 수 있다는 것을 이해해야 한다.
도 21에서 간략하게 논의된 바와 같이, 서브픽셀(72) 자체 내에 메모리(78)를 포함시키는 것과는 반대로, 또는 그에 더하여, 메모리(78)를 스마트 버퍼 내로 이동시키는 것을 허용하도록 메모리-인-픽셀 기법들에 대한 약간의 조정들이 대체적으로 적용될 수 있다. 도 29는, 대체적으로 메모리-인-픽셀 아키텍처 전자 디스플레이(700) 및 스마트 버퍼 아키텍처 전자 디스플레이(702)로 이것을 도시한다. 메모리-인-픽셀 아키텍처 전자 디스플레이(700)는, 도시된 바와 같이, 전자 디스플레이(18)의 활성 영역(704)에 위치된 각각의 서브픽셀(72) 내에 메모리(78)를 포함하는데, 여기서 활성 영역(704)은 전자 디스플레이의 발광 컴포넌트들 및 발광 컴포넌트들로의 데이터 송신을 지원하기 위한 통신 커플링들을 모두 포함한다. 메모리-인-픽셀 아키텍처 전자 디스플레이(700)에서, 디지털 데이터는 메모리(78) 내의 국부화된 버퍼링을 위해 메모리(708)로부터 각자의 서브픽셀(72) 각각으로 송신된다. 일부 실시예들에서, 디지털 데이터는 국부화된 버퍼링(예컨대, 서브픽셀(72) 내에서의 버퍼링)을 위해 메모리(78) 내로의 송신 전에 메모리(708)로부터 소스 영역(710)으로 송신된다. 그러나, 메모리(78)와 실질적으로 유사한 메모리가 스마트 버퍼 아키텍처 전자 디스플레이(702)의 스마트 버퍼(712) 내에 포함되어, 프레임 버퍼에 대한 의존도를 여전히 제거하거나 적어도 감소시키지만, 활성 영역(704)으로부터 메모리(78)를 추가로 제거할 수 있다. 메모리(78)를 스마트 버퍼(712) 내로 이동시킴으로써, 행 드라이버(60)는 아날로그 출력 회로부, 예를 들어 드라이버(80)를 통한 각각의 서브픽셀(72)로부터의 광 방출을 중재하도록 입력 래치(714) 및 출력 래치(716)를 동작시킬 수 있다. 여기서, 스마트 버퍼(712)는, 전자 디스플레이(18)의 집적 회로 내에 배치되지만 전자 디스플레이(18)의 활성 영역 밖에 있는 임의의 적합한 버퍼 메모리를 표현할 수 있다.
도 30은 메모리 회로부(750), 비교기(752), 메모리 회로부(754), 및 출력 인버터(756)를 포함하는 메모리(78) 회로부의 스마트 버퍼 실시예의 일례를 도시한다. 이 회로는 도 21에 도시된 메모리 회로부와 유사하게 기능하는데, 여기서 도 30의 스마트 버퍼는 메모리 회로부(750)(예컨대, 인버터 쌍)에 디지털 데이터의 기록을 허용하는 기록 인에이블된(write_en) 제어 신호(757)에 응답하여 디지털 데이터를 수신한다. 따라서, 메모리 회로부(754) 및 비교기(752)의 일반적인 동작은 대체적으로 도 22에서 도시되고 기술된 프로세스를 따를 수 있다. 도 30의 스마트 버퍼는 활성 영역(704)의 각각의 서브픽셀(72)에 대한 메모리(78) 회로를 가질 수 있다. 디지털 데이터 값은, 디지털 데이터의 새로운 값이 특정 서브픽셀(72)을 위한 스마트 버퍼 내에 기록될 때까지 메모리 회로부(750)에 저장될 수 있다.
디지털 데이터가 메모리 회로부(750) 내로 송신될 때, 비교기(752)는 디지털 데이터의 모든 비트들이 카운팅 회로부로부터의 출력(CNT/CNT_b)과 매칭되는지의 여부를 결정한다. 전술된 실시예들과 유사하게, 카운팅 회로부는 디지털 데이터에 의해 표현되는 그레이 레벨에 따른 광 방출을 허용하도록 카운트한다. 비교기는, 디지털 데이터가 카운트와 매칭될 때까지, 논리 0인 "0"을 MTCH 비트로서 출력할 수 있다 - 이때, 비교기는 논리 1인 "1"을 MTCH 비트로서 출력함. MTCH 비트는 대체적으로 메모리 회로부(754)로 송신되어 저장되는 한편, 반전된 MTCH 비트의 값은 출력 인버터(756) 상으로 그리고 궁극적으로 대응하는 서브픽셀 상으로 송신되어, 광 방출을 야기하고/하거나 정지시킨다.
MTCH 비트의 송신 경로에 대해 계속하면, 도 31은 도 30의 스마트 버퍼 회로부와 함께 사용될 수 있는 픽셀 회로부(780)를 도시한다. 픽셀 회로부(780)는, 기록 인에이블된(write_en) 제어 신호(786)에 응답하여, 둘 모두가 스마트 버퍼, 예를 들어 스마트 버퍼(712)로부터 송신된 디지털 데이터를 래칭하도록 동작되는 입력 래치(782)(예컨대, 인버터 쌍) 및 출력 래치(784)(예컨대, 인버터 쌍)를 포함한다. 래칭 시에, 디지털 데이터는 드라이빙 트랜지스터(788)의 게이트로 자동으로 송신될 수 있다. 앞서 논의된 것과 유사하게, 드라이빙 트랜지스터(788)는 디지털 데이터의 값에 따라 디지털 데이터에 응답하여 활성화되고, 드라이빙 전류가 픽셀 회로부(780)의 발광 회로부, 예를 들어 발광 다이오드(790)를 통해 송신되게 한다.
따라서, 본 발명의 기술적 효과들은 프레젠테이션을 위한 이미지 데이터의 프로세싱 기법들을 개선하기 위해 전자 디스플레이의 하나 이상의 픽셀들 내에 메모리를 구현하기 위한 기법들을 포함한다. 그 기법들은 광을 방출하기 위해 픽셀의 발광 요소를 동작시키도록 이미지 데이터를 수신하고, 픽셀 내의 메모리에 이미지 데이터를 저장하고, 이미지를 드라이버 회로에 송신하기 위한 시스템들 및 방법들을 포함한다. 더욱이, 메모리-인-픽셀 기법들을 구현하는 임의의 적합한 픽셀 회로부가, 메모리-인-픽셀 기법들을 사용하지 않는 것과 동일한 이미지를 전달하는 데 사용되는 대역폭들을 감소시키는 것으로부터 여전히 이점들을 얻으면서, 이진 펄스 폭 변조 방출 스킴, 이진 펄스 폭 변조 재정렬 방출 스킴, 단일 펄스 폭 변조 방출 스킴, 및 펄스 밀도 변조 방출 스킴을 포함하는 상이한 방출 스킴들을 실행하는 데 사용될 수 있다. 방출 스킴들을 가능하게 하는 이러한 픽셀 회로들은 LED의 전기 신호들에 대한 응답성을 증가시키기 위해 하이브리드 드라이브를 갖는 픽셀 회로에 커플링될 수 있다.
본 명세서에 기술된 기법들은 다양한 디스플레이 기술들에 적용되고 통합될 수 있으며, 본 명세서에 도시되고/되거나 기술된 특정 실시예들로 제한되어서는 안 된다. 예를 들어, 메모리를 갖는 픽셀들은 광 변조 디바이스로서 발광 다이오드를 갖는 것으로 도시되어 있지만, 메모리-인-픽셀 기법들은 대체적으로 상이한 픽셀 회로부에 적용되어, 다양한 광 변조 디바이스들을 사용하는 다양한 디스플레이 기술들을 지원할 수 있다. 이러한 방식으로, 발광 다이오드, 디지털 미러 디스플레이, 유기 발광 다이오드, 또는 액정 디스플레이, 플라즈마 디스플레이, 또는 도트-매트릭스 디스플레이를 지원하는 회로부를 통해 광 방출을 지원하는 적합한 픽셀 회로부는 각각 픽셀 내에 메모리를 가져서, 적어도 데이터 송신 대역폭들의 개선 및 픽셀들의 프로그래밍의 용이함을 달성할 수 있다.
위에서 설명된 특정 실시예들은 예로서 도시되었으며, 이들 실시예들은 다양한 변경들 및 대안적인 형태들을 받아들일 수 있다는 것이 이해되어야 한다. 청구항들은 개시된 특정 형태들로 한정되는 것이 아니라, 오히려 본 개시내용의 기술적 사상 및 범주 내에 속하는 모든 변경들, 등가물들, 및 대안들을 커버하도록 의도된다는 것이 추가로 이해되어야 한다.
본 명세서에서 제시되고 청구된 기법들은 본 발명의 기술 분야를 명백히 개선시키고 그러므로 추상적이거나 무형이거나 순수하게 이론적이지 않은 실용적인 속성의 물질적인 대상들 및 구체적인 예들을 참조하고 그에 적용된다. 추가로, 본 명세서의 말단에 첨부된 임의의 청구항들이 "[기능]을 [수행]하기 위한 수단 ..." 또는 "[기능]을 [수행]하기 위한 단계..."로 지정된 하나 이상의 요소들을 포함하면, 그러한 요소들은 35 U.S.C. 112(f) 하에서 해석될 것이라고 의도된다. 그러나, 임의의 다른 방식으로 지정된 요소들을 포함하는 임의의 청구항들에 대해, 그러한 요소들이 35 U.S.C. 112(f) 하에서 해석되지 않을 것이라고 의도된다.
예시적인 실시예들은 하기를 포함할 수 있다:
예시적인 실시예 1: 전자 디스플레이로서,
제1 픽셀을 포함하는 활성 영역 - 제1 픽셀은 활성 영역 내에 형성되고, 제1 픽셀은 이미지 데이터에 응답하여 광을 방출하도록 구성됨 -; 및
이미지 데이터를 제1 픽셀로 송신하도록 구성된 제어기를 포함하고,
제1 픽셀은:
이미지 데이터에 응답하여 광을 방출하도록 구성된 유기 발광 다이오드;
제어기로부터 수신된 이미지 데이터를 디지털 방식으로 저장하도록 구성된 메모리; 및
메모리로부터 이미지 데이터를 수신하도록 구성된 드라이버 회로부 - 드라이버 회로부는 유기 발광 다이오드가 이미지 데이터에 응답하여 광을 방출하게 하도록 구성됨 - 를 포함하는, 전자 디스플레이.
예시적인 실시예 2: 예시적인 실시예 1에 있어서, 제어기는 활성 영역의 데이터 라인을 통해 이미지 데이터를 제1 픽셀의 메모리로 송신하도록 구성되는, 전자 디스플레이.
예시적인 실시예 3: 예시적인 실시예 1에 있어서, 제어기는 활성 영역의 데이터 라인을 통해 이미지 데이터를 멀티플렉싱 회로부로 송신하도록 구성되고, 제어기는 제1 픽셀의 메모리로의 이미지 데이터의 송신을 중재하기 위해 멀티플렉싱 회로부를 제어하도록 구성되는, 전자 디스플레이.
예시적인 실시예 4: 예시적인 실시예 3에 있어서, 이미지 데이터는 디스플레이될 이미지에 대응하는 2개 이상의 컬러 채널들을 포함하고, 제어기는 제1 픽셀의 메모리가 프로그래밍되도록 하기 위해 제1 멀티플렉싱 제어 신호를 인에이블시키는 것을 통해 제1 시간에 이미지 데이터의 제1 컬러 채널과 연관된 메모리를 프로그래밍하도록 구성되고, 제어기는 제2 픽셀의 메모리가 프로그래밍되도록 하기 위해 제2 멀티플렉싱 제어 신호를 인에이블시키는 것을 통해 제2 시간에 이미지 데이터의 제2 컬러 채널과 연관된 메모리를 프로그래밍하도록 구성되는, 전자 디스플레이.
예시적인 실시예 5: 예시적인 실시예 1에 있어서, 제어기는 제1 픽셀의 메모리를 이미지 데이터로 프로그래밍하도록 구성되고, 이미지 데이터는 제1 컬러 채널과 연관되고 제1 시간에 프로그래밍되고, 제어기는 제1 픽셀의 메모리를 제2 이미지 데이터로 프로그래밍하도록 구성되고, 제2 이미지 데이터는 제2 컬러 채널과 연관되고 제2 시간에 프로그래밍되는, 전자 디스플레이.
예시적인 실시예 6: 예시적인 실시예 1에 있어서, 제1 픽셀의 메모리는 전자 디스플레이 내의 제1 픽셀에 대한 인-디스플레이 프레임 버퍼로서 동작하도록 구성되는, 전자 디스플레이.
예시적인 실시예 7: 예시적인 실시예 1에 있어서, 제1 픽셀의 메모리는 카운터 신호 및 이미지 데이터를 수신하도록 구성되고, 메모리는 이진 펄스 폭 변조 방출 스킴에 따라 유기 발광 다이오드가 광을 방출하게 하기 위해 카운터 신호에 적어도 부분적으로 기초하여 이미지 데이터를 송신함으로써 스위치를 동작시키도록 구성되는, 전자 디스플레이.
예시적인 실시예 8: 예시적인 실시예 1에 있어서, 제1 픽셀의 드라이버 회로부는 수를 나타내는 신호 및 이미지 데이터를 수신하도록 구성된 비교기를 포함하고, 비교기는 단일 펄스 폭 변조 방출 스킴에 따라 유기 발광 다이오드가 광을 방출하게 하기 위해 수를 나타내는 신호 및 이미지 데이터에 적어도 부분적으로 기초하여 스위치를 동작시키도록 구성되는, 전자 디스플레이.
예시적인 실시예 9: 예시적인 실시예 1에 있어서, 드라이버 회로부는 합산 프로세스 동안 이미지 데이터를 누산기의 정의된 값에 합산하도록 구성된 가산기를 포함하고, 합산 프로세스로부터의 캐리 비트는 펄스 밀도 변조 방출 스킴에 따라 유기 발광 다이오드가 광을 방출하게 하기 위해 스위치를 동작시키도록 구성되는, 전자 디스플레이.
예시적인 실시예 10: 전자 디스플레이 내의 특정 컬러의 서브픽셀로서,
데이터 범위 내의 값을 나타내는 신호를 수신하도록 구성된 메모리;
제1 전압 신호를 수신하도록 구성된 제1 단자;
제2 전압 신호를 수신하도록 구성된 제2 단자; 및
데이터 범위 내의 값을 나타내는 신호에 적어도 부분적으로 기초하여 광을 방출하도록 구성된 발광 다이오드를 포함하고, 메모리는 광 방출을 야기하기 위해 전류가 발광 다이오드를 통해 송신되게 하도록 구성되고, 전류는 제1 전압 신호 및 제2 전압 신호에 적어도 부분적으로 기초하는, 서브픽셀.
예시적인 실시예 11: 예시적인 실시예 10에 있어서, 메모리는 카운터 신호 및 데이터 범위 내의 값을 나타내는 신호를 수신하도록 구성된 레지스터를 포함하고, 메모리는 이진 펄스 폭 변조 방출 스킴에 따라 발광 다이오드가 광을 방출하게 하기 위해 카운터 신호에 적어도 부분적으로 기초하여 데이터 범위 내의 값을 나타내는 신호를 송신함으로써 스위치를 동작시키도록 구성되는, 서브픽셀.
예시적인 실시예 12: 예시적인 실시예 10에 있어서, 수를 나타내는 신호 및 데이터 범위 내의 값을 나타내는 신호를 수신하도록 구성된 비교기를 포함하고, 비교기는 수를 나타내는 신호 및 데이터 범위 내의 값을 나타내는 신호에 기초하여 단일 펄스 폭 변조 방출 스킴에 따라 광을 방출하기 위해 발광 다이오드를 동작시키도록 구성되는, 서브픽셀.
예시적인 실시예 13: 예시적인 실시예 10에 있어서, 가산기 - 가산기는 데이터 범위 내의 값을 나타내는 신호를 합산 프로세스 동안 가산기에 커플링되도록 구성된 누산기의 정의된 값에 합산하도록 구성됨 - 를 포함하고, 합산 프로세스로부터의 캐리 비트는 펄스 밀도 변조 방출 스킴에 따라 광을 방출하기 위해 발광 다이오드를 동작시키도록 구성되는, 서브픽셀.
예시적인 실시예 14: 예시적인 실시예 10에 있어서, 메모리는 데이터 범위 내의 값을 나타내는 신호가 발광 다이오드로부터 광이 방출되게 하는 데 사용되는 것을 허용하기 전에 일정 기간 동안 데이터 범위 내의 값을 나타내는 신호를 저장하기 위해 프레임 버퍼로서 작용하도록 구성되는, 서브픽셀.
예시적인 실시예 15: 픽셀로서,
픽셀의 제1 서브픽셀 - 제1 서브픽셀은 제1 컬러 채널에 대응하고, 제1 서브픽셀은,
픽셀에 대한 제1 컬러 채널의 이미지 데이터를 전달하는 데 사용되는 제1 데이터 범위 내의 제1 값을 나타내는 제1 신호를 저장하도록 구성된 제1 메모리; 및
제1 메모리로부터 제1 값을 나타내는 제1 신호를 수신하도록 구성되고, 제1 발광 다이오드가 제1 값을 나타내는 제1 신호에 적어도 부분적으로 기초하여 광을 방출하게 하도록 구성되는 제1 드라이버 회로부를 포함함 -; 및
픽셀의 제2 서브픽셀 - 제2 서브픽셀은 제2 컬러 채널에 대응하고, 제2 서브픽셀은,
픽셀에 대한 제2 컬러 채널의 이미지 데이터를 전달하는 데 사용되는 제2 데이터 범위 내의 제2 값을 나타내는 제2 신호를 저장하도록 구성된 제2 메모리; 및
제2 메모리로부터 제2 값을 나타내는 제2 신호를 수신하도록 구성되고, 제2 발광 다이오드가 제2 값을 나타내는 제2 신호에 적어도 부분적으로 기초하여 광을 방출하게 하도록 구성되는 제2 드라이버 회로부를 포함함 - 을 포함하는, 픽셀.
예시적인 실시예 16: 예시적인 실시예 15에 있어서, 제1 서브픽셀은 제1 시간에 제1 값을 나타내는 제1 신호로 프로그래밍되도록 구성되고, 제2 서브픽셀은 제2 시간에 제2 값을 나타내는 제2 신호로 프로그래밍되도록 구성되고, 제1 시간은 제2 시간보다 앞서 발생하는, 픽셀.
예시적인 실시예 17: 예시적인 실시예 16에 있어서, 제1 신호는 제1 시간에 송신된 제1 제어 신호에 응답하여 동작하도록 구성된 멀티플렉싱 회로부를 통해 제1 서브픽셀로 송신되도록 구성되고, 제1 신호는 멀티플렉싱 회로부가 제2 시간에 송신된 제2 제어 신호를 수신한 것에 응답하여 제1 서브픽셀로의 전송을 중지하도록 구성되는, 픽셀.
예시적인 실시예 18: 예시적인 실시예 15에 있어서, 제1 메모리는 제1 서브픽셀에 대한 프레임 버퍼로서 동작하도록 구성되는, 픽셀.
예시적인 실시예 19: 예시적인 실시예 15에 있어서, 제1 서브픽셀은 제1 카운터를 포함하고, 제1 메모리는 제1 카운터로부터의 출력을 수신하도록 구성되고, 제1 메모리로부터의 출력은 카운터로부터의 출력에 응답하여 스위치를 활성화시키도록 구성되고, 제1 메모리로부터의 출력은 이진 펄스 폭 변조 방출 스킴에 따라 광을 방출하기 위해 제1 발광 다이오드를 동작시키도록 구성되는, 픽셀.
예시적인 실시예 20: 예시적인 실시예 15에 있어서, 제1 드라이버 회로부는 제1 메모리로부터의 출력 및 제1 컬러 채널과 연관된 그레이 레벨의 증분들 사이의 시간 차이에 대응하도록 구성된 카운터로부터의 출력을 수신하도록 구성된 비교기를 포함하고, 제1 드라이버 회로부는 비교기로부터의 출력에 적어도 부분적으로 기초하여 제1 발광 다이오드를 동작시키도록 구성되는, 픽셀.
예시적인 실시예 21: 전자 디스플레이로서,
전자 디스플레이의 활성 영역에 형성되거나 활성 영역 밖에 있는 전자 디스플레이의 집적 회로부에 형성되는 메모리 - 메모리는 데이터 범위 내의 값을 나타내는 디지털 데이터 신호를 저장하도록 구성됨 -;
활성 영역 내에 배치되는 드라이버 - 드라이버는 디지털 데이터 신호에 응답하여 하나 이상의 아날로그 전기 신호들을 생성하도록 구성됨 -; 및
활성 영역 상에 배치되는 광 변조 디바이스 - 광 변조 디바이스는 하나 이상의 아날로그 전기 신호들에 적어도 부분적으로 기초하여 광을 방출하도록 구성됨 - 를 포함하는, 전자 디스플레이.
예시적인 실시예 22: 예시적인 실시예 21에 있어서, 광 변조 디바이스는 발광 다이오드, 디지털 미러 디스플레이, 유기 발광 다이오드, 또는 액정 디스플레이, 플라즈마 디스플레이, 또는 도트-매트릭스 디스플레이를 지원하는 디바이스들, 또는 이들의 임의의 조합을 포함하는, 전자 디스플레이.
예시적인 실시예 23: 예시적인 실시예 21에 있어서, 광 변조 디바이스는 발광 다이오드를 포함하고, 발광 다이오드 및 드라이버는 하나 이상의 아날로그 전기 신호들을 사용하여 광을 방출하도록 구성된 글로벌 캐소드 또는 글로벌 애노드 구성을 지원하도록 구성되는, 전자 디스플레이.
예시적인 실시예 24: 예시적인 실시예 21에 있어서, 광 변조 디바이스는 발광 다이오드를 포함하고, 발광 다이오드 및 드라이버는 하나 이상의 아날로그 전기 신호들을 사용하여 광을 방출하도록 구성된 글로벌 캐소드 또는 글로벌 애노드 구성을 지원하도록 구성되는, 전자 디스플레이.
예시적인 실시예 25: 예시적인 실시예 24에 있어서, 메모리는 선택 제어 신호에 응답하여 활성화되도록 구성된 트랜지스터를 포함하고, 디지털 데이터 신호의 제1 서브세트는 트랜지스터의 활성화에 응답하여 드라이버로 송신되도록 구성되는, 전자 디스플레이.
예시적인 실시예 26: 예시적인 실시예 24에 있어서, 제1 인버터 쌍이 디지털 데이터 신호의 제1 서브세트를 드라이버로 출력하기 전에 감지 증폭기로 출력하도록 구성되는, 전자 디스플레이.
예시적인 실시예 27: 예시적인 실시예 24에 있어서, 제1 인버터 쌍의 출력에 커플링되도록 구성된 스위치/리셋(SR) 래치 및 스위치/리셋 래치의 출력에 커플링되도록 구성된 제2 인버터 쌍을 포함하고, 스위치/리셋 래치 및 제2 인버터 쌍은 재정렬로 이진 펄스 폭 변조 방출 스킴을 가능하게 하도록 구성되는, 전자 디스플레이.
예시적인 실시예 28: 예시적인 실시예 24에 있어서, 메모리는 픽셀로 송신되는 디지털 데이터 신호의 제2 서브세트를 저장하도록 구성된 제2 인버터 쌍을 포함하는, 전자 디스플레이.
예시적인 실시예 29: 예시적인 실시예 28에 있어서, 디지털 데이터 신호의 제1 서브세트 및 디지털 데이터 신호의 제2 서브세트는 제어기가 기록 인에이블된 제어 신호를 인에이블시킨 것에 응답하여 제1 인버터 쌍으로 송신되는, 전자 디스플레이.
예시적인 실시예 30: 전자 디스플레이의 픽셀로서,
열 드라이버로부터 픽셀로 송신되는 제1 디지털 데이터 신호를 저장하도록 구성된 메모리 - 제1 디지털 데이터 신호는 이미지의 일부분을 전달하기 위해 데이터 범위 내의 값을 갖는 것을 통해 디스플레이될 이미지에 대응하도록 구성되고, 메모리는,
열 드라이버로부터 픽셀 내의 메모리로 송신되는 제1 디지털 데이터 신호를 수신하도록 구성된 하나 이상의 인버터 쌍들; 및
하나 이상의 인버터 쌍들로부터의 제1 디지털 데이터 신호 및 제2 디지털 데이터 신호를 수신하도록 구성된 비교기 - 비교기는 제1 디지털 데이터 신호가 제2 디지털 데이터 신호와 매칭될 때를 결정한 것에 응답하여 제어 신호를 출력하도록 구성됨 - 를 포함함 -; 및
메모리로부터 제어 신호를 수신하도록 구성된 드라이버 - 드라이버는 제어 신호에 적어도 부분적으로 기초하여 광이 픽셀로부터 방출되게 하도록 구성됨 - 를 포함하는, 픽셀.
예시적인 실시예 31: 예시적인 실시예 30에 있어서, 제2 디지털 데이터 신호로서 카운트된 현재 수의 표시를 비교기에 출력하도록 구성된 카운터를 포함하는, 픽셀.
예시적인 실시예 32: 예시적인 실시예 30에 있어서, 메모리의 사전충전을 가능하게 하도록 구성된 트랜지스터를 포함하는, 픽셀.
예시적인 실시예 33: 예시적인 실시예 30에 있어서, 제어 신호로서 드라이버로의 송신 전에 비교기로부터의 출력을 기억하도록 구성된 하나 이상의 인버터 쌍들과는 분리된 추가 인버터 쌍을 포함하는, 픽셀.
예시적인 실시예 34: 예시적인 실시예 33에 있어서, 추가 인버터 쌍은 제1 출력의 제1 기억과 제2 출력의 제2 기억 사이에서 리셋되는, 픽셀.
예시적인 실시예 35: 예시적인 실시예 30에 있어서, 비교기로부터 출력될 제어 신호가 드라이버로 송신될 수 있게 하도록 구성된 트랜지스터를 포함하고, 트랜지스터는 방출 인에이블 신호에 응답하여 활성화되도록 구성되는, 픽셀.
예시적인 실시예 36: 예시적인 실시예 30에 있어서, 이미지를 디스플레이하는 것과 연관된 컬러 채널에 대응하는 추가 메모리를 포함하고, 추가 메모리는 드라이버에 커플링되도록 구성되는, 픽셀.
예시적인 실시예 37: 전자 디스플레이로서,
이미지가 디스플레이되게 하기 위해 하나 이상의 디지털 데이터 신호들을 생성하도록 구성된 제어기;
하나 이상의 데이터 신호들 중의 제1 디지털 데이터 신호를 저장하도록 구성된 제1 메모리를 포함하는 버퍼 - 제1 디지털 데이터 신호는 이미지의 일부분이 전자 디스플레이 상에 디스플레이되게 하도록 구성됨 -; 및
하나 이상의 디지털 데이터 신호들에 응답하여 광을 방출하도록 구성된 복수의 픽셀들을 포함하고, 복수의 픽셀들 중의 각자의 픽셀은,
제1 메모리로부터 제1 디지털 데이터 신호를 수신하도록 구성된 드라이버 - 드라이버는 제1 메모리로부터 송신된 제1 디지털 데이터 신호에 응답하여 아날로그 데이터 신호를 생성하도록 구성됨 -; 및
드라이버에 커플링되도록 구성된 발광 회로부 - 발광 회로부는 아날로그 데이터 신호에 적어도 부분적으로 기초하여 광을 방출하도록 구성됨 - 를 포함하는, 전자 디스플레이.
예시적인 실시예 38: 예시적인 실시예 37에 있어서, 제1 메모리의 출력 및 제2 메모리의 출력에 커플링되도록 구성된 선택 회로부를 포함하고, 버퍼는 또한 제2 디지털 데이터 신호를 저장하기 위한 제2 메모리를 포함하고, 선택 회로부는 제2 메모리를 선택하는 것과는 독립적으로 제1 디지털 데이터 신호를 드라이버로 출력하기 위해 제1 메모리를 선택하도록 구성되는, 전자 디스플레이.
예시적인 실시예 39: 예시적인 실시예 38에 있어서, 선택 회로부는 인버터 쌍의 출력에 커플링되도록 구성되고, 인버터 쌍은 선택 회로부가 제1 상태에서 동작할 때 제1 메모리로부터의 출력을 기억하도록 구성되고, 인버터 쌍은 선택 회로부가 제2 상태에서 동작할 때 제2 메모리로부터의 출력을 기억하도록 구성되는, 전자 디스플레이.
예시적인 실시예 40: 예시적인 실시예 37에 있어서, 각자의 픽셀은 제1 서브픽셀에 커플링되도록 구성된 카운팅 회로부를 포함하고, 제1 서브픽셀은 비교기를 포함하고, 비교기는 카운팅 회로부로부터의 출력을 제1 메모리로부터의 출력과 비교하도록 구성되는, 전자 디스플레이.
예시적인 실시예 41: 전자 디스플레이를 위한 픽셀 회로로서,
데이터 범위 내의 값을 나타내는 디지털 데이터 신호를 저장하도록 구성된 메모리;
디지털 데이터 신호에 적어도 부분적으로 기초하여 광을 방출하도록 구성된 발광 다이오드;
발광 다이오드가 광을 방출하기 전에 픽셀 회로를 초기화하도록 구성된 초기화 트랜지스터; 및
디지털 데이터 신호에 적어도 부분적으로 기초하여 활성화되도록 구성된 드라이빙 트랜지스터를 포함하는, 픽셀 회로.
예시적인 실시예 42: 예시적인 실시예 41에 있어서, 발광 다이오드의 애노드에 커플링되도록 구성된 전압 드라이브 회로부를 포함하고, 전압 드라이브 회로부는 발광 다이오드의 발광 기간의 시작에서 발광 다이오드의 애노드를 부스트하도록 구성되는, 픽셀 회로.
예시적인 실시예 43: 예시적인 실시예 41에 있어서, 드라이빙 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)로서 구성되고, 픽셀 회로는 발광 다이오드가 제어 신호들에 응답하여 광을 방출하게 하도록 구성된 복수의 p-형 또는 n-형 MOSFET들을 포함하는, 픽셀 회로.
예시적인 실시예 44: 예시적인 실시예 41에 있어서, 발광 다이오드에 병렬로 커플링되도록 구성된 리셋 회로부를 포함하고, 리셋 회로부는 방출 기간 후에 발광 다이오드의 애노드 전압을 리셋하도록 구성되는, 픽셀 회로.
예시적인 실시예 45: 예시적인 실시예 41에 있어서, 하이브리드 드라이브를 포함하고, 하이브리드 드라이브는 전압 드라이브 및 전류 드라이브 회로부를 포함하고, 하이브리드 드라이브는 디지털 데이터 신호에 적어도 부분적으로 기초하여 전압 데이터 신호, 복수의 기준 전압들, 및 이미지 데이터 제어 신호에 응답하여 광을 방출하기 위해 발광 다이오드를 동작시키도록 구성되는, 픽셀 회로.
예시적인 실시예 46: 예시적인 실시예 41에 있어서, 자동-제로 제어 신호에 응답하여 활성화되도록 구성된 자동-제로 트랜지스터를 포함하고, 자동-제로 트랜지스터의 소스 노드의 전압 값은 자동-제로 트랜지스터의 소스 노드의 전압 값이 드라이빙 트랜지스터의 게이트 전압의 전압 값과 동일할 때까지 증가하도록 구성되는, 픽셀 회로.
예시적인 실시예 47: 예시적인 실시예 41에 있어서, 메모리는 디지털 데이터 신호를 저장하도록 구성된 레지스터, 및 디지털 데이터 신호를 카운터에 의해 생성되도록 구성된 수와 비교하도록 구성된 비교기를 포함하고, 메모리는 드라이빙 트랜지스터를 활성화시키기 위해 비교기로부터의 출력을 송신하도록 구성되는, 픽셀 회로.
예시적인 실시예 48: 예시적인 실시예 41에 있어서, 이진 펄스 폭 변조 방출 스킴, 단일 펄스 폭 변조 방출 스킴, 또는 펄스 밀도 변조 방출 스킴, 또는 이들의 임의의 조합에 따라 광 방출을 야기하도록 드라이빙 트랜지스터를 활성화하기 위해 메모리와 함께 동작하도록 구성된 추가 회로부를 포함하는, 픽셀 회로.
예시적인 실시예 49: 전자 디스플레이로서,
이미지가 디스플레이되게 하기 위해 하나 이상의 디지털 데이터 신호들을 생성하도록 구성된 제어기; 및
하나 이상의 디지털 데이터 신호들에 응답하여 광을 방출하도록 구성된 복수의 픽셀들을 포함하고, 복수의 픽셀들 중의 제1 픽셀은,
이미지에 적어도 부분적으로 기초하여 제어기에 의해 생성된 제1 디지털 데이터 신호를 수신하도록 구성된 메모리;
제1 디지털 데이터 신호에 적어도 부분적으로 기초하여 광을 방출하도록 구성된 발광 회로부;
발광 회로부가 광을 방출하기 전에 제1 픽셀을 초기화하도록 구성된 초기화 트랜지스터; 및
제1 디지털 데이터 신호에 적어도 부분적으로 기초하여 활성화되도록 구성된 드라이빙 트랜지스터를 포함하는, 전자 디스플레이.
예시적인 실시예 50: 예시적인 실시예 49에 있어서, 복수의 픽셀들 중의 제2 픽셀을 포함하고, 제2 픽셀의 메모리는 제1 픽셀의 메모리가 제1 디지털 데이터 신호를 수신하도록 구성되는 시간과는 상이한 시간에 제2 디지털 데이터 신호를 수신하도록 구성되는, 전자 디스플레이.
예시적인 실시예 51: 예시적인 실시예 50에 있어서, 제어기는 멀티플렉싱 회로부를 제어하는 것을 통해 하나 이상의 픽셀들로의 하나 이상의 디지털 데이터 신호들의 송신을 중재하도록 구성되는, 전자 디스플레이.
예시적인 실시예 52: 예시적인 실시예 49에 있어서, 발광 회로부는 발광 다이오드를 포함하고, 제1 픽셀은 발광 다이오드의 발광 기간 동안 발광 다이오드의 애노드를 부스트하도록 구성된 전압 드라이브 회로부를 포함하는, 전자 디스플레이.
예시적인 실시예 53: 예시적인 실시예 49에 있어서, 제1 픽셀은 제1 디지털 데이터 신호에 적어도 부분적으로 기초하여 전압 데이터 신호, 복수의 기준 전압들, 및 이미지 데이터 제어 신호에 응답하여 광을 방출하기 위해 발광 회로부를 동작시키도록 구성된 하이브리드 드라이브 회로부를 포함하는, 전자 디스플레이.
예시적인 실시예 54: 예시적인 실시예 49에 있어서, 발광 회로부는 발광 다이오드, 유기 발광 다이오드, 또는 액정 디스플레이, 플라즈마 디스플레이 패널, 도트-매트릭스 디스플레이, 디지털 미러 드라이브 디스플레이, 또는 이들의 임의의 조합을 지원하는 회로부를 포함하는, 전자 디스플레이.
예시적인 실시예 55: 방법으로서,
제어기를 통해, 제1 시간에 제1 값을 제1 픽셀의 제1 메모리 내로 송신하는 단계;
제어기를 통해, 제1 값에 따라 광을 방출하도록 제1 픽셀을 준비하기 위한 초기화 프로세스를 수행하는 단계;
제어기를 통해, 제1 픽셀의 노드들을 하나 이상의 전압 값들로 프로그래밍하기 위한 프로그래밍 프로세스를 수행하는 단계; 및
제어기를 통해, 방출 프로세스를 수행하는 단계를 포함하고, 방출 프로세스의 수행은 광이 제1 픽셀의 발광 회로부로부터 방출되게 하도록 구성되는, 방법.
예시적인 실시예 56: 예시적인 실시예 55에 있어서, 제1 값을 제1 메모리 내로 송신하는 단계는, 제어기가:
제어기를 통해, 제1 시간에 제1 메모리 내로의 제1 값의 송신을 허용하도록 제1 멀티플렉싱 제어 신호를 인에이블시킴으로써; 그리고
제어기를 통해, 제1 시간에 제2 메모리 내로의 제1 값의 송신을 중지하도록 제2 멀티플렉싱 제어 신호를 디스에이블시킴으로써, 제1 메모리 및 제2 픽셀의 제2 메모리의 프로그래밍을 중재하는 단계를 포함하는, 방법.
예시적인 실시예 57: 예시적인 실시예 45에 있어서, 프로그래밍 프로세스는:
제어기를 통해, 자동-제로 제어 신호를 인에이블시키는 단계; 및
제어기를 통해, 정의된 시간 후에 자동-제로 제어 신호를 디스에이블시키는 단계를 포함하는, 방법.
예시적인 실시예 58: 예시적인 실시예 45에 있어서, 방출 프로세스는:
제어기를 통해, 발광 회로부의 부스팅을 야기하도록 구성된 전압 드라이브 제어 신호를 인에이블시키는 단계; 및
제어기를 통해, 이진 펄스 폭 변조 방출 스킴, 단일 펄스 폭 변조 방출 스킴, 펄스 밀도 변조 방출 스킴, 또는 이들의 임의의 조합에 따라 드라이빙 트랜지스터를 활성화시키도록 구성된 이미지 데이터 제어 신호를 방출하는 단계를 포함하는, 방법.
예시적인 실시예 59: 예시적인 실시예 45에 있어서, 향후 광 방출을 준비하도록 발광 회로부를 리셋하기 위한 리셋 프로세스를 수행하는 단계를 포함하는, 방법.
예시적인 실시예 60: 예시적인 실시예 45에 있어서, 초기화 프로세스는, 제어기를 통해, 커패시터의 충전을 야기하기 위한 선택 제어 신호를 인에이블시키는 단계를 포함하고, 커패시터의 충전을 통해, 커패시터는 드라이빙 전류가 제1 픽셀을 통해 송신되게 하도록 구성되는, 방법.

Claims (25)

  1. 전자 디스플레이로서,
    제1 픽셀을 포함하는 활성 영역 - 상기 제1 픽셀은 상기 활성 영역 내에 형성되고, 상기 제1 픽셀은 이미지 데이터에 응답하여 광을 방출하도록 구성됨 -; 및
    상기 이미지 데이터를 상기 제1 픽셀로 송신하도록 구성된 제어기를 포함하고,
    상기 제1 픽셀은:
    상기 이미지 데이터에 응답하여 상기 광을 방출하도록 구성된 유기 발광 다이오드;
    상기 제어기로부터 수신된 상기 이미지 데이터를 디지털 방식으로 저장하도록 구성된 메모리; 및
    상기 메모리로부터 상기 이미지 데이터를 수신하도록 구성된 드라이버 회로부 - 상기 드라이버 회로부는 상기 유기 발광 다이오드가 상기 이미지 데이터에 응답하여 상기 광을 방출하게 하도록 구성됨 - 를 포함하는, 전자 디스플레이.
  2. 제1항에 있어서, 상기 제1 픽셀의 메모리는 카운터 신호 및 상기 이미지 데이터를 수신하도록 구성되고, 상기 메모리는 이진 펄스 폭 변조 방출 스킴에 따라 상기 유기 발광 다이오드가 상기 광을 방출하게 하기 위해 상기 카운터 신호에 적어도 부분적으로 기초하여 상기 이미지 데이터를 송신함으로써 스위치를 동작시키도록 구성되는, 전자 디스플레이.
  3. 제1항에 있어서, 상기 제1 픽셀의 드라이버 회로부는 수를 나타내는 신호 및 상기 이미지 데이터를 수신하도록 구성된 비교기를 포함하고, 상기 비교기는 단일 펄스 폭 변조 방출 스킴에 따라 상기 유기 발광 다이오드가 상기 광을 방출하게 하기 위해 상기 수를 나타내는 신호 및 상기 이미지 데이터에 적어도 부분적으로 기초하여 스위치를 동작시키도록 구성되는, 전자 디스플레이.
  4. 제1항에 있어서, 상기 드라이버 회로부는 합산 프로세스 동안 상기 이미지 데이터를 누산기의 정의된 값에 합산하도록 구성된 가산기를 포함하고, 상기 합산 프로세스로부터의 캐리 비트(carry bit)는 펄스 밀도 변조 방출 스킴에 따라 상기 유기 발광 다이오드가 상기 광을 방출하게 하기 위해 스위치를 동작시키도록 구성되는, 전자 디스플레이.
  5. 제1항에 있어서, 상기 제어기는 상기 제1 픽셀의 메모리를 상기 이미지 데이터로 프로그래밍하도록 구성되고, 상기 이미지 데이터는 제1 컬러 채널과 연관되고 제1 시간에 프로그래밍되고, 상기 제어기는 상기 제1 픽셀의 메모리를 제2 이미지 데이터로 프로그래밍하도록 구성되고, 제2 이미지 데이터는 제2 컬러 채널과 연관되고 제2 시간에 프로그래밍되는, 전자 디스플레이.
  6. 전자 디스플레이로서,
    상기 전자 디스플레이의 활성 영역에 형성되거나 상기 활성 영역 밖에 있는 상기 전자 디스플레이의 집적 회로부에 형성되는 메모리 - 상기 메모리는 데이터 범위 내의 값을 나타내는 디지털 데이터 신호를 저장하도록 구성됨 -;
    상기 활성 영역 내에 배치되는 드라이버 - 상기 드라이버는 상기 디지털 데이터 신호에 응답하여 하나 이상의 아날로그 전기 신호들을 생성하도록 구성됨 -; 및
    상기 활성 영역 상에 배치되는 광 변조 디바이스 - 상기 광 변조 디바이스는 상기 하나 이상의 아날로그 전기 신호들에 적어도 부분적으로 기초하여 광을 방출하도록 구성됨 - 를 포함하는, 전자 디스플레이.
  7. 제6항에 있어서, 상기 광 변조 디바이스는 발광 다이오드, 디지털 미러 디스플레이, 유기 발광 다이오드, 또는 액정 디스플레이, 플라즈마 디스플레이, 또는 도트-매트릭스 디스플레이를 지원하는 디바이스들, 또는 이들의 임의의 조합을 포함하는, 전자 디스플레이.
  8. 제6항에 있어서, 상기 메모리는 상기 픽셀로 송신되는 상기 디지털 데이터 신호의 제1 서브세트를 저장하도록 구성된 제1 인버터 쌍을 포함하는, 전자 디스플레이.
  9. 제8항에 있어서, 상기 제1 인버터 쌍은 상기 디지털 데이터 신호의 제1 서브세트를 상기 드라이버로 출력하기 전에 감지 증폭기로 출력하도록 구성되는, 전자 디스플레이.
  10. 제8항에 있어서, 상기 제1 인버터 쌍의 출력에 커플링되도록 구성된 스위치/리셋(SR) 래치 및 상기 스위치/리셋 래치의 출력에 커플링되도록 구성된 제2 인버터 쌍을 포함하고, 상기 스위치/리셋 래치 및 상기 제2 인버터 쌍은 재정렬(reordering)로 이진 펄스 폭 변조 방출 스킴을 가능하게 하도록 구성되는, 전자 디스플레이.
  11. 제6항에 있어서, 상기 메모리는 상기 픽셀로 송신되는 상기 디지털 데이터 신호의 제2 서브세트를 저장하도록 구성된 제2 인버터 쌍을 포함하는, 전자 디스플레이.
  12. 제11항에 있어서, 상기 디지털 데이터 신호의 제1 서브세트 및 상기 디지털 데이터 신호의 제2 서브세트는 기록 인에이블 제어 신호에 응답하여 상기 제1 인버터 쌍으로 송신되는, 전자 디스플레이.
  13. 제6항에 있어서, 상기 광 변조 디바이스는 발광 다이오드를 포함하고, 상기 발광 다이오드 및 상기 드라이버는 상기 하나 이상의 아날로그 전기 신호들을 사용하여 광을 방출하도록 구성된 글로벌 캐소드(global cathode) 또는 글로벌 애노드(global anode) 구성을 지원하도록 구성되는, 전자 디스플레이.
  14. 전자 디스플레이를 위한 픽셀 회로로서,
    데이터 범위 내의 값을 나타내는 디지털 데이터 신호를 저장하도록 구성된 메모리;
    상기 디지털 데이터 신호에 적어도 부분적으로 기초하여 광을 방출하도록 구성된 발광 다이오드;
    상기 발광 다이오드가 광을 방출하기 전에 상기 픽셀 회로를 초기화하도록 구성된 초기화 트랜지스터; 및
    상기 디지털 데이터 신호에 적어도 부분적으로 기초하여 활성화되도록 구성된 드라이빙 트랜지스터를 포함하는, 픽셀 회로.
  15. 제14항에 있어서, 상기 발광 다이오드의 애노드에 커플링되도록 구성된 전압 드라이브 회로부를 포함하고, 상기 전압 드라이브 회로부는 상기 발광 다이오드의 발광 기간의 시작에서 상기 발광 다이오드의 애노드를 부스트(boost)하도록 구성되는, 픽셀 회로.
  16. 제14항에 있어서, 상기 드라이빙 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET)로서 구성되고, 상기 픽셀 회로는 상기 발광 다이오드가 제어 신호들에 응답하여 광을 방출하게 하도록 구성된 복수의 p-형 또는 n-형 MOSFET들을 포함하는, 픽셀 회로.
  17. 제14항에 있어서, 상기 발광 다이오드에 병렬로 커플링되도록 구성된 리셋 회로부를 포함하고, 상기 리셋 회로부는 방출 기간 후에 상기 발광 다이오드의 애노드 전압을 리셋하도록 구성되는, 픽셀 회로.
  18. 제14항에 있어서, 하이브리드 드라이브를 포함하고, 상기 하이브리드 드라이브는 전압 드라이브 및 전류 드라이브 회로부를 포함하고, 상기 하이브리드 드라이브는 상기 디지털 데이터 신호에 적어도 부분적으로 기초하여 전압 데이터 신호, 복수의 기준 전압들, 및 이미지 데이터 제어 신호에 응답하여 광을 방출하기 위해 상기 발광 다이오드를 동작시키도록 구성되는, 픽셀 회로.
  19. 제14항에 있어서, 이진 펄스 폭 변조 방출 스킴, 단일 펄스 폭 변조 방출 스킴, 또는 펄스 밀도 변조 방출 스킴, 또는 이들의 임의의 조합에 따라 광 방출을 야기하도록 상기 드라이빙 트랜지스터를 활성화하기 위해 상기 메모리와 함께 동작하도록 구성된 추가 회로부를 포함하는, 픽셀 회로.
  20. 제14항에 있어서, 상기 메모리는 상기 디지털 데이터 신호를 저장하도록 구성된 레지스터, 및 상기 디지털 데이터 신호를 카운터에 의해 생성되도록 구성된 수와 비교하도록 구성된 비교기를 포함하고, 상기 메모리는 상기 드라이빙 트랜지스터를 활성화시키기 위해 상기 비교기로부터의 출력을 송신하도록 구성되는, 픽셀 회로.
  21. 픽셀로서,
    상기 픽셀의 제1 서브픽셀 - 상기 제1 서브픽셀은 제1 컬러 채널에 대응하고, 상기 제1 서브픽셀은,
    상기 픽셀에 대한 상기 제1 컬러 채널의 이미지 데이터를 전달하는 데 사용되는 제1 데이터 범위 내의 제1 값을 나타내는 제1 신호를 저장하도록 구성된 제1 메모리; 및
    상기 제1 메모리로부터 상기 제1 값을 나타내는 상기 제1 신호를 수신하도록 구성되고, 제1 발광 다이오드가 상기 제1 값을 나타내는 상기 제1 신호에 적어도 부분적으로 기초하여 광을 방출하게 하도록 구성되는 제1 드라이버 회로부를 포함함 -; 및
    상기 픽셀의 제2 서브픽셀 - 상기 제2 서브픽셀은 제2 컬러 채널에 대응하고, 상기 제2 서브픽셀은,
    상기 픽셀에 대한 상기 제2 컬러 채널의 이미지 데이터를 전달하는 데 사용되는 제2 데이터 범위 내의 제2 값을 나타내는 제2 신호를 저장하도록 구성된 제2 메모리; 및
    상기 제2 메모리로부터 상기 제2 값을 나타내는 상기 제2 신호를 수신하도록 구성되고, 제2 발광 다이오드가 상기 제2 값을 나타내는 상기 제2 신호에 적어도 부분적으로 기초하여 광을 방출하게 하도록 구성되는 제2 드라이버 회로부를 포함함 - 을 포함하는, 픽셀.
  22. 제21항에 있어서, 상기 제1 서브픽셀은 제1 시간에 제1 값을 나타내는 상기 제1 신호로 프로그래밍되도록 구성되고, 상기 제2 서브픽셀은 제2 시간에 상기 제2 값을 나타내는 상기 제2 신호로 프로그래밍되도록 구성되고, 상기 제1 시간은 상기 제2 시간보다 앞서 발생하는, 픽셀.
  23. 제22항에 있어서, 상기 제1 신호는 상기 제1 시간에 송신된 제1 제어 신호에 응답하여 동작하도록 구성된 멀티플렉싱 회로부를 통해 상기 제1 서브픽셀로 송신되도록 구성되고, 상기 제1 신호는 상기 멀티플렉싱 회로부가 상기 제2 시간에 송신된 제2 제어 신호를 수신한 것에 응답하여 상기 제1 서브픽셀로의 전송을 중지하도록 구성되는, 픽셀.
  24. 제21항에 있어서, 상기 제1 메모리는 상기 제1 서브픽셀에 대한 프레임 버퍼로서 동작하도록 구성되는, 픽셀.
  25. 제21항에 있어서, 상기 제1 서브픽셀은 제1 카운터를 포함하고, 상기 제1 메모리는 상기 제1 카운터로부터의 출력을 수신하도록 구성되고, 상기 제1 메모리로부터의 출력은 상기 카운터로부터의 출력에 응답하여 스위치를 활성화시키도록 구성되고, 상기 제1 메모리로부터의 출력은 이진 펄스 폭 변조 방출 스킴에 따라 상기 광을 방출하기 위해 상기 제1 발광 다이오드를 동작시키도록 구성되는, 픽셀.
KR1020207034452A 2018-05-08 2019-05-03 메모리-인-픽셀 디스플레이 KR102321174B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201862668716P 2018-05-08 2018-05-08
US201862668707P 2018-05-08 2018-05-08
US201862668709P 2018-05-08 2018-05-08
US62/668,716 2018-05-08
US62/668,707 2018-05-08
US62/668,709 2018-05-08
US16/399,805 US10909926B2 (en) 2018-05-08 2019-04-30 Pixel circuitry and operation for memory-containing electronic display
US16/399,792 US11049448B2 (en) 2018-05-08 2019-04-30 Memory-in-pixel architecture
US16/399,797 US10867548B2 (en) 2018-05-08 2019-04-30 Systems and methods for memory circuitry in an electronic display
US16/399,797 2019-04-30
US16/399,792 2019-04-30
US16/399,805 2019-04-30
PCT/US2019/030686 WO2019217242A1 (en) 2018-05-08 2019-05-03 Memory-in-pixel display

Publications (2)

Publication Number Publication Date
KR20200140386A true KR20200140386A (ko) 2020-12-15
KR102321174B1 KR102321174B1 (ko) 2021-11-03

Family

ID=68467656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207034452A KR102321174B1 (ko) 2018-05-08 2019-05-03 메모리-인-픽셀 디스플레이

Country Status (6)

Country Link
EP (1) EP3791380A1 (ko)
JP (2) JP2021523407A (ko)
KR (1) KR102321174B1 (ko)
CN (2) CN114783368A (ko)
TW (1) TWI732213B (ko)
WO (1) WO2019217242A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937348B2 (en) * 2017-11-23 2021-03-02 Facebook Technologies, Llc Analog data shifter for a current mode display
US10971061B2 (en) 2019-01-11 2021-04-06 Facebook Technologies, Llc Control scheme for a scanning display
FR3104795B1 (fr) * 2019-12-12 2022-01-28 Aledia Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation
US11527209B2 (en) * 2020-03-31 2022-12-13 Apple Inc. Dual-memory driving of an electronic display
TWI765423B (zh) * 2020-11-20 2022-05-21 友達光電股份有限公司 畫素驅動裝置及其驅動方法
US11723131B2 (en) * 2021-04-09 2023-08-08 Innolux Corporation Display device
WO2023175469A1 (en) 2022-03-17 2023-09-21 Ricoh Company, Ltd. Method of forming electromagnetic-wave shield, method of manufacturing structure, and structure
FR3140470A1 (fr) * 2022-09-29 2024-04-05 Aledia Dispositif optoélectronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013426A (ko) * 2000-08-08 2002-02-20 야마자끼 순페이 전기-광학 장치 및 이 장치의 구동방법
US20020024054A1 (en) * 2000-08-18 2002-02-28 Jun Koyama Electronic device and method of driving the same
US20040066363A1 (en) * 2000-09-26 2004-04-08 Atsuhiro Yamano Display unit and drive system thereof and an information display unit
US20090027316A1 (en) * 2007-07-27 2009-01-29 Do-Ik Kim Organic light emitting display and driving method thereof
US20150348463A1 (en) * 2014-05-29 2015-12-03 Samsung Display Co., Ltd. Pixel circuit and organic light-emitting diode display including the same
US20160093251A1 (en) * 2014-09-29 2016-03-31 Samsung Display Co., Ltd. Display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292093B2 (ja) * 1997-06-10 2002-06-17 株式会社日立製作所 液晶表示装置
JP3949444B2 (ja) * 2000-12-26 2007-07-25 株式会社半導体エネルギー研究所 発光装置、該発光装置の駆動方法
JP2002342821A (ja) * 2001-05-21 2002-11-29 Sanyo Electric Co Ltd 自動販売機の制御装置
WO2003027998A1 (fr) * 2001-09-25 2003-04-03 Matsushita Electric Industrial Co., Ltd. Ecran electroluminescent et dispositif d'affichage electroluminescent comprenant celui-ci
CN100587780C (zh) * 2002-04-24 2010-02-03 精工爱普生株式会社 电光学装置、电子机器以及电光学装置的驱动方法
JP4232520B2 (ja) * 2002-06-28 2009-03-04 セイコーエプソン株式会社 電気光学装置の駆動方法
US6888657B2 (en) * 2003-01-28 2005-05-03 Hewlett-Packard Development Company, L.P. Multiple-bit storage element for binary optical display element
JP4560275B2 (ja) * 2003-04-04 2010-10-13 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置とその駆動方法
KR100602356B1 (ko) * 2004-09-15 2006-07-19 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
US8059142B2 (en) * 2007-01-04 2011-11-15 Micron Technology, Inc. Digital display
JP2013057853A (ja) * 2011-09-09 2013-03-28 Japan Display West Co Ltd 表示装置、表示装置の駆動方法、及び、電子機器
CN104781870B (zh) * 2012-11-01 2018-04-03 Imec 非营利协会 有源矩阵显示器的数字驱动
JP5771241B2 (ja) * 2013-06-28 2015-08-26 双葉電子工業株式会社 表示駆動装置、表示駆動方法、表示装置
JP6070524B2 (ja) * 2013-12-04 2017-02-01 ソニー株式会社 表示パネル、駆動方法、および電子機器
US20160180821A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Distributed memory panel
US10186187B2 (en) * 2015-03-16 2019-01-22 Apple Inc. Organic light-emitting diode display with pulse-width-modulated brightness control
JP6159004B2 (ja) * 2016-11-21 2017-07-05 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013426A (ko) * 2000-08-08 2002-02-20 야마자끼 순페이 전기-광학 장치 및 이 장치의 구동방법
US20020024054A1 (en) * 2000-08-18 2002-02-28 Jun Koyama Electronic device and method of driving the same
US20040066363A1 (en) * 2000-09-26 2004-04-08 Atsuhiro Yamano Display unit and drive system thereof and an information display unit
US20090027316A1 (en) * 2007-07-27 2009-01-29 Do-Ik Kim Organic light emitting display and driving method thereof
US20150348463A1 (en) * 2014-05-29 2015-12-03 Samsung Display Co., Ltd. Pixel circuit and organic light-emitting diode display including the same
US20160093251A1 (en) * 2014-09-29 2016-03-31 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
TWI732213B (zh) 2021-07-01
TW201947575A (zh) 2019-12-16
CN110459174A (zh) 2019-11-15
JP2022191226A (ja) 2022-12-27
WO2019217242A1 (en) 2019-11-14
CN110459174B (zh) 2022-06-07
EP3791380A1 (en) 2021-03-17
CN114783368A (zh) 2022-07-22
KR102321174B1 (ko) 2021-11-03
JP2021523407A (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
US11798481B2 (en) Pixel circuitry and operation for memory-containing electronic display
KR102321174B1 (ko) 메모리-인-픽셀 디스플레이
US10867548B2 (en) Systems and methods for memory circuitry in an electronic display
US10535286B2 (en) Sensing for compensation of pixel voltages
US11049448B2 (en) Memory-in-pixel architecture
EP2889860B1 (en) Organic light emitting diode display device and method of driving the same
US9953573B2 (en) Organic light-emitting diode (OLED) display and method of setting initialization voltage in the same
US10665157B2 (en) Pre-compensation for pre-toggling-induced artifacts in electronic displays
US9269292B2 (en) Method of setting target locations for reducing image sticking, organic light emitting display device, and method of driving the same
CN110782838A (zh) 像素驱动电路、驱动方法、显示面板及显示装置
US10490131B2 (en) Driving control circuit for driving pixel driving circuit and display apparatus thereof
US20180144687A1 (en) Sensing for compensation of pixel voltages
KR20210092306A (ko) 픽셀 회로, 디스플레이 장치 및 픽셀 회로의 구동 방법
US7113157B2 (en) Driving circuit for organic light emitting diode
US20230014712A1 (en) Dual-memory driving of an electronic display
US11127357B2 (en) Display pixel luminance stabilization systems and methods
CN109147670B (zh) 一种像素补偿电路及其驱动方法、显示装置
KR20210091332A (ko) 픽셀 회로, 디스플레이 장치 및 픽셀 회로의 구동 방법
WO2024025666A1 (en) Hdr oled display power control

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant