KR20200122373A

KR20200122373A - 전류 상쇄 회로, 심박수 검출 장치 및 웨어러블 디바이스

Info

Publication number: KR20200122373A
Application number: KR1020207027135A
Authority: KR
Inventors: 보 리
Original assignee: 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date: 2019-01-31
Filing date: 2019-01-31
Publication date: 2020-10-27
Also published as: US11350836B2; CN109923785B; EP3754854A4; EP3754854A1; US20210000357A1; EP3754854B1; KR102460600B1; WO2020155063A1; CN109923785A

Abstract

전류 상쇄 회로, 심박수 검출 장치 및 웨어러블 장치를 제공하며, 상기 전류 상쇄 회로는, 전류-전압 변환 회로 및 연속 근사 아날로그-디지털 변환기(SAR ADC)를 포함하고, 상기 SAR ADC는 디지털-아날로그 변환기(DAC), SAR 논리 회로 및 비교기를 포함하며; 상기 전류-전압 변환 회로는 상기 DAC에서 출력된 아날로그 전류 및 광전 센서에서 출력된 간섭 전류를 공급받고, 상기 아날로그 전류와 상기 간섭 전류의 차이를 구하여, 아날로그 전압을 출력하고, 상기 간섭 전류는 상기 광전 센서가 간섭 광 신호를 광전 변환하여 얻은 것이며; 상기 비교기는 상기 전류-전압 변환 회로에서 출력된 상기 아날로그 전압을 공급받아, 상기 아날로그 전압에 따라 비교 결과를 출력하며; 상기 DCA는 상기 SAR 논리 회로에서 출력된 상기 비교 결과에 대응되는 디지털 신호에 따라 상기 아날로그 전류를 출력하고, 상기 아날로그 전류는 상기 광전 센서에서 출력된 상기 간섭 전류를 상쇄시킨다.

Description

전류 상쇄 회로, 심박수 검출 장치 및 웨어러블 디바이스

본 출원의 실시예는 전자 기술 분야에 관한 것으로, 더욱 구체적으로, 전류 상쇄 회로, 심박수 검출 장치 및 웨어러블 디바이스에 관한 것이다.

광용적맥파(Photoplethysmograph, PPG)기술은 운동 심박수를 검출하는 기술이다. 구체적으로, 광전 센서를 이용해 인체의 혈액 및 조직에 의해 흡수된 반사광 강도를 검출하여, 심장 주기 내에서의 혈관 용적 변화를 기록한 후, 기록된 맥박 파형에 따라 심박수를 계산해낼 수 있다.

PPG 검출에서, 매우 큰 배경 광이 존재할 경우 PPG 검출 회로의 채널이 포화되면서 검출 실패를 초래할 수 있으므로, 관련 기술에서는 별도의 배경 광 상쇄(BackGround light Cancel, BGC) 회로를 이용하여 배경 광을 상쇄시킴으로써, 채널의 정상 작동을 보장한다. 그러나, BCG의 사용은 채널의 소음을 증가시킬 수 있으며, 또한 BGC 회로 사용하면 배경 광을 상쇄하기 위해 외부의 알고리즘 회로가 필요하므로, 검출 회로의 복잡도 및 원가를 증가시킨다.

본 출원의 실시예는 PPG 검출 회로의 복잡도 및 원가를 낮출 수 있는 전류 상쇄 회로, 심박수 검출 장치 및 웨어러블 디바이스를 제공하고자 한다.

제1 측면에서 전류 상쇄 회로를 제공하며, 상기 전류 상쇄 회로는 전류-전압 변환 회로 및 연속 근사(SAR) 아날로그-디지털 변환기(ADC)를 포함하고, 상기 SAR ADC는 디지털-아날로그 변환기(DAC), SAR 논리 회로 및 비교기를 포함하며;

상기 전류-전압 변환 회로는 상기 DAC에서 출력된 아날로그 전류 및 광전 센서에서 출력된 간섭 전류를 공급받고, 상기 아날로그 전류와 상기 간섭 전류의 차이를 구하여, 아날로그 전압을 출력하고, 상기 간섭 전류는 상기 광전 센서가 간섭 광 신호를 광전 변환하여 얻은 것이며;

상기 비교기는 상기 전류-전압 변환 회로에서 출력된 상기 아날로그 전압을 공급받아, 상기 아날로그 전압에 따라 비교 결과를 출력하며;

상기 DCA는 상기 SAR 논리 회로에서 출력된 상기 비교 결과에 대응되는 디지털 신호에 따라 상기 아날로그 전류를 출력하고, 상기 아날로그 전류는 상기 광전 센서에서 출력된 상기 간섭 전류를 상쇄시킨다.

일부 가능한 구현예에서, 상기 SAR 논리 회로는 구체적으로, 상기 디지털 신호를 결정하여, 상기 디지털 신호에 따라 다음 아날로그 전류를 출력하도록 상기 DAC를 제어함으로써, 상기 다음 아날로그 전류가 상기 간섭 전류에 더 근사하도록 한다.

일부 가능한 구현예에서, 상기 SAR 논리 회로는 이분법에 따라 상기 디지털 신호를 결정한다.

일부 가능한 구현예에서, 상기 DAC는 구체적으로, 현재의 아날로그 전류 및 상기 디지털 신호에 따라, 다음 아날로그 전류를 출력하여, 상기 다음 아날로그 전류를 상기 전류-전압 변환 회로에 입력시킨다.

일부 가능한 구현예에서, 상기 DAC는 저항형 DAC이며, 상기 저항형 DAC는 N개의 제1 저항을 포함하고, 상기 전류 상쇄 회로는 N개의 제1 스위치를 더 포함하고, 상기 N개의 제1 저항은 상기 N개의 제1 스위치에 일대일 대응되고, 상기 N은 상기 SAR DAC에서 출력된 디지털 신호의 비트 수이다.

상기 SAR 논리 회로는 또한, 상기 디지털 신호에 따라 대응되는 제1 스위치를 제어함으로써, 상기 제1 스위치에 대응되는 제1 저항이 제1 전압 또는 제2 전압에 연결되도록 한다.

일부 가능한 구현예에서, 상기 SAR 논리 회로는 구체적으로,

상기 디지털 신호가 1이면, 상기 제1 스위치에 대응되는 제1 저항이 상기 제1 전압에 연결되도록 상기 제1 스위치를 제어하거나; 또는

상기 디지털 신호가 0이면, 상기 제1 스위치에 대응되는 제1 저항이 상기 제2 전압에 연결되도록 상기 제1 스위치를 제어한다.

일부 가능한 구현예에서, 상기 DAC는 단일단 저항형 DAC이고, 상기 전류-전압 변환 회로는 트랜스 임피던스 증폭기(TIA)이며, 상기 TIA는 제1 입력단, 공통모드 입력단, 제1 출력단 및 제2 출력단을 포함하며, 상기 단일단 저항형 DAC의 출력단은 상기 TIA의 제1 입력단에 연결되고, 상기 광전 센서의 출력단도 상기 TIA의 제1 입력단에 연결되고, 상기 TIA의 공통모드 입력단은 공통모드 전압을 입력하며, 상기 TIA의 제1 출력단은 상기 비교기의 제1 입력단에 연결되고, 상기 TIA의 제2 출력단은 상기 비교기의 제2 입력단에 연결되고, 상기 비교기의 출력단은 상기 SAR 논리 회로의 입력단에 연결되고, 상기 SAR 논리 회로의 출력단은 상기 단일단 저항형 DAC의 입력단에 연결된다.

일부 가능한 구현예에서, 상기 DAC는 차동 저항형 DAC이며, 상기 차동 저항형 DAC는 N개의 제2 저항을 더 포함하며, 상기 전류 상쇄 회로는 N개의 제2 스위치를 더 포함하고, 상기 N개의 제2 저항은 상기 N개의 제2 스위치에 일대일 대응되며, 상기 SRA 논리 회로는 또한, 상기 디지털 신호의 역방향 신호에 따라 대응되는 제2 스위치를 제어함으로써, 상기 제2 스위치에 대응되는 제2 저항이 상기 제2 전압 또는 상기 제1 전압에 연결되도록 한다.

일부 가능한 구현예에서, 상기 SAR 논리 회로는 구체적으로, 상기 디지털 신호가 1이면, 상기 제2 스위치에 대응되는 제2 저항이 상기 제2 전압에 연결되도록 상기 제2 스위치를 제어하거나; 또는 상기 디지털 신호가 0이면, 상기 제2 스위치에 대응되는 제1 저항이 상기 제1 전압에 연결되도록 상기 제2 스위치를 제어한다.

일부 가능한 구현예에서, 상기 전류-전압 변환 회로는 차동 TIA이며, 상기 차동 TIA는 제1 입력단, 제2 입력단, 공통모드 입력단, 제1 출력단 및 제2 출력단을 포함하고, 상기 차동 저항형 DAC의 제1 출력단 및 제2 출력단은 상기 차동 TIA의 제1 입력단 및 제2 입력단에 각각 연결되고, 상기 광전 센서의 제1단 및 제2단은 상기 차동 TIA의 제1 입력단 및 제2 입력단에 각각 연결되고, 상기 차동 TIA의 공통모드 입력단은 공통모드 전압을 입력하며, 상기 차동 TIA의 제1 출력단 및 제2 출력단은 상기 비교기의 제1 입력단 및 제2 입력단에 각각 연결되고, 상기 비교기의 출력단은 상기 SAR 논리 회로의 입력단에 연결되며, 상기 SAR 논리 회로의 출력단은 상기 단일단 저항형 DAC의 입력단에 연결된다.

일부 가능한 구현예에서, 상기 제1 전압은 기준 전압이며, 상기 제2 전압은 접지 전압 또는 공통모드 전압이다.

일부 가능한 구현예에서, 상기 DAC의 출력단은 상기 전류-전압 변환 회로의 입력단에 연결되며, 상기 전류-전압 변환 회로의 입력단은 동시에 상기 광전 센서의 출력단에 연결되며, 상기 전류-전압 변환 회로의 출력단은 상기 비교기의 입력단에 연결되며, 상기 비교기의 출력단은 상기 SAR 논리 회로의 입력단에 연결되며, 상기 SAR 논리 회로의 출력단은 상기 DAC의 입력단에 연결된다.

일부 가능한 구현예에서, 상기 광전 센서는 광전 다이오드이다.

제2 측면에서 심박수 검출 장치를 제공하며, 상기 심박수 검출 장치는 제1 측면 또는 제1 측면의 어느 하나의 가능한 구현예에 따른 전류 상쇄 회로를 포함한다.

일부 가능한 구현예에서, 상기 심박수 검출 장치는,

심박수 검출용 광 신호를 발송하는 송신 회로;

광전 센서 및 아날로그 디지털 변환기(ADC)를 포함하는 수신 회로를 더 포함하고,

상기 광전 센서는 상기 전류 상쇄 회로 중의 전류 전압 변환 회로의 입력단에 연결되어, 상기 광 신호를 수신하고, 수신한 상기 광 신호에 대해 광전 변환을 진행하여 전류 신호를 얻고, 상기 전류 신호를 상기 전류 전압 변환 회로의 입력단에 입력하고, 상기 ADC는 상기 전류 전압 변환 회로의 출력단에 연결되어, 상기 전류 전압 변환 회로에서 출력된 아날로그 전압을 공급받는다.

일부 가능한 구현예에서, 제1 단계에서, 상기 송신 회로는 광 신호를 발송하지 않고, 상기 광전 센서는 간섭 광 신호를 수신하고, 상기 간섭 광 신호를 광전 변환하여 간섭 전류를 얻고, 상기 전류 상쇄 회로는 상기 간섭 전류에 따라 상기 전류 상쇄 회로 중의 연속 근사 아날로그-디지털 변환기(SAR ADC)에서 출력된 디지털 신호를 결정하고, 상기 디지털 신호에 따라 상기 전류 상쇄 회로 중의 디지털-아날로그 변환기(DAC)를 제어하여 대응되는 아날로그 전류를 출력시키고, 상기 아날로그 전류는 상기 간섭 전류를 상쇄시킨다.

제2 단계에서, 상기 송신 회로는 심박수 검출용 광 신호를 발송하고, 상기 광전 센서는 상기 간섭 광 신호 및 상기 심박수 검출용 광 신호를 수신하고, 상기 간섭 광 신호 및 상기 심박수 검출용 광 신호를 광전 변환하여 혼합 전류를 얻고, 상기 혼합 전류는 상기 간섭 전류 및 상기 심박수 검출용 광 신호에 의해 생성된 신호 전류를 포함하고, 상기 DAC는 상기 아날로그 전류를 출력하고, 상기 전류 전압 변환 회로는 상기 혼합 전류 및 상기 아날로그 전류를 공급받고, 상기 혼합 전류와 상기 아날로그 전류의 차이를 구하여, 상기 ADC에 아날로그 전압을 출력한다.

제3 측면에서 웨어러블 디바이스를 제공하며, 상기 웨어러블 디바이스는 제2 측면 또는 제2 측면의 어느 하나의 가능한 구현예에 따른 심박수 검출 장치를 포함한다.

상기 기술 수단을 기초로, 본 출원의 실시예의 전류 상쇄 회로는, SAR DAC 내부의 SAR 논리에 의해 DAC에서 출력되는 아날로그 전류를 제어하여, 상기 아날로그 전류가 상쇄 대상 간섭 전류에 연속 근사하도록 하므로, 추가 알고리즘 회로가 필요 없어, 회로 구조의 단순화에 유리하여, 회로 원가를 줄인다.

도 1은 본 출원의 실시예에 따라 제공된 전류 상쇄 회로의 개략적인 구조 블록도이다.
도 2는 단일단 저항형 DAC를 이용하여 구현한 DAC의 개략적인 구조도이다.
도 3은 단일단 저항형 DAC을 이용하여 구현한 전류 상쇄 회로의 개략적인 구조 도이다.
도 4는 차동 저항형 DAC를 이용하여 구현한 전류 상쇄 회로의 개략적인 구조도이다.
도 5는 본 출원의 실시예의 전류 상쇄 회로의 응용 시나리오의 개략도이다.

이하, 본 출원의 실시예의 도면을 결합하여, 본 출원 실시예의 기술 수단에 대해 설명한다.

도 1은 본 출원의 실시예에 따른 전류 상쇄 회로의 개략적인 구조 블록도이다.

도 1에 도시한 바와 같이, 상기 전류 상쇄 회로(10)는 광전 센서(40)가 간섭 광 신호를 광전 변환하여 얻은 간섭 전류(I_bg)를 상쇄시키는데 이용될 수 있으며, 구체적으로, 상기 전류 상쇄 회로(10)는 연속 근사 아날로그-디지털 변환기(Successive Approximation Analog-to-digital converter, SAR ADC, 20) 및 전류-전압 변환 회로(30)를 포함하며, 상기 SAR DAC(20)은 DAC(700), SAR 논리 회로(600) 및 비교기(500)를 포함할 수 있다.

일 구현예에서, 상기 DAC(700)의 출력단은 상기 전류-전압 변환 회로의 입력단에 연결되고, 상기 광전 센서(40)의 출력단은 상기 전류-전압 변환 회로(30)의 입력단에 연결되며, 상기 전류-전압 변환 회로(30)의 출력단은 상기 비교기의 입력단에 연결되고, 상기 비교기(500)의 출력단은 상기 SAR 논리 회로(600)의 입력단에 연결되며, 상기 SAR 논리 회로(600)의 출력단(60)은 상기 DAC(700)의 입력단에 연결된다.

선택적으로, 일부 실시예에서, 상기 광전 센서(40)는 광전 다이오드 또는 기타 광전 변환 소자일 수 있으며, 본 출원의 실시예는 이에 한정되지 않는다.

선택적으로, 일부 실시예에서, 상기 간섭 광 신호는 배경 광 신호일 수 있으며, 예를 들면 상기 광전 센서(40)는 심박수의 검출에 영향을 주는 배경 광 신호를 광전 변환하여 상기 간섭 전류를 얻을 수 있으며, 상기 간섭 전류가 제거(cancel) 대상 전류이다. 즉, 본 출원의 실시예의 전류 상쇄 회로는 심박수 검출에서 배경 광의 제거에 응용될 수 있다. 물론, 본 출원의 실시예의 전류 상쇄 회로는 간섭 광 신호의 제거가 필요한 경우에 적용될 수도 있으며, 예를 들면 지문 검출에서 상기 전류 상쇄 회로는 지문 검출에 영향을 주는 배경 광 신호의 지문 검출에 대한 영향을 제거할 수 있으며, 본 출원의 실시예는 이에 한정되지 않는다.

구체적으로, 상기 SAR ADC(20)는 아날로그 신호를 디지털 신호로 변환하고, 예를 들면 아날로그 전류 또는 아날로그 전압을 N비트 이진 코드로 변환하고, 일부 실시예에서, 상기 SAR DAC(20) 중의 SAR 논리 회로(600)는 클럭 신호의 제어에 의해 상기 N비트 이진 코드 중의 각 이진 코드를 순서대로 출력하고, 상기 DAC(700)는 상기 SAR 논리 회로(600)에서 출력된 각 이진 코드에 따라 대응되는 아날로그 신호(예를 들면 아날로그 전류 또는 아날로그 전압)를 출력하고, 본 출원의 실시예에서, 간섭 광 신호에 의해 발생된 간섭 전류를 상쇄시키기 위해, 상기 DAC(700)는 저항형 DAC와 같은 전류 출력형 DAC를 이용할 수 있다. 즉, 상기 DAC(700)는 디지털 신호를 아날로그 전류로 변환할 수 있다.

추가적으로, 상기 DAC(700)는 출력된 상기 아날로그 전류를 상기 전류-전압 변환 회로(30)에 입력시키므로, 상기 전류-전압 변환 회로(30)는 상기 아날로그 전류 및 광전 센서(40)에서 출력된 상기 간섭 전류(I_bg)에 따라 아날로그 전압을 출력한다. 예를 들면, 상기 아날로그 전류와 상기 간섭 전류(I_bg)의 차이를 구하여, 상기 아날로그 전압을 출력한다.

본 출원 실시예에서, 상기 SAR 논리 회로(600)는 출력된 상기 N비트 이진 코드를 제어하여 상기 DAC(700)에서 출력되는 아날로그 전류를 제어할 수 있으며, 아날로그 전류가 상기 간섭 전류에 점점 근접하면, 상기 전류-전압 변환 회로(30)에서 출력되는 아날로그 전압이 점점 감소하고, 상기 SAR DAC가 상기 N비트 이진 코드 중의 각 비트 이진 코드를 결정하면, 상기 DAC(700)에서 출력되는 아날로그 전류가 안정되며, 이 때 상기 아날로그 전류는 상기 간섭 전류와 같거나 가장 근접하며, 상기 전류-전압 변환 회로(30)에서 출력되는 아날로그 전압은 0 또는 0에 근접함을 이해할 수 있다.

선택적으로, 본 출원의 실시예에서, 상기 전류-전압 변환 회로(30)는 트랜스 임피던스 증폭기(Transimpedance Amplifier, TIA)일 수 있고, 또는 기타 전류 신호를 전압 신호로 변환할 수 있는 회로일 수도 있으며, 본 출원의 실시예는 이에 한정되지 않다. 이하, 주로 전류-전압 변환 회로가 TIA인 것을 예로 들어 설명하나, 본 출원의 구성에 대해 어떠한 한정도 구성해서는 안 된다.

실제 응용에서, 종래의 PPG 검출 회로에 일반적으로 TIA가 포함되며, 본 출원 실시예에서는 간섭 광의 자동 제거를 실현하기 위해 상기 PPG 검출 회로 중의 TIA를 복합 사용하고, 저항형 DAC, 비교기 및 SAR 논리 회로를 새로 추가할 수 있으며, 상기 새로 추가한 회로는 채널 소음 및 면적 오버헤드를 너무 많이 증가시키지 않으며, 또한 SAR DAC 중의 SAR 논리 회로는 상기 DAC에서 출력되는 아날로그 전류가 간섭 전류에 연속 근사하도록 제어하여, 상기 간섭 전류를 상쇄시키는 목적에 도달하며, 별도의 알고리즘 회로가 필요 없어, 시스템의 성능 및 원가를 만족시키는 전체적인 요구에 유리하다.

선택적으로, 본 출원의 실시예에서, 상기 SAR 논리 회로는 먼저 N비트 이진 코드의 최대 유효 비트(most significant bit, MSB, 이하 최상위 비트로 약칭함)를 결정한 후, 상기 N비트 이진 코드의 기타 비트의 각 비트를 순서대로 결정할 수 있다.

구체적으로, 상기 MSB를 결정하기 위해, 상기 DAC(700)는 상기 전류-전압 변환 회로(30)에 제1 아날로그 전류를 입력시키고, 상기 전류-전압 변환 회로(30)는 상기 제1 아날로그 전류와 상기 간섭 전류의 차이를 구하여, 상기 제1 아날로그 전압을 결정하고, 추가적으로, 상기 비교기(500)는 상기 제1 아날로그 전압에 따라 제1 비교 결과를 출력하고, 상기 제1 비교 결과를 상기 SAR 논리 회로에 출력하며, 상기 제1 비교 결과는 상기 MSB에 대응된다. 이후, 상기 SAR 논리 회로(600)는 상기 비교기(500)에서 출력된 상기 제1 비교 결과에 따라, 상기 MSB를 결정하고, 상기 MSB에 따라 다음 아날로그 전류를 출력하도록 상기 DAC를 제어한다.

이후, 상기 전류-전압 변환 회로(30)는 상기 다음 아날로그 전류와 상기 간섭 전류의 차이를 구하여, 다음 아날로그 전압을 결정하고, 상기 비교기(500)는 상기 다음 아날로그 전압에 따라 다음 비교 결과를 출력하고, 상기 다음 비교 결과는 상기 N비트 이진 코드의 다음 비트인 차상위 비트에 대응되며, 이와 같이 순환시키면, 상기 N비트 이진 코드의 각 비트 이진 코드를 얻는다.

선택적으로, 본 출원의 일실시예에서, 상기 전류-전압 변환 회로(30)에서 출력된 아날로그 전압의 크기는 DAC(700)에 입력되는 다음 이진 코드를 결정하는데 사용될 수 있다.

전류-전압 변환 회로(30)에서 출력된 아날로그 전압의 크기는 DAC에서 출력되는 아날로그 전류와 간섭 전류의 크기 관계를 반영하므로, 현재의 아날로그 전류와 간섭 전류의 크기 관계에 따라, 다음 아날로그 전류가 상기 간섭 전류에 더욱 근사하도록 다음 이진 코드를 결정할 수 있음을 이해할 수 있다.

예를 들면, 상기 아날로그 전압이 0보다 클 경우, 상기 DAC(700)에서 출력된 아날로그 전류가 상기 간섭 전류보다 작다고 볼 수 있어, DAC(700)에서 출력되는 아날로그 전류를 증가시켜야 하므로, 비교기는 비교 결과1을 출력할 수 있고, 추가적으로, SAR 논리 회로(600)는 다음 아날로그 전류가 상기 간섭 전류보다 크도록 다음 이진 코드를 1로 결정할 수 있으며; 또는, 상기 아날로그 전압이 0보다 작을 경우, 상기 DAC(700)에서 출력된 아날로그 전류가 상기 간섭 전류보다 크다고 볼 수 있어, DAC(700)에서 출력되는 아날로그 전류를 감소시켜야 하므로, 상기 비교기는 비교결과0을 출력할 수 있고, 추가적으로, SAR 논리 회로(600)는 다음 아날로그 전류가 상기 간섭 전류보다 작도록 다음 이진 코드를 0으로 결정할 수 있다.

상기 SAR 논리 회로(600)는 다양한 SAR 계산을 실현하도록 배치된 회로 중의 어느 하나의 회로를 포함할 수 있음을 이해할 수 있다. 예를 들면, SAR 논리 회로(600)는 이분 SAR 계산을 실현하는 회로로 배치될 수 있고, 또는, 상기 SAR 논리 회로(600)는 선형 SAR 계산을 실현하는 회로로 배치될 수도 있으며, 본 출원의 실시예는 이에 한정되지 않는다. 일부 실시예에서, 당업자가 알고 있는 공정을 사용하여, SAR 논리 회로(600)를 설계 및 구축할 수 있다. 이하, 이분법을 예로 들어 SAR 논리 회로의 구현을 설명하나, 본 출원에 대한 어떠한 한정도 구성해서는 안 된다.

선택적으로, 본 출원의 실시예에서, 상기 DAC(700)는 디지털 신호를 아날로그 전류로 변환하는 어느 하나의 회로로 배치될 수 있고, 예를 들면, DAC(700)는 저항형 DAC 또는 저항-용량형DAC로 배치될 수 있으며, 본 출원의 실시예는 이에 한정되지 않는다. 이하, DAC(700)로서 저항형 ADC를 이용하는 것을 예로 들어 설명하나, 본 출원에 대해 어떠한 한정도 구성해서는 안 된다.

도 2는 DAC(700)는 단일단 저항형 DAC를 이용하여 실현되는 개략적인 구조도이며, 도2에 도시한 바와 같이, 상기 DAC(700)는 저항기 어레이(N+1개의 2R저항기 및 N-1개의 R저항기가 포함됨) 및 스위치 어레이(K_1~K_N)를 포함할 수 있으며, 상기 저항기 어레이에는 N개의 스위치 중 하나의 스위치에 의해 접지 전압(GND) 또는 기준 전압(VDD)에 각각 연결된 N개의 저항(2R저항)이 있다. 상기 SAR 논리 회로(600)는 상기 N비트 이진 코드에 따라 제1 전압 또는 제2 전압에 연결되도록 상기 N개의 스위치 중의 대응되는 스위치를 제어할 수 있다. 이하, 제1 전압이 기준 전압(VDD)이고, 제2 전압이 접지 전압(GND)인 것을 예로 들어 설명한다.

예를 들면, 상기 SAR 논리 회로(600)는 이진 코드가 1일 경우, 기준 전압에 연결되도록 대응되는 스위치를 제어하거나, 또는 이진 코드가 0일 경우, 접지 전압(GND)에 연결되도록 대응되는 스위치를 제어할 수 있으며, 상기 N비트 이진 코드의 최하위 비트는 가장 좌측의 스위치(K-_N)를 제어하고, 상기 N비트 이진 코드의 최상위 비트는 가장 우측의 스위치(K₁)를 제어한다.

도 2에 도시한 회로 구조에서, 임의의 노드에서 왼쪽을 보아, 등가 저항이 모두 2R이면, 각 스위치가 개별적으로 닫힐 때, 상기 DAC가 출력할 수 있는 전류는 각각

이다.

여기서, VDD/R은 기준 전류이다. 즉, 상기 DAC(700)가 출력할 수 있는 최대 전류이다. 따라서, 상기 SAR 논리 회로(600)에서 출력된 N비트 이진 코드가 DAC를 거쳐 변환되면 상기 N비트 이진 코드에 정비례하는 아날로그 전류를 얻을 수 있다. 즉, 상기 SAR 논리 회로(600)는 상기 N비트 이진 코드의 출력을 다르게 제어함으로써 2^N가지 아날로그 전류를 얻을 수 있으며, 이와 같이, 상기 SAR 논리 회로(600)는 연속 근사 논리를 통해, 상기 간섭 전류와 오차가 가장 작은 아날로그 전류에 대응되는 한 세트의 N비트 이진 코드(즉 상기 SAR DAC에서 출력된 N비트 이진 코드)를 결정할 수 있다.

도 3은 DAC로서 도 2에 도시된 단일단 저항형 DAC를 이용할 때의 상기 전류 상쇄 회로의 개략적인 구조도이며, 도 2 및 도 3을 결합하여, 구체적인 작동 원리를 설명한다. 도 3은 단지 7비트 DAC를 예로 들었으며, 물론 상기 DAC는 8비트, 12비트와 같은 기타 비트일 수도 있음을 이해할 수 있다.

구체적으로, 상기 TIA는 제1 입력단(301), 공통모드 입력단(302), 제1 출력단(303) 및 제2 출력단(304)을 포함할 수 있으며, 상기 DAC(700)의 출력단은 상기 TIA의 제1 입력단(302, 예를 들면 역방향 입력단)에 연결되고, 상기 TIA(30)의 제2 입력단(301)은 공통모드 전압을 입력시키고, 상기 광전 센서(40)의 일단(401)도 상기 TIA의 제1 입력단(301)에 연결되고, 상기 광전 센서(40)의 타단(402)은 접지되며, 상기 TIA(30)의 제1 출력단(303)은 상기 비교기(500)의 제1 입력단(501)에 연결되고, 상기 TIA(30)의 제2 출력단(304)은 상기 비교기(500)의 제2 입력단(502)에 연결되며, 상기 비교기의 출력단(503)은 상기 SAR 논리 회로(600)의 입력단(601)에 연결되고, 상기 SAR 논리 회로(600)의 출력단(602)은 상기 DAC(700)의 입력단에 연결된다.

구체적인 실현에서, 상기 SAR 논리 회로(600)는 먼저 상기 N비트 이진 코드의 최상위 비트를 결정할 수 있으며, 구체적으로 제1 시간 구간 내에 스위치(K₁)를 VDD에 연결하고, 기타 스위치는 모두 GND에 연결하며, 이때 DCA에서 출력되는 아날로그 전류는 I₁이며, 아날로그 전류(I₁)와 간섭 전류(I_bg)는 TIA(30)에 입력되고, TIA(30)은 상기 아날로그 전류(I₁)와 간섭 전류(I_bg)의 차이를 구하여, 아날로그 전압(V₁)을 출력하고, 상기 비교기(500)는 아날로그 전압(V₁)을 공급받고, 상기 아날로그 전압(V₁)에 따라 비교 결과를 결정한 후, 상기 비교 결과를 SAR 논리 회로(600)에 피드백하므로, 상기 SAR 논리 회로(600)는 상기 비교 결과에 따라 DAC에서 출력되는 아날로그 전류를 조절할 수 있다. 예를 들면, 상기 비교 결과가 1이면, 상기 논리 회로(600)는 상기 간섭 전류가 상기 아날로그 전류(I₁)보다 크다고 판단하여, 출력되는 아날로그 전류를 증가시켜야 하므로, 상기 최상위 비트를 1로 결정하고, VDD에 연결되도록 대응되는 스위치(K₁)를 제어함으로써, 아날로그 전류(I₁)를 보존하거나; 또는 상기 비교 결과가 0이면, 상기 SAR 논리 회로(600)는 간섭 전류가 아날로그 전류(I₁)보다 작다고 판단하여, 출력되는 아날로그 전류를 감소시켜야 하므로, 상기 최상위 비트를 0으로 결정하고, GND에 연결되도록 스위치(K₁)를 제어함으로써, 아날로그 전류(I₁)를 제거한다.

이후, 제2 시간 구간 내에 스위치(K₂)가 VDD에 연결되고, 스위치(K₃~K_N)가 GND에 연결되도록 제어하며, 이때 DAC에서 출력된 아날로그 전류는 I₁+I₂이며, 상기 I₁+I₂와 간섭 전류(I_bg)는 TIA(30)에 입력되며, TIA(30)은 상기 아날로그 전류(I₁+I₂)와 간섭 전류((I_bg)의 차이를 구하여, 아날로그 전압(V₂)을 출력하고, 추가적으로, 상기 비교기(500)는 상기 아날로그 전압(V₂)에 따라, 다음 비교 결과를 결정한 후, 상기 다음 비교 결과를 SAR 논리 회로(600)에 피드백하므로, 상기 SAR 논리 회로(600)는 비교 결과에 따라 DAC에서 출력되는 아날로그 전류를 조절할 수 있다. 예를 들면, 비교 결과가 1이면, 상기 SAR 논리 회로(600)는 상기 간섭 전류가 상기 아날로그 전류(I₁+I₂)보다 크다고 판단하여, DAC에서 출력되는 아날로그 전류를 증가시켜야 하므로, 차상위 비트를 1로 결정하고, VDD에 연결되도록 스위치(K₂)를 제어함으로써, 아날로그 전류(I₂)를 보존하거나; 또는 상기 비교 결과가 0이면, 상기 SAR 논리 회로(600)는 상기 간섭 전류가 상기 아날로그 전류(I₁+I₂)보다 작다고 판단하여, DAC에서 출력되는 아날로그 전류를 감소시켜야 하므로, 상기 차상위 비트를 0으로 결정하고, GND에 연결되도록 스위치(K₂)를 제어함으로써, 아날로그 전류(I₁)을 제거한다.

상기 N 비트 이진 코드 중의 각 비트 이진 코드가 결정될 때까지 상기 과정을 반복 실행하고, 이때, 상기 DAC(700)에서 출력된 아날로그 전류가 상기 간섭 전류에 가장 근접하므로, 본 출원의 실시예는 SAR ADC 내부의 SAR 논리 회로에 의해 간섭 전류를 제거하는 목적에 도달할 수 있으며, 별도의 알고리즘 회로가 필요 없어, 회로 구조의 단순화에 유리하다.

도 3에 도시한 실시예에서는 단지 초기 상태 1000000에서부터 연속 근사를 시작했을 뿐이며, 기타 대체 실시예에서는 기타 상태에서부터 연속 근사를 시작할 수도 있다. 예를 들면 초기 상태 0111111에서부터 연속 근사를 시작하고, 이 경우 SAR 논리 회로의 논리만 조절하면 실현할 수 있다. 즉, 초기 상태일 때, 상기 N개의 스위치는 임의의 전압에 연결될 수 있으며, 구체적 원리는 유사하므로 설명을 생략한다. 이상은, 도 2 및 도 3을 결합하여, 상기 DAC로서 단일단 저항형 DAC를 이용하여 실현되는 경우의 구체적 작동 원리를 소개하였으며, 이하 도4를 결합하여, 상기 DAC로서 차동 저항형 DAC를 이용하여 실현되는 경우의 구체적인 작동 원리를 소개하며, 단일단 저항형 DAC와 차동 저항형 DAC의 작동 원리가 유사함을 이해할 수 있으며, 유사한 설명은 상기 실시예를 참고하길 바라며, 설명을 생략한다.

도 4는 DAC로서 차동 저항형 DAC를 이용하여 실현되는 전류 상쇄 회로의 개략적인 구조도이며, 도 4에 도시한 바와 같이, 상기 DAC(700)는 대칭되는 2개의 저항기 어레이인 제1 저항기 어레이 및 제2 저항기 어레이를 포함할 수 있으며, 상기 제1 저항기 어레이의 출력단(701)과 상기 제2 저항기 어레이의 출력단(702)은 상기 DAC(700)의 출력단이며, 대응되게 상기 TIA(30)는 차동 TIA이며, 제1 입력단(31, 정방향 입력단), 제2 입력단(32, 역방향 입력단) 및 공통모드 입력단(미도시), 제1 출력단(33) 및 제2 출력단(34)을 구비한다.

구체적으로, 상기 제1 저항기 어레이의 출력단(701)과 상기 제2 저항기 어레이의 출력단(702)은 상기 차동 TIA(30)의 제1 입력단(31) 및 제2 입력단(32)에 각각 연결되고, 동시에 광전 센서(40)의 제1 단(41) 및 제2 단(42)도 TIA(30)의 제1 입력단(31) 및 제2 입력단(32)에 각각 연결되며, 상기 차동 TIA(30)의 공통모드 입력단은 공통모드 전압을 입력시키고, 상기 차동 TIA(30)의 제1 출력단(33) 및 제2 출력단(34)은 상기 비교기(500)의 제1 입력단(501) 및 제2 입력단(502)에 각각 연결되며, 상기 비교기(500)의 출력단(503)은 상기 SAR 논리 회로(600)의 입력단(601)에 연결되고, 상기 SAR 논리 회로(600)의 출력단(602)은 상기 DAC(700)에 연결된다.

상기 실시예에서, 상기 제1 저항기 어레이는 R₁₁～R_1N로 표시되는 N개의 제1 저항을 포함하며, 상기 N개의 제1 저항은 K₁₁～K_1N로 표시되는 N개의 제1 스위치에 연결되고, 각각의 제1 스위치는 대응되는 제1 저항이 제1 전압 또는 제2 전압에 연결되도록 제어한다. 대칭적으로, 상기 제2 저항기 어레이에는 R₂₁～R_2N로 표시되는 N개의 제2 저항이 포함되고, 상기 N개의 제2 저항은 K₂₁～K_2N로 표시되는 N개의 제2 스위치에 연결되며, 각각의 제2 스위치는 대응되는 제2 저항이 제1 전압 또는 제2 전압에 연결되도록 제어한다.

상기 실시예에서, 상기 제1 스위치 및 대응되는 제2 스위치의 제어 신호는 반대이며, 즉 제1 스위치(K_n)가 제1 전압에 연결될 때, 대응되는 제2 스위치(K_2N)는 제2 전압에 연결됨을 이해할 수 있다. 즉, 상기 제1 저항(R_1N)이 제1 전압에 연결될 때, 대응되는 상기 제2 저항(R_2N)은 제2 전압에 연결된다.

상기 N개의 제1 스위치의 제어 신호는 상기 SAR 논리 회로(600)가 결정하는 N 비트 이진 코드이며, 상기 N개의 제2 스위치의 제어 신호는 상기 N비트 이진 코드의 역방향 신호이다. 구체적으로, N비트 이진 코드 중의 제N 비트 B_n는 스위치 K_1N을 제어하고, B_n의 역방향 신호인 B'_n는 스위치K_2n를 제어한다.

한 가지 제어 방식에서, B_n이 1일 때, K_1n 이 제1 전압에 연결되고, K_2N이 제2 전압에 연결되도록 제어하거나, B_n이 0일 때, K_1n이 제2 전압에 연결되고, K_2N이 제1 전압에 연결되도록 제어한다.

선택적으로, 본 출원의 실시예에서, 상기 제1 전압은 VDD이고, 상기 제2 전압은 접지 전압(GND) 또는 공통모드 전압이거나 또는 기타 전압이며, 이하 제1 전압은 VDD이고, 제2 전압은 접지 전압인 것을 예로 들어 설명한다.

이하, 도 4를 결합하여, 상기 전류 상쇄 회로의 작동 원리를 상세히 설명한다.

제1 단계에서, 상기 DAC(700)의 제1 저항기 어레이 중의 N개의 제1 저항과 제2 저항기 어레이 중의 N개의 제2 저항이 모두 접지될 경우, 상기 DAC에서 출력되는 아날로그 전류(I₀)은 0이다. 이 경우, 상기 차동 TIA(30)에서 출력되는 아날로그 전압(V₀)는 모두 간섭 전류(I_bg)에 의해 발생된 것이며, 이후, 상기 차동 TIA(30)은 상기 아날로그 전압(V₀)을 비교기(500)의 제1 입력단(501)과 제2 입력단(502)으로 출력하고, 상기 비교기(500)는 상기 제1 입력단(501)과 제2 입력단(502)에 입력된 전압의 크기에 따라 비교 결과를 결정한다.

일 구현예에서, 상기 아날로그 전압(V₀)이 0보다 클 경우, 즉 상기 비교기(500)의 제1 입력단(501)에 입력된 전압이 상기 비교기(500)의 제2 입력단(50)에 입력된 전압보다 클 경우, 상기 비교기(500)는 비교 결과1을 출력하고, 또는 상기 아날로그 전압(V₀)이 0보다 작을 경우, 즉 상기 비교기(500)의 제1 입력단(501)에 입력된 전압이 상기 비교기(500)의 제2 입력단(502)에 입력된 전압보다 작을 경우, 상기 비교기(500)는 비교 결과0을 출력하며, 상기 비교 결과는 N비트 이진 데이터 코드 중의 최상위 비트(B_N-1)에 대응될 수 있다.

추가적으로, 상기 SAR 논리 회로(600)는 상기 비교 결과에 따라 N비트 이진 코드 중의 최상위 비트를 결정한 후, 상기 최상위 비트에 따라 대응되는 제1 스위치 및 제2 스위치에 연결되는 전압을 제어할 수 있다. 예를 들면, 상기 최상위 비트가 1이면, 상기 SAR 논리 회로(600)는 제1 스위치(K_1N)가 VDD에 연결되고, 제2 스위치(K_2N)가 GND에 연결되도록 제어함으로써, 상기 제1 저항(R_1N)이 VDD에 연결되고, 상기 제2 저항(K_2N)이 GND에 연결되게 할 수 있고, 또는 상기 최상위 비트가 0이면, 상기 SAR 논리 회로는 제1 스위치(K_1N)가　 GND에 연결되고, 제2 스위치(K_2N)가 VDD에 연결되도록 제어함으로써, 상기 제1 저항(R_1N)이 GND에 연결되고, 상기 제2 저항(K_2N)이 VDD에 연결되게 할 수 있다.

제2 단계에서, 상기 DAC는 제1 스위치 및 제2 스위치가 VDD 또는 GND에 연결되는 것에 따라 다음 아날로그 전류(I₁)를 출력하고, 상기 아날로그 전류(I₁)와 아날로그 전류(I₀)의 차이 값은 상기 제1 저항(R_1N)과 제2 저항(R_2N)이 VDD 또는 GND에 연결될 때 기여한 전류량이며, 추가적으로, 상기 차동 TIA(30)는 상기 아날로그 전류(I₁)와 간섭 전류(I_bg)의 차이를 구하여, 아날로그 전압(V₁)를 출력하고, 비교기(500)는 상기 아날로그 전압(V₁)에 따라 다음 비교 결과를 결정하고, 상기 비교 결과는 N비트 이진 코드 중의 차상위 비트에 대응되며, 이후 상기 SAR 논리 회로(600)는 상기 비교 결과에 따라 N비트 이진 코드 중의 차상위 비트를 결정하여, 상기 차상위 비트에 따라 대응되는 제1 스위치 및 제2 스위치에 연결되는 전압을 제어할 수 있다.

N비트 이진 코드 중의 각 비트 이진 코드가 결정될 때까지 상기 과정을 순환 실행하고, 상기 N비트 이진 코드에 따라 대응되는 제1 스위치 및 제2 스위치가 대응되는 전압에 연결되도록 제어하고, 이때, 상기 DAC(700)에서 출력되는 아날로그 전류(I₇)은 상기 간섭 전류(I_bg)와 같거나 근사하다. 따라서, 본 출원의 실시예는 연속 근사 논리에 의해 DAC에서 출력되는 아날로그 전류를 간섭 전류에 근사하도록 할 수 있으므로, 간섭 전류를 상쇄 또는 근사하게 상쇄시키는 효과에 도달할 수 있다.

도 4에 도시한 실시예에서는 단지 초기 상태 0000000에서부터 연속 근사를 시작했을 뿐이며, 기타 대체 실시예에서는 기타 상태에서부터 연속 근사를 시작할 수도 있음을 이해해야 한다. 예를 들면 초기 상태 1111111에서부터 연속 근사를 시작하고, 이 경우 SAR 논리 회로의 논리만 조절하면 실현할 수 있다. 즉, 초기 상태일 때, 상기 N개의 스위치는 임의의 전압에 연결될 수 있으며, 구체적 원리는 유사하므로 설명을 생략한다.

설명해야 할 점은, 본 출원의 실시예는 단지 제1 전압이 VDD이고, 제2 전압이 접지 전압인 것을 예로 들어 설명했을 뿐, 본 출원의 실시예에 대해 어떠한 한정도 구성하지 않는다는 것이다. 본 출원의 실시예에서, 상기 제1 전압 및 상기 제2 전압은 임의의 레벨 또는 임의의 전압일 수 있으며, 제1 전압 및 제2 전압이 기타 전압의 조합일 경우, SAR 논리 회로의 제어 논리만 조절하면 되고, 실현 원리가 유사하므로 설명을 생략한다.

도 3에 도시된 단일단 저항형 DAC를 이용하면 사용되는 저항기의 수량 감소에 유리하여, 회로 구조를 단순화시킬 수 있음을 이해할 수 있다. 도 3에 도시된 저항형 DAC를 이용하는 것에 비하면, 도 4에 도시한 저항형 DAC는 차동 구조의 저항기 어레이를 이용하므로, SAR ADC의 정확도를 상응하게 향상시킬 수 있다.

본 출원 실시예에서, 상기 전류 상쇄 회로는 주기적 클록 신호를 생성하는 클록 회로를 더 포함할 수 있으며, 상기 SAR 논리 회로는 상기 클록 신호의 제어에 의해 생성된 이진 코드를 상기 DAC로 출력하고, 상기 비교기는 상기 클록 신호의 제어에 의해 아날로그 전압의 비교 등을 진행할 수 있음을 이해해야 한다.

간섭 광을 제거할 때, 일부 실시예에서는, 또한 간섭 광 신호를 전압 신호로 변환할 수 있다는 것도 이해해야 한다. 이 경우, 본 출원의 실시예의 전류 상쇄 회로는 전압 상쇄에 이용될 수 있으며, DAC는 용량형 DAC와 같은 전압 출력형 DAC를 이용할 수 있으며, SAR 논리 회로에 의해 상기 DAC에서 출력되는 아날로그 전압을 제어하여 상기 간섭 광 신호에 의해 생성된 전압 신호에 연속 근사하도록 하여, 간섭 광을 제거하는 목적에 도달하며, 실현 원리가 유사하므로 설명을 생략한다.

일부 실시예에서, 상기 전류 상쇄 회로는 상술한 광전 센서도 포함할 수 있음을 이해해야 한다. 즉, 상기 광전 센서는 상기 전류 상쇄 회로에 속할 수 있다.

도 5는 본 출원의 실시예의 전류 상쇄 회로의 응용 시나리오의 개략도이며, 구체적으로, 상기 전류 상쇄 회로는 PPG 기반의 심박수 검출과 같은 적외선 검출 기술 기반의 각종 관련 응용에 응용될 수 있다.

PPG기술 기반의 심박수 검출 장치를 예로 들면, 상기 심박수 검출 장치는 송신 회로 및 수신 회로를 포함할 수 있으며, 상기 송신 회로는 적외선의 발송에 이용될 수 있다. 예를 들면, 발광다이오드(Light Emitting Diode, LED)를 통해 적외선을 발송할 수 있다. 추가적으로, 수신 회로의 광전 센서(예를 들면 광전 다이오드)에 의해, 상기 적외선 신호를 수신하고, 상기 적외선 광신호를 전기 신호로 광전 변환한 후, 후속의 수신 회로에 전달하여 처리하여, 인체 혈액 또는 조직에 의해 흡수된 반사광의 강도를 결정함으로써, 인체의 심박수를 결정한다.

본 출원의 실시예에서, 상기 광전 센서는 상기 전류 상쇄 회로 중의 전류-전압 변환 회로의 입력단에 연결되어, 상기 적외선 신호를 수신하고, 수신된 상기 적외선 신호를 광전 변환하여 전류 신호를 얻으며, 상기 전류 신호를 상기 전류-전압 변환 회로의 입력단에 입력시킨다.

상기 수신 회로는 ADC를 더 포함하고, 상기 ADC는 상기 전류-전압 변환 회로의 출력단에 연결되어, 상기 전류-전압 변환 회로에서 출력된 아날로그 전압을 공급받고, 상기 아날로그 전압을 아날로그-디지털 변환하여 인체의 심박수 정보를 결정한다.

선택적으로, 본 출원의 실시예에서, 심박수 검출은 주로 두 과정을 포함한다.

제1 단계에서, 주로 간섭 광 검출을 진행한다. 즉, 전류 상쇄 회로를 통해 간섭 광 신호에 의한 간섭 전류의 크기를 결정한다. 이 단계에서, 상기 송신 회로는 광 신호를 발송하지 않고, 광전 센서가 수신한 광 신호는 주로 간섭 광 신호이며, 상기 간섭 광 신호를 변환하여 얻은 전류는 주로 간섭 전류이며, 본 출원의 실시예의 전류 상쇄 회로를 이용하여, 상기 간섭 전류에 기반하여 연속 근사를 진행하면, 상기 전류 상쇄 회로 중의 SAR ADC에서 출력된 디지털 신호를 결정할 수 있고, 나아가, 상기 디지털 신호를 통해 상기 전류 상쇄 회로 중의 DAC를 제어하여 대응되는 아날로그 전류를 출력시킬 수 있으며, 상기 아날로그 전류와 상기 간섭 전류는 동일하거나 근사하며, 구체적인 구현은 상술한 실시예의 관련 설명을 참고하길 바라며, 설명을 생략한다.

상기 아날로그 전류와 상기 간섭 전류는 동일하거나 근사하므로, 상기 전류-전압 변환 회로가 둘 사이의 차이를 이용하면, 출력되는 아날로그 전압은 0에 근사하며, 추가적으로, 상기 ADC의 출력도 0에 근사하다.

제2 단계(즉 심박수 검출 단계)에서, 상기 송신 회로는 심박수 검출용 광 신호를 발송하고, 상기 광전 센서가 수신한 광 신호는 간섭 광 신호도 포함하고 상기 심박수 검출용 적외선 신호도 포함하며, 그러면 상기 광전 센서가 출력한 전류는 상기 간섭 전류 및 상기 적외선 신호에 의해 생성된 신호 전류를 포함하는 혼합 전류이며, 이와 동시에, 상기 DAC는 여전히 상기 아날로그 전류를 출력하고, 상기 전류-전압 변환 회로는 상기 혼합 전류 및 상기 아날로그 전류를 공급받아, 상기 혼합 전류 및 상기 아날로그 전류의 차이를 구하고, 이때 얻은 차이 값 전류는 기본적으로 모두 신호 전류이며, 상기 ADC에 출력한 아날로그 전압은 기본적으로 모두 신호 전류에 의해 생성된 것이다. 즉, 상기 전류-전압 변환 회로가 출력한 아날로그 전압은 기본적으로 모두 유용한 신호이다. 추가적으로, 상기 아날로그 전압에 기반하여 심박수 검출을 진행하면, 심박수 검출의 정확도를 향상시킬 수 있다.

본 출원의 실시예는 또한 웨어러블 장치를 제공하고, 상기 웨어러블 장치는 상기 전류 상쇄 회로를 포함할 수 있으며, 선택적으로, 상기 웨어러블 장치는 광전 센서 또는 상술한 ADC 등을 더 포함할 수 있으며, 상기 전류 상쇄 회로는 상기 실시예에서 설명한 전류 상쇄 회로일 수 있고, 상기 ADC는 상술한 ADC일 수 있으며, 상기 전류 상쇄 회로는 광전 센서가 간섭 광 신호를 광전 변환하여 얻은 간섭 전류를 상쇄하여, ADC에서 수신된 신호가 모두 유용한 신호가 되도록 함으로써, PPG 검출의 정확도를 향상시킬 수 있으며, 구체적인 구현은 전술한 실시예의 관련 설명을 참고하길 바라며, 간결함을 위해 설명을 생략한다.

본 출원의 실시예의 상기 웨어러블 장치는 밴드, 이어폰 등일 수 있으며, 상기 웨어러블 장치는 심박수 검출, 보행 기록 등 기능을 실현할 수 있음을 이해해야 한다.

이상은, 본 발명의 구체적 실시 형태에 불과하며, 본 발명의 보호범위는 이에 한정되지 않고, 본 기술분야에 익숙한 자라면 본 발명에 공개된 기술 범위 내에서 변경 또는 대체를 쉽게 생각해 낼 수 있으며, 이러한 변경 또는 대체는 모두 본 발명의 보호범위에 포함되어야 한다. 따라서, 본 발명의 보호범위는 청구범위를 기준으로 해야 한다.

본 발명에서 제공한 실시예에서 개시된 장치는 다른 방식으로 실행될 수 있음을 이해할 수 있다. 예컨대 상술한 장치 실시예는 개략적인 것에 불과하고, 예컨대 상기 유닛의 구분은 논리적 기능을 구분한 것에 불과하고, 실제 구현 시에는 별도의 구분방식일 수 있고, 예컨대, 복수의 유닛 또는 부재는 다른 시스템에 결합시키거나 또는 통합시킬 수 있다.

상술한 내용은 본 발명의 구체적 실시 방식에 불과하며, 본 발명의 보호범위는 이에 한정되지 않고, 당업자가 본 발명에 의해 공개된 기술 범위 내에서 변경 또는 대체를 쉽게 생각해 낼 수 있고, 이러한 변경 또는 대체는 모두 본 발명의 보호범위에 포함되어야 한다. 따라서, 본 발명의 보호범위는 청구범위를 기준으로 해야 한다.

Claims

전류-전압 변환 회로 및 연속 근사 아날로그-디지털 변환기를 포함하고, 상기 SAR ADC는 디지털-아날로그 변환기(DAC), SAR 논리 회로 및 비교기를 포함하며;
상기 전류-전압 변환 회로는 상기 DAC에서 출력된 아날로그 전류 및 광전 센서에서 출력된 간섭 전류를 공급받고, 상기 아날로그 전류와 상기 간섭 전류의 차이를 구하여, 아날로그 전압을 출력하고, 상기 간섭 전류는 상기 광전 센서가 간섭 광 신호를 광전 변환하여 얻은 것이며;
상기 비교기는 상기 전류-전압 변환 회로에서 출력된 상기 아날로그 전압을 공급받아, 상기 아날로그 전압에 따라 비교 결과를 출력하며;
상기 DCA는 상기 SAR 논리 회로에서 출력된 상기 비교 결과에 대응되는 디지털 신호에 따라 상기 아날로그 전류를 출력하고, 상기 아날로그 전류는 상기 광전 센서에서 출력된 상기 간섭 전류를 상쇄시키는 것을 특징으로 하는,
전류 상쇄 회로.
제1항에 있어서,
상기 SAR 논리 회로는 구체적으로,
상기 디지털 신호를 결정하여, 상기 디지털 신호에 따라 다음 아날로그 전류를 출력하도록 상기 DAC를 제어함으로써, 상기 다음 아날로그 전류가 상기 간섭 전류에 더 근사하도록 하는 것을 특징으로 하는, 전류 상쇄 회로.
제1항 또는 제2항에 있어서,
상기 SAR 논리 회로는 이분법에 따라 상기 디지털 신호를 결정하는 것을 특징으로 하는, 전류 상쇄 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 DAC는 구체적으로,
현재의 아날로그 전류 및 상기 디지털 신호에 따라, 다음 아날로그 전류를 출력하여, 상기 다음 아날로그 전류를 상기 전류-전압 변환 회로에 입력시키는 것을 특징으로 하는, 전류 상쇄 회로.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 DAC는 저항형 DAC이며, 상기 저항형 DAC는 N개의 제1 저항을 포함하고, 상기 전류 상쇄 회로는 N개의 제1 스위치를 더 포함하고, 상기 N개의 제1 저항은 상기 N개의 제1 스위치에 일대일 대응되고, 상기 N은 상기 SAR DAC에서 출력된 디지털 신호의 비트 수이며;
상기 SAR 논리 회로는 또한,
상기 디지털 신호에 따라 대응되는 제1 스위치를 제어함으로써, 상기 제1 스위치에 대응되는 제1 저항이 제1 전압 또는 제2 전압에 연결되도록 하는 것을 특징으로 하는, 전류 상쇄 회로.
제5항에 있어서,
상기 SAR 논리 회로는 구체적으로,
상기 디지털 신호가 1이면, 상기 제1 스위치에 대응되는 제1 저항이 상기 제1 전압에 연결되도록 상기 제1 스위치를 제어하거나; 또는
상기 디지털 신호가 0이면, 상기 제1 스위치에 대응되는 제1 저항이 상기 제2 전압에 연결되도록 상기 제1 스위치를 제어하는 것을 특징으로 하는, 전류 상쇄 회로.
제5항 또는 제6항에 있어서,
상기 DAC는 단일단 저항형 DAC이고, 상기 전류-전압 변환 회로는 트랜스 임피던스 증폭기(TIA)이며, 상기 TIA는 제1 입력단, 공통모드 입력단, 제1 출력단 및 제2 출력단을 포함하며, 상기 단일단 저항형 DAC의 출력단은 상기 TIA의 제1 입력단에 연결되고, 상기 광전 센서의 출력단도 상기 TIA의 제1 입력단에 연결되고, 상기 TIA의 공통모드 입력단은 공통모드 전압을 입력하며, 상기 TIA의 제1 출력단은 상기 비교기의 제1 입력단에 연결되고, 상기 TIA의 제2 출력단은 상기 비교기의 제2 입력단에 연결되고, 상기 비교기의 출력단은 상기 SAR 논리 회로의 입력단에 연결되고, 상기 SAR 논리 회로의 출력단은 상기 단일단 저항형 DAC의 입력단에 연결되는 것을 특징으로 하는, 전류 상쇄 회로.
제5항 또는 제6항에 있어서,
상기 DAC는 차동 저항형 DAC이며, 상기 차동 저항형 DAC는 N개의 제2 저항을 더 포함하며, 상기 전류 상쇄 회로는 N개의 제2 스위치를 더 포함하고, 상기 N개의 제2 저항은 상기 N개의 제2 스위치에 일대일 대응되며, 상기 SRA 논리 회로는 또한,
상기 디지털 신호의 역방향 신호에 따라 대응되는 제2 스위치를 제어함으로써, 상기 제2 스위치에 대응되는 제2 저항이 상기 제2 전압 또는 상기 제1 전압에 연결되도록 하는 것을 특징으로 하는, 전류 상쇄 회로.
제8항에 있어서,
상기 SAR 논리 회로는 구체적으로,
상기 디지털 신호가 1이면, 상기 제2 스위치에 대응되는 제2 저항이 상기 제2 전압에 연결되도록 상기 제2 스위치를 제어하거나; 또는
상기 디지털 신호가 0이면, 상기 제2 스위치에 대응되는 제1 저항이 상기 제1 전압에 연결되도록 상기 제2 스위치를 제어하는 것을 특징으로 하는, 전류 상쇄 회로.
제8항 또는 제9항에 있어서,
상기 전류-전압 변환 회로는 차동 TIA이며, 상기 차동 TIA는 제1 입력단, 제2 입력단, 공통모드 입력단, 제1 출력단 및 제2 출력단을 포함하고, 상기 차동 저항형 DAC의 제1 출력단 및 제2 출력단은 상기 차동 TIA의 제1 입력단 및 제2 입력단에 각각 연결되고, 상기 광전 센서의 제1단 및 제2단은 상기 차동 TIA의 제1 입력단 및 제2 입력단에 각각 연결되고, 상기 차동 TIA의 공통모드 입력단은 공통모드 전압을 입력하며, 상기 차동 TIA의 제1 출력단 및 제2 출력단은 상기 비교기의 제1 입력단 및 제2 입력단에 각각 연결되고, 상기 비교기의 출력단은 상기 SAR 논리 회로의 입력단에 연결되며, 상기 SAR 논리 회로의 출력단은 상기 단일단 저항형 DAC의 입력단에 연결되는 것을 특징으로 하는, 전류 상쇄 회로.
제5항 내지 제10항 중 어느 한 항에 있어서,
상기 제1 전압은 기준 전압이며, 상기 제2 전압은 접지 전압 또는 공통모드 전압인 것을 특징으로 하는, 전류 상쇄 회로.
제1항 내지 제11항 중 어느 한 항에 있어서,
상기 DAC의 출력단은 상기 전류-전압 변환 회로의 입력단에 연결되며, 상기 전류-전압 변환 회로의 입력단은 동시에 상기 광전 센서의 출력단에 연결되며, 상기 전류-전압 변환 회로의 출력단은 상기 비교기의 입력단에 연결되며, 상기 비교기의 출력단은 상기 SAR 논리 회로의 입력단에 연결되며, 상기 SAR 논리 회로의 출력단은 상기 DAC의 입력단에 연결되는 것을 특징으로 하는, 전류 상쇄 회로.
제1항 내지 제12항 중 어느 한 항에 있어서,
상기 광전 센서는 광전 다이오드인 것을 특징으로 하는, 전류 상쇄 회로.
제1항 내지 제13항 중 어느 한 항에 따른 전류 상쇄 회로를 포함하는 심박수 검출 장치.
제14항에 있어서,
심박수 검출용 광 신호를 발송하는 송신 회로;
광전 센서 및 아날로그 디지털 변환기(ADC)를 포함하는 수신 회로를 더 포함하고,
상기 광전 센서는 상기 전류 상쇄 회로 중의 전류 전압 변환 회로의 입력단에 연결되어, 상기 광 신호를 수신하고, 수신한 상기 광 신호에 대해 광전 변환을 진행하여 전류 신호를 얻고, 상기 전류 신호를 상기 전류 전압 변환 회로의 입력단에 입력하고,
상기 ADC는 상기 전류 전압 변환 회로의 출력단에 연결되어, 상기 전류 전압 변환 회로에서 출력된 아날로그 전압을 공급받는 것을 특징으로 하는, 심박수 검출 장치.
제15항에 있어서,
제1 단계에서, 상기 송신 회로는 광 신호를 발송하지 않고, 상기 광전 센서는 간섭 광 신호를 수신하고, 상기 간섭 광 신호를 광전 변환하여 간섭 전류를 얻고, 상기 전류 상쇄 회로는 상기 간섭 전류에 따라 상기 전류 상쇄 회로 중의 연속 근사 아날로그-디지털 변환기(SAR ADC)에서 출력된 디지털 신호를 결정하고, 상기 디지털 신호에 따라 상기 전류 상쇄 회로 중의 디지털-아날로그 변환기(DAC)를 제어하여 대응되는 아날로그 전류를 출력시키고, 상기 아날로그 전류는 상기 간섭 전류를 상쇄시키고,
제2 단계에서, 상기 송신 회로는 심박수 검출용 광 신호를 발송하고, 상기 광전 센서는 상기 간섭 광 신호 및 상기 심박수 검출용 광 신호를 수신하고, 상기 간섭 광 신호 및 상기 심박수 검출용 광 신호를 광전 변환하여 혼합 전류를 얻고, 상기 혼합 전류는 상기 간섭 전류 및 상기 심박수 검출용 광 신호에 의해 생성된 신호 전류를 포함하고, 상기 DAC는 상기 아날로그 전류를 출력하고, 상기 전류 전압 변환 회로는 상기 혼합 전류 및 상기 아날로그 전류를 공급받고, 상기 혼합 전류와 상기 아날로그 전류의 차이를 구하여, 상기 ADC에 아날로그 전압을 출력하는 것을 특징으로 하는, 심박수 검출 장치.
제14항 내지 제16항 중 어느 한 항에 따른 심박수 검출 장치를 포함하는, 웨어러블 디바이스.