CN115149955A - 逐次逼近模数转换器、模数转换方法及应用其的装置 - Google Patents
逐次逼近模数转换器、模数转换方法及应用其的装置 Download PDFInfo
- Publication number
- CN115149955A CN115149955A CN202210343099.XA CN202210343099A CN115149955A CN 115149955 A CN115149955 A CN 115149955A CN 202210343099 A CN202210343099 A CN 202210343099A CN 115149955 A CN115149955 A CN 115149955A
- Authority
- CN
- China
- Prior art keywords
- comparator
- signal
- successive approximation
- sampling signal
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005070 sampling Methods 0.000 claims abstract description 139
- 239000003990 capacitor Substances 0.000 claims description 119
- 230000007423 decrease Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种逐次逼近模数转换器、模数转换方法及应用其的装置，模数转换器包括D/A转换电路、比较器以及逻辑控制模块，输入信号经采样保持后获得采样信号，D/A转换电路接收所述采样信号和参考电压信号，其输出端输出第一电压信号，所述D/A转换电路的输出端耦合到所述比较器的至少一个输入端；比较器的输出端耦合到所述逻辑控制模块的输入端，逻辑控制模块根据比较器的比较结果控制D/A转换电路进行所述第一电压信号的调整，当所述比较器的比较次数达到所述D/A转换电路的预设位数后，则所述逻辑控制模块的数据输出端输出与所述输入信号对应的数据信号。本申请的模数转换器无需共模电压，降低了设计难度并且提高了器件精度。
Description
技术领域
本发明涉及电力电子技术领域，具体涉及一种逐次逼近模数转换器、模数转换方法及应用其的装置。
背景技术
逐次逼近型(Successive Approximation，SAR)ADC是一种应用非常广的ADC，随着技术的不断进步，ADC的速度和精度也在不断进步，芯片的面积也越来越小，但是随着应用需求的扩展，对ADC测量的精度和转换速度要求也提出进一步的要求。
SARADC其内部主要是DAC电容阵列、比较器以及逻辑控制三大模块构成，其中，DAC电容阵列模块和比较器决定了整个ADC系统的速度和精度，因此如需实现一个高速高精度ADC，主要在DAC和比较器上进行突破和改进。现有技术的比较器和DAC电容阵列控制需要依赖一个准确的共模电压，对于不同的输入模拟信号，对共模电压的动态特性要求较高，增加了设计难度，对ADC的直流精度也产生影响。
发明内容
有鉴于此，本发明的目的在于提供一种逐次逼近模数转换器、逐次逼近模数转换方法及应用其的装置，用以解决现有技术中需要共模电压带来的设计高难度和精度影响的问题。
本发明公开了一种逐次逼近模数转换器，其中，包括D/A转换电路、比较器以及逻辑控制模块，输入信号经采样保持后获得采样信号，所述D/A转换电路接收所述采样信号和参考电压信号，其输出端输出第一电压信号，所述D/A转换电路的输出端耦合到所述比较器的至少一个输入端；所述比较器的输出端耦合到所述逻辑控制模块的输入端，所述逻辑控制模块根据所述比较器的比较结果控制所述D/A转换电路进行所述第一电压信号的调整，当所述比较器的比较次数达到所述D/A转换电路的预设位数后，则所述逻辑控制模块的数据输出端输出与所述输入信号对应的数据信号。
优选地，所述D/A转换电路根据所述比较结果将所述第一电压信号进行调大或调小。
优选地，所述D/A转换电路包括单位电容和电容阵列，所述单位电容的第一端通过一单刀双掷开关接参考地端或者接所述参考电压信号连接端；所述电容阵列包括多个电容组，每个电容组包括容值相等的两个电容，所述电容阵列中每个电容的第一端通过与电容串联的单刀双掷开关切换接参考地端或者接所述参考电压信号连接端，在初始时刻，所述每个电容组中的一个电容的第一端通过单刀双掷开关接所述参考电压信号的连接端，另一个电容的第一端通过单刀双掷开关接参考地端；所述单位电容、所述电容阵列的第二端连接一起，其公共连接端作为所述D/A转换电路的输出端。
优选地，所述单位电容的容值作为单位容值，所述多个电容组的每组容值以单位容值为基础呈二进制或者温度计码方式排列。
优选地，根据所述比较器的比较结果，从最大容值的电容组开始进行参考地端或者所述参考电压信号连接端的切换。
优选地，在所述比较器执行比较之前，所述采样信号传输至所述比较器的第一输入端和所述公共连接端；所述比较器的第二输入端接参考地端，所述比较器根据所述采样信号和所述参考地端的电压执行第一次比较。
优选地，所述D/A转换电路包括第二开关，所述第二开关的第一端接收所述采样信号，所述第二开关的第二端连接所述公共连接端，在所述比较器执行比较之前，所述第二开关导通，所述采样信号传输至所述比较器的第一输入端和所述单位电容、所述电容阵列的第二端，之后，所述第二开关关断，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较。
优选地，所述逐次逼近模数转换器包括第一开关，所述第一开关的第一端接收所述采样信号，第二端与所述所述D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第一输入端；在所述比较器执行比较之前，所述第一开关导通，所述采样信号传输至所述比较器的第一输入端和所述单位电容、所述电容阵列的第二端，之后，所述第一开关关断，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较。
优选地，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为从所述参考地端的电压减去二分之一的所述参考电压信号至所述参考地端的电压加上二分之一的所述参考电压信号。
优选地，所述参考地端的电压值为零电压。
优选地，所述采样信号包括第一采样信号和第二采样信号，在所述比较器执行比较之前，所述第一采样信号和所述第二采样信号分别传输至所述比较器的第一输入端和第二输入端，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较；所述D/A转换电路包括两个子D/A转换电路，分别接收所述第一采样信号和所述第二采样信号以输出第一电压信号和第二电压信号，所述第一电压信号和所述第二电压信号分别传输至所述比较器的第一输入端和第二输入端。
优选地，所述两个子D/A转换电路的电路结构相同，每个子D/A转换电路包括第三开关，两个所述第三开关的第一端分别接收所述第一采样信号和所述第二采样信号，两个所述第三开关的第二端对应连接所述D/A转换电路的所述公共连接端，在所述比较器执行比较之前，所述第三开关导通，第一采样信号和第二第二采样信号传输至所述比较器的两个输入端，并且第一采样信号和第二第二采样信号对应传输给所述D/A转换电路的所述单位电容、所述电容阵列的第二端，之后，两个所述第三开关关断，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较。
优选地，所述两个子D/A转换电路的电路结构相同，所述逐次逼近模数转换器包括第四开关和第五开关，所述第四开关的第一端接收所述第一采样信号，第二端与所述D/A转换电路其中一个子D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第一输入端；所述第五开关的第一端接收所述第二采样信号，第二端与所述D/A转换电路其中另一个子D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第二输入端；在所述比较器执行比较之前，所述第四开关和第五开关导通，所述第一采样信号和第二采样信号传输至所述比较器的第一输入端和第二输入端，之后，所述第四开关和第五开关关断，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较。
优选地，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为所述参考电压信号值的负1/2到正1/2。
第二方面，本发明提供一种装置，其包括上述的逐次逼近模数转换器以及处理器，所述处理器耦合所述逐次逼近模数转换器的数据输出端以接收所述数据信号，所述处理器将所述数据信号进行逻辑计算以传输给后级电路执行应用。
第三方面，本发明提供一种逐次逼近模数转换方法，其中，包括：输入信号经采样保持后获得采样信号；通过D/A转换电路接收所述采样信号和参考电压信号，输出第一电压信号，所述第一电压信号传输给比较器的一个输入端，通过逻辑控制模块接收所述比较器的比较结果以控制所述D/A转换电路进行所述第一电压信号的调整；当所述比较器的比较次数达到所述D/A转换电路的预设位数后，则所述逻辑控制模块的数据输出端输出与所述输入信号对应的数据信号。
优选地，所述D/A转换电路根据所述比较结果将所述第一电压信号进行调大或调小。
优选地，所述第一电压信号根据所述采样信号和所述参考电压信号的加运算或减运算获得。
优选地，所述D/A转换电路包括单位电容和多个电容组构成的电容阵列，每个电容组包括容值相等的两个电容，所述单位电容和所述电容阵列的每个电容的第一端通过一单刀双掷开关接参考地端或者接所述参考电压信号连接端，所述单位电容和所述电容阵列的每个电容的第二端连接一起并作为所述D/A转换电路的输出端。
优选地，所述采样信号传输至所述比较器的第一输入端，所述比较器的第二输入端接参考地端，所述比较器根据所述采样信号和所述参考地端的电压执行第一次比较，述比较器根据所述第一电压信号和所述参考地端的电压执行第二次及以后的比较。
优选地，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为从所述参考地端的电压减去二分之一的所述参考电压信号至所述参考地端的电压加上二分之一的所述参考电压信号。
优选地，所述采样信号包括第一采样信号和第二采样信号，在所述比较器执行比较之前，所述第一采样信号和所述第二采样信号分别传输至所述比较器的第一输入端和第二输入端；所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较；所述D/A转换电路包括两个子D/A转换电路，分别接收所述第一采样信号和所述第二采样信号以输出第一电压信号和第二电压信号，所述第一电压信号和所述第二电压信号分别传输至所述比较器的第一输入端和第二输入端，所述比较器根据所述第一电压信号和所述第二电压信号执行第二次及以后的比较。
优选地，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为所述参考电压信号值的负1/2到正1/2。
采用本发明的一种逐次逼近模数转换器、逐次逼近模数转换方法及应用其的装置，通过优化D/A转换器和比较器的结构，本申请的模数转换器无需共模电压，降低了设计难度并且提高了器件精度。
附图说明
图1为本发明一种逐次逼近模数转换器的第一实施例的示意框图；
图2为本发明一种逐次逼近模数转换器的第二实施例的示意框图；
图3为本发明一种逐次逼近模数转换器的第三实施例的示意框图；
图4为本发明的第一实施例中的D/A转换电路；
图5为本发明的应用逐次逼近模数转换器的装置。
具体实施方式
以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。
为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1所示为本发明一种逐次逼近模数转换器的第一实施例的示意框图以及图4为本发明的第一实施例中的D/A转换电路，本申请实施例的逐次逼近模数转换器包括D/A转换电路、比较器以及逻辑控制模块，输入信号经采样保持后获得采样信号，所述D/A转换电路接收所述采样信号和参考电压信号，其输出端输出第一电压信号，所述D/A转换电路的输出端耦合到所述比较器的至少一个输入端。本实施方式中，在所述比较器执行比较之前，采样信号传输至所述比较器的第一输入端，如正向输入端，这里，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较；所述D/A转换电路的第一输入端耦合所述逻辑控制模块的反馈输出端，所述D/A转换电路的输出端也耦合到所述比较器的第一输入端，如正向输入端，所述D/A转换电路接收参考电压信号Vref，其输出端输出第一电压信号VDAC；所述比较器的第二输入端，如负向输入端接参考地端GND，所述比较器的输出端耦合到所述逻辑控制模块的输入端，所述逻辑控制模块根据所述比较器的比较结果控制所述D/A转换电路进行所述第一电压信号VDAC的调整。
如图1所示，输入信号可以是模拟输入信号或输入电压，输入信号经过采样保持电路处理后获得采样信号VIN，采样保持电路可以为开关和电容构成的电路结构，如现有技术中的开关电容电路均可。本申请实施例中，当所述比较器的比较次数达到所述D/A转换电路的预设位数后，则所述逻辑控制模块的数据输出端输出与所述输入信号对应的数据信号。例如，D/A的位数为10bit，则比较器比较十次，每次产生一个数据，第一次比较结果对应最高位，第二次比较结果是次高位，最后一次对应最低位，每次的数据寄存在逻辑控制模块的寄存器中，当比完十次之后，产生的十个数据作为模数转换器的数据输出。
如图4所示，本实施例中的D/A转换电路包括单位电容和电容阵列，所述单位电容Cc的第一端通过一单刀双掷开关(如Sc)接参考地端或者接所述参考电压信号连接端，在初始时刻，所述单位电容的第一端通过开关接所述参考电压信号连接端；所述电容阵列包括多个电容组，如C1和C1’构成一个电容组，C2和C2’构成一个电容组，Ck和Ck’构成一个电容组，每个电容组包括两个容值相等的两个电容，所述电容阵列中每个电容的第一端通过与电容串联的单刀双掷开关切换接地端或者接所述参考电压信号连接端，在初始时刻，所述每个电容组中的一个电容的第一端通过单刀双掷开关接所述参考电压信号的连接端，另一个电容的第一端通过单刀双掷开关接参考地端，单刀双掷开关对应的组如S1和S1’、S2和S2、’Sk和Sk’；所述单位电容、所述电容阵列第二端连接一起，其公共连接端作为所述D/A转换电路的输出端。在图3所示的实施例中，所述D/A转换电路包括第二开关Sm2，所述第二开关的第一端接收所述采样信号VIN，所述第二开关的第二端连接所述公共连接端，在所述比较器执行比较之前，所述第二开关导通，所述采样信号传输至所述比较器的第一输入端和所述公共连接端，之后，所述第二开关关断，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较。根据上述的结构以及图3可以得到，第二开关的第二端与所述单位电容和电容阵列的所述公共连接端连接到同一节点，该节点耦合到所述比较器的第一输入端，当所述第二开关导通，所述采样信号VIN传输至所述单位电容和所述电容阵列第二端，所有电容的第二端的电压均为VIN，即所述D/A转换电路的输出端初始输出的第一电压信号的大小为VIN。
本申请实施例中，所述单位电容的容值作为单位容值，如记为容值C，所述多个电容组的每组容值以单位容值为基础呈二进制或者温度计码方式排列。例如以D/A的位数为5bit，二进制为例，第一组电容组的容值为8C，第二组电容组的容值为4C，第三组电容组的容值为2C，第四组电容组的容值为C，第五组电容组的容值为0.5C。
在一个实施例中，根据所述比较器的比较结果，从最大容值的电容组开始进行参考地端或者所述参考电压信号连接端的切换。如当比较器第一次比较正端电压V+和负端电压，如比较VIN和地端的零电压，若V+大于零电压，则比较器输出高电平有效信号，则逻辑控制模块输出的反馈输出端输出的信号控制单刀双掷开关S1从参考电压信号的连接端切换到参考地端，则此时，所述D/A转换电路的输出端初始输出的第一电压信号的大小为VIN-8/32Vref；若V+小于零电压，则比较器输出低电平无效信号，则逻辑控制模块输出的反馈输出端输出的信号控制单刀双掷开关S1’从参考地端切换到参考电压信号的连接端，则此时，所述D/A转换电路的输出端初始输出的第一电压信号的大小为VIN+8/32Vref，之后，比较器根据第一电压信号和参考地端的电压继续比较，根据比较结果所述D/A转换电路继续按照上述的规则调节所述第一电压信号的大小。
从上述可知，所述第一电压信号VDAC根据所述采样信号VIN和所述参考电压信号Vref的加运算或减运算获得，所述D/A转换电路根据所述比较结果将所述第一电压信号进行调大或调小。通过，本申请实施例中的所述第一电压信号进行既可以实现调大也可以实现调小，从而调节更加灵活，在同样的D/A转换位数的情况下，其可以更精准地调节到与输入信号相匹配的输出数据信号，精度好。
本实施例中，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为从所述参考地端的电压减去二分之一的所述参考电压信号至所述参考地端的电压加上二分之一的所述参考电压信号。若设计所述参考地端的电压值为零电压，则所述参考电压信号值的负1/2到正1/2，即量程为-1/2Vref到1/2Vref，所述逐次逼近模数转换器的量程值的中间值与所述参考地端的电压值一致。
从本发明方案的逐次逼近模数转换器，首先无需共模电压，降低了共模电压带来的设计难度并且提高了器件精度，并且本申请的模数转换器中的比较器的一个输入端如负向输入端接参考地端，其电压固定，每次只需要将输入信号与地参考信号进行对比即可，比较器只需要在零电位附近精度精准即可，对比较器的宽度要求较低，因此也能在不同的输入信号的情况下，均达到高精度要求。
图2为本发明一种逐次逼近模数转换器的第二实施例的示意框图，本实施例中与上一实施例不同的是，传输采样信号的开关没有集成在D/A转换电路中，如所述逐次逼近模数转换器包括第一开关S1，所述第一开关的第一端接收所述采样信号，第二端与所述所述D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第一输入端，在所述比较器执行比较之前，所述第一开关导通，所述采样信号传输至所述比较器的第一输入端，之后，所述第一开关关断，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较。需要说明的是，当所述第一开关导通，所述采样信号VIN传输D/A转换电路中所述单位电容和所述电容阵列第二端，所有电容的第二端的电压均为VIN，之后，D/A转换电路所述采样信号VIN和所述参考电压信号Vref的运算调节所述第一电压信号的大小。
参加图3为本发明一种逐次逼近模数转换器的第三实施例的示意框图，本发明实施例中的逐次逼近模数转换器包括D/A转换电路、比较器以及逻辑控制模块，输入信号经采样保持后获得采样信号，所述D/A转换电路接收所述采样信号和参考电压信号，其输出端输出第一电压信号，所述D/A转换电路的输出端耦合到所述比较器的至少一个输入端。本实施例中，所述D/A转换电路包括两个子D/A转换电路，所述两个子D/A转换电路的电路结构相同，如均为图4中的D/A转换电路。所述采样信号包括第一采样信号和第二采样信号，如VIN+和VIN-，在所述比较器执行比较之前，所述第一采样信号VIN+和所述第二采样信号VIN-分别传输至所述比较器的第一输入端和第二输入端，之后，所述第一采样信号和所述第二采样信号断开至所述比较器的输入端的传输，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较。两个子D/A转换电路分别接收所述第一采样信号和所述第二采样信号以输出第一电压信号和第二电压信号，如VDAC+和VDAC-，所述第一电压信号和所述第二电压信号分别传输至所述比较器的第一输入端和第二输入端，在比较器执行第一次比较之后，第二次以及之后的比较，比较器根据所述第一电压信号和所述第二电压信号进行比较。本实施例中所述两个子D/A转换电路与实施例一中的D/A转换电路结构为相同，其电容阵列中的电容排列、电容值和电容切换的方式与实施例一中均相同。
在一个实施方式中，每个子D/A转换电路包括第三开关，两个对应的所述第三开关的第一端分别接收所述第一采样信号和所述第二采样信号，两个所述第三开关的第二端对应连接至D/A转换电路的所述公共连接端，在所述比较器执行比较之前，所述第三开关导通，所述第一采样信号传输至所述比较器的一个输入端和所述单位电容、所述电容阵列的第二端，如第一采样信号传输给所述比较器的第一输入端和一个子D/A转换电路的公共连接端，第二采样信号传输给所述比较器的第二输入端和另一个子D/A转换电路的公共连接端，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较。这里，两个子D/A转换电路包括两个第三开关，其第一端分别所述第一采样信号和所述第二采样信号，当所述第三开关导通，采样信号传输至所述单位电容和所述电容阵列第二端，如其中一个子D/A转换电路所有电容的第二端的电压均为VIN+，另一个子D/A转换电路所有电容的第二端的电压均为VIN-。
在另一个实施方式中，所述逐次逼近模数转换器包括第四开关和第五开关，所述第四开关的第一端接收所述第一采样信号VIN+，第二端与所述D/A转换电路其中一个子D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第一输入端；所述第五开关的第一端接收所述第二采样信号VIN-，第二端与所述D/A转换电路其中另一个子D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第二输入端；在所述比较器执行比较之前，所述第四开关和第五开关导通，所述第一采样信号VIN+和第二采样信号VIN-传输至所述比较器的第一输入端和第二输入端，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较之后，所述第四开关和第五开关关断。
根据图3的电路结构，如当比较器第一次比较正端电压如VIN+和负端电压如VIN-，若VIN+大于VIN-，则比较器输出高电平有效信号，则逻辑控制模块输出的反馈输出端输出的信号控制第一个D/A转换器中的单刀双掷开关S1从参考电压信号的连接端切换到参考地端，同时控制第二个D/A转换器中的单刀双掷开关S1’从参考地端切换到参考电压信号的连接端，则此时，第一个子D/A转换电路的输出端输出的第一电压信号的大小为VIN+-8/32Vref，第二个子D/A转换电路的输出端输出的第二电压信号的大小为VIN-+8/32Vref；反之，若VIN+小于VIN-，则比较器输出低电平有效信号，第一个子D/A转换电路的输出端输出的第一电压信号调大；第二个子D/A转换电路的输出端输出的第二电压信号调小，之后，比较器根据第一电压信号和第二电压信号继续比较，根据比较结果所述D/A转换电路继续按照上述的规则调节所述第一电压信号和所述第二电压信号的大小。直至比较次数达到D/A转换电路预设的位数，逻辑控制模块产生的数据作为模数转换器的数据输出。
本实施例中的对于输入信号为差分信号而言，非常精确的完成对输入信号的数据信号的转换和输出。且无需共模电压，简化了电路结构和设计难度，
最后，参考图5，本发明公开了一种装置，其上述的逐次逼近模数转换器以及处理器，所述处理器耦合所述逐次逼近模数转换器的数据输出端以接收所述数据信号，所述处理器将所述数据信号进行逻辑计算以传输给后级电路执行应用。
其中，处理器是能够执行逻辑计算的电路或组件。在一些实施例中，处理器为现场可编程门阵列、专用集成电路或状态机。例如，处理器可从接收数据信号，并根据接收到的数据信号执行逻辑计算或执行各种应用。处理器的后级电路可以是模数转换器、显示器、或者是上位机、控制单元等，根据包括本申请的模数转换器的装置可以给上位机显示模拟的信号输入电压、电流、温度的大小，还可以给芯片提供数据信号以进行逻辑控制，达到保护芯片效果。
同理，本发明方案的装置可以是开关电源装置、通迅装置或者其他需要用到模数转换器的装置，本实施例的装置也具有设计难度低器件精度高的有益效果。
需要说明的是，本文中提到了“有效”和“无效”，在一个实施例中，可以有效对应高电平，无效对应低电平；在另一个实施例中，可也以有效对应低电平，无效对应高电平。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (23)
1.一种逐次逼近模数转换器，其中，包括D/A转换电路、比较器以及逻辑控制模块，
输入信号经采样保持后获得采样信号，所述D/A转换电路接收所述采样信号和参考电压信号，其输出端输出第一电压信号，所述D/A转换电路的输出端耦合到所述比较器的至少一个输入端；
所述比较器的输出端耦合到所述逻辑控制模块的输入端，所述逻辑控制模块根据所述比较器的比较结果控制所述D/A转换电路进行所述第一电压信号的调整，
当所述比较器的比较次数达到所述D/A转换电路的预设位数后，则所述逻辑控制模块的数据输出端输出与所述输入信号对应的数据信号。
2.根据权利要求1所述的逐次逼近模数转换器，其中，所述D/A转换电路根据所述比较结果将所述第一电压信号进行调大或调小。
3.根据权利要求1所述的逐次逼近模数转换器，其中，所述D/A转换电路包括单位电容和电容阵列，
所述单位电容的第一端通过一单刀双掷开关接参考地端或者接所述参考电压信号连接端；
所述电容阵列包括多个电容组，每个电容组包括容值相等的两个电容，所述电容阵列中每个电容的第一端通过与电容串联的单刀双掷开关切换接参考地端或者接所述参考电压信号连接端，在初始时刻，所述每个电容组中的一个电容的第一端通过单刀双掷开关接所述参考电压信号的连接端，另一个电容的第一端通过单刀双掷开关接参考地端；
所述单位电容、所述电容阵列的第二端连接一起，其公共连接端作为所述D/A转换电路的输出端。
4.根据权利要求3所述的逐次逼近模数转换器，其中，所述单位电容的容值作为单位容值，所述多个电容组的每组容值以单位容值为基础呈二进制或者温度计码方式排列。
5.根据权利要求4所述的逐次逼近模数转换器，其中，根据所述比较器的比较结果，从最大容值的电容组开始进行参考地端或者所述参考电压信号连接端的切换。
6.根据权利要求3所述的逐次逼近模数转换器，其中，
在所述比较器执行比较之前，所述采样信号传输至所述比较器的第一输入端和所述公共连接端；
所述比较器的第二输入端接参考地端，所述比较器根据所述采样信号和所述参考地端的电压执行第一次比较。
7.根据权利要求6所述的逐次逼近模数转换器，其中，所述D/A转换电路包括第二开关，所述第二开关的第一端接收所述采样信号，所述第二开关的第二端连接所述公共连接端，
在所述比较器执行比较之前，所述第二开关导通，所述采样信号传输至所述比较器的第一输入端和所述单位电容、所述电容阵列的第二端，之后，所述第二开关关断，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较。
8.根据权利要求6所述的逐次逼近模数转换器，其中，所述逐次逼近模数转换器包括第一开关，所述第一开关的第一端接收所述采样信号，第二端与所述所述D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第一输入端；
在所述比较器执行比较之前，所述第一开关导通，所述采样信号传输至所述比较器的第一输入端和所述单位电容、所述电容阵列的第二端，之后，所述第一开关关断，所述比较器根据所述采样信号和所述参考地端的信号执行第一次比较。
9.根据权利要求6所述的逐次逼近模数转换器，其中，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为从所述参考地端的电压减去二分之一的所述参考电压信号至所述参考地端的电压加上二分之一的所述参考电压信号。
10.根据权利要求9所述的逐次逼近模数转换器，其中，所述参考地端的电压值为零电压。
11.根据权利要求3所述的逐次逼近模数转换器，其中，
所述采样信号包括第一采样信号和第二采样信号，在所述比较器执行比较之前，所述第一采样信号和所述第二采样信号分别传输至所述比较器的第一输入端和第二输入端，
所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较；
所述D/A转换电路包括两个子D/A转换电路，分别接收所述第一采样信号和所述第二采样信号以输出第一电压信号和第二电压信号，所述第一电压信号和所述第二电压信号分别传输至所述比较器的第一输入端和第二输入端。
12.根据权利要求11所述的逐次逼近模数转换器，其中，
所述两个子D/A转换电路的电路结构相同，每个子D/A转换电路包括第三开关，两个所述第三开关的第一端分别接收所述第一采样信号和所述第二采样信号，两个所述第三开关的第二端对应连接所述D/A转换电路的所述公共连接端，
在所述比较器执行比较之前，所述第三开关导通，第一采样信号和第二第二采样信号传输至所述比较器的两个输入端，并且第一采样信号和第二第二采样信号对应传输给所述D/A转换电路的所述单位电容、所述电容阵列的第二端，之后，两个所述第三开关关断，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较。
13.根据权利要求11所述的逐次逼近模数转换器，其中，
所述两个子D/A转换电路的电路结构相同，所述逐次逼近模数转换器包括第四开关和第五开关，所述第四开关的第一端接收所述第一采样信号，第二端与所述D/A转换电路其中一个子D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第一输入端；
所述第五开关的第一端接收所述第二采样信号，第二端与所述D/A转换电路其中另一个子D/A转换电路的输出端连接到同一节点，该节点耦合到所述比较器的第二输入端；
在所述比较器执行比较之前，所述第四开关和第五开关导通，所述第一采样信号和第二采样信号传输至所述比较器的第一输入端和第二输入端，之后，所述第四开关和第五开关关断，所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较。
14.根据权利要求11所述的逐次逼近模数转换器，其中，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为所述参考电压信号值的负1/2到正1/2。
15.一种装置，其包括权利要求1-14任一所述的逐次逼近模数转换器以及处理器，
所述处理器耦合所述逐次逼近模数转换器的数据输出端以接收所述数据信号，所述处理器将所述数据信号进行逻辑计算以传输给后级电路执行应用。
16.一种逐次逼近模数转换方法，其中，包括：
输入信号经采样保持后获得采样信号；
通过D/A转换电路接收所述采样信号和参考电压信号，输出第一电压信号，所述第一电压信号传输给比较器的一个输入端，通过逻辑控制模块接收所述比较器的比较结果以控制所述D/A转换电路进行所述第一电压信号的调整；
当所述比较器的比较次数达到所述D/A转换电路的预设位数后，则所述逻辑控制模块的数据输出端输出与所述输入信号对应的数据信号。
17.根据权利要求16所述的逐次逼近模数转换方法，其中，所述D/A转换电路根据所述比较结果将所述第一电压信号进行调大或调小。
18.根据权利要求16所述的逐次逼近模数转换方法，其中，所述第一电压信号根据所述采样信号和所述参考电压信号的加运算或减运算获得。
19.根据权利要求16所述的逐次逼近模数转换方法，其中，所述D/A转换电路包括单位电容和多个电容组构成的电容阵列，每个电容组包括容值相等的两个电容，
所述单位电容和所述电容阵列的每个电容的第一端通过一单刀双掷开关接参考地端或者接所述参考电压信号连接端，所述单位电容和所述电容阵列的每个电容的第二端连接一起并作为所述D/A转换电路的输出端。
20.根据权利要求16所述的逐次逼近模数转换方法，其中，所述采样信号传输至所述比较器的第一输入端，所述比较器的第二输入端接参考地端，所述比较器根据所述采样信号和所述参考地端的电压执行第一次比较，
所述比较器根据所述第一电压信号和所述参考地端的电压执行第二次及以后的比较。
21.根据权利要求20所述的逐次逼近模数转换方法，其中，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为从所述参考地端的电压减去二分之一的所述参考电压信号至所述参考地端的电压加上二分之一的所述参考电压信号。
22.根据权利要求16所述的逐次逼近模数转换方法，其中，所述采样信号包括第一采样信号和第二采样信号，在所述比较器执行比较之前，所述第一采样信号和所述第二采样信号分别传输至所述比较器的第一输入端和第二输入端；
所述比较器根据所述第一采样信号和所述第二采样信号执行第一次比较；
所述D/A转换电路包括两个子D/A转换电路，分别接收所述第一采样信号和所述第二采样信号以输出第一电压信号和第二电压信号，所述第一电压信号和所述第二电压信号分别传输至所述比较器的第一输入端和第二输入端，
所述比较器根据所述第一电压信号和所述第二电压信号执行第二次及以后的比较。
23.根据权利要求22所述的逐次逼近模数转换方法，其中，所述逐次逼近模数转换器的量程值与所述参考电压信号的值相一致，且所述逐次逼近模数转换器的量程范围为所述参考电压信号值的负1/2到正1/2。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210343099.XA CN115149955A (zh) | 2022-03-31 | 2022-03-31 | 逐次逼近模数转换器、模数转换方法及应用其的装置 |
| US18/129,100 US20230318616A1 (en) | 2022-03-31 | 2023-03-31 | Successive approximation analog-to-digital converter, analog-to-digital conversion method and device applying in the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210343099.XA CN115149955A (zh) | 2022-03-31 | 2022-03-31 | 逐次逼近模数转换器、模数转换方法及应用其的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115149955A true CN115149955A (zh) | 2022-10-04 |
Family
ID=83405946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210343099.XA Pending CN115149955A (zh) | 2022-03-31 | 2022-03-31 | 逐次逼近模数转换器、模数转换方法及应用其的装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230318616A1 (zh) |
| CN (1) | CN115149955A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118282406A (zh) * | 2024-05-31 | 2024-07-02 | 杰华特微电子股份有限公司 | 逐次逼近型模数转换器、电压检测电路及开关电源 |
-
2022
- 2022-03-31 CN CN202210343099.XA patent/CN115149955A/zh active Pending
-
2023
- 2023-03-31 US US18/129,100 patent/US20230318616A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118282406A (zh) * | 2024-05-31 | 2024-07-02 | 杰华特微电子股份有限公司 | 逐次逼近型模数转换器、电压检测电路及开关电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230318616A1 (en) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
| EP2579464B1 (en) | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter | |
| CN111934688B (zh) | 逐次逼近型模数转换器及方法 | |
| KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
| CN105720980B (zh) | 对于每个位电容器具有专用参考电容器的sar dac | |
| EP2401814B1 (en) | Capacitive voltage divider | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
| CN109936369B (zh) | 一种混合结构sar-vco adc | |
| CN108155909B (zh) | 一种电容分段结构逐次逼近型模数转换器 | |
| KR102656345B1 (ko) | 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치 | |
| CN211981852U (zh) | 模数转换器、集成电路以及电子设备 | |
| US8487804B2 (en) | Successive approximation AD conversion circuit | |
| CN114614821B (zh) | 基于差分结构的sar adc失调误差校正方法及电路 | |
| CN115149955A (zh) | 逐次逼近模数转换器、模数转换方法及应用其的装置 | |
| CN113612480B (zh) | 基于分段式差分电容阵列的逐次逼近型模数转换器 | |
| CN1671054B (zh) | 用于低非线性度模－数转换器的器件与方法 | |
| CN114640350B (zh) | 逐次逼近模数转换器、校准方法及工作方法 | |
| CN115940949A (zh) | 分裂电容结构逐次逼近模数转换器校准电路及方法 | |
| Długosz et al. | Low chip area, low power dissipation, programmable, current mode, 10-bits, SAR ADC implemented in the CMOS 130nm technology | |
| US6545627B1 (en) | Method and apparatus to perform an analog to digital conversion | |
| CN116366066B (zh) | 运算电路 | |
| TWI751958B (zh) | 連續漸進式類比數位轉換器 | |
| CN113452372A (zh) | 一种模数转换器的分段电容阵列及切换方法 | |
| CN118249814A (zh) | 数模转换器、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |